JP7315102B2 - 樹脂多層基板 - Google Patents

樹脂多層基板 Download PDF

Info

Publication number
JP7315102B2
JP7315102B2 JP2022531956A JP2022531956A JP7315102B2 JP 7315102 B2 JP7315102 B2 JP 7315102B2 JP 2022531956 A JP2022531956 A JP 2022531956A JP 2022531956 A JP2022531956 A JP 2022531956A JP 7315102 B2 JP7315102 B2 JP 7315102B2
Authority
JP
Japan
Prior art keywords
main surface
resin
metal foil
resin layer
surface roughness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022531956A
Other languages
English (en)
Other versions
JPWO2021261416A1 (ja
JPWO2021261416A5 (ja
Inventor
芳正 西
智浩 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2021261416A1 publication Critical patent/JPWO2021261416A1/ja
Publication of JPWO2021261416A5 publication Critical patent/JPWO2021261416A5/ja
Application granted granted Critical
Publication of JP7315102B2 publication Critical patent/JP7315102B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/02Physical, chemical or physicochemical properties
    • B32B7/022Mechanical properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/032Organic insulating material consisting of one material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2305/00Condition, form or state of the layers or laminate
    • B32B2305/55Liquid crystals
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/50Properties of the layers or laminate having particular mechanical properties
    • B32B2307/538Roughness
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/08PCBs, i.e. printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • H05K1/028Bending or folding regions of flexible printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0141Liquid crystal polymer [LCP]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0715Shielding provided by an outer layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0723Shielding provided by an inner layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、複数の樹脂層を有する樹脂多層基板及びその製造方法に関する。
従来の樹脂多層基板の一例が特許文献1に記載されている。この樹脂多層基板は、積層された複数の樹脂基材と、樹脂基材に貼付され、回路パターンが形成された金属箔と、を備える。
国際公開第2018/163999号
樹脂多層基板の製造には、樹脂基材の片面に銅箔を設けた銅張り基板が一般に用いられている。樹脂基材に銅箔を担持させるために、銅箔の片面を粗化処理し、樹脂基材と銅箔との密着強度を高めることも一般に行われている。
しかし、銅箔の種類によって、実現できる表面粗さが異なるので、所望の表面粗さが得られるわけではない。例えば、圧延製法で製造された圧延銅箔の場合、一方主面の表面粗さは極めて小さいが、他方主面を精度良く粗化処理することは困難である。一方、電解めっきによって製造された電解銅箔の場合、一方主面の表面粗さはそれほど小さくないが、他方主面を精度良く粗化処理することが可能である。
そこで、本発明の目的は、樹脂基材と金属箔との密着強度が確保され、かつ表面粗さについての設計自由度が向上した樹脂多層基板及びその製造方法を提供することにある。
本発明の樹脂多層基板は、
積層された複数の樹脂層と、
前記樹脂層に形成され、第1主面が第1の表面粗さ、第2主面が第2の表面粗さを有する第1の金属箔と、
前記樹脂層に形成され、第3主面が第3の表面粗さ、第4主面が第4の表面粗さを有する第2の金属箔と、を備え、
前記第1の表面粗さをSR1、前記第2の表面粗さをSR2、前記第3の表面粗さをSR3、前記第4の表面粗さをSR4としたとき、SR1<SR3≦SR4<SR2の関係が成立する。
本発明の樹脂多層基板の製造方法は、
第1主面が第1の表面粗さ、第2主面が第2の表面粗さを有する第1の金属箔、及び第3主面が第3の表面粗さ、第4主面が第4の表面粗さを有する第2の金属箔を用意する工程と、
前記第1の金属箔の前記第2主面が第1の樹脂基材の主面に面するように前記第1の金属箔を前記第1の樹脂基材の主面に配置し、前記第2の金属箔の前記第4主面が第2の樹脂基材の主面に面するように前記第2の金属箔を前記第2の樹脂基材の主面に配置する工程と、
前記第1の樹脂基材及び前記第2の樹脂基材を含む複数の樹脂基材を積層する工程と、を備え、
前記第1主面と前記第2の金属箔との距離は、前記第2主面と前記第2の金属箔との距離より短く、
前記第1の表面粗さをSR1、前記第2の表面粗さをSR2、前記第3の表面粗さをSR3、前記第4の表面粗さをSR4としたとき、SR1<SR3≦SR4<SR2の関係が成立する。
本発明によれば、樹脂基材と金属箔との密着強度が確保され、かつ表面粗さの設計自由度が向上した樹脂多層基板が得られる。
図1は本発明の第1の実施形態に係る樹脂多層基板10の模式的断面図である。 図2(A)は第1の比較例に係る樹脂多層基板50の模式的断面図である。
図2(B)は第2の比較例に係る樹脂多層基板60の模式的断面図である。
図3(A)は、樹脂多層基板10の実装構造の模式的側面図である。図3(B)は、樹脂多層基板10の折り曲げ部15の模式的な側面断面図である。 図4(A)及び図4(B)は樹脂多層基板10の製造方法を示す模式的断面図である。 図5(A)及び図5(B)は樹脂多層基板10の製造方法を示す模式的断面図である。 図6(A)及び図6(B)は樹脂多層基板10の製造方法を示す模式的断面図である。 図7は本発明の第2の実施形態に係る樹脂多層基板40の模式的断面図である。
以降、本発明を実施するための複数の形態を示す。各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能である。各々の実施形態では、その実施形態以前に説明した点と異なる点について説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
《第1の実施形態》
図1は本発明の第1の実施形態に係る樹脂多層基板10の模式的断面図である。樹脂多層基板10は、樹脂層111,112,113,114、第1の銅箔12、第2の銅箔13、及び層間接続導体14を備える。樹脂層111~114は下側から上側に向かってこの順で積層される。第1の銅箔12は第1の銅箔121,122を含む。第1の銅箔121は樹脂層111の上面に配置される。第1の銅箔122は樹脂層114の下面に配置される。第2の銅箔13は樹脂層112の上面に配置される。第1の銅箔121と第1の銅箔122とは互いに対向する。第2の銅箔13は第1の銅箔121と第1の銅箔122との間に配置される。層間接続導体14は、樹脂層111~114を貫通し、第1の銅箔121と第1の銅箔122とを接続する。
樹脂層111~114は、例えば液晶ポリマーのような熱可塑性樹脂で構成されるが、他の樹脂材料で構成されてもよい。
層間接続導体14は、スルーホールであるが、貫通孔に充填した導体ペーストを硬化又は焼結したビアホール導体でもよい。
なお、本願明細書において、「上側」及び「下側」という文言は、一方側と他方側とを区別するための便宜的なものである。同様に、「上面」及び「下面」という文言は、一方側の主面と他方側の主面とを区別するための便宜的なものである。
第1の銅箔12は、第1の表面粗さを有する第1主面S1、及び第2の表面粗さを有する第2主面S2を有する。第2の銅箔13は、第3の表面粗さを有する第3主面S3、及び第4の表面粗さを有する第4主面S4を有する。第1の表面粗さをSR1、第2の表面粗さをSR2、第3の表面粗さをSR3、第4の表面粗さをSR4としたとき、SR1<SR3<SR4<SR2の関係が成立する。ただし、SR1<SR3≦SR4<SR2の関係が成立してもよい。本願では、表面粗さのパラメータとして、十点平均粗さRzjis(JIS B 0601-2001)を用いる。表面粗さは、例えば、銅箔の表面を用いて評価できる。
第1の銅箔121の第1主面S1は第2の銅箔13の第4主面S4に対向する。第1の銅箔122の第1主面S1は第2の銅箔13の第3主面S3に対向する。第1の銅箔121の第1主面S1と第2の銅箔13との距離は、第1の銅箔121の第2主面S2と第2の銅箔13との距離より短い。第1の銅箔122の第1主面S1と第2の銅箔13との距離は、第1の銅箔122の第2主面S2と第2の銅箔13との距離より短い。
例えば、第1の銅箔12は圧延銅箔であり、第2の銅箔13は電解銅箔である。第1の銅箔12の第1主面S1及び第2の銅箔13の第3主面S3は、粗化処理されない面である。第1の銅箔12の第2主面S2及び第2の銅箔13の第4主面S4は、粗化処理された面である。圧延銅箔の粗化処理されない面の表面粗さは、電解銅箔の粗化処理されない面の表面粗さより小さい。このため、SR1<SR3の関係が成立する。電解銅箔の粗化処理されない面の表面粗さは、電解銅箔の粗化処理された面の表面粗さより小さい。このため、SR3<SR4の関係が成立する。電解銅箔の粗化処理の精度は圧延銅箔の粗化処理の精度より高い。その結果、電解銅箔の粗化処理された面の表面粗さは、圧延銅箔の粗化処理された面の表面粗さより小さい。このため、SR4<SR2の関係が成立する。
なお、第1の銅箔12及び第2の銅箔13は、それぞれ、圧延銅箔及び電解銅箔に限定されず、表面粗さについて上記の関係を満たす他の種類の銅箔でもよい。
樹脂多層基板10は、高周波伝送線路、より具体的にトリプレート型伝送線路を構成している。トリプレート型伝送線路は、互いに対向するグランド導体、及びグランド導体間に設けられた少なくとも1つの信号線を有する。グランド導体は第1の銅箔121,122で構成され、信号線は第2の銅箔13で構成される。
図2(A)は第1の比較例に係る樹脂多層基板50の模式的断面図である。図2(B)は第2の比較例に係る樹脂多層基板60の模式的断面図である。樹脂多層基板50は、グランド導体が第2の銅箔13で構成される点で、第1の実施形態に係る樹脂多層基板10と異なる。樹脂多層基板60は、信号が第1の銅箔12で構成される点で、第1の実施形態に係る樹脂多層基板10と異なる。
トリプレート型伝送線路を信号が伝搬する際、主に、信号線の両主面、及びグランド導体における信号線に対向する主面に、電流が流れる。そして、電流が流れる表面の表面粗さが大きいほど、導体損失が大きくなる。
樹脂多層基板10では、グランド導体における信号線に対向する主面は、第1の銅箔12の第1主面S1であり、第1の表面粗さを有する。樹脂多層基板50では、グランド導体における信号線に対向する主面は、第2の銅箔13の第3主面S3であり、第3の表面粗さを有する。このため、樹脂多層基板10のトリプレート型伝送線路の導体損失は、樹脂多層基板50のトリプレート型伝送線路の導体損失より小さい。
樹脂多層基板10の信号線は第2の銅箔13で構成される。この場合、信号線の両主面の表面粗さが比較的小さく抑えられるので、導体損失はそれほど大きくない。樹脂多層基板60の信号線は第1の銅箔12で構成される。この場合、電流が信号線を構成する第1の銅箔12の第2主面S2を流れることで、導体損失が大きくなる。このため、樹脂多層基板10のトリプレート型伝送線路の導体損失は、樹脂多層基板60のトリプレート型伝送線路の導体損失より小さい。
このように、第1の実施形態によれば、電流が流れる表面に、表面粗さが他と比べて小さい第1主面S1と、表面粗さが比較的小さく抑えられた第2主面S2及び第3主面S3とを適宜配置することで、伝送特性に優れたトリプレート型伝送線路を形成できる。なお、樹脂多層基板60は、マイクロストリップ型伝送線路を形成してもよい。この場合、第1の銅箔12は、1個でよい。
なお、樹脂多層基板には、配線、インダクタ、キャパシタ、又は他の構造が形成されてもよい。その場合、例えば、次のように第1の銅箔12と第2の銅箔13とを使い分けてもよい。即ち、第1の銅箔12の第1主面S1を活用するために、基本的には第1の銅箔12を用いる。但し、第1の銅箔12を用いると、第1の銅箔12の第2主面S2の影響により樹脂多層基板の特性が劣化する場所には、第2の銅箔13を用いる。
図3(A)は、樹脂多層基板10の実装構造の模式的側面図である。樹脂多層基板10は、上記のように高周波伝送線路を構成しており、回路基板211と回路基板212とを電気的に接続するように実装されてもよい。樹脂多層基板10にはコネクタ221が設けられ、回路基板211,212にはコネクタ222が設けられ、コネクタ221はコネクタ222に電気的に接続される。樹脂多層基板10は折り曲げ部15を有してもよい。これにより、回路基板211のコネクタ22と回路基板212のコネクタ22とが異なる高さに配置されていても、樹脂多層基板10の実装が容易になる。
図3(B)は、樹脂多層基板10の折り曲げ部15の模式的な側面断面図である。樹脂多層基板10に配置される銅箔の主面の中で、第1の銅箔12の第2主面S2が樹脂多層基板10の表層に最も近接する。
樹脂多層基板が曲げられると、樹脂多層基板の表層に近いほど応力が大きくなる。その結果、一般に、樹脂多層基板の表層に近いほど銅箔と樹脂層の間の剥離が起こりやすい。
第1の実施形態によれば、上記のように、第1の銅箔12の第2主面S2が樹脂多層基板10の表層に最も近い。第1の銅箔12の第2主面S2の第2の表面粗さは他と比べて大きいので、第1の銅箔12の第2主面S2と樹脂層との密着強度は他と比べて大きい。このため、樹脂多層基板10が曲げられた場合でも、銅箔と樹脂層の間の剥離が抑制される。
また、第1の銅箔12,121,122及び第2の銅箔13が銅箔であるので、樹脂多層基板10を安価に製造することができる。
図4(A)、図4(B)、図5(A)、図5(B)、図6(A)、及び図6(B)は、樹脂多層基板10の製造方法を示す模式的断面図である。
図4(A)から図6(B)では、便宜上、1つの樹脂多層基板10を製造する工程を示している。しかし、実際には、複数の樹脂多層基板10の構造を形成した集合基板を個片に分離することで、個別の樹脂多層基板10を製造する。
まず、図4(A)に示すように、第1の銅箔12及び第2の銅箔13を用意する。例えば、第1の銅箔12は圧延製法で製造される。具体的には、インゴットの鋳造、熱間圧延、並びに冷間圧延及び焼鈍の繰り返しによって銅箔を形成した後、電解めっきによる粗化処理を行う。例えば、第2の銅箔13は電解めっきによって製造される。具体的には、ドラム状の陰極とその陰極に対向する陽極との間に、電解液を流し込み、電流を印加することで、陰極表面に銅を析出させる。陰極表面からその銅を銅箔として剥離した後、電解めっきによる粗化処理を行う。
次に、図4(B)に示すように、第1の銅箔121と樹脂基材(樹脂シート)311とを加熱しながらロールプレスすることによって、第1の銅箔121と樹脂基材311とを圧着し、銅張り基板を形成する。同様に、第2の銅箔13と樹脂基材312とを圧着する。第1の銅箔122と樹脂基材314とを圧着する。樹脂基材311,314は本発明の「第1の樹脂基材」の一例である。樹脂基材312は本発明の「第2の樹脂基材」の一例である。この際、第1の銅箔121の第2主面S2が樹脂基材311の主面に面するように第1の銅箔121を樹脂基材311の主面に配置する。第2の銅箔13の第4主面S4が樹脂基材312の主面に面するように第2の銅箔13を樹脂基材312の主面に配置する。第1の銅箔122の第2主面S2が樹脂基材314の主面に面するように第1の銅箔122を樹脂基材314の主面に配置する。
次に、図4(B)及び図5(A)に示すように、例えばフォトリソグラフィ技術で、第1の銅箔121,122及び第2の銅箔13をパターニングする。図5(A)では、第1の銅箔121,122が設けられた樹脂基材311,314の図示を省略している。
次に、図5(B)及び図6(A)に示すように、樹脂基材311,312,313,314を積層する。そして、樹脂基材311~314を加熱しながらロールプレスすることによって、樹脂基材311~314を一括して圧着し、積層体36を形成する。
次に、図6(B)に示すように、積層体36に貫通孔を形成し、その貫通孔の内壁に銅めっきを施すことによって、層間接続導体14を形成する。これにより、樹脂多層基板10が得られる。
第1の実施形態によれば、SR1<SR3≦SR4<SR2の関係が成立している。第1の銅箔12の第2主面S2が樹脂基材の主面に面するように第1の銅箔12を樹脂基材に担持させ、第2の銅箔13の第3主面S3又は第4主面S4が樹脂基材の主面に面するように第2の銅箔13を樹脂基材に担持させることで、銅箔と樹脂基材との密着強度が確保される。
特に、第2の銅箔13の第4主面S4の第4の表面粗さは第2の銅箔13の第3主面S3の第3の表面粗さより大きい。第1の銅箔12の第2主面S2が樹脂基材の主面に面するように第1の銅箔12を樹脂基材に担持させ、第2の銅箔13の第4主面S4が樹脂基材の主面に面するように第2の銅箔13を樹脂基材に担持させることで、銅箔と樹脂基材との密着強度がより確保される。
また、第1の実施形態によれば、銅箔として、表面粗さの異なる第1の銅箔12と第2の銅箔13とが使用される。第1の銅箔12と第2の銅箔13とを使い分けることによって、表面粗さについての設計自由度が高まる。
さらに、上記のように、第1の銅箔12と第2の銅箔13が適宜配置されることによって、伝送特性に優れたトリプレート型伝送線路が得られる。
《第2の実施形態》
図7は本発明の第2の実施形態に係る樹脂多層基板40の模式的断面図である。樹脂多層基板40は、樹脂層471,472をさらに備える点で、第1の実施形態に係る樹脂多層基板10と異なる。
樹脂層112は第1の銅箔121の第1主面S1に面する。樹脂層471は、第1の銅箔121と樹脂層112との間に配置され、第1の銅箔121及び樹脂層112に接する。樹脂層471と樹脂層111~114とは特性の異なる材料で構成される。例えば、樹脂層111~114は液晶ポリマーであり、樹脂層471はエポキシ樹脂である。樹脂層471は、第1の銅箔121と樹脂層112との接合を高める接着層として働く。同様に、樹脂層472と樹脂層111~114とは特性の異なる材料で構成される。樹脂層472は、第1の銅箔122と樹脂層113との接合を高める接着層として働く。樹脂層112,113は本発明の「第1の樹脂層」の一例である。樹脂層471,472は本発明の「第2の樹脂層」の一例である。
なお、接着層として働く樹脂層が第2の銅箔13と樹脂層113との間に設けられてもよい。
第1の銅箔121の第1主面S1の第1の表面粗さは他と比べて小さいので、樹脂層112が第1の銅箔121の第1主面S1に直接に接合する場合、樹脂層112は第1の銅箔121の第1主面S1から剥離しやすくなる。その結果、樹脂層112は樹脂層111から剥離しやすくなる。同様に、樹脂層113が第1の銅箔122の第1主面S1に直接に接合する場合、樹脂層113は樹脂層114から剥離しやすくなる。
第2の本実施形態によれば、樹脂層112が樹脂層471を介して第1の銅箔121の第1主面S1に接合するので、樹脂層111,112間の剥離が抑制される。同様に、樹脂層113,114間の剥離が抑制される。
最後に、上記の実施形態の説明は、すべての点で例示であり、制限的なものではない。当業者にとって変形及び変更が適宜可能である。本発明の範囲は、上記の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。
なお、例えば溶剤により、樹脂多層基板10,40の樹脂層を除去できる。これにより、第1の銅箔12の表面粗さ及び第2の銅箔13の表面粗さを測定できる。
なお、第1の銅箔12,121,122及び第2の銅箔13は、金属箔であってもよい。金属箔は、例えば、銅以外の金属(例えば、アルミニウム)でもよい。
なお、第1の銅箔12,121,122及び第2の銅箔13は、銅箔を主体としていればよい。従って、第1の銅箔12,121,122及び第2の銅箔13は、防錆のために銅箔の表面にメッキが施された金属箔であってもよい。金属箔は、例えば、銅以外の金属(例えば、アルミニウム)でもよい。
なお、第1の銅箔12及び第2の銅箔13が信号線であってもよい。この場合、第1の銅箔12及び第2の銅箔13は、差動伝送線路を形成する。表面粗さの小さな第1主面S1が第2の銅箔13に面していればよい。これにより、第1の銅箔12において発生する損失が低減される。
なお、2個以上の第2の銅箔13が、グランド導体である第1の銅箔121,122の間において図1の左右方向に並んでいてもよい。2個以上の第2の銅箔13は、信号線である。そして、2個以上の第2の銅箔13は、差動伝送線路を形成する。
なお、2個以上の第2の銅箔13が、図1の上下方向に並んでいてもよい。この場合、2個以上の第2の銅箔13は、第1の銅箔121と第1の銅箔122との間に位置する。2個以上の第2の銅箔13は、信号線である。そして、2個以上の第2の銅箔13は、差動伝送線路を形成する。
なお、3個以上の第2の銅箔13が、図1の左右方向に並んでいてもよい。左端に位置する第2の銅箔13及び右端に位置する第2の銅箔13は、グランド導体である。残余の第2の銅箔13は、信号線である。
S1…第1主面
S2…第2主面
S3…第3主面
S4…第4主面
10,40,50,60…樹脂多層基板
111,112,113,114,471,472…樹脂層
12,121,122…第1の銅箔
13…第2の銅箔
14…層間接続導体
15…折り曲げ部
211,212…回路基板
221,222…コネクタ
311,312,313,314…樹脂基材
36…積層体

Claims (13)

  1. 少なくとも第1樹脂層、第2樹脂層及び第3樹脂層が積層された複数の樹脂層と、
    第1主面が第1の表面粗さ、第2主面が第2の表面粗さを有する第1の金属箔と、
    第3主面が第3の表面粗さ、第4主面が第4の表面粗さを有する第2の金属箔と、を備え、
    前記第主面が前記第2樹脂層に接触するように前記第1の金属箔が前記第1樹脂層に担持され、
    前記第3主面又は前記第4主面が前記第3樹脂層に接触するように前記第2の金属箔が前第2樹脂層に担持され、
    前記第1の金属箔と前記第2の金属箔との間には、前第2樹脂層が設けられ、
    前記第1の表面粗さをSR1、前記第2の表面粗さをSR2、前記第3の表面粗さをSR3、前記第4の表面粗さをSR4としたとき、SR1<SR3≦SR4<SR2の関係が成立し、
    前記第1の金属箔は圧延金属箔で構成され、前記第2の金属箔は電解金属箔で構成される、
    樹脂多層基板。
  2. 前記複数の樹脂層は液晶ポリマーで構成される、
    請求項1に記載の樹脂多層基板。
  3. 前記第1の表面粗さをSR1、前記第2の表面粗さをSR2、前記第3の表面粗さをSR3、前記第4の表面粗さをSR4としたとき、SR1<SR3<SR4<SR2の関係が成立する、
    請求項1又は2のいずれかに記載の樹脂多層基板。
  4. 前記第1の金属箔及び前記第2の金属箔は、銅箔を主体とする、
    請求項1から3のいずれかに記載の樹脂多層基板。
  5. 前記第1主面と前記第2の金属箔との距離は、前記第2主面と前記第2の金属箔との距離より短い、
    請求項1から4のいずれかに記載の樹脂多層基板。
  6. 少なくとも第1樹脂層、第2樹脂層及び第3樹脂層が積層された複数の樹脂層と、
    第1主面が第1の表面粗さ、第2主面が第2の表面粗さを有する第1の金属箔と、
    第3主面が第3の表面粗さ、第4主面が第4の表面粗さを有する第2の金属箔と、を備え、
    前記第主面が前記第2樹脂層に接触するように前記第1の金属箔が前記第1樹脂層に担持され、
    前記第3主面又は前記第4主面が前記第3樹脂層に接触するように前記第2の金属箔が前第2樹脂層に担持され、
    前記第1の金属箔と前記第2の金属箔との間には、前第2樹脂層が設けられ、
    前記第1の表面粗さをSR1、前記第2の表面粗さをSR2、前記第3の表面粗さをSR3、前記第4の表面粗さをSR4としたとき、SR1<SR3≦SR4<SR2の関係が成立し、
    折り曲げ部を有する、
    樹脂多層基板。
  7. 前記樹脂多層基板に配置される金属箔の主面の中で、前記第1の金属箔の前記第2主面が前記樹脂多層基板の表層に最も近接する、
    請求項6に記載の樹脂多層基板。
  8. 少なくとも第1樹脂層、第2樹脂層及び第3樹脂層が積層された複数の樹脂層と、
    第1主面が第1の表面粗さ、第2主面が第2の表面粗さを有する第1の金属箔と、
    第3主面が第3の表面粗さ、第4主面が第4の表面粗さを有する第2の金属箔と、を備え、
    前記第主面が前記第2樹脂層に接触するように前記第1の金属箔が前記第1樹脂層に担持され、
    前記第3主面又は前記第4主面が前記第3樹脂層に接触するように前記第2の金属箔が前第2樹脂層に担持され、
    前記第1の金属箔と前記第2の金属箔との間には、前第2樹脂層が設けられ、
    前記第1の表面粗さをSR1、前記第2の表面粗さをSR2、前記第3の表面粗さをSR3、前記第4の表面粗さをSR4としたとき、SR1<SR3≦SR4<SR2の関係が成立し、
    高周波伝送線路を構成している、
    樹脂多層基板。
  9. 少なくとも一つの信号線を有するトリプレート型伝送線路を構成しており、
    前記少なくとも一つの信号線は前記第2の金属箔で構成される、
    請求項8に記載の樹脂多層基板。
  10. 前記第1主面と前記第2の金属箔との距離は、前記第2主面と前記第2の金属箔との距離より短く、
    グランド導体は、前記第1の金属箔で構成される、
    請求項9に記載の樹脂多層基板。
  11. 少なくとも第1樹脂層、第2樹脂層及び第3樹脂層が積層された複数の樹脂層と、
    第1主面が第1の表面粗さ、第2主面が第2の表面粗さを有する第1の金属箔と、
    第3主面が第3の表面粗さ、第4主面が第4の表面粗さを有する第2の金属箔と、を備え、
    前記第主面が前記第2樹脂層に接触するように前記第1の金属箔が前記第1樹脂層に担持され、
    前記第3主面又は前記第4主面が前記第3樹脂層に接触するように前記第2の金属箔が前第2樹脂層に担持され、
    前記第1の金属箔と前記第2の金属箔との間には、前第2樹脂層が設けられ、
    前記第1の表面粗さをSR1、前記第2の表面粗さをSR2、前記第3の表面粗さをSR3、前記第4の表面粗さをSR4としたとき、SR1<SR3≦SR4<SR2の関係が成立し、
    前記第1樹脂層は、前記第1の金属箔の前記第主面に面し、
    前記第2樹脂層は、前記第1の金属箔と前記第樹脂層との間に配置され、
    前記第1樹脂層と前記第2樹脂層とは特性の異なる材料で構成される、
    樹脂多層基板。
  12. 前記第1主面と前記第3主面とが向かい合っている、
    請求項1から11のいずれかに記載の樹脂多層基板。
  13. 前記第1主面と前記第4主面とが向かい合っている、
    請求項1から11のいずれかに記載の樹脂多層基板。
JP2022531956A 2020-06-24 2021-06-21 樹脂多層基板 Active JP7315102B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020108644 2020-06-24
JP2020108644 2020-06-24
PCT/JP2021/023304 WO2021261416A1 (ja) 2020-06-24 2021-06-21 樹脂多層基板及びその製造方法

Publications (3)

Publication Number Publication Date
JPWO2021261416A1 JPWO2021261416A1 (ja) 2021-12-30
JPWO2021261416A5 JPWO2021261416A5 (ja) 2023-02-09
JP7315102B2 true JP7315102B2 (ja) 2023-07-26

Family

ID=79281389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022531956A Active JP7315102B2 (ja) 2020-06-24 2021-06-21 樹脂多層基板

Country Status (4)

Country Link
US (1) US20230119857A1 (ja)
JP (1) JP7315102B2 (ja)
CN (1) CN220517704U (ja)
WO (1) WO2021261416A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207636A (ja) 2002-12-26 2004-07-22 Fujikura Ltd 多層配線板およびその製造方法
WO2012124421A1 (ja) 2011-03-14 2012-09-20 株式会社村田製作所 フレキシブル多層基板
WO2014115433A1 (ja) 2013-01-22 2014-07-31 株式会社村田製作所 コイル部品および電子機器
WO2014125894A1 (ja) 2013-02-15 2014-08-21 株式会社村田製作所 積層回路基板
WO2018066324A1 (ja) 2016-10-07 2018-04-12 株式会社村田製作所 多層基板
WO2018163859A1 (ja) 2017-03-06 2018-09-13 株式会社村田製作所 多層基板、電子機器および多層基板の製造方法
WO2020071473A1 (ja) 2018-10-04 2020-04-09 株式会社村田製作所 積層体及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207636A (ja) 2002-12-26 2004-07-22 Fujikura Ltd 多層配線板およびその製造方法
WO2012124421A1 (ja) 2011-03-14 2012-09-20 株式会社村田製作所 フレキシブル多層基板
WO2014115433A1 (ja) 2013-01-22 2014-07-31 株式会社村田製作所 コイル部品および電子機器
WO2014125894A1 (ja) 2013-02-15 2014-08-21 株式会社村田製作所 積層回路基板
WO2018066324A1 (ja) 2016-10-07 2018-04-12 株式会社村田製作所 多層基板
WO2018163859A1 (ja) 2017-03-06 2018-09-13 株式会社村田製作所 多層基板、電子機器および多層基板の製造方法
WO2020071473A1 (ja) 2018-10-04 2020-04-09 株式会社村田製作所 積層体及びその製造方法

Also Published As

Publication number Publication date
JPWO2021261416A1 (ja) 2021-12-30
CN220517704U (zh) 2024-02-23
WO2021261416A1 (ja) 2021-12-30
US20230119857A1 (en) 2023-04-20

Similar Documents

Publication Publication Date Title
TW588578B (en) Multilayer wiring board, method of manufacturing the wiring board and substrate material for the wiring board
TWI474767B (zh) 多層撓性印刷佈線板及其製造方法及部分多層撓性印刷佈線板
WO2015141004A1 (ja) 多層回路基板、半導体装置、及びその多層回路基板の製造方法
JP2010157664A (ja) 電気・電子部品内蔵回路基板とその製造方法
WO2007116855A1 (ja) 多層プリント配線基板及びその製造方法
WO2004017689A1 (ja) 多層プリント配線板及びその製造方法
JP7315102B2 (ja) 樹脂多層基板
KR100782404B1 (ko) 인쇄회로기판 및 그 제조방법
JP2008071963A (ja) 多層配線基板
JP2005038918A (ja) 多層フレキシブルプリント配線板及びその製造方法
CN113543465B (zh) 多层电路板及其制作方法
WO2011132274A1 (ja) 部品内蔵基板及びこれを用いた多層基板並びに部品内蔵基板の製造方法
WO2013038468A1 (ja) 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板
JPH05315758A (ja) 多層フレキシブル回路基板およびその製法
JP5204871B2 (ja) 部分多層フレキシブルプリント配線板
WO2015083216A1 (ja) 多層基板、及び、その製造方法
WO2012164719A1 (ja) 部品内蔵基板及びその製造方法
JP2007081274A (ja) フレキシブル回路用基板
CN107949187A (zh) 一种软硬结合板的制作方法、软硬结合板及移动终端
JP2004031738A (ja) 配線基板およびその製造方法
JP4350112B2 (ja) フレキシブル回路基板用積層体及び該フレキシブル回路基板用積層体を用いたフレキシブル回路基板
WO2023176063A1 (ja) 多層基板、多層基板の製造方法及び電子機器
JP2007294932A (ja) メタルコアプリント配線板及びその製造方法
CN113825305A (zh) 金属基双面电路板及其制备方法
JP5871154B2 (ja) 多層配線基板及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221202

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20221202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230626

R150 Certificate of patent or registration of utility model

Ref document number: 7315102

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150