JP7312141B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関する。

車載用の低電力半導体装置では、安全性を確保するため、論理故障の検知や電源故障の検知が行われる。また、低電力への要求から、電源スイッチによるコアへの電源遮断が行われる。例えば特許文献１には、マスターコアとチェッカーコアとを比較するコンペア回路が設けられたロックステップ構成により、論理故障の検知を行う技術が開示されている。一方、電源故障の検知は、電圧モニタを用いて電源と接続された電源ノードの電圧を測定することで行われる。

特開２０１０－２８３２３０号公報

しかしながら、特許文献１の構成では、マスターコア、チェッカーコアのそれぞれに電圧モニタが必要となるため、電圧モニタの面積が大きくなってしまう。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本発明は、このようなことに鑑みてなされたものであり、その目的の一つは、安全性を確保しつつ、チップ面積の増大を抑えた半導体装置を提供することにある。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。代表的な半導体装置は、電源から電源供給を受ける複数のコアと、コアごとに設けられ、対応するコアの電源供給を制御する複数の電源スイッチ回路と、電源から電源供給を受け、複数のコアの出力データを比較するコンペア回路と、電源とコンペア回路とを接続するノードの電圧をモニタリングするコア電圧モニタ回路と、を備えている。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、代表的な半導体装置によれば、安全性を確保しつつ、チップ面積の増大を抑えることが可能となる。

本発明の実施の形態１に係る車載用の半導体装置の一例を示す構成図である。 半導体装置の故障検出に関わる回路構成を具体的に例示する図である。 故障検出方法を説明するタイミングチャートである。 コントローラーと電源スイッチ回路との接続関係の一例を示す図である。 コントローラーの一例を示す構成図である。 コントローラーと電源スイッチ回路との接続関係の他の例を示す図である。 コントローラーの他の例を示す構成図である。 モニタ回路の一例を示す図である。 モニタ回路の他の例を示す図である。 電源スイッチ回路、電源スイッチコントローラー、モニタ回路、およびこれらを制御するシステムコントローラーとの関係を示すブロック図である。 リクエスト信号および電源遮断復帰信号の監視により電源スイッチ回路の故障検出方法を説明する図である。 スモールドライバ方式を用いた場合におけるシュミット回路による電源スイッチ回路の故障検出方法を説明する図である。 故障検知における各信号レベルと電源スイッチ回路の状態とを対応付けて示す図である。 コア電圧モニタ回路の構成例を示す図である。 本発明の実施の形態１に係るエラー処理機能を備えた半導体装置の一例を示す構成図である。 本発明の実施の形態１に係るエラー処理のフロー図である。 本発明の実施の形態２に係る車載用の半導体装置の一例を示す構成図である。 マスク処理の一例を示すタイミングチャート図である。 本発明の実施の形態３に係る半導体装置の一例を示す構成図である。 本発明の実施の形態３に係るエラー処理のフロー図である。 従来の半導体装置の一例を示す構成図である。

課題について補足説明を行う。図２１は、従来の半導体装置の一例を示す構成図である。半導体装置１０００は、電源ＰＯＷ＿１００１からの電源供給がオン／オフ制御される電源遮断領域１０１０、電源ＰＯＷ＿１００１からの電源供給が常時行われる常時オン領域１０５０を備えている。電源遮断領域１０１０および常時オン領域１０５０の電源は電源ＰＯＷ＿１００１である。

また、半導体装置１０００は、電源遮断領域１０１０への電源供給のオン／オフを制御する電源スイッチ回路ＳＷ＿１０１０、電源スイッチ回路ＳＷ＿１０１０の制御を行う電源スイッチコントローラーＣＮＴ＿１０１０、電源スイッチ回路ＳＷ＿１０１０と電源遮断領域１０１０とを接続するノードの電圧をモニタリングするモニタ回路ＭＯＮ＿１０１０、および電源ＰＯＷ＿１００１と常時オン領域１０５０とを接続するノードの電圧をモニタリングするモニタ回路ＭＯＮ＿１０５０を備えている。

図２１に示すように、電源遮断領域１０１０は、マスターコア１０１１、チェッカーコア１０２１、およびコンペア回路１０３１を含んでいる。マスターコア１０１１およびチェッカーコア１０２１は、同じ回路構成であり、同じデータがそれぞれ入力される。マスターコア１０１１およびチェッカーコア１０２１は、入力データに基づく所定の出力データをコンペア回路１０３１へそれぞれ出力する。コンペア回路１０３１は、マスターコア１０１１およびチェッカーコア１０２１から出力された各出力データの比較を行う。これらの出力データが互いに異なり、何らかの故障が発生していると判断した場合、コンペア回路１０３１はエラーを出力する。

図２１に示すように、マスターコア１０１１、チェッカーコア１０２１、およびコンペア回路１０３１が、同じ電源遮断領域１０１０に含まれる。すなわち、マスターコア１０１１、チェッカーコア１０２１、およびコンペア回路１０３１は、同一の電源スイッチ回路ＳＷ＿１０１０を介して電源が供給される。電源スイッチ回路ＳＷ＿１０１０または電源スイッチコントローラーＣＮＴ＿１０１０が故障していなければ、マスターコア１０１１、チェッカーコア１０２１、およびコンペア回路１０３１には、所定の電圧が供給される。この場合、マスターコア１０１１、チェッカーコア１０２１、およびコンペア回路１０３１は正常に動作し、マスターコア１０１１またはチェッカーコア１０２１に発生した故障がコンペア回路１０３１で検出される。

一方、電源スイッチ回路ＳＷ＿１０１０等の故障により電源遮断領域１０１０に供給される電源に電位ドロップが発生した場合、マスターコア１０１１、チェッカーコア１０２１、およびコンペア回路１０３１が正常に動作できないおそれがある。この場合、コンペア回路１０３１は、本来、マスターコア１０１１やチェッカーコア１０２１に故障が発生していないのに故障発生を誤って検出したり、あるいは故障が発生しているのに故障は発生していないと判断するおそれがある。

このため、従来の構成では、電源スイッチ回路ＳＷ＿１００１の供給電源をモニタ回路ＭＯＮ＿１０１０を用いて監視することで電源の故障検出をする必要があった。さらに、常時オン領域１０５０に供給される電源ＰＯＷ＿１００１の電源故障検出を行うため、電圧モニタＭＯＮ＿１０５０を設ける必要があった。すなわち、従来の構成では、同一の電源ＰＯＷ＿１００１に対し、複数のモニタ回路ＭＯＮ＿１０１０、ＭＯＮ＿１０５０を設ける必要があった。そうすると、制御の異なる複数の電源遮断領域が必要な場合、それぞれの電源遮断領域に対応する電圧モニタを搭載する必要があり、チップ面積の増大するという課題がある。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するためのすべての図において、同一部分には原則として同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
＜半導体装置の構成＞
図１は、本発明の実施の形態１に係る半導体装置の一例を示す構成図である。図２は、半導体装置の故障検出に関わる回路構成を具体的に例示する図である。本実施の形態の半導体装置ＤＥＶは、図１に示すように、電源ＰＯＷ＿１からの電源供給がオン／オフ制御される電源遮断領域１０、２０、電源ＰＯＷ＿１からの電源供給が常時行われる常時オン領域５０を備えている。電源ＰＯＷ＿２は、コア電圧モニタ回路ＣＶＭ等の電源である。電源遮断領域１０、２０、および常時オン領域５０の電源は電源ＰＯＷ＿１である。

半導体装置ＤＥＶは、電源遮断領域１０への電源供給のオン／オフを制御する電源スイッチ回路ＳＷ＿１０、電源スイッチ回路ＳＷ＿１０の制御を行う電源スイッチコントローラーＣＮＴ＿１０、および電源スイッチ回路ＳＷ＿１０と電源スイッチコントローラーＣＮＴ＿１０とを接続するノードの電圧をモニタリングするモニタ回路ＭＯＮ＿１０を備えている。

また、半導体装置ＤＥＶは、電源遮断領域２０への電源供給のオン／オフを制御する電源スイッチ回路ＳＷ＿２０、電源スイッチ回路ＳＷ＿２０の制御を行う電源スイッチコントローラーＣＮＴ＿２０、電源スイッチ回路ＳＷ＿２０と電源スイッチコントローラーＣＮＴ＿２０とを接続するノードの電圧をモニタリングするモニタ回路ＭＯＮ＿２０を備えている。また、半導体装置ＤＥＶは、電源ＰＯＷ＿１と常時オン領域５０とを接続するノードの電圧をモニタリングするコア電圧モニタ回路ＣＶＭを備えている。言い換えると、コア電圧モニタ回路ＣＶＭは、電源ＰＯＷ＿１とコンペア回路ＣＯＭ＿５０とを接続するノードの電圧をモニタリングする。

なお、以下では、電源スイッチコントローラーＣＮＴ＿１０、ＣＮＴ＿２０を電源スイッチコントローラーＣＮＴと記載する場合がある。また、電源スイッチ回路ＳＷ＿１０、ＳＷ＿２０を電源スイッチ回路ＳＷと記載する場合がある。

図１、図２に示すように、電源遮断領域１０は、マスターコア１１およびフリップフロップ回路１２を含む。なお、フリップフロップ回路１２は、マスターコア１１に含まれてもよい。なお、図２では、電源スイッチ回路ＳＷ＿１０が電源遮断領域１０に含まれているが、このような構成に限定されるものではない。

電源遮断領域２０は、チェッカーコア２１、フリップフロップ回路２２、およびインバータ回路２３を含む。チェッカーコア２１およびフリップフロップ回路２２は、電源遮断領域１０のマスターコア１１およびフリップフロップ回路１２とそれぞれ同じ構成である。したがって、故障が発生していないとき、インバータ回路２３から出力される出力データは、電源遮断領域１０のフリップフロップ回路１２から出力される出力データの反転データとなる。なお、フリップフロップ回路２２およびインバータ回路２３は、チェッカーコア２１に含まれてもよい。なお、図２では、電源スイッチ回路ＳＷ＿２０が電源遮断領域２０に含まれているが、このような構成に限定されるものではない。

常時オン領域５０は、コンペア回路ＣＯＭ＿５０およびシステムコントローラーＳＹＳＣを含む。コンペア回路ＣＯＭ＿５０は、例えば図２に示すＥＯＲ（Ｅｘｃｌｕｓｉｖｅ Ｏｒ）回路で構成される。コンペア回路ＣＯＭ＿５０は、電源遮断領域１０（フリップフロップ回路１２）の出力データと、電源遮断領域２０（インバータ回路２３）の出力データとが一致するときエラーを出力する。すなわち、コンペア回路ＣＯＭ＿５０は、フリップフロップ回路１２の出力データとフリップフロップ回路２２の出力データとが一致しないときエラーを出力する。

詳しく述べると、故障が発生していなければ、マスターコア１１、およびチェッカーコア２１の出力データは、ほぼ同じ波形となる。また、インバータ回路２３により、チェッカーコア２１の出力データは反転する。したがって、コンペア回路ＣＯＭ＿５０は、フリップフロップ回路１２の出力データとインバータ回路２３の出力データとが異なるときにはエラーを出力せず、これらの出力データが一致するときにはエラーを出力する。

図３は、故障検出方法を説明するタイミングチャートである。図３には、図２中の各ノードＡ～Ｆのデータがそれぞれ示されている。ノードＡのデータは、マスターコア１１およびチェッカーコア２１への入力データである。ノードＢのデータは、チェッカーコア２１の出力信号である。ノードＣのデータは、フリップフロップ回路２２の出力データである。ノードＤのデータは、マスターコア１１の出力データである。ノードＥのデータは、フリップフロップ回路１２の出力データである。ノードＦのデータは、コンペア回路ＣＯＭ＿５０の出力データ、すなわち故障検出結果である。

なお、図３では、電源遮断領域１０用の電源スイッチ回路ＳＷ＿１０または電源スイッチコントローラーＣＮＴ＿１０に故障が発生し、マスターコア１１へ供給される電源の電位ドロップが発生していると仮定する。

チェッカーコア２１への入力データ（ノードＡ）は、およびフリップフロップ回路２２において、それぞれ通常の遅延を受けた後出力される（ノードＢ、ノードＣ）。インバータ回路２３から出力された出力データは、コンペア回路ＣＯＭ＿５０へ供給される。

一方、マスターコア１１では、電位ドロップにより、通常よりも大きな遅延を受けて入力データ（ノードＡ）が出力される（ノードＤ）。図３の例では、“データ１”が電位ドロップの影響を受けている。したがって、“データ０”は通常の遅延で出力されるが、“データ１”は通常よりも大きな遅延を受けて出力される。よって、マスターコア１１は、通常の遅延を受けた所定のタイミングで“データ１”を出力できなくなるので、次段のフリップフロップ回路１２は、所定のタイミングで“データ１”を受け取ることができない。そうすると、フリップフロップ回路１２は、セットアップ違反により誤ったデータを出力する（ノードＥ）。フリップフロップ回路１２から誤ったデータが出力されるタイミングで、コンペア回路ＣＯＭ＿５０は、エラーを出力する。例えば、エラーフラグが発行される。

このように、マスターコア１１を含む電源遮断領域１０への電源供給のオン／オフと、チェッカーコア２１を含む電源遮断領域２０への電源供給のオン／オフとを個別に行うことで、電源スイッチ回路ＳＷ＿１０、ＳＷ＿２０、電源スイッチコントローラーＣＮＴ＿１０、ＣＮＴ＿２０を含む電源経路の故障を、電位ドロップによる論理故障として検出することが可能となる。これにより、電源スイッチと対応する電源遮断領域とを接続する電源供給ノードの異常を検出するための電圧モニタが不要となり、電圧モニタの設置面積を削減させることが可能となる。

システムコントローラーＳＹＳＣは、複数の電源スイッチコントローラーＣＮＴを制御する。すなわち、システムコントローラーＳＹＳＣは、電源スイッチコントローラーＣＮＴ＿１０、ＣＮＴ＿２０を制御する電源供給に関わる上位装置である。システムコントローラーＳＹＳＣは、共通のリクエスト信号ＲＥＱをアサート／ネゲートすることにより、電源スイッチコントローラーＣＮＴ＿１０による電源スイッチ回路ＳＷ＿１０のオン／オフ制御、電源スイッチコントローラーＣＮＴ＿２０による電源スイッチ回路ＳＷ＿２０のオン／オフ制御を同時に実行させる。

また、システムコントローラーＳＹＳＣは、電源スイッチコントローラーＣＮＴ＿１０、ＣＮＴ＿２０のそれぞれに対応する個別のリクエスト信号ＲＥＱをアサート／ネゲートすることで、電源スイッチコントローラーＣＮＴ＿１０による電源スイッチ回路ＳＷ＿１０のオン／オフ制御と、電源スイッチコントローラーＣＮＴ＿２０による電源スイッチ回路ＳＷ＿２０のオン／オフ制御とを個別に行ってもよい。

また、システムコントローラーＳＹＳＣは、複数のモニタ回路ＭＯＮによる電源スイッチ回路を含む電源経路のモニタリング結果を受け取り、モニタリング結果に基づき、電源スイッチコントローラーＣＮＴを制御する。

《電源スイッチ回路の制御方法（１）》
次に、電源スイッチの制御方法について説明する。図４は、コントローラーと電源スイッチ回路との接続関係の一例を示す図である。図５は、コントローラーの一例を示す構成図である。

図４の電源スイッチ回路ＳＷは、複数のスイッチング素子ＳＷａ（ＳＷａ＿０～ＳＷａ＿ｎ＋１）を備え、複数のスイッチング素子ＳＷａが、電源と電源遮断領域（マスターコア１１またはチェッカーコア２１）との間に並列に配置された構成となっている。また、隣り合うスイッチング素子ＳＷａのゲート間には、バッファＢＵＦ（ＢＵＦ＿０～ＢＵＦ＿ｎ）が配置されている。電源スイッチコントローラーＣＮＴ側の初段のスイッチング素子ＳＷａ＿０のゲートは、電源スイッチコントローラーＣＮＴと直接接続されている。一方、スイッチング素子ＳＷａ＿１～ＳＷａ＿ｎ＋１は、バッファＢＵＦを介して電源スイッチコントローラーＣＮＴと接続されている。

電源スイッチコントローラーＣＮＴは、例えば図５に示すように、ステートマシーン（Ｆｉｎｉｔｅ Ｓｔａｔｅ Ｍａｃｈｉｎｅ)ＦＳＭ、電源スイッチ回路ＳＷを駆動するバッファドライバＤＲＩを備えている。

ステートマシンＦＳＭは、システムコントローラーＳＹＳＣからリクエスト信号ＲＥＱがアサートされると、電源スイッチ回路ＳＷを停止するモードから電源スイッチ回路ＳＷを駆動するモード（オン制御）へと状態遷移し、バッファドライバＤＲＩへ電源制御信号（例えばローレベル）を出力する。バッファドライバＤＲＩは、電源制御信号の電流増幅を行い、電流増幅した電源制御信号を電源スイッチ回路ＳＷへ出力する。バッファドライバＤＲＩから出力された電源制御信号は、スイッチング素子ＳＷａ＿０のゲートに供給され、スイッチング素子ＳＷａ＿０がオンする。これにより、スイッチング素子ＳＷａ＿０を介して電源遮断領域へ電源が供給される。

また、バッファドライバＤＲＩから出力された電源制御信号は、バッファＢＵＦ＿０にも供給される。バッファＢＵＦ＿０に供給された電源制御信号は、所定の遅延を受けて出力される。

バッファＢＵＦ＿０から出力された電源制御信号は、スイッチング素子ＳＷａ＿１のゲートおよびバッファＢＵＦ＿１に供給される。スイッチング素子ＳＷａ＿１のゲートに電源制御信号が供給されると、スイッチング素子ＳＷａ＿１がオンする。これにより、スイッチング素子ＳＷａ＿１を介しても電源遮断領域へ電源が供給される。

電源制御信号は、バッファＢＵＦ＿０において遅延を受けるので、スイッチング素子ＳＷａ＿１がオンするタイミングは、バッファＢＵＦ＿０における遅延時間分スイッチング素子ＳＷａ＿０より遅れる。スイッチング素子ＳＷａ＿２、ＳＷａ＿３、・・・、ＳＷａ＿ｎ＋１についても、直前のバッファＢＵＦ＿１、ＢＵＦ＿２、・・・、ＢＵＦ＿ｎにおける遅延時間分、直前のスイッチング素子ＳＷａ＿１、ＳＷａ＿２、・・・、ＳＷａ＿ｎよりオンするタイミングがそれぞれ遅れる。

このように、図４の例では、バッファリングによる遅延を用いて複数のスイッチング素子ＳＷａがオンするタイミングを順次ずらすことで、電源スイッチ回路ＳＷにおける突入電流を抑制することができるようになっている。図４の例では、突入電流の抑制が、例えば図５に示すような単純な論理回路によって実現可能である。

《電源スイッチ回路の制御方法（２）》
次に、電源スイッチ回路の他の制御方法として、ここでは、能力の異なるバッファドライバを切り換えながら電源を供給する方法について説明する。

図６は、コントローラーと電源スイッチ回路との接続関係の他の例を示す図である。図６には、モニタ回路ＭＯＮも示されている。

図６の電源スイッチ回路ＳＷは、隣り合うスイッチング素子ＳＷａのゲート間にバッファが設けられておらず、すべてのスイッチング素子ＳＷａのゲートは電源スイッチコントローラーＣＮＴと接続されている。したがって、電源スイッチコントローラーＣＮＴから出力される電源制御信号は、電源スイッチ回路ＳＷに含まれるすべてのスイッチング素子ＳＷａのゲートへ、ほぼ同時に供給される。

図７は、コントローラーの他の例を示す構成図である。図７の電源スイッチコントローラーＣＮＴは、ステートマシンＦＳＭ、オフドライバＤＲＩ＿ｏｆｆ、能力が低いスモールドライバＤＲＩ＿ｓｍａ、スモールドライバＤＲＩ＿ｓｍａより能力が高いラージドライバＤＲＩ＿ｌａｒを備えている。

システムコントローラーＳＹＳＣからリクエスト信号ＲＥＱがアサートされるまで、ステートマシンＦＳＭは、電源スイッチ回路ＳＷを停止するモードになっている。電源スイッチ回路ＳＷを停止するモードにおいて、ステートマシンＦＳＭは、オフドライバＤＲＩ＿ｏｆｆをオンし、スモールドライバＤＲＩ＿ｓｍａをオフし、ラージドライバＤＲＩ＿ｌａｒをオフする。これにより、すべてのスイッチング素子ＳＷａのゲートにハイレベルが供給され、すべてのスイッチング素子ＳＷａはオフ状態となる。これにより、電源スイッチ回路ＳＷは、対応する電源遮断領域への電源供給を停止する。

そして、システムコントローラーＳＹＳＣからリクエスト信号ＲＥＱがアサートされると、ステートマシンＦＳＭは、スモールドライバＤＲＩ＿ｓｍａを駆動するモードへと状態遷移する。スモールドライバＤＲＩ＿ｓｍａを駆動するモードにおいて、ステートマシンＦＳＭは、オフドライバＤＲＩ＿ｏｆｆをオフし、スモールドライバＤＲＩ＿ｓｍａをオンし、ラージドライバＤＲＩ＿ｌａｒのオフを維持する。

これにより、スモールドライバＤＲＩ＿ｓｍａが、スイッチング素子ＳＷａのゲート電圧を引き抜く。ただし、スモールドライバＤＲＩ＿ｓｍａの能力は低いので、スイッチング素子ＳＷａのゲート電圧が緩やかに引き抜かれるので、スイッチング素子ＳＷａは徐々にオン状態に移行する。このため、スイッチング素子ＳＷａの抵抗が大きく、突入電流の電流量が抑制される。

そして、突入電流を十分に流し切ると、ステートマシンＦＳＭは、ラージドライバＤＲＩ＿ｌａｒを駆動するモードへと状態遷移する。ラージドライバＤＲＩ＿ｌａｒを駆動するモードにおいて、ステートマシンＦＳＭは、オフドライバＤＲＩ＿ｏｆｆのオフを維持し、スモールドライバＤＲＩ＿ｓｍａのオンを維持したまま、ラージドライバＤＲＩ＿ｌａｒをオンする。これにより、スイッチング素子ＳＷａのゲート電圧は、ローレベルまで一気に引き抜かれ、電源スイッチ回路ＳＷは、完全なオン状態となる。このため、スイッチング素子ＳＷａの抵抗が十分に小さくなり、電源スイッチ回路ＳＷは、低抵抗で電源遮断領域への電源供給を行うことができる。

このように、ステートマシンＦＳＭが、２段階でスイッチング素子ＳＷａのゲート電圧を制御することで、電源スイッチ回路ＳＷは、突入電流を抑制しつつ電源供給を行うことが可能である。また、ステートマシンＦＳＭが、オフドライバＤＲＩ＿ｏｆｆをオンすることにより、電源スイッチ回路ＳＷは、電源遮断領域への電源供給を停止することが可能である。

図６に示すように、モニタ回路ＭＯＮは、電源スイッチ回路ＳＷに対し電源スイッチコントローラーＣＮＴと反対側に配置される。モニタ回路ＭＯＮは、電源スイッチコントローラーＣＮＴから最も離れた位置に配置されたスイッチング素子ＳＷａのゲート電圧をモニタリングする。このように、モニタ回路ＭＯＮは、電源スイッチコントローラーＣＮＴから最も遠端にあるスイッチング素子ＳＷａのゲート電圧をモニタリングすることが望ましい。これにより、検出感度を向上させることが可能になる。

図８は、モニタ回路の一例を示す図である。モニタ回路ＭＯＮは、図８に示すように、シュミット回路ＳＣＨ、コンパレーター（モニタコンパレーター）ＣＯＭ＿ＭＯＮ等を備えている。シュミット回路ＳＣＨは、スイッチング素子ＳＷａのゲート電圧をモニタリングすることにより、スモールドライバＤＲＩ＿ｓｍａの突入電流が流れ切ったかどうかを検知する。すなわち、シュミット回路ＳＣＨは、スモールドライバＤＲＩ＿ｓｍａがオンされ、ラージドライバＤＲＩ＿ｌａｒがオフされたときのスイッチング素子ＳＷａのゲート電圧をモニタリングする。

このステートでは、微小電流でゲート駆動が行われる。このため、外乱ノイズによるゲート電圧の変動によって誤動作しないよう、シュミット回路が用いられる。スイッチング素子ＳＷａのゲート電圧が、スモールドライバＤＲＩ＿ｓｍａの突入電流が流れ切ったときの電圧に達すると、シュミット回路ＳＣＨは、シュミット回路検知信号ＡＳＥＢをアサートする。

シュミット回路検知信号ＡＳＥＢがアサートされると、電源スイッチコントローラーＣＮＴは、スモールドライバＤＲＩ＿ｓｍａをオフし、ラージドライバＤＲＩ＿ｌａｒをオンする。これにより、突入電流を起こすことなく、電源スイッチ回路ＳＷを低抵抗な状態へ遷移させることが可能である。

モニタ回路ＭＯＮは、微小電流でスイッチング素子のＳＷａのゲート電圧をモニタリングする。このため、スイッチング素子ＳＷａのゲートの一部が破壊され、ゲートがＰｏｗｅｒ側の電源またはＧｒｏｕｎｄ側の電源にショートすると、シュミット回路検知信号ＡＳＥＢがＳｔｕｃｋする。その結果、スイッチング素子ＳＷａは、リクエスト信号ＲＥＱに対する応答ができなくなる。このように、モニタ回路ＭＯＮは、ゲート電圧の異常を高感度に検出可能である。

スモールドライバＤＲＩ＿ｓｍａに流れる微小なドライバ電流はｕＡオーダーであることから、モニタ回路ＭＯＮは、ｕＡオーダーの高抵抗ショートをも検出可能である。さらに、ラージドライバＤＲＩ＿ｌａｒがオンした後にゲート電圧が十分に下がったことをコンパレーターＣＯＭが検知することができる。

コンパレーターＣＯＭ＿ＭＯＮには、スイッチング素子ＳＷａのゲート電圧、およびリファレンス電圧Ｖｒｅｆが入力される。リファレンス電圧Ｖｒｅｆは、Ｐｏｗｅｒ側の電源またはＧｒｏｕｎｄ側の電源との間に設けられた抵抗素子により生成される。リファレンス電圧Ｖｒｅｆは、例えばＰｏｗｅｒ側の電源電圧(ＶＤＤ)の１１％に設定される。

コンパレーターＣＯＭ＿ＭＯＮは、ラージドライバＤＲＩ＿ｌａｒがオンされたときのスイッチング素子ＳＷａのゲート電圧をモニタリングする。コンパレーターＣＯＭ＿ＭＯＮは、例えば、スイッチング素子ＳＷａのゲート電圧がリファレンス電圧Ｖｒｅｆより小さくなると電源遮断復帰信号ＡＣＫをアサートする。電源遮断復帰信号ＡＣＫは、例えば、パワーマネージメントユニット等のシステムコントローラーＳＹＳＣ等に入力される。シュミット回路ＳＣＨおよびコンパレーターＣＯＭ＿ＭＯＮによる２種類の異なる方式での電圧検知により、コモンフェイルを回避し、安全性を向上させている。

図９は、モニタ回路の他の例を示す図である。図９のモニタ回路ＭＯＮにおいて、シュミット回路ＳＣＨはロー（Ｌ）、ハイ（Ｈ）の応答の検証による自己診断が容易である。これに対し、コンパレーターＣＯＭ＿ＭＯＮは、レベルセンスにて検知を行っていることから、自己診断にはそのレイテンシを検証する必要があるため、コンパレーターＣＯＭ＿ＭＯＮは、自己診断が困難な方式となっている。そこで、図９に示すように、モニタ回路ＭＯＮに複数のコンパレーター（ＣＯＭ＿ＭＯＮ１、ＣＯＭ＿ＭＯＮ２）、これらのコンパレーターの検知結果を集計する回路、例えば両方がオン検知したときのみ検知信号を出力する回路ＭＯＮ＿ＳＵＭ（例えばＡＮＤ回路）を備えている。このように、コンパレーターＣＯＭ＿ＭＯＮの多重化（２重化）を行うことにより故障確率を低減させ、安全性を向上させることができる。

《電源スイッチ回路の故障検出方法》
図１０、１１を参照して、モニタ回路を用いたリアルタイムモニタリングによる電源スイッチ回路の故障検出方法を説明する。図１０は、電源スイッチ回路、電源スイッチコントローラー、モニタ回路、およびこれらを制御するシステムコントローラーとの関係を示すブロック図である。

図１０に示すように、システムコントローラーＳＹＳＣは、リクエスト信号ＲＥＱをアサートすることにより電源スイッチコントローラーＣＮＴへ電源復帰の指示を行い、リクエスト信号ＲＥＱをネゲートすることにより電源スイッチコントローラーＣＮＴへ電源遮断の指示を行う。

電源スイッチコントローラーＣＮＴは、リクエスト信号ＲＥＱがアサートされると、スイッチング素子ＳＷａのゲートをオンすることで電源スイッチ回路ＳＷをオンし、対応する電源遮断領域への電源供給を行わせる（電源復帰）。一方、電源スイッチコントローラーＣＮＴは、リクエスト信号ＲＥＱがネゲートされると、スイッチング素子ＳＷａのゲートをオフすることで電源スイッチ回路ＳＷをオフし、対応する電源遮断領域への電源供給を停止させる（電源遮断）。

電源復帰が完了すると、モニタ回路ＭＯＮは、電源遮断復帰信号ＡＣＫをアサートし、電源復帰の完了をシステムコントローラーＳＹＳＣへ通知する。一方、電源遮断が完了すると、モニタ回路ＭＯＮは、電源遮断復帰信号ＡＣＫをネゲートし、電源遮断の完了をシステムコントローラーＳＹＳＣへ通知する。

図１１は、リクエスト信号および電源遮断復帰信号の監視により電源スイッチ回路の故障検出方法を説明する図である。図１１のＣａｓｅ１は、正常な動作を示している。Ｃａｓｅ１では、システムコントローラーＳＹＳＣによりリクエスト信号ＲＥＱがアサート（送信）されてから１００ｕｓｅｃ未満で、電源スイッチ回路ＳＷがオンされて電源復帰が完了し電源遮断復帰信号ＡＣＫがアサートされている。リクエスト信号ＲＥＱがネゲートされてから１０ｕｓ未満で、電源スイッチ回路ＳＷがオフされ電源遮断復帰信号ＡＣＫがネゲートされている。

Ｃａｓｅ２では、リクエスト信号ＲＥＱがアサートされてから電源遮断復帰信号ＡＣＫがアサートされるまでに１００ｕｓｅｃ以上掛かっている。この場合、システムコントローラーＳＹＳＣは、Ｔｉｍｅ Ｏｕｔ Ｅｒｒｏｒとして電源スイッチ回路ＳＷのオン故障を検知する。

Ｃａｓｅ３では、リクエスト信号ＲＥＱがアサートされてから１００ｕｓｅｃ未満で電源遮断復帰信号ＡＣＫがアサートされているが、リクエスト信号ＲＥＱのアサート期間中に電源遮断復帰信号ＡＣＫがネゲートされている。この場合、システムコントローラーＳＹＳＣは、電源スイッチ回路ＳＷのオン故障を検知する。

Ｃａｓｅ４では、リクエスト信号ＲＥＱのネゲートにより電源遮断を指示したにも関わらず、所定の時間（１０ｕｓｅｃ)未満で電源遮断復帰信号ＡＣＫがネゲートされていない。この場合、システムコントローラーＳＹＳＣは、システムコントローラーＳＹＳＣは、Ｔｉｍｅ Ｏｕｔ Ｅｒｒｏｒとして電源スイッチ回路ＳＷのオフ故障を検知する。

Ｃａｓｅ５では、リクエスト信号ＲＥＱをアサートしていない期間中に電源遮断復帰信号ＡＣＫがアサートされている。この場合、システムコントローラーＳＹＳＣは、電源遮断が維持できていない電源スイッチ回路ＳＷのオフエラーを検知する。

図１２は、スモールドライバ方式を用いた場合におけるシュミット回路による電源スイッチ回路の故障検出方法を説明する図である。リクエスト信号ＲＥＱに対する応答時間は、電源遮断復帰信号ＡＣＫよりもシュミット回路検知信号ＡＳＥＢのほうが短い。このため、図１２では、リクエスト信号ＲＥＱに対するシュミット回路検知信号ＡＳＥＢの応答時間が１０ｕｓｅｃ未満であるかどうかによって故障検出を行われる。

図１２の各Ｃａｓｅは、図１１と対応している。Ｃａｓｅ１では、システムコントローラーＳＹＳＣによりリクエスト信号ＲＥＱがアサート（送信）されてから１０ｕｓｅｃ未満で、電源スイッチ回路ＳＷがオンされて突入電流が流れ切り、シュミット回路検知信号ＡＳＥＢがアサートされている。また、リクエスト信号ＲＥＱがネゲートされてから１０ｕｓ未満で、電源スイッチ回路ＳＷがオフされ電源遮断復帰信号ＡＣＫがネゲートされている。

Ｃａｓｅ２では、リクエスト信号ＲＥＱがアサートされてからシュミット回路検知信号ＡＳＥＢがアサートされるまでに１０ｕｓｅｃ以上掛かっている。この場合、システムコントローラーＳＹＳＣは、Ｔｉｍｅ Ｏｕｔ Ｅｒｒｏｒとして電源スイッチ回路ＳＷのオン故障を検知する。

ＣＡＳＥ３では、リクエスト信号ＲＥＱがアサートされてから１００ｕｓｅｃ未満でシュミット回路検知信号ＡＳＥＢがアサートされているが、リクエスト信号ＲＥＱのアサート期間中にシュミット回路検知信号ＡＳＥＢがネゲートされている。この場合、システムコントローラーＳＹＳＣは、電源スイッチ回路ＳＷのオン故障を検知する。

Ｃａｓｅ４では、リクエスト信号ＲＥＱのネゲートにより電源遮断を指示したにも関わらず、所定の時間（１０ｕｓｅｃ)未満でシュミット回路検知信号ＡＳＥＢがネゲートされていない。この場合、システムコントローラーＳＹＳＣは、システムコントローラーＳＹＳＣは、Ｔｉｍｅ Ｏｕｔ Ｅｒｒｏｒとして電源スイッチ回路ＳＷのオフ故障を検知する。

Ｃａｓｅ５では、リクエスト信号ＲＥＱをアサートしていない期間中にシュミット回路検知信号ＡＳＥＢがアサートされている。この場合、システムコントローラーＳＹＳＣは、電源遮断が維持できていない電源スイッチ回路ＳＷのオフエラーを検知する。

このように、リクエスト信号ＲＥＱおよびシュミット回路検知信号ＡＳＥＢにより、図１１のリクエスト信号ＲＥＱおよび電源遮断復帰信号ＡＣＫを用いた場合と同一の項目について故障検出を行うことが可能である。また、シュミット回路検知信号ＡＳＥＢを用いることにより、微小電流による感度の高い故障検知を行うことが可能である。

図１３は、故障検知における各信号レベルと電源スイッチ回路の状態とを対応付けて示す図である。図１３には、リクエスト信号ＲＥＱのレベル、電源遮断復帰信号ＡＣＫまたはシュミット回路検知信号ＡＳＥＢのレベル、電源スイッチ回路の状態が示されている。

図１３の例では、リクエスト信号ＲＥＱは、ハイレベルでアサートされ電源復帰の指示が行われた状態を示す。一方、リクエスト信号ＲＥＱは、ローレベルでネゲートされ電源遮断の指示が行われた状態を示す。

電源遮断復帰信号ＡＣＫは、ハイレベルでアサートされ電源復帰の完了が通知された状態を示す。一方、電源遮断復帰信号ＡＣＫは、ローレベルでネゲートされ電源遮断の完了が通知された状態を示す。また、シュミット回路検知信号ＡＳＥＢは、ハイレベルでアサートされ突入電流が流れ切った状態を示している。突入電流が流れ切った状態が、電源復帰に対応している。一方、電源遮断復帰信号ＡＣＫは、ローレベルでネゲートされ電源遮断が完了した状態を示す。

図１３における「ｔｒｍａｘ」は、リクエスト信号ＲＥＱがアサートされてから電源遮断復帰信号ＡＣＫまたはシュミット回路検知信号ＡＳＥＢがアサートされるまでに許容される第１故障判定時間（図１１の１００ｕｓｅｃ、図１２の１０ｕｓｅｃに対応）である。図１３における「ｔｆｍａｘ」は、リクエスト信号ＲＥＱがネゲートされてから電源遮断復帰信号ＡＣＫまたはシュミット回路検知信号ＡＳＥＢがネゲートされるまでに許容される第２故障判定時間（図１１、図１２の１０ｕｓｅｃに対応）である。

図１３の１行目は、リクエスト信号ＲＥＱがアサートされ、電源遮断復帰信号ＡＣＫまたはシュミット回路検知信号ＡＳＥＢがアサートされた状態である。すなわち、この状態は、電源スイッチ回路ＳＷがオンした状態である。

図１３の２行目は、リクエスト信号ＲＥＱがアサートされてから第１故障判定時間ｔｒｍａｘが経過しても電源遮断復帰信号ＡＣＫまたはシュミット回路検知信号ＡＳＥＢがアサートされていない状態である。すなわち、この状態は、電源スイッチ回路ＳＷのオン故障が検知された状態である。

図１３の３行目は、リクエスト信号ＲＥＱがアサートされてから第１故障判定時間ｔｒｍａｘが経過する前で、電源遮断復帰信号ＡＣＫまたはシュミット回路検知信号ＡＳＥＢがアサートされる前の一時的な状態である。すなわち、この状態は、電源スイッチ回路ＳＷがオンされる直前の状態である。

図１３の４行目は、リクエスト信号ＲＥＱがネゲートされてから第２故障判定時間ｔｆｍａｘが経過する前で、電源遮断復帰信号ＡＣＫまたはシュミット回路検知信号ＡＳＥＢがネゲートされる前の一時的な状態である。すなわち、この状態は、電源スイッチ回路ＳＷがオフされる直前の状態である。

図１３の５行目は、リクエスト信号ＲＥＱがネゲートされてから第２故障判定時間ｔｆｍａｘが経過しても電源遮断復帰信号ＡＣＫまたはシュミット回路検知信号ＡＳＥＢがネゲートされていない状態である。すなわち、この状態は、電源スイッチ回路ＳＷのオフ故障が検知された状態である。

図１３の６行目は、リクエスト信号ＲＥＱがネゲートされ、電源遮断復帰信号ＡＣＫまたはシュミット回路検知信号ＡＳＥＢがネゲートされた状態である。すなわち、この状態は、電源スイッチ回路ＳＷがオフした状態である。

図１４は、コア電圧モニタ回路の構成例を示す図である。図１４に示すように、コア電圧モニタ回路ＣＶＭは、コンパレーターＣＯＭ＿ＣＶＭ、リファレンス電圧生成回路ＧＥＮ＿ＣＶＭを備えている。

コア電圧モニタ回路ＣＶＭの端子ＶＳＥＮＳＥは、電源ＰＯＷ＿１と常時オン領域５０とを接続する配線と接続される。この配線を介して、電源ＰＯＷ＿１の電圧がコア電圧モニタ回路ＣＶＭへ入力される。なお、端子ＶＳＥＮＳＥは、電圧検知を行う他の配線と接続することも可能である。

端子ＶＳＥＮＳＥから入力された電源ＰＯＷ＿１の電圧は、コンパレーターＣＯＭ＿ＣＶＭに供給される。リファレンス電圧生成回路ＧＥＮ＿ＣＶＭは、電源ＰＯＷ＿１の故障発生の有無を判定する故障検知電圧Ｖｒｅｆ＿ＧＥＮを生成し、コンパレーターＣＯＭ＿ＣＶＭへ供給する。コンパレーターＣＯＭ＿ＣＶＭは、電源ＰＯＷ＿１の電圧と故障検知電圧Ｖｒｅｆ＿ＧＥＮとを比較する。コンパレーターＣＯＭ＿ＣＶＭは、電源ＰＯＷ＿１の電圧が故障検知電圧Ｖｒｅｆ＿ＧＥＮより低い場合、電源ＰＯＷ＿１の故障を検知し、電源供給エラーのフラグを発行する。発行されたフラグは、端子ＥＲＲ＿ＣＶＭから出力され、例えば、システムコントローラーＳＹＳＣへ入力される。

＜エラー処理＞
次に、図１５、図１６を用いて、本実施の形態におけるエラー処理を説明する。図１５は、本発明の実施の形態１に係るエラー処理機能を備えた半導体装置の一例を示す構成図である。図１５の半導体装置ＤＥＶ＿１０は、図１の半導体装置ＤＥＶと類似している。相違点は、半導体装置ＤＥＶ＿１０の常時オン領域５０にエラーコレクト回路ＥＲＲ＿５０が設けられていることである。

まず、エラー処理の概要について説明する。システムコントローラーＳＹＳＣが、リクエスト信号ＲＥＱをアサートまたはネゲートすることで、システムコントローラーＳＹＳＣから電源スイッチコントローラーＣＮＴへ電源遮断または電源復帰が要求される。システムコントローラーＳＹＳＣは、電源遮断復帰信号ＡＣＫのアサート／ネゲートにより、モニタ回路ＭＯＮから電源遮断または電源復帰の完了通知を受け取ることで、電源制御におけるステータスを監視することが可能な構成となっている。

電源スイッチ回路ＳＷがオン状態のとき、Ｌｏｃｋ Ｓｔｅｐのコンペア回路ＣＯＭ＿５０から発行されるエラーフラグは、エラーコレクト回路ＥＲＲ＿５０で回収される。エラーフラグが発行されると、エラーコレクト回路ＥＲＲ＿５０は、システムコントローラーＳＹＳＣへ、Ｌｏｃｋ Ｓｔｅｐを再起動させるための割り込み要求を行う。システムコントローラーＳＹＳＣは、エラーコレクト回路ＥＲＲ＿５０からの割り込み要求に対し、電源遮断シーケンスのエラー処理を行い、マスターコア１１、チェッカーコア２１の再起動を行わせる。

図１６は、本発明の実施の形態１に係るエラー処理のフロー図である。電源投入後、コア電圧モニタ回路ＣＶＭは、電源スイッチ回路ＳＷに正しく電源が供給されているかどうかを電圧によりモニタリングしている（ステップＳ１）。ステップＳ１において、電源供給にエラーがあれば（ＹＥＳ）、コア電圧モニタ回路ＣＶＭは、電源供給エラーのフラグを発行する（ステップＳ２）。電源供給にエラーが無ければ（ＯＫ）、ＣＰＵ ｃｏｒｅ（マスターコア、チェッカーコア）を起動するための初期設定に進み（ステップＳ３）、マスターコア１１の電源スイッチ回路ＳＷ＿１０をオンするシーケンス（ステップＳ４）、チェッカーコア２１の電源スイッチ回路ＳＷ＿２０をオンするシーケンス（ステップＳ１０）へそれぞれ進む。

ステップＳ４において、マスターコア１１の電源スイッチ回路ＳＷ＿１０がオンされると、システムコントローラーＳＹＳＣは、モニタ回路ＭＯＮ＿１０の電源遮断復帰信号ＡＣＫおよび／またはシュミット回路検知信号ＡＳＥＢの応答時間をモニタリングし、図１３に示す各要件と比較する（ステップＳ５）。ステップＳ５において、システムコントローラーＳＹＳＣは、マスターコア１１（電源スイッチ回路ＳＷ＿１０）の起動時にエラーを検知しなかった場合（ＰＡＳＳ）、ステップＳ１４へ移行する。

一方、ステップＳ５において、システムコントローラーＳＹＳＣは、マスターコア１１（電源スイッチ回路ＳＷ＿１０）の起動時にエラーを検知した場合（ＦＡＩＬ）、エラーカウントをインクリメンタルに記録する。そして、システムコントローラーＳＹＳＣは、エラーカウントが所定のエラー許容カウントＮ＿１０であるかどうかを判定する（ステップＳ６）。

ステップＳ６において、エラーカウントがエラー許容カウントＮ＿１０より小さい場合（ＮＯ）、システムコントローラーＳＹＳＣは、マスターコア１１の電源スイッチ回路ＳＷ＿１０をオフさせるシーケンスを実行する（ステップＳ７）。そして、ステップＳ４に戻り、システムコントローラーＳＹＳＣは、マスターコア１１の電源スイッチ回路ＳＷ＿１０を再起動させるシーケンスを繰り返し実行する。

ステップＳ６において、エラーカウントがエラー許容カウントＮ＿１０と一致する場合（ＹＥＳ）、コア起動エラーを発行し（ステップＳ８）、マスターコア１１の電源スイッチ回路ＳＷ＿１０をオフさせるシーケンスを実行する（ステップＳ９）。そしてステップＳ３へ戻る。このとき、エラーカウントのリセットが行われてもよい。

ステップＳ１０において、チェッカーコア２１の電源スイッチ回路ＳＷ＿２０がオンされると、システムコントローラーＳＹＳＣは、モニタ回路ＭＯＮ＿２０の電源遮断復帰信号ＡＣＫおよび／またはシュミット回路検知信号ＡＳＥＢの応答時間をモニタリングし、図１３に示す各要件と比較する（ステップＳ１１）。ステップＳ１１において、システムコントローラーＳＹＳＣは、チェッカーコア２１（電源スイッチ回路ＳＷ＿２０）の起動時にエラーを検知しなかった場合（ＰＡＳＳ）、ステップＳ１４へ移行する。

一方、ステップＳ１１において、システムコントローラーＳＹＳＣは、チェッカーコア２１（電源スイッチ回路ＳＷ＿２０）の起動時にエラーを検知すると（ＦＡＩＬ）、エラーカウントをインクリメンタルに記録する。そして、システムコントローラーＳＹＳＣは、エラーカウントが所定のエラー許容カウントＮ＿２０であるかどうかを判定する（ステップＳ１２）。

ステップＳ１２において、エラーカウントがエラー許容カウントＮ＿２０より小さい場合（ＮＯ）、システムコントローラーＳＹＳＣは、チェッカーコア２１の電源スイッチ回路ＳＷ＿２０をオフさせるシーケンスを実行する（ステップＳ１３）。そして、ステップＳ１０に戻り、システムコントローラーＳＹＳＣは、チェッカーコア２１の電源スイッチ回路ＳＷ＿２０を再起動させるシーケンスを繰り返し実行する。

ステップＳ１２において、エラーカウントがエラー許容カウントＮ＿２０と一致する場合（ＹＥＳ）、コア起動エラーを発行し（ステップＳ８）、チェッカーコア２１の電源スイッチ回路ＳＷ＿２０をオフさせるシーケンスを実行する（ステップＳ９）。そしてステップＳ３へ戻る。このとき、エラーカウントのリセットが行われてもよい。

ステップＳ１４では、マスターコア１１およびチェッカーコア２１が起動した状態となっており、Ｌｏｃｋ Ｓｔｅｐが駆動される。そして、Ｌｏｃｋ Ｓｔｅｐが駆動されている間、コンペア回路ＣＯＭ＿５０は、マスターコア１１の出力データ、およびチェッカーコア２１の出力データの比較を行う（ステップＳ１５）。

ステップＳ１５において、マスターコア１１の出力データ、およびチェッカーコア２１の出力データが一致する場合（ＰＡＳＳ）、コンペア回路ＣＯＭ＿５０は、故障は発生していないと判定する。そして、ステップＳ１４に戻り、出力データの比較が引き続き行われる。

一方、ステップＳ１５において、マスターコア１１の出力データ、およびチェッカーコア２１の出力データが不一致である場合（ＦＡＩＬ）、コンペア回路ＣＯＭ＿５０は、故障発生を検知してエラーフラグを発行する。エラーコレクト回路ＥＲＲ＿５０は、コンペア回路ＣＯＭ＿５０から発行されたエラーフラグを収集し、エラーカウントをインクリメンタルにカウントアップして記録する。そして、エラーコレクト回路ＥＲＲ＿５０は、エラーカウントが所定のエラー許容カウントＮ＿５０であるかどうかを判定する（ステップＳ１６）。

ステップＳ１６において、エラーカウントがエラー許容カウントＮ＿５０より小さい場合（ＮＯ）、エラーコレクト回路ＥＲＲ＿５０は、システムコントローラーＳＹＳＣへエラー処理を行うための割り込み要求を行う（ステップＳ８）。

システムコントローラーＳＹＳＣは、マスターコア１１の電源スイッチ回路ＳＷ＿１０をオフさせるシーケンス、およびチェッカーコア２１の電源スイッチ回路ＳＷ＿２０をオフさせるシーケンスを実行し、Ｌｏｃｋ Ｓｔｅｐを停止させる（ステップＳ９）。そして、電源スイッチ回路をオンさせる前の初期シーケンスに戻る（ステップＳ３）。

その際、システムコントローラーＳＹＳＣは、各モニタ回路ＭＯＮの電源遮断復帰信号ＡＣＫおよび／またはシュミット回路検知信号ＡＳＥＢのステータスチェックを行い、電源スイッチ回路ＳＷ＿１０、ＳＷ＿２０の故障によるＬｏｃｋ Ｓｔｅｐエラーであるかどうかを確認する。電源スイッチ回路ＳＷ＿１０、ＳＷ＿２０の故障によるエラーでなければ、Ｌｏｃｋ Ｓｔｅｐによる演算処理がリトライされる。

なお、各モニタ回路ＭＯＮ（ＭＯＮ＿１０、ＭＯＮ＿２０）の電源遮断復帰信号ＡＣＫおよび／またはシュミット回路検知信号ＡＳＥＢのステータスチェックは、電源遮断、電源復帰の時のみならず、ステータスをレジスタに保持させてポーリングすることによって一定期間ごとに検証を行ってもよい。エラーのリアルタイムモニタリングをすることで電源復帰、電源遮断の状態維持が確実にできているかを検証することができる。

一方、ステップＳ１６において、エラーカウントがエラー許容カウントＮ＿５０と一致する場合（ＹＥＳ）、エラーコレクト回路ＥＲＲ＿５０は、Ｌｏｃｋ Ｓｔｅｐエラーを検知し、システムコントローラーＳＹＳＣへロックステップエラー通知を行う（ステップＳ１７）。

＜本実施の形態による主な効果＞
本実施の形態によれば、マスターコア１１、チェッカーコア２１が異なる電源遮断領域１０、２０にそれぞれ設けられ、電源遮断領域１０、２０への電源供給は、それぞれに多対応する電源スイッチ回路ＳＷ＿１０、ＳＷ＿２０により分離されている。これにより、マスターコア１１、チェッカーコア２１のコモンフェイルによる従属故障を回避することが可能となる。

そして、マスターコア１１の出力データおよびチェッカーコア２１の出力データを比較するコンペア回路ＣＯＭ＿５０の電源供給ノードの電圧をモニタリングするコア電圧モニタ回路ＣＶＭが設けられている。

この構成によれば、マスターコア１１、チェッカーコア２１の各電源経路に故障が発生しても、コンペア回路ＣＯＭ＿５０で故障が検知される。また、電源ＰＯＷ＿１自体の故障はコア電圧モニタ回路ＣＶＭで検知される。このように、マスターコア１１、チェッカーコア２１の各電源経路にコア電圧モニタ回路ＣＶＭを設けなくてもよいので、安全性を確保しつつ、チップ面積の増大を抑えることが可能となる。

詳しくは、マスターコア１１、チェッカーコア２１が同一の電源スイッチ回路による電源遮断領域に属した場合、遮断電源のコモンフェイルをコンペア回路ＣＯＭ＿５０では検知できないため、遮断電源をもう１つのコア電圧モニタ回路によりモニタリングする必要がある。コア電圧モニタ回路は、精度の高い故障検知電圧Ｖｒｅｆ＿ＧＥＮを必要とし、チップに占める面積コストが大きい。一方で、本実施の形態で示す電源スイッチコントローラーＣＮＴやモニタ回路ＭＯＮは、単純な回路で構成されており、面積コストが小さい。このため、本実施の構成を備えることで、面積コストを大幅に低減できる。

また、本実施の形態によれば、電源スイッチ回路の故障検出方法として、電源スイッチ回路のスイッチング素子ＳＷａのゲート電圧のモニタリングによる遮断電源の故障検出方法が示されている。この方法は、システムコントローラーＳＹＳＣと、電源スイッチコントローラーＣＮＴとが連携することで実現される。

さらに、電源スイッチコントローラーＣＮＴにスモールドライバ駆動の機能を備えたことで、故障検出感度を向上させることが可能となっている。

また、スイッチング素子ＳＷａのゲート電圧のモニタリングをシュミット回路ＳＣＨ、コンパレーターＣＯＭ＿ＭＯＮ２種類の方式で行うことにより、安全性をより向上させることが可能である。

また、モニタ回路ＭＯＮに複数のコンパレーター（ＣＯＭ＿ＭＯＮ１、ＣＯＭ＿ＭＯＮ２）により多重化させることで、安全性をより向上させることが可能である。

（実施の形態２）
次に、実施の形態２について説明する。なお、以下では、前述の実施の形態と重複する箇所については、原則としてその説明を省略する。

図１７は、本発明の実施の形態２に係る半導体装置の一例を示す構成図である。図１７に示すように、本実施の形態の半導体装置ＤＥＶ＿１００では、Ｌｏｃｋ Ｓｔｅｐを構成するコンペア回路ＣＯＭ＿１３０が電源遮断領域１３０に配置される。また、電源遮断領域１３０に対応する電源スイッチ回路（コンパレーター用電源スイッチ回路）ＳＷ＿１３０、電源スイッチコントローラーＣＮＴ＿１３０、モニタ回路ＭＯＮ＿１３０が設けられる。電源遮断領域１３０に対応する電源スイッチ回路ＳＷ＿１３０、電源スイッチコントローラーＣＮＴ＿１３０、モニタ回路ＭＯＮ＿１３０の構成は、電源遮断領域１０、２０に対応するモニタ回路ＭＯＮ＿１０、ＭＯＮ＿２０と同様であるので、詳細な説明は省略する。

本実施の形態では、コンペア回路ＣＯＭ＿１３０の電源経路の故障を検知する必要がある。このため、コア電圧モニタ回路ＣＶＭ＿１３０が設けられる。コア電圧モニタ回路ＣＶＭ＿１３０の構成は、コア電圧モニタ回路ＣＶＭと同様であるので、詳細な説明は省略する。

ところで、コンペア回路ＣＯＭ＿１３０の電源遮断が行われる場合、コンペア回路ＣＯＭ＿１３０の電源供給ノードの電圧が電源スイッチ回路のオフにより低下する。そうすると、モニタ回路ＭＯＮ＿１３０がコンペア回路ＣＯＭ＿１３０の電源故障を誤って検知してしまう。そこで、図１７に示すように、モニタ回路ＭＯＮ＿１３０の出力データをマスキングするマスク回路ＭＡＳが常時オン領域５０に設けられている。

図１８は、マスク処理の一例を示すタイミングチャート図である。図１８には、コンパレーターＣＯＭＰ＿１３０に対応する電源スイッチ回路ＳＷ＿１３０のオン／オフ状態、コア電圧モニタ回路ＣＶＭ＿１３０の出力データ、マスクの有無が示されている。

図１８に示すように、電源スイッチ回路ＳＷ＿１３０がオフになるとコア電圧モニタ回路ＣＶＭ＿１３０がエラーを検知するため、電源スイッチ回路ＳＷ＿１３０がオフになる前にコア電圧モニタ回路ＣＶＭ＿１３０に対するマスク処理が行われる（ＭＡＳＫ）。具体的には、システムコントローラーＳＹＳＣがマスク信号をアサートすることで、コア電圧モニタ回路ＣＶＭ＿１３０がマスクされた状態となる。すなわち、電源スイッチ回路ＳＷ＿１３０がオフのとき、コア電圧モニタ回路ＣＶＭ＿１３０はマスクされる。

また、電源スイッチ回路ＳＷ＿１３０がオンして電源復帰が完了すると、システムコントローラーＳＹＳＣは、マスク信号をネゲートし、コア電圧モニタ回路ＣＶＭ＿１３０のマスクを解除する。

本実施の形態によれば、コアがオフしているとき、コンペア回路ＣＯＭ＿１３０のスタンバイ電力を削減することができるので、消費電力をより削減することが可能となる。

（実施の形態３）
次に、実施の形態３について説明する。本実施の形態では、多数決論理が採用され、複数コアのうち、多数側の出力データが正しいデータであるものとして故障検知が行われる。

図１９は、本発明の実施の形態３に係る半導体装置の一例を示す構成図である。本実施の形態の半導体装置ＤＥＶ＿２００は、図１９に示すように、電源ＰＯＷ＿１からの電源供給がオン／オフ制御される電源遮断領域２１０、２２０、２３０、電源ＰＯＷ＿１からの電源供給が常時行われる常時オン領域２５０を備えている。電源遮断領域２１０、２２０、２３０には、同一の構成を備えたコア２１１、２２１、２３１がそれぞれ設けられている。なお、コアの個数は、４個以上でも構わない。

電源遮断領域２１０に対応する電源スイッチ回路ＳＷ＿２１０、電源スイッチコントローラーＣＮＴ＿２１０、モニタ回路ＭＯＮ＿２１０が設けられる。電源遮断領域２２０に対応する電源スイッチ回路ＳＷ＿２２０、電源スイッチコントローラーＣＮＴ＿２２０、モニタ回路ＭＯＮ＿２２０が設けられる。電源遮断領域２３０に対応する電源スイッチ回路ＳＷ＿２３０、電源スイッチコントローラーＣＮＴ＿２３０、モニタ回路ＭＯＮ＿２３０が設けられる。これらの構成は、電源遮断領域１０、２０等に対応する各回路と同様であるので詳細な説明は省略する。

常時オン領域２５０には、システムコントローラーＳＹＳＣ、多数決論理回路ＭＡＪ、コア２１１、２２１、２３１にそれぞれ対応するコンペア回路ＣＯＭ＿２５１、ＣＯＭ＿２５２、ＣＯＭ＿２５３が設けられている。本実施の形態では、コア電圧モニタ回路ＣＶＭは、電源ＰＯＷ＿１と、多数決論理回路ＭＡＪ、コンペア回路ＣＯＭ＿２５１、ＣＯＭ＿２５２、またはコンペア回路ＣＯＭ＿２５３とを接続するノードの電圧をモニタリングする。

多数決論理回路ＭＡＪは、コア２１１、２２１、２３１の出力データを入力し、同じデータを出力するコアの個数が最も多いデータを正しいデータとして選択し、選択したデータを多数決データとして、コンペア回路ＣＯＭ＿２５１、ＣＯＭ＿２５２、ＣＯＭ＿２５３へ出力する。

コンペア回路ＣＯＭ＿２５１、ＣＯＭ＿２５２、ＣＯＭ＿２５３は、対応するコア２１１、２２１、２３１の出力データと、多数決データとを比較する。コンペア回路ＣＯＭ＿２５１、ＣＯＭ＿２５２、ＣＯＭ＿２５３は、対応するコア２１１、２２１、２３１の出力データと、多数決データとが異なる場合、エラーフラグを発行する。

＜エラー処理＞
次に、本実施の形態におけるエラー処理を説明する。図２０は、本発明の実施の形態３に係るエラー処理のフロー図である。

図２０のステップＳ２０１－２０３、Ｓ２０８－Ｓ２０９は、図１６のステップＳ１－Ｓ３、Ｓ８－９とそれぞれ同様である。コア２１１に対応するステップＳ２１１－Ｓ２１４、コア２２１に対応するＳ２２１－Ｓ２２４、コア２３１に対応するＳ２３１－Ｓ２３４は、図１６のステップＳ４－７またはステップＳ１０－１３等とそれぞれ同様である。

ステップＳ２１２において、コア２１１（電源スイッチ回路ＳＷ＿２１０）の起動時にエラーを検知しなかった場合（ＰＡＳＳ）、コア２１１は、入力データに対するデータを多数決論理回路ＭＡＪおよびコンペア回路ＣＯＭ＿２５１へ出力する（ステップＳ２１５）。

同様に、ステップＳ２２２において、コア２２１（電源スイッチ回路ＳＷ＿２２０）の起動時にエラーを検知しなかった場合（ＰＡＳＳ）、コア２２１は、入力データに対するデータを多数決論理回路ＭＡＪおよびコンペア回路ＣＯＭ＿２５２へ出力する（ステップＳ２２５）。

同様に、ステップＳ２３２において、コア２３１（電源スイッチ回路ＳＷ＿２３０）の起動時にエラーを検知しなかった場合（ＰＡＳＳ）、コア２３１は、入力データに対するデータを多数決論理回路ＭＡＪおよびコンペア回路ＣＯＭ＿２５３へ出力する（ステップＳ２３５）。

ステップＳ２５０において、多数決論理回路ＭＡＪは、コア２１１、２２１、２３１の出力データを入力し、同じデータを出力するコアの個数（同じデータの個数）が最も多いデータを多数決データとして選択し、多数決データをコンペア回路ＣＯＭ＿２５１、ＣＯＭ＿２５２、ＣＯＭ＿２５３へ出力する。

ステップＳ２５１において、コンペア回路ＣＯＭ＿２５１は、コア２１１の出力データと多数決データとを比較する。これらのデータが同じである場合（ＰＡＳＳ）、ステップＳ２１５へ戻り、ステップＳ２１５、Ｓ２５０－Ｓ２５１の処理が繰り返し実行される。

一方、これらのデータが異なる場合（ＦＡＩＬ）、コンペア回路ＣＯＭ＿２５１は、コア２１１のエラーフラグを発行する。システムコントローラーＳＹＳＣは、コンペア回路ＣＯＭ＿２５１から発行されたエラーフラグに基づき、電源スイッチ回路ＳＷ＿２１０をオフさせることでコア２１１を停止させる（ステップＳ２６１）。また、システムコントローラーＳＹＳＣは、エラーカウントをインクリメントする。また、システムコントローラーＳＹＳＣは、コア２１１のエラーが初めて検知された場合、故障したコアのカウントをインクリメントする。

ステップＳ２５２において、コンペア回路ＣＯＭ＿２５２は、コア２２１の出力データと多数決データとを比較する。これらのデータが同じである場合（ＰＡＳＳ）、ステップＳ２２５へ戻り、ステップＳ２２５、Ｓ２５０、Ｓ２５２の処理が繰り返し実行される。

一方、これらのデータが異なる場合（ＦＡＩＬ）、コンペア回路ＣＯＭ＿２５２は、コア２２１のエラーフラグを発行する。システムコントローラーＳＹＳＣは、コンペア回路ＣＯＭ＿２５２から発行されたエラーフラグに基づき、電源スイッチ回路ＳＷ＿２２０をオフさせることでコア２２１を停止させる（ステップＳ２６２）。また、システムコントローラーＳＹＳＣは、エラーカウントをインクリメントする。また、システムコントローラーＳＹＳＣは、コア２２１のエラーが初めて検知された場合、故障したコアのカウントをインクリメントする。

ステップＳ２５３において、コンペア回路ＣＯＭ＿２５３は、コア２３１の出力データと多数決データとを比較する。これらのデータが同じである場合（ＰＡＳＳ）、ステップＳ２３５へ戻り、ステップＳ２３５、Ｓ２５０、Ｓ２５３の処理が繰り返し実行される。

一方、これらのデータが異なる場合（ＦＡＩＬ）、コンペア回路ＣＯＭ＿２５３は、コア２３１のエラーフラグを発行する。システムコントローラーＳＹＳＣは、コンペア回路ＣＯＭ＿２５３から発行されたエラーフラグに基づき、電源スイッチ回路ＳＷ＿２３０をオフさせることでコア２３１を停止させる（ステップＳ２６３）。また、システムコントローラーＳＹＳＣは、エラーカウントをインクリメントする。また、システムコントローラーＳＹＳＣは、コア２３１のエラーが初めて検知された場合、故障したコアのカウントをインクリメントする。

ステップＳ２７１では、エラー発生したコアの個数が所定の個数Ｎ＿ＣＯＲより大きいかどうかが判断される。エラー発生したコアの個数が所定の個数Ｎ＿ＣＯＲより以下である場合（ＮＯ）、ステップＳ２１５、Ｓ２２５、Ｓ２３５へ戻り各コアに対するエラー検知が引き続き行われる。なお、すでに故障が検出されたコアは停止されているので、正しいデータを出力することはできないが、このデータは多数決論理で除外されるので、多数決データの選択に影響を与えることはない。

なお、エラー発生したコアに関する所定の個数Ｎ＿ＣＯＲは、ユーザにより多数決論理回路ＭＡＪによる多数決データの選択が可能な任意の値に設定される。例えば、図２０の場合、Ｎ＿ＣＯＲ＝１に設定されるが、コアの個数が多ければ、個数Ｎ＿ＣＯＲをより大きな値に設定可能である。

一方、ステップＳ２７１において、エラー発生したコアの個数が所定の個数Ｎ＿ＣＯＲより大きい場合（ＹＥＳ）、すべてのコア２１１、２２１、２３１のエラーカウントの合計が、所定のエラー許容カウントＮ＿２５０より大きいかどうかが判定される（ステップＳ２７２）。

ステップＳ２７２において、エラーカウントの合計が、所定のエラー許容カウントＮ＿２５０以下の場合（ＮＯ）、システムコントローラーＳＹＳＣは、エラー処理を行うための割り込み要求を行う（ステップＳ２０８）。

システムコントローラーＳＹＳＣは、コア２１１、２２１、２３１の電源スイッチ回路ＳＷ＿２１０、ＳＷ＿２２０、ＳＷ＿２３０をオフさせるシーケンスを実行し、コア２１１、２２１、２３１を停止させる（ステップＳ２０９）。そして、電源スイッチ回路をオンさせる前の初期シーケンスに戻る（ステップＳ２０３）。

その際、システムコントローラーＳＹＳＣは、各モニタ回路ＭＯＮの電源遮断復帰信号ＡＣＫおよび／またはシュミット回路検知信号ＡＳＥＢのステータスチェックを行い、電源スイッチ回路ＳＷ＿２１０、ＳＷ＿２２０、ＳＷ２３０の故障によるエラーであるかどうかを確認する。電源スイッチ回路ＳＷ＿２１０、ＳＷ＿２２０、ＳＷ２３０の故障によるエラーでなければ、リトライされる。このように、エラー発生したコアの個数が所定の個数Ｎ＿ＣＯＲより大きく、エラーカウントが所定のエラー許容カウントＮ＿２５０以下の場合、すべてのコアの電源がオフされた後再起動される。

一方、ステップＳ２７２において、エラーカウントの合計がエラー許容カウントＮ＿２５０と一致する場合（ＹＥＳ）、システムコントローラーＳＹＳＣは、コア２１１、２２１、２３１（電源スイッチ回路ＳＷ＿２１０、ＳＷ＿２２０、ＳＷ２３０）のエラーを検知し、エラーフラグを発行することでエラー通知を行う（ステップＳ２７３）。

このように、エラー発生したコアの個数が所定の個数Ｎ＿ＣＯＲより大きく、エラーカウントの合計が所定のエラー許容カウントＮ＿２５０より大きい場合、システムコントローラーＳＹＳＣは、エラーを初期化できないと判断してエラーフラグを発行する。

＜本実施の形態による主な効果＞
本実施の形態によれば、多数決論理回路ＭＡＪを用いた電源遮断領域の故障検知を行うことができる。これにより、いずれかのコアまたはそのコアの電源経路に故障が発生しても、多数決論理で得た多数決データを用いて、通常動作やエラー検知処理を継続することが可能となる。

また、本実施の形態によれば、多数決論理で得た多数決データと各コアの出力データとが異なるコアを特定し、故障が発生したコアへの電源供給を停止することができ、消費電力の増大が抑えられる。

また、本実施の形態によれば、電源供給が停止されたコアの出力データは、他のコアの出力データとは異なることとなるが、この出力データは、多数決論理で除外される。このため、消費電力の増大を抑えつつ、正しいデータを出力可能になっている。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

１０、２０、１３０、２１０、２２０、２３０…電源遮断領域、
１１…マスターコア、
２１…チェッカーコア、
５０、２５０…常時オン領域、
２１１、２２１、２３１…コア、
ＣＮＴ、ＣＮＴ＿１０、ＣＮＴ＿２０、ＣＮＴ＿１３０、ＣＮＴ＿２１０、ＣＮＴ＿２２０、ＣＮＴ＿２３０…電源スイッチコントローラー、
ＣＯＭ＿５０、ＣＯＭ＿１３０、ＣＯＭ＿２５１、ＣＯＭ＿２５２、ＣＯＭ＿２５３…コンペア回路、
ＣＯＭ＿ＣＶＭ、ＣＯＭ＿ＭＯＮ、ＣＯＭ＿ＭＯＮ１、ＣＯＭ＿ＭＯＮ２…コンパレーター、
ＤＥＶ、ＤＥＶ＿１０、ＤＥＶ＿１００、ＤＥＶ＿２００…半導体装置、
ＭＡＪ…多数決論理回路
ＭＡＳ…マスク回路
ＭＯＮ、ＭＯＮ＿１０、ＭＯＮ＿２０、ＭＯＮ＿１３０、ＭＯＮ＿２１０、ＭＯＮ＿２２０、ＭＯＮ＿２３０…モニタ回路、
ＳＷ、ＳＷ＿１０、ＳＷ＿２０、ＳＷ＿１３０、ＳＷ＿２１０、ＳＷ＿２２０、ＳＷ＿２３０…電源スイッチ回路
ＳＹＳＣ…システムコントローラー、ＥＲＲ＿５０…エラーコレクト回路

Claims (9)

1. 電源から電源供給を受ける複数のコアと、
   それぞれの前記コアに対応して設けられ、対応する前記コアの電源供給を制御する複数の電源スイッチ回路と、
   前記電源からの電源供給が常時行われ、複数の前記コアの出力データを比較するコンペア回路と、
   前記電源と前記コンペア回路とを接続するノードの電圧をモニタリングするコア電圧モニタ回路と、
   を備えている、
   半導体装置。
2. 請求項１に記載の半導体装置において、
   それぞれの前記電源スイッチ回路に対応して設けられ、対応する前記電源スイッチ回路を制御する複数の電源スイッチコントローラーと、
   それぞれの前記電源スイッチ回路に対応して設けられ、対応する前記電源スイッチ回路の故障を検知する複数のモニタ回路と、
   複数の前記電源スイッチコントローラーを制御し、複数の前記モニタ回路による対応する前記電源スイッチ回路のモニタリング結果を受け取るシステムコントローラーと、
   を備えている、
   半導体装置。
3. 請求項２に記載の半導体装置において、
   それぞれの前記電源スイッチ回路は、前記電源と対応する前記コアとの間に複数のスイッチング素子が並列に配置され、
   隣り合う前記スイッチング素子のゲート間にはバッファが配置され、
   初段の前記スイッチング素子のゲートは、前記電源スイッチコントローラーと接続されている、
   半導体装置。
4. 請求項２に記載の半導体装置において、
   それぞれの前記電源スイッチ回路は、前記電源と対応する前記コアとの間に複数のスイッチング素子が並列に配置され、
   前記スイッチング素子のゲートは前記電源スイッチコントローラーと接続されており、
   それぞれの前記電源スイッチコントローラーは、能力が低いスモールドライバと、前記スモールドライバより能力が高い能力が低いラージドライバとを備え、前記スモールドライバをオンし、前記ラージドライバをオフしたのち、前記ラージドライバをオンすることで前記電源スイッチ回路をオンさせる、
   半導体装置。
5. 請求項４に記載の半導体装置において、
   前記モニタ回路は、シュミット回路を備え、
   前記シュミット回路は、前記スモールドライバがオンされ、前記ラージドライバがオフされたときの前記スイッチング素子のゲート電圧をモニタリングする、
   半導体装置。
6. 請求項４に記載の半導体装置において、
   前記モニタ回路は、モニタコンパレーターを備え、
   前記モニタコンパレーターは、前記スモールドライバがオンされ、前記ラージドライバがオンされたときの前記スイッチング素子のゲート電圧をモニタリングする、
   半導体装置。
7. 請求項６に記載の半導体装置において、
   前記モニタ回路は、複数の前記モニタコンパレーターと、複数の前記モニタコンパレーターの出力結果を集計する回路と、を備えている、
   半導体装置。
8. 電源から電源供給を受ける複数のコアと、
   それぞれの前記コアに対応して設けられ、対応する前記コアの電源供給を制御する複数の電源スイッチ回路と、
   前記電源から電源供給を受け、複数の前記コアの出力データを比較するコンペア回路と、
   前記コンペア回路に対応して設けられ、前記コンペア回路の電源供給を制御するコンペア回路電源スイッチ回路と、
   前記電源と前記コンペア回路とを接続するノードの電圧をモニタリングするコア電圧モニタ回路と、
   前記電源からの電源供給が常時行われ、前記コンペア回路電源スイッチ回路がオフのとき、前記コア電圧モニタ回路をマスクするマスク回路と、
   を備えている、
   半導体装置。
9. 電源から電源供給を受ける複数のコアと、
   それぞれの前記コアに対応して設けられ、対応する前記コアの電源供給を制御する複数の電源スイッチ回路と、
   前記電源からの電源供給が常時行われ、複数の前記コアのそれぞれの出力データを入力し、同じデータを出力する前記コアの個数が最も多いデータを多数決データとして選択し、前記多数決データを出力する多数決論理回路と、
   前記電源からの電源供給が常時行われ、それぞれの前記コアに対応して設けられ、対応する前記コアの前記出力データと、前記多数決データとを比較する複数のコンペア回路と、
   前記電源と、前記多数決論理回路または前記コンペア回路とを接続するノードの電圧をモニタリングするコア電圧モニタ回路と、
   を備えている、
   半導体装置。

Images