JP7306960B2 - switching power supply - Google Patents
switching power supply Download PDFInfo
- Publication number
- JP7306960B2 JP7306960B2 JP2019197742A JP2019197742A JP7306960B2 JP 7306960 B2 JP7306960 B2 JP 7306960B2 JP 2019197742 A JP2019197742 A JP 2019197742A JP 2019197742 A JP2019197742 A JP 2019197742A JP 7306960 B2 JP7306960 B2 JP 7306960B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- power supply
- switching power
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Description
本開示は、スイッチング電源に関する。 The present disclosure relates to switching power supplies.
従来、同期整流型のＤＣ－ＤＣコンバータが知られている。このＤＣ－ＤＣコンバータは、第１のトランジスタと、第１のトランジスタよりも低電圧側に配置された第２のトランジスタと、を有する。このＤＣ－ＤＣコンバータでは、出力電圧が低い状態（例えば起動時）において、第１のトランジスタがオンして、第２のトランジスタがオフするタイミングでは、出力側の平滑用コイルに電流が流れて出力側の平滑用コンデンサに充電され、出力電圧が上がる。そして、第１のトランジスタがオフして、第２のトランジスタがオンするタイミングでは、平滑用コイルに電流が流れるが、電流が流れなくなると、平滑用コンデンサから平滑用コイルを介して第２のトランジスタに電流が流れ始めることがある。つまり、平滑用コンデンサからの第２のトランジスタへの放電が発生し、逆電流が発生してしまう。この場合、平滑用コイルの電圧が下がるため、充電電圧が下がり、出力電圧が下がる。ＤＣ－ＤＣコンバータの起動時にこれを繰り返すと、上下に出力電圧が揺れながら（振動して）上がっていくことになり、起動時の電圧変換効率が不十分となる。 Synchronous rectification type DC-DC converters are conventionally known. This DC-DC converter has a first transistor and a second transistor arranged on a lower voltage side than the first transistor. In this DC-DC converter, when the output voltage is low (for example, at start-up), at the timing when the first transistor is turned on and the second transistor is turned off, a current flows through the smoothing coil on the output side and the output is The smoothing capacitor on the side is charged, and the output voltage rises. At the timing when the first transistor is turned off and the second transistor is turned on, current flows through the smoothing coil. may begin to conduct current. In other words, discharge occurs from the smoothing capacitor to the second transistor, and a reverse current is generated. In this case, since the voltage of the smoothing coil drops, the charging voltage drops and the output voltage drops. If this is repeated at startup of the DC-DC converter, the output voltage will rise while fluctuating (vibrating), resulting in insufficient voltage conversion efficiency at startup.
特許文献１の図１，図１０，図１３では、同期整流のローサイド側のトランジスタＴ２（転流用ＭＯＳトランジスタ、上記の第２のトランジスタに相当）の逆電流を検出する方法が記載されている。具体的には、トランジスタＴ２のドレイン－ソース間にコンパレータを接続して、トランジスタＴ２に逆電流が流れると、トランジスタＴ２のソース電圧よりドレイン電圧が高くなるので、コンパレータの出力が反転して逆電流を検出することができる。逆電流を検出すると、トランジスタＴ２がオフし、逆電流の流入を止めている。
1, 10, and 13 of
特許文献２では、起動時に、ローサイド側の同期整流用トランジスタを一定期間強制的にオフさせている。そのため、同期整流用トランジスタと並列に、転流用のダイオード（フライホイールダイオード）が挿入されている。
In
特許文献１に記載の逆電流の検出方法では、比較器の非反転入力端子がグランドに接続されており反転入力端子の閾値電圧を設定できず、逆電流の大きさによる検出が不可能となる。つまり、起動後の各タイミングにおいて逆電流を判断するための基準が同じとなり、いずれかのタイミングの閾値としては適切ではない可能性がある。
In the reverse current detection method described in
特許文献２に記載の逆電流の検出方法では、転流用のダイオードとしてのパワートランジスタの耐電圧性、耐電流性が不十分である場合、大電流が流れると、転流用のダイオードが破壊される可能性がある。また、転流用のダイオードは起動時に専用に用いられるため、部品点数が増大する。
In the reverse current detection method described in
さらに、起動後に出力電圧が定常時の設定電圧となる所定のタイミングにおいて逆電流を判断するための基準を０レベル（逆電流）から０レベルよりも大きな逆電流（過電流）に変更する場合、この判断基準の切替時に出力電圧が瞬間的に低下する可能性がある。 Furthermore, when changing the reference for judging the reverse current from the 0 level (reverse current) to the reverse current (overcurrent) larger than the 0 level at a predetermined timing when the output voltage becomes the set voltage for the steady state after startup, There is a possibility that the output voltage will momentarily drop when the criterion is switched.
本開示は、部品点数の増大を抑制でき、異なる大きさの逆電流を検出でき、スイッチング電源の起動時の出力電圧の振動を抑制でき、所定期間の終了直後において出力電圧が瞬間的に低下することを抑制できるスイッチング電源を提供する。 The present disclosure can suppress an increase in the number of parts, can detect reverse currents of different magnitudes, can suppress oscillation of the output voltage when the switching power supply is started, and the output voltage can drop instantaneously immediately after the end of a predetermined period. To provide a switching power supply capable of suppressing
本開示の一態様は、同期整流方式に従って電圧を変換するスイッチング電源であって、第１のトランジスタと、前記第１のトランジスタに直列に接続され、前記第１のトランジスタよりも低電圧側に配置された第２のトランジスタと、前記第１のトランジスタと前記第２のトランジスタのオンオフを制御する制御回路と、前記第２のトランジスタに流れる逆電流が検出された場合、又は逆電流の大きさが第１の閾値以上である過電流が検出された場合、前記第２のトランジスタをオフに制御する電流検出回路と、を備え、前記電流検出回路は、前記スイッチング電源の起動後における前記スイッチング電源の出力電圧を制限する期間において、前記逆電流を検出するための逆電流検出動作から前記過電流を検出するための過電流検出動作に変更する、スイッチング電源、である。 One aspect of the present disclosure is a switching power supply that converts voltage according to a synchronous rectification method, and includes a first transistor connected in series to the first transistor and arranged on a lower voltage side than the first transistor. a second transistor, a control circuit for controlling on/off of the first transistor and the second transistor, and when a reverse current flowing through the second transistor is detected or the magnitude of the reverse current is and a current detection circuit that turns off the second transistor when an overcurrent that is equal to or greater than a first threshold is detected, wherein the current detection circuit controls the switching power supply after the switching power supply is started. In the switching power supply, the reverse current detection operation for detecting the reverse current is changed to the overcurrent detection operation for detecting the overcurrent during the period in which the output voltage is limited.
本開示によれば、部品点数の増大を抑制でき、異なる大きさの逆電流を検出でき、スイッチング電源の起動時の出力電圧の振動を抑制できるとともに、所定期間の終了直後において出力電圧が瞬間的に低下することを抑制できる。 According to the present disclosure, it is possible to suppress an increase in the number of parts, detect reverse currents of different magnitudes, suppress oscillation of the output voltage at the time of starting the switching power supply, and instantaneously change the output voltage immediately after the end of the predetermined period. can be suppressed.
以下、適宜図面を参照しながら、本開示に係るスイッチング電源を具体的に開示した実施形態（以下、「本実施形態」という）を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。なお、添付図面および以下の説明は、当業者が本開示を十分に理解するために提供されるのであって、これらにより特許請求の範囲に記載の主題を限定することは意図されていない。 Hereinafter, an embodiment specifically disclosing a switching power supply according to the present disclosure (hereinafter referred to as "this embodiment") will be described in detail with reference to the drawings as appropriate. However, more detailed description than necessary may be omitted. For example, detailed descriptions of well-known matters and redundant descriptions of substantially the same configurations may be omitted. This is to avoid unnecessary verbosity in the following description and to facilitate understanding by those skilled in the art. It should be noted that the accompanying drawings and the following description are provided for a thorough understanding of the present disclosure by those skilled in the art and are not intended to limit the claimed subject matter.
（本開示の一形態を得るに至った経緯）
特許文献１に開示されているように同期整流のローサイド側のトランジスタのドレイン－ソース間の電圧を比較器で検出すると、仮に逆電流の判断基準を変更する場合、逆電流の判断基準を切り替えるタイミングにおいて、出力電圧が変動する可能性がある。例えば、起動時から所定期間（ソフトスタート期間）では、０レベルの逆電流の検出を行うための逆電流検出動作を行い、所定期間後の期間（ソフトスタート期間後の定常期間）では、０レベルよりも大きなレベルの過電流の検出を行うための過電流検出動作を行うとする。この場合、逆電流検出動作から過電流検出動作への切替直後に、過電流以下の逆電流が流れることがある。
(Circumstances leading to obtaining one form of the present disclosure)
As disclosed in
図９は、比較例におけるスイッチング電源の出力電圧及びＰＷＭ（Pulse Width Modulation：パルス幅変調）回路内のエラーアンプの出力電圧の時間変化例を示す図である。図９では、ソフトスタート期間では、ＰＷＭ回路のデューティの最大値が定常期間よりも抑えられている。ここでは、ソフトスタート期間において、ＰＷＭ内のエラーアンプの基準電圧ＶＲＥＦが、スイッチング電源の設定電圧に対応する定常時の基準電圧ＶＲＥＦに向かって徐々に大きくなるように調整される。つまり、徐々にＰＷＭのデューティ比が大きくなるよう調整される。この設定電圧は、スイッチング電源の所望の出力電圧ＶＯＵＴとして設定された電圧である。 FIG. 9 is a diagram showing an example of temporal changes in the output voltage of a switching power supply and the output voltage of an error amplifier in a PWM (Pulse Width Modulation) circuit in a comparative example. In FIG. 9, during the soft start period, the maximum value of the duty of the PWM circuit is suppressed more than during the steady period. Here, in the soft start period, the reference voltage V REF of the error amplifier in the PWM is adjusted so as to gradually increase toward the steady-state reference voltage V REF corresponding to the set voltage of the switching power supply. That is, the PWM duty ratio is adjusted to gradually increase. This set voltage is the voltage set as the desired output voltage V OUT of the switching power supply.
ＰＷＭ回路内のエラーアンプ（図示せず）の出力電圧は、ソフトスタート期間の開始時には０Ｖ付近であり、出力コンデンサがチャージされていくと、徐々に定常時の基準電圧ＶＲＥＦに近づいていく。また、ソフトスタート期間では、逆電流が許容されないので、出力コンデンサから電荷が引き抜かれることが抑制され、スイッチング電源の出力電圧が上昇し易い。そのため、ソフトスタート期間の終了時点に近づくと、スイッチング電源の出力電圧が定常時の設定電圧に近づくことで、エラーアンプによる出力が小さくなり、エラーアンプの出力電圧が定常時の基準電圧ＶＲＥＦに対してやや小さくなる。 The output voltage of the error amplifier (not shown) in the PWM circuit is near 0 V at the start of the soft start period, and gradually approaches the reference voltage V REF during normal operation as the output capacitor is charged. In addition, since reverse current is not allowed during the soft start period, the extraction of charge from the output capacitor is suppressed, and the output voltage of the switching power supply tends to rise. Therefore, when the end of the soft-start period is approaching, the output voltage of the switching power supply approaches the set voltage in the steady state, the output of the error amplifier becomes smaller, and the output voltage of the error amplifier becomes the reference voltage VREF in the steady state. slightly smaller than the
ソフトスタート期間から定常期間に切り替わると、逆電流検出動作から過電流検出動作に切り替わる。過電流を検出するための閾値は値０よりも大きい。そのため、過電流検出動作の移行直後には、逆電流がある程度許容されるので、出力コンデンサから電荷が引き抜かれ、出力電圧が一時的に低下する。したがって、ソフトスタート期間の終了直後に、スイッチング電源の出力電圧が一時的に低下することを抑制することが望ましい。 When the soft start period is switched to the steady period, the reverse current detection operation is switched to the overcurrent detection operation. The threshold for overcurrent detection is greater than the value zero. Therefore, the reverse current is allowed to some extent immediately after the transition of the overcurrent detection operation, so that the charge is drawn from the output capacitor and the output voltage temporarily drops. Therefore, it is desirable to suppress a temporary drop in the output voltage of the switching power supply immediately after the end of the soft start period.
以下の実施形態では、部品点数の増大を抑制でき、異なる大きさの逆電流を検出でき、スイッチング電源の起動時の出力電圧の振動を抑制でき、所定期間の終了直後において出力電圧が瞬間的に低下することを抑制できるスイッチング電源について説明する。 In the following embodiments, an increase in the number of parts can be suppressed, reverse currents of different magnitudes can be detected, fluctuations in the output voltage at the start of the switching power supply can be suppressed, and the output voltage can be instantaneously reduced immediately after the end of a predetermined period. A switching power supply capable of suppressing the drop will be described.
（第１の実施形態）
図１は、本開示の第１の実施形態におけるスイッチング電源の一例を示す構成図である。
(First embodiment)
FIG. 1 is a configuration diagram showing an example of a switching power supply according to the first embodiment of the present disclosure.
スイッチング電源１は、電源ＩＣ５に、コイルＬ１及びコンデンサＣＯＵＴが外付けで接続された降圧型のスイッチング電源である。降圧型のスイッチング電源１では、コイルＬ１及びコンデンサＣＯＵＴが端子ＬＸに直列に接続される。コイルＬ１及びコンデンサＣＯＵＴの間には、抵抗ＲＥＳＲが接続される。コイルＬ１には、負荷３が接続される。コイルＬ１には、負荷３と並列に、抵抗ＲＢ１，ＲＢ２が直列接続される。抵抗ＲＢ１と抵抗ＲＢ２との接続点は、電源ＩＣ５のフィードバック端子ＦＢを介して、ＰＷＭ回路５０に接続される。
The switching
スイッチング電源１では、直流電源２から入力電圧ＶＩＮが電力ラインＬＶを介して電源ＩＣ５の電源端子ＶＤＤ，ＶＩＮに供給される。電力ラインＬＶには、バイパスコンデンサＣＩＮが電源ＩＣ５と並列に接続される。電源端子ＶＤＤは、レギュレータに接続され、レギュレータにより電源電圧Ｖｒｅｇが生成される。
In the switching
スイッチング電源１は、同期整流方式に従って電圧を変換する。スイッチング電源１の電源ＩＣ５は、例えば、トランジスタＭＰと、トランジスタＭＮと、トランジスタＭＳＮＳ１と、トランジスタＭＳＮＳ２と、抵抗ＲＳＮＳ１と、抵抗ＲＳＮＳ２と、を備える。また、電源ＩＣ５は、ソフトスタート回路１０と、逆電流検出回路２０と、過電流検出回路３０と、選択回路４０と、ＰＷＭ回路５０と、ロジック回路５１と、Ｐｃｈドライバ５２と、Ｎｃｈドライバ５３と、を備える。電源ＩＣ５は、集積回路の一例である。
The switching
トランジスタＭＰは、例えばＰＭＯＳトランジスタ（単に「ＰＭＯＳ」とも称する）であり、高電圧側（ハイサイド側）に配置される。トランジスタＭＮは、例えばＮＭＯＳトランジスタ（単に「ＮＭＯＳ」とも称する）であり、トランジスタＭＰに直列に接続され、トランジスタＭＰよりも低電圧側（ローサイド側）に配置される。 The transistor MP is, for example, a PMOS transistor (also simply referred to as “PMOS”), and is arranged on the high voltage side (high side). The transistor MN is, for example, an NMOS transistor (simply referred to as “NMOS”), is connected in series with the transistor MP, and is arranged on the lower voltage side (low side) than the transistor MP.
ソフトスタート回路１０は、スイッチング電源１の起動後、ＰＷＭ回路５０の制御により徐々に出力電圧ＶＯＵＴを上げるよう制御する。スイッチング電源１の動作期間は、ソフトスタート回路１０の出力信号（ＳＳＴ信号）に応じて、ソフトスタート期間と、ソフトスタート期間終了後に継続する定常期間と、に区分される。定常期間では、定常のＰＷＭ制御が実施される。ソフトスタート回路１０は、ソフトスタート期間において、ＰＷＭ回路５０における電圧を変換するためのデューティ比を制限する。ソフトスタート回路１０は、過電流検出回路３０と、選択回路４０と、ＰＷＭ回路５０とに接続される。ソフトスタート回路１０の詳細については後述する。
The
逆電流検出回路２０は、トランジスタＭＮに流れる逆方向の電流（逆電流）を検出する回路である。逆方向とは、出力側（例えばコンデンサＣＯＵＴやコイルＬ１側）からトランジスタＭＮに流入する方向であり、トランジスタＭＮのドレインからソースに向かう方向である。ここでの逆電流は、値０（ゼロレベル）以上の大きさの逆電流ともいえる。逆電流検出回路２０は、ソフトスタート期間の開始直後から逆電流検出動作を開始する。逆電流検出回路２０は、トランジスタＭＳＮＳ１と抵抗ＲＳＮＳ１との接続点と、グランドと、選択回路４０とに接続される。逆電流検出回路２０の詳細については後述する。
The reverse
過電流検出回路３０は、閾値ｔｈ１以上の大きさの逆電流（過電流）を検出する回路である。過電流検出回路３０は、ソフトスタート期間の途中で過電流検出動作を開始し、過電流検出動作の開始後に閾値ｔｈ１を徐々に大きくするよう制御する。過電流検出回路３０は、インバータを介してソフトスタート回路１０と、トランジスタＭＳＮＳ２と抵抗ＲＳＮＳ２との接続点と、選択回路４０とに接続される。過電流検出回路３０の詳細については後述する。
The
選択回路４０は、ソフトスタート回路１０からの出力信号（ＥＮＯＣ信号）に基づいて、逆電流検出回路２０が出力する出力信号（ＲＣ信号）又は過電流検出回路３０が出力する出力信号（ＯＣＰ信号）のいずれかを選択する。選択回路４０は、選択されたＲＣ信号又はＯＣＰ信号に基づいて、出力信号（ＮＯＦＦ信号）を出力する。ＮＯＦＦ信号の電圧は、ＲＣ信号及びＯＣＰ信号の電圧の少なくとも一方がＨｉｇｈである場合、Ｈｉｇｈとなる。一方、ＮＯＦＦ信号の電圧は、ＲＣ信号及びＯＣＰ信号の電圧の双方がＬｏｗである場合、Ｌｏｗとなる。
The
ＮＯＦＦ信号の電圧がＨｉｇｈの場合、後述するＮｃｈドライバ５３は、ロジック信号（ＮＤＲＶ信号）に従って生成されるＮＧＡＴＥ信号を制限する。この場合、例えばＮＧＡＴＥ信号の電圧をＬｏｗレベルにしてトランジスタＭＮをオフする。一方、ＮＯＦＦ信号の電圧がＬｏｗの場合、後述するＮｃｈドライバ５３は、ロジック信号（ＮＤＲＶ信号）に従って生成されるＮＧＡＴＥ信号を制限しない。
When the voltage of the NOFF signal is High, the
ＰＷＭ回路５０は、ソフトスタート回路１０からのＳＳＴ信号、フィードバック端子ＦＢからの出力電圧ＶＯＵＴに対応する電圧、及び発振回路（ＯＳＣ：Oscillator）からのクロック信号（ＣＫ）を入力する。ＳＳＴ信号は、ソフトスタート期間においてＰＷＭで用いられるデューティを制御するための信号である。
The
ＰＷＭ回路５０は、エラーアンプを有し、エラーアンプの出力電圧に基づいて、電圧を変換するためのデューティ比を取得する。ＰＷＭ回路５０は、デューティ比に基づいてパルス信号を生成し、パルス信号をロジック回路５１に出力する。エラーアンプの出力電圧が高い程、パルス信号のデューティ比が大きくなり、スイッチング電源１の出力電圧ＶＯＵＴが大きくなる。エラーアンプの出力電圧が低い程、デューティ比が小さくなり、出力電圧ＶＯＵＴが小さくなる。
The
ＰＷＭ回路５０のエラーアンプ（図示せず）は、正極入力端子に入力される基準電圧ＶＲＥＦと、負極入力端子に入力されるフィードバック端子ＦＢの電圧ＶＦＢと、の差分を増幅する差動増幅器である。よって、エラーアンプの出力電圧は、基準電圧ＶＲＥＦと電圧ＶＦＢとの差分に比例する。基準電圧ＶＲＥＦは、設定電圧よりも低い電圧とする。基準電圧ＶＲＥＦと電圧ＶＦＢとの差分が大きい程（つまり出力電圧ＶＯＵＴが値０Ｖに近い程）、エラーアンプの出力電圧が大きくなる。基準電圧ＶＲＥＦと電圧ＶＦＢとの差分が小さい程（つまり出力電圧ＶＯＵＴが設定電圧に近い程）、エラーアンプの出力電圧が小さくなる。エラーアンプは、負帰還回路として動作するので、電圧ＶＦＢを基準電圧ＶＲＥＦに維持するように、つまり出力電圧ＶＯＵＴを設定電圧に維持するように電圧を制御する。また、エラーアンプは、ソフトスタート期間では、ソフトスタート回路１０からのＳＳＴ信号の電圧を基準電圧ＶＲＥＦとすることで、エラーアンプの出力電圧を制限する。
The error amplifier (not shown) of the
ロジック回路５１は、レベルシフト動作、保護動作、停止動作、等を行う。ロジック回路５１は、レベルシフト動作では、ＰＷＭ回路５０から出力されるパルス信号を、トランジスタＭＰ及びトランジスタＭＮを駆動するレベルの信号に変換する。ロジック回路５１は、保護動作では、デバイス（例えばトランジスタＭＰ及びトランジスタＭＮ）への加熱等を抑制して、デバイスを保護する。ロジック回路５１は、停止動作では、ロジック回路５１に入力される電圧が低い場合に、Ｐｃｈドライバ５２及びＮｃｈドライバ５３を停止させる。
The
Ｐｃｈドライバ５２は、トランジスタＭＰのゲートに接続され、ロジック回路５１から出力されるロジック信号（ＰＤＲＶ信号）に従い、トランジスタＭＰを駆動する電圧を出力する。また、Ｎｃｈドライバ５３は、トランジスタＭＮのゲートに接続され、ロジック回路５１から出力されるロジック信号（ＮＤＲＶ信号）及び選択回路４０から出力されるＮＯＦＦ信号に従い、トランジスタＭＮを駆動する電圧を出力する。
The
同様に、Ｎｃｈドライバ５３は、トランジスタＭＳＮＳ１のゲート及びトランジスタＭＳＮＳ２のゲートに接続され、ロジック回路５１から出力されるロジック信号（ＮＤＲＶ信号）及び選択回路４０から出力されるＮＯＦＦ信号に従い、トランジスタＭＳＮＳ１及びトランジスタＭＳＮＳ２を駆動する電圧を出力する。
Similarly, the
Ｐｃｈドライバ５２によってトランジスタＭＰがオンした場合（トランジスタＭＮがオフ）、直流電源２からの電流がトランジスタＭＰ、コイルＬ１、コンデンサＣＯＵＴに流れて、コンデンサＣＯＵＴが充電される。また、Ｎｃｈドライバ５３によってトランジスタＭＮがオンした場合（トランジスタＭＰがオフ）、コイルＬ１に蓄積されたエネルギーにより、ＧＮＤからの電流が、トランジスタＭＮからコイルＬ１、コンデンサＣＯＵＴに流れて、コンデンサＣＯＵＴが充電される。
When transistor MP is turned on by Pch driver 52 (transistor MN is off), current from
図２は、ソフトスタート回路１０の一例を示す回路図である。ソフトスタート回路１０は、比較器１２、コンデンサＣ１１、及び定電流源１１を含む構成である。比較器１２は、正極入力端子が定電流源１１、コンデンサＣ１１、及びＰＷＭ回路５０に接続され、負極入力端子に基準電圧ＶＲＥＦ１１が印加され、出力端子が選択回路４０に接続される。
FIG. 2 is a circuit diagram showing an example of the
ソフトスタート期間が開始すると、定電流源１１からの一定の電流Ｉｂｉａｓ１１によってコンデンサＣ１１が充電され、電荷が蓄積され、コンデンサＣ１１の電圧が上昇していく。基準電圧ＶＲＥＦ１１にコンデンサＣ１１の電圧が達しない場合、比較器１２の出力信号（ＥＮＯＣ信号）の電圧がＬｏｗであり、基準電圧ＶＲＥＦ１１にコンデンサＣ１１の電圧が達した場合、ＥＮＯＣ信号の電圧がＨｉｇｈとなる。ＥＮＯＣ信号は、逆電流検出動作を行うか過電流検出動作を行うかを選択するための信号である。また、コンデンサＣ１１の電圧は、ＳＳＴ信号としてＰＷＭ回路５０へ出力される。ＳＳＴ信号の電圧は、コンデンサＣ１１の電圧に対応して、ソフトスタート開始から時間経過とともに上昇する（図５参照）。
When the soft start period starts, the capacitor C11 is charged with a constant current I bias11 from the constant
比較器１２の基準電圧ＶＲＥＦ１１は、ＰＷＭ回路５０内のエラーアンプの基準電圧ＶＲＥＦよりも低い。そのため、ソフトスタート期間の途中で、ＥＮＯＣ信号の電圧がＨｉｇｈとなり、過電流検出動作を開始させることができる。
The reference voltage V REF11 of
図３は、逆電流検出回路２０の一例を示す回路図である。逆電流検出回路２０は、定電流源２１、トランジスタＭ２１，Ｍ２２，Ｍ２３、抵抗Ｒ２１，Ｒ２２，Ｒ２３，Ｒ２４，Ｒ２５、及び比較器２２を備える。トランジスタＭ２１，Ｍ２２，Ｍ２３は、ＮＭＯＳである。
FIG. 3 is a circuit diagram showing an example of the reverse
定電流源２１は、一定の電流Ｉｂｉａｓ２１を発生させる電源である。比較器２２は、正極入力端子が抵抗Ｒ２２及びトランジスタＭ２３のドレインに接続され、負極入力端子が抵抗Ｒ２１及びトランジスタＭ２２のドレインに接続され、出力端子が選択回路４０に接続される。比較器２２の負極入力端子の電圧は、比較器２２の基準電圧ＶＲＥＦ２１となり、トランジスタＭＮの逆電流を検出するための閾値に対応する。比較器２２の正極入力端子の電圧は、トランジスタＭＮの逆電流に対応する。
A constant
逆電流検出回路２０は、第１の系列、第２の系列、及び第３の系列を含む。第１の系列は、定電流源２１、トランジスタＭ２１、及び抵抗Ｒ２３を含む。第２の系列は、抵抗Ｒ２１、トランジスタＭ２２、及び抵抗Ｒ２４を含む。第３の系列は、抵抗Ｒ２２、トランジスタＭ２３、及び抵抗Ｒ２５を含む。トランジスタＭ２１、Ｍ２２、Ｍ２３は、カレントミラー回路を形成する。そのため、第１の系列、第２の系列、及び第３の系列では、それぞれの素子に流れる電流値が等しくなる（電流値＝Ｉｂｉａｓ２１）か、または比例関係になるように調整される。
Reverse
逆電流検出回路２０による逆電流検出は、例えば以下のように行われる。
Reverse current detection by the reverse
トランジスタＭＰがオフしてトランジスタＭＮがオンしてトランジスタＭＮのソースからドレインに電流が流れ、さらにコイルＬ１へ電流が流れる。そして、トランジスタＭＮのソースからドレインの電流が減ってゆき、逆電流が発生すると、トランジスタＭＮのドレインからソースへ電流が流れて、トランジスタＭＳＮＳ１（図１参照）では、トランジスタＭＮに対してトランジスタサイズに比例した電流が流れる。そして、抵抗ＲＳＮＳ１には、トランジスタＭＳＮＳ１からの電流とトランジスタＭ２３のソースからの電流が流れる。そのため、逆電流検出時の抵抗ＲＳＮＳ１（図１参照）に印加される電圧は、逆電流非検出時の抵抗ＲＳＮＳ１に印加される電圧よりも大きくなる。当該電圧は、トランジスタＭ２３のソース電圧と等しいので、トランジスタＭ２３のソース電圧も大きくなる。この結果、トランジスタＭ２３と直列に接続された抵抗Ｒ２２での電圧降下が小さくなり、比較器２２の正極入力端子の電圧は大きくなる。
When the transistor MP is turned off and the transistor MN is turned on, a current flows from the source to the drain of the transistor MN, and the current also flows to the coil L1. Then, when the current from the source to the drain of the transistor MN decreases and a reverse current is generated, the current flows from the drain to the source of the transistor MN. A current proportional to A current from the transistor M SNS1 and a current from the source of the transistor M23 flow through the resistor R SNS1 . Therefore, the voltage applied to the resistor R SNS1 (see FIG. 1) when the reverse current is detected is higher than the voltage applied to the resistor R SNS1 when the reverse current is not detected. Since this voltage is equal to the source voltage of transistor M23, the source voltage of transistor M23 is also increased. As a result, the voltage drop across resistor R22 connected in series with transistor M23 is reduced, and the voltage at the positive input terminal of
比較器２２は、比較器２２の正極入力端子の電圧が基準電圧ＶＲＥＦ２１以上となると、トランジスタＭＮを流れる逆電流を検出し、ＲＣ信号の電圧をＨｉｇｈとして出力する。一方、比較器２２は、比較器２２の正極入力端子の電圧が基準電圧ＶＲＥＦ２１未満の場合、トランジスタＭＮを流れる逆電流は検出されず、ＲＣ信号の電圧をＬｏｗとして出力する。
When the voltage of the positive input terminal of the
Ｎｃｈドライバ５３は、比較器２２からＨｉｇｈのＲＣ信号を入力すると、トランジスタＭＮのゲートに所定電圧を出力する。この所定電圧は、トランジスタＭＮのゲートの閾値電圧未満の電圧であり、トランジスタＭＮをオフにする。一方、Ｎｃｈドライバ５３は、比較器２２からＬｏｗのＲＣ信号を入力すると、トランジスタＭＮのゲートに所定電圧を出力しない。よって、トランジスタＭＮは、オフにされない。
When the
また、図１に示したトランジスタＭＳＮＳ１及び抵抗ＲＳＮＳ１についても補足する。トランジスタＭＳＮＳ１は、ＮＭＯＳであり、ゲートがＮｃｈドライバ５３に接続され、ドレインが電源ＩＣ５の端子ＬＸつまりトランジスタＭＰとトランジスタＭＮとの接続点に接続され、ソースが抵抗ＲＳＮＳ１及び逆電流検出回路２０のトランジスタＭ２３及び抵抗Ｒ２５の接続点に接続される。トランジスタＭＳＮＳ１は、トランジスタＭＮと並列になっている。よって、トランジスタＭＮのドレイン－ソース間とトランジスタＭＳＮＳ１のドレイン－ソース間とには、トランジスタサイズに比例した略電流が流れる。よって、抵抗ＲＳＮＳ１の電圧を検出することで、トランジスタＭＳＮＳ１の電流を検出できるので、その結果トランジスタＭＮの電流を検出できる。なお、トランジスタＭＳＮＳ１及び抵抗ＲＳＮＳ１は、逆電流検出回路２０に含まれてもよい。
Further, the transistor M SNS1 and the resistor R SNS1 shown in FIG. 1 are also supplemented. The transistor M SNS1 is an NMOS, the gate is connected to the
このように、逆電流検出回路２０は、トランジスタＭＮに逆電流が流れた場合、比較器２２の正極入力端子の電圧が基準電圧ＶＲＥＦ２１以上となるので、トランジスタＭＮをオフに制御する。これにより、スイッチング電源１は、トランジスタＭＮに流れる逆電流を抑制できる。
Thus, when a reverse current flows through the transistor MN, the reverse
図４は、過電流検出回路３０の一例を示す回路図である。過電流検出回路３０は、定電流源３１，３２，３３、トランジスタＭ３１，Ｍ３２，Ｍ３３，Ｍ３４，Ｍ３５，Ｍ３６，Ｍ３７，Ｍ３８，Ｍ３９，Ｍ３１０，Ｍ３１１、及びコンデンサＣ３１を備える。トランジスタＭ３１，Ｍ３２，Ｍ３３，Ｍ３７，Ｍ３９は、ＰＭＯＳである。トランジスタＭ３４，Ｍ３５，Ｍ３６，Ｍ３８，Ｍ３１０，Ｍ３１１は、ＮＭＯＳである。
FIG. 4 is a circuit diagram showing an example of the
トランジスタＭ３１、Ｍ３２、Ｍ３３、Ｍ３４、及びＭ３５は、差動増幅回路を構成する。トランジスタＭ３１又はトランジスタＭ３２とトランジスタＭ３３とが、差動増幅回路の差動対を構成する。タイミングに応じて、トランジスタＭ３１及びトランジスタＭ３２のいずれか一方が差動対の一方として選択される。差動対の一方を構成するトランジスタＭ３１のドレイン及びトランジスタＭ３２のドレインは、トランジスタＭ３４のドレインに接続される。差動対の他方を構成するトランジスタＭ３３のドレインは、トランジスタＭ３５のドレインに接続される。トランジスタＭ３４及びトランジスタＭ３５は、カレントミラーを形成する。そのため、差動増幅回路では、差動対の出力をカレントミラーで受けている。 Transistors M31, M32, M33, M34, and M35 form a differential amplifier circuit. The transistor M31 or the transistor M32 and the transistor M33 form a differential pair of the differential amplifier circuit. Depending on the timing, either one of the transistors M31 and M32 is selected as one of the differential pair. The drain of the transistor M31 and the drain of the transistor M32, which form one side of the differential pair, are connected to the drain of the transistor M34. The drain of the transistor M33 forming the other of the differential pair is connected to the drain of the transistor M35. Transistor M34 and transistor M35 form a current mirror. Therefore, in the differential amplifier circuit, the output of the differential pair is received by a current mirror.
トランジスタＭ３７及びトランジスタＭ３８は、インバータ回路（ここでは１段目のインバータ回路）を構成する。１段目のインバータ回路の入力電圧は、トランジスタＭ３８のゲート及びトランジスタＭ３７のゲートの接続点の電圧であり、トランジスタＭ３６のドレイン及び定電流源３２の接続点の電圧に等しい。１段目のインバータ回路の出力電圧は、トランジスタＭ３８のドレイン及びトランジスタＭ３７のドレインの接続点の電圧である。
The transistor M37 and the transistor M38 constitute an inverter circuit (here, the first-stage inverter circuit). The input voltage of the first-stage inverter circuit is the voltage at the connection point between the gates of the transistors M38 and M37, and is equal to the voltage at the connection point between the drain of the transistor M36 and the constant
トランジスタＭ３９及びトランジスタＭ３１０は、インバータ回路（ここでは２段目のインバータ回路）を構成する。２段目のインバータ回路の入力電圧は、トランジスタＭ３１０のゲート及びトランジスタＭ３９のゲートの接続点の電圧であり、１段目のインバータ回路の出力電圧と等しい。２段目のインバータ回路の出力電圧は、トランジスタＭ３１０のドレイン及びトランジスタＭ３９のドレインの接続点の電圧である。２段目のインバータ回路の出力信号が、ＯＣＰ信号となる。 The transistor M39 and the transistor M310 form an inverter circuit (here, a second-stage inverter circuit). The input voltage of the second-stage inverter circuit is the voltage at the connection point between the gates of the transistors M310 and M39, and is equal to the output voltage of the first-stage inverter circuit. The output voltage of the second-stage inverter circuit is the voltage at the connection point between the drain of the transistor M310 and the drain of the transistor M39. The output signal of the inverter circuit of the second stage becomes the OCP signal.
過電流検出回路３０による過電流検出は、例えば以下のように行われる。
Overcurrent detection by the
インバータを介してＥＮＯＣ信号の論理レベルが反転された信号が、トランジスタＭ３１１のゲートに入力される。よって、ソフトスタート期間の開始直後はＥＮＯＣ信号がＬｏｗであり反転されてＨｉｇｈとなった信号が入力される。トランジスタＭ３１１はＮＭＯＳであるので、トランジスタＭ３１１のゲートは閾値電圧以上となり、トランジスタＭ３１１はオンとなる。そのため、定電流源３３からの一定の電流Ｉｂｉａｓ３３がトランジスタＭ３１１のドレイン－ソース間に流れ、コンデンサＣ３１はチャージされず、電荷が蓄積されない。
A signal obtained by inverting the logic level of the ENOC signal through an inverter is input to the gate of the transistor M311. Therefore, immediately after the start of the soft-start period, the ENOC signal is Low and is inverted to become High. Since the transistor M311 is an NMOS, the gate of the transistor M311 will be above the threshold voltage and the transistor M311 will be turned on. Therefore, a constant current Ibias33 from the constant
ソフトスタート期間の開始から所定期間経過後、ＥＮＯＣ信号が反転されてＨｉｇｈとなると、反転された信号はＬｏｗとなるので、トランジスタＭ３１１がオフとなる。そのため、定電流源３３からの一定の電流Ｉｂｉａｓ３３がトランジスタＭ３１１に流れず、コンデンサＣ３１にチャージされ、電荷が蓄積される。よって、電圧ＶＳＴは、一定の電流Ｉｂｉａｓ３３によって線形に電圧が上昇する（図５参照）。
When the ENOC signal is inverted and becomes High after a predetermined period has elapsed from the start of the soft start period, the inverted signal becomes Low, thereby turning off the transistor M311. Therefore, the constant current Ibias33 from the constant
電圧ＶＳＴは、コンデンサＣ３１の電圧に相当するので、ソフトスタート期間の開始直後は、十分に低い０Ｖである。そのため、トランジスタＭ３２はソフトスタート期間の開始直後はオンし、トランジスタＭ３１はオフとなる。この場合、差動増幅回路の一方の入力電圧は、トランジスタＭ３２のゲート電圧である電圧ＶＳＴとなる。 Since the voltage VST corresponds to the voltage of the capacitor C31, it is 0V, which is sufficiently low immediately after the start of the soft start period. Therefore, the transistor M32 is turned on immediately after the start of the soft start period, and the transistor M31 is turned off. In this case, one input voltage of the differential amplifier circuit is the voltage VST , which is the gate voltage of the transistor M32.
一方、ソフトスタート期間の開始から所定期間経過後、電圧ＶＳＴが高くなり、電圧ＶＳＴがトランジスタＭ３１のゲートに印加される基準電圧ＶＲＥＦ３１より高くなると、トランジスタＭ３２がオフになり、トランジスタＭ３１がオンになる。この場合、差動増幅回路の一方の入力電圧は、基準電圧ＶＲＥＦ３１となる。なお、基準電圧ＶＲＥＦ３１は定常期間における過電流の判断基準となる電圧である。 On the other hand, after a predetermined period of time has passed since the start of the soft start period, the voltage VST increases and when the voltage VST becomes higher than the reference voltage VREF31 applied to the gate of the transistor M31, the transistor M32 is turned off and the transistor M31 is turned off. turn on. In this case, one input voltage of the differential amplifier circuit becomes the reference voltage VREF31 . It should be noted that the reference voltage VREF31 is a voltage that serves as a reference for judging overcurrent in the steady period.
したがって、トランジスタＭ３２がオンであり、トランジスタＭ３１がオフである期間（「第１期間」とも称する）では、トランジスタＭ３２のゲートとトランジスタＭ３３のゲートとが、差動増幅回路の２つの入力となり、トランジスタＭ３３のドレインが、差動増幅回路の出力となる。また、トランジスタＭ３１がオンであり、トランジスタＭ３２がオフである期間（「第２期間」とも称する）では、トランジスタＭ３１のゲートとトランジスタＭ３３のゲートとが、差動増幅回路の２つの入力となり、トランジスタＭ３３のドレインが、差動増幅回路の出力となる。 Therefore, in a period in which the transistor M32 is on and the transistor M31 is off (also referred to as a “first period”), the gates of the transistors M32 and M33 serve as two inputs of the differential amplifier circuit. The drain of M33 becomes the output of the differential amplifier circuit. In a period in which the transistor M31 is on and the transistor M32 is off (also referred to as a “second period”), the gate of the transistor M31 and the gate of the transistor M33 serve as two inputs of the differential amplifier circuit. The drain of M33 becomes the output of the differential amplifier circuit.
なお、ソフトスタート期間の終了前に、トランジスタＭ３１がオンとなり、基準電圧ＶＲＥＦ３１に対応する閾値ｔｈ１になってもよいし、ソフトスタート期間の終了後に、トランジスタＭ３１がオンとなり、基準電圧ＶＲＥＦ３１に対応する閾値ｔｈ１になってもよい。 Before the end of the soft start period, the transistor M31 may be turned on and the threshold th1 corresponding to the reference voltage V REF31 may be reached. A corresponding threshold th1 may be reached.
第１期間において、トランジスタＭ３３に入力されるゲート電圧としての電圧ＶＳＮＳ２が、トランジスタＭ３２に入力されるゲート電圧としての電圧ＶＳＴより低い場合について検討する。 Consider the case where the voltage V SNS2 as the gate voltage input to the transistor M33 is lower than the voltage V ST as the gate voltage input to the transistor M32 in the first period.
この場合、差動対において電圧ＶＳＮＳ２の方が低いので、ＰＭＯＳであるトランジスタＭ３３のソース－ドレイン間を流れる電流が大きくなり、トランジスタＭ３３のドレイン電圧が高くなる。よって、トランジスタＭ３６のゲートには、トランジスタＭ３３のドレイン電圧に基づくＨｉｇｈの電圧が印加され、ＮＭＯＳであるトランジスタＭ３６がオンになるので、トランジスタＭ３６のドレイン電圧はＬｏｗとなる。よって、１段目のインバータ回路の入力電圧がＬｏｗであるので、１段目のインバータ回路の出力電圧及び２段目のインバータ回路の入力電圧がＨｉｇｈとなり、２段目のインバータ回路の出力信号であるＯＣＰ信号の電圧は、Ｌｏｗとなる。 In this case, since the voltage V SNS2 is lower in the differential pair, the current flowing between the source and the drain of the PMOS transistor M33 increases, and the drain voltage of the transistor M33 increases. Therefore, a High voltage based on the drain voltage of the transistor M33 is applied to the gate of the transistor M36, and the NMOS transistor M36 is turned on, so that the drain voltage of the transistor M36 becomes Low. Therefore, since the input voltage of the first-stage inverter circuit is Low, the output voltage of the first-stage inverter circuit and the input voltage of the second-stage inverter circuit become High, and the output signal of the second-stage inverter circuit becomes The voltage of a certain OCP signal becomes Low.
したがって、過電流検出回路３０は、第１期間に電圧ＶＳＮＳ２が電圧ＶＳＴより低い場合、基準となる電圧ＶＳＴに対応する閾値ｔｈ１よりも大きな過電流が発生していないと判断し、トランジスタＭＮをオフしないようにＯＣＰ信号を出力する。
Therefore, when the voltage V SNS2 is lower than the voltage V ST in the first period, the over
次に、第１期間において、電圧ＶＳＮＳ２が電圧ＶＳＴより高い場合について検討する。 Next, consider the case where the voltage V SNS2 is higher than the voltage V ST in the first period.
この場合、差動対において電圧ＶＳＮＳ２の方が高いので、ＰＭＯＳであるトランジスタＭ３３のソース－ドレイン間を流れる電流が小さくなり、トランジスタＭ３３のドレイン電圧が低くなる。よって、トランジスタＭ３６のゲートには、トランジスタＭ３３のドレイン電圧に基づくＬｏｗの電圧が印加され、ＮＭＯＳであるトランジスタＭ３６がオフになるので、トランジスタＭ３６のドレイン電圧はＨｉｇｈとなる。よって、１段目のインバータ回路の入力電圧がＨｉｇｈであるので、２段目のインバータ回路の出力信号であるＯＣＰ信号の電圧は、Ｈｉｇｈとなる。 In this case, since the voltage V SNS2 is higher in the differential pair, the current flowing between the source and the drain of the PMOS transistor M33 becomes smaller, and the drain voltage of the transistor M33 becomes lower. Therefore, a low voltage based on the drain voltage of the transistor M33 is applied to the gate of the transistor M36, and the NMOS transistor M36 is turned off, so that the drain voltage of the transistor M36 becomes high. Therefore, since the input voltage of the first-stage inverter circuit is High, the voltage of the OCP signal, which is the output signal of the second-stage inverter circuit, becomes High.
したがって、過電流検出回路３０は、第１期間に電圧ＶＳＮＳ２が電圧ＶＳＴより高い場合、基準となる電圧ＶＳＴに対応する閾値ｔｈ１よりも大きな過電流が発生したと判断し、トランジスタＭＮをオフするようにＯＣＰ信号を出力する。
Therefore, when the voltage VSNS2 is higher than the voltage VST in the first period, the
次に、第２期間において、トランジスタＭ３３に入力されるゲート電圧としての電圧ＶＳＮＳ２が、トランジスタＭ３１に入力されるゲート電圧としての基準電圧ＶＲＥＦ３１より低い場合について検討する。 Next, consider a case where the voltage V SNS2 as the gate voltage input to the transistor M33 is lower than the reference voltage V REF31 as the gate voltage input to the transistor M31 in the second period.
この場合、差動対において電圧ＶＳＮＳ２の方が低いので、ＰＭＯＳであるトランジスタＭ３３のソース－ドレイン間を流れる電流が大きくなり、トランジスタＭ３３のドレイン電圧が高くなる。よって、トランジスタＭ３６のゲートにはＨｉｇｈの電圧が印加され、ＮＭＯＳであるトランジスタＭ３６がオンになるので、トランジスタＭ３６のドレイン電圧はＬｏｗとなる。よって、１段目のインバータ回路の入力電圧がＬｏｗであるので、２段目のインバータ回路の出力信号であるＯＣＰ信号の電圧は、Ｌｏｗとなる。 In this case, since the voltage V SNS2 is lower in the differential pair, the current flowing between the source and the drain of the PMOS transistor M33 increases, and the drain voltage of the transistor M33 increases. Therefore, a high voltage is applied to the gate of the transistor M36, and the NMOS transistor M36 is turned on, so that the drain voltage of the transistor M36 becomes low. Therefore, since the input voltage of the first-stage inverter circuit is Low, the voltage of the OCP signal, which is the output signal of the second-stage inverter circuit, becomes Low.
したがって、過電流検出回路３０は、第２期間に電圧ＶＳＮＳ２が基準電圧ＶＲＥＦ３１より低い場合、基準電圧ＶＲＥＦ３１に対応する閾値ｔｈ１よりも大きな過電流が発生していないと判断し、トランジスタＭＮをオフしないようにＯＣＰ信号を出力する。
Therefore, when the voltage V SNS2 is lower than the reference voltage V REF31 during the second period, the
次に、第２期間において、電圧ＶＳＮＳ２が基準電圧ＶＲＥＦ３１より高い場合について検討する。 Next, consider the case where the voltage V SNS2 is higher than the reference voltage V REF31 in the second period.
この場合、差動対において電圧ＶＳＮＳ２の方が高いので、ＰＭＯＳであるトランジスタＭ３３のソース－ドレイン間を流れる電流が小さくなり、トランジスタＭ３３のドレイン電圧が低くなる。よって、トランジスタＭ３６のゲートにはＬｏｗの電圧が印加され、ＮＭＯＳであるトランジスタＭ３６がオフになるので、トランジスタＭ３６のドレイン電圧はＨｉｇｈとなる。よって、１段目のインバータ回路の入力電圧がＨｉｇｈであるので、２段目のインバータ回路の出力信号であるＯＣＰ信号の電圧は、Ｈｉｇｈとなる。 In this case, since the voltage V SNS2 is higher in the differential pair, the current flowing between the source and the drain of the PMOS transistor M33 becomes smaller, and the drain voltage of the transistor M33 becomes lower. Therefore, a Low voltage is applied to the gate of the transistor M36, and the NMOS transistor M36 is turned off, so that the drain voltage of the transistor M36 becomes High. Therefore, since the input voltage of the first-stage inverter circuit is High, the voltage of the OCP signal, which is the output signal of the second-stage inverter circuit, becomes High.
したがって、過電流検出回路３０は、第２期間に電圧ＶＳＮＳ２が基準電圧ＶＲＥＦ３１より高い場合、基準電圧ＶＲＥＦ３１に対応する閾値ｔｈ１よりも大きな過電流が発生したと判断し、トランジスタＭＮをオフするようにＯＣＰ信号を出力する。
Therefore, when the voltage V SNS2 is higher than the reference voltage V REF31 in the second period, the
また、図１に示したトランジスタＭＳＮＳ２及び抵抗ＲＳＮＳ２について補足する。トランジスタＭＳＮＳ２は、ＮＭＯＳであり、ゲートがＮｃｈドライバ５３に接続され、ドレインが電源ＩＣ５の端子ＬＸつまりトランジスタＭＰとトランジスタＭＮとの接続点に接続され、ソースが抵抗ＲＳＮＳ２及び過電流検出回路３０のトランジスタＭ３３のゲートに接続される。トランジスタＭＳＮＳ２は、トランジスタＭＮと並列になっている。よって、トランジスタＭＮのドレイン－ソース間とトランジスタＭＳＮＳ２のドレイン－ソース間とには、トランジスタサイズに略比例した電流が流れる。よって、抵抗ＲＳＮＳ２の電圧を検出することで、トランジスタＭＳＮＳ２の電流を検出できるので、その結果トランジスタＭＮの電流を検出できる。なお、トランジスタＭＳＮＳ２及び抵抗ＲＳＮＳ２は、過電流検出回路３０に含まれてもよい。
Further, the transistor M SNS2 and the resistor R SNS2 shown in FIG. 1 are supplemented. The transistor M SNS2 is an NMOS, the gate is connected to the
このように、過電流検出回路３０は、トランジスタＭＮに、電圧ＶＳＴ又は基準電圧ＶＲＥＦ３１に対応する閾値ｔｈ１以上の過電流が流れた場合、トランジスタＭＮをオフに制御する。これにより、スイッチング電源１は、トランジスタＭＮに流れる過電流を抑制できる。
Thus, the
図５は、スイッチング電源１における各信号の電圧の時間変化例を示す図である。図５では、ＰＧＡＴＥ信号、ＮＧＡＴＥ信号、ＳＳＴ信号、ＥＮＯＣ信号、ＳＮＳ２信号について示されている。
FIG. 5 is a diagram showing an example of time change of the voltage of each signal in the switching
ＰＧＡＴＥ信号は、ＰＭＯＳであるトランジスタＭＰのゲートに入力されるので、トランジスタＭＰをオンにさせる期間の電圧が、Ｌｏｗの電圧となる。一方、ＮＧＡＴＥ信号は、ＮＭＯＳであるトランジスタＭＮのゲートに入力されるので、トランジスタＭＮをオンにさせる期間の電圧が、Ｈｉｇｈの電圧となる。 Since the PGATE signal is input to the gate of the PMOS transistor MP, the voltage during the period in which the transistor MP is turned on becomes a Low voltage. On the other hand, since the NGATE signal is input to the gate of the NMOS transistor MN, the voltage during the period in which the transistor MN is turned on becomes a high voltage.
図５では、ソフトスタート期間における各信号の様子を示している。ＰＧＡＴＥ信号は、徐々に増大するデューティ比に基づいて生成されており、時間経過とともにパルス幅が徐々に広がっている。同様に、ＮＧＡＴＥ信号は、徐々に増大するデューティ比に基づいて生成されており、時間経過とともにパルス幅が徐々に広がっている。 FIG. 5 shows the state of each signal during the soft start period. The PGATE signal is generated based on a gradually increasing duty ratio, and the pulse width gradually widens with the passage of time. Similarly, the NGATE signal is generated based on a gradually increasing duty ratio, and the pulse width gradually widens over time.
ＳＳＴ信号は、ソフトスタート期間の開始直後はＶＲＥＦ１１よりも小さく、ＥＮＯＣ信号の電圧はＬｏｗとなっている。時間経過とともに、ソフトスタート回路１０のコンデンサＣ１１に電荷が蓄積され、コンデンサＣ１１の電圧が上昇すると、ＳＳＴ信号の電圧が基準電圧ＶＲＥＦ１１となる。この場合、比較器１２の出力信号としてのＥＮＯＣ信号の電圧がＨｉｇｈとなる。ＥＮＯＣ信号の電圧が基準電圧ＶＲＥＦ１１以上となっても、引き続きＳＳＴ信号の電圧は、コンデンサＣ１１の電荷の蓄積に対応して上昇する。
The SST signal is smaller than VREF11 immediately after the start of the soft start period, and the voltage of the ENOC signal is Low. As time elapses, charges accumulate in the capacitor C11 of the
ＥＮＯＣ信号の電圧がＬｏｗである場合、過電流検出回路３０における電圧ＶＳＴは０Ｖを維持する。ＥＮＯＣ信号の電圧がＨｉｇｈになると、電圧ＶＳＴはコンデンサＣ３１の電荷の蓄積に対応して上昇する。
When the voltage of the ENOC signal is low, the voltage VST in the
ＳＮＳ２信号の電圧は、トランジスタＭＮを流れる電流に対応する。ＳＮＳ２信号の電圧は、トランジスタＭＮに逆電流が流れると、正の電圧となり、トランジスタＭＮに逆電流ではなく通常の向き（トランジスタＭＮのソースからドレインに向かう向き）の電流が流れると、負の電圧となる。ＥＮＯＣ信号の電圧がＨｉｇｈの期間、つまり過電流検出動作の期間では、ＳＮＳ２信号の電圧が、トランジスタＭＮを流れる過電流検出のための閾値ｔｈ１に対応する電圧ＶＳＴ以下になる。具体的には、電圧ＶＳＴよりもＳＮＳ２信号の電圧が高くなると、過電流検出回路３０の出力信号としてのＯＣＰ信号の電圧がＨｉｇｈとなるので、ＮＧＡＴＥ信号の電圧をＬｏｗにして、スイッチング電源１はトランジスタＭＮのスイッチングを停止するように動作する。
The voltage of the SNS2 signal corresponds to the current through transistor MN. The voltage of the SNS2 signal becomes a positive voltage when a reverse current flows through the transistor MN, and becomes a negative voltage when a current flows in the normal direction (from the source to the drain of the transistor MN) instead of the reverse current. becomes. During the period in which the voltage of the ENOC signal is High, that is, during the period of the overcurrent detection operation, the voltage of the SNS2 signal becomes equal to or lower than the voltage VST corresponding to the threshold th1 for detecting overcurrent flowing through the transistor MN. Specifically, when the voltage of the SNS2 signal becomes higher than the voltage VST , the voltage of the OCP signal as the output signal of the
図５では、ＥＮＯＣ信号の電圧がＨｉｇｈの期間で電圧ＶＳＴがＶＲＥＦ３１以下の期間（第１期間）では、ＮＧＡＴＥ信号がＨｉｇｈになると、ＳＮＳ２信号の電圧は、電圧ＶＳＴに達するまで逆電流に応じた電圧の上昇が許容される。ＳＮＳ２信号の電圧が電圧ＶＳＴに達すると、ＮＧＡＴＥ信号がＬｏｗの電圧になる。また、ＥＮＯＣ信号の電圧がＨｉｇｈの期間で電圧ＶＳＴがＶＲＥＦ３１以上の期間（第２期間）ではＳＮＳ２信号の電圧は、電圧ＶＲＥＦ３１までは逆電流が許容される。ＳＮＳ２信号の電圧が電圧ＶＲＥＦ３１に達すると、ＮＧＡＴＥ信号がＬｏｗの電圧になる。 In FIG. 5, when the voltage of the ENOC signal is high and the voltage VST is VREF31 or less (first period), when the NGATE signal becomes high, the voltage of the SNS2 signal becomes a reverse current until it reaches the voltage VST . A corresponding increase in voltage is allowed. When the voltage of the SNS2 signal reaches the voltage VST , the NGATE signal becomes a low voltage. In addition, during the period when the voltage of the ENOC signal is High and the voltage VST is equal to or higher than VREF31 (second period), the voltage of the SNS2 signal is allowed to reverse current up to the voltage VREF31 . When the voltage of the SNS2 signal reaches the voltage VREF31 , the NGATE signal becomes a low voltage.
なお、図５では図示されていないが、ＳＮＳ１信号も、ＳＮＳ２信号と同様にＮＧＡＴＥ信号を制限し得る。ＳＮＳ１信号の電圧は、トランジスタＭＮを流れる電流に対応する。ＳＮＳ１信号の電圧は、トランジスタＭＮに逆電流が流れると、正の電圧となり、トランジスタＭＮに逆電流ではなく通常の向きの電流が流れると、負の電圧となる。ＥＮＯＣ信号がＬｏｗの電圧の期間、つまり逆電流検出動作の期間では、ＳＮＳ１信号の電圧が正の電圧となると、比較器２２の正極入力端子の電圧が基準電圧ＶＲＥＦ２１より高くなる。つまり、比較器２２の負極入力端子の電圧よりもＳＮＳ１信号の電圧が高くなる。この場合、逆電流検出回路２０の出力信号としてのＲＣ信号の電圧がＨｉｇｈとなるので、ＮＧＡＴＥ信号の電圧をＬｏｗにして、スイッチング電源１はトランジスタＭＮのスイッチングを停止するように動作する。
Although not shown in FIG. 5, the SNS1 signal can limit the NGATE signal as well as the SNS2 signal. The voltage of the SNS1 signal corresponds to the current through transistor MN. The voltage of the SNS1 signal becomes a positive voltage when a reverse current flows through the transistor MN, and becomes a negative voltage when the transistor MN conducts current in the normal direction instead of the reverse current. When the voltage of the ENOC signal is Low, that is, during the reverse current detection operation, when the voltage of the SNS1 signal becomes a positive voltage, the voltage of the positive input terminal of the
ＥＮＯＣ信号の電圧がＬｏｗの電圧の期間にＮＧＡＴＥ信号がＨｉｇｈになると、ＳＮＳ１信号の電圧が、０Ｖに達するまで電圧の上昇が許容される。ＳＮＳ１信号の電圧が０Ｖに達すると、ＮＧＡＴＥ信号がＬｏｗの電圧にされている。 When the NGATE signal goes high during the period when the voltage of the ENOC signal is low, the voltage of the SNS1 signal is allowed to rise until it reaches 0V. When the voltage of the SNS1 signal reaches 0V, the NGATE signal is set to a low voltage.
図６は、スイッチング電源１の出力電圧ＶＯＵＴ、ＰＷＭ回路５０内のエラーアンプの出力電圧、及びＥＮＯＣ信号の電圧の時間変化例を示す図である。
FIG. 6 is a diagram showing an example of temporal changes in the output voltage V OUT of the switching
図６では、ソフトスタート期間の開始時、ＥＮＯＣ信号の電圧がＬｏｗである。よって、スイッチング電源１は、逆電流検出機能が有効であり、逆電流検出動作を実施する。続いて、ソフトスタート期間の途中に、ＥＮＯＣ信号の電圧がＨｉｇｈになる。よって、スイッチング電源１は、逆電流検出動作から過電流検出動作に切り替え、過電流検出動作を実施する。
In FIG. 6, the voltage of the ENOC signal is low at the beginning of the soft start period. Therefore, the switching
ＥＮＯＣ信号の電圧は、ソフトスタート回路１０において、ＳＳＴ信号の電圧が比較器１２の基準電圧ＶＲＥＦ１１以上になると、Ｈｉｇｈになる。よって、スイッチング電源１の出力電圧ＶＯＵＴに対応するＰＷＭ回路５０のエラーアンプの出力電圧がある程度高くなってから、逆電流検出機能を有効から無効へ切り替えることになる。したがって、前述した比較例よりも早期に逆電流検出動作から過電流検出動作に切り替わる。過電流検出動作に切り替わった後、過電流と判断するための閾値ｔｈ１は、過電流検出動作の開始時の値０から、徐々に大きくなっていく。そのため、逆電流の許容量が徐々に大きくなっていく。よって、ソフトスタート期間における過電流検出動作では、逆電流が流れる量が徐々に大きくなり、出力コンデンサ（コンデンサＣＯＵＴ）から電荷が引き抜かれ易くなり、スイッチング電源１の出力電圧ＶＯＵＴが上昇し難くなる。そのため、ソフトスタート期間の終了時点に近づくと、スイッチング電源１の出力電圧ＶＯＵＴが定常時の目的の一定電圧（設定電圧）に近づくが、エラーアンプによる出力は増大する。よって、エラーアンプの出力電圧は、ソフトスタート期間の終了付近において低くなることが抑制され、定常時の基準電圧ＶＲＥＦに滑らかに繋がる。
The voltage of the ENOC signal becomes High when the voltage of the SST signal in the
ソフトスタート期間から定常期間に切り替わっても、過電流を検出するための閾値ｔｈ１は、ソフトスタート期間の終了時点での閾値ｔｈ１が引き継がれる。そのため、定常期間への移行直後でも、逆電流の許容量が急激に変化せず、エラーアンプの出力電圧は急激に変化しない。したがって、スイッチング電源１は、定常期間への移行直後におけるスイッチング電源１の出力電圧ＶＯＵＴの一時的な低下を抑制できる。
Even when the soft start period is switched to the steady period, the threshold th1 at the end of the soft start period is taken over as the threshold th1 for detecting overcurrent. Therefore, even immediately after the transition to the steady period, the allowable amount of reverse current does not change abruptly, and the output voltage of the error amplifier does not change abruptly. Therefore, the switching
（第２の実施形態）
第１の実施形態では、逆電流検出を行う逆電流検出回路２０と過電流検出を行う過電流検出回路３０とが別々の回路で構成されることを例示した。第２の実施形態では、逆電流検出回路２０と過電流検出回路３０とを１つの電流検出回路２５が含むことを例示する。
(Second embodiment)
In the first embodiment, the reverse
図７は、本開示の第２の実施形態におけるスイッチング電源１Ａの一例を示す構成図である。図７において、図１のスイッチング電源１と同様の構成については、同一の符号を付し、その説明を省略又は簡略化する。なお、本実施形態では、第１の実施形態のスイッチング電源１と同様の機能や動作についても、その説明を省略又は簡略化する。
FIG. 7 is a configuration diagram showing an example of a switching
スイッチング電源１Ａは、図１のスイッチング電源１と比較すると、逆電流検出回路２０及び過電流検出回路３０を含む電流検出回路２５を備える。電流検出回路２５は、インバータを介してソフトスタート回路１０と、トランジスタＭＳＮＳ１と抵抗ＲＳＮＳ１との接続点と、トランジスタＭＳＮＳ２と抵抗ＲＳＮＳ２との接続点と、グランドと、選択回路４０とに接続される。
The switching
電流検出回路２５の動作は以下のようになる。電流検出回路２５は、逆電流検出回路２０の部分で、第１の実施形態と同様の方法で、逆電流を検出し、過電流検出回路３０の部分で、第１の実施形態と同様の方法で、過電流を検出する。電流検出回路２５は、逆電流の検出結果をＲＣ信号によって選択回路４０に送り、過電流の検出結果をＯＣＰ信号によって選択回路４０に送る。
The operation of the
また、スイッチング電源１Ａにおける各信号の電圧の時間変化例は、第１の実施形態で説明した図５と同様となる。つまり、ソフトスタート期間の開始直後からＥＮＯＣ信号の電圧がＨｉｇｈになるまでの期間では、電流検出回路２５により、ＳＮＳ１信号の電圧が、０Ｖ以下となるよう調整される。そして、ＥＮＯＣ信号の電圧がＨｉｇｈとなった後の期間では、電流検出回路２５により、ＳＮＳ２信号の電圧が、０Ｖから徐々に高くなる電圧ＶＳＴ以下となるよう調整される。
Also, an example of time change of the voltage of each signal in the switching
このように、スイッチング電源１Ａは、逆電流検出回路２０及び過電流検出回路３０を含む電流検出回路２５である１つの回路によって、スイッチング電源１Ａの動作開始から逆電流及び過電流を順に検出できる。この場合、図６を用いて説明した効果と同様の効果が得られる。
Thus, the switching
（第３の実施形態）
第１の実施形態では、逆電流検出を行う逆電流検出回路２０と過電流検出を行う過電流検出回路３０とが別々の回路で構成されることを例示した。第３の実施形態では、逆電流検出回路２０が有する逆電流検出機能と過電流検出回路３０が有する過電流検出機能とを１つの電流検出回路２５が有することを例示する。
(Third embodiment)
In the first embodiment, the reverse
図８は、本開示の第３の実施形態におけるスイッチング電源１Ｂの一例を示す構成図である。図８において、図１のスイッチング電源１及び図７のスイッチング電源１Ａと同様の構成については、同一の符号を付し、その説明を省略又は簡略化する。なお、本実施形態では、第１の実施形態のスイッチング電源１及び第２の実施形態のスイッチング電源１Ａと同様の機能や動作についても、その説明を省略又は簡略化する。
FIG. 8 is a configuration diagram showing an example of a switching
スイッチング電源１Ｂは、図１のスイッチング電源１と比較すると、逆電流検出回路２０及び選択回路４０を備えず、過電流検出回路３０と同じ構成を有する電流検出回路２５Ｂを備える。
Compared to the switching
電流検出回路２５Ｂは、逆電流及び過電流を検出する回路である。電流検出回路２５Ｂは、ソフトスタート期間の開始直後は、閾値ｔｈ１に対応する値０である電圧ＶＳＴを用いて、逆電流検出動作を開始する。そして、電流検出回路２５Ｂは、ソフトスタート期間の途中で、逆電流検出動作と同じ電圧ＶＳＴを用いて過電流検出動作を開始し、過電流検出動作の開始後に電圧ＶＳＴを徐々に大きくするよう制御し、つまり閾値ｔｈ１を徐々に大きくするよう制御する。電流検出回路２５Ｂは、インバータを介してソフトスタート回路１０と、トランジスタＭＳＮＳ２と抵抗ＲＳＮＳ２との接続点と、Ｎｃｈドライバ５３とに接続される。つまり、電流検出回路２５Ｂの出力信号としてＯＣＰ信号に基づいて、ＮＯＦＦ信号がＮｃｈドライバ５３に入力される。
The
電流検出回路２５Ｂが逆電流及び過電流を検出するための閾値ｔｈ１は、図４で説明したように決定される。つまり、ソフトスタート直後のＥＮＯＣ信号の反転された電圧がＨｉｇｈである場合、トランジスタＭ３１１はオンとなり、コンデンサＣ３１がチャージされず、コンデンサＣ３１の電圧に相当する電圧ＶＳＴは、０Ｖのままである。電圧ＶＳＴが０Ｖである期間では、電圧ＶＳＴに対応する閾値ｔｈ１は、逆電流を検出するための閾値となり、逆電流検出動作の期間となる。したがって、電流検出回路２５Ｂは、逆電流検出機能を有する。
The threshold th1 for the
ＥＮＯＣ信号の反転された電圧がＬｏｗとなると、トランジスタＭ３１１がオフとなり、定電流源３３からの一定の電流Ｉｂｉａｓ３３によりコンデンサＣ３１がチャージされる。そして、コンデンサＣ３１の電圧に対応する電圧ＶＳＴは、０Ｖから徐々に上昇し、基準電圧ＶＲＥＦ３１に至るまで上昇する。つまり、電圧ＶＳＴが０Ｖから上昇した期間は、電圧ＶＳＴに相当する閾値ｔｈ１は、過電流を検出するための閾値となり、過電流検出動作の期間となる。したがって、電流検出回路２５Ｂは、過電流検出機能を有する。
When the inverted voltage of the ENOC signal goes low, the transistor M311 is turned off and the constant current Ibias33 from the constant
また、スイッチング電源１Ｂにおける各信号の電圧の時間変化例は、第１の実施形態で説明した図５と同様となる。つまり、ソフトスタート期間の開始直後からＥＮＯＣ信号の電圧がＨｉｇｈになるまでの期間では、電流検出回路２５Ｂにより、ＳＮＳ２信号の電圧が、０Ｖである電圧ＶＳＴ以下となるよう調整される。そして、ＥＮＯＣ信号の電圧がＨｉｇｈとなった後の期間では、電流検出回路２５Ｂにより、ＳＮＳ２信号の電圧が、０Ｖから徐々に高くなる電圧ＶＳＴ以下となるよう調整される。
Also, an example of time change of the voltage of each signal in the switching
このように、スイッチング電源１Ｂは、過電流検出回路３０と同様の構成を有する電流検出回路２５Ｂである１つの回路によって、回路構成を簡素化して、スイッチング電源１Ｂの動作開始から逆電流及び過電流を順に検出できる。この場合、図６を用いて説明した効果と同様の効果が得られる。なお、電流検出回路２５Ｂによる逆電流検出よりも、逆電流検出回路２０による逆電流検出の方が、逆電流の検出精度は高い。
In this way, the switching
以上のように、本実施形態のスイッチング電源１は、同期整流方式に従って電圧を変換する。スイッチング電源１は、トランジスタＭＰ（第１のトランジスタの一例）と、トランジスタＭＰに直列に接続され、トランジスタＭＰよりも低電圧側に配置されたトランジスタＭＮ（第２のトランジスタの一例）と、トランジスタＭＰとトランジスタＭＮのオンオフを制御するＰＷＭ回路５０（制御回路の一例）と、トランジスタＭＮに流れる逆電流が検出された場合、又は逆電流の大きさが閾値ｔｈ１（第１の閾値）以上である過電流が検出された場合、トランジスタＭＮをオフに制御する電流検出回路と、を備える。電流検出回路は、スイッチング電源１の起動後におけるソフトスタート期間（スイッチング電源１の出力電圧ＶＯＵＴを制限する期間の一例）において、逆電流を検出するための逆電流検出動作から過電流を検出するための過電流検出動作に変更する。
As described above, the switching
これにより、スイッチング電源１は、起動時専用のダイオードを設ける必要がなく、部品点数の増大を抑制できる。また、ソフトスタート期間において逆電流検出動作から過電流検出動作に移行することで、異なる大きさの逆電流に対応できる。例えば、スイッチング電源１は、出力電圧ＶＯＵＴが十分に大きくなっていないソフトスタート期間においても、出力電圧ＶＯＵＴの大きさに応じて逆電流及び過電流を検出でき、スイッチング電源１の出力電圧ＶＯＵＴの振動を抑制できる。また、ソフトスタート期間において逆電流検出動作から過電流検出動作に早期に移行することで、ソフトスタート期間において逆電流の許容量を増大でき、ソフトスタート期間の終了直後に過電流検出閾値が急激に変化することで出力電圧ＶＯＵＴが急激に変化することを抑制できる。
As a result, the switching
また、電流検出回路は、過電流検出動作への変更後に、閾値ｔｈ１を徐々に大きくしてよい。 Further, the current detection circuit may gradually increase the threshold th1 after changing to the overcurrent detection operation.
これにより、徐々に逆電流の許容量を増大でき、ソフトスタート期間及びソフトスタート期間の終了後においてＰＷＭ回路５０内のエラーアンプの出力の変動量を小さくできる。よって、スイッチング電源１の出力電圧ＶＯＵＴの調整を安定化できる。
As a result, the permissible amount of reverse current can be gradually increased, and the amount of variation in the output of the error amplifier in the
また、電流検出回路は、過電流検出動作を行う過電流検出回路３０を備えてよい。過電流検出回路３０は、コンデンサＣ３１１（第１のコンデンサの一例）を備えてよい。過電流検出回路３０は、スイッチング電源１の起動からＥＮＯＣ信号の電圧がＨｉｇｈになるまで、コンデンサＣ３１１に電荷を蓄積せず、ＥＮＯＣ信号の電圧がＨｉｇｈになった後、コンデンサＣ３１１に電荷を蓄積してよい。コンデンサＣ３１１の電圧ＶＳＴが、閾値ｔｈ１に対応してよい。
Also, the current detection circuit may include an
これにより、スイッチング電源１は、起動から所定期間が経過したか否かによって、例えばＥＮＯＣ信号に基づいて、コンデンサＣ３１１の充電の有無を決定できる。そして、このコンデンサＣ３１１の電圧ＶＳＴに応じて、閾値ｔｈ１を調整して設定できる。
As a result, the switching
また、過電流検出回路３０は、コンデンサＣ３１１の電圧ＶＳＴ又は過電流の最大許容電流に対応する基準電圧ＶＲＥＦ３１（第１の基準電圧の一例）を第１の入力電圧とし、トランジスタＭＮの電流に対応するＳＮＳ２信号の電圧（第１の電圧の一例）を第２の入力電圧とする差動増幅回路を含んでよい。過電流検出回路３０は、ＳＮＳ２信号の電圧が電圧ＶＳＴ又は基準電圧ＶＲＥＦ３１より高い場合における差動増幅回路の出力に基づいて、トランジスタＭＮをオフに制御する制御信号（例えばＨｉｇｈのＯＣＰ信号）を出力し、ＳＮＳ２信号の電圧が電圧ＶＳＴ又は基準電圧ＶＲＥＦ３１より低い場合における差動増幅回路の出力に基づいて、トランジスタＭＮをオフに制御する制御信号を出力しなくてよい。
Further, the
これにより、スイッチング電源１は、差動増幅回路を用いて、トランジスタＭＮの電流に対応する電圧と閾値ｔｈ１に対応する電圧とを比較することで、過電流の発生の有無を容易に判断できる。そして、スイッチング電源１は、トランジスタＭＮの電流に対応する電圧が閾値ｔｈ１に対応する電圧より高い場合には、つまり過電流が発生した場合には、トランジスタＭＮのデューティを制限し、トランジスタＭＮの電流に対応する電圧が閾値ｔｈ１に対応する電圧より低い場合には、つまり過電流が発生していない場合には、トランジスタＭＮのデューティを制限しないようにできる。
Thus, the switching
また、電流検出回路は、逆電流検出動作を行う逆電流検出回路２０を備えてよい。逆電流検出回路２０は、一端に電源電圧（第２の電圧の一例）が印加され、一定の電流Ｉｂｉａｓ２１が流れる抵抗Ｒ２２（第１の抵抗の一例）と、ドレインが抵抗Ｒ２２の他端に接続されるトランジスタＭ２３（第３のトランジスタの一例）と、を備えてよい。電流検出回路は、一端に電源電圧が印加され、一定の電流Ｉｂｉａｓ２１が流れる抵抗Ｒ２１（第２の抵抗の一例）と、ドレインが抵抗Ｒ２１の他端に接続されるトランジスタＭ２２（第４のトランジスタの一例）と、を備えてよい。電流検出回路は、抵抗Ｒ２２とトランジスタＭ２３の接続点に第１の入力端子が接続され、抵抗Ｒ２１とトランジスタＭ２２の接続点に第２の入力端子が接続される比較器２２を備えてよい。トランジスタＭ２３のソースの電圧は、トランジスタＭＮを流れる逆電流に対応してよい。
Also, the current detection circuit may include a reverse
スイッチング電源１では、抵抗Ｒ２１，Ｒ２２に同じ一定の電流が流れるように、例えばトランジスタＭ２２，Ｍ２３でカレントミラーを形成する。トランジスタＭＮに過電流が流れると、過電流に応じてトランジスタＭ２３のソース電圧が高くなる。よって、比較器２２の負極入力端子の電圧に対して正極入力端子の電圧が高くなるので、スイッチング電源１は、逆電流の発生の有無を判別できる。
In the switching
また、電流検出回路は、逆電流検出動作を行う逆電流検出回路２０と、過電流検出動作を行う過電流検出回路３０と、を含んでよい。逆電流検出回路２０と過電流検出回路３０は、異なる回路で形成されてよい。
Also, the current detection circuit may include a reverse
これにより、スイッチング電源１は、逆電流を逆電流検出専用の回路で検出することで、逆電流の検出精度を向上できる。
As a result, the switching
また、スイッチング電源１は、スイッチング電源１の起動からＥＮＯＣ信号の電圧がＨｉｇｈになるまで（所定時間が経過するまでの一例）、逆電流検出回路２０の出力信号（ＲＣ信号）を選択し、スイッチング電源１の起動からＥＮＯＣ信号の電圧がＨｉｇｈになった後（所定時間が経過した後の一例）、過電流検出回路３０の出力信号（ＯＣＰ信号）を選択する選択回路４０と、を備えてよい。
In addition, the switching
これにより、スイッチング電源１は、ソフトスタート期間の所定期間には、逆電流の検出結果をトランジスタＭＮのオフ制御に用いる信号に採用し、ソフトスタート期間の所定期間経過後には、過電流の検出結果をトランジスタＭＮのオフ制御に用いる信号に採用できる。
As a result, the switching
また、電流検出回路２５Ｂは、過電流検出動作を行う過電流検出回路３０でよい。電流検出回路２５Ｂは、スイッチング電源１の起動からＥＮＯＣ信号の電圧がＨｉｇｈになるまで、閾値ｔｈ１を値０とすることで逆電流検出動作を行い、ＥＮＯＣ信号の電圧がＨｉｇｈになった後、閾値ｔｈ１を値０から徐々に大きくすることで過電流検出動作を行ってよい。
Also, the
これにより、スイッチング電源１Ｂは、逆電流検出回路２０を備えずに、電流検出回路２５Ｂが過電流検出回路３０と同じ回路を含むことで、回路構成を簡素化できる。そして、スイッチング電源１Ｂは、閾値ｔｈ１を利用して逆電流検出も行うことで、部品点数を更に削減して逆電流検出及び過電流検出の双方を行うことができる。
Thus, the switching
以上、図面を参照して本開示に係るスイッチッグ電源の実施形態について説明したが、本開示はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例、修正例、置換例、付加例、削除例、均等例に想到し得ることは明らかであり、それらについても当然に本開示の技術的範囲に属するものと了解される。 Although the embodiments of the switching power supply according to the present disclosure have been described above with reference to the drawings, the present disclosure is not limited to such examples. It is obvious that a person skilled in the art can conceive of various modifications, modifications, substitutions, additions, deletions, and equivalents within the scope of the claims. Naturally, it is understood that it belongs to the technical scope of the present disclosure.
上記実施形態では、各トランジスタがＰＭＯＳ又はＮＭＯＳにて生成されることを例示したが、これに限られない。実施形態の機能を実現できれば、ＰＭＯＳがＮＭＯＳでもよく、ＮＭＯＳがＰＭＯＳでもよく、その他のトランジスタで構成されてもよい。 In the above embodiments, each transistor is generated by PMOS or NMOS, but it is not limited to this. The PMOS may be an NMOS, the NMOS may be a PMOS, or other transistors may be used as long as the functions of the embodiments can be realized.
本開示は、部品点数の増大を抑制でき、異なる大きさの逆電流を検出でき、スイッチング電源の起動時の電圧の振動を抑制でき、所定期間の終了直後において出力電圧が瞬間的に低下することを抑制できるスイッチング電源等に有用である。 The present disclosure is capable of suppressing an increase in the number of parts, detecting reverse currents of different magnitudes, suppressing voltage oscillations at the start-up of a switching power supply, and suppressing an instantaneous drop in output voltage immediately after the end of a predetermined period. It is useful for a switching power supply etc. that can suppress the
１ スイッチング電源
２ 直流電源
３ 負荷
１０ ソフトスタート回路
１１ 定電流源
１２ 比較器
２０ 逆電流検出回路
２１ 定電流源
２２ 比較器
２５，２５Ｂ 電流検出回路
３０ 過電流検出回路
３１，３２，３３ 定電流源
４０ 選択回路
５０ ＰＷＭ回路
５１ ロジック回路
５２ Ｐｃｈドライバ
５３ Ｎｃｈドライバ
Ｃ１１，Ｃ３１，ＣＯＵＴ コンデンサ
Ｌ１ コイル
Ｍ２１，Ｍ２２，Ｍ２３，Ｍ３１，Ｍ３２、Ｍ３３，Ｍ３４，Ｍ３５，Ｍ３６，Ｍ３７，Ｍ３８，Ｍ３９，Ｍ３１０，Ｍ３１１，ＭＰ，ＭＮ，ＭＳＮＳ１，ＭＳＮＳ２ トランジスタ
Ｒ２１，Ｒ２２，Ｒ２３，Ｒ２４，Ｒ２５，ＲＳＮＳ１，ＲＳＮＳ２ 抵抗
Claims (8)
第１のトランジスタと、
前記第１のトランジスタに直列に接続され、前記第１のトランジスタよりも低電圧側に配置された第２のトランジスタと、
前記第１のトランジスタと前記第２のトランジスタのオンオフを制御する制御回路と、
前記第２のトランジスタに流れる逆電流が検出された場合、又は逆電流の大きさが第１の閾値以上である過電流が検出された場合、前記第２のトランジスタをオフに制御する電流検出回路と、
を備え、
前記電流検出回路は、前記スイッチング電源の起動後における前記スイッチング電源の出力電圧を制限する期間において、前記逆電流を検出するための逆電流検出動作から前記過電流を検出するための過電流検出動作に変更する、
スイッチング電源。 A switching power supply that converts voltage according to a synchronous rectification method,
a first transistor;
a second transistor connected in series with the first transistor and arranged on a lower voltage side than the first transistor;
a control circuit for controlling on/off of the first transistor and the second transistor;
A current detection circuit that turns off the second transistor when a reverse current flowing through the second transistor is detected, or when an overcurrent in which the magnitude of the reverse current is equal to or greater than a first threshold is detected. and,
with
The current detection circuit performs an overcurrent detection operation for detecting the overcurrent from a reverse current detection operation for detecting the reverse current in a period in which the output voltage of the switching power supply is limited after the switching power supply is activated. change to
switching power supply.
請求項１に記載のスイッチング電源。 The current detection circuit gradually increases the first threshold after changing to the overcurrent detection operation.
The switching power supply according to claim 1.
前記過電流検出回路は、
第１のコンデンサを備え、
前記スイッチング電源の起動から所定時間が経過するまで、前記第１のコンデンサに電荷を蓄積せず、
前記スイッチング電源の起動から前記所定時間が経過した後、前記第１のコンデンサに電荷を蓄積し、
前記第１のコンデンサの電圧が、前記第１の閾値に対応する、
請求項１又は２に記載のスイッチング電源。 The current detection circuit includes an overcurrent detection circuit that performs the overcurrent detection operation,
The overcurrent detection circuit is
comprising a first capacitor;
without accumulating electric charge in the first capacitor until a predetermined time has elapsed since the switching power supply was activated;
After the predetermined time has elapsed since the switching power supply was started, electric charge is accumulated in the first capacitor;
the voltage of the first capacitor corresponds to the first threshold;
The switching power supply according to claim 1 or 2.
前記第１のコンデンサの電圧又は過電流の最大許容電流に対応する第１の基準電圧を第１の入力電圧とし、前記第２のトランジスタの電流に対応する第１の電圧を第２の入力電圧とする差動増幅回路を含み、
前記第１の電圧が前記第１のコンデンサの電圧又は前記第１の基準電圧より高い場合における前記差動増幅回路の出力に基づいて、前記第２のトランジスタをオフに制御する制御信号を出力し、
前記第１の電圧が前記第１のコンデンサの電圧又は前記第１の基準電圧より低い場合における前記差動増幅回路の出力に基づいて、前記第２のトランジスタをオフに制御する制御信号を出力しない、
請求項３に記載のスイッチング電源。 The overcurrent detection circuit is
A first reference voltage corresponding to the voltage of the first capacitor or the maximum allowable current of the overcurrent is defined as a first input voltage, and the first voltage corresponding to the current of the second transistor is defined as a second input voltage. including a differential amplifier circuit with
outputting a control signal for turning off the second transistor based on the output of the differential amplifier circuit when the first voltage is higher than the voltage of the first capacitor or the first reference voltage; ,
A control signal for turning off the second transistor is not output based on the output of the differential amplifier circuit when the first voltage is lower than the voltage of the first capacitor or the first reference voltage. ,
The switching power supply according to claim 3.
前記逆電流検出回路は、
一端に第２の電圧が印加され、一定の電流が流れる第１の抵抗と、
ドレインが前記第１の抵抗の他端に接続される第３のトランジスタと、
一端に前記第２の電圧が印加され、前記一定の電流が流れる第２の抵抗と、
ドレインが前記第２の抵抗の他端に接続される第４のトランジスタと、
前記第１の抵抗と前記第３のトランジスタの接続点に第１の入力端子が接続され、前記第２の抵抗と前記第４のトランジスタの接続点に第２の入力端子が接続される比較器と、
を備え、
前記第３のトランジスタのソースの電圧は、前記第２のトランジスタを流れる逆電流に対応する、
請求項１～４のいずれか１項に記載のスイッチング電源。 The current detection circuit includes a reverse current detection circuit that performs the reverse current detection operation,
The reverse current detection circuit is
a first resistor to which a second voltage is applied at one end and a constant current flows;
a third transistor having a drain connected to the other end of the first resistor;
a second resistor, to one end of which the second voltage is applied and through which the constant current flows;
a fourth transistor having a drain connected to the other end of the second resistor;
A comparator having a first input terminal connected to a connection point between the first resistor and the third transistor, and a second input terminal connected to a connection point between the second resistor and the fourth transistor. and,
with
the voltage at the source of the third transistor corresponds to the reverse current through the second transistor;
A switching power supply according to any one of claims 1 to 4.
前記逆電流検出回路と前記過電流検出回路は、異なる回路で形成される、
請求項１～５のいずれか１項に記載のスイッチング電源。 The current detection circuit includes a reverse current detection circuit that performs the reverse current detection operation and an overcurrent detection circuit that performs the overcurrent detection operation,
The reverse current detection circuit and the overcurrent detection circuit are formed by different circuits,
A switching power supply according to any one of claims 1 to 5.
請求項６に記載のスイッチング電源。 The output signal of the reverse current detection circuit is selected until a predetermined time has passed since the switching power supply was started, and the output signal of the overcurrent detection circuit is selected after the predetermined time has passed since the switching power supply is started. further comprising a selection circuit;
The switching power supply according to claim 6.
前記過電流検出動作を行う過電流検出回路であり、
前記スイッチング電源の起動から所定時間が経過するまで、前記第１の閾値を値０とすることで前記逆電流検出動作を行い、
前記スイッチング電源の起動から前記所定時間が経過した後、前記第１の閾値を値０から徐々に大きくすることで前記過電流検出動作を行う、
請求項１～４のいずれか１項に記載のスイッチング電源。 The current detection circuit is
An overcurrent detection circuit that performs the overcurrent detection operation,
performing the reverse current detection operation by setting the first threshold to a value of 0 until a predetermined time has elapsed since the activation of the switching power supply;
After the predetermined time has elapsed since the switching power supply was activated, the overcurrent detection operation is performed by gradually increasing the first threshold from a value of 0.
A switching power supply according to any one of claims 1 to 4.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019197742A JP7306960B2 (en) | 2019-10-30 | 2019-10-30 | switching power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019197742A JP7306960B2 (en) | 2019-10-30 | 2019-10-30 | switching power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021072700A JP2021072700A (en) | 2021-05-06 |
| JP7306960B2 true JP7306960B2 (en) | 2023-07-11 |
Family
ID=75713852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019197742A Active JP7306960B2 (en) | 2019-10-30 | 2019-10-30 | switching power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7306960B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006262646A (en) | 2005-03-17 | 2006-09-28 | Ricoh Co Ltd | Step-down switching regulator |
| JP2015216779A (en) | 2014-05-12 | 2015-12-03 | 株式会社リコー | Dc/dc converter and power supply |
| JP2019068644A (en) | 2017-10-02 | 2019-04-25 | 新日本無線株式会社 | Switching power supply |
-
2019
- 2019-10-30 JP JP2019197742A patent/JP7306960B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006262646A (en) | 2005-03-17 | 2006-09-28 | Ricoh Co Ltd | Step-down switching regulator |
| JP2015216779A (en) | 2014-05-12 | 2015-12-03 | 株式会社リコー | Dc/dc converter and power supply |
| JP2019068644A (en) | 2017-10-02 | 2019-04-25 | 新日本無線株式会社 | Switching power supply |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021072700A (en) | 2021-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5354662B2 (en) | Switching regulator | |
| KR100913571B1 (en) | Switching regulator, control circuit of switching regulator, and method of controlling operation of switching regulator | |
| JP4810283B2 (en) | Switching control circuit | |
| KR100945437B1 (en) | Switching regulator | |
| JP4907275B2 (en) | Power supply device and operation control method thereof | |
| US7538526B2 (en) | Switching regulator, and a circuit and method for controlling the switching regulator | |
| JP5195182B2 (en) | Current mode control switching regulator | |
| JP5091027B2 (en) | Switching regulator | |
| US7843186B2 (en) | Switching regulator having high speed response | |
| JP2006262646A (en) | Step-down switching regulator | |
| JP2009219179A (en) | Current mode control type switching regulator | |
| JP2014107989A (en) | Dc-dc converter | |
| JP5375226B2 (en) | Synchronous rectification type switching regulator and operation control method thereof | |
| JP2013192423A (en) | Step-up switching power supply | |
| JP4548100B2 (en) | DC-DC converter | |
| JP4416689B2 (en) | Switching regulator and switching regulator output voltage switching method | |
| JP2008301672A (en) | Dc-dc converter | |
| JP6794250B2 (en) | Phase compensation circuit and DC / DC converter using it | |
| CN107086778B (en) | Low power standby mode for buck regulator | |
| JP6153732B2 (en) | Switching regulator | |
| JP5951358B2 (en) | Charging control circuit and charging circuit | |
| JP2009225642A (en) | Power supply apparatus and semiconductor integrated circuit apparatus | |
| US20090040677A1 (en) | Device and method of reducing inrush current | |
| JP5515390B2 (en) | Switching power supply | |
| JP7306960B2 (en) | switching power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220909 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230524 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230530 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230629 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7306960 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |