JP7305415B2 - 逆流防止装置、及び、逆流防止装置の制御方法 - Google Patents
逆流防止装置、及び、逆流防止装置の制御方法 Download PDFInfo
- Publication number
- JP7305415B2 JP7305415B2 JP2019080344A JP2019080344A JP7305415B2 JP 7305415 B2 JP7305415 B2 JP 7305415B2 JP 2019080344 A JP2019080344 A JP 2019080344A JP 2019080344 A JP2019080344 A JP 2019080344A JP 7305415 B2 JP7305415 B2 JP 7305415B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- nmos transistor
- input voltage
- voltage terminal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Description
入力電圧端子に印加された入力電圧を整流して、出力電圧を出力電圧端子に出力し、前記出力電圧端子から前記入力電圧端子への逆流を防止する逆流防止装置であって、
ソースが入力電圧端子に接続され且つドレインが出力電圧端子に接続されたnMOSトランジスタと、
前記nMOSトランジスタのソースとゲートとの間に接続され、オンすることにより前記nMOSトランジスタのソースとゲートとの間を導通し、一方、オフすることにより前記nMOSトランジスタのソースとゲートとの間を遮断する制御スイッチと、
前記入力電圧端子の前記入力電圧と前記出力電圧端子の前記出力電圧との間の電位差を監視し、この監視結果に基づいて前記出力電圧端子から前記入力電圧端子への逆流を防止するように前記制御スイッチを制御する逆電圧保護用電圧監視回路と、
前記入力電圧端子の前記入力電圧が供給されて駆動し、前記入力電圧に応じた振幅の発振信号を出力する発振回路と、
前記発振信号に応じて昇圧動作して前記入力電圧を昇圧し、得られた昇圧電圧をゲート電圧として前記nMOSトランジスタのゲートに出力する昇圧回路と、
前記入力電圧端子の前記入力電圧と前記出力電圧端子の前記出力電圧との間の電位差を監視し、この監視結果に基づいて前記発振回路の動作を制御する昇圧用電圧監視回路と、を備える
ことを特徴とする。
前記入力電圧端子の前記入力電圧と前記出力電圧端子の前記出力電圧との間の前記電位差は、前記nMOSトランジスタのドレインとソースとの間のドレイン・ソース電圧である
ことを特徴とする。
前記昇圧用電圧監視回路は、
前記昇圧回路が昇圧動作することで、前記ドレイン・ソース電圧が予め設定された下限閾値まで降下した場合には、その後、前記発振回路に前記発振信号の出力を停止させることにより、前記昇圧回路が昇圧動作を停止させ、
一方、前記昇圧回路が昇圧動作を停止することで、前記nMOSトランジスタの前記ドレイン・ソース電圧が前記下限閾値よりも高い予め設定された上限閾値まで上昇した場合には、その後、前記発振回路に前記発振信号を出力させることにより、前記昇圧回路を昇圧動作させる
ことを特徴とする。
前記発振回路が前記発振信号の出力を停止することにより前記昇圧回路が昇圧動作を停止して、前記ゲート電圧を降下させ、
一方、前記発振回路が出力する前記発振信号により前記昇圧回路が昇圧動作して、前記ゲート電圧を上昇させる
ことを特徴とする。
前記昇圧用電圧監視回路は、
前記昇圧回路の昇圧速度を増加させることで、前記ドレイン・ソース電圧が予め設定された下限閾値まで降下した場合には、その後、前記発振回路に前記発振信号の周波数を減少させることにより、前記昇圧回路の昇圧速度を減少させ、
一方、前記昇圧回路の昇圧速度を減少させることで、前記nMOSトランジスタの前記ドレイン・ソース電圧が前記下限閾値よりも高い予め設定された上限閾値まで上昇した場合には、その後、前記発振回路に前記発振信号の周波数を増加させることにより、前記昇圧回路の昇圧速度を増加させる
ことを特徴とする。
前記発振回路が出力する前記発振信号の周波数を予め設定された第1周波数にすることにより前記昇圧回路の昇圧速度が減少して、前記ゲート電圧を降下させ、
一方、前記発振回路が出力する前記発振信号の周波数を前記第1周波数よりも高い予め設定された第2周波数にすることにより前記昇圧回路の昇圧速度が増加して、前記ゲート電圧を上昇させる
ことを特徴とする。
前記ドレイン・ソース電圧が前記下限閾値まで降下した場合には、前記ゲート電圧を降下させることで、前記nMOSトランジスタのオン抵抗が増加して、前記ドレイン・ソース電圧を上昇させ、
一方、前記ドレイン・ソース電圧が前記上限閾値まで上昇した場合には、前記ゲート電圧を上昇させることで、前記nMOSトランジスタのオン抵抗が減少して、前記ドレイン・ソース電圧を降下させることで、前記入力電圧端子の前記入力電圧と前記出力電圧端子の前記出力電圧との間の電位差を所定の範囲内に制御する
ことを特徴とする。
前記逆電圧保護用電圧監視回路は、
前記出力電圧端子の前記出力電圧が、前記入力電圧端子の前記入力電圧よりも予め設定された逆電圧保護用閾値電圧以上高い場合には、前記制御スイッチをオンして、前記nMOSトランジスタを強制的にオフさせ、
一方、前記出力電圧端子の前記出力電圧が、前記入力電圧端子の前記入力電圧よりも前記逆電圧保護用閾値電圧以上高くない場合には、前記制御スイッチをオフする
ことを特徴とする。
前記昇圧用電圧監視回路は、
第1入力に前記nMOSトランジスタのソース電圧が入力され、第2入力に前記nMOSトランジスタのドレイン電圧が入力され、出力信号を前記発振回路に出力する第1のオペアンプであり、
前記発振回路は、前記第1のオペアンプが出力した出力信号に応じて、発振信号を出力する
ことを特徴とする。
前記逆電圧保護用電圧監視回路は、
第1入力に前記nMOSトランジスタのソース電圧が入力され、第2入力に前記nMOSトランジスタのドレイン電圧が入力され、出力信号を前記制御スイッチSWに出力する第2のオペアンプであり、
前記制御スイッチSWは、前記第2のオペアンプが出力した出力信号に応じて、オン又はオフに切り換えられる
ことを特徴とする。
前記nMOSトランジスタは、アノードが前記ソースに接続され且つカソードが前記ドレインに接続されたボディダイオードを含む
ことを特徴とする。
前記入力電圧端子の前記入力電圧と前記出力電圧端子の前記出力電圧との間の電位差が、前記上限閾値と前記下限閾値との間にある場合に、前記昇圧回路は、前記nMOSトランジスタのゲート電圧VGが前記nMOSトランジスタの閾値電圧以上になるように制御している
ことを特徴とする。
前記入力電圧端子には、直流電圧を出力するバッテリが接続され、前記出力電圧端子には、負荷が接続される
ことを特徴とする。
前記出力電圧端子に接続された前記負荷が大きい場合には、前記nMOSトランジスタのドレイン・ソース電圧が上昇することで、ゲート電圧は高くなり、
一方、前記出力電圧端子に接続された前記負荷が小さい場合には、前記nMOSトランジスタのドレイン・ソース電圧が降下することで、前記発振回路が停止する時間が増加して、前記発振回路の消費電力が削減される
ことを特徴とする。
前記昇圧用電圧監視回路は、
前記昇圧回路が昇圧動作することで、前記ドレイン・ソース電圧が予め設定された下限閾値まで降下した場合には、その後、前記発振回路に前記発振信号の出力を停止させることにより、前記昇圧回路が昇圧動作を停止させ、
一方、前記昇圧回路が昇圧動作を停止することで、前記nMOSトランジスタの前記ドレイン・ソース電圧が前記下限閾値よりも高い予め設定された上限閾値まで上昇した場合には、その後、前記発振回路に前記発振信号を出力させることにより、前記昇圧回路を昇圧動作させる
ことを特徴とする。
前記昇圧用電圧監視回路は、
前記昇圧回路が昇圧動作することで、前記ドレイン・ソース電圧が予め設定された下限閾値まで降下した場合には、その後、前記発振回路に前記発振信号の出力を停止させることにより、前記昇圧回路が昇圧動作を停止させ、
一方、前記昇圧回路が昇圧動作を停止することで、前記nMOSトランジスタの前記ドレイン・ソース電圧が前記下限閾値よりも高い予め設定された上限閾値まで上昇した場合には、その後、前記発振回路に前記発振信号を出力させることにより、前記昇圧回路を昇圧動作させる
ことを特徴とする。
そして、入力電圧端子TINは、例えば、直流電圧を出力するバッテリ(図示せず)が接続されるようになっている。
TIN 入力電圧端子
TOUT 出力電圧端子
Tr nMOSトランジスタ
SW 制御スイッチ
Y 逆電圧保護用電圧監視回路
OSC 発振回路
BC 昇圧回路
X 昇圧用電圧監視回路
COMP1 第1のオペアンプ
COMP2 第2のオペアンプ
VIN 入力電圧
VOUT 出力電圧
Claims (15)
- 入力電圧端子に印加された入力電圧を整流して、出力電圧を出力電圧端子に出力し、前記出力電圧端子から前記入力電圧端子への逆流を防止する逆流防止装置であって、
ソースが入力電圧端子に接続され且つドレインが出力電圧端子に接続されたnMOSトランジスタと、
前記nMOSトランジスタのソースとゲートとの間に接続され、オンすることにより前記nMOSトランジスタのソースとゲートとの間を導通し、一方、オフすることにより前記nMOSトランジスタのソースとゲートとの間を遮断する制御スイッチと、
前記入力電圧端子の前記入力電圧と前記出力電圧端子の前記出力電圧との間の電位差を監視し、この監視結果に基づいて前記出力電圧端子から前記入力電圧端子への逆流を防止するように前記制御スイッチを制御する逆電圧保護用電圧監視回路と、
前記入力電圧端子の前記入力電圧が供給されて駆動し、前記入力電圧に応じた振幅の発振信号を出力する発振回路と、
前記発振信号に応じて昇圧動作して前記入力電圧を昇圧し、得られた昇圧電圧をゲート電圧として前記nMOSトランジスタのゲートに出力する昇圧回路と、
前記入力電圧端子の前記入力電圧と前記出力電圧端子の前記出力電圧との間の電位差を監視し、この監視結果に基づいて前記発振回路の動作を制御する昇圧用電圧監視回路と、を備えるものであり、
前記昇圧用電圧監視回路は、
前記昇圧回路の昇圧速度を増加させることで、前記電位差が予め設定された下限閾値まで降下した場合には、その後、前記発振回路に前記発振信号の周波数を減少させることにより、前記昇圧回路の昇圧速度を減少させ、
一方、前記昇圧回路の昇圧速度を減少させることで、前記電位差が前記下限閾値よりも高い予め設定された上限閾値まで上昇した場合には、その後、前記発振回路に前記発振信号の周波数を増加させることにより、前記昇圧回路の昇圧速度を増加させる
ことを特徴とする逆流防止装置。 - 前記入力電圧端子の前記入力電圧と前記出力電圧端子の前記出力電圧との間の前記電位差は、前記nMOSトランジスタのドレインとソースとの間のドレイン・ソース電圧である
ことを特徴とする請求項1に記載の逆流防止装置。 - 前記昇圧用電圧監視回路は、
前記昇圧回路が昇圧動作することで、前記ドレイン・ソース電圧が予め設定された下限閾値まで降下した場合には、その後、前記発振回路に前記発振信号の出力を停止させることにより、前記昇圧回路が昇圧動作を停止させ、
一方、前記昇圧回路が昇圧動作を停止することで、前記nMOSトランジスタの前記ドレイン・ソース電圧が前記下限閾値よりも高い予め設定された上限閾値まで上昇した場合には、その後、前記発振回路に前記発振信号を出力させることにより、前記昇圧回路を昇圧動作させる
ことを特徴とする請求項2に記載の逆流防止装置。 - 前記発振回路が前記発振信号の出力を停止することにより前記昇圧回路が昇圧動作を停止して、前記ゲート電圧を降下させ、
一方、前記発振回路が出力する前記発振信号により前記昇圧回路が昇圧動作して、前記ゲート電圧を上昇させる
ことを特徴とする請求項3に記載の逆流防止装置。 - 前記発振回路が出力する前記発振信号の周波数を予め設定された第1周波数にすることにより前記昇圧回路の昇圧速度が減少して、前記ゲート電圧を降下させ、
一方、前記発振回路が出力する前記発振信号の周波数を前記第1周波数よりも高い予め設定された第2周波数にすることにより前記昇圧回路の昇圧速度が増加して、前記ゲート電圧を上昇させる
ことを特徴とする請求項1に記載の逆流防止装置。 - 前記ドレイン・ソース電圧が前記下限閾値まで降下した場合には、前記ゲート電圧を降下させることで、前記nMOSトランジスタのオン抵抗が増加して、前記ドレイン・ソース電圧を上昇させ、
一方、前記ドレイン・ソース電圧が前記上限閾値まで上昇した場合には、前記ゲート電圧を上昇させることで、前記nMOSトランジスタのオン抵抗が減少して、前記ドレイン・ソース電圧を降下させることで、前記入力電圧端子の前記入力電圧と前記出力電圧端子の前記出力電圧との間の電位差を所定の範囲内に制御する
ことを特徴とする請求項2又は3に記載の逆流防止装置。 - 前記逆電圧保護用電圧監視回路は、
前記出力電圧端子の前記出力電圧が、前記入力電圧端子の前記入力電圧よりも予め設定された逆電圧保護用閾値電圧以上高い場合には、前記制御スイッチをオンして、前記nMOSトランジスタを強制的にオフさせ、
一方、前記出力電圧端子の前記出力電圧が、前記入力電圧端子の前記入力電圧よりも前記逆電圧保護用閾値電圧以上高くない場合には、前記制御スイッチをオフする
ことを特徴とする請求項4に記載の逆流防止装置。 - 前記昇圧用電圧監視回路は、
第1入力に前記nMOSトランジスタのソース電圧が入力され、第2入力に前記nMOSトランジスタのドレイン電圧が入力され、出力信号を前記発振回路に出力する第1のオペアンプであり、
前記発振回路は、前記第1のオペアンプが出力した出力信号に応じて、発振信号を出力する
ことを特徴とする請求項3に記載の逆流防止装置。 - 前記逆電圧保護用電圧監視回路は、
第1入力に前記nMOSトランジスタのソース電圧が入力され、第2入力に前記nMOSトランジスタのドレイン電圧が入力され、出力信号を前記制御スイッチSWに出力する第2のオペアンプであり、
前記制御スイッチSWは、前記第2のオペアンプが出力した出力信号に応じて、オン又はオフに切り換えられる
ことを特徴とする請求項3に記載の逆流防止装置。 - 前記nMOSトランジスタは、アノードが前記ソースに接続され且つカソードが前記ドレインに接続されたボディダイオードを含む
ことを特徴とする請求項3に記載の逆流防止装置。 - 前記入力電圧端子の前記入力電圧と前記出力電圧端子の前記出力電圧との間の電位差が、前記上限閾値と前記下限閾値との間にある場合に、前記昇圧回路は、前記nMOSトランジスタのゲート電圧VGが前記nMOSトランジスタの閾値電圧以上になるように制御している
ことを特徴とする請求項3に記載の逆流防止装置。 - 前記入力電圧端子には、直流電圧を出力するバッテリが接続され、前記出力電圧端子には、負荷が接続される
ことを特徴とする請求項3に記載の逆流防止装置。 - 前記出力電圧端子に接続された前記負荷が大きい場合には、前記nMOSトランジスタのドレイン・ソース電圧が上昇することで、ゲート電圧は高くなり、
一方、前記出力電圧端子に接続された前記負荷が小さい場合には、前記nMOSトランジスタのドレイン・ソース電圧が降下することで、前記発振回路が停止する時間が増加して、前記発振回路の消費電力が削減される
ことを特徴とする請求項12に記載の逆流防止装置。 - 入力電圧端子に印加された入力電圧を整流して、出力電圧を出力電圧端子に出力し、前記出力電圧端子から前記入力電圧端子への逆流を防止する逆流防止装置であって、ソースが入力電圧端子に接続され且つドレインが出力電圧端子に接続されたnMOSトランジスタと、前記nMOSトランジスタのソースとゲートとの間に接続され、オンすることにより前記nMOSトランジスタのソースとゲートとの間を導通し、一方、オフすることにより前記nMOSトランジスタのソースとゲートとの間を遮断する制御スイッチと、前記入力電圧端子の前記入力電圧と前記出力電圧端子の前記出力電圧との間の電位差を監視し、この監視結果に基づいて前記出力電圧端子から前記入力電圧端子への逆流を防止するように前記制御スイッチを制御する逆電圧保護用電圧監視回路と、前記入力電圧端子の前記入力電圧が供給されて駆動し、前記入力電圧に応じた振幅の発振信号を出力する発振回路と、前記発振信号に応じて昇圧動作して前記入力電圧を昇圧し、得られた昇圧電圧をゲート電圧として前記nMOSトランジスタのゲートに出力する昇圧回路と、前記入力電圧端子の前記入力電圧と前記出力電圧端子の前記出力電圧との間の電位差を監視し、この監視結果に基づいて前記発振回路の動作を制御する昇圧用電圧監視回路と、を備える逆流防止装置の制御方法であって、
前記昇圧用電圧監視回路は、
前記昇圧回路の昇圧速度を増加させることで、前記電位差が予め設定された下限閾値まで降下した場合には、その後、前記発振回路に前記発振信号の周波数を減少させることにより、前記昇圧回路の昇圧速度を減少させ、
一方、前記昇圧回路の昇圧速度を減少させることで、前記電位差が前記下限閾値よりも高い予め設定された上限閾値まで上昇した場合には、その後、前記発振回路に前記発振信号の周波数を増加させることにより、前記昇圧回路の昇圧速度を増加させる
ことを特徴とする逆流防止装置の制御方法。 - 前記入力電圧端子の前記入力電圧と前記出力電圧端子の前記出力電圧との間の前記電位差は、前記nMOSトランジスタのドレインとソースとの間のドレイン・ソース電圧である
ことを特徴とする請求項14に記載の逆流防止装置の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019080344A JP7305415B2 (ja) | 2019-04-19 | 2019-04-19 | 逆流防止装置、及び、逆流防止装置の制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019080344A JP7305415B2 (ja) | 2019-04-19 | 2019-04-19 | 逆流防止装置、及び、逆流防止装置の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020178480A JP2020178480A (ja) | 2020-10-29 |
JP7305415B2 true JP7305415B2 (ja) | 2023-07-10 |
Family
ID=72936043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019080344A Active JP7305415B2 (ja) | 2019-04-19 | 2019-04-19 | 逆流防止装置、及び、逆流防止装置の制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7305415B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116544904B (zh) * | 2023-07-04 | 2023-09-22 | 浙江大学 | 低压差检测防反灌保护电路、负载开关芯片及电源*** |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020050853A1 (en) | 2000-10-27 | 2002-05-02 | Mitsuru Hosoki | Stabilized power circuit |
JP2009194791A (ja) | 2008-02-18 | 2009-08-27 | Mitsubishi Electric Corp | 一方向導通装置 |
US20100164289A1 (en) | 2008-12-31 | 2010-07-01 | Linear Technology Corporation | Method and system for voltage independent power supply load sharing |
-
2019
- 2019-04-19 JP JP2019080344A patent/JP7305415B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020050853A1 (en) | 2000-10-27 | 2002-05-02 | Mitsuru Hosoki | Stabilized power circuit |
JP2002132358A (ja) | 2000-10-27 | 2002-05-10 | Sharp Corp | 安定化電源回路 |
JP2009194791A (ja) | 2008-02-18 | 2009-08-27 | Mitsubishi Electric Corp | 一方向導通装置 |
US20100164289A1 (en) | 2008-12-31 | 2010-07-01 | Linear Technology Corporation | Method and system for voltage independent power supply load sharing |
Also Published As
Publication number | Publication date |
---|---|
JP2020178480A (ja) | 2020-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5330962B2 (ja) | Dc−dcコンバータ | |
JP4319661B2 (ja) | パルス幅変調モードおよび低ドロップアウト待機モードを備えるデュアルモード電圧調整器 | |
US9263943B2 (en) | Power supply circuit and display device | |
US7339360B2 (en) | Switching voltage regulator with an improved range of input voltage | |
US9543826B2 (en) | Audible noise avoiding circuit and DC-DC boost converter having the same | |
US20140375376A1 (en) | Adaptive mos transistor gate driver and method therefor | |
EP2933911B1 (en) | Switching mode power supply with negative current clocking | |
JP2007252185A (ja) | 低細流モード動作の可能なスイッチング型電圧調整器 | |
KR102575945B1 (ko) | 스위칭 레귤레이터 | |
KR20080075496A (ko) | 고정된 주파수 작동에서의 스위칭 레귤레이터 듀티 사이클제어 | |
JP2008072872A (ja) | スイッチングレギュレータ | |
JP5728415B2 (ja) | 動作制御回路、dc−dcコンバータ制御回路及びdc−dcコンバータ | |
JP2011061891A (ja) | 負荷駆動回路 | |
JP5825433B2 (ja) | スイッチング電源装置 | |
JP7305415B2 (ja) | 逆流防止装置、及び、逆流防止装置の制御方法 | |
CN110574273B (zh) | 控制电路以及理想二极管电路 | |
US9800149B2 (en) | Switching regulator | |
US8692536B2 (en) | Switching regulator with short-circuit detection circuit | |
JP2007189771A (ja) | 電源装置 | |
US20140375285A1 (en) | Dc-dc boost converter | |
JP2010158116A (ja) | Dc−dcコンバータ | |
KR102575944B1 (ko) | 스위칭 레귤레이터 | |
JP4326427B2 (ja) | 同期整流回路及びこれを用いたスイッチング電源 | |
US20140184279A1 (en) | Drive circuit and semiconductor device | |
US10333400B2 (en) | Boost DC-DC converter including a switching element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230530 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230628 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7305415 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |