JP7295532B2 - Semiconductor module manufacturing method - Google Patents

Semiconductor module manufacturing method Download PDF

Info

Publication number
JP7295532B2
JP7295532B2 JP2019152355A JP2019152355A JP7295532B2 JP 7295532 B2 JP7295532 B2 JP 7295532B2 JP 2019152355 A JP2019152355 A JP 2019152355A JP 2019152355 A JP2019152355 A JP 2019152355A JP 7295532 B2 JP7295532 B2 JP 7295532B2
Authority
JP
Japan
Prior art keywords
mold
cavity
primer
assembly
opened
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019152355A
Other languages
Japanese (ja)
Other versions
JP2021034527A (en
Inventor
智 高萩
大我 土井
雄介 三浦
智之 平野
研弥 山浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Nagano Automation Co Ltd
Original Assignee
Denso Corp
Nagano Automation Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Nagano Automation Co Ltd filed Critical Denso Corp
Priority to JP2019152355A priority Critical patent/JP7295532B2/en
Publication of JP2021034527A publication Critical patent/JP2021034527A/en
Application granted granted Critical
Publication of JP7295532B2 publication Critical patent/JP7295532B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本明細書に開示の技術は、半導体モジュールの製造方法に関する。 The technology disclosed in this specification relates to a method for manufacturing a semiconductor module.

特許文献１には、リードフレームと半導体チップを有する組立品にプライマを塗布する技術が開示されている。プライマを塗布した後に、組立品を樹脂で封止する。プライマを用いることで、樹脂を組立品に強く接続することができる。 Patent Document 1 discloses a technique of applying a primer to an assembly having a lead frame and a semiconductor chip. After applying the primer, the assembly is sealed with resin. By using a primer, the resin can be strongly attached to the assembly.

特開２０１６－１２２７１９号公報JP 2016-122719 A

型を用いてプライマを塗布する技術がある。この技術では、組立品の一部が型のキャビティ（空洞部）の内部に配置されるように組立品を型に設置し、キャビティにプライマを充填することで組立品の一部（すなわち、キャビティの内部に配置された部分）にプライマを塗布する。その後、キャビティからプライマを排出し、型を開いて組立品を取り出す。この技術では、型を開くときに、型に付着しているプライマがキャビティの外部に飛散し、組立品のプライマを塗布すべきでない部分（キャビティの外部に配置された部分）にプライマが付着する場合があった。本明細書では、型を開くときに、キャビティの外部へのプライマの飛散を抑制する技術を提案する。 There is a technique of applying a primer using a mold. In this technique, the assembly is placed in a mold so that part of the assembly is located inside the cavity of the mold, and the cavity is filled with a primer to remove the part of the assembly (i.e., the cavity). the part located inside the ). The primer is then ejected from the cavity and the mold is opened to remove the assembly. In this technology, when the mold is opened, the primer adhering to the mold scatters outside the cavity, and the primer adheres to the part of the assembly that should not be coated with the primer (the part located outside the cavity). there was a case. This specification proposes a technique for suppressing the scattering of the primer to the outside of the cavity when the mold is opened.

本明細書が開示する半導体モジュールの製造方法は、第１～第４工程を有する。前記第１工程は、リードフレームと前記リードフレームに実装された半導体チップとを有する組立品をキャビティを有する型に設置する工程である。第１工程では、前記組立品の前記半導体チップを含む部分である第１部分が前記キャビティの内部に配置されるとともに前記組立品の第２部分が前記キャビティの外部に配置されるように前記型を閉じる。前記第２工程では、前記キャビティにプライマを充填して前記第１部分にプライマを塗布する。前記第３工程では、前記キャビティからプライマを排出する。前記第４工程では、前記キャビティの内部の圧力を負圧にした状態で前記型を開く。 The method of manufacturing a semiconductor module disclosed in this specification has first to fourth steps. The first step is a step of placing an assembly having a lead frame and a semiconductor chip mounted on the lead frame in a mold having a cavity. In the first step, the mold is arranged such that a first portion, which is a portion of the assembly including the semiconductor chip, is arranged inside the cavity and a second portion of the assembly is arranged outside the cavity. close. In the second step, the cavity is filled with a primer and the first portion is coated with the primer. In the third step, the primer is discharged from the cavity. In the fourth step, the mold is opened while the pressure inside the cavity is reduced to a negative pressure.

この製造方法では、組立品の第１部分がキャビティの内部に配置され、組立品の第２部分がキャビティの外部に配置された状態で、キャビティにプライマを充填する。これによって、第２部分にプライマを塗布することなく、第１部分にプライマを塗布する。その後、キャビティからプライマを排出し、型を開く。型を開くときに、型に付着しているプライマが飛散する。この製造方法では、キャビティの内部の圧力を負圧にした状態で型を開くため、型を開くときにキャビティの外部からキャビティの内部に向かって空気が流入する。このようにキャビティ内に空気が流入することで、型を開くときに飛散するプライマが、キャビティの外部に向かって飛散することを抑制することができる。このため、型を開くときに、組立品の第２部分にプライマが付着することを抑制することができる。 In this manufacturing method, the cavity is filled with a primer while the first part of the assembly is placed inside the cavity and the second part of the assembly is placed outside the cavity. Thereby, the primer is applied to the first portion without applying the primer to the second portion. The primer is then ejected from the cavity and the mold is opened. When the mold is opened, the primer adhering to the mold is scattered. In this manufacturing method, since the mold is opened while the pressure inside the cavity is set to a negative pressure, air flows from the outside of the cavity toward the inside of the cavity when the mold is opened. By allowing air to flow into the cavity in this way, it is possible to suppress the primer that scatters when the mold is opened from scattering toward the outside of the cavity. Therefore, it is possible to prevent the primer from adhering to the second portion of the assembly when the mold is opened.

リードフレームの斜視図。3 is a perspective view of a lead frame; FIG. 半導体チップ実装後のリードフレームの斜視図。FIG. 4 is a perspective view of a lead frame after mounting a semiconductor chip; ワイヤーボンディング後のリードフレームの斜視図。The perspective view of the lead frame after wire bonding. 電極板実装後のリードフレームの斜視図。FIG. 4 is a perspective view of the lead frame after mounting the electrode plate; 開いた状態の金型の断面図。Sectional view of the mold in an open state. 閉じた状態の金型の断面図。Sectional view of the mold in a closed state. プライマを充填した状態の金型の断面図。FIG. 4 is a cross-sectional view of a mold filled with a primer; プライマを排出した後の金型の断面図。Sectional view of the mold after the primer is discharged. 金型を開く工程を示す断面図。Sectional drawing which shows the process of opening a metal mold|die. 金型を開くときの上型の移動速度を示すグラフ。A graph showing the moving speed of the upper mold when opening the mold. プライマの飛散発生率を示すグラフ。Graph showing the incidence of primer scattering. 樹脂成型後のリードフレームの斜視図。The perspective view of the lead frame after resin molding. 切削工程後のリードフレームの斜視図。The perspective view of the lead frame after a cutting process. 半導体モジュールの斜視図。1 is a perspective view of a semiconductor module; FIG.

実施形態の製造方法では、図１に示すリードフレーム１２から半導体モジュールを製造する。図１に示すように、リードフレーム１２は、２つの放熱板１４ａ、１４ｂと、放熱板１４ａ、１４ｂの周囲に配置された複数の端子１６を有している。端子１６には、大電流が流れるメイン端子１６ａと、小電流が流れる信号端子１６ｂが含まれる。各放熱板１４と各端子１６は、タイバー１５によって互いに接続されている。 In the manufacturing method of the embodiment, a semiconductor module is manufactured from the lead frame 12 shown in FIG. As shown in FIG. 1, the lead frame 12 has two heat sinks 14a and 14b and a plurality of terminals 16 arranged around the heat sinks 14a and 14b. The terminals 16 include a main terminal 16a through which a large current flows and a signal terminal 16b through which a small current flows. Each heat sink 14 and each terminal 16 are connected to each other by tie bars 15 .

まず、図２に示すように、放熱板１４ａ、１４ｂのそれぞれの上面に、半導体チップ１８ａ、１８ｂ、２０ａ、２０ｂを実装する。半導体チップ１８ａ、１８ｂは、ＩＧＢＴ（insulated gate bipolar transistor）を内蔵する半導体チップである。半導体チップ２０ａ、２０ｂは、ダイオードを内蔵する半導体チップである。ここでは、半導体チップ１８ａ、２０ａの下面電極を、はんだによって、放熱板１４ａの上面に接続する。また、半導体チップ１８ｂ、２０ｂの下面電極を、はんだによって、放熱板１４ｂの上面に接続する。次に、図３に示すように、ワイヤーボンディングを行うことによって、ワイヤー２２を介して半導体チップ１８ａ、１８ｂを対応する信号端子１６ｂに接続する。次に、図４に示すように、半導体チップ１８ａ、２０ａ上に電極板２４ａを固定するとともに、半導体チップ１８ｂ、２０ｂ上に電極板２４ｂを固定する。ここでは、電極板２４ａの下面を、はんだによって、半導体チップ１８ａ、２０ａの上面電極に接続する。また、電極板２４ｂの下面を、はんだによって、半導体チップ１８ｂ、２０ｂの上面電極に接続する。以下では、図４に示す部品全体を、組立品３０という。 First, as shown in FIG. 2, semiconductor chips 18a, 18b, 20a, and 20b are mounted on the upper surfaces of heat sinks 14a and 14b, respectively. The semiconductor chips 18a and 18b are semiconductor chips containing IGBTs (insulated gate bipolar transistors). The semiconductor chips 20a and 20b are semiconductor chips containing diodes. Here, the lower surface electrodes of the semiconductor chips 18a and 20a are connected to the upper surface of the radiator plate 14a by soldering. Also, the lower surface electrodes of the semiconductor chips 18b and 20b are connected to the upper surface of the radiator plate 14b by soldering. Next, as shown in FIG. 3, the semiconductor chips 18a and 18b are connected to the corresponding signal terminals 16b through wires 22 by wire bonding. Next, as shown in FIG. 4, the electrode plate 24a is fixed on the semiconductor chips 18a and 20a, and the electrode plate 24b is fixed on the semiconductor chips 18b and 20b. Here, the lower surface of the electrode plate 24a is connected to the upper surface electrodes of the semiconductor chips 18a and 20a by soldering. Also, the lower surface of the electrode plate 24b is connected to the upper surface electrodes of the semiconductor chips 18b and 20b by soldering. In the following, the entire parts shown in FIG. 4 will be referred to as assembly 30 .

次に、組立品３０に対してプライマを塗布する。プライマを塗布する工程では、図５、６に示す金型１００を使用する。金型１００は、上型１０２と下型１０４を有している。上型１０２は、下型１０４に対して相対的に上下動することができる。例えば、下型１０４が固定されているとともに上型１０２が上下に移動する構成とすることができる。上型１０２は、キャビティ面１０２ａ、パッキン１０４ａ、及び、ゲート１０６ａを有している。下型１０４は、キャビティ面１０２ｂ、パッキン１０４ｂ、及び、ゲート１０６ｂを有している。上型１０２を下型１０４に向かって移動させると、図６に示すように金型１００が閉じる。金型１００が閉じた状態では、キャビティ面１０２ａ、１０２ｂによって囲まれたキャビティ１１０（空洞部）が形成される。また、この状態では、キャビティ１１０の外側に、空間１１２が形成される。ゲート１０６ａ、１０６ｂは、キャビティ１１０に繋がる流路である。パッキン１０４ａ、１０４ｂは、金型のシール面に配置されている。 A primer is then applied to the assembly 30 . A mold 100 shown in FIGS. 5 and 6 is used in the step of applying the primer. The mold 100 has an upper mold 102 and a lower mold 104 . The upper mold 102 can move up and down relative to the lower mold 104 . For example, a configuration in which the lower mold 104 is fixed and the upper mold 102 moves up and down can be employed. Upper mold 102 has cavity surface 102a, packing 104a, and gate 106a. The lower mold 104 has a cavity surface 102b, a packing 104b and a gate 106b. Moving the upper mold 102 toward the lower mold 104 closes the mold 100 as shown in FIG. When the mold 100 is closed, a cavity 110 (hollow portion) surrounded by cavity surfaces 102a and 102b is formed. Also, in this state, a space 112 is formed outside the cavity 110 . Gates 106 a and 106 b are flow paths that connect to cavity 110 . Packings 104a and 104b are arranged on the sealing surfaces of the mold.

プライマ塗布工程では、まず、図５に示すように金型１００を開いた状態で、金型１００の内部に組立品３０を設置する。より詳細には、下型１０４の上に組立品３０を載置する。このとき、組立品３０のうち、半導体チップ１８ａ、１８ｂ、２０ａ、２０ｂ、放熱板１４ａ、１４ｂ、及び、電極板２４ａ、２４ｂを含む部分（以下、第１部分３１という）がキャビティ面１０２ｂの上部に位置するように組立品３０を載置する。また、組立品３０のうち、各端子１６の先端部（放熱板１４ａ、１４ｂの反対側の端部）を含む部分（以下、第２部分３２という）がキャビティ面１０２ｂの外側（パッキン１０４ｂよりも外側）に位置するように載置する。このように組立品３０を設置した状態で、図６に示すように、金型１００を閉じる。すると、上型１０２のパッキン１０４ａが組立品３０に接触する。組立品３０は、パッキン１０４ａとパッキン１０４ｂによって挟まれて固定される。また、パッキン１０４ａとパッキン１０４ｂが組立品３０に接触することで、金型１００の内部が、キャビティ１１０と空間１１２に分割される。キャビティ１１０内に組立品３０の第１部分３１が配置され、空間１１２内に組立品３０の第２部分３２が配置された状態となる。 In the primer application step, first, the assembly 30 is placed inside the mold 100 with the mold 100 opened as shown in FIG. More specifically, the assembly 30 is placed on the lower mold 104 . At this time, a portion of the assembly 30 including the semiconductor chips 18a, 18b, 20a, 20b, the heat sinks 14a, 14b, and the electrode plates 24a, 24b (hereinafter referred to as a first portion 31) is above the cavity surface 102b. The assembly 30 is placed so that it is positioned at . In the assembly 30, a portion (hereinafter referred to as a second portion 32) including the tip of each terminal 16 (the opposite end of the heat sinks 14a and 14b) is located outside the cavity surface 102b (more than the packing 104b). outside). With the assembly 30 thus installed, the mold 100 is closed as shown in FIG. Then, the packing 104a of the upper die 102 comes into contact with the assembly 30. As shown in FIG. The assembly 30 is sandwiched and fixed by the packing 104a and the packing 104b. Moreover, the inside of the mold 100 is divided into a cavity 110 and a space 112 by the packing 104a and the packing 104b coming into contact with the assembly 30 . A first portion 31 of the assembly 30 is placed in the cavity 110 and a second portion 32 of the assembly 30 is placed in the space 112 .

次に、図７に示すように、ゲート１０６ａ、１０６ｂからキャビティ１１０内にプライマ１２０を導入することで、組立品３０の第１部分３１の表面全体にプライマ１２０を塗布する。その後、図８に示すように、キャビティ１１０内のプライマ１２０をゲート１０６ａ、１０６ｂから外部に排出する。その結果、組立品３０の第１部分３１がプライマ１２０でコーティングされた状態となる。キャビティ１１０からプライマ１２０を排出したら、ゲート１０６ａ、１０６ｂからキャビティ１１０内のガスを吸気することによってキャビティ１１０内を減圧する。これによって、キャビティ１１０内が負圧（すなわち、大気圧よりも低い圧力）に保持される。キャビティ１１０の外部の空間１１２内の圧力は、大気圧と略等しい。したがって、キャビティ１１０内の圧力は、空間１１２内の圧力よりも低い。 Next, as shown in FIG. 7, the primer 120 is applied to the entire surface of the first portion 31 of the assembly 30 by introducing the primer 120 into the cavity 110 through the gates 106a and 106b. After that, as shown in FIG. 8, the primer 120 in the cavity 110 is discharged outside through the gates 106a and 106b. As a result, the first portion 31 of the assembly 30 is coated with the primer 120 . After the primer 120 is discharged from the cavity 110, the gas inside the cavity 110 is sucked through the gates 106a and 106b to reduce the pressure inside the cavity 110. As shown in FIG. This keeps the inside of the cavity 110 at a negative pressure (that is, a pressure lower than the atmospheric pressure). The pressure in space 112 outside cavity 110 is approximately equal to atmospheric pressure. Therefore, the pressure within cavity 110 is lower than the pressure within space 112 .

次に、金型１００を開いて、組立品３０を金型１００から取り出す。このとき、キャビティ１１０内の圧力を負圧に維持した状態で、金型１００を開く。このため、図９の矢印１３０に示すように、金型１００を開くと同時に、パッキン１０４ａとパッキン１０４ｂの間を通って空間１１２からキャビティ１１０内へ空気が流入する。また、金型１００を開くときに、キャビティ面１０２ａ等に付着しているプライマが、金型１００のシール面（すなわち、パッキン１０４ａ）からその周辺に飛散する。このとき、空間１１２からキャビティ１１０内へ空気が流入しているので、飛散するプライマは、図９の参照番号１３２に示すように、キャビティ１１０側に向かって飛散する。これによって、プライマが、キャビティ１１０の外部（すなわち、組立品３０の第２部分３２）に向かって飛散することが抑制される。このため、第２部分３２（すなわち、端子１６ａ、１６ｂ）にプライマが付着することを抑制することができる。 Next, mold 100 is opened and assembly 30 is removed from mold 100 . At this time, the mold 100 is opened while the pressure inside the cavity 110 is maintained at a negative pressure. Therefore, as shown by an arrow 130 in FIG. 9, air flows into the cavity 110 from the space 112 through between the packings 104a and 104b as soon as the mold 100 is opened. Further, when the mold 100 is opened, the primer adhering to the cavity surface 102a and the like scatters from the seal surface (that is, the packing 104a) of the mold 100 to its surroundings. At this time, since air is flowing into the cavity 110 from the space 112, the scattering primer scatters toward the cavity 110 side, as indicated by reference numeral 132 in FIG. This prevents the primer from scattering toward the outside of the cavity 110 (that is, the second portion 32 of the assembly 30). Therefore, it is possible to prevent the primer from adhering to the second portion 32 (that is, the terminals 16a and 16b).

また、金型１００を開くときには、サーボモータを用いて、図１０に示すように金型１００を開く速度Ｖ（すなわち、上型１０２の下型１０４に対する相対的に上昇させるときの上昇速度）を制御する。なお、図１０の横軸は時間を示しており、原点は金型１００を開く瞬間を示している。図１０に示すように、金型１００を開いた直後においては、低い加速度Ａ１で上型１０２の上昇速度Ｖを速度Ｖ１まで上昇させる。そして、金型１００を開いてから時間ｔ１が経過した後に、高い加速度Ａ２で上型１０２の上昇速度Ｖを速度Ｖ２まで上昇させる。このように金型１００を開いた直後の上型１０２の加速度を低くする（すなわち、金型１００をゆっくり開く）ことで、キャビティ１１０内へ空気がより速い速度で流入し易くなり、プライマの飛散抑制効果を高めることができる。図１１は、上述した方法で金型１００を開くときに、キャビティ１１０の外部へのプライマの飛散が発生する確率（飛散発生率）を示している。図１１は、金型１００を開くときの上型１０２の加速度Ａと飛散発生率との関係を示している。図１１に示すように、金型１００を開くときの上型１０２の加速度Ａを４００ｍｍ／ｓｅｃ２以下とすることで、キャビティ１１０の外部へのプライマの飛散の発生をほぼ無くすことができる。このように、金型１００を開いた直後においては、上型１０２を低い加速度で移動させることで、キャビティ１１０の外部へのプライマの飛散の発生を効果的に抑制することができる。また、図１０に示すように、金型１００を開いてから一定時間ｔ１が経過した後は、高い加速度Ａ２で上型１０２を移動させることができる。一定時間ｔ１が経過した後は、高い加速度Ａ２で上型１０２を移動させても、プライマの飛散は発生しない。また、このように、金型１００を開いてから一定時間ｔ１が経過した後に高い加速度Ａ２で上型１０２を移動させることで、組立品３０を取り出す作業を効率化することができる。 Further, when opening the mold 100, a servomotor is used to change the speed V at which the mold 100 is opened as shown in FIG. Control. The horizontal axis of FIG. 10 indicates time, and the origin indicates the moment when the mold 100 is opened. As shown in FIG. 10, immediately after the mold 100 is opened, the rising speed V of the upper mold 102 is increased to the speed V1 at a low acceleration A1. Then, after the time t1 has elapsed since the mold 100 was opened, the ascending speed V of the upper mold 102 is increased to the speed V2 with a high acceleration A2. By lowering the acceleration of the upper mold 102 immediately after opening the mold 100 (that is, by slowly opening the mold 100), the air can easily flow into the cavity 110 at a faster speed, and the primer can be scattered. The suppression effect can be enhanced. FIG. 11 shows the probability of primer scattering to the outside of the cavity 110 when the mold 100 is opened by the method described above (scattering occurrence rate). FIG. 11 shows the relationship between the acceleration A of the upper mold 102 when opening the mold 100 and the rate of occurrence of scattering. As shown in FIG. 11, by setting the acceleration A of the upper mold 102 to 400 mm/ sec.sup.2 or less when opening the mold 100, scattering of the primer to the outside of the cavity 110 can be substantially eliminated. In this way, by moving the upper mold 102 at a low acceleration immediately after the mold 100 is opened, the scattering of the primer to the outside of the cavity 110 can be effectively suppressed. Further, as shown in FIG. 10, after a certain time t1 has passed since the mold 100 was opened, the upper mold 102 can be moved at a high acceleration A2. After the certain time t1 has passed, even if the upper die 102 is moved with the high acceleration A2, the primer will not scatter. In addition, by moving the upper die 102 with a high acceleration A2 after the predetermined time t1 has elapsed since the die 100 was opened, the efficiency of the work of taking out the assembly 30 can be improved.

組立品３０の第１部分３１にプライマを塗布したら、図１２に示すように、第１部分３１を覆うエポキシ樹脂層４０を射出成型によって形成する。第１部分３１にプライマが塗布されており、その第１部分３１を覆うようにエポキシ樹脂層４０が形成される。このため、エポキシ樹脂層４０は、プライマを介して第１部分３１に強固に接続される。 After applying the primer to the first portion 31 of the assembly 30, as shown in FIG. 12, an epoxy resin layer 40 covering the first portion 31 is formed by injection molding. A primer is applied to the first portion 31 and an epoxy resin layer 40 is formed to cover the first portion 31 . Therefore, the epoxy resin layer 40 is firmly connected to the first portion 31 via the primer.

次に、図１３に示すように、エポキシ樹脂層４０の表層部を切削することによって、組立品３０の表面に電極板２４ａ、２４ｂを露出させる。 Next, as shown in FIG. 13, the electrode plates 24a and 24b are exposed on the surface of the assembly 30 by cutting the surface layer of the epoxy resin layer 40. Next, as shown in FIG.

次に、図１４に示すように、組立品３０の第２部分３２（すなわち、エポキシ樹脂層４０に覆われていない部分）で、リードフレーム１２のタイバー１５をカットする。これによって、端子１６を互いから分離させる。 Next, as shown in FIG. 14, the tie bars 15 of the lead frame 12 are cut at the second portion 32 of the assembly 30 (that is, the portion not covered with the epoxy resin layer 40). This separates the terminals 16 from each other.

以上の工程によって、図１４に示す半導体モジュールが完成する。この製造方法では、プライマ塗布工程で金型１００を開くときに、組立品３０の第２部分３２に向かってプライマが飛散することが抑制される。したがって、各端子１６にプライマを付着させることなく、半導体モジュールを製造することができる。したがって、各端子１６で導通不良が生じることを防止することができる。 Through the above steps, the semiconductor module shown in FIG. 14 is completed. In this manufacturing method, scattering of the primer toward the second portion 32 of the assembly 30 is suppressed when the mold 100 is opened in the primer application step. Therefore, a semiconductor module can be manufactured without applying a primer to each terminal 16 . Therefore, it is possible to prevent the conduction failure from occurring in each terminal 16 .

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。 Although the embodiments have been described in detail above, they are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in this specification or in the drawings exhibit technical usefulness either singly or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the techniques exemplified in this specification or drawings simultaneously achieve a plurality of purposes, and achieving one of them has technical utility in itself.

１２：リードフレーム
１４ａ、１４ｂ：放熱板
１５：タイバー
１６：端子
１８ａ、１８ｂ、２０ａ、２０ｂ：半導体チップ
２４ａ、２４ｂ：電極板
３０：組立品
３１：第１部分
３２：第２部分
４０：エポキシ樹脂層
１００：金型
１０２：上型
１０４：下型
１０４ａ、１０４ｂ：パッキン
１０６ａ、１０６ｂ：ゲート
１１０：キャビティ
１１２：空間
１２０：プライマ 12: Lead frames 14a, 14b: Heat sink 15: Tie bar 16: Terminals 18a, 18b, 20a, 20b: Semiconductor chips 24a, 24b: Electrode plate 30: Assembly 31: First part 32: Second part 40: Epoxy resin Layer 100: Mold 102: Upper mold 104: Lower mold 104a, 104b: Packing 106a, 106b: Gate 110: Cavity 112: Space 120: Primer

Claims (1)

半導体モジュールの製造方法であって、
リードフレームと前記リードフレームに実装された半導体チップとを有する組立品をキャビティを有する型に設置する工程であって、前記組立品の前記半導体チップを含む部分である第１部分が前記キャビティの内部に配置されるとともに前記組立品の第２部分が前記キャビティの外部に配置されるように前記型を閉じる工程と、
前記キャビティにプライマを充填して前記第１部分にプライマを塗布する工程と、
前記キャビティからプライマを排出する工程と、
前記キャビティの内部の圧力を負圧にした状態で前記型を開く工程、
を有しており、
前記型が、上型と下型を有しており、
前記型を開く前記工程において、前記上型を前記下型に対して、４００ｍｍ／ｓｅｃ ２ 以下である第１加速度で上昇させた後に、４００ｍｍ／ｓｅｃ ２ よりも大きい第２加速度で上昇させる、製造方法。 A method for manufacturing a semiconductor module,
A step of placing an assembly having a lead frame and a semiconductor chip mounted on the lead frame in a mold having a cavity, wherein a first portion, which is a portion of the assembly including the semiconductor chip, is inside the cavity. and closing the mold such that the second portion of the assembly is positioned outside the cavity;
filling the cavity with a primer and applying the primer to the first portion;
expelling the primer from the cavity;
opening the mold while the pressure inside the cavity is reduced to negative pressure;
and
The mold has an upper mold and a lower mold,
In the step of opening the mold, the upper mold is raised with respect to the lower mold at a first acceleration of 400 mm/sec 2 or less, and then raised at a second acceleration of 400 mm/sec 2 or more. Method.
JP2019152355A 2019-08-22 2019-08-22 Semiconductor module manufacturing method Active JP7295532B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019152355A JP7295532B2 (en) 2019-08-22 2019-08-22 Semiconductor module manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019152355A JP7295532B2 (en) 2019-08-22 2019-08-22 Semiconductor module manufacturing method

Publications (2)

Publication Number Publication Date
JP2021034527A JP2021034527A (en) 2021-03-01
JP7295532B2 true JP7295532B2 (en) 2023-06-21

Family

ID=74678396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019152355A Active JP7295532B2 (en) 2019-08-22 2019-08-22 Semiconductor module manufacturing method

Country Status (1)

Country Link
JP (1) JP7295532B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008141052A (en) 2006-12-04 2008-06-19 Denso Corp Electronic package
JP2014087733A (en) 2012-10-30 2014-05-15 Denso Corp Coating device
JP2014187135A (en) 2013-03-22 2014-10-02 Toyota Motor Corp Semiconductor device
JP2014192518A (en) 2013-03-28 2014-10-06 Toyota Motor Corp Semiconductor device and manufacturing method of the same
JP2015164165A (en) 2014-01-30 2015-09-10 日立化成株式会社 semiconductor device
JP6551952B1 (en) 2018-02-16 2019-07-31 アイテック株式会社 Coating apparatus and coating method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008141052A (en) 2006-12-04 2008-06-19 Denso Corp Electronic package
JP2014087733A (en) 2012-10-30 2014-05-15 Denso Corp Coating device
JP2014187135A (en) 2013-03-22 2014-10-02 Toyota Motor Corp Semiconductor device
JP2014192518A (en) 2013-03-28 2014-10-06 Toyota Motor Corp Semiconductor device and manufacturing method of the same
JP2015164165A (en) 2014-01-30 2015-09-10 日立化成株式会社 semiconductor device
JP6551952B1 (en) 2018-02-16 2019-07-31 アイテック株式会社 Coating apparatus and coating method

Also Published As

Publication number Publication date
JP2021034527A (en) 2021-03-01

Similar Documents

Publication Publication Date Title
CN104756250B (en) Semiconductor device
TW201543582A (en) Semiconductor device and method of manufacturing the same
JPWO2016072012A1 (en) Power semiconductor device and manufacturing method thereof
US9018753B2 (en) Electronic modules
JP7295532B2 (en) Semiconductor module manufacturing method
JP3456983B2 (en) Method for manufacturing lead frame and resin-encapsulated semiconductor device
US20150294919A1 (en) Semiconductor device and method for manufacturing same
TWM551755U (en) General lead frame
JP4421934B2 (en) Manufacturing method of semiconductor device
JP5056105B2 (en) Semiconductor device and manufacturing method thereof
JP5923293B2 (en) Mold
CN202549841U (en) Semiconductor module
JP2772447B2 (en) Method for manufacturing optical semiconductor device
KR100767194B1 (en) Semiconductor device
JPS62150868A (en) Lead frame for semiconductor device and resin sealing method using same
JP2555931B2 (en) Method for manufacturing semiconductor device
JP6338406B2 (en) Manufacturing method of semiconductor device
KR102635228B1 (en) Flat power module with insulation distance between pins
WO2012145879A1 (en) Mold for pre-plastic-sealing lead frames, process for pre-plastic-sealing and packaging structure
JPH03250635A (en) Manufacture of semiconductor device and molding device
JPS59181024A (en) Resin sealing device of semiconductor device
JPS5933838A (en) Metal mold for resin sealing of semiconductor
JP2021012992A (en) Resin sealing device
JPS6197955A (en) Lead frame
JPS62150755A (en) Electronic device and manufacture of the same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20201130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230601

R150 Certificate of patent or registration of utility model

Ref document number: 7295532

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150