JP7295142B2 - 表示基板、表示装置および表示基板の製造方法 - Google Patents
表示基板、表示装置および表示基板の製造方法 Download PDFInfo
- Publication number
- JP7295142B2 JP7295142B2 JP2020561009A JP2020561009A JP7295142B2 JP 7295142 B2 JP7295142 B2 JP 7295142B2 JP 2020561009 A JP2020561009 A JP 2020561009A JP 2020561009 A JP2020561009 A JP 2020561009A JP 7295142 B2 JP7295142 B2 JP 7295142B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- base substrate
- protective layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 236
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000010410 layer Substances 0.000 claims description 147
- 239000010409 thin film Substances 0.000 claims description 141
- 239000011241 protective layer Substances 0.000 claims description 100
- 238000002161 passivation Methods 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 31
- 239000004020 conductor Substances 0.000 claims description 16
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 15
- 229910052739 hydrogen Inorganic materials 0.000 claims description 15
- 239000001257 hydrogen Substances 0.000 claims description 15
- 238000000059 patterning Methods 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 8
- 238000004020 luminiscence type Methods 0.000 claims description 7
- 230000003287 optical effect Effects 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 16
- 102100026620 E3 ubiquitin ligase TRAF3IP2 Human genes 0.000 description 14
- 101710140859 E3 ubiquitin ligase TRAF3IP2 Proteins 0.000 description 14
- 239000007772 electrode material Substances 0.000 description 13
- 230000008859 change Effects 0.000 description 12
- 230000036961 partial effect Effects 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 11
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000001755 magnetron sputter deposition Methods 0.000 description 5
- 238000001771 vacuum deposition Methods 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- 102100031102 C-C motif chemokine 4 Human genes 0.000 description 4
- 101000777470 Mus musculus C-C motif chemokine 4 Proteins 0.000 description 4
- 230000002411 adverse Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000001808 coupling effect Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910004304 SiNy Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910020286 SiOxNy Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003575 carbonaceous material Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- -1 silicon nitrides Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/13—Active-matrix OLED [AMOLED] displays comprising photosensors that control luminance
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/126—Shielding, e.g. light-blocking means over the TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
- H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Sustainable Development (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
Description
本発明は表示技術に関し、特に、表示基板、表示装置および表示基板の製造方法に関する。
有機発光ダイオード（ＯＬＥＤ）表示装置は自発光型デバイスであり、バックライトを必要としない。また、従来の液晶表示（ＬＣＤ）装置と比べ、ＯＬＥＤ表示装置は色が一層鮮やかで色域がより広い。さらに、ＯＬＥＤ表示装置は、典型的なＬＣＤより曲げやすく、薄く、軽く作製することができる。ＯＬＥＤ表示装置は、アノードと、発光層を備える有機層と、カソードとを備える。ＯＬＥＤは、ボトムエミッション型ＯＬＥＤであっても、トップエミッション型ＯＬＥＤであってもよい。
１つの側面において、本発明は、ベース基板と、前記ベース基板上に位置する複数の発光輝度値検出器とを備え、前記複数の発光輝度値検出器の各々は、第１の薄膜トランジスタと、前記第１の薄膜トランジスタの前記ベース基板から離れた側に位置する保護層と、前記第１の薄膜トランジスタに電気的に接続されており、発光輝度値を検出するように構成された光センサとを備え、前記保護層の前記ベース基板上の正射影は、前記第１の薄膜トランジスタの少なくともチャネル部分の前記ベース基板上の正射影を覆う、表示基板を提供する。
あるいは、前記保護層の前記ベース基板上の前記正射影は、前記第１の薄膜トランジスタのソース電極およびドレイン電極の前記ベース基板上の正射影と少なくとも部分的に重なってもよい。
あるいは、前記表示基板は、前記光センサと前記第１の薄膜トランジスタのソース電極とを接続するコンタクト電極をさらに備え、前記コンタクト電極は、前記光センサと前記ベース基板との間に位置し、前記コンタクト電極の前記ベース基板上の正射影は、前記光センサの前記ベース基板上の正射影を覆ってもよい。
あるいは、前記第１の薄膜トランジスタは、前記光センサと前記ベース基板との間に位置するソース電極を備え、前記ソース電極の前記ベース基板上の正射影は、前記光センサの前記ベース基板上の正射影を覆ってもよい。
あるいは、前記表示基板は、前記保護層と前記第１の薄膜トランジスタとの間に位置するパッシベーション層と、前記光センサと前記第１の薄膜トランジスタのソース電極とを接続するコンタクト電極と、前記パッシベーション層を貫通する第１のビアとをさらに備え、前記コンタクト電極は、前記第１のビアを介して前記第１の薄膜トランジスタの前記ソース電極に電気的に接続されてもよい。
あるいは、前記保護層および前記コンタクト電極は、同一層に位置し、同一の導電性材料を含み、前記保護層および前記コンタクト電極は、前記パッシベーション層において互いに離間していてもよい。
あるいは、前記表示基板は、前記パッシベーション層を貫通する第２のビアをさらに備え、前記保護層は、前記第２のビアを介して前記第１の薄膜トランジスタのゲート電極に電気的に接続されてもよい。
あるいは、前記保護層は、前記第１の薄膜トランジスタのゲート電極に電気的に接続されてもよい。
あるいは、前記表示基板は、複数のサブ画素領域を備え、前記複数の発光輝度値検出器は、前記複数のサブ画素領域にそれぞれ位置し、前記表示基板は前記複数のサブ画素領域の各々において、発光素子と、前記発光素子の発光を駆動するように構成された第２の薄膜トランジスタとをさらに備えてもよい。
あるいは、前記表示基板は、前記複数の発光輝度値検出器で検出された信号をそれぞれ伝送する複数の読み出し線と、前記複数の読み出し線に接続されており、前記複数のサブ画素領域の発光輝度値を目標輝度値に調整するように構成された補償回路とをさらに備えてもよい。
あるいは、前記表示基板は、共通電圧信号が供給されるように構成された共通電極をさらに備え、前記光センサは、前記共通電極に接続された第１の極性領域と、前記第１の薄膜トランジスタのソース電極に接続された第２の極性領域と、前記第１の極性領域と前記第２の極性領域とを接続するダイオード接合部と、を備え、前記第１の薄膜トランジスタは、前記光センサの第２の極性領域に接続されたソース電極と、前記複数の発光輝度値検出器で検出された信号を伝送するように構成された前記複数の読み出し線の各々に接続されたドレイン電極と、を備えてもよい。
あるいは、前記保護層は導電性材料により作製されてもよい。
別の側面において、本発明は、本明細書に記載の表示基板または本明細書に記載の方法により製造された表示基板を備える表示装置を提供する。
別の側面において、本発明は、ベース基板上に複数の発光輝度値検出器を形成することを含み、前記複数の発光輝度値検出器の各々を形成することは、前記ベース基板上に第１の薄膜トランジスタを形成することと、前記第１の薄膜トランジスタの前記ベース基板から離れた側に保護層を形成することと、前記第１の薄膜トランジスタを形成し前記保護層を形成した後に、前記第１の薄膜トランジスタに電気的に接続されており、発光輝度値を検出するように構成された光センサを形成することとを含み、前記保護層および前記第１の薄膜トランジスタは、前記保護層の前記ベース基板上の正射影が、前記第１の薄膜トランジスタの少なくともチャネル部分の前記ベース基板上の正射影を覆うように形成される、表示基板の製造方法を提供する。
あるいは、前記方法は、前記光センサと前記第１の薄膜トランジスタのソース電極とを接続するコンタクト電極を形成することをさらに含み、前記コンタクト電極は、前記光センサと前記ベース基板との間に形成され、前記コンタクト電極および前記光センサは、前記コンタクト電極の前記ベース基板上の正射影が、前記光センサの前記ベース基板上の正射影を覆うように形成されてもよい。
あるいは、前記方法は、前記保護層を形成する前であって、かつ前記第１の薄膜トランジスタを形成した後に、前記保護層と前記第１の薄膜トランジスタとの間に形成されるパッシベーション層を形成することと、前記光センサと前記第１の薄膜トランジスタのソース電極とを接続するコンタクト電極を形成することと、前記パッシベーション層を貫通する第１のビアを形成することとをさらに含み、前記コンタクト電極は、前記第１のビアを介して前記第１の薄膜トランジスタの前記ソース電極に電気的に接続されるように形成されてもよい。
あるいは、前記保護層を形成し前記コンタクト電極を形成することは、前記パッシベーション層の前記ベース基板から離れた側に導電性材料層を形成することと、同一のマスク板を用いて前記導電性材料層をパターニングすることにより、単一のパターニングステップにおいて前記保護層および前記コンタクト電極を形成することとを含み、前記保護層および前記コンタクト電極は、前記パッシベーション層において互いに離間するように形成されてもよい。
あるいは、前記方法は、前記パッシベーション層を貫通する第２のビアを形成することをさらに含み、前記保護層は、前記第２のビアを介して前記第１の薄膜トランジスタのゲート電極に電気的に接続されるように形成されてもよい。
あるいは、前記方法は、前記光センサおよび前記保護層の前記ベース基板から離れた側に絶縁層を形成することをさらに含み、前記光センサを形成した後であって、かつ前記絶縁層を形成する前に、前記方法はエッチングステップを含まなくてもよい。
あるいは、前記光センサを形成するのに水素衝撃処理が含まれてもよい。
以下の図面は開示する様々な実施形態による例示を目的とした例にすぎず、本発明の範囲を限定することを意図しない。
以下では、実施形態を参照しつつ、本開示について具体的に説明する。なお、いくつかの実施形態に関する以下の説明は例示および説明としてのものにすぎず、網羅的であること、または開示された正確な形態に限定されることを意図するものではない。
有機発光ダイオード表示装置において、発光強度は多くの要因に影響される。例えば、閾値電圧のドリフト、駆動電流のシフト、薄膜トランジスタの移動度の変動などが表示の輝度に影響する可能性がある。有機発光ダイオード表示装置における発光補償は、内部補償方式または外部補償方式により実現できる。有機発光ダイオード表示装置における発光を補償するために、表示装置内に光センサを配置して発光輝度値を検出し、薄膜トランジスタを光センサに接続して光検出信号の検出を制御する。光センサを製造するにあたっては、水素衝撃処理プロセスが適用される。薄膜トランジスタの活性層のチャネル部分は、水素衝撃処理によって悪影響を受けて、薄膜トランジスタの閾値電圧のネガティブシフト、暗電流の増大、信号対雑音比の低下を招く。この問題は、薄膜トランジスタがバックチャネルエッチ型薄膜トランジスタである場合に特に深刻である。
この問題を回避するために、いくつかの実施形態において、薄膜トランジスタのソース電極およびドレイン電極を形成するための電極材料層は、例えば、水素衝撃処理プロセスが実行された後に、光センサが形成されるまでパターニング（エッチング）されない。しかしながら、光センサ形成後に、ソース電極およびドレイン電極を形成する電極材料層をパターニングしこれによってエッチングを行うと、電極材料層のエッチングによって、形成されるソース電極およびドレイン電極に近接する光センサの側面が不注意により損傷されるという別の問題が避けられない。このことは、光センサの性能に悪影響を及ぼして、光センサの暗電流の増大および信号対雑音比の低下を招く。
そこで、本開示は、特に、従来技術における制限および欠点に起因する１つ以上の課題を実質的に解消する、表示基板、表示装置および表示基板の製造方法を提供する。１つの側面において、本開示は表示基板を提供する。いくつかの実施形態において、表示基板は、ベース基板と、ベース基板上に位置する複数の発光輝度値検出器とを備える。あるいは、複数の発光輝度値検出器の各々は、第１の薄膜トランジスタと、第１の薄膜トランジスタのベース基板から離れた側に位置する保護層と、第１の薄膜トランジスタに電気的に接続されており、発光輝度値を検出するように構成された光センサとを備えてもよい。あるいは、保護層のベース基板上の正射影は、第１の薄膜トランジスタの少なくともチャネル部分の基板上の正射影を覆ってもよい。あるいは、保護層のベース基板上の正射影は、第１の薄膜トランジスタの少なくともゲート電極のベース基板上の正射影を覆ってもよい。あるいは、保護層のベース基板上の正射影は、第１の薄膜トランジスタのソース電極およびドレイン電極のベース基板上の正射影と少なくとも部分的に重なってもよい。あるいは、表示基板は、表示基板の発光を駆動する複数の薄膜トランジスタのアレイを有する、アレイ基板であってもよい。あるいは、ベース基板は、対向基板であってもよい。
図１は、本開示のいくつかの実施形態における表示基板の部分構造を示す模式図である。図１を参照すると、いくつかの実施形態における表示基板は、ベース基板ＢＳと、ベース基板ＢＳ上に位置する複数の発光輝度値検出器Ｄとを備えている。発光輝度値検出器Ｄの各々は、第１の薄膜トランジスタＴ１と、第１の薄膜トランジスタＴ１のベース基板ＢＳから離れた側に位置する保護層ＰＬと、第１の薄膜トランジスタＴ１に電気的に接続されており、発光輝度値を検出するように構成された光センサＰＳとを備えてもよい。第１の薄膜トランジスタＴ１は、第１の活性層ＡＣＴ１と、第１のゲート電極Ｇ１と、第１のソース電極Ｓ１と、第１のドレイン電極Ｄ１とを備えている。光センサＰＳは、共通電極ＣＯＭに接続された第１の極性領域ＰＲ１と、第１の薄膜トランジスタＴ１の第１のソース電極Ｓ１に接続された第２の極性領域ＰＲ２と、第１の極性領域ＰＲ１と第２の極性領域ＰＲ２とを接続するダイオード接合部Ｊとを備えている。本明細書において「ダイオード接合部」という用語は、電流整流を示すことができる接合部、例えば、一方のバイアス方向で他方に対して大幅に異なる導電性を示す接合部をいう。
いくつかの実施形態において、保護層ＰＬのベース基板ＢＳ上の正射影は、第１の薄膜トランジスタＴ１の少なくともチャネル部分の基板ＢＳ上の正射影を覆ってもよい。あるいは、保護層ＰＬのベース基板ＢＳ上の正射影は、第１の薄膜トランジスタＴ１の第１のゲート電極Ｇ１の基板ＢＳ上の正射影を覆ってもよい。あるいは、保護層ＰＬのベース基板ＢＳ上の正射影は、第１の薄膜トランジスタＴ１の第１のソース電極Ｓ１および第１のドレイン電極Ｄ１の基板ＢＳ上の正射影と少なくとも部分的に重なってもよい。
図１の表示基板は、第１の活性層ＡＣＴ１とベース基板ＢＳとの間に位置する遮光層ＬＳをさらに備え、第１の活性層ＡＣＴ１に光が照射されるのを遮るように構成されている。遮光層ＬＳのベース基板ＢＳ上の正射影は、第１の薄膜トランジスタＴ１の少なくともチャネル部分の基板ＢＳ上の正射影を覆ってもよい。あるいは、遮光層ＬＳのベース基板ＢＳ上の正射影は、第１の薄膜トランジスタＴ１の第１のゲート電極Ｇ１の基板ＢＳ上の正射影を覆ってもよい。あるいは、遮光層ＬＳのベース基板ＢＳ上の正射影は、第１の薄膜トランジスタＴ１の第１のソース電極Ｓ１および第１のドレイン電極Ｄ１の基板ＢＳ上の正射影と少なくとも部分的に重なってもよい。
図１を参照すると、いくつかの実施形態における表示基板は、遮光層ＬＳのベース基板ＢＳから離れた側に位置するバッファ層ＢＵＦと、第１の薄膜トランジスタＴ１の第１のゲート電極Ｇ１のバッファ層ＢＵＦから離れた側に位置する層間誘電層ＩＬＤと、第１のソース電極Ｓ１、第１のドレイン電極Ｄ１および層間誘電層ＩＬＤのベース基板ＢＳから離れた側に位置するパッシベーション層ＰＶＸとをさらに備えている。あるいは、保護層ＰＬは、パッシベーション層ＰＶＸのベース基板ＢＳから離れた側に位置してもよい。
いくつかの実施形態において、表示基板は、コンタクト電極ＣＥをさらに備え、第２の極性領域ＰＲ２は、コンタクト電極ＣＥを介して第１の薄膜トランジスタＴ１の第１のソース電極Ｓ１に電気的に接続されている。あるいは、コンタクト電極ＣＥは、光センサＰＳとベース基板ＢＳとの間、例えば、光センサＰＳの第２の極性領域ＰＲ２とパッシベーション層ＰＶＸとの間に位置してもよい。あるいは、表示基板は、パッシベーション層ＰＶＸを貫通する第１のビアＶ１を備え、コンタクト電極ＣＥは、第１のビアＶ１を介して第１のソース電極Ｓ１に電気的に接続されていてもよい。あるいは、コンタクト電極ＣＥのベース基板ＢＳ上の正射影は、光センサＰＳのベース基板ＢＳ上の正射影を覆ってもよい。
図１を参照すると、第１のソース電極Ｓ１は、光センサＰＳとベース基板ＢＳとの間に位置している。図１における第１のソース電極Ｓ１は拡大された面積を有し、光センサＰＳの下方の領域まで延伸している。あるいは、第１のソース電極Ｓ１のベース基板ＢＳ上の正射影は、光センサＰＳのベース基板ＢＳ上の正射影を覆ってもよい。第１のソース電極Ｓ１はさらに、（ベース基板ＢＳの外部からの）環境光が光センサＰＳに照射されるのを遮っている。このようにして、光センサＰＳは、表示基板の発光素子からの実際の発光輝度値を、環境光の影響を実質的に受けずに正確に検出する構成となっているため、発光輝度の検出精度が向上する。
図１に戻ると、いくつかの実施形態において、保護層ＰＬのベース基板ＢＳ上の正射影および第１のソース電極Ｓ１のベース基板ＢＳ上の正射影の組み合わせは、第１の活性層ＡＣＴ１のベース基板ＢＳ上の正射影を実質的に覆っている。光センサを形成するプロセスにおいて水素衝撃処理が行われる。保護層ＰＬは、第１の活性層ＡＣＴ１のチャネル部分を水素衝撃処理から効果的に保護することにより、例えば、閾値電圧のネガティブシフトなど、薄膜トランジスタの性能に悪影響が及ぶのを回避する。保護層ＰＬおよび第１のソース電極Ｓ１の組み合わせは、水素衝撃処理から活性層全体を効果的に保護する。あるいは、保護層ＰＬおよびコンタクト電極ＣＥの組み合わせは、保護層ＰＬとコンタクト電極ＣＥとの間のギャップを除き活性層全体を水素衝撃処理から保護するものであってもよい。あるいは、保護層ＰＬ単独で第１の活性層ＡＣＴ１を水素衝撃処理から効果的に保護するのに十分であり、例えば、保護層ＰＬのベース基板ＢＳ上の正射影が、第１の活性層ＡＣＴ１のベース基板ＢＳ上の正射影を実質的に覆ってもよい。
図１を参照すると、いくつかの実施形態において、パッシベーション層ＰＶＸは、保護層ＰＬと第１の薄膜トランジスタＴ１との間に位置している。保護層ＰＬおよびコンタクト電極ＣＥは、パッシベーション層ＰＶＸのベース基板ＢＳから離れた側に位置している。表示基板は、パッシベーション層ＰＶＸを貫通する第１のビアＶ１をさらに備え、コンタクト電極ＣＥは、第１のビアＶ１を介して第１のソース電極Ｓ１に電気的に接続されている。あるいは、保護層ＰＬおよびコンタクト電極ＣＥは、同一層に位置し、同一の導電性材料を含んでもよい。保護層ＰＬおよびコンタクト電極ＣＥは、パッシベーション層ＰＶＸにおいて互いに離間している。本明細書において「同一層」という用語は、同一のステップで同時に形成された層同士の関係をいう。１つの実施例において、保護層ＰＬおよびコンタクト電極ＣＥは、同一材料層において行われた同一のパターニング処理の１つ以上のステップの結果として形成されると、同一層に位置する。別の実施例において、保護層ＰＬおよびコンタクト電極ＣＥは、保護層ＰＬを形成するステップとコンタクト電極ＣＥを形成するステップとを同時に行うことにより同一層に形成することができる。「同一層」という用語は、断面における層の厚みまたは層の高さが必ずしも同一であることを意味しない。保護層ＰＬおよびコンタクト電極ＣＥを単一のパターニングステップにおいて同一の層に形成することで、製造プロセスを大幅に簡略化することができる。
図２は、本開示のいくつかの実施形態における表示基板の部分構造を示す模式図である。図２を参照すると、いくつかの実施形態における表示基板は、パッシベーション層ＰＶＸを貫通する第２のビアＶ２をさらに備える。保護層ＰＬは、第２のビアＶ２を介して第１の薄膜トランジスタＴ１の第１のゲート電極Ｇ１に電気的に接続されている。このような設計により、光センサＰＳによって検出される光検出信号に対する保護層ＰＬに起因する寄生容量のいかなる影響を無視できるレベルにまで低減することができる。あるいは、表示基板は、第１のゲート電極Ｇ１と保護層ＰＬとの間に位置する層間誘電層ＩＬＤをさらに備え、第２のビアＶ２がパッシベーション層ＰＶＸおよび層間誘電層ＩＬＤを貫通してもよい。
図３は、本開示のいくつかの実施形態における表示基板の部分構造を示す模式図である。図３を参照すると、いくつかの実施形態における表示基板は、複数のサブ画素領域Ｓｐａを備えている。複数の発光輝度値検出器Ｄは、複数のサブ画素領域Ｓｐａにそれぞれ位置している。表示基板は複数のサブ画素領域の各々において、発光素子ＬＥ（例えば、有機発光ダイオード）と、発光素子の発光を駆動するように構成された第２の薄膜トランジスタＴ２とをさらに備えている。
本願の表示基板には様々な適切な発光素子を用いてよい。適切な発光素子の例としては、有機発光ダイオード、量子ドット発光ダイオードおよびマイクロ発光ダイオードが挙げられる。
第２の薄膜トランジスタＴ２は、第２の活性層ＡＣＴ２と、第２のゲート電極Ｇ２と、第２のソース電極Ｓ２と、第２のドレイン電極Ｄ２とを備えている。発光素子ＬＥは、第１の電極Ｅ１と、発光層ＥＭＬと、第２の電極Ｅ２とを備え、発光層ＥＭＬは第１の電極Ｅ１と第２の電極Ｅ２との間に位置する。第２の薄膜トランジスタＴ２の第２のドレイン電極Ｄ２は、第１の電極Ｅ１に電気的に接続されて第１の電極Ｅ１に駆動電圧を供給する。表示基板は、画素開口を定義する画素定義層ＰＤＬをさらに備えている。発光層ＥＭＬは、画素開口内に設置されている。
さらに、いくつかの実施形態における遮光層ＬＳは、第２の活性層ＡＣＴ２とベース基板ＢＳとの間に位置しており、第２の活性層ＡＣＴ２に光が照射されるのを遮るように構成されている。遮光層ＬＳのベース基板ＢＳ上の正射影は、第２の薄膜トランジスタＴ２の少なくともチャネル部分の基板ＢＳ上の正射影を覆っている。あるいは、遮光層ＬＳのベース基板ＢＳ上の正射影は、第２の薄膜トランジスタＴ２の第２のゲート電極Ｇ２の基板ＢＳ上の正射影を覆ってもよい。あるいは、遮光層ＬＳのベース基板ＢＳ上の正射影は、第２の薄膜トランジスタＴ２の第２のソース電極Ｓ２および第２のドレイン電極Ｄ２の基板ＢＳ上の正射影と少なくとも部分的に重なってもよい。
いくつかの実施形態における薄膜トランジスタのソース電極およびドレイン電極は、同一層に位置している。例えば、第１のソース電極Ｓ１、第１のドレイン電極Ｄ１、第２のソース電極Ｓ２および第２のドレイン電極Ｄ２は、同一層に位置し、同一の導電性材料から作製されている。いくつかの実施形態において、第１のゲート電極Ｇ１および第２のゲート電極Ｇ２は、同一層に位置し、同一の導電性材料により作製されている。いくつかの実施形態において、第１の活性層ＡＣＴ１および第２の活性層ＡＣＴ２は、同一層に位置し、同一の導電性材料により作製されている。いくつかの実施形態において、第１の薄膜トランジスタＴ１および第２の薄膜トランジスタＴ２はトップゲート型の薄膜トランジスタである（図３に示すようである）。いくつかの実施形態において、第１の薄膜トランジスタＴ１および第２の薄膜トランジスタＴ２はボトムゲート型の薄膜トランジスタである。
いくつかの実施形態における表示基板は、共通電圧信号が供給されるように構成された共通電極ＣＯＭをさらに備えている。図３を参照すると、いくつかの実施形態における表示基板は、共通電極ＣＯＭに共通電圧信号を供給する共通電極信号線ＣＳＬをさらに備えている。共通電極ＣＯＭは、光センサＰＳの第１の極性領域ＰＲ１に電気的に接続されている。あるいは、表示基板は、光センサＰＳおよび保護層ＰＬのベース基板ＢＳから離れた側に位置する絶縁層ＩＮをさらに備えていてもよい。
図４は、本開示のいくつかの実施形態における表示基板の部分構造を示す模式図である。図４における表示基板の構造は、図３における表示基板の構造と非常に類似している。図４において、保護層ＰＬは、例えば、第１の薄膜トランジスタＴ１の第１のゲート電極Ｇ１に電気的に接続されないフローティング層である。
図５は、本開示のいくつかの実施形態における表示基板の部分構造を示す模式図である。図５における表示基板の構造は、図４における表示基板の構造と非常に類似している。図５における第１の薄膜トランジスタＴ１および第２の薄膜トランジスタＴ２はボトムゲート型薄膜トランジスタであり、保護層ＰＬは表示基板の他の電極に接続されないフローティング層である。
図６は、本開示のいくつかの実施形態における表示基板の部分構造を示す模式図である。図６を参照すると、いくつかの実施形態における表示基板は対向基板である。例えば、表示パネル内の対向基板は、アレイ基板に対向してセルを形成する。いくつかの実施形態において、対向基板は、カラーフィルタＣＦを備えるカラーフィルタ基板である。対向基板に複数の発光輝度値検出器Ｄを設けることで、特に、ベース基板ＢＳとカラーフィルタＣＦとの間に位置するように複数の発光輝度値検出器Ｄを設けることで、光センサＰＳで検出される発光輝度値によって実際の発光輝度値を良好に示すことができる。
図７Ａは、本開示のいくつかの実施形態における発光輝度値検出器の回路図である。図７Ａおよび図１を参照すると、発光輝度値検出器Ｄは、互いに電気的に接続された第１の薄膜トランジスタＴ１と光センサＰＳとを備えている。第１の薄膜トランジスタＴ１の第１のソース電極Ｓ１は、光センサＰＳに電気的に接続されている。第１の薄膜トランジスタＴ１の第１のドレイン電極Ｄ１は、複数の読み出し線Ｒの１つに電気的に接続され、複数の読み出し線Ｒの１つはさらに補償回路Ｃに接続されている。複数の読み出し線Ｒは、複数の発光輝度値検出器Ｄで検出された信号をそれぞれ補償回路Ｃに伝送するように構成されている。補償回路Ｃは、複数の読み出し線Ｒに電気的に接続されており、複数のサブ画素領域Ｓｐａの発光輝度値を目標輝度値に調整するように構成されている。図７ＡにおけるＶｏは共通電極に供給され、さらには光センサＰＳの第１の極性領域ＰＲ１に供給される共通電圧を表す。図７Ａおよび図１を参照すると、第１の薄膜トランジスタＴ１の第１のドレイン電極Ｄ１は、複数の読み出し線Ｒの各々の一つに電気的に接続されている。第１の薄膜トランジスタＴ１がターンオンされると、第１のソース電極Ｓ１から第１のドレイン電極Ｄ１に光検出信号が伝送され、さらには複数の読み出し線Ｒの各々の一つに伝送される。
本願の表示パネルを作製し使用するにあたり、ダイオード接合部を有する様々な適切な光センサを用いてよい。ダイオード接合部を有する光センサの例としては、ＰＮフォトダイオード、ＰＩＮフォトダイオード、アバランシェフォトダイオード、ＭＩＭダイオード接合部、ＭＩＳダイオード接合部、ＭＯＳダイオード接合部、ＳＩＳダイオード接合部、およびＭＳダイオード接合部が挙げられるがこれらに限定されない。
図７Ｂは、光検出信号に対する寄生容量の影響を示す回路図である。図７Ｂを参照すると、Ｃｓｔは光センサＰＳの蓄積容量を表し、Ｃｇｓ０は第１の薄膜トランジスタＴ１におけるゲート・ソース間容量を表し、Ｃｇｄ０は第１の薄膜トランジスタＴ１におけるゲート・ドレイン間容量を表す。表示基板に保護層を設けることで、ゲート・ソース間容量Ｃｇｓ０およびゲート・ドレイン間容量Ｃｇｄ０は増加する。
第１の薄膜トランジスタＴ１がターンオフされると、光センサＰＳにより蓄積容量Ｃｓｔが充電される。電圧レベルＶ１は、式（１）によって表すことができる。
ここで、Ｉ１は光センサＰＳで生成された光電流を表し、ｔは充電持続時間を表す。
第１の薄膜トランジスタＴ１がターンオンされた時点で、第１のゲート電極Ｇ１における電圧レベルは上昇する。容量結合効果により、Ｖ１で電圧レベル変化ΔＶ１がもたらされる。電圧レベル変化ΔＶ１は、式（２）によって表すことができる。
ここで、Ｃｓｔは光センサＰＳの蓄積容量を表し、Ｃｇｓ０は第１の薄膜トランジスタＴ１におけるゲート・ソース間容量を表し、ＣＰＩＮは光センサＰＳの容量を表し、ＶＧＨは第１の薄膜トランジスタＴ１の第１のゲート電極Ｇ１におけるターンオン電圧を表し、ＶＧＬは第１の薄膜トランジスタＴ１の第１のゲート電極Ｇ１におけるターンオフ電圧を表す。
第１の薄膜トランジスタＴ１が完全にターンオンされた後、電圧レベルＶ１は、例えば、式（３）に示すように、電圧レベルＶ２と実質的に同一になる。
第１の薄膜トランジスタＴ１がターンオフされた時点で、容量結合効果により、電圧レベルＶ２が変化ΔＶ２を受ける。電圧レベル変化ΔＶ２は、式（４）によって表すことができる。
ここで、Ｃｇｄ０は第１の薄膜トランジスタＴ１におけるゲート・ドレイン間容量を表し、Ｃｓｅｎｓｅは読み出し線Ｒの各々の１つの容量を表し、ＶＧＨは第１の薄膜トランジスタＴ１の第１のゲート電極Ｇ１におけるターンオン電圧を表し、ＶＧＬは第１の薄膜トランジスタＴ１の第１のゲート電極Ｇ１におけるターンオフ電圧を表す。
したがって、第１薄膜トランジスタＴ１がターンオンされる時点および第１薄膜トランジスタＴ１がターンオフされる時点における容量結合効果による、複数の読み出し線Ｒの各々の１つにおける電圧変化ΔＶ３を導出することができ、電圧変化ΔＶ３は式（５）により表すことができる。
同一の表示基板において、複数のサブ画素領域の各々における画素構造および画素回路は、実質的に同一かまたは互いに同等である。したがって、複数の読み出し線の各々に対応する電圧変化ΔＶ１は実質的に同一であり、複数の読み出し線の各々に対応する電圧変化ΔＶ２は実質的に同一であり、複数の読み出し線の各々に対応する電圧変化ΔＶ３も実質的に同一である。このため、補償回路において電圧変化ΔＶ３を校正することができ、光検出信号に対する電圧変化ΔＶ３の影響は無視できる。
別の側面において、本開示は表示基板の製造方法を提供する。いくつかの実施形態において、この方法は、ベース基板上に複数の発光輝度値検出器を形成することを含む。あるいは、複数の発光輝度値検出器の各々を形成することは、ベース基板上に第１の薄膜トランジスタを形成することと、第１の薄膜トランジスタのベース基板から離れた側に保護層を形成することと、第１の薄膜トランジスタを形成し保護層を形成した後に、第１の薄膜トランジスタに電気的に接続されており、発光輝度値を検出するように構成された光センサを形成することとを含んでもよい。あるいは、保護層および第１の薄膜トランジスタは、保護層のベース基板上の正射影が、第１の薄膜トランジスタの少なくともチャネル部分の基板上の正射影を覆うように形成されてもよい。あるいは、保護層および第１の薄膜トランジスタは、保護層のベース基板上の正射影が、第１の薄膜トランジスタの第１のソース電極および第１のドレイン電極のベース基板上の正射影と少なくとも部分的に重なるように形成されてもよい。
いくつかの実施形態において、この方法は、光センサと、第１の薄膜トランジスタの第１のソース電極とを接続するコンタクト電極を形成することをさらに含む。あるいは、コンタクト電極は、光センサとベース基板との間に形成されてもよい。あるいは、コンタクト電極および光センサは、コンタクト電極のベース基板上の正射影が、光センサのベース基板上の正射影を覆うように形成されてもよい。
いくつかの実施形態において、第１の薄膜トランジスタを形成するステップは、光センサとベース基板との間に第１のソース電極を形成することを含む。第１の薄膜トランジスタの第１のソース電極および光センサは、第１のソース電極のベース基板上の正射影が、光センサのベース基板上の正射影を覆うように形成されている。
いくつかの実施形態において、この方法は、保護層を形成する前であって、かつ第１の薄膜トランジスタを形成した後に、保護層と第１の薄膜トランジスタとの間に形成されるパッシベーション層を形成することと、光センサと第１の薄膜トランジスタの第１のソース電極とを接続するコンタクト電極を形成することと、パッシベーション層を貫通する第１のビアを形成することとをさらに含む。あるいは、コンタクト電極は、第１のビアを介して第１の薄膜トランジスタの第１のソース電極に電気的に接続されるように形成されてもよい。
いくつかの実施形態において、保護層は、第１の薄膜トランジスタのゲート電極に電気的に接続されるように形成されている。あるいは、保護層を形成しコンタクト電極を形成するステップは、パッシベーション層のベース基板から離れた側に導電性材料層を形成することと、同一のマスク板を用いて導電性材料層をパターニングすることにより、単一のパターニングステップにおいて保護層およびコンタクト電極を形成することとを含んでもよい。保護層およびコンタクト電極は、パッシベーション層において互いに離間するように形成される。
いくつかの実施形態において、この方法は、パッシベーション層を貫通する第２のビアを形成することをさらに含む。あるいは、保護層は、第２のビアを介して第１の薄膜トランジスタのゲート電極に電気的に接続されるように形成されてもよい。
いくつかの実施形態において、この方法は、光センサおよび保護層のベース基板から離れた側に絶縁層を形成することをさらに含む。この方法では、光センサを形成した後であって、かつ絶縁層を形成する前に、エッチングステップを含まない。例えば、光センサを形成した後であって、かつ絶縁層を形成する前に、表示基板内の任意の構成要素のエッチングステップを含まない。このような設計により、他の構成要素のエッチングステップにおいて光センサが不注意により何らか損傷されるのを完全に回避できる。
いくつかの実施形態において、光センサを形成することは、水素衝撃処理プロセスを含む。したがって、第１の薄膜トランジスタの第１の活性層のチャネル部分を覆う保護層を設けることで、水素衝撃処理により薄膜トランジスタの性能に悪影響が及ぶこと（例えば、閾値電圧のネガティブシフト）を回避できる。あるいは、保護層および第１のソース電極の組み合わせは、第１の薄膜トランジスタの活性層全体を水素衝撃処理から効果的に保護してもよい。あるいは、保護層およびコンタクト電極の組み合わせは、保護層とコンタクト電極との間のギャップを除き活性層全体を水素衝撃処理から保護してもよい。あるいは、保護層単独で第１の活性層を水素衝撃処理から効果的に保護するのに十分であり、例えば、保護層は、保護層のベース基板上の正射影が、第１の薄膜トランジスタの第１の活性層のベース基板上の正射影を実質的に覆うように形成されてもよい。
いくつかの実施形態において、表示基板は対向基板として形成される。あるいは、この方法は、ベース基板上にカラーフィルタを形成することをさらに含んでもよい。
いくつかの実施形態において、表示基板は、複数のサブ画素領域を備えるアレイ基板として形成される。あるいは、複数の発光輝度値検出器は、複数のサブ画素領域にそれぞれ形成されてもよい。あるいは、表示基板は、複数のサブ画素領域の各々において、発光素子と、発光素子の発光を駆動するように構成された第２の薄膜トランジスタとをさらに備えるように形成されてもよい。
いくつかの実施形態において、この方法は、複数の発光輝度値検出器で検出された信号をそれぞれ伝送する複数の読み出し線を形成することをさらに含む。あるいは、この方法は、複数の読み出し線に接続されており、複数のサブ画素領域の発光輝度値を目標輝度値に調整するように構成された補償回路を形成することをさらに含んでもよい。
いくつかの実施形態において、この方法は、共通電圧信号が供給されるように構成された共通電極を形成することをさらに含む。あるいは、光センサは、共通電極に接続された第１の極性領域と、第１の薄膜トランジスタのソース電極に接続された第２の極性領域と、第１の極性領域と第２の極性領域とを接続するダイオード接合部と、を備えるように形成されてもよい。あるいは、第１の薄膜トランジスタは、光センサの第２の極性領域に接続されたソース電極と、複数の発光輝度値検出器で検出された信号を伝送するように構成された複数の読み出し線の各々の１つに接続されたドレイン電極と、を備えるように形成されてもよい。あるいは、この方法は、共通電極に電気的に接続されて共通電極に共通電圧信号を供給する共通電極信号線を形成することをさらに含んでもよい。
図８Ａから８Ｉは、本開示のいくつかの実施形態における表示基板の製造方法を示したものである。図８Ａを参照すると、ベース基板ＢＳ上に遮光層ＬＳが形成されている。様々な適切な材料および様々な適切な製造方法により遮光層ＬＳを作製してよい。例えば、蒸着法（例えば、プラズマ強化化学気相成長法）、マグネトロンスパッタリングまたは真空蒸着によって遮光材料を基板に蒸着させてよい。適切な遮光材料の例としては、金属、合金、および炭素材料などの黒色材料が挙げられるがこれらに限定されない。
図８Ｂを参照すると、バッファ層ＢＵＦは、遮光層ＬＳのベース基板ＢＳから離れた側に形成されている。様々な適切な絶縁材および様々な適切な製造方法によりバッファ層ＢＵＦを作製してよい。例えば、プラズマ強化化学気相成長（ＰＥＣＶＤ）処理によって絶縁材を基板上に蒸着させ、パターニングを行ってよい。バッファ層ＢＵＦを作製する適切な絶縁材の例としては、酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｙ、例えば、Ｓｉ３Ｎ４）、酸窒化ケイ素（ＳｉＯｘＮｙ）が挙げられるがこれらに限定されない。
図８Ｃおよび図８Ｄを参照すると、バッファ層ＢＵＦのベース基板ＢＳから離れた側に、第１の活性層ＡＣＴ１および第１のゲート電極Ｇ１が形成されている。様々な適切な半導体材料および様々な適切な製造方法により第１の活性層ＡＣＴ１を作製してよい。例えば、蒸着法（例えば、プラズマ強化化学気相成長法）、マグネトロンスパッタリングまたは真空蒸着によって半導体材料を基板に蒸着させてよい。第１の活性層ＡＣＴ１を作製する適切な半導体材料の例としては、非晶質シリコン、多結晶シリコン、酸化インジウムスズおよび酸化インジウムガリウムスズなどの金属酸化物が挙げられるがこれらに限定されない。あるいは、第１の活性層ＡＣＴ１は金属酸化物から作製されてもよい。
図８Ｅを参照すると、層間誘電層ＩＬＤは、第１のゲート電極Ｇ１のベース基板ＢＳから離れた側に形成されている。図８Ｆを参照すると、第１のソース電極Ｓ１および第１のドレイン電極Ｄ１は、層間誘電層ＩＬＤのベース基板ＢＳから離れた側に形成されている。第１のソース電極Ｓ１および第１のドレイン電極Ｄ１は、層間誘電層ＩＬＤを貫通するビアを介して第１の活性層ＡＣＴ１にそれぞれ接続されている。様々な適切な電極材料および様々な適切な製造方法により、第１のゲート電極Ｇ１、第１のソース電極Ｓ１および第１のドレイン電極Ｄ１を作製してよい。例えば、蒸着法（例えば、プラズマ強化化学気相成長法）、マグネトロンスパッタリングまたは真空蒸着によって電極材料を基板に蒸着させてよい。第１のゲート電極Ｇ１、第１のソース電極Ｓ１および第１のドレイン電極Ｄ１を作製する適切な電極材料の例としては、チタン、タンタル、アルミニウム、銅、モリブデン、クロム、およびこれらの様々な合金または積層体が挙げられるがこれらに限定されない。
図８Ｇを参照すると、第１のソース電極Ｓ１、第１のドレイン電極Ｄ１および層間誘電層ＩＬＤのベース基板ＢＳから離れた側にパッシベーション層ＰＶＸが形成されている。パッシベーション層ＰＶＸを貫通するように第１のビアＶ１を形成して、下方の第１のソース電極Ｓ１の一部を露出させている。パッシベーション層ＰＶＸおよび層間誘電層ＩＬＤを貫通するように第２のビアＶ２を形成して、下方の第１のゲート電極Ｇ１の一部を露出させている。様々な適切な絶縁材および様々な適切な製造方法により層間誘電層ＩＬＤおよびパッシベーション層ＰＶＸを作製してよい。例えば、プラズマ強化化学気相成長（ＰＥＣＶＤ）処理によって絶縁材を基板上に蒸着させ、パターニングを行ってよい。層間誘電層ＩＬＤおよびパッシベーション層ＰＶＸを作製する適切な絶縁材の例としては、ポリイミド、樹脂、酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｙ、例えば、Ｓｉ３Ｎ４）、酸窒化ケイ素（ＳｉＯｘＮｙ）が挙げられるがこれらに限定されない。
図８Ｈを参照すると、保護層ＰＬおよびコンタクト電極ＣＥは、パッシベーション層ＰＶＸのベース基板ＢＳから離れた側に形成されている。保護層ＰＬおよびコンタクト電極ＣＥは、パッシベーション層のベース基板から離れた側に導電性材料層を形成し、同一のマスク板を用いて導電性材料層をパターニングすることにより、単一のパターニングステップにおいて保護層ＰＬおよびコンタクト電極ＣＥを形成することができる。保護層ＰＬおよびコンタクト電極ＣＥは、パッシベーション層ＰＶＸにおいて互いに離間するように形成される。保護層ＰＬは、第２のビアＶ２を介して第１のゲート電極Ｇ１に電気的に接続されるように形成される。コンタクト電極ＣＥは、第１のビアＶ１を介して第１のソース電極Ｓ１に電気的に接続されるように形成される。様々な適切な電極材料および様々な適切な製造方法により保護層ＰＬおよびコンタクト電極ＣＥを作製してよい。例えば、蒸着法（例えば、プラズマ強化化学気相成長法）、マグネトロンスパッタリングまたは真空蒸着によって電極材料（例えば、金属電極材料）を基板に蒸着させてよい。保護層ＰＬおよびコンタクト電極ＣＥを作製する適切な電極材料の例としては、チタン、タンタル、アルミニウム、銅、モリブデン、クロム、およびこれらの様々な合金または積層体が挙げられるがこれらに限定されない。あるいは、保護層ＰＬおよびコンタクト電極ＣＥの各々は、単層構造を有するように形成されてもよい。あるいは、保護層ＰＬおよびコンタクト電極ＣＥの各々は、２つ以上のサブ層を有するように形成されてもよい。
図８Ｉを参照すると、コンタクト電極ＣＥのベース基板ＢＳから離れた側に光センサＰＳが形成され、光センサＰＳのベース基板ＢＳから離れた側に共通電極ＣＯＭが形成されている。光センサＰＳは、共通電極ＣＯＭに接続された第１の極性領域ＰＲ１と、第１の薄膜トランジスタＴ１の第１のソース電極Ｓ１に接続された第２の極性領域ＰＲ２と、第１の極性領域ＰＲ１と第２の極性領域ＰＲ２とを接続するダイオード接合部Ｊとを備えるように形成される。様々な適切な電極材料および様々な適切な製造方法により共通電極ＣＯＭを作製してよい。例えば、蒸着法（例えば、プラズマ強化化学気相成長法）、マグネトロンスパッタリングまたは真空蒸着によって電極材料を基板に蒸着させてよい。共通電極ＣＯＭを作製する適切な電極材料の例としては、酸化インジウムスズおよび酸化インジウム亜鉛などの透明金属酸化物が挙げられるがこれらに限定されない。
別の側面において、本開示は、本明細書に記載の表示基板または本明細書に記載の方法により製造された表示基板を備える表示パネルを提供する。いくつかの実施形態において、表示パネルは有機発光ダイオード表示パネルである。いくつかの実施形態において、表示パネルは量子ドット発光ダイオード表示パネルである。いくつかの実施形態において、表示パネルはマイクロ発光ダイオード表示パネルである。
別の側面において、本開示は、本明細書に記載の表示パネルを備える表示装置を提供する。適切な表示装置の例としては、電子ペーパー、携帯電話、タブレットコンピュータ、テレビ、モニタ、ノートブックコンピュータ、デジタルアルバム、ＧＰＳなどが挙げられるがこれらに限定されない。
本発明の実施形態に関する以上の記述は、例示および説明を目的とする。以上の説明は、網羅的であること、または開示された正確な形態或いは例示的な実施形態に本発明を限定することを意図しない。それ故、上記記載は限定ではなく例示を目的としていると見なすべきであり、多くの変更や変形は当業者にとって明らかであろう。明らかに、多くの修正および変形が当業者には明らかであろう。これらの実施形態は、本発明の原理およびその最良の態様の実際の適用を説明するために選択および記載されたものであり、それによって、本発明が特定の用途または想定される実施形態の様々な実施形態および様々な変形例に適用可能であることを当業者に理解させることを目的としている。本発明の範囲は、本開示に付した請求項およびその均等物により定義することが意図され、別途示唆しない限り、すべての用語は合理的な範囲内で最も広く解釈される。したがって、「本発明」、「本開示」またはこれに類する用語は請求項を必ずしも特定の実施形態に限定せず、本発明の例示的実施形態に対する参照は本発明への限定を示唆するものではなく、かかる限定を推論すべきではない。本発明は添付する請求項の精神と範囲によってのみ限定される。さらに、これらの請求項では後に名詞または要素を伴って「第１の」、「第２の」などの表現を用いる場合がある。特定の数量が示されない限り、このような用語は専用語であると理解すべきであり、修飾された要素の数量が上記専用語により限定されると解釈してはならない。記載した効果や利点はいずれも本発明のすべての実施形態にあてはまるとは限らない。当業者であれば、以下の特許請求の範囲により定義される本発明の範囲から逸脱せずに、記載した実施形態を変形できることが理解されよう。さらに、本開示の要素および構成要素は、以下の特許請求の範囲に明記されているか否かを問わず、いずれも公衆に捧げる意図はない。
ＡＣＴ１ 第１の活性層
ＢＳ ベース基板
ＢＵＦ バッファ層
ＣＥ コンタクト電極
ＣＯＭ 共通電極
ＣＳＬ 共通電極信号線
Ｄ 発光輝度値検出器
Ｄ１ 第１のドレイン電極
Ｅ１ 第１の電極
Ｅ２ 第２の電極
ＥＭＬ 発光層
Ｇ１ 第１のゲート電極
ＩＬＤ 層間誘電層
ＩＮ 絶縁層
Ｊ ダイオード接合部
ＬＥ 発光素子
ＬＳ 遮光層
ＰＤＬ 画素定義層
ＰＬ 保護層
ＰＲ１ 第１の極性領域
ＰＲ２ 第２の極性領域
ＰＳ 光センサ
ＰＶＸ パッシベーション層
Ｒ 読み出し線
Ｓ１ 第１のソース電極
Ｓｐａ サブ画素領域
Ｔ１ 第１の薄膜トランジスタ
Ｖ１ 電圧レベル
Ｖ２ 電圧レベル
ＢＳ ベース基板
ＢＵＦ バッファ層
ＣＥ コンタクト電極
ＣＯＭ 共通電極
ＣＳＬ 共通電極信号線
Ｄ 発光輝度値検出器
Ｄ１ 第１のドレイン電極
Ｅ１ 第１の電極
Ｅ２ 第２の電極
ＥＭＬ 発光層
Ｇ１ 第１のゲート電極
ＩＬＤ 層間誘電層
ＩＮ 絶縁層
Ｊ ダイオード接合部
ＬＥ 発光素子
ＬＳ 遮光層
ＰＤＬ 画素定義層
ＰＬ 保護層
ＰＲ１ 第１の極性領域
ＰＲ２ 第２の極性領域
ＰＳ 光センサ
ＰＶＸ パッシベーション層
Ｒ 読み出し線
Ｓ１ 第１のソース電極
Ｓｐａ サブ画素領域
Ｔ１ 第１の薄膜トランジスタ
Ｖ１ 電圧レベル
Ｖ２ 電圧レベル
Claims (19)
- ベース基板と、
前記ベース基板上に位置する複数の発光輝度値検出器とを備え、
前記複数の発光輝度値検出器の各々は、
第１の薄膜トランジスタと、
前記第１の薄膜トランジスタの前記ベース基板から離れた側に位置する保護層と、
前記第１の薄膜トランジスタに電気的に接続されており、発光輝度値を検出するように構成された光センサとを備え、
前記保護層の前記ベース基板上の正射影は、前記第１の薄膜トランジスタの少なくともチャネル部分の前記ベース基板上の正射影を覆っており、
前記保護層は、前記第１の薄膜トランジスタのゲート電極に電気的に接続される、
表示基板。 - 前記保護層の前記ベース基板上の前記正射影は、前記第１の薄膜トランジスタのソース電極およびドレイン電極の前記ベース基板上の正射影と少なくとも部分的に重なっている、
請求項１に記載の表示基板。 - 前記光センサと前記第１の薄膜トランジスタのソース電極とを接続するコンタクト電極をさらに備え、
前記コンタクト電極は、前記光センサと前記ベース基板との間に位置し、
前記コンタクト電極の前記ベース基板上の正射影は、前記光センサの前記ベース基板上の正射影を覆っている、
請求項１に記載の表示基板。 - 前記第１の薄膜トランジスタは、前記光センサと前記ベース基板との間に位置するソース電極を備え、
前記ソース電極の前記ベース基板上の正射影は、前記光センサの前記ベース基板上の正射影を覆っている、
請求項１に記載の表示基板。 - 前記保護層と前記第１の薄膜トランジスタとの間に位置するパッシベーション層と、
前記光センサと前記第１の薄膜トランジスタのソース電極とを接続するコンタクト電極と、
前記パッシベーション層を貫通する第１のビアとをさらに備え、
前記コンタクト電極は、前記第１のビアを介して前記第１の薄膜トランジスタの前記ソース電極に電気的に接続される、
請求項１に記載の表示基板。 - 前記保護層および前記コンタクト電極は、同一層に位置し、同一の導電性材料を含み、
前記保護層および前記コンタクト電極は、前記パッシベーション層において互いに離間している、
請求項５に記載の表示基板。 - 前記パッシベーション層を貫通する第２のビアをさらに備え、
前記保護層は、前記第２のビアを介して前記第１の薄膜トランジスタのゲート電極に電気的に接続される、
請求項５に記載の表示基板。 - 前記表示基板は、複数のサブ画素領域を備え、
前記複数の発光輝度値検出器は、前記複数のサブ画素領域にそれぞれ位置し、
前記表示基板は前記複数のサブ画素領域の各々において、
発光素子と、
前記発光素子の発光を駆動するように構成された第２の薄膜トランジスタとをさらに備える、
請求項１に記載の表示基板。 - 前記複数の発光輝度値検出器で検出された信号をそれぞれ伝送する複数の読み出し線と、
前記複数の読み出し線に接続されており、前記複数のサブ画素領域の発光輝度値を目標輝度値に調整するように構成された補償回路とをさらに備える、
請求項８に記載の表示基板。 - 共通電圧信号が供給されるように構成された共通電極をさらに備え、
前記光センサは、前記共通電極に接続された第１の極性領域と、前記第１の薄膜トランジスタのソース電極に接続された第２の極性領域と、前記第１の極性領域と前記第２の極性領域とを接続するダイオード接合部と、を備え、
前記第１の薄膜トランジスタは、前記光センサの第２の極性領域に接続されたソース電極と、前記複数の発光輝度値検出器で検出された信号を伝送するように構成された前記複数の読み出し線の各々の一つに接続されたドレイン電極と、を備える、
請求項９に記載の表示基板。 - 前記保護層は導電性材料により作製される、
請求項１から１０のいずれか１項に記載の表示基板。 - 請求項１から１１のいずれか１項に記載の表示基板を備える、
表示装置。 - ベース基板上に複数の発光輝度値検出器を形成することを含み、
前記複数の発光輝度値検出器の各々を形成することは、
前記ベース基板上に第１の薄膜トランジスタを形成することと、
前記第１の薄膜トランジスタの前記ベース基板から離れた側に保護層を形成することと、
前記第１の薄膜トランジスタを形成し前記保護層を形成した後に、前記第１の薄膜トランジスタに電気的に接続されており、発光輝度値を検出するように構成された光センサを形成することとを含み、
前記保護層および前記第１の薄膜トランジスタは、前記保護層の前記ベース基板上の正射影が、前記第１の薄膜トランジスタの少なくともチャネル部分の前記ベース基板上の正射影を覆うように形成され、
前記保護層は、前記第１の薄膜トランジスタのゲート電極に電気的に接続されるように形成される、
表示基板の製造方法。 - 前記光センサと前記第１の薄膜トランジスタのソース電極とを接続するコンタクト電極を形成することをさらに含み、
前記コンタクト電極は、前記光センサと前記ベース基板との間に形成され、
前記コンタクト電極および前記光センサは、前記コンタクト電極の前記ベース基板上の正射影が、前記光センサの前記ベース基板上の正射影を覆うように形成される、
請求項１３に記載の表示基板の製造方法。 - 前記保護層を形成する前であって、かつ前記第１の薄膜トランジスタを形成した後に、
前記保護層と前記第１の薄膜トランジスタとの間に形成されるパッシベーション層を形成することと、
前記光センサと前記第１の薄膜トランジスタのソース電極とを接続するコンタクト電極を形成することと、
前記パッシベーション層を貫通する第１のビアを形成することとをさらに含み、
前記コンタクト電極は、前記第１のビアを介して前記第１の薄膜トランジスタの前記ソース電極に電気的に接続されるように形成される、
請求項１３に記載の表示基板の製造方法。 - 前記保護層を形成し前記コンタクト電極を形成することは、
前記パッシベーション層の前記ベース基板から離れた側に導電性材料層を形成することと、
同一のマスク板を用いて前記導電性材料層をパターニングすることにより、単一のパターニングステップにおいて前記保護層および前記コンタクト電極を形成することとを含み、
前記保護層および前記コンタクト電極は、前記パッシベーション層において互いに離間するように形成される、
請求項１５に記載の表示基板の製造方法。 - 前記パッシベーション層を貫通する第２のビアを形成することをさらに含み、
前記保護層は、前記第２のビアを介して前記第１の薄膜トランジスタのゲート電極に電気的に接続されるように形成される、
請求項１５に記載の表示基板の製造方法。 - 前記光センサおよび前記保護層の前記ベース基板から離れた側に絶縁層を形成することをさらに含み、
前記光センサを形成した後であって、かつ前記絶縁層を形成する前に、前記方法はエッチングステップを含まない、
請求項１５から１７のいずれか１項に記載の表示基板の製造方法。 - 前記光センサを形成することは、水素衝撃処理プロセスを含む、
請求項１５から１８のいずれか１項に記載の表示基板の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2018/116468 WO2020102985A1 (en) | 2018-11-20 | 2018-11-20 | Display substrate, display apparatus, and method of fabricating display substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022519401A JP2022519401A (ja) | 2022-03-24 |
| JP7295142B2 true JP7295142B2 (ja) | 2023-06-20 |
Family
ID=70773106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020561009A Active JP7295142B2 (ja) | 2018-11-20 | 2018-11-20 | 表示基板、表示装置および表示基板の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11289548B2 (ja) |
| EP (1) | EP3884524B1 (ja) |
| JP (1) | JP7295142B2 (ja) |
| WO (1) | WO2020102985A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111863906A (zh) | 2020-07-28 | 2020-10-30 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008209939A (ja) | 2000-01-11 | 2008-09-11 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| WO2018040512A1 (zh) | 2016-08-31 | 2018-03-08 | 上海箩箕技术有限公司 | 自发光显示像素 |
| US20180285617A1 (en) | 2016-07-26 | 2018-10-04 | Boe Technology Group Co., Ltd. | Fingerprint recognition device, method for fabricating the same and display device |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1146014A (ja) * | 1997-07-25 | 1999-02-16 | Hitachi Ltd | ４族系半導体装置、半導体光装置、および半導体高発光部材 |
| JP2007279093A (ja) * | 2006-04-03 | 2007-10-25 | Epson Imaging Devices Corp | 液晶表示装置 |
| WO2015143011A1 (en) * | 2014-03-19 | 2015-09-24 | Bidirectional Display Inc. | Image sensor panel and method for capturing graphical information using same |
| TWI601301B (zh) * | 2015-07-31 | 2017-10-01 | 友達光電股份有限公司 | 光學偵測裝置及其製作方法 |
| CN105956584A (zh) * | 2016-06-30 | 2016-09-21 | 京东方科技集团股份有限公司 | 指纹识别模组及其制作方法和驱动方法、显示装置 |
| CN106783921A (zh) * | 2016-12-22 | 2017-05-31 | 深圳市华星光电技术有限公司 | 有机发光显示面板及其制作方法 |
| CN107591425B (zh) * | 2017-08-23 | 2020-02-14 | 深圳市华星光电半导体显示技术有限公司 | Amoled显示面板以及显示装置 |
| CN107608549B (zh) * | 2017-09-08 | 2020-08-25 | 京东方科技集团股份有限公司 | 一种感应面板、显示装置及其驱动方法 |
| CN108493214A (zh) * | 2018-03-15 | 2018-09-04 | 业成科技（成都）有限公司 | 有机发光二极体显示器及其光学补偿方法 |
| CN108766976B (zh) * | 2018-05-21 | 2020-08-14 | 京东方科技集团股份有限公司 | 显示面板及其制作方法、显示装置 |
-
2018
- 2018-11-20 US US16/632,184 patent/US11289548B2/en active Active
- 2018-11-20 EP EP18932315.7A patent/EP3884524B1/en active Active
- 2018-11-20 WO PCT/CN2018/116468 patent/WO2020102985A1/en unknown
- 2018-11-20 JP JP2020561009A patent/JP7295142B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008209939A (ja) | 2000-01-11 | 2008-09-11 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US20180285617A1 (en) | 2016-07-26 | 2018-10-04 | Boe Technology Group Co., Ltd. | Fingerprint recognition device, method for fabricating the same and display device |
| WO2018040512A1 (zh) | 2016-08-31 | 2018-03-08 | 上海箩箕技术有限公司 | 自发光显示像素 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20210225962A1 (en) | 2021-07-22 |
| EP3884524B1 (en) | 2024-03-20 |
| CN111937153A (zh) | 2020-11-13 |
| US11289548B2 (en) | 2022-03-29 |
| EP3884524A4 (en) | 2022-06-29 |
| JP2022519401A (ja) | 2022-03-24 |
| WO2020102985A1 (en) | 2020-05-28 |
| EP3884524A1 (en) | 2021-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10916598B2 (en) | OLED array substrate, method for fabricating the same, OLED pixel circuit, and display device | |
| US11232750B2 (en) | Display substrate, display panel, and manufacturing method and driving method of display substrate | |
| US11489029B2 (en) | Transparent display substrate including capacitor overlapping driving and switching TFTs, and manufacturing method therefor | |
| US7218048B2 (en) | Display apparatus having photo sensor | |
| WO2020184533A1 (ja) | 表示装置及び半導体装置 | |
| US8581257B2 (en) | Circuit board and display device | |
| US20070171157A1 (en) | Display apparatus having photo sensor | |
| KR20150075687A (ko) | 어레이 기판 | |
| US7843130B2 (en) | Organic light-emitting apparatus | |
| US9620609B2 (en) | Thin film transistor display panel and method of manufacturing the same | |
| CN109300944B (zh) | 显示面板及其制造方法、显示装置 | |
| CN110678983A (zh) | 阵列基板、显示设备和制造阵列基板的方法 | |
| CN110998855B (zh) | 显示基板、显示装置和制造显示基板的方法 | |
| US20210233988A1 (en) | Display substrate, method for manufacturing display substrate, display panel and display device | |
| KR100684675B1 (ko) | 광 센서 및 디스플레이 | |
| JP7295142B2 (ja) | 表示基板、表示装置および表示基板の製造方法 | |
| WO2024012233A9 (zh) | 半导体基板及其驱动方法、半导体显示装置 | |
| CN111937153B (en) | Display substrate, display apparatus, and method of manufacturing display substrate | |
| US20190006625A1 (en) | Light-emitting element and display device having the light-emitting element | |
| KR102119773B1 (ko) | 표시장치 | |
| JP2005215649A (ja) | 電気光学装置及び電子機器 | |
| KR20130072059A (ko) | 유기발광 장치와 이의 제조 방법 | |
| KR102136634B1 (ko) | 표시 장치 | |
| US20230196999A1 (en) | Display device and driving method for the same | |
| KR20220001837A (ko) | 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230306 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230522 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230608 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7295142 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |