JP7287349B2 - レーダ回路ユニット、レーダ装置 - Google Patents

Description

本開示は、レーダ回路ユニット及びレーダ装置に、関する。

特許文献１に開示されるように、レーダ波に対する反射波を利用して物体を検知するためのレーダ装置は、広く知られている。こうしたレーダ装置では、送信アンテナによりレーダ波へと変換出力される送信信号が、周波数制御された変調信号に基づき生成される。

特開２０１９－１８４３３９号公報

さて、特許文献１に開示のレーダ装置では、変調信号を増幅器により増幅して送信信号を生成するレーダ回路ユニットが、採用されている。しかし、一般に増幅器を構成するトランジスタには、耐圧限界が存在するため、変調信号の振幅は当該耐圧限界を超えるおそれがある。

そこで、変調信号を電力分配させ、複数の分岐信号とし、振幅を耐圧限界未満に抑え、耐圧限界のないバランのような受動素子で合成する手法が、考えられる。しかし、この手法では、レーダ波に合わせた高周波の変調信号が、各分岐信号へ電力分配される段階で、電力ロスが大きくなる。これは、レーダ回路ユニットの電力分配には長いメタル配線が必要になるが、表皮効果のために高周波ほどメタル配線の電力ロスが高いからである。その結果、特に電力分配前の増幅段階で、増幅率をあらかじめ高めざるを得ず、消費電力の増大を招くという問題があった。

本開示の課題は、消費電力を低減するレーダ回路ユニット及びレーダ装置を、提供することにある。

以下、課題を解決するための本開示の技術的手段について、説明する。尚、特許請求の範囲及び本欄に記載された括弧内の符号は、後に詳述する実施形態に記載された具体的手段との対応関係を示すものであり、本開示の技術的範囲を限定するものではない。

本開示の第一態様は、
送信アンテナ（２）によりレーダ波へ変換出力される送信信号（Ｓｓ）を、周波数制御された変調信号（Ｓｌ）に基づき生成するレーダ回路ユニット（４）であって、
レーダ波よりも低周波の変調信号を、複数の分岐信号に電力分配するパワーディバイダ（２２）と、
パワーディバイダにより電力分配された各分岐信号を、レーダ波に合わせて個別に周波数逓倍する複数の逓倍器（２３）と、
各逓倍器により周波数逓倍された分岐信号を、個別に増幅する複数のパワーアンプ（２４）と、
各パワーアンプにより増幅された分岐信号を、送信信号へ合成するパワーコンバイナ（２５）と、
を備える。

本開示の第二態様は、
第一態様のレーダ回路ユニットと、
レーダ回路ユニットにより生成された送信信号を、レーダ波へ変換して出力する送信アンテナと、
を含んで構成されるレーダ装置である。

これら第一及び第二態様では、レーダ波よりも低周波の段階で電力分配された分岐信号が、レーダ波に合うよう個別に周波数逓倍されてから、送信信号への合成前に個別に増幅される。これによれば、低周波の変調信号が各分岐信号へと電力分配される段階において、電力ロスが小さくなる。表皮効果による電力ロスは、低周波の方が高周波よりも小さいためである。したがって、低周波において電力分配しておけば、周波数逓倍後の増幅段階において、各分岐信号に対する増幅率を抑えて消費電力を低減することが、可能となる。

第一及び第二実施形態によるレーダ装置の基本構成を示すブロック図である。 第一及び第二実施形態によるレーダ装置のうちレーダ回路ユニットの基本構成を示すブロック図である。 図２に示すレーダ回路ユニットの具体例を示すブロック図である。 第一実施形態によるレーダ装置のうちレーダ回路ユニットの詳細構成を示すブロック図である。 比較例のレーダ回路ユニットを示すブロック図である。 第一実施形態によるレーダ装置及びレーダ回路ユニットの効果を、比較例と対比して説明するためのグラフである。 第二実施形態によるレーダ装置のうちレーダ回路ユニットの詳細構成を示すブロック図である。

以下、複数の実施形態を図面に基づき説明する。尚、各実施形態において対応する構成要素には同一の符号を付すことで、重複する説明を省略する場合がある。各実施形態において構成の一部分のみを説明している場合、当該構成の他の部分については、先行して説明した他の実施形態の構成を適用することができる。また、各実施形態の説明において明示している構成の組み合わせばかりではなく、特に組み合わせに支障が生じなければ、明示していなくても複数の実施形態の構成同士を部分的に組み合わせることができる。
（基本構成）
まず、後に詳述する第一及び第二実施形態の基本構成を、説明する。

図１に基本構成を示すレーダ装置１は、レーダ波に対する反射波を利用して物体を検知する。レーダ装置１は、例えば車両等の移動体に、搭載される。レーダ装置１は、例えばＭＭＩＣ（Monolithic Microwave Integrated Circuit）等の半導体集積回路装置を主体として、構成されている。レーダ装置１は、送信アンテナ２、受信アンテナ３及びレーダ回路ユニット４を、含んで構成されている。

送信アンテナ２は、レーダ回路ユニット４により生成された送信信号Ｓｓを、レーダ波へ変換して出力する。このときレーダ波は、例えば７６ＧＨｚ等、ミリ波帯域の周波数ｆにて出力される。受信アンテナ３は、物体により反射されたレーダ波の反射波を、受信信号Ｓｒへ変換してレーダ回路ユニット４に入力する。レーダ回路ユニット４は、送信アンテナ２及び受信アンテナ３と電気接続されている。レーダ回路ユニット４は、制御部１０、送信部２０（図２，３も参照）、及び受信部３０を備えている。

制御部１０は、ＰＬＬ（Phase Locked Loop）１２を有している。制御部１０は、例えばＦＣＭ（Fast-Chirp Modulation）変調等の周波数制御をＰＬＬ１２により実行することで、レーダ波よりも低周波のローカル信号Ｓｌを変調信号として生成する。このときローカル信号Ｓｌの周波数は、Ｎを２以上の自然数として、レーダ波の周波数ｆに対して１／Ｎの値（即ち、ｆ／Ｎ）に、変調される。制御部１０は、こうしてＰＬＬ１２により周波数制御されたローカル信号Ｓｌを、送信部２０及び受信部３０へ入力する。

図２，３に示すように送信部２０には、ＰＬＬ１２からのローカル信号Ｓｌが、入力される。送信部２０は、プリアンプ２１、パワーディバイダ２２、逓倍器２３、パワーアンプ２４及びパワーコンバイナ２５を有している。送信部２０は、プリアンプ２１に通して増幅させたローカル信号Ｓｌを、パワーディバイダ２２より電力分配することで、複数に分岐させた分岐信号Ｓｂを生成する。ここで分岐信号Ｓｂの分岐数は、ｉを自然数として、２のｉ乗（即ち、２^ｉ）により表される。

送信部２０は、パワーディバイダ２２より電力分配された各分岐信号Ｓｂを、それぞれ対応した複数の逓倍器２３により、個別に周波数逓倍する。ここで逓倍器２３の個数は、分岐信号Ｓｂの分岐数と同数であり、２のｉ乗（即ち、２^ｉ）により定義される。また、ローカル信号Ｓｌの周波数ｆ／Ｎに対して、レーダ波の周波数ｆの逓倍比は、Ｎにより定義される。さらに２^ｉとＮとは、一致又は相違する値に設定される。これらの定義及び設定の下で２^ｉ個の逓倍器２３は、それぞれ分岐信号Ｓｂを、Ｎ逓倍した周波数ｆの信号に変換する。尚、特に図２は、後に詳述する第一及び第二実施形態と対応しており、２^ｉ及びＮの双方の値が２の場合となるレーダ回路ユニット４について具体例を示している。

図２，３に示すように送信部２０は、各逓倍器２３により周波数逓倍された各分岐信号Ｓｂを、それぞれ対応した複数のパワーアンプ２４により、個別に増幅する。各パワーアンプ２４は、少なくとも１つのトランジスタを主体に、構成されている。ここでパワーアンプ２４の個数は、分岐信号Ｓｂの分岐数及び逓倍器２３の個数と同数であり、２のｉ乗（即ち、２^ｉ）により定義される。この定義の下で２^ｉ個のパワーアンプ２４は、それぞれＮ逓倍された周波数ｆの分岐信号Ｓｂを、所定の増幅率にて増幅する。そこで各パワーアンプ２４では、それぞれを構成するトランジスタの耐圧限界を、分岐信号Ｓｂの振幅が下回るように、増幅率が予設定されている。

送信部２０は、各パワーアンプ２４により増幅された各分岐信号Ｓｂを、共通のパワーコンバイナ２５により送信信号Ｓｓへと合成する。この合成により生成された送信信号Ｓｓは、パワーコンバイナ２５から送信アンテナ２へ出力されることで、送信信号Ｓｓと実質同一周波数ｆのレーダ波へと変換される。

このような送信部２０に対して受信部３０には、図１に示すように、受信アンテナ３からの受信信号Ｓｒと、ＰＬＬ１２からのローカル信号Ｓｌとが、入力される。受信部３０は、混合器３２及び受信増幅器３４を有している。受信部３０は、混合器３２により受信信号Ｓｒとローカル信号Ｓｌとを混合させてから、受信増幅器３４により増幅する。そこで制御部１０は、受信部３０での増幅信号に基づき、物体までの距離を算出する。

（第一実施形態）
次に、第一実施形態の詳細構成を説明する。図４に示すように、第一実施形態のパワーディバイダ２２は、共通の差動分配器２２０に対して差動増幅器２２２とトランス２２４とが複数ずつ組み合わされた、カスコード分岐回路である。ここで第一実施形態では、ｉ＝１として分岐信号Ｓｂの分岐数２^ｉが、逓倍比Ｎと同じ２（図２，３参照）に、設定されている。この設定に応じて差動増幅器２２２及びトランス２２４は、一対ずつ設けられている。

差動分配器２２０には、正負の入力端子ＩＮＰ，ＩＮＮが設けられている。これらの入力端子ＩＮＰ，ＩＮＮには、前段のプリアンプ２１（図３参照）により増幅された変調信号としてのローカル信号Ｓｌが、入力される。ここでローカル信号Ｓｌの周波数は、レーダ波の周波数ｆに対する逓倍比Ｎを２として、ｆ／２により表される値（即ち、ｆの半値）、例えば３８ＧＨｚ等に制御されている。

差動分配器２２０には、例えばＭＯＳＦＥＴ（metal-oxide-semiconductor Field Effect Transistor）等の電界効果トランジスタであるパワートランジスタ２２０ａ，２２０ｂが、一対設けられている。パワートランジスタ２２０ａ，２２０ｂのゲートは、それぞれ対応する入力端子ＩＮＰ，ＩＮＮに対して、個別に接続されている。パワートランジスタ２２０ａ，２２０ｂのソースは、接地されている。パワートランジスタ２２０ａ，２２０ｂのドレインは、後段となる双方の差動増幅器２２２に分岐して接続されている。

こうした構成から差動分配器２２０は、差動入力されるローカル信号Ｓｌを増幅して各差動増幅器２２２へと分岐させることで、それら各差動増幅器２２２への分岐信号Ｓｂに電力分配する。これにより各差動増幅器２２２に対して、周波数はｆ／２に実質保持且つ電流は実質半減（即ち、約１／２）された分岐信号Ｓｂが、それぞれ入力される。

各差動増幅器２２２には、例えばＭＯＳＦＥＴ等の電界効果トランジスタであるパワートランジスタ２２２ａ，２２２ｂが、一対ずつ設けられている。パワートランジスタ２２２ａ，２２２ｂのゲートには、電源電圧ＶＤＤが印加されている。パワートランジスタ２２２ａ，２２２ｂのソースは、前段の差動分配器２２０のうち、それぞれ対応するパワートランジスタ２２０ａ，２２０ｂのドレインに対して、個別にカスコード接続されている。パワートランジスタ２２２ａ，２２２ｂのドレインは、それぞれ対応する後段のトランス２２４に対して、個別に接続されている。

各トランス２２４は、それぞれ一対ずつの１次コイル２２４ａ同士の結合中点に電源電圧ＶＤＤが印加される、センタータップ型である。差動型の各トランス２２４において一対の１次コイル２２４ａの入力端は、それぞれ対応するパワートランジスタ２２２ａ，２２２ｂのドレインに対して、個別に接続されている。各トランス２２４においてそれぞれ一対ずつの２次コイル２２４ｂの各出力端は、それぞれ対応する後段の逓倍器２３に対して、個別に接続されている。

これらの構成から各差動増幅器２２２には、対応するトランス２２４からの安定電力の供給下、差動分配器２２０により電力分配された分岐信号Ｓｂが、差動入力される。各差動増幅器２２２は、対応するトランス２２４のインダクタ機能によりパワートランジスタ２２２ａ，２２２ｂでの寄生容量の低減下、入力された分岐信号Ｓｂを周波数ｆ／２のまま増幅する。各差動増幅器２２２により増幅された分岐信号Ｓｂは、対応するトランス２２４の２次コイル２２４ｂを通して、対応する逓倍器２３へと入力される。

各逓倍器２３は、前段のパワーディバイダ２２のうち、それぞれ一対ずつ対応の２次コイル２２４ｂから入力を受ける、差動型周波数逓倍回路である。各逓倍器２３において一対の出力端は、それぞれ対応する後段のパワーアンプ２４に対して、個別に接続されている。こうした構成の各逓倍器２３には、パワーディバイダ２２において電力分配された分岐信号Ｓｂが、増幅状態で差動入力される。逓倍比Ｎが２であるダブラーとしての各逓倍器２３は、増幅入力された分岐信号Ｓｂの周波数ｆ／２を、２逓倍する。これにより各逓倍器２３は、レーダ波に合わせて高めた周波数ｆの分岐信号Ｓｂを、対応するパワーアンプ２４へと入力する。

各パワーアンプ２４は、それぞれ対応する前段の逓倍器２３から入力を受ける、差動増幅回路である。各パワーアンプ２４には、例えばＭＯＳＦＥＴ等の電界効果トランジスタであるパワートランジスタ２４０ａ，２４０ｂが、一対ずつ設けられている。パワートランジスタ２４０ａ，２４０ｂのゲートは、それぞれ対応する逓倍器２３の出力端に対して、個別に接続されている。パワートランジスタ２４０ａ，２４０ｂのソースは、接地されている。パワートランジスタ２４０ａ，２４０ｂのドレインは、後段となるパワーコンバイナ２５に対して、共通に接続されている。パワートランジスタ２４０ａのゲートとパワートランジスタ２４０ｂのドレインとの間、並びにパワートランジスタ２４０ｂのゲートとパワートランジスタ２４０ａのドレインとの間には、それぞれ発振抑制用のキャパシタ２４０ｃが、介装されている。尚、キャパシタ２４０ｃは、省かれていてもよい。

こうした構成の各パワーアンプ２４には、後に詳述するパワーコンバイナ２５からの安定電力の供給下、対応する逓倍器２３において周波数逓倍された分岐信号Ｓｂが、差動入力される。各パワーアンプ２４は、入力された分岐信号Ｓｂを周波数ｆのまま増幅して、共通のパワーコンバイナ２５へと入力する。

パワーコンバイナ２５は、前段の各パワーアンプ２４から入力を受ける、受動型バラン合成回路である。パワーコンバイナ２５は、トランス２５０，２５１の組み合わせにより、構成されている。各トランス２５０，２５１は、それぞれ一対ずつの１次コイル２５０ａ，２５１ａ同士の結合中点に電源電圧ＶＤＤが印加される、センタータップ型である。

第一トランス２５０において各１次コイル２５０ａの入力端は、それぞれ対応する前段のパワーアンプ２４におけるパワートランジスタ２４０ａのドレインに対して、個別に接続されている。第二トランス２５１において各１次コイル２５１ａの入力端は、それぞれ対応する前段のパワーアンプ２４におけるパワートランジスタ２４０ｂのドレインに対して、個別に接続されている。

第一トランス２５０において一対ずつの２次コイル２５１ｂの各結合端と、第二トランス２５１において一対ずつの２次コイル２５１ｂの各結合端とは、互いに対応するもの同士で結合されている。第二トランス２５１において一方の２次コイル２５１ｂの出力端は、接地されている。第二トランス２５１において他方の２次コイル２５１ｂの出力端は、パワーコンバイナ２５に設けられた出力端子ＯＵＴに対して、接続されている。

こうした構成のパワーコンバイナ２５は、各パワーアンプ２４への安定電力の供給下、それら各パワーアンプ２４において増幅された周波数ｆの分岐信号Ｓｂが、差動入力される。パワーコンバイナ２５は、入力された各分岐信号Ｓｂの振幅を、位相の正逆を揃えて合成することで、周波数ｆの送信信号Ｓｓを生成する。

（作用効果）
以上説明した第一実施形態の作用効果を、以下に説明する。

第一実施形態では、レーダ波よりも低周波の変調信号としてのローカル信号Ｓｌから電力分配された分岐信号Ｓｂが、レーダ波に合わせて個別に周波数逓倍されてから、送信信号Ｓｓへの合成前に個別に増幅される。これによれば、低周波のローカル信号Ｓｌが各分岐信号Ｓｂへと電力分配される段階において、電力ロスが小さくなる。その結果、特に電力分配から周波数逓倍後の増幅段階において、また他の増幅段階においても、各分岐信号Ｓｂ等に対する増幅率を抑えて消費電力を低減することが、可能となる。


レーダ波よりも低周波の段階で電力分配された分岐信号Ｓｂが、レーダ波に合うよう個別に周波数逓倍されてから、送信信号Ｓｓへの合成前に個別に増幅される。これによれば、低周波の変調信号であるローカル信号Ｓｌが各分岐信号Ｓｂへと電力分配される段階において、電力ロスが小さくなる。表皮効果による電力ロスは、低周波の方が高周波よりも小さいためである。したがって、低周波において電力分配しておけば、周波数逓倍後の増幅段階において、また他の増幅段階においても、各分岐信号Ｓｂ等に対する増幅率を抑えて消費電力を低減することが、可能となる。

ここで、図２に示す第一実施形態に対して、図５に示す比較例を説明する。比較例は、プリアンプ５１に通した周波数ｆ／２のローカル信号Ｓｌを逓倍器５２により２逓倍してから、パワーディバイダ５３により電力分配した周波数ｆの分岐信号Ｓｂをパワーアンプ５４により増幅して、パワーコンバイナ５５により送信信号Ｓｓへと合成している。このような比較例は、先述した課題を内在している。これに対して第一実施形態は、図６から明らかなように、消費電力の低減効果を発揮可能となる。

また第一実施形態によると、変調信号としてのローカル信号Ｓｌを複数の分岐信号Ｓｂへと電力分配するパワーディバイダ２２は、差動分配器２２０と複数の差動増幅器２２２との組み合わされた、カスコード分岐回路である。このようなカスコード分岐回路によれば、差動分配器２２０と各差動増幅器２２２との間での電力分配に伴う電力ロスが、最小限に抑えられ得る。故に、消費電力の高い低減効果を担保することが、可能となる。

また第一実施形態によると、ｉを自然数として分岐信号Ｓｂの分岐数は２^ｉにより、具体的にはｉ＝１とした場合の２により、表される。これによれば、差動増幅器２２２と逓倍器２３とパワーアンプ２４との組数が分岐数と対応することで、電力分配後の逓倍及びそれを挟んだ二段階増幅を、合成前に均等化して各分岐信号Ｓｂに施すことができる。故に、各差動増幅器２２２及び各パワーアンプ２４のパワートランジスタ２２２ａ，２２２ｂ，２４０ａ，２４０ｂ等での増幅段階において、耐圧限界超えの回避と消費電力の低減とを両立して達成することが、可能となる。

（第二実施形態）
図７に示すように第二実施形態は、第一実施形態の変形例である。

第二実施形態のパワーディバイダ２２は、共通のトランス分配器２２２０に対して差動増幅器２２２２とトランス２２４とが複数ずつ組み合わされた、トランス分岐回路である。ここで第二実施形態においても、分岐信号Ｓｂの分岐数２ｉが逓倍比Ｎと同じ２（図２，３参照）に設定されている。この設定に応じて差動増幅器２２２２及びトランス２２４は、一対ずつ設けられている。

トランス分配器２２２０には、正負の入力端子ＩＮＰ，ＩＮＮが設けられている。これらの入力端子ＩＮＰ，ＩＮＮには、前段のプリアンプ２１（図３参照）により増幅された変調信号としてのローカル信号Ｓｌが、入力される。ここで第二実施形態においてもローカル信号Ｓｌの周波数は、レーダ波の周波数ｆに対する逓倍比Ｎを２として、ｆ／２により表される値（即ち、ｆの半値）、例えば３８ＧＨｚ等に制御されている。

トランス分配器２２２０は、トランス２２２５，２２２６の組み合わせにより、構成されている。各トランス２２２５，２２２６は、それぞれ一対ずつの２次コイル２２２５ｂ，２２２６ｂ同士の結合中点に所定のゲート電圧Ｖｇが印加される、センタータップ型である。

第一トランス２２２５において一対ずつの１次コイル２２２５ａの各結合端と、第二トランス２２２６において一対ずつの１次コイル２２２６ａの各結合端とは、互いに対応するもの同士で結合されている。第一トランス２２２５において各１次コイル２２２５ａの入力端は、それぞれ対応する入力端子ＩＮＰ，ＩＮＮに対して、個別に接続されている。第一トランス２２２５において各２次コイル２２２５ｂの出力端は、それぞれ対応する後段の差動増幅器２２２２に対して、個別に接続されている。第二トランス２２２６において各２次コイル２２２６ｂの出力端は、それぞれ対応する後段の差動増幅器２２２２に対して、個別に接続されている。

こうした構成からトランス分配器２２２０は、差動入力されるローカル信号Ｓｌを各差動増幅器２２２２へと分岐させることで、それら差動増幅器２２２２への分岐信号Ｓｂに電力分配する。これにより各差動増幅器２２２２に対して、周波数はｆ／２に実質保持且つ電流は実質半減（即ち、約１／２）された分岐信号Ｓｂが、それぞれ入力される。

各差動増幅器２２２２には、例えばＭＯＳＦＥＴ等の電界効果トランジスタであるパワートランジスタ２２２２ａ，２２２２ｂが、一対ずつ設けられている。パワートランジスタ２２２２ａ，２２２２ｂのゲートは、前段のトランス分配器２２２０のうち、それぞれ対応する２次コイル２２２５ｂ，２２２６ｂの出力端に対して、個別接続されている。パワートランジスタ２２２２ａ，２２２２ｂのソースは、接地されている。パワートランジスタ２２２２ａ，２２２２ｂのドレインは、それぞれ対応する後段のトランス２２４に対して、個別に接続されている。パワートランジスタ２２２２ａのゲートとパワートランジスタ２２２２ｂのドレインとの間、並びにパワートランジスタ２２２２ｂのゲートとパワートランジスタ２２２２ａのドレインとの間には、それぞれ発振抑制用のキャパシタ２２２２ｃが、介装されている。尚、キャパシタ２２２２ｃは、省かれていてもよい。

各トランス２２４は、一対ずつの１次コイル２２４ａの入力端がそれぞれ対応するパワートランジスタ２２２２ａ，２２２２ｂのドレインと個別に接続される点を除き、第一実施形態と実質同一である。また、逓倍器２３とパワーアンプ２４とパワーコンバイナ２５の各構成については、いずれも第一実施形態と実質同一である。

これらの構成から各差動増幅器２２２２には、対応するトランス２２２４からの安定電力の供給下、トランス分配器２２２０により電力分配された分岐信号Ｓｂが、差動入力される。各差動増幅器２２２２は、対応するトランス２２４のインダクタ機能によりパワートランジスタ２２２２ａ，２２２２ｂでの寄生容量の低減下、入力された分岐信号Ｓｂを周波数ｆ／２のまま増幅する。各差動増幅器２２２２により増幅された分岐信号Ｓｂは、対応するトランス２２４の２次コイル２２４ｂを通して、対応する逓倍器２３へと入力される。

（作用効果）
以上説明した第二実施形態の第一実施形態とは異なる作用効果を、以下に説明する。

第二実施形態によると、変調信号としてのローカル信号Ｓｌを複数の分岐信号Ｓｂへと電力分配するパワーディバイダ２２は、トランス分配器２２２０と複数の差動増幅器２２２２との組み合わされた、トランス分岐回路である。このようなトランス分岐回路によれば、トランス分配器２２２０と各差動増幅器２２２２との間での電力分配に伴う電力ロスが、可及的に小さく抑えられ得る。故に、消費電力の低減効果を高めることが、可能となる。

また第二実施形態によっても、ｉを自然数として分岐信号Ｓｂの分岐数は２^ｉにより、具体的にはｉ＝１とした場合の２により、表される。これによれば、差動増幅器２２２２と逓倍器２３とパワーアンプ２４との組数が分岐数と対応することで、電力分配後の逓倍及びそれを挟んだ二段階増幅を、合成前に均等化して各分岐信号Ｓｂに施すことができる。故に、各差動増幅器２２２２及び各パワーアンプ２４のパワートランジスタ２２２２ａ，２２２２ｂ，２４０ａ，２４０ｂ等での増幅段階において、耐圧限界超えの回避と消費電力の低減とを両立して達成することが、可能となる。

（他の実施形態）

以上、複数の実施形態について説明したが、本開示は、それらの実施形態に限定して解釈されるものではなく、本開示の要旨を逸脱しない範囲内において種々の実施形態及び組み合わせに適用することができる。

変形例のパワーディバイダ２２は、例えばウィルキンソン分岐回路又はマーチャントバラン分岐回路等であってもよい。変形例の増幅器２２２，２２２２とパワーアンプ２４とのうち少なくとも一方は、例えばシングルエンド型増幅回路等であってもよい。変形例のトランス２２４は、例えばシングルエンド型等であってもよい。変形例のパワーコンバイナ２５は、例えばトランス合成回路又はマーチャントバラン合成回路等であってもよい。変形例のパワートランジスタ２２０ａ，２２０ｂ，２２２ａ，２２２ｂ，２４０ａ，２４０ｂ，２２２２ａ，２２２２ｂは、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）等のバイポーラトランジスタに代替されてもよい。変形例のレーダ装置１及びレーダ回路ユニット４は、受信部３０と制御部１０とのうち少なくとも一方における、一部又は全ての機能を、備えていなくてもよい。

２ 送信アンテナ、４ レーダ回路ユニット、２２ パワーディバイダ、２３ 逓倍器、２４ パワーアンプ、２５ パワーコンバイナ、２２０ 差動分配器、２２２，２２２２ 差動増幅器、２２２０ トランス分配器、Ｓｌ ローカル信号、Ｓｓ 送信信号

Claims (5)

1. 送信アンテナ（２）によりレーダ波へ変換出力される送信信号（Ｓｓ）を、周波数制御された変調信号（Ｓｌ）に基づき生成するレーダ回路ユニット（４）であって、
   前記レーダ波よりも低周波の前記変調信号を、複数の分岐信号に電力分配するパワーディバイダ（２２）と、
   前記パワーディバイダにより電力分配された各前記分岐信号を、前記レーダ波に合わせて個別に周波数逓倍する複数の逓倍器（２３）と、
   各前記逓倍器により周波数逓倍された前記分岐信号を、個別に増幅する複数のパワーアンプ（２４）と、
   各前記パワーアンプにより増幅された前記分岐信号を、前記送信信号へ合成するパワーコンバイナ（２５）と、
   を備えるレーダ回路ユニット。
2. 前記パワーディバイダは、
   前記変調信号を各前記分岐信号へ分岐させる差動分配器（２２０）と、
   前記差動分配器により分岐された各前記分岐信号を、それぞれ対応する前記逓倍器へ増幅入力する複数の差動増幅器（２２２）と、
   の組み合わされたカスコード分岐回路である請求項１に記載のレーダ回路ユニット。
3. 前記パワーディバイダは、
   前記変調信号を各前記分岐信号へ分岐させるトランス分配器（２２２０）と、
   前記トランス分配器により分岐された各前記分岐信号を、それぞれ対応する前記逓倍器へ増幅入力する複数の差動増幅器（２２２２）と、
   の組み合わされたトランス分岐回路である請求項１に記載のレーダ回路ユニット。
4. 前記分岐信号の分岐数は、ｉを自然数として、２^ｉにより表される請求項２又は３に記載のレーダ回路ユニット。
5. 請求項１～４のいずれか一項に記載のレーダ回路ユニットと、
   前記レーダ回路ユニットにより生成された前記送信信号を、前記レーダ波へ変換して出力する前記送信アンテナと、
   を含んで構成されるレーダ装置。

Images