JP7278046B2

JP7278046B2 - Manufacturing method of semiconductor device

Info

Publication number: JP7278046B2
Application number: JP2018180392A
Authority: JP
Inventors: 舜平山崎; 隆之池田; 亮徳丸; 哲弥掛端
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2018-09-26
Filing date: 2018-09-26
Publication date: 2023-05-19
Anticipated expiration: 2038-09-26
Also published as: JP2020053523A

Description

本発明の一態様は、半導体装置及びその作製方法に関する。 One embodiment of the present invention relates to a semiconductor device and a manufacturing method thereof.

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、又は、製造方法に関するものである。又は、本発明の一態様は、プロセス、マシン、マニュファクチャ、又は、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、それらの駆動方法、又は、それらの製造方法、を一例として挙げることができる。 Note that one embodiment of the present invention is not limited to the above technical field. A technical field of one embodiment of the invention disclosed in this specification and the like relates to a product, a method, or a manufacturing method. Alternatively, one aspect of the invention relates to a process, machine, manufacture, or composition of matter. Therefore, the technical field of one embodiment of the present invention disclosed in this specification more specifically includes semiconductor devices, display devices, liquid crystal display devices, light-emitting devices, lighting devices, power storage devices, storage devices, imaging devices, and the like. Driving methods or their manufacturing methods can be mentioned as an example.

なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、表示装置、撮像装置、電子機器等は、半導体装置を有する場合がある。また、半導体装置は、記憶装置、表示装置、撮像装置、電子機器等を示す場合がある。 Note that a semiconductor device in this specification and the like refers to all devices that can function by utilizing semiconductor characteristics. A transistor and a semiconductor circuit are modes of a semiconductor device. Storage devices, display devices, imaging devices, electronic devices, and the like may include semiconductor devices. A semiconductor device may also refer to a memory device, a display device, an imaging device, an electronic device, or the like.

基板上に形成された酸化物半導体薄膜を用いてトランジスタを構成する技術が注目されている。例えば、酸化物半導体を有するオフ電流が極めて低いトランジスタを画素回路に用いる構成の撮像装置が特許文献１に開示されている。 A technique for forming a transistor using an oxide semiconductor thin film formed over a substrate has attracted attention. For example, Patent Document 1 discloses an imaging device in which a transistor including an oxide semiconductor and having extremely low off-state current is used in a pixel circuit.

特開２０１１－１１９７１１号公報JP 2011-119711 A

半導体装置の一態様である撮像装置は、可視光を画像化する手段として用いられるだけでなく、様々な用途に用いられている。例えば、個人認証、不良解析、医療診断、セキュリティ用途等に用いられている。これらの用途では、可視光の他、Ｘ線等の短波長の光、赤外線等の長波長の光等を用途に応じて使い分けている。また、可視光及び赤外線としては自然光や室内光を利用する場合もあるが、専用の光源を用いることも一般化している。 An imaging device, which is one mode of a semiconductor device, is used not only as a means for imaging visible light but also for various purposes. For example, it is used for personal authentication, defect analysis, medical diagnosis, security applications, and the like. In these applications, in addition to visible light, light with short wavelengths such as X-rays and light with long wavelengths such as infrared rays are used according to the application. As visible light and infrared rays, natural light and room light may be used, but it is also common to use a dedicated light source.

本発明の一態様では、光源としての機能を有する発光デバイスと、光センサとしての機能を有する光電変換デバイスと、を有する半導体装置を提供することを課題の一つとする。又は、発光デバイス及び光電変換デバイスを有し、当該発光デバイスから発する光の被写体からの反射光を、光電変換デバイスにより検出する機能を有する半導体装置を提供することを課題の一つとする。又は、発光デバイスを有し、当該発光デバイスにより画像を表示することができる半導体装置を提供することを課題の一つとする。又は、表示装置と、撮像装置と、を有する半導体装置を提供することを課題の一つとする。 An object of one embodiment of the present invention is to provide a semiconductor device including a light-emitting device functioning as a light source and a photoelectric conversion device functioning as an optical sensor. Another object is to provide a semiconductor device that includes a light-emitting device and a photoelectric conversion device and has a function of detecting light emitted from the light-emitting device and reflected from an object by the photoelectric conversion device. Another object is to provide a semiconductor device which has a light-emitting device and can display an image with the light-emitting device. Another object is to provide a semiconductor device including a display device and an imaging device.

又は、小型の半導体装置を提供することを課題の一つとする。又は、低消費電力の半導体装置を提供することを課題の一つとする。又は、高輝度の光を射出することができる半導体装置を提供することを課題の一つとする。又は、光の検出感度が高い半導体装置を提供することを課題の一つとする。又は、高速に動作する半導体装置を提供することを課題の一つとする。又は、低価格な半導体装置を提供することを課題の一つとする。又は、信頼性の高い半導体装置を提供することを課題の一つとする。又は、新規な半導体装置を提供することを課題の一つとする。又は、上記半導体装置の動作方法を提供することを課題の一つとする。 Another object is to provide a small semiconductor device. Another object is to provide a semiconductor device with low power consumption. Another object is to provide a semiconductor device that can emit high-intensity light. Another object is to provide a semiconductor device with high light detection sensitivity. Another object is to provide a semiconductor device that operates at high speed. Another object is to provide a low-cost semiconductor device. Another object is to provide a highly reliable semiconductor device. Another object is to provide a novel semiconductor device. Another object is to provide a method for operating the above semiconductor device.

又は、光源としての機能を有する発光デバイスと、光センサとしての機能を有する光電変換デバイスと、を有する半導体装置の作製方法を提供することを課題の一つとする。又は、発光デバイス及び光電変換デバイスを有し、当該発光デバイスから発する光の被写体からの反射光を、光電変換デバイスにより検出する機能を有する半導体装置の作製方法を提供することを課題の一つとする。又は、発光デバイスを有し、当該発光デバイスにより画像を表示することができる半導体装置の作製方法を提供することを課題の一つとする。又は、表示装置と、撮像装置と、を有する半導体装置の作製方法を提供することを課題の一つとする。 Another object is to provide a method for manufacturing a semiconductor device including a light-emitting device functioning as a light source and a photoelectric conversion device functioning as an optical sensor. Another object is to provide a method for manufacturing a semiconductor device which includes a light-emitting device and a photoelectric conversion device and has a function of detecting light emitted from the light-emitting device and reflected from an object by the photoelectric conversion device. . Another object is to provide a method for manufacturing a semiconductor device which has a light-emitting device and can display an image with the light-emitting device. Another object is to provide a method for manufacturing a semiconductor device including a display device and an imaging device.

又は、小型の半導体装置の作製方法を提供することを課題の一つとする。又は、低消費電力の半導体装置の作製方法を提供することを課題の一つとする。又は、高輝度の光を射出することができる半導体装置の作製方法を提供することを課題の一つとする。又は、光の検出感度が高い半導体装置の作製方法を提供することを課題の一つとする。又は、高速に動作する半導体装置の作製方法を提供することを課題の一つとする。又は、簡易な半導体装置の作製方法を提供することを課題の一つとする。又は、信頼性の高い半導体装置の作製方法を提供することを課題の一つとする。又は、新規な半導体装置の作製方法を提供することを課題の一つとする。又は、上記作製方法により作製された半導体装置の動作方法を提供することを課題の一つとする。 Another object is to provide a method for manufacturing a small semiconductor device. Another object is to provide a method for manufacturing a semiconductor device with low power consumption. Alternatively, another object is to provide a method for manufacturing a semiconductor device that can emit high-intensity light. Another object is to provide a method for manufacturing a semiconductor device with high light detection sensitivity. Another object is to provide a method for manufacturing a semiconductor device that operates at high speed. Another object is to provide a simple method for manufacturing a semiconductor device. Another object is to provide a highly reliable method for manufacturing a semiconductor device. Another object is to provide a novel method for manufacturing a semiconductor device. Another object is to provide a method for operating a semiconductor device manufactured by the above manufacturing method.

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項等の記載から、自ずと明らかとなるものであり、明細書、図面、請求項等の記載から、これら以外の課題を抽出することが可能である。 The description of these problems does not preclude the existence of other problems. Note that one embodiment of the present invention does not necessarily solve all of these problems. Problems other than these are self-evident from the descriptions of the specification, drawings, claims, etc., and it is possible to extract problems other than these from the descriptions of the specification, drawings, claims, etc. is.

本発明の一態様は、画素を有する半導体装置であって、画素は、第１の層と、第２の層と、を有し、第１の層は、第１のトランジスタと、第２のトランジスタと、を有し、第２の層は、発光デバイスと、光電変換デバイスと、を有し、第１のトランジスタのソース又はドレインの一方は、発光デバイスの一方の電極と電気的に接続され、第２のトランジスタのソース又はドレインの一方は、光電変換デバイスの一方の電極と電気的に接続されている半導体装置である。 One embodiment of the present invention is a semiconductor device having a pixel, wherein the pixel includes a first layer and a second layer, and the first layer includes a first transistor and a second layer. a transistor, the second layer having a light emitting device and a photoelectric conversion device, one of the source or drain of the first transistor electrically connected to one electrode of the light emitting device; , one of the source and the drain of the second transistor is a semiconductor device electrically connected to one electrode of the photoelectric conversion device.

又は、上記態様において、発光デバイスは、赤外光を発する機能を有してもよい。 Alternatively, in the above aspect, the light-emitting device may have a function of emitting infrared light.

又は、上記態様において、発光デバイスは、可視光を発する機能を有してもよい。 Alternatively, in the above aspect, the light-emitting device may have a function of emitting visible light.

又は、上記態様において、第１及び第２のトランジスタは、チャネル形成領域に金属酸化物を有し、金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ又はＨｆ）と、を有してもよい。 Alternatively, in the above aspect, the first and second transistors have metal oxides in the channel formation regions, and the metal oxides include In, Zn, and M (M is Al, Ti, Ga, Sn, Y , Zr, La, Ce, Nd or Hf).

又は、本発明の一態様は、第１の基板に、低抵抗領域と、開口部と、を形成する工程と、開口部に、第１の導電層を形成する工程と、低抵抗領域、及び第１の導電層と重なる領域を有するように、絶縁層を形成する工程と、絶縁層上に、第１のトランジスタと、第２のトランジスタと、を、第１のトランジスタのソース又はドレインの一方が、低抵抗領域と電気的に接続され、第２のトランジスタのソース又はドレインの一方が、第１の導電層と電気的に接続されるように形成する工程と、第１の基板を、第１の導電層が露出するように研磨する工程と、第１の導電層と電気的に接続されるように、第２の導電層を形成する工程と、第２の導電層と重なる領域を有するように、発光層を形成する工程と、第２の導電層、及び発光層と重なる領域を有するように、第３の導電層を形成する工程と、を有する半導体装置の作製方法である。 Alternatively, one embodiment of the present invention includes the steps of: forming a low-resistance region and an opening in a first substrate; forming a first conductive layer in the opening; forming an insulating layer to have a region overlapping with the first conductive layer; forming the first transistor and the second transistor on the insulating layer to form one of the source or the drain of the first transistor; is electrically connected to the low resistance region and one of the source or drain of the second transistor is electrically connected to the first conductive layer; polishing to expose one conductive layer; forming a second conductive layer so as to be electrically connected to the first conductive layer; and forming a region overlapping the second conductive layer. and forming a third conductive layer so as to have a region overlapping with the second conductive layer and the light emitting layer.

又は、上記態様において、第１及び第２のトランジスタを形成した後に、第１の基板上の、第１及び第２のトランジスタが形成されている面に、第２の基板を貼り合わせてもよい。 Alternatively, in the above aspect, after forming the first and second transistors, a second substrate may be attached to the surface of the first substrate on which the first and second transistors are formed. .

又は、上記態様において、第３の導電層を形成した後に、第１の基板上の、第３の導電層が形成されている面に、第３の基板を封止してもよい。 Alternatively, in the above mode, after forming the third conductive layer, the third substrate may be sealed on the surface of the first substrate on which the third conductive layer is formed.

又は、上記態様において、発光層は、赤外光を発する機能を有してもよい。 Alternatively, in the above aspect, the light-emitting layer may have a function of emitting infrared light.

又は、上記態様において、発光層は、可視光を発する機能を有してもよい。 Alternatively, in the above aspect, the light-emitting layer may have a function of emitting visible light.

本発明の一態様により、光源としての機能を有する発光デバイスと、光センサとしての機能を有する光電変換デバイスと、を有する半導体装置を提供することができる。又は、発光デバイス及び光電変換デバイスを有し、当該発光デバイスから発する光の被写体からの反射光を、光電変換デバイスにより検出する機能を有する半導体装置を提供することができる。又は、発光デバイスを有し、当該発光デバイスにより画像を表示することができる半導体装置を提供することができる。又は、表示装置と、撮像装置と、を有する半導体装置を提供することができる。 According to one embodiment of the present invention, a semiconductor device including a light-emitting device functioning as a light source and a photoelectric conversion device functioning as an optical sensor can be provided. Alternatively, a semiconductor device that includes a light-emitting device and a photoelectric conversion device and has a function of detecting light emitted from the light-emitting device and reflected from an object by the photoelectric conversion device can be provided. Alternatively, a semiconductor device that has a light-emitting device and can display an image with the light-emitting device can be provided. Alternatively, a semiconductor device including a display device and an imaging device can be provided.

又は、小型の半導体装置を提供することができる。又は、低消費電力の半導体装置を提供することができる。又は、高輝度の光を射出することができる半導体装置を提供することができる。又は、光の検出感度が高い半導体装置を提供することができる。又は、高速に動作する半導体装置を提供することができる。又は、低価格な半導体装置を提供することができる。又は、信頼性の高い半導体装置を提供することができる。又は、新規な半導体装置を提供することができる。又は、上記半導体装置の動作方法を提供することができる。 Alternatively, a small semiconductor device can be provided. Alternatively, a semiconductor device with low power consumption can be provided. Alternatively, a semiconductor device that can emit high-intensity light can be provided. Alternatively, a semiconductor device with high light detection sensitivity can be provided. Alternatively, a semiconductor device that operates at high speed can be provided. Alternatively, a low-cost semiconductor device can be provided. Alternatively, a highly reliable semiconductor device can be provided. Alternatively, a novel semiconductor device can be provided. Alternatively, a method for operating the above semiconductor device can be provided.

又は、光源としての機能を有する発光デバイスと、光センサとしての機能を有する光電変換デバイスと、を有する半導体装置の作製方法を提供することができる。又は、発光デバイス及び光電変換デバイスを有し、当該発光デバイスから発する光の被写体からの反射光を、光電変換デバイスにより検出する機能を有する半導体装置の作製方法を提供することができる。又は、発光デバイスを有し、当該発光デバイスにより画像を表示することができる半導体装置の作製方法を提供することができる。又は、表示装置と、撮像装置と、を有する半導体装置の作製方法を提供することができる。 Alternatively, a method for manufacturing a semiconductor device having a light-emitting device functioning as a light source and a photoelectric conversion device functioning as an optical sensor can be provided. Alternatively, a method for manufacturing a semiconductor device which includes a light-emitting device and a photoelectric conversion device and has a function of detecting light emitted from the light-emitting device and reflected from an object by the photoelectric conversion device can be provided. Alternatively, a method for manufacturing a semiconductor device having a light-emitting device and capable of displaying an image with the light-emitting device can be provided. Alternatively, a method for manufacturing a semiconductor device including a display device and an imaging device can be provided.

又は、小型の半導体装置の作製方法を提供することができる。又は、低消費電力の半導体装置の作製方法を提供することができる。又は、高輝度の光を射出することができる半導体装置の作製方法を提供することができる。又は、光の検出感度が高い半導体装置の作製方法を提供することができる。又は、高速に動作する半導体装置の作製方法を提供することができる。又は、簡易な半導体装置の作製方法を提供することができる。又は、信頼性の高い半導体装置の作製方法を提供することができる。又は、新規な半導体装置の作製方法を提供することができる。又は、上記作製方法により作製された半導体装置の動作方法を提供することができる。 Alternatively, a method for manufacturing a small semiconductor device can be provided. Alternatively, a method for manufacturing a semiconductor device with low power consumption can be provided. Alternatively, a method for manufacturing a semiconductor device capable of emitting light with high luminance can be provided. Alternatively, a method for manufacturing a semiconductor device with high light detection sensitivity can be provided. Alternatively, a method for manufacturing a semiconductor device that operates at high speed can be provided. Alternatively, a simple method for manufacturing a semiconductor device can be provided. Alternatively, a highly reliable method for manufacturing a semiconductor device can be provided. Alternatively, a novel method for manufacturing a semiconductor device can be provided. Alternatively, a method of operating a semiconductor device manufactured by the above manufacturing method can be provided.

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。明細書、図面、請求項の記載から、これら以外の効果を抽出することが可能である。 Note that the description of these effects does not preclude the existence of other effects. One aspect of the present invention does not necessarily have all of these effects. Effects other than these can be extracted from the descriptions of the specification, drawings, and claims.

半導体装置の構成例を説明する図。FIGS. 1A and 1B are diagrams each illustrating a configuration example of a semiconductor device; FIG. 半導体装置の構成例を説明する図。FIGS. 1A and 1B are diagrams each illustrating a configuration example of a semiconductor device; FIG. 半導体装置の作製方法の一例を説明する図。4A and 4B illustrate an example of a method for manufacturing a semiconductor device; 半導体装置の作製方法の一例を説明する図。4A and 4B illustrate an example of a method for manufacturing a semiconductor device; 半導体装置の作製方法の一例を説明する図。4A and 4B illustrate an example of a method for manufacturing a semiconductor device; 発光デバイスの構成例を説明する図。4A and 4B are diagrams for explaining a configuration example of a light-emitting device; 半導体装置の構成例を説明する図。FIGS. 1A and 1B are diagrams each illustrating a configuration example of a semiconductor device; FIG. 半導体装置の構成例を説明する図。FIGS. 1A and 1B are diagrams each illustrating a configuration example of a semiconductor device; FIG. 半導体装置の構成例を説明する図。FIGS. 1A and 1B are diagrams each illustrating a configuration example of a semiconductor device; FIG. 画素の構成例を説明する図。3A and 3B are diagrams for explaining a configuration example of a pixel; FIG. 半導体装置の構成例を説明する図。FIGS. 1A and 1B are diagrams each illustrating a configuration example of a semiconductor device; FIG. ローリングシャッタ方式、及びグローバルシャッタ方式を説明する図。4A and 4B are diagrams for explaining a rolling shutter method and a global shutter method; FIG. 画素の構成例を説明する図。3A and 3B are diagrams for explaining a configuration example of a pixel; FIG. 半導体装置の構成例を説明する図。FIGS. 1A and 1B are diagrams each illustrating a configuration example of a semiconductor device; FIG. 半導体装置の動作方法の一例を説明する図。4A and 4B illustrate an example of an operation method of a semiconductor device; トランジスタの構成例を説明する図。4A and 4B are diagrams for explaining a structure example of a transistor; 電子機器を説明する図。1A and 1B are diagrams for explaining an electronic device; 市場イメージを説明する図。A diagram explaining the market image.

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。 Embodiments will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and those skilled in the art will easily understand that various changes can be made in form and detail without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the descriptions of the embodiments shown below.

なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。 In the configuration of the invention to be described below, the same reference numerals are used in common for the same parts or parts having similar functions in different drawings, and repeated description thereof will be omitted. Moreover, when referring to similar functions, the hatch patterns may be the same and no particular reference numerals may be attached.

また、図面において示す各構成の、位置、大きさ、範囲等は、理解の簡単のため、実際の位置、大きさ、範囲等を表していない場合がある。このため、開示する発明は、必ずしも、図面に開示された位置、大きさ、範囲等に限定されない。 Also, the position, size, range, etc. of each configuration shown in the drawings may not represent the actual position, size, range, etc., for the sake of easy understanding. Therefore, the disclosed invention is not necessarily limited to the position, size, range, etc. disclosed in the drawings.

なお、「膜」という用語と、「層」という用語とは、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能である。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能である。 Note that the terms "film" and "layer" can be interchanged depending on the case or situation. For example, the term "conductive layer" can be changed to the term "conductive film." Alternatively, for example, the term “insulating film” can be changed to the term “insulating layer”.

本明細書等において、金属酸化物（ｍｅｔａｌｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（ＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ又は単にＯＳともいう）等に分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳＦＥＴと記載する場合においては、金属酸化物又は酸化物半導体を有するトランジスタと換言することができる。 In this specification and the like, a metal oxide is a metal oxide in a broad sense. Metal oxides are classified into oxide insulators, oxide conductors (including transparent oxide conductors), oxide semiconductors (also referred to as oxide semiconductors or simply OSs), and the like. For example, when a metal oxide is used for a semiconductor layer of a transistor, the metal oxide is sometimes called an oxide semiconductor. In other words, an OS FET can be referred to as a transistor including a metal oxide or an oxide semiconductor.

また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。 In addition, in this specification and the like, metal oxides containing nitrogen may also be collectively referred to as metal oxides. Metal oxides containing nitrogen may also be referred to as metal oxynitrides.

（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置、及びその作製方法について、図面を参照して説明する。 (Embodiment 1)
In this embodiment, a semiconductor device that is one embodiment of the present invention and a manufacturing method thereof will be described with reference to drawings.

本発明の一態様は、画素を有し、当該画素が発光デバイスと、光電変換デバイスと、を有する半導体装置の作製方法である。まず、基板に光電変換デバイスを形成し、それと共に当該基板に開口部を設ける。次に、当該開口部に埋め込むように導電層を形成する。その後、基板上にトランジスタを形成する。例えば、ソース又はドレインの一方が上記光電変換デバイスの一方の電極と電気的に接続される第１のトランジスタ、及びソース又はドレインの一方が上記導電層と電気的に接続される第２のトランジスタを形成する。 One embodiment of the present invention is a method for manufacturing a semiconductor device having pixels each including a light-emitting device and a photoelectric conversion device. First, a photoelectric conversion device is formed on a substrate, and an opening is provided in the substrate. Next, a conductive layer is formed so as to fill the opening. After that, a transistor is formed over the substrate. For example, a first transistor whose source or drain is electrically connected to one electrode of the photoelectric conversion device, and a second transistor whose source or drain is electrically connected to the conductive layer Form.

次に、トランジスタを形成した基板の裏面を、上記導電層が露出するように研磨する。その後、画素電極と、発光層と、共通電極と、を有する発光デバイスを、上記導電層と画素電極とが電気的に接続されるように形成する。以上が本発明の一態様の半導体装置の作製方法である。 Next, the back surface of the substrate on which the transistors are formed is polished so that the conductive layer is exposed. Then, a light-emitting device having a pixel electrode, a light-emitting layer, and a common electrode is formed such that the conductive layer and the pixel electrode are electrically connected. The above is the method for manufacturing a semiconductor device of one embodiment of the present invention.

本発明の一態様の半導体装置では、発光デバイスが発し、被写体から反射された光を光電変換デバイスで検出する。例えば、発光デバイスとして、赤外光を発するデバイスを用いることで、本発明の一態様の半導体装置は、指紋認証、静脈認証等の生体認証を行う機能を有することができる。又は、工業製品の不良解析等を行う機能を有することができる。 In the semiconductor device of one embodiment of the present invention, the photoelectric conversion device detects light emitted by the light-emitting device and reflected from the subject. For example, by using a device that emits infrared light as a light-emitting device, the semiconductor device of one embodiment of the present invention can have a function of performing biometric authentication such as fingerprint authentication or vein authentication. Alternatively, it can have a function of performing failure analysis of industrial products.

また、発光デバイスとして可視光を発するデバイスを用いることで、本発明の一態様の半導体装置は画像を表示する機能を有することができる。以上により、発光デバイスとして赤外光と可視光の両方を発するデバイスを用いることで、上記生体認証、不良解析等を行いつつ、画像の表示を行うことができる。例えば、認証結果等を表示することができる。なお、発光デバイスとして可視光を発するデバイスを用いた場合であっても、当該発光デバイスが発し、被写体から反射された可視光を光電変換デバイスで検出することにより、上記生体認証、不良解析等を行うことができる。 By using a device that emits visible light as a light-emitting device, the semiconductor device of one embodiment of the present invention can have a function of displaying an image. As described above, by using a device that emits both infrared light and visible light as a light-emitting device, it is possible to display an image while performing biometric authentication, failure analysis, and the like. For example, an authentication result or the like can be displayed. Even when a device that emits visible light is used as the light-emitting device, by detecting the visible light emitted by the light-emitting device and reflected from the subject with a photoelectric conversion device, biometric authentication, failure analysis, etc. can be performed. It can be carried out.

本明細書等において、赤外光とは、例えば波長が０．７μｍ以上１０００μｍ以下の光を示す。また、例えば波長が０．７μｍ以上２．５μｍ以下の光である近赤外光を、単に赤外光という場合がある。 In this specification and the like, infrared light indicates light with a wavelength of 0.7 μm or more and 1000 μm or less, for example. For example, near-infrared light having a wavelength of 0.7 μm or more and 2.5 μm or less may be simply referred to as infrared light.

本発明の一態様の半導体装置では、トランジスタ、及び当該トランジスタと電気的に接続されている配線等が形成されている層の上に、発光デバイス及び光電変換デバイスを形成する。これにより、発光デバイスが発する光が配線等により遮られることを抑制することができるので、本発明の一態様の半導体装置から射出される光を高輝度なものとし、また本発明の一態様の半導体装置の消費電力を低減することができる。また、半導体装置に入射された光が配線等により遮られることを抑制することができるので、本発明の一態様の半導体装置における光の検出感度を高めることができる。 In a semiconductor device of one embodiment of the present invention, a light-emitting device and a photoelectric conversion device are formed over a layer in which a transistor and a wiring or the like electrically connected to the transistor are formed. Accordingly, it is possible to prevent the light emitted from the light-emitting device from being blocked by the wiring or the like. Power consumption of the semiconductor device can be reduced. In addition, since it is possible to suppress the blocking of light incident on the semiconductor device by the wiring or the like, the light detection sensitivity of the semiconductor device of one embodiment of the present invention can be increased.

＜画素の断面構成例１＞
図１は、本発明の一態様の半導体装置が有する画素である、画素１０の構成例を説明する断面図である。画素１０は、基板３０と基板５０との間に、トランジスタ１０１、トランジスタ１３２、光電変換デバイス１２、発光デバイス４０等を有する。ここで、トランジスタ１０１及びトランジスタ１３２には、例えばチャネル形成領域に金属酸化物を用いたトランジスタ（以下、ＯＳトランジスタ）を用いることができる。 <Cross-sectional structure example 1 of a pixel>
FIG. 1 is a cross-sectional view illustrating a configuration example of a pixel 10, which is a pixel included in a semiconductor device of one embodiment of the present invention. The pixel 10 has a transistor 101 , a transistor 132 , a photoelectric conversion device 12 , a light emitting device 40 and the like between the substrates 30 and 50 . Here, for the transistors 101 and 132, for example, a transistor including a metal oxide for a channel formation region (hereinafter referred to as an OS transistor) can be used.

図１に示すように、画素１０は、層６１と、層６２と、層６３と、の積層構成とすることができる。層６１には、基板３０と、絶縁層８１と、絶縁層８２と、トランジスタ１０１及びトランジスタ１３２と、絶縁層８０と、絶縁層８６と、が設けられる。トランジスタ１０１及びトランジスタ１３２は、絶縁層８２と絶縁層８０の間に設けられる。また、トランジスタ１０１及びトランジスタ１３２のチャネル形成領域、ソース領域、及びドレイン領域を覆うように絶縁層８４及び絶縁層８５が設けられる。また、絶縁層８２と絶縁層８４の間に、絶縁層８３が設けられる。 As shown in FIG. 1, the pixel 10 can have a stacked structure of layers 61, 62, and 63. As shown in FIG. Layer 61 is provided with substrate 30 , insulating layer 81 , insulating layer 82 , transistor 101 and transistor 132 , insulating layer 80 and insulating layer 86 . The transistors 101 and 132 are provided between the insulating layer 82 and the insulating layer 80 . Insulating layers 84 and 85 are provided to cover channel formation regions, source regions, and drain regions of the transistors 101 and 132 . An insulating layer 83 is provided between the insulating layer 82 and the insulating layer 84 .

トランジスタ１０１のソース又はドレインの一方と電気的に接続されるように導電層２１が設けられ、トランジスタ１０１のソース又はドレインの他方と電気的に接続されるように導電層２２が設けられる。また、トランジスタ１３２のソース又はドレインの一方と電気的に接続されるように導電層２３が設けられ、トランジスタ１３２のソース又はドレインの他方と電気的に接続されるように導電層２４が設けられる。なお、導電層２１乃至導電層２４を、配線という場合がある。また、本発明の一態様の半導体装置に設けられる他の導電層についても、配線という場合がある。 A conductive layer 21 is provided to be electrically connected to one of the source and the drain of the transistor 101 , and a conductive layer 22 is provided to be electrically connected to the other of the source and the drain of the transistor 101 . A conductive layer 23 is provided so as to be electrically connected to one of the source and the drain of the transistor 132 , and a conductive layer 24 is provided so as to be electrically connected to the other of the source and the drain of the transistor 132 . Note that the conductive layers 21 to 24 may be referred to as wiring. Another conductive layer provided in the semiconductor device of one embodiment of the present invention may also be referred to as a wiring.

基板３０として、シリコン基板、ガラス基板、セラミクス基板、樹脂基板等を用いることができる。なお、本発明の一態様の半導体装置に設けられる他の基板についても、基板３０と同様の材料を有する基板を用いることができる場合がある。 A silicon substrate, a glass substrate, a ceramic substrate, a resin substrate, or the like can be used as the substrate 30 . Note that a substrate having a material similar to that of the substrate 30 can be used for another substrate provided in the semiconductor device of one embodiment of the present invention in some cases.

絶縁層８０乃至絶縁層８６の少なくとも一層に、水や水素等の不純物が拡散しにくい材料を用いることが好ましい。これにより、絶縁層をバリア膜として機能させることができるので、トランジスタ１０１及びトランジスタ１３２等に不純物が入り込むことを効果的に抑制することができる。よって、本発明の一態様の半導体装置の信頼性を高めることができる。 At least one of the insulating layers 80 to 86 is preferably made of a material into which impurities such as water and hydrogen are difficult to diffuse. Accordingly, since the insulating layer can function as a barrier film, entry of impurities into the transistors 101, 132, and the like can be effectively suppressed. Therefore, the reliability of the semiconductor device of one embodiment of the present invention can be improved.

トランジスタ１０１及びトランジスタ１３２等、層６１に設けられるトランジスタとして、ＯＳトランジスタ等の薄膜トランジスタとすることが好ましい。これにより、フィールド酸化膜等の素子間分離層を設けなくても、層６１に設けられたトランジスタ等の素子について素子間分離を行うことができる。よって、本発明の一態様の半導体装置を簡易な方法で作製することができる。 The transistors provided in the layer 61, such as the transistors 101 and 132, are preferably thin film transistors such as OS transistors. As a result, elements such as transistors provided in the layer 61 can be isolated from each other without providing an element isolation layer such as a field oxide film. Therefore, the semiconductor device of one embodiment of the present invention can be manufactured by a simple method.

層６２には基板１１と、光電変換デバイス１２と、が設けられる。基板１１は、例えばシリコン基板とすることができる。例えば、結晶方位が（１００）である単結晶を有するシリコン基板とすることができる。基板１１の厚さは、２μｍ以上２０μｍ以下とすることが好ましい。 Layer 62 is provided with substrate 11 and photoelectric conversion device 12 . Substrate 11 may be, for example, a silicon substrate. For example, it can be a silicon substrate having a single crystal with a crystal orientation of (100). The thickness of the substrate 11 is preferably 2 μm or more and 20 μm or less.

本明細書等において、基板１１の、層６１側の面を表面とし、層６３側の面を裏面とする。 In this specification and the like, the surface of the substrate 11 on the layer 61 side is defined as the front surface, and the surface on the layer 63 side is defined as the back surface.

光電変換デバイス１２は、基板１１に設けることができ、例えばｐｎ接合型フォトダイオード、又はｐｉｎ接合型フォトダイオードとすることができる。例えば、基板１１に低抵抗領域１３を設けることで、光電変換デバイス１２を形成することができる。例えば、基板１１がｐ型基板である場合、低抵抗領域１３をｎ型領域とすることにより、光電変換デバイス１２としてｐｎ接合型フォトダイオードを形成することができる。ここで、基板１１の電気抵抗は、８Ω・ｃｍ以上１２Ω・ｃｍ以下とすることが好ましい。 The photoelectric conversion device 12 can be provided on the substrate 11 and can be, for example, a pn junction photodiode or a pin junction photodiode. For example, the photoelectric conversion device 12 can be formed by providing the low resistance region 13 on the substrate 11 . For example, when the substrate 11 is a p-type substrate, a pn junction photodiode can be formed as the photoelectric conversion device 12 by making the low resistance region 13 an n-type region. Here, the electric resistance of the substrate 11 is preferably 8 Ω·cm or more and 12 Ω·cm or less.

基板１１に低抵抗領域１３を設けることにより光電変換デバイス１２を形成する場合、光電変換デバイス１２の一方の電極には低抵抗領域１３が含まれるとすることができ、光電変換デバイス１２の他方の電極には基板１１が含まれるとすることができる。例えば、基板１１がｐ型基板、低抵抗領域１３がｎ型領域である場合、光電変換デバイス１２のアノードには基板１１が含まれ、光電変換デバイス１２のカソードには低抵抗領域１３が含まれるとすることができる。 When photoelectric conversion device 12 is formed by providing low resistance region 13 on substrate 11 , one electrode of photoelectric conversion device 12 may include low resistance region 13 , and the other electrode of photoelectric conversion device 12 may include low resistance region 13 . The electrodes may include substrate 11 . For example, when the substrate 11 is a p-type substrate and the low resistance region 13 is an n-type region, the anode of the photoelectric conversion device 12 includes the substrate 11 and the cathode of the photoelectric conversion device 12 includes the low resistance region 13. can be

低抵抗領域１３は、導電層２１と電気的に接続されている。よって、光電変換デバイス１２の一方の電極は、導電層２１を介してトランジスタ１０１のソース又はドレインの一方と電気的に接続されている。したがって、トランジスタ１０１は、光電変換デバイス１２の動作を制御する機能を有することができる。 Low resistance region 13 is electrically connected to conductive layer 21 . Accordingly, one electrode of the photoelectric conversion device 12 is electrically connected to one of the source and drain of the transistor 101 through the conductive layer 21 . Therefore, the transistor 101 can have the function of controlling the operation of the photoelectric conversion device 12 .

また、基板１１に開口部が設けられており、当該開口部の側面を覆うように絶縁層８７が設けられている。側面を絶縁層８７で覆われた上記開口部には導電層１４が設けられ、導電層１４は導電層２３と電気的に接続されている。 An opening is provided in the substrate 11, and an insulating layer 87 is provided so as to cover the side surface of the opening. A conductive layer 14 is provided in the opening whose side surface is covered with the insulating layer 87 , and the conductive layer 14 is electrically connected to the conductive layer 23 .

トランジスタ１０１及びトランジスタ１３２等、層６１に設けられるトランジスタとしてＯＳトランジスタを用いる場合、当該トランジスタのチャネル形成領域の近傍に設けられる絶縁層中の水素は、金属酸化物層中にキャリアを生成する要因の一つとなる。よって、ＯＳトランジスタのチャネル形成領域の近傍に設けられる絶縁層中の水素は少ないほうがよい。一方、基板１１としてシリコン基板を用いる場合、光電変換デバイス１２の近傍に設けられる絶縁層中の水素は、シリコンのダングリングボンドを終端する。よって、光電変換デバイス１２の近傍に設けられる絶縁層中の水素は多い方がよい。そこで、絶縁層８０を、水素を透過しにくい材料で形成することにより、基板１１側に水素を閉じ込めることができ、またトランジスタ１０１及びトランジスタ１３２等に水素が入り込むことを抑制することができる。よって、絶縁層８０を設けない場合より、本発明の一態様の半導体装置の信頼性を向上させることができる。 In the case where an OS transistor such as the transistor 101 or the transistor 132 is used as a transistor provided in the layer 61, hydrogen in an insulating layer provided near a channel formation region of the transistor is a factor of generating carriers in the metal oxide layer. become one. Therefore, the amount of hydrogen in the insulating layer provided near the channel formation region of the OS transistor is preferably as small as possible. On the other hand, when a silicon substrate is used as the substrate 11, hydrogen in the insulating layer provided near the photoelectric conversion device 12 terminates dangling bonds of silicon. Therefore, the more hydrogen in the insulating layer provided near the photoelectric conversion device 12, the better. Therefore, by forming the insulating layer 80 using a material that does not easily transmit hydrogen, hydrogen can be confined on the substrate 11 side and entry of hydrogen into the transistors 101, 132, and the like can be suppressed. Therefore, reliability of the semiconductor device of one embodiment of the present invention can be improved as compared with the case where the insulating layer 80 is not provided.

絶縁層８０に用いることができる、水素を透過しにくい材料としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等が挙げられる。 Examples of materials that can be used for the insulating layer 80 and are difficult for hydrogen to permeate include aluminum oxide, aluminum oxynitride, gallium oxide, gallium oxynitride, yttrium oxide, yttrium oxynitride, hafnium oxide, hafnium oxynitride, yttria-stable zirconia (YSZ) and the like.

層６３には導電層３１と、絶縁層３２と、発光デバイス４０と、絶縁層３３と、が設けられる。また、層６３には基板５０と、フィルタ５１と、が設けられる。基板５０と基板１１は封止層５２を介して封止されている。ここで、発光デバイス４０として、例えば白色光及び赤外光を発する機能を有するデバイスを用いることが好ましい。 Layer 63 is provided with conductive layer 31 , insulating layer 32 , light emitting device 40 and insulating layer 33 . Layer 63 is also provided with substrate 50 and filter 51 . The substrate 50 and the substrate 11 are sealed via the sealing layer 52 . Here, it is preferable to use a device having a function of emitting white light and infrared light, for example, as the light emitting device 40 .

基板１１と接する領域を有するように、導電層３１が設けられる。導電層３１を設けることにより、光電変換デバイス１２の他方の電極を低抵抗化することができる。 A conductive layer 31 is provided so as to have a region in contact with the substrate 11 . By providing the conductive layer 31, the resistance of the other electrode of the photoelectric conversion device 12 can be reduced.

導電層３１を覆うように絶縁層３２が設けられ、絶縁層３２上に発光デバイス４０が設けられる。発光デバイス４０は、絶縁層３２側から、導電層４１、ＥＬ層４２、導電層４３の順に積層された積層構造を有する。つまり、発光デバイス４０は、ＥＬ（Ｅｌｅｃｔｒｏ―Ｌｕｍｉｎｅｓｃｅｎｃｅ）デバイスとすることができる。発光デバイス４０としてＥＬデバイスを用いることにより、本発明の一態様の半導体装置を小型化・薄型化することができるので、様々な電子機器へ搭載することが可能となり、当該電子機器の携帯性を向上させることができる。 An insulating layer 32 is provided to cover the conductive layer 31 , and a light emitting device 40 is provided on the insulating layer 32 . The light-emitting device 40 has a laminated structure in which a conductive layer 41, an EL layer 42, and a conductive layer 43 are laminated in this order from the insulating layer 32 side. That is, the light emitting device 40 can be an EL (Electro-Luminescence) device. By using an EL device as the light-emitting device 40, the semiconductor device of one embodiment of the present invention can be made smaller and thinner, so that it can be mounted on various electronic devices, and the portability of the electronic devices can be improved. can be improved.

導電層４１は、絶縁層３２に設けられた開口を介して、導電層１４と電気的に接続されている。また、導電層４１の端を覆うように、絶縁層３３が設けられる。 Conductive layer 41 is electrically connected to conductive layer 14 through an opening provided in insulating layer 32 . An insulating layer 33 is provided so as to cover the edge of the conductive layer 41 .

絶縁層３２及び絶縁層３３として、例えば酸化絶縁膜、窒化絶縁膜、酸化窒化絶縁膜、又は窒化酸化絶縁膜を用いることができる。当該絶縁層は、単層又は積層で形成することができる。酸化絶縁膜としては、酸化シリコン膜、酸化アルミニウム膜、酸化ガリウム膜、酸化ゲルマニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ランタン膜、酸化ネオジム膜、酸化ハフニウム膜、及び酸化タンタル膜等が挙げられる。窒化絶縁膜としては、窒化シリコン膜、及び窒化アルミニウム等が挙げられる。酸化窒化絶縁膜としては、酸化窒化シリコン膜等が挙げられる。窒化酸化絶縁膜としては、窒化酸化シリコン膜等が挙げられる。なお、絶縁層８１乃至絶縁層８７、トランジスタ１０１及びトランジスタ１３２のゲート絶縁層等、本発明の一態様の半導体装置が有する他の絶縁層も、上記材料を有する絶縁層とすることができる場合がある。 As the insulating layer 32 and the insulating layer 33, for example, an oxide insulating film, a nitride insulating film, an oxynitride insulating film, or a nitride oxide insulating film can be used. The insulating layer can be formed with a single layer or a stacked layer. Examples of oxide insulating films include silicon oxide films, aluminum oxide films, gallium oxide films, germanium oxide films, yttrium oxide films, zirconium oxide films, lanthanum oxide films, neodymium oxide films, hafnium oxide films, and tantalum oxide films. . Examples of the nitride insulating film include a silicon nitride film, an aluminum nitride film, and the like. Examples of the oxynitride insulating film include a silicon oxynitride film and the like. As the nitride oxide insulating film, a silicon nitride oxide film or the like can be given. Note that other insulating layers included in the semiconductor device of one embodiment of the present invention, such as the insulating layers 81 to 87 and the gate insulating layers of the transistors 101 and 132, can also be insulating layers containing the above materials in some cases. be.

本明細書等において「酸化窒化シリコン」とは、その組成として、酸素の含有量が窒素の含有量よりも多いものをいう。また、本明細書等において、「窒化酸化シリコン」とは、その組成として、窒素の含有量が酸素の含有量よりも多いものをいう。 In this specification and the like, “silicon oxynitride” refers to a composition in which the oxygen content is higher than the nitrogen content. In this specification and the like, “silicon oxynitride” refers to a composition in which the nitrogen content is higher than the oxygen content.

また、導電層４１には金属等の低抵抗の導電膜を用いることができる。例えば、タングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、又はその合金、若しくはその金属窒化物から一種以上を用いて形成することができる。なお、導電層２１乃至導電層２４、及び導電層１４、並びにトランジスタ１０１及びトランジスタ１３２のソース電極、ドレイン電極、ゲート電極等、本発明の一態様の半導体装置が有する他の導電層も、上記材料を有する導電層とすることができる場合がある。 In addition, a low-resistance conductive film such as metal can be used for the conductive layer 41 . For example, tungsten (W), molybdenum (Mo), zirconium (Zr), hafnium (Hf), vanadium (V), niobium (Nb), tantalum (Ta), chromium (Cr), cobalt (Co), nickel (Ni ), titanium (Ti), platinum (Pt), aluminum (Al), copper (Cu), silver (Ag) or the like, or alloys thereof, or metal nitrides thereof. . Note that other conductive layers included in the semiconductor device of one embodiment of the present invention, such as the conductive layers 21 to 24, the conductive layer 14, and the source electrodes, drain electrodes, and gate electrodes of the transistors 101 and 132, are also made of the above materials. can be a conductive layer having

導電層４１及び導電層４３は、発光デバイス４０の電極としての機能を有する。よって、発光デバイス４０の一方の電極は、導電層１４及び導電層２３を介してトランジスタ１３２のソース又はドレインの一方と電気的に接続されているということができる。したがって、トランジスタ１３２は、発光デバイス４０の動作を制御する機能を有することができる。なお、導電層４１は、例えば発光デバイス４０の画素電極としての機能を有することができ、導電層４３は、例えば発光デバイス４０の共通電極としての機能を有することができる。 The conductive layers 41 and 43 function as electrodes of the light emitting device 40 . Therefore, it can be said that one electrode of the light emitting device 40 is electrically connected to one of the source and the drain of the transistor 132 through the conductive layers 14 and 23 . Transistor 132 can thus function to control the operation of light emitting device 40 . The conductive layer 41 can function as a pixel electrode of the light emitting device 40, for example, and the conductive layer 43 can function as a common electrode of the light emitting device 40, for example.

ここで、導電層４３として、透光性を有する導電層を用いることができる。例えば、発光デバイス４０が可視光及び赤外光を発する機能を有する場合、導電層４３として可視光及び赤外光を透過する透光性導電層を用いることができる。例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、インジウム錫酸化物（ＩＴＯ：ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物等を用いることができる。又は、カドミウム錫酸化物（ＣＴＯ：ＣａｄｍｉｕｍＴｉｎＯｘｉｄｅ）等を用いることができる。 Here, a light-transmitting conductive layer can be used as the conductive layer 43 . For example, when the light-emitting device 40 has a function of emitting visible light and infrared light, a translucent conductive layer that transmits visible light and infrared light can be used as the conductive layer 43 . For example, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide (ITO), indium tin oxide containing titanium oxide, indium zinc An oxide, indium tin oxide to which silicon oxide is added, or the like can be used. Alternatively, cadmium tin oxide (CTO) or the like can be used.

封止層５２は、発光デバイス４０に酸素、水素、水分、二酸化炭素等が入り込むことを抑制する機能を有する。封止層５２としては窒素やアルゴン等の不活性な気体の他に、紫外線硬化樹脂、又は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル系樹脂、ポリイミド、エポキシ系樹脂、シリコーン系樹脂、ＰＶＢ（ポリビニルブチラル）又はＥＶＡ（エチレンビニルアセテート）等を用いることができる。また、封止層５２に乾燥剤が含まれていてもよい。 The sealing layer 52 has a function of preventing oxygen, hydrogen, moisture, carbon dioxide, etc. from entering the light emitting device 40 . As the sealing layer 52, in addition to an inert gas such as nitrogen or argon, an ultraviolet curable resin or a thermosetting resin can be used. PVC (polyvinyl chloride), acrylic resin, polyimide, epoxy resin, silicone A base resin such as PVB (polyvinyl butyral) or EVA (ethylene vinyl acetate) can be used. Also, the sealing layer 52 may contain a desiccant.

また、封止層５２の一部として、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、ＤＬＣ（ＤｉａｍｏｎｄＬｉｋｅＣａｒｂｏｎ）等の保護層を設けてもよい。 A protective layer such as silicon nitride, silicon oxynitride, aluminum oxide, aluminum nitride, aluminum oxynitride, aluminum oxynitride, and DLC (Diamond Like Carbon) may be provided as part of the sealing layer 52 .

フィルタ５１は、封止層５２を介して光電変換デバイス１２及び発光デバイス４０と重なる領域を有するように設けられる。フィルタ５１は、特定の波長の光を吸収する機能を有する。例えば、赤色の光以外の光を吸収する機能を有する。この場合、発光デバイス４０から白色光が発せられるとすると、赤色の光が基板５０等を介して画素１０の外部に射出される。又は、フィルタ５１は、例えば緑色の光以外の光を吸収する機能を有する。この場合、発光デバイス４０から白色光が発せられるとすると、緑色の光が基板５０等を介して画素１０の外部に射出される。又は、フィルタ５１は、例えば青色の光以外の光を吸収する機能を有する。この場合、発光デバイス４０から白色光が発せられるとすると、青色の光が基板５０等を介して画素１０の外部に射出される。 The filter 51 is provided so as to have a region overlapping with the photoelectric conversion device 12 and the light emitting device 40 with the sealing layer 52 interposed therebetween. Filter 51 has a function of absorbing light of a specific wavelength. For example, it has a function of absorbing light other than red light. In this case, if white light is emitted from the light emitting device 40, red light is emitted outside the pixel 10 through the substrate 50 and the like. Alternatively, the filter 51 has a function of absorbing light other than green light, for example. In this case, if white light is emitted from the light emitting device 40, green light is emitted outside the pixel 10 through the substrate 50 and the like. Alternatively, the filter 51 has a function of absorbing light other than blue light, for example. In this case, if white light is emitted from the light emitting device 40, blue light is emitted outside the pixel 10 through the substrate 50 and the like.

又は、フィルタ５１は、赤外光以外の光を吸収する機能を有する構成とすることができる。例えば、可視光を吸収する機能を有する。この場合、発光デバイス４０から、白色光及び赤外光が発せられるとすると、赤外光が基板５０等を介して画素１０の外部に射出される。 Alternatively, the filter 51 can be configured to have a function of absorbing light other than infrared light. For example, it has a function of absorbing visible light. In this case, if the light emitting device 40 emits white light and infrared light, the infrared light is emitted outside the pixel 10 through the substrate 50 and the like.

画素１０は、光電変換デバイス１２と、発光デバイス４０と、を有する。これにより、発光デバイス４０から基板５０等を介して画素１０の外部に射出され、被写体に当たることにより反射された光を、光電変換デバイス１２により検出することができる。これにより、例えば発光デバイス４０として赤外光を発するデバイスを用いることで、本発明の一態様の半導体装置は、物体を検出する機能を有することができる。例えば、本発明の一態様の半導体装置に手のひらをかざすことにより静脈認証を行うことができ、指をかざすことにより指紋認証を行うことができる。つまり、本発明の一態様の半導体装置は、生体認証を行う機能を有することができる。また、本発明の一態様の半導体装置は、食品内の異物検査や工業製品の不良解析等の非破壊検査に利用することもできる。 Pixel 10 has a photoelectric conversion device 12 and a light emitting device 40 . This allows the photoelectric conversion device 12 to detect the light emitted from the light emitting device 40 through the substrate 50 and the like to the outside of the pixel 10 and reflected by hitting the subject. Thus, by using a device that emits infrared light as the light-emitting device 40, for example, the semiconductor device of one embodiment of the present invention can have a function of detecting an object. For example, vein authentication can be performed by holding a palm over the semiconductor device of one embodiment of the present invention, and fingerprint authentication can be performed by holding a finger. In other words, the semiconductor device of one embodiment of the present invention can have a function of performing biometric authentication. In addition, the semiconductor device of one embodiment of the present invention can be used for nondestructive inspection such as inspection for foreign matter in food and failure analysis of industrial products.

ここで、フィルタ５１を、発光デバイス４０だけでなく、光電変換デバイス１２とも重なる領域を有するように設けることにより、発光デバイス４０から基板５０を介して画素１０の外部に射出される光の波長以外の波長の光が、光電変換デバイス１２に入射されることを抑制することができる。これにより、光電変換デバイス１２による検出精度を高め、本発明の一態様の半導体装置の信頼性を高めることができる。 Here, by providing the filter 51 so as to have a region that overlaps not only the light emitting device 40 but also the photoelectric conversion device 12 , the wavelength of the light emitted from the light emitting device 40 to the outside of the pixel 10 through the substrate 50 can be reduced. can be suppressed from entering the photoelectric conversion device 12 . Accordingly, the detection accuracy of the photoelectric conversion device 12 can be improved, and the reliability of the semiconductor device of one embodiment of the present invention can be improved.

また、発光デバイス４０が白色光等の可視光を発する機能を有することにより、本発明の一態様の半導体装置は、画像を表示する機能を有することができる。例えば、光電変換デバイス１２により取得された撮像データに対応する画像を、発光デバイス４０を用いて表示することができる。又は、認証結果等、光電変換デバイス１２により取得された撮像データから得られた情報を表示することができる。又は、画素１０の外部から供給された画像データに対応する画像を表示することができる。例えば、インターネットを介して得られた画像データに対応する画像を表示することができる。 Further, since the light-emitting device 40 has a function of emitting visible light such as white light, the semiconductor device of one embodiment of the present invention can have a function of displaying an image. For example, an image corresponding to imaging data acquired by the photoelectric conversion device 12 can be displayed using the light emitting device 40 . Alternatively, information obtained from imaging data acquired by the photoelectric conversion device 12, such as an authentication result, can be displayed. Alternatively, an image corresponding to image data supplied from outside the pixels 10 can be displayed. For example, images corresponding to image data obtained via the Internet can be displayed.

以上により、発光デバイス４０として赤外光と可視光の両方を発するデバイスを用いることで、本発明の一態様の半導体装置は上記生体認証、不良解析等を行いつつ、画像の表示を行うことができる。なお、発光デバイス４０として可視光を発するデバイスを用いた場合であっても、発光デバイス４０から基板５０等を介して画素１０の外部に射出され、被写体に当たることにより反射された可視光を、光電変換デバイス１２で検出することにより、上記生体認証、不良解析等を行うことができる。 As described above, with the use of a device that emits both infrared light and visible light as the light-emitting device 40, the semiconductor device of one embodiment of the present invention can display an image while performing the biometric authentication, failure analysis, and the like. can. Note that even when a device that emits visible light is used as the light emitting device 40, the visible light that is emitted from the light emitting device 40 through the substrate 50 or the like to the outside of the pixel 10 and reflected by hitting the subject is photoelectrically generated. By detecting with the conversion device 12, the biometric authentication, failure analysis, etc. can be performed.

以上、本発明の一態様の半導体装置は、光電変換デバイス１２が設けられた撮像装置と、発光デバイス４０が設けられた表示装置と、を有する半導体装置であるということができる。 As described above, the semiconductor device of one embodiment of the present invention can be said to be a semiconductor device including an imaging device provided with the photoelectric conversion device 12 and a display device provided with the light-emitting device 40 .

ここで、基板５０は、ガラス基板等、透光性を有する基板とする。これにより、発光デバイス４０から発せられる光、及び光電変換デバイス１２に入射する光が、基板５０により遮られることを抑制することができる。よって、本発明の一態様の半導体装置から射出される光を高輝度なものとし、また本発明の一態様の半導体装置の消費電力を低減することができる。また、本発明の一態様の半導体装置における光の検出感度を高めることができる。 Here, the substrate 50 is a translucent substrate such as a glass substrate. Accordingly, it is possible to prevent the light emitted from the light emitting device 40 and the light incident on the photoelectric conversion device 12 from being blocked by the substrate 50 . Therefore, the brightness of light emitted from the semiconductor device of one embodiment of the present invention can be increased, and the power consumption of the semiconductor device of one embodiment of the present invention can be reduced. In addition, the light detection sensitivity of the semiconductor device of one embodiment of the present invention can be increased.

また、導電層３１は、導電層４３と同様に、透光性を有する導電層を用いることができる。例えば、可視光及び赤外光を透過する透光性導電層を用いることができる。これにより、光電変換デバイス１２に入射する光が、導電層３１に遮られることを抑制することができるので、本発明の一態様の半導体装置における光の検出感度を高めることができる。なお、導電層３１は、例えば導電層４３に用いることができる材料を有することができる。 As the conductive layer 31 , a conductive layer having a light-transmitting property can be used similarly to the conductive layer 43 . For example, a light-transmitting conductive layer that transmits visible light and infrared light can be used. Accordingly, light that enters the photoelectric conversion device 12 can be prevented from being blocked by the conductive layer 31, so that the light detection sensitivity of the semiconductor device of one embodiment of the present invention can be increased. In addition, the conductive layer 31 can have a material that can be used for the conductive layer 43, for example.

なお、導電層４１及び導電層４３と重なるＥＬ層４２は発光することができるが、導電層４３と重なり、かつ導電層４１と重ならないＥＬ層４２は発光することはできない。また、ＥＬ層４２は極めて薄い薄膜であり、可視光及び赤外光の吸収を無視することができる。したがって、光電変換デバイス１２上にＥＬ層４２及び導電層４３を重ねて設けることができる。 Note that the EL layer 42 overlapping with the conductive layers 41 and 43 can emit light, but the EL layer 42 overlapping with the conductive layer 43 and not overlapping with the conductive layer 41 cannot emit light. Also, the EL layer 42 is an extremely thin film, and absorption of visible light and infrared light can be ignored. Therefore, the EL layer 42 and the conductive layer 43 can be overlapped on the photoelectric conversion device 12 .

図１に示すように、画素１０は、トランジスタ、及び当該トランジスタと電気的に接続されている配線等が形成されている層である層６１の上に、光電変換デバイス１２、及び発光デバイス４０を形成する。これにより、発光デバイス４０が発する光が配線等により遮られることを抑制することができるので、本発明の一態様の半導体装置から射出される光を高輝度なものとし、また本発明の一態様の半導体装置の消費電力を低減することができる。また、半導体装置に入射された光が配線等により遮られることを抑制することができるので、本発明の一態様の半導体装置における光の検出感度を高めることができる。 As shown in FIG. 1, the pixel 10 includes a photoelectric conversion device 12 and a light-emitting device 40 on a layer 61 in which transistors and wiring electrically connected to the transistors are formed. Form. Accordingly, the light emitted from the light-emitting device 40 can be prevented from being blocked by the wiring or the like, so that the light emitted from the semiconductor device of one embodiment of the present invention has high luminance, and the light emitted from the light-emitting device 40 is one embodiment of the present invention. power consumption of the semiconductor device can be reduced. In addition, since it is possible to suppress the blocking of light incident on the semiconductor device by the wiring or the like, the light detection sensitivity of the semiconductor device of one embodiment of the present invention can be increased.

図２（Ａ）は、本発明の一態様の半導体装置の構成例を示す図である。図２（Ａ）では、画素１０として、画素１０Ｒ、画素１０Ｇ、画素１０Ｂ、及び画素１０ＩＲの構成例を示している。 FIG. 2A illustrates a structure example of a semiconductor device of one embodiment of the present invention. FIG. 2A shows a configuration example of a pixel 10R, a pixel 10G, a pixel 10B, and a pixel 10IR as the pixel 10. FIG.

画素１０Ｒ、画素１０Ｇ、画素１０Ｂ、及び画素１０ＩＲは、それぞれ図１に示す構成を適用することができる。なお、図２（Ａ）では層６１を省略しているが、実際には画素１０Ｒ、画素１０Ｇ、画素１０Ｂ、及び画素１０ＩＲはそれぞれ層６１を有する。 The pixel 10R, the pixel 10G, the pixel 10B, and the pixel 10IR can each apply the configuration shown in FIG. Although the layer 61 is omitted in FIG. 2A, the pixel 10R, the pixel 10G, the pixel 10B, and the pixel 10IR each have the layer 61 in practice.

本発明の一態様の半導体装置では、図２（Ａ）に示す構成の光電変換デバイス１２の側面を、光制御層５６で囲まれた構成とすることができる。光制御層５６は、隣接する光電変換デバイス１２間における素子分離層としての機能を有する。光電変換デバイス１２の受光面から側面に向かって入射した光は光制御層５６で反射又は減衰させることができる。したがって、隣接する光電変換デバイス１２に当該光を侵入させることを防止することができる。よって、光電変換デバイス１２による検出精度を高め、本発明の一態様の半導体装置の信頼性を高めることができる。なお、光制御層５６を設けなくてもよい。 In the semiconductor device of one embodiment of the present invention, the side surface of the photoelectric conversion device 12 illustrated in FIG. 2A can be surrounded by the light control layer 56 . The light control layer 56 functions as an element isolation layer between adjacent photoelectric conversion devices 12 . Light incident from the light receiving surface of the photoelectric conversion device 12 toward the side can be reflected or attenuated by the light control layer 56 . Therefore, it is possible to prevent the light from entering the adjacent photoelectric conversion device 12 . Therefore, the detection accuracy of the photoelectric conversion device 12 can be improved, and the reliability of the semiconductor device of one embodiment of the present invention can be improved. Note that the light control layer 56 may not be provided.

光制御層５６としては、シリコンよりも屈折率の低い材料を用いることが好ましい。例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、又は酸化タンタル等の絶縁体を用いることができる。また、アクリル樹脂やポリイミド等の有機材料を用いてもよい。シリコンよりも屈折率の低い材料を用いることで、光電変換デバイス１２の側面に入射した光が全反射しやすくなる。また、上記材料の替わりに空気、窒素、酸素、アルゴン、ヘリウム等の気体を用いても良く、この場合、大気圧よりも低い圧力としても良い。 A material having a lower refractive index than silicon is preferably used for the light control layer 56 . Insulators such as aluminum oxide, magnesium oxide, silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, gallium oxide, germanium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide, hafnium oxide, or tantalum oxide can be used. Alternatively, an organic material such as acrylic resin or polyimide may be used. By using a material with a lower refractive index than silicon, the light incident on the side surface of the photoelectric conversion device 12 is easily totally reflected. Gases such as air, nitrogen, oxygen, argon, and helium may be used instead of the above materials, and in this case, the pressure may be lower than the atmospheric pressure.

光制御層５６としては、光を吸収しやすい材料を用いてもよい。例えば、カーボンブラック等のカーボン系黒色顔料、チタンブラック等のチタン系黒色顔料、鉄の酸化物、銅及びクロムの複合酸化物、銅、クロム及び亜鉛の複合酸化物、等の材料が添加された樹脂等を用いることができる。 As the light control layer 56, a material that easily absorbs light may be used. For example, materials such as carbon-based black pigments such as carbon black, titanium-based black pigments such as titanium black, oxides of iron, composite oxides of copper and chromium, and composite oxides of copper, chromium and zinc are added. A resin or the like can be used.

層６３に設けられる発光デバイス４０は、前述のように、例えば白色光及び赤外光を発する機能を有することができる。画素１０Ｒが有する層６３には、光電変換デバイス１２及び発光デバイス４０と重なる領域を有するように、フィルタ５１Ｒを設けることができる。フィルタ５１Ｒは、例えば赤色の光を透過する機能を有する。よって、画素１０Ｒは、赤色の光を射出し、赤色の光を光電変換デバイス１２により検出する機能を有することができる。 Light-emitting devices 40 provided in layer 63 may be capable of emitting, for example, white light and infrared light, as described above. A layer 63 included in the pixel 10R can be provided with a filter 51R so as to have a region overlapping with the photoelectric conversion device 12 and the light emitting device 40. FIG. The filter 51R has a function of transmitting red light, for example. Therefore, the pixel 10R can have the function of emitting red light and detecting the red light with the photoelectric conversion device 12 .

また、画素１０Ｇが有する層６３には、光電変換デバイス１２及び発光デバイス４０と重なる領域を有するように、フィルタ５１Ｇを設けることができる。フィルタ５１Ｇは、例えば緑色の光を透過する機能を有する。よって、画素１０Ｇは、緑色の光を射出し、緑色の光を光電変換デバイス１２により検出する機能を有することができる。 In addition, the layer 63 of the pixel 10G can be provided with a filter 51G so as to have a region that overlaps with the photoelectric conversion device 12 and the light emitting device 40. FIG. The filter 51G has a function of transmitting green light, for example. Therefore, the pixel 10G can have the function of emitting green light and detecting the green light with the photoelectric conversion device 12 .

また、画素１０Ｂが有する層６３には、光電変換デバイス１２及び発光デバイス４０と重なる領域を有するように、フィルタ５１Ｂを設けることができる。フィルタ５１Ｂは、例えば青色の光を透過する機能を有する。よって、画素１０Ｂは、青色の光を射出し、青色の光を光電変換デバイス１２により検出する機能を有することができる。 In addition, the layer 63 of the pixel 10B can be provided with a filter 51B so as to have a region that overlaps with the photoelectric conversion device 12 and the light emitting device 40 . The filter 51B has a function of transmitting blue light, for example. Therefore, the pixel 10B can have a function of emitting blue light and detecting the blue light with the photoelectric conversion device 12 .

さらに、画素１０ＩＲが有する層６３には、光電変換デバイス１２及び発光デバイス４０と重なる領域を有するように、フィルタ５１ＩＲを設けることができる。フィルタ５１ＩＲは、例えば赤外光を透過し、可視光を吸収する機能を有する。よって、画素１０Ｂは、赤外光を射出し、赤外光を光電変換デバイス１２により検出する機能を有することができる。 Furthermore, the layer 63 of the pixel 10IR can be provided with a filter 51IR so as to have a region overlapping the photoelectric conversion device 12 and the light emitting device 40. FIG. The filter 51IR has a function of transmitting infrared light and absorbing visible light, for example. Therefore, the pixel 10B can have a function of emitting infrared light and detecting the infrared light with the photoelectric conversion device 12 .

画素１０Ｒが赤色の光を射出して当該光を検出する機能を有し、画素１０Ｇが緑色の光を射出して当該光を検出する機能を有し、画素１０Ｂが青色の光を射出して当該光を検出する機能を有し、画素１０ＩＲが赤外光を射出して当該光を検出する機能を有することにより、本発明の一態様の半導体装置は、カラー画像を表示し、かつ可視光及び赤外光を検出する機能を有することができる。なお、画素１０Ｒ、画素１０Ｇ、画素１０Ｂは、それぞれ黄色、シアン、マゼンタ等の色の光を射出し、当該光を検出する機能を有していてもよい。 The pixel 10R emits red light and has a function of detecting the light, the pixel 10G emits green light and has a function of detecting the light, and the pixel 10B emits blue light. The semiconductor device of one embodiment of the present invention has a function of detecting the light, and the pixel 10IR emits infrared light and has a function of detecting the light. and a function of detecting infrared light. Note that the pixel 10R, the pixel 10G, and the pixel 10B may have a function of emitting light of colors such as yellow, cyan, and magenta, respectively, and detecting the light.

ここで、画素１０Ｒ、画素１０Ｇ、画素１０Ｂ、及び画素１０ＩＲは、それぞれ副画素ということができる。また、画素１０Ｒ、画素１０Ｇ、画素１０Ｂ、及び画素１０ＩＲにより、１画素が構成されているということができる。なお、本明細書等において、「画素」という用語が「副画素」を示す場合がある。例えば、画素１０は、副画素であるということができる。 Here, the pixel 10R, the pixel 10G, the pixel 10B, and the pixel 10IR can each be called a sub-pixel. Further, it can be said that one pixel is composed of the pixel 10R, the pixel 10G, the pixel 10B, and the pixel 10IR. Note that in this specification and the like, the term “pixel” may indicate “sub-pixel”. For example, pixel 10 can be said to be a sub-pixel.

画素１０Ｒには、フィルタ５１Ｒと重なる領域を有するように、フィルタ５３を設けることができる。また、画素１０Ｇには、フィルタ５１Ｇと重なる領域を有するように、フィルタ５３を設けることができる。さらに、画素１０Ｂには、フィルタ５１Ｂと重なる領域を有するように、フィルタ５３を設けることができる。フィルタ５３は、例えば可視光を透過し、赤外光を吸収する機能を有する。つまり、フィルタ５３は、赤外光カットフィルタであるということができる。 A filter 53 can be provided in the pixel 10R so as to have a region overlapping the filter 51R. Further, the pixel 10G can be provided with the filter 53 so as to have a region overlapping with the filter 51G. Further, the pixel 10B can be provided with a filter 53 so as to have an area overlapping with the filter 51B. The filter 53 has a function of transmitting visible light and absorbing infrared light, for example. That is, it can be said that the filter 53 is an infrared light cut filter.

画素１０Ｒ、画素１０Ｇ、及び画素１０Ｂにフィルタ５３を設けることにより、例えば全ての発光デバイス４０が赤外光を発する機能を有する場合であっても、画素１０Ｒが有する光電変換デバイス１２、画素１０Ｇが有する光電変換デバイス１２、及び画素１０Ｂが有する光電変換デバイス１２が、赤外光を検出することを抑制する。これにより、光電変換デバイス１２による検出精度を高め、本発明の一態様の半導体装置の信頼性を高めることができる。 By providing the filter 53 in the pixel 10R, the pixel 10G, and the pixel 10B, for example, even when all the light-emitting devices 40 have a function of emitting infrared light, the photoelectric conversion device 12 and the pixel 10G included in the pixel 10R are The photoelectric conversion device 12 included in the pixel 10B and the photoelectric conversion device 12 included in the pixel 10B are prevented from detecting infrared light. Accordingly, the detection accuracy of the photoelectric conversion device 12 can be improved, and the reliability of the semiconductor device of one embodiment of the present invention can be improved.

なお、図２（Ａ）では、フィルタ５１Ｒ、フィルタ５１Ｇ、及びフィルタ５１Ｂの上にフィルタ５３が設けられた構成を示しているが、フィルタ５１Ｒ、フィルタ５１Ｇ、及びフィルタ５１Ｂの下にフィルタ５３が設けられていてもよい。 Note that FIG. 2A shows a configuration in which the filter 53 is provided above the filters 51R, 51G, and 51B, but the filter 53 is provided below the filters 51R, 51G, and 51B. may have been

層６３の上には、光電変換デバイス１２と重なる領域を有するように、マイクロレンズ５４を設けることができる。これにより、光電変換デバイス１２による光の検出感度を高めることができる。 A microlens 54 may be provided over the layer 63 so as to have a region that overlaps the photovoltaic device 12 . Thereby, the light detection sensitivity of the photoelectric conversion device 12 can be enhanced.

図２（Ｂ）は、本発明の一態様の半導体装置の構成例を示す図であり、図２（Ａ）に示す構成の変形例である。図２（Ｂ）に示す構成の半導体装置は、画素１０Ｇ及び画素１０Ｂにフィルタ５３が設けられていない点が、図２（Ａ）に示す構成の半導体装置と異なる。 FIG. 2B is a diagram illustrating a structure example of a semiconductor device of one embodiment of the present invention, which is a modification of the structure illustrated in FIG. The semiconductor device with the structure shown in FIG. 2B is different from the semiconductor device with the structure shown in FIG. 2A in that the filters 53 are not provided in the pixels 10G and 10B.

フィルタ５１Ｇ、及びフィルタ５１Ｂは、赤色の光を吸収する機能を有する。よって、赤色の光と波長が近い、赤外光も吸収する場合がある。この場合、画素１０Ｇ及び画素１０Ｂに、赤外光を吸収する機能を有するフィルタ５３を設けなくても、画素１０Ｇに設けられた光電変換デバイス１２、及び画素１０Ｂに設けられた光電変換デバイス１２が赤外光を検出することを抑制することができる。本発明の一態様の半導体装置を図２（Ｂ）に示す構成とすることにより、画素１０Ｇが有する発光デバイス４０から発せられた光、及び画素１０Ｂが有する発光デバイス４０から発せられた光が、フィルタ５３に吸収されることを抑制することができる。よって、本発明の一態様の半導体装置から射出される光を高輝度なものとし、また本発明の一態様の半導体装置の消費電力を低減することができる。また、本発明の一態様の半導体装置における光の検出感度を高めることができる。 The filters 51G and 51B have a function of absorbing red light. Therefore, it may also absorb infrared light, which has a wavelength close to that of red light. In this case, the photoelectric conversion device 12 provided in the pixel 10G and the photoelectric conversion device 12 provided in the pixel 10B are not provided in the pixel 10G and the pixel 10B without providing the filter 53 having a function of absorbing infrared light. Detection of infrared light can be suppressed. When the semiconductor device of one embodiment of the present invention has the structure illustrated in FIG. Absorption by the filter 53 can be suppressed. Therefore, the brightness of light emitted from the semiconductor device of one embodiment of the present invention can be increased, and the power consumption of the semiconductor device of one embodiment of the present invention can be reduced. In addition, the light detection sensitivity of the semiconductor device of one embodiment of the present invention can be increased.

＜画素の作製方法の一例＞
図３（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、図４（Ａ）、（Ｂ）、（Ｃ）、図５（Ａ）、（Ｂ）は、図１に示す構成の画素１０の作製方法の一例を示す図である。 <An example of a method for manufacturing a pixel>
3(A), (B), (C), (D), FIGS. 4(A), (B), (C), FIGS. 5(A), and (B) are pixels having the configuration shown in FIG. 10 is a diagram showing an example of a method of manufacturing No. 10. FIG.

なお、発光装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スパッタリング法、化学気相堆積（ＣＶＤ：ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ：ＰｕｌｓｅＬａｓｅｒＤｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：ＡｔｏｍｉｃＬａｙｅｒＤｅｐｏｓｉｔｉｏｎ）法等を用いて形成することができる。ＣＶＤ法としては、プラズマ化学気相堆積（ＰＥＣＶＤ：ＰｌａｓｍａＥｎｈａｎｃｅｄＣＶＤ）法や、熱ＣＶＤ法等がある。また、熱ＣＶＤ法のひとつに、有機金属化学気相堆積（ＭＯＣＶＤ：ＭｅｔａｌＯｒｇａｎｉｃＣＶＤ）法がある。 The thin films (insulating film, semiconductor film, conductive film, etc.) constituting the light emitting device can be formed by sputtering, chemical vapor deposition (CVD), vacuum deposition, pulse laser deposition (PLD). ) method, Atomic Layer Deposition (ALD) method, or the like. The CVD method includes a plasma enhanced CVD (PECVD) method, a thermal CVD method, and the like. Also, one of the thermal CVD methods is a metal organic chemical vapor deposition (MOCVD) method.

また、発光装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等の方法により形成することができる。 In addition, the thin films (insulating film, semiconductor film, conductive film, etc.) that make up the light emitting device can be applied by spin coating, dipping, spray coating, inkjet, dispensing, screen printing, offset printing, doctor knife, slit coating, roll coating, curtain coating, etc. , knife coating, or the like.

また、発光装置を構成する薄膜を加工する際には、フォトリソグラフィ法等を用いて加工することができる。又は、ナノインプリント法、サンドブラスト法、リフトオフ法等により薄膜を加工してもよい。また、メタルマスク等の遮蔽マスクを用いた成膜方法により、島状の薄膜を直接形成してもよい。 Further, when processing a thin film forming a light-emitting device, the processing can be performed using a photolithography method or the like. Alternatively, the thin film may be processed by a nanoimprint method, a sandblast method, a lift-off method, or the like. Alternatively, an island-shaped thin film may be directly formed by a film formation method using a shielding mask such as a metal mask.

フォトリソグラフィ法としては、代表的には以下の２つの方法がある。一つは、加工したい薄膜上にレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法である。もう一つは、感光性を有する薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法である。 As the photolithography method, there are typically the following two methods. One is a method of forming a resist mask on a thin film to be processed, processing the thin film by etching or the like, and removing the resist mask. The other is a method of forming a photosensitive thin film, then performing exposure and development to process the thin film into a desired shape.

フォトリソグラフィ法において、露光に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、又はこれらを混合させた光を用いることができる。そのほか、紫外線やＫｒＦレーザ光、又はＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外光（ＥＵＶ：ＥｘｔｒｅｍｅＵｌｔｒａ－ｖｉｏｌｅｔ）やＸ線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線又は電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビーム等のビームを走査することにより露光を行う場合には、フォトマスクは不要である。 In the photolithography method, the light used for exposure may be, for example, i-line (wavelength 365 nm), g-line (wavelength 436 nm), h-line (wavelength 405 nm), or a mixture thereof. In addition, ultraviolet light, KrF laser light, ArF laser light, or the like can also be used. Moreover, you may expose by a liquid immersion exposure technique. As the light used for exposure, extreme ultraviolet light (EUV: Extreme Ultra-violet) or X-rays may be used. An electron beam can also be used instead of the light used for exposure. The use of extreme ultraviolet light, X-rays, or electron beams is preferable because extremely fine processing is possible. A photomask is not necessary when exposure is performed by scanning a beam such as an electron beam.

薄膜のエッチングには、ドライエッチング法、ウェットエッチング法、サンドブラスト法等を用いることができる。 A dry etching method, a wet etching method, a sandblasting method, or the like can be used for etching the thin film.

図１に示す構成の画素１０の作製方法の一例について説明する。まず、基板１１上に低抵抗領域１３を形成する（図３（Ａ））。これにより、光電変換デバイス１２を作製することができる。低抵抗領域１３は、基板１１に不純物を添加することにより形成することができる。例えば、リン、砒素等の５価元素を添加することで、低抵抗領域１３をｎ型の領域とすることができ、ホウ素、アルミニウム等の３価元素を添加することで、低抵抗領域１３をｐ型の領域とすることができる。なお、基板１１がｐ型基板である場合、低抵抗領域１３はｎ型の領域とすることができ、基板１１がｎ型基板である場合、低抵抗領域１３はｐ型の領域とすることができる。 An example of a method for manufacturing the pixel 10 having the configuration shown in FIG. 1 will be described. First, the low resistance region 13 is formed on the substrate 11 (FIG. 3(A)). Thereby, the photoelectric conversion device 12 can be produced. The low resistance region 13 can be formed by adding impurities to the substrate 11 . For example, by adding a pentavalent element such as phosphorus or arsenic, the low resistance region 13 can be made an n-type region, and by adding a trivalent element such as boron or aluminum, the low resistance region 13 can be made n-type. It can be a p-type region. When the substrate 11 is a p-type substrate, the low resistance region 13 can be an n-type region, and when the substrate 11 is an n-type substrate, the low resistance region 13 can be a p-type region. can.

上記不純物の添加方法としては、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション等が挙げられる。 Examples of the method for adding the impurity include an ion implantation method in which an ionized raw material gas is added after mass separation, an ion doping method in which an ionized raw material gas is added without mass separation, plasma immersion ion implantation, and the like. .

次に、基板１１に開口部を設ける。当該開口部は、基板１１を貫通している必要はない。その後、開口部の側面を覆うように絶縁層８７を設け、絶縁層８７に覆われた開口部を埋めるように、導電層１４を形成する（図３（Ｂ））。 Next, an opening is provided in the substrate 11 . The opening need not pass through the substrate 11 . After that, an insulating layer 87 is provided so as to cover the side surface of the opening, and the conductive layer 14 is formed so as to fill the opening covered with the insulating layer 87 (FIG. 3B).

基板１１として、ＳＯＩ基板を用いてもよい。この場合は、ＢＯＸ層に達するように、基板１１に開口部を設ける。 An SOI substrate may be used as the substrate 11 . In this case, an opening is provided in the substrate 11 so as to reach the BOX layer.

次に、絶縁層８７上、及び導電層１４上に絶縁層８６を形成し、絶縁層８６上に絶縁層８０を形成する。その後、絶縁層８０上にトランジスタ１０１及びトランジスタ１３２を形成する。なお、トランジスタ１０１及びトランジスタ１３２のチャネル形成領域、ソース領域、及びドレイン領域を覆うように、絶縁層８５及び絶縁層８４を形成する。また、絶縁層８４上に絶縁層８３を形成する。絶縁層８３は層間絶縁膜としての機能を有し、化学機械研磨（ＣＭＰ：ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）法等を用いた平坦化処理により平坦化されている。なお、絶縁層８３は平坦化されていなくてもよい。また、絶縁層８３以外の層についても、ＣＭＰ法等により平坦化処理を行うことができる。 Next, an insulating layer 86 is formed over the insulating layer 87 and the conductive layer 14 , and an insulating layer 80 is formed over the insulating layer 86 . After that, the transistors 101 and 132 are formed over the insulating layer 80 . Note that insulating layers 85 and 84 are formed so as to cover channel formation regions, source regions, and drain regions of the transistors 101 and 132 . Also, an insulating layer 83 is formed on the insulating layer 84 . The insulating layer 83 functions as an interlayer insulating film, and is planarized by a planarization process using a chemical mechanical polishing (CMP) method or the like. Note that the insulating layer 83 does not have to be planarized. Moreover, the layers other than the insulating layer 83 can also be planarized by the CMP method or the like.

ここで、トランジスタ１０１及びトランジスタ１３２は、同一の工程で作製することができる。つまり、光電変換デバイス１２の動作を制御する機能を有するトランジスタと、発光デバイス４０の動作を制御する機能を有するトランジスタと、を同一の工程で作製することができる。よって、光電変換デバイス１２の動作を制御する機能を有するトランジスタと、発光デバイス４０の動作を制御する機能を有するトランジスタと、を異なる工程で作製する場合より、本発明の一態様の半導体装置の作製工程を簡易なものとすることができる。したがって、本発明の一態様の半導体装置を低価格なものとすることができる。なお、容量素子等、トランジスタ以外の回路素子も、トランジスタと同一の工程で作製することができる。 Here, the transistor 101 and the transistor 132 can be manufactured through the same process. That is, the transistor having the function of controlling the operation of the photoelectric conversion device 12 and the transistor having the function of controlling the operation of the light emitting device 40 can be manufactured in the same process. Therefore, the semiconductor device of one embodiment of the present invention is manufactured by manufacturing the transistor having a function of controlling the operation of the photoelectric conversion device 12 and the transistor having a function of controlling the operation of the light-emitting device 40 in different steps. The process can be simplified. Therefore, the semiconductor device of one embodiment of the present invention can be inexpensive. Note that a circuit element other than a transistor, such as a capacitor, can be manufactured in the same process as the transistor.

トランジスタ１０１及びトランジスタ１３２等の形成後に、絶縁層８２を形成する。次に、絶縁層８０、及び絶縁層８２乃至絶縁層８７に開口部を設け、当該開口部を埋めるように導電層２１乃至導電層２４を形成する。具体的には、トランジスタ１０１のソース又はドレインの一方、及び低抵抗領域１３と電気的に接続されるように導電層２１を形成し、トランジスタ１０１のソース又はドレインの他方と電気的に接続されるように導電層２２を形成する。また、トランジスタ１３２のソース又はドレインの一方、及び導電層１４と電気的に接続されるように導電層２３を形成し、トランジスタ１３２のソース又はドレインの他方と電気的に接続されるように導電層２４を形成する。 An insulating layer 82 is formed after the formation of the transistor 101, the transistor 132, and the like. Next, openings are provided in the insulating layer 80 and the insulating layers 82 to 87, and the conductive layers 21 to 24 are formed so as to fill the openings. Specifically, the conductive layer 21 is formed so as to be electrically connected to one of the source and the drain of the transistor 101 and the low-resistance region 13, and is electrically connected to the other of the source and the drain of the transistor 101. A conductive layer 22 is formed as follows. In addition, a conductive layer 23 is formed so as to be electrically connected to one of the source and the drain of the transistor 132 and the conductive layer 14, and a conductive layer is formed so as to be electrically connected to the other of the source and the drain of the transistor 132. 24.

導電層２１乃至導電層２４の形成後、導電層２１乃至導電層２４上、及び絶縁層８２上に絶縁層８１を形成する（図３（Ｃ））。その後、絶縁層８１上に基板３０を貼り合わせる（図３（Ｄ））。絶縁層８１と基板３０は、例えば圧着により貼り合わせることができる。又は、絶縁層８１と基板３０の間に接着層を設けることで、絶縁層８１上に基板３０を貼り合わせることができる。基板３０は、以降の作製工程における支持基板としての機能を有する。 After the conductive layers 21 to 24 are formed, an insulating layer 81 is formed over the conductive layers 21 to 24 and the insulating layer 82 (FIG. 3C). After that, the substrate 30 is bonded onto the insulating layer 81 (FIG. 3(D)). The insulating layer 81 and the substrate 30 can be bonded together by pressure bonding, for example. Alternatively, by providing an adhesive layer between the insulating layer 81 and the substrate 30 , the substrate 30 can be attached onto the insulating layer 81 . The substrate 30 has a function as a supporting substrate in subsequent manufacturing steps.

次に、基板１１の裏面、及び絶縁層８７を研磨して、導電層１４を露出させる（図４（Ａ））。例えば、グラインダーを用いることにより、基板１１を研磨することができる。また、グラインダーを用いて基板１１を研磨した後、ＣＭＰ法を用いて基板１１及び絶縁層８７を研磨することにより、導電層１４を露出させることができる。グラインダーを用いることにより、基板１１を高速に研磨することができる。また、ＣＭＰ法を用いることにより、基板１１及び絶縁層８７の研磨を精密に行うことができ、基板１１の平坦性を高めることができる。なお、図４（Ａ）において点線で囲まれた部分は、基板１１の研磨された部分である。 Next, the back surface of the substrate 11 and the insulating layer 87 are polished to expose the conductive layer 14 (FIG. 4A). For example, the substrate 11 can be polished using a grinder. Further, after polishing the substrate 11 using a grinder, the conductive layer 14 can be exposed by polishing the substrate 11 and the insulating layer 87 using the CMP method. By using a grinder, the substrate 11 can be polished at high speed. Moreover, by using the CMP method, the substrate 11 and the insulating layer 87 can be precisely polished, and the flatness of the substrate 11 can be improved. Note that the portion surrounded by the dotted line in FIG. 4A is the polished portion of the substrate 11 .

基板１１がＳＯＩ基板である場合は、低抵抗領域１３を構成する材料とは異なる材料を有する層である、ＢＯＸ層を研磨することにより、導電層１４を露出させることができる。これにより、研磨工程の制御を簡易に行うことができる。 When the substrate 11 is an SOI substrate, the conductive layer 14 can be exposed by polishing the BOX layer, which is a layer having a material different from the material forming the low resistance region 13 . This makes it possible to easily control the polishing process.

次に、基板１１上に導電層３１を形成する（図４（Ｂ））。具体的には、基板１１上、導電層１４上、及び絶縁層８７上に導電膜を成膜した後、フォトリソグラフィ法等によりパターニングを行う。その後、当該導電膜の、導電層１４と接する部分をエッチング法等により除去する。以上により、導電層３１を形成することができる。なお、図４（Ｂ）では、導電層３１は絶縁層８７と接する領域を有していないが、絶縁層８７と接する領域を有していてもよい。 Next, a conductive layer 31 is formed over the substrate 11 (FIG. 4B). Specifically, after forming a conductive film on the substrate 11, the conductive layer 14, and the insulating layer 87, patterning is performed by a photolithography method or the like. After that, a portion of the conductive film which is in contact with the conductive layer 14 is removed by an etching method or the like. Through the above steps, the conductive layer 31 can be formed. Note that the conductive layer 31 does not have a region in contact with the insulating layer 87 in FIG. 4B, but may have a region in contact with the insulating layer 87 .

次に、導電層３１を覆うように絶縁層３２を形成する（図４（Ｃ））。具体的には、導電層３１上、基板１１上、導電層１４上、及び絶縁層８７上に絶縁膜を成膜し、導電層１４に達する開口部を当該絶縁膜に設けることにより、絶縁層３２を形成することができる。なお、図４（Ｃ）では、絶縁層３２は絶縁層８７と接する領域を有しているが、絶縁層８７と接する領域を有していなくてもよい。また、図４（Ｃ）では、絶縁層３２は導電層１４と接する領域を有していないが、導電層１４と接する領域を有してもよい。 Next, an insulating layer 32 is formed so as to cover the conductive layer 31 (FIG. 4C). Specifically, an insulating film is formed over the conductive layer 31, the substrate 11, the conductive layer 14, and the insulating layer 87, and an opening reaching the conductive layer 14 is provided in the insulating film. 32 can be formed. Note that although the insulating layer 32 has a region in contact with the insulating layer 87 in FIG. 4C, it does not have to have a region in contact with the insulating layer 87 . Although the insulating layer 32 does not have a region in contact with the conductive layer 14 in FIG. 4C, it may have a region in contact with the conductive layer 14 .

次に、導電層１４と電気的に接続されるように、導電層４１を形成する。その後、導電層４１と重なる領域を有するようにＥＬ層４２を形成し、導電層４１及びＥＬ層４２と重なる領域を有するように導電層４３を形成する（図５（Ａ））。以上により、発光デバイス４０を作製することができる。ここで、ＥＬ層４２は、蒸着法、塗布法、印刷法、吐出法等の方法で形成することができる。 Next, a conductive layer 41 is formed so as to be electrically connected to the conductive layer 14 . After that, an EL layer 42 is formed so as to have a region overlapping with the conductive layer 41, and a conductive layer 43 is formed so as to have a region overlapping with the conductive layer 41 and the EL layer 42 (FIG. 5A). As described above, the light-emitting device 40 can be manufactured. Here, the EL layer 42 can be formed by a vapor deposition method, a coating method, a printing method, an ejection method, or the like.

次に、基板５０上にフィルタ５１を形成する（図５（Ｂ））。ここで、フィルタ５１の他、赤外光カットフィルタとしての機能を有するフィルタ５３を形成してもよい。なお、フィルタ５１及びフィルタ５３は、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。 Next, a filter 51 is formed on the substrate 50 (FIG. 5B). Here, in addition to the filter 51, a filter 53 having a function as an infrared light cut filter may be formed. Note that the filters 51 and 53 can be formed by a vapor deposition method (including a vacuum vapor deposition method), a transfer method, a printing method, an inkjet method, a coating method, or the like.

その後、封止層５２を用いて、基板５０と基板１１を封止する。以上が図１に示す構成の画素１０の作製方法の一例である。 After that, the substrate 50 and the substrate 11 are sealed using the sealing layer 52 . The above is an example of a method for manufacturing the pixel 10 having the structure shown in FIG.

図３乃至図５に示す方法で画素１０を作製することにより、トランジスタ、及び当該トランジスタと電気的に接続されている配線等が形成されている層である層６１の上に、光電変換デバイス１２、及び発光デバイス４０を形成することができる。これにより、発光デバイス４０が発する光が配線等により遮られることを抑制することができるので、本発明の一態様の半導体装置から射出される光を高輝度なものとし、また本発明の一態様の半導体装置の消費電力を低減することができる。また、半導体装置に入射された光が配線等により遮られることを抑制することができるので、本発明の一態様の半導体装置における光の検出感度を高めることができる。 By manufacturing the pixel 10 by the method shown in FIGS. 3 to 5, the photoelectric conversion device 12 is formed over the layer 61 in which the transistor, the wiring electrically connected to the transistor, and the like are formed. , and light emitting device 40 may be formed. Accordingly, the light emitted from the light-emitting device 40 can be prevented from being blocked by the wiring or the like, so that the light emitted from the semiconductor device of one embodiment of the present invention has high luminance, and the light emitted from the light-emitting device 40 is one embodiment of the present invention. power consumption of the semiconductor device can be reduced. In addition, since it is possible to suppress the blocking of light incident on the semiconductor device by the wiring or the like, the light detection sensitivity of the semiconductor device of one embodiment of the present invention can be increased.

＜発光デバイスの構成例＞
図６（Ａ）乃至（Ｃ）は、発光デバイス４０の構成例を示す図である。図６（Ａ）には、導電層４１と導電層４３の間にＥＬ層４２が挟まれた構造（シングル構造）を示す。前述のとおり、ＥＬ層４２には発光材料が含まれ、例えば、有機化合物である発光材料が含まれる。 <Configuration example of light-emitting device>
6A to 6C are diagrams showing configuration examples of the light emitting device 40. FIG. FIG. 6A shows a structure (single structure) in which the EL layer 42 is interposed between the conductive layers 41 and 43 . As described above, the EL layer 42 contains a light-emitting material, for example, a light-emitting material that is an organic compound.

図６（Ｂ）は、ＥＬ層４２の積層構造を示す図である。ここで、図６（Ｂ）に示す構造の発光デバイス４０では、導電層４１はアノードとしての機能を有し、導電層４３はカソードとしての機能を有する。 FIG. 6B is a diagram showing the laminated structure of the EL layer 42. As shown in FIG. Here, in the light-emitting device 40 having the structure shown in FIG. 6B, the conductive layer 41 functions as an anode, and the conductive layer 43 functions as a cathode.

ＥＬ層４２は、導電層４１の上に、正孔注入層７１、正孔輸送層７２、発光層７３、電子輸送層７４、電子注入層７５が順次積層された構造を有する。なお、導電層４１がカソードとしての機能を有し、導電層４３がアノードとしての機能を有する場合は、積層順は逆になる。 The EL layer 42 has a structure in which a hole injection layer 71 , a hole transport layer 72 , a light emitting layer 73 , an electron transport layer 74 and an electron injection layer 75 are stacked in order on the conductive layer 41 . When the conductive layer 41 functions as a cathode and the conductive layer 43 functions as an anode, the stacking order is reversed.

発光層７３は、発光材料や複数の材料を適宜組み合わせて有しており、所望の発光色を呈する蛍光発光や燐光発光が得られる構成とすることができる。また、発光層７３を発光色の異なる積層構造としてもよい。なお、この場合、積層された各発光層に用いる発光物質やその他の物質は、それぞれ異なる材料を用いればよい。 The light-emitting layer 73 includes a light-emitting material or an appropriate combination of a plurality of materials, and can have a structure in which fluorescent light emission or phosphorescent light emission with a desired emission color can be obtained. Further, the light-emitting layer 73 may have a laminated structure with different emission colors. Note that in this case, different materials may be used for the light-emitting substances and other substances used in the stacked light-emitting layers.

発光デバイス４０において、例えば、図６（Ｂ）に示す導電層４１を反射電極とし、導電層４３を半透過・半反射電極とし、微小光共振器（マイクロキャビティ）構造とすることにより、ＥＬ層４２に含まれる発光層７３から得られる発光を両電極間で共振させ、導電層４３を透過して射出される発光を強めることができる。 In the light-emitting device 40, for example, the conductive layer 41 shown in FIG. The light emitted from the light-emitting layer 73 included in 42 can be resonated between the two electrodes, and the light emitted through the conductive layer 43 can be enhanced.

なお、発光デバイス４０の導電層４１が、反射性を有する導電性材料と透光性を有する導電性材料（透明導電膜）との積層構造からなる反射電極である場合、透明導電膜の膜厚を制御することにより光学調整を行うことができる。具体的には、発光層７３から得られる光の波長λに対して、導電層４１と、導電層４３との電極間距離がｍλ／２（ただし、ｍは自然数）近傍となるように調整するのが好ましい。 In addition, when the conductive layer 41 of the light emitting device 40 is a reflective electrode having a laminated structure of a reflective conductive material and a translucent conductive material (transparent conductive film), the thickness of the transparent conductive film Optical adjustment can be performed by controlling Specifically, the distance between the electrodes of the conductive layer 41 and the conductive layer 43 is adjusted to about mλ/2 (where m is a natural number) with respect to the wavelength λ of the light obtained from the light emitting layer 73. is preferred.

また、発光層７３から得られる所望の光（波長：λ）を増幅させるために、導電層４１から発光層の所望の光が得られる領域（発光領域）までの光学距離と、導電層４３から発光層７３の所望の光が得られる領域（発光領域）までの光学距離と、をそれぞれ（２ｍ’＋１）λ／４（ただし、ｍ’は自然数）近傍となるように調節するのが好ましい。なお、ここでいう発光領域とは、発光層７３における正孔（ホール）と電子との再結合領域を示す。 In order to amplify desired light (wavelength: λ) obtained from the light-emitting layer 73, the optical distance from the conductive layer 41 to the region (light-emitting region) of the light-emitting layer where desired light is obtained and the distance from the conductive layer 43 to It is preferable to adjust the optical distance to a region (light-emitting region) of the light-emitting layer 73 from which desired light is obtained and to be near (2m′+1)λ/4 (where m′ is a natural number). The light-emitting region referred to here indicates a recombination region of holes and electrons in the light-emitting layer 73 .

このような光学調整を行うことにより、発光層７３から得られる特定の単色光のスペクトルを狭線化させ、色純度のよい発光を得ることができる。 By performing such optical adjustment, the spectrum of the specific monochromatic light obtained from the light emitting layer 73 can be narrowed, and light emission with good color purity can be obtained.

但し、上記の場合、導電層４１と導電層４３との光学距離は、厳密には導電層４１における反射領域から導電層４３における反射領域までの総厚ということができる。しかし、導電層４１や導電層４３における反射領域を厳密に決定することは困難であるため、導電層４１と導電層４３の任意の位置を反射領域と仮定することで充分に上述の効果を得ることができるものとする。また、導電層４１と、所望の光が得られる発光層との光学距離は、厳密には導電層４１における反射領域と、所望の光が得られる発光層における発光領域との光学距離であるということができる。しかし、導電層４１における反射領域や、所望の光が得られる発光層における発光領域を厳密に決定することは困難であるため、導電層４１の任意の位置を反射領域、所望の光が得られる発光層の任意の位置を発光領域と仮定することで充分に上述の効果を得ることができるものとする。 However, in the above case, the optical distance between the conductive layers 41 and 43 can be strictly defined as the total thickness from the reflective area of the conductive layer 41 to the reflective area of the conductive layer 43 . However, since it is difficult to strictly determine the reflective regions of the conductive layers 41 and 43, the above effects can be sufficiently obtained by assuming that arbitrary positions of the conductive layers 41 and 43 are reflective regions. It shall be possible. Strictly speaking, the optical distance between the conductive layer 41 and the light-emitting layer from which desired light can be obtained is the optical distance between the reflection region in the conductive layer 41 and the light-emitting region in the light-emitting layer from which desired light is obtained. be able to. However, since it is difficult to strictly determine the reflection region in the conductive layer 41 and the light emission region in the light emitting layer from which desired light is obtained, any position of the conductive layer 41 can be a reflection region and desired light can be obtained. By assuming that an arbitrary position of the light-emitting layer is the light-emitting region, it is assumed that the above effects can be sufficiently obtained.

図６（Ｂ）に示す発光デバイス４０は、マイクロキャビティ構造を有するため、同じＥＬ層を有していても異なる波長の光（単色光）を取り出すことができる。従って、異なる発光色を得るための塗り分けが不要となる。従って、高精細化を実現することが容易である。また、着色層との組み合わせも可能である。さらに、特定波長の正面方向の発光強度を強めることが可能となるため、低消費電力化を図ることができる。 Since the light-emitting device 40 shown in FIG. 6B has a microcavity structure, it can extract light of different wavelengths (monochromatic light) even if it has the same EL layer. Therefore, it is not necessary to separately paint to obtain different emission colors. Therefore, it is easy to achieve high definition. A combination with a colored layer is also possible. Furthermore, since it is possible to increase the emission intensity of the specific wavelength in the front direction, it is possible to reduce power consumption.

なお、図６（Ｂ）に示す発光デバイス４０は、マイクロキャビティ構造を有していなくてもよい。この場合、発光層７３が白色光及び赤外光を発する構造とし、着色層を設けることにより、所定の色の光を取り出すことができる。また、ＥＬ層４２を形成する際、異なる発光色を得るための塗り分けを行えば、着色層を設けなくても所定の色の光を取り出すことができる。 Note that the light-emitting device 40 shown in FIG. 6B may not have a microcavity structure. In this case, the light-emitting layer 73 has a structure that emits white light and infrared light, and by providing a colored layer, light of a predetermined color can be extracted. Further, when the EL layer 42 is formed, if different colors are applied to obtain different emission colors, light of a predetermined color can be extracted without providing a colored layer.

導電層４１と導電層４３の少なくとも一方は、透光性を有する電極（透明電極、半透過・半反射電極等）とすることができる。透光性を有する電極が透明電極の場合、透明電極の可視光の透過率は、４０％以上とする。また、半透過・半反射電極の場合、半透過・半反射電極の可視光の反射率は、２０％以上８０％以下、好ましくは４０％以上７０％以下とする。また、これらの電極の抵抗率は、１×１０^－２Ωｃｍ以下が好ましい。 At least one of the conductive layer 41 and the conductive layer 43 can be a light-transmitting electrode (a transparent electrode, a semi-transmissive/semi-reflective electrode, or the like). When the light-transmitting electrode is a transparent electrode, the visible light transmittance of the transparent electrode is set to 40% or more. In the case of the semi-transmissive/semi-reflective electrode, the visible light reflectance of the semi-transmissive/semi-reflective electrode should be 20% or more and 80% or less, preferably 40% or more and 70% or less. Moreover, the resistivity of these electrodes is preferably 1×10 ⁻² Ωcm or less.

導電層４１又は導電層４３が、反射性を有する電極（反射電極）である場合、反射性を有する電極の可視光の反射率は、４０％以上１００％以下、好ましくは７０％以上１００％以下とする。また、この電極の抵抗率は、１×１０^－２Ωｃｍ以下が好ましい。 When the conductive layer 41 or the conductive layer 43 is a reflective electrode (reflective electrode), the visible light reflectance of the reflective electrode is 40% or more and 100% or less, preferably 70% or more and 100% or less. and Moreover, the resistivity of this electrode is preferably 1×10 ⁻² Ωcm or less.

発光デバイス４０の構成は、図６（Ｃ）に示す構成としてもよい。図６（Ｃ）には、導電層４１と導電層４３との間に３層のＥＬ層（ＥＬ層４２ａ、ＥＬ層４２ｂ、及びＥＬ層４２ｃ）が設けられる発光デバイス４０の構成（タンデム構成）を示す。ここで、ＥＬ層４２ａとＥＬ層４２ｂの間には電荷発生層４４ａが設けられ、ＥＬ層４２ｂとＥＬ層４２ｃの間には電荷発生層４４ｂが設けられる。 The configuration of the light emitting device 40 may be the configuration shown in FIG. 6(C). FIG. 6C shows a structure of a light-emitting device 40 in which three EL layers (an EL layer 42a, an EL layer 42b, and an EL layer 42c) are provided between a conductive layer 41 and a conductive layer 43 (tandem structure). indicates Here, a charge generation layer 44a is provided between the EL layers 42a and 42b, and a charge generation layer 44b is provided between the EL layers 42b and 42c.

ここで、例えばＥＬ層４２ａは青色光を発する機能を有し、ＥＬ層４２ｂは黄色光を発する機能を有し、ＥＬ層４２ｃは赤外光を発する機能を有する。青色の補色は黄色であるので、図６（Ｃ）に示す構成の発光デバイス４０は、白色光と赤外光を発する機能を有することができる。 Here, for example, the EL layer 42a has a function of emitting blue light, the EL layer 42b has a function of emitting yellow light, and the EL layer 42c has a function of emitting infrared light. Since the complementary color of blue is yellow, the light-emitting device 40 having the configuration shown in FIG. 6C can have a function of emitting white light and infrared light.

発光デバイス４０をタンデム構造とすることで、発光デバイス４０の電流効率及び外部量子効率を高めることができる。よって、発光デバイス４０が発する光を高輝度なものとすることができる。また、本発明の一態様の半導体装置の消費電力を低減することができる。ここで、ＥＬ層４２ａ、ＥＬ層４２ｂ、及びＥＬ層４２ｃは、図６（Ｂ）に示すＥＬ層４２と同様の構成とすることができる。 The current efficiency and the external quantum efficiency of the light emitting device 40 can be enhanced by making the light emitting device 40 have a tandem structure. Therefore, the light emitted by the light emitting device 40 can be made to have high brightness. Further, power consumption of the semiconductor device of one embodiment of the present invention can be reduced. Here, the EL layer 42a, the EL layer 42b, and the EL layer 42c can have the same structure as the EL layer 42 shown in FIG. 6B.

電荷発生層４４ａは、導電層４１と導電層４３との間に電圧を供給したときに、ＥＬ層４２ａ及びＥＬ層４２ｂのうち、一方に電子を注入し、他方に正孔（ホール）を注入する機能を有する。また、電荷発生層４４ｂは、導電層４１と導電層４３との間に電圧を供給したときに、ＥＬ層４２ｂ及びＥＬ層４２ｃのうち、一方に電子を注入し、他方に正孔（ホール）を注入する機能を有する。以上より、導電層４１の電位が導電層４３の電位より高くなるように電圧を供給すると、電荷発生層４４ａからＥＬ層４２ａに電子が注入され、電荷発生層４４ａからＥＬ層４２ｂに正孔が注入されることになる。また、電荷発生層４４ｂからＥＬ層４２ｂに電子が注入され、電荷発生層４４ｂからＥＬ層４２ｃに正孔が注入されることになる。 When a voltage is applied between the conductive layers 41 and 43, the charge generation layer 44a injects electrons into one of the EL layers 42a and 42b and injects holes into the other. It has the function to When a voltage is applied between the conductive layer 41 and the conductive layer 43, the charge generation layer 44b injects electrons into one of the EL layers 42b and 42c and holes into the other. has the function of injecting As described above, when a voltage is supplied so that the potential of the conductive layer 41 is higher than the potential of the conductive layer 43, electrons are injected from the charge generation layer 44a to the EL layer 42a, and holes are injected from the charge generation layer 44a to the EL layer 42b. will be injected. Further, electrons are injected from the charge generation layer 44b into the EL layer 42b, and holes are injected from the charge generation layer 44b into the EL layer 42c.

なお、電荷発生層４４は、光取り出し効率の点から、可視光を透過する（具体的には、電荷発生層４４の可視光の透過率が、４０％以上である）ことが好ましい。また、電荷発生層４４の導電率は、導電層４１の導電率、又は導電層４３の導電率より低くてもよい。 From the viewpoint of light extraction efficiency, the charge generation layer 44 preferably transmits visible light (specifically, the charge generation layer 44 has a visible light transmittance of 40% or more). Also, the conductivity of the charge generation layer 44 may be lower than the conductivity of the conductive layer 41 or the conductivity of the conductive layer 43 .

＜発光デバイスの構成材料＞
次に、発光デバイス４０に用いることができる構成材料について説明する。 <Constituent material of light-emitting device>
Next, constituent materials that can be used for the light emitting device 40 will be described.

＜＜導電層４１及び導電層４３＞＞
導電層４１及び導電層４３には、アノード及びカソードの機能が満たせるのであれば、以下に示す材料を適宜組み合わせて用いることができる。例えば、金属、合金、電気伝導性化合物、及びこれらの混合物等を適宜用いることができる。具体的には、Ｉｎ－Ｓｎ酸化物（ＩＴＯともいう）、Ｉｎ－Ｓｉ－Ｓｎ酸化物（ＩＴＳＯともいう）、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｗ－Ｚｎ酸化物が挙げられる。その他、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）、パラジウム（Ｐｄ）、金（Ａｕ）、白金（Ｐｔ）、銀（Ａｇ）、イットリウム（Ｙ）、ネオジム（Ｎｄ）等の金属、及びこれらを適宜組み合わせて含む合金を用いることもできる。その他、上記例示のない元素周期表の第１族又は第２族に属する元素（例えば、リチウム（Ｌｉ）、セシウム（Ｃｓ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ））、ユウロピウム（Ｅｕ）、イッテルビウム（Ｙｂ）等の希土類金属及びこれらを適宜組み合わせて含む合金、その他グラフェン等を用いることができる。 <<Conductive Layer 41 and Conductive Layer 43>>
For the conductive layer 41 and the conductive layer 43, the following materials can be used in appropriate combination as long as they can fulfill the functions of the anode and the cathode. For example, metals, alloys, electrically conductive compounds, mixtures thereof, and the like can be used as appropriate. Specifically, In--Sn oxide (also referred to as ITO), In--Si--Sn oxide (also referred to as ITSO), In--Zn oxide, and In--W--Zn oxide are given. In addition, aluminum (Al), titanium (Ti), chromium (Cr), manganese (Mn), iron (Fe), cobalt (Co), nickel (Ni), copper (Cu), gallium (Ga), zinc (Zn ), indium (In), tin (Sn), molybdenum (Mo), tantalum (Ta), tungsten (W), palladium (Pd), gold (Au), platinum (Pt), silver (Ag), yttrium (Y ), metals such as neodymium (Nd), and alloys containing these in appropriate combinations can also be used. In addition, elements belonging to Group 1 or Group 2 of the periodic table of elements not exemplified above (e.g., lithium (Li), cesium (Cs), calcium (Ca), strontium (Sr)), europium (Eu), ytterbium Rare earth metals such as (Yb), alloys containing an appropriate combination thereof, graphene, and the like can be used.

＜＜正孔注入層７１及び正孔輸送層７２＞＞
正孔注入層７１は、アノードである導電層４１又は電荷発生層４４からＥＬ層４２に正孔を注入する層であり、正孔注入性の高い材料を含む層である。ここで、ＥＬ層４２は、ＥＬ層４２ａ、ＥＬ層４２ｂ、ＥＬ層４２ｃ、及びＥＬ層４２（１）乃至ＥＬ層４２（ｎ）を含むものとする。 <<Hole Injection Layer 71 and Hole Transport Layer 72>>
The hole injection layer 71 is a layer that injects holes from the conductive layer 41 or the charge generation layer 44, which is the anode, into the EL layer 42, and contains a material having a high hole injection property. Here, the EL layer 42 includes an EL layer 42a, an EL layer 42b, an EL layer 42c, and EL layers 42(1) to 42(n).

正孔注入性の高い材料としては、モリブデン酸化物やバナジウム酸化物、ルテニウム酸化物、タングステン酸化物、マンガン酸化物等の遷移金属酸化物が挙げられる。この他、フタロシアニン（略称：Ｈ_２Ｐｃ）や銅フタロシアニン（略称：ＣｕＰＣ）等のフタロシアニン系の化合物、４，４’－ビス［Ｎ－（４－ジフェニルアミノフェニル）－Ｎ－フェニルアミノ］ビフェニル（略称：ＤＰＡＢ）、Ｎ，Ｎ’－ビス｛４－［ビス（３－メチルフェニル）アミノ］フェニル｝－Ｎ，Ｎ’－ジフェニル－（１，１’－ビフェニル）－４，４’－ジアミン（略称：ＤＮＴＰＤ）等の芳香族アミン化合物、又はポリ（３，４－エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）（略称：ＰＥＤＯＴ／ＰＳＳ）等の高分子等を用いることができる。 Materials with high hole injection properties include transition metal oxides such as molybdenum oxide, vanadium oxide, ruthenium oxide, tungsten oxide, and manganese oxide. In addition, phthalocyanine compounds such as phthalocyanine (abbreviation: H ₂ Pc) and copper phthalocyanine (abbreviation: CuPC), 4,4′-bis[N-(4-diphenylaminophenyl)-N-phenylamino]biphenyl ( Abbreviations: DPAB), N,N'-bis{4-[bis(3-methylphenyl)amino]phenyl}-N,N'-diphenyl-(1,1'-biphenyl)-4,4'-diamine ( An aromatic amine compound such as DNTPD) or a polymer such as poly(3,4-ethylenedioxythiophene)/poly(styrenesulfonic acid) (abbreviation: PEDOT/PSS) can be used.

また、正孔注入性の高い材料としては、正孔輸送性材料とアクセプター性材料（電子受容性材料）を含む複合材料を用いることもできる。この場合、アクセプター性材料により正孔輸送性材料から電子が引き抜かれて正孔注入層７１で正孔が発生し、正孔輸送層７２を介して発光層７３に正孔が注入される。なお、正孔注入層７１は、正孔輸送性材料とアクセプター性材料（電子受容性材料）を含む複合材料からなる単層で形成してもよいが、正孔輸送性材料とアクセプター性材料（電子受容性材料）とをそれぞれ別の層で積層して形成してもよい。 A composite material containing a hole-transporting material and an acceptor material (electron-accepting material) can also be used as a material having a high hole-injecting property. In this case, electrons are extracted from the hole-transporting material by the acceptor material, holes are generated in the hole-injection layer 71 , and holes are injected into the light-emitting layer 73 via the hole-transporting layer 72 . The hole injection layer 71 may be formed of a single layer made of a composite material containing a hole-transporting material and an acceptor material (electron-accepting material). (electron-accepting material) may be laminated in separate layers.

正孔輸送層７２は、正孔注入層７１によって、導電層４１から注入された正孔を発光層７３に輸送する層である。なお、正孔輸送層７２は、正孔輸送性材料を含む層である。正孔輸送層７２に用いる正孔輸送性材料は、特に正孔注入層７１のＨＯＭＯ準位と同じ、あるいは近いＨＯＭＯ準位を有するものを用いることが好ましい。 The hole transport layer 72 is a layer that transports holes injected from the conductive layer 41 by the hole injection layer 71 to the light emitting layer 73 . The hole transport layer 72 is a layer containing a hole transport material. The hole-transporting material used for the hole-transporting layer 72 preferably has a HOMO level that is the same as or close to the HOMO level of the hole-injecting layer 71 .

正孔注入層７１に用いるアクセプター性材料としては、元素周期表における第４族乃至第８族に属する金属の酸化物を用いることができる。具体的には、酸化モリブデン、酸化バナジウム、酸化ニオブ、酸化タンタル、酸化クロム、酸化タングステン、酸化マンガン、酸化レニウムが挙げられる。中でも特に、酸化モリブデンは大気中でも安定であり、吸湿性が低く、扱いやすいため好ましい。その他、キノジメタン誘導体やクロラニル誘導体、ヘキサアザトリフェニレン誘導体等の有機アクセプターを用いることができる。具体的には、７，７，８，８－テトラシアノ－２，３，５，６－テトラフルオロキノジメタン（略称：Ｆ_４－ＴＣＮＱ）、クロラニル、２，３，６，７，１０，１１－ヘキサシアノ－１，４，５，８，９，１２－ヘキサアザトリフェニレン（略称：ＨＡＴ－ＣＮ）等を用いることができる。 As an acceptor material used for the hole injection layer 71, oxides of metals belonging to groups 4 to 8 in the periodic table can be used. Specific examples include molybdenum oxide, vanadium oxide, niobium oxide, tantalum oxide, chromium oxide, tungsten oxide, manganese oxide, and rhenium oxide. Among them, molybdenum oxide is particularly preferred because it is stable even in the atmosphere, has low hygroscopicity, and is easy to handle. In addition, organic acceptors such as quinodimethane derivatives, chloranil derivatives, and hexaazatriphenylene derivatives can be used. Specifically, 7,7,8,8-tetracyano-2,3,5,6-tetrafluoroquinodimethane (abbreviation: F ₄ -TCNQ), chloranil, 2,3,6,7,10,11 -Hexacyano-1,4,5,8,9,12-hexaazatriphenylene (abbreviation: HAT-CN) and the like can be used.

正孔注入層７１及び正孔輸送層７２に用いる正孔輸送性材料としては、１０^－６ｃｍ^２／Ｖｓ以上の正孔移動度を有する物質が好ましい。なお、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いることができる。 As a hole-transporting material used for the hole-injecting layer 71 and the hole-transporting layer 72, a substance having a hole mobility of 10 ⁻⁶ cm ² /Vs or more is preferable. Note that any substance other than these can be used as long as it has a higher hole-transport property than electron-transport property.

正孔輸送性材料としては、π電子過剰型複素芳香族化合物（例えばカルバゾール誘導体やインドール誘導体）や芳香族アミン化合物が好ましく、具体例としては、４，４’－ビス［Ｎ－（１－ナフチル）－Ｎ－フェニルアミノ］ビフェニル（略称：ＮＰＢ又はα－ＮＰＤ）、Ｎ，Ｎ’－ビス（３－メチルフェニル）－Ｎ，Ｎ’－ジフェニル－［１，１’－ビフェニル］－４，４’－ジアミン（略称：ＴＰＤ）、４，４’－ビス［Ｎ－（スピロ－９，９’－ビフルオレン－２－イル）－Ｎ－フェニルアミノ］ビフェニル（略称：ＢＳＰＢ）、４－フェニル－４’－（９－フェニルフルオレン－９－イル）トリフェニルアミン（略称：ＢＰＡＦＬＰ）、４－フェニル－３’－（９－フェニルフルオレン－９－イル）トリフェニルアミン（略称：ｍＢＰＡＦＬＰ）、４－フェニル－４’－（９－フェニル－９Ｈ－カルバゾール－３－イル）トリフェニルアミン（略称：ＰＣＢＡ１ＢＰ）、３－［４－（９－フェナントリル）－フェニル］－９－フェニル－９Ｈ－カルバゾール（略称：ＰＣＰＰｎ）、Ｎ－（４－ビフェニル）－Ｎ－（９，９－ジメチル－９Ｈ－フルオレン－２－イル）－９－フェニル－９Ｈ－カルバゾール－３－アミン（略称：ＰＣＢｉＦ）、Ｎ－（１，１’－ビフェニル－４－イル）－Ｎ－［４－（９－フェニル－９Ｈ－カルバゾール－３－イル）フェニル］－９，９－ジメチル－９Ｈ－フルオレン－２－アミン（略称：ＰＣＢＢｉＦ）、４，４’－ジフェニル－４’’－（９－フェニル－９Ｈ－カルバゾール－３－イル）トリフェニルアミン（略称：ＰＣＢＢｉ１ＢＰ）、４－（１－ナフチル）－４’－（９－フェニル－９Ｈ－カルバゾール－３－イル）トリフェニルアミン（略称：ＰＣＢＡＮＢ）、４，４’－ジ（１－ナフチル）－４’’－（９－フェニル－９Ｈ－カルバゾール－３－イル）トリフェニルアミン（略称：ＰＣＢＮＢＢ）、９，９－ジメチル－Ｎ－フェニル－Ｎ－［４－（９－フェニル－９Ｈ－カルバゾール－３－イル）フェニル］フルオレン－２－アミン（略称：ＰＣＢＡＦ）、Ｎ－フェニル－Ｎ－［４－（９－フェニル－９Ｈ－カルバゾール－３－イル）フェニル］スピロ－９，９’－ビフルオレン－２－アミン（略称：ＰＣＢＡＳＦ）、４，４’，４’’－トリス（カルバゾール－９－イル）トリフェニルアミン（略称：ＴＣＴＡ）、４，４’，４’’－トリス（Ｎ，Ｎ－ジフェニルアミノ）トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’－トリス［Ｎ－（３－メチルフェニル）－Ｎ－フェニルアミノ］トリフェニルアミン（略称：ＭＴＤＡＴＡ）等の芳香族アミン骨格を有する化合物、１，３－ビス（Ｎ－カルバゾリル）ベンゼン（略称：ｍＣＰ）、４，４’－ジ（Ｎ－カルバゾリル）ビフェニル（略称：ＣＢＰ）、３，６－ビス（３，５－ジフェニルフェニル）－９－フェニルカルバゾール（略称：ＣｚＴＰ）、３，３’－ビス（９－フェニル－９Ｈ－カルバゾール）（略称：ＰＣＣＰ）、３－［Ｎ－（９－フェニルカルバゾール－３－イル）－Ｎ－フェニルアミノ］－９－フェニルカルバゾール（略称：ＰＣｚＰＣＡ１）、３，６－ビス［Ｎ－（９－フェニルカルバゾール－３－イル）－Ｎ－フェニルアミノ］－９－フェニルカルバゾール（略称：ＰＣｚＰＣＡ２）、３－［Ｎ－（１－ナフチル）－Ｎ－（９－フェニルカルバゾール－３－イル）アミノ］－９－フェニルカルバゾール（略称：ＰＣｚＰＣＮ１）、１，３，５－トリス［４－（Ｎ－カルバゾリル）フェニル］ベンゼン（略称：ＴＣＰＢ）、９－［４－（１０－フェニル－９－アントラセニル）フェニル］－９Ｈ－カルバゾール（略称：ＣｚＰＡ）等のカルバゾール骨格を有する化合物、４，４’，４’’－（ベンゼン－１，３，５－トリイル）トリ（ジベンゾチオフェン）（略称：ＤＢＴ３Ｐ－ＩＩ）、２，８－ジフェニル－４－［４－（９－フェニル－９Ｈ－フルオレン－９－イル）フェニル］ジベンゾチオフェン（略称：ＤＢＴＦＬＰ－ＩＩＩ）、４－［４－（９－フェニル－９Ｈ－フルオレン－９－イル）フェニル］－６－フェニルジベンゾチオフェン（略称：ＤＢＴＦＬＰ－ＩＶ）等のチオフェン骨格を有する化合物、４，４’，４’’－（ベンゼン－１，３，５－トリイル）トリ（ジベンゾフラン）（略称：ＤＢＦ３Ｐ－ＩＩ）、４－｛３－［３－（９－フェニル－９Ｈ－フルオレン－９－イル）フェニル］フェニル｝ジベンゾフラン（略称：ｍｍＤＢＦＦＬＢｉ－ＩＩ）等のフラン骨格を有する化合物が挙げられる。 As the hole-transporting material, π-electron-rich heteroaromatic compounds (eg, carbazole derivatives and indole derivatives) and aromatic amine compounds are preferred. Specific examples include 4,4′-bis[N-(1-naphthyl )-N-phenylamino]biphenyl (abbreviation: NPB or α-NPD), N,N'-bis(3-methylphenyl)-N,N'-diphenyl-[1,1'-biphenyl]-4,4 '-diamine (abbreviation: TPD), 4,4'-bis[N-(spiro-9,9'-bifluoren-2-yl)-N-phenylamino]biphenyl (abbreviation: BSPB), 4-phenyl-4 '-(9-phenylfluoren-9-yl)triphenylamine (abbreviation: BPAFLP), 4-phenyl-3'-(9-phenylfluoren-9-yl)triphenylamine (abbreviation: mBPAFLP), 4-phenyl -4'-(9-phenyl-9H-carbazol-3-yl)triphenylamine (abbreviation: PCBA1BP), 3-[4-(9-phenanthryl)-phenyl]-9-phenyl-9H-carbazole (abbreviation: PCPPn), N-(4-biphenyl)-N-(9,9-dimethyl-9H-fluoren-2-yl)-9-phenyl-9H-carbazol-3-amine (abbreviation: PCBiF), N-(1 ,1′-biphenyl-4-yl)-N-[4-(9-phenyl-9H-carbazol-3-yl)phenyl]-9,9-dimethyl-9H-fluorene-2-amine (abbreviation: PCBBiF) , 4,4′-diphenyl-4″-(9-phenyl-9H-carbazol-3-yl)triphenylamine (abbreviation: PCBBi1BP), 4-(1-naphthyl)-4′-(9-phenyl- 9H-carbazol-3-yl)triphenylamine (abbreviation: PCBANB), 4,4′-di(1-naphthyl)-4″-(9-phenyl-9H-carbazol-3-yl)triphenylamine ( Abbreviation: PCBNBB), 9,9-dimethyl-N-phenyl-N-[4-(9-phenyl-9H-carbazol-3-yl)phenyl]fluoren-2-amine (abbreviation: PCBAF), N-phenyl- N-[4-(9-phenyl-9H-carbazol-3-yl)phenyl]spiro-9,9′-bifluoren-2-amine (abbreviation: PCBASF), 4,4′,4″-tris(carbazole -9-yl)triphenylamine (abbreviation: TCTA), 4,4′,4″-tris(N,N-diphenylamino)triphenylamine (abbreviation: TDATA), 4,4′,4″- Compounds having an aromatic amine skeleton such as tris[N-(3-methylphenyl)-N-phenylamino]triphenylamine (abbreviation: MTDATA), 1,3-bis(N-carbazolyl)benzene (abbreviation: mCP) , 4,4′-di(N-carbazolyl)biphenyl (abbreviation: CBP), 3,6-bis(3,5-diphenylphenyl)-9-phenylcarbazole (abbreviation: CzTP), 3,3′-bis( 9-phenyl-9H-carbazole) (abbreviation: PCCP), 3-[N-(9-phenylcarbazol-3-yl)-N-phenylamino]-9-phenylcarbazole (abbreviation: PCzPCA1), 3,6- Bis[N-(9-phenylcarbazol-3-yl)-N-phenylamino]-9-phenylcarbazole (abbreviation: PCzPCA2), 3-[N-(1-naphthyl)-N-(9-phenylcarbazole- 3-yl)amino]-9-phenylcarbazole (abbreviation: PCzPCN1), 1,3,5-tris[4-(N-carbazolyl)phenyl]benzene (abbreviation: TCPB), 9-[4-(10-phenyl -9-anthracenyl)phenyl]-9H-carbazole (abbreviation: CzPA) and other compounds having a carbazole skeleton, 4,4′,4″-(benzene-1,3,5-triyl)tri(dibenzothiophene) ( Abbreviations: DBT3P-II), 2,8-diphenyl-4-[4-(9-phenyl-9H-fluoren-9-yl)phenyl]dibenzothiophene (abbreviations: DBTFLP-III), 4-[4-(9 -Phenyl-9H-fluoren-9-yl)phenyl]-6-phenyldibenzothiophene (abbreviation: DBTFLP-IV) and other compounds having a thiophene skeleton, 4,4′,4″-(benzene-1,3, 5-triyl)tri(dibenzofuran) (abbreviation: DBF3P-II), 4-{3-[3-(9-phenyl-9H-fluoren-9-yl)phenyl]phenyl}dibenzofuran (abbreviation: mmDBFFLBi-II), etc. and a compound having a furan skeleton.

さらに、ポリ（Ｎ－ビニルカルバゾール）（略称：ＰＶＫ）、ポリ（４－ビニルトリフェニルアミン）（略称：ＰＶＴＰＡ）、ポリ［Ｎ－（４－｛Ｎ’－［４－（４－ジフェニルアミノ）フェニル］フェニル－Ｎ’－フェニルアミノ｝フェニル）メタクリルアミド］（略称：ＰＴＰＤＭＡ）、ポリ［Ｎ，Ｎ’－ビス（４－ブチルフェニル）－Ｎ，Ｎ’－ビス（フェニル）ベンジジン］（略称：Ｐｏｌｙ－ＴＰＤ）等の高分子化合物を用いることもできる。 Furthermore, poly(N-vinylcarbazole) (abbreviation: PVK), poly(4-vinyltriphenylamine) (abbreviation: PVTPA), poly[N-(4-{N'-[4-(4-diphenylamino) phenyl]phenyl-N'-phenylamino}phenyl)methacrylamide] (abbreviation: PTPDMA), poly[N,N'-bis(4-butylphenyl)-N,N'-bis(phenyl)benzidine] (abbreviation: Polymer compounds such as Poly-TPD) can also be used.

但し、正孔輸送性材料は、上記に限られることなく公知の様々な材料を１種又は複数種組み合わせて正孔輸送性材料として正孔注入層７１及び正孔輸送層７２に用いることができる。なお、正孔輸送層７２は、各々複数の層から形成されていてもよい。すなわち、例えば第１の正孔輸送層と第２の正孔輸送層とが積層されていてもよい。 However, the hole-transporting material is not limited to the above, and one or a combination of various known materials can be used as the hole-transporting material for the hole-injecting layer 71 and the hole-transporting layer 72. . Note that each of the hole transport layers 72 may be formed of a plurality of layers. That is, for example, a first hole transport layer and a second hole transport layer may be laminated.

＜＜発光層７３＞＞
発光層７３は、発光物質を含む層である。なお、発光物質としては、青色、紫色、青紫色、緑色、黄緑色、黄色、橙色、赤色等の発光色を呈する物質を適宜用いる。ここで、図６（Ｃ）に示すように、発光デバイス４０が複数のＥＬ層を有する場合、それぞれのＥＬ層に設けられる発光層７３に異なる発光物質を用いることにより、異なる発光色を呈する構成とすることができる。なお、一つの発光層が異なる発光物質を有する積層構造であってもよい。 <<light-emitting layer 73>>
The light-emitting layer 73 is a layer containing a light-emitting substance. Note that as the light-emitting substance, a substance that emits light of blue, purple, blue-violet, green, yellow-green, yellow, orange, red, or the like is used as appropriate. Here, as shown in FIG. 6C, when the light-emitting device 40 has a plurality of EL layers, different light-emitting substances are used for the light-emitting layers 73 provided in the respective EL layers, thereby exhibiting different emission colors. can be Note that a laminated structure in which one light-emitting layer contains different light-emitting substances may be used.

また、発光層７３は、発光物質（ゲスト材料）に加えて、１種又は複数種の有機化合物（ホスト材料、アシスト材料）を有していてもよい。また、１種又は複数種の有機化合物としては、正孔輸送性材料や電子輸送性材料の一方又は両方を用いることができる。 The light-emitting layer 73 may contain one or more organic compounds (host material, assist material) in addition to the light-emitting substance (guest material). Further, one or both of a hole-transporting material and an electron-transporting material can be used as one or more organic compounds.

発光層７３に用いることができる発光物質としては、特に限定は無く、一重項励起エネルギーを可視光領域の発光に変える発光物質、又は三重項励起エネルギーを可視光領域の発光に変える発光物質を用いることができる。なお、上記発光物質としては、例えば、以下のようなものが挙げられる。 A light-emitting substance that can be used for the light-emitting layer 73 is not particularly limited, and a light-emitting substance that converts singlet excitation energy into light emission in the visible light region or a light-emitting substance that converts triplet excitation energy into light emission in the visible light region is used. be able to. Examples of the light-emitting substance include the following.

一重項励起エネルギーを発光に変える発光物質としては、蛍光を発する物質（蛍光材料）が挙げられ、例えば、ピレン誘導体、アントラセン誘導体、トリフェニレン誘導体、フルオレン誘導体、カルバゾール誘導体、ジベンゾチオフェン誘導体、ジベンゾフラン誘導体、ジベンゾキノキサリン誘導体、キノキサリン誘導体、ピリジン誘導体、ピリミジン誘導体、フェナントレン誘導体、ナフタレン誘導体等が挙げられる。特にピレン誘導体は発光量子収率が高いので好ましい。ピレン誘導体の具体例としては、Ｎ，Ｎ’－ビス（３－メチルフェニル）－Ｎ，Ｎ’－ビス［３－（９－フェニル－９Ｈ－フルオレン－９－イル）フェニル］ピレン－１，６－ジアミン（略称：１，６ｍＭｅｍＦＬＰＡＰｒｎ）、Ｎ，Ｎ’－ジフェニル－Ｎ，Ｎ’－ビス［４－（９－フェニル－９Ｈ－フルオレン－９－イル）フェニル］ピレン－１，６－ジアミン（略称：１，６ＦＬＰＡＰｒｎ）、Ｎ，Ｎ’－ビス（ジベンゾフラン－２－イル）－Ｎ，Ｎ’－ジフェニルピレン－１，６－ジアミン（略称：１，６ＦｒＡＰｒｎ）、Ｎ，Ｎ’－ビス（ジベンゾチオフェン－２－イル）－Ｎ，Ｎ’－ジフェニルピレン－１，６－ジアミン（略称：１，６ＴｈＡＰｒｎ）、Ｎ，Ｎ’－（ピレン－１，６－ジイル）ビス［（Ｎ－フェニルベンゾ［ｂ］ナフト［１，２－ｄ］フラン）－６－アミン］（略称：１，６ＢｎｆＡＰｒｎ）、Ｎ，Ｎ’－（ピレン－１，６－ジイル）ビス［（Ｎ－フェニルベンゾ［ｂ］ナフト［１，２－ｄ］フラン）－８－アミン］（略称：１，６ＢｎｆＡＰｒｎ－０２）、Ｎ，Ｎ’－（ピレン－１，６－ジイル）ビス［（６，Ｎ－ジフェニルベンゾ［ｂ］ナフト［１，２－ｄ］フラン）－８－アミン］（略称：１，６ＢｎｆＡＰｒｎ－０３）等が挙げられる。またピレン誘導体は、本発明の一態様における青色の色度を達成するのに有用な化合物群である。 Examples of light-emitting substances that convert singlet excitation energy into light emission include substances that emit fluorescence (fluorescent materials). Examples include quinoxaline derivatives, quinoxaline derivatives, pyridine derivatives, pyrimidine derivatives, phenanthrene derivatives, naphthalene derivatives and the like. Pyrene derivatives are particularly preferred because they have a high emission quantum yield. Specific examples of pyrene derivatives include N,N'-bis(3-methylphenyl)-N,N'-bis[3-(9-phenyl-9H-fluoren-9-yl)phenyl]pyrene-1,6 -diamine (abbreviation: 1,6mMemFLPAPrn), N,N'-diphenyl-N,N'-bis[4-(9-phenyl-9H-fluoren-9-yl)phenyl]pyrene-1,6-diamine (abbreviation: : 1,6FLPAPrn), N,N'-bis(dibenzofuran-2-yl)-N,N'-diphenylpyrene-1,6-diamine (abbreviation: 1,6FrAPrn), N,N'-bis(dibenzothiophene -2-yl)-N,N'-diphenylpyrene-1,6-diamine (abbreviation: 1,6ThAPrn), N,N'-(pyrene-1,6-diyl)bis[(N-phenylbenzo[b ] naphtho[1,2-d]furan)-6-amine] (abbreviation: 1,6BnfAPrn), N,N′-(pyrene-1,6-diyl)bis[(N-phenylbenzo[b]naphtho[ 1,2-d]furan)-8-amine] (abbreviation: 1,6BnfAPrn-02), N,N′-(pyrene-1,6-diyl)bis[(6,N-diphenylbenzo[b]naphtho [1,2-d]furan)-8-amine] (abbreviation: 1,6BnfAPrn-03) and the like. Pyrene derivatives are also a group of compounds useful for achieving blue chromaticity in one embodiment of the present invention.

その他にも、５，６－ビス［４－（１０－フェニル－９－アントリル）フェニル］－２，２’－ビピリジン（略称：ＰＡＰ２ＢＰｙ）、５，６－ビス［４’－（１０－フェニル－９－アントリル）ビフェニル－４－イル］－２，２’－ビピリジン（略称：ＰＡＰＰ２ＢＰｙ）、Ｎ，Ｎ’－ビス［４－（９Ｈ－カルバゾール－９－イル）フェニル］－Ｎ，Ｎ’－ジフェニルスチルベン－４，４’－ジアミン（略称：ＹＧＡ２Ｓ）、４－（９Ｈ－カルバゾール－９－イル）－４’－（１０－フェニル－９－アントリル）トリフェニルアミン（略称：ＹＧＡＰＡ）、４－（９Ｈ－カルバゾール－９－イル）－４’－（９，１０－ジフェニル－２－アントリル）トリフェニルアミン（略称：２ＹＧＡＰＰＡ）、Ｎ，９－ジフェニル－Ｎ－［４－（１０－フェニル－９－アントリル）フェニル］－９Ｈ－カルバゾール－３－アミン（略称：ＰＣＡＰＡ）、４－（１０－フェニル－９－アントリル）－４’－（９－フェニル－９Ｈ－カルバゾール－３－イル）トリフェニルアミン（略称：ＰＣＢＡＰＡ）、４－［４－（１０－フェニル－９－アントリル）フェニル］－４’－（９－フェニル－９Ｈ－カルバゾール－３－イル）トリフェニルアミン（略称：ＰＣＢＡＰＢＡ）、ペリレン、２，５，８，１１－テトラ（ｔｅｒｔ－ブチル）ペリレン（略称：ＴＢＰ）、Ｎ，Ｎ’’－（２－ｔｅｒｔ－ブチルアントラセン－９，１０－ジイルジ－４，１－フェニレン）ビス［Ｎ，Ｎ’，Ｎ’－トリフェニル－１，４－フェニレンジアミン］（略称：ＤＰＡＢＰＡ）、Ｎ，９－ジフェニル－Ｎ－［４－（９，１０－ジフェニル－２－アントリル）フェニル］－９Ｈ－カルバゾール－３－アミン（略称：２ＰＣＡＰＰＡ）、Ｎ－［４－（９，１０－ジフェニル－２－アントリル）フェニル］－Ｎ，Ｎ’，Ｎ’－トリフェニル－１，４－フェニレンジアミン（略称：２ＤＰＡＰＰＡ）等を用いることができる。 In addition, 5,6-bis[4-(10-phenyl-9-anthryl)phenyl]-2,2'-bipyridine (abbreviation: PAP2BPy), 5,6-bis[4'-(10-phenyl- 9-anthryl)biphenyl-4-yl]-2,2'-bipyridine (abbreviation: PAPP2BPy), N,N'-bis[4-(9H-carbazol-9-yl)phenyl]-N,N'-diphenyl Stilbene-4,4'-diamine (abbreviation: YGA2S), 4-(9H-carbazol-9-yl)-4'-(10-phenyl-9-anthryl)triphenylamine (abbreviation: YGAPA), 4-( 9H-carbazol-9-yl)-4′-(9,10-diphenyl-2-anthryl)triphenylamine (abbreviation: 2YGAPPA), N,9-diphenyl-N-[4-(10-phenyl-9- anthryl)phenyl]-9H-carbazol-3-amine (abbreviation: PCAPA), 4-(10-phenyl-9-anthryl)-4′-(9-phenyl-9H-carbazol-3-yl)triphenylamine ( abbreviation: PCBAPA), 4-[4-(10-phenyl-9-anthryl)phenyl]-4′-(9-phenyl-9H-carbazol-3-yl)triphenylamine (abbreviation: PCBAPBA), perylene, 2 ,5,8,11-tetra(tert-butyl)perylene (abbreviation: TBP), N,N''-(2-tert-butylanthracene-9,10-diyldi-4,1-phenylene)bis[N, N',N'-triphenyl-1,4-phenylenediamine] (abbreviation: DPABPA), N,9-diphenyl-N-[4-(9,10-diphenyl-2-anthryl)phenyl]-9H-carbazole -3-amine (abbreviation: 2PCAPPA), N-[4-(9,10-diphenyl-2-anthryl)phenyl]-N,N',N'-triphenyl-1,4-phenylenediamine (abbreviation: 2DPAPPA) ) etc. can be used.

また、三重項励起エネルギーを発光に変える発光物質としては、例えば、燐光を発する物質（燐光材料）や熱活性化遅延蛍光を示す熱活性化遅延蛍光（Ｔｈｅｒｍａｌｌｙａｃｔｉｖａｔｅｄｄｅｌａｙｅｄｆｌｕｏｒｅｓｃｅｎｃｅ：ＴＡＤＦ）材料が挙げられる。 Examples of light-emitting substances that convert triplet excitation energy into light emission include substances that emit phosphorescence (phosphorescent materials) and thermally activated delayed fluorescence (TADF) materials that exhibit thermally activated delayed fluorescence. .

燐光材料としては、有機金属錯体、金属錯体（白金錯体）、希土類金属錯体等が挙げられる。これらは、物質ごとに異なる発光色（発光ピーク）を示すため、必要に応じて適宜選択して用いる。 Phosphorescent materials include organic metal complexes, metal complexes (platinum complexes), rare earth metal complexes, and the like. Since these exhibit different emission colors (emission peaks) depending on the substance, they are appropriately selected and used as necessary.

青色又は緑色を呈し、発光スペクトルのピーク波長が４５０ｎｍ以上５７０ｎｍ以下である燐光材料としては、以下のような物質が挙げられる。 Examples of phosphorescent materials that exhibit blue or green color and have an emission spectrum with a peak wavelength of 450 nm or more and 570 nm or less include the following substances.

例えば、トリス｛２－［５－（２－メチルフェニル）－４－（２，６－ジメチルフェニル）－４Ｈ－１，２，４－トリアゾール－３－イル－κＮ２］フェニル－κＣ｝イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｐｔｚ－ｄｍｐ）_３］）、トリス（５－メチル－３，４－ジフェニル－４Ｈ－１，２，４－トリアゾラト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（Ｍｐｔｚ）_３］）、トリス［４－（３－ビフェニル）－５－イソプロピル－３－フェニル－４Ｈ－１，２，４－トリアゾラト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｉＰｒｐｔｚ－３ｂ）_３］）、トリス［３－（５－ビフェニル）－５－イソプロピル－４－フェニル－４Ｈ－１，２，４－トリアゾラト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｉＰｒ５ｂｔｚ）_３］）、のような４Ｈ－トリアゾール骨格を有する有機金属錯体、トリス［３－メチル－１－（２－メチルフェニル）－５－フェニル－１Ｈ－１，２，４－トリアゾラト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（Ｍｐｔｚ１－ｍｐ）_３］）、トリス（１－メチル－５－フェニル－３－プロピル－１Ｈ－１，２，４－トリアゾラト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（Ｐｒｐｔｚ１－Ｍｅ）_３］）のような１Ｈ－トリアゾール骨格を有する有機金属錯体、ｆａｃ－トリス［１－（２，６－ジイソプロピルフェニル）－２－フェニル－１Ｈ－イミダゾール］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｉＰｒｐｍｉ）_３］）、トリス［３－（２，６－ジメチルフェニル）－７－メチルイミダゾ［１，２－ｆ］フェナントリジナト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄｍｐｉｍｐｔ－Ｍｅ）_３］）のようなイミダゾール骨格を有する有機金属錯体、ビス［２－（４’，６’－ジフルオロフェニル）ピリジナト－Ｎ，Ｃ^２’］イリジウム（ＩＩＩ）テトラキス（１－ピラゾリル）ボラート（略称：ＦＩｒ６）、ビス［２－（４’，６’－ジフルオロフェニル）ピリジナト－Ｎ，Ｃ^２’］イリジウム（ＩＩＩ）ピコリナート（略称：ＦＩｒｐｉｃ）、ビス［２－（３，５－ビストリフルオロメチルフェニル）ピリジナト－Ｎ，Ｃ^２’］イリジウム（ＩＩＩ）ピコリナート（略称：［Ｉｒ（ＣＦ_３ｐｐｙ）_２（ｐｉｃ）］）、ビス［２－（４’，６’－ジフルオロフェニル）ピリジナト－Ｎ，Ｃ^２’］イリジウム（ＩＩＩ）アセチルアセトナート（略称：ＦＩｒ（ａｃａｃ））のように電子吸引基を有するフェニルピリジン誘導体を配位子とする有機金属錯体等が挙げられる。 For example, tris{2-[5-(2-methylphenyl)-4-(2,6-dimethylphenyl)-4H-1,2,4-triazol-3-yl-κN2]phenyl-κC}iridium (III ) (abbreviation: [Ir(mpptz-dmp) ₃ ]), tris(5-methyl-3,4-diphenyl-4H-1,2,4-triazolato)iridium (III) (abbreviation: [Ir(Mptz) ₃ ]), tris[4-(3-biphenyl)-5-isopropyl-3-phenyl-4H-1,2,4-triazolato]iridium (III) (abbreviation: [Ir(iPrptz-3b) ₃ ]), tris 4H-triazole skeletons such as [3-(5-biphenyl)-5-isopropyl-4-phenyl-4H-1,2,4-triazolato]iridium(III) (abbreviation: [Ir(iPr5btz) ₃ ]), tris[3-methyl-1-(2-methylphenyl)-5-phenyl-1H-1,2,4-triazolato]iridium(III) (abbreviation: [Ir(Mptz1-mp) ₃ ]), 1H-triazoles such as tris(1-methyl-5-phenyl-3-propyl-1H-1,2,4-triazolato)iridium(III) (abbreviation: [Ir(Prptz1-Me) ₃ ]) organometallic complex having a skeleton, fac-tris[1-(2,6-diisopropylphenyl)-2-phenyl-1H-imidazole]iridium (III) (abbreviation: [Ir(iPrpmi) ₃ ]), tris[3- (2,6-dimethylphenyl)-7-methylimidazo[1,2-f]phenanthridinato]iridium (III) (abbreviation: [Ir(dmpimpt-Me) ₃ ]) having an imidazole skeleton metal complex, bis[2-(4′,6′-difluorophenyl)pyridinato-N,C ^2′ ]iridium(III) tetrakis(1-pyrazolyl)borate (abbreviation: FIr6), bis[2-(4′, 6′-difluorophenyl)pyridinato-N,C ^2′ ]iridium (III) picolinate (abbreviation: FIrpic), bis[2-(3,5-bistrifluoromethylphenyl)pyridinato-N,C ^2′ ]iridium (III ) picolinate (abbreviation: [Ir(CF ₃ ppy) ₂ (pic)]), bis[2-(4′,6′-difluorophenyl)pyridinato-N,C ^2′ ]iridium (III) acetylacetonate (abbreviation : FIr(acac)), and organometallic complexes in which a phenylpyridine derivative having an electron withdrawing group is used as a ligand.

緑色又は黄色を呈し、発光スペクトルのピーク波長が４９５ｎｍ以上５９０ｎｍ以下である燐光材料としては、以下のような物質が挙げられる。 Examples of phosphorescent materials that exhibit green or yellow color and have an emission spectrum with a peak wavelength of 495 nm or more and 590 nm or less include the following substances.

例えば、トリス（４－メチル－６－フェニルピリミジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｐｍ）_３］）、トリス（４－ｔ－ブチル－６－フェニルピリミジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｔＢｕｐｐｍ）_３］）、（アセチルアセトナト）ビス（６－メチル－４－フェニルピリミジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｐｍ）_２（ａｃａｃ）］）、（アセチルアセトナト）ビス（６－ｔｅｒｔ－ブチル－４－フェニルピリミジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｔＢｕｐｐｍ）_２（ａｃａｃ）］）、（アセチルアセトナト）ビス［６－（２－ノルボルニル）－４－フェニルピリミジナト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｎｂｐｐｍ）_２（ａｃａｃ）］）、（アセチルアセトナト）ビス［５－メチル－６－（２－メチルフェニル）－４－フェニルピリミジナト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｍｐｐｍ）_２（ａｃａｃ）］）、（アセチルアセトナト）ビス｛４，６－ジメチル－２－［６－（２，６－ジメチルフェニル）－４－ピリミジニル－κＮ３］フェニル－κＣ｝イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄｍｐｐｍ－ｄｍｐ）_２（ａｃａｃ）］）、（アセチルアセトナト）ビス（４，６－ジフェニルピリミジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄｐｐｍ）_２（ａｃａｃ）］）のようなピリミジン骨格を有する有機金属イリジウム錯体、（アセチルアセトナト）ビス（３，５－ジメチル－２－フェニルピラジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｐｒ－Ｍｅ）_２（ａｃａｃ）］）、（アセチルアセトナト）ビス（５－イソプロピル－３－メチル－２－フェニルピラジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｐｒ－ｉＰｒ）_２（ａｃａｃ）］）のようなピラジン骨格を有する有機金属イリジウム錯体、トリス（２－フェニルピリジナト－Ｎ，Ｃ^２’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｐｐｙ）_３］）、ビス（２－フェニルピリジナト－Ｎ，Ｃ^２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｐｐｙ）_２（ａｃａｃ）］）、ビス（ベンゾ［ｈ］キノリナト）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｂｚｑ）_２（ａｃａｃ）］）、トリス（ベンゾ［ｈ］キノリナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｂｚｑ）_３］）、トリス（２－フェニルキノリナト－Ｎ，Ｃ^２’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｐｑ）_３］）、ビス（２－フェニルキノリナト－Ｎ，Ｃ^２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｐｑ）_２（ａｃａｃ）］）のようなピリジン骨格を有する有機金属イリジウム錯体、ビス（２，４－ジフェニル－１，３－オキサゾラト－Ｎ，Ｃ^２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｄｐｏ）_２（ａｃａｃ）］）、ビス｛２－［４’－（パーフルオロフェニル）フェニル］ピリジナト－Ｎ，Ｃ^２’｝イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｐ－ＰＦ－ｐｈ）_２（ａｃａｃ）］）、ビス（２－フェニルベンゾチアゾラト－Ｎ，Ｃ^２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｂｔ）_２（ａｃａｃ）］）等の有機金属錯体の他、トリス（アセチルアセトナト）（モノフェナントロリン）テルビウム（ＩＩＩ）（略称：［Ｔｂ（ａｃａｃ）_３（Ｐｈｅｎ）］）のような希土類金属錯体が挙げられる。 For example, tris(4-methyl-6-phenylpyrimidinato)iridium(III) (abbreviation: [Ir(mpm) ₃ ]), tris(4-t-butyl-6-phenylpyrimidinato)iridium(III) (abbreviation: [Ir(tBuppm) ₃ ]), (acetylacetonato)bis(6-methyl-4-phenylpyrimidinato)iridium (III) (abbreviation: [Ir(mppm) ₂ (acac)]), ( acetylacetonato)bis(6-tert-butyl-4-phenylpyrimidinato)iridium(III) (abbreviation: [Ir(tBuppm) ₂ (acac)]), (acetylacetonato)bis[6-(2- norbornyl)-4-phenylpyrimidinato]iridium (III) (abbreviation: [Ir(nbppm) ₂ (acac)]), (acetylacetonato)bis[5-methyl-6-(2-methylphenyl)-4 -phenylpyrimidinato]iridium(III) (abbreviation: [Ir(mpmpm) ₂ (acac)]), (acetylacetonato)bis{4,6-dimethyl-2-[6-(2,6-dimethylphenyl )-4-pyrimidinyl-κN]phenyl-κC}iridium (III) (abbreviation: [Ir(dmpm-dmp) ₂ (acac)]), (acetylacetonato)bis(4,6-diphenylpyrimidinato)iridium (III) Organometallic iridium complexes having a pyrimidine skeleton such as (abbreviation: [Ir(dppm) ₂ (acac)]), (acetylacetonato)bis(3,5-dimethyl-2-phenylpyrazinato)iridium (III) (abbreviation: [Ir(mppr-Me) ₂ (acac)]), (acetylacetonato)bis(5-isopropyl-3-methyl-2-phenylpyrazinato)iridium (III) (abbreviation: [ Organometallic iridium complexes having a pyrazine skeleton such as Ir(mppr-iPr) ₂ (acac)]), tris(2-phenylpyridinato-N,C ^2′ ) iridium (III) (abbreviation: [Ir(ppy ) ₃ ]), bis(2-phenylpyridinato-N,C ^2′ )iridium(III) acetylacetonate (abbreviation: [Ir(ppy) ₂ (acac)]), bis(benzo[h]quinolinato) iridium (III) acetylacetonate (abbreviation: [Ir(bzq) ₂ (acac)]), tris(benzo[h]quinolinato)iridium (III) (abbreviation: [Ir(bzq) ₃ ]), tris(2- phenylquinolinato-N,C ^2′ )iridium(III) (abbreviation: [Ir(pq) ₃ ]), bis(2-phenylquinolinato-N,C ^2′ )iridium(III) acetylacetonate (abbreviation: Organometallic iridium complexes having a pyridine skeleton such as [Ir(pq) ₂ (acac)]), bis(2,4-diphenyl-1,3-oxazolato-N,C ^2′ )iridium(III) acetylacetonate (abbreviation: [Ir(dpo) ₂ (acac)]), bis{2-[4′-(perfluorophenyl)phenyl]pyridinato-N,C ^2′ }iridium(III) acetylacetonate (abbreviation: [Ir (p-PF-ph) ₂ (acac)]), bis(2-phenylbenzothiazolato-N,C ^2′ ) iridium (III) acetylacetonate (abbreviation: [Ir(bt) ₂ (acac)] ), and rare earth metal complexes such as tris(acetylacetonato)(monophenanthroline)terbium(III) (abbreviation: [Tb(acac) ₃ (Phen)]).

上述した中で、ピリジン骨格（特にフェニルピリジン骨格）又はピリミジン骨格を有する有機金属イリジウム錯体は、本発明の一態様における緑色の色度を達成するのに有用な化合物群である。 Among the above-described organometallic iridium complexes having a pyridine skeleton (especially a phenylpyridine skeleton) or a pyrimidine skeleton, a group of compounds useful for achieving green chromaticity in one embodiment of the present invention.

黄色又は赤色を呈し、発光スペクトルのピーク波長が５７０ｎｍ以上７５０ｎｍ以下である燐光材料としては、以下のような物質が挙げられる。 Examples of phosphorescent materials that exhibit yellow or red color and have an emission spectrum with a peak wavelength of 570 nm or more and 750 nm or less include the following substances.

例えば、（ジイソブチリルメタナト）ビス［４，６－ビス（３－メチルフェニル）ピリミジナト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（５ｍｄｐｐｍ）_２（ｄｉｂｍ）］）、ビス［４，６－ビス（３－メチルフェニル）ピリミジナト］（ジピバロイルメタナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（５ｍｄｐｐｍ）_２（ｄｐｍ）］）、（ジピバロイルメタナト）ビス［４，６－ジ（ナフタレン－１－イル）ピリミジナト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄ１ｎｐｍ）_２（ｄｐｍ）］）のようなピリミジン骨格を有する有機金属錯体、（アセチルアセトナト）ビス（２，３，５－トリフェニルピラジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｔｐｐｒ）_２（ａｃａｃ）］）、ビス（２，３，５－トリフェニルピラジナト）（ジピバロイルメタナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｔｐｐｒ）_２（ｄｐｍ）］）、ビス｛４，６－ジメチル－２－［３－（３，５－ジメチルフェニル）－５－フェニル－２－ピラジニル－κＮ］フェニル－κＣ｝（２，６－ジメチル－３，５－ヘプタンジオナト－κ^２Ｏ，Ｏ’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄｍｄｐｐｒ－Ｐ）_２（ｄｉｂｍ）］）、ビス｛４，６－ジメチル－２－［５－（４－シアノ－２，６－ジメチルフェニル）－３－（３，５－ジメチルフェニル）－２－ピラジニル－κＮ］フェニル－κＣ｝（２，２，６，６－テトラメチル－３，５－ヘプタンジオナト－κ^２Ｏ，Ｏ’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄｍｄｐｐｒ－ｄｍＣＰ）_２（ｄｐｍ）］）、（アセチルアセトナト）ビス［２－メチル－３－フェニルキノキサリナト－Ｎ，Ｃ^２’］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｑ）_２（ａｃａｃ）］）、（アセチルアセトナト）ビス（２，３－ジフェニルキノキサリナト－Ｎ，Ｃ^２’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄｐｑ）_２（ａｃａｃ）］）、（アセチルアセトナト）ビス［２，３－ビス（４－フルオロフェニル）キノキサリナト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（Ｆｄｐｑ）_２（ａｃａｃ）］）のようなピラジン骨格を有する有機金属錯体や、トリス（１－フェニルイソキノリナト－Ｎ，Ｃ^２’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｐｉｑ）_３］）、ビス（１－フェニルイソキノリナト－Ｎ，Ｃ^２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｐｉｑ）_２（ａｃａｃ）］）のようなピリジン骨格を有する有機金属錯体、２，３，７，８，１２，１３，１７，１８－オクタエチル－２１Ｈ，２３Ｈ－ポルフィリン白金（ＩＩ）（略称：［ＰｔＯＥＰ］）のような白金錯体、トリス（１，３－ジフェニル－１，３－プロパンジオナト）（モノフェナントロリン）ユーロピウム（ＩＩＩ）（略称：［Ｅｕ（ＤＢＭ）_３（Ｐｈｅｎ）］）、トリス［１－（２－テノイル）－３，３，３－トリフルオロアセトナト］（モノフェナントロリン）ユーロピウム（ＩＩＩ）（略称：［Ｅｕ（ＴＴＡ）_３（Ｐｈｅｎ）］）のような希土類金属錯体が挙げられる。 For example, (diisobutyrylmethanato)bis[4,6-bis(3-methylphenyl)pyrimidinato]iridium (III) (abbreviation: [Ir (5mdppm) ₂ (dibm)]), bis[4,6-bis ( 3-methylphenyl)pyrimidinato](dipivaloylmethanato)iridium (III) (abbreviation: [Ir(5mdppm) ₂ (dpm)]), (dipivaloylmethanato)bis[4,6-di(naphthalene- 1-yl)pyrimidinato]iridium(III) (abbreviation: [Ir(d1npm) ₂ (dpm)]), an organometallic complex having a pyrimidine skeleton, (acetylacetonato)bis(2,3,5-triphenyl pyrazinato)iridium (III) (abbreviation: [Ir(tppr) ₂ (acac)]), bis(2,3,5-triphenylpyrazinato)(dipivaloylmethanato)iridium (III) (abbreviation: : [Ir(tppr) ₂ (dpm)]), bis{4,6-dimethyl-2-[3-(3,5-dimethylphenyl)-5-phenyl-2-pyrazinyl-κN]phenyl-κC} ( 2,6-dimethyl-3,5-heptanedionato-κ ² O,O′) iridium (III) (abbreviation: [Ir(dmdppr-P) ₂ (dibm)]), bis{4,6-dimethyl-2- [5-(4-cyano-2,6-dimethylphenyl)-3-(3,5-dimethylphenyl)-2-pyrazinyl-κN]phenyl-κC}(2,2,6,6-tetramethyl-3 ,5-heptanedionato-κ ² O,O′)iridium(III) (abbreviation: [Ir(dmdppr-dmCP) ₂ (dpm)]), (acetylacetonato)bis[2-methyl-3-phenylquinoxalinato —N,C ^2′ ]iridium (III) (abbreviation: [Ir(mpq) ₂ (acac)]), (acetylacetonato)bis(2,3-diphenylquinoxalinato-N,C ^2′ )iridium ( III) (abbreviation: [Ir(dpq) ₂ (acac)]), (acetylacetonato)bis[2,3-bis(4-fluorophenyl)quinoxalinato]iridium (III) (abbreviation: [Ir(Fdpq) ₂ (acac)]), an organometallic complex having a pyrazine skeleton such as tris(1-phenylisoquinolinato-N,C ^2′ ) iridium (III) (abbreviation: [Ir(piq) ₃ ]), bis( Organometallic complexes having a pyridine skeleton such as 1-phenylisoquinolinato-N,C ^2′ )iridium (III) acetylacetonate (abbreviation: [Ir(piq) ₂ (acac)]), 2,3,7 ,8,12,13,17,18-octaethyl-21H,23H-porphyrinplatinum(II) (abbreviation: [PtOEP]), platinum complexes such as tris(1,3-diphenyl-1,3-propanedionate ) (monophenanthroline) europium (III) (abbreviation: [Eu(DBM) ₃ (Phen)]), tris[1-(2-thenoyl)-3,3,3-trifluoroacetonato](monophenanthroline) europium Rare earth metal complexes such as (III) (abbreviation: [Eu(TTA) ₃ (Phen)]) can be mentioned.

上述した中で、ピラジン骨格を有する有機金属イリジウム錯体は、本発明の一態様における赤色の色度を達成するのに有用な化合物群である。特に、［Ｉｒ（ｄｍｄｐｐｒ－ｄｍＣＰ）_２（ｄｐｍ）］のようにシアノ基を有する有機金属イリジウム錯体は、安定性が高く好ましい。 Among the above-described organometallic iridium complexes having a pyrazine skeleton, they are a compound group useful for achieving red chromaticity in one embodiment of the present invention. In particular, organometallic iridium complexes having a cyano group, such as [Ir(dmdppr-dmCP) ₂ (dpm)], are highly stable and preferred.

なお、青色の発光物質としては、フォトルミネッセンスのピーク波長が４３０ｎｍ以上４７０ｎｍ以下、より好ましくは４３０ｎｍ以上４６０ｎｍ以下の物質を用いればよい。また、緑色の発光物質としては、フォトルミネッセンスのピーク波長が５００ｎｍ以上５４０ｎｍ以下、より好ましくは５００ｎｍ以上５３０ｎｍ以下の物質を用いればよい。赤色の発光物質としては、フォトルミネッセンスのピーク波長が６１０ｎｍ以上６８０ｎｍ以下、より好ましくは６２０ｎｍ以上６８０ｎｍ以下の物質を用いればよい。なお、フォトルミネッセンス測定は溶液、薄膜のいずれでもよい。 Note that as the blue light-emitting substance, a substance having a photoluminescence peak wavelength of 430 nm to 470 nm, preferably 430 nm to 460 nm, may be used. As a green light-emitting substance, a substance having a photoluminescence peak wavelength of 500 nm to 540 nm, preferably 500 nm to 530 nm, may be used. As a red light-emitting substance, a substance having a photoluminescence peak wavelength of 610 nm to 680 nm, preferably 620 nm to 680 nm, may be used. Note that the photoluminescence measurement may be performed on either a solution or a thin film.

このような化合物と、マイクロキャビティ効果を併用することで、より容易に上述した色度を達成することができる。この時、マイクロキャビティ効果を得るのに必要な半透過・半反射電極（金属薄膜部分）の膜厚は、２０ｎｍ以上４０ｎｍ以下が好ましい。より好ましくは２５ｎｍより大きく、４０ｎｍ以下である。なお、４０ｎｍを超えると効率が低下してしまう可能性がある。 By using such a compound together with the microcavity effect, the chromaticity described above can be achieved more easily. At this time, the film thickness of the semi-transmissive/semi-reflective electrode (metal thin film portion) necessary to obtain the microcavity effect is preferably 20 nm or more and 40 nm or less. More preferably, it is larger than 25 nm and 40 nm or less. In addition, if the thickness exceeds 40 nm, the efficiency may decrease.

発光層７３に用いる有機化合物（ホスト材料、アシスト材料）としては、発光物質（ゲスト材料）のエネルギーギャップより大きなエネルギーギャップを有する物質を、一種若しくは複数種選択して用いればよい。なお、上述した正孔輸送性材料及び後述する電子輸送性材料は、それぞれ、ホスト材料又はアシスト材料として用いることもできる。 As the organic compound (host material, assist material) used for the light-emitting layer 73, one or a plurality of substances having an energy gap larger than that of the light-emitting substance (guest material) may be selected and used. The hole-transporting material described above and the electron-transporting material described later can also be used as a host material or an assist material, respectively.

発光物質が蛍光材料である場合、ホスト材料としては、一重項励起状態のエネルギー準位が大きく、三重項励起状態のエネルギー準位が小さい有機化合物を用いるのが好ましい。例えば、アントラセン誘導体やテトラセン誘導体を用いるのが好ましい。具体的には、９－フェニル－３－［４－（１０－フェニル－９－アントリル）フェニル］－９Ｈ－カルバゾール（略称：ＰＣｚＰＡ）、３－［４－（１－ナフチル）－フェニル］－９－フェニル－９Ｈ－カルバゾール（略称：ＰＣＰＮ）、９－［４－（１０－フェニル－９－アントラセニル）フェニル］－９Ｈ－カルバゾール（略称：ＣｚＰＡ）、７－［４－（１０－フェニル－９－アントリル）フェニル］－７Ｈ－ジベンゾ［ｃ，ｇ］カルバゾール（略称：ｃｇＤＢＣｚＰＡ）、６－［３－（９，１０－ジフェニル－２－アントリル）フェニル］－ベンゾ［ｂ］ナフト［１，２－ｄ］フラン（略称：２ｍＢｎｆＰＰＡ）、９－フェニル－１０－｛４－（９－フェニル－９Ｈ－フルオレン－９－イル）ビフェニル－４’－イル｝アントラセン（略称：ＦＬＰＰＡ）、５，１２－ジフェニルテトラセン、５，１２－ビス（ビフェニル－２－イル）テトラセン等が挙げられる。 When the light-emitting substance is a fluorescent material, an organic compound having a high singlet excited energy level and a low triplet excited energy level is preferably used as the host material. For example, it is preferable to use an anthracene derivative or a tetracene derivative. Specifically, 9-phenyl-3-[4-(10-phenyl-9-anthryl)phenyl]-9H-carbazole (abbreviation: PCzPA), 3-[4-(1-naphthyl)-phenyl]-9 -Phenyl-9H-carbazole (abbreviation: PCPN), 9-[4-(10-phenyl-9-anthracenyl)phenyl]-9H-carbazole (abbreviation: CzPA), 7-[4-(10-phenyl-9- anthryl)phenyl]-7H-dibenzo[c,g]carbazole (abbreviation: cgDBCzPA), 6-[3-(9,10-diphenyl-2-anthryl)phenyl]-benzo[b]naphtho[1,2-d ] Furan (abbreviation: 2mBnfPPA), 9-phenyl-10-{4-(9-phenyl-9H-fluoren-9-yl)biphenyl-4′-yl}anthracene (abbreviation: FLPPA), 5,12-diphenyltetracene , 5,12-bis(biphenyl-2-yl)tetracene and the like.

発光物質が燐光材料である場合、ホスト材料としては、発光物質の三重項励起エネルギー（基底状態と三重項励起状態とのエネルギー差）よりも三重項励起エネルギーの大きい有機化合物を選択すればよい。なお、この場合には、亜鉛やアルミニウム系金属錯体の他、オキサジアゾール誘導体、トリアゾール誘導体、ベンゾイミダゾール誘導体、キノキサリン誘導体、ジベンゾキノキサリン誘導体、ジベンゾチオフェン誘導体、ジベンゾフラン誘導体、ピリミジン誘導体、トリアジン誘導体、ピリジン誘導体、ビピリジン誘導体、フェナントロリン誘導体等の他、芳香族アミンやカルバゾール誘導体等を用いることができる。 When the light-emitting substance is a phosphorescent material, an organic compound having triplet excitation energy higher than the triplet excitation energy (the energy difference between the ground state and the triplet excited state) of the light-emitting substance may be selected as the host material. In this case, in addition to zinc and aluminum-based metal complexes, oxadiazole derivatives, triazole derivatives, benzimidazole derivatives, quinoxaline derivatives, dibenzoquinoxaline derivatives, dibenzothiophene derivatives, dibenzofuran derivatives, pyrimidine derivatives, triazine derivatives, pyridine derivatives , bipyridine derivatives, phenanthroline derivatives, aromatic amines, carbazole derivatives and the like can be used.

具体的には、トリス（８－キノリノラト）アルミニウム（ＩＩＩ）（略称：Ａｌｑ）、トリス（４－メチル－８－キノリノラト）アルミニウム（ＩＩＩ）（略称：Ａｌｍｑ_３）、ビス（１０－ヒドロキシベンゾ［ｈ］キノリナト）ベリリウム（ＩＩ）（略称：ＢｅＢｑ_２）、ビス（２－メチル－８－キノリノラト）（４－フェニルフェノラト）アルミニウム（ＩＩＩ）（略称：ＢＡｌｑ）、ビス（８－キノリノラト）亜鉛（ＩＩ）（略称：Ｚｎｑ）、ビス［２－（２－ベンゾオキサゾリル）フェノラト］亜鉛（ＩＩ）（略称：ＺｎＰＢＯ）、ビス［２－（２－ベンゾチアゾリル）フェノラト］亜鉛（ＩＩ）（略称：ＺｎＢＴＺ）等の金属錯体、２－（４－ビフェニリル）－５－（４－ｔｅｒｔ－ブチルフェニル）－１，３，４－オキサジアゾール（略称：ＰＢＤ）、１，３－ビス［５－（ｐ－ｔｅｒｔ－ブチルフェニル）－１，３，４－オキサジアゾール－２－イル］ベンゼン（略称：ＯＸＤ－７）、３－（４－ビフェニリル）－４－フェニル－５－（４－ｔｅｒｔ－ブチルフェニル）－１，２，４－トリアゾール（略称：ＴＡＺ）、２，２’，２’’－（１，３，５－ベンゼントリイル）－トリス（１－フェニル－１Ｈ－ベンゾイミダゾール）（略称：ＴＰＢＩ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）、２，９－ビス（ナフタレン－２－イル）－４，７－ジフェニル－１，１０－フェナントロリン（略称：ＮＢｐｈｅｎ）、９－［４－（５－フェニル－１，３，４－オキサジアゾール－２－イル）フェニル］－９Ｈ－カルバゾール（略称：ＣＯ１１）等の複素環化合物、ＮＰＢ、ＴＰＤ、ＢＳＰＢ等の芳香族アミン化合物が挙げられる。 Specifically, tris(8-quinolinolato)aluminum (III) (abbreviation: Alq), tris(4-methyl-8-quinolinolato)aluminum (III) (abbreviation: Almq ₃ ), bis(10-hydroxybenzo[h ] Quinolinato)beryllium (II) (abbreviation: BeBq ₂ ), bis(2-methyl-8-quinolinolato)(4-phenylphenolato)aluminum (III) (abbreviation: BAlq), bis(8-quinolinolato)zinc(II) ) (abbreviation: Znq), bis[2-(2-benzoxazolyl)phenolato]zinc (II) (abbreviation: ZnPBO), bis[2-(2-benzothiazolyl)phenolato]zinc (II) (abbreviation: ZnBTZ ) and other metal complexes, 2-(4-biphenylyl)-5-(4-tert-butylphenyl)-1,3,4-oxadiazole (abbreviation: PBD), 1,3-bis[5-(p -tert-butylphenyl)-1,3,4-oxadiazol-2-yl]benzene (abbreviation: OXD-7), 3-(4-biphenylyl)-4-phenyl-5-(4-tert-butyl Phenyl)-1,2,4-triazole (abbreviation: TAZ), 2,2′,2″-(1,3,5-benzenetriyl)-tris(1-phenyl-1H-benzimidazole) (abbreviation: TAZ) : TPBI), bathophenanthroline (abbreviation: BPhen), bathocuproine (abbreviation: BCP), 2,9-bis(naphthalen-2-yl)-4,7-diphenyl-1,10-phenanthroline (abbreviation: NBphen), 9 Heterocyclic compounds such as -[4-(5-phenyl-1,3,4-oxadiazol-2-yl)phenyl]-9H-carbazole (abbreviation: CO11), aromatic amines such as NPB, TPD, and BSPB compound.

また、アントラセン誘導体、フェナントレン誘導体、ピレン誘導体、クリセン誘導体、ジベンゾ［ｇ，ｐ］クリセン誘導体等の縮合多環芳香族化合物が挙げられ、具体的には、９，１０－ジフェニルアントラセン（略称：ＤＰＡｎｔｈ）、Ｎ，Ｎ－ジフェニル－９－［４－（１０－フェニル－９－アントリル）フェニル］－９Ｈ－カルバゾール－３－アミン（略称：ＣｚＡ１ＰＡ）、４－（１０－フェニル－９－アントリル）トリフェニルアミン（略称：ＤＰｈＰＡ）、ＹＧＡＰＡ、ＰＣＡＰＡ、Ｎ，９－ジフェニル－Ｎ－｛４－［４－（１０－フェニル－９－アントリル）フェニル］フェニル｝－９Ｈ－カルバゾール－３－アミン（略称：ＰＣＡＰＢＡ）、９，１０－ジフェニル－２－［Ｎ－フェニル－Ｎ－（９－フェニル－９Ｈ－カルバゾール－３－イル）アミノ］アントラセン（略称：２ＰＣＡＰＡ）、６，１２－ジメトキシ－５，１１－ジフェニルクリセン、Ｎ，Ｎ，Ｎ’，Ｎ’，Ｎ’’，Ｎ’’，Ｎ’’’，Ｎ’’’－オクタフェニルジベンゾ［ｇ，ｐ］クリセン－２，７，１０，１５－テトラアミン（略称：ＤＢＣ１）、９－［４－（１０－フェニル－９－アントラセニル）フェニル］－９Ｈ－カルバゾール（略称：ＣｚＰＡ）、３，６－ジフェニル－９－［４－（１０－フェニル－９－アントリル）フェニル］－９Ｈ－カルバゾール（略称：ＤＰＣｚＰＡ）、９，１０－ビス（３，５－ジフェニルフェニル）アントラセン（略称：ＤＰＰＡ）、９，１０－ジ（２－ナフチル）アントラセン（略称：ＤＮＡ）、２－ｔｅｒｔ－ブチル－９，１０－ジ（２－ナフチル）アントラセン（略称：ｔ－ＢｕＤＮＡ）、９，９’－ビアントリル（略称：ＢＡＮＴ）、９，９’－（スチルベン－３，３’－ジイル）ジフェナントレン（略称：ＤＰＮＳ）、９，９’－（スチルベン－４，４’－ジイル）ジフェナントレン（略称：ＤＰＮＳ２）、１，３，５－トリ（１－ピレニル）ベンゼン（略称：ＴＰＢ３）等を用いることができる。 Condensed polycyclic aromatic compounds such as anthracene derivatives, phenanthrene derivatives, pyrene derivatives, chrysene derivatives, dibenzo[g,p]chrysene derivatives, and the like, specifically, 9,10-diphenylanthracene (abbreviation: DPAnth). , N,N-diphenyl-9-[4-(10-phenyl-9-anthryl)phenyl]-9H-carbazol-3-amine (abbreviation: CzA1PA), 4-(10-phenyl-9-anthryl)triphenyl Amine (abbreviation: DPhPA), YGAPA, PCAPA, N,9-diphenyl-N-{4-[4-(10-phenyl-9-anthryl)phenyl]phenyl}-9H-carbazol-3-amine (abbreviation: PCAPBA) ), 9,10-diphenyl-2-[N-phenyl-N-(9-phenyl-9H-carbazol-3-yl)amino]anthracene (abbreviation: 2PCAPA), 6,12-dimethoxy-5,11-diphenyl chrysene, N,N,N',N',N'',N'',N''',N'''-octaphenyldibenzo[g,p]chrysene-2,7,10,15-tetramine ( Abbreviations: DBC1), 9-[4-(10-phenyl-9-anthracenyl)phenyl]-9H-carbazole (abbreviation: CzPA), 3,6-diphenyl-9-[4-(10-phenyl-9-anthryl) ) phenyl]-9H-carbazole (abbreviation: DPCzPA), 9,10-bis(3,5-diphenylphenyl)anthracene (abbreviation: DPPA), 9,10-di(2-naphthyl)anthracene (abbreviation: DNA), 2-tert-butyl-9,10-di(2-naphthyl)anthracene (abbreviation: t-BuDNA), 9,9′-bianthryl (abbreviation: BANT), 9,9′-(stilbene-3,3′- diyl)diphenanthrene (abbreviation: DPNS), 9,9′-(stilbene-4,4′-diyl)diphenanthrene (abbreviation: DPNS2), 1,3,5-tri(1-pyrenyl)benzene (abbreviation: TPB3) ) etc. can be used.

また、発光層７３に複数の有機化合物を用いる場合、励起錯体を形成する化合物を発光物質と混合して用いることが好ましい。この場合、様々な有機化合物を適宜組み合わせて用いることができるが、効率よく励起錯体を形成するためには、正孔を受け取りやすい化合物（正孔輸送性材料）と、電子を受け取りやすい化合物（電子輸送性材料）とを組み合わせることが特に好ましい。なお、正孔輸送性材料及び電子輸送性材料の具体例については、本実施の形態で示す材料を用いることができる。 Further, when a plurality of organic compounds are used for the light-emitting layer 73, it is preferable to use a compound that forms an exciplex in combination with a light-emitting substance. In this case, various organic compounds can be used in combination as appropriate. transportable materials) are particularly preferred. Note that as specific examples of the hole-transporting material and the electron-transporting material, the materials described in this embodiment can be used.

ＴＡＤＦ材料とは、三重項励起状態をわずかな熱エネルギーによって一重項励起状態にアップコンバート（逆項間交差）が可能で、一重項励起状態からの発光（蛍光）を効率よく呈する材料のことである。また、熱活性化遅延蛍光が効率良く得られる条件としては、三重項励起準位と一重項励起準位のエネルギー差が０ｅＶ以上０．２ｅＶ以下、好ましくは０ｅＶ以上０．１ｅＶ以下であることが挙げられる。また、ＴＡＤＦ材料における遅延蛍光とは、通常の蛍光と同様のスペクトルを持ちながら、寿命が著しく長い発光をいう。その寿命は、１０^－６秒以上、好ましくは１０^－３秒以上である。 A TADF material is a material that can up-convert (reverse intersystem crossing) a triplet excited state to a singlet excited state with a small amount of thermal energy, and efficiently exhibits light emission (fluorescence) from the singlet excited state. be. In addition, as a condition for efficiently obtaining thermally activated delayed fluorescence, the energy difference between the triplet excitation level and the singlet excitation level is 0 eV or more and 0.2 eV or less, preferably 0 eV or more and 0.1 eV or less. mentioned. In addition, delayed fluorescence in the TADF material refers to light emission having a spectrum similar to that of normal fluorescence and having a significantly long lifetime. Its lifetime is 10 ⁻⁶ seconds or more, preferably 10 ⁻³ seconds or more.

ＴＡＤＦ材料としては、例えば、フラーレンやその誘導体、プロフラビン等のアクリジン誘導体、エオシン等が挙げられる。また、マグネシウム（Ｍｇ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、スズ（Ｓｎ）、白金（Ｐｔ）、インジウム（Ｉｎ）、若しくはパラジウム（Ｐｄ）等を含む金属含有ポルフィリンが挙げられる。金属含有ポルフィリンとしては、例えば、プロトポルフィリン－フッ化スズ錯体（ＳｎＦ_２（ＰｒｏｔｏＩＸ））、メソポルフィリン－フッ化スズ錯体（ＳｎＦ_２（ＭｅｓｏＩＸ））、ヘマトポルフィリン－フッ化スズ錯体（ＳｎＦ_２（ＨｅｍａｔｏＩＸ））、コプロポルフィリンテトラメチルエステル－フッ化スズ錯体（ＳｎＦ_２（ＣｏｐｒｏＩＩＩ－４Ｍｅ））、オクタエチルポルフィリン－フッ化スズ錯体（ＳｎＦ_２（ＯＥＰ））、エチオポルフィリン－フッ化スズ錯体（ＳｎＦ_２（ＥｔｉｏＩ））、オクタエチルポルフィリン－塩化白金錯体（ＰｔＣｌ_２ＯＥＰ）等が挙げられる。 Examples of TADF materials include fullerenes and derivatives thereof, acridine derivatives such as proflavine, and eosin. Also included are metal-containing porphyrins containing magnesium (Mg), zinc (Zn), cadmium (Cd), tin (Sn), platinum (Pt), indium (In), or palladium (Pd). Examples of metal-containing porphyrins include protoporphyrin-tin fluoride complex (SnF ₂ (Proto IX)), mesoporphyrin-tin fluoride complex (SnF ₂ (Meso IX)), hematoporphyrin-tin fluoride complex (SnF ₂ (Hemato IX)), coproporphyrin tetramethyl ester-tin fluoride complex (SnF ₂ (Copro III-4Me)), octaethylporphyrin-tin fluoride complex (SnF ₂ (OEP)), ethioporphyrin-tin fluoride complex (SnF ₂ (Etio I)), octaethylporphyrin-platinum chloride complex (PtCl ₂ OEP), and the like.

その他にも、２－（ビフェニル－４－イル）－４，６－ビス（１２－フェニルインドロ［２，３－ａ］カルバゾール－１１－イル）－１，３，５－トリアジン（ＰＩＣ－ＴＲＺ）、２－｛４－［３－（Ｎ－フェニル－９Ｈ－カルバゾール－３－イル）－９Ｈ－カルバゾール－９－イル］フェニル｝－４，６－ジフェニル－１，３，５－トリアジン（ＰＣＣｚＰＴｚｎ）、２－［４－（１０Ｈ－フェノキサジン－１０－イル）フェニル］－４，６－ジフェニル－１，３，５－トリアジン（ＰＸＺ－ＴＲＺ）、３－［４－（５－フェニル－５，１０－ジヒドロフェナジン－１０－イル）フェニル］－４，５－ジフェニル－１，２，４－トリアゾール（ＰＰＺ－３ＴＰＴ）、３－（９，９－ジメチル－９Ｈ－アクリジン－１０－イル）－９Ｈ－キサンテン－９－オン（ＡＣＲＸＴＮ）、ビス［４－（９，９－ジメチル－９，１０－ジヒドロアクリジン）フェニル］スルホン（ＤＭＡＣ－ＤＰＳ）、１０－フェニル－１０Ｈ，１０’Ｈ－スピロ［アクリジン－９，９’－アントラセン］－１０’－オン（ＡＣＲＳＡ）、等のπ電子過剰型複素芳香環及びπ電子不足型複素芳香環を有する複素環化合物を用いることができる。なお、π電子過剰型複素芳香環とπ電子不足型複素芳香環とが直接結合した物質は、π電子過剰型複素芳香環のドナー性とπ電子不足型複素芳香環のアクセプター性が共に強くなり、一重項励起状態と三重項励起状態のエネルギー差が小さくなるため、特に好ましい。 In addition, 2-(biphenyl-4-yl)-4,6-bis(12-phenylindolo[2,3-a]carbazol-11-yl)-1,3,5-triazine (PIC-TRZ ), 2-{4-[3-(N-phenyl-9H-carbazol-3-yl)-9H-carbazol-9-yl]phenyl}-4,6-diphenyl-1,3,5-triazine (PCCzPTzn ), 2-[4-(10H-phenoxazin-10-yl)phenyl]-4,6-diphenyl-1,3,5-triazine (PXZ-TRZ), 3-[4-(5-phenyl-5 ,10-dihydrophenazin-10-yl)phenyl]-4,5-diphenyl-1,2,4-triazole (PPZ-3TPT), 3-(9,9-dimethyl-9H-acridin-10-yl)- 9H-xanthen-9-one (ACRXTN), bis[4-(9,9-dimethyl-9,10-dihydroacridine)phenyl]sulfone (DMAC-DPS), 10-phenyl-10H,10′H-spiro[ Heterocyclic compounds having π-electron-rich heteroaromatic rings and π-electron-deficient heteroaromatic rings such as acridine-9,9′-anthracene]-10′-one (ACRSA) can be used. In a substance in which a π-electron-rich heteroaromatic ring and a π-electron-deficient heteroaromatic ring are directly bonded, both the donor property of the π-electron-rich heteroaromatic ring and the acceptor property of the π-electron-deficient heteroaromatic ring are strengthened. , is particularly preferable because the energy difference between the singlet excited state and the triplet excited state is small.

なお、ＴＡＤＦ材料を用いる場合、他の有機化合物と組み合わせて用いることもできる。 In addition, when using a TADF material, it can also be used in combination with other organic compounds.

＜＜電子輸送層７４＞＞
電子輸送層７４は、電子注入層７５によって、導電層４３から注入された電子を発光層７３に輸送する層である。なお、電子輸送層７４は、電子輸送性材料を含む層である。電子輸送層７４に用いる電子輸送性材料は、１×１０^－６ｃｍ^２／Ｖｓ以上の電子移動度を有する物質が好ましい。なお、正孔よりも電子の輸送性の高い物質であれば、これら以外のものを用いることができる。 <<electron transport layer 74>>
The electron transport layer 74 is a layer that transports electrons injected from the conductive layer 43 to the light emitting layer 73 by the electron injection layer 75 . The electron transport layer 74 is a layer containing an electron transport material. The electron-transporting material used for the electron-transporting layer 74 is preferably a substance having an electron mobility of 1×10 ⁻⁶ cm ² /Vs or more. Note that any substance other than these substances can be used as long as it has a higher electron-transport property than hole-transport property.

電子輸送性材料としては、キノリン配位子、ベンゾキノリン配位子、オキサゾール配位子、あるいはチアゾール配位子を有する金属錯体、オキサジアゾール誘導体、トリアゾール誘導体、フェナントロリン誘導体、ピリジン誘導体、ビピリジン誘導体等が挙げられる。その他、含窒素複素芳香族化合物のようなπ電子不足型複素芳香族化合物を用いることもできる。 Examples of electron-transporting materials include metal complexes having quinoline ligands, benzoquinoline ligands, oxazole ligands, or thiazole ligands, oxadiazole derivatives, triazole derivatives, phenanthroline derivatives, pyridine derivatives, bipyridine derivatives, and the like. is mentioned. In addition, a π-electron-deficient heteroaromatic compound such as a nitrogen-containing heteroaromatic compound can also be used.

具体的には、Ａｌｑ_３、トリス（４－メチル－８－キノリノラト）アルミニウム（略称：Ａｌｍｑ_３）、ビス（１０－ヒドロキシベンゾ［ｈ］キノリナト）ベリリウム（略称：ＢｅＢｑ_２）、ＢＡｌｑ、Ｚｎ（ＢＯＸ）_２、ビス［２－（２－ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）_２）等の金属錯体、２－（４－ビフェニリル）－５－（４－ｔｅｒｔ－ブチルフェニル）－１，３，４－オキサジアゾール（略称：ＰＢＤ）、１，３－ビス［５－（ｐ－ｔｅｒｔ－ブチルフェニル）－１，３，４－オキサジアゾール－２－イル］ベンゼン（略称：ＯＸＤ－７）、３－（４’－ｔｅｒｔ－ブチルフェニル）－４－フェニル－５－（４’’－ビフェニル）－１，２，４－トリアゾール（略称：ＴＡＺ）、３－（４－ｔｅｒｔ－ブチルフェニル）－４－（４－エチルフェニル）－５－（４－ビフェニリル）－１，２，４－トリアゾール（略称：ｐ－ＥｔＴＡＺ）、バソフェナントロリン（略称：Ｂｐｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）、４，４’－ビス（５－メチルベンゾオキサゾール－２－イル）スチルベン（略称：ＢｚＯｓ）等の複素芳香族化合物、２－［３－（ジベンゾチオフェン－４－イル）フェニル］ジベンゾ［ｆ，ｈ］キノキサリン（略称：２ｍＤＢＴＰＤＢｑ－ＩＩ）、２－［３’－（ジベンゾチオフェン－４－イル）ビフェニル－３－イル］ジベンゾ［ｆ，ｈ］キノキサリン（略称：２ｍＤＢＴＢＰＤＢｑ－ＩＩ）、２－［４－（３，６－ジフェニル－９Ｈ－カルバゾール－９－イル）フェニル］ジベンゾ［ｆ，ｈ］キノキサリン（略称：２ＣｚＰＤＢｑ－ＩＩＩ）、７－［３－（ジベンゾチオフェン－４－イル）フェニル］ジベンゾ［ｆ，ｈ］キノキサリン（略称：７ｍＤＢＴＰＤＢｑ－ＩＩ）、６－［３－（ジベンゾチオフェン－４－イル）フェニル］ジベンゾ［ｆ，ｈ］キノキサリン（略称：６ｍＤＢＴＰＤＢｑ－ＩＩ）等のキノキサリンないしはジベンゾキノキサリン誘導体を用いることができる。 Specifically, Alq ₃ , tris(4-methyl-8-quinolinolato)aluminum (abbreviation: Almq ₃ ), bis(10-hydroxybenzo[h]quinolinato)beryllium (abbreviation: BeBq ₂ ), BAlq, Zn (BOX ) ₂ , metal complexes such as bis[2-(2-hydroxyphenyl)benzothiazolato]zinc (abbreviation: Zn(BTZ) ₂ ), 2-(4-biphenylyl)-5-(4-tert-butylphenyl)-1 , 3,4-oxadiazole (abbreviation: PBD), 1,3-bis[5-(p-tert-butylphenyl)-1,3,4-oxadiazol-2-yl]benzene (abbreviation: OXD -7), 3-(4′-tert-butylphenyl)-4-phenyl-5-(4″-biphenyl)-1,2,4-triazole (abbreviation: TAZ), 3-(4-tert- Butylphenyl)-4-(4-ethylphenyl)-5-(4-biphenylyl)-1,2,4-triazole (abbreviation: p-EtTAZ), bathophenanthroline (abbreviation: Bphen), bathocuproine (abbreviation: BCP) , 4,4′-bis(5-methylbenzoxazol-2-yl)stilbene (abbreviation: BzOs) and other heteroaromatic compounds, 2-[3-(dibenzothiophen-4-yl)phenyl]dibenzo[f, h]quinoxaline (abbreviation: 2mDBTPDBq-II), 2-[3′-(dibenzothiophen-4-yl)biphenyl-3-yl]dibenzo[f,h]quinoxaline (abbreviation: 2mDBTBPDBq-II), 2-[4 -(3,6-diphenyl-9H-carbazol-9-yl)phenyl]dibenzo[f,h]quinoxaline (abbreviation: 2CzPDBq-III), 7-[3-(dibenzothiophen-4-yl)phenyl]dibenzo[ quinoxaline or dibenzoquinoxaline derivative such as f,h]quinoxaline (abbreviation: 7mDBTPDBq-II), 6-[3-(dibenzothiophen-4-yl)phenyl]dibenzo[f,h]quinoxaline (abbreviation: 6mDBTPDBq-II); can be used.

また、ポリ（２，５－ピリジンジイル）（略称：ＰＰｙ）、ポリ［（９，９－ジヘキシルフルオレン－２，７－ジイル）－ｃｏ－（ピリジン－３，５－ジイル）］（略称：ＰＦ－Ｐｙ）、ポリ［（９，９－ジオクチルフルオレン－２，７－ジイル）－ｃｏ－（２，２’－ビピリジン－６，６’－ジイル）］（略称：ＰＦ－ＢＰｙ）のような高分子化合物を用いることもできる。 In addition, poly(2,5-pyridinediyl) (abbreviation: PPy), poly[(9,9-dihexylfluorene-2,7-diyl)-co-(pyridine-3,5-diyl)] (abbreviation: PF -Py), poly[(9,9-dioctylfluorene-2,7-diyl)-co-(2,2′-bipyridine-6,6′-diyl)] (abbreviation: PF-BPy) Molecular compounds can also be used.

また、電子輸送層７４は、単層のものだけでなく、上記物質からなる層が２層以上積層した構造であってもよい。 In addition, the electron transport layer 74 may have a structure in which two or more layers made of the above substances are laminated instead of a single layer.

＜＜電子注入層７５＞＞
電子注入層７５は、電子注入性の高い物質を含む層である。電子注入層７５には、フッ化リチウム（ＬｉＦ）、フッ化セシウム（ＣｓＦ）、フッ化カルシウム（ＣａＦ_２）、リチウム酸化物（ＬｉＯ_ｘ）等のようなアルカリ金属、アルカリ土類金属、又はそれらの化合物を用いることができる。また、フッ化エルビウム（ＥｒＦ_３）のような希土類金属化合物を用いることができる。また、電子注入層７５にエレクトライドを用いてもよい。エレクトライドとしては、例えば、カルシウムとアルミニウムの混合酸化物に電子を高濃度添加した物質等が挙げられる。なお、上述した電子輸送層７４を構成する物質を用いることもできる。 <<electron injection layer 75>>
The electron injection layer 75 is a layer containing a substance with high electron injection properties. The electron injection layer 75 contains alkali metals such as lithium fluoride (LiF), cesium fluoride (CsF), calcium fluoride (CaF ₂ ), lithium oxide (LiO _x ), alkaline earth metals, or the like. can be used. Also, rare earth metal compounds such as erbium fluoride (ErF ₃ ) can be used. Electride may also be used for the electron injection layer 75 . Examples of the electride include a mixed oxide of calcium and aluminum to which electrons are added at a high concentration. It should be noted that the substance constituting the electron transport layer 74 described above can also be used.

また、電子注入層７５に、有機化合物と電子供与体（ドナー）とを混合してなる複合材料を用いてもよい。このような複合材料は、電子供与体によって有機化合物に電子が発生するため、電子注入性及び電子輸送性に優れている。この場合、有機化合物としては、発生した電子の輸送に優れた材料であることが好ましく、具体的には、例えば上述した電子輸送層７４に用いる電子輸送性材料（金属錯体や複素芳香族化合物等）を用いることができる。電子供与体としては、有機化合物に対し電子供与性を示す物質であればよい。具体的には、アルカリ金属やアルカリ土類金属や希土類金属が好ましく、リチウム、セシウム、マグネシウム、カルシウム、エルビウム、イッテルビウム等が挙げられる。また、アルカリ金属酸化物やアルカリ土類金属酸化物が好ましく、リチウム酸化物、カルシウム酸化物、バリウム酸化物等が挙げられる。また、酸化マグネシウムのようなルイス塩基を用いることもできる。また、テトラチアフルバレン（略称：ＴＴＦ）等の有機化合物を用いることもできる。 A composite material obtained by mixing an organic compound and an electron donor (donor) may be used for the electron injection layer 75 . Such a composite material has excellent electron injection properties and electron transport properties because electrons are generated in the organic compound by the electron donor. In this case, the organic compound is preferably a material that is excellent in transporting the generated electrons. ) can be used. As the electron donor, any substance can be used as long as it exhibits an electron donating property with respect to an organic compound. Specifically, alkali metals, alkaline earth metals, and rare earth metals are preferred, and examples include lithium, cesium, magnesium, calcium, erbium, and ytterbium. Further, alkali metal oxides and alkaline earth metal oxides are preferred, and examples thereof include lithium oxide, calcium oxide and barium oxide. Lewis bases such as magnesium oxide can also be used. An organic compound such as tetrathiafulvalene (abbreviation: TTF) can also be used.

＜＜電荷発生層４４＞＞
電荷発生層４４（電荷発生層４４ａ、電荷発生層４４ｂ）は、導電層４１と導電層４３との間に電圧を印加したときに、当該電荷発生層４４に接する２つのＥＬ層４２のうち、導電層４１と近い側のＥＬ層４２に電子を注入し、導電層４３と違い側のＥＬ層４２に正孔を注入する機能を有する。なお、電荷発生層４４は、正孔輸送性材料に電子受容体（アクセプター）が添加された構成であっても、電子輸送性材料に電子供与体（ドナー）が添加された構成であってもよい。また、これらの両方の構成が積層されていてもよい。なお、上述した材料を用いて電荷発生層４４を形成することにより、ＥＬ層が積層された場合における、本発明の一態様の半導体装置の駆動電圧の上昇を抑制することができる。 <<charge generating layer 44>>
The charge-generating layer 44 (charge-generating layer 44a, charge-generating layer 44b) is one of the two EL layers 42 in contact with the charge-generating layer 44 when a voltage is applied between the conductive layer 41 and the conductive layer 43. It has a function of injecting electrons into the EL layer 42 closer to the conductive layer 41 and injecting holes into the EL layer 42 closer to the conductive layer 43 . Note that the charge generation layer 44 may have a structure in which an electron acceptor (acceptor) is added to the hole-transporting material or a structure in which an electron donor (donor) is added to the electron-transporting material. good. Also, both of these configurations may be stacked. Note that by forming the charge-generation layer 44 using the above materials, an increase in driving voltage of the semiconductor device of one embodiment of the present invention can be suppressed when EL layers are stacked.

電荷発生層４４において、正孔輸送性材料に電子受容体が添加された構成とする場合、電子受容体としては、７，７，８，８－テトラシアノ－２，３，５，６－テトラフルオロキノジメタン（略称：Ｆ_４－ＴＣＮＱ）、クロラニル等を挙げることができる。また元素周期表における第４族乃至第８族に属する金属の酸化物を挙げることができる。具体的には、酸化バナジウム、酸化ニオブ、酸化タンタル、酸化クロム、酸化モリブデン、酸化タングステン、酸化マンガン、酸化レニウム等が挙げられる。 In the case where the charge generation layer 44 has a structure in which an electron acceptor is added to the hole transport material, the electron acceptor is 7,7,8,8-tetracyano-2,3,5,6-tetrafluoro Examples include quinodimethane (abbreviation: F ₄ -TCNQ), chloranil and the like. In addition, oxides of metals belonging to groups 4 to 8 in the periodic table can be mentioned. Specific examples include vanadium oxide, niobium oxide, tantalum oxide, chromium oxide, molybdenum oxide, tungsten oxide, manganese oxide, and rhenium oxide.

電荷発生層４４において、電子輸送性材料に電子供与体が添加された構成とする場合、電子供与体としては、アルカリ金属又はアルカリ土類金属又は希土類金属又は元素周期表における第２、第１３族に属する金属及びその酸化物、炭酸塩を用いることができる。具体的には、リチウム（Ｌｉ）、セシウム（Ｃｓ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、イッテルビウム（Ｙｂ）、インジウム（Ｉｎ）、酸化リチウム、炭酸セシウム等を用いることが好ましい。また、テトラチアナフタセンのような有機化合物を電子供与体として用いてもよい。 When the charge generating layer 44 has a structure in which an electron donor is added to an electron transporting material, the electron donor may be an alkali metal, an alkaline earth metal, a rare earth metal, or elements of groups 2 and 13 in the periodic table. and oxides and carbonates thereof can be used. Specifically, it is preferable to use lithium (Li), cesium (Cs), magnesium (Mg), calcium (Ca), ytterbium (Yb), indium (In), lithium oxide, cesium carbonate, or the like. Alternatively, an organic compound such as tetrathianaphthacene may be used as an electron donor.

なお、発光デバイス４０の作製には、蒸着法等の真空プロセスや、スピンコート法やインクジェット法等の溶液プロセスを用いることができる。蒸着法を用いる場合には、スパッタ法、イオンプレーティング法、イオンビーム蒸着法、分子線蒸着法、真空蒸着法等の物理蒸着法（ＰＶＤ法）や、化学蒸着法（ＣＶＤ法）等を用いることができる。特に発光デバイスのＥＬ層に含まれる機能層（正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層）及び電荷発生層については、蒸着法（真空蒸着法等）、塗布法（ディップコート法、ダイコート法、バーコート法、スピンコート法、スプレーコート法等）、印刷法（インクジェット法、スクリーン（孔版印刷）法、オフセット（平版印刷）法、フレキソ（凸版印刷）法、グラビア法、マイクロコンタクト法等）等の方法により形成することができる。 The light-emitting device 40 can be manufactured by a vacuum process such as a vapor deposition method, or a solution process such as a spin coating method or an inkjet method. When a vapor deposition method is used, a physical vapor deposition method (PVD method) such as a sputtering method, an ion plating method, an ion beam vapor deposition method, a molecular beam vapor deposition method, or a vacuum vapor deposition method, or a chemical vapor deposition method (CVD method) or the like is used. be able to. In particular, regarding the functional layers (hole injection layer, hole transport layer, light emitting layer, electron transport layer, electron injection layer) and charge generation layer included in the EL layer of the light emitting device, vapor deposition (vacuum vapor deposition, etc.), coating method (dip coat method, die coat method, bar coat method, spin coat method, spray coat method, etc.), printing method (inkjet method, screen (stencil printing) method, offset (lithographic printing) method, flexographic (letterpress printing) method, gravure method, microcontact method, etc.).

なお、本実施の形態で示す発光デバイスのＥＬ層を構成する各機能層（正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層）及び電荷発生層は、上述した材料に限られることはなく、それ以外の材料であっても各層の機能を満たせるものであれば組み合わせて用いることができる。一例としては、高分子化合物（オリゴマー、デンドリマー、ポリマー等）、中分子化合物（低分子と高分子の中間領域の化合物：分子量４００～４０００）、無機化合物（量子ドット材料等）等を用いることができる。なお、量子ドット材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料等を用いることができる。 Note that each functional layer (a hole-injection layer, a hole-transport layer, a light-emitting layer, an electron-transport layer, and an electron-injection layer) and a charge generation layer constituting the EL layer of the light-emitting device shown in this embodiment are made of the above materials. However, other materials can be used in combination as long as they can satisfy the functions of each layer. Examples include polymer compounds (oligomers, dendrimers, polymers, etc.), middle-molecular-weight compounds (compounds in the intermediate region between low-molecular-weight and high-molecular-weight compounds: molecular weight 400 to 4000), inorganic compounds (quantum dot materials, etc.), and the like. can. As the quantum dot material, a colloidal quantum dot material, an alloy quantum dot material, a core-shell quantum dot material, a core quantum dot material, or the like can be used.

＜画素の断面構成例２＞
図７は、画素１０の構成例を説明する断面図であり、図１に示す構成の画素１０の変形例である。図７に示す構成の画素１０は、ＥＬ層４２を塗り分けにより形成している点が、図１に示す構成の画素１０と異なる。 <Cross-sectional configuration example 2 of pixel>
FIG. 7 is a cross-sectional view for explaining a configuration example of the pixel 10, which is a modification of the pixel 10 having the configuration shown in FIG. The pixel 10 having the configuration shown in FIG. 7 differs from the pixel 10 having the configuration shown in FIG. 1 in that the EL layer 42 is formed by separately painting.

図１に示す構成の画素１０では、例えば全ての画素１０に設けられたＥＬ層４２が、白色光と赤外光を発する。一方、図７に示す構成の画素１０では、例えば赤色光を発するＥＬ層４２と、緑色光を発するＥＬ層４２と、青色光を発するＥＬ層４２と、赤外光を発するＥＬ層４２と、を塗り分けて形成する。このため、発光デバイス４０と重なる領域を有するようにフィルタ５１を設けなくてもよい。したがって、発光デバイス４０から発せられた光がフィルタ５１により吸収されることを抑制することができる。これにより、本発明の一態様の半導体装置から射出される光を高輝度なものとし、また本発明の一態様の半導体装置の消費電力を低減することができる。なお、図７に示す構成の画素１０においても、発光デバイス４０と重なる領域を有するようにフィルタ５１を設けてもよい。この場合、本発明の一態様の半導体装置から射出される光の色純度を高めることができる。 In the pixels 10 configured as shown in FIG. 1, for example, the EL layers 42 provided in all the pixels 10 emit white light and infrared light. On the other hand, in the pixel 10 having the configuration shown in FIG. 7, for example, an EL layer 42 that emits red light, an EL layer 42 that emits green light, an EL layer 42 that emits blue light, an EL layer 42 that emits infrared light, to form. Therefore, it is not necessary to provide the filter 51 so as to have a region overlapping with the light emitting device 40 . Therefore, it is possible to prevent the light emitted from the light emitting device 40 from being absorbed by the filter 51 . Accordingly, the brightness of light emitted from the semiconductor device of one embodiment of the present invention can be increased, and the power consumption of the semiconductor device of one embodiment of the present invention can be reduced. Note that the filter 51 may be provided so as to have a region overlapping with the light emitting device 40 also in the pixel 10 having the configuration shown in FIG. In this case, the color purity of light emitted from the semiconductor device of one embodiment of the present invention can be increased.

図８（Ａ）は、画素１０の構成例を説明する断面図であり、図１に示す構成の画素１０の変形例である。図８（Ａ）に示す構成の画素１０は、基板１１の裏面上に導電層３１が形成されておらず、基板１１の裏面側に低抵抗領域３４が形成されている点が、図１に示す構成の画素１０と異なる。 FIG. 8A is a cross-sectional view for explaining a configuration example of the pixel 10, which is a modification of the pixel 10 having the configuration shown in FIG. In the pixel 10 having the configuration shown in FIG. 8A, the conductive layer 31 is not formed on the back surface of the substrate 11, and the low resistance region 34 is formed on the back surface side of the substrate 11, as shown in FIG. It differs from the pixel 10 having the configuration shown.

低抵抗領域３４は、図４（Ａ）に示すように基板１１の裏面を研磨した後に、基板１１の裏面から不純物を添加することにより形成することができる。例えば、３価元素を添加することで、低抵抗領域３４をｐ型の領域とすることができ、５価元素を添加することで、低抵抗領域３４をｎ型の領域とすることができる。なお、基板１１がｐ型基板である場合、低抵抗領域３４はｐ型の領域とすることができ、基板１１がｎ型基板である場合、低抵抗領域３４はｎ型の領域とすることができる。また、上記不純物の添加方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション等が挙げられる。 The low resistance region 34 can be formed by adding an impurity from the back surface of the substrate 11 after polishing the back surface of the substrate 11 as shown in FIG. 4(A). For example, by adding a trivalent element, the low resistance region 34 can be made a p-type region, and by adding a pentavalent element, the low resistance region 34 can be made an n-type region. When the substrate 11 is a p-type substrate, the low resistance region 34 can be a p-type region, and when the substrate 11 is an n-type substrate, the low resistance region 34 can be an n-type region. can. Examples of the method for adding the impurity include an ion implantation method, an ion doping method, plasma immersion ion implantation, and the like.

図８（Ｂ）は、画素１０の構成例を説明する断面図であり、図１に示す構成の画素１０の変形例である。図８（Ｂ）に示す構成の画素１０は、層６３の内部にマイクロレンズ５５を設けている点が、図１に示す構成の画素１０と異なる。 FIG. 8B is a cross-sectional view for explaining a configuration example of the pixel 10, which is a modification of the pixel 10 having the configuration shown in FIG. The pixel 10 having the structure shown in FIG. 8B is different from the pixel 10 having the structure shown in FIG. 1 in that the microlens 55 is provided inside the layer 63 .

マイクロレンズ５５は、光電変換デバイス１２と重なる領域を有するように設けられる。これにより、光が垂直方向に光電変換デバイス１２に入射されるようになり、光電変換デバイス１２による光の検出感度を高めることができる。 The microlens 55 is provided so as to have a region overlapping the photoelectric conversion device 12 . As a result, light enters the photoelectric conversion device 12 in the vertical direction, and the light detection sensitivity of the photoelectric conversion device 12 can be enhanced.

なお、図８（Ｂ）では、絶縁層３２に覆われるようにマイクロレンズ５５を設けているが、本発明の一態様はこれに限らない。例えば、絶縁層３３に覆われるようにマイクロレンズ５５を設けてもよい。また、層６３の内部と、層６３の上（図２参照）と、の両方に、マイクロレンズアレイを設けてもよい。 Note that although the microlenses 55 are provided so as to be covered with the insulating layer 32 in FIG. 8B, one embodiment of the present invention is not limited thereto. For example, the microlenses 55 may be provided so as to be covered with the insulating layer 33 . Also, a microlens array may be provided both inside the layer 63 and on the layer 63 (see FIG. 2).

＜画素の断面構成例３＞
図９は、画素１０の構成例を説明する断面図である。図９に示す構成の画素１０は、基板６０と基板５０との間に、トランジスタ１０１、トランジスタ１３２、光電変換デバイス１２、発光デバイス４０等が設けられる。 <Cross-sectional configuration example 3 of pixel>
FIG. 9 is a cross-sectional view for explaining a configuration example of the pixel 10. As shown in FIG. In the pixel 10 having the configuration shown in FIG. 9, the transistor 101, the transistor 132, the photoelectric conversion device 12, the light emitting device 40, and the like are provided between the substrate 60 and the substrate 50. FIG.

図９に示す構成の画素１０は、層６１と、層６４と、の積層構成とすることができる。層６１には、基板６０と、絶縁層８６と、絶縁層８０と、トランジスタ１０１及びトランジスタ１３２と、絶縁層８２と、が設けられる。トランジスタ１０１及びトランジスタ１３２は、絶縁層８０と絶縁層８２の間に設けられる。また、トランジスタ１０１及びトランジスタ１３２のチャネル形成領域、ソース領域、及びドレイン領域を覆うように絶縁層８５及び絶縁層８４が設けられる。また、絶縁層８４と絶縁層８２の間に、絶縁層８３が設けられる。 The pixel 10 having the configuration shown in FIG. 9 can have a laminated configuration of layers 61 and 64 . Layer 61 is provided with substrate 60 , insulating layer 86 , insulating layer 80 , transistor 101 and transistor 132 , and insulating layer 82 . The transistors 101 and 132 are provided between the insulating layers 80 and 82 . In addition, an insulating layer 85 and an insulating layer 84 are provided so as to cover channel formation regions, source regions, and drain regions of the transistors 101 and 132 . An insulating layer 83 is provided between the insulating layer 84 and the insulating layer 82 .

トランジスタ１０１のソース又はドレインの一方と電気的に接続されるように導電層２１が設けられ、トランジスタ１０１のソース又はドレインの他方と電気的に接続されるように導電層２２が設けられる。また、トランジスタ１３２のソース又はドレインの一方と電気的に接続されるように導電層２３が設けられ、トランジスタ１３２のソース又はドレインの他方と電気的に接続されるように導電層２４が設けられる。 A conductive layer 21 is provided to be electrically connected to one of the source and the drain of the transistor 101 , and a conductive layer 22 is provided to be electrically connected to the other of the source and the drain of the transistor 101 . A conductive layer 23 is provided so as to be electrically connected to one of the source and the drain of the transistor 132 , and a conductive layer 24 is provided so as to be electrically connected to the other of the source and the drain of the transistor 132 .

基板６０として、シリコン基板、ガラス基板、セラミクス基板、樹脂基板等を用いることができる。なお、基板６０と、トランジスタ１０１及びトランジスタ１３２との間に、トランジスタ等を設けることができる。例えば、基板６０としてシリコン基板を用いた場合、Ｓｉトランジスタを設けることができる。 A silicon substrate, a glass substrate, a ceramic substrate, a resin substrate, or the like can be used as the substrate 60 . Note that transistors or the like can be provided between the substrate 60 and the transistors 101 and 132 . For example, when a silicon substrate is used as the substrate 60, Si transistors can be provided.

層６４には絶縁層３２と、発光デバイス４０と、光電変換デバイス１２と、絶縁層３３と、が設けられる。また、層６４には基板５０と、フィルタ５１と、が設けられる。基板５０と基板１１は封止層５２を介して封止されている。 Layer 64 is provided with insulating layer 32 , light emitting device 40 , photoelectric conversion device 12 and insulating layer 33 . Layer 64 is also provided with substrate 50 and filter 51 . The substrate 50 and the substrate 11 are sealed via the sealing layer 52 .

導電層２１乃至導電層２４を覆うように絶縁層３２が設けられ、絶縁層３２上に発光デバイス４０及び光電変換デバイス１２が設けられる。 An insulating layer 32 is provided so as to cover the conductive layers 21 to 24 , and the light emitting device 40 and the photoelectric conversion device 12 are provided on the insulating layer 32 .

発光デバイス４０は、絶縁層３２側から、導電層４１、ＥＬ層４２、導電層４３の順に積層された積層構造を有する。光電変換デバイス１２は、絶縁層３２側から、導電層４５、活性層４６、導電層４３の順に積層された構成を有する。 The light-emitting device 40 has a laminated structure in which a conductive layer 41, an EL layer 42, and a conductive layer 43 are laminated in this order from the insulating layer 32 side. The photoelectric conversion device 12 has a configuration in which a conductive layer 45, an active layer 46, and a conductive layer 43 are laminated in this order from the insulating layer 32 side.

ここで、導電層４１と導電層４５は同一の工程で形成することができる。具体的には、導電層２１乃至導電層２４上、及び絶縁層８２上に絶縁膜を成膜し、導電層２１に達する開口部、及び導電層２３に達する開口部を当該絶縁膜に設けることにより、絶縁層３２を形成する。次に、絶縁層３２上、及び上記開口部に導電膜を成膜した後、フォトリソグラフィ法等によりパターニングを行う。その後、形成したパターンに従って、当該導電膜をエッチング法等により加工する。以上により、導電層４１及び導電層４５を形成することができる。 Here, the conductive layer 41 and the conductive layer 45 can be formed in the same process. Specifically, an insulating film is formed over the conductive layers 21 to 24 and the insulating layer 82, and an opening reaching the conductive layer 21 and an opening reaching the conductive layer 23 are provided in the insulating film. to form the insulating layer 32 . Next, after forming a conductive film on the insulating layer 32 and in the opening, patterning is performed by a photolithography method or the like. After that, the conductive film is processed by an etching method or the like according to the formed pattern. Through the above steps, the conductive layers 41 and 45 can be formed.

また、導電層４３は、発光デバイス４０の共通電極と、光電変換デバイス１２の共通電極の両方を兼ねることができる。以上により、画素１０を図９に示す構成とすることにより、本発明の一態様の半導体装置の作製工程を簡易なものとすることができる。したがって、本発明の一態様の半導体装置を低価格なものとすることができる。 Also, the conductive layer 43 can serve as both the common electrode of the light emitting device 40 and the common electrode of the photoelectric conversion device 12 . As described above, the pixel 10 having the structure illustrated in FIG. 9 can simplify the manufacturing process of the semiconductor device of one embodiment of the present invention. Therefore, the semiconductor device of one embodiment of the present invention can be inexpensive.

導電層４１は、絶縁層３２に設けられた開口を介して、導電層２３と電気的に接続されている。導電層４５は、絶縁層３２に設けられた開口を介して、導電層２１と電気的に接続されている。また、導電層４１の端、及び導電層４５の端を覆うように、絶縁層３３が設けられる。 Conductive layer 41 is electrically connected to conductive layer 23 through an opening provided in insulating layer 32 . The conductive layer 45 is electrically connected to the conductive layer 21 through an opening provided in the insulating layer 32 . An insulating layer 33 is provided so as to cover the edges of the conductive layer 41 and the edges of the conductive layer 45 .

導電層４１及び導電層４５には、金属等の低抵抗の導電膜を用いることができる。例えば、タングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、又はその合金、若しくはその金属窒化物から一種以上を用いて形成することができる。 A low-resistance conductive film such as a metal can be used for the conductive layers 41 and 45 . For example, tungsten (W), molybdenum (Mo), zirconium (Zr), hafnium (Hf), vanadium (V), niobium (Nb), tantalum (Ta), chromium (Cr), cobalt (Co), nickel (Ni ), titanium (Ti), platinum (Pt), aluminum (Al), copper (Cu), silver (Ag) or the like, or alloys thereof, or metal nitrides thereof. .

導電層４５は、光電変換デバイス１２の電極としての機能を有する。よって、光電変換デバイス１２の一方の電極は、導電層２１を介してトランジスタ１０１のソース又はドレインの一方と電気的に接続されているということができる。 The conductive layer 45 functions as an electrode of the photoelectric conversion device 12 . Therefore, it can be said that one electrode of the photoelectric conversion device 12 is electrically connected to one of the source and the drain of the transistor 101 through the conductive layer 21 .

活性層４６は、ｐ型半導体とｎ型半導体とを積層し、ｐｎ接合を実現した積層構造、又は、ｐ型半導体、ｉ型半導体、及びｎ型半導体を積層し、ｐｉｎ接合を実現した積層構造等とすることができる。 The active layer 46 has a laminated structure in which a p-type semiconductor and an n-type semiconductor are laminated to realize a pn junction, or a laminated structure in which a p-type semiconductor, an i-type semiconductor, and an n-type semiconductor are laminated to realize a pin junction. etc.

活性層４６に用いる半導体として、シリコン等の無機半導体、又は有機化合物を含む有機半導体を用いることができる。特に、有機半導体材料を用いると、発光デバイス４０のＥＬ層４２と、活性層４６とをそれぞれ同じ製造装置で形成することができるため好ましい。 As a semiconductor used for the active layer 46, an inorganic semiconductor such as silicon or an organic semiconductor containing an organic compound can be used. In particular, using an organic semiconductor material is preferable because the EL layer 42 and the active layer 46 of the light-emitting device 40 can be formed by the same manufacturing apparatus.

活性層４６として有機半導体材料を用いる場合、ｎ型半導体の材料としては、フラーレン（例えばＣ_６０、Ｃ_７０等）又はその誘導体等の電子受容性の有機半導体材料を用いることができる。また、ｐ型半導体の材料としては、銅（ＩＩ）フタロシアニン（Ｃｏｐｐｅｒ（ＩＩ）ｐｈｔｈａｌｏｃｙａｎｉｎｅ；ＣｕＰｃ）やテトラフェニルジベンゾペリフランテン（Ｔｅｔｒａｐｈｅｎｙｌｄｉｂｅｎｚｏｐｅｒｉｆｌａｎｔｈｅｎｅ；ＤＢＰ）等の電子供与性の有機半導体材料を用いることができる。活性層４６は、電子受容性の半導体材料と電子供与性の半導体材料の積層構造（ｐ－ｎ積層構造）としてもよいし、これらの間に電子受容性の半導体材料と電子供与性の半導体材料を共蒸着したバルクへテロ構造層を設けた積層構造（ｐ－ｉ－ｎ積層構造）としてもよい。また光を照射していない時の、暗電流を抑制する目的で、上記のｐ－ｎ積層構造又はｐ－ｉ－ｎ積層構造の周辺（上側又は下側）に、ホールブロック層として機能する層や、電子ブロック層として機能する層を設けてもよい。 When an organic semiconductor material is used for the active layer 46, an electron-accepting organic semiconductor material such as fullerene (for example, _C60 , _C70, etc.) or derivatives thereof can be used as the n-type semiconductor material. As the p-type semiconductor material, an electron-donating organic semiconductor material such as copper (II) phthalocyanine (CuPc) or tetraphenyldibenzoperiflanthene (DBP) can be used. . The active layer 46 may have a laminated structure (pn laminated structure) of an electron-accepting semiconductor material and an electron-donating semiconductor material. may be a laminated structure (pin laminated structure) provided with a bulk heterostructure layer co-deposited with . In addition, for the purpose of suppressing dark current when light is not irradiated, a layer that functions as a hole blocking layer is provided around (upper or lower side) the above pn laminated structure or pin laminated structure. Alternatively, a layer functioning as an electron blocking layer may be provided.

画素１０を図９に示す構成とする場合、画素１０の内部に基板１１を設ける必要が無い。このため、基板６０及び基板５０として、可とう性を有する基板（以下、可とう性基板ともいう）とすること等により、本発明の一態様の半導体装置を、可とう性を有する半導体装置とすることができる。 When the pixel 10 has the configuration shown in FIG. 9, there is no need to provide the substrate 11 inside the pixel 10 . Therefore, by using flexible substrates (hereinafter also referred to as flexible substrates) as the substrates 60 and 50, the semiconductor device of one embodiment of the present invention can be regarded as a flexible semiconductor device. can do.

可とう性基板として、フィルムを用いた基板とすることが好ましく、特に樹脂フィルムを用いた基板とすることが好ましい。これにより、本発明の一態様の半導体装置の可とう性を高めることができ、また軽量化、薄型化が可能となる。 As the flexible substrate, a substrate using a film is preferable, and a substrate using a resin film is particularly preferable. Accordingly, the flexibility of the semiconductor device of one embodiment of the present invention can be increased, and the weight and thickness of the semiconductor device can be reduced.

可とう性基板として、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、アクリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂（ナイロン、アラミド等）、ポリシロキサン樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリウレタン樹脂、ポリ塩化ビニル樹脂、ポリ塩化ビニリデン樹脂、ポリプロピレン樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂、ＡＢＳ樹脂、セルロースナノファイバー等を用いることができる。又は、可撓性を有する程度の厚さのガラスを用いてもよい。 Examples of flexible substrates include polyester resins such as polyethylene terephthalate (PET) and polyethylene naphthalate (PEN), polyacrylonitrile resins, acrylic resins, polyimide resins, polymethyl methacrylate resins, polycarbonate (PC) resins, polyethersulfone ( PES) resin, polyamide resin (nylon, aramid, etc.), polysiloxane resin, cycloolefin resin, polystyrene resin, polyamideimide resin, polyurethane resin, polyvinyl chloride resin, polyvinylidene chloride resin, polypropylene resin, polytetrafluoroethylene (PTFE ) resin, ABS resin, cellulose nanofiber, and the like can be used. Alternatively, glass having a thickness that is flexible may be used.

＜画素の回路構成例＞
図１０は、画素１０の構成例を説明する回路図である。画素１０は、光電変換デバイス１２が設けられた撮像回路１００と、発光デバイス４０が設けられた表示回路１３０と、を有する。 <Example of pixel circuit configuration>
FIG. 10 is a circuit diagram illustrating a configuration example of the pixel 10. As shown in FIG. The pixel 10 has an imaging circuit 100 provided with the photoelectric conversion device 12 and a display circuit 130 provided with the light emitting device 40 .

＜＜撮像回路の構成例＞＞
撮像回路１００は、光電変換デバイス１２の他、トランジスタ１０１と、トランジスタ１０２と、トランジスタ１０３と、トランジスタ１０４と、容量素子１０５と、を有する。なお、容量素子１０５を設けない構成としてもよい。 <<Configuration example of imaging circuit>>
The imaging circuit 100 includes a transistor 101 , a transistor 102 , a transistor 103 , a transistor 104 , and a capacitor 105 in addition to the photoelectric conversion device 12 . Note that a structure without the capacitor 105 may be employed.

光電変換デバイス１２の一方の電極は、トランジスタ１０１のソース又はドレインの一方と電気的に接続されている。トランジスタ１０１のソース又はドレインの一方は、トランジスタ１０２のソース又はドレインの一方と電気的に接続されている。トランジスタ１０２のソース又はドレインの一方は、トランジスタ１０３のゲートと電気的に接続されている。トランジスタ１０３のゲートは、容量素子１０５の一方の電極と電気的に接続されている。トランジスタ１０３のソース又はドレインの一方は、トランジスタ１０４のソース又はドレインの一方と電気的に接続されている。 One electrode of the photoelectric conversion device 12 is electrically connected to one of the source and drain of the transistor 101 . One of the source and drain of the transistor 101 is electrically connected to one of the source and drain of the transistor 102 . One of the source and drain of the transistor 102 is electrically connected to the gate of the transistor 103 . A gate of the transistor 103 is electrically connected to one electrode of the capacitor 105 . One of the source and drain of the transistor 103 is electrically connected to one of the source and drain of the transistor 104 .

ここで、トランジスタ１０１のソース又はドレインの一方、トランジスタ１０２のソース又はドレインの一方、トランジスタ１０３のゲート、及び容量素子１０５の一方の電極が電気的に接続されているノードをノードＦＤとする。ノードＦＤは電荷蓄積部として機能させることができる。 Here, a node to which one of the source and drain of the transistor 101, one of the source and drain of the transistor 102, the gate of the transistor 103, and one electrode of the capacitor 105 are electrically connected is referred to as a node FD. The node FD can function as a charge storage portion.

トランジスタ１０１のゲートは、配線１１１と電気的に接続されている。トランジスタ１０２のゲートは、配線１１２と電気的に接続されている。トランジスタ１０４のゲートは、配線１１４と電気的に接続されている。光電変換デバイス１２の他方の電極は、配線１２１と電気的に接続されている。トランジスタ１０２のソース又はドレインの他方は、配線１２２と電気的に接続されている。トランジスタ１０４のソース又はドレインの他方は、配線１２４と電気的に接続されている。容量素子１０５の他方の電極は、配線１２５と電気的に接続されている。 A gate of the transistor 101 is electrically connected to the wiring 111 . A gate of the transistor 102 is electrically connected to the wiring 112 . A gate of the transistor 104 is electrically connected to the wiring 114 . The other electrode of photoelectric conversion device 12 is electrically connected to wiring 121 . The other of the source and drain of the transistor 102 is electrically connected to the wiring 122 . The other of the source and drain of the transistor 104 is electrically connected to the wiring 124 . The other electrode of the capacitor 105 is electrically connected to the wiring 125 .

配線１１１、配線１１２、及び配線１１４は走査線としての機能を有し、配線１１１、配線１１２、配線１１４を介して各トランジスタのゲートに供給される信号により、各トランジスタの導通を制御することができる。配線１２４はデータ線としての機能を有し、光電変換デバイス１２により取得された撮像データは配線１２４を介して撮像回路１００の外部に出力される。 The wirings 111 , 112 , and 114 function as scan lines, and conduction of each transistor can be controlled by a signal supplied to the gate of each transistor through the wirings 111 , 112 , and 114 . can. The wiring 124 functions as a data line, and the imaging data acquired by the photoelectric conversion device 12 is output to the outside of the imaging circuit 100 via the wiring 124 .

配線１２１、配線１２２、及び配線１２５は電源線としての機能を有する。図１０に示す撮像回路１００は、光電変換デバイス１２のカソードがトランジスタ１０１のソース又はドレインの一方と電気的に接続され、光電変換デバイス１２のアノードが配線１２１と電気的に接続される構成である。よって、配線１２１を低電位、配線１２２を高電位とすることにより、ノードＦＤを高電位にリセットして動作させる構成とすることができるので、光電変換デバイス１２を逆バイアスで動作させることができる。なお、配線１２５は、低電位とすることができる。 The wirings 121, 122, and 125 function as power supply lines. The imaging circuit 100 shown in FIG. 10 has a configuration in which the cathode of the photoelectric conversion device 12 is electrically connected to either the source or the drain of the transistor 101, and the anode of the photoelectric conversion device 12 is electrically connected to the wiring 121. . Therefore, by setting the wiring 121 to a low potential and the wiring 122 to a high potential, the node FD can be reset to a high potential and operated, so that the photoelectric conversion device 12 can be operated with a reverse bias. . Note that the wiring 125 can be at a low potential.

本明細書等において、高電位とは、低電位よりも高い電位を示す。例えば、高電位は正電位とすることができ、低電位は接地電位又は負電位とすることができる。 In this specification and the like, a high potential indicates a potential higher than a low potential. For example, the high potential can be a positive potential and the low potential can be a ground potential or a negative potential.

トランジスタ１０１は、転送トランジスタとしての機能を有する。トランジスタ１０１を導通状態とすることにより、ノードＦＤの電位を、光電変換デバイス１２の露光量に応じた電位とすることができる。これにより、撮像回路１００が撮像データを取得することができる。 The transistor 101 functions as a transfer transistor. By turning on the transistor 101 , the potential of the node FD can be set according to the amount of exposure of the photoelectric conversion device 12 . This allows the imaging circuit 100 to acquire imaging data.

トランジスタ１０２は、リセットトランジスタとしての機能を有する。トランジスタ１０２を導通状態とすることにより、ノードＦＤの電位を配線１２２の電位にリセットすることができる。 The transistor 102 functions as a reset transistor. By turning on the transistor 102 , the potential of the node FD can be reset to the potential of the wiring 122 .

トランジスタ１０３は、増幅トランジスタとしての機能を有し、ノードＦＤの電位に応じた出力を行うことができる。 The transistor 103 functions as an amplification transistor and can output according to the potential of the node FD.

トランジスタ１０４は、選択トランジスタとしての機能を有する。トランジスタ１０４を導通状態とすることにより、撮像データを配線１２４に出力することができる。具体的には、配線１２４の電流を、撮像データに対応する値とすることができる。 The transistor 104 functions as a selection transistor. By turning on the transistor 104 , imaging data can be output to the wiring 124 . Specifically, the current of the wiring 124 can be set to a value corresponding to the imaging data.

＜＜表示回路の構成例＞＞
表示回路１３０は、発光デバイス４０の他、トランジスタ１３１と、トランジスタ１３２と、トランジスタ１３３と、容量素子１３４と、を有する。 <<Configuration example of display circuit>>
The display circuit 130 includes a transistor 131 , a transistor 132 , a transistor 133 , and a capacitor 134 in addition to the light-emitting device 40 .

トランジスタ１３１のソース又はドレインの一方は、トランジスタ１３２のゲートと電気的に接続されている。トランジスタ１３２のゲートは、容量素子１３４の一方の電極と電気的に接続されている。トランジスタ１３２のソース又はドレインの一方は、トランジスタ１３３のソース又はドレインの一方と電気的に接続されている。トランジスタ１３３のソース又はドレインの一方は、容量素子１３４の他方の電極と電気的に接続されている。容量素子１３４の他方の電極は、発光デバイス４０の一方の電極と電気的に接続されている。 One of the source and drain of the transistor 131 is electrically connected to the gate of the transistor 132 . A gate of the transistor 132 is electrically connected to one electrode of the capacitor 134 . One of the source and drain of the transistor 132 is electrically connected to one of the source and drain of the transistor 133 . One of the source and the drain of the transistor 133 is electrically connected to the other electrode of the capacitor 134 . The other electrode of capacitive element 134 is electrically connected to one electrode of light emitting device 40 .

トランジスタ１３１のソース又はドレインの他方は、配線１４１と電気的に接続されている。トランジスタ１３２のソース又はドレインの他方は、配線１４２と電気的に接続されている。トランジスタ１３３のソース又はドレインの他方は、配線１４３と電気的に接続されている。トランジスタ１３１のゲート、及びトランジスタ１３３のゲートは、配線１４４と電気的に接続されている。発光デバイス４０の他方の電極は、配線１４５と電気的に接続されている。 The other of the source and drain of the transistor 131 is electrically connected to the wiring 141 . The other of the source and drain of the transistor 132 is electrically connected to the wiring 142 . The other of the source and drain of the transistor 133 is electrically connected to the wiring 143 . A gate of the transistor 131 and a gate of the transistor 133 are electrically connected to the wiring 144 . The other electrode of light emitting device 40 is electrically connected to wiring 145 .

配線１４１はデータ線としての機能を有し、発光デバイス４０の発光輝度に関する情報を有するデータが、配線１４１を介して表示回路１３０に供給される。配線１４３はモニタ線としての機能を有し、配線１４３を流れる電流を検出すること等により、発光デバイス４０の電気特性等を検出することができる。配線１４４は走査線としての機能を有し、配線１４４を介してトランジスタ１３１及びトランジスタ１３３のゲートに供給される信号により、トランジスタ１３１及びトランジスタ１３３の導通を制御することができる。 The wiring 141 functions as a data line, and data having information on the light emission luminance of the light emitting device 40 is supplied to the display circuit 130 via the wiring 141 . The wiring 143 has a function as a monitor line, and the electrical characteristics of the light emitting device 40 can be detected by detecting the current flowing through the wiring 143 or the like. The wiring 144 functions as a scan line, and conduction of the transistors 131 and 133 can be controlled by a signal supplied to the gates of the transistors 131 and 133 through the wiring 144 .

配線１４２及び配線１４５は電源線としての機能を有する。図１０に示す表示回路１３０は、発光デバイス４０のアノードがトランジスタ１３２のソース又はドレインの一方と電気的に接続され、発光デバイス４０のカソードが配線１４５と電気的に接続される構成である。よって、配線１４２を高電位、配線１４５を低電位とすることにより、発光デバイス４０を順バイアスで動作させることができるので、発光デバイス４０に、表示回路１３０に供給されたデータに対応する大きさの電流を流すことができる。これにより、発光デバイス４０を、表示回路１３０に供給されたデータに対応する輝度で発光させることができる。 The wiring 142 and the wiring 145 function as power supply lines. The display circuit 130 shown in FIG. 10 has a structure in which the anode of the light-emitting device 40 is electrically connected to one of the source or drain of the transistor 132 and the cathode of the light-emitting device 40 is electrically connected to the wiring 145 . Therefore, by setting the wiring 142 to a high potential and the wiring 145 to a low potential, the light emitting device 40 can be operated with a forward bias. current can flow. This allows the light emitting device 40 to emit light with luminance corresponding to the data supplied to the display circuit 130 .

図１０に示す構成の表示回路１３０において、トランジスタ１３１を導通状態とすることにより、トランジスタ１３２のゲートの電位を、配線１４１から供給されるデータに対応する電位とすることができる。これにより、表示回路１３０にデータを書き込むことができる。 In the display circuit 130 having the structure shown in FIG. 10, the potential of the gate of the transistor 132 can correspond to the data supplied from the wiring 141 by turning on the transistor 131 . Accordingly, data can be written to the display circuit 130 .

トランジスタ１３２は、駆動トランジスタとしての機能を有し、当該トランジスタに供給される電位に応じて発光デバイス４０に流れる電流を制御することができる。 The transistor 132 functions as a driving transistor and can control current flowing through the light-emitting device 40 according to the potential supplied to the transistor.

また、トランジスタ１３３を導通状態とすることにより、配線１４３に電流を流すことができる。これにより、発光デバイス４０の電気特性等を取得することができる。 In addition, current can flow through the wiring 143 by turning on the transistor 133 . Thereby, the electrical characteristics and the like of the light emitting device 40 can be obtained.

図１０では、撮像回路１００と、表示回路１３０と、が電気的に接続されない構成としている。これにより、撮像回路１００と、表示回路１３０と、を独立して制御することができる。なお、撮像回路１００と、表示回路１３０と、が電気的に接続される構成とする場合、撮像回路１００の動作と、表示回路１３０の動作と、を互いに依存させて制御することができる。 In FIG. 10, the imaging circuit 100 and the display circuit 130 are not electrically connected. Thereby, the imaging circuit 100 and the display circuit 130 can be controlled independently. Note that in the case where the imaging circuit 100 and the display circuit 130 are electrically connected, the operation of the imaging circuit 100 and the operation of the display circuit 130 can be controlled depending on each other.

＜半導体装置の構成例＞
図１１（Ａ）は、本発明の一態様の半導体装置の構成例を説明するブロック図である。当該半導体装置は、マトリクス状に配列された画素１０を有する画素アレイ１５１と、ゲートドライバ回路１５２と、ソースドライバ回路１５３と、を有する。画素１０には、撮像回路１００及び表示回路１３０が設けられる。 <Structure example of semiconductor device>
FIG. 11A is a block diagram illustrating a structural example of a semiconductor device of one embodiment of the present invention. The semiconductor device includes a pixel array 151 having pixels 10 arranged in matrix, a gate driver circuit 152 , and a source driver circuit 153 . The pixel 10 is provided with an imaging circuit 100 and a display circuit 130 .

ゲートドライバ回路１５２は、画素アレイ１５１の行を選択する機能を有する。ソースドライバ回路１５３は、表示回路１３０に供給するデータを生成する機能を有する。また、ソースドライバ回路１５３は、撮像回路１００が取得した撮像データを受信し、半導体装置の外部に出力する機能を有する。 A gate driver circuit 152 has a function of selecting a row of the pixel array 151 . The source driver circuit 153 has a function of generating data to be supplied to the display circuit 130 . The source driver circuit 153 also has a function of receiving imaging data acquired by the imaging circuit 100 and outputting it to the outside of the semiconductor device.

図１１（Ａ）に示す半導体装置では、全ての画素１０が撮像回路１００と表示回路１３０の両方を有しているが、本発明の一態様はこれに限らない。図１１（Ｂ）は、画素アレイ１５１の構成例を示す図であり、図１１（Ａ）に示す構成の画素アレイ１５１の変形例である。図１１（Ｂ）に示す構成の画素アレイ１５１は、一部の画素１０にのみ撮像回路１００が設けられている点が、図１１（Ａ）に示す構成の画素アレイ１５１と異なる。 In the semiconductor device illustrated in FIG. 11A, all the pixels 10 include both the imaging circuit 100 and the display circuit 130; however, one embodiment of the present invention is not limited to this. FIG. 11B is a diagram showing a configuration example of the pixel array 151, which is a modification of the pixel array 151 having the configuration shown in FIG. 11A. A pixel array 151 having the configuration shown in FIG. 11B is different from the pixel array 151 having the configuration shown in FIG.

図１１（Ｂ）に示す構成の画素アレイ１５１を有する半導体装置では、表示回路１３０の開口面積を大きくすることができる。これにより、本発明の一態様の半導体装置から射出される光を高輝度なものとし、また本発明の一態様の半導体装置の消費電力を低減することができる。 In the semiconductor device including the pixel array 151 having the structure shown in FIG. 11B, the opening area of the display circuit 130 can be increased. Accordingly, the brightness of light emitted from the semiconductor device of one embodiment of the present invention can be increased, and the power consumption of the semiconductor device of one embodiment of the present invention can be reduced.

ここで、図１０等に示す撮像回路１００が有する、トランジスタ１０１及びトランジスタ１０２にはＯＳトランジスタを用いることが好ましい。ＯＳトランジスタは、オフ電流が極めて低い特性を有する。トランジスタ１０１及びトランジスタ１０２にＯＳトランジスタを用いることによって、ノードＦＤで電荷を保持できる期間を極めて長くすることができる。そのため、回路構成や動作方法を複雑にすることなく、全画素で同時に電荷の蓄積動作を行うグローバルシャッタ方式を適用することができる。 Here, OS transistors are preferably used for the transistors 101 and 102 included in the imaging circuit 100 illustrated in FIG. 10 and the like. An OS transistor has a characteristic of extremely low off-state current. By using OS transistors for the transistors 101 and 102, the period in which charge can be held in the node FD can be extremely long. Therefore, it is possible to apply a global shutter method in which electric charges are accumulated simultaneously in all pixels without complicating the circuit configuration and operation method.

図１２（Ａ）はローリングシャッタ方式の動作方法を模式化した図であり、図１２（Ｂ）はグローバルシャッタ方式を模式化した図である。Ｅｎはｎ列目（ｎは自然数）の露光（蓄積動作）、Ｒｎはｎ列目の読み出し動作を表している。図１２（Ａ）、（Ｂ）では、１行目からＭ行目（Ｍは自然数）までの動作を示している。 FIG. 12A is a schematic diagram of the operation method of the rolling shutter method, and FIG. 12B is a schematic diagram of the global shutter method. En represents the exposure (accumulation operation) of the nth column (n is a natural number), and Rn represents the readout operation of the nth column. FIGS. 12A and 12B show operations from the 1st line to the Mth line (M is a natural number).

ローリングシャッタ方式は、露光とデータの読み出しを順次行う動作方法であり、ある行の読み出し期間と他の行の露光期間を重ねる方式である。露光後すぐに読み出し動作を行うため、データの保持期間が比較的短い回路構成であっても撮像を行うことができる。しかしながら、撮像の同時性がないデータで１フレームの画像が構成されるため、動体の撮像においては画像に歪が生じてしまう。 The rolling shutter method is an operation method in which exposure and data readout are sequentially performed, and is a method in which a readout period for a certain row overlaps an exposure period for another row. Since the readout operation is performed immediately after exposure, imaging can be performed even with a circuit configuration having a relatively short data retention period. However, since one frame image is composed of data with no synchronism of imaging, distortion occurs in the image when imaging a moving object.

一方で、グローバルシャッタ方式は、全画素で同時に露光を行って各画素にデータを保持し、行毎にデータを読み出す動作方法である。したがって、動体の撮像であっても歪のない画像を得ることができる。 On the other hand, the global shutter method is an operation method in which all pixels are exposed simultaneously, data is held in each pixel, and data is read out row by row. Therefore, even when imaging a moving object, an image without distortion can be obtained.

画素にＳｉトランジスタ等の比較的オフ電流の高いトランジスタを用いた場合は、電荷蓄積部から電荷がリークしやすいためローリングシャッタ方式が用いられる。Ｓｉトランジスタを用いてグローバルシャッタ方式を実現するには、別途メモリ回路等を設ける必要があり、さらに複雑な動作を高速で行わなければならない。一方で、画素にＯＳトランジスタを用いた場合は、電荷蓄積部からの電荷のリークがほとんどないため、容易にグローバルシャッタ方式を実現することができる。 When a transistor having a relatively high off-state current, such as a Si transistor, is used for a pixel, the rolling shutter method is used because charge easily leaks from the charge storage portion. In order to realize a global shutter system using Si transistors, it is necessary to separately provide a memory circuit or the like, and moreover, complicated operations must be performed at high speed. On the other hand, when an OS transistor is used for a pixel, almost no electric charge leaks from the electric charge accumulating portion, so that the global shutter method can be easily realized.

なお、トランジスタ１０３及びトランジスタ１０４にもＯＳトランジスタを適用してもよい。また、表示回路１３０が有するトランジスタ１３１乃至トランジスタ１３３にもＯＳトランジスタを適用してもよい。本発明の一態様の半導体装置が有するトランジスタの全てを、ＯＳトランジスタ等、一種類のトランジスタとすることにより、本発明の一態様の半導体装置の作製工程を簡易なものとすることができる。よって、本発明の一態様の半導体装置を低価格なものとすることができる。なお、トランジスタ１０１乃至トランジスタ１０４、及びトランジスタ１３１乃至トランジスタ１３３の全て又は一部を、Ｓｉトランジスタとしてもよい。Ｓｉトランジスタとしては、アモルファスシリコンを有するトランジスタ、結晶性のシリコン（代表的には、低温ポリシリコン、単結晶シリコン等）を有するトランジスタ等が挙げられる。 Note that an OS transistor may be applied to the transistors 103 and 104 as well. Further, OS transistors may be applied to the transistors 131 to 133 included in the display circuit 130 . When all the transistors included in the semiconductor device of one embodiment of the present invention are one type of transistor such as an OS transistor, the manufacturing process of the semiconductor device of one embodiment of the present invention can be simplified. Therefore, the semiconductor device of one embodiment of the present invention can be inexpensive. Note that all or part of the transistors 101 to 104 and the transistors 131 to 133 may be Si transistors. Si transistors include transistors containing amorphous silicon, transistors containing crystalline silicon (typically low-temperature polysilicon, monocrystalline silicon, etc.), and the like.

図１３は、画素１０の構成例を説明する回路図であり、図１０に示す構成の画素１０の変形例である。図１３に示す構成の画素１０は、撮像回路１００が有する容量素子１０５の他方の電極に、電源線としての機能を有する配線１２５ではなく、データ線としての機能を有する配線１５５が電気的に接続されている点が、図１０に示す構成の画素１０と異なる。 FIG. 13 is a circuit diagram for explaining a configuration example of the pixel 10, which is a modification of the pixel 10 having the configuration shown in FIG. In the pixel 10 having the configuration shown in FIG. 13, the wiring 155 functioning as a data line, not the wiring 125 functioning as a power supply line, is electrically connected to the other electrode of the capacitor 105 included in the imaging circuit 100. 10 differs from the pixel 10 having the configuration shown in FIG.

図１３に示す構成の撮像回路１００では、配線１５５を介して、容量素子１０５の他方の電極にデータを供給することができる。当該データは、光電変換デバイス１２を用いて取得した撮像データに付加することができる。これにより、例えば撮像回路１００が取得した撮像データを補正することができる。例えば、撮像回路１００が取得した撮像データに対し、ノイズ除去等の画像処理を行うことができる。 In the imaging circuit 100 having the structure shown in FIG. 13, data can be supplied to the other electrode of the capacitor 105 through the wiring 155 . The data can be added to imaging data acquired using the photoelectric conversion device 12 . Thereby, for example, the imaging data acquired by the imaging circuit 100 can be corrected. For example, image processing such as noise removal can be performed on image data acquired by the imaging circuit 100 .

なお、図１３に示す撮像回路１００は、光電変換デバイス１２のアノードがトランジスタ１０１のソース又はドレインの一方と電気的に接続され、光電変換デバイス１２のカソードが配線１２１と電気的に接続される構成である。よって、配線１２１を高電位、配線１２２を低電位とすることにより、ノードＦＤを低電位にリセットして動作させることができるので、光電変換デバイス１２を逆バイアスで動作させることができる。 Note that the imaging circuit 100 illustrated in FIG. 13 has a configuration in which the anode of the photoelectric conversion device 12 is electrically connected to one of the source and drain of the transistor 101 and the cathode of the photoelectric conversion device 12 is electrically connected to the wiring 121. is. Therefore, by setting the wiring 121 to a high potential and the wiring 122 to a low potential, the node FD can be reset to a low potential and operated, so that the photoelectric conversion device 12 can be operated with a reverse bias.

図１４は、本発明の一態様の半導体装置の構成例を説明するブロック図であり、図１１（Ａ）に示す構成の半導体装置の変形例である。図１４に示す構成の半導体装置は、データ生成回路１５４を有する点が、図１１（Ａ）に示す構成の半導体装置と異なる。 FIG. 14 is a block diagram illustrating a structural example of a semiconductor device of one embodiment of the present invention, which is a modification of the semiconductor device having the structure illustrated in FIG. The semiconductor device with the structure shown in FIG. 14 is different from the semiconductor device with the structure shown in FIG. 11A in that a data generation circuit 154 is included.

図１４に示す画素１０として、図１３に示す構成の画素１０を適用することができる。撮像回路１００と電気的に接続された配線１５５は、データ生成回路１５４と電気的に接続されている。データ生成回路１５４は、撮像回路１００に供給するデータを生成する機能を有する。データ生成回路１５４が生成したデータは、配線１５５を介して撮像回路１００に供給される。具体的には、データ生成回路１５４が生成したデータは、配線１５５を介して、撮像回路１００が有する容量素子１０５の他方の電極に供給される。 As the pixel 10 shown in FIG. 14, the pixel 10 having the configuration shown in FIG. 13 can be applied. A wiring 155 electrically connected to the imaging circuit 100 is electrically connected to the data generation circuit 154 . The data generation circuit 154 has a function of generating data to be supplied to the imaging circuit 100 . Data generated by the data generation circuit 154 is supplied to the imaging circuit 100 via the wiring 155 . Specifically, data generated by the data generation circuit 154 is supplied to the other electrode of the capacitor 105 included in the imaging circuit 100 through the wiring 155 .

図１５は、図１３に示す構成の撮像回路１００の動作方法の一例を説明するタイミングチャートである。なお、本明細書におけるタイミングチャートにおいて、“Ｈ”は高電位を示し、“Ｌ”は低電位を示す。 FIG. 15 is a timing chart illustrating an example of the operation method of the imaging circuit 100 configured as shown in FIG. Note that in the timing charts in this specification, "H" indicates a high potential and "L" indicates a low potential.

期間Ｔ１において、配線１１１の電位、及び配線１１２の電位を高電位とし、配線１１４の電位を低電位とすることにより、トランジスタ１０１及びトランジスタ１０２が導通し、トランジスタ１０４が非導通となる。これにより、ノードＦＤの電位が配線１２２の電位である低電位にリセットされる。また、配線１５５の電位を、参照電位である電位Ｖ_ｒｅｆとする。電位Ｖ_ｒｅｆは、例えば接地電位とすることができる。以下では、電位Ｖ_ｒｅｆは接地電位とする。 In the period T1, the potentials of the wirings 111 and 112 are set high and the potential of the wiring 114 is set low, so that the transistors 101 and 102 are turned on and the transistor 104 is turned off. Accordingly, the potential of the node FD is reset to a low potential, which is the potential of the wiring 122 . Further, the potential of the wiring 155 is set to a potential V _ref which is a reference potential. The potential V _ref can be, for example, the ground potential. In the following, the potential V _ref is assumed to be the ground potential.

期間Ｔ２において、配線１１１の電位を高電位とし、配線１１２の電位、及び配線１１４の電位を低電位とすることにより、トランジスタ１０１が導通し、トランジスタ１０２及びトランジスタ１０４が非導通となる。これにより、光電変換デバイス１２への露光量に応じてノードＦＤの電位が上昇する。なお、配線１５５の電位は電位Ｖ_ｒｅｆのままとする。 In the period T2, the potential of the wiring 111 is set high and the potentials of the wirings 112 and 114 are set low, so that the transistor 101 is turned on and the transistors 102 and 104 are turned off. As a result, the potential of the node FD rises according to the amount of exposure to the photoelectric conversion device 12 . Note that the potential of the wiring 155 remains at the potential _Vref .

期間Ｔ３において、配線１１１の電位、配線１１２の電位、及び配線１１４の電位を低電位とすることにより、トランジスタ１０１、トランジスタ１０２、及びトランジスタ１０４が非導通となる。これにより、ノードＦＤの電位が確定し、保持される。以上により、撮像データが取得される。ここで、確定したノードＦＤの電位を、電位Ｖ_１とする。なお、配線１５５の電位は電位Ｖ_ｒｅｆのままとする。 In the period T3, the potentials of the wirings 111, 112, and 114 are set low, so that the transistors 101, 102, and 104 are turned off. As a result, the potential of the node FD is determined and held. Image data is acquired by the above. Here, the determined potential of the node FD is assumed to be the potential _V1 . Note that the potential of the wiring 155 remains at the potential _Vref .

ノードＦＤと電気的に接続されるトランジスタ１０１及びトランジスタ１０２に、オフ電流の低いＯＳトランジスタを用いることによって、ノードＦＤからの電荷のリークを抑えることができ、撮像回路１００が取得した撮像データの保持時間を延ばすことができる。 By using OS transistors with low off-state current for the transistors 101 and 102 electrically connected to the node FD, charge leakage from the node FD can be suppressed, and image data acquired by the imaging circuit 100 can be held. can extend the time.

期間Ｔ４において、配線１１１の電位、及び配線１１２の電位を低電位とし、配線１１４の電位を高電位とすることにより、トランジスタ１０１及びトランジスタ１０２が非導通となり、トランジスタ１０４が導通する。これにより、次の数式（１）で示される電流Ｉ_ｒｅｆが、配線１２４に流れる。ここで、ｋは比例定数、Ｖ_ｔｈはトランジスタ１０３のしきい値電圧である。なお、配線１５５の電位は電位Ｖ_ｒｅｆのままとする。 In the period T4, the potentials of the wirings 111 and 112 are set low and the potential of the wiring 114 is set high, so that the transistors 101 and 102 are turned off and the transistor 104 is turned on. As a result, a current I _ref represented by the following formula (1) flows through the wiring 124 . Here, k is a proportionality constant and _Vth is the threshold voltage of the transistor 103 . Note that the potential of the wiring 155 remains at the potential _Vref .

その後、期間Ｔ５において、配線１５５の電位を、図１４に示すデータ生成回路１５４が生成したデータに対応する電位とする。当該電位を電位Ｖ_２とし、ノードＦＤの容量結合係数を１とすると、ノードＦＤの電位は電位“Ｖ_１＋Ｖ_２”となる。これにより、次の数式（２）で示される電流Ｉが、配線１２４に流れる。 After that, in the period T5, the potential of the wiring 155 is set to the potential corresponding to the data generated by the data generation circuit 154 illustrated in FIG. Assuming that the potential is the potential _V2 and the capacitive coupling coefficient of the node FD is 1, the potential of the node FD is the potential " _V1 + _V2 ". As a result, a current I expressed by the following formula (2) flows through the wiring 124 .

配線１２４を流れる電流が数式（２）で示される値となった後、“Ｉ_ｒｅｆ－Ｉ”を算出する。当該演算は、演算回路（図１４等には図示せず）等を用いて行うことができる。なお、以下では、“Ｉ_ｒｅｆ－Ｉ”をΔＩと表記する。 After the current flowing through the wiring 124 reaches the value indicated by Equation (2), "I _ref -I" is calculated. The calculation can be performed using an arithmetic circuit (not shown in FIG. 14 and the like) or the like. Note that “I _ref −I” is hereinafter expressed as ΔI.

次に、数式（３）に示すΔＩから、露光されていない場合の“Ｉ_ｒｅｆ－Ｉ”であるΔＩ_０を差し引いた値を算出する。つまり、“ΔＩ－ΔＩ_０”を算出する。当該演算は、上記演算回路等を用いて行うことができる。ここで、ΔＩ_０は以下の数式（４）で示すことができる。なお、配線１２４を流れる電流がΔＩ_０である場合における、ノードＦＤの電位は、配線１２２の電位であるとし、当該電位は接地電位であるとする。 Next, a value is calculated by subtracting ΔI ₀ , which is “I _ref −I” when not exposed, from ΔI shown in Equation (3). That is, "ΔI−ΔI ₀ " is calculated. The calculation can be performed using the arithmetic circuit or the like. Here, ΔI ₀ can be expressed by the following formula (4). Note that the potential of the node FD is the potential of the wiring 122 when the current flowing through the wiring 124 is _ΔI0 , and the potential is the ground potential.

よって、“ΔＩ－ΔＩ_０”は以下の数式（５）で示すことができる。 Therefore, “ΔI−ΔI ₀ ” can be expressed by the following formula (5).

以上により、配線１２４に流れる電流の値が、撮像回路１００が取得した撮像データに対応する電位Ｖ_１と、データ生成回路１５４から撮像回路１００に供給されたデータに対応する電位Ｖ_２と、の積に対応する値となる。よって、撮像回路１００が取得した撮像データに、データ生成回路１５４から撮像回路１００に供給されたデータを付加することができる。以上が期間Ｔ５における動作である。 As described above, the value of the current flowing through the wiring 124 is the potential _V1 corresponding to the imaging data acquired by the imaging circuit 100 and the potential _V2 corresponding to the data supplied from the data generation circuit 154 to the imaging circuit 100. A value corresponding to the product. Therefore, the data supplied from the data generation circuit 154 to the imaging circuit 100 can be added to the imaging data acquired by the imaging circuit 100 . The above is the operation in the period T5.

期間Ｔ６において、配線１１１、配線１１２、及び配線１１４の電位を低電位とする。これにより、トランジスタ１０１、トランジスタ１０２、及びトランジスタ１０４が非導通となる。以上が図１３に示す構成の撮像回路１００の動作方法の一例である。 In the period T6, the potentials of the wirings 111, 112, and 114 are set low. Accordingly, the transistors 101, 102, and 104 are turned off. An example of the operation method of the imaging circuit 100 having the configuration shown in FIG. 13 has been described above.

＜トランジスタの構成例＞
図１６（Ａ）に、トランジスタ１０１等に適用することができるＯＳトランジスタの詳細な構成例を示す。図１６（Ａ）に示すＯＳトランジスタは、金属酸化物層及び導電層の積層上に絶縁層を設け、当該金属酸化物層に達する溝を当該絶縁層及び導電層に設けることでソース電極２０５及びドレイン電極２０６を形成する、セルフアライン型の構成である。 <Structure example of transistor>
FIG. 16A shows a detailed structural example of an OS transistor that can be applied to the transistor 101 and the like. In the OS transistor illustrated in FIG. 16A, an insulating layer is provided over a stack of a metal oxide layer and a conductive layer, and grooves reaching the metal oxide layer are provided in the insulating layer and the conductive layer. This is a self-aligned configuration in which the drain electrode 206 is formed.

ＯＳトランジスタは、金属酸化物層２０７に形成されるチャネル形成領域２１０、ソース領域２０３、及びドレイン領域２０４の他、ゲート電極２０１、ゲート絶縁層２０２、及びバックゲート電極２３５を有する構成とすることができる。ここで、上記溝には少なくともゲート絶縁層２０２及びゲート電極２０１が設けられる。当該溝には、さらに金属酸化物層２０８が設けられていてもよい。また、絶縁層８５は、バックゲート電極２３５のゲート絶縁層としての機能を有する。 The OS transistor can have a structure including a channel formation region 210, a source region 203, and a drain region 204 which are formed in the metal oxide layer 207, a gate electrode 201, a gate insulating layer 202, and a back gate electrode 235. can. Here, at least the gate insulating layer 202 and the gate electrode 201 are provided in the trench. A metal oxide layer 208 may also be provided in the trench. The insulating layer 85 also functions as a gate insulating layer for the back gate electrode 235 .

ＯＳトランジスタは、図１６（Ｂ）に示すように、ゲート電極２０１をマスクとして金属酸化物層にソース領域２０３及びドレイン領域２０４を形成するセルフアライン型の構成としてもよい。 As shown in FIG. 16B, the OS transistor may have a self-aligned structure in which a source region 203 and a drain region 204 are formed in a metal oxide layer using a gate electrode 201 as a mask.

又は、図１６（Ｃ）に示すように、ソース電極２０５又はドレイン電極２０６とゲート電極２０１とが重なる領域を有するノンセルフアライン型のトップゲート型トランジスタであってもよい。 Alternatively, as shown in FIG. 16C, a non-self-aligned top-gate transistor having a region where the source electrode 205 or the drain electrode 206 overlaps with the gate electrode 201 may be used.

バックゲート電極２３５は、図１６（Ｄ）に示すトランジスタのチャネル幅方向の断面図のように、対向して設けられるトランジスタのフロントゲートであるゲート電極２０１と電気的に接続してもよい。なお、図１６（Ｄ）は図１６（Ａ）のトランジスタを例として示しているが、その他の構造のトランジスタも同様である。また、バックゲート電極２３５にフロントゲートとは異なる固定電位を供給することができる構成であってもよい。 The back gate electrode 235 may be electrically connected to the gate electrode 201 which is the front gate of the transistor provided opposite to it, as in the cross-sectional view of the transistor in the channel width direction shown in FIG. Note that FIG. 16D shows the transistor in FIG. 16A as an example, but the same applies to transistors with other structures. Further, the back gate electrode 235 may be configured to be supplied with a fixed potential different from that of the front gate.

本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。 This embodiment can be appropriately combined with the description of other embodiments.

（実施の形態２）
本実施の形態は、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ－ＡｌｉｇｎｅｄＣｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。 (Embodiment 2)
This embodiment describes a structure of a CAC (Cloud-Aligned Composite)-OS that can be used for the transistor disclosed in one embodiment of the present invention.

ＣＡＣ－ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、又はその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、又はその近傍のサイズで混合した状態をモザイク状、又はパッチ状ともいう。 A CAC-OS is, for example, one structure of a material in which elements constituting a metal oxide are unevenly distributed with a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 2 nm or less, or in the vicinity thereof. In the following description, one or more metal elements are unevenly distributed in the metal oxide, and the region having the metal element has a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 2 nm or less, or a size in the vicinity thereof. The mixed state is also called a mosaic shape or a patch shape.

なお、金属酸化物は、少なくともインジウムを含むことが好ましい。特にインジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウム等から選ばれた一種、又は複数種が含まれていてもよい。 Note that the metal oxide preferably contains at least indium. In particular, it preferably contains indium and zinc. In addition to these, aluminum, gallium, yttrium, copper, vanadium, beryllium, boron, silicon, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium, etc. One or more selected from may be included.

例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（ＣＡＣ－ＯＳの中でもＩｎ－Ｇａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯ_Ｘ１（Ｘ１は０よりも大きい実数）とする。）、又はインジウム亜鉛酸化物（以下、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２（Ｘ２、Ｙ２、及びＺ２は０よりも大きい実数）とする。）等と、ガリウム酸化物（以下、ＧａＯ_Ｘ３（Ｘ３は０よりも大きい実数）とする。）、又はガリウム亜鉛酸化物（以下、Ｇａ_Ｘ４Ｚｎ_Ｙ４Ｏ_Ｚ４（Ｘ４、Ｙ４、及びＺ４は０よりも大きい実数）とする。）等と、に材料が分離することでモザイク状となり、モザイク状のＩｎＯ_Ｘ１、又はＩｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。 For example, CAC-OS in In—Ga—Zn oxide (In—Ga—Zn oxide among CAC-OS may be particularly referred to as CAC-IGZO) is indium oxide (hereinafter, InO _X1 (X1 is a real number greater than 0), or indium zinc oxide (hereinafter referred to as In _X2 Zn _Y2 O _Z2 (X2, Y2, and Z2 are real numbers greater than 0)), and the like; Gallium oxide (hereinafter referred to as GaO _X3 (X3 is a real number greater than 0)) or gallium zinc oxide (hereinafter Ga _X4 Zn _Y4 O _Z4 (X4, Y4, and Z4 are real numbers greater than 0) ) and the like, and the material is separated into a mosaic shape, and the mosaic InO _X1 or In _X2 Zn _Y2 O _Z2 is uniformly distributed in the film (hereinafter also referred to as a cloud shape). is.

つまり、ＣＡＣ－ＯＳは、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域とが、混合している構成を有する複合金属酸化物である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。 That is, CAC-OS is a composite metal oxide having a structure in which a region containing GaO _{2 X3} as a main component and a region containing In _{2 X2} Zn _Y2 O _Z2 or InO _{2 X1} as a main component are mixed. In this specification, for example, the first region means that the atomic ratio of In to the element M in the first region is greater than the atomic ratio of In to the element M in the second region. Assume that the concentration of In is higher than that of the region No. 2.

なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、及びＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ_３（ＺｎＯ）_ｍ１（ｍ１は自然数）、又はＩｎ_{（１＋ｘ０）}Ｇａ_{（１－ｘ０）}Ｏ_３（ＺｎＯ）_ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。 Note that IGZO is a common name, and may refer to one compound of In, Ga, Zn, and O. Representative examples are represented by InGaO ₃ (ZnO) _m1 (m1 is a natural number) or In _(1+x0) Ga _(1−x0) O ₃ (ZnO) _m0 (−1≦x0≦1, m0 is an arbitrary number). Crystalline compounds are mentioned.

上記結晶性の化合物は、単結晶構造、多結晶構造、又はＣＡＡＣ（Ｃ－ＡｘｉｓＡｌｉｇｎｅｄＣｒｙｓｔａｌ）構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ－ｂ面においては配向せずに連結した結晶構造である。 The crystalline compound has a single crystal structure, a polycrystalline structure, or a CAAC (C-Axis Aligned Crystal) structure. The CAAC structure is a crystal structure in which a plurality of IGZO nanocrystals have c-axis orientation and are connected without being oriented in the ab plane.

一方、ＣＡＣ－ＯＳは、金属酸化物の材料構成に関する。ＣＡＣ－ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ－ＯＳにおいて、結晶構造は副次的な要素である。 CAC-OS, on the other hand, relates to the material composition of metal oxides. CAC-OS refers to a material structure containing In, Ga, Zn, and O, in which a region observed in the form of nanoparticles whose main component is Ga in part and nanoparticles whose main component is In in part. The regions observed in a pattern refer to a configuration in which regions are randomly dispersed in a mosaic pattern. Therefore, in CAC-OS the crystal structure is a secondary factor.

なお、ＣＡＣ－ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。 Note that CAC-OS does not include a stacked structure of two or more films with different compositions. For example, it does not include a structure consisting of two layers, a film containing In as a main component and a film containing Ga as a main component.

なお、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域とは、明確な境界が観察できない場合がある。 In some cases, a clear boundary cannot be observed between a region containing GaO _X3 as a main component and a region containing In _X2 _ZnY2 O _Z2 or InO _X1 as a main component.

なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウム等から選ばれた一種、又は複数種が含まれている場合、ＣＡＣ－ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。 Instead of gallium, aluminum, yttrium, copper, vanadium, beryllium, boron, silicon, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium, etc. CAC-OS contains one or more of the metal elements, part of which is observed in the form of nanoparticles containing the metal element as the main component, and part of which contains nanoparticles containing In as the main component. The regions observed as particles refer to a configuration in which the regions are randomly dispersed in a mosaic pattern.

ＣＡＣ－ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つ又は複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。 CAC-OS can be formed, for example, by a sputtering method under the condition that the substrate is not intentionally heated. Further, when the CAC-OS is formed by a sputtering method, one or more selected from an inert gas (typically argon), oxygen gas, and nitrogen gas may be used as the film forming gas. good. Further, the flow rate ratio of oxygen gas to the total flow rate of film formation gas during film formation is preferably as low as possible. .

ＣＡＣ－ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ－ｂ面方向、及びｃ軸方向の配向は見られないことが分かる。 CAC-OS is characterized by the fact that no clear peak is observed when measured using θ/2θ scanning by the Out-of-plane method, which is one of X-ray diffraction (XRD) measurement methods. have. In other words, it can be seen from the X-ray diffraction that the orientations in the ab plane direction and the c-axis direction of the measurement region are not observed.

またＣＡＣ－ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ－ＯＳの結晶構造が、平面方向、及び断面方向において、配向性を有さないｎｃ（ｎａｎｏ－ｃｒｙｓｔａｌ）構造を有することがわかる。 In addition, CAC-OS has an electron beam diffraction pattern obtained by irradiating an electron beam with a probe diameter of 1 nm (also referred to as a nanobeam electron beam). A point is observed. Therefore, it can be seen from the electron beam diffraction pattern that the crystal structure of CAC-OS has an nc (nano-crystal) structure with no orientation in the planar direction and the cross-sectional direction.

また例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：ＥｎｅｒｇｙＤｉｓｐｅｒｓｉｖｅＸ－ｒａｙｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。 Further, for example, in CAC-OS in In-Ga-Zn oxide, EDX mapping obtained using energy dispersive X-ray spectroscopy (EDX) reveals a region in which GaO _X3 is the main component. , and a region containing In _X2 Zn _Y2 O _Z2 or InO _X1 as a main component are unevenly distributed and mixed.

ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯ_Ｘ３等が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。 CAC-OS has a structure different from IGZO compounds in which metal elements are uniformly distributed, and has properties different from those of IGZO compounds. That is, the CAC-OS phase-separates into a region containing GaO _{2 X3} or the like as a main component and a region containing In _X2 Zn _Y2 O _Z2 or InO _{2 X1} as a main component, and a region containing each element as a main component. has a mosaic structure.

ここで、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域は、ＧａＯ_Ｘ３等が主成分である領域と比較して、導電性が高い領域である。つまり、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域を、キャリアが流れることにより、金属酸化物としての導電性が発現する。従って、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域が、金属酸化物中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。 Here, a region containing In _X2 Zn _Y2 O _Z2 or InO _X1 as a main component has higher conductivity than a region containing GaO _X3 or the like as a main component. That is, when carriers flow through a region containing In _X2 Zn _Y2 O _Z2 or InO _X1 as a main component, conductivity as a metal oxide is developed. Therefore, a region containing In _X2 Zn _Y2 O _Z2 or InO _X1 as a main component is distributed like a cloud in the metal oxide, so that a high field effect mobility (μ) can be realized.

一方、ＧａＯ_Ｘ３等が主成分である領域は、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯ_Ｘ３等が主成分である領域が、金属酸化物中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。 On the other hand, a region containing GaO _X3 or the like as a main component has higher insulating properties than a region containing In _X2 _ZnY2 O _Z2 or InO _X1 as a main component. That is, by distributing the region containing _GaOx3 and the like as the main component in the metal oxide, it is possible to suppress leakage current and realize good switching operation.

従って、ＣＡＣ－ＯＳを半導体素子に用いた場合、ＧａＯ_Ｘ３等に起因する絶縁性と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉ_ｏｎ）、及び高い電界効果移動度（μ）を実現することができる。 Therefore, when CAC-OS is used for a semiconductor element, the insulation property caused by GaO _{2 X3} or the like and the conductivity caused by In _X2 Zn _Y2 O _Z2 or InO _{2 X1} act in a complementary manner. On-current (I _on ) and high field effect mobility (μ) can be achieved.

また、ＣＡＣ－ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ－ＯＳは、ディスプレイをはじめとするさまざまな半導体装置に最適である。 In addition, a semiconductor element using CAC-OS has high reliability. Therefore, CAC-OS is most suitable for various semiconductor devices including displays.

（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置を用いることができる電子機器の一例を説明する。 (Embodiment 3)
In this embodiment, examples of electronic devices that can use the semiconductor device of one embodiment of the present invention will be described.

図１７（Ａ）は生体認証機器であり、筐体９１１、操作ボタン９１２、検知部９１３等を有する。検知部９１３上に手や指をかざす、又は密着することにより静脈の形状を認識することができる。検知部９１３は、画像を表示することもできる。取得したデータは無線通信ユニット９１４でサーバに送信してデータベースと照合し、個人を特定することができる。また、操作ボタンにより暗証番号等を入力することもできる。 FIG. 17A shows a biometric authentication device including a housing 911, operation buttons 912, a detection portion 913, and the like. The shape of a vein can be recognized by holding a hand or a finger over the detection portion 913 or by bringing it into close contact with the detection portion 913 . The detection unit 913 can also display an image. The acquired data can be transmitted to a server by wireless communication unit 914 and checked against a database to identify an individual. In addition, it is also possible to input a personal identification number or the like using the operation buttons.

本発明の一態様の半導体装置は検知部９１３の直下に配置される。これにより、検知部９１３による検出感度を高め、また検知部９１３に高輝度の画像を表示することができる。 A semiconductor device of one embodiment of the present invention is provided immediately below the detection portion 913 . As a result, the detection sensitivity of the detection unit 913 can be increased, and a high-brightness image can be displayed on the detection unit 913 .

図１７（Ｂ）は非破壊検査機器であり、筐体９２１、操作パネル９２２、搬送機構９２３、モニタ９２４、検知ユニット９２５等を有する。被検査部材９２６は搬送機構９２３で検知ユニット９２５の直下に運搬される。被検査部材９２６は、検知ユニット９２５内に設けられた本発明の一態様の半導体装置で撮像が行われ、撮像された画像がモニタ９２４に映し出される。その後、筐体９２１の出口まで運搬され、不良品が分別されて回収される。 FIG. 17B shows nondestructive inspection equipment, which includes a housing 921, an operation panel 922, a transport mechanism 923, a monitor 924, a detection unit 925, and the like. A member to be inspected 926 is transported directly below the detection unit 925 by a transport mechanism 923 . An image of the inspected member 926 is captured by the semiconductor device of one embodiment of the present invention provided in the detection unit 925 , and the captured image is displayed on the monitor 924 . After that, they are transported to the exit of the housing 921, and the defective products are sorted and collected.

本発明の一態様の半導体装置は検知ユニット９２５の直下に配置される。これにより、検知ユニット９２５による検出感度を高めることができる。 A semiconductor device of one embodiment of the present invention is arranged immediately below the detection unit 925 . Thereby, the detection sensitivity of the detection unit 925 can be enhanced.

図１７（Ｃ）は食品選別機器であり、筐体９３１、操作ボタン９３２、表示部９３３、遮光フード９３４等を有する。果物等の被検査食材に受光部の周囲に設けられた遮光フード９３４を密着させて撮像することにより、食材内に混入した異物、虫、食材内部の空洞や腐敗等を検出することができる。また、検出した赤外光等の強度から食材の糖度や水分量等も検出することができる。食品選別機器では、不良品やグレードの選別や収穫期の判断を行うことができる。 FIG. 17C shows a food sorting device including a housing 931, operation buttons 932, a display portion 933, a light shielding hood 934, and the like. A light-shielding hood 934 provided around the light-receiving unit is brought into close contact with food to be inspected, such as fruit, and the food is imaged, thereby detecting foreign matter, insects, cavities, rot, etc. mixed in the food. In addition, the sugar content, water content, etc. of the food material can be detected from the intensity of the detected infrared light or the like. Food sorting equipment can sort defective products and grades, and determine when to harvest.

本発明の一態様の半導体装置は、受光部に設けることができる。これにより、受光部による光の検出感度を高めることができる。なお、図１７（Ｂ）に示す構成を食品選別機器として用いてもよい。又は、図１７（Ｃ）に示す構成を非破壊検査機器として用いてもよい。 A semiconductor device of one embodiment of the present invention can be provided in a light receiving portion. Thereby, the light detection sensitivity of the light receiving section can be increased. In addition, you may use the structure shown in FIG.17(B) as a food sorting apparatus. Alternatively, the configuration shown in FIG. 17C may be used as a nondestructive inspection device.

（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置を用いることができる市場イメージについて説明する。 (Embodiment 4)
In this embodiment, a market image in which the semiconductor device of one embodiment of the present invention can be used will be described.

＜市場イメージ＞
まず、本発明の一態様の半導体装置を用いることができる市場イメージを図１８に示す。図１８において、領域７０１は、チャネル形成領域に酸化物半導体を有するトランジスタを適用したディスプレイ（Ｄｉｓｐｌａｙ）に応用可能な製品領域（ＯＳＤｉｓｐｌａｙ）を表し、領域７０２は、チャネル形成領域に酸化物半導体を有するトランジスタを適用したＬＳＩ（ＬａｒｇｅＳｃａｌｅＩｎｔｅｇｒａｔｉｏｎ）をアナログ（ａｎａｌｏｇ）に応用可能な製品領域（ＯＳＬＳＩａｎａｌｏｇ）を表し、領域７０３は、チャネル形成領域に酸化物半導体を有するトランジスタを適用したＬＳＩをデジタル（ｄｉｇｉｔａｌ）に応用可能な製品領域（ＯＳＬＳＩｄｉｇｉｔａｌ）を表す。本発明の一態様の半導体装置は、図１８に示す領域７０１、領域７０２、及び領域７０３の３つの領域、別言すると３つの大きな市場に好適に用いることができる。 <Market image>
First, FIG. 18 shows a market image in which the semiconductor device of one embodiment of the present invention can be used. In FIG. 18, a region 701 represents a product region (OS display) applicable to a display (Display) using a transistor having an oxide semiconductor in a channel formation region, and a region 702 represents a product region (OS display) in which an oxide semiconductor is used in the channel formation region. A product area (OS LSI analog) in which an LSI (Large Scale Integration) to which a transistor having an oxide semiconductor is applied is analog-applicable. It represents a product area (OS LSI digital) that can be applied to (digital). A semiconductor device of one embodiment of the present invention can be suitably used in three regions, regions 701, 702, and 703 illustrated in FIG. 18, in other words, three large markets.

また、図１８において、領域７０４は、領域７０１と、領域７０２とが重なった領域を表し、領域７０５は、領域７０２と、領域７０３とが重なった領域を表し、領域７０６は、領域７０１と、領域７０３とが重なった領域を表し、領域７０７は、領域７０１と、領域７０２と、領域７０３とが、それぞれ重なった領域を表す。 In FIG. 18, a region 704 represents a region where the regions 701 and 702 overlap, a region 705 represents a region where the regions 702 and 703 overlap, and a region 706 represents the region 701 and A region 703 represents an overlapping region, and a region 707 represents an overlapping region of the regions 701, 702, and 703, respectively.

ＯＳＤｉｓｐｌａｙでは、例えば、ＢｏｔｔｏｍＧａｔｅ型のＯＳＦＥＴ（ＢＧＯＳＦＥＴ）、ＴｏｐＧａｔｅ型のＯＳＦＥＴ（ＴＧＯＳＦＥＴ）などのＦＥＴ構造を好適に用いることができる。なお、ＢｏｔｔｏｍＧａｔｅ型のＯＳＦＥＴには、チャネルエッチ型のＦＥＴ、及びチャネルストップ型のＦＥＴも含まれる。また、ＴｏｐＧａｔｅ型のＯＳＦＥＴには、ＴＧＳＡ（ＴｏｐＧａｔｅＳｅｌｆ－Ａｌｉｇｎｅｄ）型のＦＥＴも含まれる。 In OS displays, for example, FET structures such as a bottom gate type OS FET (BG OSFET) and a top gate type OS FET (TG OS FET) can be preferably used. Bottom gate OS FETs include channel-etch FETs and channel-stop FETs. The top gate type OS FET also includes a TGSA (top gate self-aligned) type FET.

また、ＯＳＬＳＩａｎａｌｏｇ及びＯＳＬＳＩｄｉｇｉｔａｌでは、例えば、ＧａｔｅＬａｓｔ型のＯＳＦＥＴ（ＧＬＯＳＦＥＴ）を好適に用いることができる。 Also, in OS LSI analog and OS LSI digital, for example, a gate-last type OS FET (GL OS FET) can be preferably used.

なお、上述のトランジスタは、それぞれ、ゲート電極が１つのＳｉｎｇｌｅＧａｔｅ構造のトランジスタ、ゲート電極が２つのＤｕａｌＧａｔｅ構造のトランジスタ、またはゲート電極が３つ以上のトランジスタを含む。また、ＤｕａｌＧａｔｅ構造のトランジスタの中でも特に、Ｓ－ｃｈａｎｎｅｌ（ｓｕｒｒｏｕｎｄｅｄｃｈａｎｎｅｌ）構造のトランジスタを用いると好適である。 Note that each of the transistors described above includes a single gate transistor with one gate electrode, a dual gate transistor with two gate electrodes, and a transistor with three or more gate electrodes. Among dual gate transistors, it is particularly preferable to use a transistor with an S-channel (surrounded channel) structure.

なお、本明細書等において、Ｓ－ｃｈａｎｎｅｌ構造のトランジスタとは、一対のゲート電極の一方および他方の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を表す。 Note that in this specification and the like, a transistor having an S-channel structure means a transistor structure in which a channel formation region is electrically surrounded by electric fields of one and the other of a pair of gate electrodes.

また、ＯＳＤｉｓｐｌａｙ（領域７０１）に含まれる製品としては、ＬＣＤ（ｌｉｑｕｉｄｃｒｙｓｔａｌｄｉｓｐｌａｙ）、ＥＬ（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ）、及びＬＥＤ（ＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）を表示デバイスに有する製品が挙げられる。または、上記表示デバイスと、Ｑ－Ｄｏｔ（ＱｕａｎｔｕｍＤｏｔ）とを組み合わせることも好適である。 Products included in the OS Display (region 701) include products having LCDs (liquid crystal displays), ELs (Electro Luminescence), and LEDs (Light Emitting Diodes) as display devices. Alternatively, it is also preferable to combine the above display device with Q-Dots (Quantum Dots).

なお、本実施の形態において、ＥＬとは、有機ＥＬ、及び無機ＥＬを含む。また、本実施の形態において、ＬＥＤとは、マイクロＬＥＤ、ミニＬＥＤ、及びマクロＬＥＤを含む。なお、本明細書等において、チップの面積が１００００μｍ^２以下の発光ダイオードをマイクロＬＥＤ、チップの面積が１００００μｍ^２より大きく１ｍｍ^２以下の発光ダイオードをミニＬＥＤ、チップの面積が１ｍｍ^２より大きい発光ダイオードをマクロＬＥＤと記す場合がある。 Note that in this embodiment, EL includes organic EL and inorganic EL. In addition, in the present embodiment, LEDs include micro LEDs, mini LEDs, and macro LEDs. In this specification and the like, light emitting diodes with a chip area of 10000 μm ² or less are micro LEDs, light emitting diodes with a chip area of 10000 μm ² or more and 1 mm ² or less are mini LEDs, and light emitting diodes with a chip area of 1 mm ² or more. is sometimes referred to as a macro LED.

また、ＯＳＬＳＩａｎａｌｏｇ（領域７０２）に含まれる製品としては、様々な周波数の音域（例えば、周波数が２０Ｈｚ～２０ｋＨｚの可聴音、または２０ｋＨｚ以上の超音波など）に対応する音源定位デバイス、あるいはバッテリー制御用デバイス（バッテリー制御用ＩＣ、バッテリー保護用ＩＣ、またはバッテリマネジメントシステム）などが挙げられる。 Products included in the OS LSI analog (area 702) include sound source localization devices that support various frequency ranges (for example, audible sound with a frequency of 20 Hz to 20 kHz, or ultrasonic waves with a frequency of 20 kHz or higher), or batteries. Control devices (battery control ICs, battery protection ICs, battery management systems) and the like are included.

また、ＯＳＬＳＩｄｉｇｉｔａｌ（領域７０３）に含まれる製品としては、メモリーデバイス、ＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）デバイス、ＧＰＵ（ＧｒａｐｈｉｃｓＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）デバイス、ＦＰＧＡ（ｆｉｅｌｄ－ｐｒｏｇｒａｍｍａｂｌｅｇａｔｅａｒｒａｙ）デバイス、パワーデバイス、ＯＳＬＳＩと、ＳｉＬＳＩとを積層または混在させたハイブリッドデバイス、発光デバイスなどが挙げられる。 Products included in the OS LSI digital (region 703) include memory devices, CPU (Central Processing Unit) devices, GPU (Graphics Processing Unit) devices, FPGA (field-programmable gate array) devices, power devices, and OS LSIs. and a Si LSI are laminated or mixed to form a hybrid device, a light-emitting device, and the like.

また、領域７０４に含まれる製品としては、表示領域に赤外線センサ、または近赤外線センサを有する表示デバイス、あるいはＯＳＦＥＴを有するセンサ付き信号処理デバイス、または埋め込み型バイオセンサデバイスなどが挙げられる。また、領域７０５に含まれる製品としては、Ａ／Ｄ（ＡｎａｌｏｇｔｏＤｉｇｉｔａｌ）変換回路などを有する処理回路、あるいは、当該処理回路を有するＡＩ（ＡｒｔｉｆｉｃｉａｌＩｎｔｅｌｌｉｇｅｎｃｅ）デバイスなどが挙げられる。また、領域７０６に含まれる製品としては、ＰｉｘｅｌＡＩ技術が適用された表示デバイスなどが挙げられる。なお、本明細書等において、ＰｉｘｅｌＡＩ技術とは、ディスプレイの画素回路に搭載されたＯＳＦＥＴなどにより構成されるメモリを活用する技術をいう。 Products included in area 704 include display devices having infrared sensors or near-infrared sensors in the display area, signal processing devices with sensors having OS FETs, implantable biosensor devices, and the like. Products included in the area 705 include a processing circuit including an A/D (Analog to Digital) conversion circuit, an AI (Artificial Intelligence) device including the processing circuit, and the like. Products included in the area 706 include display devices to which Pixel AI technology is applied. In this specification and the like, Pixel AI technology refers to technology that utilizes a memory configured by an OS FET or the like mounted in a pixel circuit of a display.

また、領域７０７に含まれる製品としては、上記領域７０１乃至領域７０６に含まれる、あらゆる製品を組み合わせた複合的な製品が挙げられる。 Products included in the area 707 include composite products that combine all the products included in the areas 701 to 706 .

以上のように、本発明の一態様の半導体装置は、図１８に示すように、あらゆる製品領域に適用することが可能である。すなわち、本発明の一態様の半導体装置は、多くの市場に適用することが可能である。 As described above, the semiconductor device of one embodiment of the present invention can be applied to any product region as shown in FIG. That is, the semiconductor device of one embodiment of the present invention can be applied to many markets.

なお、本実施の形態に示す構成は、本明細書等に記載する他の実施の形態と適宜組み合わせて実施することができる。 Note that the structure described in this embodiment can be combined with any of the other embodiments described in this specification and the like as appropriate.

１０画素
１０Ｂ画素
１０Ｇ画素
１０ＩＲ画素
１０Ｒ画素
１１基板
１２光電変換デバイス
１３低抵抗領域
１４導電層
２１導電層
２２導電層
２３導電層
２４導電層
３０基板
３１導電層
３２絶縁層
３３絶縁層
３４低抵抗領域
４０発光デバイス
４１導電層
４２ＥＬ層
４２ａＥＬ層
４２ｂＥＬ層
４２ｃＥＬ層
４３導電層
４４電荷発生層
４４ａ電荷発生層
４４ｂ電荷発生層
４５導電層
４６活性層
５０基板
５１フィルタ
５１Ｂフィルタ
５１Ｇフィルタ
５１ＩＲフィルタ
５１Ｒフィルタ
５２封止層
５３フィルタ
５４マイクロレンズ
５５マイクロレンズ
５６光制御層
６０基板
６１層
６２層
６３層
６４層
７１正孔注入層
７２正孔輸送層
７３発光層
７４電子輸送層
７５電子注入層
８０絶縁層
８１絶縁層
８２絶縁層
８３絶縁層
８４絶縁層
８５絶縁層
８６絶縁層
８７絶縁層
１００撮像回路
１０１トランジスタ
１０２トランジスタ
１０３トランジスタ
１０４トランジスタ
１０５容量素子
１１１配線
１１２配線
１１４配線
１２１配線
１２２配線
１２４配線
１２５配線
１３０表示回路
１３１トランジスタ
１３２トランジスタ
１３３トランジスタ
１３４容量素子
１４１配線
１４２配線
１４３配線
１４４配線
１４５配線
１５１画素アレイ
１５２ゲートドライバ回路
１５３ソースドライバ回路
１５４データ生成回路
１５５配線
２０１ゲート電極
２０２ゲート絶縁層
２０３ソース領域
２０４ドレイン領域
２０５ソース電極
２０６ドレイン電極
２０７金属酸化物層
２０８金属酸化物層
２１０チャネル形成領域
２３５バックゲート電極
７０１領域
７０２領域
７０３領域
７０４領域
７０５領域
７０６領域
７０７領域
９１１筐体
９１２操作ボタン
９１３検知部
９１４無線通信ユニット
９２１筐体
９２２操作パネル
９２３搬送機構
９２４モニタ
９２５検知ユニット
９２６被検査部材
９３１筐体
９３２操作ボタン
９３３表示部
９３４遮光フード 10 Pixel 10B Pixel 10G Pixel 10IR Pixel 10R Pixel 11 Substrate 12 Photoelectric conversion device 13 Low resistance region 14 Conductive layer 21 Conductive layer 22 Conductive layer 23 Conductive layer 24 Conductive layer 30 Substrate 31 Conductive layer 32 Insulating layer 33 Insulating layer 34 Low resistance region 40 Light emitting device 41 Conductive layer 42 EL layer 42a EL layer 42b EL layer 42c EL layer 43 Conductive layer 44 Charge generation layer 44a Charge generation layer 44b Charge generation layer 45 Conductive layer 46 Active layer 50 Substrate 51 Filter 51B Filter 51G Filter 51IR Filter 51R Filter 52 sealing layer 53 filter 54 microlens 55 microlens 56 light control layer 60 substrate 61 layer 62 layer 63 layer 64 layer 71 hole injection layer 72 hole transport layer 73 light emitting layer 74 electron transport layer 75 electron injection layer 80 insulation Layer 81 insulating layer 82 insulating layer 83 insulating layer 84 insulating layer 85 insulating layer 86 insulating layer 87 insulating layer 100 imaging circuit 101 transistor 102 transistor 103 transistor 104 transistor 105 capacitor element 111 wiring 112 wiring 114 wiring 121 wiring 122 wiring 124 wiring 125 wiring 130 display circuit 131 transistor 132 transistor 133 transistor 134 capacitive element 141 wiring 142 wiring 143 wiring 144 wiring 145 wiring 151 pixel array 152 gate driver circuit 153 source driver circuit 154 data generation circuit 155 wiring 201 gate electrode 202 gate insulating layer 203 source region 204 Drain region 205 Source electrode 206 Drain electrode 207 Metal oxide layer 208 Metal oxide layer 210 Channel forming region 235 Back gate electrode 701 Region 702 Region 703 Region 704 Region 705 Region 706 Region 707 Region 911 Housing 912 Operation button 913 Detection unit 914 Wireless communication unit 921 Housing 922 Operation panel 923 Transport mechanism 924 Monitor 925 Detection unit 926 Inspection target member 931 Housing 932 Operation button 933 Display unit 934 Light shielding hood

Claims

第１の基板に、低抵抗領域を形成してｐｎ接合型の光電変換デバイスを作製する工程と、
前記第１の基板に、開口部を形成する工程と、
前記開口部に、第１の導電層を形成する工程と、
前記低抵抗領域、及び前記第１の導電層と重なる領域を有するように、絶縁層を形成する工程と、
前記絶縁層上に、第１のトランジスタと、第２のトランジスタと、を、前記第１のトランジスタのソース又はドレインの一方が、前記低抵抗領域と電気的に接続され、前記第２のトランジスタのソース又はドレインの一方が、前記第１の導電層と電気的に接続されるように形成する工程と、
前記第１の基板を、前記第１の導電層が露出するように研磨する工程と、
前記第１の導電層と電気的に接続されるように、第２の導電層を形成する工程と、
前記第２の導電層と重なる領域を有するように、発光層を形成する工程と、
前記第２の導電層、及び前記発光層と重なる領域を有するように、第３の導電層を形成する工程と、を有し、
前記発光層は、赤外光を発する発光層と、可視光を発する発光層とを含む半導体装置の作製方法。 forming a low-resistance region on a first substrate to fabricate a pn junction photoelectric conversion device;
forming an opening in the first substrate;
forming a first conductive layer in the opening;
forming an insulating layer so as to have a region overlapping the low resistance region and the first conductive layer;
A first transistor and a second transistor are provided on the insulating layer, one of the source and the drain of the first transistor is electrically connected to the low-resistance region, and the second transistor is electrically connected to the low-resistance region. forming one of a source or drain to be electrically connected to the first conductive layer;
polishing the first substrate to expose the first conductive layer;
forming a second conductive layer so as to be electrically connected to the first conductive layer;
forming a light-emitting layer so as to have a region overlapping the second conductive layer;
forming a third conductive layer so as to have a region overlapping the second conductive layer and the light-emitting layer;
The method for manufacturing a semiconductor device, wherein the light-emitting layer includes a light-emitting layer emitting infrared light and a light-emitting layer emitting visible light.

請求項１において、
前記第１のトランジスタ及び第２のトランジスタを形成した後に、前記第１の基板上の、前記第１のトランジスタ及び前記第２のトランジスタが形成されている面に、第２の基板を貼り合わせる半導体装置の作製方法。 In claim 1,
After forming the first transistor and the second transistor, a second substrate is attached to the surface of the first substrate on which the first transistor and the second transistor are formed. Method of making the device.

請求項１又は２において、
前記第３の導電層を形成した後に、前記第１の基板上の、前記第３の導電層が形成されている面に、第３の基板を封止する半導体装置の作製方法。 In claim 1 or 2,
A method of manufacturing a semiconductor device, wherein after forming the third conductive layer, a third substrate is sealed on a surface of the first substrate on which the third conductive layer is formed.

請求項１乃至３のいずれか一項において、
前記第１のトランジスタ及び第２のトランジスタは、チャネル形成領域に金属酸化物を有し、
前記金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ又はＨｆ）と、を有する半導体装置の作製方法。 In any one of claims 1 to 3,
the first transistor and the second transistor each have a metal oxide in a channel formation region;
The method of manufacturing a semiconductor device, wherein the metal oxide includes In, Zn, and M (M is Al, Ti, Ga, Sn, Y, Zr, La, Ce, Nd, or Hf).