JP7271824B2 - Inspection jig for semiconductor devices - Google Patents
Inspection jig for semiconductor devices Download PDFInfo
- Publication number
- JP7271824B2 JP7271824B2 JP2018144580A JP2018144580A JP7271824B2 JP 7271824 B2 JP7271824 B2 JP 7271824B2 JP 2018144580 A JP2018144580 A JP 2018144580A JP 2018144580 A JP2018144580 A JP 2018144580A JP 7271824 B2 JP7271824 B2 JP 7271824B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- signal
- conductor
- region
- probe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
Description
本発明は、半導体デバイスの検査治具及び検査方法に関し、さらに詳しくは、例えばI/O変換の機能を持ち、10GHz以上の信号を送受信し、250μm以下の狭ピッチ電極を備えた半導体デバイス等を検査するための検査治具に関する。 The present invention relates to an inspection jig and inspection method for a semiconductor device, and more particularly, for example, a semiconductor device having an I/O conversion function, transmitting and receiving signals of 10 GHz or more, and having narrow-pitch electrodes of 250 μm or less. It relates to an inspection jig for inspection.
半導体集積回路の検査では、半導体基板上の複数のチップ内の集積回路に所定の信号を同時入力させ、このときの出力信号の正常/異常を同時検査することで、一括動作確認を行っている。そのための検査装置としては、例えば特許文献1に記載のアライメント装置が提案されている。このアライメント装置は、プローブシートに設けられているプローブ端子と半導体ウエハに形成されている検査用電極とを正確に位置合わせできるようにした装置である。詳しくは、半導体基板の外周付近に2個の位置合わせマークを形成し、プローブ基板にも2個の位置合わせマークを形成し、これら位置合わせマークの位置をそれぞれ検出して位置ずれ量を測定している。検査基板には、位置合わせマークを検出するために2個の貫通孔が設けられ、その2個の貫通孔の上方にそれぞれ1台のCCDカメラを設置している。各CCDカメラは、検査基板の貫通孔を介して、半導体基板の位置合わせマーク及びプローブ基板の位置合わせマークを1個ずつ撮像し、撮像画像を用いて位置ずれ量を測定し、さらに、測定結果に基づいて基板載置台の位置を調整して、半導体基板の検査用電極とプローブ間の位置合わせと接触を行っている。
In the inspection of semiconductor integrated circuits, predetermined signals are simultaneously input to the integrated circuits in a plurality of chips on the semiconductor substrate, and the normality/abnormality of the output signals at this time are simultaneously inspected to confirm the batch operation. . As an inspection device for that purpose, for example, an alignment device described in
近年、半導体集積回路の多品種少量生産品に対応する半導体検査装置が要請されている。特許文献2では、特許文献1のような従来型の半導体検査装置をそのまま用いたときの問題(精度、その場観察及び価格に劣る)を解決した小型基板検査装置を提案している。その小型基板検査装置は、小形の半導体基板の集積回路中の検査用電極とプローブとの間の位置あわせ精度・接触精度が高く、処理基板全体の状態をその場で観察しながら検査ができる、安価で小型な基板検査装置であって、集積回路と、集積回路の電極に当接されるプローブ端子が設けられたプローブ基板とを位置合わせするために、プローブ基板を透明にして、集積回路に設けた複数の第1の位置合わせマークとプローブ基板に設けた複数の第2の位置合わせマークとをカメラにより撮像して位置合わせするという技術である。
2. Description of the Related Art In recent years, there has been a demand for a semiconductor inspection apparatus that can handle high-mix low-volume production of semiconductor integrated circuits.
半導体検査装置において、固定された半導体デバイスの電極と検査治具のプローブとの位置合わせは、半導体デバイスの上に検査治具を移動させ、半導体デバイス上の目印(使用していない電極や回路パターンなど)を目視(カメラによる一つの画像)により確認しながら、検査治具側との位置を少しずつ移動(XYZθ方向)させて調整している。 In the semiconductor inspection apparatus, alignment between the electrodes of the fixed semiconductor device and the probes of the inspection jig is performed by moving the inspection jig over the semiconductor device and locating marks (unused electrodes and circuit patterns) on the semiconductor device. etc.) is visually checked (one image by a camera), and the position relative to the inspection jig is adjusted little by little (in the XYZθ direction).
現在の半導体デバイスでは、10GHz以上の高周波信号を送受信するなど、高速化が進んでおり、電気信号を取り出して検査する検査冶具の伝送線路もインピーダンス整合をしなければならない。また、半導体デバイスには、I/O変換機能のための複数の受光素子、発光素子及び電気信号電極を備えたものがあり、そうした半導体デバイスの検査では、受光素子と発光素子との間で光信号の送受信を行っている。また、半導体デバイスの小型化もさらに進んでおり、近年では、サイズは5mm角以下、電極ピッチは250μm以下になっている。 Current semiconductor devices transmit and receive high-frequency signals of 10 GHz or more, and the speed is increasing, so the transmission lines of inspection jigs for extracting and inspecting electrical signals must also be impedance-matched. Some semiconductor devices have a plurality of light receiving elements, light emitting elements, and electrical signal electrodes for I/O conversion functions. Sending and receiving signals. In addition, miniaturization of semiconductor devices is progressing further, and in recent years, the size is 5 mm square or less, and the electrode pitch is 250 μm or less.
ところで、近年のブロードバンドネットワークの普及と共に、信号の高速化、装置の小型化及び低コスト化が図られており、高速信号伝送にはノイズの影響を受けにくくするために、差動信号を用いるのが一般的になっている。このような差動信号伝送装置の伝送線路には、2本の信号線路(S)の間と両側にグランド(G)を配置したGSGSG構造の差動伝送線路が採用されていた。 By the way, with the spread of broadband networks in recent years, efforts have been made to increase the speed of signals and to reduce the size and cost of devices. has become common. As a transmission line of such a differential signal transmission device, a differential transmission line having a GSGSG structure in which grounds (G) are arranged between and on both sides of two signal lines (S) has been adopted.
高速化と高密度実装が可能な差動信号伝送装置として、例えば特許文献3では、差動伝送線路に流れる電流信号の伝送特性の確保および反射ノイズの抑制を両立させることができ、かつ差動伝送線路の面積を小さくすることができる差動信号伝送装置が提案されている。この差動信号伝送装置は、差動伝送線路と送信回路とを備え、その差動伝送線路は、誘電体層と、誘電体層の裏面に形成された裏面グランド層と、誘電体層の表面に形成された複数の信号線路とを少なくとも備え、送信回路は、抵抗R1~R3から構成され、抵抗R1,R2の値が差動伝送線路のevenモードインピーダンスと同じ値になり、かつ抵抗R1と抵抗R3の1/2の抵抗値との並列抵抗値が差動伝送線路のoddモードインピーダンスZoddと同じ値になるように、抵抗R1~R3の値が設定される。 As a differential signal transmission device capable of high-speed and high-density mounting, for example, Patent Document 3 discloses a differential A differential signal transmission device capable of reducing the area of transmission lines has been proposed. This differential signal transmission device includes a differential transmission line and a transmission circuit, and the differential transmission line includes a dielectric layer, a back ground layer formed on the back side of the dielectric layer, The transmission circuit is composed of resistors R1 to R3, the values of the resistors R1 and R2 are the same as the even mode impedance of the differential transmission line, and the resistor R1 and The values of the resistors R1 to R3 are set so that the parallel resistance value with half the resistance value of the resistor R3 is the same value as the odd mode impedance Zodd of the differential transmission line.
上記半導体デバイスの検査治具において、検査治具が備える高周波基板は、半導体デバイスからの電気信号を検査器側に伝送する過程でピッチ変換をする機能を有している。その際、信号導体S-S間を平行に保ったまま信号出力端子近辺まで配線し、信号出力端子の直前で分ける配線をした方がインピーダンスの変化点が少ない伝送線路を構築できる。しかしながら、電極ピッチが250μm以下の場合は、信号導体幅が狭いので、その配線方法では導体抵抗により減衰特性が悪化してしまうという問題がある。また、信号導体にグランド導体を沿わせてインピーダンス整合するという手段があるが、半導体デバイスの電極と高周波基板の電極とをプローブで接触させる部位では、より狭ピッチになっており、信号導体にグランド導体を沿わせること自体が困難である。 In the inspection jig for semiconductor devices, the high-frequency substrate provided in the inspection jig has a function of pitch conversion in the process of transmitting an electric signal from the semiconductor device to the inspection device side. In this case, wiring up to the vicinity of the signal output terminal while keeping the signal conductors S and S parallel, and dividing the wiring immediately before the signal output terminal can construct a transmission line with less impedance change point. However, when the electrode pitch is 250 μm or less, since the signal conductor width is narrow, there is a problem that the attenuation characteristic deteriorates due to the conductor resistance in the wiring method. There is also a means of impedance matching by placing a ground conductor along the signal conductor. Aligning the conductor itself is difficult.
本発明は、上記課題を解決するためになされたものであって、その目的は、I/O変換の機能を持ち、10GHz以上の信号を送受信し、250μm以下の狭ピッチ電極を備えた半導体デバイス等を検査するための、半導体デバイスの検査治具を提供することにある。 The present invention has been made to solve the above problems, and an object thereof is to provide a semiconductor device having an I/O conversion function, transmitting and receiving signals of 10 GHz or more, and having narrow pitch electrodes of 250 μm or less. An object of the present invention is to provide an inspection jig for a semiconductor device for inspecting such as.
(1)本発明に係る半導体デバイスの検査治具は、半導体デバイスの電気特性の検査に使用される検査治具であって、
前記半導体デバイスの電気信号電極と対応する位置に設けられる前記複数のプローブと、前記プローブに接触する接触電極を有するインピーダンス整合された高周波基板と、前記電気信号電極と前記接触電極とを電気的に接続する位置に前記プローブを固定するホルダーとを備え、
前記高周波基板は、一方の面にグランド層が設けられ、他方の面に回路パターンが設けられ、前記回路パターンは、前記プローブと接触する前記接触電極付近のA領域では1対の信号導体を平行に配線している差動伝送領域と、前記A領域から離れたB領域では前記信号導体の導体幅を拡大しているシングルエンド伝送領域と、さらに前記信号導体を信号出力端子に向けて配線する領域とを有する、ことを特徴とする。
(1) A semiconductor device inspection jig according to the present invention is an inspection jig used for inspection of electrical characteristics of a semiconductor device,
the plurality of probes provided at positions corresponding to the electrical signal electrodes of the semiconductor device; an impedance-matched high-frequency substrate having contact electrodes in contact with the probes; and electrically connecting the electrical signal electrodes and the contact electrodes. and a holder for fixing the probe at a connecting position,
The high-frequency substrate has a ground layer on one surface and a circuit pattern on the other surface. a differential transmission region in which the conductor width of the signal conductor is widened in the region B separated from the region A; and a region.
この発明によれば、プローブと接触する接触電極は250μm以下又は150μm以下の狭ピッチであるので、接触電極付近のA領域を、信号導体を2本(1対)平行に並べて配線した差動伝送領域(インピーダンスは例えば約100Ω)とし、その後、A領域から離れたB領域を、信号出力端子でのピッチに変換するために差動伝送路から分岐して導体幅を拡大しているシングルエンド伝送領域(インピーダンスは例えば約50Ω)としている。このような伝送路とすることにより、高周波基板内での信号の減衰を極力抑えることができる。 According to this invention, since the contact electrodes that come into contact with the probes have a narrow pitch of 250 μm or less or 150 μm or less, the area A near the contact electrodes is used for differential transmission in which two signal conductors (one pair) are arranged in parallel and wired. single-ended transmission in which the conductor width is expanded by branching from the differential transmission line in order to convert the B region, which is separated from the A region, to the pitch at the signal output terminal. area (impedance is about 50Ω, for example). With such a transmission line, signal attenuation in the high-frequency substrate can be suppressed as much as possible.
本発明に係る半導体デバイスの検査治具において、前記シングルエンド伝送領域の導体幅が、前記差動伝送領域の導体幅よりも1~3倍の範囲で大きい。この発明によれば、シングルエンド伝送領域での導体幅を広げることにより、導体抵抗が小さくなってインピーダンスの変化が小さくなり、減衰特性が向上する。 In the semiconductor device inspection jig according to the present invention, the conductor width of the single-ended transmission region is 1 to 3 times larger than the conductor width of the differential transmission region. According to the present invention, by widening the conductor width in the single-ended transmission region, the conductor resistance is reduced, the change in impedance is reduced, and the attenuation characteristic is improved.
本発明に係る半導体デバイスの検査治具において、前記信号出力端子に向けて配線する領域(C領域)は、前記信号導体と一定の距離をおいてグランド導体を配置したシングルエンド伝送領域である。この発明によれば、信号出力端子に向けて配線するC領域では、グランド導体を一定の距離を置いて配置することでインピーダンスを調整することができ、減衰特性の悪化を防止することができる。 In the semiconductor device inspection jig according to the present invention, the region (C region) for wiring toward the signal output terminal is a single-ended transmission region in which a ground conductor is arranged at a certain distance from the signal conductor. According to the present invention, in the C area, which is wired toward the signal output terminal, the impedance can be adjusted by arranging the ground conductors at a certain distance, and deterioration of the attenuation characteristic can be prevented.
本発明に係る半導体デバイスの検査治具において、前記半導体デバイスは受光素子を有し、前記ホルダーは前記高周波基板側に設置されて前記プローブの位置を固定する高周波基板側ホルダーと、前記半導体デバイス側に設置されて前記プローブの位置を固定する半導体デバイス側ホルダーとを備え、前記高周波基板、前記高周波基板側ホルダー及び前記半導体デバイス側ホルダーには、それぞれ、前記受光素子に光を到達させるための穴が設けられており、少なくとも前記半導体デバイス側ホルダーに設けられた穴には、前記半導体デバイスが有する電極及び/又は回路パターン等の目印に対応した2個以上の切り欠きを有する。 In the semiconductor device inspection jig according to the present invention, the semiconductor device has a light receiving element, the holder is installed on the high frequency substrate side and fixes the position of the probe; and a semiconductor device side holder that is installed in and fixes the position of the probe, and the high frequency substrate, the high frequency substrate side holder, and the semiconductor device side holder each have a hole for allowing light to reach the light receiving element , and at least the hole provided in the semiconductor device side holder has two or more cutouts corresponding to marks such as electrodes and/or circuit patterns of the semiconductor device.
この発明によれば、高周波基板、高周波基板側ホルダー及び半導体デバイス側ホルダーにそれぞれ設けられた穴により、半導体デバイスが備える受光素子に光を到達させることができる。そして、少なくとも半導体デバイス側ホルダーに設けられた穴は2以上の切り欠きを有するので、その切り欠きが半導体デバイスの電極及び/又は回路パターン等の目印に対応することにより、当該検査治具が備えるプローブを、検査のための電極位置に正確に接触させるように位置決めすることができる。 According to this invention, the holes provided in the high-frequency substrate, the high-frequency substrate-side holder, and the semiconductor device-side holder allow light to reach the light-receiving element of the semiconductor device. At least the hole provided in the semiconductor device-side holder has two or more cutouts. The probes can be positioned to precisely contact the electrode locations for testing.
本発明によれば、I/O変換の機能を持ち、10GHz以上の信号を送受信し、250μm以下の狭ピッチ電極を備えた半導体デバイス等を検査するための、半導体デバイスの検査治具を提供することができる。半導体デバイスの電気信号電極にプローブを介して電気的に接触する高周波基板の接触電極は、250μm以下の狭ピッチで導体幅も狭く、導体抵抗により減衰特性が悪化してしまうが、本発明では、上記A領域とB領域、さらにはC領域を設けることにより、高周波基板内での信号の減衰を極力抑えることができる。 According to the present invention, there is provided a semiconductor device inspection jig which has an I/O conversion function, transmits/receives signals of 10 GHz or more, and inspects a semiconductor device or the like having narrow pitch electrodes of 250 μm or less. be able to. The contact electrodes of the high-frequency substrate, which are in electrical contact with the electrical signal electrodes of the semiconductor device via probes, have a narrow pitch of 250 μm or less and a narrow conductor width, and the attenuation characteristics deteriorate due to the conductor resistance. By providing the A region, the B region, and the C region, signal attenuation in the high-frequency substrate can be suppressed as much as possible.
本発明に係る半導体デバイスの検査治具について図面を参照しつつ説明する。本発明はその要旨の範囲で変形又は応用が可能であり、以下の実施形態に限定されない。なお、本発明の「検査治具」は「検査部品」に言い換えてもよい。 A semiconductor device inspection jig according to the present invention will be described with reference to the drawings. The present invention can be modified or applied within the scope of its gist, and is not limited to the following embodiments. In addition, the "inspection jig" of the present invention may be replaced with the "inspection part".
[半導体デバイスの検査治具]
本発明に係る半導体デバイスの検査治具10(単に「検査治具」ともいう。)は、図1及び図2に示すように、受光素子52を有する半導体デバイス50の電気特性の検査に使用され、電気特性を検査する電気信号電極51の対応位置に設けられた複数のプローブ1を電気信号電極51に接触して電気特性を検査する半導体デバイス50の検査治具10であって、半導体デバイス50の電気信号電極51と対応する位置に設けられる複数のプローブ1と、プローブ1に接触する接触電極61を有するインピーダンス整合された高周波基板11と、電気信号電極51と接触電極61とを電気的に接続する位置にプローブ1を固定するホルダー14とを備えている。
[Inspection jig for semiconductor devices]
A semiconductor device inspection jig 10 (also referred to simply as an "inspection jig") according to the present invention is used to inspect electrical characteristics of a
この高周波基板11は、図3に示すように、一方の面にGND層65が設けられ、他方の面に回路パターン60が設けられ、回路パターン60は、プローブ1と接触する接触電極61の付近のA領域では1対の信号導体62を平行に配線している差動伝送領域と、A領域から離れたB領域では信号導体62の導体幅を拡大しているシングルエンド伝送領域と、さらに信号導体62を信号出力端子63に向けて配線するC領域とを有することに特徴がある。
As shown in FIG. 3, the high-
この検査治具10において、プローブ1と接触する高周波基板11の接触電極61は、250μm以下又は150μm以下の狭ピッチであるので、接触電極61の付近のA領域を、信号導体62を2本(1対)平行に並べて配線した差動伝送領域(インピーダンスは例えば約100Ω)とし、その後、A領域から離れたB領域を、信号出力端子63でのピッチに変換するために差動伝送路から分岐して導体幅を拡大しているシングルエンド伝送領域(インピーダンスは例えば約50Ω)としている。このような伝送路とすることにより、高周波基板内での信号の減衰を極力抑えることができる。半導体デバイス50の電気信号電極51にプローブ1を介して電気的に接触する接触電極61は、250μm以下の狭ピッチで導体幅も狭く、導体抵抗により減衰特性が悪化してしまうが、本発明では、上記A領域とB領域、さらにはC領域を設けることにより、高周波基板内での信号の減衰を極力抑えることができる。その結果、特にI/O変換の機能を持ち、10GHz以上の信号を送受信し、250μm以下の狭ピッチ電極を備えた半導体デバイス50の検査に好ましく適用できる。
In this
各構成要素を詳しく説明する。なお、以下では、図1及び図2の検査治具10を代表例として説明する。
Each component will be described in detail. In addition, below, the test|
[検査治具の代表例]
図1及び図2に示す検査治具10は、受光素子52を有する半導体デバイス50の電気特性の検査に使用される検査治具である。プローブ1は、電気特性を検査する電気信号電極51の対応位置に設けられ、一方の端部をその電気信号電極51に接触し、他方の端部を高周波基板11の接触電極61に接触する。高周波基板11は、プローブ1を伝送した電気信号を、高周波基板11内の信号導体62で信号出力端子63まで伝送させる。ホルダー14は、図1に示すように、プローブ1を保持するものであり、高周波基板側に設置されてプローブ1の位置を固定する高周波基板側ホルダー12と、半導体デバイス側に設置されてプローブ1の位置を固定する半導体デバイス側ホルダー13とを備え、高周波基板11、高周波基板側ホルダー12及び半導体デバイス側ホルダー13には、図1に示すように、それぞれ、受光素子52に光を到達させるための穴20が設けられており、少なくとも半導体デバイス側ホルダー13に設けられた穴20には、半導体デバイス50が有する電極54及び/又は回路パターン53等の目印(53,54)に対応した2個以上の切り欠き21が設けられている。
[Typical example of inspection jig]
The
この検査治具10では、図1に示すように、高周波基板側に撮像装置40を配置し、その撮像装置40で得た画像を見ながら、半導体デバイス上の目印53,54と、半導体デバイス側ホルダー13に少なくとも設けられた切り欠き21との位置合わせを行い、その位置合わせにより、半導体デバイス上の電気信号電極51とプローブ1とを位置合わせする。この位置合わせは半導体デバイスステージ(図示しない)又は検査治具ステージ(図示しない)の一方又は両方を移動して行うことができ、半導体デバイス50の電気特性を検査する電気信号電極51の対応位置に設けられた複数のプローブ1を電極に接触して半導体デバイスの電気特性を正確に検査することができる。
In this
そして、この検査治具10は、高周波基板11、高周波基板側ホルダー12及び半導体デバイス側ホルダー13にそれぞれ穴20を設け、その穴20により、半導体デバイス50が備える受光素子52に光を到達させて半導体デバイスが備えるI/O変換機能を動作させ又は動作させないで検査することができる。こうした位置合わせは、目視又は撮像装置40で得た画像を見ながら手動又は自動で行うが、少なくとも半導体デバイス側ホルダー13に設けられた穴20には2以上の切り欠き21(図3参照)が設けられているので、その切り欠き21を半導体デバイス50の目印(電極54、回路パターン53等)に対応させて位置調整する。その結果、検査治具10が備えるプローブ1を、半導体デバイス50の電気信号電極51に正確に接触させることができる。
In this
(半導体デバイス)
半導体デバイス50は、図1に示すように、本発明に係る検査治具10の検査対象である。この半導体デバイス50は、受光素子52を有するものであれば特に限定されないが、10GHz以上の高周波信号を送受信する高速デバイスである。具体的には、受光素子、発光素子及び電気信号電極等を任意に同一面に有するI/O変換機能を備えたものを好ましく挙げることができる。こうした半導体デバイス50は、10GHz以上の高周波で駆動し、受光素子と発光素子との間で光信号の送受信を行っている。また、小型化もさらに進んでおり、サイズは5mm角以下、電極ピッチは250μm以下、さらに150μm以下の狭ピッチ電極を備えたものに対して好ましく検査できる。
(semiconductor device)
A
一例としては、100Gbpsの光信号を受信し、25Gbpsで4ラインの電気信号で発信する半導体デバイス50を挙げることができる。この半導体デバイス50は、5mm角以下のサイズの受光素子52を複数個備え、同一面に電気信号を発信する電気信号電極51を150μmピッチで複数個有しているもの等を例示できる。
An example is a
(高周波基板)
高周波基板11は、図1に示すように、プローブ1の位置を固定するホルダー14(高周波基板側ホルダー12と半導体デバイス側ホルダー13)に接合して一体化した検査治具10を構成している。高周波基板11は、半導体デバイス50に対して、ホルダー14を挟んだ反対側の位置に設けられている。
(High frequency substrate)
As shown in FIG. 1, the high-
高周波基板11は、図3に示すように、上記半導体デバイス50の検査に使用されるものであり、インピーダンス整合のために、片面(裏面ともいう。)にGND層65を有し、他方の面(表面ともいう。)に回路パターン60を有した高周波伝送可能な基板である。この高周波基板11は、表面の回路パターン60と裏面のGND層65との間に絶縁層(図示しない)が設けられている。絶縁層としては、例えば低誘電率のフッ素系絶縁材料(例えばPFA等)を挙げることができ、その厚さは特に限定されない。
The high-
高周波基板11において、近年の小型化・集積化した半導体デバイス50に対応したものとして、プローブ1と接触する接触電極61は250μm以下又は150μm以下の狭ピッチである。この接触電極61から配線を開始する信号導体62a,62bのピッチが150μmの場合、導体幅が70μmで導体間が80μmの精密配線となる。信号導体62a,62bをその狭ピッチのまま信号出力端子63までインピーダンス整合させて配線することは困難である。本発明は、回路パターン60について、プローブ1と接触する接触電極61付近のA領域では、1対の信号導体62a,62bを平行に配線している差動伝送領域とし、そのA領域から離れたB領域では信号導体62a,62bの導体幅を連続的又は段階的に拡大しているシングルエンド伝送領域とし、さらに信号導体62a,62bを信号出力端子63に向けて配線する領域(C領域)としている点に特徴がある。このような伝送路とすることにより、高周波基板内での信号の減衰を極力抑えることができる。
In the high-
差動伝送領域は、図3では、接触電極61の付近でA領域として表している。このA領域では、接触電極61と同じピッチで1対の信号導体62(62a,62b)を平行に配線している。A領域は、必要に応じてA1領域とA2領域に分けることができる。A1領域は、1対の信号導体同士が同じピッチであり、隣の1対の信号導体とも同じ間隔としている差動伝送領域であり、接触電極61の近くの領域である。A2領域は、必ずしも必須ではなく、1対の信号導体同士は同じピッチであるが、隣の1対の信号導体との間を拡大している差動伝送領域であり、B領域に緩やかに移行するための領域である。このA2領域により、図3に示すように、B領域に移行し易くなる。隣の1対の信号導体との間を拡大幅は特に限定されず、高周波基板11全体の回路パターンとの関係で任意に設計することができる。
The differential transmission area is represented as area A in the vicinity of the contact electrode 61 in FIG. In this area A, a pair of signal conductors 62 (62a, 62b) are wired in parallel at the same pitch as the contact electrodes 61. FIG. The A area can be divided into an A1 area and an A2 area as required. The A1 area is a differential transmission area in which a pair of signal conductors have the same pitch and an adjacent pair of signal conductors has the same spacing, and is an area near the contact electrode 61 . The A2 region is not necessarily essential, and is a differential transmission region in which the pitch between a pair of signal conductors is the same, but the distance between the adjacent pair of signal conductors is widened, and it gradually transitions to the B region. It is an area for This A2 area facilitates transition to the B area as shown in FIG. The width of the expansion between the adjacent pair of signal conductors is not particularly limited, and can be arbitrarily designed in relation to the circuit pattern of the entire high-
シングルエンド伝送領域は、図3では、信号出力端子63でのピッチに変換するための領域であり、A領域の差動伝送路から分岐して各信号導体62a,62bの導体幅を拡大している。このシングルエンド伝送領域は、A領域から離れたB領域として表している。B領域での導体幅の拡大は、連続的であってもよいし段階的であってもよい。導体幅が拡大することにより、導体抵抗が低下しインピーダンスを例えば100Ωから50Ωに小さくすることも可能となる。なお、B領域の導体幅を、A領域の導体幅よりも1~3倍の範囲で大きくすることが可能であり、インピーダンスを容易に調整することができる。なお、導体幅の拡大は、導体抵抗を調整する役割があるので、導体幅とともに導体厚さを併せて変化させて導体抵抗を調整することも同じ意味合いである。
In FIG. 3, the single-ended transmission area is an area for conversion to the pitch at the
C領域は、図3に示すように、信号導体62を、B領域からさらに信号出力端子63に向けて配線する領域であり、信号導体62と一定の距離をおいてGND導体64を配置したシングルエンド伝送領域であり、GND導体配置領域ともいうことができる。信号出力端子63に向けて配線するC領域では、GND導体64を一定の距離を置いて配置することで、インピーダンスを調整することができ、減衰特性の悪化を防止することができる。このGND導体64は、裏面のGND層65とビア(スルーホールの内周にメッキで接続)で接構成されている。高周波基板11では、プローブ1に接触する接触電極61付近のA領域(インピーダンスは例えば100Ω)での信号導体62a,62bは幅が細くピッチも狭いけれども、その信号導体62a,62bのピッチを拡大しただけではインピーダンスが変化してしまう。B領域では導体抵抗が下がるように導体幅を拡大して所定のインピーダンス(例えば50Ω)とすることができ、さらにC領域でGND導体64を沿わせることにより、インピーダンス(た50Ω)を一定且つ安定にすることができる。
Area C, as shown in FIG. 3, is an area in which the
なお、高周波基板11は、表面には回路パターン60が高密度配線され、裏面にはGND層65が配置されていることから、GND層65が設けられた位置には穴が開けられないし、大きな穴や余計な穴を開けるスペースもない。しかし、本発明では、高周波基板11の構造設計により、伝送線路のインピーダンスを保持したまま、図2及び図3に示すような小さな穴20をあけている。その穴20は、半導体デバイス50が有する受光素子52を含む位置に開けられ、検査器(図示しない)側の光ファイバー(図示しない)から照射される光信号を受光素子で受光することができる。さらに、図1に示すように、撮像装置40で得た画像を見ながら、図2に示す半導体デバイス上の目印53,54と、半導体デバイス側ホルダー13に少なくとも設けられた切り欠き21とを、目視又は撮像して位置決め調整することで、半導体デバイス50と検査治具10との位置合わせを行い、半導体デバイス50が備える電気信号電極51と、検査治具10が備えるプローブ1とを位置合わせしたうえで接触させることができる。
The
(高周波基板側ホルダー)
高周波基板側ホルダー12は、図1に示すように、プローブ1の位置を固定するホルダー14(高周波基板側ホルダー12と半導体デバイス側ホルダー13)のうち、高周波基板側に位置するホルダーである。高周波基板側ホルダー12は、半導体デバイス側ホルダー13と一定の距離を空けて設置されている。こうすることにより、適当なインピーダンス整合を実現しやすくなる。なお、高周波基板側ホルダー12は、加工性、絶縁性、誘電率等を考慮して選択された樹脂材料で形成されていればよい。例えば、加工性の観点では、ポリエステル系樹脂等の加工性の良い樹脂を採用でき、低誘電率の観点では、フッ素系樹脂材料等の樹脂を採用でき、インピーダンスへの影響を小さくすることができる。また、反射特性を最少とするために、厚さは薄い方が望ましい。また、インピーダンス整合のために、プローブ1が設けられる位置での高周波基板側ホルダー12と半導体デバイス側ホルダー13との間は、プローブ1の周囲に誘電体を設けないことが好ましい。
(High frequency board side holder)
As shown in FIG. 1, the high frequency
高周波基板側ホルダー12には、例えば図2に示すように、プローブ1を挿通させるためのプローブ穴22と、上記した高周波基板11と同様、光信号を送受信させるための穴20とが少なくとも設けられている。穴20への切り欠きは、少なくとも半導体デバイス側ホルダー13には設けられているが、高周波基板側ホルダー12には設けられていなくてもよいし、必要に応じて設けられていてもよい。
For example, as shown in FIG. 2, the high frequency
なお、高周波基板側ホルダー12には、後述する半導体デバイス側ホルダー13と同様の堀り込み部を設けてもよい。こうすることにより、高周波基板側ホルダーを薄くすることができる。
Note that the high frequency
(半導体デバイス側ホルダー)
半導体デバイス側ホルダー13は、図1及び図2に示すように、プローブ1の位置を固定するホルダー14(高周波基板側ホルダー12と半導体デバイス側ホルダー13)のうち、半導体デバイス側に位置するホルダーである。半導体デバイス側ホルダー13は、適当なインピーダンス整合を実現しやすくするため、高周波基板側ホルダー12と一定の距離を空けて設置されている。例えば、高周波基板側ホルダー12と半導体デバイス側ホルダー13とは、上面からみた形状がロの字形状のプレート15を間に介して固定され、高周波基板側ホルダー12と半導体デバイス側ホルダー13との間の空間16が一定の空間距離を保つように構成されている。この半導体デバイス側ホルダー13も、高周波基板側ホルダー12と同様、加工性、絶縁性、誘電率等を考慮して選択された樹脂材料で形成されていればよい。例えば、加工性の観点では、ポリエステル系樹脂等の加工性の良い樹脂を採用でき、低誘電率の観点では、フッ素系樹脂材料等の樹脂を採用でき、インピーダンスへの影響を小さくすることができる。また、反射特性を最少とするために、厚さは薄い方が望ましい。
(Semiconductor device side holder)
As shown in FIGS. 1 and 2, the semiconductor
半導体デバイス側ホルダー13にも、例えば図3に示すように、プローブ1を挿通させるためのプローブ穴22と、光信号を送受信させるための穴20とが少なくとも設けられている。この半導体デバイス側ホルダー13では、図2及び図3に示すように、穴20への切り欠き21が設けられている。切り欠き21は、半導体デバイス上の目印53,54と最も近い位置に配置される半導体デバイス側ホルダー13に、その目印53,54と対応するように設ける。こうすることで、目視確認も容易であるし、撮像装置(カメラ)40の焦点を最も合わせやすく、正確な位置決めを可能とするのに最も有効である。
The
半導体デバイス側ホルダー13に設けられた穴20の大きさは、高周波基板11及び高周波基板側ホルダー12に設けられた穴よりも小さい。こうすることにより、高周波基板側から、半導体デバイス側ホルダー13に設けられた切り欠き21を目視や撮像装置40で観察し易くなる。
The size of the
半導体デバイス側ホルダー13は、検査治具10に組み込む際に必要な機械的強度が必要であるが、その機械的強度を確保するために、半導体デバイス側ホルダー13の厚さを一定の厚さ(1.15mm以上)とすることが望ましい。しかし、その厚さが厚くなり過ぎると、高周波基板側の撮像装置(カメラ)40から半導体デバイス側ホルダー13の切り欠き21と半導体デバイス上の目印53,54とを撮像する場合、半導体デバイス側ホルダー13の高周波基板側の面と半導体デバイス上の目印53,54との距離が大きくなってしまうので、焦点を双方同時に合わせることができない。そのため、半導体デバイス側ホルダー13の高周波基板側の面を薄くするための掘り込み部18を設けることが好ましい。この堀り込み部18により、前記した距離を短くすることができ、焦点を合わせ易くすることができる。また、半導体デバイス50をはめ込むための半導体デバイス側の面にも掘り込み部17を必要に応じて設けてもよく、中央部分の厚さをさらに薄くすることが可能である。
The semiconductor-device-
(プローブ)
プローブ1は、図1及び図2に示すように、半導体デバイス50の電気特性の検査に適用され、半導体デバイス50の電気特性を検査する電気信号電極51に位置決めされたうえで接触し、電気特性を検査する。プローブ1は、既述したように、ホルダー14(高周波基板側ホルダー12と半導体デバイス側ホルダー13)で保持されている。
(probe)
As shown in FIGS. 1 and 2, the
プローブは、信号用プローブと、GND用プローブとを含む。信号用プローブ1は、半導体デバイス50の電気信号電極51と高周波基板11の接触電極61とに接触する。一方、GND用プローブ1は、半導体デバイス50のGND電極と高周波基板11のGND用電極とに接触する。なお、このGND用プローブが接触する高周波基板11のGND用電極は、ビアを通じて基板裏面のGND層65に接続されている。
The probes include signal probes and GND probes. The
プローブ1は、高周波基板11と半導体デバイス50とを電気的に接続する。高周波基板11の回路パターンとGND層との距離が決められているので、インピーダンス整合させるためには、プローブ1の太さが制限される。例えば、高周波基板11の回路パターンのピッチが250μmの場合は、プローブ1の直径は90~120μm程度であることが好ましい。また、半導体デバイス50が発信する例えば25Gbps(12.5GHz)程度の信号で共振しないように、プローブ1の長さも5mm以下に制限されることが好ましい。
The
プローブ1の構造(図示しない)は特に限定されないが、プローブ金属部とプローブ胴体部とで構成され、プローブ金属部のうち、一方のプローブ先端は半導体デバイス50の電気信号電極51に接触し、他方のプローブ後端は高周波基板11の接触電極61に接触又は接合している。なお、プローブ金属部は、そのたわみを利用して電気信号電極51に接触する単線型プローブであってもよいし、中間にスプリング等の弾性部材を介してスプリング等の弾力で両方又は一方の電極に接触する複合型プローブであってもよい。単線型プローブの場合は、プローブ胴体部には絶縁層が設けられていることが好ましい。複合型プローブの場合は、プローブ胴体部は導電性又は絶縁性のスリーブで構成され、そのスリーブ内に、先端側プローブ、スプリング等の弾性部材、後端側プローブがその順で配置されている。
The structure of the probe 1 (not shown) is not particularly limited, but it is composed of a probe metal part and a probe body part, one of the probe metal parts contacts the
(検査方法)
検査治具10で行う検査方法は、図1及び図2に示すように、高周波基板側に撮像装置40を配置し、その撮像装置40で得た画像を見ながら、半導体デバイス上の目印(電極54及び/又は回路パターン53)と、半導体デバイス側ホルダー13に少なくとも設けられた切り欠き21との位置合わせを行い、その位置合わせにより、半導体デバイス上の電極51とプローブ1とを位置合わせする。位置合わせされたプローブ1は、半導体デバイス50の電気特性を検査する電極51に接触して半導体デバイス50の電気特性を正確に検査する。
(Inspection method)
As shown in FIGS. 1 and 2, the inspection method performed by the
なお、撮像装置40は特に限定されず、CCDカメラ等を用いることができる。位置決めのための微調整手段も特に限定されず、XYZθ方向に駆動するステージ等を自動又は手動で動作させることにより行うことができる。なお、微調整手段は、当該分野又は関連分野で通常行われる手段であるので、本願ではその説明を省略する。
Note that the
以上説明したように、本発明は、検査時において、プローブ1を構成する各接触ピン2A,2Bの一方又は両方が可動して、各接触ピン2A,2Bが電極(半導体デバイスの電気信号電極51及び高周波基板11の接触電極61)に接触する。本発明では、高周波基板11について、上記A領域とB領域、さらにはC領域を設けることにより、高周波基板内での信号の減衰を極力抑えることができ、I/O変換の機能を持ち、10GHz以上の信号を送受信し、250μm以下の狭ピッチ電極を備えた半導体デバイス等を検査するための好ましい検査治具を提供できる。
As described above, according to the present invention, during inspection, one or both of the contact pins 2A and 2B constituting the
1 プローブ
10 検査治具
11 高周波基板
12 高周波基板側ホルダー
13 半導体デバイス側ホルダー
14 ホルダー
15 プレート
16 空間
17 半導体デバイス側の掘り込み部
18 高周波基板側ホルダー側の掘り込み部
20 穴
21 切り欠き
22 プローブ穴
30 信号出力端子部材
40 撮像装置(カメラ)
50 半導体デバイス
51 プローブが接触する電気信号電極
52 受光素子(光学素子)
53 目印(回路パターン)
54 目印(電極)
55 基材
60 高周波基板の回路パターン
61 接触電極
62,62a,62b 1対の信号導体
63 信号出力端子
64 表面のグランド(GND)導体
65 裏面のグランド(GND)層
A 接触電極と同じピッチで1対の信号導体を平行に配線している差動伝送領域
A1 1対の信号導体同士は同じピッチであり、隣の1対の信号導体とも同じ間隔としている領域
接触電極と同じピッチで1対の信号導体を平行に配線している領域
A2 1対の信号導体同士は同じピッチであるが、隣の1対の信号導体との間を拡大している領域
B 信号導体の導体幅を拡大している領域
C 信号出力端子に向けて配線する領域(グランド導体配置領域)
REFERENCE SIGNS
50
53 Mark (circuit pattern)
54 mark (electrode)
55
Claims (4)
前記半導体デバイスの電気信号電極と対応する位置に設けられる複数のプローブと、前記プローブに接触する接触電極を有するインピーダンス整合された高周波基板と、前記電気信号電極と前記接触電極とを電気的に接続する位置に前記プローブを固定するホルダーとを備え、
前記高周波基板は、一方の面にグランド層が設けられ、他方の面に回路パターンが設けられ、前記回路パターンは、前記プローブと接触する前記接触電極付近のA領域では1対の信号導体を複数平行に配線しているがグランド導体は配置していない差動伝送領域と、前記A領域から離れたB領域では前記信号導体の導体幅を拡大しているがグランド導体は配置していないシングルエンド伝送領域と、さらに前記信号導体を信号出力端子に向けて配線するC領域では前記信号導体にグランド導体を沿わせたシングルエンド伝送領域とを有する、ことを特徴とする半導体デバイスの検査治具。 An inspection jig used for inspecting electrical characteristics of a semiconductor device,
a plurality of probes provided at positions corresponding to the electrical signal electrodes of the semiconductor device; an impedance-matched high-frequency substrate having contact electrodes in contact with the probes; and electrically connecting the electrical signal electrodes and the contact electrodes. and a holder for fixing the probe at a position where
The high-frequency substrate has a ground layer on one surface and a circuit pattern on the other surface. In a differential transmission region in which the ground conductor is not arranged but wired in parallel, and in a region B apart from the region A, the conductor width of the signal conductor is expanded but the ground conductor is not arranged in a single transmission region. An inspection tool for a semiconductor device, comprising: an end transmission area ; and a single-end transmission area in which a ground conductor is laid along the signal conductor in an area C for wiring the signal conductor toward a signal output terminal. equipment.
前記半導体デバイスの電気信号電極と対応する位置に設けられる複数のプローブと、前記プローブに接触する接触電極を有するインピーダンス整合された高周波基板と、前記電気信号電極と前記接触電極とを電気的に接続する位置に前記プローブを固定するホルダーとを備え、
前記高周波基板は、一方の面にグランド層が設けられ、他方の面に回路パターンが設けられ、前記回路パターンは、前記プローブと接触する前記接触電極付近のA領域では1対の信号導体を複数平行に配線しているがグランド導体は配置していない差動伝送領域と、前記A領域から離れたB領域では前記信号導体の導体幅を拡大しているがグランド導体は配置していないシングルエンド伝送領域と、さらに前記信号導体を信号出力端子に向けて配線するC領域では前記信号導体にグランド導体を沿わせたシングルエンド伝送領域とを有し、
前記半導体デバイスは受光素子を有し、前記ホルダーは前記高周波基板側に設置されて前記プローブの位置を固定する高周波基板側ホルダーと、前記半導体デバイス側に設置されて前記プローブの位置を固定する半導体デバイス側ホルダーとを備え、前記高周波基板、前記高周波基板側ホルダー及び前記半導体デバイス側ホルダーには、それぞれ、前記受光素子に光を到達させるための穴が設けられており、少なくとも前記半導体デバイス側ホルダーに設けられた穴には、前記半導体デバイスが有する電極及び/又は回路パターン等の目印に対応した切り欠きを有する、ことを特徴とする半導体デバイスの検査治具。
An inspection jig used for inspecting electrical characteristics of a semiconductor device,
a plurality of probes provided at positions corresponding to the electrical signal electrodes of the semiconductor device; an impedance-matched high-frequency substrate having contact electrodes in contact with the probes; and electrically connecting the electrical signal electrodes and the contact electrodes. and a holder for fixing the probe at a position where
The high-frequency substrate has a ground layer on one surface and a circuit pattern on the other surface. In a differential transmission region in which the ground conductor is not arranged but wired in parallel, and in a region B apart from the region A, the conductor width of the signal conductor is expanded but the ground conductor is not arranged in a single transmission region. an end transmission region , and a single end transmission region in which a ground conductor is laid along the signal conductor in a C region in which the signal conductor is wired toward the signal output terminal,
The semiconductor device has a light-receiving element, and the holder includes a high-frequency substrate-side holder installed on the high-frequency substrate side to fix the position of the probe, and a semiconductor device installed on the semiconductor device side to fix the position of the probe. and a device-side holder, wherein the high-frequency substrate, the high-frequency substrate-side holder, and the semiconductor device-side holder are each provided with a hole for allowing light to reach the light receiving element, and at least the semiconductor device-side holder. A jig for inspecting a semiconductor device, wherein the hole provided in the semiconductor device has a notch corresponding to a mark such as an electrode and/or a circuit pattern of the semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018144580A JP7271824B2 (en) | 2018-07-31 | 2018-07-31 | Inspection jig for semiconductor devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018144580A JP7271824B2 (en) | 2018-07-31 | 2018-07-31 | Inspection jig for semiconductor devices |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020020662A JP2020020662A (en) | 2020-02-06 |
JP7271824B2 true JP7271824B2 (en) | 2023-05-12 |
Family
ID=69588404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018144580A Active JP7271824B2 (en) | 2018-07-31 | 2018-07-31 | Inspection jig for semiconductor devices |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7271824B2 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005149854A (en) | 2003-11-13 | 2005-06-09 | Nec Electronics Corp | Probe, ic socket, and semiconductor circuit |
JP2006308486A (en) | 2005-04-28 | 2006-11-09 | Nhk Spring Co Ltd | Conductive contact holder and conductive contact unit |
JP2008292447A (en) | 2006-12-26 | 2008-12-04 | Kyocera Corp | Electronic component testing tool |
JP2009278412A (en) | 2008-05-15 | 2009-11-26 | Yokogawa Electric Corp | High-speed signal transmission line, and semiconductor test device using the same |
JP2016206160A (en) | 2015-04-17 | 2016-12-08 | 福田 貴子 | Probe card |
-
2018
- 2018-07-31 JP JP2018144580A patent/JP7271824B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005149854A (en) | 2003-11-13 | 2005-06-09 | Nec Electronics Corp | Probe, ic socket, and semiconductor circuit |
JP2006308486A (en) | 2005-04-28 | 2006-11-09 | Nhk Spring Co Ltd | Conductive contact holder and conductive contact unit |
JP2008292447A (en) | 2006-12-26 | 2008-12-04 | Kyocera Corp | Electronic component testing tool |
JP2009278412A (en) | 2008-05-15 | 2009-11-26 | Yokogawa Electric Corp | High-speed signal transmission line, and semiconductor test device using the same |
JP2016206160A (en) | 2015-04-17 | 2016-12-08 | 福田 貴子 | Probe card |
Also Published As
Publication number | Publication date |
---|---|
JP2020020662A (en) | 2020-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100309889B1 (en) | Probe Device | |
US7663387B2 (en) | Test socket | |
JP4535828B2 (en) | Inspection unit manufacturing method | |
US7772858B2 (en) | Probe card | |
US7405582B2 (en) | Measurement board for electronic device test apparatus | |
KR101127030B1 (en) | Inspection fixture, inspection probe | |
US8816713B2 (en) | Probe card having adjustable high frequency signal transmission path for transmission of high frequency signal | |
US7990168B2 (en) | Probe card including a sub-plate with a main supporter and a sub-supporter with the sub-supporter having probe needles | |
JP2004177400A (en) | Interfacing device of probe | |
JP2001235486A (en) | Inspection probe and inspection device with inspection probe | |
JP7302117B2 (en) | Inspection jig for semiconductor devices | |
KR102417495B1 (en) | Connecting Probe Card Using FPCB | |
JP2539453B2 (en) | Semiconductor element inspection equipment | |
JP2007178163A (en) | Inspection unit and outer sheath tube assembly for inspection probe used for it | |
KR200462338Y1 (en) | Probe card for testing semiconductor device | |
KR20150024063A (en) | probe card having probe block for combination block unit | |
JP7271824B2 (en) | Inspection jig for semiconductor devices | |
TW202127043A (en) | Probe card, probing system and probing method | |
JP2020041963A (en) | Multicore probe unit for semiconductor device inspection and manufacturing method therefor | |
JP2010122139A (en) | High-frequency probe card | |
JP2020020660A (en) | Semiconductor device inspection jig | |
JP2008045950A (en) | Probe card | |
JP7068088B2 (en) | Inspection jig and inspection method for semiconductor devices | |
JPH07335701A (en) | Probing device | |
JP2020020661A (en) | Semiconductor device inspection jig |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20200303 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210629 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221122 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20230123 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230330 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7271824 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |