JP7271824B2 - Inspection jig for semiconductor devices - Google Patents

Description

本発明は、半導体デバイスの検査治具及び検査方法に関し、さらに詳しくは、例えばＩ／Ｏ変換の機能を持ち、１０ＧＨｚ以上の信号を送受信し、２５０μｍ以下の狭ピッチ電極を備えた半導体デバイス等を検査するための検査治具に関する。 The present invention relates to an inspection jig and inspection method for a semiconductor device, and more particularly, for example, a semiconductor device having an I/O conversion function, transmitting and receiving signals of 10 GHz or more, and having narrow-pitch electrodes of 250 μm or less. It relates to an inspection jig for inspection.

半導体集積回路の検査では、半導体基板上の複数のチップ内の集積回路に所定の信号を同時入力させ、このときの出力信号の正常／異常を同時検査することで、一括動作確認を行っている。そのための検査装置としては、例えば特許文献１に記載のアライメント装置が提案されている。このアライメント装置は、プローブシートに設けられているプローブ端子と半導体ウエハに形成されている検査用電極とを正確に位置合わせできるようにした装置である。詳しくは、半導体基板の外周付近に２個の位置合わせマークを形成し、プローブ基板にも２個の位置合わせマークを形成し、これら位置合わせマークの位置をそれぞれ検出して位置ずれ量を測定している。検査基板には、位置合わせマークを検出するために２個の貫通孔が設けられ、その２個の貫通孔の上方にそれぞれ１台のＣＣＤカメラを設置している。各ＣＣＤカメラは、検査基板の貫通孔を介して、半導体基板の位置合わせマーク及びプローブ基板の位置合わせマークを１個ずつ撮像し、撮像画像を用いて位置ずれ量を測定し、さらに、測定結果に基づいて基板載置台の位置を調整して、半導体基板の検査用電極とプローブ間の位置合わせと接触を行っている。 In the inspection of semiconductor integrated circuits, predetermined signals are simultaneously input to the integrated circuits in a plurality of chips on the semiconductor substrate, and the normality/abnormality of the output signals at this time are simultaneously inspected to confirm the batch operation. . As an inspection device for that purpose, for example, an alignment device described in Patent Document 1 has been proposed. This alignment device is a device capable of accurately aligning probe terminals provided on a probe sheet and inspection electrodes formed on a semiconductor wafer. Specifically, two alignment marks are formed near the outer periphery of the semiconductor substrate, two alignment marks are also formed on the probe substrate, and the positions of these alignment marks are detected to measure the amount of misalignment. ing. The inspection substrate is provided with two through holes for detecting alignment marks, and one CCD camera is installed above each of the two through holes. Each CCD camera captures an image of the alignment mark of the semiconductor substrate and the alignment mark of the probe substrate one by one through the through-hole of the inspection substrate, measures the amount of positional deviation using the captured image, and furthermore, measures the result of By adjusting the position of the substrate mounting table based on the above, alignment and contact between the electrodes for inspection of the semiconductor substrate and the probes are performed.

近年、半導体集積回路の多品種少量生産品に対応する半導体検査装置が要請されている。特許文献２では、特許文献１のような従来型の半導体検査装置をそのまま用いたときの問題（精度、その場観察及び価格に劣る）を解決した小型基板検査装置を提案している。その小型基板検査装置は、小形の半導体基板の集積回路中の検査用電極とプローブとの間の位置あわせ精度・接触精度が高く、処理基板全体の状態をその場で観察しながら検査ができる、安価で小型な基板検査装置であって、集積回路と、集積回路の電極に当接されるプローブ端子が設けられたプローブ基板とを位置合わせするために、プローブ基板を透明にして、集積回路に設けた複数の第１の位置合わせマークとプローブ基板に設けた複数の第２の位置合わせマークとをカメラにより撮像して位置合わせするという技術である。 2. Description of the Related Art In recent years, there has been a demand for a semiconductor inspection apparatus that can handle high-mix low-volume production of semiconductor integrated circuits. Patent Document 2 proposes a compact substrate inspection apparatus that solves the problems (inferiority in accuracy, on-site observation, and price) that occur when a conventional semiconductor inspection apparatus such as Patent Document 1 is used as it is. The small substrate inspection device has high positioning accuracy and contact accuracy between the inspection electrodes and probes in the integrated circuit of the small semiconductor substrate, and can inspect the entire processing substrate while observing the state on the spot. A low-cost and small-sized substrate inspection apparatus, in which the probe substrate is made transparent and attached to the integrated circuit in order to align the integrated circuit and the probe substrate provided with the probe terminals to be brought into contact with the electrodes of the integrated circuit. In this technique, a plurality of first alignment marks provided and a plurality of second alignment marks provided on the probe substrate are imaged by a camera and aligned.

半導体検査装置において、固定された半導体デバイスの電極と検査治具のプローブとの位置合わせは、半導体デバイスの上に検査治具を移動させ、半導体デバイス上の目印（使用していない電極や回路パターンなど）を目視（カメラによる一つの画像）により確認しながら、検査治具側との位置を少しずつ移動（ＸＹＺθ方向）させて調整している。 In the semiconductor inspection apparatus, alignment between the electrodes of the fixed semiconductor device and the probes of the inspection jig is performed by moving the inspection jig over the semiconductor device and locating marks (unused electrodes and circuit patterns) on the semiconductor device. etc.) is visually checked (one image by a camera), and the position relative to the inspection jig is adjusted little by little (in the XYZθ direction).

現在の半導体デバイスでは、１０ＧＨｚ以上の高周波信号を送受信するなど、高速化が進んでおり、電気信号を取り出して検査する検査冶具の伝送線路もインピーダンス整合をしなければならない。また、半導体デバイスには、Ｉ／Ｏ変換機能のための複数の受光素子、発光素子及び電気信号電極を備えたものがあり、そうした半導体デバイスの検査では、受光素子と発光素子との間で光信号の送受信を行っている。また、半導体デバイスの小型化もさらに進んでおり、近年では、サイズは５ｍｍ角以下、電極ピッチは２５０μｍ以下になっている。 Current semiconductor devices transmit and receive high-frequency signals of 10 GHz or more, and the speed is increasing, so the transmission lines of inspection jigs for extracting and inspecting electrical signals must also be impedance-matched. Some semiconductor devices have a plurality of light receiving elements, light emitting elements, and electrical signal electrodes for I/O conversion functions. Sending and receiving signals. In addition, miniaturization of semiconductor devices is progressing further, and in recent years, the size is 5 mm square or less, and the electrode pitch is 250 μm or less.

ところで、近年のブロードバンドネットワークの普及と共に、信号の高速化、装置の小型化及び低コスト化が図られており、高速信号伝送にはノイズの影響を受けにくくするために、差動信号を用いるのが一般的になっている。このような差動信号伝送装置の伝送線路には、２本の信号線路（Ｓ）の間と両側にグランド（Ｇ）を配置したＧＳＧＳＧ構造の差動伝送線路が採用されていた。 By the way, with the spread of broadband networks in recent years, efforts have been made to increase the speed of signals and to reduce the size and cost of devices. has become common. As a transmission line of such a differential signal transmission device, a differential transmission line having a GSGSG structure in which grounds (G) are arranged between and on both sides of two signal lines (S) has been adopted.

高速化と高密度実装が可能な差動信号伝送装置として、例えば特許文献３では、差動伝送線路に流れる電流信号の伝送特性の確保および反射ノイズの抑制を両立させることができ、かつ差動伝送線路の面積を小さくすることができる差動信号伝送装置が提案されている。この差動信号伝送装置は、差動伝送線路と送信回路とを備え、その差動伝送線路は、誘電体層と、誘電体層の裏面に形成された裏面グランド層と、誘電体層の表面に形成された複数の信号線路とを少なくとも備え、送信回路は、抵抗Ｒ１～Ｒ３から構成され、抵抗Ｒ１，Ｒ２の値が差動伝送線路のｅｖｅｎモードインピーダンスと同じ値になり、かつ抵抗Ｒ１と抵抗Ｒ３の１／２の抵抗値との並列抵抗値が差動伝送線路のｏｄｄモードインピーダンスＺｏｄｄと同じ値になるように、抵抗Ｒ１～Ｒ３の値が設定される。 As a differential signal transmission device capable of high-speed and high-density mounting, for example, Patent Document 3 discloses a differential A differential signal transmission device capable of reducing the area of transmission lines has been proposed. This differential signal transmission device includes a differential transmission line and a transmission circuit, and the differential transmission line includes a dielectric layer, a back ground layer formed on the back side of the dielectric layer, The transmission circuit is composed of resistors R1 to R3, the values of the resistors R1 and R2 are the same as the even mode impedance of the differential transmission line, and the resistor R1 and The values of the resistors R1 to R3 are set so that the parallel resistance value with half the resistance value of the resistor R3 is the same value as the odd mode impedance Zodd of the differential transmission line.

特開２０００－１６４６５５号公報JP-A-2000-164655 特開２０１５－８２５８７号公報JP 2015-82587 A 特開２０１８－７１３２号公報JP 2018-7132 A

上記半導体デバイスの検査治具において、検査治具が備える高周波基板は、半導体デバイスからの電気信号を検査器側に伝送する過程でピッチ変換をする機能を有している。その際、信号導体Ｓ－Ｓ間を平行に保ったまま信号出力端子近辺まで配線し、信号出力端子の直前で分ける配線をした方がインピーダンスの変化点が少ない伝送線路を構築できる。しかしながら、電極ピッチが２５０μｍ以下の場合は、信号導体幅が狭いので、その配線方法では導体抵抗により減衰特性が悪化してしまうという問題がある。また、信号導体にグランド導体を沿わせてインピーダンス整合するという手段があるが、半導体デバイスの電極と高周波基板の電極とをプローブで接触させる部位では、より狭ピッチになっており、信号導体にグランド導体を沿わせること自体が困難である。 In the inspection jig for semiconductor devices, the high-frequency substrate provided in the inspection jig has a function of pitch conversion in the process of transmitting an electric signal from the semiconductor device to the inspection device side. In this case, wiring up to the vicinity of the signal output terminal while keeping the signal conductors S and S parallel, and dividing the wiring immediately before the signal output terminal can construct a transmission line with less impedance change point. However, when the electrode pitch is 250 μm or less, since the signal conductor width is narrow, there is a problem that the attenuation characteristic deteriorates due to the conductor resistance in the wiring method. There is also a means of impedance matching by placing a ground conductor along the signal conductor. Aligning the conductor itself is difficult.

本発明は、上記課題を解決するためになされたものであって、その目的は、Ｉ／Ｏ変換の機能を持ち、１０ＧＨｚ以上の信号を送受信し、２５０μｍ以下の狭ピッチ電極を備えた半導体デバイス等を検査するための、半導体デバイスの検査治具を提供することにある。 The present invention has been made to solve the above problems, and an object thereof is to provide a semiconductor device having an I/O conversion function, transmitting and receiving signals of 10 GHz or more, and having narrow pitch electrodes of 250 μm or less. An object of the present invention is to provide an inspection jig for a semiconductor device for inspecting such as.

（１）本発明に係る半導体デバイスの検査治具は、半導体デバイスの電気特性の検査に使用される検査治具であって、
前記半導体デバイスの電気信号電極と対応する位置に設けられる前記複数のプローブと、前記プローブに接触する接触電極を有するインピーダンス整合された高周波基板と、前記電気信号電極と前記接触電極とを電気的に接続する位置に前記プローブを固定するホルダーとを備え、
前記高周波基板は、一方の面にグランド層が設けられ、他方の面に回路パターンが設けられ、前記回路パターンは、前記プローブと接触する前記接触電極付近のＡ領域では１対の信号導体を平行に配線している差動伝送領域と、前記Ａ領域から離れたＢ領域では前記信号導体の導体幅を拡大しているシングルエンド伝送領域と、さらに前記信号導体を信号出力端子に向けて配線する領域とを有する、ことを特徴とする。 (1) A semiconductor device inspection jig according to the present invention is an inspection jig used for inspection of electrical characteristics of a semiconductor device,
the plurality of probes provided at positions corresponding to the electrical signal electrodes of the semiconductor device; an impedance-matched high-frequency substrate having contact electrodes in contact with the probes; and electrically connecting the electrical signal electrodes and the contact electrodes. and a holder for fixing the probe at a connecting position,
The high-frequency substrate has a ground layer on one surface and a circuit pattern on the other surface. a differential transmission region in which the conductor width of the signal conductor is widened in the region B separated from the region A; and a region.

この発明によれば、プローブと接触する接触電極は２５０μｍ以下又は１５０μｍ以下の狭ピッチであるので、接触電極付近のＡ領域を、信号導体を２本（１対）平行に並べて配線した差動伝送領域（インピーダンスは例えば約１００Ω）とし、その後、Ａ領域から離れたＢ領域を、信号出力端子でのピッチに変換するために差動伝送路から分岐して導体幅を拡大しているシングルエンド伝送領域（インピーダンスは例えば約５０Ω）としている。このような伝送路とすることにより、高周波基板内での信号の減衰を極力抑えることができる。 According to this invention, since the contact electrodes that come into contact with the probes have a narrow pitch of 250 μm or less or 150 μm or less, the area A near the contact electrodes is used for differential transmission in which two signal conductors (one pair) are arranged in parallel and wired. single-ended transmission in which the conductor width is expanded by branching from the differential transmission line in order to convert the B region, which is separated from the A region, to the pitch at the signal output terminal. area (impedance is about 50Ω, for example). With such a transmission line, signal attenuation in the high-frequency substrate can be suppressed as much as possible.

本発明に係る半導体デバイスの検査治具において、前記シングルエンド伝送領域の導体幅が、前記差動伝送領域の導体幅よりも１～３倍の範囲で大きい。この発明によれば、シングルエンド伝送領域での導体幅を広げることにより、導体抵抗が小さくなってインピーダンスの変化が小さくなり、減衰特性が向上する。 In the semiconductor device inspection jig according to the present invention, the conductor width of the single-ended transmission region is 1 to 3 times larger than the conductor width of the differential transmission region. According to the present invention, by widening the conductor width in the single-ended transmission region, the conductor resistance is reduced, the change in impedance is reduced, and the attenuation characteristic is improved.

本発明に係る半導体デバイスの検査治具において、前記信号出力端子に向けて配線する領域（Ｃ領域）は、前記信号導体と一定の距離をおいてグランド導体を配置したシングルエンド伝送領域である。この発明によれば、信号出力端子に向けて配線するＣ領域では、グランド導体を一定の距離を置いて配置することでインピーダンスを調整することができ、減衰特性の悪化を防止することができる。 In the semiconductor device inspection jig according to the present invention, the region (C region) for wiring toward the signal output terminal is a single-ended transmission region in which a ground conductor is arranged at a certain distance from the signal conductor. According to the present invention, in the C area, which is wired toward the signal output terminal, the impedance can be adjusted by arranging the ground conductors at a certain distance, and deterioration of the attenuation characteristic can be prevented.

本発明に係る半導体デバイスの検査治具において、前記半導体デバイスは受光素子を有し、前記ホルダーは前記高周波基板側に設置されて前記プローブの位置を固定する高周波基板側ホルダーと、前記半導体デバイス側に設置されて前記プローブの位置を固定する半導体デバイス側ホルダーとを備え、前記高周波基板、前記高周波基板側ホルダー及び前記半導体デバイス側ホルダーには、それぞれ、前記受光素子に光を到達させるための穴が設けられており、少なくとも前記半導体デバイス側ホルダーに設けられた穴には、前記半導体デバイスが有する電極及び／又は回路パターン等の目印に対応した２個以上の切り欠きを有する。 In the semiconductor device inspection jig according to the present invention, the semiconductor device has a light receiving element, the holder is installed on the high frequency substrate side and fixes the position of the probe; and a semiconductor device side holder that is installed in and fixes the position of the probe, and the high frequency substrate, the high frequency substrate side holder, and the semiconductor device side holder each have a hole for allowing light to reach the light receiving element , and at least the hole provided in the semiconductor device side holder has two or more cutouts corresponding to marks such as electrodes and/or circuit patterns of the semiconductor device.

この発明によれば、高周波基板、高周波基板側ホルダー及び半導体デバイス側ホルダーにそれぞれ設けられた穴により、半導体デバイスが備える受光素子に光を到達させることができる。そして、少なくとも半導体デバイス側ホルダーに設けられた穴は２以上の切り欠きを有するので、その切り欠きが半導体デバイスの電極及び／又は回路パターン等の目印に対応することにより、当該検査治具が備えるプローブを、検査のための電極位置に正確に接触させるように位置決めすることができる。 According to this invention, the holes provided in the high-frequency substrate, the high-frequency substrate-side holder, and the semiconductor device-side holder allow light to reach the light-receiving element of the semiconductor device. At least the hole provided in the semiconductor device-side holder has two or more cutouts. The probes can be positioned to precisely contact the electrode locations for testing.

本発明によれば、Ｉ／Ｏ変換の機能を持ち、１０ＧＨｚ以上の信号を送受信し、２５０μｍ以下の狭ピッチ電極を備えた半導体デバイス等を検査するための、半導体デバイスの検査治具を提供することができる。半導体デバイスの電気信号電極にプローブを介して電気的に接触する高周波基板の接触電極は、２５０μｍ以下の狭ピッチで導体幅も狭く、導体抵抗により減衰特性が悪化してしまうが、本発明では、上記Ａ領域とＢ領域、さらにはＣ領域を設けることにより、高周波基板内での信号の減衰を極力抑えることができる。 According to the present invention, there is provided a semiconductor device inspection jig which has an I/O conversion function, transmits/receives signals of 10 GHz or more, and inspects a semiconductor device or the like having narrow pitch electrodes of 250 μm or less. be able to. The contact electrodes of the high-frequency substrate, which are in electrical contact with the electrical signal electrodes of the semiconductor device via probes, have a narrow pitch of 250 μm or less and a narrow conductor width, and the attenuation characteristics deteriorate due to the conductor resistance. By providing the A region, the B region, and the C region, signal attenuation in the high-frequency substrate can be suppressed as much as possible.

本発明に係る半導体デバイスの検査治具の一例を示す模式図である。It is a schematic diagram showing an example of a semiconductor device inspection jig according to the present invention. 図１の検査治具において、半導体デバイス側ホルダーを半導体デバイス上に配置して位置合わせする態様を示す模式図である。FIG. 2 is a schematic diagram showing a manner in which a semiconductor-device-side holder is arranged and aligned on a semiconductor device in the inspection jig of FIG. 1 ; 高周波基板の配線形態の一例を示す模式図である。It is a schematic diagram which shows an example of the wiring form of a high frequency board.

本発明に係る半導体デバイスの検査治具について図面を参照しつつ説明する。本発明はその要旨の範囲で変形又は応用が可能であり、以下の実施形態に限定されない。なお、本発明の「検査治具」は「検査部品」に言い換えてもよい。 A semiconductor device inspection jig according to the present invention will be described with reference to the drawings. The present invention can be modified or applied within the scope of its gist, and is not limited to the following embodiments. In addition, the "inspection jig" of the present invention may be replaced with the "inspection part".

［半導体デバイスの検査治具］
本発明に係る半導体デバイスの検査治具１０（単に「検査治具」ともいう。）は、図１及び図２に示すように、受光素子５２を有する半導体デバイス５０の電気特性の検査に使用され、電気特性を検査する電気信号電極５１の対応位置に設けられた複数のプローブ１を電気信号電極５１に接触して電気特性を検査する半導体デバイス５０の検査治具１０であって、半導体デバイス５０の電気信号電極５１と対応する位置に設けられる複数のプローブ１と、プローブ１に接触する接触電極６１を有するインピーダンス整合された高周波基板１１と、電気信号電極５１と接触電極６１とを電気的に接続する位置にプローブ１を固定するホルダー１４とを備えている。 [Inspection jig for semiconductor devices]
A semiconductor device inspection jig 10 (also referred to simply as an "inspection jig") according to the present invention is used to inspect electrical characteristics of a semiconductor device 50 having a light receiving element 52, as shown in FIGS. A testing jig 10 for testing a semiconductor device 50 for testing electrical characteristics by contacting a plurality of probes 1 provided at positions corresponding to electrical signal electrodes 51 for testing electrical characteristics to the electrical signal electrodes 51, wherein the semiconductor device 50 A plurality of probes 1 provided at positions corresponding to the electrical signal electrodes 51, a high-frequency substrate 11 with impedance matching having contact electrodes 61 in contact with the probes 1, and the electrical signal electrodes 51 and the contact electrodes 61 are electrically connected and a holder 14 for fixing the probe 1 at the connecting position.

この高周波基板１１は、図３に示すように、一方の面にＧＮＤ層６５が設けられ、他方の面に回路パターン６０が設けられ、回路パターン６０は、プローブ１と接触する接触電極６１の付近のＡ領域では１対の信号導体６２を平行に配線している差動伝送領域と、Ａ領域から離れたＢ領域では信号導体６２の導体幅を拡大しているシングルエンド伝送領域と、さらに信号導体６２を信号出力端子６３に向けて配線するＣ領域とを有することに特徴がある。 As shown in FIG. 3, the high-frequency substrate 11 is provided with a GND layer 65 on one surface and a circuit pattern 60 on the other surface. In region A, a differential transmission region in which a pair of signal conductors 62 are wired in parallel, in region B apart from region A, a single-ended transmission region in which the conductor width of signal conductor 62 is expanded, and further signal It is characterized by having a C area for wiring the conductor 62 toward the signal output terminal 63 .

この検査治具１０において、プローブ１と接触する高周波基板１１の接触電極６１は、２５０μｍ以下又は１５０μｍ以下の狭ピッチであるので、接触電極６１の付近のＡ領域を、信号導体６２を２本（１対）平行に並べて配線した差動伝送領域（インピーダンスは例えば約１００Ω）とし、その後、Ａ領域から離れたＢ領域を、信号出力端子６３でのピッチに変換するために差動伝送路から分岐して導体幅を拡大しているシングルエンド伝送領域（インピーダンスは例えば約５０Ω）としている。このような伝送路とすることにより、高周波基板内での信号の減衰を極力抑えることができる。半導体デバイス５０の電気信号電極５１にプローブ１を介して電気的に接触する接触電極６１は、２５０μｍ以下の狭ピッチで導体幅も狭く、導体抵抗により減衰特性が悪化してしまうが、本発明では、上記Ａ領域とＢ領域、さらにはＣ領域を設けることにより、高周波基板内での信号の減衰を極力抑えることができる。その結果、特にＩ／Ｏ変換の機能を持ち、１０ＧＨｚ以上の信号を送受信し、２５０μｍ以下の狭ピッチ電極を備えた半導体デバイス５０の検査に好ましく適用できる。 In this inspection jig 10, the contact electrodes 61 of the high-frequency substrate 11 that come into contact with the probes 1 have a narrow pitch of 250 μm or less or 150 μm or less. 1 pair) are arranged in parallel and wired as differential transmission regions (impedance is, for example, about 100 Ω), and then the B region separated from the A region is branched from the differential transmission line in order to convert the pitch at the signal output terminal 63. A single-ended transmission region (with an impedance of, for example, about 50Ω) is formed by expanding the conductor width. With such a transmission line, signal attenuation in the high-frequency substrate can be suppressed as much as possible. The contact electrodes 61 electrically contacting the electrical signal electrodes 51 of the semiconductor device 50 through the probe 1 have a narrow pitch of 250 μm or less and a narrow conductor width, and the attenuation characteristics deteriorate due to the conductor resistance. By providing the A region, the B region, and the C region, signal attenuation in the high-frequency substrate can be suppressed as much as possible. As a result, it can be preferably applied to the inspection of the semiconductor device 50 which has an I/O conversion function, transmits/receives signals of 10 GHz or more, and has narrow pitch electrodes of 250 μm or less.

各構成要素を詳しく説明する。なお、以下では、図１及び図２の検査治具１０を代表例として説明する。 Each component will be described in detail. In addition, below, the test|inspection jig 10 of FIG.1 and FIG.2 is demonstrated as a representative example.

［検査治具の代表例］
図１及び図２に示す検査治具１０は、受光素子５２を有する半導体デバイス５０の電気特性の検査に使用される検査治具である。プローブ１は、電気特性を検査する電気信号電極５１の対応位置に設けられ、一方の端部をその電気信号電極５１に接触し、他方の端部を高周波基板１１の接触電極６１に接触する。高周波基板１１は、プローブ１を伝送した電気信号を、高周波基板１１内の信号導体６２で信号出力端子６３まで伝送させる。ホルダー１４は、図１に示すように、プローブ１を保持するものであり、高周波基板側に設置されてプローブ１の位置を固定する高周波基板側ホルダー１２と、半導体デバイス側に設置されてプローブ１の位置を固定する半導体デバイス側ホルダー１３とを備え、高周波基板１１、高周波基板側ホルダー１２及び半導体デバイス側ホルダー１３には、図１に示すように、それぞれ、受光素子５２に光を到達させるための穴２０が設けられており、少なくとも半導体デバイス側ホルダー１３に設けられた穴２０には、半導体デバイス５０が有する電極５４及び／又は回路パターン５３等の目印（５３，５４）に対応した２個以上の切り欠き２１が設けられている。 [Typical example of inspection jig]
The inspection jig 10 shown in FIGS. 1 and 2 is an inspection jig used for inspecting electrical characteristics of a semiconductor device 50 having a light receiving element 52 . The probe 1 is provided at a position corresponding to an electrical signal electrode 51 for inspecting electrical characteristics, and has one end in contact with the electrical signal electrode 51 and the other end in contact with a contact electrode 61 of the high frequency substrate 11 . The high-frequency board 11 transmits the electric signal transmitted through the probe 1 to the signal output terminal 63 through the signal conductor 62 in the high-frequency board 11 . The holder 14 holds the probe 1 as shown in FIG. The high-frequency substrate 11, the high-frequency substrate-side holder 12, and the semiconductor device-side holder 13 are, as shown in FIG. At least the holes 20 provided in the semiconductor device side holder 13 have two holes 20 corresponding to marks (53, 54) such as electrodes 54 and/or circuit patterns 53 of the semiconductor device 50. The notch 21 described above is provided.

この検査治具１０では、図１に示すように、高周波基板側に撮像装置４０を配置し、その撮像装置４０で得た画像を見ながら、半導体デバイス上の目印５３，５４と、半導体デバイス側ホルダー１３に少なくとも設けられた切り欠き２１との位置合わせを行い、その位置合わせにより、半導体デバイス上の電気信号電極５１とプローブ１とを位置合わせする。この位置合わせは半導体デバイスステージ（図示しない）又は検査治具ステージ（図示しない）の一方又は両方を移動して行うことができ、半導体デバイス５０の電気特性を検査する電気信号電極５１の対応位置に設けられた複数のプローブ１を電極に接触して半導体デバイスの電気特性を正確に検査することができる。 In this inspection jig 10, as shown in FIG. 1, an imaging device 40 is arranged on the high-frequency substrate side. Alignment is performed with at least the notch 21 provided in the holder 13, and the electric signal electrode 51 on the semiconductor device and the probe 1 are aligned by this alignment. This alignment can be performed by moving one or both of the semiconductor device stage (not shown) and the inspection jig stage (not shown) so that the electrical characteristics of the semiconductor device 50 are inspected at corresponding positions of the electrical signal electrodes 51. A plurality of provided probes 1 can be brought into contact with the electrodes to accurately inspect the electrical characteristics of the semiconductor device.

そして、この検査治具１０は、高周波基板１１、高周波基板側ホルダー１２及び半導体デバイス側ホルダー１３にそれぞれ穴２０を設け、その穴２０により、半導体デバイス５０が備える受光素子５２に光を到達させて半導体デバイスが備えるＩ／Ｏ変換機能を動作させ又は動作させないで検査することができる。こうした位置合わせは、目視又は撮像装置４０で得た画像を見ながら手動又は自動で行うが、少なくとも半導体デバイス側ホルダー１３に設けられた穴２０には２以上の切り欠き２１（図３参照）が設けられているので、その切り欠き２１を半導体デバイス５０の目印（電極５４、回路パターン５３等）に対応させて位置調整する。その結果、検査治具１０が備えるプローブ１を、半導体デバイス５０の電気信号電極５１に正確に接触させることができる。 In this inspection jig 10, holes 20 are provided in the high-frequency board 11, the high-frequency board side holder 12, and the semiconductor device side holder 13, respectively, and light reaches the light receiving element 52 provided in the semiconductor device 50 through the holes 20. The test can be performed with or without operating the I/O conversion function of the semiconductor device. Such alignment is performed manually or automatically while viewing an image obtained by visual observation or by the imaging device 40. At least the hole 20 provided in the semiconductor device side holder 13 has two or more cutouts 21 (see FIG. 3). Since it is provided, the notch 21 is aligned with the mark (the electrode 54, the circuit pattern 53, etc.) of the semiconductor device 50, and the position is adjusted. As a result, the probes 1 provided in the inspection jig 10 can be accurately brought into contact with the electrical signal electrodes 51 of the semiconductor device 50 .

（半導体デバイス）
半導体デバイス５０は、図１に示すように、本発明に係る検査治具１０の検査対象である。この半導体デバイス５０は、受光素子５２を有するものであれば特に限定されないが、１０ＧＨｚ以上の高周波信号を送受信する高速デバイスである。具体的には、受光素子、発光素子及び電気信号電極等を任意に同一面に有するＩ／Ｏ変換機能を備えたものを好ましく挙げることができる。こうした半導体デバイス５０は、１０ＧＨｚ以上の高周波で駆動し、受光素子と発光素子との間で光信号の送受信を行っている。また、小型化もさらに進んでおり、サイズは５ｍｍ角以下、電極ピッチは２５０μｍ以下、さらに１５０μｍ以下の狭ピッチ電極を備えたものに対して好ましく検査できる。 (semiconductor device)
A semiconductor device 50, as shown in FIG. 1, is an object to be inspected by an inspection jig 10 according to the present invention. This semiconductor device 50 is not particularly limited as long as it has a light receiving element 52, but is a high-speed device that transmits and receives high-frequency signals of 10 GHz or higher. Specifically, a device having an I/O conversion function in which a light receiving element, a light emitting element, an electric signal electrode, and the like are arbitrarily arranged on the same surface can be mentioned preferably. Such a semiconductor device 50 is driven at a high frequency of 10 GHz or higher to transmit and receive optical signals between the light receiving element and the light emitting element. In addition, miniaturization is further progressing, and inspection can preferably be performed on a device with a size of 5 mm square or less, and an electrode pitch of 250 μm or less, and further, a device equipped with narrow-pitch electrodes of 150 μm or less.

一例としては、１００Ｇｂｐｓの光信号を受信し、２５Ｇｂｐｓで４ラインの電気信号で発信する半導体デバイス５０を挙げることができる。この半導体デバイス５０は、５ｍｍ角以下のサイズの受光素子５２を複数個備え、同一面に電気信号を発信する電気信号電極５１を１５０μｍピッチで複数個有しているもの等を例示できる。 An example is a semiconductor device 50 that receives a 100 Gbps optical signal and transmits a 4-line electrical signal at 25 Gbps. The semiconductor device 50 includes a plurality of light receiving elements 52 having a size of 5 mm square or less, and a plurality of electric signal electrodes 51 for transmitting electric signals on the same surface at a pitch of 150 μm.

（高周波基板）
高周波基板１１は、図１に示すように、プローブ１の位置を固定するホルダー１４（高周波基板側ホルダー１２と半導体デバイス側ホルダー１３）に接合して一体化した検査治具１０を構成している。高周波基板１１は、半導体デバイス５０に対して、ホルダー１４を挟んだ反対側の位置に設けられている。 (High frequency substrate)
As shown in FIG. 1, the high-frequency board 11 constitutes an inspection jig 10 that is integrally joined to a holder 14 (a high-frequency board side holder 12 and a semiconductor device side holder 13) that fixes the position of the probe 1. . The high-frequency substrate 11 is provided on the opposite side of the semiconductor device 50 with the holder 14 interposed therebetween.

高周波基板１１は、図３に示すように、上記半導体デバイス５０の検査に使用されるものであり、インピーダンス整合のために、片面（裏面ともいう。）にＧＮＤ層６５を有し、他方の面（表面ともいう。）に回路パターン６０を有した高周波伝送可能な基板である。この高周波基板１１は、表面の回路パターン６０と裏面のＧＮＤ層６５との間に絶縁層（図示しない）が設けられている。絶縁層としては、例えば低誘電率のフッ素系絶縁材料（例えばＰＦＡ等）を挙げることができ、その厚さは特に限定されない。 The high-frequency board 11, as shown in FIG. 3, is used for testing the semiconductor device 50, and has a GND layer 65 on one side (also referred to as a back side) for impedance matching, and the other side. It is a board capable of high-frequency transmission having a circuit pattern 60 on its surface (also referred to as a surface). The high-frequency substrate 11 has an insulating layer (not shown) between the circuit pattern 60 on the front surface and the GND layer 65 on the back surface. As the insulating layer, for example, a fluorine-based insulating material with a low dielectric constant (such as PFA) can be used, and the thickness thereof is not particularly limited.

高周波基板１１において、近年の小型化・集積化した半導体デバイス５０に対応したものとして、プローブ１と接触する接触電極６１は２５０μｍ以下又は１５０μｍ以下の狭ピッチである。この接触電極６１から配線を開始する信号導体６２ａ，６２ｂのピッチが１５０μｍの場合、導体幅が７０μｍで導体間が８０μｍの精密配線となる。信号導体６２ａ，６２ｂをその狭ピッチのまま信号出力端子６３までインピーダンス整合させて配線することは困難である。本発明は、回路パターン６０について、プローブ１と接触する接触電極６１付近のＡ領域では、１対の信号導体６２ａ，６２ｂを平行に配線している差動伝送領域とし、そのＡ領域から離れたＢ領域では信号導体６２ａ，６２ｂの導体幅を連続的又は段階的に拡大しているシングルエンド伝送領域とし、さらに信号導体６２ａ，６２ｂを信号出力端子６３に向けて配線する領域（Ｃ領域）としている点に特徴がある。このような伝送路とすることにより、高周波基板内での信号の減衰を極力抑えることができる。 In the high-frequency substrate 11, the contact electrodes 61 in contact with the probes 1 have a narrow pitch of 250 μm or less or 150 μm or less in order to cope with the recent miniaturization and integration of the semiconductor device 50. FIG. When the pitch of the signal conductors 62a and 62b starting from the contact electrode 61 is 150 μm, the precision wiring has a conductor width of 70 μm and a distance between the conductors of 80 μm. It is difficult to wire the signal conductors 62a and 62b to the signal output terminal 63 with impedance matching while keeping the narrow pitch. In the circuit pattern 60, the area A near the contact electrode 61 that contacts the probe 1 is a differential transmission area in which a pair of signal conductors 62a and 62b are wired in parallel. In area B, the conductor width of the signal conductors 62a and 62b is set as a single-end transmission area in which the conductor width is expanded continuously or stepwise, and further as an area (area C) in which the signal conductors 62a and 62b are wired toward the signal output terminal 63. It is characterized by the fact that With such a transmission line, signal attenuation in the high-frequency substrate can be suppressed as much as possible.

差動伝送領域は、図３では、接触電極６１の付近でＡ領域として表している。このＡ領域では、接触電極６１と同じピッチで１対の信号導体６２（６２ａ，６２ｂ）を平行に配線している。Ａ領域は、必要に応じてＡ１領域とＡ２領域に分けることができる。Ａ１領域は、１対の信号導体同士が同じピッチであり、隣の１対の信号導体とも同じ間隔としている差動伝送領域であり、接触電極６１の近くの領域である。Ａ２領域は、必ずしも必須ではなく、１対の信号導体同士は同じピッチであるが、隣の１対の信号導体との間を拡大している差動伝送領域であり、Ｂ領域に緩やかに移行するための領域である。このＡ２領域により、図３に示すように、Ｂ領域に移行し易くなる。隣の１対の信号導体との間を拡大幅は特に限定されず、高周波基板１１全体の回路パターンとの関係で任意に設計することができる。 The differential transmission area is represented as area A in the vicinity of the contact electrode 61 in FIG. In this area A, a pair of signal conductors 62 (62a, 62b) are wired in parallel at the same pitch as the contact electrodes 61. FIG. The A area can be divided into an A1 area and an A2 area as required. The A1 area is a differential transmission area in which a pair of signal conductors have the same pitch and an adjacent pair of signal conductors has the same spacing, and is an area near the contact electrode 61 . The A2 region is not necessarily essential, and is a differential transmission region in which the pitch between a pair of signal conductors is the same, but the distance between the adjacent pair of signal conductors is widened, and it gradually transitions to the B region. It is an area for This A2 area facilitates transition to the B area as shown in FIG. The width of the expansion between the adjacent pair of signal conductors is not particularly limited, and can be arbitrarily designed in relation to the circuit pattern of the entire high-frequency board 11 .

シングルエンド伝送領域は、図３では、信号出力端子６３でのピッチに変換するための領域であり、Ａ領域の差動伝送路から分岐して各信号導体６２ａ，６２ｂの導体幅を拡大している。このシングルエンド伝送領域は、Ａ領域から離れたＢ領域として表している。Ｂ領域での導体幅の拡大は、連続的であってもよいし段階的であってもよい。導体幅が拡大することにより、導体抵抗が低下しインピーダンスを例えば１００Ωから５０Ωに小さくすることも可能となる。なお、Ｂ領域の導体幅を、Ａ領域の導体幅よりも１～３倍の範囲で大きくすることが可能であり、インピーダンスを容易に調整することができる。なお、導体幅の拡大は、導体抵抗を調整する役割があるので、導体幅とともに導体厚さを併せて変化させて導体抵抗を調整することも同じ意味合いである。 In FIG. 3, the single-ended transmission area is an area for conversion to the pitch at the signal output terminal 63, and branched from the differential transmission line in the A area to expand the conductor width of each of the signal conductors 62a and 62b. there is This single-ended transmission area is represented as the B area separated from the A area. The widening of the conductor width in the B region may be continuous or stepwise. By increasing the conductor width, the conductor resistance is lowered, and it is possible to reduce the impedance from 100Ω to 50Ω, for example. Note that the conductor width of the B region can be made 1 to 3 times larger than the conductor width of the A region, and the impedance can be easily adjusted. Since increasing the conductor width plays a role in adjusting the conductor resistance, adjusting the conductor resistance by changing the conductor thickness together with the conductor width has the same meaning.

Ｃ領域は、図３に示すように、信号導体６２を、Ｂ領域からさらに信号出力端子６３に向けて配線する領域であり、信号導体６２と一定の距離をおいてＧＮＤ導体６４を配置したシングルエンド伝送領域であり、ＧＮＤ導体配置領域ともいうことができる。信号出力端子６３に向けて配線するＣ領域では、ＧＮＤ導体６４を一定の距離を置いて配置することで、インピーダンスを調整することができ、減衰特性の悪化を防止することができる。このＧＮＤ導体６４は、裏面のＧＮＤ層６５とビア（スルーホールの内周にメッキで接続）で接構成されている。高周波基板１１では、プローブ１に接触する接触電極６１付近のＡ領域（インピーダンスは例えば１００Ω）での信号導体６２ａ，６２ｂは幅が細くピッチも狭いけれども、その信号導体６２ａ，６２ｂのピッチを拡大しただけではインピーダンスが変化してしまう。Ｂ領域では導体抵抗が下がるように導体幅を拡大して所定のインピーダンス（例えば５０Ω）とすることができ、さらにＣ領域でＧＮＤ導体６４を沿わせることにより、インピーダンス（た５０Ω）を一定且つ安定にすることができる。 Area C, as shown in FIG. 3, is an area in which the signal conductor 62 is wired further from area B toward the signal output terminal 63, and is a single wire conductor in which a GND conductor 64 is arranged at a certain distance from the signal conductor 62. This is an end transmission area and can also be called a GND conductor arrangement area. In the area C, which is wired toward the signal output terminal 63, the GND conductor 64 is arranged at a certain distance, thereby adjusting the impedance and preventing deterioration of the attenuation characteristic. This GND conductor 64 is connected to a GND layer 65 on the back surface by a via (connected to the inner circumference of the through hole by plating). In the high-frequency substrate 11, the signal conductors 62a and 62b in the area A (impedance is, for example, 100Ω) near the contact electrode 61 that contacts the probe 1 have a narrow width and a narrow pitch, but the pitch of the signal conductors 62a and 62b is expanded. Impedance will change by itself. In region B, the conductor width can be expanded to reduce the conductor resistance to a predetermined impedance (e.g., 50Ω).In region C, the impedance (or 50Ω) can be made constant and stable by running the GND conductor 64 along. can be

なお、高周波基板１１は、表面には回路パターン６０が高密度配線され、裏面にはＧＮＤ層６５が配置されていることから、ＧＮＤ層６５が設けられた位置には穴が開けられないし、大きな穴や余計な穴を開けるスペースもない。しかし、本発明では、高周波基板１１の構造設計により、伝送線路のインピーダンスを保持したまま、図２及び図３に示すような小さな穴２０をあけている。その穴２０は、半導体デバイス５０が有する受光素子５２を含む位置に開けられ、検査器（図示しない）側の光ファイバー（図示しない）から照射される光信号を受光素子で受光することができる。さらに、図１に示すように、撮像装置４０で得た画像を見ながら、図２に示す半導体デバイス上の目印５３，５４と、半導体デバイス側ホルダー１３に少なくとも設けられた切り欠き２１とを、目視又は撮像して位置決め調整することで、半導体デバイス５０と検査治具１０との位置合わせを行い、半導体デバイス５０が備える電気信号電極５１と、検査治具１０が備えるプローブ１とを位置合わせしたうえで接触させることができる。 The circuit pattern 60 is densely wired on the front surface of the high-frequency substrate 11, and the GND layer 65 is arranged on the back surface. There is no room for holes or extra holes. However, in the present invention, a small hole 20 as shown in FIGS. 2 and 3 is formed by structural design of the high-frequency substrate 11 while maintaining the impedance of the transmission line. The hole 20 is opened at a position including the light receiving element 52 of the semiconductor device 50, and the light receiving element can receive an optical signal emitted from an optical fiber (not shown) on the inspection device (not shown) side. Furthermore, as shown in FIG. 1, while observing the image obtained by the imaging device 40, the marks 53 and 54 on the semiconductor device shown in FIG. Alignment between the semiconductor device 50 and the inspection jig 10 is performed by visual observation or imaging and alignment adjustment, and the electric signal electrode 51 provided in the semiconductor device 50 and the probe 1 provided in the inspection jig 10 are aligned. can be contacted at any time.

（高周波基板側ホルダー）
高周波基板側ホルダー１２は、図１に示すように、プローブ１の位置を固定するホルダー１４（高周波基板側ホルダー１２と半導体デバイス側ホルダー１３）のうち、高周波基板側に位置するホルダーである。高周波基板側ホルダー１２は、半導体デバイス側ホルダー１３と一定の距離を空けて設置されている。こうすることにより、適当なインピーダンス整合を実現しやすくなる。なお、高周波基板側ホルダー１２は、加工性、絶縁性、誘電率等を考慮して選択された樹脂材料で形成されていればよい。例えば、加工性の観点では、ポリエステル系樹脂等の加工性の良い樹脂を採用でき、低誘電率の観点では、フッ素系樹脂材料等の樹脂を採用でき、インピーダンスへの影響を小さくすることができる。また、反射特性を最少とするために、厚さは薄い方が望ましい。また、インピーダンス整合のために、プローブ１が設けられる位置での高周波基板側ホルダー１２と半導体デバイス側ホルダー１３との間は、プローブ１の周囲に誘電体を設けないことが好ましい。 (High frequency board side holder)
As shown in FIG. 1, the high frequency board side holder 12 is the holder located on the high frequency board side among the holders 14 (the high frequency board side holder 12 and the semiconductor device side holder 13) that fix the position of the probe 1. FIG. The high-frequency substrate side holder 12 is installed with a certain distance from the semiconductor device side holder 13 . This makes it easier to achieve proper impedance matching. Note that the high-frequency substrate side holder 12 may be made of a resin material selected in consideration of workability, insulation, dielectric constant, and the like. For example, from the standpoint of workability, resins with good processability such as polyester resins can be used, and from the standpoint of low dielectric constant, resins such as fluororesin materials can be used, and the effect on impedance can be reduced. . A small thickness is also desirable to minimize reflective properties. For impedance matching, it is preferable not to provide a dielectric around the probe 1 between the high-frequency substrate side holder 12 and the semiconductor device side holder 13 at the position where the probe 1 is provided.

高周波基板側ホルダー１２には、例えば図２に示すように、プローブ１を挿通させるためのプローブ穴２２と、上記した高周波基板１１と同様、光信号を送受信させるための穴２０とが少なくとも設けられている。穴２０への切り欠きは、少なくとも半導体デバイス側ホルダー１３には設けられているが、高周波基板側ホルダー１２には設けられていなくてもよいし、必要に応じて設けられていてもよい。 For example, as shown in FIG. 2, the high frequency substrate side holder 12 is provided with at least a probe hole 22 for inserting the probe 1 and a hole 20 for transmitting and receiving an optical signal as in the high frequency substrate 11 described above. ing. The notch to the hole 20 is provided at least in the semiconductor device side holder 13, but may not be provided in the high frequency substrate side holder 12, and may be provided as necessary.

なお、高周波基板側ホルダー１２には、後述する半導体デバイス側ホルダー１３と同様の堀り込み部を設けてもよい。こうすることにより、高周波基板側ホルダーを薄くすることができる。 Note that the high frequency substrate side holder 12 may be provided with a recessed portion similar to the semiconductor device side holder 13 to be described later. By doing so, the high-frequency substrate side holder can be made thin.

（半導体デバイス側ホルダー）
半導体デバイス側ホルダー１３は、図１及び図２に示すように、プローブ１の位置を固定するホルダー１４（高周波基板側ホルダー１２と半導体デバイス側ホルダー１３）のうち、半導体デバイス側に位置するホルダーである。半導体デバイス側ホルダー１３は、適当なインピーダンス整合を実現しやすくするため、高周波基板側ホルダー１２と一定の距離を空けて設置されている。例えば、高周波基板側ホルダー１２と半導体デバイス側ホルダー１３とは、上面からみた形状がロの字形状のプレート１５を間に介して固定され、高周波基板側ホルダー１２と半導体デバイス側ホルダー１３との間の空間１６が一定の空間距離を保つように構成されている。この半導体デバイス側ホルダー１３も、高周波基板側ホルダー１２と同様、加工性、絶縁性、誘電率等を考慮して選択された樹脂材料で形成されていればよい。例えば、加工性の観点では、ポリエステル系樹脂等の加工性の良い樹脂を採用でき、低誘電率の観点では、フッ素系樹脂材料等の樹脂を採用でき、インピーダンスへの影響を小さくすることができる。また、反射特性を最少とするために、厚さは薄い方が望ましい。 (Semiconductor device side holder)
As shown in FIGS. 1 and 2, the semiconductor device side holder 13 is the holder located on the semiconductor device side among the holders 14 (the high frequency substrate side holder 12 and the semiconductor device side holder 13) that fix the position of the probe 1. be. The semiconductor-device-side holder 13 is placed at a certain distance from the high-frequency-board-side holder 12 in order to facilitate appropriate impedance matching. For example, the high-frequency board-side holder 12 and the semiconductor device-side holder 13 are fixed with a plate 15 interposed therebetween, which has a square-shaped shape when viewed from above. , the space 16 is configured to maintain a constant spatial distance. This semiconductor device side holder 13 may also be made of a resin material selected in consideration of workability, insulation, dielectric constant, etc., like the high frequency substrate side holder 12 . For example, from the standpoint of workability, resins with good processability such as polyester resins can be used, and from the standpoint of low dielectric constant, resins such as fluororesin materials can be used, and the effect on impedance can be reduced. . A small thickness is also desirable to minimize reflective properties.

半導体デバイス側ホルダー１３にも、例えば図３に示すように、プローブ１を挿通させるためのプローブ穴２２と、光信号を送受信させるための穴２０とが少なくとも設けられている。この半導体デバイス側ホルダー１３では、図２及び図３に示すように、穴２０への切り欠き２１が設けられている。切り欠き２１は、半導体デバイス上の目印５３，５４と最も近い位置に配置される半導体デバイス側ホルダー１３に、その目印５３，５４と対応するように設ける。こうすることで、目視確認も容易であるし、撮像装置（カメラ）４０の焦点を最も合わせやすく、正確な位置決めを可能とするのに最も有効である。 The semiconductor device holder 13 also has at least a probe hole 22 for inserting the probe 1 and a hole 20 for transmitting and receiving optical signals, as shown in FIG. 3, for example. As shown in FIGS. 2 and 3, the semiconductor device side holder 13 is provided with a notch 21 corresponding to the hole 20 . The notch 21 is provided in the semiconductor device side holder 13 arranged at the position closest to the marks 53, 54 on the semiconductor device so as to correspond to the marks 53, 54 thereof. This facilitates visual confirmation, makes it easier to focus the imaging device (camera) 40, and is most effective in enabling accurate positioning.

半導体デバイス側ホルダー１３に設けられた穴２０の大きさは、高周波基板１１及び高周波基板側ホルダー１２に設けられた穴よりも小さい。こうすることにより、高周波基板側から、半導体デバイス側ホルダー１３に設けられた切り欠き２１を目視や撮像装置４０で観察し易くなる。 The size of the hole 20 provided in the semiconductor device side holder 13 is smaller than the holes provided in the high frequency substrate 11 and the high frequency substrate side holder 12 . By doing so, it becomes easier to observe the notch 21 provided in the semiconductor device side holder 13 visually or with the imaging device 40 from the high frequency substrate side.

半導体デバイス側ホルダー１３は、検査治具１０に組み込む際に必要な機械的強度が必要であるが、その機械的強度を確保するために、半導体デバイス側ホルダー１３の厚さを一定の厚さ（１．１５ｍｍ以上）とすることが望ましい。しかし、その厚さが厚くなり過ぎると、高周波基板側の撮像装置（カメラ）４０から半導体デバイス側ホルダー１３の切り欠き２１と半導体デバイス上の目印５３，５４とを撮像する場合、半導体デバイス側ホルダー１３の高周波基板側の面と半導体デバイス上の目印５３，５４との距離が大きくなってしまうので、焦点を双方同時に合わせることができない。そのため、半導体デバイス側ホルダー１３の高周波基板側の面を薄くするための掘り込み部１８を設けることが好ましい。この堀り込み部１８により、前記した距離を短くすることができ、焦点を合わせ易くすることができる。また、半導体デバイス５０をはめ込むための半導体デバイス側の面にも掘り込み部１７を必要に応じて設けてもよく、中央部分の厚さをさらに薄くすることが可能である。 The semiconductor-device-side holder 13 must have the mechanical strength required when it is incorporated into the inspection jig 10. In order to secure the mechanical strength, the thickness of the semiconductor-device-side holder 13 is set to a constant thickness ( 1.15 mm or more). However, if the thickness is too thick, when the notch 21 of the semiconductor device side holder 13 and the marks 53 and 54 on the semiconductor device are imaged from the imaging device (camera) 40 on the high frequency board side, the semiconductor device side holder Since the distance between the high-frequency substrate side surface of 13 and the marks 53 and 54 on the semiconductor device becomes large, both cannot be focused at the same time. Therefore, it is preferable to provide a recessed portion 18 for thinning the surface of the semiconductor device side holder 13 on the high frequency substrate side. The recessed portion 18 makes it possible to shorten the above-described distance and facilitate focusing. Further, if necessary, a recessed portion 17 may also be provided on the surface on the semiconductor device side for fitting the semiconductor device 50, and it is possible to further reduce the thickness of the central portion.

（プローブ）
プローブ１は、図１及び図２に示すように、半導体デバイス５０の電気特性の検査に適用され、半導体デバイス５０の電気特性を検査する電気信号電極５１に位置決めされたうえで接触し、電気特性を検査する。プローブ１は、既述したように、ホルダー１４（高周波基板側ホルダー１２と半導体デバイス側ホルダー１３）で保持されている。 (probe)
As shown in FIGS. 1 and 2, the probe 1 is applied to inspect the electrical characteristics of the semiconductor device 50 and is positioned and brought into contact with the electrical signal electrode 51 for inspecting the electrical characteristics of the semiconductor device 50 to inspect the electrical characteristics. to inspect. The probe 1 is held by the holder 14 (the high frequency substrate side holder 12 and the semiconductor device side holder 13), as described above.

プローブは、信号用プローブと、ＧＮＤ用プローブとを含む。信号用プローブ１は、半導体デバイス５０の電気信号電極５１と高周波基板１１の接触電極６１とに接触する。一方、ＧＮＤ用プローブ１は、半導体デバイス５０のＧＮＤ電極と高周波基板１１のＧＮＤ用電極とに接触する。なお、このＧＮＤ用プローブが接触する高周波基板１１のＧＮＤ用電極は、ビアを通じて基板裏面のＧＮＤ層６５に接続されている。 The probes include signal probes and GND probes. The signal probe 1 contacts the electric signal electrode 51 of the semiconductor device 50 and the contact electrode 61 of the high frequency substrate 11 . On the other hand, the GND probe 1 contacts the GND electrode of the semiconductor device 50 and the GND electrode of the high frequency substrate 11 . The GND electrode of the high-frequency substrate 11 with which the GND probe contacts is connected to the GND layer 65 on the rear surface of the substrate through vias.

プローブ１は、高周波基板１１と半導体デバイス５０とを電気的に接続する。高周波基板１１の回路パターンとＧＮＤ層との距離が決められているので、インピーダンス整合させるためには、プローブ１の太さが制限される。例えば、高周波基板１１の回路パターンのピッチが２５０μｍの場合は、プローブ１の直径は９０～１２０μｍ程度であることが好ましい。また、半導体デバイス５０が発信する例えば２５Ｇｂｐｓ（１２．５ＧＨｚ）程度の信号で共振しないように、プローブ１の長さも５ｍｍ以下に制限されることが好ましい。 The probe 1 electrically connects the high frequency substrate 11 and the semiconductor device 50 . Since the distance between the circuit pattern of the high-frequency substrate 11 and the GND layer is determined, the thickness of the probe 1 is limited for impedance matching. For example, when the pitch of the circuit pattern of the high-frequency substrate 11 is 250 μm, the diameter of the probe 1 is preferably about 90-120 μm. Also, the length of the probe 1 is preferably limited to 5 mm or less so as not to resonate with a signal of about 25 Gbps (12.5 GHz) emitted by the semiconductor device 50 .

プローブ１の構造（図示しない）は特に限定されないが、プローブ金属部とプローブ胴体部とで構成され、プローブ金属部のうち、一方のプローブ先端は半導体デバイス５０の電気信号電極５１に接触し、他方のプローブ後端は高周波基板１１の接触電極６１に接触又は接合している。なお、プローブ金属部は、そのたわみを利用して電気信号電極５１に接触する単線型プローブであってもよいし、中間にスプリング等の弾性部材を介してスプリング等の弾力で両方又は一方の電極に接触する複合型プローブであってもよい。単線型プローブの場合は、プローブ胴体部には絶縁層が設けられていることが好ましい。複合型プローブの場合は、プローブ胴体部は導電性又は絶縁性のスリーブで構成され、そのスリーブ内に、先端側プローブ、スプリング等の弾性部材、後端側プローブがその順で配置されている。 The structure of the probe 1 (not shown) is not particularly limited, but it is composed of a probe metal part and a probe body part, one of the probe metal parts contacts the electric signal electrode 51 of the semiconductor device 50, and the other probe tip contacts the electric signal electrode 51 of the semiconductor device 50. The rear end of the probe is in contact with or joined to the contact electrode 61 of the high frequency substrate 11 . The probe metal portion may be a single-wire probe that contacts the electric signal electrode 51 by utilizing its deflection, or may be a single-wire probe that contacts the electric signal electrode 51 by using an elastic member such as a spring in the middle, and the elastic member such as a spring is used to move both or one of the electrodes. It may be a composite probe that contacts the . In the case of a single-wire probe, it is preferable that the probe body be provided with an insulating layer. In the case of a composite probe, the probe body is composed of a conductive or insulating sleeve, in which the tip side probe, an elastic member such as a spring, and the rear side probe are arranged in that order.

（検査方法）
検査治具１０で行う検査方法は、図１及び図２に示すように、高周波基板側に撮像装置４０を配置し、その撮像装置４０で得た画像を見ながら、半導体デバイス上の目印（電極５４及び／又は回路パターン５３）と、半導体デバイス側ホルダー１３に少なくとも設けられた切り欠き２１との位置合わせを行い、その位置合わせにより、半導体デバイス上の電極５１とプローブ１とを位置合わせする。位置合わせされたプローブ１は、半導体デバイス５０の電気特性を検査する電極５１に接触して半導体デバイス５０の電気特性を正確に検査する。 (Inspection method)
As shown in FIGS. 1 and 2, the inspection method performed by the inspection jig 10 is to place an imaging device 40 on the side of the high-frequency substrate, and while viewing the image obtained by the imaging device 40, mark (electrode) on the semiconductor device. 54 and/or the circuit pattern 53) are aligned with at least the notch 21 provided in the semiconductor device side holder 13, and the electrode 51 on the semiconductor device and the probe 1 are aligned by this alignment. The aligned probes 1 contact the electrodes 51 for testing the electrical properties of the semiconductor device 50 to accurately test the electrical properties of the semiconductor device 50 .

なお、撮像装置４０は特に限定されず、ＣＣＤカメラ等を用いることができる。位置決めのための微調整手段も特に限定されず、ＸＹＺθ方向に駆動するステージ等を自動又は手動で動作させることにより行うことができる。なお、微調整手段は、当該分野又は関連分野で通常行われる手段であるので、本願ではその説明を省略する。 Note that the imaging device 40 is not particularly limited, and a CCD camera or the like can be used. Fine adjustment means for positioning is also not particularly limited, and can be performed by automatically or manually operating a stage or the like that is driven in the XYZθ directions. Note that the fine adjustment means is a means commonly used in the relevant field or related fields, so the description thereof will be omitted in the present application.

以上説明したように、本発明は、検査時において、プローブ１を構成する各接触ピン２Ａ，２Ｂの一方又は両方が可動して、各接触ピン２Ａ，２Ｂが電極（半導体デバイスの電気信号電極５１及び高周波基板１１の接触電極６１）に接触する。本発明では、高周波基板１１について、上記Ａ領域とＢ領域、さらにはＣ領域を設けることにより、高周波基板内での信号の減衰を極力抑えることができ、Ｉ／Ｏ変換の機能を持ち、１０ＧＨｚ以上の信号を送受信し、２５０μｍ以下の狭ピッチ電極を備えた半導体デバイス等を検査するための好ましい検査治具を提供できる。 As described above, according to the present invention, during inspection, one or both of the contact pins 2A and 2B constituting the probe 1 are movable so that the contact pins 2A and 2B become electrodes (the electric signal electrodes 51 of the semiconductor device). and the contact electrode 61) of the high-frequency substrate 11). In the present invention, the high-frequency substrate 11 is provided with the A region, the B region, and the C region, so that signal attenuation in the high-frequency substrate can be suppressed as much as possible. By transmitting and receiving the above signals, it is possible to provide a preferable inspection jig for inspecting a semiconductor device or the like having narrow-pitch electrodes of 250 μm or less.

１ プローブ
１０ 検査治具
１１ 高周波基板
１２ 高周波基板側ホルダー
１３ 半導体デバイス側ホルダー
１４ ホルダー
１５ プレート
１６ 空間
１７ 半導体デバイス側の掘り込み部
１８ 高周波基板側ホルダー側の掘り込み部
２０ 穴
２１ 切り欠き
２２ プローブ穴
３０ 信号出力端子部材
４０ 撮像装置（カメラ）
５０ 半導体デバイス
５１ プローブが接触する電気信号電極
５２ 受光素子（光学素子）
５３ 目印（回路パターン）
５４ 目印（電極）
５５ 基材
６０ 高周波基板の回路パターン
６１ 接触電極
６２，６２ａ，６２ｂ １対の信号導体
６３ 信号出力端子
６４ 表面のグランド（ＧＮＤ）導体
６５ 裏面のグランド（ＧＮＤ）層
Ａ 接触電極と同じピッチで１対の信号導体を平行に配線している差動伝送領域
Ａ１ １対の信号導体同士は同じピッチであり、隣の１対の信号導体とも同じ間隔としている領域
接触電極と同じピッチで１対の信号導体を平行に配線している領域
Ａ２ １対の信号導体同士は同じピッチであるが、隣の１対の信号導体との間を拡大している領域
Ｂ 信号導体の導体幅を拡大している領域
Ｃ 信号出力端子に向けて配線する領域（グランド導体配置領域）
REFERENCE SIGNS LIST 1 probe 10 inspection jig 11 high frequency substrate 12 high frequency substrate side holder 13 semiconductor device side holder 14 holder 15 plate 16 space 17 semiconductor device side dug portion 18 high frequency substrate side holder side dug portion 20 hole 21 notch 22 probe Hole 30 Signal output terminal member 40 Imaging device (camera)
50 semiconductor device 51 electrical signal electrode with which probe contacts 52 light receiving element (optical element)
53 Mark (circuit pattern)
54 mark (electrode)
55 base material 60 circuit pattern of high frequency board 61 contact electrode 62, 62a, 62b pair of signal conductors 63 signal output terminal 64 surface ground (GND) conductor 65 back surface ground (GND) layer A 1 at the same pitch as the contact electrode Differential transmission area where a pair of signal conductors are wired in parallel Area where signal conductors are wired in parallel A2 A pair of signal conductors have the same pitch, but an area between an adjacent pair of signal conductors is enlarged Area B The conductor width of the signal conductor is enlarged area C Area for wiring toward the signal output terminal (ground conductor placement area)

Claims (4)

半導体デバイスの電気特性の検査に使用される検査治具であって、
前記半導体デバイスの電気信号電極と対応する位置に設けられる複数のプローブと、前記プローブに接触する接触電極を有するインピーダンス整合された高周波基板と、前記電気信号電極と前記接触電極とを電気的に接続する位置に前記プローブを固定するホルダーとを備え、
前記高周波基板は、一方の面にグランド層が設けられ、他方の面に回路パターンが設けられ、前記回路パターンは、前記プローブと接触する前記接触電極付近のＡ領域では１対の信号導体を複数平行に配線しているがグランド導体は配置していない差動伝送領域と、前記Ａ領域から離れたＢ領域では前記信号導体の導体幅を拡大しているがグランド導体は配置していないシングルエンド伝送領域と、さらに前記信号導体を信号出力端子に向けて配線するＣ領域では前記信号導体にグランド導体を沿わせたシングルエンド伝送領域とを有する、ことを特徴とする半導体デバイスの検査治具。 An inspection jig used for inspecting electrical characteristics of a semiconductor device,
a plurality of probes provided at positions corresponding to the electrical signal electrodes of the semiconductor device; an impedance-matched high-frequency substrate having contact electrodes in contact with the probes; and electrically connecting the electrical signal electrodes and the contact electrodes. and a holder for fixing the probe at a position where
The high-frequency substrate has a ground layer on one surface and a circuit pattern on the other surface. In a differential transmission region in which the ground conductor is not arranged but wired in parallel, and in a region B apart from the region A, the conductor width of the signal conductor is expanded but the ground conductor is not arranged in a single transmission region. An inspection tool for a semiconductor device, comprising: an end transmission area ; and a single-end transmission area in which a ground conductor is laid along the signal conductor in an area C for wiring the signal conductor toward a signal output terminal. equipment. 前記シングルエンド伝送領域の導体幅が、前記差動伝送領域の導体幅よりも大きい、請求項１に記載の半導体デバイスの検査治具。 2. The jig for inspecting semiconductor devices according to claim 1, wherein the conductor width of said single-ended transmission region is larger than the conductor width of said differential transmission region. 前記Ａ領域は、前記接触電極側の領域であって、前記１対の信号導体同士が同じピッチであり、隣の１対の信号導体とも同じ間隔としているＡ１領域と、前記Ｂ領域側の領域であって、前記１対の信号導体同士は同じピッチであるが、隣の１対の信号導体との間を拡大しているＡ２領域とを有する、請求項１又は２に記載の半導体デバイスの検査治具。 The A area is an area on the side of the contact electrode, and the A1 area in which the pair of signal conductors have the same pitch and the same spacing between the adjacent pair of signal conductors, and the area on the B area side. 3. The semiconductor device of claim 1 or 2, wherein the pair of signal conductors have the same pitch but an A2 region extending between the adjacent pair of signal conductors. inspection jig. 半導体デバイスの電気特性の検査に使用される検査治具であって、
前記半導体デバイスの電気信号電極と対応する位置に設けられる複数のプローブと、前記プローブに接触する接触電極を有するインピーダンス整合された高周波基板と、前記電気信号電極と前記接触電極とを電気的に接続する位置に前記プローブを固定するホルダーとを備え、
前記高周波基板は、一方の面にグランド層が設けられ、他方の面に回路パターンが設けられ、前記回路パターンは、前記プローブと接触する前記接触電極付近のＡ領域では１対の信号導体を複数平行に配線しているがグランド導体は配置していない差動伝送領域と、前記Ａ領域から離れたＢ領域では前記信号導体の導体幅を拡大しているがグランド導体は配置していないシングルエンド伝送領域と、さらに前記信号導体を信号出力端子に向けて配線するＣ領域では前記信号導体にグランド導体を沿わせたシングルエンド伝送領域とを有し、
前記半導体デバイスは受光素子を有し、前記ホルダーは前記高周波基板側に設置されて前記プローブの位置を固定する高周波基板側ホルダーと、前記半導体デバイス側に設置されて前記プローブの位置を固定する半導体デバイス側ホルダーとを備え、前記高周波基板、前記高周波基板側ホルダー及び前記半導体デバイス側ホルダーには、それぞれ、前記受光素子に光を到達させるための穴が設けられており、少なくとも前記半導体デバイス側ホルダーに設けられた穴には、前記半導体デバイスが有する電極及び／又は回路パターン等の目印に対応した切り欠きを有する、ことを特徴とする半導体デバイスの検査治具。
An inspection jig used for inspecting electrical characteristics of a semiconductor device,
a plurality of probes provided at positions corresponding to the electrical signal electrodes of the semiconductor device; an impedance-matched high-frequency substrate having contact electrodes in contact with the probes; and electrically connecting the electrical signal electrodes and the contact electrodes. and a holder for fixing the probe at a position where
The high-frequency substrate has a ground layer on one surface and a circuit pattern on the other surface. In a differential transmission region in which the ground conductor is not arranged but wired in parallel, and in a region B apart from the region A, the conductor width of the signal conductor is expanded but the ground conductor is not arranged in a single transmission region. an end transmission region , and a single end transmission region in which a ground conductor is laid along the signal conductor in a C region in which the signal conductor is wired toward the signal output terminal,
The semiconductor device has a light-receiving element, and the holder includes a high-frequency substrate-side holder installed on the high-frequency substrate side to fix the position of the probe, and a semiconductor device installed on the semiconductor device side to fix the position of the probe. and a device-side holder, wherein the high-frequency substrate, the high-frequency substrate-side holder, and the semiconductor device-side holder are each provided with a hole for allowing light to reach the light receiving element, and at least the semiconductor device-side holder. A jig for inspecting a semiconductor device, wherein the hole provided in the semiconductor device has a notch corresponding to a mark such as an electrode and/or a circuit pattern of the semiconductor device.

Images