JP7270545B2 - Transport of sampled signals over multiple electromagnetic paths - Google Patents

Description

本願の発明の名称は、適応圧縮を組み込んだメディアインターフェースである。 The title of the present invention is Media Interface Incorporating Adaptive Compression.

メディア信号通信
本願の技術分野は、メディア信号、すなわち最終的には人間の知覚に向けたサンプリングされた信号の通信である。詳細には、本願の主題は、適応圧縮メディアトランスポートを備えた任意のメディアインターフェースを実施することである。 Media Signal Communication The technical field of the present application is the communication of media signals, ie sampled signals ultimately towards human perception. Specifically, the subject of this application is to implement any media interface with adaptive compressed media transport.

通信の物理的基礎
電磁伝播経路（ＥＭ経路）
電磁伝播経路（ＥＭ経路）は、送信端末から受信端末まで物理空間を亘る信号としての物理エネルギーの迅速な伝播を可能にする。メディア信号通信のためのＥＭ経路は、一般に、以下の３つの種類、すなわち配線ペア（ケーブル）、自由空間（無線）、および光導波路（ファイバ）のうちの１つで利用可能である。 Physical Fundamentals of Communication Electromagnetic Propagation Paths (EM Paths)
Electromagnetic propagation paths (EM paths) allow rapid propagation of physical energy as signals across physical space from a transmitting terminal to a receiving terminal. EM paths for media signal communication are generally available in one of three types: wire pairs (cables), free space (wireless), and optical waveguides (fibers).

様々な種類のＥＭ経路が、集積回路パッケージ内からカメラもしくは電話機のシャーシ内まで、機器を装着する人の身体の周囲の空間まで、人々を囲む構築された環境内（室内もしくは車両内などの）まで、または建物全体に亘って、もしくはキャンパスに亘って、異種の空間構成をその範囲に含む。一部のＥＭ経路は、数十ｋｍを超える距離に亘ってメディア信号を伝え、したがって、遠隔通信を可能にする。 Various types of EM pathways exist within the built environment surrounding people (such as indoors or in vehicles), from within the integrated circuit package to within the camera or phone chassis, to the space around the body of the person wearing the device. up to, or across a building, or across a campus, encompassing heterogeneous spatial configurations. Some EM paths carry media signals over distances in excess of tens of kilometers, thus enabling telecommunications.

電磁信号（ＥＭ信号）
本願の目的において、電磁信号（ＥＭ信号）は、振幅が時とともに変化する電磁エネルギーとして表される変量である。ＥＭ信号は、ＥＭ経路を通って送信機端末から受信機端末まで伝播する。 Electromagnetic signal (EM signal)
For the purposes of this application, an electromagnetic signal (EM signal) is a variable expressed as electromagnetic energy whose amplitude varies with time. An EM signal propagates from a transmitter terminal to a receiver terminal through an EM path.

ＥＭ信号は、以下の２つの次元のそれぞれにおいて独立に、連続的であると特徴付けられ、または離散的であると特徴付けられることが可能である： An EM signal can be characterized as continuous or discrete in each of the following two dimensions independently:

・時間 ·time

〇連続的：変量に割り当てられている引き続く値の間の時間は、時間を測定することが可能な分解能にて限定される o continuous: the time between successive values assigned to a variable is limited by the resolution with which time can be measured

〇離散的（「サンプリングされた」）：変量に割り当てられている引き続く値の間の時間は、所定であり、平均サンプリング間隔の逆数がＥＭ信号の「サンプリングレート」である。 o Discrete ("sampled"): The time between successive values assigned to a variable is predetermined, and the reciprocal of the average sampling interval is the EM signal's "sampling rate".

・振幅 ·amplitude

〇連続的：ＥＭ信号値の可能な振幅の数値は、エネルギーを測定することが可能な分解能にて限定される。 o Continuous: The number of possible amplitudes of the EM signal value is limited by the resolution with which the energy can be measured.

〇離散的（「量子化された」）：ＥＭ信号値の可能な振幅の数値は、所定である。可能な異なる振幅の数値の２を底とする対数が、量子化されたＥＭ信号の「ビット数」である。 o Discrete ("quantized"): The number of possible amplitudes of the EM signal values is predetermined. The base 2 logarithm of the number of possible different amplitudes is the "number of bits" of the quantized EM signal.

これらの属性の４つの組合せが存在し、したがって、以下の別々の４つのタイプのＥＭ信号が存在する。 There are four combinations of these attributes, and thus four separate types of EM signals:

・「アナログ」信号は、連続的時間で連続的振幅なＥＭ信号である。 • An "analog" signal is an EM signal that is continuous in time and continuous in amplitude.

・「デジタル」信号は、離散的時間で離散的振幅なＥＭ信号である。 • A "digital" signal is an EM signal that is discrete in time and discrete in amplitude.

・「脈動」信号は、離散的時間で連続的振幅なＥＭ信号である。「脈動」という用語の通例とは異なる意味は、本願における明確さのために流用される。脈動信号は、ときとして、当業者によって「サンプリングされたアナログ信号」と呼ばれている。 • A "pulsating" signal is an EM signal that is discrete in time and continuous in amplitude. The non-conventional meaning of the term "pulsation" is used for the sake of clarity in this application. A pulsatile signal is sometimes referred to as a "sampled analog signal" by those skilled in the art.

・「ニューロン」信号は、連続的時間で離散的振幅なＥＭ信号である。これは、必ずしも、「ニューロン」という語の通例の意味ではないが、本明細書における分類方法における第４属性として適切である。ニューロン信号は、本願の範囲を外れている。 • A "neuron" signal is an EM signal of continuous time and discrete amplitude. This is not necessarily the customary meaning of the word "neuron", but is appropriate as the fourth attribute in the classification method herein. Neuronal signals are outside the scope of this application.

ＥＭ信号の僅かな物理的部分は、ＥＭ経路を伝送される間、送信機端末と受信機端末との間で伝送の途中にある。単一の瞬間においてＥＭ経路を通過する伝送の途中にあることが可能な情報の最大量は、分子が、送信機と受信機との間を移動する物理的距離に依存し、かつ分母が光の速度と同程度に大きいことが可能な数である。 A small physical portion of the EM signal is in transit between the transmitter and receiver terminals while traveling the EM path. The maximum amount of information that can be in transit across the EM path at a single instant depends on the physical distance that the numerator travels between the transmitter and receiver, and the denominator is the light is a number that can be as large as the speed of

不完全なＥＭ経路
減衰のような現象、インピーダンス不整合に起因する反射、および作用する侵害信号に起因して、すべてのＥＭ経路は、受信端末にて行われるＥＭ信号の測定が、対応する送信端末装置にて提供されるレベルとはある程度、確実に異なるという意味で、そのＥＭ経路を通って伝播するＥＭ信号を劣化させる。したがって、すべてのＥＭ経路は、不完全な電磁伝播経路である。したがって、受信端末にて行われる測定は、ＥＭ経路を通じて受信端末とペアにされた送信端末に提供される対応するレベルに対して常に誤差を被る。任意の所与のＥＭ経路の品質は、送信機にて提供されるレベルに対するＥＭ経路を通る伝送後に、受信端末にて測定されたレベルの比較にて特徴付けられる。 Imperfect EM Paths Due to phenomena such as attenuation, reflections due to impedance mismatches, and interfering signals acting on all EM paths, measurements of the EM signal made at the receiving terminal are It degrades the EM signal propagating through that EM path in the sense that it is certainly different to some degree from the level provided at the terminal equipment. Therefore, all EM paths are imperfect electromagnetic propagation paths. Measurements made at the receiving terminal are therefore always subject to error relative to the corresponding levels provided to the transmitting terminal paired with the receiving terminal through the EM path. The quality of any given EM path is characterized by a comparison of the level measured at the receiving terminal after transmission through the EM path to the level provided at the transmitter.

実施形態として、ケーブルが、本明細書において最も頻繁に言及されるＥＭ経路である。しかし、説明され、主張される原理、方法および装置は、すべてのＥＭ経路に同様に適用される。 As an embodiment, cables are the EM pathways most frequently referred to herein. However, the principles, methods and apparatus described and claimed apply equally to all EM pathways.

メディア信号
メディア信号は、特別なタイプのＥＭ信号である。メディア信号は、順序付けられた一連のサンプルである。メディア信号は、物理測定デバイス、例えば画像センサ、またはビデオエンジン、例えばグラフィックスプロセッサにて生成されてよい。また、画像ディスプレイマトリックスまたはビデオディスプレイマトリックスに対する入力もメディア信号である。 Media Signals Media signals are a special type of EM signal. A media signal is an ordered series of samples. A media signal may be generated by a physical measurement device, such as an image sensor, or a video engine, such as a graphics processor. Inputs to an image display matrix or a video display matrix are also media signals.

ビデオ信号は、重要なクラスのメディア信号である。実施形態として、メディア信号は、本明細書において適宜、ビデオ信号と見なされる。ビデオ信号の多くの代替の電子フォーマットが存在する。ビデオは、色値の２次元アレイをそれぞれが順に記述する、画像の順序付けられたシーケンスからなる。色値は、多様な色空間にて表されてよく、各フレームの分解能、およびフレームレートは、すべて異なる。ほとんどのビデオ信号は、色値の１次元リスト、すなわち順序付けられた一連のサンプルとして表されることが可能である。これらのサンプルは、デジタルビデオシステムにおいて量子化され、かつこれらのサンプルは、脈動（サンプリングされたアナログ）ビデオシステムにおいて連続的である。 Video signals are an important class of media signals. As an embodiment, media signals are arbitrarily referred to herein as video signals. Many alternative electronic formats for video signals exist. A video consists of an ordered sequence of images, each describing in turn a two-dimensional array of color values. Color values may be represented in a variety of color spaces, each with a different resolution and frame rate. Most video signals can be represented as a one-dimensional list of color values, an ordered series of samples. These samples are quantized in digital video systems, and these samples are continuous in pulsating (sampled analog) video systems.

メディア信号スニペット
メディア信号スニペットは、メディア信号の順序付けられた一連のサンプルからの有限の連続的なサブシリーズである。メディアスニペットの例は、静止画像（例えばＪＰＧ、ＢＭＰ）と、動画（例えばＭＰ４、ＡＶＩ）とを含む。ビデオカメラなどのメディア信号ソースは、メディア信号スニペットより任意に長いが、有限のシーケンスを生成する。 Media Signal Snippets A media signal snippet is a finite contiguous sub-series from an ordered series of samples of a media signal. Examples of media snippets include still images (eg JPG, BMP) and moving images (eg MP4, AVI). Media signal sources such as video cameras produce arbitrarily longer but finite sequences of media signal snippets.

メディア信号スニペットの物理的基礎
メディア信号スニペットは、時空間的広がりが有限であるが、無制限である物理的対象として存在する。 Physical Basis of Media Signal Snippets Media signal snippets exist as physical objects of finite but unlimited spatio-temporal extent.

メディアスニペットの物理的な実施形態の一般例は、画像センサの場合、および動的コンピュータメモリのコンテンツの場合のように、キャパシタのアレイの両端の電圧、紙の上のインク、または直接ＬＥＤディスプレイの場合のようにダイオードのアレイを通過して流れる電流を含む。また、メディア信号スニペットは、自由空間を移動する波形として実現されてもよい。 Common examples of physical embodiments of media snippets are the voltage across an array of capacitors, ink on paper, or directly on an LED display, as in the case of image sensors and the content of dynamic computer memory. Including current flowing through an array of diodes as in the case. Media signal snippets may also be implemented as waveforms traveling in free space.

メディア信号スニペットの物理的な実施形態は、任意に小さい、または大きい量の時間および空間に亘ってよい。前段でリストアップされるメディア信号スニペットの実施形態の種類のそれぞれは、空間的にコンパクトであること、および長い間隔に亘って持続することが可能である。 The physical embodiment of the media signal snippet may span arbitrarily small or large amounts of time and space. Each of the media signal snippet embodiment types listed above are capable of being spatially compact and persisting over long intervals.

メディア信号スニペットの最も馴染みのある物理的な実施形態は、空間的にコンパクトである。画像は、特に重要な種類のメディア信号スニペットであり、画像に関する馴染みの所定の実施形態の例は、カメラの画像センサにおけるキャパシタにて保持されるセット電圧、直接ＬＥＤディスプレイのＬＥＤアレイに供給されるエミッタ駆動電力のセット、および電子装置のフレームバッファメモリにて画像を表すビットのセットを含む。 The most familiar physical embodiment of media signal snippets is spatially compact. Images are a particularly important class of media signal snippets, and a familiar example of a given embodiment for images is a set voltage held on a capacitor in the camera's image sensor, directly fed to the LED array of the LED display. It contains a set of emitter drive powers and a set of bits representing the image in the frame buffer memory of the electronic device.

メディア信号通信
メディア信号通信要件
メディア信号通信は、電磁伝播を通じて１つの場所から別の場所に至る物理的な実施形態の間の１または複数の入力メディア信号からのサンプルのセットを繰り返し変換する物理的なプロセスである。 Media Signaling Media Signaling Requirements Media signaling is a physical medium that repeatedly transforms a set of samples from one or more input media signals between physical embodiments from one place to another through electromagnetic propagation. process.

メディア信号通信システムは、メディア信号生成デバイス（「ソース」）と、１または複数のＥＭ経路の端から端までの電磁伝播を通じてエネルギーを交換するメディア信号消費デバイス（「シンク」）とからなる。エネルギーのほとんどは、入力メディア信号を表すＥＭ信号をソースからシンクまで伝送することに割り当てられる。エネルギーの比較的余り多くないさらなる量が、ソースとシンクとの間で制御情報およびステータス情報を伝送することに割り当てられる。本明細書における明確さのため、ソースは、メディア信号通信の方向に関してシンクの「上流」または「上り坂」にあると見なされる。 A media signal communication system consists of media signal producing devices (“sources”) and media signal consuming devices (“sinks”) that exchange energy through electromagnetic propagation across one or more EM paths. Most of the energy is allocated to transmitting the EM signal representing the input media signal from the source to the sink. A relatively modest additional amount of energy is allocated to transmitting control and status information between the source and sink. For the sake of clarity herein, a source is considered to be "upstream" or "uphill" from a sink with respect to the direction of media signal communication.

ソースは、１または複数の入力メディア信号スニペットを、関連するＥＭ経路に提供される１または複数のＥＭ信号の間隔に入るように繰り返し変換することによって、１または複数の入力メディア信号を変換する。 A source transforms one or more input media signals by repeatedly transforming one or more input media signal snippets into intervals of one or more EM signals provided to the associated EM path.

シンクは、関連するＥＭ経路の端から端まで伝送された１または複数のＥＭ信号の間隔から１または複数の出力メディア信号スニペットを繰り返し再構築することによって、１または複数の出力メディア信号を再構築する。 A sink reconstructs one or more output media signals by repeatedly reconstructing one or more output media signal snippets from intervals of one or more EM signals transmitted across associated EM paths. do.

メディア信号通信品質および人間の知覚
メディア通信に関する１つの成功の尺度が、出力信号が入力信号の適切な表現である度合である。何が適切か、またはこの場合、適合度を定義するかは、応用例の間で幅広く多様である。ビデオ通信に関して、画像センサおよびディスプレイの本来備わっている誤差特性は、例えば、以下の範囲の例に亘る画像品質要件の範囲を許す。すなわち、
i） すべての画像におけるすべての色値のすべてのビットが正しい（欠陥のない高解像度のディスプレイおよび画像センサを製造することは難易度が高い）
ii） ある分布を有するいくつかの「不良な」ピクセルが存在する
iii） 「見分けることができる人は存在しない」（例えば、４：２：２圧縮）
iv） 「指摘されると何か見える」（例えば、軽いノイズ）
v） 明らかな不具合（例えば、離散コサイン変換障害から生じるブロックアーチファクト）
vi） 何も表示されない画面（ビデオ信号がまったく通信されない、いずれかのアプリケーションに関して許容可能でない） Media Signal Communication Quality and Human Perception One measure of success for media communication is the degree to which the output signal is a good representation of the input signal. What is appropriate, or in this case defining goodness of fit, varies widely between applications. For video communications, the inherent error characteristics of image sensors and displays allow a range of image quality requirements, for example, over the following range of examples. i.e.
i) Every bit of every color value in every image is correct (manufacturing defect-free high resolution displays and image sensors is challenging)
ii) There are some 'bad' pixels with some distribution
iii) "no one can tell" (e.g. 4:2:2 compression)
iv) "I see something when pointed out" (e.g. light noise)
v) Apparent glitches (e.g. blocking artifacts resulting from discrete cosine transform impairments)
vi) A blank screen (no video signal communicated at all, not acceptable for any application)

品質の定義に自由度が存在する場合、メディア信号通信に関する要件は、バイナリデータ通信に関する要件とははっきりと異なる。電子メールなどのバイナリデータを通信する場合、すべてのシンボルは、宛先において完全に再構築されると見込まれる。対照的に、出力メディア信号は、メディア通信がすべてのシンボルを正確に再構築しない場合でさえ、人間の知覚を含むいくつかの目的に適合している。例えば、非可逆圧縮が、高まるビデオ分解能でビットシリアルビデオトランスポート能力の実際的な限界を試すなかで、ビデオ通信に関して益々広く受け入れられている。 Given the freedom in defining quality, the requirements for media signal communication are distinctly different from those for binary data communication. When communicating binary data such as e-mail, all symbols are expected to be completely reconstructed at the destination. In contrast, the output media signal is suitable for several purposes, including human perception, even if the media communication does not reconstruct all symbols exactly. For example, lossy compression is becoming more and more widely accepted for video communications as it tests the practical limits of bit-serial video transport capabilities at increasing video resolutions.

本明細書にて開示する方法および装置の有用性は、ビデオ信号通信品質の人間の知覚が、再構築されたビデオ信号における個々の色値誤差の時空間的分布の統計、ならびに誤差の総計の大きさに依存するという所見に部分的に基づく。 The usefulness of the methods and apparatus disclosed herein demonstrates that the human perception of video signal communication quality is based on the statistics of the spatio-temporal distribution of individual color value errors in the reconstructed video signal, as well as the total error. Partly based on the observation that it is size dependent.

メディアトランスポート
メディアトランスポートは、単一のＥＭ経路上でシンク回路とペアにされたソース回路からなる。メディアトランスポート選択は、システムが、様々な工場から供給される既製の機器を購入する最終消費者にて組み立てられ、一部の事例において予測が困難で、かつ制約が困難なＥＭ経路を通じて互いに接続されるため、メディア機器のために重要な設計上、配慮すべき事項である。最終消費者は、相互運用性を見込むが、機器製造業者が、可能なすべてのレガシーＥＭ経路上で動作させることを予期することは難易度が高い。理想的なメディアトランスポートは、レガシーＥＭ経路の最も広い多様性に対応する。 Media Transport Media transport consists of a source circuit paired with a sink circuit on a single EM path. Media transport options are such that systems are assembled with end consumers purchasing off-the-shelf equipment supplied by various factories and connected together through EM pathways that are in some cases difficult to predict and constrain. Therefore, it is an important design consideration for media devices. End consumers anticipate interoperability, but it is difficult for equipment manufacturers to expect to operate on all possible legacy EM paths. An ideal media transport accommodates the widest variety of legacy EM pathways.

メディアインターフェース
当業者は、「インターフェース」という用語を多様な意味で用いる。本明細書における「メディアインターフェース」とは、一部の例において許容可能なＥＭ経路である、ソース機器に関する規格を指し、シンク機器に関し、メディア信号通信に関して。 Media Interface Those skilled in the art use the term "interface" in a variety of ways. As used herein, "media interface" refers to a standard for source equipment, which in some instances is an acceptable EM path, for sink equipment, and for media signal communication.

メディアインターフェースは、本明細書においてＰである、ある数のＥＭ経路を指定すること、ＰのメディアトランスポートソースをＰのメディアトランスポートシンクとペアにすることによって、メディアトランスポートに依拠する。また、メディアインターフェースは、制御／ステータス交換プロトコルも指定する。メディアインターフェースは、物理コネクタ特性およびＥＭ経路特性をさらに指定する。物理的制約および制御／ステータスプロトコルがどのようなものであれ、すべてのメディアインターフェースは、メディアトランスポートに依拠する。 A media interface relies on media transport by specifying a certain number of EM paths, here P, pairing P media transport sources with P media transport sinks. The media interface also specifies a control/status exchange protocol. The media interface further specifies physical connector properties and EM path properties. Whatever the physical constraints and control/status protocols, all media interfaces rely on media transport.

ビデオインターフェースは、特に重要なタイプのメディアインターフェースである。ビデオインターフェースの例は、ＨＤＭＩ（登録商標）（ＥＩＡ／ＣＥＡ－８６１）、ＤＶＩ、ＤｉｓｐｌａｙＰｏｒｔ、ＭＩＰＩ、ＵＳＢ、ＡＨＤ、様々なＩＰビデオインターフェース、およびその他多数を含む。 Video interfaces are a particularly important type of media interface. Examples of video interfaces include HDMI (EIA/CEA-861), DVI, DisplayPort, MIPI, USB, AHD, various IP video interfaces, and many others.

ビットシリアルメディアインターフェース
ほとんどのメディアトランスポートは、ビットシリアルの設計であり、したがって、ＥＭ経路は、１ビットずつ伝送する。いくつかのＥＭ経路上のいくつかのビットシリアルメディアトランスポートを一度に集約するメディアインターフェースは、それ自体、ビットシリアルメディアインターフェースである。物理レベルで、そのようなビットシリアルメディアトランスポートは、各サンプルを、ビットのそれぞれが正確に通信される数であるものと解釈する。 Bit-Serial Media Interface Most media transports are bit-serial in design, so the EM path transmits one bit at a time. A media interface that aggregates several bit-serial media transports over several EM paths at once is itself a bit-serial media interface. At the physical level, such bit-serial media transports interpret each sample to be exactly the number that each of the bits is being communicated.

ＥＭ経路を通じたＥＭ信号の伝播に関係する物理的な配慮すべき事項は、ビットが、任意の現実世界のＥＭ経路を通じて送信が可能なレートに制限を課す。したがって、すべてのビットシリアルメディアトランスポートは、メディアインターフェース規格における分解能およびフレームレートの限界につながるハード周波数限度を課す。 Physical considerations related to the propagation of EM signals through EM paths impose limits on the rate at which bits can be transmitted through any real-world EM path. Therefore, all bit-serial media transports impose hard frequency limits that lead to resolution and frame rate limits in media interface standards.

ビットシリアルビデオインターフェースの間で重要な差別化の要因となるのが、指定されるメディアトランスポートである。例えば、ＨＤＭＩおよびＤＶＩは、ＴＭＤＳを指定し、ＤｉｓｐｌａｙＰｏｒｔは、固定データレートパケットトランスポートを指定し、ＭＩＰＩのＤ－ＰＨＹ、Ｍ－ＰＨＹ、およびＣ－ＰＨＹは、それぞれビットシリアル通信を指定し、ＵＳＢは、１または複数のツイストペアデータケーブル上のビットシリアル差動シグナリングを指定し、ＡＨＤは、同軸ケーブル上で２チャネルＹ／Ｃ ＦＤＭＡを指定する一方、様々なＩＰビデオインターフェースは、様々なＥＭ経路上でイーサネット（登録商標）を指定するなどである。 A key differentiator among bit-serial video interfaces is the specified media transport. For example, HDMI and DVI specify TMDS, DisplayPort specifies constant data rate packet transport, MIPI D-PHY, M-PHY, and C-PHY each specify bit-serial communication, USB specifies bit-serial differential signaling over one or more twisted-pair data cables, AHD specifies two-channel Y/C FDMA over coaxial cable, while various IP video interfaces specify For example, specifying Ethernet (registered trademark) with .

メディアコンテンツ配信の留まるところを知らない市場需要に本来的に限定されたビットシリアルメディアトランスポートで対応することが、ＩＰビデオの開発につながった。ＩＰビデオは、通常、ビデオ圧縮に依拠する。ビデオ圧縮の目標は、毎秒のビット数で測定されるメディア信号の帯域幅を低減することである。圧縮アルゴリズムのそれぞれは、それぞれが正確に通信されなければならないビットのより小さいセットを有する各メディア信号スニペットを表す。 Addressing the insatiable market demand for media content delivery with the inherently limited bit-serial media transport has led to the development of IP video. IP video usually relies on video compression. The goal of video compression is to reduce the bandwidth of media signals measured in bits per second. Each compression algorithm represents each media signal snippet with a smaller set of bits that must be communicated correctly.

ＩＰビデオは、ビデオ信号スニペットが、元の入力ビデオ信号スニペットより少ないビットしか要求しない圧縮された表現に最初にアルゴリズムにより符号化され、圧縮された表現が、従来の（電子メール対応の）ネットワークリンクを通じてビットシリアルの様態でトランスポートされることが可能なようにする、あるクラスのビットシリアルメディアトランスポートである。圧縮された表現は、デジタル信号のままであるものの、もはやビデオ信号ではない。ＩＰビデオは、他のビットシリアルメディアトランスポートと同じ制約を受ける。 IP video is first algorithmically encoded into a compressed representation in which the video signal snippet requires fewer bits than the original input video signal snippet, and the compressed representation is transmitted over conventional (email-enabled) network links. It is a class of bit-serial media transport that allows it to be transported in a bit-serial fashion over. The compressed representation is no longer a video signal, although it remains a digital signal. IP video is subject to the same constraints as other bit-serial media transports.

ビデオ圧縮は、アルゴリズムに関して難易度が高く、このため、開発する費用が高くつく。ビデオ圧縮は、計算を多用し、このため、実施する費用が高くつく。ビデオ圧縮プロセスは、通信プロセスに潜時を追加する。 Video compression is algorithmically difficult and therefore expensive to develop. Video compression is computationally intensive and thus expensive to implement. The video compression process adds latency to the communication process.

さらに、再構築されたビデオの品質は、場合により、圧縮アーチファクトにて目に見えて損なわれる。ｏｂｊｅｃｔｉｏｒｒａＷＴｌｉｇＴｆ空間周波数アーチファクトの例は、大きいデジタルディスプレイ区域上に提示される段階的な勾配で現れる「輪郭」エッジ、および動きベースの圧縮アルゴリズムにおけるＤＣＴブロックのＤＣ成分において０．１％のオーダの非常に軽微な誤差から生じる「ブロッキング」アーチファクトを含む。 Moreover, the quality of the reconstructed video is sometimes visibly compromised by compression artifacts. Examples of objectiorraWTligTf spatial frequency artifacts are "contour" edges that appear in stepped gradients presented on large digital display areas, and very high amplitudes on the order of 0.1% in the DC component of DCT blocks in motion-based compression algorithms. Contains "blocking" artifacts resulting from minor errors.

ビットシリアルメディア通信の際立った特徴は、ＥＭ経路の電気特性が、要求されるビット通信レートを支えるのに不十分である場合、ビットシリアルメディア通信システムが、人間の観察者が気に障ると感じる再構築された出力信号におけるアーチファクトを生成し、または有用な出力信号を再構築する能力を全く失って、突如、障害を起こすことである。通信の完全な障害につながる周縁的な事例は、メディア信号の消費者に強い影響を及ぼし、ビットシリアルソリューションがそうであることが判明しているよりも回復力のあるメディアトランスポートの必要性につながっている。 A distinguishing feature of bit-serial media communication is that if the electrical properties of the EM path are insufficient to support the required bit communication rate, the bit-serial media communication system will be perceived as objectionable by a human observer. A sudden failure, producing artifacts in the reconstructed output signal, or the complete loss of the ability to reconstruct a useful output signal. A fringe case leading to complete failure of communication will have a strong impact on consumers of media signals and the need for more resilient media transport than bit-serial solutions have proven to be. linked.

サンプリングされた信号通信のためのＳＳＤＳ－ＣＤＭＡ
公知のビデオトランスポートの限界を免れた代替のビデオトランスポートを追求して、Ｒｏｂｅｒｔ Ｃ．Ｄｉｘｏｎ著、「Ｓｐｒｅａｄ Ｓｐｅｃｔｒｕｍ Ｓｙｓｔｅｍｓ ｗｉｔｈ Ｃｏｍｍｅｒｃｉａｌ Ａｐｐｌｉｃａｔｉｏｎｓ」、第３巻、Ｗｉｌｅｙ ＆ Ｓｏｎｓ、１９９４年において定義される拡散スペクトル直接シーケンス－符号分割多元接続（ＳＳＤＳ－ＣＤＭＡ）伝送システムが、参照により本明細書に組み込まれている。 SSDS-CDMA for sampled signal communication
Seeking an alternative video transport that escapes the limitations of known video transports, Robert C. Dixon, "Spread Spectrum Systems with Commercial Applications", Vol. 3, Wiley & Sons, 1994, the Spread Spectrum Direct Sequence-Code Division Multiple Access (SSDS-CDMA) transmission system, herein incorporated by reference. It has been incorporated.

ＳＳＤＳは、拡散符号に依拠するサンプリングされた信号のための広く使用される通信方法である。符号は、「チップ」と呼ばれるある数の値の一意のインデックスが付けられたシーケンスであり、拡散符号は、ある周波数特性を有する。 SSDS is a widely used communication method for sampled signals that relies on spreading codes. A code is a uniquely indexed sequence of a certain number of values called "chips", and a spreading code has a certain frequency characteristic.

ＳＳＤＳ送信機が、電磁伝播に関して、ある特性を有する出力ＥＭ信号を作成すべく、より高い周波数の拡散符号にて入力情報信号の各サンプリングを変調（符号化）する。 The SSDS transmitter modulates (encodes) each sampling of the input information signal with a higher frequency spreading code to produce an output EM signal that has certain properties with respect to electromagnetic propagation.

ＳＳＤＳ受信機が、入力ＥＭ信号を順序付けられた一連のレベルとして測定し、受信されたＥＭ信号を、ＥＭ信号の作成者にて適用された符号の同期されたインスタンスにて互いに関係付け（復号し）、出力サンプルを出力情報として収集する。 An SSDS receiver measures the input EM signal as an ordered sequence of levels and correlates (decodes) the received EM signal with synchronized instances of the code applied at the creator of the EM signal. ), and collect the output samples as output information.

ＳＳＤＳは、例えば、減衰、分散、および反射を含むＥＭ経路不良に対する回復力を含め、複数の利益をもたらすことがよく公知の。ＳＳＤＳは、狭帯域の侵害信号に対して特に回復力がある。侵害信号は、すべての周波数に亘って一様に拡散するのではなく、ある周波数を中心に集中した、ＥＭ経路に生じるエネルギーの突発的なバーストに対応する。侵害信号の１つの例示的なソースが、モバイル電話放出である。 SSDS are well known to provide multiple benefits including, for example, resilience to EM path failures including attenuation, dispersion, and reflection. SSDS are particularly resilient to narrowband intrusive signals. A nociceptive signal corresponds to a sudden burst of energy occurring in the EM path, centered around a frequency rather than spread evenly across all frequencies. One exemplary source of nuisance signals is mobile phone emissions.

ＳＳＤＳは、インピーダンス不連続からの反射された波を考慮に入れ、これらの反射された波の特有の遅延は、単一のディスパッチ間隔または測定間隔と比べてはるかに大きい。反射に関する唯一の実際的な懸念は、受信機が、送信機端末にて提供されるＥＭ信号にではなく、反射されたＥＭ信号にロックオンすることが可能になることである。 SSDS takes into account reflected waves from impedance discontinuities, and the characteristic delay of these reflected waves is much larger than a single dispatch interval or measurement interval. The only practical concern with reflections is that they allow the receiver to lock on to the reflected EM signal rather than to the EM signal provided at the transmitter terminal.

ＳＳＤＳの堅牢性は、一般に、ビットのセットの少なくともあるパーセンテージが、潜在的に困難を伴うＥＭ経路を通じて正しく伝送されることを確実にすることに適用される。この普及しているビットシリアル設計目的とは対照的に、メディアトランスポートの成功は、ビットのペイロードのどれだけのパーセンテージが送り届けられたかではなく、メディアトランスポート実施費用を考慮して、出力メディア品質が所与のアプリケーションにどれだけ適切であるかということとして測定される。 The robustness of SSDS generally applies to ensuring that at least some percentage of the set of bits are correctly transmitted through the potentially difficult EM path. In contrast to this pervasive bit-serial design objective, the success of media transport depends not on what percentage of the payload in bits is delivered, but on the output media quality, considering media transport implementation costs. is measured as how appropriate is for a given application.

ＳＳＤＳ－ＣＤＭＡシステムにおける同期情報の獲得および追跡
いずれのＳＳＤＳ通信システムにおいても、受信機は、送信機と同期される必要がある。通常、同期は、２つの部分、すなわち獲得としても知られる初期の粗い同期と、その後に続く追跡としても知られるより精細な同期とで行われる。同期の獲得の際に誤差の多くの源が存在するが、本明細書にて開示する実施形態において、ドップラ偏移、マルチパス干渉、ならびに従来技術のＳＳＤＳ－ＣＤＭＡに影響を及ぼす、より微妙な効果のいくつかは、ほとんどのインフラストラクチャＥＭ経路の比較的制約された性質のため、存在しない。 Acquiring and Tracking Synchronization Information in SSDS-CDMA Systems In any SSDS communication system, the receiver needs to be synchronized with the transmitter. Synchronization is typically performed in two parts: an initial coarse synchronization, also known as acquisition, followed by a finer synchronization, also known as tracking. There are many sources of error in acquiring synchronization, but in the embodiments disclosed herein, the more subtle errors affecting Doppler shift, multipath interference, as well as prior art SSDS-CDMA Some of the effects are absent due to the relatively constrained nature of most infrastructure EM pathways.

メディア信号通信のためのＳＳＤＳ－ＣＤＭＡ
ＳＳＤＳ－ＣＤＭＡは、別個の拡散符号でそれぞれが変調された、独立したいくつかのＳＳＤＳ出力ＥＭ信号が共通のＥＭ経路を共有する通信方法である。ＳＳＤＳ－ＣＤＭＡ受信機は、各変調器にて適用された特定の拡散符号に基いて、受信されたＥＭ信号に寄与する様々なＳＳＤ出力ＥＭ信号を区別する。 SSDS-CDMA for media signaling
SSDS-CDMA is a communication method in which several independent SSDS output EM signals, each modulated with a separate spreading code, share a common EM path. An SSDS-CDMA receiver distinguishes between the various SSD output EM signals contributing to the received EM signal based on the specific spreading code applied at each modulator.

公知のＳＳＤＳ－ＣＤＭＡ方法との差別化
ＳＳＤＳは、本願にて主張されるものとは異なる。 Differentiation from Known SSDS-CDMA Methods SSDS is different from what is claimed in this application.

・ＳＳＤＳは、ほとんどの人間が見るアプリケーションを含む、多くのアプリケーションのためのメディアトランスポートに要求される近似を満足させることとの対比で、デジタル信号のほとんどすべてのビットが正しく伝送されなければならない場合に適用される。 SSDS requires almost every bit of the digital signal to be transmitted correctly, in contrast to meeting the approximation required for media transport for many applications, including most human viewing applications. applied when

・ＳＳＤＳは、一般に、しばしば、自由空間にあるＥＭ経路を通る単一の信号ストリームに関して適用される一方で、メディアトランスポートは、しばしば、導波路であるＥＭ経路を通してメディア信号スニペットを搬送する。 • SSDS is generally applied in terms of a single signal stream, often through EM paths that are in free space, while media transport often carries media signal snippets through EM paths that are waveguides.

ＳＳＤＳ－ＣＤＭＡは、本願にて示すものとは異なる。 SSDS-CDMA is different from what is presented in this application.

・公知のＳＳＤＳ－ＣＤＭＡ適用において、符号化された値は、互いに独立に送信され、これに対して、本明細書にて開示するメディアインターフェースは、Ｎのメディア信号サンプル値のベクトルにおけるすべての値を、ＥＭ経路の端から端まで伝送される一連のＬの値として同期で符号化するメディアトランスポートに依拠する。 - In known SSDS-CDMA applications, the encoded values are transmitted independently of each other, whereas the media interface disclosed herein allows all values in a vector of N media signal sample values is synchronously encoded as a series of L values that are transmitted across the EM path.

・一部の公知のＳＳＤＳ－ＣＤＭＡアプリケーションは、エネルギー消費を最小に、潜在的に有害なＥＭ放射を最小に、および傍受の確率を最小にするために、送信される信号を周囲のノイズフロアに隠そうと努め、これに対して、本明細書にて開示するメディアインターフェースは、関係のあるＦＣＣ／ＣＥ／ＣＣＣ規制にて許されるＥＭ経路を通じて最大のエネルギーを伝送することが可能なメディアトランスポートに依拠する。 Some known SSDS-CDMA applications place transmitted signals on the ambient noise floor in order to minimize energy consumption, potentially harmful EM emissions, and minimize the probability of interception. In an effort to conceal, in contrast, the media interface disclosed herein provides a media transport capable of transmitting the maximum energy over the EM path allowed by the relevant FCC/CE/CCC regulations. rely on.

・公知の（ビットシリアル）ＳＳＤＳ－ＣＤＭＡは、チップ位相シフトされた符号変形に依拠して送信機を差別し、これに対して、本明細書にて主張するエンコーダとデコーダとのペアは、直交符号帳を使用して、トラック間干渉（ＩＩ）を最小限に抑える。 The known (bit-serial) SSDS-CDMA relies on chip-phase-shifted code transformations to discriminate between transmitters, whereas the encoder-decoder pair claimed here uses orthogonal Codebooks are used to minimize inter-track interference (II).

〇直交符号帳は、非拡散符号を包含してよい。単位行列（図１５に示す）が、１つのそのような符号帳の実施例である。 o Orthogonal codebooks may contain non-spreading codes. The identity matrix (shown in FIG. 15) is an example of one such codebook.

〇直交符号帳の一実施形態は、拡散符号を包含して、１）各入力／出力ベクトルサンプルの送信が、侵害するものに対するＳＳＤＳの回復力の利益を享受するようにし、かつ２）知覚に向けられた信号に関して、電気的な欠陥およびＩＩを、知覚的に無害のアーチファクトに変換する。 o An embodiment of an orthogonal codebook includes spreading codes so that 1) the transmission of each input/output vector sample benefits from SSDS's resilience to infringers, and 2) perceptually Transforms electrical imperfections and II into perceptually harmless artifacts with respect to the steered signal.

メディア信号は、サンプルシーケンスであり、すべてのサンプルのすべてのビットが同一の価値を有するわけではなく、すなわち、サンプルの上位ビットは、一般に、知覚に最も重要である一方、すべてのサンプルのすべてのビットが、潜在的に値を包含する。遷移数最少差動シグナリングなどのデジタルトランスポートが、ビットシーケンスを伝送する。デジタルメディアトランスポートは、ビット価値のバランスを取り戻すべく、デジタル圧縮アルゴリズムを適用する。圧縮は、品質を低下させながらも、費用、潜時、電力消費、および設計の複雑度を増加させる。圧縮と復号との両方により、すべてのビットは、等しい重要度で伝送される。本明細書にて開示する装置および方法は、サンプルシーケンスを伝送し、これは、メディア信号を通信することのより直接のアプローチである。これらのプロセスは、ａ）少なくとも物理伝播誤差を補償するとともに、デジタルトランスポートが、そのような誤差を保証し、かつｂ）残差の、訂正不可能な物理伝播誤差を考慮すると最高の忠実度の再構築をもたらす統計的符号化／復号を適用する。プロセスの有効性は、メディア信号を解析することにではなく、適切な符号帳を選択することに依拠し、この「コンテキスト自明性」の直接の結果として、プロセスは、少ない潜時および少ないゲートカウントで実施される。 A media signal is a sequence of samples, and not all bits of all samples have the same value, i.e., the high-order bits of a sample are generally the most significant for perception, while all bits of all samples are A bit potentially contains a value. A digital transport, such as minimal-transition differential signaling, carries the bit sequence. Digital media transport applies digital compression algorithms to rebalance bit values. Compression increases cost, latency, power consumption, and design complexity while reducing quality. Both compression and decoding transmit all bits with equal importance. The apparatus and methods disclosed herein transmit sample sequences, which is a more straightforward approach to communicating media signals. These processes a) compensate for at least physical propagation errors and the digital transport guarantees such errors, and b) the highest fidelity considering residual, uncorrectable physical propagation errors. Apply statistical encoding/decoding that results in reconstruction of . The effectiveness of the process relies on selecting an appropriate codebook rather than on analyzing the media signal, and as a direct result of this "context triviality" the process has lower latency and lower gate counts. carried out in

本明細書にて説明する様々な態様は、前述したＥＭ伝播距離およびビデオ分解能に関するハード限度を緩和し、かつ公知の様々なメディアインターフェースおよび公知のメディア信号トランスポートを強化し、およびそれらに取って代わることにおいても役立つ。 Various aspects described herein relax the aforementioned hard limits on EM propagation distance and video resolution, and enhance and implement various known media interfaces and known media signal transports. It also helps in substitutions.

ある態様において、メディアインターフェースは、１または複数のＥＭ経路の端から端までソースとシンクとの間で制御情報およびステータス情報を交換するためのメディアトランスポートおよび双方向プロトコルを指定する。メディアインターフェースにて指定されるＥＭ経路および双方向通信プロトコルの数は、特定のアプリケーションの要件にて選択される。本明細書にて開示する方法および装置は、特定のアプリケーションに適切であると認識されるメディア信号品質結果を、それらのアプリケーションのために指定された制御／ステータスプロトコルに準拠するように適合させられながら実現することを目的とする。 In an aspect, the media interface specifies a media transport and bidirectional protocol for exchanging control and status information between sources and sinks across one or more EM paths. The number of EM paths and bi-directional communication protocols specified in the media interface are selected according to the requirements of a particular application. The methods and apparatus disclosed herein are adapted to produce media signal quality results recognized as appropriate for particular applications in compliance with control/status protocols specified for those applications. It is intended to be realized while

ある態様において、本明細書にて開示する方法および装置は、以下を同時に行うことによって、メディアインターフェース実装に多様なＳＳＤＳ－ＣＤＭＡ方法を適用する。 In certain aspects, the methods and apparatus disclosed herein apply diverse SSDS-CDMA methods to media interface implementations by simultaneously:

ａ）新たなＳＳＤＳ－ＣＤＭＡベースのメディアトランスポートを適用して、１または複数の入力ＥＭ信号からメディア信号サンプルを近似で再構築すること a) Applying a novel SSDS-CDMA based media transport to approximate reconstruct media signal samples from one or more input EM signals

ｂ）ＳＳＤＳ－ＣＤＭＡを適用して、入力ＥＭ信号からバイナリステータス情報を再構築すること b) Applying SSDS-CDMA to reconstruct the binary status information from the input EM signal

ｃ）ＳＳＤＳ－ＣＤＭＡを適用して、メディア信号伝播の方向とは逆に伝播するバイナリ制御情報を符号化すること c) applying SSDS-CDMA to encode binary control information propagating counter to the direction of media signal propagation;

双方向デジタルオーディオを可能にするものを含む、実際的なビデオインターフェースに適用される、通信されるべき情報の総量は、ビデオにて占められる。したがって、制御情報およびステータス情報は、ビデオサンプルレートと比べ、はるかに低いビットレートで通信される。したがって、制御ビットおよびステータスビットに適用される拡散符号は、ビデオサンプルに適用される拡散符号と比べ、はるかに高いプロセス利得を実現する企図を有する。より高いプロセス利得は、より長い拡散符号で変調することで実現され、特に、困難を伴うＥＭ伝播環境にて信号獲得を確実にする。そのような高いプロセス利得は、ＥＭ伝播環境が、ＥＭ経路にビデオ信号自体を表す高い帯域幅のＥＭ信号が存在することで特に困難になるため、このコンテキストにて特に重要である。 Applied to practical video interfaces, including those enabling two-way digital audio, the total amount of information to be communicated is video. Control and status information are therefore communicated at a much lower bit rate compared to the video sample rate. Therefore, spreading codes applied to control bits and status bits are intended to achieve much higher process gains compared to spreading codes applied to video samples. Higher process gains are achieved by modulating with longer spreading codes to ensure signal acquisition, especially in challenging EM propagation environments. Such high process gain is particularly important in this context, as the EM propagation environment becomes particularly difficult with the presence of high bandwidth EM signals in the EM path representing the video signal itself.

本明細書は、ある態様において、ＥＭ経路上の送信機と受信機とのペアから成り、かつ双方向ステータス／制御通信を追加する、単一ＥＭ経路のＳＳＤＳ－ＣＤＭＡメディアトランスポートのＰのインスタンスを集約することによって、広い範囲のメディアインターフェースを実施する方法および装置を開示する。本明細書にて開示する方法および装置は、すべてのサンプリングされた信号に適しており、人間の知覚をサポートするメディア通信に特によく適している。帯域幅制限されたアナログＥＭ信号は、所定の間隔で測定される場合にサンプリングされ、したがって、本明細書にて開示する方法および装置による通信に適する。 This document describes in an aspect a P instance of a single EM path SSDS-CDMA media transport consisting of a transmitter-receiver pair on the EM path and adding two-way status/control communication. Disclosed are methods and apparatus for implementing a wide range of media interfaces by aggregating . The methods and apparatus disclosed herein are suitable for all sampled signals and are particularly well suited for media communications that support human perception. Bandwidth-limited analog EM signals are sampled when measured at predetermined intervals and are therefore suitable for communication by the methods and apparatus disclosed herein.

本明細書に開示する方法および装置のある態様は、入力メディア信号のために作成されたＥＭ信号にＥＭ信号を追加することによって、下流デジタルデータ信号（「ステータスチャネル」）および上流デジタルデータ信号（「制御チャネル」）を可能にする。メディア信号通信が、いくらかの誤差を許すのに対し、ビットシリアルデジタル信号通信は、ビットのあるパーセンテージが、受信機にて正確に再構築されることを要求する。 Certain aspects of the methods and apparatus disclosed herein provide a downstream digital data signal (“status channel”) and an upstream digital data signal (“status channel”) by adding the EM signal to the EM signal created for the input media signal. "control channel"). While media signaling allows for some error, bit-serial digital signaling requires that a certain percentage of the bits be reconstructed accurately at the receiver.

本願の所定の態様において、本明細書にて開示する方法および装置は、ペアにされたソースにて提供されるレベルに対する、シンクでのＥＭ信号レベル測定における補償されていない誤差が、再構築された出力信号においてホワイトノイズとして現れるようにすることに向けられたメディアトランスポートを含む。目的は、入力信号に加えられたホワイトノイズの存在にもかかわらず、コンテンツを見て取り、および聴き取ることをする堅牢な人間の能力を活用することである。 In certain aspects of the present application, the methods and apparatus disclosed herein reconstruct the uncompensated error in the EM signal level measurement at the sink relative to the level provided at the paired source. including media transport directed to making it appear as white noise in the output signal. The aim is to exploit the robust human ability to see and hear content despite the presence of white noise added to the input signal.

各ビットシリアルメディアトランスポートは、ビットが確実に再構築されることが可能なＥＭ経路のタイプを制約するのに対し、本明細書にて開示する方法および装置において適用されるメディアトランスポートは、出力メディア信号品質を当面のＥＭ経路の品質に適応させる。この特徴は、本願の主題を、既存のメディアシステムにおける機器をアップグレードすることに適用可能にし、レガシーインフラストラクチャの直接の再利用を可能にする。 Each bit-serial media transport constrains the type of EM path through which bits can be reliably reconstructed, whereas the media transports applied in the methods and apparatus disclosed herein are: Adapt the output media signal quality to the quality of the EM path at hand. This feature makes the subject matter of this application applicable to upgrading equipment in existing media systems, allowing direct reuse of legacy infrastructure.

繰り返される再分配、符号化、および提供の方法
一態様において、１または複数の入力信号からのサンプルを、それぞれがエンコーダ入力メモリに入っている１または複数の入力ベクトルに繰り返し分配する、各入力ベクトルを符号化して、提供されるべき順序付けられた一連の出力レベルにする、および各一連の出力レベルを一意のＥＭ経路に提供するための方法が、一連のステップを備える。 Method of Repeated Redistribution, Encoding, and Providing In one aspect, each input vector repeatedly distributes samples from one or more input signals to one or more input vectors each residing in an encoder input memory. into an ordered series of output levels to be provided, and providing each series of output levels to a unique EM path comprises a series of steps.

ある態様において、方法のための予備的なステップは、≧１の整数であるＰに関する値、およびそれぞれが整数であるＮおよびＬに関する値を、Ｌ≧Ｎ≧２のように選択することである。Ｐは、ＥＭ信号が伝送されるＥＭ経路の数である。Ｎは、入力ベクトル当たりのサンプルの数である。Ｌは、拡散符号当たりのチップの数である。高いＬは、より大きい拡散プロセスの利得に起因する高い電気的回復力を意味するが、より高いＬは、他のすべての条件が同じである場合、より高速の回路を要求する。高いＮは、高いメディア信号スループットを意味するが、より高いＮは、Ｌが固定される場合、より低い回復力を意味する。ＵＴＰ上でＨＤＭＩ信号を通信するための一実施形態において、Ｐ＝４、Ｎ＝６３、およびＬ＝６４である。ＵＴＰ上でＨＤＭＩ信号を通信するためのさらなる実施形態において、Ｐ＝４、Ｎ＝１２６、およびＬ＝５１２である。 In one aspect, a preliminary step for the method is to select a value for P that is an integer ≧1, and a value for N and L that are each integers, such that L≧N≧2. . P is the number of EM paths over which the EM signal is transmitted. N is the number of samples per input vector. L is the number of chips per spreading code. Higher L means higher electrical resilience due to higher diffusion process gain, but higher L requires faster circuitry all other things being equal. High N means high media signal throughput, but higher N means lower resilience if L is fixed. In one embodiment for communicating HDMI signals over UTP, P=4, N=63, and L=64. In a further embodiment for communicating HDMI signals over UTP, P=4, N=126, and L=512.

ある態様において、別の予備的なステップは、方法の主要なステップが行われる時間間隔のセット、すなわち分配間隔、符号化間隔、トランスポート間隔、復号間隔、および収集間隔を決定することである。これらの間隔は、互いに異なっていてよい。 In an aspect, another preliminary step is to determine the set of time intervals in which the main steps of the method are performed: distribution interval, encoding interval, transport interval, decoding interval, and collection interval. These intervals may differ from each other.

ある態様において、トランスポート間隔の事前決定は、例えばＮ、Ｌ、ＥＭ経路のエネルギー密度限度、および実施技術の限度が関与するトレードオフに依存する。すなわち、固定のＮおよびＬに関して、より短いトランスポート間隔は、他のすべての条件が同じである場合、より高速の実施形態の追加の費用と引き換えに、より高いメディア信号スループットを意味する。実施形態において、トランスポート間隔は、毎秒１千万の入力ベクトルがトランスポートされることに対応する１００ナノ秒である。 In one aspect, the transport interval pre-determination depends on trade-offs involving, for example, N, L, EM path energy density limits, and implementation technology limits. That is, for fixed N and L, a shorter transport interval means higher media signal throughput, all other things being equal, at the additional cost of a higher speed embodiment. In an embodiment, the transport interval is 100 nanoseconds, corresponding to ten million input vectors being transported per second.

好ましい実施形態において、分配間隔、符号化間隔、トランスポート間隔、復号間隔、および収集間隔は、１つの共通の持続時間である。 In the preferred embodiment, the distribution interval, encoding interval, transport interval, decoding interval and collection interval are one common duration.

ある態様において、別の予備的なステップは、Ｎの符号のセット（「符号帳」）を選択することである。一意の符号が、エンコーダ入力ベクトルにおける各インデックスに関連付けられる。符号は、Ｌのチップの一意のインデックスが付けられたシーケンスであり、符号のそれぞれは、セットの中のその他のＮ－１の符号とは異なる。好ましい実施形態において、これらのチップのそれぞれは、＋１または－１であるバイナリ値であり、各符号は、ＤＣのバランスがとられている。符号帳における各符号は、入力ベクトルにおける一意の位置に関連付けられる。Ｐのエンコーダのそれぞれにおいて適用される方法における第１のステップは、その入力ベクトルインデックスに関連付けられた符号に対応するようにインデックスが付けられた値によって入力ベクトルでの各インデックスにおけるサンプルを変調することである。１つのクラスの実施形態において、可能なチップ値は、符号によるＤＣのバランスのとれた直接のシーケンス変調を容易にするように選択されるバイナリ値である－１および＋１である。別のクラスの実施形態において、各チップに関する可能な値の数は、２より大きい所定の整数であり、したがって、チップは、その表現が複数のビットを要求するデジタル値である。別のクラスの実施形態において、所定の範囲内に無限の数の可能なチップ値が存在し、したがって、符号は脈動（サンプリングされるアナログ）信号である。 In one aspect, another preliminary step is to select a set of N codes (a “codebook”). A unique code is associated with each index in the encoder input vector. A code is a uniquely indexed sequence of L chips, each of which is different from the other N−1 codes in the set. In the preferred embodiment, each of these chips is a binary value that is +1 or -1, and each sign is DC balanced. Each code in the codebook is associated with a unique position in the input vector. The first step in the method applied in each of the P encoders is to modulate the sample at each index in the input vector by a value indexed to correspond to the code associated with that input vector index. is. In one class of embodiments, the possible chip values are -1 and +1, which are binary values chosen to facilitate balanced direct sequence modulation of DC by the code. In another class of embodiments, the number of possible values for each chip is a predetermined integer greater than two, and thus a chip is a digital value whose representation requires multiple bits. In another class of embodiments, there are an infinite number of possible chip values within a given range, so the code is a pulsating (sampled analog) signal.

ある態様において、方法のステップは、１または複数の入力メディア信号からのサンプルを、それぞれが長さＮの、Ｐのインデックス付けされた入力ベクトルに分配する。この分配するステップは、事前決定された分配間隔中に行われる。この分配するステップは、入力メディア信号スニペットのセットにおけるインデックスとＰの入力ベクトルにおけるインデックスとの間の１対１マッピングである事前決定された分配置換を実施する。置換の特性は、問題ではなく、したがって、可能なＮ！の置換のうちのいずれの置換も同等に好ましい。所定の実施形態において、入力メディア信号サンプルは、単純明快なラウンドロビン順序でＰのエンコーダにおける入力ベクトル位置に割り当てられる。 In an aspect, the method steps distribute samples from one or more input media signals into P indexed input vectors, each of length N. This dispensing step is performed during a predetermined dispensing interval. This distributing step implements a pre-determined distribution permutation that is a one-to-one mapping between indices in the set of input media signal snippets and indices in the P input vector. The nature of the permutation does not matter, so there are N! Any of the substitutions of are equally preferred. In certain embodiments, input media signal samples are assigned to input vector positions in P's encoder in a straightforward round-robin order.

ある態様において、方法のさらなるステップは、Ｐのエンコーダのそれぞれにおける事前決定された符号化間隔中に行われる符号化するステップである。符号化するステップは、Ｌの符号インデックスのそれぞれにつき１回、変調するサブステップをＬ回反復する。 In an aspect, a further step of the method is encoding performed during a predetermined encoding interval in each of the P encoders. The encoding step repeats the modulating substep L times, once for each of the L code indices.

各変調するサブステップは、事前決定された変調間隔内で行われる。変調するサブステップは、以下の複数のサブサブステップ、すなわち、 Each modulating sub-step occurs within a predetermined modulation interval. The modulating sub-step comprises the following sub-sub-steps:

i ． このサブステップの変調間隔（変調間隔）を決定すること、 i. determining the modulation interval (modulation interval) of this substep;

ii． 入力ベクトルにおける各サンプルを、対応する符号におけるループインデックスにてアドレス指定される値で変調すること、および ii. modulating each sample in the input vector with a value addressed by the loop index in the corresponding code; and

iii．すべての変調するサブサブステップiiの結果を合計して、順序付けられた一連の出力レベルのうちの１つを形成することを備え、 iii. summing the results of all modulating sub-substeps ii to form one of an ordered series of output levels;

サブサブステップiiiからもたらされる順序付けられた一連の出力レベルは、その全体として、対応するエンコーダ入力ベクトルを適切に表す出力ベクトルを再構築することに資する、ある特性を有するＥＭ信号を表す。 The ordered sequence of output levels resulting from sub-sub-step iii represents, as a whole, an EM signal with certain properties that contribute to reconstructing an output vector that adequately represents the corresponding encoder input vector.

ある態様において、ＰのＥＭ経路のそれぞれに関する方法のさらなるステップは、以下の提供するステップ、すなわち順序付けられた一連の出力レベルにおけるＬすべての値が、事前決定されたトランスポート間隔内でＥＭ経路に提供される。提供するステップは、ディスパッチするサブステップを、順序付けられた一連の出力レベルにおけるＬのインデックスの各インデックスにつき１回、Ｌ回反復する。各ディスパッチするサブステップは、事前決定されたディスパッチ間隔中に行われ、かつ以下の複数のサブステップを備える。 In an aspect, a further step of the method for each of P's EM paths is the step of providing: provided. The providing step iterates the dispatching substep L times, once for each of the L indices in the ordered series of output levels. Each dispatching sub-step occurs during a predetermined dispatch interval and comprises the following sub-steps.

i ．このサブステップのためのディスパッチ間隔を決定すること、および i. determining a dispatch interval for this substep; and

ii．順序付けられた一連の出力レベルのうちのインデックスが付けられたレベルをＥＭ経路に提供すること。 ii. Providing an indexed level of the ordered series of output levels to the EM path.

一様の変調間隔およびディスパッチ間隔
ある範囲の好ましい実施形態において、各ディスパッチ間隔は、同一のインデックスが付けられた変調間隔と等しい。ある範囲の好ましい実施形態において、ディスパッチ間隔および変調間隔は、すべてのサブステップに関して一様であり、したがって、Ｌで割ったトランスポート間隔と等しい。所定の実施形態において、一様なディスパッチ間隔は１００ピコ秒である。 Uniform Modulation and Dispatch Intervals In a range of preferred embodiments, each dispatch interval is equal to the same indexed modulation interval. In a range of preferred embodiments, the dispatch interval and modulation interval are uniform for all substeps and are therefore equal to the transport interval divided by L. In certain embodiments, the uniform dispatch interval is 100 picoseconds.

一様でない変調間隔およびディスパッチ間隔
発信されるＥＭ信号の時間的特性に依拠する変調スキームは、各変調間隔が、対応するディスパッチ間隔と等しいことを要求する。簡略化のため、本明細書での説明は、変調間隔のみについて述べる。 Non-Uniform Modulation Intervals and Dispatch Intervals Modulation schemes that rely on the temporal characteristics of the emitted EM signal require that each modulation interval be equal to the corresponding dispatch interval. For simplicity, the description herein refers only to modulation intervals.

ある態様において、さらなる情報が、引き続く変調間隔を変化させることによってＥＭ経路上で伝送されることが可能である。順序付けられた一連の変化させられた変調間隔は、それ自体、メディア信号ＳＳＤＳ－ＣＤＭＡ変調にてもたらされるＥＭ信号に位相情報を追加する変調である。 In some aspects, additional information can be transmitted over the EM path by varying the subsequent modulation intervals. An ordered series of varied modulation intervals is itself a modulation that adds phase information to the EM signal provided in the media signal SSDS-CDMA modulation.

引き続く変調間隔を変化させることのさらなる実際的な利点は、補足的なＥＭＩ／ＲＦＩ（電磁干渉／無線周波数干渉）スペクトルエネルギー抑制をもたらし、その結果、ＥＭＩ準拠の公算を高める。変調間隔のシーケンスがＰＮシーケンスまたはＰＮに近いシーケンスである場合、この方法は、ＥＭ経路に提供されるＥＭ信号にて有益な位相ノイズを生じさせる。変調間隔を変調することは、ＥＭ信号エネルギーの周波数領域表現にて形成される、くし形パターンにおける個々のスパイクを広くし、その結果、ＥＭＩ準拠の公算をさらに高める。 A further practical advantage of varying the subsequent modulation interval is the additional EMI/RFI (Electromagnetic Interference/Radio Frequency Interference) spectral energy suppression resulting in a higher likelihood of EMI compliance. If the sequence of modulation intervals is a PN sequence or a near PN sequence, this method will produce useful phase noise in the EM signal provided to the EM path. Modulating the modulation interval widens the individual spikes in the comb pattern formed in the frequency domain representation of the EM signal energy, thus making it even more likely to be EMI compliant.

変調間隔を事前決定する複数の方法が存在する。１つの方法は、ルックアップテーブルに依拠する。別の方法は、ＰＮ発生器などのアルゴリズム変調間隔ディターミナ回路に依拠する。この目的を実現する他の方法も存在する。 There are multiple ways to predetermine the modulation interval. One method relies on lookup tables. Another method relies on an algorithmic modulation interval determiner circuit such as a PN generator. Other methods exist to achieve this goal.

所定の実施形態において、変調間隔は、８０ピコ秒または１２０ピコ秒であり、２つの値の間の選択は、変調間隔のシーケンスが、１００ピコ秒の平均を有するＰＮに近いシーケンスとなるように行われる。そのような実施形態は、「バイナリ変調間隔」実施形態と見なされてよい。その実施形態のある態様において、変調間隔の事前決定された持続時間は、出力がバイナリＰＮシーケンスを構成し、かつ遅延生成回路を制御する線形フィードバックシフトレジスタにて生成される。 In certain embodiments, the modulation interval is 80 picoseconds or 120 picoseconds, and the choice between the two values is such that the sequence of modulation intervals is a near PN sequence with an average of 100 picoseconds. done. Such embodiments may be considered "binary modulation interval" embodiments. In one aspect of that embodiment, the predetermined duration of the modulation interval is generated in a linear feedback shift register whose output constitutes a binary PN sequence and controls a delay generation circuit.

所定の実施形態において、変調間隔は、それぞれ４０ピコ秒、６０ピコ秒、８０ピコ秒、１００ピコ秒、１２０ピコ秒、１４０ピコ秒、１６０ピコ秒、および１８０ピコ秒のうちの１つであり、引き続く値の選択は、変調間隔のシーケンスがＰＮ符号となるように行われる。そのような実施形態は、「３ビット変調間隔」実施形態と見なされてよい。一般に、可能な変調間隔持続時間の数が２^ｋである場合、そのような実施形態は、「ｋビット変調間隔持続時間」実施形態と見なされてよい。好ましい実施形態において、変調間隔のシーケンスは、平均値が、Ｌで割った符号化間隔であるＰＮに近いシーケンスである。 In certain embodiments, the modulation interval is one of 40 picoseconds, 60 picoseconds, 80 picoseconds, 100 picoseconds, 120 picoseconds, 140 picoseconds, 160 picoseconds, and 180 picoseconds, respectively. , subsequent values are selected such that the sequence of modulation intervals is a PN code. Such embodiments may be considered "3-bit modulation interval" embodiments. In general, if the number of possible modulation interval durations is 2 ^k , such an embodiment may be considered a "k-bit modulation interval duration" embodiment. In the preferred embodiment, the sequence of modulation intervals is a sequence whose average value is close to PN, which is the encoding interval divided by L.

所定の実施形態において、変調間隔は、８０ピコ秒から１２０ピコ秒までの間の連続的な範囲にあり、最小の変調間隔の決定は不可能である。そのような不可能性の一例が、変調間隔持続時間が確率的なプロセスにて決定される実施形態において生じる。所定の実施形態において、ノイズソースは、物理的現象に依拠するジョンソン－ナイキストノイズ発生器から導き出される。そのような実施形態は、「連続的変調間隔持続時間」実施形態と見なされてよい。 In certain embodiments, the modulation interval is in a continuous range between 80 picoseconds and 120 picoseconds, making it impossible to determine the minimum modulation interval. An example of such impossibility arises in embodiments where the modulation interval duration is determined in a stochastic process. In certain embodiments, the noise source is derived from a Johnson-Nyquist noise generator that relies on physical phenomena. Such embodiments may be considered "continuous modulation interval duration" embodiments.

分配し、符号化し、かつ提供する方法のさらなる実施形態において、変調間隔は、符号化するステップ実施を容易にするように一様である一方、ディスパッチ間隔は、前述した利益のために多様である。ある態様において、この実施形態は、事前決定された長さの入力メディア信号スニペットが、その後に提供するステップにて提供されるように準備する。このＥＭ信号表現がそれ自体、どのようにさらに圧縮されてよいかが探究されることは今後に残されている。 In a further embodiment of the method of distributing, encoding and providing, the modulation interval is uniform to facilitate performing the encoding step while the dispatch interval is varied for the benefits previously described. . In one aspect, this embodiment provides for an input media signal snippet of predetermined length to be provided in the subsequent providing step. It remains to be explored how this EM signal representation itself may be further compressed.

デジタル出力信号値のアナログＥＭ信号レベルへの変換
変調のスイッチトキャパシタ（アナログ）実施例は、ＥＭ経路に入れるように増幅されるだけでよいＥＭ信号レベルをもたらす。他方、算術計算のデジタル実施例は、ＥＭ信号レベルを表す数をもたらす。ある態様において、方法は、提供するステップの一環として、デジタル数からの出力値をＥＭ信号レベルに変換することを、適宜、さらに可能にする。いずれにしても、物理的結果は、ＥＭ経路を通じて伝送されるべきＥＭ信号である。 Conversion of Digital Output Signal Values to Analog EM Signal Levels The switched-capacitor (analog) embodiment of the modulation results in EM signal levels that only need to be amplified to enter the EM path. A digital implementation of the arithmetic calculation, on the other hand, yields a number representing the EM signal level. In an aspect, the method optionally further enables converting the output value from the digital number to an EM signal level as part of the providing step. Either way, the physical result is an EM signal to be transmitted through the EM path.

繰り返されて受信し復号しかつ収集する方法
ある態様において、事前決定されたトランスポート間隔中にＥＭ経路からの１または複数の入力メディア信号スニペットに適用されている、対応する符号化方法にて生成された一連の出力値に対応する、順序付けられた一連の入力値を受信するため、その順序付けられた一連の入力値を復号して出力ベクトルにするため、およびその出力ベクトルを再構築された１または複数のメディア信号スニペットに分配するための方法が、一連のステップを備える。 Method of Iteratively Receiving, Decoding and Collecting In an aspect, generated with a corresponding encoding method applied to one or more input media signal snippets from the EM path during a predetermined transport interval. to receive an ordered sequence of input values corresponding to a sequence of output values, to decode the ordered sequence of input values into an output vector, and to reconstruct the output vector into a reconstructed sequence of 1 Or a method for distributing multiple media signal snippets comprising a series of steps.

第１のステップは、ＥＭ経路から着信する信号との同期を獲得することである。ＳＳＤＳ－ＣＤＭＡシステムに関する文献は、同期を獲得する多数の方法および装置を包含する。 The first step is to acquire synchronization with the incoming signal from the EM path. The literature on SSDS-CDMA systems contains numerous methods and apparatus for obtaining synchronization.

次のステップは、再構築されたサンプルを展開すべき事前決定された数Ｎの位置を包含する出力ベクトルを準備することである。 The next step is to prepare an output vector containing a predetermined number N of locations where the reconstructed samples should be deployed.

次のステップは、出力ベクトルにおける各インデックスに、事前決定された符号セットからのある符号を関連付けることであり、符号のそれぞれは、値のインデックスが付けられたシーケンス、または「チップ」である。各符号は、セットにおけるその他Ｎ－１の符号のすべてに直交する。また、各符号は、Ｌチップ長でもある。さらに、符号セットは、対応する符号化方法において適用される符号セットと同一である。復号方法に関するＬおよびＮは、対応する符号化方法における対応するパラメータ値と合致する。 The next step is to associate with each index in the output vector a code from a predetermined set of codes, where each code is an indexed sequence of values, or "chips." Each code is orthogonal to all of the other N-1 codes in the set. Each code is also L chips long. Moreover, the code set is identical to the code set applied in the corresponding encoding method. L and N for the decoding method match the corresponding parameter values in the corresponding encoding method.

次のステップは、受信するステップである。受信するステップは、収集し符号化しかつ提供するためのペアにされた方法が、その方法の提供するステップを実行するのと同一のトランスポート間隔中に行われる。受信するステップは、以下の複数のサブステップを備える、順序付けられた一連の入力値におけるＬのインデックスの各インデックスにつき１回実行される、測定する内側ループを繰り返す。 The next step is to receive. The receiving step occurs during the same transport interval as the paired method for collecting, encoding and providing performs the providing step of the method. The receiving step iterates an inner measuring loop that is executed once for each index of L indices in the ordered sequence of input values, comprising the following substeps.

i ．この測定間隔の持続時間を決定すること、および i. determining the duration of this measurement interval; and

ii．ＥＭ経路から配信された順序付けられた一連の値のうちのインデックスが付けられた値を測定すること。 ii. Measuring the indexed values of the ordered series of values delivered from the EM path.

トランスポート間隔および測定間隔に関する配慮すべき事項は、対応する収集し符号化しかつ提供する方法におけるトランスポート間隔に関するものと同一である。測定間隔の一様のシーケンスにおいて、各測定間隔の持続時間は、トランスポート間隔をＬで割ることで与えられる。受信するステップにてもたらされる順序付けられた一連の入力値は、その全体として、対応する収集し符号化しかつ提供する方法にて符号化され、かつこの方法にて再構築されるべき入力メディア信号スニペットを表す。 The considerations for transport intervals and measurement intervals are the same as for transport intervals in the corresponding methods of collecting, encoding and providing. In a uniform sequence of measurement intervals, the duration of each measurement interval is given by dividing the transport interval by L. The sequence of ordered input values provided in the receiving step is, as a whole, an input media signal snippet to be encoded in a corresponding collecting, encoding and providing manner and reconstructed in this manner. represents

測定間隔の一様でないシーケンスに関する配慮すべき事項、およびそれらのシーケンスの構築は、対応する収集し符号化しかつ提供する方法におけるディスパッチ間隔の一様でないシーケンスに関するものと同一である。 The considerations for non-uniform sequences of measurement intervals and the construction of those sequences are the same as for non-uniform sequences of dispatch intervals in the corresponding methods of collecting, encoding and providing.

次のステップは、復号するステップである。復号するステップは、事前決定された復号間隔中に行われる。好ましい実施形態において、復号間隔は、トランスポート間隔と等しい。復号するステップは、順序付けられた一連の入力におけるＬのインデックスの各インデックスにつき１回の、復号するループのＬ回の反復を実行し、各ステップは、復調間隔中に実行され、各ステップは、以下のいくつかのサブステップからなる。 The next step is to decode. The decoding step is performed during a predetermined decoding interval. In the preferred embodiment, the decoding interval is equal to the transport interval. The decoding step performs L iterations of the decoding loop, one for each index of the L indices in the ordered sequence of inputs, each step being performed during a demodulation interval, each step comprising: It consists of the following substeps.

i ． この復調間隔の持続時間を決定すること、 i. determining the duration of this demodulation interval;

ii． 順序付けられた一連の入力におけるインデックスの付けられた値を、出力ベクトルインデックスに対応する符号における共通のインデックスが付けられた値にて復調すること、 ii. demodulating the indexed values in the ordered series of inputs with the common indexed values in the code corresponding to the output vector index;

iii．サブステップi）１）からの復調結果を、出力ベクトルの対応するようにインデックスが付けられた要素と合計すること、 iii. summing the demodulation results from substep i) 1) with the correspondingly indexed elements of the output vector;

iv． サブステップi）２）からの合計結果を対応する出力ベクトルインデックスに記憶すること、および iv. storing the sum result from substep i) 2) in the corresponding output vector index; and

v ． 送信信号との同期を追跡すること v. tracking synchronization with the transmitted signal

復調間隔の一様のシーケンスにおいて、各復調間隔の持続時間は、Ｌで割ったトランスポート間隔の持続時間と等しい。所定の実施形態において、一様な復調間隔は１００ピコ秒である。 In a uniform sequence of demodulation intervals, the duration of each demodulation interval is equal to the duration of the transport interval divided by L. In certain embodiments, the uniform demodulation interval is 100 picoseconds.

復調間隔の一様でないシーケンスにおいて、引き続く復調間隔は、事前決定された値の間で様々である。復調間隔のシーケンスは、対応する収集し符号化しかつ提供する方法にて生成された位相変調された信号を回復する。復調間隔のこの位相変調の目的は、ＥＭ経路におけるＥＦＩおよびＲＦＩを最小限に抑えることである。 In a non-uniform sequence of demodulation intervals, subsequent demodulation intervals vary between predetermined values. A sequence of demodulation intervals recovers the phase-modulated signal produced in a corresponding manner of collecting, encoding and providing. The purpose of this phase modulation of the demodulation interval is to minimize EFI and RFI in the EM path.

復調間隔を決定、および制御することに関する配慮すべき事項は、対応する収集し符号化しかつ提供する方法における変調間隔を決定、および制御することに関するものと同一である。 The considerations for determining and controlling the demodulation interval are the same as for determining and controlling the modulation interval in the corresponding collecting, encoding and providing methods.

最終のステップは、分配するステップである。分配するステップは、事前決定された分配間隔中に行われる。好ましい実施形態において、分配間隔は、トランスポート間隔と等しい。この分配するステップは、出力ベクトルにおけるインデックスと再構築されたメディア信号スニペットのセットにおけるインデックスの間の１対１マッピングである、事前決定された置換を実施する。この置換は、対応する符号化方法において適用される置換の逆である。このデコーダ置換は、各再構築されたメディア信号スニペットに対して出力ベクトルからの０または１以上のサンプルを提示する。 The final step is the distribution step. The dispensing step is performed during a pre-determined dispensing interval. In a preferred embodiment, the distribution interval is equal to the transport interval. This distributing step implements a pre-determined permutation that is a one-to-one mapping between indices in the output vector and indices in the set of reconstructed media signal snippets. This permutation is the inverse of the permutation applied in the corresponding encoding method. This decoder permutation presents zero or more samples from the output vector for each reconstructed media signal snippet.

収集し符号化しかつ提供する装置
ある態様において、１または複数の入力メディア信号スニペットからサンプルの入力ベクトルを収集するため、事前決定された符号化間隔中に入力ベクトルを符号化して、順序付けられた一連の出力値にする、および事前決定されたトランスポート間隔中に順序付けられた一連の出力値をＥＭ経路に提供するための装置が、要素のコレクションを備える。 Apparatus for Collecting, Encoding, and Providing In an aspect, to collect an input vector of samples from one or more snippets of an input media signal, encode the input vector during a predetermined coding interval to generate an ordered sequence of and for providing an ordered sequence of output values to the EM path during a predetermined transport interval comprises a collection of elements.

それらの要素のうちの１つが、事前決定された長さＮの入力ベクトルにおけるサンプルのすべてを受信および記憶するためのメモリである。Ｎの事前決定はトレードオフを含む。より大きいＮは、他のすべての条件が同じである場合、電気的回復力を犠牲にしながら、より大きいスループットをもたらす。所定の実施形態において、Ｎ＝１６である。 One of those elements is a memory for receiving and storing all of the samples in a predetermined length N input vector. Predetermining N involves tradeoffs. A higher N yields higher throughput at the expense of electrical resilience, all other things being equal. In certain embodiments, N=16.

別の要素が、パーミュータである。パーミュータは、入力メディア信号スニペットサンプルを入力ベクトル位置に割り当てる。パーミュータは「１対１マッピング」とも呼ばれる事前決定された置換を実施する。可能なＮ！のそのような置換が存在する。好ましい実施形態において、置換は、便宜のために選択される。 Another element is the permuter. The permuter assigns input media signal snippet samples to input vector positions. A permuter implements a pre-determined permutation, also called a "one-to-one mapping". Possible N! There is such a replacement for In preferred embodiments, the permutations are chosen for convenience.

別の要素が、事前決定された収集間隔中に入力ベクトルのＮすべてのインデックスに関して、以下のステップを繰り返すためのコントローラである。 Another element is a controller for repeating the following steps for all N indices of the input vector during a predetermined acquisition interval.

引き続く入力メディア信号スニペットサンプルをインデックスが付けられた入力ベクトル位置に記憶するようにパーミュータを構成すること。 Configuring the permuter to store subsequent input media signal snippet samples at the indexed input vector locations.

別の要素が、符号の事前決定されたセットを生成するためのＮの符号生成器のセットである。各入力ベクトルインデックスにつき、１つの符号生成器が存在する。符号セットにおける各符号は、値のインデックスが付けられたシーケンス、または「チップ」である。符号はすべて、共通の事前決定された長さＬであり、したがって、各符号にＬのチップが存在する。Ｌの事前決定はトレードオフを含む。より大きいＬは、より高速の回路の実施という犠牲と引き換えに、より大きい電気的回復力をもたらす。所定の実施形態において、Ｌ＝１０２４である。各符号は、セットの中のその他すべての符号と異なる。 Another element is a set of N code generators for generating a predetermined set of codes. There is one code generator for each input vector index. Each code in the code set is an indexed sequence of values, or "chips." The codes are all of a common predetermined length L, so there are L chips in each code. Predetermining L involves tradeoffs. A larger L provides greater electrical resilience at the expense of faster circuit implementation. In certain embodiments, L=1024. Each code is different from every other code in the set.

別の要素が、Ｎの変調器のセットである。各入力ベクトルインデックスに対応して１つの変調器が存在する。均等のこととして、符号セットの中の各符号に対応して１つの変調器が存在する。各変調器は２つの入力を有する。すなわち、１つの入力が、対応する入力サンプルである一方、他方の入力は、対応するチップである。 Another element is the set of N modulators. There is one modulator for each input vector index. Equivalently, there is one modulator for each code in the code set. Each modulator has two inputs. That is, one input is the corresponding input sample, while the other input is the corresponding chip.

別の要素が、単一のＡ／－入力加算回路（「加算器」）である。加算器入力は、入力ベクトルインデックス当たり１つの変調器出力にて駆動される。 Another element is a single A/− input summing circuit (“adder”). The adder inputs are driven with one modulator output per input vector index.

別の要素が、事前決定された符号化間隔内の符号のセットのすべてのインデックスを数え上げるために十分なレートで、符号のセットのすべてのインデックスに関して、以下のサブサブステップからなる、事前決定された変調間隔内で行われる変調するサブステップを繰り返すためのコントローラである。 Another element comprises the following sub-substeps for every index of the set of codes at a rate sufficient to enumerate all the indices of the set of codes within the predetermined coding interval: A controller for repeating the modulating sub-steps performed within the modulation interval.

i ． この変調間隔の持続時間を決定すること、および i. determining the duration of this modulation interval; and

ii． 入力ベクトルの各要素を、対応する符号における共通のインデックスが付けられた位置に記憶された値によって、その要素に対応する変調器を用いて変調すること、および ii. modulating each element of the input vector with the modulator corresponding to that element by the value stored at the commonly indexed location in the corresponding code; and

iii．サブサブステップii）のすべての変調の結果を加算器を用いて合計し、順序付けられた一連の出力値におけるインデックスが付けられた出力値を形成すること iii. summing the results of all the modulations of sub-substep ii) using an adder to form an indexed output value in the ordered series of output values;

好ましい実施形態において、符号化間隔は、トランスポート間隔と等しく、したがって、各変調器は、その変調器の入力サンプルを、１つの符号化間隔の過程で対応する符号にて直接に変調するものと理解されることが可能である。 In the preferred embodiment, the coding interval is equal to the transport interval, so that each modulator directly modulates its modulator's input samples with the corresponding code over the course of one coding interval. can be understood.

変調間隔の一様のシーケンスにおいて、各変調間隔の持続時間は、Ｌで割ったトランスポート間隔の持続時間と等しい。所定の実施形態において、一様な変調間隔は１００ピコ秒である。 In a uniform sequence of modulation intervals, the duration of each modulation interval is equal to the duration of the transport interval divided by L. In certain embodiments, the uniform modulation interval is 100 picoseconds.

変調間隔の一様でないシーケンスにおいて、引き続く変調間隔は事前決定された値の間で様々である。変調間隔のシーケンスはそれ自体、直接のシーケンス変調に時間次元（位相変調）を追加する信号である。変調間隔のこの位相変調は、ＥＦＩおよびＲＦＩを最小限に抑えることになる。 In a non-uniform sequence of modulation intervals, successive modulation intervals vary between predetermined values. A sequence of modulation intervals is itself a signal that adds a time dimension (phase modulation) to the direct sequence modulation. This phase modulation of the modulation interval will minimize EFI and RFI.

所定の実施形態において、変調間隔は、８０ピコ秒または１２０ピコ秒であり、２つの値の間の選択は、変調間隔のシーケンスが、１００ピコ秒の平均を有するＰＮに近いシーケンスとなるように行われる。そのような実施形態は、「バイナリチップ間隔持続時間」実施形態と見なされてよい。 In certain embodiments, the modulation interval is 80 picoseconds or 120 picoseconds, and the choice between the two values is such that the sequence of modulation intervals is a near PN sequence with an average of 100 picoseconds. done. Such embodiments may be considered "binary chip interval duration" embodiments.

所定の実施形態において、変調間隔はそれぞれ、４０ピコ秒、６０ピコ秒、８０ピコ秒、１００ピコ秒、１２０ピコ秒、１４０ピコ秒、１６０ピコ秒、および１８０ピコ秒のうちの１つであり、引き続く持続時間の選択は、変調間隔のシーケンスがＰＮ符号となるように行われる。そのような実施形態は、「３ビットチップ間隔持続時間」実施形態と見なされてよい。一般に、可能な変調間隔持続時間の数が２^ｋである場合、そのような実施形態は、「ｋビットチップ間隔持続時間」実施形態と見なされてよい。 In certain embodiments, the modulation intervals are each one of 40 picoseconds, 60 picoseconds, 80 picoseconds, 100 picoseconds, 120 picoseconds, 140 picoseconds, 160 picoseconds, and 180 picoseconds. , and subsequent duration selections are made such that the sequence of modulation intervals is a PN code. Such an embodiment may be considered a "3-bit chip interval duration" embodiment. In general, if the number of possible modulation interval durations is 2 ^k , such an embodiment may be considered a "k-bit chip interval duration" embodiment.

所定の実施形態において、変調間隔は、８０ピコ秒から１２０ピコ秒までの間の連続的な範囲にあり、最小の変調間隔の決定は不可能である。そのような不可能性の一例が、変調間隔持続時間が確率的なプロセスにて決定される実施形態において生じる。所定の実施形態において、ノイズソースは、物理的現象に依拠するジョンソン－ナイキストノイズ発生器から導き出される。そのような実施形態は、「連続的チップ間隔持続時間」実施形態と見なされてよい。 In certain embodiments, the modulation interval is in a continuous range between 80 picoseconds and 120 picoseconds, making it impossible to determine the minimum modulation interval. An example of such impossibility arises in embodiments where the modulation interval duration is determined in a stochastic process. In certain embodiments, the noise source is derived from a Johnson-Nyquist noise generator that relies on physical phenomena. Such embodiments may be considered "continuous chip interval duration" embodiments.

別の要素が、符号化間隔中に作成される順序付けられた一連の値を提供するための出力端末である。 Another element is an output terminal for providing the ordered series of values produced during the encoding interval.

別の要素が、トランスポート間隔中に、順序付けられた一連の出力値におけるＬのインデックスのそれぞれに関して、以下のサブサブステップである、ディスパッチ間隔内で行われるディスパッチするサブステップを繰り返すための提供コントローラである。 Another element is a providing controller for repeating the dispatching substeps performed within the dispatching interval for each of the indices of L in the ordered sequence of output values during the transport interval, the following subsubsteps: be.

i． このディスパッチ間隔の持続時間を決定すること、および i. determining the duration of this dispatch interval; and

ii．符号化間隔中に作成された順序付けられた一連の出力におけるインデックスが付けられた値を提供し、ディスパッチ間隔の合計がトランスポート間隔を超えないようにすること。 ii. Provide indexed values in the sequence of ordered outputs produced during the encoding interval so that the total dispatch interval does not exceed the transport interval.

前述のディスパッチするサブステップのＬ回の反復の後に提供される順序付けられた一連の出力はその全体として、入力メディア信号スニペットを表す。 The sequence of ordered outputs provided after L iterations of the dispatching sub-step described above collectively represents an input media signal snippet.

ディスパッチ間隔の一様のシーケンスにおいて、各ディスパッチするサブステップの持続時間は、Ｌで割ったトランスポート間隔の持続時間と等しい。所定の実施形態において、ディスパッチ間隔は１００ピコ秒である。 In a uniform sequence of dispatch intervals, the duration of each dispatching substep is equal to the duration of the transport interval divided by L. In certain embodiments, the dispatch interval is 100 picoseconds.

ディスパッチ間隔の一様でないシーケンスにおいて、引き続くディスパッチ間隔は、例えば、補足的なＥＭＩ／ＲＦＩ（電磁干渉／無線周波数干渉）スペクトルエネルギー抑制およびＥＭＩ準拠をもたらすべく様々である。変調間隔のシーケンスがＰＮシーケンスである場合、この装置は、ＥＭ経路に提供される物理信号において有益な位相ノイズを生じさせる。変調された間隔は、くし形における個々のスパイクを広くして、周波数領域におけるエネルギーを拡散させ、かつＥＭＩフットプリントを小さくする。 In a non-uniform sequence of dispatch intervals, subsequent dispatch intervals are varied to provide, for example, complementary EMI/RFI (Electromagnetic Interference/Radio Frequency Interference) spectral energy suppression and EMI compliance. If the sequence of modulation intervals is a PN sequence, this device introduces useful phase noise in the physical signal provided to the EM path. The modulated spacing widens the individual spikes in the comb to spread the energy in the frequency domain and reduce the EMI footprint.

所定の実施形態において、ディスパッチ間隔は、８０ピコ秒または１２０ピコ秒であり、２つの値の間の選択は、ディスパッチ間隔のシーケンスが、１００ピコ秒の平均を有するＰＮに近いシーケンスとなるように行われる。そのような実施形態は、「バイナリディスパッチ間隔持続時間」装置と見なされてよい。その実施形態のある態様において、ディスパッチ間隔の事前決定された持続時間は、出力がバイナリＰＮシーケンスを構成し、かつ遅延生成回路を制御する線形フィードバックシフトレジスタにて生成される。 In certain embodiments, the dispatch interval is 80 picoseconds or 120 picoseconds, and the choice between the two values is such that the dispatch interval sequence is a sequence close to PN with an average of 100 picoseconds. done. Such an embodiment may be considered a "binary dispatch interval duration" device. In one aspect of that embodiment, the predetermined duration of the dispatch interval is generated in a linear feedback shift register whose output constitutes a binary PN sequence and controls a delay generation circuit.

所定の実施形態において、ディスパッチ間隔はそれぞれ、４０ピコ秒、６０ピコ秒、８０ピコ秒、１００ピコ秒、１２０ピコ秒、１４０ピコ秒、１６０ピコ秒、および１８０ピコ秒のうちの１つであり、引き続く値の選択は、ディスパッチ間隔のシーケンスがＰＮ符号となるように行われる。そのような実施形態は、「３ビットディスパッチ間隔」装置と見なされてよい。一般に、可能なディスパッチ間隔持続時間の数が２^ｋである場合、そのような実施形態は、「ｋビットディスパッチ間隔持続時間」装置と見なされてよい。 In certain embodiments, the dispatch intervals are each one of 40 picoseconds, 60 picoseconds, 80 picoseconds, 100 picoseconds, 120 picoseconds, 140 picoseconds, 160 picoseconds, and 180 picoseconds. , subsequent values are selected such that the sequence of dispatch intervals is a PN code. Such an embodiment may be considered a "3-bit dispatch interval" device. In general, if the number of possible dispatch interval durations is 2 ^k , such an embodiment may be considered a "k-bit dispatch interval duration" device.

所定の実施形態において、ディスパッチ間隔は、８０ピコ秒から１２０ピコ秒までの間の連続的な範囲にあり、最小のディスパッチ間隔の決定は不可能である。そのような不可能性の一例が、ディスパッチ間隔持続時間が確率的なプロセスにて決定される実施形態において生じる。所定の実施形態において、ノイズソースは、物理的現象に依拠するジョンソン－ナイキストノイズ発生器から導き出される。そのような実施形態は、「連続的ディスパッチ間隔持続時間」装置と見なされてよい。 In certain embodiments, the dispatch interval is in a continuous range between 80 picoseconds and 120 picoseconds, making it impossible to determine the minimum dispatch interval. An example of such impossibility arises in embodiments in which the dispatch interval duration is determined in a stochastic process. In certain embodiments, the noise source is derived from a Johnson-Nyquist noise generator that relies on physical phenomena. Such an embodiment may be considered a "continuous dispatch interval duration" device.

所定の実施形態において、ディスパッチ間隔の一様でないシーケンスにおける間隔は、符号化間隔の一様でないシーケンスにおける対応するインデックスにおける間隔と正確に合致する。そのような実施形態において、ＥＭＩ／ＲＦＩ低減は、実施者の都合により、符号化するコントローラの制御下、または提供するコントローラの制御下で実現されることが可能である。 In certain embodiments, the intervals in the non-uniform sequence of dispatch intervals exactly match the intervals in the corresponding index in the non-uniform sequence of encoding intervals. In such embodiments, EMI/RFI reduction can be achieved under the control of the encoding controller or under the control of the providing controller, depending on the convenience of the implementer.

オンラインで収集し符号化しかつ提供する装置のさらなる実施形態において、変調間隔は、符号化するコントローラ実装を容易にすべく一様である一方、ディスパッチ間隔は、ＥＭＩおよびＲＦＩを最小限に抑えるように一様ではなく多様である。ある態様において、この実施形態は、符号化するコントローラと提供するコントローラとの間で提供されるべき順序付けられたシリーズにおける事前決定された数の値を二重バッファリングする。 In a further embodiment of the apparatus for collecting, encoding and providing on-line, the modulation interval is uniform to facilitate encoding controller implementation, while the dispatch interval is adjusted to minimize EMI and RFI. Not uniform, but diverse. In an aspect, this embodiment double-buffers a predetermined number of values in the ordered series to be provided between the encoding controller and the providing controller.

リアルタイムの装置において、変調間隔の一様でないシーケンスにおける変調間隔が、ディスパッチ間隔の一様でないシーケンスにおける対応するディスパッチ間隔とは異なることから生じる可能性がある潜在的な肯定的な相互作用および否定的な相互作用の範囲を探求することは今後に残されている。 Potential positive and negative interactions that can result from modulation intervals in a non-uniform sequence of modulation intervals being different than corresponding dispatch intervals in a non-uniform sequence of dispatch intervals in real-time devices It remains to explore the extent of these interactions.

さらなる態様において、値は、ＥＭ経路上で送信される。 In a further aspect, the value is sent over the EM path.

さらなる態様において、ソースアセンブリ装置は、例えば、ペイロードの性質の変化、ＥＭ経路伝播特性の変化、またはアプリケーション要件の変化に対応すべく、アルゴリズム制御下でこれらのパラメータを変化させる。 In a further aspect, the source assembly equipment varies these parameters under algorithmic control to respond, for example, to changing payload properties, changing EM path propagation characteristics, or changing application requirements.

所定の実施形態において、装置は、スニペットを際限なく繰り返し処理する。 In certain embodiments, the device iterates over snippets indefinitely.

受信し復号しかつ分配する装置
ある態様において、事前決定されたトランスポート間隔中にＥＭ経路からの１または複数の入力メディア信号スニペットに適用された、対応する収集し符号化しかつ提供する装置にて生成された順序付けられた一連の出力値に対応する順序付けられた一連の入力値を受信するため、事前決定された復号間隔中にその順序付けられた一連の入力値を復号してサンプルの出力ベクトルにする、および事前決定された分配間隔中に出力ベクトルを１または複数の再構築されたメディア信号スニペットとして分配するための装置が、要素のコレクションを備える。 Apparatus for Receiving, Decoding, and Distributing In an aspect, at a corresponding collecting, encoding, and providing apparatus applied to one or more input media signal snippets from an EM path during a predetermined transport interval. receiving an ordered set of input values corresponding to the generated ordered set of output values, decoding the ordered set of input values into an output vector of samples during a predetermined decoding interval; and for distributing an output vector as one or more reconstructed media signal snippets during predetermined distribution intervals, comprising a collection of elements.

それらの要素のうちの１つが、すべてのサンプルを再構築し、かつ対応する符号化装置のＮと等しい、事前決定された長さＮの出力ベクトルに記憶するためのメモリである。 One of those elements is a memory for reconstructing and storing all the samples in an output vector of predetermined length N, equal to N of the corresponding encoder.

それらの要素のうちの１つが、符号生成器のセットである。各出力ベクトルインデックスにつき１つのＮの符号生成器が存在する。各符号生成器は、値のインデックスが付けられたシーケンス、または「チップ」である、事前決定された符号を生成する。符号セットの中の各符号は、対応する符号化装置のＬと等しい、別の事前決定された長さＬである。各符号は、セット中のその他すべての符号と異なる。符号セットは、対応する収集し符号化しかつ提供する装置の符号セットと同一である。 One of those elements is the set of code generators. There are N code generators, one for each output vector index. Each code generator produces a predetermined code, which is an indexed sequence of values, or "chips." Each code in the code set is of another predetermined length L equal to the L of the corresponding encoder. Each code is different from every other code in the set. The code set is identical to the code set of the corresponding collecting, encoding and providing device.

要素のうちの別のものが、Ｎの相関器のセットである。各出力ベクトルインデックスに対応する１つの相関器が存在し、均等として、符号セットの中の各符号に対応する１つの相関器が存在する。各相関器は、２つの入力を有する。すなわち、１つの入力は、受信される入力値であり、他方の入力は、対応するチップである。 Another of the elements is a set of N correlators. There is one correlator for each output vector index and, equivalently, one correlator for each code in the code set. Each correlator has two inputs. That is, one input is the received input value and the other input is the corresponding chip.

要素のうちの１つが、Ｎの加算回路のセットである。各出力ベクトルインデックスに関連付けられた１つの加算回路が存在する。各加算回路は、２つの入力を有する。すなわち、１つの入力は、対応する相関器の出力であり、他方の入力は、対応するようにインデックスが付けられた出力ベクトル位置のコンテンツである。 One of the elements is a set of N adder circuits. There is one adder circuit associated with each output vector index. Each summing circuit has two inputs. That is, one input is the output of the corresponding correlator and the other input is the contents of the correspondingly indexed output vector position.

それらの要素のうちの１つが、同期獲得および追跡回路である。タイミング獲得および追跡回路は、クロック回復回路と、相互関係スパイク検出器とを備える。再構築されたメディア信号サンプルの絶対値電力測定を実行する相互関係スパイク検出器は、検出器の出力を、クロック回復回路におけるＰＬＬ設定を調整する制御回路に送り込む。 One of those elements is the synchronization acquisition and tracking circuitry. A timing acquisition and tracking circuit comprises a clock recovery circuit and a correlated spike detector. A correlation spike detector that performs absolute power measurements on the reconstructed media signal samples feeds the output of the detector into a control circuit that adjusts the PLL settings in the clock recovery circuit.

それらの要素のうちの１つが、トランスポート間隔中に、順序付けられた一連の入力値におけるＬのインデックスのそれぞれに関して、測定間隔中の測定するステップを繰り返すための受信コントローラであり、測定するステップは、以下のサブステップからなる。 One of those elements is a receiving controller for repeating the step of measuring during a measurement interval for each of the indices of L in the ordered sequence of input values during the transport interval, the step of measuring , consisting of the following substeps:

i ． Ｌの測定間隔がトランスポート間隔を超えないように、この測定間隔の持続時間を決定すること、および i. determining the duration of the measurement interval of L such that it does not exceed the transport interval; and

ii． ＥＭ経路から着信する信号を解析することによって、基準クロック周波数および位相を推測するように同期獲得および追跡回路を構成すること、および ii. configuring the synchronization acquisition and tracking circuitry to infer the reference clock frequency and phase by analyzing the signal coming from the EM path; and

iii．入力端末にて順序付けられた一連の入力におけるインデックスが付けられた値を測定すること。 iii. Measuring indexed values in an ordered sequence of inputs at an input terminal.

Ｌの測定間隔が経過した後に受信されている順序付けられた一連の入力は、再構築されるべき入力メディア信号スニペットを表す。 The sequence of ordered inputs that have been received after the L measurement intervals have elapsed represent the input media signal snippet to be reconstructed.

トランスポート間隔および測定間隔に関する配慮すべき事項は、対応する収集し符号化しかつ提供する方法におけるトランスポート間隔に関するものと同一である。測定間隔の一様のシーケンスにおいて、各測定間隔の持続時間は、Ｌで割ったトランスポート間隔の持続時間と等しい。 The considerations for transport intervals and measurement intervals are the same as for transport intervals in the corresponding methods of collecting, encoding and providing. In a uniform sequence of measurement intervals, the duration of each measurement interval is equal to the duration of the transport interval divided by L.

測定間隔の一様でないシーケンスに関する配慮すべき事項、およびそれらのシーケンスの構築は、対応する収集し符号化しかつ提供する装置におけるディスパッチ間隔の一様でないシーケンスに関するものと同一である。 The considerations for non-uniform sequences of measurement intervals and the construction of those sequences are the same as for non-uniform sequences of dispatch intervals in the corresponding acquiring, encoding and providing apparatus.

それらの要素のうちの別のものが、事前決定された復号間隔中に、順序付けられた一連の入力値におけるＬのインデックスのそれぞれに関して、以下のサブステップからなる、復調間隔中の復調するステップを繰り返すための復調コントローラである。 Another of those elements is, during a predetermined decoding interval, for each index of L in the ordered sequence of input values, demodulating during a demodulation interval, consisting of the following substeps: A demodulation controller for repeating.

この復調間隔の持続時間を決定すること、および determining the duration of this demodulation interval; and

出力ベクトルにおけるＮのインデックスのそれぞれに関して、以下のサブサブステップを繰り返すこと、すなわち、 Repeating the following sub-substeps for each of the N indices in the output vector:

i ． インデックスが付けられた符号における共通のインデックスが付けられた値によって、受信された入力値を互いに関係付けることで、インデックスが付けられた出力サンプルの一部を付与するようにインデックスが付けられた相関器を構成すること、 i. Correlating the received input values by a common indexed value in the indexed code to give a fraction of the indexed output samples constructing a vessel,

ii． インデックスが付けられた相関器の出力を、インデックスが付けられた出力ベクトル位置のコンテンツと合計するように、インデックスが付けられた加算回路を構成すること、および ii. configuring an indexed summing circuit to sum the output of the indexed correlator with the content of the indexed output vector location; and

iii．加算回路の出力を受信するように出力ベクトルメモリにおける、対応するようにインデックスが付けられた位置を構成すること。 iii. Configuring correspondingly indexed locations in the output vector memory to receive the outputs of the summing circuit.

復調間隔の一様なシーケンスにおいて、各復調間隔の持続時間は、Ｌで割ったトランスポート間隔の持続時間と等しい。装置の所定の実施形態において、一様な復調間隔は、１００ピコ秒である。 In a uniform sequence of demodulation intervals, the duration of each demodulation interval is equal to the duration of the transport interval divided by L. In certain embodiments of the apparatus, the uniform demodulation interval is 100 picoseconds.

復調間隔の一様でないシーケンスにおいて、引き続く復調間隔は、事前決定された値の間で様々である。復調間隔のシーケンスは、対応する収集し符号化しかつ提供する装置にて生成された、位相変調された信号を回復する。復調間隔のこの位相変調の目的は、ＥＭ経路におけるＥＦＩおよびＲＦＩを最小限に抑えることである。 In a non-uniform sequence of demodulation intervals, subsequent demodulation intervals vary between predetermined values. The sequence of demodulation intervals recovers the phase-modulated signal produced by the corresponding acquisition, encoding and providing apparatus. The purpose of this phase modulation of the demodulation interval is to minimize EFI and RFI in the EM path.

復調間隔を決定、および制御することに関する配慮すべき事項は、対応する収集し符号化しかつ提供する装置における変調間隔を決定すること、および制御することに関するものと同一である。 The considerations for determining and controlling the demodulation interval are the same as for determining and controlling the modulation interval in the corresponding collecting, encoding and providing apparatus.

それらの要素のうちの１つが、事前決定された分配間隔中に、出力ベクトルにおけるＮのインデックスのそれぞれに関して、以下のステップを繰り返すためのコントローラである。すなわち、 One of those elements is a controller for repeating the following steps for each of the N indices in the output vector during a predetermined dispensing interval. i.e.

i ． ＥＭ経路から着信する信号を解析することによって、基準クロック周波数および位相を推測するように同期獲得および追跡回路を構成すること、および i. configuring the synchronization acquisition and tracking circuitry to infer the reference clock frequency and phase by analyzing the signal coming from the EM path; and

ii． トランスポート間隔内のすべての一連のインデックスを数え上げるのに十分なレートで、順序付けられた一連の入力におけるインデックスが付けられた値を受信すること。 ii. Receiving indexed values in an ordered series of inputs at a rate sufficient to enumerate all series of indices within a transport interval.

前述の内側ループのＬ回の反復の完了後に受信されている順序付けられた一連の入力は、その全体として、再構築されるべきメディア信号スニペットを表す。 The sequence of ordered inputs that have been received after completion of L iterations of the inner loop described above, as a whole, represents the media signal snippet to be reconstructed.

それらの要素のうちの１つが、事前決定された分配間隔中に、出力ベクトルのＮすべてのインデックスに関して、以下のステップを繰り返すための分配するコントローラである。すなわち、 One of those elements is a dispense controller for repeating the following steps for all N indices of the output vector during a predetermined dispense interval. i.e.

i ． インデックスが付けられた出力ベクトルの位置を引き続く再構築されたメディア信号スニペットサンプルとして提供するようにパーミュータを構成すること。 i. Configuring the permuter to provide the indexed output vector positions as subsequent reconstructed media signal snippet samples.

さらなる態様において、順序付けられた一連の入力値は、ＥＭ経路上で受信される。 In a further aspect, an ordered series of input values is received over the EM path.

所定の実施形態において、受信し復号しかつ分配する装置は、対応する収集し符号化しかつ提供する装置との同期を獲得し、かつ改良すべく反復を活用して、引き続くスニペットに際限なく適用される。 In certain embodiments, the receiving, decoding, and distributing device is endlessly applied to subsequent snippets, leveraging iteration to acquire and refine synchronization with the corresponding collecting, encoding, and providing device. be.

サンプリングされた信号を単一のＥＭ経路上で通信するための装置
別の態様において主張されるのは、対応する受信し復号しかつ分配する装置とペアにされた収集し符号化しかつ提供する装置を組み込んだ、サンプリングされた信号を通信する装置である。 Apparatus for communicating sampled signals over a single EM path Claimed in another aspect is an apparatus for collecting, encoding and providing paired with corresponding receiving, decoding and distributing apparatus A device for communicating a sampled signal incorporating a

さらなる態様において、デジタル信号を搬送するように構成された収集し符号化しかつ提供する装置を組み込んだ、サンプリングされた信号を通信する装置が、デジタル信号を搬送するように構成された、対応する受信し復号しかつ分配する装置とペアにされる。 In a further aspect, a device for communicating a sampled signal incorporating a collecting, encoding and providing device configured to carry a digital signal receives a corresponding receiving signal configured to carry the digital signal. is paired with a device that decodes and distributes

さらなる態様において、脈動信号を搬送するように構成された収集し符号化しかつ提供する装置を組み込んだ、サンプリングされた信号を通信する装置が、デジタル信号を搬送するように構成された、対応する受信し復号しかつ分配する装置とペアにされる。 In a further aspect, a device for communicating a sampled signal incorporating a collecting, encoding and providing device configured to carry a pulsatile signal receives a corresponding receiving signal configured to carry a digital signal. is paired with a device that decodes and distributes

さらなる態様において、デジタル信号を搬送するように構成された収集し符号化しかつ提供する装置を組み込んだ、サンプリングされた信号を通信する装置が、脈動信号を搬送するように構成された、対応する受信し復号しかつ分配する装置とペアにされる。 In a further aspect, a device for communicating a sampled signal incorporating a collecting, encoding and providing device configured to carry a digital signal receives a corresponding receiving signal configured to carry a pulsatile signal. is paired with a device that decodes and distributes

さらなる態様において、脈動信号を搬送するように構成された収集し符号化しかつ提供する装置を組み込んだ、サンプリングされた信号を通信する装置が、脈動信号を搬送するように構成された、対応する受信し復号しかつ分配する装置とペアにされる。 In a further aspect, a device for communicating a sampled signal incorporating a collecting, encoding and providing device configured to convey a pulsation signal receives a corresponding receiving signal configured to convey the pulsation signal. is paired with a device that decodes and distributes

トンネリング
一態様において主張されるのは、高帯域幅入力メディア信号を表すＥＭ信号を伝送するものと同一のＥＭ経路上に余り多くない量のビットが正確でなければならないビットシリアル制御メディア信号およびビットシリアルステータスメディア信号を便乗させる方法および装置である。 Tunneling It is argued in one aspect that bit-serial control media signals and bit-serial control media signals where not too many bits must be accurate on the same EM path that carries the EM signal representing the high-bandwidth input media signal. A method and apparatus for piggybacking a serial status media signal.

メディア信号帯域幅は、制御情報およびステータス情報の帯域幅より大きい大きさのオーダである。実際、ビデオは、帯域幅を非常に多く利用するため、近年、ビデオ分解能が高まるにつれ、デジタルオーディオ信号の相対的帯域幅は縮小して、制御情報およびステータス情報の相対的帯域幅と似通ったものとなっている。このことは、個々のオーディオチャネルの比較的余り大きくない帯域幅要件に起因する。他のステータス情報は、ｖｓｙｎｃおよびｈｓｙｎｃなどのビデオフレーミングを含む。これらのさらなる信号は、「サブバンド信号」である。これらのさらなる信号は、ビデオ信号と比べて低データレート信号であり、かつ／またはタイミング基準波形である。これらのさらなる信号は、「トンネリング」にて搬送され、「トンネリング」にて意味されるのは、メディアトランスポートのための好ましい符号帳と比較して非常に長い符号を用いてＳＳＤＳ－ＣＤＭＡ技法を適用することである。これらの非常に長い符号のＳＳＤＳ－ＣＤＭＡ技法が、制御ビットおよびステータスビットのシーケンスを完全に正しく配信することが極めて重要である。さらなる変調されたタイミング／制御信号は、送信機アセンブリ出力にて増幅される前に、メディアトランスポートソースアセンブリの出力と正しく一緒に加えられなければならない。変調されたステータス信号は、メディアトランスポートシンクアセンブリが、ＥＭ経路から着信する順序付けられた一連の値を正しく測定できるように、受信機アセンブリ入力において信号に正しく追加されなければならない。 The media signal bandwidth is an order of magnitude greater than the control and status information bandwidth. In fact, video is so bandwidth intensive that in recent years, as video resolution has increased, the relative bandwidth of digital audio signals has shrunk to resemble the relative bandwidth of control and status information. It has become. This is due to the relatively modest bandwidth requirements of the individual audio channels. Other status information includes video framing such as vsync and hsync. These additional signals are "subband signals". These additional signals are low data rate signals compared to video signals and/or timing reference waveforms. These additional signals are carried in "tunneling", what is meant by "tunneling" is the SSDS-CDMA technique with very long codes compared to the preferred codebook for media transport. to apply. It is critical that these very long code SSDS-CDMA techniques deliver the sequence of control and status bits perfectly and correctly. Additional modulated timing/control signals must be properly added together with the output of the media transport source assembly before being amplified at the transmitter assembly output. The modulated status signal must be correctly added to the signal at the receiver assembly input so that the media transport sink assembly can correctly measure the ordered series of values coming from the EM path.

利用可能ないくつかのＥＭ経路に関してトンネリングのための以下の可能な少なくとも３つの戦略が存在する。 There are at least three possible strategies for tunneling with some EM pathways available:

１．メディア信号ＳＳＤＳ－ＣＤＭＡにて生成されたＰのＥＭ信号のうちの１または複数の上に、トンネリングされる１または複数の信号を重ね合わせる。トンネリングされる信号を変調する比較的長い符号が、符号帳における符号（およびトンネリングされる信号をやはり変調する他のすべての長い符号）と直交する場合、トラック間干渉（ＩＴＩ）は、無視できるほど小さく、かつ緩和可能でなければならない。 1. Overlaying one or more tunneled signals on top of one or more of the P EM signals generated in the media signal SSDS-CDMA. If the relatively long codes that modulate the tunneled signal are orthogonal to the codes in the codebook (and all other long codes that also modulate the tunneled signal), inter-track interference (ITI) is negligible. Must be small and mitigable.

２．トンネリングされるすべての信号をそれらの信号独自の高速有線バンドル（ＨＤＭＩの４つのＴＭＤＳバンドルのうちの１つから目的変更された）上に集約して、その結果、メディア信号ＳＳＤＳ－ＣＤＭＡにて生成された並行する３つのＥＭ信号のそれぞれに関して「完全帯域幅の」ＴＭＤＳバンドルを保つ。このアプローチの欠点は、低帯域幅の制御／ステータスビット上で高帯域幅のＥＭ経路を潜在的に浪費することである。 2. Aggregate all tunneled signals onto their own high-speed wired bundle (repurposed from one of HDMI's four TMDS bundles), resulting in media signal generation in SSDS-CDMA We keep a "full-bandwidth" TMDS bundle for each of the three parallel EM signals generated. The drawback of this approach is that it potentially wastes a high-bandwidth EM path on low-bandwidth control/status bits.

３．制御およびステータスのための任意の利用可能なシールドが付けられていない導線ペアを目的変更する。すなわち、シールドが付けられていないペアの電気的乏しさを克服すべく、非常に長い符号を使用して拡散を適用し、かつトンネリングされるすべての信号をこれらの目的変更されたピン上に集約する。 3. Repurpose any available unshielded wire pairs for control and status. That is, to overcome the electrical poorness of the unshielded pairs, very long codes are used to apply spreading and concentrate all tunneled signals onto these repurposed pins. do.

タイミング回復を単純化する送信機の精緻化
所定の実施形態において、タイミング回復情報が、図３３に描かれるスキームを使用して進行中の信号に注入される。 Transmitter Refinement to Simplify Timing Recovery In certain embodiments, timing recovery information is injected into the ongoing signal using the scheme depicted in FIG.

図３３にて重ね合わされる符号は、符号帳におけるすべての符号と直交しなければならないことに留意されたい。 Note that the codes superimposed in FIG. 33 must be orthogonal to all codes in the codebook.

場合により、ｈｓｙｎｃおよびｖｓｙｎｃを含む、他のタイミング情報を提供すべく、長いＰＮシーケンス符号重合せスキームが使用可能であることに留意されたい。 Note that long PN sequence code superposition schemes can be used to provide other timing information, possibly including hsync and vsync.

高速タイミング回復回路
図３４は、高速タイミング回復回路のための回路戦略を示す。 Fast Timing Recovery Circuit FIG. 34 shows the circuit strategy for the fast timing recovery circuit.

図３４にて生成されるＰＮ符号は、図３３にて参照されるものと同一でなければならないことに留意されたい。 Note that the PN code generated in FIG. 34 must be the same as referenced in FIG.

高速タイミング回復回路は、受信機アセンブリに埋め込まれる。 A fast timing recovery circuit is embedded in the receiver assembly.

トンネリングされるタイミング信号
場合により、トンネリングされる信号のグループは、これらのタイミング信号を含む。すなわち、 Tunneled Timing Signals Optionally, the group of tunneled signals includes these timing signals. i.e.

・変調し提供し測定しかつ復調するクロック：最高速度タイミング基準。値が、送信機にて駆動され、受信機にて受信されるレート。
所定の実施形態において、エンコーダおよびデコーダもまた、チップクロックレートで動作する。チップクロック周波数および位相の回復が、受信機アセンブリ機能に非常に重要である。 • Clock to modulate, provide, measure and demodulate: full speed timing reference. The rate at which values are driven at the transmitter and received at the receiver.
In certain embodiments, the encoder and decoder also operate at the chip clock rate. Chip clock frequency and phase recovery are very important to receiver assembly function.

・符号クロック（またはバンククロック）：サンプルの新たなグループがエンコーダおよびデコーダにて処理されるレート。
チップクロック周波数＝Ｌ掛ける符号クロック周波数 Code Clock (or Bank Clock): The rate at which new groups of samples are processed in the encoder and decoder.
Chip clock frequency = L times code clock frequency

・ｈｓｙｎｃ（または行クロック）：フレームにおいてドット（「ドット」にて意味されるのは、画像センサまたはディスプレイにおける物理的位置に関連付けられた値である）の次の行の始まりを示す端部。 • hsync (or row clock): the edge that marks the beginning of the next row of dots (by "dot" is meant a value associated with a physical position in the image sensor or display) in a frame.

〇ｈｓｙｎｃ周波数＝Ｎ×符号クロック周波数／１行当たりのサンプル数 o hsync frequency = N x code clock frequency / number of samples per row

〇ｈｓｙｎｃとしては、ビデオフォーマットが知られ、かつタイミングロックが獲得されると、冗長な信号であることに留意されたい。 o Note that hsync is a redundant signal once the video format is known and timing lock is acquired.

・ｖｓｙｎｃ（またはフレームクロック）：フレームの第１の行を示す端部 - vsync (or frame clock): an edge indicating the first row of the frame

〇ｖｓｙｎｃ周波数＝ｈｓｙｎｃ周波数／１フレーム当たりの行数 o vsync frequency = hsync frequency/number of rows per frame

メディアインターフェース方法および装置
別の態様において主張されるのは、本明細書にて開示するサンプルシリアルメディアトランスポートを組み込むメディアインターフェースのための方法および装置である。一実施形態において、１または複数のサンプルシリアルメディアトランスポートが、メディア信号を伝送する一方、余り大ききくない帯域幅の制御情報およびステータス情報が、別個のＥＭ経路を通じて正確なビットで交換される。さらなる実施形態において、制御情報およびステータス情報は、「トンネリング」と呼ばれるプロセスにおいて、メディアトランスポートのために使用されるものと同一のＥＭ経路の端から端まで伝送される。制御情報およびステータス情報は、正確なビットで配信されなければならないが、情報レートは、比較的低い。このため、制御情報およびステータス情報は、ビットシリアルＳＳＤＳ－ＣＤＭＡ技法に適している。オプションは、ａ）この低帯域幅のデジタルペイロードのために非常に長い符号を使用すること、および、ｂ）ＥＭ経路を共有するメディアイロードの変調／復調を支配する符号帳と直交するように符号帳を選択することを選ぶことを含む。 MEDIA INTERFACE METHOD AND APPARATUS In another aspect, claimed is a method and apparatus for a media interface that incorporates the sample serial media transport disclosed herein. In one embodiment, one or more sampled serial media transports carry media signals while moderate bandwidth control and status information is exchanged in precise bits over separate EM paths. In a further embodiment, control and status information is transmitted across the same EM path used for media transport in a process called "tunneling." Control and status information must be delivered with exact bits, but the information rate is relatively low. Therefore, the control and status information are suitable for bit-serial SSDS-CDMA techniques. The options are a) to use very long codes for this low-bandwidth digital payload, and b) to code the codes so that they are orthogonal to the codebook that governs the modulation/demodulation of media payloads that share the EM path. Including choosing to select a book.

情報および信号は、様々な技術および技法のいずれかを使用して表現されてもよいことが、当業者に理解されよう。例えば、前述の説明の全体に亘って参照可能なデータ、命令、コマンド、情報、信号、ビット、サンプル、シンボル、およびチップは、電圧、電流、電磁波、磁場もしくは磁気粒子、光場もしくは光粒子、または以上の任意の組合せにて表されてよい。 Those of skill in the art will understand that information and signals may be represented using any of a variety of different technologies and techniques. For example, the data, instructions, commands, information, signals, bits, samples, symbols, and chips that may be referenced throughout the foregoing description may refer to voltages, currents, electromagnetic waves, magnetic fields or particles, light fields or particles, or any combination of the above.

本明細書にて開示する実施形態に関連して説明される様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェアとして実装されても、コンピュータソフトウェアもしくはコンピュータ命令として実装されても、または、その両方の組合せとして実装されてもよいことが当業者に認識されよう。ハードウェアとソフトウェアとのこの互換性を明確に例示するために様々な例示的な構成要素、ブロック、モジュール、回路、およびステップが、その機能の点において一般的に前段で説明されている。そのような機能がハードウェアとして実装、またはソフトウェアとして実装されるかは、全体的なシステムに課されるアプリケーション上、および設計上の制約に依存する。当業者は、説明される機能を、各アプリケーションに関して様々な方法で実装してよいが、そのような実装上の決定が、本発明の範囲からの逸脱をもたらすものと解釈されるべきではない。 The various illustrative logical blocks, modules, circuits, and algorithm steps described in connection with the embodiments disclosed herein may be implemented as electronic hardware or as computer software or computer instructions. One skilled in the art will recognize that it may be implemented as either one or a combination of both. To clearly illustrate this interchangeability of hardware and software, various illustrative components, blocks, modules, circuits, and steps have been described above generally in terms of their functionality. Whether such functionality is implemented as hardware or software depends on the application and design constraints imposed on the overall system. Skilled artisans may implement the described functionality in varying ways for each application, but such implementation decisions should not be interpreted as causing a departure from the scope of the present invention.

本明細書にて開示する実施形態に関連して説明される方法またはアルゴリズムステップは、ハードウェアにて直接に実施されても、プロセッサにて実行されるソフトウェアモジュールによって実施されても、またはこの２つの組合せにて実施されてもよい。ハードウェアの実装例の場合、処理は、１もしくは複数の特定用途向け集積回路（ＡＳＩＣ）、デジタルシグナルプロセッサ（ＤＳＰ）、デジタル信号処理デバイス（ＤＳＰＤ）、プログラマブル論理デバイス（ＰＬＤ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プロセッサ、コントローラ、マイクロコントローラ、マイクロプロセッサ、本明細書にて説明する機能を実行するように設計された他の電子ユニット、または以上の組合せの内部で実施されてもよい。コンピュータプログラム、コンピュータコード、または命令としても知られるソフトウェアモジュールは、いくつかのソースコードもしくはオブジェクトコードのセグメントもしくは命令を包含してよく、かつＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ－ＲＯＭ、ＤＶＤ－ＲＯＭ、Ｂｌｕ－ｒａｙ（登録商標）ディスク、または他の任意の形態のコンピュータ可読媒体などの任意のコンピュータ可読媒体に存在してよい。一部の態様において、コンピュータ可読媒体は、一過性でないコンピュータ可読媒体（例えば、有形の媒体）を備えることが可能である。さらに、他の態様に関して、コンピュータ可読媒体は、一過性のコンピュータ可読媒体（例えば、信号）を備えることが可能である。また、前述の媒体の組合せも、コンピュータ可読媒体の範囲に含められなければならない。別の態様において、コンピュータ可読媒体は、プロセッサと一体であってよい。プロセッサおよびコンピュータ可読媒体は、ＡＳＩＣまたは関連するデバイスに存在してよい。ソフトウェアコードは、メモリユニットに記憶されてよく、プロセッサは、それらのコードを実行するように構成されてよい。メモリユニットは、プロセッサ内に実装されても、プロセッサの外部に実装されてもよく、外部に実装される場合、メモリユニットは、当技術分野において公知の様々な手段を介してプロセッサに通信可能に結合可能である。 The method or algorithm steps described in connection with the embodiments disclosed herein may be implemented directly in hardware, by software modules executing on a processor, or both. may be implemented in any combination. In the case of a hardware implementation, processing may be implemented in one or more of application specific integrated circuits (ASICs), digital signal processors (DSPs), digital signal processing devices (DSPDs), programmable logic devices (PLDs), field programmable gate arrays. (FPGA), processor, controller, microcontroller, microprocessor, other electronic unit designed to perform the functions described herein, or combinations thereof. A software module, also known as a computer program, computer code, or instructions, may comprise a number of source or object code segments or instructions and may be stored in RAM memory, flash memory, ROM memory, EPROM memory, registers, hard disk. , a removable disk, a CD-ROM, a DVD-ROM, a Blu-ray disk, or any other form of computer-readable medium. In some aspects computer-readable media may comprise non-transitory computer-readable media (eg, tangible media). In addition, for other aspects computer-readable medium may comprise transitory computer-readable medium (eg, a signal). Combinations of the above media should also be included within the scope of computer-readable media. In another aspect, a computer-readable medium may be integral to the processor. The processor and computer-readable medium may reside in an ASIC or related device. The software codes may be stored in memory units and processors may be configured to execute those codes. The memory unit may be implemented within the processor or external to the processor, and if implemented externally, the memory unit is communicable to the processor through various means known in the art. Can be combined.

さらに、本明細書にて説明される方法および技法を実行するモジュールおよび／または他の適切な手段は、コンピューティングデバイスにてダウンロードされること、および／またはそれ以外で獲得されることが可能であることを認識されたい。例えば、そのようなデバイスは、本明細書にて説明される方法を実行するための手段の転送を容易にするようにサーバに結合されることが可能である。代替として、本明細書にて説明される様々な方法は、コンピューティングデバイスが、ストレージ手段がそのデバイスに結合されたとき、またはもたらされたときに、様々な方法を獲得可能であるように、ストレージ手段（例えば、ＲＡＭ、ＲＯＭ、コンパクトディスク（ＣＤ）、もしくはフロッピーディスクなどの物理記憶媒体、その他）を介して提供されることが可能である。さらに、本明細書にて説明される方法および技法をデバイスに提供するための他の任意の適切な技法が利用可能である。 Moreover, modules and/or other suitable means for implementing the methods and techniques described herein may be downloaded and/or otherwise obtained on the computing device. Please be aware that there is. For example, such devices may be coupled to a server to facilitate transfer of means for performing the methods described herein. Alternatively, the various methods described herein are such that a computing device can acquire the various methods when storage means are coupled to or provided with the device. , storage means (eg, physical storage media such as RAM, ROM, compact discs (CDs) or floppy disks, etc.). In addition, any other suitable technique for providing a device with the methods and techniques described herein may be used.

一形態において、本発明は、本明細書にて提示される方法または動作を実行するためのメディア信号通信製品を備えてよい。例えば、そのようなメディア信号通信製品は、カメラ、ビデオプロセッサ、またはディスプレイを備えてもよく、これらのいずれも、本明細書にて説明される動作を実行できる、記憶されたプログラムコンピュータ（または情報プロセッサ）を包含可能である。 In one form, the invention may comprise a media signaling product for performing the methods or acts presented herein. For example, such media signal communication products may include cameras, video processors, or displays, any of which may store programmed computers (or information devices) capable of performing the operations described herein. processor).

本明細書にて開示する方法は、説明される方法を実現するための１または複数のステップまたはアクションを備える。方法のステップおよび／またはアクションは、特許請求の範囲を逸脱することなく、互いに交換されてよい。言い換えると、ステップまたはアクションの特定の順序が指定されない限り、特定のステップおよび／またはアクションの順序および／または使用は、特許請求の範囲を逸脱することなく変更されてよい。 The methods disclosed herein comprise one or more steps or actions for achieving the described method. The method steps and/or actions may be interchanged with one another without departing from the scope of the claims. In other words, unless a specific order of steps or actions is specified, the order and/or use of specific steps and/or actions may be changed without departing from the scope of the claims.

本明細書にて説明される「決定」との用語は、多種多様なアクションを包含する。例えば、「決定」は、計算、演算、処理、導出、調査、調べる（例えば、表、データベース、または別のデータ構造にて調べる）、確認などを含んでよい。また、「決定」は、受信（例えば、情報を受信）、アクセス（例えば、メモリのデータにアクセス）などを含んでもよい。また、「決定」は、解決、選択、選ぶ、確立などを含んでもよい。 The term "determining" as described herein encompasses a wide variety of actions. For example, "determining" may include calculating, operating, processing, deriving, examining, examining (eg, examining a table, database, or other data structure), checking, and the like. Also, "determining" may include receiving (eg, receiving information), accessing (eg, accessing data in memory), and the like. Also, "determining" may include resolving, choosing, choosing, establishing and the like.

システムは、ディスプレイデバイスと、プロセッサと、メモリと、入力デバイスとからなるコンピュータにて実施されるシステムであってよい。メモリは、プロセッサに本明細書にて説明される方法を実行させる命令を備えてよい。プロセッサメモリ、およびディスプレイデバイスは、デスクトップコンピュータなどの標準のコンピューティングデバイス、ラップトップコンピュータもしくはタブレットなどのポータブルコンピューティングデバイスに含められてよく、あるいはカスタマイズされたデバイスもしくはシステムに含められてもよい。コンピューティングデバイスは、単体のコンピューティングデバイス、もしくはプログラマブルデバイスであってよく、あるいは有線接続または無線接続を介して動作上（または機能上）接続されたいくつかの構成要素を備える分散型デバイスであってよい。コンピューティングデバイスの実施形態は、中央処理装置（ＣＰＵ）と、メモリと、ディスプレイ装置とを備え、キーボード、マウス、その他などの入力デバイスを含んでよい。ＣＰＵは、入出力インターフェースと、算術および論理ユニット（ＡＬＵ）と、入出力インターフェースを通じて入力デバイスおよび出力デバイス（例えば、入力デバイスおよびディスプレイ装置）と通信状態にある制御ユニットおよびプログラムカウンタ要素とを備える。入出力インターフェースは、事前に定義された通信プロトコル（例えば、Ｂｌｕｅｔｏｏｔｈ（登録商標）、Ｚｉｇｂｅｅ、ＩＥＥＥ８０２．１５、ＩＥＥＥ８０２．１１、ＴＣＰ／ＩＰ、ＵＤＰ、その他）を用いて、別のデバイスにおける均等の通信モジュールと通信するネットワークインターフェースおよび／または通信モジュールを備えてもよい。また、グラフィカル処理ユニット（ＧＰＵ）が含められてよい。ディスプレイ装置は、フラットスクリーンディスプレイ（例えば、ＬＣＤ、ＬＥＤ、プラズマ、タッチスクリーン、その他）、プロジェクタ、ＣＲＴ、その他を備えてよい。コンピューティングデバイスは、単一のＣＰＵ（コア）もしくは複数のＣＰＵ（複数のコア）、または複数のプロセッサを備えてよい。コンピューティングデバイスは、並列プロセッサ、ベクトルプロセッサを用いてよく、または分散型コンピューティングデバイスであってよい。メモリは、プロセッサに動作上結合されたＲＡＭ構成要素とＲＯＭ構成要素とを備えてよく、デバイスの内部で提供されても、デバイスの外部で提供されてもよい。メモリは、オペレーティングシステム、およびさらなるソフトウェアモジュール、もしくは命令を記憶するために用いられてもよい。プロセッサは、メモリに記憶されたソフトウェアモジュール、または命令をロードかつ実行するように構成されてよい。 The system may be a computer-implemented system consisting of a display device, a processor, a memory, and an input device. The memory may comprise instructions that cause the processor to perform the methods described herein. The processor memory and display device may be included in standard computing devices such as desktop computers, portable computing devices such as laptop computers or tablets, or may be included in customized devices or systems. A computing device may be a stand-alone computing device, a programmable device, or a distributed device comprising a number of components operatively (or functionally) connected via wired or wireless connections. you can An embodiment of a computing device comprises a central processing unit (CPU), memory, a display device, and may include input devices such as a keyboard, mouse, and the like. The CPU includes an input/output interface, an arithmetic and logic unit (ALU), a control unit and program counter elements in communication with input and output devices (eg, input devices and display devices) through the input/output interface. The input/output interface uses a predefined communication protocol (e.g., Bluetooth®, Zigbee, IEEE802.15, IEEE802.11, TCP/IP, UDP, etc.) for equivalent communication in another device. A network interface and/or communication module may be provided to communicate with the module. A graphical processing unit (GPU) may also be included. The display device may comprise a flat screen display (eg, LCD, LED, plasma, touch screen, etc.), projector, CRT, etc. A computing device may comprise a single CPU (core) or multiple CPUs (multiple cores), or multiple processors. Computing devices may employ parallel processors, vector processors, or may be distributed computing devices. The memory may comprise RAM and ROM components operatively coupled to the processor, and may be provided internal to the device or external to the device. Memory may be used to store an operating system and additional software modules or instructions. The processor may be configured to load and execute software modules, or instructions, stored in memory.

ＥＭ経路上の伝送のためにＥＭ信号として提供される順序付けられた一連の出力レベルとしてサンプルの入力ベクトルを符号化する方法を示す図である。Fig. 3 shows a method of encoding an input vector of samples as an ordered series of output levels provided as an EM signal for transmission over an EM path;

ＥＭ経路から受信されたＥＭ信号を、サンプルの出力ベクトルを形成するように順序付けられた一連の入力レベルとして復号する方法を示す図である。Fig. 3 illustrates a method of decoding an EM signal received from an EM path as a sequence of input levels ordered to form an output vector of samples;

合致する数の出力メディア信号を生成するように単一のＥＭ経路を端から端まで伝送されるＥＭ信号としていくつかの入力メディア信号を通信するためのメディアトランスポートシステムを示す図である。1 illustrates a media transport system for communicating several input media signals as EM signals transmitted across a single EM path to produce a matching number of output media signals; FIG.

示す実施例が、少なくとも３つの入力信号から単一のエンコーダ入力メモリに対するラウンドロビン割当てである、１または複数の入力信号からのサンプルをエンコーダ入力メモリの位置に割り当てる分配置換の実施形態を示す図である。FIG. 12 illustrates an embodiment of a distributed permutation that assigns samples from one or more input signals to encoder input memory locations, where the illustrated example is a round-robin allocation from at least three input signals to a single encoder input memory; be.

４：４：４の入力ビデオ信号からのサンプルを８サンプル入力メモリの位置に割り当てる例示的なラウンドロビン置換を示す図である。FIG. 4 illustrates an exemplary round-robin permutation that assigns samples from a 4:4:4 input video signal to 8-sample input memory locations;

入力ビデオ信号からの第２の８サンプルスニペットを入力メモリに割り当てる、図５の例示的なラウンドロビン置換を引き続く反復に拡張する方法の反復的態様をさらに示す図である。6 further illustrates the iterative aspect of the method of extending the exemplary round-robin permutation of FIG. 5 to subsequent iterations that allocate a second 8-sample snippet from the input video signal to the input memory; FIG.

入力信号からのサンプルをＮサンプル入力メモリに分配、入力メモリコンテンツを順序付けられた一連のＬの出力ＥＭ信号レベルとして符号化、および出力ＥＭ信号レベルをＥＭ経路を通じて伝送するための出力ＥＭ信号として提供、を繰り返し行うため装置を示す図である。Distributing samples from the input signal into an N-sample input memory, encoding the input memory contents as an ordered sequence of L output EM signal levels, and providing the output EM signal levels as an output EM signal for transmission through the EM path. Fig. 3 shows an apparatus for repeatedly performing .

通信変調器の実施例を示す図である。Fig. 3 shows an example of a communication modulator;

ＥＭ信号を順序付けられた一連のＬの入力レベルとして測定、順序付けられた一連の入力レベルをＮサンプル出力メモリに復号、および出力サンプルを収集して、出力ビデオ信号にすることを繰り返し行う装置を示す図である。1 shows an apparatus that iteratively measures an EM signal as an ordered series of L input levels, decodes the ordered series of input levels into an N-sample output memory, and collects the output samples into an output video signal. It is a diagram.

１つの同期獲得および追跡回路のアーキテクチャを示す図である。Fig. 2 shows the architecture of one synchronization acquisition and tracking circuit;

代替の同期獲得および追跡回路のアーキテクチャを示す図である。Fig. 3 shows the architecture of an alternative synchronization acquisition and tracking circuit;

示す実施例が、単一のデコーダ出力メモリからの少なくとも３つの出力信号に対するラウンドロビン割当てである、デコーダ出力メモリからのサンプルを１または複数の出力信号に割り当てる収集置換の実施形態を示す図である。FIG. 10 illustrates an embodiment of a collect permutation that assigns samples from a decoder output memory to one or more output signals, an example shown being a round-robin assignment to at least three output signals from a single decoder output memory; .

８サンプル出力メモリからのサンプルの４：４：４の出力ビデオ信号への例示的なラウンドロビン収集置換割当てを示す図である。FIG. 11 illustrates an exemplary round-robin collection permutation assignment of samples from an 8-sample output memory to a 4:4:4 output video signal;

出力メモリからの第２の８サンプルスニペットを出力ビデオ信号に割り当てる、図１３の例示的なラウンドロビン置換を引き続く反復に拡張する方法の反復的態様をさらに示す図である。14 further illustrates the iterative aspect of the method of extending the exemplary round-robin permutation of FIG. 13 to subsequent iterations that assign a second 8-sample snippet from the output memory to the output video signal; FIG.

単位行列のサブセットである１つのバイナリ符号帳のスキーマを示す図である。Fig. 2 shows the schema of one binary codebook that is a subset of the identity matrix;

それぞれの符号が一般的なＰＮシーケンスの一意の回転である１２７×１２７バイナリ符号帳の実施例を示す図である。Fig. 10 shows an example of a 127x127 binary codebook where each code is a unique rotation of a common PN sequence;

ウォルシュ－アダマール行列である１２８×１２８バイナリ符号帳の実施例を示す図である。Fig. 10 shows an example of a 128x128 binary codebook that is a Walsh-Hadamard matrix;

ウォルシュ－アダマール行列の各行に一般的なＰＮに近いシーケンスを要素ごとに掛けることで構築される１２８×１２８バイナリ符号帳の実施例を示す図である。FIG. 10 shows an example of a 128×128 binary codebook constructed by element-wise multiplying each row of a Walsh-Hadamard matrix by a sequence near a general PN;

メディア信号収集、処理、および提示システムの構成要素の間の相互接続を示す図である。FIG. 1 illustrates interconnections between components of a media signal acquisition, processing and presentation system;

受信機端末にてＥＭ経路から着信するＥＭ信号の例を示す図である。FIG. 4 shows an example of an EM signal arriving from an EM path at a receiver terminal;

様々なステップが実際的な利益のために切り離されることが可能な様態の多様性を示唆する、繰り返される分配し符号化しかつ提供する方法を示すフローチャートである。Fig. 10 is a flow chart showing a method of iteratively distributing, encoding and presenting, suggesting the versatility of the manner in which the various steps can be separated for practical benefit;

繰り返される受信し復号しかつ収集する方法を同様に示すフローチャートである。Fig. 4 is a flow chart also showing the repeated receiving, decoding and collecting method;

一様な変調する／復調間隔と、一様でない変調する／復調間隔とを比較する例を示す図である。Fig. 10 shows an example comparing uniform and non-uniform modulating/demodulating intervals;

バイナリより大きいバイナリチップ値と、連続的なチップ値とを比較する例を示す図である。FIG. 10 is a diagram showing an example of comparing a binary greater-than-binary chip value and a continuous chip value;

ＥＭ信号が、シミュレートされた低品質ＥＭ経路（３６ｄＢ電気ＳＮＲ）を通じて伝送される、本明細書にて開示する方法および装置のメディアトランスポート実施形態にて再構築される試験パターンの例を示す図である。FIG. 4 shows an example of a test pattern reconstructed in the media transport embodiment of the method and apparatus disclosed herein, where the EM signal is transmitted through a simulated low-quality EM path (36 dB electrical SNR); FIG. It is a diagram.

使用されない図である。FIG. 11 is an unused diagram;

制御情報およびステータス情報の双方向交換を可能にする、さらなる適合を伴う図３のメディアトランスポートシステムと一緒に実装される単一のＥＭ経路メディアインターフェースを示す図である。4 shows a single EM path media interface implemented together with the media transport system of FIG. 3 with further adaptations to allow bi-directional exchange of control and status information; FIG.

Ｐ≧４である、本明細書にて開示する方法および装置によるＥＭシグナリングにそのうちの２つが適している、１９ピンのＨＤＭＩコネクタピンに関する代替の論理的な割当ての３セットを示す図である。FIG. 3 shows three sets of alternative logical assignments for 19-pin HDMI connector pins, two of which are suitable for EM signaling according to the method and apparatus disclosed herein, where P≧4;

ＨＤＭＩインターフェース上でビデオ信号を受信、ならびに制御情報およびステータス情報を交換することを行い、かつｈｙＰＨＹ－ＨＤＭＩ－Ａ－Ａインターフェース（図２８にて定義）上でビデオ信号を表すＥＭ信号を交換、ならびに制御情報およびステータス情報を転送することを行うソースＨＤＭＩツーｈｙＰＨＹトランスコーダアセンブリを示す図である。receiving video signals and exchanging control and status information on the HDMI interface, and exchanging EM signals representing the video signals on the hyPHY-HDMI-AA interface (defined in FIG. 28); Fig. 3 shows a source HDMI to hyPHY transcoder assembly responsible for transferring control and status information;

ｈｙＰＨＹ－ＨＤＭＩ－Ａ－Ａインターフェース上でＥＭ信号を交換し、かつＨＤＭＩインターフェース上で再構築されたビデオ信号を送信、ならびに制御情報およびステータス情報を交換することを行うシンクＨＤＭＩツーｈｙＰＨＹトランスコーダアセンブリを示す図である。a sink HDMI to hyPHY transcoder assembly that exchanges EM signals over the hyPHY-HDMI-AA interface and transmits reconstructed video signals over the HDMI interface and exchanges control and status information; FIG. 4 is a diagram showing;

Ｐ＝４である、本明細書にて開示する方法および装置によるＥＭシグナリングに適している８Ｐ８Ｃ ＵＴＰコネクタに関する論理的ピン割当ての代替の２つのセットを示す図である。Fig. 2 shows two alternative sets of logical pin assignments for an 8P8C UTP connector suitable for EM signaling according to the method and apparatus disclosed herein, where P = 4;

ＨＤＭＩインターフェース上でビデオ信号を受信、ならびに制御情報およびステータス情報を交換することを行い、かつｈｙＰＨＹ－ＵＴＰ－Ａ３２インターフェース（図３１にて定義）上でビデオ信号を表すＥＭ信号を交換、ならびに制御情報およびステータス情報を転送することを行うソースＨＤＭＩツーｈｙＰＨＹトランスコーダアセンブリを示す図である。receiving video signals and exchanging control and status information on the HDMI interface, and exchanging EM signals representing the video signals and control information on the hyPHY-UTP-A32 interface (defined in FIG. 31); and status information; FIG.

ｈｙＰＨＹ－ＵＴＰ－Ａ３２インターフェース上でＥＭ信号を交換し、かつＨＤＭＩインターフェース上で再構築されたビデオ信号を送信、ならびに制御情報およびステータス情報を交換することを行うシンクｈｙＰＨＹツーＨＤＭＩトランスコーダアセンブリを示す図である。FIG. 3 shows a sink hyPHY-to-HDMI transcoder assembly exchanging EM signals over a hyPHY-UTP-A32 interface and transmitting reconstructed video signals over an HDMI interface, as well as exchanging control and status information; is.

タイミング回復情報を包含するＥＭ信号を、入力メディア信号スニペットを表すＥＭ信号に追加し、追加されたＥＭ信号は、ペアにされたシンクアセンブリにおける同期獲得および追跡を容易にするソースアセンブリサブ回路を示す図である。An EM signal containing timing recovery information is added to the EM signal representing the input media signal snippet, the added EM signal indicating a source assembly subcircuit that facilitates synchronization acquisition and tracking in paired sink assemblies. It is a diagram.

タイミング回復情報を包含する、着信するＥＭ信号との位相および周波数ロックをヒューリスティックに探索するシンクアセンブリサブ回路を示す図である。FIG. 10 illustrates a sink assembly subcircuit that heuristically seeks phase and frequency lock with an incoming EM signal, including timing recovery information;

上り坂変形と上り坂ＰＨＹとを包含するＨＤＭＩシンクを、ｈｙＰＨＹ－ＵＴＰ－Ｓソースに接続するソースアセンブリの実施形態を示す。Fig. 3 shows an embodiment of a source assembly connecting an HDMI sink containing an uphill variant and an uphill PHY to a hyPHY-UTP-S source;

ソースアセンブリ上り坂変形の実施形態を示す。Figure 10 illustrates an embodiment of a source assembly uphill deformation;

ソースアセンブリ上り坂ＰＨＹの実装の実施形態を示す図である。FIG. 10 illustrates an embodiment of an implementation of a source assembly uphill PHY;

ｈｙＰＨＹ－ＵＴＰ－ＳシンクをＨＤＭＩソースに接続するシンクアセンブリの実施形態を示す図である。FIG. 10 illustrates an embodiment of a sink assembly connecting a hyPHY-UTP-S sink to an HDMI source;

シンクアセンブリ下り坂ＰＨＹの実施形態を示す図である。FIG. 10 illustrates an embodiment of a sink assembly downhill PHY;

シンクアセンブリ下り坂変形の実装の実施形態を示す図である。FIG. 11 illustrates an embodiment of an implementation of a sink assembly downhill variant;

用語集
広く理解される拡散スペクトル送信システムと関係する用語が、Ｒｏｂｅｒｔ Ｃ．Ｄｉｘｏｎ著、「Ｓｐｒｅａｄ Ｓｐｅｃｔｒｕｍ Ｓｙｓｔｅｍｓ ｗｉｔｈ Ｃｏｍｍｅｒｃｉａｌ Ａｐｐｌｉｃａｔｉｏｎｓ」、第３巻、Ｗｉｌｅｙ ＆ Ｓｏｎｓ、１９９４年にて定義され、詳しく説明されている。 Glossary Terminology related to the widely understood spread spectrum transmission system is defined by Robert C. et al. Dixon, "Spread Spectrum Systems with Commercial Applications", Vol. 3, Wiley & Sons, 1994.

ＥＭ信号 ＥＭ経路に亘って測定可能な物理量 EM signal A physical quantity measurable along an EM path

視覚的知覚 波長が可視スペクトルにあるＥＭ信号の人の主観的な気付き、把握、または理解 visual perception human subjective awareness, perception, or understanding of EM signals whose wavelengths are in the visible spectrum

メディア信号 何らかの出力デバイスを介して人間の知覚に向けられたサンプリングされた信号 media signal sampled signal directed to human perception through some output device

メディア信号スニペット メディア信号からの有限の順序付けられた連続的な一連のサンプル。 media signal snippet A finite, ordered, continuous sequence of samples from a media signal.

メディアトランスポート 単一のＥＭ経路上で１または複数のメディア信号を通信する方法または装置 Media Transport A method or apparatus for communicating one or more media signals over a single EM path

シンク メディアシンク機器 メディア通信の方向に関して、１または複数のＥＭ経路の下り坂側である 入力ＥＭ信号から出力メディア信号スニペットを繰り返し再構築する Sink Media Sink Device The downhill side of one or more EM paths with respect to the direction of media communication Iteratively reconstructs output media signal snippets from input EM signals

ソース メディアソース機器 メディア通信の方向に関して、１または複数のＥＭ経路の上り坂側である 入力メディア信号スニペットを出力ＥＭ信号として繰り返し符号化する source media source device that is the uphill side of one or more EM paths with respect to the direction of media communication iteratively encodes an input media signal snippet as an output EM signal

メディアインターフェース メディア信号をＥＭ信号として通信するためのソース機器およびシンク機器のための規格 メディアトランスポートの１または複数のインスタンスに加え、制御情報およびステータス情報の双方向通信のための備えを有して実装される。また、メディアインターフェースは、ソース機器およびシンク機器をＥＭ経路に接続するコネクタの機械的／電気的／論理的特性に関する要件、ならびにＥＭ経路自体に関する要件も規定する。 Media Interface A standard for source and sink devices to communicate media signals as EM signals having one or more instances of media transport plus provision for bi-directional communication of control and status information Implemented. The media interface also defines requirements for the mechanical/electrical/logical properties of the connectors that connect the source and sink devices to the EM pathway, as well as requirements for the EM pathway itself.

トンネリング 好ましいメディアトランスポート符号帳と直交する非常に長い符号を用いたＳＳＤＳ－ＣＤＭＡ変調を通じてメディアトランスポートにて使用されるものと同一のＥＭ経路を通じて、ビットが正確でなければならないデジタル信号を余り多くない量で伝送する技法。 Tunneling Too many digital signals that must be bit-accurate through the same EM path used in media transport through SSDS-CDMA modulation using very long codes orthogonal to the preferred media transport codebook. A technique that transmits in an infinitesimal amount.

色空間 通常、３つまたは４つの成分（例えば、ＲＧＢ、ＹＵＶ、ＹＣｂＣｒ、およびＣＭＹＫを含む）である数のタプルとして色域を記述する抽象数学モデル。 color space An abstract mathematical model that describes the color gamut as a tuple of numbers, usually three or four components (eg, including RGB, YUV, YCbCr, and CMYK).

色値 色空間における基底ベクトルに対応する信号振幅 color value signal amplitude corresponding to basis vector in color space

ドット １つの色値として完全に記述される２Ｄ焦点領域またはディスプレイ領域における幾何学的位置。（この定義は、画像センサおよびディスプレイの最新技術と合致するように、単層のフォトダイオードおよびフォトエミッタを目的変更する。） dot A geometric position in a 2D focus area or display area that is fully described as one color value. (This definition repurposes single-layer photodiodes and photoemitters to match the state of the art in image sensors and displays.)

ピクセル 画像フレームなどの２Ｄ領域における幾何学的位置に関連付けられた数学的オブジェクト ピクセルは、色値のセットとして完全に記述され、均等として、色空間でのベクトルとして完全に記述される Pixel A mathematical object associated with a geometric location in a 2D region such as an image frame A pixel is fully described as a set of color values, or even as a vector in color space

画像 色値の２次元アレイ image 2D array of color values

ビデオ 見ている人にて動きおよび連続性の知覚を生じさせる事前決定されたフレームレートで表示される画像のシーケンス Video A sequence of images displayed at a predetermined frame rate that produces the perception of motion and continuity in the viewer

「アナログ」ＥＭ信号 "Analog" EM signal

任意の測定可能な電磁エネルギー。物理量は、時とともに連続的に変化し、利用可能な異なる振幅の数は、エネルギーを測定する我々の能力にて限定される。信号のアナログ表現の例は、以下を含む。すなわち、 Any measurable electromagnetic energy. Physical quantities change continuously with time, and the number of different amplitudes available is limited by our ability to measure energy. Examples of analog representations of signals include: i.e.

画像センサ：電圧
（センサにおける各「ピクセル」において、キャパシタを公知の電圧までプリチャージし、事前決定された露出間隔中にフォトダイオードを通じてキャパシタを条件付きで放電させる 焦点区域の部分が明るいほど、フォトダイオードを通る光子の数は多くなり、フォトダイオードにおける電流が大きいほど、露出間隔後のキャパシタ上の電圧は低くなる） Image sensor: voltage (at each "pixel" in the sensor, precharge a capacitor to a known voltage and conditionally discharge the capacitor through a photodiode during a predetermined exposure interval. The brighter the part of the focal area, the more photo The higher the number of photons passing through the diode and the higher the current in the photodiode, the lower the voltage on the capacitor after the exposure interval)

ＬＥＤ／ＬＣＤディスプレイ：電流
（ディスプレイにおける各「ピクセル」（最小の制御可能な部分）の明るさは、任意の所与の時点における制御電流にて決定される） LED/LCD display: current (the brightness of each "pixel" (the smallest controllable part of the display) is determined by the control current at any given time)

信号の「デジタル」表現 A "digital" representation of the signal

事前決定された間隔にて変化する数。信号のデジタル表現の例は、以下を含む。すなわち、 A number that changes at predetermined intervals. Examples of digital representations of signals include: i.e.

ＰＣ：ＴＩＦファイルにおけるＲエントリまたはＧエントリまたはＢエントリ PC: R entry or G entry or B entry in TIF file

シリアルデジタルインターフェース：事前決定されたフォーマットにおける順序付けられた一連のビット Serial Digital Interface: An ordered series of bits in a pre-determined format

Ｐ ソースをシンクに接続するＥＭ経路の数 P Number of EM paths connecting source to sink

Ｎ エンコーダ入力ベクトル、および対応するデコーダ出力ベクトルにおける要素の数 N the number of elements in the encoder input vector and the corresponding decoder output vector

Ｌ 各符号におけるチップの一般的な数、それと均等のこととして、各符号化間隔中、または復号間隔中に適用されるチップ間隔の数。Ｎは、任意の数であることが可能である。Ｎと比べてＬが大きいほど、より高い電気的回復力が、伝送される情報信号に与えられる。 L The general number of chips in each code and, equivalently, the number of chip intervals applied during each coding interval or decoding interval. N can be any number. The larger L compared to N, the higher electrical resilience imparted to the transmitted information signal.

入力ベクトル 入力メディア信号スニペットから収集される有限の順序付けられた一連のサンプル。入力ベクトルは、Ｎの値を備える。 Input Vector A finite, ordered sequence of samples collected from the input media signal snippet. The input vector comprises N values.

出力ベクトル 再構築されたメディア信号スニペットに分配される収集された有限の順序付けられた一連のサンプル。出力ベクトルは、Ｎの値を備える。 Output Vector A collected finite ordered sequence of samples distributed into reconstructed media signal snippets. The output vector comprises N values.

ＥＭ経路 電磁エネルギーが端末間で通過して伝えられる物理的電磁（ＥＭ）伝播経路およびその経路の環境。すべてのＥＭ経路は、受信機端末にて測定されるＥＭ信号レベルが、対応する送信機端末にて提供されるＥＭ信号レベルと完全に等しいことがないため、不完全な媒体である。 EM Path The physical electromagnetic (EM) propagation path through which electromagnetic energy is transmitted between terminals and the environment of that path. All EM paths are imperfect media because the EM signal level measured at the receiver terminal is never exactly equal to the EM signal level provided at the corresponding transmitter terminal.

導波路 ＥＭ信号伝播ベクトルを物理的に制約し、かつ閉じ込めるＥＭ経路。 Waveguide An EM pathway that physically constrains and confines the EM signal propagation vector.

チップ 符号を構成する値のシーケンスのうちの１つの値である、限定されるが、可能な値の事前決定された必ずしも有限ではないセットからの値。 A value from a limited, but not necessarily finite, predetermined set of possible values, which is one value in the sequence of values that make up the chip code.

符号 チップの事前決定されたシーケンス。本開示において、Ｌは、チップにおける符号の長さを表す変数である。ある態様において、符号の統計的／周波数特性が、本明細書にて開示するメディア信号トランスポートの実施形態に極めて重要である。 A predetermined sequence of code chips. In this disclosure, L is a variable representing the length of the code in chips. In certain aspects, the statistical/frequency properties of the code are of critical importance to the media signal transport embodiments disclosed herein.

バイナリ符号帳 チップが、２つの値のうちの１つをとるバイナリである符号帳 binary codebook codebook whose chips are binary taking one of two values

ＰＮシーケンス 出力が、ホワイトノイズのものと類似したスペクトル特性を示す符号。「ＰＮ」は「疑似ノイズ」を表す。理想的なＰＮシーケンスの信号エネルギーは、伝送スペクトルに亘って一様であり、したがって、そのようなシーケンスのフーリエ変換は、すべての周波数において等しいエネルギーを有し、細かい歯のくしのように見える。（注意：すべての符号がＰＮシーケンスであるわけではない。） PN sequence A code whose output exhibits spectral characteristics similar to those of white noise. "PN" stands for "pseudo noise". The signal energy of an ideal PN sequence is uniform across the transmission spectrum, so the Fourier transform of such a sequence has equal energy at all frequencies and looks like a fine-toothed comb. (Note: Not all codes are PN sequences.)

拡散 個々の符号の特性および信号をＰＮシーケンスにて変調する効果 理想的なＰＮシーケンスにて変調された信号は、ホワイトノイズのものと類似したスペクトル特性を示す Spreading Properties of individual codes and effects of modulating a signal with a PN sequence A signal modulated with an ideal PN sequence exhibits spectral properties similar to those of white noise

拡散符号 ＰＮシーケンス（注意：すべてのＰＮシーケンスが理想的に「拡散される」わけではない） Spreading code PN sequence (Note: Not all PN sequences are ideally "spread")

拡散比 ＝Ｌ
＝各入力サンプルを変調する引き続くチップ数
＝出力ベクトルを復号すべく順序付けられた一連の受信された値を復調する引き続くチップ数
＝拡散係数（Ｄｉｘｏｎは「拡散比」の用語と「拡散係数」の用語とを互換的に用いる）
＝ＳＳＤＳプロセス利得
＝符号長
＝チップシーケンス長
＝入力ベクトルにおける各サンプルを変調するエンコーダチップ数
＝出力ベクトルにおける各サンプルに寄与するデコーダチップ相互関係の数 Diffusion ratio = L
= number of successive chips that modulate each input sample = number of successive chips that demodulate the sequence of received values ordered to decode the output vector = spreading factor (Dixon uses the terms "spreading ratio" and "spreading factor") terms used interchangeably)
= SSDS process gain = code length = chip sequence length = number of encoder chips modulating each sample in the input vector = number of decoder chip correlations contributing to each sample in the output vector

直交性 符号のセット（「符号帳」）の特性。符号帳は、符号帳のＮの符号のすべてが、ペアごとに互いに無関係であり、かつ独立したシーケンスである場合、直交と見なされる。（直交する符号帳は、Ｎのトラックの間でトラック間干渉を最小限に抑える。） Orthogonality A property of a set of codes (a “codebook”). A codebook is considered orthogonal if all of the N codes in the codebook are pairwise unrelated to each other and are independent sequences. (Orthogonal codebooks minimize inter-track interference among the N tracks.)

ウォルシュ－アダマール符号セット 各符号が、符号のＬ次元空間に関する直交規定ベクトルを構成するＰＮシーケンスのセットである。セットにおける任意の２つの符号に関して、クロス積は、ゼロの相互相関を表す０である。セットにおける任意の符号に関して、自己の積は、１００％の自己相関を表す１である。 Walsh-Hadamard Code Set Each code is a set of PN sequences that constitute orthogonal defining vectors over the L-dimensional space of codes. For any two codes in the set, the cross product is 0, representing zero cross-correlation. For any code in the set, the product of self is 1, representing 100% autocorrelation.

分配間隔 入力ベクトルを、入力メディア信号から収集されたＮのサンプルで初期設定することに割り当てられた周期 Distribution Interval Period assigned to initializing the input vector with the N samples collected from the input media signal

符号化間隔 Ｎの入力ベクトルサンプルの１つのセットを、符号当たりＬのチップにて変調することに割り当てられた周期 Coding Interval Period allocated to modulating one set of N input vector samples with L chips per symbol

変調間隔 １つの入力ベクトルサンプルを、そのベクトルに関連付けられた符号におけるチップにて変調するために割り当てられた周期。変調間隔の一様なシーケンスにおいて、各変調間隔＝符号化間隔／Ｌである。変調間隔は一様でなくてよい。変調間隔の合計は、符号化間隔持続時間を超えてはならない。 Modulation Interval The period allocated for modulating one input vector sample with chips in the code associated with that vector. In a uniform sequence of modulation intervals, each modulation interval=coding interval/L. The modulation intervals do not have to be uniform. The total modulation interval must not exceed the coding interval duration.

トランスポート間隔 入力ベクトルコンテンツの１つのセットに対応するＥＭ信号を提供することと、出力ベクトルコンテンツの１つのセットに対応するＥＭ信号を受信することとを同時に行うことに割り当てられた周期 Transport Interval A period allocated to simultaneously providing EM signals corresponding to one set of input vector contents and receiving EM signals corresponding to one set of output vector contents.

ディスパッチ間隔 ＥＭ経路に、入力ベクトルコンテンツの１つのセットに対応する順序付けられた一連のレベルのうちの１つを提供することに割り当てられた周期。ディスパッチ間隔は一様でなくてよい。ディスパッチ間隔の合計は、トランスポート間隔持続時間を超えてはならない。所定の実施形態において、ディスパッチ間隔は、可能なＥＭＩ／ＲＦＩ問題を緩和すべく変えられる。 Dispatch Interval A period assigned to providing the EM path with one of an ordered series of levels corresponding to a set of input vector contents. Dispatch intervals need not be uniform. The total dispatch interval must not exceed the transport interval duration. In certain embodiments, the dispatch interval is varied to mitigate possible EMI/RFI issues.

測定間隔 ＥＭ経路から順序付けられた一連のレベルの内の１つを受信することに割り当てられた周期。測定間隔は一様でなくてよい。測定間隔の合計は、トランスポート間隔持続時間を超えてはならない。好ましい実施形態において、各測定間隔は、提供するためのペアにされた装置または方法におけるディスパッチ間隔と等しい。 Measurement Interval A period assigned to receiving one of an ordered series of levels from the EM path. Measurement intervals may not be uniform. The total measurement interval shall not exceed the transport interval duration. In preferred embodiments, each measurement interval is equal to the dispatch interval in the paired device or method for providing.

復号間隔 Ｎの出力ベクトルサンプルを再構築すべく、ＥＭ経路から受信された１つの順序付けられた一連の値を、符号セット当たりＬのチップにて復調することに割り当てられた周期 Decoding Interval Period assigned to demodulating one ordered sequence of values received from the EM path at L chips per code set to reconstruct N output vector samples.

復調間隔 受信された１つの値を、その値に関連付けられた符号におけるチップにて復調することに割り当てられた周期。復調間隔の一様なシーケンスにおいて、各変調間隔＝復号間隔／Ｌである。復調間隔は一様でなくてよい。復調間隔の合計は、復号間隔持続時間を超えてはならない。 Demodulation Interval The period assigned to demodulating one received value at the chips in the code associated with that value. In a uniform sequence of demodulation intervals, each modulation interval=decoding interval/L. The demodulation intervals do not have to be uniform. The total demodulation interval must not exceed the decoding interval duration.

収集間隔 出力メディア信号にＮの出力ベクトルサンプルを割り当てるために割り当てられた周期 Acquisition interval Period allocated to assign N output vector samples to the output media signal

提供する実施形態は、いくつかの方法および装置が、ある範囲の環境で使用され、かつ使用可能である様態について開示する。 The provided embodiments disclose how certain methods and apparatus are used and can be used in a range of environments.

所定の態様において、実施形態は、ステップの以下の３つのシーケンスを、限定されない回数繰り返すことによって、事前決定された数ＰのＥＭ経路を通じて、関連付けられたビデオインターフェースにて指定されるとおり、ビデオ信号を、双方向の制御情報およびステータス情報と一緒に通信する方法および装置を含む。すなわち、 In certain aspects, embodiments pass a video signal, as specified in an associated video interface, through a predetermined number P of EM paths by repeating the following three sequences of steps an unlimited number of times: together with bi-directional control and status information. i.e.

所定の態様において、繰り返されるステップの独立した１つのシーケンスは、以下のステップを含む。すなわち、 In certain aspects, one independent sequence of repeated steps includes the following steps. i.e.

・各ＥＭ経路に１つが関連付けられた、ＰのエンコーダのそれぞれにおいてＮ要素入力ベクトルを形成すべく、事前決定された分配間隔中に入力ビデオ信号からのＰ^＊Ｎのサンプルを分配すること、 Distributing P ^* N samples from the input video signal during a predetermined distribution interval to form an N-element input vector at each of the P encoders, one associated with each EM path;

・Ｐのエンコーダのそれぞれにおいて、事前決定された符号化間隔中に入力ベクトルを符号化して、順序付けられた一連のＬのレベルにすること、 - At each of the P encoders, encoding the input vector into an ordered sequence of L levels during a predetermined encoding interval;

・事前決定されたトランスポート間隔中に各順序付けられた一連のＬのレベルを、関連付けられたＥＭ経路を通じてＥＭ信号として伝送することであって、以下のサブステップが、レベルごとに１回実行され、伝送すること、すなわち、 - Transmitting each ordered sequence of L levels during a predetermined transport interval as an EM signal through an associated EM path, wherein the following substeps are performed once per level: , to transmit, i.e.

〇事前決定されたディスパッチ間隔中にレベルを、送信端末にディスパッチすること、 o dispatching the level to the sending terminal during a pre-determined dispatch interval;

〇関連付けられたＥＭ経路を通じてレベルを伝送すること（１度に複数のレベルが伝播していてよい）、および o Transmitting levels through associated EM pathways (multiple levels may be propagating at once), and

〇事前決定された測定間隔中に、受信端末にてレベルを測定すること、 o measuring the level at the receiving terminal during a predetermined measurement interval;

・各ＥＭ経路に１つが関連付けられた、Ｐのデコーダのそれぞれにおいて、Ｎサンプル出力ベクトルを形成すべく、事前決定された復号間隔中に、受信された順序付けられた一連のＬのレベルを復号すること、および At each of the P decoders, one associated with each EM path, decode the received ordered sequence of L levels during a predetermined decoding interval to form an N-sample output vector. that, and

・事前決定された収集間隔中にＰ^＊Ｎの出力ベクトルサンプルを出力ビデオ信号として収集すること。 - Collecting P ^* N output vector samples as an output video signal during a predetermined collection interval.

所定の態様において、繰り返されるステップの別の独立したシーケンスが、以下のステップを含む。すなわち、 In certain aspects, another independent sequence of repeated steps includes the following steps. i.e.

・ＰのＥＭ経路のうちの１つに次の１または複数のステータスビットを割り当てること Assigning one or more of the following status bits to one of P's EM paths:

・使用される符号が、メディアトランスポート符号帳におけるすべての符号、および制御通信のために使用される符号と直交していることを確実にして、バイナリ信号を通信するための公知の多くのＳＳＤＳ－ＣＤＭＡ技法のうちのいずれか１つを使用してステータスビットを符号化すること、 - Many known SSDS for communicating binary signals, ensuring that the codes used are orthogonal to all codes in the media transport codebook and the codes used for control communication - encoding the status bits using any one of the CDMA techniques;

・出力ＥＭ信号を生成すべく、ステータスビットＳＳＤＳ－ＣＤＭＡ変調からもたらされるＥＭ信号レベルと、メディア信号ＳＳＤＳ－ＣＤＭＡ変調からもたらされるＥＭ信号レベルとを合計すること、 summing the EM signal level resulting from the status bits SSDS-CDMA modulation and the EM signal level resulting from the media signal SSDS-CDMA modulation to generate the output EM signal;

・順序付けられた一連のＥＭ信号レベルを送信機端末に適用すること、 - applying an ordered sequence of EM signal levels to the transmitter terminal;

・割り当てられたＥＭ経路を介して出力ＥＭ信号を伝送すること、 - transmitting the output EM signal through the assigned EM path;

・受信機端末にて順序付けられた一連のＥＭ信号レベルを測定すること、 - measuring an ordered sequence of EM signal levels at the receiver terminal;

・ステータスビットを再構築すべく、受信されたＥＭ信号を同一の符号と互いに関係付けること、 - Correlating the received EM signal with the same code to reconstruct the status bits;

・メディアインターフェースに従ってダウンケーブルプロトコル信号としてその他のステータスビットを収集しながら、シンク同期を調整するようにステータスビットのうちのいくつかを解釈すること、 - interpreting some of the status bits to coordinate sync synchronization while collecting other status bits as down-cable protocol signals according to the media interface;

ある態様において、繰り返されるステップの別の独立したシーケンスが、以下のステップを含む。すなわち、 In one aspect, another independent sequence of repeated steps includes the following steps. i.e.

・ＰのＥＭ経路のうちの１つに次の１または複数の制御ビットを割り当てること、 - assigning the following one or more control bits to one of P's EM paths;

・使用される符号が、メディアトランスポート符号帳におけるすべての符号、およびステータス通信のために使用される符号と直交していることを確実にして、バイナリ信号を通信するための公知の多くのＳＳＤＳ－ＣＤＭＡ技法のうちのいずれか１つを使用して制御ビットを符号化すること、 Many SSDS known for communicating binary signals, ensuring that the code used is orthogonal to all codes in the media transport codebook and the code used for status communication - encoding the control bits using any one of the CDMA techniques;

・出力ＥＭ信号を生成すべく、制御ビットＳＳＤＳ－ＣＤＭＡ変調にて生成された順序付けられた一連のＥＭ信号レベルを受信機端末に適用すること、 - Applying an ordered sequence of EM signal levels generated with control bit SSDS-CDMA modulation to a receiver terminal to generate an output EM signal;

・メディア信号伝達の方向とは逆に、割り当てられたＥＭ経路を介して出力ＥＭ信号を伝えること、 - Conveying the output EM signal through the assigned EM path in the opposite direction of the media signaling;

・送信機端末にて順序付けられた一連のＥＭ信号レベルを測定すること、 - measuring an ordered series of EM signal levels at the transmitter terminal;

・制御ビットを再構築すべく、測定されたＥＭ信号を同一の符号と互いに関係付けること、 - Correlating the measured EM signal with the same code to reconstruct the control bits;

・メディアインターフェースに従ってアップケーブルプロトコル信号として制御ビットを収集すること。 • Collecting control bits as up-cable protocol signals according to the media interface.

符号化プロセス５０６の実施形態を図１に示す。符号化プロセスは、図１のＬの列のそれぞれにおいて繰り返されて示す算術計算の事前決定された数Ｌ回の反復からなる。符号化プロセスに対する入力のセットは、事前決定された数Ｎのメディア信号サンプル３００を包含する入力ベクトル３５０である。算術計算は、Ｎの変調器３０８の動作から成り、それらの動作の結果のすべてが、加算器３１０にて集計される。算術計算の各回の反復が、提供するための順序付けられた一連の出力レベル１１０におけるインデックスが付けられたＥＭ信号レベルＹ_ｊ１１２を生成する。 An embodiment of encoding process 506 is shown in FIG. The encoding process consists of a predetermined number L iterations of the arithmetic calculation shown repeated in each of the L columns of FIG. The set of inputs to the encoding process is an input vector 350 containing a predetermined number N of media signal samples 300 . The arithmetic computation consists of N modulator 308 operations and the results of those operations are all summed up in adder 310 . Each iteration of the arithmetic calculation produces an indexed EM signal level Y _j 112 in an ordered series of output levels 110 to provide.

符号化プロセス５０６は、Ｌの変調間隔１３の各間隔につき１回、変調するステップを繰り返し、それと均等のこととして、インデックスが付けられたチップ１０４の事前決定された符号帳３５４の符号３０４における各共通のインデックスにつき１回、変調するステップを繰り返す。変調するステップのサブステップは、以下のサブステップを備えるが、以下には限定されない。すなわち、 The encoding process 506 repeats the step of modulating once for each of the L modulation intervals 13, and equivalently each Repeat the modulating step once per common index. The substeps of the modulating step comprise, but are not limited to, the following substeps. i.e.

i ） 変調間隔１３の第１の部分中、各入力サンプル３００を、入力ベクトル３５０における入力サンプルのインデックスに対応する符号３０４における共通のインデックスが付けられたチップ１０４にて変調すること。３０８。Ｌの変調間隔の合計は、事前決定された符号化間隔１２を超えてはならない。所定の実施形態において、変調間隔は、一様ではない。入力信号が脈動である場合、サンプルは連続的な値であり、かつ変調の実施形態は、アナログ乗算である。符号がバイナリ（１／－１）である場合、サンプルはレベルであり、かつアナログ変調の実施形態は条件付き反転である。入力信号がデジタルである場合、サンプルは数値であり、かつ変調の実施形態はデジタル乗算器である。符号がバイナリ（１／－１）であり、かつ入力信号がデジタルである場合、デジタル乗算器の実施形態は条件付き否定である。 i) during the first portion of the modulation interval 13, modulating each input sample 300 with a commonly indexed chip 104 at code 304 corresponding to the index of the input sample in the input vector 350; 308. The total modulation interval of L must not exceed the predetermined coding interval of 12. In certain embodiments, the modulation intervals are non-uniform. If the input signal is pulsating, the samples are continuous values and the modulation embodiment is analog multiplication. If the sign is binary (1/-1), the sample is the level, and the analog modulation embodiment is conditional inversion. If the input signal is digital, the samples are numeric and the modulation embodiment is a digital multiplier. If the sign is binary (1/-1) and the input signal is digital, the digital multiplier embodiment is conditional negation.

ii） 残りの変調間隔１３の間、提供するための順序付けられた一連１１０の出力値Ｙ_ｊ１１２のうちの１つを形成すべく、ステップi）からのＮの変調結果１１４を合計すること。３１０。入力信号が脈動である場合、変調結果は、連続的な値であり、かつ合計は、加算回路である。入力信号がデジタルである場合、変調結果は数値であり、かつ合計は、加算器である。 ii) Summing the N modulation results 114 from step i) to form one of the ordered series 110 of output values Y _j 112 to provide for the remaining modulation interval 13 . 310. If the input signal is pulsating, the modulation result is a continuous value and the sum is the adder circuit. If the input signal is digital, the modulation result is numeric and the sum is an adder.

各変調間隔１１２中に各符号３０４インデックスにつき１つの値を生成すべく開示するステップに従うことによって、符号化間隔１２中、順序付けられた一連１１０の値Ｙ_ｊ１１２が、入力ベクトル３５０を表す。このプロセスは、符号化プロセス５０６が、引き続く入力ベクトルに関して際限なく繰り返されることが可能なように、各符号化間隔に関して達せられる。 By following the disclosed steps to generate one value for each code 304 index during each modulation interval 112 , the ordered sequence 110 of values Y _j 112 represents the input vector 350 during the coding interval 12 . This process is accomplished for each encoding interval such that the encoding process 506 can be repeated indefinitely for subsequent input vectors.

図１の符号化プロセス５０６の好ましい実施形態において、符号帳３５４は、それぞれが拡散符号である、Ｎの互いに直交する／．－チップ１０４符号３０４のセットである。符号のＬのインデックスは、符号化間隔中に割り当てられたＬのチップ間隔τに対応する。比Ｌ／Ｎは、Ｄｉｘｏｎ著の文献の６ページ上で定義される「ＳＳＤＳプロセス利得」である。この比は、トレードオフを捉え、入力ベクトルにおける各サンプルに与えられる電気的回復力は、ＬとＮとの間の比に連れて増加する。利用可能な実装技術が、Ｌに上限を課す。Ｎが大きいほど、対応が可能な入力メディア信号の帯域幅が大きくなる。したがって、設計者は、Ｎを非常に大きくするように動機づけられる。しかし、固定のＬは、Ｎを増加させることが、入力ベクトルにおける各サンプルに与えられる電気的回復力を低下させることを意味する。好ましい実施形態において、Ｌ≧Ｎである。 In the preferred embodiment of encoding process 506 of FIG. 1, codebook 354 includes N mutually orthogonal /. - a set of chip 104 codes 304; The L indices of the code correspond to the L chip intervals τ assigned during the coding interval. The ratio L/N is the "SSDS process gain" defined on page 6 of the article by Dixon. This ratio captures the trade-off, the electrical restoring force imparted to each sample in the input vector increases with the ratio between L and N. Available implementation techniques impose an upper bound on L. The larger N, the greater the bandwidth of the input media signal that can be accommodated. Designers are therefore motivated to make N very large. However, a fixed L means that increasing N decreases the electrical resilience imparted to each sample in the input vector. In preferred embodiments, L≧N.

図１の符号化プロセス５０６は、以下のステップを、各変調間隔１３中に繰り返し、均等のこととして、セット符号３５４における共通する各インデックスに関して繰り返す。すなわち、 Encoding process 506 of FIG. 1 repeats the following steps during each modulation interval 13 and equivalently for each common index in set code 354 . i.e.

i ） 変調器３０８を用いて、各入力サンプル３００を、入力ベクトル３５０における入力サンプルのインデックスに対応する符号３０４の共通のインデックスが付けられたチップ１０４にて変調すること。入力信号が脈動である場合、入力サンプルは連続的な値であり、かつ変調する実施形態はアナログ乗算である。符号がバイナリ（１／－１）である場合、入力サンプルはレベルであり、かつアナログ乗算の実施形態は条件付き反転である。入力メディア信号がデジタルである場合、入力サンプルは数値であり、かつ変調する実施形態はデジタル乗算である。メディア信号がデジタルであり、かつ符号がバイナリ（１／－１）である場合、デジタル乗算の実施形態は条件付き否定であり、かつ i) using a modulator 308 to modulate each input sample 300 with a common indexed chip 104 with a code 304 corresponding to the index of the input sample in the input vector 350; If the input signal is pulsating, the input samples are continuous values and the modulating embodiment is analog multiplication. If the sign is binary (1/-1), the input sample is level, and the analog multiplication embodiment is conditional inversion. If the input media signal is digital, the input samples are numeric and the modulating embodiment is digital multiplication. If the media signal is digital and the sign is binary (1/−1), then the digital multiplication embodiment is conditional negation, and

ii） 提供するための順序付けられた一連１１０の出力値１１２のうちの１つを形成すべく、ステップi）からの変調結果１１４を合計すること、３１０であって、 ii) summing 310 the modulation results 114 from step i) to form one of the ordered series 110 of output values 112 for providing;

ここで、各符号３０４のインデックスにつき、１つの値である、値Ｘｊ１１２の順序付けられた一連１１０は、その全体が入力ベクトル３５０を表す。 Here, an ordered series 110 of values Xj 112, one value for each code 304 index, represents the input vector 350 in its entirety.

変調間隔１３の合計は、符号化間隔１２を超えてはならない。変調間隔のシーケンスは、一様でなくてよい。所定の実施形態において、変調間隔のシーケンスは、一様であり、かつ各変調間隔＝Ｌで割った符号化間隔である。 The sum of the modulation intervals 13 must not exceed the coding interval 12. The sequence of modulation intervals may not be uniform. In a given embodiment, the sequence of modulation intervals is uniform and each modulation interval = coding interval divided by L.

図１における符号化プロセス５０６内で完全に現れる信号だけが、入力ベクトル３５０および符号帳３５４から始まり、かつ値Ｘｊ１１２の順序付けられた一連１１０を生成するプロセス中に変化する。 Only signals that appear completely within encoding process 506 in FIG.

図２は、対応する分配し符号化しかつ提供する装置または方法にて生成され、ＥＭ経路を介して伝送された順序付けられた一連２１６のＬのレベル２１４から出力サンプルを再構築するための受信し復号しかつ収集する方法および装置の一部である復号プロセス５０７を示す。復号プロセスは、収集する方法または装置にて信号を出力すべく収集される出力サンプル３０２のＮ要素出力ベクトル３５２をもたらす。Ｎの出力サンプルの完全なセットは、復号間隔ごとに１回再構築される。復号プロセスは、出力ベクトル３５２を再構築すべく、それぞれその回の独自の事前決定された復調間隔２１４中に、復調するステップをＬ回繰り返す。 FIG. 2 illustrates a receive for reconstructing output samples from L levels 214 of an ordered sequence 216 generated by a corresponding distributing, encoding and providing apparatus or method and transmitted over an EM path. A decoding process 507 is shown which is part of the decoding and collecting method and apparatus. The decoding process results in an N-element output vector 352 of output samples 302 collected to output a signal in the collecting method or apparatus. A complete set of N output samples is reconstructed once every decoding interval. The decoding process repeats the step of demodulating L times, each during its own predetermined demodulation interval 214 , to reconstruct the output vector 352 .

復調間隔１５は一様でなくてよい。所定の実施形態において、復調間隔のシーケンスは一様であり、かつそれぞれＬで割った復号間隔１４と等しい。 The demodulation intervals 15 may not be uniform. In a given embodiment, the sequence of demodulation intervals is uniform and equal to 14 decoding intervals each divided by L.

図２の復号プロセスは符号帳３５６に依拠する。符号帳は、Ｎの互いに直交する／．－チップ２０６符号２０２のセットであり、符号２０２のそれぞれは、拡散符号でなければならない。符号のＬのインデックスは、出力ベクトル３５２を受信すべく割り当てられたＬのチップ間隔τに対応する。 The decoding process of FIG. 2 relies on codebook 356 . The codebook consists of N mutually orthogonal / . - A set of chips 206 codes 202, each of which must be a spreading code. The L indices of the code correspond to the L chip intervals τ allocated to receive the output vector 352 .

復号プロセス５０７の始めに（Ｙ_０を処理する前に）、出力ベクトルサンプル３０２をそれぞれ０に初期設定する。 At the beginning of the decoding process 507 (before processing Y ₀ ), the output vector samples 302 are each initialized to zero.

各復調間隔１５中、受信された値２１４は、符号帳３５６におけるインデックスが出力ベクトル３５２での出力値３０２のインデックスに対応する符号２０２に対応するようにインデックスが付けられたチップ２０６にて互いに関係付けられる。３３４。メディア信号が脈動である場合、サンプルは連続的な値であり、かつ互いに関係付ける実施形態はアナログ乗算である。符号がバイナリ（１／－１）である場合、アナログ乗算の実施形態は条件付き反転である。メディア信号がデジタルである場合、サンプルは数値であり、かつ互いに関係付ける実施形態はデジタル乗算である。メディア信号がデジタルであり、かつ符号がバイナリ（１／－１）である場合、デジタル乗算の実施形態は条件付き否定である。 During each demodulation interval 15, the received values 214 are correlated at the chips 206 indexed such that the index in the codebook 356 corresponds to the code 202 corresponding to the index of the output value 302 in the output vector 352. Attached. 334. If the media signal is pulsating, the samples are continuous values and the correlating embodiment is analog multiplication. If the sign is binary (1/-1), the analog multiplication embodiment is conditional inversion. If the media signal is digital, the samples are numerical and the correlating embodiment is digital multiplication. If the media signal is digital and the sign is binary (1/-1), then the digital multiplication embodiment is conditional negation.

各復調間隔１５中に生成された各入力ベクトル３５０インデックスにおけるＬすべての相互関係結果２０４が、それぞれの出力サンプル３０２をもたらすべく、復号間隔１４の過程で累進的に加算される。３０２。 All L correlation results 204 at each input vector 350 index generated during each demodulation interval 15 are progressively added over the course of decoding intervals 14 to yield respective output samples 302 . 302.

出力ベクトル３５２は、メディア信号サンプル３４４を出力すべく収集されたＬの復調間隔１５の後の再構築されたメディア信号サンプル３０２を包含する。 Output vector 352 contains reconstructed media signal samples 302 after L demodulation intervals 15 collected to output media signal samples 344 .

図２におけるデコーダプロセス５０７内で完全に現れる信号のみが、出力ベクトル３５２を復号プロセス中に変化する。符号帳３５６は、変わらないままである。 Only signals that appear fully within decoder process 507 in FIG. 2 change output vector 352 during the decoding process. Codebook 356 remains unchanged.

次に、要素３がメディアトランスポート、すなわち単一のＥＭ経路の端から端まで１または複数のメディア信号を通信するステムを表す図３を参照する。システムは、ＥＭ経路３１４上でシンクアセンブリ３２８に接続されたソースアセンブリ３２６を含む。別の箇所で説明するとおり、図３に示すＥＭ経路のツイストペア表現は、本明細書にて開示する方法および装置が適用可能な様々な物理的実施形態のうちの１つに過ぎない。ソースアセンブリは、入力メディア信号５００を受信し、送信端末３３８においてＥＭ信号を提供する。ＥＭ信号は、ＥＭ経路を通じて伝播する。所定の実施形態において、ＥＭ経路は、最大限の量のエネルギーが伝達可能にする導波路である。シンクアセンブリは、受信端末３４０においてＥＭ信号を一連の入力レベルとして受信し、メディア信号５０２を出力すべく再構築されたサンプルを収集する。 Reference is now made to FIG. 3 where element 3 represents a media transport, ie a stem that communicates one or more media signals across a single EM path. The system includes a source assembly 326 connected to a sink assembly 328 over EM path 314 . As explained elsewhere, the twisted pair representation of the EM path shown in FIG. 3 is but one of various physical embodiments to which the methods and apparatus disclosed herein are applicable. A source assembly receives an input media signal 500 and provides an EM signal at transmitting terminal 338 . EM signals propagate through EM pathways. In certain embodiments, the EM pathway is a waveguide that allows the maximum amount of energy to be transmitted. The sink assembly receives the EM signal as a series of input levels at receiving terminal 340 and collects the reconstructed samples to output media signal 502 .

ソースアセンブリエンコーダ３５８は、入力サンプル５０４の入力ベクトル３５０を消費し、端末３３８にて提供される順序付けられた一連のレベルをＥＭ信号として生成する。シンクアセンブリは、受信端末においてＥＭ信号を測定し、それぞれが、そのサンプルに対応する入力メディア信号サンプルを近似して、プロセスの多数回の反復の後に生成される出力メディア信号が、対応する入力メディア信号を表す、再構築されたサンプル３４４の出力ベクトル３５２を生成する。好ましい実施形態において、符号化間隔、提供間隔、受信間隔、および復号間隔は、高速動作領域５１０にて一緒に動作して、共通である。 Source assembly encoder 358 consumes input vector 350 of input samples 504 and produces an ordered sequence of levels provided at terminal 338 as an EM signal. The sink assembly measures the EM signal at the receiving terminal, each approximating the input media signal sample corresponding to that sample, so that the output media signal produced after many iterations of the process is the corresponding input media signal An output vector 352 of reconstructed samples 344 representing the signal is generated. In the preferred embodiment, the encoding interval, the providing interval, the receiving interval, and the decoding interval are common, working together in the high speed operation region 510 .

エンコーダ入力ベクトル３５０が、分配置換（任意の、事前決定された全単射の分配マッピング関数）３４６により分配間隔１００中に１または複数の入力メディア信号５００のそれぞれからの引き続くサンプル５０４から収集される。対応する出力メディア信号５０２は、収集置換（全単射の収集マッピング関数３４８にてデコーダ出力ベクトル３５２から収集間隔１０２中に収集される。好ましい実施形態において、収集置換は、対応する分配置換の逆である。 An encoder input vector 350 is collected from successive samples 504 from each of the one or more input media signals 500 during the distribution interval 100 by distributive permutation (an arbitrary, pre-determined bijective distributive mapping function) 346 . . The corresponding output media signal 502 is collected during the collection interval 102 from the decoder output vector 352 with a collection permutation (bijective collection mapping function 348). In the preferred embodiment, the collection permutation is the inverse of the corresponding distributive permutation is.

ソースアセンブリ３２６は、エンコーダ入力ベクトル３５０を、ＥＭ経路３１４にディスパッチされ、シンクアセンブリ３２８にて測定される一連のレベルに変換する。ＥＭ経路は、ソースアセンブリ出力送信端末３３８をシンクアセンブリ入力受信端末３４０に接続する。インピーダンス３１６が、受信端末においてＥＭ経路を終端させる。シンクアセンブリは、伝播された信号を受信端末にて測定し、受信されたレベルのシーケンスを復号してデコーダ出力ベクトル３５２にする。 Source assembly 326 transforms encoder input vector 350 into a series of levels that are dispatched to EM path 314 and measured at sink assembly 328 . The EM path connects source assembly output transmit terminal 338 to sink assembly input receive terminal 340 . An impedance 316 terminates the EM path at the receiving terminal. The sink assembly measures the propagated signal at the receiving terminal and decodes the received sequence of levels into decoder output vector 352 .

図３に示すビデオトランスポート３は、比較的大量の主電源供給エネルギーをＥＭ経路３１４に注入できる。所定の実施形態において、ＥＭ経路は導波路である。 The video transport 3 shown in FIG. 3 can inject a relatively large amount of mains supply energy into the EM path 314 . In certain embodiments, the EM path is a waveguide.

一般性を失うことなく、メディアトランスポート３は、サンプリングされた入力メディア信号をソースアセンブリ３２６からシンクアセンブリ３２８に通信するものとして説明するが、その情報は、双方向通信を実施すべく、一次デコーダ３２８と並列の二次エンコーダブロックから情報を受信し、かつ３４０において線路を駆動する、一次エンコーダ３２６と並列であり、かつ３３８において伝送媒体に付加された２次デコーダを実装して、ＥＭ経路３１４上で逆方向に流れてもよいことが当業者には明白であろう。いずれの方向のペイロードも、デジタルまたは脈動の、任意の種類のサンプリングされた信号である。一次エンコーダ／デコーダ対２次エンコーダ／デコーダの主要な違いは、通信される情報の量の違いである。より少ない量、したがって二次的な情報フローは、例えばコマンド信号および制御信号であり、またはマイクロフォン測定を搬送、もしくはスピーカ偏差を駆動、もしくは類似した装置を接続するオーディオ信号である。この能力は、上流通信として公知である。上流通信における情報の量は、メディア信号における情報の量と比べ、より小さい大きさのオーダである。上流通信に関して別個の符号シーケンスを用いて、デジタル信号または脈動信号の形態の情報は、逆方向に流れることが可能であり、そのような別個の符号シーケンスは、一次符号シーケンスと直交する。 Without loss of generality, media transport 3 is described as communicating a sampled input media signal from source assembly 326 to sink assembly 328, but that information is transmitted to the primary decoder to effect bidirectional communication. EM path 314 implements a secondary decoder in parallel with the primary encoder 326 and attached to the transmission medium at 338 that receives information from the secondary encoder block in parallel with 328 and drives the line at 340. It will be clear to those skilled in the art that flow may be reversed above. The payload in either direction is any kind of sampled signal, digital or pulsed. The primary difference between a primary encoder/decoder versus a secondary encoder/decoder is the amount of information communicated. Smaller quantities, and therefore secondary information flows, are for example command and control signals, or audio signals carrying microphone measurements or driving speaker deviations or connecting similar devices. This capability is known as upstream communication. The amount of information in the upstream communication is an order of magnitude smaller than the amount of information in the media signal. With separate code sequences for upstream communication, information in the form of digital or pulsating signals can flow in the opposite direction, and such separate code sequences are orthogonal to the primary code sequence.

図４は、入力メディア信号５００サンプル５０４と分配置換入力バッファ３５１位置３０１との間の分配パーミュータ３４６の可能なＮ！の置換のうちの１つを例示する。このスキーマは、図面の左側にβとωとの間の省略記号にて暗示するリストにおける任意の数の入力メディア信号を可能にし、かつ各入力メディア信号が、各分配間隔１００中にその信号のスニペットからの任意の数のサンプルを入力ベクトルに寄与可能にする。 FIG. 4 illustrates the possible N! illustrates one of the permutations of This schema allows for any number of input media signals in the list implied by the ellipsis between β and ω on the left side of the drawing, and each input media signal has one of its signals during each distribution interval 100. Allow any number of samples from the snippet to contribute to the input vector.

図４は、分配パーミュータ３４６内で実行される単純明快なラウンドロビン置換を示し、この実施形態において、メディア信号スニペットα、β、．．．、ωからなるものとして示す各入力メディア信号スニペット５００からの次のサンプル５０４が、Ｎすべての分配パーミュータ入力バッファ位置３０１が埋められるまで、分配パーミュータ入力バッファ３５１における次の利用可能なインデックスに順に割り当てられる。番号付きの円は、入力メディア信号スニペットサンプルが、エンコーダ入力ベクトルに含められるために、この実施形態にて選択される順序を示す。分配間隔中に厳密にＮのサンプルが収集される。 FIG. 4 shows a straightforward round-robin permutation performed within the distribution permuter 346, in this embodiment media signal snippets α, β, . . . , ω are sequentially assigned to the next available index in the distribution permuter input buffer 351 until all N distribution permuter input buffer locations 301 are filled. be done. The numbered circles indicate the order in which the input media signal snippet samples are selected in this embodiment for inclusion in the encoder input vector. Exactly N samples are collected during the distribution interval.

分配パーミュータ３４６にて実施される置換に関して同等に良好なＮ！の選択肢が存在するものの、収集パーミュータ３４８（図１２、図１３、および図１４）は、対応する分配パーミュータにて実施される置換の逆を実施する。そのような詳細に関する合意を確実にすることは、将来の実施のために、メディアインターフェース標準の主題である。 Equally good N! , collection permuters 348 (FIGS. 12, 13, and 14) perform the inverse of the permutations performed in the corresponding distribution permuters. Ensuring agreement on such details is the subject of media interface standards for future implementation.

図４に示すスキーマは、可能な多数のタイプのサンプリングされる信号に適用される。例えば、引き続く各サンプルが色値（例えば、ピクセル当たり３つ（Ｒ／Ｇ／Ｂ）の）であるビデオの表現からなる、単一のメディア信号が存在することが可能である。別の例もまた、インターリーブされたいくつかの独立したビデオ信号からの色値からなる単一のメディア信号である。さらなる例は、多様なタイプのメディア信号、例えば、ビデオ信号、オーディオ信号、化学的信号、機械的／触覚信号、その他を含む。そのような１つのハイブリッドの例の実施形態は、各トランスポート間隔中の各メディア信号からの／に対する様々な数のサンプルを含む。さらなる例は、４つのタイプの信号（デジタル、アナログ、脈動、および中性）のそれぞれを単独で、または共同で含む。 The schema shown in FIG. 4 applies to many possible types of sampled signals. For example, there may be a single media signal consisting of a representation of a video in which each successive sample is a color value (eg, three per pixel (R/G/B)). Another example is also a single media signal consisting of color values from several independent video signals interleaved. Further examples include various types of media signals, such as video signals, audio signals, chemical signals, mechanical/tactile signals, and others. One such hybrid example embodiment includes varying numbers of samples from/for each media signal during each transport interval. Further examples include each of the four types of signals (digital, analog, pulsatile, and neutral) alone or jointly.

図４のスキーマは、入力ベクトル３５０コンテンツが入力メディア信号スニペットのセットからの事前決定されたシーケンスにて選択されることを強調する。このことは、サンプルの任意のシーケンスがそれ自体、サンプリングされた信号であるため、このスキームが完全に一般的であることを意味する。メディアトランスポートの観点からは、入力メディア信号サンプルがどこから収集されるか、またはメディア信号サンプルがどこに分配されるかは、どうでもよいことである。 The schema of FIG. 4 emphasizes that the input vector 350 content is selected in a predetermined sequence from a set of input media signal snippets. This means that the scheme is completely general, since any sequence of samples is itself a sampled signal. From a media transport point of view, it does not matter where the input media signal samples are collected or distributed.

図４におけるパーミュータ３４６は、多くの様態で実施可能であり、一実施例が、ポートから出力３７８を読み取ることであり、別の代替が、シーケンスにおける入力サンプル５０４を有するように初期設定されているメモリから出力を読み取ることである。 Permuter 346 in FIG. 4 can be implemented in many ways, one example being reading output 378 from a port, another alternative being initialized to have input samples 504 in sequence. Reading the output from memory.

図５は、図４にて説明する分配置換の特によくある特殊事例を例示する。この実施例において、３つの入力信号５００は、４：４：４のビデオ信号の３つ、Ｒ、Ｇ、およびＢの色平面をそれぞれ表す。エンコーダ入力ベクトル３５０における要素の数Ｎは、この実施例において、偶々８である。この実施例は、１つの分配間隔中のラウンドロビン割当てを示す。 FIG. 5 illustrates a particularly common special case of the distributive permutation described in FIG. In this example, the three input signals 500 represent the three R, G, and B color planes of a 4:4:4 video signal, respectively. The number of elements N in encoder input vector 350 happens to be eight in this example. This example shows round-robin allocation during one distribution interval.

図５にて開始され、メディア信号スニペットを繰り返し通信することと合致する例にさらに関し、図６は、第２の分配間隔の送信中のラウンドロビン割当てを例示する。 Further to the example started in FIG. 5 and consistent with repeatedly communicating media signal snippets, FIG. 6 illustrates round-robin allocation during transmission of the second distribution interval.

次に、図７を参照すると、ソースアセンブリ３２６が、１または複数の入力メディア信号５００から入力メディア信号サンプル５０４を受信する。分配パーミュータ３４６が、分配パーミュータ入力バッファ３５１を介して入力ベクトル３５０を初期設定する。エンコーダ３５８が、ＥＭ経路３１４に接続された送信端末３３８におけるラインドライバ３１２にてＥＭ信号として提供される、順序付けられた一連のレベルを生成する。別の箇所で説明するとおり、図７に示するＥＭ経路のツイストペア表現は、本明細書にて開示する方法および装置が適用可能である様々な物理的実施形態のうちの１つに過ぎない。ソースアセンブリは、置換された入力サンプルを受信、および記憶するための分配パーミュータバッファメモリ３５１と、サンプルのセットを並行して受信、および事前決定された符号化間隔中に符号化するためのサンプルを供給するための入力サンプルメモリ３５０と、事前決定された符号セットを受信、および記憶するための符号帳メモリ３５４とを含む。符号帳メモリにおける１つの符号３０４は、入力ベクトルにおける各入力サンプル３００に関連付けられる。 Referring now to FIG. 7, source assembly 326 receives input media signal samples 504 from one or more input media signals 500 . Distribution permuter 346 initializes input vector 350 via distribution permuter input buffer 351 . Encoder 358 produces an ordered series of levels that are provided as EM signals at line driver 312 at transmit terminal 338 connected to EM path 314 . As explained elsewhere, the twisted pair representation of the EM path shown in FIG. 7 is but one of various physical embodiments to which the methods and apparatus disclosed herein are applicable. The source assembly includes a distributed permuter buffer memory 351 for receiving and storing permuted input samples and a set of samples in parallel for receiving and encoding during a predetermined encoding interval. and a codebook memory 354 for receiving and storing predetermined code sets. One code 304 in the codebook memory is associated with each input sample 300 in the input vector.

図７に示すソースアセンブリ３２６データ経路の実施形態は、変調間隔当たり１回繰り返し再使用される入力サンプル３００当たり１つの複数の変調器３０８を備える。各変調間隔中、各変調器が、対応する入力サンプルを変調すべく、対応する符号における共通のインデックスが付けられたチップ３０６に適用され、加算回路３１０が、出力端末３３８を介してラインドライバ３１２にてＥＭ経路３１４に提供される次のレベルを生成すべく、すべての変調器出力５０８を合計する。所定の実施形態において、ＥＭ経路は、最大限の量のエネルギーが伝達可能にする導波路である。 The embodiment of the source assembly 326 data path shown in FIG. 7 comprises multiple modulators 308, one per input sample 300 that is repeatedly reused once per modulation interval. During each modulation interval, each modulator is applied to a commonly indexed chip 306 in the corresponding code to modulate the corresponding input sample, and summing circuit 310 is applied to line driver 312 via output terminal 338 . All modulator outputs 508 are summed to produce the next level provided to EM path 314 at . In certain embodiments, the EM pathway is a waveguide that allows the maximum amount of energy to be transmitted.

入力メディア信号５００が脈動である場合、入力サンプル３０１は、連続的な値であり、かつ変調器３０８の実施形態は、アナログ乗算器である。この事例において符号３３０がバイナリ（１／－１）である場合、アナログ変調器の実施形態は条件付き反転である。メディア信号がデジタルである場合、サンプルは数値であり、変調器の実施形態は、デジタル乗算器である。この事例において符号がバイナリ（１／－１）である場合、デジタル変調器の実施形態は条件付き否定である。 If the input media signal 500 is pulsating, the input samples 301 are continuous values and the embodiment of modulator 308 is an analog multiplier. If the code 330 is binary (1/-1) in this case, the analog modulator embodiment is a conditional inversion. If the media signal is digital, the samples are numeric and the modulator embodiment is a digital multiplier. If the sign is binary (1/−1) in this case, the digital modulator embodiment is conditional negation.

単一の収集間隔１００より長い持続時間のアプリケーションメディア信号５００は、いくつかの収集間隔の過程で符号化され、したがって、対応する数の符号化間隔１２、ならびに対応する数のトランスポート間隔２の過程で符号化される。好ましい実施形態において、ソースアセンブリ３２６を定義する、収集間隔、符号化間隔、トランスポート間隔、Ｎ８、Ｌ１０、符号帳３５４、および分配パーミュータ３４６置換を含むパラメータはすべて、ペアにされた受信機アセンブリにおけるタイミング獲得および追跡を容易にすべく、入力ベクトル３５０コンテンツの単一のセットに対応する入力メディア信号サンプル５０４の１つのセットの処理に関与するステップ全体に亘って一定のままである。 An application media signal 500 of duration longer than a single acquisition interval 100 is encoded over the course of several acquisition intervals, thus resulting in a corresponding number of encoding intervals 12 as well as a corresponding number of transport intervals 2. encoded in the process. In the preferred embodiment, the parameters defining source assembly 326, including acquisition interval, encoding interval, transport interval, N8, L10, codebook 354, and distributed permuter 346 permutations, are all To facilitate timing acquisition and tracking, it remains constant throughout the steps involved in processing one set of input media signal samples 504 corresponding to a single set of input vector 350 content.

ソースアセンブリの一実施形態において、すべての符号化パラメータは、「ハードコードされ」、変更されることが可能でない。１つの入力ベクトルの符号化は、先行するすべての入力ベクトルの符号化、および引き続くすべての入力ベクトルの符号化から論理的に独立であるため、符号化パラメータは、メディア信号サンプルの入力ベクトルごとに価値が変化してよい。したがって、ソースアセンブリのさらなる実施形態において、符号化パラメータのいずれも、例えば、メディア信号特性、ＥＭ経路３１４特性、および／またはアプリケーション要件の変化に応答して、アルゴリズム上の制御下で収集間隔ごとに変えられてよい。 In one embodiment of the source assembly, all encoding parameters are "hard-coded" and cannot be changed. Since the encoding of one input vector is logically independent of the encoding of all preceding input vectors and the encoding of all subsequent input vectors, the encoding parameters are: value may change. Thus, in a further embodiment of the source assembly, any of the encoding parameters are changed under algorithmic control every acquisition interval, e.g., in response to changes in media signal characteristics, EM path 314 characteristics, and/or application requirements. can be changed.

エンコーダチップ３０６が、偶々、バイナリ（例えば、１と０）に制約されるエンコーダ変調器３０８のデジタル実施形態に関して、変調器の一実施形態は、各入力サンプル３４２の符号付き整数表現を反転させる組合回路を備える。ラインドライバ３１２の対応する実施形態が、デジタル－アナログ変換を実行する。 For digital implementations of the encoder modulator 308 where the encoder chips 306 are, by chance, constrained to be binary (e.g., 1's and 0's), one embodiment of the modulator is a combination that inverts the signed integer representation of each input sample 342. Have a circuit. A corresponding embodiment of line driver 312 performs the digital-to-analog conversion.

エンコーダチップ３０６が、偶々、バイナリ（例えば１と－１）に制約されるエンコーダ変調器３０８のアナログ実施形態に関して、１つの変調器の実施形態は、図８に示す実施例などの転流変調器を備える。 For analog embodiments of encoder modulator 308, where encoder chips 306 happen to be binary (eg, 1 and -1) constrained, one modulator embodiment is a commutation modulator, such as the example shown in FIG. Prepare.

図８に示す例示的な変調器３０８は、変調された出力信号５０８を生成すべく、対応する入力サンプル３４２にチップ入力１０４を適用する。転流変調器として知られる、この形式の変調器は、チップ入力１０４の極性に基いて入力サンプル３４２を反転させる。結合されたインダクタ６０６，６０８が、信号６０２に接続された中央タップに対する転流ダイオード６１２，６１０の両端に入力サンプル３４２のガルバニック絶縁されたコピーを印加し、ダイオード６１２，６１０のそれぞれは、信号６２６にて印加されたバイアスの極性に基いて、順に伝達する。チップ入力１０４は、信号６２８を通じて、インダクタ６０８の中央タップ、およびインダクタ６０８の端子のうちの１つに差動信号を印加する。チップ入力１０４の２つの差動極性のうちの１つにおいて、電流は、キルヒホッフの回路法則により、インダクタ６２２を通って信号６２６に流れ、次に、順方向バイアスダイオード６１２を通ってインダクタ６０８に入り、インダクタ６０８の中央タップから出て信号６０２に至り、インダクタ６１６を通って電流ループを完成させる。チップ入力１０４の反対の極性上で、電流は、インダクタ６１６を通って信号６０２に流れ、その結果、インダクタ６０８の中央タップに至る。信号は、インダクタ６０８から出て、順方向バイアスダイオード６１０を通って流れて、信号６２６に至り、その後、電流は、インダクタ６２２を通って戻り、やはり、キルヒホッフの回路法則により、電流ループを完成させる。これら２つの事例における回路方向は、反対の方向に流れることに留意されたい。キャパシタ６１８および６２０は、信号６２８における電流の流れの方向が、正または負の極性に正しく変換され、それに相応してインダクタ６０８にバイアスをかけることを確実にするＤＣ除去キャパシタである。入力サンプル３４２は、前述のバイアス信号フローに結合される。この結合された信号は、次に、結合されたインダクタ６０８から流れ出て、中央タップ６０２を起点とする確立された２つの経路のうちの１つを通り、インダクタ６０８の端子のうちの一方または他方から出て、その結果、６２６に印加されるバイアス信号の極性を通じて正の信号表現および負の信号表現を確立する。キャパシタ６１４は、変調された出力信号５０８からＤＣ成分を除去するＤＣ阻止キャパシタである。 The exemplary modulator 308 shown in FIG. 8 applies chip input 104 to corresponding input samples 342 to produce modulated output signal 508 . This type of modulator, known as a commutation modulator, inverts input samples 342 based on the polarity of chip input 104 . Coupled inductors 606 , 608 apply galvanically isolated copies of input sample 342 across commutating diodes 612 , 610 to the center tap connected to signal 602 , each diode 612 , 610 providing signal 626 . transmit in order based on the polarity of the bias applied at . Chip input 104 applies a differential signal to the center tap of inductor 608 and one of the terminals of inductor 608 through signal 628 . In one of the two differential polarities of chip input 104, current flows through inductor 622 to signal 626 and then through forward-biased diode 612 into inductor 608, according to Kirchhoff's circuit laws. , out the center tap of inductor 608 to signal 602 and through inductor 616 to complete the current loop. On the opposite polarity of chip input 104 , current flows through inductor 616 to signal 602 and consequently to the center tap of inductor 608 . The signal exits inductor 608 and flows through forward-biased diode 610 to signal 626, after which the current returns through inductor 622, again according to Kirchhoff's circuit laws, completing the current loop. . Note that the circuit directions in these two cases flow in opposite directions. Capacitors 618 and 620 are DC rejection capacitors that ensure that the direction of current flow in signal 628 is converted to the correct positive or negative polarity and biases inductor 608 accordingly. Input samples 342 are coupled to the bias signal flow previously described. This combined signal then flows out of the combined inductor 608 and follows one of two established paths originating at the center tap 602 to one or the other of the inductor 608 terminals. , thereby establishing positive and negative signal representations through the polarity of the bias signal applied to 626 . Capacitor 614 is a DC blocking capacitor that removes the DC component from modulated output signal 508 .

次に、図９を参照すると、単一ＥＭ経路シンクアセンブリ３２８が、アセンブリ３２８の入力端末３４０においてＥＭ経路３１４から信号を受信する。別の箇所で説明のとおり、図９に示すＥＭ経路のツイストペア表現は、本明細書にて開示する方法および装置が適用可能な様々な物理的実施形態のうちの１つに過ぎない。所定の実施形態において、ＥＭ経路は、最大限の量のエネルギーを伝達可能にする導波路である。ＥＭ経路は、終端インピーダンス３１６にて終端される。シンクアセンブリに入る信号は、サンプリングアパーチャがクロック回復回路３１８にて調整される、イコライザ３２４にてフィードバック経路を通じて制御されるライン増幅器３２２にて測定される。 Referring now to FIG. 9, a single EM path sink assembly 328 receives signals from EM path 314 at input terminal 340 of assembly 328 . As explained elsewhere, the twisted pair representation of the EM path shown in FIG. 9 is but one of various physical embodiments to which the methods and apparatus disclosed herein are applicable. In certain embodiments, the EM pathway is a waveguide that allows the maximum amount of energy to be transmitted. The EM path is terminated at termination impedance 316 . The signal entering the sink assembly is measured at line amplifier 322 controlled through a feedback path at equalizer 324 whose sampling aperture is adjusted at clock recovery circuit 318 .

好ましい実施形態において、シンクアセンブリ３２６を定義する、トランスポート間隔、復号間隔、収集間隔、Ｎ８、Ｌ１０、符号帳３５６、および収集パーミュータ３４８置換を含むパラメータは、すべて、出力メモリ３５２におけるＮの出力メディア信号サンプル３５７のうちの１つのセットを再構築することに関与するステップ全体に亘って一定のままである。シンクアセンブリの一実施形態において、すべての復号パラメータは、「ハードコードされ」、変更されることが可能でない。しかしながら、１つの出力ベクトルの復号は、先行するすべての出力ベクトル、および後続のすべての出力ベクトルの復号から論理的に独立である。したがって、さらなる実施形態において、復号パラメータは、再構築されるメディア信号サンプルの出力ベクトルごとに価値が変化する。シンクアセンブリのさらなる実施形態において、復号パラメータのいずれも、例えば、メディア信号特性、ＥＭ経路３１４特性、および／またはアプリケーション要件の変化に応答して、アルゴリズム上の制御下で収集間隔ごとに変えられてよい。シンクアセンブリのさらなる実施形態において、事前決定された個々の測定間隔および復調間隔は、一様ではない。 In the preferred embodiment, the parameters that define sink assembly 326, including transport interval, decoding interval, acquisition interval, N8, L10, codebook 356, and acquisition permuter 348 permutations, are all N output media in output memory 352. It remains constant throughout the steps involved in reconstructing one set of signal samples 357 . In one embodiment of the sink assembly, all decoding parameters are "hard-coded" and cannot be changed. However, the decoding of one output vector is logically independent of the decoding of all preceding output vectors and all subsequent output vectors. Thus, in a further embodiment, the decoding parameters change in value for each output vector of reconstructed media signal samples. In a further embodiment of the sink assembly, any of the decoding parameters are varied from acquisition interval to acquisition interval under algorithmic control, e.g., in response to changes in media signal characteristics, EM path 314 characteristics, and/or application requirements. good. In a further embodiment of the sink assembly, the predetermined individual measurement intervals and demodulation intervals are not uniform.

アナログバージョンのシンクアセンブリ３２８のさらなる実施形態において、アナログ部分は、スイッチトキャパシタ回路として実装可能である。この回路の動作が、サンプリングおよび保持回路、乗算器回路、およびパイプラインタイプの動作の使用を必然的に伴うことから、最新技術のＡＤＣ設計との類似性が、当業者には明白であろう。実際に、アナログシンクアセンブリの１つのそのような実装例は、シンクアセンブリのパイプライン動作における閾値設定レベルの単純な選択を通じて、バイナリ表現から２変数の表現を経て、連続的表現に至るまで、任意の振幅表現に対応可能である。所定の実施形態において、シンクアセンブリは、デジタル信号または脈動信号に対応するようにパラメータにより再構成可能な設計であり、その結果、システム柔軟性を可能にする。 In a further embodiment of the analog version of the sink assembly 328, the analog portion can be implemented as a switched capacitor circuit. Since the operation of this circuit entails the use of sample and hold circuits, multiplier circuits, and pipeline-type operations, the analogy to state-of-the-art ADC designs will be apparent to those skilled in the art. . In fact, one such implementation of the analog sink assembly is able to convert arbitrary from binary to bivariate representations to continuous representations through simple selection of threshold setting levels in the pipeline operation of the sink assembly. can correspond to the amplitude representation of In certain embodiments, the sink assembly is of a design that is parametrically reconfigurable to accommodate digital or pulsatile signals, thereby allowing system flexibility.

出力ベクトル３５２は、復号プロセス（図２中の５０７）の各復調間隔中にストレージ要素３０２に部分的な寄与を蓄積することによって、復号間隔の過程で、順序付けられた一連の受信されたレベル２１４から復号器５１２にて再構築される。各出力ベクトル位置に関して、図９に示すシンクアセンブリ３２８の実施形態は、符号帳メモリ３５６における対応するインデックスの１つの符号３３０、１つの相関器、および１つの積分器３３６を関連付ける。 Output vector 352 is an ordered sequence of received levels 214 over the course of a decoding interval by accumulating partial contributions in storage element 302 during each demodulation interval of the decoding process (507 in FIG. 2). is reconstructed by the decoder 512 from the For each output vector position, the embodiment of sink assembly 328 shown in FIG. 9 associates one code 330 , one correlator, and one integrator 336 for the corresponding index in codebook memory 356 .

復号コントローラ５０７は、以下のプロセスを実行する。順序付けられた一連の受信された値を復号することを開始する前に、出力ベクトル３５２エントリ３０２が、クリアされる（それぞれに値０を記憶することで）。その後、引き続く各出力ベクトルインデックスに関する事前決定された各復調間隔中、ライン増幅器３２２にて生成された受信された値２１４を、対応するようにインデックスが付けられたチップ３３２と互いに関係付け、かつ加算回路３３６を使用して、対応する出力サンプルメモリ３５２のコンテンツを有する相互関係結果３２１を収集し、相関器３３４に指示する。各復調間隔における加算回路結果を、引き続く復調間隔における参照のために、出力サンプルメモリに記憶する。 Decoding controller 507 performs the following processes. Before starting to decode the ordered series of received values, the output vector 352 entries 302 are cleared (by storing the value 0 in each). Thereafter, during each predetermined demodulation interval for each successive output vector index, the received values 214 produced by line amplifier 322 are correlated and summed with correspondingly indexed chips 332. A circuit 336 is used to collect the correlation results 321 with the contents of the corresponding output sample memory 352 and direct them to the correlator 334 . The summation circuit result at each demodulation interval is stored in an output sample memory for reference in subsequent demodulation intervals.

チップ３３２が、偶々、バイナリ（例えば、１と０）のように制約されている復号器５１２のデジタル実施形態に関して、相関器３３４の一実施形態は、受信された各値３４２の符号付き整数表現をチップにより反転させる組合回路を備える。ラインドライバ３１２の対応する実施形態が、デジタル－アナログ変換を実行する。 For digital embodiments of decoder 512 in which chips 332 are constrained to be binary (e.g., 1's and 0's), one embodiment of correlator 334 is a signed integer representation of each value 342 received. is inverted by the chip. A corresponding embodiment of line driver 312 performs the digital-to-analog conversion.

チップが、偶々、バイナリ（例えば、１と－１）のように制約されている復号器５１２のアナログ実施形態に関して、相関器は、図８に示す実施例のようなアナログ変調器からなることが可能である。 For analog embodiments of decoder 512 in which the chips are constrained, by chance, to be binary (eg, 1 and -1), the correlator may consist of an analog modulator such as the example shown in FIG. It is possible.

各相関器３３４の出力は、対応する積分器３３６によって、その相関器３３４に対応する出力サンプルメモリ３０２のコンテンツと一緒に積分される。復号器５１２のデジタル実施形態に関して、積分器は、単純明快な組合せ加算器である。復号器のアナログ実施形態に関して、積分器の一実施形態は、オペアンプベースの積分器を備える。 The output of each correlator 334 is integrated with the contents of the output sample memory 302 corresponding to that correlator 334 by a corresponding integrator 336 . For digital implementations of decoder 512, the integrators are simple combinatorial adders. For analog embodiments of the decoder, one embodiment of the integrator comprises an opamp-based integrator.

再構築されたメディア信号５０２が脈動である場合、出力サンプル３０２は連続的な値であり、かつ相関器３３４の実施形態はアナログ乗算器である。この例において符号３３２がバイナリ（１／－１）である場合、アナログ相関器の実施形態は条件付きインバータである。メディア信号がデジタルである場合、サンプルは数値であり、かつ相関器の実施形態はデジタル乗算器である。この事例において符号がバイナリ（１／－１）である場合、デジタル相関器の実施形態は条件付きネゲータである。 If the reconstructed media signal 502 is pulsating, the output samples 302 are continuous values and the embodiment of the correlator 334 is an analog multiplier. If the code 332 is binary (1/−1) in this example, the analog correlator embodiment is a conditional inverter. If the media signal is digital, the samples are numeric and the correlator embodiment is a digital multiplier. If the code is binary (1/−1) in this case, the digital correlator embodiment is a conditional negator.

プロセスの繰り返しは、シンクアセンブリに対して、同期を得、かつ追跡する機会を提供する。相互関係スパイク検出器３２０が、復号器相関器３３４のアレイの出力を監視する。一実施形態において、すべてのシンクアセンブリ３２８の機能要素は、搬送波同期を獲得し、かつ追跡すべく、ライン増幅器３２２の出力２１４、および相互関係スパイク検出器の出力を監視するクロック回復回路３１８にて同期される。 Repeating the process provides the sink assembly with an opportunity to obtain and track synchronization. A correlation spike detector 320 monitors the output of the array of decoder correlators 334 . In one embodiment, all sink assembly 328 functional elements are in a clock recovery circuit 318 that monitors the output 214 of the line amplifier 322 and the output of the correlation spike detector to acquire and track carrier synchronization. Synchronized.

ソースアセンブリにおける変調／提供間隔、およびトランスポート間隔中の測定／復調間隔が、所定の実施形態において水晶発振器または他の正確な時間ソースにて制御される事実から生じるさらなる利益が存在する。公知の正確な時間ソースの性能規格を所与として、ソースアセンブリとシンクアセンブリとの間の基礎的な正確な時間ソース周波数の差は、数万分の１のオーダに過ぎない。単純さを優先し、したがって、低い実施費用を優先する別の配慮すべき事項は、疑似ノイズ生成回路のシーケンス長が、Ｌに関する値が非常に大きくはないことであり、それほどまでに大きくはないことである。 There is a further benefit resulting from the fact that the modulation/presentation interval at the source assembly and the measurement/demodulation interval during the transport interval are controlled with a crystal oscillator or other precise time source in certain embodiments. Given the known precision time source performance specifications, the underlying precision time source frequency difference between the source and sink assemblies is only on the order of parts in the tens of thousands. Another consideration that favors simplicity and thus low implementation cost is that the sequence length of the pseudo-noise generator circuit should not be very large with respect to L. That is.

符号化／復号プロセスは、前述した単純化を許し、長すぎる初期のタイミング獲得手続なしで済ませることを可能にする。シンクアセンブリ測定／復調間隔は、ソースアセンブリ変調／ディスパッチ間隔に近いように実行され、受信機におけるＰＮ発生器の相対位相（すなわち、符号帳内のインデックス）は、これを基礎にして容易に獲得される。所定の実施形態において、実装される回路は、ソースアセンブリの周波数と合致するように周波数を変更する能力にわずかにばらつきを有し、送信機に対する受信機の相対位相を獲得する追跡システムに過ぎない。 The encoding/decoding process allows for the simplifications described above, and makes it possible to do without initial timing acquisition procedures that are too long. The sink assembly measurement/demodulation interval runs close to the source assembly modulation/dispatch interval, and the relative phase (i.e., index within the codebook) of the PN generator at the receiver is easily obtained on this basis. be. In certain embodiments, the circuit implemented is little more than a tracking system that acquires the relative phase of the receiver to the transmitter, with slight variations in its ability to change frequency to match that of the source assembly. .

同期獲得システムは、メディアからの受信された信号、および受信機にローカルであるＰＮ発生器からの出力を入力としてとるスライド相関器として説明可能である。ローカルＰＮ発生器は、狭帯域の周波数ダイバーシティを有するＰＬＬ、すなわち位相ロックループから駆動され、すなわち、ローカルＰＮ発生器は、目標周波数に近い周波数でネイティブに実行され、かつ中心周波数の周囲に制御の帯域を有する。スライド相関器からの出力は、ロック条件が達せられたか否か、または周波数が高すぎるかどうか、もしくは低すぎるかどうかを判定すべく解析され、このロック検出器は、次に、速度を上げ、またはまず速度を落として、フィードバックループにおいてそのままに留まるようにＰＬＬを駆動する。 A synchronization acquisition system can be described as a sliding correlator that takes as inputs the received signal from the media and the output from a PN generator local to the receiver. The local PN generator is driven from a PLL, a phase-locked loop, with narrowband frequency diversity, i.e., the local PN generator runs natively at frequencies close to the target frequency and is controlled around the center frequency. have a bandwidth. The output from the sliding correlator is analyzed to determine if a lock condition has been reached or if the frequency is too high or too low, the lock detector then speeds up and Or slow down first and drive the PLL so that it stays in the feedback loop.

スライド相関器アーキテクチャは、着信信号のサンプリングかつデジタル化された表現として実装可能であり、その場合、相互関係は、デジタルロジックにて形成される。スライド相関器の別の実装例が、スイッチトアナログ回路で可能であり、この例において、着信信号は、アナログでサンプリングされ、かつ互いに関係付けることが、スイッチトキャパシタ回路にて実行される。 A sliding correlator architecture can be implemented as a sampled and digitized representation of the incoming signal, where the correlation is formed in digital logic. Another implementation of the sliding correlator is possible with a switched analog circuit, in which the incoming signals are analog sampled and correlating is performed with a switched capacitor circuit.

獲得プロセスにおける１つの従来の技法は、受信機アセンブリＰＮ発生器の様々なタップまたは遅延を通じた探索を通じて達せられる粗い位相整列と、ＰＬＬに達せられる微妙な位相周波数整列とを得ることである。しかしながら、システムの所定の実施形態において、ＰＮシーケンス発生器にて利用可能なタップのすべてを探索するために要求される時間は、比較的短い。従来、比較的近い相互関係スパイクを見出すべくＰＮ発生器の様々なタップの間で探索を行い、次に、この相互関係を、ＰＬＬの周波数を変更することで微調整可能である。このことを通じて、粗い調整と細かい調整との両方が実現可能になる。システムの所定の実施形態は、比較的制約されていないため、周波数を変更すること、およびＰＬＬの変更を通じて粗い調整と細かい調整の両方を実現することによって、位相を単にスライドさせることが可能になる。 One conventional technique in the acquisition process is to obtain coarse phase alignment, which is achieved through searching through various taps or delays of the receiver assembly PN generator, and fine phase frequency alignment, which is achieved in the PLL. However, in certain embodiments of the system, the time required to search all available taps in the PN sequence generator is relatively short. Conventionally, one searches among the various taps of the PN generator to find relatively closely correlated spikes, and then this correlation can be fine-tuned by changing the frequency of the PLL. Through this, both coarse and fine adjustments can be realized. Certain embodiments of the system are relatively unconstrained, allowing phase to simply slide by changing frequency and achieving both coarse and fine adjustments through PLL changes. .

さらなる実施形態は、送信機が、同期獲得および追跡を容易にすべく、事前決定された特性を有する訓練シーケンスを送信可能にする。この訓練シーケンスは、データビデオデータのすべてのグループ化の始まりで現れてよく、またはサブバンドとして、すなわちメディア信号スニペットに適用され、かつ同時に送信される符号帳におけるすべての符号に直交する、さらなる符号にて変調されて、連続的に存在してよい。独立した訓練シーケンスまたはサブバンドは、ＥＭ経路のＥＭ特性のプローブの役割をし、ＥＭ特性は、次に、プリエンファシスなどの、信号訂正回路のパラメータ上の調整のために参照されてよい。以降、この信号は、一般性を失うことなく「プローブ信号」として参照される。このプローブ信号は、何らかの事前決定されたｋに関して、ｋのトランスポート間隔に亘って一定に保持されてよく、このプローブ信号に関連付けられたコードは、ｋ^＊Ｌチップ長にされてよい。入力ベクトルにおけるメディア信号サンプルの場合と同様に、このプローブ信号は、離散的（デジタル）表現で実施されても、連続的（脈動）表現で実施されてもよい。このアプローチは、ノイズ、干渉、および反射に対するプローブトラックの回復力を高める。このアプリケーションにおいて、プローブ信号は、チャネル減衰が直接測定可能にする一定の振幅を有するプローブ信号のようにすることが可能であるため、獲得および追跡を容易にすることで特に強力である。 Further embodiments enable the transmitter to transmit training sequences with predetermined characteristics to facilitate synchronization acquisition and tracking. This training sequence may appear at the beginning of every grouping of data video data, or as a sub-band, i.e. a further code applied to the media signal snippet and orthogonal to all codes in the simultaneously transmitted codebook. may be present continuously, modulated at . The independent training sequences or subbands serve as probes for the EM properties of the EM path, which may then be referenced for parametric adjustments of signal correction circuits, such as pre-emphasis. Hereinafter, this signal will be referred to as the "probe signal" without loss of generality. This probe signal may be held constant over k transport intervals for some predetermined k, and the code associated with this probe signal may be made k ^* L chips long. As with the media signal samples in the input vector, this probe signal may be implemented in a discrete (digital) or continuous (pulsatile) representation. This approach makes the probe track more resilient to noise, interference, and reflections. In this application, the probe signal is particularly powerful in facilitating acquisition and tracking, as it can be made like a probe signal with a constant amplitude that makes channel attenuation directly measurable.

図１０は、スライド相関器として説明可能な、１つの同期獲得および追跡回路の所定の実施形態のアーキテクチャを示す。キー入力は、受信信号２１４であり、キー出力は、クロック信号８２６である。図１０の回路は、相互関係ピーク検出器３２０にて細かく調整される位相ロックループ（ＰＬＬ）８１０にてクロック制御されるＰＮ発生器８１４を備える。ＰＮ発生器は、狭帯域の周波数ダイバーシティを有する設計とされ、すなわち、ＰＮ発生器は、目標周波数に近い周波数でネイティブに実行され、かつ中心周波数の周囲に制御の帯域を有する。スライド相関器からの出力８２４は、ロック条件が達せられたかどうか、または周波数が高すぎるかどうか、もしくは低すぎるかどうかを判定すべく、相互関係ピーク検出器にて解析される。このロック検出器は、次に、同期に対してサーボ制御されるようにＰＬＬを調整する。 FIG. 10 shows the architecture of a given embodiment of one synchronization acquisition and tracking circuit, which can be described as a sliding correlator. The key input is the received signal 214 and the key output is the clock signal 826 . The circuit of FIG. 10 comprises a PN generator 814 clocked in a phase-locked loop (PLL) 810 that is fine-tuned in a correlation peak detector 320 . The PN generator is designed with narrowband frequency diversity, ie, the PN generator runs natively at frequencies close to the target frequency and has a band of control around the center frequency. The output 824 from the sliding correlator is analyzed in a correlation peak detector to determine if lock conditions have been reached or if the frequency is too high or too low. This lock detector then adjusts the PLL so that it is servoed to sync.

図１０に示すスライド相関器アーキテクチャは、着信信号がサンプリングされ、かつデジタル化された表現として実装可能であり、その場合、相互関係は、デジタルロジックにて形成される。スライド相関器の別の実装例が、スイッチトアナログ回路で可能であり、この例において、着信信号は、サンプリングされ、かつ互いに関係付けることが、スイッチトキャパシタ回路にて実行される。一実施形態は、周波数を変更すること、およびＰＬＬ周波数を調整することによって粗い調整と細かい調整との両方を実現することで位相を単に調整する。 The sliding correlator architecture shown in FIG. 10 can be implemented as a sampled and digitized representation of the incoming signal, in which case the correlations are formed in digital logic. Another implementation of the sliding correlator is possible with a switched analog circuit, in which the incoming signals are sampled and correlating is performed with a switched capacitor circuit. One embodiment simply adjusts the phase by changing the frequency and adjusting the PLL frequency to achieve both coarse and fine adjustments.

代替の実施形態において、ソースアセンブリ３２６は、公知の特性を有する訓練シーケンスをプリアンブルとして一連のベクトル送信に送って、同期獲得および追跡を容易にする。この訓練シーケンスは、すべてのベクトル送信の始めに現れてよく、または独立したスニペットとして、入力メディア信号スニペットと一緒に送信されてよい。訓練シーケンスを独立したＥＭ信号として送信することは、このプローブ信号が伝送メディアの品質を特徴付けることを可能にする。そのような特徴付けデータは、プリエンファシスのような様々な信号訂正パラメータとして使用される。さらに、訓練シーケンス信号は、１つの収集間隔と比べて、はるかに長い周期であることも可能であり、ＳＳＤＳプロセス利得を増加させ、かつ、その結果、ノイズおよび干渉に対する回復力を増加させる。本開示において、訓練シーケンスは、訓練シーケンスが一定の振幅を有するようにすることが可能であるという単純な理由で、獲得および追跡を容易にすることで特に強力である。 In an alternative embodiment, source assembly 326 sends a training sequence with known properties as a preamble to a series of vector transmissions to facilitate synchronization acquisition and tracking. This training sequence may appear at the beginning of every vector transmission, or may be sent as a separate snippet alongside the input media signal snippet. Transmitting the training sequence as an independent EM signal allows this probe signal to characterize the quality of the transmission media. Such characterization data are used as various signal correction parameters such as pre-emphasis. In addition, the training sequence signal can also be of much longer period compared to one acquisition interval, increasing the SSDS process gain and thus resilience to noise and interference. In the present disclosure, training sequences are particularly powerful in facilitating acquisition and tracking for the simple reason that training sequences can be made to have constant amplitude.

並列相互関係同期獲得および追跡システムの例を図１１に示す。このシステムは、ＰＮシーケンス発生器８１４において隣接するタップ９０２，９０４，９０６を解析する。相互関係スパイク検出器３２０において隣接する３つのタップ、ならびにそれらの個々のタップのそれぞれと関係する相互関係を並行して評価することによって、ロック検出アルゴリズムは、大幅に単純化される。 An example of a parallel correlation synchronization acquisition and tracking system is shown in FIG. The system analyzes adjacent taps 902 , 904 , 906 in PN sequence generator 814 . By concurrently evaluating three adjacent taps in the correlation spike detector 320 as well as the correlation associated with each of their individual taps, the lock detection algorithm is greatly simplified.

さらなる実施形態において、受信回路は、位相整列され、かつ同期された信号を独立したサブバンドで、送信回路に送り返すように適合させられる。このようにして制御ループを完成させることは、送信機が、所定の実施形態において、プローブ信号を提供することと、メディア信号スニペットを符号化することとの間で遷移可能にする。初期の電源投入後、送信回路は、受信回路から戻されるサブバンド信号を獲得するまでプローブ信号を送信回路が送信する。戻される信号を受信したとき、送信回路は、受信されたパラメータによりデータの送信を開始する。この閉ループ制御システムは、堅牢な、自己較正するメディアインターフェースを実施可能にする。 In a further embodiment, the receiving circuitry is adapted to send phase-aligned and synchronized signals back to the transmitting circuitry in independent sub-bands. Completing the control loop in this manner allows the transmitter to transition between providing a probe signal and encoding a media signal snippet in certain embodiments. After initial power-up, the transmit circuit transmits probe signals until it acquires a subband signal returned from the receive circuit. Upon receiving the returned signal, the transmit circuit begins transmitting data according to the received parameters. This closed-loop control system enables a robust, self-calibrating media interface.

別の好ましい実施形態は、図１１に示す並列相互関係システムである。このシステムは、ＰＮシーケンス発生器における隣接するタップを解析する。隣接する３つのタップ、およびそれらの個々のタップのそれぞれと関係する相互関係を調べることによって、ロック検出アルゴリズムは、大幅に単純化される。 Another preferred embodiment is the parallel correlation system shown in FIG. This system analyzes adjacent taps in a PN sequence generator. By examining the three adjacent taps and the interrelationships associated with each of their individual taps, the lock detection algorithm is greatly simplified.

さらなる実施形態において、シンクアセンブリは、位相整列され、かつ同期された信号を独立したサブバンドで、ソースアセンブリに送り返すように適合させられる。このようにして制御ループを完成させることは、ソースアセンブリが、所定の実施形態において、プローブ信号を提供することと、メディア信号スニペットを符号化することとの間で遷移可能にする。初期の電源投入後、ソースアセンブリは、シンクアセンブリから戻されるサブバンド信号をソースアセンブリが獲得するまでプローブ信号を送信する。戻される信号が受信されたとき、ソースアセンブリは、シンクアセンブリから受信されたパラメータによりＥＭ信号の送信を開始する。この閉ループ制御システムは、堅牢な、自己較正するメディアトランスポートを実施可能にする。 In a further embodiment, the sink assembly is adapted to transmit phase-aligned and synchronized signals in independent sub-bands back to the source assembly. Completing the control loop in this manner allows the source assembly to transition between providing a probe signal and encoding a media signal snippet in certain embodiments. After initial power-up, the source assembly transmits probe signals until the source assembly acquires subband signals returned from the sink assembly. When the returned signal is received, the source assembly begins transmitting EM signals according to the parameters received from the sink assembly. This closed-loop control system enables robust, self-calibrating media transport.

図１２は、収集パーミュータ３４８の単純明快なラウンドロビン置換を示す。この置換は、Ｎすべての出力ベクトル位置が尽きるまで、出力メディア信号５０２α’、β’、．．．、ω’におけるサンプル８０４に対して復号器出力ベクトル３５２からサンプル３０２が引き続き収集されるように反復的に適用される。すべて１つの収集間隔中に収集される、再構築される出力信号当たりの潜在的に異なる数のサンプルが存在する。番号付きの円は、収集間隔中に復号器出力ベクトルコンテンツが信号を出力するように収集される順序を示す。厳密に、Ｎのサンプルが収集間隔中に収集される。 FIG. 12 shows a straight-forward round-robin permutation of collection permuter 348 . This permutation repeats output media signals 502 α', β', . . . , .omega.' are applied iteratively so that samples 302 are subsequently collected from the decoder output vector 352 for samples 804 at .omega.'. There are potentially different numbers of samples per reconstructed output signal, all collected during one collection interval. The numbered circles indicate the order in which the decoder output vector contents are collected to output the signal during the collection interval. Exactly N samples are collected during the collection interval.

収集パーミュータ３４８置換に関して同等に良好なＮ！の選択肢が存在するものの、メディア信号トランスポートの成功は、収集パーミュータが、収集パーミュータ３４６（他の図に示す）置換の逆を実施することを要求する。そのような詳細に関する合意を確実にすることは、適切には、本開示の主題というよりは国際標準の主題である。 Equally good N! , successful media signal transport requires the collection permuter to perform the inverse of the collection permuter 346 (shown in other figures) permutations. Ensuring agreement on such details is appropriately the subject of international standards rather than that of this disclosure.

図１２に図示するスキーマは、可能な多数のタイプの信号に適用される。例えば、引き続く各サンプルが色値（例えば、ピクセル当たり３つ（Ｒ／Ｇ／Ｂ））のビデオ表現からなる、単一のメディア信号が存在可能である。別の例もまた、単一のメディア信号であり、このメディア信号は、インターリーブされたいくつかの独立したビデオ信号からの色値からなる。さらなる例は、多様なタイプの信号、例えば、ビデオ信号、オーディオ信号、化学的信号、機械的／触覚信号、その他を含む。そのような１つのハイブリッド例の実施形態は、各トランスポート間隔中の各メディア信号からの／に対する様々な数のサンプルを含む。さらなる例は、４つのタイプの信号（デジタル、アナログ、脈動、中性）のそれぞれを単独で、または共同で含む。 The schema illustrated in FIG. 12 applies to many possible types of signals. For example, there can be a single media signal in which each successive sample consists of a video representation of a color value (eg, three per pixel (R/G/B)). Another example is also a single media signal, which consists of color values from several independent video signals interleaved. Further examples include various types of signals such as video signals, audio signals, chemical signals, mechanical/tactile signals, and others. One such hybrid example embodiment includes varying numbers of samples from/for each media signal during each transport interval. Further examples include each of the four types of signals (digital, analog, pulsatile, neutral) alone or jointly.

収集パーミュータ３４８を実施する多くの様態が存在し、一実施例が、引き続く各出力サンプルをポートに書き込むことであり、別の代替が、所望される順序で出力を提供するように読取りが実行可能なメモリに出力サンプルを記憶することである。 There are many ways to implement the acquisition permuter 348, one example is to write each successive output sample to a port, another alternative is reading can be performed to provide the output in the desired order. Storing the output samples in a random memory.

図１３は、８要素復号器出力ベクトルにおけるインデックスからのサンプルを、第１のトランスポート間隔の受信から生じる並列ＲＧＢ出力ビデオ信号にラウンドロビン割当てすることを例示する。 FIG. 13 illustrates the round-robin assignment of samples from indices in the 8-element decoder output vector to parallel RGB output video signals resulting from reception of the first transport interval.

図１３は、図１２にて示す一般的なスキーマの特によくある特殊例を例示する。この実施例において、再構築されたメディア信号は、単一の再構築されたＲＧＢベースのビデオ信号のＲ、Ｇ、Ｂの色平面それぞれが表す３つの信号５０２からなる。デコーダ５１２における要素の数、Ｎは、偶々、８である。この実施例は、所与の収集間隔中のラウンドロビン割当てを示す。 FIG. 13 illustrates a particularly common special case of the general schema shown in FIG. In this example, the reconstructed media signal consists of three signals 502 each representing the R, G, B color planes of a single reconstructed RGB-based video signal. The number of elements, N, in decoder 512 happens to be eight. This example shows round-robin allocation during a given collection interval.

図１３で始められた実施例にさらに関して、図１４は、直後に続く収集間隔中のラウンドロビン割当てを示す。 Further to the example started in FIG. 13, FIG. 14 shows the round-robin allocation during the immediately following collection interval.

図１５は、Ｌ＝Ｎ＋３の例に関する、単位行列のサブセットであるバイナリ符号帳の構造を示す。チップインデックスｊ ９１６は、この図の端から端まで水平に０からＬ－１まで続き、入力／出力ベクトルインデックスｌ ９１４は、この図を垂直に下るように０からＮ－１まで続く。 FIG. 15 shows the structure of a binary codebook, which is a subset of the identity matrix, for the example L=N+3. Chip index j 916 runs horizontally across the figure from 0 to L-1, and input/output vector index l 914 runs vertically down the figure from 0 to N-1.

図１６は、それぞれの符号が、一般的なＰＮシーケンスの一意の回転である１２７×１２７バイナリ符号帳の実施例を示す。この図において、黒の正方形は「１」の値に対応する一方、白の正方形は「－１」の値に対応する。脈動変調のための行列は、以下のステップにより構築される。すなわち、 FIG. 16 shows an example of a 127×127 binary codebook where each code is a unique rotation of a general PN sequence. In this figure, black squares correspond to a value of '1', while white squares correspond to a value of '-1'. A matrix for pulsatile modulation is constructed by the following steps. i.e.

１．Ｌ×Ｌの単位行列をインスタンス生成する 1. instantiate an L×L identity matrix

２．最初のＮ行だけを保持する 2. keep only the first N rows

３．０のエントリを－１値に変換する 3. Convert 0 entries to -1 values

４．結果は、図１６に示す例の符号帳である 4. The result is the example codebook shown in FIG.

図１７は、ウォルシュ－アダマール行列である、１２８×１２８バイナリ符号帳の実施例を示す。この図において、黒の正方形は「１」の値に対応する一方、白の正方形は「－１」の値に対応する。 FIG. 17 shows an example of a 128×128 binary codebook, which is a Walsh-Hadamard matrix. In this figure, black squares correspond to a value of '1', while white squares correspond to a value of '-1'.

図１８は、ウォルシュ－アダマール行列をＰＮに近いシーケンスで畳み込むことで構築された１２８×１２８バイナリ符号帳の実施例を示す。この図において、黒の正方形は「１」の値に対応する一方、白の正方形は「－１」の値に対応する。 FIG. 18 shows an example of a 128×128 binary codebook constructed by convolving a Walsh-Hadamard matrix with a sequence close to PN. In this figure, black squares correspond to a value of '1', while white squares correspond to a value of '-1'.

所定の実施形態において、入力メディア信号５００および再構築されたメディア信号５０２は、例えば、完全にポピュレートされたＲ／Ｇ／Ｂ色平面に関して図５、図６、図１３、および図１４に示すとおり、ビデオ信号を備える。
図１９は、本開示の主題が（あるクラスの）ビデオシステムに適用される一実施形態を示す。すべての要素は、メディアインターフェース１のインスタンスと結び付けられる。すべてのメディアインターフェースは、制御通信およびステータス通信のための備えと組み合わされた１または複数のメディアトランスポートを有して実施される。メディアトランスポートはそれぞれ、１つのソースアセンブリ３２６と、１つのシンクアセンブリ３２８とを含む。別の箇所で説明するとおり、図１９に示すＥＭ経路３１４のそれぞれは、本明細書にて開示する方法および装置が適用可能な様々な物理的実施形態のうちの１つに過ぎない。
図１９に示すアーキテクチャは、事前決定された数Ｃのカメラ５１６と、別の事前決定された数Ｄのディスプレイ５１８とを備える。また、図１９に示すアーキテクチャは、メディア処理ユニット（ＭＰＵ）５４８も含む。ＭＰＵは、ビデオプロセッサ５３６と、ビデオプロセッサがストレージ信号５６２を交換する不揮発性ストレージ５６０と、ビデオプロセッサがインターネットプロトコル信号５４６を介してインターネット５７６と通信するために用いるワイドエリアネットワークインターフェース５４４とを包含する。 In certain embodiments, the input media signal 500 and the reconstructed media signal 502 are, for example, as shown in FIGS. 5, 6, 13, and 14 for the fully populated R/G/B color planes. , with the video signal.
FIG. 19 illustrates one embodiment in which the subject matter of this disclosure is applied to (a class of) video systems. All elements are associated with an instance of media interface 1 . All media interfaces are implemented with one or more media transports combined with provisions for control and status communications. Each media transport includes one source assembly 326 and one sink assembly 328 . As described elsewhere, each of the EM pathways 314 shown in FIG. 19 is but one of various physical embodiments to which the methods and apparatus disclosed herein are applicable.
The architecture shown in FIG. 19 comprises a predetermined number C of cameras 516 and another predetermined number D of displays 518 . The architecture shown in FIG. 19 also includes media processing unit (MPU) 548 . The MPU includes a video processor 536, non-volatile storage 560 with which the video processor exchanges storage signals 562, and a wide area network interface 544 through which the video processor communicates with the Internet 576 via internet protocol signals 546. .

図１９に示すカメラ５１６は、画像センサ５２２にて占められる焦点面５５４上に焦点が合せられた光５３４を投射すべく入射光５２８を屈曲させるレンズ５２０を備える。画像センサは、順序付けられた一連の光測定を備える出力信号５２４を生成し、各測定は、焦点面内の幾何学的位置に対応し、各測定は、事前決定された画像センサ露出間隔４中に獲得される。１つのパイプラインバランスのとられた実施形態において、画像センサ露出間隔はトランスポート間隔２と等しい。また、カメラは、ソースアセンブリ３２６も含む。５３８は、画像センサ出力サンプルをエンコーダのための入力メディア信号として適合させる回路である。 The camera 516 shown in FIG. 19 comprises a lens 520 that bends incident light 528 to project focused light 534 onto a focal plane 554 occupied by an image sensor 522 . The image sensor produces an output signal 524 comprising an ordered series of light measurements, each corresponding to a geometric position in the focal plane, each measurement during a predetermined image sensor exposure interval 4. is obtained by In one pipeline balanced embodiment, the image sensor exposure interval is equal to two transport intervals. Camera also includes source assembly 326 . 538 is circuitry that adapts the image sensor output samples as input media signals for the encoder.

画像センサ５２２出力信号５２４は、本来的に脈動であり、デジタル信号に変換することは、さらなるアナログ－デジタル変換器回路を使用し、このことは、ゼロではない製造費用を確実に増大させる一方、忠実度を高める可能性は全くない。本開示の主題の最も簡単な実施形態は、光測定のアナログ－デジタル変換を要求なしに、脈動信号を直接に伝えて、従来の構成と比べて最小の費用で高分解能ビデオ信号の目的に合った伝送をもたらす。 While the image sensor 522 output signal 524 is inherently pulsating, converting it to a digital signal uses additional analog-to-digital converter circuitry, which certainly increases non-zero manufacturing costs, There is no possibility of increasing fidelity. The simplest embodiment of the presently disclosed subject matter directly conveys the pulsatile signal without requiring analog-to-digital conversion of the optical measurements, making it suitable for high-resolution video signal purposes at minimal cost compared to conventional arrangements. result in better transmission.

図１９に示すディスプレイ５１８は、シンクアセンブリ３２８と、シンクアセンブリ出力（再構築されたディスプレイ制御信号スニペット）をディスプレイ要素アレイコントローラ５５６の入力５２６に適合させる回路５４０とを備える。アレイコントローラは、一連の明るさ制御値５５８を生成する。各明るさ制御値は、ディスプレイ要素のアレイ５３０内の各幾何学的位置における発光要素のそれぞれの事前決定されたディスプレイアレイリフレッシュ間隔６中に維持される明るさを決定する。１つのパイプラインバランスのとられた実施形態において、ディスプレイアレイリフレッシュ間隔はトランスポート間隔２と等しい。ディスプレイアレイは、光５５２を発する、いくつかの種類のダイオードなどの要素からなる。見る人の脳は、そのような活動を時とともに動画として解釈する。 The display 518 shown in FIG. 19 comprises a sink assembly 328 and circuitry 540 that adapts the sink assembly output (reconstructed display control signal snippet) to input 526 of display element array controller 556 . The array controller produces a series of brightness control values 558 . Each brightness control value determines the brightness maintained during the predetermined display array refresh interval 6 of each of the light emitting elements at each geometric location within the array of display elements 530 . In one pipeline-balanced embodiment, the display array refresh interval is equal to two transport intervals. The display array consists of elements such as several types of diodes that emit light 552 . The viewer's brain interprets such activity over time as a moving image.

図１９のビデオ実施形態に示すビデオシステムの中心的存在は、中央処理装置（ＭＰＵ）５４８であり、それはビデオプロセッサ５３６に基づく。ＭＰＵは、メディアインターフェース１を介してすべてのカメラ５１６から信号を受信し、かつＭＰＵは、メディアインターフェース１を介してシステムにおけるすべてのディスプレイ５１８に信号を送信する。すべてのカメラ信号、およびディスプレイ信号のすべてはそれぞれ、システムにおける他のすべてのビデオ信号から独立である。潜在的に自明な回路５６８が、各シンクアセンブリ出力５７０（再構築されたカメラ出力信号スニペット）を、ビデオプロセッサのために要求されるデータフォーマットに適合させる。同様に、潜在的に自明な回路５７４が、ビデオプロセッサのデータフォーマットからの、準備されたディスプレイ入力信号５６６を、対応するディスプレイに向けた入力メディア信号５６６に適合させる。回路５６８，５７４は、当技術分野において広く公知である。 Central to the video system shown in the video embodiment of FIG. 19 is central processing unit (MPU) 548 , which is based on video processor 536 . The MPU receives signals from all cameras 516 via media interface 1 and the MPU sends signals via media interface 1 to all displays 518 in the system. All camera signals and all display signals are each independent of all other video signals in the system. A potentially trivial circuit 568 adapts each sink assembly output 570 (reconstructed camera output signal snippet) to the required data format for the video processor. Similarly, potentially trivial circuitry 574 adapts the prepared display input signal 566 from the video processor's data format to the input media signal 566 intended for the corresponding display. Circuits 568, 574 are widely known in the art.

所定の実施形態において、ＭＰＵ５４８は、不揮発性メモリ５６０から取り出され記憶されたコンテンツ５６２を復号すること、圧縮されたビデオ信号５６２を不揮発性メモリに記憶すること、および／またはＷＡＮモデム５４４を介してインターネット５７６を相手にインターネットプロトコル信号５４６を交換することを含み、ビデオに対して様々な動作を実行する。双方向変換器５４２が、イーサネットパケットと、ビデオプロセッサのデータ経路を伝わる脈動信号もしくはデジタル信号との間で変換を行う。 In certain embodiments, MPU 548 decodes stored content 562 retrieved from non-volatile memory 560 , stores compressed video signal 562 in non-volatile memory, and/or decodes content 562 via WAN modem 544 . It performs various operations on the video, including exchanging internet protocol signals 546 with the internet 576 . A bi-directional converter 542 converts between Ethernet packets and pulsed or digital signals traveling through the data path of the video processor.

一実施形態において、ビデオプロセッサ５３６はＣＰＵである。さらなる実施形態において、ビデオプロセッサはＧＰＵである。ビデオプロセッサは、デジタルデータ経路を有するように実装されても、脈動データ経路を有するように実装されてもよい。デジタルデータ経路は、入力上でＡ／Ｄを要求し、かつ出力上でＤ／Ａを要求し、したがって、脈動データ経路と比べ、ビデオに関して本来的に効率が劣る。 In one embodiment, video processor 536 is a CPU. In further embodiments, the video processor is a GPU. The video processor may be implemented with a digital data path or with a pulse data path. The digital datapath requires an A/D on the input and a D/A on the output and is therefore inherently less efficient for video than the pulsating datapath.

一般的なビデオシステムの広い多様性は、図１９に示すスキーマのパラメータ上の変形と見なされ、例えば、 A wide variety of common video systems can be viewed as parametric variations of the schema shown in FIG. 19, e.g.

・１９９０年頃のホームエンターテイメントシステムの一実施形態において、Ｃ＝０、すなわちカメラは存在しない。Ｄ＝１、すなわちＣＲＴディスプレイが、テーブル上に置かれたボックスに収容される。ＭＰＵ５４８は、チューナ／増幅器回路アセンブリであり、ＥＭ経路３１４は同軸ケーブルであり、メディアインターフェース１はＰＡＬである。 • In one embodiment of a home entertainment system circa 1990, C = 0, ie there is no camera. D=1, ie the CRT display is housed in a box placed on the table. MPU 548 is a tuner/amplifier circuit assembly, EM path 314 is coaxial cable, and media interface 1 is PAL.

・２０１６年頃のホームエンターテイメントシステムの一実施形態において、Ｃ＝２、すなわちＫｉｎｅｃｔ（登録商標）システムが、ステレオモノクロコンピュータビジョンを含む。Ｄ＝１、すなわちＨＤＭＩディスプレイが、壁に掛けられる。ＭＰＵ５４８は、例えば、ソニー社のＰｌａｙＳｔａｔｉｏｎ（登録商標）またはマイクロソフト社のＸｂｏｘ（登録商標）などのゲーム機であり、ＥＭ経路３１４はＨＤＭＩケーブルであり、メディアインターフェース１はＨＤＭＩである。 • In one embodiment of a home entertainment system circa 2016, the C=2, Kinect® system includes stereo monochrome computer vision. D=1, ie the HDMI display is hung on the wall. MPU 548 is, for example, a game console such as Sony's PlayStation (registered trademark) or Microsoft's Xbox (registered trademark), EM path 314 is an HDMI cable, and media interface 1 is HDMI.

・ホームエンターテイメントシステムの可能な一実施形態、例えば、ｉＶＲ（登録商標）（「没入型仮想現実」）を実施する実施形態において、Ｃ＝２５６、すなわち高分解能カメラが、３６０度の３Ｄマシンビジョン入力を提供して、ジェスチャベースのインターフェース、および動きベースのインターフェースに幅広い新たな入力を提供する。Ｄ＝２０４８、すなわちすべての固体壁、天井、および床が、柔軟性のある堅牢なディスプレイパネルから構築される。ＭＰＵ５４８は、ＰｌａｙＳｔａｔｉｏｎ（登録商標）またはＸｂｏｘ（登録商標）の計算能力が強化された変形である。ＥＭ経路３１４は、任意のアメリカンワイヤゲージ（ＡＷＧ）ペア線であり、メディアインターフェース１は、本開示の対象であるメディアトランスポート３を有するように実装される。この実施形態は、ピクセルが豊富なインターネットコンテンツから、これまで予期されていたものとは質的に異なる体験を可能にする。 - In one possible embodiment of a home entertainment system, e.g., an embodiment implementing iVR ("immersive virtual reality"), C = 256, i.e. a high resolution camera with 360 degree 3D machine vision input to provide a wide range of new inputs for gesture-based and movement-based interfaces. D=2048, ie all solid walls, ceilings and floors are constructed from flexible, robust display panels. The MPU 548 is a computationally enhanced variant of the PlayStation® or Xbox®. EM path 314 is any American Wire Gauge (AWG) wire pair, and media interface 1 is implemented with media transport 3, the subject of this disclosure. This embodiment enables a qualitatively different experience from what was previously expected from pixel-rich Internet content.

・乗用車システムの一実施形態において、Ｃ＝８、すなわち様々な赤外線（ＩＲ）および紫外線（ＵＶ）センサ、ならびに可視光センサが、安全に関するマシンビジョン解析のためのデータを収集する。Ｄ＝４、すなわちダッシュボード上、および前座席ヘッドレスト上に、後部乗客エンターテイメントのためにディスプレイが提供される。ＭＰＵ５４８はエンジン制御ユニット（ＥＣＵ）である。ＥＭ経路３１４はＣＡＴ－３であり、メディアインターフェース１はＬＶＤＳである。 • In one embodiment of the passenger car system, C=8, ie, various infrared (IR) and ultraviolet (UV) sensors, as well as visible light sensors, collect data for safety-related machine vision analysis. D=4, i.e. displays are provided on the dashboard and on the front seat headrests for rear passenger entertainment. MPU 548 is an engine control unit (ECU). EM path 314 is CAT-3 and media interface 1 is LVDS.

・乗用車システムの可能な一実施形態において、Ｃ＝３２、すなわち様々なＩＲセンサおよびＵＶセンサ、ならびに可視光センサが、安全に関するマシンビジョン解析のためのデータを収集し、かつビデオを多用するインターネット対話が、乗客に可能とされる。Ｄ＝６４、すなわちすべての固体表面上、ならびに外側ガラス上、およびダッシュボード上に、制御と乗客エンターテイメントの両方のためにディスプレイが提供される。ＭＰＵ５４８はエンジン制御ユニット（ＥＣＵ）である。ＥＭ経路３１４は安価なケーブルであり、メディアインターフェース１は本開示の主題である。この実施形態は、乗客がｉＶＲエンターテイメント体験を享受可能にする一方、運転者は、車両を制御するために可能な限り最も応答性の良いヘッドアップディスプレイを活用できる。 In one possible embodiment of the passenger car system, C=32, i.e. various IR and UV sensors and visible light sensors collect data for machine vision analysis for safety and video intensive internet interaction are allowed to passengers. D=64, i.e. displays are provided on all solid surfaces as well as on the outside glass and on the dashboard for both control and passenger entertainment. MPU 548 is an engine control unit (ECU). EM path 314 is an inexpensive cable and media interface 1 is the subject of this disclosure. This embodiment allows passengers to enjoy an iVR entertainment experience while the driver can take advantage of the most responsive heads-up display possible to control the vehicle.

・小売サイネージビデオシステムの一実施形態（例えば、ファストフードレストランメニュー）において、ＭＰＵ５４８はタワーＰＣまたはサーバである。ＥＭ経路３１４はＣＡＴ－５／６であり、メディアインターフェース１はＨＤＢａｓｅＴである。 • In one embodiment of a retail signage video system (eg, fast food restaurant menu), MPU 548 is a tower PC or server. EM path 314 is CAT-5/6 and media interface 1 is HDBaseT.

・小売サイネージビデオシステムの可能な一実施形態において、ＭＰＵ５４８はタワーＰＣまたはサーバである。ＥＭ経路３１４は任意のＡＷＧペア線であり、メディアインターフェース１は、本開示の主題であるメディアトランスポート３を有するように実装される。この実施形態は、ディスプレイ５１８が、ＭＰＵから遠く離れて配置可能とし、したがって、単一のＭＰＵがより多くの数のディスプレイに対応可能にすることで費用を節約する。さらに、ケーブルは、はるかに費用が抑えられ、そのようなケーブルを現場にて終端させること（現行では、ｉＶＲを可能にするＨＤＭＩに対する大きな障壁である）が容易である。 - In one possible embodiment of a retail signage video system, the MPU 548 is a tower PC or server. EM path 314 is any AWG pair, and media interface 1 is implemented with media transport 3, the subject of this disclosure. This embodiment allows the display 518 to be placed farther from the MPU, thus saving cost by allowing a single MPU to serve a larger number of displays. In addition, cables are much less expensive and easier to terminate such cables in the field (currently a major barrier to iVR-enabled HDMI).

・ＨＤビデオ監視システムの一実施形態において、ＭＰＵ５４８はＤＶＲである。ＥＭ経路３１４は同軸ケーブルであり、メディアインターフェース１はアナログＨＤである。 • In one embodiment of an HD video surveillance system, MPU 548 is a DVR. EM path 314 is coaxial cable and media interface 1 is analog HD.

・８Ｋビデオ監視システムの可能な一実施形態において、ＭＰＵ５４８はＤＶＲである。ＥＭ経路３１４は任意のＡＷＧペア線であり、メディアインターフェース１は、本開示の主題であるメディアトランスポート３を有するように実装される。この実施形態は、レガシーインフラストラクチャケーブル敷設上に高分解能ビデオを費用対効果良くもたらす。 - In one possible embodiment of an 8K video surveillance system, the MPU 548 is a DVR. EM path 314 is any AWG pair, and media interface 1 is implemented with media transport 3, the subject of this disclosure. This embodiment cost-effectively brings high-definition video over legacy infrastructure cabling.

・図１９のスキーマのパラメータ上のインスタンス生成を示すことが可能な他の実施形態は、Ｃ＝０かつＤ＝１である１９７０年頃のシネマシステム、Ｃ＝０かつＤ＝８である例示的なサラウンドビューシステム、Ｃ＝６４かつＤ＝６４である未来的なｉＶＲシネマシステム、Ｃ＝８かつＤ＝８であるＨＤロックコンサートビデオシステム、ならびに演奏者のビデオフィード、観客メンバのビデオフィード、準備されたビデオ信号、および合成的に生成されたビデオ信号を組み込んだ高分解能のライブ体験を可能にする、Ｃ＝１２８かつＤ＝１２８である８Ｋロックコンサートビデオシステムを含む。 o Other embodiments that can show parametric instantiation of the schema of Figure 19 are the circa 1970 Cinema system where C=0 and D=1, the example A surround view system, a futuristic iVR cinema system with C=64 and D=64, an HD rock concert video system with C=8 and D=8, as well as performer video feeds, audience member video feeds were prepared. and an 8K rock concert video system with C=128 and D=128 that enables a high-resolution live experience that incorporates synthetically generated video signals.

本開示の主題は、任意の形式の１または複数のＥＭ経路上で任意のメディアインターフェースを実装するために使用可能なメディアトランスポート３の態様である。ビデオ、オーディオ、および他の種類のメディア信号のトランスポートを要求する多くのアプリケーションにおいて、主要なメディア信号情報フローの方向とは逆の方向でＥＭ経路に沿って情報をトランスポートできることが望ましい。例えば、図１９に示すＭＰＵ５４８は、カメラおよびマイクロフォンを含むセンサに制御情報および構成情報を送信する能力の恩恵を受けることが可能である。開示するメディアトランスポートは、低帯域幅の上流通信を排除しない。 The subject of this disclosure are aspects of Media Transport 3 that can be used to implement any media interface over one or more EM paths of any type. In many applications requiring the transport of video, audio, and other types of media signals, it is desirable to be able to transport information along EM paths in the opposite direction of the primary media signal information flow. For example, the MPU 548 shown in FIG. 19 can benefit from the ability to send control and configuration information to sensors, including cameras and microphones. The disclosed media transport does not preclude low-bandwidth upstream communications.

ソースアセンブリ３２６は、符号化間隔ごとにＮのサンプルのベクトルを符号化する。毎秒の符号化間隔の数を／と呼ぶ（したがって、／＝１／符号化間隔である）場合、ソースアセンブリのスループットは、毎秒Ｎｆのサンプルであり、毎秒Ｌｆのサンプルを送信するためにＥＭ経路３１４に提供し、ここで、Ｌ＞＝Ｎである。例えば、１９２０×１０８０ １０８０ｐ６０のＨＤビデオは、フレーム当たり約２百万ピクセルもしくは６百万サンプルであり、または各ピクセルのＲＧＢ符号化に関して毎秒３億６千万サンプルである。これにより、Ｎｆ＝３６０ｅ６＝．３６ｅ９であると分る。Ｌｆ＝１ＧＨｚ＝１ｅ９と合理的に予期可能である。したがって、Ｎ／Ｌ＝．３６であり、すなわち、Ｌ＝１２８である場合、Ｎ＝４６である。ソースアセンブリは、順序付けられた一連の出力値全体をトランスポート間隔中に送信する。 Source assembly 326 encodes a vector of N samples per encoding interval. If we refer to the number of encoding intervals per second as / (thus /=1/encoding interval), then the throughput of the source assembly is Nf samples per second, and the EM path is used to transmit Lf samples per second. 314, where L>=N. For example, a 1920×1080 1080p60 HD video is approximately 2 million pixels or 6 million samples per frame, or 360 million samples per second for RGB encoding of each pixel. This gives Nf=360e6=. 36e9. One can reasonably expect Lf=1 GHz=1e9. Therefore, N/L=. 36, ie if L=128 then N=46. A source assembly sends an entire ordered sequence of output values during a transport interval.

図２０は、シンクアセンブリ３２８入力端子３４０にＥＭ経路（図１９中の３１４）からの着信信号の例示的なオシロスコープトレースを示す。垂直スケールは電圧であり、水平スケールは１００ピコ秒オシロスコープ間隔である。図２０において、２０のオシロスコープ間隔は、１シンクアセンブリ測定間隔に対応する。 FIG. 20 shows an exemplary oscilloscope trace of the incoming signal from the EM path (314 in FIG. 19) at sink assembly 328 input terminal 340. FIG. The vertical scale is voltage and the horizontal scale is 100 picosecond oscilloscope intervals. In FIG. 20, twenty oscilloscope intervals correspond to one sink assembly measurement interval.

図２１は、収集し符号化しかつ提供する方法に関するフローチャートを示す。フローチャートは、様々なステップが、有用な効果のために実際的な様々に切り離されることが可能な多くの様態を示唆する。提供するステップを実現する多くの様態が存在し、一実施例が、送信端末上でレベルを提供することであり、別の代替が、出力を提供すべく読取りが実行可能なメモリに出力を記憶することである。 FIG. 21 shows a flowchart for a method of collecting, encoding and presenting. The flowchart suggests many ways in which various steps can be decoupled in practical ways to useful effect. There are many ways to implement the providing step, one example is to provide the level on the sending terminal, another alternative is to store the output in a memory that can be read to provide the output. It is to be.

図２２は、受信し復号しかつ収集する方法に関するフローチャートを示す。この方法は、収集し符号化しかつ提供するペアにされた方法との同期を追跡するために反復に依拠するため、反復は、この方法に本来的である。受信するステップを実現する多くの様態が存在し、一実施例が、ポート上で値を引き続き測定することであり、別の代替が、入力を提供するように初期設定されているメモリから入力を読み取ることである。受信は、任意の形態の機器内シグナリングに適合させられる。 FIG. 22 shows a flow chart for a method of receiving, decoding and collecting. Repetition is inherent in the method, as it relies on iteration to track synchronization with the paired methods that collect, encode, and provide. There are many ways to implement the receiving step, one example is to continue to measure the value on the port, another alternative is to take the input from a memory that has been initialized to provide it. to read. Receiving is adapted to any form of intra-device signaling.

図２３は、変調しディスパッチし測定しかつ復調するための一様な間隔と一様でない間隔とを比較する例を示す。 FIG. 23 shows an example comparing uniform and non-uniform intervals for modulating, dispatching, measuring and demodulating.

図２４は、バイナリ値チップと連続的な値のチップとを比較する例を示す。 FIG. 24 shows an example of comparing binary valued chips to continuous valued chips.

図２５は、強力な侵害信号が存在する状態で比較的低い電気的信号対ノイズ比を示して、試験パターンがＥＭ経路を通じて送信されていることの例を示す。公知の多くのビデオトランスポートは、そのような悪条件の下では完全に機能しなくなる。この図において明白なとおり、メディア信号は、容易に目に見える。 FIG. 25 shows an example of a test pattern being transmitted through an EM path, exhibiting a relatively low electrical signal-to-noise ratio in the presence of a strong nociceptive signal. Many known video transports fail completely under such adverse conditions. As evident in this figure, the media signal is easily visible.

図２６は、使用されない。 FIG. 26 is not used.

図２７は、図３の主題であるメディアトランスポート方法／装置３のスーパーセットである単一ＥＭ経路メディアインターフェース１を示す。別の箇所で説明のとおり、図２７に示すＥＭ経路３１４のツイストペア表現は、本明細書にて開示する方法および装置が適用可能な様々な物理的実施形態のうちの１つに過ぎない。メディアトランスポートに加えて、メディアインターフェースは、これらの回路を含む。すなわち、 FIG. 27 shows a single EM path media interface 1 that is a superset of the media transport method/apparatus 3 that is the subject of FIG. As explained elsewhere, the twisted pair representation of EM path 314 shown in FIG. 27 is but one of various physical embodiments to which the methods and apparatus disclosed herein are applicable. In addition to the media transport, the media interface includes these circuits. i.e.

・入力メディア信号を露出させる着信コンテンツデコーダ。実施例は、ＭＰＥＧ４デコーダまたはＨＤＭＩ ＨＤＣＰデコーダを含む。 - An incoming content decoder that exposes the input media signal. Examples include MPEG4 decoders or HDMI HDCP decoders.

・送信機アセンブリが、非常に長い符号を用いた余り多くない数のダウンケーブル制御信号のビットシリアルＳＳＤＳ－ＣＤＭＡ変調を含む。通信されるべき情報の量は、比較的小さい一方、各制御ビットを正確に伝えることが重要である。 • The transmitter assembly includes bit-serial SSDS-CDMA modulation of a modest number of downcable control signals with very long codes. While the amount of information to be communicated is relatively small, it is important to accurately convey each control bit.

・ソースアセンブリが、ＥＱ、メジャラ、および非常に長い符号を用いた余り多くない数のアップケーブルステータス信号の公知のビットシリアルＳＳＤＳ－ＣＤＭＡ変調を含む。通信されるべき情報の量は、比較的小さい一方、各ステータスビットを正確に伝えることが重要である。 • The source assembly contains the known bit-serial SSDS-CDMA modulation of EQ, measurer, and a modest number of up-cable status signals with very long codes. While the amount of information to be communicated is relatively small, it is important to accurately convey each status bit.

・シンクアセンブリが、非常に長い符号を用いた余り多くない数のアップケーブルステータス信号の公知のビットシリアルＳＳＤＳ－ＣＤＭＡ変調を含む。通信されるべき情報の量は、比較的小さい一方、各ステータスビットを正確に伝えることが重要である。 • The sink assembly contains the well-known bit-serial SSDS-CDMA modulation of a modest number of up-cable status signals with very long codes. While the amount of information to be communicated is relatively small, it is important to accurately convey each status bit.

・シンクアセンブリが、非常に長い符号を用いた余り多くない数のダウンケーブル制御信号の公知のビットシリアルＳＳＤＳ－ＣＤＭＡ変調を含む。通信されるべき情報の量は、比較的小さい一方、各制御ビットを正確に伝えることが重要である。 • The sink assembly contains the well-known bit-serial SSDS-CDMA modulation of a modest number of downcable control signals with very long codes. While the amount of information to be communicated is relatively small, it is important to accurately convey each control bit.

・再構築されたメディア信号を、その信号が向けられたシステムアプリケーションのために準備する発信コンテンツエンコーダ。実施例は、ＭＰＥＧ４エンコーダまたはＨＤＭＩ ＨＤＣＰエンコーダを含む。 - An outgoing content encoder that prepares the reconstructed media signal for the system application for which the signal is intended. Examples include MPEG4 encoders or HDMI HDCP encoders.

図２８は、Ｐ≧４である、本明細書にて開示する方法および装置によるＥＭシグナリングにそのうちの２つが適している、１９ピンのＨＤＭＩコネクタピンに関する代替の論理的な割当ての３セットを示す。 FIG. 28 shows three sets of alternative logical assignments for 19-pin HDMI connector pins, two of which are suitable for EM signaling according to the method and apparatus disclosed herein, where P≧4. .

図２９は、ＨＤＭＩインターフェース上でＨＤＭＩビデオ信号を受信すること、ならびに制御情報およびステータス情報を交換することを行い、かつ本明細書にて開示する詳細な装置を使用してｈｙＰＨＹ－ＨＤＭＩ－Ａ－Ａインターフェース（図２８にて定義）上でビデオ信号を表すＥＭ信号を交換すること、ならびに制御情報およびステータス情報を転送することを行うソースアセンブリを示す。 FIG. 29 illustrates a hyPHY-HDMI-A-A- PHY receiving HDMI video signals over an HDMI interface and exchanging control and status information and using the detailed apparatus disclosed herein. Figure 28 shows a source assembly exchanging EM signals representing video signals and transferring control and status information over the A interface (defined in Figure 28);

図３０は、本明細書にて開示する詳細な装置を使用してｈｙＰＨＹ－ＨＤＭＩ－Ａ－Ａインターフェース（図２８にて定義）上でＥＭ信号を交換し、かつＨＤＭＩインターフェース上で再構築されたビデオ信号を送信すること、ならびに制御情報およびステータス情報を交換することを行うシンクアセンブリを示す。 FIG. 30 shows the EM signals exchanged over the hyPHY-HDMI-AA interface (defined in FIG. 28) using the detailed apparatus disclosed herein and reconstructed over the HDMI interface. 1 shows a sink assembly responsible for transmitting video signals and exchanging control and status information;

図２９は、ソースアセンブリであり、図３０は、ＨＤＭＩケーブル上でＨＤＭＩを実施するようにペアにされたシンクアセンブリであり、ＥＭ信号は、メディア信号ＳＳＤＳ－ＣＤＭＡにて生成される。高帯域幅メディア信号からのサンプルが、ソースアセンブリから駆動される遮蔽された４つのＥＭ経路をｈｙＰＨＹ０．．．ｈｙＰＨＹ３として駆動する４つのエンコーダおよび提供回路に割り当てられる。４つのＥＭ経路のそれぞれから受信機アセンブリにて再構築されるメディア信号は、後処理およびメディアトランスポート暗号化にて適宜組み合わされる。余り多くない量のビットが正確な双方向の制御通信およびステータス通信のすべては、ＨＤＭＩタイプＡコネクタにて利用可能な他のＥＭ経路上でトンネリングされる。 Figure 29 is the source assembly and Figure 30 is the sink assembly paired to implement HDMI over HDMI cable, the EM signal is generated in the media signal SSDS-CDMA. Samples from a high-bandwidth media signal pass through four shielded EM paths driven from the source assembly to hyPHY0. . . It is assigned to four encoders and providing circuits that drive as hyPHY3. Media signals reconstructed at the receiver assembly from each of the four EM paths are combined in post-processing and media transport encryption as appropriate. All of the modest amount of bit-accurate bi-directional control and status communications are tunneled over the other EM paths available on the HDMI Type A connector.

図３１は、Ｐ＝４である、本明細書にて開示する方法および装置によるＥＭシグナリングに適している８Ｐ８Ｃ ＵＴＰコネクタに関する論理的ピン割当ての代替の２つのセットを示す。 FIG. 31 shows two alternative sets of logical pin assignments for an 8P8C UTP connector suitable for EM signaling according to the method and apparatus disclosed herein, where P=4.

図３２は、本明細書にて開示する詳細な装置を用いて、ＨＤＭＩインターフェース上でＨＤＭＩビデオ信号を受信すること、ならびに制御情報およびステータス情報を交換することを行い、かつｈｙＰＨＹ－ＵＴＰ－Ａ３２インターフェース（図３１にて定義）上でビデオ信号を表すＥＭ信号を交換すること、ならびに制御情報およびステータス情報を転送することを行うソースアセンブリを示す。 FIG. 32 illustrates receiving an HDMI video signal over an HDMI interface and exchanging control and status information using the detailed apparatus disclosed herein, and a hyPHY-UTP-A32 interface. Figure 32 shows the source assembly responsible for exchanging EM signals representing the video signals above (defined in Figure 31) and transferring control and status information;

図３３は、本明細書にて開示する詳細な装置を使用してｈｙＰＨＹ－ＵＴＰ－Ａ３２インターフェース上でＥＭ信号を交換し、かつＨＤＭＩインターフェース上で再構築されたビデオ信号を送信すること、ならびに制御情報およびステータス情報を交換することを行うシンクアセンブリを示す。シンクアセンブリは、ＵＴＰケーブル上で４つのＥＭ信号を入力された一連の測定されるレベルとして受信すること、入力されたそれぞれの一連のレベルを復号して出力サンプルのメモリに入れること、および出力サンプルをＨＤＭＩビデオ信号として収集することを繰り返し行い、制御情報およびステータス情報は、メディアサンプル通信のために選択された符号帳における符号と直交する高プロセス利得の拡散符号を用いたそれらの情報の変調を介して交換される。この非対称的な例示的なアーキテクチャにおいて、制御情報は、複数のペアのうちの指定された１つ（ｈｙＰＨＹ３）の上でトンネリングされる一方、ステータス情報は、複数のペアのうちの指定された異なる１つ（ｈｙＰＨＹ２）の上でトンネリングされる。 FIG. 33 illustrates exchanging EM signals over a hyPHY-UTP-A32 interface and transmitting reconstructed video signals over an HDMI interface using the detailed apparatus disclosed herein, as well as control Figure 3 shows a sink assembly responsible for exchanging information and status information. The sink assembly receives the four EM signals on the UTP cable as an input series of measured levels, decodes each input series of levels into a memory of output samples, and as an HDMI video signal, and the control and status information are modulated using high process gain spreading codes that are orthogonal to the codes in the codebook selected for media sample communication. exchanged through In this asymmetric example architecture, control information is tunneled over a designated one (hyPHY3) of the multiple pairs, while status information is tunneled over a designated different one of the multiple pairs. Tunneled over one (hyPHY2).

図３４は、タイミング回復情報を包含するＥＭ信号を、入力メディア信号スニペットを表すＥＭ信号に追加するソースアセンブリサブ回路を示す。追加されたＥＭ信号は、ペアにされたシンクアセンブリにおける同期獲得および追跡を容易にする。 FIG. 34 shows a source assembly subcircuit that adds an EM signal containing timing recovery information to an EM signal representing an input media signal snippet. The added EM signal facilitates synchronization acquisition and tracking in paired sink assemblies.

図３４は、タイミング回復情報インジェクタ回路の実施形態を示す。タイミング回復情報を注入する目的は、ペアにされた受信機アセンブリにおけるタイミング獲得および追跡を容易にすることである。好ましい実施形態において、図３３の回路は、送信機アセンブリに組み込まれる。 FIG. 34 shows an embodiment of a timing recovery information injector circuit. The purpose of injecting timing recovery information is to facilitate timing acquisition and tracking in paired receiver assemblies. In a preferred embodiment, the circuit of Figure 33 is incorporated into the transmitter assembly.

図３４にて重ね合わされる符号は、符号帳における符号のすべてと直交していなければならない。 The codes superimposed in FIG. 34 must be orthogonal to all of the codes in the codebook.

メディアフレーミング情報、例えば、ビデオ信号に関するｈｓｙｎｃおよびｖｓｙｎｃを提供すべく長い符号の制御／ステータストンネリングスキームを適用することが可能でよいことに留意されたい。 Note that it may be possible to apply a long code control/status tunneling scheme to provide media framing information, eg hsync and vsync for the video signal.

図３５は、タイミング回復情報を包含する着信するＥＭ信号との位相および周波数ロックをヒューリスティックに探索するシンクアセンブリサブ回路を示す。図３５にて生成されるＰＮ符号は、ペアにされたソースアセンブリにおける図３４にて参照するものと同一でなければならない。 FIG. 35 shows a sink assembly subcircuit that heuristically seeks phase and frequency lock with an incoming EM signal containing timing recovery information. The PN code generated in FIG. 35 must be identical to that referenced in FIG. 34 in the paired source assembly.

図３６は、上り坂変形と上り坂ＰＨＹとを包含するＨＤＭＩシンクをｈｙＰＨＹ－ＵＴＰ－Ｓソースに接続するソースアセンブリの実施形態を示す。 FIG. 36 shows an embodiment of a source assembly connecting an HDMI sink, including an uphill variant and an uphill PHY, to a hyPHY-UTP-S source.

図３７は、ソースアセンブリ上り坂変形の実施形態を示す。 FIG. 37 shows an embodiment of the source assembly uphill deformation.

図３８は、ソースアセンブリ上り坂ＰＨＹの実装の実施形態を示す。 FIG. 38 shows an embodiment of the implementation of the source assembly uphill PHY.

図３９は、４つのＥＭ経路上でｈｙＰＨＹ－ＵＴＰ－ＳシンクをＨＤＭＩソースに接続するシンクアセンブリの実施形態を示す。シンクアセンブリは双方向デバイスであり、したがって、「入力」はｗ．ｒ．ｔビデオフローである。４つのＵＴＰ入力，メディアシンクポートが、４つのＵＴＰ端子に接続され、メディア信号ＳＳＤＳ－ＣＤＭＡにて生成された４つのＥＭ信号を受信し、デジタルステータス情報およびデジタルオーディオ情報に対応する４つのサイドバンドＥＭ信号を受信し、かつデジタル制御情報およびデジタルオーディオ情報に対応する４つのサイドバンドＥＭ信号を生成し、接続の間でトランスコードを行い、ＨＤＭＩ送信機側で、１９ピンのＨＤＭＩに対する／からの４つのＥＭ経路上のｃｔｒｌ／ステータスＥＭ信号およびＨＤＭＩ送信機。 FIG. 39 shows an embodiment of a sink assembly that connects a hyPHY-UTP-S sink to an HDMI source over four EM paths. The sink assembly is a bi-directional device, so the "input" is w. r. t video flow. 4 UTP input, media sink ports connected to 4 UTP terminals to receive 4 EM signals generated in media signal SSDS-CDMA, 4 sidebands corresponding to digital status information and digital audio information Receives EM signals and generates four sideband EM signals corresponding to digital control information and digital audio information, transcodes between connections, and converts to/from 19-pin HDMI at HDMI transmitter side ctrl/status EM signal and HDMI transmitter on 4 EM paths.

図４０は、シンクアセンブリ下り坂ＰＨＹの実施形態を示す。 FIG. 40 shows an embodiment of the sink assembly downhill PHY.

図４１は、シンクアセンブリ下り坂変形の実装の実施形態を示す。 FIG. 41 shows an embodiment of the sink assembly downhill variant implementation.

本明細書、および添付の特許請求の範囲の全体に亘って、脈絡で否定しない限り、「備える」および「含む」、ならびに「備えた」および「含んだ」などの変形は、明記される整数、または整数のグループを含むことを暗示するが、他のいずれの整数も、整数のグループも排除を暗示するものではないことが理解される。 Throughout this specification and the appended claims, unless contradicted by the context, "comprising" and "including" and variations such as "comprising" and "including" refer to the specified integer , or groups of integers, it is understood that the exclusion of any other integers or groups of integers is implied.

本明細書においていずれの従来技術について述べていることも、そのような従来技術が共通の一般的な知識の一部を形成するという示唆をいずれの形態で承認するものではなく、そのような承認として解釈されるべきではない。 Reference herein to any prior art is not an admission in any way that such prior art forms part of the common general knowledge, and such admission is should not be interpreted as

本発明は、説明する特定の用途における本発明の使用に限定されないことが、当業者に認識されよう。説明する実施例のいくつかは、ＲＧＢフルカラー画像に関するが、本開示の主題は、色度／輝度分離された（かつ色度サブサンプリングされた）色空間（例えば、ＹＵＶ、ＹＵＶ４：２：０、その他）のすべての変形、ならびにモノクロ（すなわち、Ｙのみ）を含め、メディア信号の深度／数に関わることなく、また、メディア信号におけるいずれのビデオの色空間に関わることなく適用される。また、本明細書にて説明する、または説明する特定の要素および／または特徴にかかわらず、本発明は、本発明の好ましい実施形態に限定されない。本発明は、開示する１または複数の実施形態に限定されるわけではなく、添付の特許請求の範囲に記載され、特定される本発明の範囲を逸脱することなく、多数の再構成、変形、および置換が可能であることが認識されよう。 Those skilled in the art will recognize that the present invention is not limited to its use in the particular applications described. Although some of the described embodiments relate to RGB full-color images, the subject of this disclosure is chroma/luminance separated (and chroma subsampled) color spaces (e.g., YUV, YUV4:2:0, other), as well as monochrome (ie, Y only), regardless of the depth/number of the media signal and regardless of any video color space in the media signal. In addition, the invention is not limited to the preferred embodiments of the invention, regardless of the specific elements and/or features described or illustrated herein. The invention is not limited to the disclosed embodiment or embodiments, but numerous rearrangements, modifications and variations can be made without departing from the scope of the invention as defined and defined in the appended claims. and permutations are possible.

Claims (36)

１つまたは複数の入力信号からのサンプルを、それぞれの入力ベクトルがエンコーダ入力メモリに入っている、２つ以上の複数のペイロード入力ベクトルに分配すること、それぞれのエンコーダが各入力ベクトルを符号化して、提供されるべき順序付けられた一連の出力レベルにすること、および各一連の出力レベルをＥＭ経路に伝送させることを繰り返すための方法であって、
ａ）前記ＥＭ経路を指定するＰを選択するのに、Ｐは≧２の整数であり、いずれも整数であるＮおよびＬを、Ｌ≧Ｎ≧２であるように選択するステップであって、Ｐは、ＥＭ信号が伝送されるＥＭ経路の数であり、各ＥＭ経路は各入力ベクトルを符号化する１つのエンコーダを有し、Ｎは、所定の順序に従って分配間隔の間に分配される入力ベクトル当たりのサンプルの数であり、Ｌは、Ｐのエンコーダにそれぞれ１つの符号帳がある拡散符号当たりのチップの数である、選択するステップと、
ｂ）前記分配間隔、符号化間隔、および、トランスポート間隔のそれぞれの時間間隔を決定するステップと、
ｃ）各符号帳からＮの符号のセットを選択するステップであって、
前記符号のセットは、対応するエンコーダの前記各入力ベクトルのサンプルの１つに関連付けされ、かつ、前記Ｎの符号の各々は、Ｌのチップの一意のインデックスが付けられたシーケンスであり、前記Ｎの符号のそれぞれは、前記セットの中のその他のＮ－１の符号とは異なり、前記符号化間隔において、各エンコーダは、下記ｉ）、および、ｉｉ）のサブ・ステップをＬ回実行し、
ｉ．前記各入力ベクトルにおける各サンプルを、前記サンプルに関連付けした符号におけるインデックスによってアドレス指定される値によって変調して変調された値を形成するサブ・ステップ
ｉｉ．前記変調された値を合計して出力サンプルレベルを形成するサブ・ステップ
Ｌのチップの一意のインデックスが付けられたシーケンスごとに、順序付けられた一連の前記出力サンプルレベルを形成するステップと
を備える方法。 distributing samples from one or more input signals into two or more multiple payload input vectors, each input vector in an encoder input memory, each encoder encoding each input vector; , making an ordered series of power levels to be provided, and causing each series of power levels to be transmitted on an EM path, comprising:
a) selecting P to specify the EM path, where P is an integer ≧2 and selecting N and L, both integers, such that L≧N≧2; P is the number of EM paths through which the EM signal is transmitted, each EM path has one encoder encoding each input vector, and N is the input distributed during the distribution interval according to a predetermined order. is the number of samples per vector and L is the number of chips per spreading code for which P encoders each have one codebook;
b) determining a time interval for each of said distribution interval, encoding interval and transport interval;
c) selecting a set of N codes from each codebook,
The set of codes is associated with one of the samples of each input vector of the corresponding encoder, and each of the N codes is a uniquely indexed sequence of L chips; is different from the other N−1 codes in said set, and in said encoding interval, each encoder performs sub-steps i) and ii) below L times,
i. modulating each sample in each said input vector by a value addressed by an index in a code associated with said sample to form a modulated value; ii. summing said modulated values to form an output sample level; and forming an ordered sequence of said output sample levels for each unique indexed sequence of chips in L. . ステップｂ）において、前記時間間隔は、互いに異なる、請求項１に記載の方法。 2. The method of claim 1, wherein in step b) the time intervals are different from each other. ステップｂ）において、前記トランスポート間隔は、Ｎ、Ｌ、Ｐ、および各ＥＭ経路のエネルギー密度限度の関数として決定され、固定のＮおよびＬに関して、より短いトランスポート間隔は、より高いペイロード・スループットをもたらす、請求項１に記載の方法。 In step b), said transport interval is determined as a function of N, L, P, and the energy density limit of each EM path, for fixed N and L, a shorter transport interval yields a higher payload throughput. 2. The method of claim 1, which results in 前記トランスポート間隔は、ＥＭ経路当たり毎秒１千万のペイロード入力ベクトルがトランスポートされることに対応する、１００ナノ秒である、請求項３に記載の方法。 4. The method of claim 3, wherein the transport interval is 100 nanoseconds, corresponding to ten million payload input vectors being transported per second per EM path. ステップｃ）において、前記チップのそれぞれは、＋１または－１である、バイナリ値であり、各符号は、ＤＣのバランスがとられており、かつ前記Ｐの符号帳における各符号は、前記入力ベクトルにおける一意の位置に関連付けられてインデックス付き入力ベクトルを形成する方法であって、
方法、ステップａ）において、ＰのＥＭ経路のそれぞれに関するエンコーダは、前記入力ベクトルのインデックスに関連付けられた前記符号の対応するようにインデックスが付けられた値によって前記入力ベクトルにおける各インデックスにおけるサンプルを符号化する、請求項１に記載の方法。 In step c) each of said chips is a binary value, +1 or −1, each code is DC balanced, and each code in said P codebook is represented by said input vector A method of forming an indexed input vector associated with a unique position in
In method step a), the encoder for each of the EM paths of P encodes the sample at each index in said input vector by a correspondingly indexed value of said code associated with said input vector index. 2. The method of claim 1, wherein the 前記ステップｃ）における符号化は、前記チップが＋１／－１に限定される場合に実現されることが可能である、請求項１に記載の方法。 2. The method of claim 1, wherein the encoding in step c) can be implemented if the chips are limited to +1/-1. ＵＴＰ上でＨＤＭＩ信号を通信するために、Ｐ＝４であり、Ｎ＝６３であり、かつＬ＝６４である、請求項１に記載の方法。 2. The method of claim 1, wherein P=4, N=63, and L=64 for communicating HDMI signals over UTP. ＵＴＰ上でＨＤＭＩ信号を通信するために、Ｐ＝４であり、Ｎ＝１２６であり、かつＬ＝５１２である、請求項１に記載の方法。 2. The method of claim 1, wherein P=4, N=126, and L=512 for communicating HDMI signals over UTP. １つまたは複数の入力メディア信号からのサンプルをＰの電磁経路のうちの２つまたは複数に分配する方法であって、ステップは、
ａ）前記サンプルを、それぞれが長さＮの、Ｐのインデックス付けされた入力ベクトルに、前記入力メディア信号のセットにおけるインデックスと前記Ｐのインデックス付けされた入力ベクトルにおけるインデックスの間の１対１マッピングされ、事前決定された分配置換を実施することによって分配すること、
ｂ）Ｐのエンコーダによって、長さＬの符号のインデックスのそれぞれにつき１回、変調するサブ・ステップをＬ回、反復することによって符号化し、それぞれの前記サンプルは、１つの前記符号に対応し、
前記Ｐは、≧２の整数であり、
前記Ｎ、および、前記Ｌは、いずれも整数であり、かつ、Ｌ≧Ｎ≧２であり、
各エンコーダは、入力ベクトルに対して下記のサブ・ステップをＬ回実行し、エンコーダごとにＬの順序付けられた一連の出力レベルを形成する
ｉｉ．前記入力ベクトルにおける各サンプルを、サンプルに対応する符号におけるインデックスによってアドレス指定される値によって変調するサブ・ステップ
ｉｉｉ．前記変調するサブ・ステップの結果を合計して前記順序付けられた一連の出力レベルの１つを形成するサブ・ステップであり、
前記ｉｉｉ．のサブ・ステップで形成する順序付けられた一連の出力レベルは、
対応するエンコーダの入力ベクトルを適切に表す出力ベクトルを再構成することに資する特性を有する前記Ｐの電磁経路のうちの１つの電磁信号を示し、
ｃ）前記エンコーダのうちの１つに対応するＰの電磁経路のそれぞれに関して、
すべての前記順序付けられた一連の出力レベルを電磁経路に提供し、かつ、それぞれの前記Ｐの電磁経路の出力レベルを出力する
方法。 A method of distributing samples from one or more input media signals to two or more of P electromagnetic paths, the method comprising:
a) the samples into P indexed input vectors, each of length N, with a one-to-one mapping between indices in the set of input media signals and indices in the P indexed input vectors; and distributing by performing a pre-determined distribution permutation;
b) encoding by means of an encoder of P by repeating L times the modulating sub-steps, once for each index of a code of length L, each said sample corresponding to one said code;
The P is an integer of ≧2,
The N and the L are both integers, and L ≥ N ≥ 2,
Each encoder performs the following sub-steps on the input vector L times to form an ordered sequence of output levels of L for each encoder ii. modulating each sample in said input vector by a value addressed by an index in the code corresponding to the sample; iii. summing the results of said modulating sub-steps to form one of said ordered series of output levels;
iii. The ordered series of output levels formed by the sub-steps of
representing an electromagnetic signal of one of said P electromagnetic paths having properties conducive to reconstructing an output vector that adequately represents the corresponding encoder input vector;
c) for each of the P electromagnetic paths corresponding to one of said encoders,
A method of providing all said ordered series of power levels to electromagnetic paths and outputting the power level of each of said P electromagnetic paths. さらなる情報は、事前決定された変調間隔を使用することによって電磁経路上で伝えられることが可能である、請求項９に記載の方法。 10. The method of claim 9, wherein additional information can be conveyed over the electromagnetic path by using predetermined modulation intervals. さらなる情報は、引き続く変調間隔を変えることによって前記電磁経路上で伝えられることが可能であり、順序付けられた一連の変えられた変調間隔は、メディア信号変調によって生成される前記電磁信号に位相情報を追加する変調であり、変調間隔を変えることは、補足的な電磁干渉／無線周波数干渉抑制およびスペクトル・エネルギー抑制をもたらす、請求項９に記載の方法。 Additional information can be conveyed over the electromagnetic path by varying successive modulation intervals, an ordered series of varied modulation intervals imparting phase information to the electromagnetic signal produced by media signal modulation. 10. The method of claim 9, wherein additional modulation and varying modulation intervals provide complementary electromagnetic/radio frequency interference suppression and spectral energy suppression. 前記メディア信号変調は、ＳＳＤＳ－ＣＤＭＡ変調である、請求項１１に記載の方法。 12. The method of claim 11, wherein the media signal modulation is SSDS-CDMA modulation. 前記変調間隔は、８０ピコ秒または１２０ピコ秒のいずれかであり、かつ、２つの変調間隔値の間の選択は、変調間隔のシーケンスが、１００ピコ秒の平均を有するＰＮに近いシーケンスとなるように行われる、請求項１１に記載の方法。 The modulation interval is either 80 picoseconds or 120 picoseconds, and the choice between two modulation interval values results in a sequence of modulation intervals close to PN with an average of 100 picoseconds. 12. The method of claim 11, wherein the method is performed as follows. 前記変調間隔は、８０ピコ秒から１２０ピコ秒までの間の連続的な範囲にある、請求項１１に記載の方法。 12. The method of claim 11, wherein the modulation interval is in a continuous range between 80 picoseconds and 120 picoseconds. 前記変調間隔は、前記符号化を容易にすべく一様である一方で、ディスパッチ間隔は、多様である、請求項１１に記載の方法。 12. The method of claim 11, wherein the modulation interval is uniform to facilitate the encoding, while the dispatch interval is variable. 前記変調間隔は、８０ピコ秒または１２０ピコ秒のいずれかであり、かつ、２つの値の間の選択は、変調間隔のシーケンスが、１００ピコ秒の平均を有するＰＮに近いシーケンスとなるように行われる、請求項１１に記載の方法。 The modulation interval is either 80 picoseconds or 120 picoseconds, and the choice between the two values is such that the sequence of modulation intervals is a near PN sequence with an average of 100 picoseconds. 12. The method of claim 11, performed. 前記変調間隔はそれぞれ、４０ピコ秒、６０ピコ秒、８０ピコ秒、１００ピコ秒、１２０ピコ秒、１４０ピコ秒、１６０ピコ秒、および１８０ピコ秒のうちの１つであり、引き続く持続時間の選択は、変調間隔のシーケンスがＰＮ符号となるように行われる、請求項１１に記載の方法。 each of the modulation intervals is one of 40 picoseconds, 60 picoseconds, 80 picoseconds, 100 picoseconds, 120 picoseconds, 140 picoseconds, 160 picoseconds, and 180 picoseconds, and a subsequent duration of 12. The method of claim 11, wherein the selection is made such that the sequence of modulation intervals is a PN code. 前記入力メディア信号からのサンプルは、単純明快なラウンドロビン順序で前記Ｐのエンコーダにおける入力ベクトル位置に割り当てられる、請求項９に記載の方法。 10. The method of claim 9, wherein samples from the input media signal are assigned to input vector positions in the P encoder in a straightforward round-robin order. 事前決定されたトランスポート間隔中にＰの電磁経路から、２つ以上の複数の入力ペイロード・スニペットに適用されている、対応する符号化する方法によって生成された一連の出力値に対応するＬのインデックスを有するＬのインデックスが付けられた順序付けられた一連の入力値を受信するため、それぞれの電磁経路から受信する前記順序付けられた一連の入力値を復号して、出力ベクトルにするため、および前記出力ベクトルを再構築された２つ以上の複数のペイロード・スニペットに収集するための方法であって、
ａ）前記電磁経路から着信する信号との同期を獲得するステップと、
ｂ）前記再構築されたペイロード・スニペットを展開すべき事前決定された数Ｎの位置を包含する出力ベクトルを準備するステップと、
ｃ）出力ベクトルにおける各インデックスに、事前決定された符号セットからの符号を関連付けるステップであって、前記符号セットにおける各符号は、インデックスが付けられたシーケンスであり、各符号は、前記符号セットにおけるその他のＮ－１の符号のそれぞれとは異なり、かつ各符号は、Ｌチップ長であり、かつ前記符号セットは、前記対応する符号化方法において適用される符号セットと同一であり、復号方法に関するＬおよびＮは、前記対応する符号化方法における対応するパラメータ値と合致し、前記Ｎ、および、前記Ｌは、いずれも整数であって、Ｌ≧Ｎ≧２である、関連付けるステップと、
ｄ）収集するため、符号化するため、および提供するためのペアにされた方法が前記ペアにされた方法の提供するステップを実行するのと同一の前記トランスポート間隔中に、複数のサブ・ステップ、すなわち、
ｉ．測定する内側ループの持続時間を決定するサブ・ステップと、
ｉｉ．電磁経路から配信される前記順序付けられた一連の入力値のうちのインデックスが付けられた１つを測定するサブ・ステップと
を備える、前記順序付けられた一連の入力値における前記Ｌのインデックスのそれぞれにつき１回、測定する内側ループを繰り返すことによって、受信するステップと、
ｅ）前記順序付けられた一連の入力値における前記Ｌのインデックスのそれぞれにつき１回の反復で、復調するループのＬ回の反復を実行する事前決定された復号間隔中、復号するステップであって、前記復調するループの各復号するステップは、復調間隔中に実行され、各復号するステップは、いくつかのサブ・ステップ、すなわち、
Ａ．前記復調間隔の持続時間を決定するサブ・ステップ、
Ｂ．前記順序付けられた一連の入力値におけるインデックスが付けられた値を、前記出力ベクトルにおけるインデックスに対応する前記符号における共通のインデックスが付けられた値によって復調するサブ・ステップ、
Ｃ．サブ・ステップＢ）からの復調結果を、出力ベクトルにおけるインデックスが付けられた要素と合計するサブ・ステップ、
Ｄ．サブ・ステップＣ）における前記合計の結果を対応する出力ベクトルにおけるインデックスに記憶するサブ・ステップ、および
Ｅ．送信信号との同期を追跡するサブ・ステップ
から成る、復号するステップと、
ｆ）前記出力ベクトルにおけるインデックスと再構築されたペイロード・スニペットの前記符号セットにおけるインデックスの間の１対１マッピングである、事前決定された置換を実施することによって、事前決定された収集間隔中に収集するステップであって、前記置換は、対応する符号化方法において適用される置換の逆であり、前記置換は、再構築された各ペイロード・スニペットに対して前記出力ベクトルから０、または１つ以上のサンプルをもたらす、収集するステップと
を備える方法。 L corresponding to a sequence of output values produced by a corresponding encoding method being applied to two or more multiple input payload snippets from P electromagnetic paths during a predetermined transport interval. for receiving an L indexed ordered series of input values having an index, for decoding said ordered series of input values received from each electromagnetic path into an output vector; A method for collecting an output vector into two or more reconstructed multiple payload snippets, comprising:
a) obtaining synchronization with a signal coming from said electromagnetic path;
b) preparing an output vector containing a predetermined number N of locations where the reconstructed payload snippet should be deployed;
c) associating with each index in the output vector a code from a predetermined set of codes, each code in said code set being an indexed sequence, each code being an index in said code set; different from each of the other N-1 codes, and each code is L chips long, and said code set is identical to the code set applied in said corresponding encoding method; associating, wherein L and N match corresponding parameter values in the corresponding encoding method, wherein the N and the L are both integers and L≧N≧2;
d) during the same transport interval in which the paired method for collecting, encoding and providing performs the providing step of said paired method, a plurality of sub-sub-multiple step, i.e.
i. a sub-step of determining the duration of the inner loop to be measured;
ii. measuring an indexed one of the ordered series of input values delivered from an electromagnetic path, for each of the L indices in the ordered series of input values. receiving by repeating the measuring inner loop once;
e) decoding during a predetermined decoding interval performing L iterations of a demodulating loop, one iteration for each of the L indices in the ordered sequence of input values; Each decoding step of the demodulating loop is performed during a demodulation interval, each decoding step comprising several sub-steps:
A. a sub-step of determining the duration of said demodulation interval;
B. demodulating indexed values in said sequence of ordered input values with common indexed values in said code corresponding to indices in said output vector;
C. a sub-step of summing the demodulation result from sub-step B) with the indexed element in the output vector;
D. E. a sub-step of storing the result of said summation in sub-step C) at an index in the corresponding output vector; a decoding step consisting of sub-steps of tracking synchronization with the transmitted signal;
f) during a predetermined collection interval by performing a predetermined permutation that is a one-to-one mapping between indices in the output vector and indices in the code set of the reconstructed payload snippet; collecting, wherein the permutation is the inverse of the permutation applied in the corresponding encoding method, the permutation being 0 or 1 from the output vector for each reconstructed payload snippet; and collecting the above samples. ステップｅ）において、前記復号間隔は、前記トランスポート間隔と等しい、請求項１９に記載の方法。 20. The method of claim 19, wherein in step e) the decoding interval is equal to the transport interval. 前記収集間隔は、前記トランスポート間隔と等しい、請求項１９に記載の方法。 20. The method of claim 19, wherein said collection interval is equal to said transport interval. 復調間隔の一様なシーケンスに関して、各復調間隔の持続時間は、Ｌで割った前記トランスポート間隔の持続時間と等しい、請求項１９に記載の方法。 20. The method of claim 19, wherein for a uniform sequence of demodulation intervals, the duration of each demodulation interval is equal to the duration of the transport interval divided by L. 前記復調間隔は、１００ピコ秒である、請求項２２に記載の方法。 23. The method of claim 22, wherein the demodulation interval is 100 picoseconds. １つまたは複数の入力ペイロード・スニペットからサンプルの入力ベクトルを分配するため、事前決定された符号化間隔中に前記入力ベクトルを符号化して、順序付けられた一連の出力値にするため、および事前決定されたトランスポート間隔中に前記順序付けられた一連の出力値を２つ以上のＥＭ経路に提供するための装置であって、
要素のコレクション、すなわち、
事前決定された長さＮの入力ベクトルにおける前記サンプルのすべてを受信するため、および記憶するためのメモリ、
事前決定された置換により入力スニペット・サンプルを入力ベクトル位置に割り当てるためのパーミュータ、
事前決定された分配間隔中に前記入力ベクトルのＮすべてのインデックスに関して、
ａ）引き続く入力ペイロード・スニペット・サンプルをインデックスが付けられた入力ベクトル位置に記憶するように前記パーミュータを構成するステップを繰り返すためのコントローラ、
各入力ベクトル・インデックスにつき１つ存在する、符号の事前決定されたセットを生成するためのＮの符号生成器のセットであって、各符号は、インデックスが付けられたシーケンスであり、前記符号はすべて、各符号にＬのチップが存在し、かつ各符号が、他の符号とは異なるように、事前決定された共通の長さＬである、符号生成器のセット、
各入力ベクトル・インデックスに対応する１つが存在し、かつ各符号に対応する１つが存在する、Ｎの変調器のセットであって、各変調器は、入力サンプル、および、前記チップを入力する変調器のセット、
加算器入力は、入力ベクトル・インデックス当たり１つの、前記変調器の出力によって駆動される、単一のＮ入力加算回路、および
符号のセットのすべてのインデックスに関して、前記符号化間隔で符号のセットのすべてのインデックスを列挙するのに十分なレートで、以下のステップ、すなわち、
ｉ．変調間隔の持続時間を決定するステップ、
ｉｉ．前記入力ベクトルの各要素を、各要素に対応する変調器を用いて、符号における共通のインデックスが付けられた位置に記憶された値によって変調するサブ・サブ・ステップ、および
ｉｉｉ．前記入力加算回路を用いて、前記順序付けられた一連の出力値におけるインデックスが付けられた値を形成すべく、ｉｉ）のすべての変調の結果を合計するステップ
から成る、事前決定された変調間隔中に行われる変調するステップを繰り返すためのコントローラ、
前記符号化間隔中に作成された前記順序付けられた一連の出力値を提供するための出力端末、
前記トランスポート間隔中に、前記順序付けられた一連の出力値におけるＬのインデックスのそれぞれに関して、ディスパッチ間隔内で行われるディスパッチする以下のステップを繰り返すための提供コントローラを備え、
前記ディスパッチ間隔内で行われるディスパッチするステップは、
ａ）前記ディスパッチ間隔の持続時間を決定するステップ、および
ｂ）前記ディスパッチ間隔の合計が前記トランスポート間隔を超えないように、前記符号化間隔中に作成された前記順序付けられた一連の出力における前記インデックスが付けられた値を提供するステップであり、
前記ディスパッチ間隔内で行われるディスパッチするステップのＬ回の反復の後に提供されている前記順序付けられた一連の出力は全体として、前記入力ペイロード・スニペットを表す、提供コントローラ
を備える装置。 for distributing an input vector of samples from one or more input payload snippets, for encoding said input vector into an ordered sequence of output values during a predetermined encoding interval, and for predetermining an apparatus for providing the ordered series of output values to two or more EM paths during an ordered transport interval,
A collection of elements, i.e.
a memory for receiving and storing all of said samples in an input vector of predetermined length N;
a permuter for assigning input snippet samples to input vector positions with pre-determined permutations;
For all N indices of said input vector during a predetermined distribution interval,
a) a controller for repeating the step of configuring said permuter to store subsequent input payload snippet samples at indexed input vector locations;
A set of N code generators, one for each input vector index, for generating a predetermined set of codes, each code being an indexed sequence, said code being a set of code generators, all with L chips in each code, and each code with a predetermined common length L that is different from the other codes;
A set of N modulators, one for each input vector index and one for each code, each modulator inputting an input sample and modulating said chip set of utensils,
a single N-input adder circuit driven by the output of said modulator, one per input vector index; and At a rate sufficient to enumerate all indices, the following steps i.e.
i. determining the duration of the modulation interval;
ii. sub-sub-steps of modulating each element of said input vector by a value stored at a commonly indexed position in the code using a modulator corresponding to each element; and iii. during a predetermined modulation interval comprising summing the results of all the modulations of ii) to form an indexed value in the ordered series of output values using the input summation circuit. a controller for repeating the modulating steps performed in
an output terminal for providing the ordered series of output values produced during the encoding interval;
a providing controller for repeating, during the transport interval, for each of the indices of L in the ordered sequence of output values, the following steps of dispatching performed within a dispatch interval;
Dispatching within the dispatch interval includes:
a) determining the duration of the dispatch interval; and b) in the ordered series of outputs produced during the encoding interval such that the sum of the dispatch intervals does not exceed the transport interval. providing an indexed value;
wherein the sequence of ordered outputs being provided after L iterations of dispatching within the dispatch interval collectively represent the input payload snippet. Ｎ＝１６である、請求項２４に記載の装置。 25. Apparatus according to claim 24, wherein N=16. Ｌ＝１０２４である、請求項２４に記載の装置。 25. Apparatus according to claim 24, wherein L=1024. 前記サンプルは、アナログ、または、デジタルのサンプルである、請求項１に記載の方法。 2. The method of claim 1, wherein the samples are analog or digital samples. 前記符号は、拡散符号である、請求項１に記載の方法。 2. The method of claim 1, wherein the code is a spreading code. １つのエンコーダに対応する各ＥＭ経路について、順序付けられた一連の出力レベルをすべて利用可能にし、かつ、前記各ＥＭ経路に前記出力レベルを出力するステップを更に含む、請求項１に記載の方法。 2. The method of claim 1, further comprising making available an ordered sequence of all power levels for each EM path corresponding to an encoder, and outputting said power level to each said EM path. ｄ）Ｐのエンコーダのうちの１つのエンコーダに対応する各ＥＭ経路について、対応するエンコーダからの順序付けられた一連の出力レベルをすべて利用可能にするステップと、出力レベルの順序付けられた一連におけるＬのレベルのそれぞれについて１回、ディスパッチするサブ・ステップをＬ回反復することを含み、
前記ディスパッチするサブ・ステップは、
ｉｉｉ．対応するエンコーダからの前記順序付けられた一連の出力レベルを前記ＥＭ経路で利用できるようにし、かつ、各ＥＭ経路で前記出力レベルを出力するステップを含むサブ・ステップである、請求項１に記載の方法。 d) for each EM path corresponding to one of the P encoders, making available all of the ordered series of output levels from the corresponding encoder; L iterations of the dispatching sub-step, once for each of the levels;
The dispatching sub-step includes:
iii. 2. The sub-step of claim 1 comprising making available in the EM path the ordered series of output levels from corresponding encoders, and outputting the output level in each EM path. Method. 前記出力レベルは、アナログ、または、デジタルの出力レベルである、請求項１に記載の方法。 2. The method of claim 1, wherein the output level is an analog or digital output level. 前記出力レベルは、アナログ、または、デジタルの値である、請求項９に記載の方法。 10. The method of claim 9, wherein said output level is an analog or digital value. 前記サンプルは、アナログ、または、デジタルのサンプルである、請求項９に記載の方法。 10. The method of claim 9, wherein the samples are analog or digital samples. ｄ）Ｐのエンコーダのうちの１つのエンコーダに対応する各電磁経路について、対応するエンコーダからの順序付けられた一連の出力レベルをすべて利用可能にするステップと、出力レベルの順序付けられた一連におけるＬのレベルのそれぞれについて１回、ディスパッチするサブ・ステップをＬ回反復することを含み、
前記ディスパッチするサブ・ステップは、
ｉｉｉ．対応するエンコーダからの前記順序付けられた一連の出力レベルを前記電磁経路で利用できるようにし、かつ、各電磁経路に前記出力レベルを出力するステップを含むサブ・ステップである、請求項９に記載の方法。 d) for each electromagnetic path corresponding to one of the P encoders, making available all of the ordered series of output levels from the corresponding encoder; L iterations of the dispatching sub-step, once for each of the levels;
The dispatching sub-step includes:
iii. 10. The sub-step of claim 9 comprising making available the ordered series of output levels from corresponding encoders on the electromagnetic paths, and outputting the output levels to each electromagnetic path. Method. 前記入力値は、アナログ、または、デジタルの値である、請求項１９に記載の方法。 20. The method of claim 19, wherein said input values are analog or digital values. 前記サンプルは、アナログ、または、デジタルのサンプルである、請求項１９に記載の方法。 20. The method of claim 19 , wherein the samples are analog or digital samples.

Images