JP7269055B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP7269055B2 JP7269055B2 JP2019057256A JP2019057256A JP7269055B2 JP 7269055 B2 JP7269055 B2 JP 7269055B2 JP 2019057256 A JP2019057256 A JP 2019057256A JP 2019057256 A JP2019057256 A JP 2019057256A JP 7269055 B2 JP7269055 B2 JP 7269055B2
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- terminal
- switch
- driver
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13456—Cell terminals located on one side of the display only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2203/00—Function characteristic
- G02F2203/69—Arrangements or methods for testing or calibrating a device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10128—Display
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
本発明は、表示装置に関する。
表示装置の信頼性を確保するために、表示装置を検査する技術が種々検討されている。例えば特許文献1には、表示装置に、画素に接続された信号線に、検査回路を介して接続される検査用端子を設ける旨が記載されている。特許文献1によると、検査用端子から検査回路に検査用データ信号を入力することで、画素に検査用データ信号に応じた発色を行わせて、発色状態の検査を行う。
例えば大型の表示装置には複数のドライバICが搭載される場合があり、この場合、ドライバICに合わせて検査回路も複数搭載される。この場合、検査用データ信号として検査回路に流れる電流が、検査回路毎に不均衡となる懸念が高くなる。検査用データ信号の電位が検査回路毎に不均衡になると、検査時の画素の輝度にムラが生じて、検査精度が低下する。従って、表示装置の検査精度の低下を抑制することで、信頼性の低下を抑制することが求められている。
本発明は、上記の課題に鑑みてなされたもので、信頼性の低下を抑制することが可能な表示装置を提供することを目的とする。
本発明の一態様による表示装置は、複数の画素が設けられる表示領域、及び前記表示領域よりも外側の周辺領域を有する第1基板と、前記表示領域に設けられて、前記画素に接続されて前記画素に信号を供給する配線と、前記表示領域の第1方向側の前記周辺領域である第1周辺領域に設けられ、前記配線に接続されて第1ドライバICが接続可能な第1ドライバ端子と、前記第1周辺領域において前記第1方向に交差する方向に前記第1ドライバ端子と並ぶ位置に設けられ、前記配線に接続されて第2ドライバICが接続可能な第2ドライバ端子と、前記第1周辺領域に設けられる複数の検査端子と、前記第1ドライバ端子に接続され、前記検査端子と前記配線との接続及び遮断を切り替え可能に構成される第1検査スイッチと、前記第2ドライバ端子に接続され、前記検査端子と前記配線との接続及び遮断を切り替え可能に構成される第2検査スイッチと、を備え、前記検査端子は、前記第1ドライバ端子の前記第2ドライバ端子側とは反対側の第1領域と、前記第2ドライバ端子の前記第1ドライバ端子側とは反対側の第2領域と、前記第1ドライバ端子と前記第2ドライバ端子との間の第3領域と、に設けられる。
以下に、本発明の各実施形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
(表示装置の構成)
図1は、本実施形態に係る表示装置を模式的に示す平面図である。図1に示すように、本実施形態に係る表示装置1は、アレイ基板である第1基板SUB1と、対向基板である第2基板SUB2とを備えている。以下、第1基板SUB1及び第2基板SUB2の表面に平行な方向を、方向Xとする。また、第1基板SUB1及び第2基板SUB2の表面に平行な方向であって、方向Xと交差する方向、ここでは方向Xと直交する方向を、方向Yとする。また、方向Yのうちの一方側に向かう方向を、第1方向Y1とし、方向Yのうちの他方側に向かう方向、すなわち第1方向Y1と反対方向を、第2方向Y2とする。同様に、方向Xのうちの一方側に向かう方向を、第3方向X1とし、方向Xのうちの他方側に向かう方向、すなわち第3方向X1と反対方向を、第4方向X2とする。また、方向X及び方向Yに直交する方向、すなわち第1基板SUB1及び第2基板SUB2の表面に直交する方向を、方向Zとする。
図1は、本実施形態に係る表示装置を模式的に示す平面図である。図1に示すように、本実施形態に係る表示装置1は、アレイ基板である第1基板SUB1と、対向基板である第2基板SUB2とを備えている。以下、第1基板SUB1及び第2基板SUB2の表面に平行な方向を、方向Xとする。また、第1基板SUB1及び第2基板SUB2の表面に平行な方向であって、方向Xと交差する方向、ここでは方向Xと直交する方向を、方向Yとする。また、方向Yのうちの一方側に向かう方向を、第1方向Y1とし、方向Yのうちの他方側に向かう方向、すなわち第1方向Y1と反対方向を、第2方向Y2とする。同様に、方向Xのうちの一方側に向かう方向を、第3方向X1とし、方向Xのうちの他方側に向かう方向、すなわち第3方向X1と反対方向を、第4方向X2とする。また、方向X及び方向Yに直交する方向、すなわち第1基板SUB1及び第2基板SUB2の表面に直交する方向を、方向Zとする。
第1基板SUB1と第2基板SUB2とは、方向Zに積層されている。第1基板SUB1は、第2基板SUB2よりも面積が広い。第1基板SUB1は、方向Zから見て、第1方向Y1側の部分が、第2基板SUB2よりも第1方向Y1側に突出するように積層されている。すなわち、表示装置1は、第1基板SUB1と第2基板SUB2とが重畳する重畳領域AR1と、第2基板SUB2が設けられず第1基板SUB1のみが設けられる張出領域AR2とを有している。張出領域AR2は、重畳領域AR1の第1方向Y1側に隣接する。
表示装置1は、表示領域Aと周辺領域Bとを有する。表示領域Aは、複数の画素が配置されて画像が表示される領域である。周辺領域Bは、画素が配置されずに画像が表示されない領域である。周辺領域Bは、Z方向から見た表示領域Aの外側の領域である。本実施形態では、周辺領域Bは、表示領域Aを囲う枠状であり、額縁領域ともいえる。表示領域Aは、第1基板SUB1と第2基板SUB2とが重畳する重畳領域AR1内に設けられている。周辺領域Bは、第1基板SUB1内の領域である。さらに言えば、周辺領域Bは、一部が重畳領域AR1内に設けられ、他の一部が張出領域AR2に設けられている。すなわち、周辺領域Bは、重畳領域AR1から張出領域AR2にわたって設けられている。従って、第1基板SUB1は、表示領域Aと周辺領域Bとを有するといえ、さらに言えば、表示領域Aと周辺領域Bとに区分けされているといえる。
周辺領域Bは、第1周辺領域B1と、第2周辺領域B2と、第3周辺領域B3と、第4周辺領域B4とを含む。第1周辺領域B1は、表示領域Aの第1方向Y1側の周辺領域Bである。第2周辺領域B2は、表示領域Aの第2方向Y2側の周辺領域Bであり、言い換えれば、表示領域Aを隔てて第1周辺領域B1の反対側にある周辺領域Bである。第3周辺領域B3は、表示領域Aの第3方向X1側の周辺領域Bである。第4周辺領域B4は、表示領域Aの第4方向X2側の周辺領域Bであり、言い換えれば、表示領域Aを隔てて第3周辺領域B3の反対側にある周辺領域Bである。
第1周辺領域B1は、重畳領域AR1から、重畳領域AR1より第1方向Y1側の張出領域AR2にわたって設けられている。すなわち、第1周辺領域B1は、重畳領域AR1内に位置する内側周辺領域B1aと、張出領域AR2内に位置する外側周辺領域B1bとを含んでいる。第2周辺領域B2、第3周辺領域B3、及び第4周辺領域B4は、重畳領域AR1内に位置している。すなわち、重畳領域AR1は、表示領域A、内側周辺領域B1a、第2周辺領域B2、第3周辺領域B3、及び第4周辺領域B4によって占められており、張出領域AR2は、外側周辺領域B1bによって占められている。
第1周辺領域B1の外側周辺領域B1bには、配線基板101a、101bが設けられている。配線基板101a、101bは、例えばフレキシブル配線基板(FPC:Flexible Printed Circuits)によって構成される。配線基板101aには、ドライバIC(Integrated Circuit)110aが設けられ、配線基板101bには、ドライバIC110bが設けられている。ドライバIC110a、110bは、表示装置1の表示を制御する制御回路、検出回路、アナログフロントエンド等を含む。すなわち、本実施形態においては、ドライバIC110a、110bは、COF(Chip On Film)によって配線基板101a、101bに実装される(以下、「COF実装」と称する)。配線基板101a及びドライバIC110aと、配線基板101b及びドライバIC110bとは、方向Xに並んで配置されている。すなわち、本実施形態においては、配線基板101bは、配線基板101a及びドライバIC110aの第3方向X1側に位置しており、ドライバIC110bは、配線基板101a及びドライバIC110aの第3方向X1側に位置している。以下、配線基板101a、101bを区別しない場合は、配線基板101と記載し、ドライバIC110a、110bを区別しない場合は、ドライバIC110と記載する。なお、表示装置1は、配線基板101及びドライバIC110に接続可能な構成であればよく、配線基板101及びドライバIC110を含まない構成を表示装置1としてよい。また、配線基板101及びドライバIC110を含めて、表示装置1としてもよい。
表示装置1は、さらに、周辺領域Bに設けられた、複数の第1ドライバ端子Da、複数の第2ドライバ端子Db、及び、複数の検査端子Tを有する。本実施形態では、第1ドライバ端子Da、第2ドライバ端子Db及び検査端子Tは、第1周辺領域B1に設けられ、さらに言えば、外側周辺領域B1bに設けられている。
第1ドライバ端子Daは、ドライバIC110aに接続可能な端子である。第1ドライバ端子Daは、接続されたドライバIC110aから出力された各種信号を、表示装置1の配線(後述の信号線S)に供給するための端子である。第2ドライバ端子Dbは、ドライバIC110bに接続可能な端子である。第2ドライバ端子Dbは、接続されたドライバIC110bから出力された各種信号を、表示装置1の配線(後述の信号線S)に供給するための端子である。複数の第1ドライバ端子Daは、ドライバIC110aに対応して設けられ、複数の第2ドライバ端子Dbは、ドライバIC110bに対応して設けられる。従って、複数の第1ドライバ端子Daと、複数の第2ドライバ端子Dbとは、方向Xに並んでいる。本実施形態では、複数の第2ドライバ端子Dbは、複数の第1ドライバ端子Daの第3方向X1側に位置している。言い換えれば、複数の第2ドライバ端子Dbが設けられる領域が、複数の第1ドライバ端子Daが設けられる領域の第3方向X1側に位置している。
検査端子Tは、配線の検査、ここでは後述のエージング処理及び点灯検査を行うための端子である。エージング処理及び点灯検査については後述する。検査端子Tは、第1周辺領域B1(ここでは外側周辺領域B1b)内において、第1領域R1と、第2領域R2と、第3領域R3とに設けられる。第1領域R1は、第1ドライバ端子Daの、第2ドライバ端子Db側とは反対側の領域を指す。すなわち、第1領域R1は、複数の第1ドライバ端子Daが設けられる領域よりも第4方向X2側に位置する領域である。また、第2領域R2は、第2ドライバ端子Dbの、第1ドライバ端子Da側とは反対側の領域である。すなわち、第2領域R2は、複数の第2ドライバ端子Dbが設けられる領域よりも第3方向X1側に位置する領域である。第3領域R3は、第1ドライバ端子Daと第2ドライバ端子Dbとの間の領域である。すなわち、第3領域R3は、X方向において複数の第1ドライバ端子Daが設けられた領域と複数の第2ドライバ端子Dbが設けられた領域との間の領域であり、言い換えれば、複数の第1ドライバ端子Daが設けられた領域よりも第3方向X1側であって、複数の第2ドライバ端子Dbが設けられた領域よりも第4方向X2側の領域である。なお、第1領域R1は、ドライバIC110aの、ドライバIC110b側とは反対側の領域(ドライバIC110aよりも第4方向X2側の領域)ともいえ、第2領域R2は、ドライバIC110bの、ドライバIC110a側とは反対側の領域(ドライバIC110bよりも第3方向X1側の領域)といえ、第3領域R3は、ドライバIC110aとドライバIC110bとの間の領域(ドライバIC110aよりも第3方向X1側であって、ドライバIC110aよりも第4方向X2側の領域)といってもよい。
また、表示装置1は、配線の検査を行うための回路である、第1検査回路C1a、第2検査回路C1b、第1接続回路C2a、及び第2接続回路C2bを有する。第1検査回路C1aは、後述の第1検査スイッチSWAを含む回路であり、第1ドライバ端子Daに接続される。第1検査回路C1aは、第1ドライバ端子Daを介してドライバIC110aに接続される。第2検査回路C1bは、後述の第2検査スイッチSWBを含む回路であり、第2ドライバ端子Dbに接続される。第2検査回路C1bは、第2ドライバ端子Dbを介してドライバIC110bに接続される。第1検査回路C1aと第2検査回路C1bとは、第1周辺領域B1内に設けられ、本実施形態では内側周辺領域B1a内に設けられる。第1検査回路C1aは、第1ドライバ端子Daに対応して設けられ、第2検査回路C1bは、第2ドライバ端子Dbに対応して設けられる。従って、第1検査回路C1aと第2検査回路C1bとは、方向Xに並んでいる。本実施形態では、第2検査回路C1bは、第1検査回路C1aの第3方向X1側に位置している。
第1接続回路C2aは、後述の第1接続スイッチSWCを含む回路であり、後述の信号線Sを介して、第1検査回路C1aに接続されている。第2接続回路C2bは、後述の第2接続スイッチSWDを含む回路であり、後述の信号線Sを介して、第2検査回路C1bに接続されている。第1接続回路C2aと第2接続回路C2bとは、第2周辺領域B2内に設けられる。第1接続回路C2aと第2接続回路C2bとは、方向Xに並んでいる。本実施形態では、第2接続回路C2bは、第1接続回路C2aの第3方向X1側に位置している。第1検査回路C1a、第2検査回路C1b、第1接続回路C2a、及び第2接続回路C2bの回路構成については後述する。
図2は、本実施形態に係る表示装置の画素配列を示す模式図である。図2に示すように、表示装置1は、表示領域Aにおいて、複数の画素PXを備えている。複数の画素PXは、方向X及び方向Yにおいて、マトリクス状に並んで配置されている。また、表示装置1は、表示領域Aにおいて、複数の配線を有している。表示装置1は、表示領域Aに設けられる配線として、g本の走査線G(G1~Gg)と、n本の信号線S(S1~Sn)と、コモン線CLと、を備えている。なお、g及びnは、いずれも2以上の整数である。走査線Gは、ゲートドライバGDに接続されている。ゲートドライバGDの動作に必要な信号は、ドライバIC110から供給される。信号線S及びコモン線CLは、ドライバIC110に接続されている。走査線G、ゲートドライバGD、信号線S、及び、コモン線CLは、図1に示した第1基板SUB1に形成されている。
画素PXは、スイッチング素子W、画素電極PE、共通電極CE、及び液晶層LCを備えている。スイッチング素子Wは、例えば薄膜トランジスタ(TFT;Tin Film Transistor)によって構成され、走査線G及び信号線Sと電気的に接続されている。画素電極PEは、スイッチング素子Wと電気的に接続されている。共通電極CEは、コモン線CLと電気的に接続されている。
ゲートドライバGDは、走査線Gに接続されたスイッチング素子Wを導通状態とする制御信号を、走査線Gに出力する。ドライバIC110は、スイッチング素子Wが導通状態の期間に、信号線Sに映像信号を出力する。これにより、画素電極PEには、所望の画素電位が書き込まれる。また、ドライバIC110は、コモン線CLにコモン電位を供給する。これにより、共通電極CEは、コモン電位となる。各画素PXにおいて、画素電極PEの各々は、共通電極CEと対向しており、液晶層LCは、画素電極PEの画素電位と共通電極CEのコモン電位との電位差によって生じる電界によって駆動される。保持容量CSは、例えば、共通電極CEと同電位の電極、及び、画素電極PEと同電位の電極の間に形成される。
図3は、本実施形態に係る表示装置の模式的な断面図である。図3に示すように、表示装置1は、方向Zにおいて第1基板SUB1と第2基板SUB2とが積層されている。第1基板SUB1は、絶縁基板10、絶縁層11、12、13、14、15、下側遮光層US、半導体層SC、走査線G、信号線S、接続電極RE、共通電極CE、画素電極PE、及び、配向膜AL1を備えている。絶縁基板10は、ガラス基板や樹脂基板などの透明基板である。下側遮光層USは、絶縁基板10と絶縁層11との間に位置している。下側遮光層USは、図3の例では、両ゲート電極に跨って重畳するように形成されているが、ゲート電極毎に離間して形成されていてもよい。半導体層SCは、絶縁層11と絶縁層12との間に位置している。半導体層SCは、例えば、多結晶シリコンによって形成されているが、アモルファスシリコンや酸化物半導体によって形成されていてもよい。走査線Gの一部である2つのゲート電極GEは、絶縁層12と絶縁層13との間に位置している。信号線S及び接続電極REは、絶縁層13と絶縁層14との間に位置している。信号線S及び接続電極REは、それぞれ半導体層SCにコンタクトしている。共通電極CEは、絶縁層14と絶縁層15との間に位置している。画素電極PEは、絶縁層15と配向膜AL1との間に位置している。画素電極PEの一部は、絶縁層15を介して共通電極CEと対向している。共通電極CE及び画素電極PEは、ITO(Indium Tin Oxide)やIZO(Indium Zinc Oxide)などの透光性を有する導電材料によって形成されている。画素電極PEは、共通電極CEの開口部APと重畳する位置において、絶縁層14及び15を貫通するコンタクトホールCHを介して接続電極REに接触している。なお、絶縁層11乃至13、及び、絶縁層15は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などの透明な無機絶縁層であり、単層構造であってもよいし、多層構造であってもよい。絶縁層14は、アクリル樹脂などの透明な有機絶縁層である。
第2基板SUB2は、絶縁基板20、遮光層BM、カラーフィルタ層CF、オーバーコート層OC、及び、配向膜AL2を備えている。絶縁基板20は、ガラス基板や樹脂基板などの透明基板である。遮光層BM及びカラーフィルタ層CFは、絶縁基板20とオーバーコート層OCとの間に位置している。配向膜AL2は、オーバーコート層OCを覆っている。
液晶層LCは、第1基板SUB1及び第2基板SUB2の間に位置し、配向膜AL1と配向膜AL2との間に保持されている。液晶層LCは、ポジ型(誘電率異方性が正)の液晶材料、あるいは、ネガ型(誘電率異方性が負)の液晶材料によって構成されている。偏光板PL1は、第1基板SUB1の下方(第2基板SUB2と反対側)に配置されている。偏光板PL2は、第2基板SUB2の上方(第1基板SUB1と反対側)に配置されている。なお、偏光板PL1、PL2の他に、必要に応じて位相差板、散乱層、反射防止層などを含んでいてもよい。照明装置ILは、偏光板PL1の下方(第1基板SUB1と反対側)に位置している。
このように、図3の例では、表示装置1は、横電界モード、さらに言えばFFS(Fringe Field Switching)モードの液晶表示装置である。ただし、表示装置1は、FFSモードに限られず、縦電界モードなど、任意の表示装置であってよい。
表示装置1は、配線の検査を行うための構成を有している。以下、配線の検査を行うための構成について説明する。
図4は、本実施形態に係る表示装置の構成の模式的な回路図である。図4に示すように、第1ドライバ端子Daは、配線であるビデオ線Vaと、接続回路MUとを介して、配線である信号線Sに接続されている。同様に、第2ドライバ端子Dbは、配線であるビデオ線Vbと、接続回路MUとを介して、配線である信号線Sに接続されている。図4は、説明の便宜上、第1ドライバ端子Da及び第2ドライバ端子Dbとして、それぞれ6つの第1ドライバ端子Da、第2ドライバ端子Dbを示しているが、実際の第1ドライバ端子Da及び第2ドライバ端子Dbの数は6つより多くてよい。第1ドライバ端子Da1、Da2、Da3、Da4、Da5、Da6は、それぞれ、ビデオ線Va1、Va2、Va3、Va4、Va5、Va6を介して、接続回路MUに接続されている。同様に、第2ドライバ端子Dbも、同様にそれぞれのビデオ線Vbを介して、接続回路MUに接続されている。接続回路MUは、第1ドライバ端子Da及び第2ドライバ端子Dbの第2方向Y2側に設けられており、第1周辺領域B1の内側周辺領域B1aに位置している。従って、ビデオ線Va、Vbは、第1ドライバ端子Da及び第2ドライバ端子Db側の外側周辺領域B1bから、接続回路MU側の内側周辺領域B1aまでにわたって設けられている。なお、図4の例では、第1ドライバ端子Da及び第2ドライバ端子Dbが、互いに異なる接続回路MUに接続されているが、それに限られず、第1ドライバ端子Da及び第2ドライバ端子Dbが同じ接続回路MUに接続されていてもよい。
接続回路MUは、ビデオ線Va、Vbと信号線Sとに接続されており、ビデオ線Va、Vbと信号線Sとの接続を切り替える。さらに言えば、接続配線MUは、複数の信号線Sのうち選択された少なくとも1つの信号線Sと、ビデオ線Vaとを接続し、複数の信号線Sのうち選択された少なくとも1つの信号線Sと、ビデオ線Vbとを接続する。本実施形態では、接続回路MUは、ビデオ線Va1、すなわち第1ドライバ端子Da1に対し、信号線S1を接続する。また、接続回路MUは、ビデオ線Va2、すなわち第1ドライバ端子Da2に対し、信号線S2を接続する。同様に、接続回路MUは、ビデオ線Va3(ドライバ端子Da3)と信号線S3とを接続し、ビデオ線Va4(ドライバ端子Da4)と信号線S4とを接続し、ビデオ線Va5(ドライバ端子Da5)と信号線S5とを接続し、ビデオ線Va6(ドライバ端子Da6)と信号線S6とを接続する。接続回路MUは、ビデオ線Vb、すなわち第2ドライバ端子Dbのそれぞれについても、同様に信号線Sを接続する。なお、図4の例では、説明の便宜上、ビデオ線Vとして12本が示されているが、ビデオ線Vの数は12本に限られない。
このように、表示装置1は、第1ドライバ端子Da及び第2ドライバ端子Dbが、ビデオ線Va、Vb及び接続回路MUを介して、信号線Sに接続されている。本実施形態では、第1ドライバ端子Daが、信号線S1から信号線Smまでのいずれかに接続され、第2ドライバ端子Dbが、信号線Sm+1から信号線Snまでのいずれかに接続される。従って、第1ドライバ端子DaがドライバIC110aに接続された状態でドライバIC110aから信号が出力されると、ドライバIC110aからの信号は、第1ドライバ端子Da、ビデオ線Va、及び接続回路MUを介して、映像信号として、信号線S(信号線S1から信号線Smのいずれか)に出力される。同様に、第2ドライバ端子DbがドライバIC110bに接続された状態でドライバIC110bから信号が出力されると、ドライバIC110bからの信号は、第2ドライバ端子Db、ビデオ線Vb、及び接続回路MUを介して、映像信号として、信号線S(信号線Sm+1から信号線Snのいずれか)に出力される。
また、表示装置1は、第1基板SUB1内に、第1検査回路C1a、第2検査回路C1b、第1接続回路C2a、及び第2接続回路C2bを有する。第1検査回路C1aは、複数の第1検査スイッチSWAを有し、第2検査回路C1bは、複数の第2検査スイッチSWBを有する。第1接続回路C2aは、複数の第1接続スイッチSWCを有し、第2接続回路C2bは、複数の第2接続スイッチSWDを有する。第1検査スイッチSWA、第2検査スイッチSWB、第1接続スイッチSWC、及び第2接続スイッチSWDは、スイッチング素子、ここではトランジスタである。また、表示装置1は、検査端子Tとして、第1スイッチ端子TaA、TaBと、第2スイッチ端子TbA、TbBと、第1検査端子Ta0と、第2検査端子Tb0と、を有する。第1スイッチ端子TaA、TaBは、第1検査スイッチSWA及び第1接続スイッチSWCにゲート信号を出力するための端子であり、第2スイッチ端子TbA、TbBとは、第2検査スイッチSWB及び第2接続スイッチSWDにゲート信号を出力するための端子である。第1検査端子Ta0と第2検査端子Tb0とは、信号線Sに検査用の電流を出力するための端子である。第1検査端子Ta0は、本実施形態では、第1検査端子Ta1から第1検査端子Ta12の、計12個設けられているが、複数個であれば12個に限られず任意の個数でよい。同様に、第2検査端子Tb0は、本実施形態では、第2検査端子Tb1から第2検査端子Tb12の、計12個設けられているが、複数個であれば12個に限られず任意の個数でよい。ただし、第1検査端子Ta0と第2検査端子Tb0は、同数であることが好ましい。
第1検査端子Ta0、第1スイッチ端子TaA、TaB、第1検査スイッチSWA、及び第1接続スイッチSWCは、第1ドライバ端子Daに接続される信号線S(信号線S1から信号線Sm)に対応して設けられており、第1ドライバ端子Daに接続される信号線Sを検査する第1検査ユニットであるということもできる。以下、第1検査ユニットのそれぞれの構成について説明する。
複数の検査端子としての第1検査端子Ta0は、一部の第1検査端子Ta0が第1領域R1に設けられ、他の第1検査端子Ta0が第3領域R3に設けられる。図4の例では、第1検査端子Ta1、Ta2、Ta3、Ta4、Ta5、Ta6が、第1領域R1に設けられ、第1検査端子Ta7、Ta8、Ta9、Ta10、Ta11、Ta12が、第3領域R3に設けられる。第1検査端子Ta0は、それぞれ、配線である接続線La0に接続されている。接続線La0は、第1検査端子Ta0に接続されている外側周辺領域B1b内の箇所から、内側周辺領域B1aまで延在し、内側周辺領域B1a内を、第3方向X1に延在している。さらに言えば、それぞれの接続線La0は、第1領域R1に設けられる第1検査端子Ta0と、第3領域R3に設けられる第1検査端子Ta0との、両方に接続されている。すなわち、図4の例では、第1検査端子Ta1と第1検査端子Ta7とが、接続線La1に接続され、第1検査端子Ta2と第1検査端子Ta8とが、接続線La2に接続され、第1検査端子Ta3と第1検査端子Ta9とが、接続線La3に接続され、第1検査端子Ta4と第1検査端子Ta10とが、接続線La4に接続され、第1検査端子Ta5と第1検査端子Ta11とが、接続線La5に接続され、第1検査端子Ta6と第1検査端子Ta12とが、接続線La6に接続される。
第1検査スイッチSWAは、複数設けられる。第1検査スイッチSWAは、第1周辺領域B1内に設けられ、第1周辺領域B1内において、第1ドライバ端子Daよりも表示領域A側(第1ドライバ端子Daの第2方向Y2側)に設けられる。本実施形態では、第1検査スイッチSWAは、内側周辺領域B1aに設けられる。さらに言えば、第1検査スイッチSWAは、第1基板SUB1と第2基板SUB2とが重畳する内側周辺領域B1aにおいて、方向Zから見てカラーフィルタ層CFに重畳する位置に設けられていてもよい。さらに言えば、複数の第1検査スイッチSWAは、方向Xにおいて、第1領域R1と第3領域R3との間に設けられていてもよい。
第1検査スイッチSWAは、接続線La0及びビデオ線Vaに接続されている。すなわち、第1検査スイッチSWAは、接続線La0を介して第1検査端子Ta0に接続されている。また、第1検査スイッチSWAは、ビデオ線Vaを介して、第1ドライバ端子Daに接続される信号線S(信号線S1から信号線Smのいずれか)に接続されており、ビデオ線Vaを介して第1ドライバ端子Daに接続されているともいえる。具体的には、第1検査スイッチSWAは、ドレイン電極Drが、接続線La0を介して第1検査端子Ta0に接続されている。また、第1検査スイッチSWAは、ソース電極Soが、ビデオ線Vaを介して、第1ドライバ端子Daに接続される信号線S(信号線S1から信号線Smのいずれか)及び第1ドライバ端子Daに接続されている。
第1検査スイッチSWAは、複数設けられており、図4の例では、第1検査スイッチSWA1、SWA2、SWA3、SWA4、SWA5、SWA6が設けられている。第1検査スイッチSWA1は、ドレイン電極Drが接続線La5に接続され、ソース電極Soがビデオ線Va1に接続されている。第1検査スイッチSWA2は、ドレイン電極Drが接続線La3に接続され、ソース電極Soがビデオ線Va1に接続されている。第1検査スイッチSWA3は、ドレイン電極Drが接続線La1に接続され、ソース電極Soがビデオ線Va1に接続されている。第1検査スイッチSWA4は、ドレイン電極Drが接続線La6に接続され、ソース電極Soがビデオ線Va2に接続されている。第1検査スイッチSWA5は、ドレイン電極Drが接続線La4に接続され、ソース電極Soがビデオ線Va1に接続されている。第1検査スイッチSWA6は、ドレイン電極Drが接続線La2に接続され、ソース電極Soがビデオ線Va2に接続されている。すなわち、第1検査スイッチSWAは、ドレイン電極Drが接続線La1、La2、La3、La4、La5、La6のうちいずれかに接続され、ソース電極Soがビデオ線Va1、Va2のいずれかに接続されている。なお、第1検査スイッチSWAの数は任意であるが、第1ドライバ端子Daに接続される信号線Sと同じ数(ここでは信号線S1から信号線Smまでの総数)だけあることが好ましい。
なお、接続線La0には、第1領域R1の第1検査端子Ta0と第3領域R3の第1検査端子Ta0とが接続されている。従って、第1検査スイッチSWAは、接続線La0を介して、第1領域R1の第1検査端子Ta0と、第3領域R3の第1検査端子Ta0とに接続されているといえる。さらに、第1検査スイッチSWAの接続線La0との接続箇所は、第1領域R1に設けられる第1検査端子Ta0の接続線La0との接続箇所と、第3領域R3に設けられる第1検査端子Ta0の接続線La0との接続箇所との、間にある。すなわち、第1検査スイッチSWAの接続線La0との接続箇所は、第1領域R1に設けられる第1検査端子Ta0の接続線La0との接続箇所よりも第3方向X1側であって、第3領域R3に設けられる第1検査端子Ta0の接続線La0との接続箇所よりも、第4方向X2側に位置している。
第1スイッチ端子TaAは、接続線LaAに接続されている。接続線LaAは、第1スイッチ端子TaAに接続されている外側周辺領域B1b内の箇所から、内側周辺領域B1aまで延在し、内側周辺領域B1a内を、第3方向X1に延在している。接続線LaAは、内側周辺領域B1a内において、第1検査スイッチSWAに接続されている。より詳しくは、接続線LaAは、第1検査スイッチSWAのゲート電極Gaに接続されている。すなわち、第1検査スイッチSWAは、ゲート電極Gaが、接続線LaAを介して第1スイッチ端子TaAに接続されている。接続線LaAは、複数の第1検査スイッチSWAのゲート電極Gaのそれぞれに、図4では第1検査スイッチSWA1、SWA2、SWA3、SWA4、SWA5、SWA6のゲート電極Gaのそれぞれに、接続されている。すなわち、一本の接続線LaAが、複数の第1検査スイッチSWAのそれぞれに接続されている。
このように、第1検査スイッチSWAは、ドレイン電極Drが接続線La0を介して第1検査端子Ta0に接続され、ソース電極Soがビデオ線Vaを介して第1ドライバ端子Daに接続される信号線S(信号線S1から信号線Smのいずれか)に接続され、ゲート電極Gaが接続線LaAを介して第1スイッチ端子TaAに接続されている。従って、第1検査スイッチSWAは、第1スイッチ端子TaAを介してゲート電極Gaに電流(ゲート信号)が入力されると、接続線La0とビデオ線Vaとを、すなわち第1検査端子Ta0と第1ドライバ端子Daに接続される信号線S(信号線S1から信号線Smのいずれか)とを、電気的に接続する。一方、第1検査スイッチSWAは、ゲート電極Gaに電流(ゲート信号)が入力されていない状態では、接続線La0とビデオ線Vaとを、すなわち第1検査端子Ta0と第1ドライバ端子Daに接続される信号線Sとを、電気的に遮断(非接続に)する。このように、第1検査スイッチSWAは、第1検査端子Ta0と信号線Sとの接続及び遮断を切り替え可能に構成される。さらに言えば、第1検査スイッチSWAは、第1スイッチ端子TaAからのゲート信号により、第1検査端子Ta0と信号線Sとの接続及び遮断を切り替える。
接続スイッチとしての第1接続スイッチSWCは、第2周辺領域B2に設けられている。すなわち、第1接続スイッチSWCは、第1周辺領域B1に設けられる第1検査スイッチSWA、及び、表示領域A内に設けられる信号線Sよりも、第2方向Y2側に設けられている。第1接続スイッチSWCは、第1ドライバ端子Daに接続される複数の信号線Sに接続されており、本実施形態では、第1ドライバ端子Daに接続される2つの信号線S(信号線S1から信号線Smのうちの2つ)に接続されている。具体的には、第1接続スイッチSWCは、ドレイン電極Drが、第1ドライバ端子Daに接続される2つの信号線Sのうちの一方の信号線Sに接続され、ソース電極Soが、第1ドライバ端子Daに接続される2つの信号線Sのうちの他方の信号線Sに接続されている。なお、第1接続スイッチSWCは、それぞれの信号線Sの、第2方向Y2側の端部に接続されることが好ましい。
第1接続スイッチSWCは、複数設けられており、図4の例では、第1接続スイッチSWC1、SWC2、SWC3が設けられている。第1接続スイッチSWC1は、ドレイン電極Drが信号線S1に接続され、ソース電極Soが信号線S2に接続されている。第1接続スイッチSWC2は、ドレイン電極Drが信号線S3に接続され、ソース電極Soが信号線S4に接続されている。第1接続スイッチSWC3は、ドレイン電極Drが信号線S5に接続され、ソース電極Soが信号線S6に接続されている。なお、第1接続スイッチSWC1、SWC2、SWC3は、ソース電極Soとドレイン電極Drとが逆に設けられていてもよい。なお、第1接続スイッチSWCの数は任意であるが、第1ドライバ端子Daに接続される信号線Sの数の半分の数だけあることが好ましい。
第1スイッチ端子TaBは、接続線LaBに接続されている。接続線LaBは、第1スイッチ端子TaBに接続されている外側周辺領域B1b内の箇所から、内側周辺領域B1a、第4周辺領域B4(又は第3周辺領域B3)を経て、第2周辺領域B2まで延在し、第2周辺領域B2内を、第3方向X1に延在している。接続線LaBは、第2周辺領域B2内において、第1接続スイッチSWCに接続されている。より詳しくは、接続線LaBは、第1接続スイッチSWCのゲート電極Gaに接続されている。すなわち、第1接続スイッチSWCは、ゲート電極Gaが、接続線LaBを介して第1スイッチ端子TaBに接続されている。接続線LaBは、複数の第1接続スイッチSWCのゲート電極Gaのそれぞれに、図4では第1接続スイッチSWC1、SWC2、SWC3のゲート電極Gaのそれぞれに、接続されている。すなわち、一本の接続線LaBが、複数の第1接続スイッチSWCのそれぞれに接続されている。
このように、第1接続スイッチSWCは、ドレイン電極Drが第1ドライバ端子Daに接続される2つの信号線Sのうちの一方に接続され、ソース電極Soが第1ドライバ端子Daに接続される2つの信号線Sのうちの他方に接続され、ゲート電極Gaが接続線LaBを介して第1スイッチ端子TaBに接続されている。従って、第1接続スイッチSWCは、第1スイッチ端子TaBを介してゲート電極Gaに電流(ゲート信号)が入力されると、第1ドライバ端子Daに接続される2つの信号線S同士を、電気的に接続する。一方、第1接続スイッチSWCは、ゲート電極Gaに電流(ゲート信号)が入力されていない状態では、第1ドライバ端子Daに接続される2つの信号線S同士を、電気的に遮断(非接続に)する。このように、第1接続スイッチSWCは、第1スイッチ端子TaB及び信号線Sに接続され、第1スイッチ端子TaBからのゲート信号により、複数の信号線S同士の接続と遮断とを切り替え可能に構成される。
第1検査端子Ta0、第1スイッチ端子TaA、TaB、第1検査スイッチSWA、及び第1接続スイッチSWCは、第1検査ユニットとして、以上のように構成される。一方、第2検査端子Tb0、第2スイッチ端子TbA、TbB、第2検査スイッチSWB、及び第2接続スイッチSWDは、第2ドライバ端子Dbに接続される信号線S(信号線Sm+1から信号線Sn)に対応して設けられており、第2ドライバ端子Dbに接続される信号線Sを検査する第2検査ユニットであるといえる。第2検査ユニットの構成は、第1検査ユニットと同様であるが、詳細を以下で説明する。
複数の検査端子としての第2検査端子Tb0は、一部の第2検査端子Tb0が第2領域R2に設けられ、他の第2検査端子Tb0が第3領域R3に設けられる。図4の例では、第2検査端子Tb1、Tb2、Tb3、Tb4、Tb5、Tb6が、第2領域R2に設けられ、第2検査端子Tb7、Tb8、Tb9、Tb10、Tb11、Tb12が、第3領域R3に設けられる。第2検査端子Tb0は、それぞれ、配線である接続線Lb0に接続されている。接続線Lb0は、第2検査端子Tb0に接続されている外側周辺領域B1b内の箇所から、内側周辺領域B1aまで延在し、内側周辺領域B1a内を、第4方向X2に延在している。さらに言えば、それぞれの接続線Lb0は、第2領域R2に設けられる第2検査端子Tb0と、第3領域R3に設けられる第2検査端子Tb0との、両方に接続されている。すなわち、図4の例では、第2検査端子Tb1と第2検査端子Tb7とが、接続線Lb1に接続され、第2検査端子Tb2と第2検査端子Tb8とが、接続線Lb2に接続され、第2検査端子Tb3と第2検査端子Tb9とが、接続線Lb3に接続され、第2検査端子Tb4と第2検査端子Tb10とが、接続線Lb4に接続され、第2検査端子Tb5と第2検査端子Tb11とが、接続線Lb5に接続され、第2検査端子Tb6と第2検査端子Tb12とが、接続線Lb6に接続される。
このように、第1領域R1においては、第2検査端子Tb0が設けられず第1検査端子Ta0が設けられ、第2領域R2においては、第1検査端子Ta0が設けられず第2検査端子Tb0が設けられ、第3領域R3においては、第1検査端子Ta0と第2検査端子Tb0との両方が設けられる。言い換えれば、第1領域R1に設けられる検査端子(第1検査端子Ta0)は、第1検査スイッチSWAに接続され、第2領域R2に設けられる検査端子(第2検査端子Tb0)は、第2検査スイッチSWBに接続される。また、第3領域R3においては、第1検査スイッチSWAに接続される第1検査端子Ta0と、第2検査スイッチSWBに接続される第2検査端子Tb0とが含まれる。なお、第3領域R3においては、第1検査端子Ta0が、第2検査端子Tb0より第1領域R1側(第4方向X2側)に設けられることが好ましい。
また、本実施形態においては、第3領域R3に設けられる第1検査端子Ta0のうちの1つと、第3領域R3に設けられる第2検査端子Tb0のうちの1つとが接続されている。すなわち、第3領域R3の第1検査端子Ta0のうちの1つに接続されている接続線La0と、第3領域R3の第2検査端子Tb0のうちの1つに接続されている接続線Lb0とが、接続されている。図4では、第1検査端子Ta7に接続されている接続線La1と、第2検査端子Tb7に接続されている接続線Lb1とが、接続されている。同様に、接続線La2と接続線Lb2とが接続され、接続線La3と接続線Lb3とが接続され、接続線La4と接続線Lb4とが接続され、接続線La5と接続線Lb5とが接続され、接続線La6と接続線Lb6とが接続される。すなわち、図4では、全ての接続線La0と接続線Lb0とが、言い換えれば第3領域R3に設けられる全ての第1検査端子Ta0と第2検査端子Tb0とが、一対ずつ接続されている。ただし、第3領域R3に設けられる第1検査端子Ta0と、第3領域R3に設けられる第2検査端子Tb0とは、すなわち接続線La0と接続線Lb0とは、接続されていなくてもよい。
第2検査スイッチSWBは、複数設けられる。第2検査スイッチSWBは、第1周辺領域B1内に設けられ、第1周辺領域B1内において、第2ドライバ端子Dbよりも表示領域A側(第2ドライバ端子Dbの第2方向Y2側)に設けられる。本実施形態では、第2検査スイッチSWBは、内側周辺領域B1aに設けられる。さらに言えば、第2検査スイッチSWBは、第1基板SUB1と第2基板SUB2とが重畳する内側周辺領域B1aにおいて、方向Zから見てカラーフィルタ層CFに重畳する位置に設けられていてもよい。さらに言えば、複数の第2検査スイッチSWBは、方向Xにおいて、第2領域R2と第3領域R3との間に設けられていてもよい。
第2検査スイッチSWBは、接続線Lb0及びビデオ線Vbに接続されている。すなわち、第2検査スイッチSWBは、接続線Lb0を介して第2検査端子Tb0に接続されている。また、第2検査スイッチSWBは、ビデオ線Vbを介して、第2検査スイッチSWBに接続される信号線S(信号線Sm+1から信号線Snのいずれか)に接続されており、ビデオ線Vbを介して第2ドライバ端子Dbに接続されているともいえる。具体的には、第2検査スイッチSWBは、ドレイン電極Drが、接続線Lb0を介して第2検査端子Tb0に接続されている。また、第2検査スイッチSWBは、ソース電極Soが、ビデオ線Vbを介して、第2ドライバ端子Dbに接続される信号線S(信号線Sm+1から信号線Snのいずれか)及び第2ドライバ端子Dbに接続されている。なお、第2検査スイッチSWBの数は任意であるが、第2ドライバ端子Dbに接続される信号線Sと同じ数だけあることが好ましい。
なお、接続線Lb0には、第2領域R2の第2検査端子Tb0と第3領域R3の第2検査端子Tb0とが接続されている。従って、第2検査スイッチSWBは、接続線Lb0を介して、第2領域R2の第2検査端子Tb0と、第3領域R3の第2検査端子Tb0とに接続されているといえる。さらに、それぞれの第2検査スイッチSWBの接続線Lb0との接続箇所は、第2領域R2に設けられる第2検査端子Tb0の接続線Lb0との接続箇所と、第3領域R3に設けられる第2検査端子Tb0の接続線Lb0との接続箇所との、間にある。すなわち、第2検査スイッチSWBの接続線Lb0との接続箇所は、第2領域R2に設けられる第2検査端子Tb0の接続線Lb0との接続箇所よりも第4方向X2側であって、第3領域R3に設けられる第2検査端子Tb0の接続線Lb0との接続箇所よりも、第3方向X1側に位置している。
第2スイッチ端子TbAは、接続線LbAに接続されている。接続線LbAは、第2スイッチ端子TbAに接続されている外側周辺領域B1b内の箇所から、内側周辺領域B1aまで延在し、内側周辺領域B1a内を、第4方向X2に延在している。接続線LbAは、内側周辺領域B1a内において、第2検査スイッチSWBに接続されている。より詳しくは、接続線LbAは、第2検査スイッチSWBのゲート電極Gaに接続されている。すなわち、第2検査スイッチSWBは、ゲート電極Gaが、接続線LbAを介して第2スイッチ端子TbAに接続されている。接続線LaAは、複数の第2検査スイッチSWBのゲート電極Gaのそれぞれに接続されている。すなわち、一本の接続線LbAが、複数の第2検査スイッチSWBのそれぞれに接続されている。なお、本実施形態では接続線LbAと接続線LaAとが接続されていないが、接続されていてもよい。この場合、第1スイッチ端子TaAと第2スイッチ端子TbAとのうち一方のみが設けられていてもよい。
第2検査スイッチSWBは、第2スイッチ端子TbAを介してゲート電極Gaに電流(ゲート信号)が入力されると、接続線Lb0とビデオ線Vbとを、すなわち第2検査端子Tb0と第2ドライバ端子Dbに接続される信号線S(信号線Sm+1から信号線Snのいずれか)とを、電気的に接続する。一方、第2検査スイッチSWBは、ゲート電極Gaに電流(ゲート信号)が入力されていない状態では、接続線Lb0とビデオ線Vbとを、すなわち第2検査端子Tb0と第2ドライバ端子Dbに接続される信号線Sとを、電気的に遮断(非接続に)する。このように、第2検査スイッチSWBは、第2検査端子Tb0と信号線Sとの接続及び遮断を切り替え可能に構成される。さらに言えば、第2検査スイッチSWBは、第2スイッチ端子TbAからのゲート信号により、第2検査端子Tb0と信号線Sとの接続及び遮断を切り替える。
接続スイッチとしての第2接続スイッチSWDは、第2周辺領域B2に複数設けられている。すなわち、第2接続スイッチSWDは、第1周辺領域B1に設けられる第2検査スイッチSWB、及び、表示領域A内に設けられる信号線Sよりも、第2方向Y2側に設けられている。第2接続スイッチSWDは、第2ドライバ端子Dbに接続される複数の信号線Sに接続されており、本実施形態では、第2ドライバ端子Dbに接続される2つの信号線S(信号線Sm+1から信号線Snのうちの2つ)に接続されている。具体的には、第2接続スイッチSWDは、ドレイン電極Drが、第2ドライバ端子Dbに接続される2つの信号線Sのうちの一方の信号線Sに接続され、ソース電極Soが、第2ドライバ端子Dbに接続される2つの信号線Sのうちの他方の信号線Sに接続されている。なお、第2接続スイッチSWDは、それぞれの信号線Sの、第2方向Y2側の端部に接続されることが好ましい。また、第2接続スイッチSWDの数は任意であるが、第2ドライバ端子Dbに接続される信号線Sの数の半分の数だけあることが好ましい。
第2スイッチ端子TbBは、接続線LbBに接続されている。接続線LbBは、第2スイッチ端子TbBに接続されている外側周辺領域B1b内の箇所から、内側周辺領域B1a、第3周辺領域B3(又は第4周辺領域B4)を経て、第2周辺領域B2まで延在し、第2周辺領域B2内を、第4方向X2に延在している。接続線LbBは、第2周辺領域B2内において、第2接続スイッチSWDに接続されている。より詳しくは、接続線LbBは、第2接続スイッチSWDのゲート電極Gaに接続されている。すなわち、第2接続スイッチSWDは、ゲート電極Gaが、接続線LbBを介して第2スイッチ端子TbBに接続されている。接続線LbBは、複数の第2接続スイッチSWDのゲート電極Gaのそれぞれに接続されている。すなわち、一本の接続線LbBが、複数の第2接続スイッチSWDのそれぞれに接続されている。なお、本実施形態では接続線LbBと接続線LaBとが接続されていないが、接続されていてもよい。この場合、第1スイッチ端子TaBと第2スイッチ端子TbBとのうち一方のみが設けられていてもよい。
第2接続スイッチSWDは、第2スイッチ端子TbBを介してゲート電極Gaに電流(ゲート信号)が入力されると、第2ドライバ端子Dbに接続される2つの信号線S同士を、電気的に接続する。一方、第2接続スイッチSWDは、ゲート電極Gaに電流(ゲート信号)が入力されていない状態では、第2ドライバ端子Dbに接続される2つの信号線S同士を、電気的に遮断(非接続に)する。このように、第2接続スイッチSWDは、第2スイッチ端子TbB及び信号線Sに接続され、第2スイッチ端子TbBからのゲート信号により、複数の信号線S同士の接続と遮断とを切り替え可能に構成される。
(検査方法)
表示装置1は、以上のような構成になっている。次に、表示装置1の配線の検査方法、すなわちエージング処理と点灯検査について説明する。図5は、エージング処理の一例を示す模式図である。エージング処理を行う場合、ドライバIC110a、110bが第1ドライバ端子Da、第2ドライバ端子Dbに接続されておらず、ドライバIC110a、110bからの信号が第1ドライバ端子Da、第2ドライバ端子Dbに入力されない。ただし、ドライバIC110a、110bからの信号が第1ドライバ端子Da、第2ドライバ端子Dbに入力されていなければ、ドライバIC110a、110bが第1ドライバ端子Da、第2ドライバ端子Dbに接続されていてもよい。
表示装置1は、以上のような構成になっている。次に、表示装置1の配線の検査方法、すなわちエージング処理と点灯検査について説明する。図5は、エージング処理の一例を示す模式図である。エージング処理を行う場合、ドライバIC110a、110bが第1ドライバ端子Da、第2ドライバ端子Dbに接続されておらず、ドライバIC110a、110bからの信号が第1ドライバ端子Da、第2ドライバ端子Dbに入力されない。ただし、ドライバIC110a、110bからの信号が第1ドライバ端子Da、第2ドライバ端子Dbに入力されていなければ、ドライバIC110a、110bが第1ドライバ端子Da、第2ドライバ端子Dbに接続されていてもよい。
図5は、説明の便宜上、信号線S1、S2、Sn-5、Sn-4をエージング処理した場合の例を示している。図5に示すように、エージング処理を行う場合、検査端子Tに検査装置200が接続される。検査装置200は、制御部201と、検出部202と、処理部203と、駆動回路204とを含む。なお、検査装置200は、あくまで一例であり、これらの機能の一部を有していなくてもよく、他の機能を有していてもよい。検査装置200の機能の一部は、ドライバIC110a、110b(図1参照)が有していてもよい。
制御部201は、検出部202、処理部203、駆動回路204を制御して、表示装置1の検査を行う回路である。検出部202は、信号線Sから出力される信号(ここでは電流I1)を検出する回路である。検出部202は、例えば、電圧検出回路、電流検出回路等である。処理部203は、検出部202の検出信号に基づいて、信号線Sの短絡、断線等の判定を行う判定回路である。駆動回路204は、スイッチを駆動するゲート信号と、信号線Sに電流I1を流すための検査信号とを生成して、表示装置1に出力する。
以降では、信号線S1、S2にエージング処理を行う場合を説明する。検査装置200は、駆動回路204から、第1スイッチ端子TaA及び第1スイッチ端子TaBに、ゲート信号を出力する。ゲート信号は、所定の電位を有する電流であり、一定の固定電位であることが好ましい。検査装置200は、所定の期間、すなわちエージング処理を行う期間、第1スイッチ端子TaA及び第1スイッチ端子TaBにゲート信号を出力し続ける。第1スイッチ端子TaAに出力されたゲート信号は、接続線LaAを介して第1検査スイッチSWAのゲート電極Gaに入力される。第1検査スイッチSWAは、ゲート電極Gaにゲート信号が入力されることで、接続線La0とビデオ線Vaとを、すなわち第1検査端子Ta0と第1ドライバ端子Daに接続される信号線Sとを、接続する。すなわち、図5の例では、第1検査スイッチSWA3が、接続線La1とビデオ線Va1とを接続し、第1検査スイッチSWA6が、接続線La2とビデオ線Va2とを接続する。一方、第1スイッチ端子TaBに出力されたゲート信号は、接続線LaBを介して第1接続スイッチSWCのゲート電極Gaに入力される。第1接続スイッチSWCは、ゲート電極Gaにゲート信号が入力されることで、第1ドライバ端子Daに接続される信号線S同士を、図5の例では信号線S1と信号線S2とを、接続する。これにより、検査装置200と、第1検査端子Ta1と、接続線La1と、第1検査スイッチSWA3と、ビデオ線Va1と、信号線S1と、第1接続スイッチSWC1と、信号線S2と、ビデオ線Va2と、第1検査スイッチSWA6と、接続線La2と、第1検査端子Ta2との間で、閉回路が形成される。
さらに、検査装置200は、駆動回路204から、第1領域R1の第1検査端子Ta0及び第3領域R3の第1検査端子Ta0に、検査信号を出力する。検査信号は、所定の電位の電流である。検査装置200は、対になる第1検査端子Ta0に、異なる電位の検査信号を出力する。検査装置200は、対になる第1検査端子Ta0に、互いに逆極性の電位の検査信号を出力することが好ましい。対になる第1検査端子Ta0とは、同じ第1接続スイッチSWCが接続されている2つの信号線Sのそれぞれに接続される2つの第1検査端子Ta0を指す。図5の例では、第1検査端子Ta1及び第1検査端子Ta2と、第1検査端子Ta7及び第1検査端子Ta8とが、対になる第1検査端子Ta0である。図5の例では、検査装置200は、第1検査端子Ta1及び第1検査端子Ta7にプラス極性の電位の検査信号を出力し、第1検査端子Ta2及び第1検査端子Ta8にマイナス極性の電位の検査信号を出力する。上述のように閉回路が形成されているため、対になる第1検査端子Ta0における検査信号同士の電位差により、第1検査端子Ta1及び第1検査端子Ta7から、接続線La1、第1検査スイッチSWA3、ビデオ線Va1、信号線S1、第1接続スイッチSWC1、信号線S2、ビデオ線Va2、第1検査スイッチSWA6、接続線La2、第1検査端子Ta2及び第1検査端子Ta8、の流れで、電流I1が流れる。すなわち、検査装置200は、第1領域R1の第1検査端子Ta0及び第3領域R3の第1検査端子Ta0の両方から、信号線Sに電流を供給する。検査装置200は、第1検査端子Ta同士との間の電位差を、例えば数十ボルトなど高く設定することで、高電圧の電流I1を流す。電流I1の電圧値は、少なくとも、ドライバIC110からの映像信号の電圧よりも高く設定される。なお、検査装置200は、所定時間経過毎に、第1検査端子Taに出力する検査信号の極性を入れ替えてもよい。これにより、所定時間毎に流す電流I1の方向を逆にすることができる。
図5に示すエージング処理においては、このようにして信号線S1及び信号線S2に電流I1を流すことにより、例えば信号線Sの亜断線箇所、すなわち局所的に線幅が細くなっている箇所があった場合に、その箇所を断線させることができる。出荷前に破断させておいて破断を検出することで、出荷後の断線を抑制して、信頼性を向上させることができる。なお、エージング処理において信号線Sが断線した場合、電流が流れなくなるため、検出部202及び処理部203によって電流や電圧が流れていないことを検出して、信号線Sが断線したかを検出することが可能となる。また例えば、エージング処理後の点灯検査などで信号線Sに点灯検査信号を出力した場合に、断線した箇所は色表示されないため、後述の点灯検査でそれを検出することで、信号線Sが断線したかを検出することもできる。このように、図5に示すエージング処理を行うと、信号線Sに亜断線箇所があるかを検出することができる。なお、図5に示すエージング処理においては、ビデオ線Vaの、第1検査スイッチSWAから接続回路MUまでの区間にも電流I1が流れる。従って、信号線Sに加え、ビデオ線Vaについても、亜断線箇所があるかを検出することができる。
検査装置200は、同様の処理を全ての信号線Sに対して行うことで、全ての信号線Sについてエージング処理を行う。例えば、検査装置200は、図5に示すように、第2検査端子Tb1及び第2検査端子Tb7から、接続線Lb1、第2検査スイッチSWC(n-5)、ビデオ線Vb、信号線Sn-5、第2接続スイッチSWDq、信号線Sn-4、ビデオ線Vb、第2検査スイッチSWB(n-4)、接続線Lb、第2検査端子Tb2及び第2検査端子Tb8、の流れで、電流I1を流す。
次に、点灯検査について説明する。図6は、点灯検査の一例を示す模式図である。点灯検査は、エージング処理の後に行われることが好ましい。図6に示すように、点灯検査の際には、検査装置200は、駆動回路204から、第1スイッチ端子TaAにゲート信号を出力するが、第1スイッチ端子TaBにはゲート信号を出力しない。従って、検査装置200と、第1検査端子Ta0と、接続線La0と、第1検査スイッチSWAと、ビデオ線Vaと、信号線Sとが、電気的に接続され、信号線S同士は電気的に非接続となる。検査装置200は、この状態で、駆動回路204から、第1領域R1の第1検査端子Ta0及び第3領域R3の第1検査端子Ta0に、点灯検査信号である電流I2を出力する。電流I2は、接続線La0と、第1検査スイッチSWAと、ビデオ線Vaと、信号線Sとを通って、信号線Sに接続される画素PXに出力される。画素PXは、この電流I2により点灯する。なお、電流I2は、所定の電位を有する電流であり、一定の固定電位であることが好ましい。電流I2の電圧値(電流値)は、映像信号の電圧値(電流値)と同等であり、エージング処理の検査信号の電圧値(電流値)より低い。なお、図6では、エージング処理で用いたものと同じ検査装置200を用いて点灯検査を行っているが、異なる検査装置を用いてもよい。
図6に示す点灯検査において、検査装置200は、同様の処理を全ての信号線Sに対して行うことで、全ての信号線Sについて点灯検査信号である電流I2を出力する。例えば、検査装置200は、図6に示すように、接続線Lb0と、第2検査スイッチSWBと、ビデオ線VBと、信号線Sとを通って、信号線Sに接続される画素PXにも、電流I2を出力する。点灯検査においては、例えば画素PXの点灯状態に基づいて、信号線Sが正常な状態であるか、すなわち断線していないかなどを、検査する。例えば、全ての画素PXに対して同電位の点灯検査信号を出力した場合、画面全体が同じ色になるが、同じ色にならない箇所があった場合、その箇所の信号線Sに異常があると判断する。
ここで、検査スイッチが複数ある場合、検査端子から遠い側の検査スイッチほど電流の流れる経路が長くなり、抵抗が積算されて大きくなる。そのため、検査端子から遠い側の検査スイッチほど、すなわち検査端子から遠い信号線Sほど、流れる電流が低くなって、信号線S毎に流れる電流が不均衡になるおそれがある。さらに、第1検査スイッチSWAと第2検査スイッチSWBとは、電流が流れる経路が異なるため、第1検査スイッチSWAと第2検査スイッチSWBとを有する場合、すなわち複数のドライバIC110を搭載する場合、信号線S毎の電流の偏りがさらに顕著になるおそれがある。このように信号線S毎に電流が偏った場合、エージング処理においては、例えば、亜断線している信号線Sを適切に断線できないおそれが生じる。また、点灯検査においては、例えば、実際には信号線Sが正常である場合でも、画素PXへの電流値が異なることで画素PXの色が変わってしまい、信号線Sに異常があると誤検出してしまうおそれもある。このように、信号線S毎に検査時の電流が不均衡になると、検査精度が低下する。それに対し、本実施形態に係る表示装置1は、第1検査スイッチSWAの両側に、すなわち第1領域R1と第3領域R3とに、第1検査端子Ta0を設け、第2検査スイッチSWBの両側に、すなわち第2領域R2と第3領域R3とに、第2検査端子Tb0を設けている。従って、第1検査スイッチSWAに対しては、第1領域R1と第3領域R3との両側から電流供給が可能となり、第2検査スイッチSWBに対しては、第2領域R2と第3領域R3との両側から電流供給が可能となる。そのため、第1検査スイッチSWAと第2検査スイッチSWBとに接続される信号線Sに対し、両側からの給電が可能となるため、電流値の低下が抑制され、さらに信号線S毎の電流の偏りを抑制することができる。従って、この表示装置1によると、検査精度の低下が抑制され、信頼性の低下を抑制することができる。
なお、本実施形態では、第3領域に、第1検査スイッチSWAに接続される第1検査端子Ta0と、第2検査スイッチSWBに接続される第2検査端子Tb0とが含まれていた。ただし、第3領域には、第1検査端子Ta0と第2検査端子Tb0との両方を含まなくてもよい。すなわち、第3領域において第2検査端子Tb0を設けなくてもよく、この場合、第3領域の第1検査端子Ta0が、接続線La0を介して第1検査スイッチSWAに接続されつつ、接続線Lb0を介して第2検査スイッチSWBにも接続される。このように、第3領域に設けられる検査端子は、第1検査スイッチSWA及び第2検査スイッチSWBの少なくとも一方に接続されればよい。
以上説明したように、本実施形態に係る表示装置1は、第1基板SUB1と、信号線S(配線)と、第1ドライバ端子Daと、第2ドライバ端子Dbと、第1周辺領域B1に設けられる複数の検査端子(第1検査端子Ta0及び第2検査端子Tb0)と、第1検査スイッチSWAと、第2検査スイッチSWBとを備える。第1基板SUB1は、複数の画素PXが設けられる表示領域A、及び表示領域Aよりも外側の周辺領域Bを有する。信号線Sは、表示領域Aに設けられて、画素PCに接続されて画素PXに映像信号を供給する。第1ドライバ端子Daは、表示領域Aの第3方向X1側の第1周辺領域B1に設けられ、信号線Sに接続されてドライバIC110a(第1ドライバIC)が接続可能な端子である。第2ドライバ端子Dbは、第1周辺領域B1において第1方向Y1に交差する方向(ここでは方向X)と並ぶ位置に設けられ、信号線Sに接続されてドライバIC110b(第2ドライバIC)が接続可能な端子である。第1検査スイッチSWAは、第1ドライバ端子Daに接続され、検査端子と信号線Sとの接続及び遮断を切り替え可能に構成される。第2検査スイッチSWBは、第2ドライバ端子Dbに接続され、検査端子と信号線Sとの接続及び遮断を切り替え可能に構成される。検査端子は、第1ドライバ端子Daの第2ドライバ端子Db側とは反対側の第1領域R1と、第2ドライバ端子Dbの第1ドライバ端子Da側とは反対側の第2領域R2と、第1ドライバ端子Daと第2ドライバ端子Dbとの間の第3領域R3と、に設けられる。
本実施形態に係る表示装置1は、第1領域R1と第2領域R2と第3領域R3とに、検査端子が設けられている。従って、信号線Sの検査時に、これらの検査端子からの両側給電が可能となり、信号線Sの電流値の不均衡を抑制することで、検査精度の低下が抑制され、信頼性の低下を抑制することができる。
また、第1領域R1に設けられる検査端子(第1検査端子Ta0)は、第1検査スイッチSWAに接続され、第2領域R2に設けられる検査端子(第2検査端子Tb0)は、第2検査スイッチSWBに接続され、第3領域に配置される検査端子は、第1検査スイッチSWA及び第2検査スイッチSWBの少なくとも一方に接続される。この表示装置1は、第1検査スイッチSWAの両側である第1領域R1と第3領域R3とに第1検査端子Ta0を設けて、第1検査スイッチSWAに両側から電流供給することが可能となる。同様に、この表示装置1は、第2検査スイッチSWBに両側から電流供給することが可能となる。従って、この表示装置1によると、信号線Sの電流値の不均衡を抑制することが可能となり、信頼性の低下を抑制することができる。
また、第3領域R3において、第1検査スイッチSWAに接続される第1検査端子Ta0と、第2検査スイッチSWBに接続される第2検査端子Tb0とが含まれる。この表示装置1は、第1検査スイッチSWA及び第2検査スイッチSWBに両側から電流供給することが可能となるため、信号線Sの電流値の不均衡を抑制して、信頼性の低下を抑制することができる。
また、第3領域R3において第1検査スイッチSWAに接続される第1検査端子Ta0と、第3領域R3において第2検査スイッチSWBに接続される第2検査端子Tb0とは、接続されている。この表示装置1は、第1検査端子Ta0と第2検査端子Tb0とを接続することで、第1検査スイッチSWAと第2検査スイッチSWBとの電圧の不均衡を抑制することが可能となり、信頼性の低下を抑制することができる。
また、表示装置1は、第1周辺領域B1に設けられて第1検査スイッチSWAに接続される第1スイッチ端子TaAと、第1周辺領域B1に設けられて第2検査スイッチSWBに接続される第2スイッチ端子TbAと、をさらに有する。第1検査スイッチSWAは、第1スイッチ端子TaAからのゲート信号により、第1検査端子Ta0と信号線Sとの接続及び遮断を切り替え、第2検査スイッチSWBは、第2スイッチ端子TbAからのゲート信号により、第2検査端子Tb0と信号線Sとの接続及び遮断を切り替える。この表示装置1は、第1検査スイッチSWAと第2検査スイッチSWBとで、信号線Sと検査端子とを接続することで、信号線Sの検査を好適に行うことができる。
第1検査スイッチSWA及び第2検査スイッチSWBは、第1周辺領域B1に設けられる。第1検査スイッチSWA及び第2検査スイッチSWBを第1ドライバ端子Da、第2ドライバ端子Db側に設けることで、信号線Sの検査を好適に行うことができる。
表示装置1は、さらに、接続スイッチ(第1接続スイッチSWC及び第2接続スイッチSWD)を有する。接続スイッチは、第2周辺領域B2に設けられ、複数の信号線S同士の接続と遮断とを切り替え可能に構成される。この表示装置1は、信号線S同士を接続可能な接続スイッチを有することで、エージング処理を好適に実施することができる。
(変形例)
次に、変形例について説明する。上記で説明した実施形態に係る表示装置1は、ドライバIC110が配線基板101に搭載されたCOF実装であった。ただし、変形例に係る表示装置1Aに示すように、ドライバIC110は、COF実装であることに限られず、第1基板SUB1上に設けられたもの、すなわちCOG(Chip on Grlass)実装されたものであってもよい。以下、変形例に係る表示装置1Aを説明するが、実施形態に係る表示装置1と構成が共通する箇所は説明を省略する。
次に、変形例について説明する。上記で説明した実施形態に係る表示装置1は、ドライバIC110が配線基板101に搭載されたCOF実装であった。ただし、変形例に係る表示装置1Aに示すように、ドライバIC110は、COF実装であることに限られず、第1基板SUB1上に設けられたもの、すなわちCOG(Chip on Grlass)実装されたものであってもよい。以下、変形例に係る表示装置1Aを説明するが、実施形態に係る表示装置1と構成が共通する箇所は説明を省略する。
図7は、変形例に係る表示装置を模式的に示す平面図である。図7に示すように、変形例に係る表示装置1Aは、第1周辺領域B1の外側周辺領域B1bに、ドライバIC110Aaと、ドライバIC110Abと、配線基板102aと、配線基板102bとが設けられている。また、外側周辺領域B1bには、検査端子Tと、第1ドライバ端子Daと、第2ドライバ端子Dbと、第1入力端子Eaと、第2入力端子Ebと、第1配線端子Faと、第2配線端子Fbとが設けられる。
第1配線端子Faは、複数設けられ、配線基板102aに接続される。第1入力端子Eaは、複数設けられ、第1配線端子FaとドライバIC110Aaとに接続される。第1ドライバ端子Daは、ドライバIC110Aaに接続される。配線基板102aからの信号は、第1配線端子Fa及び第1入力端子Eaを介してドライバIC110Aaに入力される。ドライバIC110Aaは、配線基板102aからの信号に基づき映像信号を生成し、映像信号は、第1ドライバ端子Daを介して信号線Sに出力される。
第2配線端子Fbは、複数設けられ、配線基板102bに接続される。第2入力端子Ebは、複数設けられ、第2配線端子FbとドライバIC110Abとに接続される。第2ドライバ端子Dbは、ドライバIC110Abに接続される。配線基板102bからの信号は、第2配線端子Fb及び第2入力端子Ebを介してドライバIC110Abに入力される。ドライバIC110Abは、配線基板102bからの信号に基づき映像信号を生成し、映像信号は、第2ドライバ端子Dbを介して信号線Sに出力される。
図8は、変形例に係る表示装置の構成の模式的な回路図である。図8に示すように、変形例に係る表示装置1Aの、信号線Sを検査するための回路構成は、図4に示す実施形態の回路構成と同様である。ただし、図8に示すように、ドライバIC110Aaと、ドライバIC110Abとは、外側周辺領域B1b内に設けられた配線Lxを介して、接続されることが好ましい。配線Lxは、第3領域R3に設けられた第1検査端子Ta0及び第2検査端子Tb0に接触しないように、外側周辺領域B1b内を延在している。例えば、配線Lxは、第3領域R3に設けられた第1検査端子Ta0及び第2検査端子Tb0よりも、第1方向Y1側を延在していることが好ましい。このように配線Lxを介してドライバIC110Aa、110Abを接続することで、表示装置1とドライバICとの間のノイズ干渉などを抑制することができる。ただし、ドライバIC110Aaと、ドライバIC110Abとは、接続されていなくてもよい。
図9は、別の変形例に係る表示装置を模式的に示す平面図である。図7においては、第1検査回路C1a及び第2検査回路C1bが、すなわち第1検査スイッチSWA及び第2検査スイッチSWBが、図1の実施形態と同様に、内側周辺領域B1aに設けられていた。ただし、COG実装においては、図9に示すように、第1検査回路C1a及び第2検査回路C1bを、第1検査スイッチSWA及び第2検査スイッチSWBを、外側周辺領域B1bに配置してもよい。この場合、第1検査回路C1aは、すなわち第1検査スイッチSWAは、ドライバIC110AaのZ方向における下方に設けられることが好ましい。同様に、第2検査回路C1bは、すなわち第2検査スイッチSWBは、ドライバIC110AbのZ方向における下方に設けられることが好ましい。このように配置することで、第1検査スイッチSWA及び第2検査スイッチSWBを外側周辺領域B1bに配置した場合でも、ドライバIC110Aa、110Abによって第1検査スイッチSWA及び第2検査スイッチSWBが覆われて、第1検査スイッチSWA及び第2検査スイッチSWBが露出することを抑制することができる。なお、Z方向における下方とは、Z方向において第1基板SUB1と第2基板SUB2が重畳している場合における第1基板SUB1側である。
また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
1 表示装置
110a、110b ドライバIC
A 表示領域
B 周辺領域
B1 第1周辺領域
B1a 内側周辺領域
B1b 外側周辺領域
Da 第1ドライバ端子
Db 第2ドライバ端子
PX 画素
R1 第1領域
R2 第2領域
R3 第3領域
S 信号線(配線)
SUB1 第1基板
SUB2 第2基板
SWA 第1検査スイッチ
SWB 第2検査スイッチ
SWC 第1接続スイッチ
SWD 第2接続スイッチ
Ta0 第1検査端子(検査端子)
Tb0 第2検査端子(検査端子)
Y1 第1方向
110a、110b ドライバIC
A 表示領域
B 周辺領域
B1 第1周辺領域
B1a 内側周辺領域
B1b 外側周辺領域
Da 第1ドライバ端子
Db 第2ドライバ端子
PX 画素
R1 第1領域
R2 第2領域
R3 第3領域
S 信号線(配線)
SUB1 第1基板
SUB2 第2基板
SWA 第1検査スイッチ
SWB 第2検査スイッチ
SWC 第1接続スイッチ
SWD 第2接続スイッチ
Ta0 第1検査端子(検査端子)
Tb0 第2検査端子(検査端子)
Y1 第1方向
Claims (7)
- 複数の画素が設けられる表示領域、及び前記表示領域よりも外側の周辺領域を有する第1基板と、
前記表示領域に設けられて、前記画素に接続されて前記画素に信号を供給する配線と、
前記表示領域の第1方向側の前記周辺領域である第1周辺領域に設けられ、前記配線に接続されて第1ドライバICが接続可能な第1ドライバ端子と、
前記第1周辺領域において前記第1方向に交差する方向に前記第1ドライバ端子と並ぶ位置に設けられ、前記配線に接続されて第2ドライバICが接続可能な第2ドライバ端子と、
前記第1周辺領域に設けられる複数の検査端子と、
前記第1ドライバ端子に接続され、前記検査端子と前記配線との接続及び遮断を切り替え可能に構成される第1検査スイッチと、
前記第2ドライバ端子に接続され、前記検査端子と前記配線との接続及び遮断を切り替え可能に構成される第2検査スイッチと、
を備え、
前記検査端子は、前記第1ドライバ端子の前記第2ドライバ端子側とは反対側の第1領域と、前記第2ドライバ端子の前記第1ドライバ端子側とは反対側の第2領域と、前記第1ドライバ端子と前記第2ドライバ端子との間の第3領域と、に設けられる、
表示装置。 - 前記第1領域に設けられる前記検査端子は、前記第1検査スイッチに接続され、
前記第2領域に設けられる前記検査端子は、前記第2検査スイッチに接続され、
前記第3領域に配置される前記検査端子は、前記第1検査スイッチ及び前記第2検査スイッチの少なくとも一方に接続される、請求項1に記載の表示装置。 - 前記第3領域において、前記第1検査スイッチに接続される前記検査端子と、前記第2検査スイッチに接続される前記検査端子とが含まれる、請求項2に記載の表示装置。
- 前記第3領域において前記第1検査スイッチに接続される前記検査端子と、前記第3領域において前記第2検査スイッチに接続される前記検査端子とは、接続されている、請求項3に記載の表示装置。
- 前記第1周辺領域に設けられて前記第1検査スイッチに接続される第1スイッチ端子と、前記第1周辺領域に設けられて前記第2検査スイッチに接続される第2スイッチ端子と、をさらに有し、
前記第1検査スイッチは、前記第1スイッチ端子からの信号により、前記検査端子と前記配線との接続及び遮断を切り替え、前記第2検査スイッチは、前記第2スイッチ端子からの信号により、前記検査端子と前記配線との接続及び遮断を切り替える、請求項1から請求項4のいずれか1項に記載の表示装置。 - 前記第1検査スイッチ及び前記第2検査スイッチは、前記第1周辺領域に設けられる、請求項1から請求項5のいずれか1項に記載の表示装置。
- 前記表示領域の前記第1方向と反対方向側の前記周辺領域である第2周辺領域に設けられ、複数の前記配線同士の接続と遮断とを切り替え可能に構成される接続スイッチを更に有する、請求項6に記載の表示装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019057256A JP7269055B2 (ja) | 2019-03-25 | 2019-03-25 | 表示装置 |
PCT/JP2020/002369 WO2020195074A1 (ja) | 2019-03-25 | 2020-01-23 | 表示装置 |
CN202080022810.0A CN113614817B (zh) | 2019-03-25 | 2020-01-23 | 显示装置 |
DE112020000928.9T DE112020000928B4 (de) | 2019-03-25 | 2020-01-23 | Anzeigevorrichtung |
US17/479,206 US11966132B2 (en) | 2019-03-25 | 2021-09-20 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019057256A JP7269055B2 (ja) | 2019-03-25 | 2019-03-25 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020160183A JP2020160183A (ja) | 2020-10-01 |
JP7269055B2 true JP7269055B2 (ja) | 2023-05-08 |
Family
ID=72611784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019057256A Active JP7269055B2 (ja) | 2019-03-25 | 2019-03-25 | 表示装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11966132B2 (ja) |
JP (1) | JP7269055B2 (ja) |
CN (1) | CN113614817B (ja) |
DE (1) | DE112020000928B4 (ja) |
WO (1) | WO2020195074A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7076991B2 (ja) * | 2017-12-04 | 2022-05-30 | 株式会社ジャパンディスプレイ | 表示装置 |
KR20200053716A (ko) * | 2018-11-08 | 2020-05-19 | 삼성디스플레이 주식회사 | 표시 장치 |
CN114967251B (zh) * | 2021-02-20 | 2023-12-12 | 福州京东方光电科技有限公司 | 显示基板及其补偿方法、显示装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005062354A (ja) | 2003-08-08 | 2005-03-10 | Seiko Epson Corp | 電気光学パネル、電気光学装置、及び電子機器 |
JP2005084535A (ja) | 2003-09-10 | 2005-03-31 | Sharp Corp | 表示装置 |
JP2010286617A (ja) | 2009-06-10 | 2010-12-24 | Hitachi Displays Ltd | 液晶表示装置 |
JP2011197377A (ja) | 2010-03-19 | 2011-10-06 | Sony Corp | 表示装置及び表示装置の接続状況検査方法 |
JP2013182128A (ja) | 2012-03-01 | 2013-09-12 | Sharp Corp | 表示装置 |
US20140139509A1 (en) | 2012-11-19 | 2014-05-22 | Samsung Display Co., Ltd. | Pad areas, display panels having the same, and flat panel display devices |
JP2018018006A (ja) | 2016-07-29 | 2018-02-01 | 株式会社ジャパンディスプレイ | 表示装置 |
US20190064239A1 (en) | 2017-08-28 | 2019-02-28 | Samsung Display Co., Ltd. | Display device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3297335B2 (ja) * | 1997-01-06 | 2002-07-02 | アルプス電気株式会社 | 液晶表示装置 |
JP3606138B2 (ja) * | 1999-11-05 | 2005-01-05 | セイコーエプソン株式会社 | ドライバic、電気光学装置及び電子機器 |
JP2007293074A (ja) * | 2006-04-26 | 2007-11-08 | Epson Imaging Devices Corp | 液晶表示装置及びその液晶表示装置を使用したカーナビゲーション装置 |
JP2010243524A (ja) | 2009-04-01 | 2010-10-28 | Sony Corp | 電気光学装置 |
JP2013058428A (ja) * | 2011-09-09 | 2013-03-28 | Japan Display East Co Ltd | コネクタ接続検査回路、表示装置、コネクタ接続検査方法及び表示装置の製造方法 |
JP2017224095A (ja) * | 2016-06-14 | 2017-12-21 | 株式会社ジャパンディスプレイ | 表示装置 |
-
2019
- 2019-03-25 JP JP2019057256A patent/JP7269055B2/ja active Active
-
2020
- 2020-01-23 WO PCT/JP2020/002369 patent/WO2020195074A1/ja active Application Filing
- 2020-01-23 CN CN202080022810.0A patent/CN113614817B/zh active Active
- 2020-01-23 DE DE112020000928.9T patent/DE112020000928B4/de active Active
-
2021
- 2021-09-20 US US17/479,206 patent/US11966132B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005062354A (ja) | 2003-08-08 | 2005-03-10 | Seiko Epson Corp | 電気光学パネル、電気光学装置、及び電子機器 |
JP2005084535A (ja) | 2003-09-10 | 2005-03-31 | Sharp Corp | 表示装置 |
JP2010286617A (ja) | 2009-06-10 | 2010-12-24 | Hitachi Displays Ltd | 液晶表示装置 |
JP2011197377A (ja) | 2010-03-19 | 2011-10-06 | Sony Corp | 表示装置及び表示装置の接続状況検査方法 |
JP2013182128A (ja) | 2012-03-01 | 2013-09-12 | Sharp Corp | 表示装置 |
US20140139509A1 (en) | 2012-11-19 | 2014-05-22 | Samsung Display Co., Ltd. | Pad areas, display panels having the same, and flat panel display devices |
JP2018018006A (ja) | 2016-07-29 | 2018-02-01 | 株式会社ジャパンディスプレイ | 表示装置 |
US20190064239A1 (en) | 2017-08-28 | 2019-02-28 | Samsung Display Co., Ltd. | Display device |
Also Published As
Publication number | Publication date |
---|---|
JP2020160183A (ja) | 2020-10-01 |
CN113614817B (zh) | 2023-05-12 |
DE112020000928T5 (de) | 2021-11-25 |
WO2020195074A1 (ja) | 2020-10-01 |
DE112020000928B4 (de) | 2024-07-25 |
US20220004067A1 (en) | 2022-01-06 |
US11966132B2 (en) | 2024-04-23 |
CN113614817A (zh) | 2021-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2020195074A1 (ja) | 表示装置 | |
KR102523051B1 (ko) | 표시 장치 | |
RU2453881C1 (ru) | Подложка с активной матрицей, устройство отображения, способ проверки подложки с активной матрицей и способ проверки устройства отображения | |
US7038484B2 (en) | Display device | |
US9859496B2 (en) | Organic light-emitting diode display device having an extension line crossing second signal lines | |
JP5709457B2 (ja) | 液晶表示装置および液晶表示装置の検査方法 | |
JP2008009246A (ja) | 表示装置 | |
JP2008171000A (ja) | 表示パネル、その検査方法、及びその製造方法 | |
JP2006053555A (ja) | アレイ基板、これを有する母基板、及び液晶表示装置 | |
JP2020012869A (ja) | 表示装置及び表示装置の基板 | |
US11538430B2 (en) | Display device and inspection method therefor | |
JP6806933B2 (ja) | インセル型タッチパネル用試験回路 | |
JP2004341216A (ja) | 電気光学装置用基板及びその製造方法、並びに該電気光学装置用基板を備えた電気光学装置及び電子機器 | |
JP2008015368A (ja) | 表示装置 | |
JP2005274932A (ja) | 電気光学装置および電子機器 | |
JP7217650B2 (ja) | 表示装置 | |
JP7149209B2 (ja) | 表示装置及び検査方法 | |
WO2020195076A1 (ja) | 表示装置及び検査方法 | |
US20230074276A1 (en) | Electro-optical device and electronic apparatus | |
JP2007293054A (ja) | 平面表示装置 | |
KR20050053407A (ko) | 액정표시장치용 어레이기판 | |
JP2006267787A (ja) | 表示用パネル及びその製造方法 | |
KR20140002965A (ko) | 전기영동 표시장치의 검사장치 및 그 방법 | |
JP2019174773A (ja) | 表示パネル | |
JP2002311405A (ja) | 液晶パネルの検査法及び検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230421 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7269055 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |