JP7253846B2 - 距離画像センサ及び距離画像撮像装置 - Google Patents

Description

本発明は、距離画像センサ及び距離画像撮像装置に関する。

従来から、光の速度が既知であることを利用し、空間（測定空間）における光の飛行時間に基づいて測定器と対象物との距離を測定する、タイム・オブ・フライト（Ｔｉｍｅ ｏｆ Ｆｌｉｇｈｔ、以下「ＴＯＦ」という）方式の距離画像センサが実現されている。ＴＯＦ方式の距離画像センサでは、測定対象に光（例えば、近赤外光など）パルスを照射し、光パルスを照射した時間と、測定空間における対象物によって反射した光パルス（反射光）が戻ってくる時間との差、つまり、測定器と対象物との間における光の飛行時間に基づいて、測定器と対象物との距離を測定している。

このとき、測定空間の環境における背景光が明るい場合、あるいは対象物との距離が近い場合、または対象物の表面の反射係数が大きい場合など、距離画像センサに入力される反射光の光量が増加する。
ＴＯＦ方式の距離画像センサは、光電変換素子が反射光の光量を電荷に変換し、ＡＤ変換器により上記電荷の電荷量に対応したアナログ電圧をデジタル電圧に変換している。

しかし、背景光の強度あるいは対象物からの反射光の強度が大きい場合に、電荷量に対応した電圧が、ＡＤ変換器（ＡＤコンバータ）の入力されるアナログ電圧をデジタル値に変換可能な電圧範囲であるレンジ（以下、単に入力レンジ）の上限値を超える場合がある。
このとき。上限値以上のアナログ電圧が入力されると、上限値に対応するデジタル電圧にクリッピング（制限）され、精度良く上記時間差を測定することができない。
上述した理由により、時間差から求める距離の測定精度が低下し、背景光が大きい場合や反射光の強度が大きい場合など、測定精度の高い距離測定が行えない。

一方、ＡＤコンバータに入力される電圧が、ＡＤコンバータの入力レンジを超えてしまう場合、この入力レンジに対応させて、前段の回路からＡＤコンバータに出力される電圧のレンジ（出力レンジ）を調整する手法がある（例えば、特許文献１及び特許文献２参照）。
したがって、特許文献１及び特許文献２の手法を、ＴＯＦ方式の距離画像センサに用いることにより、上限値以上の反射光によるアナログ電圧が入力されても、上限値に対応するデジタル電圧にクリッピング（制限）されず、精度良く上記時間差を測定することができる（例えば、特許文献１参照）。

特開２０１７－１０８２０４号公報 特開２０１１－２４２２３２号公報

上述したように、特許文献１及び特許文献２は、ＡＤコンバータに供給される電圧の出力レンジを、ＡＤコンバータの入力レンジに対応して変換している。
しかしながら、特許文献１は、ＡＤ変換する入力電圧を検出して、ＡＤコンバータの入力レンジに対応させるため、上記入力電圧から所定の基準電圧を減算し、この減算後の電圧を、ＡＤコンバータに対して供給している。
また、特許文献２は、ＡＤ変換する入力電圧がＡＤコンバータの入力レンジに対応するように、ＡＤコンバータの前段にアンプ回路を設けて、このアンプ回路のゲイン及びオフセットの調整を行なっている。

特許文献１及び特許文献２は、ＡＤコンバータの入力レンジに対応するように、ＡＤコンバータに供給される入力電圧の出力レンジを調整するため、ＡＤコンバータの前段に所定のアンプ回路などを設けている。
このため、特許文献１及び特許文献２は、ＡＤ変換を行なうＡＤコンバータに加えて、入力レンジを調整するアンプ回路などの余分な回路を設けることで、回路規模が大きくなってしまう。

特に、ＴＯＦ方式の距離画像センサは、格子状に配列された画素回路の列毎に、電荷量に応じた電圧のＡＤ変換を行なうため、高速にＡＤ変換を行なうため、列数に応じたＡＤコンバータが設けられている。
このため、上述した特許文献１及び特許文献２のＡＤコンバータを使用した場合、距離画像センサのＡＤ変換を行なう回路規模が増大し、距離画像センサが大型化（チップ面積が増大）することで、製造コストが上昇してしまう。

上述の課題を鑑み、入力電圧のレンジがＡＤコンバータの入力レンジを超えても、ＡＤコンバータの前段に入力電圧のレンジを変更する回路を設ける必要がなく、入力電圧のＡＤ変換の分解能を保ったまま、入力電圧を精度良くＡＤ変換することができる距離画像センサ及び距離画像撮像装置を提供することを目的とする。

本発明の距離画像センサは、所定の光源から測定対象の空間である測定空間に対して照射される照射光が、前記測定空間における対象物において反射した反射光と、前記測定空間の環境における背景光とを受光し、受光した前記反射光及び前記背景光に応じた電荷を発生する光電変換素子と、フレーム周期において前記照射光が照射された際に前記電荷を蓄積する電荷蓄積部とを具備し、前記照射光の照射に同期して前記電荷を前記電荷蓄積部に蓄積する画素回路を有する受光画素部と、ＡＤコンバータと、演算処理部と、を有し、前記電荷蓄積部に蓄積された電荷量に応じた入力電圧を、前記フレーム周期毎にＡＤ変換する際、前記入力電圧が前記ＡＤコンバータの入力レンジに含まれない場合に前記演算処理部により当該入力レンジの電圧範囲を所定のシフト電圧分シフトさせることによって当該入力レンジを当該入力電圧に対応して調整するＡＤ変換回路とを備える。

本発明の距離画像センサは、前記シフト電圧に対応して前記ＡＤ変換回路の入力レンジの電圧範囲を制御する基準電圧を生成する基準電圧生成部をさらに有し、前記演算処理部が、前記入力電圧が前記ＡＤコンバータの前記入力レンジの上限値以上である場合、当該入力レンジの電圧範囲をシフトさせる前記シフト電圧を求め、当該シフト電圧を前記基準電圧生成部に供給し、前記基準電圧生成部が、前記演算処理部から供給される前記シフト電圧に対応して前記基準電圧を生成し、当該基準電圧を前記ＡＤコンバータに供給し、前記ＡＤコンバータが、前記基準電圧生成部から供給される前記基準電圧により、前記入力レンジの電圧範囲を調整する。

本発明の距離画像センサは、前記演算処理部が、前記入力電圧が前記入力レンジの前記電圧範囲の上限を超えた場合、予め設定したシフト電圧分、現時点より高い電圧側にシフトさせ、前記入力電圧が前記入力レンジの前記電圧範囲の下限未満の場合、予め設定したシフト電圧分、現時点より低い電圧側にシフトさせる。

本発明の距離画像センサは、前記照射光が所定の周期で照射される同一のパルス幅の光パルスであり、前記受光画素部が二次元の格子状に配列した前記画素回路を備え、前記ＡＤ変換回路が前記格子状の前記配列の列毎に設けられていることを特徴とする。

本発明の距離画像センサは、蓄積駆動信号を出力する画素駆動回路がさらに備えられており、前記電荷蓄積部が、複数の振分電荷蓄積部を有しており、前記画素駆動回路が、前記光パルスの照射に同期して、前記蓄積駆動信号として前記周期において、振分蓄積駆動信号を前記振分電荷蓄積部に対して順次出力し、前記距離画像センサと前記対象物との距離を求めるため、前記反射光の期間における受光量により前記光電変換素子が発生する電荷の各々を、前記振分電荷蓄積部それぞれに振り分けて蓄積する。

本発明の距離画像センサは、前記演算処理部が、背景光による電荷が蓄積される前記電荷蓄積部における電荷の電荷量に応じた電圧に対応させて、前記入力レンジの前記電圧範囲をシフトさせる。

本発明の距離画像センサは、前記格子状の配列における各々の前記画素回路の前記電荷蓄積部の列単位に前記ＡＤコンバータが備えられており、前記演算処理部が、前記振分電荷蓄積部の前記列毎に独立して、前記ＡＤコンバータの各々の前記入力レンジの調整を行なう。

本発明の距離画像センサは、前記演算処理部が、ＡＤコンバータが前記入力電圧のＡＤ変換する際に用いる前記入力レンジの前記シフト電圧の生成を、前記格子状の配列における列単位に直前の前記フレーム周期における前記入力電圧のＡＤ変換の結果に対応して行なう。

本発明の距離画像センサは、前記演算処理部が、前記ＡＤ変換回路が前記入力電圧のＡＤ変換する際に用いる前記入力レンジの前記シフト電圧の生成を、前記格子状の配列の列に配置された前記画素回路毎に、直前の前記フレーム周期における当該画素回路毎の前記入力電圧のＡＤ変換の結果に対応して行なう。

本発明の距離画像センサは、外部装置から供給されるシフト制御信号により、前記所定のシフト電圧分のシフトが行なわれる。

本発明の距離画像撮像装置は、上記いずれかの距離画像センサと、測定対象の空間である測定空間に対して照射光を照射する光源部と、予め定めた固定の電荷振り分け回数で振り分けられて、前記電荷蓄積部における複数の振分電荷蓄積部のそれぞれに積算された前記電荷の量である電荷量と、前記ＡＤ変換回路における前記入力レンジをシフトした電圧とに基づいて、前記距離画像センサと、前記測定空間に存在する前記対象物との間の距離を求める距離画像処理部とを備える。

本発明の距離画像撮像装置は、前記距離画像処理部が、前記電荷の量である電荷量に対応した電圧がＡＤ変換された変換電圧に対して、前記入力レンジをシフトしたシフト電圧を加算して、加算結果により、前記距離画像センサと、前記測定空間に存在する前記対象物との間の距離を算出する。

本発明は、距離画像センサに入力される背景光あるいは反射光の強度が高くなり、入力電圧のレンジがＡＤコンバータの入力レンジを超えても、このＡＤコンバータの入力レンジを入力電圧のレンジに合わせる構成としているため、ＡＤコンバータの前段に入力電圧のレンジを変更する回路を設けず、入力電圧のＡＤ変換の分解能を保ったまま、入力電圧を精度良くＡＤ変換することができる距離画像センサ及び距離画像撮像装置を提供する。

本発明の実施形態の距離画像撮像装置の概略構成を示したブロック図である。 本発明の実施形態の距離画像撮像装置１に用いられる距離画像センサの概略構成例を示したブロック図である。 本発明の実施形態の距離画像撮像装置１に用いられる撮像素子（距離画像センサ３２）の受光画素部３２０内に配置された画素回路３２１の構成の一例を示した回路図である。 本発明の実施形態の距離画像撮像装置１に用いられる撮像素子（距離画像センサ３２）の受光画素部３２０内に配置された画素回路３２１を駆動するタイミングを示したタイミングチャートである。 実施形態における画素信号処理回路から供給される入力電圧をＡＤ変換するＡＤ変換回路の構成例を示す概念図である。 本実施形態による列ＡＤ変換部３２９ｊにおける列ＡＤ変換回路の構成例を示すブロック図である。 ＡＤコンバータにおける入力レンジをシフトさせる処理を説明する図である。 ＡＤコンバータにおける入力レンジをシフトさせる処理を説明する図である。 ＡＤコンバータにおける入力レンジをシフトさせる処理を説明する図である。 列変換回路のＡＤ変換及び入力レンジのシフトの動作例を示すフローチャートである。 図６に示すＡＤコンバータの入力レンジをシフトする処理を説明する概念図である。 図６に示すＡＤコンバータの入力レンジをシフトする処理を説明する概念図である。 フレーム周期における蓄積周期数を増加することによる距離分解能の向上の効果を説明する図である。 本発明の第２の実施形態の距離画像撮像装置の概略構成を示したブロック図である。 第２の実施形態における列ＡＤ変換回路３２９ｊ（ＣＳ１）’の構成例を示している。

以下、本発明の実施形態について、図面を参照して説明する。図１は、本実施形態の距離画像撮像装置の概略構成を示したブロック図である。なお、図１には、距離画像撮像装置１において距離を測定する被写体である被写体Ｓも併せて示している。
図１に示した構成の距離画像撮像装置１は、光源部２と、受光部３と、距離画像処理部４とからなる。

光源部２は、距離画像処理部４からの制御に従って、距離画像撮像装置１において距離を測定する対象の被写体Ｓが存在する空間に、所定の周期で断続的な光パルスＰＯを照射する。光源部２は、例えば、垂直共振器面発光レーザー（ＶＣＳＥＬ：Ｖｅｒｔｉｃａｌ
Ｃａｖｉｔｙ Ｓｕｒｆａｃｅ Ｅｍｉｔｔｉｎｇ Ｌａｓｅｒ）などの面発光型の半導体レーザーモジュールである。

光源装置２１は、例えば、被写体Ｓに照射する光パルスＰＯとなる近赤外の波長帯域（例えば、波長が８５０ｎｍ～９４０ｎｍの波長帯域）のレーザー光を発光する光源である。光源装置２１は、例えば、半導体レーザー発光素子である。光源装置２１は、タイミング制御部４１からの制御に応じて、パルス状のレーザー光（光パルスＰＯ）を発光する。

拡散板２２は、光源装置２１が発光した近赤外の波長帯域のレーザー光を、被写体Ｓのある測定空間Ｐに照射する所定の断面積の大きさに拡散する光学部品である。拡散板２２が拡散したパルス状のレーザー光が、光パルスＰＯとして光源部２から出射されて、測定空間Ｐの被写体Ｓに照射される。

受光部３は、距離画像撮像装置１において距離を測定する対象の被写体Ｓによって反射された光パルスＰＯの反射光ＲＬを受光し、受光した反射光ＲＬに応じた画素信号を出力する。

レンズ３１は、入射した反射光ＲＬを距離画像センサ３２に導く光学レンズである。レンズ３１は、入射した反射光ＲＬを距離画像センサ３２側に出射して、距離画像センサ３２の受光領域に備えた画素に受光（入射）させる。

距離画像センサ３２は、距離画像撮像装置１に用いられる撮像素子である。距離画像センサ３２は、二次元の受光領域に複数の画素を備え、それぞれの画素の中に、１つの光電変換素子と、この１つの光電変換素子に対応する複数の電荷蓄積部と、それぞれの電荷蓄積部に電荷を振り分ける構成要素とが設けられた振り分け構成の撮像素子である。距離画像センサ３２は、タイミング制御部４１からの制御に応じて、画素を構成する光電変換素子が発生した電荷をそれぞれの電荷蓄積部に振り分け、それぞれの電荷蓄積部に振り分けられた電荷量に応じた画素信号を出力する。

なお、距離画像センサ３２では、複数の画素が二次元の格子状（行列状）に配置されており、それぞれの画素の対応する１フレーム分の画素信号を出力する。

距離画像処理部４は、距離画像撮像装置１の全体を制御する制御部であり、かつ距離画像撮像装置１において測定する被写体Ｓとの間の距離を演算する演算部でもある。この距離画像処理部４は、タイミング制御部４１と距離演算部４２とを備えている。

タイミング制御部４１は、光源部２が被写体Ｓに光パルスＰＯを照射するタイミングや、受光部３に備えた距離画像センサ３２が反射光ＲＬを受光するタイミングなどを制御する。

距離演算部４２は、距離画像センサ３２から出力された画素信号に基づいて、距離画像撮像装置１と被写体Ｓとの間の距離を演算した距離情報を出力する。

このような構成によって、距離画像撮像装置１では、光源部２が被写体Ｓに照射した近赤外の波長帯域の光パルスＰＯが被写体Ｓによって反射された反射光ＲＬを受光部３が受光し、距離画像処理部４が、被写体Ｓとの距離を測定した距離情報を出力する。

なお、図１においては、距離画像処理部４を内部に備えた構成の距離画像撮像装置１を示しているが、距離画像処理部４は、距離画像撮像装置１の外部に備える構成要素であってもよい。

次に、距離画像撮像装置１において撮像素子として用いられる距離画像センサ３２の構成について説明する。図２は、本発明の実施形態の距離画像撮像装置１に用いられる撮像素子（距離画像センサ３２）の概略構成を示したブロック図である。図２において、距離画像センサ３２は、複数の画素回路３２１が配置された受光領域３２０と、制御回路３２２と、垂直走査回路３２３と、水平走査回路３２４と、画素信号処理回路３２５と、画素駆動回路３２６とを備えている。なお、図２に示した距離画像センサ３２では、複数の画素回路３２１が、８行８列に二次元の格子状に配置された受光領域３２０の一例を示している。

制御回路３２２は、垂直走査回路３２３、水平走査回路３２４、画素信号処理回路３２５及び画素駆動回路３２６などの距離画像センサ３２に備えた構成要素を制御する。制御回路３２２は、例えば、距離画像撮像装置１に備えた距離画像処理部４（より具体的には、タイミング制御部４１）からの制御に応じて、距離画像センサ３２に備えた構成要素の動作を制御する。なお、制御回路３２２による距離画像センサ３２に備えた構成要素の制御は、例えば、距離画像処理部４（より具体的には、タイミング制御部４１）が直接行う構成であってもよい。この場合、距離画像センサ３２は、制御回路３２２を備えない構成であってもよい。

画素駆動回路３２６は、格子状に配列した画素回路３２１が備える光電変換素子（後述する光電変換素子ＰＤ）が発生した電荷を、画素回路３２１が備えた複数の電荷蓄積部（後述する電荷蓄積部ＣＳ１、ＣＳ２及びＣＳ３）に振り分けて蓄積させる蓄積駆動信号（後述する蓄積駆動信号ＴＸ１、ＴＸ２、ＴＸ３及びリセット駆動信号ＲＳＴＤ）を、受光画素部３２０内に格子状に配置された画素回路３２１の列単位に出力する。
垂直走査回路３２３は、制御回路３２２からの制御に応じて、受光画素部３２０内に配置された画素回路３２１の各々を制御し、画素回路３２１それぞれから、入射した光を光電変換した電荷量に応じた電圧の信号（以下、「電圧信号」という）を対応する垂直信号線３２７に出力させる（読み出させる）駆動回路である。垂直走査回路３２３は、画素回路３２１を駆動（制御）して読み出すための制御信号（後述する選択駆動信号ＳＥＬ１、ＳＥＬ２、ＳＥＬ３）を、受光画素部３２０内に格子状に配置された画素回路３２１の行単位に出力する。
これにより、画素回路３２１においてそれぞれの電荷蓄積部に振り分けられた電荷量に応じた電圧信号が、受光画素部３２０の行ごとに対応する垂直信号線３２７の各々に読み出され、画素信号処理回路３２５に出力される。

受光画素部３２０において、画素回路３２１は、光源部２が被写体Ｓに照射した光パルスＰＯが被写体Ｓによって反射された反射光ＲＬを受光し、受光した反射光ＲＬの光量（受光量）に応じた電荷を発生させる。それぞれの画素回路３２１において、画素駆動回路３２６は、蓄積駆動信号を出力することにより、複数備えたいずれかの電荷蓄積部に、受光した反射光ＲＬの光量（受光量）に応じた電荷を振り分けて蓄積させる。そして、画素回路３２１において、垂直走査回路３２３は、読出駆動信号を出力することにより、それぞれの電荷蓄積部に振り分けられて蓄積された電荷の電荷量に応じた大きさの電圧信号を、対応する垂直信号線３２７に出力する。なお、画素回路３２１の構成と駆動（制御）方法とに関する詳細な説明は、後述する。

画素信号処理回路３２５は、垂直走査回路３２３からの制御に応じて、それぞれの列の画素回路３２１から、対応する垂直信号線３２７に出力された電圧信号に対して、予め定めた信号処理を行う信号処理回路である。予め定めた信号処理としては、例えば、相関二重サンプリング（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ：ＣＤＳ）によって電圧信号に含まれるノイズを抑圧するノイズ抑圧処理などがある。
ＡＤ変換回路３２９は、画素信号処理回路３２５から、垂直信号線３３０を介して供給される列毎のアナログの電圧信号を、それぞれＡＤ変換してデジタル値に変換する。

なお、画素信号処理回路３２５は、受光画素部３２０のそれぞれの列に対応した複数の画素信号処理回路からなる画素信号処理回路群であってもよい。この場合、画素信号処理回路３２５は、制御回路３２２からの制御に応じて、予め定めた信号処理をした後の電圧信号を、ＡＤ変換回路３２９に対して垂直信号線３３０を介して出力する。
そして、ＡＤ変換回路３２９は、水平走査回路３２４の制御に応じて、受光画素部３２０の行ごとに水平信号線３３８に出力する。

水平走査回路３２４は、制御回路３２２からの制御に応じて、ＡＤ変換回路３２９から信号線３２８を介して出力される、信号処理をした後の電圧信号がＡＤ変換されたデジタル値を、水平信号線３３８に順次出力させる（読み出させる）駆動回路である。水平走査回路３２４は、それぞれの列の画素回路３２１に対応する電圧信号を出力させるための読出駆動信号を、画素信号処理回路３２５に順次出力する。これにより、画素信号処理回路３２５が出力した信号処理をした後の１フレーム分の電圧信号が、１フレーム分の画素信号として、水平信号線３２９を経由して距離画像センサ３２の外部に順次出力される。このとき、距離画像センサ３２は、例えば、出力アンプなどの不図示の出力回路から、信号処理をした後の電圧信号を、画素信号として距離画像センサ３２の外部に出力する。

以下の説明においては、距離画像センサ３２に備えた画素信号処理回路３２５が、画素回路３２１から出力された電圧信号に対してノイズ抑圧処理を行い、その後、ＡＤ変換回路３２９においてＡ／Ｄ変換処理をして出力する、つまり、デジタル値に変換した電圧信号を水平信号線３３８から出力するものとして説明する。

次に、距離画像センサ３２に備える受光領域３２０内に配置された画素回路３２１の構成について説明する。図３は、本発明の実施形態の距離画像撮像装置１に用いられる撮像素子（距離画像センサ３２）の受光領域３２０内に配置された画素回路３２１の構成の一例を示した回路図である。図３には、受光領域３２０内に配置された複数の画素回路３２１のうち、１つの画素回路３２１の構成の一例を示している。画素回路３２１は、３つの画素信号読み出し部を備えた構成の一例である。

画素回路３２１は、１つの光電変換素子ＰＤと、ドレインゲートトランジスタＧＤと、対応する出力端子Ｏから電圧信号を出力する３つの画素信号読み出し部ＲＵとを備えている。画素信号読み出し部ＲＵのそれぞれは、読み出しゲートトランジスタＧと、フローティングディフュージョンＦＤと、電荷蓄積容量Ｃと、リセットゲートトランジスタＲＴと、ソースフォロアゲートトランジスタＳＦと、選択ゲートトランジスタＳＬとを備えている。それぞれの画素信号読み出し部ＲＵでは、フローティングディフュージョンＦＤと電荷蓄積容量Ｃとによって電荷蓄積部ＣＳが構成されている。ドレインゲートトランジスタＧＤ、読み出しゲートトランジスタＧ、リセットゲートトランジスタＲＴ、ソースフォロアゲートトランジスタＳＦ及び選択ゲートトランジスタＳＬは、ＮチャネルＭＯＳトランジスタである。

なお、図３においては、３つの画素信号読み出し部ＲＵの符号「ＲＵ」の後に、「１」、「２」または「３」の数字を付与することによって、それぞれの画素信号読み出し部ＲＵを区別する。また、同様に、３つの画素信号読み出し部ＲＵに備えたそれぞれの構成要素も、それぞれの画素信号読み出し部ＲＵを表す数字を符号の後に示すことによって、それぞれの構成要素が対応する画素信号読み出し部ＲＵを区別して表す。図３に示した画素回路３２１において、出力端子Ｏ１から電圧信号を出力する画素信号読み出し部ＲＵ１は、読み出しゲートトランジスタＧ１と、フローティングディフュージョンＦＤ１と、電荷蓄積容量Ｃ１と、リセットゲートトランジスタＲＴ１と、ソースフォロアゲートトランジスタＳＦ１と、選択ゲートトランジスタＳＬ１とを備えている。画素信号読み出し部ＲＵ１では、フローティングディフュージョンＦＤ１と電荷蓄積容量Ｃ１とによって電荷蓄積部ＣＳ１が構成されている。画素信号読み出し部ＲＵ２および画素信号読み出し部ＲＵ３も同様の構成である。

光電変換素子ＰＤは、入射した光を光電変換して電荷を発生させ、発生させた電荷を蓄積する埋め込み型のフォトダイオードである。なお、本発明においては、画素回路３２１に備える光電変換素子ＰＤの構造に関して特に規定しない。このため、光電変換素子ＰＤは、例えば、Ｐ型半導体とＮ型半導体とを接合した構造のＰＮフォトダイオードであってもよいし、Ｐ型半導体とＮ型半導体との間にＩ型半導体を挟んだ構造のＰＩＮフォトダイオードであってもよい。また、画素回路３２１に備える光電変換素子としては、フォトダイオードに限定されるものではなく、例えば、フォトゲート方式の光電変換素子であってもよい。

ドレインゲートトランジスタＧＤは、画素駆動回路３２６から入力された駆動信号に応じて、光電変換素子ＰＤが発生して蓄積し、それぞれの画素信号読み出し部ＲＵに転送されなかった電荷を破棄するためのトランジスタである。つまり、ドレインゲートトランジスタＧＤは、光電変換素子ＰＤが発生した、被写体Ｓとの間の距離の測定に用いない電荷をリセットするトランジスタである。

読み出しゲートトランジスタＧは、画素駆動回路３２６から入力された駆動信号に応じて、光電変換素子ＰＤが発生して蓄積した電荷を、対応する電荷蓄積部ＣＳに転送するためのトランジスタである。読み出しゲートトランジスタＧによって転送された電荷は、対応する電荷蓄積部ＣＳに保持（蓄積）される。
ここで、画素信号読み出し部ＲＵ１において、読み出しゲートトランジスタＧ１は、ドレインが光電変換素子ＰＤの第２の端子に接続され、ゲートが蓄積駆動信号ＴＸ１を伝搬する信号線ＬＴＸ１に接続され、ソースがフローティングディフュージョンＦＤ１及び電荷蓄積容量Ｃ１の第１の端子とに接続されている。
同様に、画素信号読み出し部ＲＵ２において、読み出しゲートトランジスタＧ２は、ドレインが光電変換素子ＰＤの第２の端子に接続され、ゲートが蓄積駆動信号ＴＸ２を伝搬する信号線ＬＴＸ２に接続され、ソースがフローティングディフュージョンＦＤ２及び電荷蓄積容量Ｃ２の第１の端子とに接続されている。
また、同様に、画素信号読み出し部ＲＵ３において、読み出しゲートトランジスタＧ３は、ドレインが光電変換素子ＰＤの第３の端子に接続され、ゲートが蓄積駆動信号ＴＸ３を伝搬する信号線ＬＴＸ３に接続され、ソースがフローティングディフュージョンＦＤ３及び電荷蓄積容量Ｃ３の第１の端子とに接続されている。
上述した蓄積駆動信号ＴＸ１、蓄積駆動信号ＴＸ２及び蓄積駆動信号ＴＸ３の各々は、画素駆動回路３２６から、信号線ＬＴＸ１、信号線ＬＴＸ２、信号線ＬＴＸ３それぞれを介して供給される。

電荷蓄積容量Ｃは、対応する読み出しゲートトランジスタＧによって転送された電荷を保持（蓄積）する容量である。

リセットゲートトランジスタＲＴは、垂直走査回路３２３から入力された駆動信号に応じて、対応する電荷蓄積部ＣＳに保持された電荷を破棄するためのトランジスタである。つまり、リセットゲートトランジスタＲＴは、対応する電荷蓄積部ＣＳに保持された電荷をリセットするトランジスタである。

ソースフォロアゲートトランジスタＳＦは、ゲート端子に接続された電荷蓄積部ＣＳに蓄積された電荷量に応じた電圧信号を増幅して、対応する選択ゲートトランジスタＳＬに出力するためのトランジスタである。

選択ゲートトランジスタＳＬは、垂直走査回路３２３から入力された駆動信号に応じて、対応するソースフォロアゲートトランジスタＳＦによって増幅された電圧信号を、対応する出力端子Ｏから出力するためのトランジスタである。

上述した構成によって、画素回路３２１では、光電変換素子ＰＤが入射した光を光電変換して発生させた電荷を３つの電荷蓄積部ＣＳのそれぞれに振り分け、振り分けられた電荷の電荷量に応じたそれぞれの電圧信号を、画素信号処理回路３２５に出力する。

距離画像センサ３２に配置される画素の構成は、図３に示したような、３つの画素信号読み出し部ＲＵを備えた構成に限定されるものではなく、１つの光電変換素子ＰＤと、光電変換素子ＰＤが発生して蓄積した電荷を振り分ける複数の画素信号読み出し部ＲＵを備えた構成の画素であれば、いかなる構成の画素であってもよい。つまり、距離画像センサ３２に配置される画素に備える画素信号読み出し部ＲＵ（電荷蓄積部ＣＳ）の数は、２つであってもよいし、４つ以上であってもよい。

また、図３に示した構成の画素回路３２１では、電荷蓄積部ＣＳを、フローティングディフュージョンＦＤと電荷蓄積容量Ｃとによって構成する一例を示した。しかし、電荷蓄積部ＣＳは、少なくともフローティングディフュージョンＦＤによって構成されればよい。つまり、画素回路３２１は、それぞれの電荷蓄積容量Ｃを備えていない構成であってもよい。この構成の場合には、電荷検出感度が高められる効果を有する。しかしながら、距離画像撮像装置１において距離の測定におけるダイナミックレンジを広くすることを考えると、より多くの電荷を保持（蓄積）することができる構成の方が優位である。このため、画素回路３２１では、画素信号読み出し部ＲＵに電荷蓄積容量Ｃを備え、フローティングディフュージョンＦＤと電荷蓄積容量Ｃとによって電荷蓄積部ＣＳを構成することにより、フローティングディフュージョンＦＤのみで電荷蓄積部ＣＳを構成した場合よりも、より多くの電荷を保持（蓄積）することができる構成にしている。

また、図３に示した構成の画素回路３２１では、ドレインゲートトランジスタＧＤを備える構成の一例を示したが、光電変換素子ＰＤに蓄積されている（残っている）電荷を破棄する必要がない場合には、距離画像センサ３２に配置される画素に、ドレインゲートトランジスタＧＤを備えない構成であってもよい。

次に、距離画像撮像装置１における画素回路３２１の駆動（制御）方法（タイミング）について説明する。図４は、本発明の実施形態の距離画像撮像装置１に用いられる撮像素子（距離画像センサ３２）の受光領域３２０内に配置された画素回路３２１を駆動するタイミングを示したタイミングチャートである。図４には、距離画像センサ３２に１フレーム分の画素信号を出力させる際の画素回路３２１の駆動信号のタイミングとともに、光源部２が被写体Ｓに照射する光パルスＰＯのタイミングを示している。

最初に、受光した光の光量（受光量）に応じて光電変換素子ＰＤが発生して蓄積した電荷を、それぞれの画素信号読み出し部ＲＵに振り分ける電荷蓄積期間における画素回路３２１の駆動（制御）について説明する。電荷蓄積期間では、光源部２によって光パルスＰＯを被写体Ｓに照射する。そして、光パルスＰＯを照射したタイミングに同期して画素回路３２１を駆動することにより、受光した背景光および反射光ＲＬに応じた電荷を、それぞれの電荷蓄積部ＣＳに振り分ける。画素駆動回路３２６は、受光領域３２０内に配置された全ての画素回路３２１を同時に駆動する、いわゆる、グローバルシャッター駆動によって、全ての画素回路３２１に備えたそれぞれの電荷蓄積部ＣＳに電荷を振り分けて蓄積させる。なお、光源装置２１がパルス状のレーザー光を発光する時間、つまり、光パルスＰＯのパルス幅Ｔｗは、例えば、１０ｎＳなど、予め定めた非常に短い時間である。その理由は、パルス変調方式による距離の測定では、測定することができる最大の距離（以下、「最大測定距離」という）が、光パルスＰＯのパルス幅Ｔｗによって決められるからである。上述した光パルスＰＯのパルス幅Ｔｗが１０ｎＳである場合、最大測定距離は１．５ｍになる。また、単純に光パルスＰＯのパルス幅Ｔｗを広くする、つまり、光源装置２１におけるレーザー光の発光時間を長くすると、光電変換素子ＰＤがより多くの反射光ＲＬを受光することができるが、測定する被写体Ｓとの距離の分解能が低下する。他方、光パルスＰＯのパルス幅Ｔｗが短いと、光電変換素子ＰＤが光電変換によって発生させる電荷の電荷量も少なくなる。このため、距離画像撮像装置１では、電荷蓄積期間においてそれぞれの電荷蓄積部ＣＳに十分な量の電荷が蓄積されるように、光パルスＰＯの照射および電荷の振り分けを複数回行う。
ここで、垂直走査回路３２３及び画素駆動回路３２６の各々が画素回路３２１を駆動（制御）する構成として説明する。以下の説明において、制御回路３２２は、画素駆動回路３２６に対して、蓄積駆動信号ＴＸ１、ＴＸ２、ＴＸ３、リセット駆動信号ＲＳＴＤの各々を生成するクロック信号ＣＫ１、ＣＫ２、ＣＫ３、ＣＫＲＳＴＤをそれぞれ出力する。また、制御回路３２２は、垂直走査回路３２３に対して、選択駆動信号ＳＥＬ１、ＳＥＬ２、ＳＥＬ３、リセット信号ＲＳＴ１、ＲＳＴ２、ＲＳＴ３の各々を生成するクロック信号をそれぞれ出力する。

図４に示したタイミングチャートの電荷蓄積期間には、光パルスＰＯの照射および全ての画素回路３２１における電荷の振り分けを複数回行う場合の画素回路３２１の駆動タイミングを示している。なお、図４に示したタイミングチャートの電荷蓄積期間における光パルスＰＯは、“Ｈ（Ｈｉｇｈ）”レベルのときに光パルスＰＯが照射（光源装置２１がレーザー光を発光）し、“Ｌ（Ｌｏｗ）”レベルのときに光パルスＰＯの照射が停止（光源装置２１が消灯）されるものとして説明する。また、図４に示したタイミングチャートは、全ての画素回路３２１がリセットされている、つまり、光電変換素子ＰＤおよび電荷蓄積部ＣＳに電荷が蓄積されていない状態から始まるものとして説明する。

以下の説明において、時刻ｔＡ１からｔＡ５が電荷の振り分けを行なう蓄積周期であり、電荷蓄積期間に複数の蓄積周期が繰返される。また、例えば、時刻ｔＡ１、ｔＡ２、ｔＡ３、ｔＡ４の間の時間幅、すなわち光パルスＰＯ、蓄積駆動信号ＴＸ１、ＴＸ２、ＴＸ３それぞれのパルス幅は、同一のＴｗである。

電荷蓄積期間では、まず、画素駆動回路３２６は、光源部２が光パルスＰＯを照射するパルス幅Ｔｗと同じ時間だけ前の時刻ｔＡ１から、光電変換素子ＰＤが光電変換して発生させた、光パルスＰＯが照射される前の背景光に応じた電荷を、読み出しゲートトランジスタＧ１を介して電荷蓄積部ＣＳ１に転送して蓄積させる。

その後、画素駆動回路３２６は、光源部２が光パルスＰＯを照射するタイミングと同じ時刻ｔＡ２から、光電変換素子ＰＤが現在光電変換した光に応じて発生させた電荷を、読み出しゲートトランジスタＧ２を介して電荷蓄積部ＣＳ２に転送して蓄積させる。ここで、電荷蓄積部ＣＳ２に蓄積される電荷は、光パルスＰＯを照射しているパルス幅Ｔｗの時間内に被写体Ｓによって反射されてきた反射光ＲＬに応じた電荷である。この電荷には、背景光に応じた電荷に加えて、被写体Ｓまでの距離（絶対距離）に比例した少ない遅れ時間で入射してきた反射光ＲＬに応じた電荷が含まれている。より具体的には、例えば、被写体Ｓが近い位置に存在する場合には、照射した光パルスＰＯが短い時間で被写体Ｓによって反射されて反射光ＲＬとして戻ってくるため、電荷蓄積部ＣＳ２には、近い位置に存在する被写体Ｓが反射した反射光ＲＬに応じた電荷がより多く含まれている。

その後、画素駆動回路３２６は、光源部２が光パルスＰＯの照射を停止するタイミングと同じ時刻ｔＡ３から、光電変換素子ＰＤが現在光電変換した光に応じて発生させた電荷を、読み出しゲートトランジスタＧ３を介して電荷蓄積部ＣＳ３に転送して蓄積させる。ここで、電荷蓄積部ＣＳ３に蓄積される電荷は、光パルスＰＯを照射しているパルス幅Ｔｗの時間外に被写体Ｓによって反射されてきた反射光ＲＬに応じた電荷である。この電荷には、背景光に応じた電荷に加えて、被写体Ｓまでの距離（絶対距離）に比例した多くの遅れ時間で入射してきた反射光ＲＬに応じた電荷が含まれている。より具体的には、例えば、被写体Ｓが遠い位置に存在する場合には、照射した光パルスＰＯがより長い時間を要して被写体Ｓによって反射されて反射光ＲＬとして戻ってくるため、電荷蓄積部ＣＳ３には、遠い位置に存在する被写体Ｓが反射した反射光ＲＬに応じた電荷がより多く含まれている。

その後、画素駆動回路３２６は、光源部２が光パルスＰＯを照射するパルス幅Ｔｗと同じ時間だけ経過した時刻ｔＡ４から、光電変換素子ＰＤが現在光電変換した光に応じて発生させた電荷、つまり、被写体Ｓとの間の距離の測定に用いない電荷を、ドレインゲートトランジスタＧＤを介して破棄させる。言い換えれば、光電変換素子ＰＤがリセットさせる。

その後、画素駆動回路３２６は、光源部２が次に光パルスＰＯを照射するパルス幅Ｔｗと同じ時間だけ前の時刻ｔＡ５において、光電変換素子ＰＤのリセットを解除する。そして、画素駆動回路３２６は、時刻ｔＡ１からのタイミングと同様に、光電変換素子ＰＤが次に光電変換して発生させた電荷、つまり、次に光パルスＰＯが照射される前の背景光に応じた電荷を、読み出しゲートトランジスタＧ１を介して電荷蓄積部ＣＳ１に転送して蓄積させる。

以降、画素駆動回路３２６は、時刻ｔＡ１～時刻ｔＡ５までと同様の画素回路３２１の駆動（以下、「電荷振り分け駆動」という）を繰り返す。これにより、電荷蓄積期間では、全ての画素回路３２１に備えたそれぞれの電荷蓄積部ＣＳに、電荷振り分け駆動を繰り返した分の電荷量が蓄積されて保持される。なお、電荷蓄積期間において電荷振り分け駆動を繰り返す最大の回数は、距離画像センサ３２が、１フレーム分の画素信号を出力する（取得する）周期によって決まる。より具体的には、距離画像センサ３２が、１フレーム分の画素信号を取得する時間から、画素信号読み出し期間を差し引いた時間を、光源装置２１がパルス状のレーザー光を発光する時間、つまり、光パルスＰＯのパルス周期時間Ｔｏで除算した商の回数である。なお、距離画像センサ３２では、電荷振り分け駆動の回数が多いほど、それぞれの電荷蓄積部ＣＳに蓄積（積算）される電荷量が多くなり、高感度となる。これにより、距離画像センサ３２では、測定する被写体Ｓとの距離の分解能を高めることができる。

続いて、電荷蓄積期間が終了した後に、それぞれの画素信号読み出し部ＲＵに備えたそれぞれの電荷蓄積部ＣＳに振り分けられた電荷量に応じた電圧信号を、受光領域３２０内に配置された画素回路３２１の行ごとに順次出力させる画素信号読み出し期間における画素回路３２１の駆動（制御）について説明する。画素信号読み出し期間では、受光領域３２０内に配置された画素回路３２１を行ごとに駆動する、いわゆる、ローリング駆動によって、対応する行に配置された画素回路３２１に備えた電荷蓄積部ＣＳに蓄積（積算）されて保持されている電荷量に応じた電圧信号を、行順次で画素信号処理回路３２５に出力させる。

なお、上述したように、距離画像センサ３２においては、それぞれの画素回路３２１が出力した電圧信号に対して、画素信号処理回路３２５が、ノイズ抑圧処理などの予め定めた信号処理を行う。ここで、画素信号処理回路３２５がノイズ抑圧処理として行う相関二重サンプリング（ＣＤＳ）処理は、電荷蓄積部ＣＳに蓄積（積算）されて保持されている電荷量に応じた電圧信号（以下、「距離画素電圧信号ＰＳ」という）と、電荷蓄積部ＣＳがリセットされている状態（リセット状態）の電荷量に応じた電圧信号（以下、「リセット電圧信号ＰＲ」という）との差分をとる処理である。このため、画素信号読み出し期間では、それぞれの画素回路３２１に備えたそれぞれの電荷蓄積部ＣＳに対応する距離画素電圧信号ＰＳとリセット電圧信号ＰＲとのそれぞれの電圧信号を、行順次で画素信号処理回路３２５に出力させる。

図４に示したタイミングチャートの画素信号読み出し期間には、受光領域３２０の水平方向（行方向）にｙ行（ｙは１以上の整数）、垂直方向（列方向）にｘ列（ｘは１以上の整数）の複数の画素回路３２１が配置されている場合において、受光領域３２０のｉ行目（１≦ｉ≦ｙ）に配置されたそれぞれの画素回路３２１（ｉ）から、距離画素電圧信号ＰＳ（ｉ）とリセット電圧信号ＰＲ（ｉ）とのそれぞれの電圧信号を出力させる場合の画素回路３２１の駆動タイミングを示している。なお、図４に示したタイミングチャートでは、それぞれの画素回路３２１（ｉ）に備えた電荷蓄積部ＣＳ１（ｉ）、電荷蓄積部ＣＳ２（ｉ）、電荷蓄積部ＣＳ３（ｉ）の順番に、それぞれの電圧信号を出力させている。

画素信号読み出し期間では、まず、時刻ｔＲ１～時刻ｔＲ２の期間において、垂直走査回路３２３は、距離画素電圧信号ＰＳ１（ｉ）を、出力端子Ｏ１（ｉ）から垂直信号線を介して画素信号処理回路３２５に出力させる。これにより、画素信号処理回路３２５は、垂直信号線を介して画素信号読み出し部ＲＵ１（ｉ）から出力された距離画素電圧信号ＰＳ１（ｉ）を、一旦保持する。

その後、時刻ｔＲ３～時刻ｔＲ４の期間において、垂直走査回路３２３は、リセット電圧信号ＰＲ１（ｉ）を、出力端子Ｏ１（ｉ）から垂直信号線を介して画素信号処理回路３２５に出力させる。これにより、画素信号処理回路３２５は、一旦保持している距離画素電圧信号ＰＳ１（ｉ）と、垂直信号線を介して画素信号読み出し部ＲＵ１（ｉ）から出力されたリセット電圧信号ＰＲ１（ｉ）との差分をとる、すなわち、電荷蓄積部ＣＳ１（ｉ）に蓄積（積算）されて保持されている電荷量に応じた電圧信号に含まれるノイズを抑圧する。

その後、時刻ｔＲ４～時刻ｔＲ７の期間において、垂直走査回路３２３は、時刻ｔＲ１～時刻ｔＲ４の期間と同様に、距離画素電圧信号ＰＳ２（ｉ）とリセット電圧信号ＰＲ２（ｉ）とを、出力端子Ｏ２（ｉ）から垂直信号線を介して画素信号処理回路３２５に出力させる。さらに、時刻ｔＲ７～時刻ｔＲ１０の期間においても、垂直走査回路３２３は、時刻ｔＲ１～時刻ｔＲ４の期間と同様に、距離画素電圧信号ＰＳ３（ｉ）とリセット電圧信号ＰＲ３（ｉ）とを、出力端子Ｏ３（ｉ）から垂直信号線を介して画素信号処理回路３２５に出力させる。

以降、垂直走査回路３２３は、時刻ｔＲ１～時刻ｔＲ１０までと同様の画素回路３２１の駆動（以下、「画素信号読み出し駆動」という）を順次、受光領域３２０の他の行に配置されたそれぞれの画素回路３２１（例えば、ｉ＋１行目に配置されたそれぞれの画素回路３２１）に対して行って、受光領域３２０内に配置された全ての画素回路３２１から、それぞれの電圧信号を順次出力させる。

このような駆動（制御）方法（タイミング）によって、画素駆動回路３２６は、受光領域３２０内に配置されたそれぞれの画素回路３２１において光電変換素子ＰＤが発生して蓄積した電荷のそれぞれの画素信号読み出し部ＲＵへの振り分けを複数回行う。
また、垂直走査回路３２３は、画素信号読み出し部ＲＵに備えた電荷蓄積部ＣＳに蓄積（積算）された電荷量に応じた電圧信号を順次、垂直信号線を介して画素信号処理回路３２５に出力させる。

なお、ＡＤ変換回路３２９は、ノイズを抑圧したそれぞれの電圧信号に対してＡ／Ｄ変換処理を行ごとに行う。そして、水平走査回路３２４が、ＡＤ変換回路３２９がＡ／Ｄ変換処理を行った後のそれぞれの行の電圧信号を、受光領域３２０の列の順番に水平信号線を経由して順次出力させることによって、距離画像センサ３２は、１フレーム分の全ての画素回路３２１の画素信号を外部に出力する。これにより、距離画像撮像装置１では、１フレーム分の画素信号が、いわゆる、ラスター順に、距離演算部４２に出力される。

なお、図４に示した画素回路３２１の駆動（制御）タイミングからもわかるように、１フレーム分の画素信号のそれぞれには、対応する画素回路３２１に備えた３つの画素信号読み出し部ＲＵ（電荷蓄積部ＣＳ）のそれぞれに対応する３つの電圧信号が含まれている。距離演算部４２は、距離画像センサ３２から出力された１フレーム分の画素信号に基づいて、被写体Ｓとの間の距離を、それぞれの画素信号ごと、つまり、それぞれの画素回路３２１ごとに演算する。

ここで、距離演算部４２における距離画像撮像装置１と被写体Ｓとの間の距離の演算方法について説明する。ここでは、画素信号読み出し部ＲＵ１の電荷蓄積部ＣＳ１に振り分けられた光パルスＰＯが照射される前の背景光に応じた電荷の電荷量を電荷量Ｑ１とする。また、画素信号読み出し部ＲＵ２の電荷蓄積部ＣＳ２に振り分けられた背景光と少ない遅れ時間で入射してきた反射光ＲＬに応じた電荷の電荷量を電荷量Ｑ２とする。また、画素信号読み出し部ＲＵ３の電荷蓄積部ＣＳ３に振り分けられた背景光と多くの遅れ時間で入射してきた反射光ＲＬに応じた電荷の電荷量を電荷量Ｑ３とする。距離演算部４２は、それぞれの画素回路３２１ごとの被写体Ｓとの間の距離Ｄを、下式（１）によって求める。

Ｄ＝（Ｑ３－Ｑ１）／（Ｑ２＋Ｑ３－２Ｑ１）×Ｄｍ ・・・（１）

上式（１）において、Ｄｍは、光パルスＰＯの照射によって測定することができる最大の距離（最大測定距離）である。ここで、最大測定距離Ｄｍは、下式（２）によって表される。

Ｄｍ＝（ｃ／２）Ｔｗ ・・・（２）

上式（２）において、ｃは光速、Ｔｗは光パルスＰＯのパルス幅である。

上述したように、距離画像撮像装置１は、距離画像センサ３２の受光画素部３２０内に配置されたそれぞれの画素回路３２１ごとに、自身と被写体Ｓとの間の距離Ｄを求める。

なお、上述したように、距離画像センサ３２に格子状に配置される画素回路の構成は、図３に示したような、３つの画素信号読み出し部ＲＵ１、ＲＵ２及びＲＵ３を備えた構成に限定されるものではなく、１つの光電変換素子ＰＤと、光電変換素子ＰＤが発生して蓄積した電荷を振り分ける２つ以上の画素信号読み出し部ＲＵを備えた構成の画素回路３２１であればよい。この場合、つまり、画素信号読み出し部ＲＵを備える数が異なる構成の画素が配置された距離画像センサにおいても、画素の駆動（制御）方法（タイミング）は、図４に示した距離画像撮像装置１における画素回路３２１の駆動（制御）方法（タイミング）と同様に考えることによって、容易に実現することができる。より具体的には、それぞれの画素信号読み出し部ＲＵに備えた読み出しゲートトランジスタＧやドレインゲートトランジスタＧＤに入力する駆動信号の位相が互いに重ならないように位相関係を維持した周期で、画素に対する電荷振り分け駆動を繰り返すことによって、距離画像センサ３２と同様に、それぞれの画素信号読み出し部ＲＵに備えた電荷蓄積部ＣＳに、対応する光に応じた電荷が蓄積（積算）させることができる。そして、画素信号読み出し駆動によって全ての画素からそれぞれの電圧信号を順次出力させることによって、距離画像センサ３２と同様に、１フレーム分の画素信号を距離画像センサの外部に出力することができる。これにより、距離演算部４２は、画素信号読み出し部ＲＵを備える数が異なる構成の画素が配置された距離画像センサから出力された１フレーム分の画素信号に基づいて、同様に、距離画像撮像装置１と被写体Ｓとの間の距離Ｄをそれぞれの画素信号ごと（それぞれの画素ごと）に求めることができる。

通常、距離画像センサは対象物との距離を正確に測定するため、受光画素部３２０における全ての画素回路３２１は、グローバルシャッター方式に対応して、蓄積周期内で同一のタイミングで駆動させている。すなわち、蓄積駆動信号ＴＸ１、ＴＸ２、ＴＸ３、リセット駆動信号ＲＳＴＤの各々は、格子状の画素回路３２１の配列において、画素回路３２１の列の全てに、それぞれ同一のタイミングで供給される。

上記図２において、画素回路３２１の列毎に、４個のタイミング調整回路３２６Ｃ及びドライバ回路３２６Ｄの各々が蓄積駆動信号ＴＸ１、ＴＸ２、ＴＸ３、リセット駆動信号ＲＳＴＤのそれぞれを、上記列における各画素回路３２１に供給している。

そして、上記蓄積駆動信号ＴＸ１、ＴＸ２及びＴＸ３の各々により、図３に示す読出しゲートトランジスタＧ１、Ｇ２、Ｇ３それぞれが制御され、蓄積部ＣＳ１、ＣＳ２、ＣＳ３それぞれに電荷がフレーム周期内の蓄電周期毎に蓄積される。
垂直走査回路３２３は、蓄積部ＣＳ１、ＣＳ２及びＣＳ３の各々に蓄積された電荷の電荷量に対応した電圧を、ソースフォロアゲートトランジスタＳＦ１、ＳＦ２、ＳＦ３から、画素信号処理回路３２５に出力させる。
垂直走査回路３２３は、選択駆動信号ＳＥＬ１、ＳＥＬ２及びＳＥＬ３の各々を出力することにより、選択ゲートトランジスタＳＬ１、ＳＬ２、ＳＬ３それぞれを制御する。これにより、選択ゲートトランジスタＳＬ１、ＳＬ２、ＳＬ３の各々は、蓄積部ＣＳ１、ＣＳ２、ＣＳ３に蓄積された電荷量に対応した電圧を、出力端子Ｏ１、Ｏ２、Ｏ３から距離画素電圧信号ＰＳ１、ＰＳ２、ＰＳ３（アナログ電圧であることを明確化するため、以下、入力電圧ＶＡ（ＣＳ１）、ＶＡ（ＣＳ２）、ＶＡ（ＣＳ３）と示す）として、画素信号処理回路３２５に出力する。

図５は、実施形態における画素信号処理回路から供給される入力電圧をＡＤ変換するＡＤ変換回路の構成例を示す概念図である。
ＡＤ変換回路３２９は、格子状に配列された画素回路３２１における列ｊ毎に、列ＡＤ変換部３２９ｊを有している。垂直信号線３３０（図２）は、３本の垂直信号線からなる。例えば、格子状に配列された画素回路３２１の列ｊに対応する垂直信号線３３０ｊは、垂直信号線３３０ｊ（ＣＳ１）、３３０ｊ（ＣＳ２）及び３３０ｊ（ＣＳ３）の各々を有している。
列ＡＤ変換部３２９ｊは、列ｊにおける出力端子Ｏ１、Ｏ２及びＯ３の各々に対応して設けられ、垂直信号線３３０ｊ（ＣＳ１）、３３０ｊ（ＣＳ２）、３３０ｊ（ＣＳ３）のそれぞれを介して接続された列ＡＤ変換回路３２９ｊ（ＣＳ１）、３２９ｊ（ＣＳ２）、３２９ｊ（ＣＳ３）を備えている。
列ＡＤ変換回路３２９ｊ（ＣＳ１）、３２９ｊ（ＣＳ２）及び３２９ｊ（ＣＳ３）の各々には、垂直信号線３３０ｊ（ＣＳ１）、３３０ｊ（ＣＳ２）、３３０ｊ（ＣＳ３）を介して、画素信号処理回路３２５から供給される信号処理後の電荷蓄積部ＣＳ１に蓄積された電荷量に応じたアナログ電圧がそれぞれ入力電圧ＶＡ（ＣＳ１）、ＶＡ（ＣＳ２）、ＶＡ（ＣＳ３）として供給される。垂直信号線３３０ｊ（ＣＳ１）、３３０ｊ（ＣＳ２）及び３３０ｊ（ＣＳ３）の各々は、それぞれ図３の画素回路３２１における出力端子Ｏ１、Ｏ２、Ｏ３に接続されている。
そして、列ＡＤ変換回路３２９ｊ（ＣＳ１）、３２９ｊ（ＣＳ２）及び３２９ｊ（ＣＳ３）の各々は、それぞれ入力電圧ＶＡ（ＣＳ１）、ＶＡ（ＣＳ２）、ＶＡ（ＣＳ３）を、ＡＤ変換により得られたデジタル値の変換電圧ＶＤ（ＣＳ１）、ＶＤ（ＣＳ２）、ＶＤ（ＣＳ３）を、それぞれ補正して、出力デジタル値ＯＤ（ＣＳ１）、ＯＤ（ＣＳ２）、ＯＤ（ＣＳ３）の画素信号として出力する。

図６は、本実施形態による列ＡＤ変換部３２９ｊにおける列ＡＤ変換回路の構成例を示すブロック図である。列ＡＤ変換回路３２９ｊ（ＣＳ１）、３２９ｊ（ＣＳ２）及び３２９ｊ（ＣＳ３）の各々は、同様の構成である。このため、図６においては、列ＡＤ変換回路３２９ｊ（ＣＳ１）を代表として説明する。
列ＡＤ変換回路３２９ｊ（ＣＳ１）は、ＡＤコンバータ３２９１、演算処理部３２９２及び基準電圧生成部３２９３の各々を備えている。

ＡＤコンバータ３２９１は、自身に設定されている入力レンジの電圧範囲を、所定のビット数（例えば、１６ビット）に対応した分解能の入力レンジ（すなわち、ＡＤコンバータのフルスケールレンジ）として、入力される入力電圧ＶＡ（ＣＳ１）を、ＡＤ変換してデジタル値（ビット表示で示されるデジタル値）のＡＤ変換値ＶＤ（ＣＳ１）として出力する。
演算処理部３２９２は、ＡＤコンバータ３２９１から出力されるＡＤ変換値ＶＤ（ＣＳ１）が、ＡＤコンバータ３２９１の変換可能な入力レンジの上限値（ＡＤ変換の分解能に対応したビット数で示すことができる最大値、すなわち、フルスケール）であるか否かの判定を行なう。ここで、演算処理部３２９２は、ＡＤ変換値ＶＤ（ＣＳ１）がＡＤコンバータ３２９１の変換可能な入力レンジの上限値である場合、入力レンジをより高い電圧範囲にシフトさせるシフト電圧αを示すシフト制御電圧信号を、基準電圧生成部３２９３に対して出力する。そして、演算処理部３２９２は、上記制御電圧信号を出力したフレーム周期の次のフレーム周期において、このシフト電圧αに対応するデジタル値αＤをＡＤ変換値ＶＤ（ＣＳ１）に加算して、出力デジタル値ＯＤ（ＣＳ１）として出力する。デジタル値αＤは、ＡＤコンバータ３２９１の分解能に対応させたシフト電圧αのデジタル値である。すなわち、デジタル値αＤは、ＡＤコンバータ３２９１がシフト電圧αをＡＤ変換した際に出力されるＡＤ変換値ＶＤと同一のデジタル値（ビット表示で示されるデジタル値）である。

また、演算処理部３２９２は、ＡＤコンバータ３２９１から出力されるＡＤ変換値ＶＤ（ＣＳ１）が、ＡＤコンバータ３２９１の変換可能な入力レンジ（フルスケールレンジ）の下限値（ＡＤ変換の分解能に対応したビット数で示すことができる最小値、すなわち０）であるか否かの判定を行なう。ここで、演算処理部３２９２は、ＡＤ変換値ＶＤ（ＣＳ１）がＡＤコンバータ３２９１の変換可能な入力レンジの下限値である場合、入力レンジをより低い電圧範囲にシフトさせるシフト電圧αを示す制御電圧信号を、基準電圧生成部３２９３に対して出力する。そして、演算処理部３２９２は、上記制御電圧信号を出力したフレーム周期の次のフレーム周期において、このシフト電圧αのデジタル値であるデジタル値αＤをＡＤ変換値ＶＤ（ＣＳ１）に加算して、出力デジタル値ＯＤ（ＣＳ１）として出力する。
基準電圧生成部３２９３は、演算処理部３２９２から供給される制御電圧信号の示すシフト電圧α分をシフトさせた基準電圧を、ＡＤコンバータ３２９１に対して出力する。
また、ＡＤコンバータ３２９１は、基準電圧生成部３２９３から供給される基準電圧に対応して、入力レンジをシフト電圧α分シフトさせる。これにより、ＡＤコンバータ３２９１は、シフト電圧α分シフトした入力レンジの電圧範囲に対応させて、入力電圧ＶＡを入力レンジ内でＡＤ変換する。

図７は、ＡＤコンバータにおける入力レンジをシフトさせる処理を説明する図である。図７（ａ）、図７（ｂ）及び図７（ｃ）の各々は、縦軸が入力電圧ＶＡを示し、横軸がそれぞれ電荷蓄積部ＣＳ１、ＣＳ２及びＣＳ３の各々に蓄積された電荷の電荷量Ｑ１、Ｑ２、Ｑ３それぞれの種類を示している。すなわち、図７（ａ）、図７（ｂ）及び図７（ｃ）の各々は、電荷の電荷量Ｑ１、Ｑ２、Ｑ３それぞれと、画素信号処理回路３２５から供給される入力電圧ＶＡ（ＣＳ１）、ＶＡ（ＣＳ２）、ＶＡ（ＣＳ３）との対応関係を示している。また、図７（ａ）、図７（ｂ）及び図７（ｃ）の各々グラフにおいて、点領域が背景光に対応した電荷の電荷量を示し、斜線領域が反射光に対応した電荷の電荷量を示している。
図７（ａ）は、ＡＤコンバータ３２９１の入力レンジが、所定の入力レンジＡ１（０[Ｖ]≦ＶＡ≦１．０[Ｖ]）に設定されている。また、図７（ａ）の場合、入力電圧ＶＡ（ＣＳ１）、ＶＡ（ＣＳ２）及びＶＡ（ＣＳ３）の各々が入力レンジＡ１（０[Ｖ]≦ＶＡ≦１．０[Ｖ]）に含まれている。このため、列ＡＤ変換回路３２９ｊ（ＣＳ１）、３２９ｊ（ＣＳ２）及び３２９ｊ（ＣＳ３）の各々における列ＡＤコンバータ回路３２９ｊ（ＣＳ１）、３２９ｊ（ＣＳ２）、３２９（ＣＳ３）は、入力電圧ＶＡ（ＣＳ１）、ＶＡ（ＣＳ２）、ＶＡ（ＣＳ３）それぞれを、入力レンジの電圧範囲の下限値（０Ｖ）からの電圧として、デジタル値のＡＤ変換値ＶＤ（ＣＳ１）、ＶＤ（ＣＳ２）、ＶＤ（ＣＳ３）に変換することができる。

同様に、図７（ｂ）も、ＡＤコンバータ３２９１の入力レンジが、所定の入力レンジＡ１（０[Ｖ]≦ＶＡ≦１．０[Ｖ]）に設定されている。しかしながら、図７（ｂ）の場合、背景光の強度が図７（ａ）より強いため、入力電圧ＶＡ（ＣＳ１）の電圧が図７（ａ）に比較して高くなっている。これにより、入力電圧ＶＡ（ＣＳ２）及びＶＡ（ＣＳ３）の各々が入力レンジＡ１（０[Ｖ]≦ＶＡ≦１．０[Ｖ]）の上限を超えている。このため、列ＡＤ変換回路３２９ｊ（ＣＳ２）及び３２９ｊ（ＣＳ３）の各々のＡＤコンバータ３２９１は、入力電圧ＶＡ（ＣＳ２）及びＶＡ（ＣＳ３）が入力レンジＡ１（０[Ｖ]≦ＶＡ≦１．０[Ｖ]）を超えているため、入力電圧ＶＡ（ＣＳ２）及びＶＡ（ＣＳ３）のＡＤ変換の結果を、自身の分解能に対応した入力レンジにおける上限値とする。すなわち、ＡＤコンバータ３２９１は、入力される入力電圧ＶＡが入力レンジを超えていた場合、ＡＤ変換値ＶＤをＡＤ変換可能な入力レンジの上限値に制限された電圧（ＡＤ変換において飽和した電圧）として出力する。

図７（ｃ）は、ＡＤコンバータ３２９１の入力レンジの電圧範囲を、入力レンジＡ１（０[Ｖ]≦ＶＡ≦１．０[Ｖ]）から、入力レンジＡ２（０．５[Ｖ]≦ＶＡ≦１．５[Ｖ]）へと、０．５[Ｖ]シフトさせた場合を示している。この結果、入力電圧ＶＡ（ＣＳ１）、ＶＡ（ＣＳ２）及びＶＡ（ＣＳ３）の各々が、入力レンジＡ２（０．５[Ｖ]≦ＶＡ≦１．５[Ｖ]）の範囲に含まれる。これにより、列ＡＤ変換回路３２９ｊ（ＣＳ１）、３２９ｊ（ＣＳ２）及び３２９ｊ（ＣＳ３）の各々における列ＡＤコンバータ回路３２９ｊ（ＣＳ１）、３２９ｊ（ＣＳ２）、３２９ｊ（ＣＳ３）は、入力電圧ＶＡ（ＣＳ１）、ＶＡ（ＣＳ２）、ＶＡ（ＣＳ３）それぞれを、ＡＤ変換可能な入力レンジの下限値の電圧値に制限することなく、入力レンジの電圧範囲の下限値（０．５[Ｖ]）からの電圧として、対応するデジタル値のＡＤ変換値ＶＤ（ＣＳ１）、ＶＤ（ＣＳ２）、ＶＤ（ＣＳ３）に変換することができる。
上述した図７（ａ）の場合、演算処理部３２９２は、シフト電圧αが０[Ｖ]であるため、ＡＤ変換値ＶＤに対して０[Ｖ]に対応するデジタル値αＤを加算して、出力デジタル値ＯＤ（ＣＳ１）として出力する。
また、図７（ｂ）の場合、演算処理部３２９２は、図７（ａ）の場合と同様に、シフト電圧αが０[Ｖ]であるため、ＡＤ変換値ＶＤに対して０[Ｖ]に対応するデジタル値αＤを加算して出力する。
一方、図７（ｃ）の場合、演算処理部３２９２は、シフト電圧αが０．５[Ｖ]であるため、ＡＤ変換値ＶＤに対して０．５[Ｖ]に対応するデジタル値αＤを加算して、出力デジタル値ＯＤ（ＣＳ１）として出力する。

上記図７（ｃ）の場合、ＡＤコンバータ３９２１の分解能が変化することなく、シフト電圧αをＶα１とした場合、Ｖα１≦ＶＡ≦１＋Ｖα１の１．０[Ｖ]幅の範囲内において、入力電圧ＶＡをＡＤ変換することは、入力レンジ内でＡＤ変換するため、入力レンジをシフトしてもＡＤ変換可能な電圧範囲は変わらない。
すなわち、入力レンジをシフト電圧α分シフトすることにより、実質的には、入力電圧ＶＡからシフト電圧αを減算した電圧を、０[Ｖ]≦ＶＡ≦１．０[Ｖ]の範囲でＡＤ変換することになる。例えば、図７においてＱ２に対応する入力電圧ＶＡが１．３[Ｖ]であり、シフト電圧αが０．５[Ｖ]の場合、ＡＤコンバータ３２９１は、入力電圧ＶＡとして１．３[Ｖ]－０．５[Ｖ]＝０．８[Ｖ]を、０[Ｖ]≦ＶＡ≦１．０[Ｖ]の範囲でＡＤ変換する。このため、演算処理部３９２１において、実際の入力電圧ＶＡのＡＤ変換の結果を得るために、ＡＤコンバータ３２９１から出力される０．８Ｖを示すＡＤ変換値ＶＤに対して、シフト電圧αとしての０．５[Ｖ]に対応するデジタル値αＤを加算して、出力デジタル値ＯＤ（ＣＳ１）とする必要がある。

図７の例は、列ＡＤ変換回路３２９ｊ（ＣＳ１）、３２９ｊ（ＣＳ２）及び３２９ｊ（ＣＳ３）の各々におけるＡＤコンバータ３２９１に対して、同様にシフト電圧αとして０．５[Ｖ]を用いている。この場合、列ＡＤ変換回路３２９ｊ（ＣＳ１）、３２９ｊ（ＣＳ２）及び３２９ｊ（ＣＳ３）のいずれかのＡＤコンバータ３２９１がＡＤ変換可能な入力レンジの上限値を出力した場合、列ＡＤ変換回路３２９ｊ（ＣＳ１）、３２９ｊ（ＣＳ２）、３２９ｊ（ＣＳ３）全てのＡＤコンバータ３２９１の入力レンジのシフトを行なう。

一方、図７（ｃ）に示す入力レンジＡ２（０．５[Ｖ]≦ＶＡ≦１．５[Ｖ]）とした後、背景光の強度が低下して、入力電圧ＶＡが図７（ａ）の電圧まで低下した場合、背景光による電荷量Ｑ１による入力電圧ＶＡが入力レンジＡ２（０．５[Ｖ]≦ＶＡ≦１．５[Ｖ]）の最小値未満となり、ＡＤ変換の結果がＡＤコンバータ３２９１のＡＤ変換の最小値となる（黒沈み）。この場合、背景光による電荷量Ｑ１による入力電圧ＶＡに対応した正確なＡＤ変換値ＶＤが得られない。
そのため、演算処理部３２９２は、ＡＤコンバータ３２９１の出力するＡＤ変換値ＶＤが、ＡＤコンバータ３２９１のＡＤ変換可能な入力レンジの下限値である場合、入力レンジを低い電圧範囲に下げる処理、すなわち低下させたシフト電圧αを基準電圧生成部３２９３に対して出力する。

例えば、上述したように、背景光の強度が低下した場合、演算処理部３２９２は、ＡＤコンバータ３２９１の入力レンジを、入力レンジＡ２（０．５[Ｖ]≦ＶＡ≦１．５[Ｖ]）から入力レンジＡ１（０[Ｖ]≦ＶＡ≦１．０[Ｖ]）に下げるため、０[Ｖ]のシフト電圧αを基準電圧生成部３２９３に対して出力する。
これにより、基準電圧生成部３２９３は、演算処理部３２９２から供給される制御電圧信号の示すシフト電圧α分、すなわちシフト電圧αが０．５[Ｖ]の場合に比較して０．５[Ｖ]シフトさせた基準電圧を、ＡＤコンバータ３２９１に対して出力する。
これにより、ＡＤコンバータ３２９１は、入力レンジを、入力レンジＡ２（０．５[Ｖ]≦ＶＡ≦１．５[Ｖ]）から入力レンジＡ１（０[Ｖ]≦ＶＡ≦１．０[Ｖ]）へと入力レンジの電圧範囲を下げる。

図８は、ＡＤコンバータにおける入力レンジをシフトさせる処理を説明する図である。図８は、縦軸が入力電圧ＶＡを示し、横軸がそれぞれ電荷蓄積部ＣＳ１、ＣＳ２及びＣＳ３の各々に蓄積された電荷の電荷量Ｑ１、Ｑ２、Ｑ３それぞれの種類を示している。すなわち、図８は、図７と同様に電荷の電荷量Ｑ１、Ｑ２、Ｑ３それぞれと、画素信号処理回路３２５から供給される入力電圧ＶＡ（ＣＳ１）、ＶＡ（ＣＳ２）、ＶＡ（ＣＳ３）との対応関係を示している。また、図８のグラフにおいては、図７のグラフと同様に、点領域が背景光に対応した電荷の電荷量を示し、斜線領域が反射光に対応した電荷の電荷量を示している。
図８の場合には、電荷蓄積部ＣＳ１における電荷の電荷量Ｑ１が背景光なので、電圧ＶＡが入力レンジＡ１（０[Ｖ]≦ＶＡ≦１．０[Ｖ]）の範囲内に収まることが確実であり、列ＡＤ変換回路３２９ｊ（ＣＳ１）は、入力レンジが入力レンジＡ１で固定されたＡＤコンバータ３２９１のみで形成されている。列ＡＤ変換部３２９ｊにおける他の列ＡＤ変換回路３２９ｊ（ＣＳ２）及び（ＣＳ３）は、入力レンジをシフトすることが可能な図６に示す列ＡＤ変換回路で形成されている。

図８の例は、列ＡＤ変換回路３２９ｊ（ＣＳ２）及び３２９ｊ（ＣＳ３）の各々におけるＡＤコンバータ３２９１に対して、同様にシフト電圧αとして０．５[Ｖ]を用いている。この場合、列ＡＤ変換回路３２９ｊ（ＣＳ２）及び３２９ｊ（ＣＳ３）のすくなくともいずれかがＡＤコンバータ３２９１がＡＤ変換可能な入力レンジの上限値を出力した場合、列ＡＤ変換回路３２９ｊ（ＣＳ２）及び３２９ｊ（ＣＳ３）の双方のＡＤコンバータ３２９１の入力レンジのシフトを行なう。
このため、列ＡＤ変換回路３２９ｊ（ＣＳ２）及び３２９ｊ（ＣＳ３）の各々の演算処理部３９２１において、実際のＡＤ変換の結果として出力デジタル値ＯＤ（ＣＳ２）、ＯＤ（ＣＳ３）を得るために、ＡＤコンバータ３２９１から出力されるＡＤ変換値ＶＤ（ＣＳ２）、ＶＤ（ＣＳ３）にシフト電圧αに対応するデジタル値αＤを加算する必要がある。

図９は、ＡＤコンバータにおける入力レンジをシフトさせる処理を説明する図である。図９は、縦軸が入力電圧ＶＡを示し、横軸がそれぞれ電荷蓄積部ＣＳ１、ＣＳ２及びＣＳ３の各々に蓄積された電荷の電荷量Ｑ１、Ｑ２、Ｑ３それぞれの種類を示している。すなわち、図９は、図７と同様に電荷の電荷量Ｑ１、Ｑ２、Ｑ３それぞれと、画素信号処理回路３２５から供給される入力電圧ＶＡ（ＣＳ１）、ＶＡ（ＣＳ２）、ＶＡ（ＣＳ３）との対応関係を示している。また、図９のグラフにおいては、図７のグラフと同様に、点領域が背景光に対応した電荷の電荷量を示し、斜線領域が反射光に対応した電荷の電荷量を示している。
図９の場合には、電荷蓄積部ＣＳ１、ＣＳ２及びＣＳ３の各々の電荷の電荷量Ｑ１、Ｑ２、Ｑ３それぞれに対応する入力電圧ＶＡが、入力レンジＡ１の範囲内に収まらないことが想定される。このため、列ＡＤ変換回路３２９ｊ（ＣＳ１）、３２９ｊ（ＣＳ２）及び３２９ｊ（ＣＳ３）の各々は、入力レンジをシフトすることが可能な図６に示す列ＡＤ変換回路で形成されている。
また、図９の場合には、列ＡＤ変換回路３２９ｊ（ＣＳ１）、３２９ｊ（ＣＳ２）及び３２９ｊ（ＣＳ３）の各々は、それぞれ独立して異なるシフト電圧αにより、入力レンジをシフトさせる。

例えば、列ＡＤ変換回路３２９ｊ（ＣＳ１）において、演算処理部３２９２は、ＡＤコンバータ３２９１のＡＤ変換値ＶＤがＡＤ変換のＡＤ変換可能な入力レンジの上限値でないため、入力レンジを入力レンジＡ１（０[Ｖ]≦ＶＡ≦１．０[Ｖ]）から入力レンジＡ１（０[Ｖ]≦ＶＡ≦１．０[Ｖ]）にシフトさせるシフト電圧αとして０[Ｖ]を、基準電圧生成部３２９３に対して出力する。
これにより、基準電圧生成部３２９３は、演算処理部３２９２から供給される制御電圧信号の示すシフト電圧α分をシフトさせた基準電圧を、ＡＤコンバータ３２９１に対して出力する。この結果、ＡＤコンバータ３２９１は、次のフレーム周期においても、入力レンジが入力レンジＡ１（０[Ｖ]≦ＶＡ≦１．０[Ｖ]）で維持される。
このとき、演算処理部３９２１において、実際のＡＤ変換の結果を得るために、ＡＤコンバータ３２９１から出力されるＡＤ変換値ＶＤに対して、シフト電圧αとしての０[Ｖ]に対応するデジタル値αＤを加算して、出力デジタル値ＯＤ（ＣＳ１）を求めて出力する。

また、列ＡＤ変換回路３２９ｊ（ＣＳ２）において、演算処理部３２９２は、ＡＤコンバータ３２９１のＡＤ変換値ＶＤがＡＤ変換のＡＤ変換可能な入力レンジの上限値であるため、入力レンジを入力レンジＡ２（０．５[Ｖ]≦ＶＡ≦１．５[Ｖ]）から入力レンジＡ３（１．０[Ｖ]≦ＶＡ≦２．０[Ｖ]）にシフトさせるシフト電圧αとして１．０[Ｖ]を、基準電圧生成部３２９３に対して出力する。
これにより、基準電圧生成部３２９３は、演算処理部３２９２から供給される制御電圧信号の示すシフト電圧α分をシフトさせた基準電圧を、ＡＤコンバータ３２９１に対して出力する。この結果、ＡＤコンバータ３２９１は、次のフレーム周期における入力レンジを、入力レンジＡ２（０．５[Ｖ]≦ＶＡ≦１．５[Ｖ]）から入力レンジＡ３（１．０[Ｖ]≦ＶＡ≦２．０[Ｖ]）とする。
このとき、演算処理部３９２１において、実際のＡＤ変換の結果を得るために、ＡＤコンバータ３２９１から出力されるＡＤ変換値ＶＤに対して、シフト電圧αとしての１．０[Ｖ]に対応するデジタル値αＤを加算して、出力デジタル値ＯＤ（ＣＳ１）を求める。

また、列ＡＤ変換回路３２９ｊ（ＣＳ３）において、演算処理部３２９２は、ＡＤコンバータ３２９１のＡＤ変換値ＶＤがＡＤ変換のＡＤ変換可能な入力レンジの上限値であるため、入力レンジを入力レンジＡ１（０[Ｖ]≦ＶＡ≦１．０[Ｖ]）から入力レンジＡ２（０．５[Ｖ]≦ＶＡ≦１．５[Ｖ]）にシフトさせるシフト電圧αとして０．５[Ｖ]を、基準電圧生成部３２９３に対して出力する。
これにより、基準電圧生成部３２９３は、演算処理部３２９２から供給される制御電圧信号の示すシフト電圧α分をシフトさせた基準電圧を、ＡＤコンバータ３２９１に対して出力する。この結果、ＡＤコンバータ３２９１は、次のフレーム周期における入力レンジを、入力レンジＡ１（０[Ｖ]≦ＶＡ≦１．０[Ｖ]）から入力レンジＡ２（０．５[Ｖ]≦ＶＡ≦１．５[Ｖ]）とする。
このとき、演算処理部３９２１において、実際のＡＤ変換の結果を得るために、ＡＤコンバータ３２９１から出力されるＡＤ変換値ＶＤに対して、シフト電圧αとしての０．５[Ｖ]に対応するデジタル値αＤを加算して、出力デジタル値ＯＤ（ＣＳ１）を求める。

上述した実施形態において、演算処理部３２９２がシフト電圧αを０．５[Ｖ]単位で増加させて説明しているが、これに限定されず、ＡＤコンバータ３２９１の出力するＡＤ変換値ＶＤがＡＤコンバータ３２９１のＡＤ変換可能な入力レンジの上限値未満（または、所定の余裕、例えば上限値の９５％の数値などの余裕をもたせた数値未満）となるように、任意の電圧単位（例えば、０．１[Ｖ]など）でシフト電圧αを徐々に増加させる構成としても良い。

また、ＡＤ変換回路３２９１は、列ＡＤ変換回路３２９ｊ（ＣＳ１）、３２９ｊ（ＣＳ２）及び３２９ｊ（ＣＳ３）の各々の演算処理部３２９２が参照するシフト電圧αテーブルを有する構成としても良い。このシフト電圧αテーブルは、電圧範囲と、この電圧範囲に対応したシフト電圧αと、デジタル値αＤとの対応関係を示すテーブルである。
すなわち、演算処理部３２９２は、ＡＤコンバータ３２９１の出力するＡＤ変換値ＶＤがＡＤ変換のＡＤ変換可能な入力レンジの上限値である場合、ＡＤコンバータ３２９１の出力するＡＤ変換値ＶＤとシフト電圧αとを加算し、加算結果が含まれる電圧範囲をシフト電圧αテーブルにおいて検索する。そして、演算処理部３２９２は、検索された電圧範囲に対応するシフト電圧α及びデジタル値αＤを読み出し、新たなシフト電圧α、デジタル値αＤとして使用する構成としても良い。

また、電荷蓄積部ＣＳ１における背景光の電荷量Ｑ１に対応する電圧を、シフト電圧αとして、電荷蓄積部ＣＳ２の電荷量Ｑ２及び電荷蓄積部ＣＳ３の電荷量Ｑ３をＡＤ変換する際の入力レンジのシフト電圧αとする構成としても良い。この構成の場合、列ＡＤ変換回路３２９ｊ（ＣＳ１）の演算処理部３２９２は、ＡＤコンバータ３２９１の出力するＡＤ変換値ＶＤを、列ＡＤ変換回路３２９ｊ（ＣＳ２）及び３２９ｊ（ＣＳ３）の各々の演算処理部３２９２に対して、シフト電圧αとして出力する。
これにより、列ＡＤ変換回路３２９ｊ（ＣＳ２）及び３２９ｊ（ＣＳ３）の各々において、演算処理部３２９２は、列ＡＤ変換回路３２９ｊ（ＣＳ１）の演算処理部３２９２から供給されるシフト電圧αを、基準電圧生成部３２９３に対して出力する。基準電圧生成部３２９３は、演算処理部３２９２から供給されるシフト電圧α分をシフトさせた基準電圧を、ＡＤコンバータ３２９１に対して出力する。この結果、ＡＤコンバータ３２９１は、次のフレーム周期における入力レンジを、電荷蓄積部ＣＳ１に蓄積される背景光の電荷量Ｑ１に対応した電圧分シフトする。この結果、列ＡＤ変換回路３２９ｊ（ＣＳ２）及び３２９ｊ（ＣＳ３）の各々において、ＡＤコンバータ３２９１は、背景光の電圧分が除かれた反射光のみの電圧に対応するＡＤ変換値ＶＤを出力する。
そして、演算処理部３２９２は、ＡＤ変換値ＶＤに対してシフト電圧αに対応するデジタル値αＤを加算せずに（あるいはシフト電圧αとして０[Ｖ]に対応するデジタル値αＤを加算して）、出力デジタル値ＯＤ（ＣＳ１）を求めて出力する。

図１０は、列変換回路のＡＤ変換及び入力レンジのシフトの動作例を示すフローチャートである。図１０のフローチャートは、列ＡＤ変換部３２９ｊにおいて列ＡＤ変換回路３２９ｊ（ＣＳ１）、３２９ｊ（ＣＳ２）及び３２９ｊ（ＣＳ３）の各々が独立して入力レンジのシフト処理を行なうことを前提として説明する。以下の説明においては、列ＡＤ変換回路３２９ｊ（ＣＳ１）、３２９ｊ（ＣＳ２）及び３２９ｊ（ＣＳ３）の代表として、列ＡＤ変換回路３２９ｊ（ＣＳ１）に関する動作を説明する。また、図１０のフローチャートの処理は、一例としてフレーム周期毎に実行される。

ステップＳ１０１：フレーム周期において、受光画素部３２０における電荷の蓄積処理が終了した場合、画素信号処理回路３２５を介して、格子状の配列における各行の画素回路３２１から順次、入力電圧ＶＡがＡＤ変換回路３２９に対して供給される。
そして、列ＡＤ変換回路３２９ｊ（ＣＳ１）は、画素信号処理回路３２５から、所定の信号処理が行なわれた電荷量Ｑ１に対応した電圧を、入力電圧ＶＡとして取得する。
ステップＳ１０２：列ＡＤ変換回路３２９ｊ（ＣＳ１）において、ＡＤコンバータ３２９１は、現在設定されている入力レンジに対応してＡＤ変換の処理を行い、入力電圧ＶＡをＡＤ変換値ＶＤに変換して出力する。
そして、演算処理部３２９２は、ＡＤ変換値ＶＤに対して内部に記憶されているシフト電圧αに対応するデジタル値αＤを加算して、出力デジタル値ＯＤ（ＣＳ１）として出力する。

ステップＳ１０３：演算処理部３２９２は、ＡＤコンバータ３２９１から供給されるＡＤ変換値ＶＤ（ＣＳ１）が、ＡＤコンバータ３２９１のＡＤ変換のＡＤ変換可能な入力レンジの上限値であるか否か（あるいは所定の余裕を有する上限閾値を超えているか否か）の判定を行なう。
このとき、演算処理部３２９２は、ＡＤ変換値ＶＤ（ＣＳ１）が上記最大値（上記上限閾値以上）である場合、処理をステップＳ１０４へ進める。
一方、演算処理部３２９２は、ＡＤ変換値ＶＤ（ＣＳ１）が上記最大値未満である（上記上限閾値未満である）場合、処理をステップＳ１０５へ進める。

ステップＳ１０４：演算処理部３２９２は、現時点で基準電圧生成部３２９３に供給しているシフト電圧αに、予め設定された所定の電圧を加算する。
そして、演算処理部３２９２は、シフト電圧αをより高い側の電圧に変更して、基準電圧生成部３２９３に変更したシフト電圧αを供給する。
これにより、基準電圧生成部３２９３は、新たに供給されるシフト電圧αに対応させて、ＡＤコンバータ３２９１に供給する基準電圧を上昇させ、当該ＡＤコンバータ３２９１の入力レンジの電圧範囲を高い側にシフトさせる。

ステップＳ１０５：演算処理部３２９２は、ＡＤコンバータ３２９１から供給されるＡＤ変換値ＶＤ（ＣＳ１）が、ＡＤコンバータ３２９１のＡＤ変換のＡＤ変換可能な入力レンジの下限値であるか否か（あるいは所定の余裕を有する下限閾値未満か否か）の判定を行なう。ここで、下限閾値は、例えば、上限値の５％程度とする。
このとき、演算処理部３２９２は、ＡＤ変換値ＶＤ（ＣＳ１）が上記最小値である（上記下限閾値以下である）場合、処理をステップＳ１０６へ進める。
一方、演算処理部３２９２は、ＡＤ変換値ＶＤ（ＣＳ１）が上記最小値を超えている（上記下限閾値を超えている）場合、本フローチャートにおける処理を終了する。

ステップＳ１０６：演算処理部３２９２は、現時点で基準電圧生成部３２９３に供給しているシフト電圧αから、予め設定された所定の電圧を減算する。
そして、演算処理部３２９２は、シフト電圧αをより低い側の電圧に変更して、基準電圧生成部３２９３に変更したシフト電圧αを供給する。
これにより、基準電圧生成部３２９３は、新たに供給されるシフト電圧αに対応させて、ＡＤコンバータ３２９１に供給する基準電圧を下降させ、当該ＡＤコンバータ３２９１の入力レンジの電圧範囲を低い側にシフトさせる。

図１１は、図６に示すＡＤコンバータの入力レンジをシフトする処理を説明する概念図である。図１１は、ＡＤコンバータ３２９１にシングルスロープのＡＤコンバータ（以下、シングルスロープ型ＡＤコンバータと示す）を用いた例を示している。図１１（ａ）は、シングルスロープＡＤコンバータの構成例を示している。図１１（ｂ）は、シフト電圧αが０[Ｖ]であり、入力レンジに入力電圧ＶＡが含まれている場合のＡＤ変換の処理を示している。図１１（ｃ）は、シフト電圧αが０[Ｖ]であり、入力レンジに入力電圧ＶＡが含まれていない場合のＡＤ変換の処理を示している。図１１（ｄ）は、シフト電圧αがＡα１[Ｖ]であり、入力レンジに入力電圧ＶＡが含まれている場合のＡＤ変換の処理を示している。また、図１１（ｂ）、（ｃ）、（ｄ）の各々のグラフにおいて、縦軸が参照電圧ＶＬを示し、横軸が計数器３０４のカウント数を示している。図１１（ｂ）、（ｃ）、（ｄ）の各々のグラフにおいて、入力電圧ＶＡを示す線は実線の線分Ｌ＿ＶＡで示され、参照電圧ＶＬを示す線は破線の線分Ｌ＿ＶＬで示されている。

図１１（ａ）に示すように、ＡＤコンバータ３２９１は、比較器３０１、クロック発生回路３０２、ランプ電圧生成回路３０３及び計数器３０４を備えている。
比較器３０１は、入力電圧ＶＡと、徐々に増加する参照電圧ＶＬとを比較し、例えば、参照電圧ＶＬが入力電圧ＶＡ以上となった場合に、出力を’Ｌ’レベルから’Ｈ’レベルに変化させる。
ランプ電圧生成回路３０３は、クロック発生回路３０２からクロック信号としてのパルスが供給される毎に、所定の電圧単位で段階的に参照電圧ＶＬを増加させていく（図１１（ｃ）～図１１（ｄ）参照）。
計数器３０４は、クロック発生回路３０２からクロック信号としてのパルスが供給される毎に、カウント数を増加させる。
計数器３０４がカウントアップのカウント数（すでに述べたＡＤ変換のＡＤ変換可能なフルスケールレンジである入力レンジの上限値）がｄ（例えば、２５５）であり、ＡＤコンバータ３２９１の入力レンジの電圧範囲の幅が電圧ＶＡであるとした場合、分解能はＶＡ／２５６となる。ランプ電圧生成回路３０３は、パルスが入力される毎に、上記分解能であるＶＡ／２５６ずつ参照電圧ＶＬを増加させて、比較器３０１に出力する。計数器３０４は、比較器３０１から供給される信号の電圧が’Ｌ’レベルの場合、パルスの計数を行ない、’Ｈ’レベルとなると計数を停止する。したがって、計数器３０４の出力するカウント数がＡＤ変換値ＶＤ（分解能の電圧にカウント数を乗算した結果）を示すことになる。

図１１（ｂ）において、入力レンジＡ０は、例えば０Ｖから０．５Ｖの電圧範囲ＶＷであり、線分Ｌ＿ＶＬが線分Ｌ＿ＶＡと交差したカウント数が、入力電圧ＶＡをＡＤ変換したＡＤ変換値ＶＤを表す数値となる。この時点におけるシフト電圧αは０[Ｖ]である。
一方、図１１（ｃ）において、入力レンジＡ０は、０Ｖから０．５Ｖの電圧範囲ＶＷであり、線分Ｌ＿ＶＬが線分Ｌ＿ＶＡと交差しない。この場合、カウント数がカウントアップした最大値のｄとなり、入力電圧ＶＡを示すカウント数が得られない。
このため、図１１（ｄ）に示すように、演算処理部３２９２からシフト電圧αとしてＶα１を示す情報が基準電圧生成部３２９３に対して供給される。
図１１（ｂ）及び（ｃ）の場合、シフト電圧αが０[Ｖ]のため、ランプ電圧生成回路３０３は、参照電圧ＶＬを０[Ｖ]から０．５［Ｖ］の電圧範囲ＶＷにおいて段階的に増加させて、比較器３０１に供給していた。
しかしながら、図１１（ｄ）の場合、シフト電圧αがＶα１のため、ランプ電圧生成回路３０３は、参照電圧ＶＬをＶα１から電圧０．５［Ｖ］＋Ｖα１の電圧範囲ＶＷにおいて段階的に増加させて、比較器３０１に供給する。

図１１（ｄ）に示しているように、参照電圧ＶＬが電圧Ｖα１から開始され、入力レンジの電圧範囲ＶＷ、すなわちＶα１から電圧０．５［Ｖ］＋Ｖα１までの電圧範囲で変化しないため、線分Ｌ＿ＶＬが線分Ｌ＿ＶＡと交差するカウント数は、電圧Ｖα１からの電圧値、すなわち入力電圧ＶＡ－電圧Ｖα１（入力電圧ＶＡから電圧Ｖα１を減算した数値）をＡＤ変換した結果を示している。このため、すでに述べたように、演算処理部３２９２は、ＡＤコンバータ３２９１が出力するＡＤ変換値ＶＤに、電圧Ｖα１に対応するカウント数（シフト電圧αに対応するデジタル値αＤ）を加算して、加算結果を出力デジタル値ＯＤを算出する。そして、得られた出力デジタル値ＯＤ（ＣＳ１）、ＯＤ（ＣＳ２）及びＯＤ（ＣＳ３）の各々と、式（１）及び式（２）とを用いて距離Ｄが求められる。

図１２は、図６に示すＡＤコンバータの入力レンジをシフトする処理を説明する概念図である。図１２は、ＡＤコンバータ３２９１にサイクリックＡＤコンバータ（例えば、特許第３９６２７８８号参照）を用いた例を示している。
図１２においては、ＡＤコンバータ３２９１の入力レンジをシフトさせるため、反転増幅器２００及びコンデンサＣ１などに与える基準電圧ＶＣＯＭとしてシフト電圧αを与える。これにより、図１１で説明した場合と同様に、ＡＤコンバータ３２９１の入力レンジの電圧範囲が、シフト電圧α分上昇する。
したがって、ＡＤコンバータ３２９１が入力電圧ＶＡＮ（入力電圧ＶＡ（ＣＳ１）、ＶＡ（ＣＳ２）に対応）をＡＤ変換した結果、得られるデジタル値Ｄ１、Ｄ２（ＡＤ変換値ＶＤ）は、入力電圧ＶＡ－シフト電圧αの電圧値を示している。
したがって、図１１で示したように、デジタル値Ｄ１、Ｄ２に対してシフト電圧αに対応するデジタル値を加算して、式（１）及び式（２）を用いて距離Ｄを求めるため、出力デジタル値ＯＤを算出する必要がある。

本実施形態によれば、背景光の強度が増加して、電荷蓄積部ＣＳ１、ＣＳ２及びＣＳ３の各々に蓄積される電荷の電荷量Ｑ１、Ｑ２、Ｑ３それぞれが増加し、ＡＤコンバータ３２９１に供給される入力電圧ＶＡ（ＣＳ１）、ＶＡ（ＣＳ２）、ＶＡ（ＣＳ３）が大きくなり、ＡＤコンバータ３２９１の入力レンジの電圧範囲に含まれなくなっても、シフト電圧αにより入力レンジの電圧範囲をシフトさせることが可能となり、電荷蓄積部ＣＳ１、ＣＳ２及びＣＳ３の各々に蓄積される電荷の電荷量Ｑ１、Ｑ２、Ｑ３それぞれが変動しても、高い測定精度で距離Ｄを測定することができる。

図１３は、フレーム周期における蓄積周期数を増加することによる距離分解能の向上の効果を説明する図である。図１３（ａ）は、入力電圧ＶＡ（ＣＳ１）、ＶＡ（ＣＳ２）及びＶＡ（ＣＳ３）の３つの分類＃１、＃２及び＃３を示している。また、図１３（ａ）は、縦軸が入力電圧ＶＡを示しており、横軸が分類＃１、＃２及び＃３の各々とそれぞれの分類における入力電圧ＶＡ（ＣＳ１）、ＶＡ（ＣＳ２）、ＶＡ（ＣＳ３）の種類を示している。
分類＃１においては、電荷蓄積部ＣＳ１に蓄積された電荷の電荷量Ｑ１に対応する入力電圧ＶＡ（ＣＳ１）が０．５８[Ｖ]であり、電荷蓄積部ＣＳ２に蓄積された電荷の電荷量Ｑ２に対応する入力電圧ＶＡ（ＣＳ２）が０．８[Ｖ]であり、電荷蓄積部ＣＳ３に蓄積された電荷の電荷量Ｑ３に対応する入力電圧ＶＡ（ＣＳ３）が０．７２[Ｖ]である。
分類＃２においては、電荷蓄積部ＣＳ１に蓄積された電荷の電荷量Ｑ１に対応する入力電圧ＶＡ（ＣＳ１）が０．７２[Ｖ]であり、電荷蓄積部ＣＳ２に蓄積された電荷の電荷量Ｑ２に対応する入力電圧ＶＡ（ＣＳ２）が１．０[Ｖ]であり、電荷蓄積部ＣＳ３に蓄積された電荷の電荷量Ｑ３に対応する入力電圧ＶＡ（ＣＳ３）が０．８９[Ｖ]である。
分類＃３においては、電荷蓄積部ＣＳ１に蓄積された電荷の電荷量Ｑ１に対応する入力電圧ＶＡ（ＣＳ１）が０．８５[Ｖ]であり、電荷蓄積部ＣＳ２に蓄積された電荷の電荷量Ｑ２に対応する入力電圧ＶＡ（ＣＳ２）が１．１９[Ｖ]であり、電荷蓄積部ＣＳ３に蓄積された電荷の電荷量Ｑ３に対応する入力電圧ＶＡ（ＣＳ３）が１．０７[Ｖ]である。

図１３（ａ）に示す分類＃１、＃２及び＃３の各々は、背景光の強度としては一定である。しかしながら、電荷蓄積部ＣＳ１、ＣＳ２及びＣＳ３の各々に電荷を蓄積する回数、すなわち蓄積周期数（振り分け回数）がそれぞれ１５０００回、１９０００回、２３０００回と、徐々に多くなっている。ここで、蓄積周期数が増加することにより、分類＃１→分類＃２→分類＃３と徐々に、電荷蓄積部ＣＳ１、ＣＳ２及びＣＳ３の各々に蓄積される電荷の電荷量Ｑ１、Ｑ２、Ｑ３それぞれが増加する。この電荷量Ｑ１、Ｑ２及びＱ３の各々の増加に対応して、すでに述べた入力レンジのシフトを、分類＃１、＃２、＃３それぞれの場合に対応して行なうことにより、いずれの分類おいても距離Ｄを求めることができる。

図１３（ｂ）は、分類＃１、＃２及び＃３の各々の蓄積周期数（振り分け回数）と距離分解能（ノイズ）との対応を示すテーブルである。
図１３（ｂ）のテーブルは、各レコード毎に、分類、シフト電圧α、蓄積周期数（振り分け回数）、入力電圧ＶＡ（電荷量Ｑ１、Ｑ２、Ｑ３）、距離分解能（ノイズ）の項目がある。
分類は、入力電圧ＶＡ（ＣＳ１）、ＶＡ（ＣＳ２）及びＶＡ（ＣＳ３）の組合せを区別する識別情報であり、分類＃１、＃２、＃３それぞれがある。シフト電圧αは、ＡＤコンバータ３２９１の入力レンジの電圧範囲をシフトさせた電圧値を示している。入力電圧ＶＡ（単位[Ｖ]）の欄において、ＶＡ（ＣＳ１）、ＶＡ（ＣＳ２）、ＶＡ（ＣＳ３）の各々の電圧値を示すサブ欄が設けられている。距離分解能（ノイズ）は、電荷を蓄積する蓄積周期数を増加させることにより得られる分解能（すなわち、測定誤差）を示している。
蓄積周期数を増加させることにより、電荷蓄積部ＣＳ１、ＣＳ２及びＣＳ３の各々に蓄積される電荷の電荷量Ｑ１、Ｑ２、Ｑ３のそれぞれは増加する。
しかしながら、電荷量Ｑ１、Ｑ２、Ｑ３の各々が、特に電荷量Ｑ２及びＱ３の各々が距離に対応する電荷量としてより精度良く蓄積することが可能となるため、距離測定における分解能を向上させることができる。

図１３（ｂ）に示すように、蓄積周期数を増加させることにより、同一測定空間及び同一測定環境においても、電荷蓄積部ＣＳ１、ＣＳ２及びＣＳ３の各々に蓄積される電荷の電荷量Ｑ１、Ｑ２、Ｑ３それぞれが増加し、入力電圧ＶＡ（ＣＳ１）、ＶＡ（ＣＳ２）、ＶＡ（ＣＳ３）が大きくなる。
これに対応して、入力電圧ＶＡが入力電圧ＶＡ（ＣＳ１）、ＶＡ（ＣＳ２）、ＶＡ（ＣＳ３）が大きくなるに従い、すなわち蓄積周期数（振り分け回数）が増加するに従い、分類＃１、＃２及び＃３の各々における距離分解能（ノイズ）が３０．６[ｍｍ ｒｍｓ]、２２．７[ｍｍ ｒｍｓ]、１８．２[ｍｍ ｒｍｓ]と、徐々に低下し、測定精度が向上していることが判る。ここで、測定された距離Ｄは、最大＋／－距離分解能（ノイズ）の誤差を含んでいる。このため、距離分解能（ノイズ）が小さい程、結果的に距離Ｄの測定精度が向上する。
上述したように、本実施形態によれば、電荷蓄積部ＣＳ１、ＣＳ２及びＣＳ３に蓄積される電荷の電荷量Ｑ１、Ｑ２、Ｑ３が増加し、入力電圧ＶＡ（ＣＳ１）、ＶＡ（ＣＳ２）、ＶＡ（ＣＳ３）が増加しても、ＡＤコンバータ３２９１の入力レンジを容易にシフトすることが可能であるため、蓄積周期数（振り分け回数）を増加させることができ、距離測定の分解能を高くすることにより、測定される距離Ｄの測定精度を向上することができる。

また、上述した実施形態において、画素回路３２１の格子状の配列において列毎に、フレーム周期単位でＡＤコンバータの３２９１の入力レンジのシフトを行なう構成として説明したが、格子状に配列された画素回路３２１毎に対応させて、ＡＤコンバータ３２９１の入力レンジの電圧範囲のシフトを行なう構成としても良い。
すなわち、画素回路の格子状の配列において、列毎に設けられた列ＡＤ変換回路３２９ｊ（ＣＳ１）、３２９ｊ（ＣＳ２）及び３２９ｊ（ＣＳ３）の各々がシフト電圧α及びデジタル値αＤを記憶しておく記憶部をそれぞれ保持しており、列における各行の画素回路３２１から供給される入力電圧ＶＡ（ＣＳ１）、ＶＡ（ＣＳ２）、 ＶＡ（ＣＳ３）に対応するシフト電圧α、デジタル値αＤを記憶部に記憶させておく。
ここで、ＡＤコンバータ３２９１は、現時点で処理を行なっている行の入力電圧ＶＡのＡＤ変換の結果としてＡＤ変換値ＶＤを、演算処理部３２９２に対して出力する。
そして、演算処理部３２９２は、ＡＤコンバータ３９２１からＡＤ変換値ＶＤが出力された後、次の行に対応するシフト電圧αを上記記憶部から読出す。演算処理部３２９２は、読み出したシフト電圧αを基準電圧生成部３２９３に出力し、ＡＤコンバータ３２９１の入力レンジの電圧範囲をシフトさせる。
また、演算処理部３２９２は、現時点で処理を行なっている行のＡＤ変換値ＶＤが入力レンジの上限値であるか、下限値であるかの判定を行ない、判定結果に対応したシフト電圧αに対応するデジタル値αＤを求めて、求めたシフト電圧αに対応するデジタル値αＤを上記記憶部に書き込んで記憶させる。格子状に配列された画素回路３２１毎に対応させて、ＡＤコンバータ３２９１の入力レンジの電圧範囲をシフトさせる上記処理は、列ＡＤ変換回路３２９ｊ（ＣＳ１）、３２９ｊ（ＣＳ２）及び３２９ｊ（ＣＳ３）の各々において独立に行なわれる。

この構成により、格子状に配列した画素回路３２１において、部分的に強い背景光が受光された場合や、反射率が高い対象物Ｓから反射光ＲＬが受光された場合など、画素回路３２１の電荷蓄積部ＣＳ１、ＣＳ２及びＣＳ３の各々に蓄積される電荷の電荷量Ｑ１、Ｑ２、Ｑ３に応じて、ＡＤコンバータ３２９１の入力レンジの電圧範囲を柔軟にシフトさせることが可能となり、フレーム単位で画素回路３２１と、測定空間Ｐにおける対象物Ｓとの距離Ｄを高い測定精度により測定することができる。

＜第２の実施形態＞
以下、本発明の第２の実施形態について、図面を参照して説明する。図１４は、本発明の第２の実施形態の距離画像撮像装置の概略構成を示したブロック図である。図１４に示す距離画像撮像装置１’の他の構成及び動作については第１の実施形態と同様である。以下、第１の実施形態と異なる構成及び動作について説明する。
第１の実施形態においては、ＡＤコンバータ３２９１の入力レンジをシフトさせる処理を、演算処理部３２９２がＡＤ変換値ＶＤと入力レンジの電圧範囲の上限値及び下限値と比較することで行なう構成としている。
本実施形態においては、入力レンジの電圧範囲をシフトさせる処理を、外部から供給される制御信号により行なっている。

図１４において、距離画像撮像装置１’には、入力レンジ制御回路５が備えられている。入力レンジ制御回路５は、例えば、照度センサなどの光の強度を測定する光センサを備えている。
入力レンジ制御回路５は、光センサが測定した測定空間Ｐの光強度（すなわち、背景光の光強度）の測定値に対応したシフト電圧α及びこのシフト電圧に対応するデジタル値αＤを上記制御情報として、距離画像センサ３２’に出力する。
ここで、入力レンジ制御回路５は、例えば、内部に備えたシフト電圧αテーブルを参照して、光強度に対応するシフト電圧α及びデジタル値αＤを読み出す構成としても良い。上記シフト電圧αテーブルは、光強度の複数の強度範囲と、この強度範囲に対応するシフト電圧αと、デジタル値αＤとの組合せが予め設定されているテーブルである。したがって、入力レンジ制御回路５は、シフト電圧αテーブルを参照して、光センサにより測定された光強度が含まれる強度範囲を検索し、この検索した強度範囲に対応したシフト電圧α及びデジタル値αＤを、シフト電圧αテーブルから読み出す。

図１５は、第２の実施形態における列ＡＤ変換回路３２９ｊ（ＣＳ１）’の構成例を示している。以下、図１５に示す列ＡＤ変換回路３２９ｊ（ＣＳ１）’を例として説明するが、列ＡＤ変換回路３２９ｊ（ＣＳ２）’及び３２９ｊ（ＣＳ３）’も列ＡＤ変換回路３２９ｊ（ＣＳ１）’と同様の構成であり、同様の動作を行なう。
列ＡＤ変換回路３２９ｊ（ＣＳ１）’は、入力レンジ制御回路５からシフト電圧α及びデジタル値αＤが供給される。同様に、列ＡＤ変換回路３２９ｊ（ＣＳ２）’及び３２９ｊ（ＣＳ３）’にも、入力レンジ制御回路５からシフト電圧α及びデジタル値αＤが供給される。
これにより、演算処理部３２９２’は背景光に対応したシフト電圧αのデジタル値αＤを取得する。また、基準電圧生成部３２９３は、背景光に対応したシフト電圧αを取得する。
基準電圧生成部３２９３は、第１の実施形態の場合と同様に、供給されたシフト電圧αをシフトさせた基準電圧を、ＡＤコンバータ３２９１に対して出力する。
これにより、ＡＤコンバータ３２９１は、基準電圧生成部３２９３から供給される基準電圧に対応して、入力レンジの電圧範囲をシフトさせる。ＡＤコンバータ３２９１は、画素信号処理回路３２５から供給される入力電圧ＶＡ（ＣＳ１）をＡＤ変換して、ＡＤ変換値ＶＤ（ＣＳ１）を演算処理部３２９２’に出力する。
また、演算処理部３２９２’は、ＡＤコンバータ３２９１が出力するＡＤ変換値ＶＤ（ＣＳ１）に対して、入力レンジ制御回路５から供給されるシフト電圧αを加算する。そして、演算処理部３２９２’は、ＡＤ変換値ＶＤ（ＣＳ１）とシフト電圧αに対応するデジタル値αＤとの加算結果として、出力デジタル値ＯＤ（ＣＳ１）を求める。列ＡＤ変換回路３２９ｊ（ＣＳ２）’及び３２９ｊ（ＣＳ３）’も、列ＡＤ変換回路３２９ｊ（ＣＳ１）’と同様の処理を行ない、出力デジタル値ＯＤ（ＣＳ２）、ＯＤ（ＣＳ３）を求める。そして、ＡＤ変換回路３２９は、水平走査回路３２４の制御により、列ＡＤ変換部ｊの各々の出力デジタル値ＯＤ（ＣＳ１）、ＯＤ（ＣＳ２）、ＯＤ（ＣＳ３）それぞれを、シリアルに画素信号として距離画像処理部４へ出力する。
この構成の場合、入力レンジ制御回路５を加えた簡易な構成により、演算処理部３２９２に比較して回路規模の小さい演算処理部３２９２’を用いることができ、距離画像センサ３２’のサイズを第１の実施形態の距離画像センサ３２に比較して小型化し、かつ第１の実施形態と同様に、測定空間Ｐの環境における背景光の光強度に対応して、ＡＤコンバータ３２９１の入力レンジを調整し、背景光の光強度が高い、あるいは対象物Ｓからの反射光ＲＬの光強度が高い場合においても、距離画像撮像装置１’と対象物Ｓとの距離Ｄを高い測定精度により測定することが可能となる。

また、第２の実施形態は入力レンジ制御回路５がシフト電圧αを示す数値を、距離画像撮像装置１’を走査しているユーザが入力する入力手段を備える構成としても良い。この入力手段としては、例えば、数字入力を行なう数値入力用キーボード、電圧調整用のボリュームツマミなど電圧値が入力可能であればどのようなデバイスを用いてもよい。
距離画像撮像装置１’は、上記デバイスから入力された電圧を示す数値をシフト電圧αとして距離画像センサ３２’に対して出力する。距離画像センサ３２’において、上述した入力レンジ制御回路５を設けた構成と同様に、基準電圧生成部３２０３は、供給されるシフト電圧αにより、ＡＤコンバータ３２９１に供給する基準電圧をシフトさせる。
そして、ＡＤコンバータ３２９１は、基準電圧生成部３２９３から供給されるシフト電圧αによりシフトされた基準電圧に対応して、入力レンジを変更して入力電圧ＶＡのＡＤ変換を行ない、ＡＤ変換値ＶＤを出力する。
また、演算処理部３２９２’は、ＡＤコンバータ３２９１が出力するＡＤ変換値ＶＤと、シフト電圧αに対応するデジタル値αＤとにより出力デジタル値ＯＤを求める。
この構成の場合、測定空間Ｐにおいて距離画像撮像装置１’から対象物Ｓまでの距離Ｄの測定を行なう際に、この測定空間Ｐの環境における背景光の光強度をユーザが強いと感じた場合、距離画像撮像装置１’が表示する距離画像（距離Ｄに応じた階調度のピクセルからなる画像）を観察しつつ、入力手段によりシフト電圧αの調整を行なう。
これにより、ユーザが距離画像撮像装置１’が表示する距離画像を観察しつつ、’白飛び’や’黒つぶれ’が無くなるように、シフト電圧αを直接に調整することができ、簡易な回路で容易に、かつ高い測定精度で距離Ｄの測定を行なうことができる。

また、本実施形態において、格子状に配列された画素回路の列単位に列ＡＤ変換回路が設けられる構成として説明したが、格子状ではなく画素回路が一列に配列したラインセンサの画素回路毎に、本実施形態におけるＡＤ変換する入力レンジの電圧範囲のシフトが可能なＡＤ変換回路を設けて並列に、アナログ電圧（入力電圧ＶＡ）のＡＤ変換を行なう構成としても良い。
また、上記ラインセンサの行方向に、本実施形態におけるＡＤ変換する入力レンジの電圧範囲がシフト可能なＡＤ変換回路を設けて、ラインセンサにおける１画素回路毎に時系列に、画素回路の各々が出力するアナログ電圧（入力電圧ＶＡ）のＡＤ変換を順次行なう構成としても良い。
また、本実施形態において、光源装置２１が、例えば、被写体Ｓに照射する光パルスＰＯとなる近赤外の波長帯域のレーザ光を発光するとし、レーザ光としてパルス発信動作による光パルスを用いることで説明した。しかしながら、上記ＡＤ変換を行なう入力レンジの電圧範囲のシフトを行なう構成は、パルス光以外のレーザ光、例えば定常光（ＣＷ：continuous wave ）の連続発信による正弦波形状のレーザ光（照射光）を用いて強度変調のずれから距離測定を行なう距離画像撮像装置にも、画素回路が出力するアナログ電圧（入力電圧ＶＡ）をＡＤ変換する処理において本実施形態と同様に適用可能である。
また、画素回路が出力するアナログ電圧ではなく、フォトダイオード、ＬＥＤ（light emitting diode）、太陽電池などが光起電力により発生するアナログ電圧や、通信などにおける信号処理におけるアナログ電圧波形を広いダイナミックレンジで、かつ高分解能で計測する場合にも、本実施形態によるＡＤ変換する入力レンジの電圧範囲がシフト可能なＡＤ変換回路を適用することができる。

以上、この発明の実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。

１，１’…距離画像撮像装置
２…光源部
３…受光部
４…距離画像処理部
５…入力レンジ制御回路
２１…光源装置
２２…拡散板
３１…レンズ
３２，３２’…距離画像センサ
４１…タイミング制御部
４２…距離演算部
３２０…受光画素部
３２１…画素回路
３２２…制御回路
３２３…垂直走査回路
３２４…水平走査回路
３２５…画素信号処理回路
３２６…画素駆動回路
３２９…ＡＤ変換回路
３２９ｊ…ＡＤ変換部
３２９ｊ（ＣＳ１）、３２９ｊ（ＣＳ１）’、３２９ｊ（ＣＳ２）、３２９ｊ（ＣＳ３）…ＡＤ変換回路
３２９１…ＡＤコンバータ
３２９２，３２９２’…演算処理部
３２９３…基準電圧生成部
Ｃ…電荷蓄積容量
ＣＳ 電荷蓄積部
ＦＤ…フローティングディフュージョン
Ｇ…読み出しゲートトランジスタ
ＧＤ…ドレインゲートトランジスタ
Ｏ…出力端子
Ｐ…測定空間
ＰＤ…光電変換素子
ＰＯ…光パルス
ＲＬ…反射光
ＲＴ…リセットゲートトランジスタ
ＲＵ…画素信号読み出し部
Ｓ…対象物
ＳＦ…ソースフォロアゲートトランジスタ
ＳＬ…選択ゲートトランジスタ

Claims (12)

1. 所定の光源から測定対象の空間である測定空間に対して照射される照射光が、前記測定空間における対象物において反射した反射光と、前記測定空間の環境における背景光とを受光し、受光した前記反射光及び前記背景光に応じた電荷を発生する光電変換素子と、フレーム周期において前記照射光が照射された際に前記電荷を蓄積する電荷蓄積部とを具備し、前記照射光の照射に同期して前記電荷を前記電荷蓄積部に蓄積する画素回路を有する受光画素部と、
   ＡＤコンバータと、演算処理部と、を有し、前記電荷蓄積部に蓄積された電荷量に応じた入力電圧を、前記フレーム周期毎にＡＤ変換する際、前記入力電圧が前記ＡＤコンバータの入力レンジに含まれない場合に前記演算処理部により当該入力レンジの電圧範囲を所定のシフト電圧分シフトさせることによって当該入力レンジを当該入力電圧に対応して調整するＡＤ変換回路と
   を備える
   距離画像センサ。
2. 前記シフト電圧に対応して前記ＡＤ変換回路の入力レンジの電圧範囲を制御する基準電圧を生成する基準電圧生成部をさらに有し、
   前記演算処理部が、前記入力電圧が前記ＡＤコンバータの前記入力レンジの上限値以上である場合、当該入力レンジの電圧範囲をシフトさせる前記シフト電圧を求め、当該シフト電圧を前記基準電圧生成部に供給し、
   前記基準電圧生成部が、前記演算処理部から供給される前記シフト電圧に対応して前記基準電圧を生成し、当該基準電圧を前記ＡＤコンバータに供給し、
   前記ＡＤコンバータが、前記基準電圧生成部から供給される前記基準電圧により、前記入力レンジの電圧範囲を調整する
   請求項１に記載の距離画像センサ。
3. 前記演算処理部が、前記入力電圧が前記入力レンジの前記電圧範囲の上限を超えた場合、予め設定したシフト電圧分、現時点より高い電圧側にシフトさせ、前記入力電圧が前記入力レンジの前記電圧範囲の下限未満の場合、予め設定したシフト電圧分、現時点より低い電圧側にシフトさせる
   請求項１または請求項２に記載の距離画像センサ。
4. 前記照射光が所定の周期で照射される同一のパルス幅の光パルスであり、
   前記受光画素部が二次元の格子状に配列した前記画素回路を備え、
   前記ＡＤ変換回路が前記格子状の前記配列の列毎に設けられている
   ことを特徴とする請求項１または請求項２に記載の距離画像センサ。
5. 蓄積駆動信号を出力する画素駆動回路がさらに備えられており、
   前記電荷蓄積部が、複数の振分電荷蓄積部を有しており、
   前記画素駆動回路が、前記光パルスの照射に同期して、前記蓄積駆動信号として前記周期において、振分蓄積駆動信号を前記振分電荷蓄積部に対して順次出力し、前記距離画像センサと前記対象物との距離を求めるため、前記反射光の期間における受光量により前記光電変換素子が発生する電荷の各々を、前記振分電荷蓄積部それぞれに振り分けて蓄積する
   請求項４に記載の距離画像センサ。
6. 前記演算処理部が、背景光による電荷が蓄積される前記電荷蓄積部における電荷の電荷量に応じた電圧に対応させて、前記入力レンジの前記電圧範囲をシフトさせる
   請求項５に記載の距離画像センサ。
7. 前記格子状の配列における各々の前記画素回路の前記電荷蓄積部の列単位にＡＤコンバータが備えられており、
   前記演算処理部が、前記振分電荷蓄積部の前記列毎に独立して、前記ＡＤコンバータの各々の前記入力レンジの調整を行なう
   請求項５または請求項６に記載の距離画像センサ。
8. 前記演算処理部が、ＡＤコンバータが前記入力電圧のＡＤ変換する際に用いる前記入力レンジの前記シフト電圧の生成を、前記格子状の配列における列単位に直前の前記フレーム周期における前記入力電圧のＡＤ変換の結果に対応して行なう
   請求項４から請求項７のいずれか一項に記載の距離画像センサ。
9. 前記演算処理部が、前記ＡＤ変換回路が前記入力電圧のＡＤ変換する際に用いる前記入力レンジの前記シフト電圧の生成を、前記格子状の配列の列に配置された前記画素回路毎に、直前の前記フレーム周期における当該画素回路毎の前記入力電圧のＡＤ変換の結果に対応して行なう
   請求項４から請求項８のいずれか一項に記載の距離画像センサ。
10. 外部装置から供給されるシフト制御信号により、前記所定のシフト電圧分のシフトが行なわれる
    請求項１に記載の距離画像センサ。
11. 前記請求項１から請求項１０のいずれか一項に記載の距離画像センサと、
    測定対象の空間である測定空間に対して照射光を照射する光源部と、
    予め定めた固定の電荷振り分け回数で振り分けられて、前記電荷蓄積部における複数の振分電荷蓄積部のそれぞれに積算された前記電荷の量である電荷量と、前記ＡＤ変換回路における前記入力レンジをシフトした電圧とに基づいて、前記距離画像センサと、前記測定空間に存在する前記対象物との間の距離を求める距離画像処理部と
    を備える
    距離画像撮像装置。
12. 前記距離画像処理部が、前記電荷の量である電荷量に対応した電圧がＡＤ変換された変換電圧に対して、前記入力レンジをシフトしたシフト電圧を加算して、加算結果により、前記距離画像センサと、前記測定空間に存在する前記対象物との間の距離を算出する
    請求項１１に記載の距離画像撮像装置。

Images