JP7247949B2 - シリコン単結晶を製造する方法 - Google Patents

シリコン単結晶を製造する方法 Download PDF

Info

Publication number
JP7247949B2
JP7247949B2 JP2020080587A JP2020080587A JP7247949B2 JP 7247949 B2 JP7247949 B2 JP 7247949B2 JP 2020080587 A JP2020080587 A JP 2020080587A JP 2020080587 A JP2020080587 A JP 2020080587A JP 7247949 B2 JP7247949 B2 JP 7247949B2
Authority
JP
Japan
Prior art keywords
single crystal
silicon single
diameter
crystal
pulling speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020080587A
Other languages
English (en)
Other versions
JP2021172576A (ja
Inventor
佳祐 三原
孝世 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2020080587A priority Critical patent/JP7247949B2/ja
Publication of JP2021172576A publication Critical patent/JP2021172576A/ja
Application granted granted Critical
Publication of JP7247949B2 publication Critical patent/JP7247949B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、シリコン単結晶を製造する方法に関する。
近年、Siトランジスタの微細化・高集積化による性能の向上が限界に近づいており、Siよりもキャリア移動度に優れたGeやIII-V族化合物半導体をチャネル材料として用いる次世代トランジスタによる大幅な性能向上に期待が集まっている。
これらの次世代チャネル材料の地殻中の埋蔵量は、Ge:1.8ppma、Ga:18ppma、As:1.5ppmaとなっており、地殻中に27.7%存在するSiと異なり資源の埋蔵量が少ない点が課題となっている。
この課題に対して、資源量が豊富で安価・高品質、かつ電子デバイスに十分な使用実績のあるSi基板の上に、Ge、GaAs等を配置するヘテロ構造は有効な解決策となり得る。
しかしながら、Si基板上にこれら異種原子層を形成する際には、Siと異種原子層間で生じる熱膨張率差によって生じる残留応力、転位、ウェーハ反りが問題となる。
この問題に対応するために、例えば、成長温度を低温化することで影響を軽減できることが広く知られているが、この方法では結晶性が悪くなるという欠点がある。
他の方法として、Si基板上をSiOなどで覆い、部分的にSi基板を露出させた部分(この部分をパターンと称する)に異種原子層を成長させる方法や、上記パターンを通してラテラル成長をする方法がある。
これらの方法で熱膨張率の影響は抑制できるものの、パターン内の成長面での熱膨張率差の影響は回避することができないという問題がある。
また、チャネル部への歪導入がキャリア移動度の高速化につながる有益な側面もあるため、この利点を打ち消さないためにも、ウェーハ自体が強固で転位やウェーハ反りを抑制できる方が好ましい。
この点において、一般的に用いられているSi(100)面よりも、Si(111)面は最密面で最も機械的強度が強いため、転位の抑制やウェーハ反りの抑制という点において、他の面方位と比較して優位性がある。
このため、Si基板上への高キャリア移動度材料をヘテロエピタキシャル成長させるヘテロ構造において、Si<111>結晶は、熱膨張率差による転位やウェーハ反りの抑制につながる機械的強度の点において、Siの他の面方位に対して優位性がある。
近年、化合物半導体を用いたトランジスタ向けの用途としてSi<111>結晶が注目されており、その中でも、抵抗率が10mΩcm以下の低抵抗のSi<111>結晶の製造方法を確立させることが重要になってきている。
上記トランジスタの基板として用いられるSi単結晶中には、引き上げ中に点欠陥が必ず取り込まれるが、その点欠陥の取り込まれ方はボロンコフの理論に従うことが広く知られている。
ボロンコフの理論に依ると、シリコン単結晶の成長速度Vと界面近傍の温度勾配Gとの比V/Gに依存して点欠陥濃度が決定されるため、単結晶Si中の点欠陥濃度のばらつきを低減するには、欠陥領域を揃える必要があり、そのためにはV/Gを精密に制御することが重要になる。
温度勾配Gが一定の引き上げ機において、V/Gを一定にするには引き上げ速度Vを一定として単結晶を成長させる必要がある。
引き上げ速度Vを一定にするために、通常のチョクラルスキー法によるシリコン単結晶の製造時には、引き上げ速度に対してスパン制限を設けて、設定引き上げ速度と引き上げ速度制御値の乖離を一定の範囲以内にする操業を行っている。
引き上げ速度にスパン制限を設けた操業では、結晶直径の検出値と設定値を比較することにより引き上げ速度制御値をPID制御により演算し、引き上げ速度制御値にスパン制限を設けた上で、引き上げ速度の変化量に上限と下限を設け、変動幅が制限された引き上げ速度出力を演算することにより、引き上げ速度を一定の範囲内に制御している。
ただし、温度勾配Gが一定の引き上げ機で、結晶の引き上げ速度のみを一定にするだけだと、結晶直径の変動が大きくなってしまうという問題があった。
この問題を解消するために、特許文献1では、上記の引き上げ速度制御値にスパン制限をする前に、引き上げ速度制御値と設定引き上げ速度を比較することによりヒーター温度補正量をPID制御により演算し、前記の引き上げ速度の出力とヒーター温度設定出力を組み合わせることで引き上げ速度及びヒーター温度を制御するという方法が開示されており、通常、チョクラルスキー法によるシリコン単結晶の製造時には、この特許文献1に記載されている制御方法を用いて操業を行っている。
ところで、ターゲットとしている抵抗率が10mΩcm以下のシリコン単結晶のうち、<100>結晶は主にEP-sub(エピタキシャル層を成長させる基板となるウェーハ)向けの用途として製造されている。
EP-sub用の低抵抗率結晶では通常、高いV/Gでの操業を行っているが、高いV/Gで結晶の引き上げを行うと、結晶引き上げに用いるワイヤーが左右に振れることによって結晶がクランクする現象が生じ、クランク起因の直径変動が起こりやすくなる。
この時の直径変動の幅が大きくなりすぎると、結晶引き上げ後の円筒研削時に研磨残が生じてしまい、生産性及び歩留まりが著しく低下するという問題があったため、EP-sub用の低抵抗率結晶では通常、円筒研削時の研磨残対策として通常よりも数ミリ程度、結晶直径を太くする条件で操業を行っている。
高いV/Gかつ太い直径の結晶の引き上げという条件の下で引き上げ速度にスパン制限を適用すると、ヒーターパワーの変動に起因したメルト温度の変動が大きくなり、特許文献2に記載されている組成的過冷却現象が起こりやすくなってしまう。
この組成的過冷却現象が起こりやすい状況下では、操業中のトラブルが増加するという問題があるため、EP-sub用の低抵抗率<100>結晶では、通常、引き上げ速度にスパン制限を設けずに操業を行っている。
特開2001-316199 特開2010-132492 特開2018-095490号公報 国際公開第WO2004/018742号パンフレット
上記の引き上げ速度にスパン制限を設けない操業を、抵抗率が10mΩcm以下の低抵抗率であり、直径が300mm以上であり、結晶軸方位が<111>である単結晶(以下、<111>結晶という)に適用すると、直胴工程中に引き上げ速度の変動に起因して、図2の右側に示してある変形部ファセット面の消失と発現とが周期的に繰り返されるという現象が生じてしまう。なお、図2の左側に示す結晶軸方位が<100>である単結晶(以下、<100>結晶という)では、このような変形部ファセット面は発生しない。
この変形部ファセット面の消失と発現とが周期的に繰り返される現象について、以下で具体的に説明する。
直胴工程中の引き上げ速度にスパン制限を設けない条件で操業を行った場合、固液界面の凝固潜熱によって温度変動が大きくなることで、引き上げ速度が変動し、「引き上げ速度制御値」<「設定引き上げ速度」となり、なおかつ、両者の乖離が一定の範囲以上低速になると変形部ファセット面が消失し結晶形状が丸い形状に変化する。
該ファセット面が消失し、結晶形状が丸い形状に変化すると、「結晶直径の検出値」>「結晶直径の設定値」となるので、結晶直径を細くする方向にヒーター温度制御値及び引き上げ速度制御値が補正され、「引き上げ速度制御値」>「設定引き上げ速度」となり、結晶直径の検出値が結晶直径の設定値に近づくと、該ファセット面が再び発現する。
さらに、該ファセット面が再び発現し、しばらく経つと、今度は「結晶直径の検出値」<「結晶直径の設定値」となるので、結晶直径を太くする方向にヒーター温度制御値及び引き上げ速度制御値が補正され、「引き上げ速度制御値」<「設定引き上げ速度」となり、結晶直径の検出値と結晶直径の設定値の乖離が一定の範囲以上になると、再び変形部ファセット面が消失し、結晶形状が丸い形状に変化するといった現象が周期的に繰り返される。
通常、<111>結晶の製造時において、有転位化しているかどうかの判定は変形部ファセット面が消失しているかどうかを見て判断を行うが、上述されているようなファセット面の消失と発現が周期的に繰り返される現象が生じることで、操業中に結晶が有転位化しているどうかの判定を正しく行うことが不可能になる。
このため、操業中に結晶が有転位化していると誤認するケースが頻発し、<111>結晶の生産性や歩留まりが著しく低下することが問題になっていた。
本発明は、上記問題を解決するためになされたものであり、低抵抗率の直径300mm以上の<111>結晶を高生産性及び高歩留まりで製造することができる製造方法を提供することを目的とする。
上記課題を解決するために、本発明では、チョクラルスキー法によって、直径が300mm以上であり、抵抗率が10mΩcm以下であり、結晶軸方位が<111>であるシリコン単結晶を製造する方法であって、
前記シリコン単結晶の直胴工程中の直径を所定時間毎に検出して検出出力を得ることと、
前記直胴工程において、前記検出出力を前記シリコン単結晶の引き上げ速度及びヒーター温度にフィードバックして、PID制御により、前記シリコン単結晶の引き上げ速度及びヒーター温度を、前記シリコン単結晶の直径が目標直径になるように制御することと
を含み、
前記直胴工程における前記引き上げ速度の制御では、引き上げ速度設定値に対するマイナス側の変動幅にのみスパン制限を設け、前記引き上げ速度設定値のプラス側の変動幅にはスパン制限を設けないことを特徴とするシリコン単結晶を製造する方法を提供する。
この操業を行うことで、抵抗率が10mΩcm以下の低抵抗率であり、直径が300mm以上の<111>結晶製造時に、少なくとも引き上げ速度の変動に起因した変形部ファセット面の消失は見られなくなる。
このため、直胴工程中に結晶が有転位化しているかどうかの判定を正しく行うことが可能となり、低抵抗率を示し、直径が300mm以上の大口径の<111>結晶を、高生産性及び高歩留まりで製造することが可能となる。
また、上記条件を適用することで、石英ルツボの長時間使用による石英ルツボ内表面の劣化を抑制することが可能となるので、この点でも高生産性及び高歩留まりで、直径300mm以上の<111>結晶を製造することが可能となる。
前記引き上げ速度のマイナス側の変動幅の制限値を0.01mm/min以下にすることが好ましい。
このようにすることで、低抵抗率の直径300mm以上の大口径<111>結晶を、確実に変形部ファセット面の消失を防止して、更に高い生産性及び更に高い歩留まりで製造することができる。
前記直胴工程において、直径が300mm以上であり、結晶軸方位が<111>であり、as-grown状態のシリコン単結晶側面の変形部ファセット面幅が最大でも80mm以下となるようにシリコン単結晶の成長を行なうことが好ましい。
このようにすることで、より太い直径で単結晶の引き上げを行うことによる生産性及び歩留まりの低下を防ぐことができる。
また、このようにして製造したシリコン単結晶を用いれば、研削ロスを抑制しつつ、直径300mm以上の面方位が(111)の(111)シリコンウェーハを採取することが可能となる。
以上のように、本発明のシリコン単結晶を製造する方法であれば、低抵抗率の直径300mm以上の大口径<111>結晶を高生産性及び高歩留まりで製造することが可能となる。
より具体的に述べれば、本発明のシリコン単結晶を製造する方法であれば、実質、<100>低抵抗率結晶の時と同様の引き上げ直径で結晶製造が可能となる。
本発明のシリコン単結晶を製造する方法を実施可能な単結晶引き上げ装置の一例を示す概略図である。 シリコン単結晶側面の変形部ファセット面幅を説明する概略図である。
上述のように、低抵抗率の直径300mm以上の大口径<111>結晶を高生産性及び高歩留まりで製造することができる方法の開発が求められていた。
本発明者らは、上記課題について鋭意検討を重ねた結果、抵抗率が10mΩcm以下の低抵抗率の直径300mm以上の<111>結晶製造時に、PID制御を行う直胴工程中の引き上げ速度設定値のマイナス側の変動幅にのみスパン制限を設け、前記引き上げ速度設定値のプラス側の変動幅にはスパン制限を設けないことにより、少なくとも引き上げ速度の変動に起因した変形部ファセット面の消失は見られなくなることを見出し、本発明を完成させた。
即ち、本発明は、チョクラルスキー法によって、直径が300mm以上であり、抵抗率が10mΩcm以下であり、結晶軸方位が<111>であるシリコン単結晶を製造する方法であって、
前記シリコン単結晶の直胴工程中の直径を所定時間毎に検出して検出出力を得ることと、
前記直胴工程において、前記検出出力を前記シリコン単結晶の引き上げ速度及びヒーター温度にフィードバックして、PID制御により、前記シリコン単結晶の引き上げ速度及びヒーター温度を、前記シリコン単結晶の直径が目標直径になるように制御することと
を含み、
前記直胴工程における前記引き上げ速度の制御では、引き上げ速度設定値に対するマイナス側の変動幅にのみスパン制限を設け、前記引き上げ速度設定値のプラス側の変動幅にはスパン制限を設けないことを特徴とするシリコン単結晶を製造する方法である。
なお、特許文献3は、直胴工程中の磁場強度の範囲を規定することで、<111>結晶の結晶側面の変形部ファセット面の幅を縮小させ、直径300mm以上の<111>結晶製造の歩留まりを向上させる技術を開示している。また、特許文献4には、目標直径と実測直径の直径偏差の変化量を偏差としてシリコン単結晶棒の引き上げ速度にフィードバックする際に、現在の引き上げ速度に対する補正の最大変動幅を超えないようにする引き上げ速度をPID制御することが記載されている。しかしながら、いずれの文献にも、引き上げ速度変動の低速側の変動のみをスパン制限する方法は開示されていない。
以下、本発明について図面を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。
<シリコン単結晶を製造する方法>
まず、本発明のシリコン単結晶を製造する方法を実施可能な結晶引き上げ装置を説明する。
本発明のシリコン単結晶を製造する方法で使用することができる引き上げ機やHZ(ホットゾーン)の構造は、特に限定されず、一般的なCZシリコン単結晶の引き上げ機及びHZを使用することができる。
例えば、本発明のシリコン単結晶を製造する方法を実施可能な単結晶引き上げ装置の構成例を図1により説明する。
図1に示す単結晶引き上げ装置20は、中空円筒状のチャンバー1を具備し、その中心部にルツボ5が配設されている。このルツボは二重構造であり、有底円筒状をなす石英製の内側保持容器(以下、単に「石英ルツボ5a」という)と、その石英ルツボ5aの外側を保持すべく適合された同じく有底円筒状の黒鉛製の外側保持容器(「黒鉛ルツボ5b」)とから構成されている。
これらのルツボ5は、回転および昇降が可能になるように支持軸6の上端部に固定されていて、ルツボの外側には抵抗加熱式ヒーター8が概ね同心円状に配設されている。さらに、ヒーター8の外側周辺には断熱材9が同心円状に配設されている。そして、ヒーター8により、シリコン原料を溶融したシリコン融液2がルツボ内に収容されている。さらに、チャンバー1の外周部には、磁場印加装置13が設けられている。
シリコン融液2を充填したルツボ5の中心軸には、支持軸6と同一軸上で逆方向または同方向に所定の速度で回転する引き上げワイヤ7が配設され、引き上げワイヤ7の下端には種結晶4が保持されている。そして、種結晶4の下端面にはシリコン単結晶3が形成される。一方、引き上げワイヤ7の上端は、引き上げ速度制御装置10に接続されている。
さらに、単結晶引き上げ装置20は、成長中の単結晶3の直径を測定するカメラ11と、単結晶3の直径を制御する直径制御装置12とを具備する。直径制御装置12は、引き上げ速度制御装置10と、カメラ11と、ヒーター8に電気的に接続されている。
次に、本発明のシリコン単結晶を製造する方法を、図1を参照しながら説明する。なお、本発明のシリコン単結晶を製造する方法で用いることができる単結晶引き上げ装置は、図1に示すものに限定されない。例えば、磁場印加装置13が設けられていない単結晶引き上げ装置を用いても良い。
本発明のシリコン単結晶を製造する方法では、まず、一例として図1に示したような単結晶引き上げ装置20を使用し、シリコン原料をルツボ5内に供給し、シリコン単結晶成長の準備を行う。次いで、シリコン原料を加熱溶融し、シリコン融液2を得る。このシリコン融液2から、結晶軸方位が<111>である種結晶4を用いて、単結晶の成長軸方位を<111>とし、シリコン単結晶3の成長を行う。
本発明のシリコン単結晶を製造する方法は、直胴工程に適用される。直胴工程は、単結晶の直胴部分を一定の直径に制御しながら引き上げる工程である。
直胴工程中の結晶直径の制御については、例えば、カメラ11による結晶直径の検出値と結晶直径の設定値を比較することにより、その偏差を直径制御装置12にフィードバックすることにより引き上げ速度制御値をPID制御により演算する。このとき、引き上げ速度制御値にスパン制限を設ける前に引き上げ速度制御値と設定引き上げ速度を比較することによりヒーター温度補正量をPID制御により演算した後、前記の引き上げ速度制御値にスパン制限を設けた時の出力とヒーター温度設定出力を組み合わせることで、引き上げ速度制御装置10により引き上げ速度を制御し、供給電力を調整することでヒーター温度を制御するという方法を用いることができる。
引き上げ速度の制御は、具体的には、引き上げワイヤ7によるシリコン単結晶3の引き上げの速度を引き上げ速度制御装置10によって制御することで行う。引き上げ速度制御装置10は、直径制御装置12から出力された前記引き上げ速度制御値に基づいて、引き上げ速度の制御を行う。また、ヒーター温度は、具体的には、例えば、ヒーター8への電力供給を制御することで行う。ヒーター8への電力供給は、前記ヒーター温度設定出力に基づいて、直径制御装置12によって制御する。引き上げ速度及びヒーター温度の制御は、他の手段によって行っても良い。
直径制御装置12は、PID制御による上記演算、引き上げ速度制御値の出力及びヒーター温度設定出力の生成、並びにヒーター温度設定出力に基づくヒーター温度の制御を行うように構成されたCPUを備える。
直胴工程中のスパン制限は、マイナス側の変動幅のみ制限を設け、前記引き上げ速度のプラス側の変動幅には制限をかけないような条件とする。マイナス側の変動幅は0.01mm/min以下とすることが好ましく、より好ましくはマイナス側の変動幅のみ0mm/minとする。スパン制限を設けた制御も、上記CPUによって行うことができる。
この操業を行うことで、抵抗率が10mΩcm以下の低抵抗率であり、直径が300mm以上の<111>結晶製造時に、少なくとも引き上げ速度の変動に起因した変形部ファセット面の消失は見られなくなる。
このため、直胴工程中に結晶が有転位化しているかどうかの判定を正しく行うことが可能となり、低抵抗率を示し、直径が300mm以上の大口径の<111>結晶を、高生産性及び高歩留まりで製造することが可能となる。
また、上記条件を適用することで、成長速度を高速にして<111>結晶の成長が行なえるようになり、単結晶の成長に要する時間が短縮される。その結果として、石英ルツボの長時間使用による石英ルツボ内表面の劣化を抑制することが可能となるので、この点でも高生産性及び高歩留まりで、直径300mm以上の<111>結晶を製造することが可能となる。
直胴工程に入ってから、引き上げ速度設定値に対して、スパン制限を設けて操業を行うことが好ましい。
また、シリコン融液2に磁場を印加することが好ましく、例えば図1に示す磁場印加装置13を用いて水平磁場を印加することが好ましい。水平磁場をシリコン融液2に印加することにより、シリコン融液2内の対流を抑えることができ、石英ルツボ5aなどからの酸素などの不純物の混入を抑制することができる。
また、直胴工程において、直径が300mm以上であり、結晶軸方位が<111>であり、as-grown状態のシリコン単結晶側面の変形部ファセット面幅が最大でも80mm以下となるようにシリコン単結晶の成長を行なうことが好ましい。
as-grown状態のシリコン単結晶側面の変形部ファセット面幅の最大値を80mm以下にすることにより、製品採取を行うためにより太い直径で単結晶の引き上げを行うことを避けることができる。それにより、生産性及び歩留まりの低下を防ぐことができる。
また、このようにして製造したシリコン単結晶を用いれば、研削ロスを抑制しつつ、直径300mm以上の(111)シリコンウェーハを採取することが可能となる。
変形部ファセット面幅の最大値は、例えば、原料融液であるシリコン融液に印加する中心磁場強度を制御することで制御することができる。中心磁場強度は0.10T以上、0.25T以下とするのが好ましい。
以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
以下の実施例及び比較例では、図1に示す構造を有する引き上げ機を用いた。
(実施例1)
口径32インチ(800mm)の石英ルツボに360kgのシリコン原料を入れ、シリコン原料を溶融して、シリコン融液を得た。次いで、シリコン融液に、水平磁場を印加し、結晶直径が310mmであり、結晶軸方位が<111>であるシリコン単結晶の引き上げを実施した。
直胴工程中の印加する磁場強度は、中心磁場強度が0.2Tとなるように制御した。また、抵抗率が全ての直胴位置で10mΩcm以下となるように、ボロンを添加した。
また、カメラを用いて、直胴工程中のシリコン単結晶の直径を所定時間毎に検出して検出出力を得た。また、この直胴工程において、シリコン単結晶の検出直径をシリコン単結晶の引き上げ速度及びヒーター温度にフィードバックし、PID制御により、シリコン単結晶の引き上げ速度及びヒーター温度を、シリコン単結晶の直径が目標直径、すなわち310mmになるように制御した。
更に、実施例1では、直胴工程中に引き上げ速度設定値のマイナス側の変動幅にのみスパン制限を設けるような操業条件とした。
PID制御及びスパン制限による引き上げ速度の制御、並びにPID制御によるヒーター温度の制御は、先に説明したのと同様にして行った。
この条件下での<111>結晶の引き上げを、同様の構成を有する異なる5台の引き上げ装置でそれぞれ1本ずつ行い、計5本のシリコン単結晶の製造を行った。その結果を以下の表1に示す。
なお、実施例1でのスパン制限の幅は、マイナス側の変動幅は0.01mm/min以下とし、プラス側の変動幅には制限をかけないような条件とした。
上記の条件で操業を行った結果、以下の表1に示す通り、直胴工程中に引き上げ速度の変動に起因した変形部ファセットの消失が見られなくなり、製品の収率は98%と高い値が得られた。
Figure 0007247949000001
すなわち、引き上げ速度の変動に起因して変形部ファセットが消失する現象が無くなることで、操業中に結晶が有転位化していると誤認するケースが無くなったことを確認できた。
つまり、実施例1によると、低抵抗率で、直径300mm以上であり、結晶軸方位が<111>であるシリコン単結晶を、高生産性及び高歩留まりで製造することができた。
(比較例1及び2)
実施例1の操業条件をベースにして、直胴工程中の引き上げ速度設定値のスパン制限を無しに変更した条件を比較例1、直胴工程中の引き上げ速度設定値のプラス側、マイナス側の両方の変動幅を0.01mm/min以下に変更した条件を比較例2として、結晶直径が310mmである<111>結晶の引き上げをそれぞれ実施した。
なお、比較例1、比較例2では、それぞれ上記条件で、<111>結晶の引き上げを、同様の構成を有する異なる5台の引き上げ装置でそれぞれ1本ずつ行い、計5本のシリコン単結晶の製造を行った。その結果を以下の表2に示す。
Figure 0007247949000002
まず、比較例1の条件で操業を行った結果、上記表2に示す通り、引き上げ速度の変動に起因した変形部ファセットの消失が5本全ての操業で発生し、その結果として、結晶が有転位化したと判断され、直胴工程の途中で結晶の切り離しを行った。
このため、比較例1では、製品の収率が60%となり、収率が著しく低下するという結果となった。
この結果から、従来の直胴工程中の引き上げ速度のスパン制限無しに変更した条件で<111>結晶の引き上げを行うと、生産性及び歩留まりが著しく低下することが分かる。
他方、比較例2の条件で操業を行った結果、上記表2に示す通り、引き上げ速度の変動に起因した変形部ファセットの消失が見られなくなっているものの、製品の収率は82%となっており、実施例1に比べて収率が低下していることが分かる。
比較例2では、引き上げ速度設定値のマイナス側だけでなくプラス側にもスパン制限を設けているが、プラス側、マイナス側の両側にスパン制限を設けることで、引き上げ速度の変動に起因した変形部のファセットの消失は見られなかったものの、直胴工程中の引き上げ速度の両側のスパン制限に伴う温度パターンの影響により直径変動が大きくなり、直胴工程中に有転位化が発生して、製品の収率が実施例1に比べて低下した。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…チャンバー、 2…シリコン融液、 3…シリコン単結晶、 4…種結晶、 5…ルツボ、 5a…石英ルツボ、 5b…黒鉛ルツボ、 6…支持軸、 7…引き上げワイヤ、 8…ヒーター、 9…断熱材、 10…引き上げ速度制御装置、 11…カメラ、 12…直径制御装置、 13…磁場印加装置、 20…単結晶引き上げ装置。

Claims (3)

  1. チョクラルスキー法によって、直径が300mm以上であり、抵抗率が10mΩcm以下であり、結晶軸方位が<111>であるシリコン単結晶を製造する方法であって、
    前記シリコン単結晶の直胴工程中の直径を所定時間毎に検出して検出出力を得ることと、
    前記直胴工程において、前記検出出力を前記シリコン単結晶の引き上げ速度及びヒーター温度にフィードバックして、PID制御により、前記シリコン単結晶の引き上げ速度及びヒーター温度を、前記シリコン単結晶の直径が目標直径になるように制御することと
    を含み、
    前記直胴工程における前記引き上げ速度の制御では、引き上げ速度設定値に対するマイナス側の変動幅にのみスパン制限を設け、前記引き上げ速度設定値のプラス側の変動幅にはスパン制限を設けないことを特徴とするシリコン単結晶を製造する方法。
  2. 前記引き上げ速度のマイナス側の変動幅の制限値を0.01mm/min以下にすることを特徴とする請求項1に記載のシリコン単結晶を製造する方法。
  3. 前記直胴工程において、直径が300mm以上であり、結晶軸方位が<111>であり、as-grown状態のシリコン単結晶側面の変形部ファセット面幅が最大でも80mm以下となるようにシリコン単結晶の成長を行なうことを特徴とする請求項1又は2に記載のシリコン単結晶を製造する方法。
JP2020080587A 2020-04-30 2020-04-30 シリコン単結晶を製造する方法 Active JP7247949B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020080587A JP7247949B2 (ja) 2020-04-30 2020-04-30 シリコン単結晶を製造する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020080587A JP7247949B2 (ja) 2020-04-30 2020-04-30 シリコン単結晶を製造する方法

Publications (2)

Publication Number Publication Date
JP2021172576A JP2021172576A (ja) 2021-11-01
JP7247949B2 true JP7247949B2 (ja) 2023-03-29

Family

ID=78279459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020080587A Active JP7247949B2 (ja) 2020-04-30 2020-04-30 シリコン単結晶を製造する方法

Country Status (1)

Country Link
JP (1) JP7247949B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001316199A (ja) 2000-04-28 2001-11-13 Shin Etsu Handotai Co Ltd シリコン単結晶の製造方法及びシリコン単結晶の製造装置
JP2008189529A (ja) 2007-02-06 2008-08-21 Sumco Techxiv株式会社 半導体単結晶の製造方法
JP2010132492A (ja) 2008-12-04 2010-06-17 Sumco Corp シリコン単結晶の育成方法
JP2018095490A (ja) 2016-12-09 2018-06-21 信越半導体株式会社 シリコン単結晶製造方法、シリコン単結晶、及びシリコン単結晶ウェーハ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001316199A (ja) 2000-04-28 2001-11-13 Shin Etsu Handotai Co Ltd シリコン単結晶の製造方法及びシリコン単結晶の製造装置
JP2008189529A (ja) 2007-02-06 2008-08-21 Sumco Techxiv株式会社 半導体単結晶の製造方法
JP2010132492A (ja) 2008-12-04 2010-06-17 Sumco Corp シリコン単結晶の育成方法
JP2018095490A (ja) 2016-12-09 2018-06-21 信越半導体株式会社 シリコン単結晶製造方法、シリコン単結晶、及びシリコン単結晶ウェーハ

Also Published As

Publication number Publication date
JP2021172576A (ja) 2021-11-01

Similar Documents

Publication Publication Date Title
WO2006117939A1 (ja) シリコンウェーハの製造方法
KR20180101586A (ko) 실리콘 단결정의 제조 방법
US20090293804A1 (en) Method of shoulder formation in growing silicon single crystals
JP6119642B2 (ja) 半導体単結晶の製造方法
JP3867476B2 (ja) シリコン単結晶の製造方法及びシリコン単結晶の製造装置
JP6645409B2 (ja) シリコン単結晶製造方法
JP6756244B2 (ja) 半導体シリコン単結晶の製造方法
TW202113167A (zh) ScAlMgO4單晶及其製作方法和自支撐基板
JP7247949B2 (ja) シリコン単結晶を製造する方法
KR20050120707A (ko) 단결정의 제조방법
JP2012031004A (ja) 半絶縁性GaAs単結晶ウエハ
JP6720841B2 (ja) 半導体シリコン単結晶の製造方法
JP5716689B2 (ja) シリコン単結晶の製造方法及びシリコン単結晶の製造装置
JP3719088B2 (ja) 単結晶育成方法
US20210189589A1 (en) Silicon single crystal and silicon single crystal wafer
JP5375636B2 (ja) シリコン単結晶の製造方法
JP2007210820A (ja) シリコン単結晶の製造方法
JP7452314B2 (ja) Fz用シリコン原料結晶の製造方法及びfz用シリコン原料結晶の製造システム
KR20190100653A (ko) 실리콘 단결정 잉곳의 형상 보정 방법
TWI819744B (zh) 單晶矽的生產方法
JP4200690B2 (ja) GaAsウェハの製造方法
KR101252915B1 (ko) 단결정 잉곳 제조방법
JPH09208379A (ja) 単結晶引き上げ方法
KR101741101B1 (ko) 실리콘 단결정 잉곳 및 그 제조방법
JP2005200228A (ja) 化合物半導体単結晶成長方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220422

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230227

R150 Certificate of patent or registration of utility model

Ref document number: 7247949

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150