JP7242273B2

JP7242273B2 - Image processing device and image processing method

Info

Publication number: JP7242273B2
Application number: JP2018225931A
Authority: JP
Inventors: 貴之泉; 知大内山
Original assignee: Koito Electric IndustriesLtd
Current assignee: Koito Electric IndustriesLtd
Priority date: 2018-11-30
Filing date: 2018-11-30
Publication date: 2023-03-20
Anticipated expiration: 2038-11-30
Also published as: JP2020087356A

Description

本発明は、二値化画像に対してラベリング処理を実行する画像処理装置及びこの画像処理装置の画像処理方法に関する。 The present invention relates to an image processing apparatus that performs labeling processing on a binarized image and an image processing method of this image processing apparatus.

従来、２値化画像に対する画像処理として、データが存在する連結した特徴画素に同一のラベルを付与するラベリング処理が知られている。ラベリング処理としては、仮ラベルとその結合情報（どの仮ラベルが、別のどの仮ラベルに置き換わるのかという情報）をメモリに記憶させ、２値化画像の全画素に仮ラベルを付与した後に、結合情報を基に仮ラベルを統合する処理が一般的である（例えば、特許文献１）。 Conventionally, as image processing for a binarized image, there is known a labeling process in which the same label is given to connected feature pixels in which data exists. In the labeling process, temporary labels and their combination information (information indicating which temporary label is to be replaced with which other temporary label) are stored in a memory. Processing for integrating temporary labels based on information is common (for example, Patent Document 1).

特開２０１４－２０３１３４号公報JP 2014-203134 A

上記したようなラベリング処理において、２値化画像に付与された仮ラベルの数と、仮ラベルが付与された画素のバラツキ具合によっては、仮ラベルとその結合情報を記憶するためにメモリの消費量が過大になる場合がある。このため、メモリの容量を大きくするためにデバイスコストがかさみ、さらにはラベリングできる画像サイズが制限されてしまうなどの課題がある。 In the labeling process as described above, depending on the number of temporary labels assigned to the binarized image and the degree of variation in the pixels to which the temporary labels are assigned, the amount of memory consumed to store the temporary labels and their combined information may become excessive. For this reason, there are problems such as an increase in device cost due to an increase in memory capacity and a limitation on the image size that can be labeled.

以上のような事情に鑑み、本発明の目的は、メモリの消費量を抑制しつつ、２値化画像をラベリング処理可能な画像処理装置及び画像処理方法を提供することにある。 SUMMARY OF THE INVENTION In view of the circumstances as described above, an object of the present invention is to provide an image processing apparatus and an image processing method capable of labeling a binarized image while suppressing memory consumption.

上記目的を達成するため、本発明の一形態に係る画像処理装置は、２値化画像をラベリング処理する。
上記画像処理装置は、制御部を有する。
上記制御部は、上記２値化画像を一定方向に走査することによって上記２値化画像を構成する各画素に仮ラベルを付与する第１のラベリング処理と、上記仮ラベルを上記一定方向とは異なる方向に走査することによって上記仮ラベルを更新する第２のラベリング処理と、を同時に実行する。 To achieve the above object, an image processing apparatus according to one aspect of the present invention labels a binarized image.
The image processing apparatus has a control section.
The control unit performs a first labeling process of assigning a temporary label to each pixel constituting the binarized image by scanning the binarized image in a certain direction, and applying the temporary label to the certain direction. and a second labeling process of updating the temporary label by scanning in a different direction.

上記制御部は、上記第１及び第２のラベリング処理を実行可能に構成された複数のラベリングブロックを有し、上記複数のラベリングブロック各々にタイミングをずらして上記第１及び第２のラベリング処理を実行させてもよい。 The control unit has a plurality of labeling blocks configured to be capable of executing the first and second labeling processes, and performs the first and second labeling processes with different timings for each of the plurality of labeling blocks. may be executed.

上記制御部は、上記第１のラベリング処理を実行する第１の仮ラベル処理部と、上記第２のラベリング処理を実行する第２の仮ラベル処理部と、上記第１及び第２のラベリング処理により得られた仮ラベルデータを記憶する複数のラインメモリと、を有し、
上記第１の仮ラベル処理部は、上記第１のラベリング処理により得られた１ライン分の仮ラベルデータを上記ラインメモリに書き込む書き込み処理を実行し、
上記第２の仮ラベル処理部は、上記仮ラベルデータを当該ラインメモリとは異なるラインメモリから読み込む処理を上記書き込み処理と同時に実行してもよい。 The control unit includes a first temporary label processing unit that executes the first labeling process, a second temporary label processing unit that executes the second labeling process, and the first and second labeling processes. a plurality of line memories for storing temporary label data obtained by
The first temporary label processing unit executes a writing process to write temporary label data for one line obtained by the first labeling process into the line memory,
The second temporary label processing unit may execute a process of reading the temporary label data from a line memory different from the line memory at the same time as the write process.

上記制御部は、上記第２のラベリング処理において、連結している仮ラベル間の結合情報を更新し、上記第１のラベリング処理において、上記結合情報を作成しない
画像処理装置。 The image processing apparatus, wherein the control unit updates joint information between the concatenated temporary labels in the second labeling process and does not create the joint information in the first labeling process.

上記目的を達成するため、本発明の一形態に係る画像処理装置の画像処理方法は、
２値化画像を一定方向に走査することによって上記２値化画像を構成する各画素に仮ラベルを付与する第１のラベリング処理と、上記仮ラベルを上記一定方向とは異なる方向に走査することによって上記仮ラベルを更新する第２のラベリング処理と、が同時に実行される。 In order to achieve the above object, an image processing method for an image processing apparatus according to one aspect of the present invention comprises:
a first labeling process of applying a temporary label to each pixel constituting the binary image by scanning the binary image in a fixed direction; and scanning the temporary label in a direction different from the fixed direction. and a second labeling process for updating the temporary label by are executed at the same time.

以上のように、本発明によれば、メモリの消費量を抑制しつつ、２値化画像をラベリング処理可能な画像処理装置及び画像処理方法を提供することができる。 As described above, according to the present invention, it is possible to provide an image processing apparatus and an image processing method capable of labeling a binarized image while suppressing memory consumption.

本実施形態に係る画像処理装置の構成例を示すブロック図である。1 is a block diagram showing a configuration example of an image processing apparatus according to an embodiment; FIG. ラベリングブロックの構成例を示すブロック図である。4 is a block diagram showing a configuration example of a labeling block; FIG. 仮ラベル及び結合メモリ作成部の構成例を示すブロック図である。FIG. 11 is a block diagram showing a configuration example of a temporary label and combined memory creation unit; ラベリングブロックの処理の流れを示すタイミングチャートである。4 is a timing chart showing the flow of labeling block processing; ラベリングブロックの画像処理方法を示すフローチャートである。4 is a flow chart showing an image processing method for labeling blocks; ラベリングブロックの各ラインメモリの動作を示すブロック図である。4 is a block diagram showing the operation of each line memory of the labeling block; FIG. ラベリングブロックの各ラインメモリの動作を示すブロック図である。4 is a block diagram showing the operation of each line memory of the labeling block; FIG. ラベリングブロックの各ラインメモリの動作を示すブロック図である。4 is a block diagram showing the operation of each line memory of the labeling block; FIG. ラベリングブロックの各ラインメモリの動作を示すブロック図である。4 is a block diagram showing the operation of each line memory of the labeling block; FIG. ラベリングブロックの各ラインメモリの動作を示すブロック図である。4 is a block diagram showing the operation of each line memory of the labeling block; FIG. ラベリングブロックの各ラインメモリの動作を示すブロック図である。4 is a block diagram showing the operation of each line memory of the labeling block; FIG. ラベリングブロックの各ラインメモリの動作を示すブロック図である。4 is a block diagram showing the operation of each line memory of the labeling block; FIG. ラベリングブロックの各ラインメモリの動作を示すブロック図である。4 is a block diagram showing the operation of each line memory of the labeling block; FIG. ラベリングブロックの各ラインメモリの動作を示すブロック図である。4 is a block diagram showing the operation of each line memory of the labeling block; FIG. ラベリングブロックの各ラインメモリの動作を示すブロック図である。4 is a block diagram showing the operation of each line memory of the labeling block; FIG. 第１仮ラベル処理部の仮ラベル処理の参照範囲を示す図である。FIG. 10 is a diagram showing a reference range for temporary label processing by a first temporary label processing unit; 第２仮ラベル処理部の仮ラベル処理の参照範囲を示す図である。FIG. 10 is a diagram showing a reference range for temporary label processing by a second temporary label processing unit;

以下、図面を参照しながら本実施形態を説明する。説明は以下の順序で行うものとする。 Hereinafter, this embodiment will be described with reference to the drawings. Explanation shall be given in the following order.

１．画像処理装置の全体構成
１－１．ラベリングブロックの構成
１－１－１．仮ラベル及び結合メモリ作成部の構成
２．画像処理方法
２－１．画像処理方法の概要
２－２．ラベリングブロックのラベリング処理
３．作用・効果
４．変形例
５．補足 1. Overall Configuration of Image Processing Apparatus 1-1. Configuration of labeling block 1-1-1. Configuration of Temporary Label and Combined Memory Creation Unit 2. Image processing method 2-1. Outline of image processing method 2-2. Labeling processing of labeling block 3 . Action/Effect 4. Modification 5. supplement

１．）画像処理装置の全体構成 1. ) Overall configuration of the image processing device

図１は、本実施形態に係る画像処理装置１００の構成例を示すブロック図である。画像処理装置１００は、図１に示すように、ラベリング処理ブロック及びメモリ制御部１０と、外部メモリ２０とを有する。画像処理装置１００は、ラベリング処理ブロック及びメモリ制御部１０及び外部メモリ２０以外に、ＲＯＭ（Read Only Memory）、ＨＤＤ（Hard Disk Drive）等のコンピュータに必要なハードウェアを有する。 FIG. 1 is a block diagram showing a configuration example of an image processing apparatus 100 according to this embodiment. The image processing apparatus 100 has a labeling processing block and memory control unit 10 and an external memory 20, as shown in FIG. The image processing apparatus 100 has hardware necessary for a computer, such as a ROM (Read Only Memory) and an HDD (Hard Disk Drive), in addition to the labeling processing block, memory control unit 10 and external memory 20 .

［ラベリング処理ブロック及びメモリ制御部］
ラベリング処理ブロック及びメモリ制御部１０は、ＲＯＭやＨＤＤに格納されたプログラムを外部メモリ２０にロードして実行することによって、後述するラベリング処理を実行する。当該ラベリング処理としては、例えば、二値化された画像の縦及び横方向に連続している画素に同じラベルを付与する４連結処理（４近傍処理）や、縦、横及び斜め方向に連続している画素に同じラベルを付与する８連結処理（８近傍処理）が挙げられる。 [Labeling processing block and memory controller]
The labeling processing block and memory control unit 10 loads a program stored in the ROM or HDD into the external memory 20 and executes the labeling processing, which will be described later. Examples of the labeling processing include 4-connection processing (4-neighbor processing) in which the same label is given to pixels that are continuous in the vertical and horizontal directions of a binarized image, and 8-connection processing (8-neighbour processing) that assigns the same label to pixels that are connected to each other.

プログラムは、例えば種々の記憶媒体（内部メモリ）を介してラベリング処理ブロック及びメモリ制御部１０にインストールされる。あるいは、インターネット等を介してプログラムのインストールが実行されてもよい。 The program is installed in the labeling processing block and memory control unit 10 via various storage media (internal memory), for example. Alternatively, program installation may be performed via the Internet or the like.

本実施形態では、ラベリング処理ブロック及びメモリ制御部１０は、典型的にはマイクロプロセッサとして構成される。当該マイクロプロセッサとしては、例えば、ＳＩＳＤ（Single Instruction stream Single Data stream）型、ＳＩＭＤ（Single Instruction stream Multiple Data stream）型、ＭＩＳＤ（Multiple Instruction stream Single Data stream）型、ＭＩＭＤ（Multiple Instruction stream Multiple Data stream）型、ＳＭＰ（Symmetric Multi Processor）型、ＡＭＰ（Asymmetric Multi Processor）型又はＭＰＰ(Massively Parallel Processor)型などが採用可能であり、その種類は問わない。 In this embodiment, the labeling processing block and memory control unit 10 is typically configured as a microprocessor. Examples of the microprocessor include Single Instruction stream Single Data stream (SISD) type, Single Instruction stream Multiple Data stream (SIMD) type, Multiple Instruction stream Single Data stream (MISD) type, and Multiple Instruction stream Multiple Data stream (MIMD) type. type, SMP (Symmetric Multi Processor) type, AMP (Asymmetric Multi Processor) type, MPP (Massively Parallel Processor) type, etc. can be adopted, and the type is not limited.

ラベリング処理ブロック及びメモリ制御部１０は、典型的にはマイクロプロセッサであるがこれに限られず、マイクロプロセッサに代えて、またはこれと共に、ＤＳＰ（Digital Signal Processor）、ＡＳＩＣ（Application Specific Integrated Circuit）、またはＦＰＧＡ（Field-Programmable Gate Array）などの処理回路を有してもよい。例えば、ラベリング処理ブロック及びメモリ制御部１０がＦＰＧＡで構成される場合は、ＲＯＭからプログラムをＦＰＧＡにロードして実行することによって、後述するラベリング処理が実行される。 The labeling processing block and memory control unit 10 is typically a microprocessor, but not limited to this, instead of or together with a microprocessor, DSP (Digital Signal Processor), ASIC (Application Specific Integrated Circuit), or It may have a processing circuit such as an FPGA (Field-Programmable Gate Array). For example, when the labeling processing block and the memory control unit 10 are configured by an FPGA, the labeling processing described later is executed by loading a program from the ROM into the FPGA and executing the program.

ラベリング処理ブロック及びメモリ制御部１０は、２値化画像の連結している特徴画素に対し同一のラベルを割り振るラベリング処理を実行する。そして、ラベリング処理ブロック及びメモリ制御部１０はラベリング処理により得られたラベルデータをＣＰＵメモリなどへ転送する。 The labeling processing block and memory control unit 10 executes labeling processing for allocating the same label to the feature pixels that are connected in the binarized image. Then, the labeling processing block and memory control unit 10 transfers the label data obtained by the labeling processing to the CPU memory or the like.

また、ラベリング処理ブロック及びメモリ制御部１０は、図１に示すように、入出力データセレクタ１０１と、メモリコントローラ及びアービター１０５と、ラベリングブロック１０２，１０３，１０４とを有する。ラベリング処理ブロック及びメモリ制御部１０は、特許請求の範囲の「制御部」の一例である。 The labeling processing block and memory control unit 10 includes an input/output data selector 101, a memory controller and arbiter 105, and labeling blocks 102, 103, and 104, as shown in FIG. The labeling processing block and memory control unit 10 are an example of the "control unit" in the claims.

（入出力データセレクタ）
入出力データセレクタ１０１は、任意の撮像装置等により撮像された画像が２値化された２値化画像のデータ（以下、２値画像データ）と画像データ有効信号を取得し、これらをラベリングブロック１０２，１０３，１０４のうちどのラベリングブロックに出力するかを選択する。そして、入出力データセレクタ１０１は、選択したラベリングブロックに２値画像データ及び画像データ有効信号を出力する。また、入出力データセレクタ１０１は、ラベリングブロック１０２，１０３，１０４各々から２値化画像に付与された本ラベルに関する本ラベルデータと、ラベルデータ有効信号及びラベリング完了通知を取得し、これらをＣＰＵメモリなどへ転送する。 (input/output data selector)
The input/output data selector 101 acquires binarized image data obtained by binarizing an image captured by an arbitrary imaging device (hereafter referred to as binary image data) and an image data valid signal, and stores them in a labeling block. Select which labeling block among 102, 103 and 104 to output. Then, the input/output data selector 101 outputs binary image data and an image data valid signal to the selected labeling block. Also, the input/output data selector 101 acquires the real label data relating to the real label assigned to the binarized image from each of the labeling blocks 102, 103, and 104, the label data valid signal, and the labeling completion notification, and stores them in the CPU memory. etc.

（メモリコントローラ及びアービター）
メモリコントローラ及びアービター１０５は、ラベリング処理ブロック及びメモリ制御部１０上で外部メモリ２０のデータの読み出し、書き出し、外部メモリ２０のリフレッシュ等、ラベリング処理ブロック及びメモリ制御部１０のインターフェースを統括する調停回路である。 (memory controller and arbiter)
The memory controller and arbiter 105 is an arbitration circuit that controls the interface between the labeling processing block and the memory control unit 10, such as reading and writing data from the external memory 20 and refreshing the external memory 20 on the labeling processing block and memory control unit 10. be.

メモリコントローラ及びアービター１０５は、外部メモリ２０を制御し、外部メモリ２０との間でデータを送受信可能に構成される。メモリコントローラ及びアービター１０５は、２値化画像の各画素に付与された仮ラベルに関する仮ラベルデータを外部メモリ２０に出力する。 The memory controller and arbiter 105 is configured to control the external memory 20 and transmit/receive data to/from the external memory 20 . The memory controller and arbiter 105 outputs to the external memory 20 temporary label data relating to the temporary label assigned to each pixel of the binarized image.

（ラベリングブロック）
ラベリングブロック１０２，１０３，１０４は、入出力データセレクタ１０１から２値画像データ及び画像データ有効信号を取得し、この２値画像データに基づいて、２値化画像の各画素に付与する仮ラベルに関する仮ラベルデータを生成する。ラベリングブロック１０２，１０３，１０４は、生成した仮ラベルデータとラベルデータ有効信号をメモリコントローラ及びアービター１０５を介して外部メモリ２０に出力する。 (labeling block)
Labeling blocks 102, 103, and 104 acquire binary image data and an image data valid signal from input/output data selector 101, and based on this binary image data, label blocks 102, 103, and 104 for temporary labels to be assigned to each pixel of the binary image. Generate temporary label data. The labeling blocks 102 , 103 and 104 output the generated temporary label data and label data valid signal to the external memory 20 via the memory controller and arbiter 105 .

また、ラベリングブロック１０２，１０３，１０４は、メモリコントローラ及びアービター１０５を介して外部メモリ２０から取得した仮ラベルデータ及びラベルデータ有効信号を取得し、この仮ラベルデータに基づいて、２値画像データの各画素に付与する本ラベルに関する本ラベルデータを生成する。そして、ラベリングブロック１０２，１０３，１０４は、生成した本ラベルデータと、ラベルデータ有効信号と、ラベリング完了通知とを入出力データセレクタ１０１に出力する。以下、ラベリングブロック１０２，１０３，１０４の構成を詳細に説明する。 The labeling blocks 102, 103, and 104 acquire the temporary label data and the label data valid signal from the external memory 20 via the memory controller and arbiter 105, and convert binary image data based on the temporary label data. The main label data regarding the main label to be assigned to each pixel is generated. The labeling blocks 102 , 103 and 104 then output the generated main label data, the label data valid signal, and the labeling completion notification to the input/output data selector 101 . The configuration of the labeling blocks 102, 103 and 104 will be described in detail below.

１－１．）ラベリングブロックの構成 1-1. ) labeling block configuration

図２は、ラベリングブロック１０２の構成例を示すブロック図である。図２では、ラベリングブロック１０２，１０３，１０４のうちラベリングブロック１０２を代表して図示するが、ラベリングブロック１０３，１０４は、ラベリングブロック１０２と同様の構成である。 FIG. 2 is a block diagram showing a configuration example of the labeling block 102. As shown in FIG. 2, the labeling block 102 is illustrated as a representative of the labeling blocks 102, 103, and 104. The labeling blocks 103 and 104 have the same configuration as the labeling block 102. As shown in FIG.

ラベリングブロック１０２は、図２に示すように、第１結合メモリ１０２２と、結合メモリ統合化部１０２３と、欠番穴埋め変換メモリ１０２４と、本ラベル作成部１０２５と、仮ラベル及び結合メモリ作成部１０２１とを有する。 The labeling block 102 includes, as shown in FIG. have

第１結合メモリ１０２２は、２値化画像の各画素に付与された仮ラベル間の結合情報（どの仮ラベルが、別のどの仮ラベルに置き換わるのか示す情報）を記憶する。第１結合メモリ１０２２は、２値化画像のアドレスと、結合元及び結合先の仮ラベルデータとが対応づけられたテーブル（表１～１０参照）を記憶する。 The first connection memory 1022 stores connection information between temporary labels assigned to each pixel of the binarized image (information indicating which temporary label is replaced with which other temporary label). The first combination memory 1022 stores a table (see Tables 1 to 10) in which the address of the binary image is associated with the temporary label data of the combination source and the combination destination.

結合メモリ統合化部１０２３は、第１結合メモリ１０２２に記憶されたデータに基づき、第２結合メモリ１０２３ａに記憶されたテーブル（表１～１０参照）の仮ラベルの並び替えを実行する。結合メモリ統合化部１０２３は、第２結合メモリ１０２３ａに記憶されたデータに基づき欠番穴埋め変換メモリ１０２４を生成する。 Based on the data stored in the first combined memory 1022, the combined memory integration unit 1023 rearranges the temporary labels in the tables (see Tables 1 to 10) stored in the second combined memory 1023a. The joint memory integration unit 1023 generates the missing number filling conversion memory 1024 based on the data stored in the second joint memory 1023a.

結合メモリ統合化部１０２３は、結合メモリリード／ライト制御部１０２３ｂと、第２結合メモリ１０２３ａとを有する。結合メモリリード／ライト制御部１０２３ｂは、第１及び第２結合メモリ１０２２，１０２３ｂとの間で仮ラベルデータの読み出し及び書き出しを実行する。 The combined memory integration unit 1023 has a combined memory read/write control unit 1023b and a second combined memory 1023a. The combined memory read/write control unit 1023b executes reading and writing of temporary label data between the first and second combined memories 1022 and 1023b.

第２結合メモリ１０２３ａは、２値化画像の各画素に付与された仮ラベルにおいて、結合している仮ラベルの数を記憶する。第２結合メモリ１０２３ａは、２値化画像の結合元（アドレス）の仮ラベルデータと、結合先の仮ラベルデータとが対応づけられたテーブル（表１～１０参照）を記憶する。 The second combination memory 1023a stores the number of combined temporary labels among the temporary labels assigned to each pixel of the binarized image. The second connection memory 1023a stores a table (see Tables 1 to 10) in which the temporary label data of the connection source (address) of the binarized image and the temporary label data of the connection destination are associated with each other.

欠番穴埋め変換メモリ１０２４は、第２結合メモリ１０２３ａに記憶された、仮ラベル統合後のテーブル（表１６の左のテーブル）の欠番となった仮ラベルを補填するためのテーブル（表１６の右のテーブル）を記憶する。当該テーブルでは、２値画像データの結合元（アドレス）の仮ラベルデータと、結合先の本ラベルデータとが対応づけられる。 The missing number filling conversion memory 1024 is a table (right table of Table 16) for filling in the missing numbers of the table after temporary label integration (left table of Table 16) stored in the second combined memory 1023a. table). In this table, the temporary label data of the connection source (address) of the binary image data and the real label data of the connection destination are associated with each other.

本ラベル作成部１０２５は、外部メモリ２０に記憶された仮ラベルデータを読み出し、この仮ラベルデータを、第２結合メモリ１０２３ａ及び欠番穴埋め変換メモリ１０２４に記憶されたテーブルを参照することによって、本ラベルデータに変換する。 The main label creation unit 1025 reads the temporary label data stored in the external memory 20, and converts the temporary label data into the main label by referring to the table stored in the second combined memory 1023a and the missing number filling conversion memory 1024. Convert to data.

本ラベル作成部１０２５は、仮ラベルデータから変換された本ラベルデータと、ラベルデータ有効信号及びラベリング完了通知を入出力データセレクタ１０１に出力する。また、本ラベル作成部１０２５は、第２結合メモリ／欠番穴埋め変換メモリリード／ライト制御部１０２５ａを有する。第２結合メモリ／欠番穴埋め変換メモリリード／ライト制御部１０２５ａは、第２結合メモリ１０２３ａ及び欠番穴埋め変換メモリ１０２４との間で仮ラベルデータの読み出し及び書き出しを実行する。 The real label creating unit 1025 outputs the real label data converted from the temporary label data, the label data valid signal, and the labeling completion notice to the input/output data selector 101 . In addition, the present label creating unit 1025 has a second combined memory/missing number filling conversion memory read/write control unit 1025a. The second combined memory/missing number filling conversion memory read/write control unit 1025a reads and writes temporary label data between the second combined memory 1023a and the missing number filling conversion memory 1024. FIG.

仮ラベル及び結合メモリ作成部１０２１は、２値画像データ及び画像データ有効信号を取得し、２値画像データに基づき仮ラベルデータを生成する。仮ラベル及び結合メモリ作成部１０２１は、生成した仮ラベルデータとラベルデータ有効信号をメモリコントローラ及びアービター１０５を介して外部メモリ２０に書き込む処理を実行する。第１及び第２結合メモリ１０２２，１０２３ａ及び欠番穴埋め変換メモリ１０２４としては、データを高速に読み書き可能な内部メモリが利用される。 A temporary label and combined memory creation unit 1021 acquires the binary image data and the image data valid signal, and creates temporary label data based on the binary image data. The temporary label and combined memory creation unit 1021 writes the generated temporary label data and label data valid signal to the external memory 20 via the memory controller and arbiter 105 . As the first and second combined memories 1022 and 1023a and the missing number filling conversion memory 1024, internal memories capable of reading and writing data at high speed are used.

仮ラベル及び結合メモリ作成部１０２１は、仮ラベルデータを生成した後で、仮ラベルの作成が完了したことを結合メモリ統合化部１０２３に通知する。また、仮ラベル及び結合メモリ作成部１０２１は、生成した仮ラベルデータに基づき仮ラベル結合情報を生成し、この情報を第１及び第２結合メモリ１０２２，１０２３ａに書き込む処理を実行する。以下、仮ラベル及び結合メモリ作成部１０２１の構成を詳細に説明する。 After generating the temporary label data, the temporary label and joint memory creation unit 1021 notifies the joint memory integration unit 1023 that the creation of the temporary label is completed. In addition, the temporary label and combination memory creation unit 1021 generates temporary label combination information based on the generated temporary label data, and executes processing for writing this information into the first and second combination memories 1022 and 1023a. The configuration of the temporary label and combined memory creation unit 1021 will be described in detail below.

１－１－１．）仮ラベル及び結合メモリ作成部の構成 1-1-1. ) Configuration of temporary label and combined memory creation unit

図３は、仮ラベル及び結合メモリ作成部１０２１の構成例を示すブロック図である。仮ラベルおよび結合メモリ作成部１０２１は、図３に示すように、ラインメモリ制御部１０２１ａと、第１仮ラベル処理部１０２１ｂと、ラインメモリ選択部１０２１ｃと、第１～第４ラインメモリ１０２１ｄ，１０２１ｅ，１０２１ｆ，１０２１ｇと、第２仮ラベル処理部１０２１ｈとを有する。 FIG. 3 is a block diagram showing a configuration example of the temporary label and combined memory creation unit 1021. As shown in FIG. As shown in FIG. 3, the temporary label and combined memory creation unit 1021 includes a line memory control unit 1021a, a first temporary label processing unit 1021b, a line memory selection unit 1021c, and first to fourth line memories 1021d and 1021e. , 1021f, 1021g, and a second temporary label processing unit 1021h.

ラインメモリ制御部１０２１ａは、ラインメモリ選択部１０２１ｃ、第１及び第２仮ラベル処理部１０２１ｂ，１０２１ｈの動作を制御する。 The line memory control section 1021a controls the operations of the line memory selection section 1021c and the first and second temporary label processing sections 1021b and 1021h.

第１仮ラベル処理部１０２１ｂは、２値画像データ及び画像データ有効信号を取得する。第１仮ラベル処理部１０２１ｂは、２値化画像の一番左上の画素から一番右下の画素まで、右方向にラスタスキャンを実行し、データのある画素に仮ラベルを付与する（第１のラベリング処理）。 The first temporary label processing unit 1021b acquires binary image data and an image data valid signal. The first temporary label processing unit 1021b performs raster scanning in the right direction from the upper left pixel to the lower right pixel of the binarized image, and assigns temporary labels to pixels with data (first labeling process).

第１仮ラベル処理部１０２１ｂは、ラスタスキャンの結果得られた仮ラベルと、２値化画像のどの画素に仮ラベルが付与されたのかその場所に関するアドレス情報をラインメモリ選択部１０２１ｃに出力する。また、第１仮ラベル処理部１０２１ｂは、２値化画像の画像データ有効信号をラインメモリ制御部１０２１ａに出力する。 The first temporary label processing unit 1021b outputs the temporary label obtained as a result of the raster scanning and the address information regarding which pixel in the binarized image the temporary label is assigned and the location thereof to the line memory selection unit 1021c. Also, the first temporary label processing unit 1021b outputs an image data valid signal of the binarized image to the line memory control unit 1021a.

ラインメモリ選択部１０２１ｃは、第１及び第２仮ラベル処理部１０２１ｂ，１０２１ｈから２値化画像の走査ライン毎の仮ラベルデータ及びアドレス情報を取得し、これらを第１～第４ラインメモリ１０２１ｄ，１０２１ｅ，１０２１ｆ，１０２１ｇのうちどのラインメモリに書き出すかを選択する。 The line memory selection unit 1021c acquires temporary label data and address information for each scanning line of the binarized image from the first and second temporary label processing units 1021b and 1021h, and stores them in the first to fourth line memories 1021d and 1021d. It selects which of the line memories 1021e, 1021f, and 1021g is to be written.

また、ラインメモリ選択部１０２１ｃは、第１～第４ラインメモリ１０２１ｄ，１０２１ｅ，１０２１ｆ，１０２１ｇのうちどのラインメモリから仮ラベルデータ及びアドレス情報を読み出すかを選択する。ラインメモリ選択部１０２１ｃは第１～第４ラインメモリ１０２１ｄ，１０２１ｅ，１０２１ｆ，１０２１ｇのいずれかから読み出した仮ラベルデータ及びアドレス情報を第１及び第２仮ラベル処理部１０２１ｂ，１０２１ｈに出力する。 Also, the line memory selection unit 1021c selects from which one of the first to fourth line memories 1021d, 1021e, 1021f, and 1021g the temporary label data and address information are to be read. The line memory selector 1021c outputs the temporary label data and address information read from any one of the first to fourth line memories 1021d, 1021e, 1021f and 1021g to the first and second temporary label processors 1021b and 1021h.

第２仮ラベル処理部１０２１ｈは、第１仮ラベル処理部１０２１ｂによりラベリング処理された仮ラベルの一番右上の画素から一番左下の画素まで、左方向にラスタスキャンを実行し、データのある画素に付与された仮ラベルを更新する（第２のラベリング処理）。 The second temporary label processing unit 1021h performs raster scanning in the left direction from the top right pixel to the bottom left pixel of the temporary label labeled by the first temporary label processing unit 1021b. update the temporary label assigned to (second labeling process).

第２仮ラベル処理部１０２１ｈは、ラスタスキャンの結果更新された仮ラベルと、２値画像化画像のどの画素の仮ラベルを更新したのかその場所に関するアドレス情報をラインメモリ選択部１０２１ｃ及び外部メモリ２０に出力する。 The second temporary label processing unit 1021h transmits the temporary label updated as a result of the raster scanning and the address information regarding the location of the updated temporary label of which pixel in the binary image to the line memory selection unit 1021c and the external memory 20. output to

第２仮ラベル処理部１０２１ｈは、ラインメモリ選択部１０２１ｃから取得した仮ラベルデータ及びアドレス情報に基づいて仮ラベル結合情報を生成し、この情報を第１及び第２結合メモリ１０２２，１０２３ａに書き込む。第２仮ラベル処理部１０２１ｈは、第１及び第２結合メモリ１０２２，１０２３ａに記憶されたテーブル（表１～１０の結合メモリ１，２）の値をラスタスキャンしながら逐次更新する。 The second temporary label processing unit 1021h generates temporary label combination information based on the temporary label data and address information acquired from the line memory selection unit 1021c, and writes this information into the first and second combination memories 1022 and 1023a. The second temporary label processing unit 1021h sequentially updates the values of the tables (joint memories 1 and 2 in Tables 1 to 10) stored in the first and second joint memories 1022 and 1023a while performing raster scanning.

［外部メモリ］
外部メモリ２０は、半導体素子を使った記憶装置であり、データの書き込みと読み出しができるメモリである。外部メモリ２０は、ラベリングブロック１０２，１０３，１０４各々から出力された仮ラベルデータをメモリコントローラ及びアービター１０５を介して取得し、これらを一時記憶する。本実施形態では、データの一時意記憶領域として単価の安い外部メモリ２０利用することにより大容量メモリを構築しやすいという利点がある。 [External memory]
The external memory 20 is a storage device using a semiconductor element, and is a memory in which data can be written and read. The external memory 20 acquires the temporary label data output from each of the labeling blocks 102, 103 and 104 via the memory controller and arbiter 105, and temporarily stores them. This embodiment has the advantage that it is easy to build a large-capacity memory by using the external memory 20 with a low unit price as a temporary data storage area.

外部メモリ２０は、典型的にはＤＲＡＭ（Dynamic Random Access Memory）であるがこれに限られず、例えば、ＳＲＡＭ（Static Random Access Memory）、ＦｅＲＡＭ（Ferroelectric Random Access Memory）、ＭＲＡＭ（Magnetoresistive Random Access Memory）、ＲｅＲＡＭ（Resistive Random Access Memory）又はＰＲＡＭ（Phase change Random Access Memory）などであってもよい。 The external memory 20 is typically a DRAM (Dynamic Random Access Memory), but is not limited thereto. ReRAM (Resistive Random Access Memory) or PRAM (Phase change Random Access Memory) may be used.

２．）画像処理方法 2. ) image processing method

２－１．）画像処理方法の概要 2-1. ) Outline of image processing method

図４はラベリングブロック１０２，１０３，１０４の処理の流れを示すタイミングチャートであり、各ラベリングブロック１０２，１０３，１０４が２値画像データから本ラベルデータを生成するまでの処理の流れを示す図である。 FIG. 4 is a timing chart showing the flow of processing by the labeling blocks 102, 103 and 104, showing the flow of processing by each of the labeling blocks 102, 103 and 104 to generate label data from binary image data. be.

本実施形態の画像処理装置１００の画像処理方法では、（１）仮ラベル及び結合メモリ作成、（２）結合メモリ統合化、（３）本ラベル作成が実行され、これらの処理が３つのラベリングブロックによりフレーム単位で間隔をずらして同時に実行されることで、連続したラベリング結果が得られる。 In the image processing method of the image processing apparatus 100 of the present embodiment, (1) temporary label and joint memory creation, (2) joint memory integration, and (3) main label creation are executed, and these processes are divided into three labeling blocks. Continuous labeling results can be obtained by simultaneously executing by staggering the interval in units of frames.

具体的には、フレーム１ではラベリングブロック１０２の仮ラベル処理（ステップＳ１０２）が実行され、フレーム２ではラベリングブロック１０２の統合化処理（ステップＳ１０３）とラベリングブロック１０３の仮ラベル処理が実行され、フレーム３ではラベリングブロック１０２の本ラベル処理（ステップＳ１０５）と、ラベリングブロック１０３の統合化処理と、ラベリングブロック１０４の仮ラベル処理とが実行され、以降同様の処理が繰り返される。これにより、所定のフレームレートで撮像されたフレーム画像毎の本ラベルデータをリアルタイムに得ることができ、２値化された静止画だけではなく、動画もラベリングすることができる。 Specifically, the temporary label processing of the labeling block 102 (step S102) is executed in the frame 1, the integration processing of the labeling block 102 (step S103) and the temporary label processing of the labeling block 103 are executed in the frame 2, and the frame 3, the main label processing (step S105) of the labeling block 102, the integration processing of the labeling block 103, and the temporary label processing of the labeling block 104 are executed, and the same processing is repeated thereafter. As a result, the label data for each frame image captured at a predetermined frame rate can be obtained in real time, and not only binarized still images but also moving images can be labeled.

２－２．）ラベリングブロックのラベリング処理 2-2. ) Labeling processing of the labeling block

図５はラベリングブロック１０２の画像処理方法を示すフローチャートであり、図６～図１５はラベリングブロック１０２の各ラインメモリ１０２１ｄ，１０２１ｅ，１０２１ｆ，１０２１ｇの動作を示すブロック図である。以下、ラベリングブロック１０２のラベリング処理について図５～図１５を適宜参照しながら説明する。 FIG. 5 is a flow chart showing the image processing method of the labeling block 102, and FIGS. The labeling processing of the labeling block 102 will be described below with appropriate reference to FIGS. 5 to 15. FIG.

なお、図５～図１５では、ラベリングブロック１０２，１０３，１０４のうちラベリングブロック１０２のラベリング処理を代表して図示するが、ラベリングブロック１０３，１０４は、ラベリングブロック１０２と同様の処理を実行する。また、図６～図１５中で使用されている語句を以下のように定義する。 5 to 15, the labeling block 102 among the labeling blocks 102, 103, and 104 is representatively illustrated, but the labeling blocks 103 and 104 perform the same processing as the labeling block 102. FIG. Also, terms used in FIGS. 6 to 15 are defined as follows.

・仮ラベル処理（右方向）・・・２値化画像を右方向に走査する処理。
・仮ラベル処理（左方向）・・・２値化画像を左方向に走査する処理。
・仮ｎライン（右方向）：Ｗ・・・２値化画像を右方向に走査した場合のｎライン目の仮ラベルデータをラインメモリに書き込む。
・仮ｎライン（右方向）：Ｒ・・・２値化画像を右方向に走査した場合のｎライン目の仮ラベルデータをラインメモリから読み込む。
・仮ｎライン（左方向）：Ｗ・・・仮ラベルを左方向に走査した場合のｎライン目の仮ラベルデータをラインメモリに書き込む。
・仮ｎライン（左方向）：Ｒ・・・仮ラベルを左方向に走査した場合のｎライン目の仮ラベルデータをラインメモリから読み込む。
・Ｗ・・・ラインメモリへの書き込み
・Ｒ・・・ラインメモリからの読み出し • Temporary label processing (right direction): Processing for scanning the binarized image in the right direction.
• Temporary label processing (left direction): Processing for scanning the binarized image in the left direction.
• Temporary n-line (right direction): W: Temporary label data for the n-th line when the binarized image is scanned rightward is written in the line memory.
Temporary n-line (rightward direction): R: Temporary label data for the n-th line when the binarized image is scanned rightward is read from the line memory.
Temporary n-line (left direction): W Writes the temporary label data of the n-th line when the temporary label is scanned leftward into the line memory.
Temporary n-line (left direction): R Read the temporary label data of the n-th line when the temporary label is scanned leftward from the line memory.
・W: Writing to line memory ・R: Reading from line memory

［ステップＳ１０１：２値画像データの転送］
先ず、任意の撮像装置等により撮像された画像が２値化された２値画像データがラベリングブロック１０２に出力される。この際、２値化画像を構成する画素毎の情報が第１仮ラベル処理部１０２１ｂに出力される。これにより、後述する仮ラベル処理が実行される。 [Step S101: Transfer of Binary Image Data]
First, binary image data obtained by binarizing an image captured by an arbitrary imaging device or the like is output to the labeling block 102 . At this time, information for each pixel forming the binarized image is output to the first temporary label processing unit 1021b. As a result, temporary label processing, which will be described later, is executed.

［ステップＳ１０２：仮ラベル処理］
次に、ラベリングブロック１０２は、取得した２値化画像に対して下記の規則１～１０に従って走査ライン毎に仮ラベル処理を実行する。ステップＳ１０２では、走査方向が右方向のラスタスキャン（４連結処理）と、走査方向は左方向のラスタスキャン（４連結処理）と、結合メモリの更新が同時進行で実行される。ここで、仮ラベルカウンタの値と結合メモリ１，２のカウンタ値は、ステップＳ１０２を実行される前に０に初期化される。なお、図１６は第１仮ラベル処理部１０２１ｂの仮ラベル処理の参照範囲を示す図であり、図１７は第２仮ラベル処理部１０２１ｈの仮ラベル処理の参照範囲を示す図である。 [Step S102: Temporary label processing]
Next, the labeling block 102 executes temporary label processing for each scanning line according to the following rules 1 to 10 for the obtained binary image. In step S102, raster scanning in the right scanning direction (4-connection processing), raster scanning in the left scanning direction (4-connection processing), and update of the combined memory are performed simultaneously. Here, the value of the temporary label counter and the counter values of the combined memories 1 and 2 are initialized to 0 before step S102 is executed. 16 is a diagram showing the reference range of temporary label processing by the first temporary label processing unit 1021b, and FIG. 17 is a diagram showing the reference range of temporary label processing by the second temporary label processing unit 1021h.

（走査方向が右方向のラスタスキャン）
規則１：仮ラベリングの処理対象として注目される画素（以下、注目画素）にデータがない場合
・仮ラベルカウンタ値：インクリメントなし
・注目画素の仮ラベル：なにもしない (Raster scan with the scanning direction to the right)
Rule 1: When there is no data in a pixel targeted for temporary labeling processing (hereinafter referred to as target pixel) Temporary label counter value: No increment Temporary label for target pixel: Do nothing

規則２：注目画素の左隣と上部の画素にデータが無く、注目画素にデータがある場合
・仮ラベルカウンタ値：１インクリメント
・注目画素の仮ラベル：インクリメント後の仮ラベルのカウンタ値とする Rule 2: When there is no data in the pixels to the left and above the pixel of interest, but there is data in the pixel of interest Temporary label counter value: Increment by 1 Temporary label of the pixel of interest: Counter value of temporary label after increment

規則：３：注目画素の左隣の画素の仮ラベルがＡであり、上部の画素にデータが無く、注目画素にデータがある場合
・仮ラベルカウンタ値：なにもしない
・注目画素の仮ラベル：Ａとする Rule: 3: When the temporary label of the pixel to the left of the pixel of interest is A, the pixel above has no data, and the pixel of interest has data Temporary label counter value: Do nothing Temporary label of the pixel of interest : A

規則４：注目画素の左隣の画素にデータが無く、上部の画素の仮ラベルがＢであり、注目画素にデータある場合
・仮ラベルカウンタ値：なにもしない
・注目画素の仮ラベル：Ｂとする Rule 4: When there is no data in the pixel to the left of the target pixel, the temporary label of the upper pixel is B, and the target pixel has data Temporary label counter value: Do nothing Temporary label of target pixel: B to be

規則５：注目画素の左隣の画素の仮ラベルがＡであり、上部の画素の仮ラベルがＢであり、注目画素にデータがある場合
・仮ラベルカウンタ値：なにもしない
・注目画素の仮ラベル：ＡとＢを比較した上での最小値とする Rule 5: When the temporary label of the pixel to the left of the pixel of interest is A, the temporary label of the pixel above it is B, and there is data in the pixel of interest Temporary label counter value: Do nothing The pixel of interest Temporary label: The minimum value after comparing A and B

（走査方向が左方向のラスタスキャン）
規則６：注目画素にデータがない場合
・注目画素の仮ラベル：なにもしない
・結合メモリ１：更新しない
・結合メモリ２：更新しない (Raster scan with left scanning direction)
Rule 6: When there is no data in the pixel of interest Temporary label of pixel of interest: Do nothing Join memory 1: Do not update Join memory 2: Do not update

規則７：注目画素の右隣と上部の画素にデータがなく、注目画素の仮ラベルがＸの場合
・注目画素の仮ラベル：仮ラベルＸを維持
・結合メモリ１：更新しない
・結合メモリ２：アドレス（結合元）及びデータ（結合先）の値をＸに更新 Rule 7: When there is no data in the pixels to the right of and above the pixel of interest, and the temporary label of the pixel of interest is X. Temporary label of pixel of interest: Maintains temporary label X. Joint memory 1: Do not update. Joint memory 2: Update address (source) and data (destination) values to X

規則８：注目画素の右隣の画素の仮ラベルがＡであり、上部の画素にデータがなく、注目画素の仮ラベルがＸの場合
・注目画素の仮ラベル：ＡとＸを比較した上での最小値に更新 Rule 8: When the temporary label of the pixel to the right of the target pixel is A, the upper pixel has no data, and the temporary label of the target pixel is X - Temporary label of target pixel: After comparing A and X updated to the minimum of

規則８－１：上記規則８に加えて、ＡとＸを比較した上での最小値がＡではない場合
・結合メモリ１：アドレスカウンタの値を１インクリメント
アドレスをインクリメント後のアドレスカウンタに更新
データ（結合元）の値をＡとＸを比較した上で最大値に更新
データ（結合先）の値をＡとＸを比較した上で最小値に更新
・結合メモリ２：アドレス（結合元）の値をＡとＸを比較した上で最大値に更新
データ（結合先）の値をＡとＸを比較した上で最小値に更新 Rule 8-1: In addition to rule 8 above, when the minimum value after comparing A and X is not A Combined memory 1: Increment the value of the address counter by 1
Update address to address counter after increment
Update the data (combination source) value to the maximum value after comparing A and X
Compare A and X and update the value of data (connection destination) to the minimum value ・Joint memory 2: Compare A and X and update the value of address (connection source) to the maximum value
Update the data (joint destination) value to the minimum value after comparing A and X

規則８－２：上記規則８に加えて、上記規則８－１以外の場合
・結合メモリ１：更新しない
・結合メモリ２：更新しない Rule 8-2: In addition to rule 8 above, cases other than rule 8-1 above Linked memory 1: not updated Linked memory 2: not updated

規則９：注目画素の右隣の画素にデータがなく、上部の画素の仮ラベルがＢであり、注目画素の仮ラベルがＸの場合
・注目画素の仮ラベル：ＢとＸを比較した上での最小値に更新 Rule 9: When there is no data in the pixel to the right of the target pixel, the temporary label of the upper pixel is B, and the temporary label of the target pixel is X ・Temporary label of target pixel: After comparing B and X updated to the minimum of

規則９－１：上記規則９に加えて、ＢとＸを比較した上での最小値がＢではない場合
・結合メモリ１：アドレスカウンタの値を１インクリメント
アドレスをインクリメント後のアドレスカウンタに更新
データ（結合元）の値をＢとＸを比較した上での最大値に更新
データ（結合先）の値をＢとＸを比較した上での最小値に更新
・結合メモリ２：アドレス（結合元）の値をＢとＸを比較した上での最大値に更新
データ（結合先）の値をＢとＸを比較した上での最小値に更新 Rule 9-1: In addition to rule 9 above, when the minimum value after comparing B and X is not B. Combined memory 1: Increment the value of the address counter by 1.
Update address to address counter after increment
Update the data (combination source) value to the maximum value after comparing B and X
Updates the value of the data (connection destination) to the minimum value after comparing B and X ・Joint memory 2: Updates the value of the address (connection source) to the maximum value after comparing B and X
Update the value of data (connection destination) to the minimum value after comparing B and X

規則９－２：上記規則９に加えて、上記規則９－１以外の場合
結合メモリ１：更新しない
結合メモリ２：更新しない Rule 9-2: In addition to rule 9 above, cases other than rule 9-1 above Combined memory 1: Not updated Combined memory 2: Not updated

規則１０：注目画素の右隣の画素の仮ラベルがＡであり、上部の画素の仮ラベルがＢであり、注目画素の仮ラベルがＸの場合
注目画素の仮ラベル：ＡとＢとＸを比較した上での最小値に更新 Rule 10: When the temporary label of the pixel to the right of the pixel of interest is A, the temporary label of the pixel above it is B, and the temporary label of the pixel of interest is X. Temporary label of the pixel of interest: A, B, and X Updated to minimum value after comparison

規則１０－１：上記規則１０に加えて、ＡとＢとＸを比較した上での最小値がＡ，Ｂの場合
結合メモリ１：更新しない
結合メモリ２：更新しない Rule 10-1: In addition to rule 10 above, when the minimum values after comparing A, B, and X are A and B Combined memory 1: Do not update Combined memory 2: Do not update

規則１０－２：上記規則１０に加えて、上記規則１０－１以外の場合
結合メモリ１：アドレスカウンタの値を１インクリメント
アドレスをインクリメント後のアドレスカウンタに更新
データ（結合元）の値をＡとＢとＸを比較した上での最大値に更新
データ（結合先）の値をＡとＢとＸを比較した上での最小値に更新
結合メモリ２：アドレス（結合元）の値をＡとＢとＸを比較した上での最大値に更新
データ（結合先）の値をＡとＢとＸを比較して上での最小値に更新 Rule 10-2: In addition to rule 10 above, other than rule 10-1 above Combined memory 1: Increment the value of the address counter by 1
Update address to address counter after increment
Update the data (combination source) value to the maximum value after comparing A, B, and X
Update the value of the data (connection destination) to the minimum value after comparing A, B, and X. Join memory 2: Update the value of the address (connection source) to the maximum value after comparing A, B, and X.
Compare the value of data (connection destination) with A, B and X and update to the minimum value above

第１仮ラベル処理部１０２１ｂは、２値化画像の１ライン目を右方向にスキャンする。この際、第１仮ラベル処理部１０２１ｂは、規則１～３に従ってデータの有る画素に仮ラベルを付与する。これにより、表１に示すようにＰ（Ｘ１，Ｙ１），Ｐ（Ｘ２，Ｙ１），Ｐ（Ｘ３，Ｙ１），Ｐ（Ｘ４，Ｙ１）の画素にそれぞれ仮ラベル「１」が付与される。 The first temporary label processing unit 1021b scans the first line of the binarized image rightward. At this time, the first temporary label processing unit 1021b assigns temporary labels to pixels having data according to rules 1-3. As a result, as shown in Table 1, the pixels P(X1, Y1), P(X2, Y1), P(X3, Y1), and P(X4, Y1) are given the temporary label "1".

第１仮ラベル処理部１０２１ｂは、２値化画像の１ライン目を右方向にスキャンすることにより得られた仮ラベルデータを図６に示すように第１ラインメモリ１０２１ｄに書き出す。 The first temporary label processing unit 1021b writes the temporary label data obtained by scanning the first line of the binarized image rightward to the first line memory 1021d as shown in FIG.

本実施形態では、８×８画素の２値化画像をスキャンすることを一例とし、当該画像の１ライン目の画素に仮ラベルが付与される様子を表１として示す。なお、表１の「●」はデータが存在する画素を意味し、以下の説明においても同義である。 In the present embodiment, scanning a binary image of 8×8 pixels is taken as an example, and Table 1 shows how temporary labels are assigned to pixels on the first line of the image. Note that "●" in Table 1 means a pixel in which data exists, and has the same meaning in the following description.

次に、第１仮ラベル処理部１０２１ｂは、第１ラインメモリ１０２１ｄに記憶されている仮ラベルデータを読み出し、この仮ラベルデータを参照しつつ２値化画像の２ライン目を右方向にスキャンする。この際、第１仮ラベル処理部１０２１ｂは、規則１，２に従ってデータのある画素に仮ラベルを付与する。これにより、表２に示すように画素Ｐ（Ｘ５，Ｙ２）に仮ラベル「２」が付与される。 Next, the first temporary label processing unit 1021b reads the temporary label data stored in the first line memory 1021d, and scans the second line of the binarized image rightward while referring to the temporary label data. . At this time, the first temporary label processing unit 1021b assigns temporary labels to pixels having data according to rules 1 and 2. FIG. As a result, as shown in Table 2, the temporary label "2" is assigned to the pixel P(X5, Y2).

第１仮ラベル処理部１０２１ｂは、２値化画像の２ライン目を右方向にスキャンすることにより得られた仮ラベルデータを図７に示すように第２ラインメモリ１０２１ｅに書き出す。２値化画像の２ライン目の画素に仮ラベルが付与される様子を表２として示す。 The first temporary label processing unit 1021b writes the temporary label data obtained by scanning the second line of the binarized image rightward to the second line memory 1021e as shown in FIG. Table 2 shows how temporary labels are assigned to the pixels on the second line of the binarized image.

次いで、第１仮ラベル処理部１０２１ｂは、第２ラインメモリ１０２１ｅに記憶されている仮ラベルデータを読み出し、この仮ラベルデータを参照しつつ２値化画像の３ライン目を右方向にスキャンする。この際、第１仮ラベル処理部１０２１ｂは規則１，２，４に従ってデータの有る画素に仮ラベルを付与する。これにより、表３に示すように画素Ｐ（Ｘ１，Ｙ３），Ｐ（Ｘ３，Ｙ３），Ｐ（Ｘ５，Ｙ３），Ｐ（Ｘ８，Ｙ３）にそれぞれ仮ラベル「３」，「４」，「２」，「５」が付与される。第１仮ラベル処理部１０２１ｂは２値化画像の３ライン目を右方向にスキャンすることにより得られた仮ラベルデータを図８に示すように第３ラインメモリ１０２１ｆに書き出す。 Next, the first temporary label processing unit 1021b reads the temporary label data stored in the second line memory 1021e, and scans the third line of the binarized image rightward while referring to the temporary label data. At this time, the first temporary label processing unit 1021b assigns temporary labels to pixels having data according to rules 1, 2, and 4. FIG. As a result, as shown in Table 3, pixels P(X1, Y3), P(X3, Y3), P(X5, Y3), and P(X8, Y3) have temporary labels "3", "4", and ", respectively. 2” and “5” are given. The first temporary label processing unit 1021b writes the temporary label data obtained by scanning the third line of the binarized image rightward to the third line memory 1021f as shown in FIG.

また、第２仮ラベル処理部１０２１ｈは、第１仮ラベル処理部１０２１ｂの３ライン目の仮ラベル処理と並行して第１ラインメモリ１０２１ｄに記憶されている仮ラベルデータを読み出し、この仮ラベルデータを参照しつつ仮ラベルの１ライン目を左方向にスキャンする。この際、第２仮ラベル処理部１０２１ｈは規則６，７，８，８－２に従って第１仮ラベル処理部１０２１ｂにより付与された仮ラベルを更新し、第２結合メモリ１０２３ａに記憶された結合メモリ２を更新する。これにより、表３に示すように画素Ｐ（Ｘ１，Ｙ１），Ｐ（Ｘ２，Ｙ１），Ｐ（Ｘ３，Ｙ１），Ｐ（Ｘ４，Ｙ１）にそれぞれ付与された仮ラベル「１」が維持され、アドレス（結合元）及びデータ（結合先）の値がそれぞれ「１」に更新される。 Further, the second temporary label processing unit 1021h reads the temporary label data stored in the first line memory 1021d in parallel with the temporary label processing of the third line by the first temporary label processing unit 1021b, and reads the temporary label data. While referring to , the first line of the temporary label is scanned leftward. At this time, the second temporary label processing unit 1021h updates the temporary label given by the first temporary label processing unit 1021b according to rules 6, 7, 8, and 8-2, and the combined memory stored in the second combined memory 1023a. Update 2. As a result, as shown in Table 3, the temporary labels "1" assigned to pixels P(X1, Y1), P(X2, Y1), P(X3, Y1), and P(X4, Y1) are maintained. , the address (connection source) and the data (connection destination) are updated to "1".

第２仮ラベル処理部１０２１ｈは仮ラベルの１ライン目を左方向にスキャンすることにより得られた仮ラベルデータを第１ラインメモリ１０２１ｄに上書きし、外部メモリ２０に出力する。２値化画像の３ライン目が右方向にスキャンされ１ライン目が左方向にスキャンされる様子と、これに伴って結合メモリ２が更新される様子を表３として併記して示す。 The second temporary label processing unit 1021h overwrites the first line memory 1021d with temporary label data obtained by scanning the first line of the temporary label leftward, and outputs it to the external memory 20. FIG. Table 3 shows how the third line of the binarized image is scanned to the right and the first line is scanned to the left, and how the coupling memory 2 is updated accordingly.

続いて、第１仮ラベル処理部１０２１ｂは、第３ラインメモリ１０２１ｆに記憶されている仮ラベルデータを読み出し、この仮ラベルデータを参照しつつ２値化画像の４ライン目を右方向にスキャンする。この際、第１仮ラベル処理部１０２１ｂは規則１～５に従ってデータの有る画素に仮ラベルを付与する。これにより、表４に示すように画素Ｐ（Ｘ１，Ｙ４），Ｐ（Ｘ２，Ｙ４），Ｐ（Ｘ３，Ｙ４），Ｐ（Ｘ４，Ｙ４），Ｐ（Ｘ５，Ｙ４），Ｐ（Ｘ７，Ｙ４），Ｐ（Ｘ８，Ｙ４）にそれぞれ仮ラベル「３」，「３」，「３」，「３」，「２」，「６」，「５」が付与される。第１仮ラベル処理部１０２１ｂは２値化画像の４ライン目を右方向にスキャンすることにより得られた仮ラベルデータを図９に示すように第４ラインメモリ１０２１ｇに書き出す。 Subsequently, the first temporary label processing unit 1021b reads the temporary label data stored in the third line memory 1021f, and scans the fourth line of the binarized image rightward while referring to the temporary label data. . At this time, the first temporary label processing unit 1021b assigns temporary labels to pixels having data according to rules 1-5. As a result, as shown in Table 4, pixels P(X1, Y4), P(X2, Y4), P(X3, Y4), P(X4, Y4), P(X5, Y4), P(X7, Y4) ) and P(X8, Y4) are given temporary labels “3”, “3”, “3”, “3”, “2”, “6” and “5”, respectively. The first temporary label processor 1021b writes the temporary label data obtained by scanning the fourth line of the binarized image rightward to the fourth line memory 1021g as shown in FIG.

また、第２仮ラベル処理部１０２１ｈは、第１仮ラベル処理部１０２１ｂの４ライン目の仮ラベル処理と並行して第１ラインメモリ１０２１ｄに記憶されている仮ラベルデータと第２ラインメモリ１０２１ｅに記憶されている仮ラベルデータとを読み出し、これらの仮ラベルデータを参照しつつ仮ラベルの２ライン目を左方向にスキャンする。この際、第２仮ラベル処理部１０２１ｈは規則６，７に従って第１仮ラベル処理部１０２１ｂにより付与された仮ラベルを更新し、第２結合メモリ１０２３ａに記憶された結合メモリ２を更新する。これにより、表４に示すように画素Ｐ（Ｘ５，Ｙ２）に付与された仮ラベル「２」が維持され、アドレス（結合元）及びデータ（結合先）の値がそれぞれ「２」に更新される。 In addition, the second temporary label processing unit 1021h stores the temporary label data stored in the first line memory 1021d and the second line memory 1021e in parallel with the temporary label processing of the fourth line by the first temporary label processing unit 1021b. The stored temporary label data is read out, and the second line of the temporary label is scanned leftward while referring to the temporary label data. At this time, the second temporary label processing unit 1021h updates the temporary label given by the first temporary label processing unit 1021b according to rules 6 and 7, and updates the combined memory 2 stored in the second combined memory 1023a. As a result, the temporary label "2" assigned to the pixel P (X5, Y2) is maintained as shown in Table 4, and the address (connection source) and data (connection destination) values are updated to "2". be.

第２仮ラベル処理部１０２１ｈは仮ラベルの２ライン目を左方向にスキャンすることにより得られた仮ラベルデータを第２ラインメモリ１０２１ｅに上書きし、外部メモリ２０に出力する。２値化画像の４ライン目が右方向にスキャンされ２ライン目が左方向にスキャンされる様子とこれに伴って結合メモリ２が更新される様子を表４として併記して示す。 The second temporary label processing unit 1021h overwrites the second line memory 1021e with temporary label data obtained by scanning the second line of the temporary label leftward, and outputs it to the external memory 20. FIG. Table 4 also shows how the fourth line of the binarized image is scanned to the right and the second line is scanned to the left, and how the coupling memory 2 is updated accordingly.

次に、第１仮ラベル処理部１０２１ｂは、第４ラインメモリ１０２１ｇに記憶されている仮ラベルデータを読み出し、この仮ラベルデータを参照しつつ２値化画像の５ライン目を右方向にスキャンする。この際、第１仮ラベル処理部１０２１ｂは規則１，２，４，５に従ってデータの有る画素に仮ラベルを付与する。これにより、表５に示すように画素Ｐ（Ｘ２，Ｙ５），Ｐ（Ｘ６，Ｙ５），Ｐ（Ｘ７，Ｙ５），Ｐ（Ｘ８，Ｙ５）にそれぞれ仮ラベル「３」，「７」，「６」，「５」が付与される。第１仮ラベル処理部１０２１ｂは２値化画像の５ライン目を右方向にスキャンすることにより得られた仮ラベルデータを図１０に示すように第１ラインメモリ１０２１ｄに上書きする。 Next, the first temporary label processing unit 1021b reads the temporary label data stored in the fourth line memory 1021g, and scans the fifth line of the binarized image rightward while referring to the temporary label data. . At this time, the first temporary label processing unit 1021b assigns temporary labels to pixels having data according to rules 1, 2, 4, and 5. FIG. As a result, as shown in Table 5, pixels P(X2, Y5), P(X6, Y5), P(X7, Y5), and P(X8, Y5) are assigned temporary labels "3", "7", and ", respectively. 6” and “5” are given. The first temporary label processing unit 1021b overwrites the first line memory 1021d with temporary label data obtained by scanning the fifth line of the binarized image rightward, as shown in FIG.

また、第２仮ラベル処理部１０２１ｈは、第１仮ラベル処理部１０２１ｂの５ライン目の仮ラベル処理と並行して第２ラインメモリ１０２１ｅに記憶されている仮ラベルデータと第３ラインメモリ１０２１ｆに記憶されている仮ラベルデータとを読み出し、これらの仮ラベルデータを参照しつつ仮ラベルの３ライン目を左方向にスキャンする。この際、第２仮ラベル処理部１０２１ｈは規則６，７，９，９－２に従って第１仮ラベル処理部１０２１ｂにより付与された仮ラベルを更新し、第２結合メモリ１０２３ａに記憶された結合メモリ２を更新する。これにより、表５に示すように画素Ｐ（Ｘ１，Ｙ３），Ｐ（Ｘ３，Ｙ３），Ｐ（Ｘ５，Ｙ３），Ｐ（Ｘ８，Ｙ３）にそれぞれ付与された仮ラベル「３」，「４」，「２」，「５」が維持され、アドレス（結合元）及びデータ（結合先）の値がそれぞれ「３」，「４」，「５」に更新される。 In addition, the second temporary label processing unit 1021h stores the temporary label data stored in the second line memory 1021e and the third line memory 1021f in parallel with the temporary label processing of the fifth line by the first temporary label processing unit 1021b. The stored temporary label data is read out, and the third line of the temporary label is scanned leftward while referring to the temporary label data. At this time, the second temporary label processing unit 1021h updates the temporary label given by the first temporary label processing unit 1021b according to rules 6, 7, 9, and 9-2, and the combined memory stored in the second combined memory 1023a. Update 2. As a result, as shown in Table 5, temporary labels "3" and "4 , "2", and "5" are maintained, and the values of the address (connection source) and data (connection destination) are updated to "3", "4", and "5", respectively.

第２仮ラベル処理部１０２１ｈは２値化画像の３ライン目を左方向にスキャンすることにより得られた仮ラベルデータを第３ラインメモリ１０２１ｆに上書きし、外部メモリ２０に出力する。２値化画像の５ライン目が右方向にスキャンされ３ライン目が左方向にスキャンされる様子とこれに伴って結合メモリ２が更新される様子を表５として併記して示す。 The second temporary label processor 1021h overwrites the third line memory 1021f with temporary label data obtained by scanning the third line of the binarized image to the left, and outputs it to the external memory 20. FIG. Table 5 also shows how the fifth line of the binarized image is scanned rightward and the third line is scanned leftward, and how the coupling memory 2 is updated accordingly.

次いで、第１仮ラベル処理部１０２１ｂは、第１ラインメモリ１０２１ｄに記憶されている仮ラベルデータを読み出し、この仮ラベルデータを参照しつつ２値化画像の６ライン目を右方向にスキャンする。この際、第１仮ラベル処理部１０２１ｂは規則１，２，４，５に従ってデータの有る画素に仮ラベルを付与する。これにより、表６に示すように画素Ｐ（Ｘ２，Ｙ６），Ｐ（Ｘ５，Ｙ６），Ｐ（Ｘ６，Ｙ６），Ｐ（Ｘ７，Ｙ６），Ｐ（Ｘ８，Ｙ６）にそれぞれ仮ラベル「３」，「８」，「７」，「６」，「５」が付与される。第１仮ラベル処理部１０２１ｂは２値化画像の６ライン目を右方向にスキャンすることにより得られた仮ラベルデータを図１１に示すように第２ラインメモリ１０２１ｅに上書きする。 Next, the first temporary label processing unit 1021b reads the temporary label data stored in the first line memory 1021d, and scans the sixth line of the binarized image rightward while referring to the temporary label data. At this time, the first temporary label processing unit 1021b assigns temporary labels to pixels having data according to rules 1, 2, 4, and 5. FIG. As a result, as shown in Table 6, pixels P(X2, Y6), P(X5, Y6), P(X6, Y6), P(X7, Y6), and P(X8, Y6) are assigned temporary labels "3". ”, “8”, “7”, “6”, and “5” are given. The first temporary label processor 1021b overwrites the second line memory 1021e with the temporary label data obtained by scanning the sixth line of the binarized image rightward, as shown in FIG.

また、第２仮ラベル処理部１０２１ｈは、第１仮ラベル処理部１０２１ｂの６ライン目の仮ラベル処理と並行して第３ラインメモリ１０２１ｆに記憶されている仮ラベルデータと第４ラインメモリ１０２１ｇに記憶されている仮ラベルデータとを読み出し、これらの仮ラベルデータを参照しつつ２値化画像の４ライン目を左方向にスキャンする。この際、第２仮ラベル処理部１０２１ｈは規則６，８，８－２，９，９－２，１０，１０－２に従って第１仮ラベル処理部１０２１ｂにより付与された仮ラベルを更新し、第１，２結合メモリ１０２２，１０２３ａに記憶された結合メモリ１，２を更新する。これにより、表６に示すように画素Ｐ（Ｘ１，Ｙ４），Ｐ（Ｘ２，Ｙ４），Ｐ（Ｘ３，Ｙ４），Ｐ（Ｘ４，Ｙ４），Ｐ（Ｘ７，Ｙ４）に付与された仮ラベルがそれぞれ「２」，「２」，「２」，「２」，「５」に更新され、画素Ｐ（Ｘ５，Ｙ４），Ｐ（Ｘ８，Ｙ４）にそれぞれ付与された仮ラベル「２」，「５」が維持される。 In addition, the second temporary label processing unit 1021h stores the temporary label data stored in the third line memory 1021f and the fourth line memory 1021g in parallel with the temporary label processing of the sixth line by the first temporary label processing unit 1021b. The stored temporary label data is read out, and the fourth line of the binarized image is scanned leftward while referring to these temporary label data. At this time, the second temporary label processing unit 1021h updates the temporary label given by the first temporary label processing unit 1021b according to rules 6, 8, 8-2, 9, 9-2, 10, and 10-2, The combined memories 1 and 2 stored in the 1,2 combined memories 1022 and 1023a are updated. As a result, as shown in Table 6, temporary labels assigned to pixels P(X1, Y4), P(X2, Y4), P(X3, Y4), P(X4, Y4), P(X7, Y4) are updated to "2", "2", "2", "2" and "5", respectively, and temporary labels "2" and "5" is maintained.

また、結合メモリ１のアドレス値が「１」，「２」にインクリメントし、これらのアドレス値にそれぞれ対応した結合元及び結合先のカウンタ値が「４」，「２」及び「３」，「２」に更新される。また、結合メモリ２のアドレス（結合元）の値「３」に対応したデータ（結合先）の値が２に更新され、アドレス（結合元）の値「４」に対応したデータ（結合先）の値が「２」に更新される。 Also, the address values of the coupling memory 1 are incremented to "1" and "2", and the counter values of the coupling source and coupling destination corresponding to these address values are "4", "2" and "3", " 2” is updated. Also, the value of the data (coupling destination) corresponding to the address (coupling source) value "3" in the coupling memory 2 is updated to 2, and the data (coupling destination) corresponding to the address (coupling source) value "4" is updated. is updated to "2".

第２仮ラベル処理部１０２１ｈは仮ラベルの４ライン目を左方向にスキャンすることにより得られた仮ラベルデータを第４ラインメモリ１０２１ｇに上書きし、外部メモリ２０に出力する。２値化画像の６ライン目が右方向にスキャンされ４ライン目が左方向にスキャンされる様子とこれに伴って結合メモリ１，２が更新される様子を表６として併記して示す。 The second temporary label processing unit 1021h overwrites the fourth line memory 1021g with temporary label data obtained by scanning the fourth line of the temporary label leftward, and outputs it to the external memory 20. FIG. Table 6 shows how the sixth line of the binarized image is scanned to the right and the fourth line is scanned to the left, and how the combined memories 1 and 2 are updated accordingly.

続いて、第１仮ラベル処理部１０２１ｂは、第２ラインメモリ１０２１ｅに記憶されている仮ラベルデータを読み出し、この仮ラベルデータを参照しつつ２値化画像の７ライン目を右方向にスキャンする。この際、第１仮ラベル処理部１０２１ｂは規則１，３，４に従ってデータの有る画素に仮ラベルを付与する。これにより、表７に示すように画素Ｐ（Ｘ２，Ｙ７），Ｐ（Ｘ３，Ｙ７），Ｐ（Ｘ４，Ｙ７），Ｐ（Ｘ５，Ｙ７）にそれぞれ仮ラベル「３」，「３」，「３」，「３」が付与される。第１仮ラベル処理部１０２１ｂは２値化画像の７ライン目を左方向にスキャンすることにより得られた仮ラベルデータを図１２に示すように第３ラインメモリ１０２１ｆに上書きする。 Subsequently, the first temporary label processing unit 1021b reads the temporary label data stored in the second line memory 1021e, and scans the seventh line of the binarized image rightward while referring to the temporary label data. . At this time, the first temporary label processing unit 1021b assigns temporary labels to pixels having data according to rules 1, 3, and 4. FIG. As a result, as shown in Table 7, pixels P(X2, Y7), P(X3, Y7), P(X4, Y7), and P(X5, Y7) are given temporary labels "3", "3", and ", respectively. 3” and “3” are given. The first temporary label processor 1021b overwrites the third line memory 1021f with temporary label data obtained by scanning the seventh line of the binarized image leftward, as shown in FIG.

また、第２仮ラベル処理部１０２１ｈは、第１仮ラベル処理部１０２１ｂの７ライン目の仮ラベル処理と並行して第１ラインメモリ１０２１ｄに記憶されている仮ラベルデータと第４ラインメモリ１０２１ｇに記憶されている仮ラベルデータとを読み出し、これらの仮ラベルデータを参照しつつ仮ラベルの５ライン目を左方向にスキャンする。この際、第２仮ラベル処理部１０２１ｈは規則６，８，８－２，９，９－２，１０，１０－１に従って第１仮ラベル処理部１０２１ｂにより付与された仮ラベルを更新する。これにより、表７に示すように画素Ｐ（Ｘ２，Ｙ５），Ｐ（Ｘ６，Ｙ５），Ｐ（Ｘ７，Ｙ５）に付与された仮ラベルがそれぞれ「２」，「５」，「５」に更新され、画素Ｐ（Ｘ８，Ｙ５）に付与された仮ラベル「５」が維持される。 In addition, the second temporary label processing unit 1021h stores the temporary label data stored in the first line memory 1021d and the fourth line memory 1021g in parallel with the temporary label processing of the seventh line by the first temporary label processing unit 1021b. The stored temporary label data is read out, and the fifth line of the temporary label is scanned leftward while referring to the temporary label data. At this time, the second temporary label processing unit 1021h updates the temporary label given by the first temporary label processing unit 1021b according to rules 6, 8, 8-2, 9, 9-2, 10, and 10-1. As a result, as shown in Table 7, the temporary labels assigned to pixels P(X2, Y5), P(X6, Y5), and P(X7, Y5) are "2," "5," and "5," respectively. The updated temporary label "5" assigned to pixel P(X8, Y5) is maintained.

第２仮ラベル処理部１０２１ｈは２値化画像の５ライン目を左方向にスキャンすることにより得られた仮ラベルデータを第１ラインメモリ１０２１ｄに上書きし、外部メモリ２０に出力する。２値化画像の７ライン目が右方向にスキャンされ５ライン目が左方向にスキャンされる様子を表７として示す。 The second temporary label processor 1021h overwrites the first line memory 1021d with temporary label data obtained by scanning the fifth line of the binarized image to the left, and outputs it to the external memory 20. FIG. Table 7 shows how the 7th line of the binarized image is scanned rightward and the 5th line is scanned leftward.

次に、第１仮ラベル処理部１０２１ｂは、第３ラインメモリ１０２１ｆに記憶されている仮ラベルデータを読み出し、この仮ラベルデータを参照しつつ２値化画像の８ライン目を右方向にスキャンする。この際、第１仮ラベル処理部１０２１ｂは規則１，２，３に従ってデータの有る画素に仮ラベルを付与する。これにより、表８に示すように画素Ｐ（Ｘ７，Ｙ８），Ｐ（Ｘ８，Ｙ８）にそれぞれ仮ラベル「９」，「９」が付与される。第１仮ラベル処理部１０２１ｂは２値化画像の８ライン目を右方向にスキャンすることにより得られた仮ラベルデータを図１３に示すように第４ラインメモリ１０２１ｇに上書きする。 Next, the first temporary label processing unit 1021b reads the temporary label data stored in the third line memory 1021f, and scans the eighth line of the binarized image to the right while referring to the temporary label data. . At this time, the first temporary label processing unit 1021b assigns temporary labels to pixels having data according to rules 1, 2, and 3. FIG. As a result, temporary labels "9" and "9" are assigned to pixels P(X7, Y8) and P(X8, Y8) as shown in Table 8, respectively. The first temporary label processor 1021b overwrites the fourth line memory 1021g with the temporary label data obtained by scanning the eighth line of the binarized image rightward, as shown in FIG.

また、第２仮ラベル処理部１０２１ｈは、第１仮ラベル処理部１０２１ｂの８ライン目の仮ラベル処理と並行して第１ラインメモリ１０２１ｄに記憶されている仮ラベルデータと第２ラインメモリ１０２１ｅに記憶されている仮ラベルデータとを読み出し、これらの仮ラベルデータを参照しつつ仮ラベルの６ライン目を左方向にスキャンする。この際、第２仮ラベル処理部１０２１ｈは規則６，８，８－２，９，９－２，１０，１０－２に従って第１仮ラベル処理部１０２１ｂにより付与された仮ラベルを更新する。これにより、表８に示すように画素Ｐ（Ｘ２，Ｙ６），Ｐ（Ｘ５，Ｙ６），Ｐ（Ｘ６，Ｙ６），Ｐ（Ｘ７，Ｙ６）に付与された仮ラベルがそれぞれ「２」，「５」，「５」，「５」に更新され、画素Ｐ（Ｘ８，Ｙ６）に付与された仮ラベル「５」が維持される。 In addition, the second temporary label processing unit 1021h stores the temporary label data stored in the first line memory 1021d and the second line memory 1021e in parallel with the temporary label processing of the eighth line by the first temporary label processing unit 1021b. The stored temporary label data is read out, and the sixth line of the temporary label is scanned leftward while referring to the temporary label data. At this time, the second temporary label processing unit 1021h updates the temporary label given by the first temporary label processing unit 1021b according to rules 6, 8, 8-2, 9, 9-2, 10, and 10-2. As a result, as shown in Table 8, the temporary labels assigned to pixels P(X2, Y6), P(X5, Y6), P(X6, Y6), and P(X7, Y6) are "2" and " 5”, “5”, “5”, and the temporary label “5” assigned to the pixel P(X8, Y6) is maintained.

第２仮ラベル処理部１０２１ｈは２値化画像の６ライン目を左方向にスキャンすることにより得られた仮ラベルデータを第２ラインメモリ１０２１ｅに上書きし、外部メモリ２０に出力する。２値化画像の８ライン目が右方向にスキャンされ６ライン目が左方向にスキャンされる様子を表８として示す。 The second temporary label processor 1021h overwrites the second line memory 1021e with temporary label data obtained by scanning the sixth line of the binarized image to the left, and outputs it to the external memory 20. FIG. Table 8 shows how the 8th line of the binarized image is scanned rightward and the 6th line is scanned leftward.

次いで、第２仮ラベル処理部１０２１ｈは、第２ラインメモリ１０２１ｅに記憶されている仮ラベルデータと第３ラインメモリ１０２１ｆに記憶されている仮ラベルデータとを読み出し、これらの仮ラベルデータを参照しつつ仮ラベルの７ライン目を左方向にスキャンする。この際、第２仮ラベル処理部１０２１ｈは規則６，８，８－２，９，９－１，１０，１０－２に従って第１仮ラベル処理部１０２１ｂにより付与された仮ラベルを更新し、第１，２結合メモリ１０２２，１０２３ａに記憶された結合メモリ１，２を更新する。これにより、表９に示すように画素Ｐ（Ｘ２，Ｙ７）に付与された仮ラベルが「２」に更新され、画素Ｐ（Ｘ３，Ｙ７），Ｐ（Ｘ４，Ｙ７），Ｐ（Ｘ５，Ｙ７）にそれぞれ付与された仮ラベル「３」，「３」，「３」が維持される。 Next, the second temporary label processing unit 1021h reads the temporary label data stored in the second line memory 1021e and the temporary label data stored in the third line memory 1021f, and refers to these temporary label data. while scanning the 7th line of the temporary label to the left. At this time, the second temporary label processing unit 1021h updates the temporary label given by the first temporary label processing unit 1021b according to rules 6, 8, 8-2, 9, 9-1, 10, and 10-2, The combined memories 1 and 2 stored in the 1,2 combined memories 1022 and 1023a are updated. As a result, the temporary label assigned to the pixel P(X2, Y7) is updated to "2" as shown in Table 9, and the pixels P(X3, Y7), P(X4, Y7), P(X5, Y7) are updated to "2". ) are maintained.

また、結合メモリ１のアドレス値が「３」，「４」にインクリメントし、これらのアドレス値にそれぞれ対応した結合元及び結合先のカウンタ値が「５」，「３」及び「３」，「２」に更新される。また、結合メモリ２のアドレス（結合元）の値「５」に対応したデータ（結合先）の値が「３」に更新される。 Also, the address values of the coupling memory 1 are incremented to "3" and "4", and the counter values of the coupling source and coupling destination corresponding to these address values are "5", "3" and "3", " 2” is updated. Also, the value of the data (coupling destination) corresponding to the value "5" of the address (coupling source) of the coupling memory 2 is updated to "3".

第２仮ラベル処理部１０２１ｈは２値化画像の７ライン目を左方向にスキャンすることにより得られた仮ラベルデータを図１４に示すように第３ラインメモリ１０２１ｆに上書きし、外部メモリ２０に出力する。２値化画像の７ライン目が左方向にスキャンされる様子とこれに伴って結合メモリ１，２が更新される様子を表９として併記して示す。 The second temporary label processing unit 1021h overwrites the third line memory 1021f with the temporary label data obtained by scanning the seventh line of the binarized image to the left as shown in FIG. Output. Table 9 shows how the 7th line of the binarized image is scanned leftward and how the combined memories 1 and 2 are updated accordingly.

続いて、第２仮ラベル処理部１０２１ｈは、第３ラインメモリ１０２１ｆに記憶されている仮ラベルデータと第４ラインメモリ１０２１ｇに記憶されている仮ラベルデータとを読み出し、これらの仮ラベルデータを参照しつつ仮ラベルの８ライン目を左方向にスキャンする。この際、第２仮ラベル処理部１０２１ｈは規則６，７，８，８－２に従って第１仮ラベル処理部１０２１ｂにより付与された仮ラベルを更新し、第２結合メモリ１０２３ａに記憶された結合メモリ２を更新する。これにより、表１０に示すように画素Ｐ（Ｘ７，Ｙ８），Ｐ（Ｘ８，Ｙ８）付与された仮ラベル「９」，「９」が維持され、結合メモリ２のアドレス（結合元）及びデータ（結合先）の値がそれぞれ「９」，「９」に更新される。 Subsequently, the second temporary label processing unit 1021h reads the temporary label data stored in the third line memory 1021f and the temporary label data stored in the fourth line memory 1021g, and refers to these temporary label data. while scanning the eighth line of the temporary label to the left. At this time, the second temporary label processing unit 1021h updates the temporary label given by the first temporary label processing unit 1021b according to rules 6, 7, 8, and 8-2, and the combined memory stored in the second combined memory 1023a. Update 2. As a result, the temporary labels "9" and "9" assigned to the pixels P(X7, Y8) and P(X8, Y8) are maintained as shown in Table 10, and the address (source) and data of the coupling memory 2 are maintained. The values of (connection destination) are updated to "9" and "9", respectively.

第２仮ラベル処理部１０２１ｈは仮ラベルの８ライン目を左方向にスキャンすることにより得られた仮ラベルデータを図１５に示すように第４ラインメモリ１０２１ｇに上書きし、外部メモリ２０に出力する。これにより、データの有る画素の全てに仮ラベルが付与された２値化画像のデータが外部メモリに記憶される。仮ラベルの８ライン目が左方向にスキャンされる様子とこれに伴って結合メモリ２が更新される様子を表１０として併記して示す。 The second temporary label processor 1021h overwrites the fourth line memory 1021g with the temporary label data obtained by scanning the eighth line of the temporary label to the left as shown in FIG. . As a result, the data of the binarized image in which temporary labels are assigned to all pixels having data is stored in the external memory. Table 10 shows how the eighth line of the temporary label is scanned leftward and how the coupling memory 2 is updated accordingly.

［ステップＳ１０３：結合メモリ統合化］
結合メモリ統合化部１０２３は、第１及び第２結合メモリ１０２２，１０２３ａに記憶されている結合メモリ１，２を読み出し、これらを統合する処理を実行する。具体的には、結合メモリ統合化部１０２３は、結合メモリ１の情報を基に結合メモリ２の情報をグループ毎に最小値になるような処理を実行する。以下、その手順の一例について述べる。 [Step S103: Combined memory integration]
The joint memory integration unit 1023 reads out the joint memories 1 and 2 stored in the first and second joint memories 1022 and 1023a, and executes processing to integrate them. Specifically, based on the information in the joint memory 1, the joint memory integration unit 1023 performs processing such that the information in the joint memory 2 becomes the minimum value for each group. An example of the procedure will be described below.

（手順１）
結合メモリ１の結合情報の結合元仮ラベルをｍとし、結合先仮ラベルをｎとする。表１１の場合、結合メモリ１のアドレス３に対応する結合元及び結合先の仮ラベルを（ｍ，ｎ）とする。表１１は、手順１の一例を示す表であり、結合メモリ１，２のテーブルを併記して示す。なお、表１１では、アドレス１，２の処理は終了済みとする。 (Step 1)
Assume that the connection source temporary label of the connection information in the connection memory 1 is m, and the connection destination temporary label is n. In the case of Table 11, the temporary labels of the connection source and connection destination corresponding to the address 3 of the connection memory 1 are (m,n). Table 11 is a table showing an example of procedure 1, and also shows tables of coupling memories 1 and 2. In Table 11, it is assumed that the processing of addresses 1 and 2 has been completed.

（手順２）
次に、ｍを結合メモリ２の結合元仮ラベルとし、結合元仮ラベルと結合先仮ラベルとが一致するまで結合情報の連鎖をたどり、連鎖の末の結合先仮ラベルをｄｍとする。表１２の場合、ｍを結合メモリ２のアドレスとし、アドレス＝データになるまで結合メモリ２において連鎖をたどり、連鎖の末、最終的にたどり着いたデータ（結合先）の値をｄｍとする。表１２は手順２の一例を示す表であり、結合メモリ１，２のテーブルを併記して示す。 (Step 2)
Next, let m be the temporary label of the connection source of the connection memory 2, trace the chain of connection information until the temporary label of the connection source and the temporary label of the connection destination match, and set the temporary label of the connection destination at the end of the chain to dm. In the case of Table 12, let m be the address of the coupling memory 2, follow the chain in the coupling memory 2 until address=data, and let dm be the value of the finally reached data (coupling destination) at the end of the chain. Table 12 is a table showing an example of procedure 2, and also shows tables of coupling memories 1 and 2.

（手順３）
次いで、ｎを結合メモリ２の結合元仮ラベルとし、結合元の仮ラベルと結合先の仮ラベルとが一致するまで結合情報の連鎖をたどり、連鎖の末の結合先仮ラベルをｄｎとする。表１３の場合、ｎを結合メモリ２のアドレスとし、アドレス＝データになるまで結合メモリ２において連鎖をたどり、連鎖の末、最終的にたどり着いたデータ（結合先）の値をｄｎとする。表１３は、手順３の一例を示す表であり、結合メモリ１，２のテーブルを併記して示す。 (Step 3)
Next, let n be the temporary label of the connection source in the connection memory 2, trace the chain of connection information until the temporary label of the connection source and the temporary label of the connection destination match, and set the temporary label of the connection destination at the end of the chain to dn. In the case of Table 13, let n be the address of the coupling memory 2, follow the chain in the coupling memory 2 until the address=data, and let dn be the value of the data (coupled destination) finally reached at the end of the chain. Table 13 is a table showing an example of procedure 3, and also shows tables of coupling memories 1 and 2.

（手順４）
続いて、ｄｍとｄｎの小さいほうの値を（ｍ，ｎ）を初期値として、結合メモリ２の連鎖をたどったすべてのデータに対してその経過をたどる。ここで、（ｍ，ｎ）＝（５，３）の場合、ｄｍ＝２，ｄｎ＝２となり、結合メモリ２の連鎖をたどった結合先仮ラベルが２に書き換えられる。表１４は、手順４の一例を示す表であり、結合メモリ１，２のテーブルを併記して示す。 (Step 4)
Then, with the smaller value of dm and dn set to (m, n) as an initial value, all the data traced along the chain of the coupling memory 2 are tracked. Here, when (m, n)=(5, 3), dm=2 and dn=2, and the connection destination temporary label following the chain of connection memory 2 is rewritten to 2. Table 14 is a table showing an example of procedure 4, and also shows tables of coupling memories 1 and 2.

（手順５）
次に、結合メモリ１の結合情報の数だけ、手順（１）～（４）の処理を繰り返す。表１１の場合、アドレス４についても手順（１）～（４）を実行する。これにより、先のステップＳ１０２において２値化画像の各画素に付与された仮ラベルが最終的にどのグループに属するのかを示す結合メモリ２（表１４の右のテーブル）が得られる。 (Step 5)
Next, steps (1) to (4) are repeated by the number of pieces of joint information in the joint memory 1. FIG. In the case of Table 11, procedures (1) to (4) are also executed for address 4. As a result, a combined memory 2 (right table of Table 14) is obtained which indicates to which group the temporary label assigned to each pixel of the binarized image in the previous step S102 finally belongs.

［ステップＳ１０４：欠番変換穴埋めメモリ作成］
結合メモリ統合化部１０２３は、先のステップＳ１０３において得られた結合メモリ２（表１４の右のテーブル）の欠番を穴埋めするための結合情報を生成する。この情報を生成する手順としては、結合メモリ２の結合元の仮ラベルが０になるまで結合元の仮ラベルを１から昇順にインクリメントしながら下記の（１）又は（２）の処理を実行する。これにより、表１５に示すような欠番穴埋め変換テーブルが作成される。 [Step S104: Create missing number conversion fill-in-the-blank memory]
The joint memory integration unit 1023 generates joint information for filling missing numbers in the joint memory 2 (right table of Table 14) obtained in the previous step S103. As a procedure for generating this information, the following processing (1) or (2) is executed while incrementing the temporary label of the connection source in ascending order from 1 until the temporary label of the connection source in the connection memory 2 becomes 0. . As a result, a missing number filling conversion table as shown in Table 15 is created.

処理（１）：結合メモリ２のアドレスの値＝結合メモリ２のデータの値の場合
・本ラベルのカウンタ値を１インクリメントする
・その時の結合メモリ２のアドレスを欠番穴埋め変換テーブルのアドレスに書き込み、インクリメント後の本ラベルのカウンタ値を欠番穴埋め変換テーブルのデータに書き込む
処理（２）：結合メモリ２のアドレスの値≠結合メモリ２のデータの値の場合
・結合メモリ２の次のアドレスを参照 Process (1): When address value of link memory 2 = data value of link memory 2 - Increment the counter value of this label by 1 - Write the address of link memory 2 at that time to the address of the missing number filling conversion table, Write the incremented counter value of this label to the data of the missing number filling conversion table. Processing (2): When the address value of link memory 2 ≠ the data value of link memory 2 ・Refer to the next address of link memory 2

表１５は、結合メモリ２の情報に基づき、欠番穴埋め変換テーブルを作成する一例を示す表であり、結合メモリ２のテーブルと欠番穴埋め変換テーブルとを併記して示す。なお、ステップＳ１０４では、処理（１），（２）の実行前にこの処理に必要となる本ラベルのカウンタ値を０に初期化し、欠番穴埋め変換テーブルを０に初期化しておく。 Table 15 is a table showing an example of creating a missing number filling conversion table based on the information of the join memory 2, and shows both the table of the joining memory 2 and the missing number filling conversion table. Note that in step S104, the counter value of the label required for this process is initialized to 0, and the missing number filling conversion table is initialized to 0 before the processes (1) and (2) are executed.

［ステップＳ１０５：本ラベル処理］
本ラベル作成部１０２５は、結合メモリ２と欠番穴埋め変換テーブルとに基づき、２値化画像の各画素に付与された仮ラベルを本ラベルに書き換える。表１６は、仮ラベルを本ラベルに変換する一例として、仮ラベル９を本ラベル３に変換する様子を示す表である。 [Step S105: Main label processing]
The full label creation unit 1025 rewrites the temporary label given to each pixel of the binarized image to the full label based on the combination memory 2 and the missing number filling conversion table. Table 16 is a table showing how a temporary label 9 is converted into a permanent label 3 as an example of converting a temporary label into a permanent label.

ここで、表１６に示すように、先のステップＳ１０３，Ｓ１０４において得られた結合メモリ２と欠番穴埋め変換テーブルとに基づいて仮ラベルを本ラベルに変換したとすると、仮ラベル「３」，「４」，「５」は本ラベル「２」に変換され、仮ラベル「９」は本ラベル「３」に変換される。これにより、表１７に示すような、各画素に本ラベルが付与された２値化画像が得られる。表１７を参照すると、本実施形態のラベリングブロック１０２は４連結処理を実行していることから、二値化画像の縦、横方向に連続している部分が同じ領域としてラベリングされていることがわかる。 Here, as shown in Table 16, if the temporary labels are converted into real labels based on the combined memory 2 and the missing number filling conversion table obtained in the previous steps S103 and S104, the temporary labels "3" and " 4” and “5” are converted to the real label “2”, and the temporary label “9” is converted to the real label “3”. As a result, a binarized image in which each pixel is given the main label as shown in Table 17 is obtained. Referring to Table 17, since the labeling block 102 of this embodiment executes 4-connection processing, it can be seen that portions of the binarized image that are continuous in the vertical and horizontal directions are labeled as the same region. Recognize.

３．）作用・効果 3. ) action and effect

本実施形態の画像処理装置１００は、２値化画像の一つの走査ラインを右方向にラスタスキャンすることによってこの走査ラインを構成する各画素に仮ラベルを付与する仮ラベル処理と、当該走査ラインを左方向にラスタスキャンすることによってこの走査ラインを構成する各画素に付与された仮ラベルを更新する仮ラベル処理とを同時進行で実行する。これにより、仮ラベルの付与及び更新を走査ライン毎に１つずつ実行するよりも処理スピードが向上し、２値化画像をリアルタイムにラベリングすることが可能となる。 The image processing apparatus 100 of the present embodiment implements a temporary labeling process for assigning a temporary label to each pixel constituting a scanning line by raster-scanning one scanning line of a binarized image in the right direction, and is raster-scanned leftward to update the temporary label assigned to each pixel constituting this scanning line. As a result, the processing speed can be improved compared to executing provisional labeling and updating of temporary labels one by one for each scanning line, and the binarized image can be labeled in real time.

また、本実施形態のラベリング処理においては、２値化画像の各ラインにおいて、右方向と左方向とで仮ラベル処理が２度実行される。これにより、走査ラインのなかで連結している画素全てに同一の仮ラベルを付与することになるので、結合情報を削減することができ、この結合情報を記憶するメモリの消費量を削減することができる。特に、本実施形態では、右方向の仮ラベル処理の際には結合情報が記憶されないため、重複を許して全ての結合情報が記憶されることがなくなる。よって、メモリの消費量をさらに抑えることができる。 Further, in the labeling process of the present embodiment, temporary labeling is performed twice in the right direction and the left direction for each line of the binarized image. As a result, the same temporary label is given to all the pixels that are connected in the scanning line, so that the joint information can be reduced, and the memory consumption for storing this joint information can be reduced. can be done. In particular, in this embodiment, since joint information is not stored during rightward temporary label processing, duplication is not allowed and all joint information is not stored. Therefore, memory consumption can be further reduced.

さらに、メモリの消費量を抑えることができることから、安価なデバイスでリアルタイムにラベリング処理が可能になり、さらに、サイズが大きい２値化画像もラベリング処理することができる。 Furthermore, since memory consumption can be suppressed, labeling processing can be performed in real time using an inexpensive device, and furthermore, it is possible to perform labeling processing on a large-sized binarized image.

４．）変形例 4. ) Modification

以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。 Although the embodiments of the present invention have been described above, it is needless to say that the present invention is not limited to the above-described embodiments and can be modified in various ways.

例えば、上記実施形態の画像処理装置１００は、２値化画像を走査する際の走査方向が典型的には横方向であるがこれに限られない。画像処理装置１００は、例えば、２値化画像を縦又は横方向に走査してもよく、その走査方向は特に限定されない。 For example, the image processing apparatus 100 of the above embodiment typically scans the binarized image in the horizontal direction, but the scanning direction is not limited to this. The image processing apparatus 100 may, for example, scan the binarized image vertically or horizontally, and the scanning direction is not particularly limited.

また、上記実施形態の画像処理装置１００は、典型的には２値化画像をラベリング処理するがこれに限られない。画像処理装置１００は、例えば２値化画像以外の画像のラベリング処理に適用されてもよくその用途は問わない。 Further, although the image processing apparatus 100 of the above embodiment typically labels a binarized image, the present invention is not limited to this. The image processing apparatus 100 may be applied, for example, to labeling processing of images other than binarized images, and its use is not limited.

５．）補足 5. )supplement

本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本発明は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。 The effects described herein are merely illustrative or exemplary and not limiting. In other words, in addition to the above effects, or in place of the above effects, the present invention can have other effects that are obvious to those skilled in the art from the description of this specification.

以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。 Although the preferred embodiments of the present invention have been described in detail above with reference to the accompanying drawings, the present invention is not limited to such examples. It is obvious that a person having ordinary knowledge in the technical field of the present invention can conceive of various modifications or modifications within the scope of the technical idea described in the claims. is naturally within the technical scope of the present invention.

１０・・ラベリング処理ブロック及びメモリ制御部
１００・・画像処理装置
１０２，１０３，１０４・・・ラベリングブロック
１０２１・・・第１仮ラベル処理部
１０２１ｄ・・第１ラインメモリ
１０２１ｅ・・第２ラインメモリ
１０２１ｆ・・第３ラインメモリ
１０２１ｇ・・第４ラインメモリ
１０２２・・・第２仮ラベル処理部 10 Labeling processing block and memory control unit 100 Image processing device 102, 103, 104 Labeling block 1021 First temporary label processing unit 1021d First line memory 1021e Second line memory 1021f... 3rd line memory 1021g... 4th line memory 1022... 2nd temporary label processing section

Claims

２値化画像をラベリング処理する画像処理装置であって、
前記２値化画像を一定方向に走査することによって前記２値化画像を構成する各画素に仮ラベルを付与する第１のラベリング処理と、前記仮ラベルを前記一定方向とは異なる方向に走査することによって前記仮ラベルを更新する第２のラベリング処理と、を同時に実行し、前記第２のラベリング処理において、連結している仮ラベル間の結合情報を更新し、前記第１のラベリング処理において、前記結合情報を作成しない制御部
を具備する画像処理装置。 An image processing device for labeling a binarized image,
a first labeling process of applying a temporary label to each pixel forming the binary image by scanning the binary image in a fixed direction; and scanning the temporary label in a direction different from the fixed direction. simultaneously executing a second labeling process for updating the temporary label by, in the second labeling process, updating connection information between the concatenated temporary labels; and in the first labeling process, An image processing apparatus comprising: a control unit that does not create the combined information .

請求項１に記載の画像処理装置であって、
前記制御部は、前記第１及び第２のラベリング処理を実行可能に構成された複数のラベリングブロックを有し、前記複数のラベリングブロック各々にタイミングをずらして前記第１及び第２のラベリング処理を実行させる
画像処理装置。 The image processing device according to claim 1,
The control unit has a plurality of labeling blocks configured to be capable of executing the first and second labeling processes, and performs the first and second labeling processes with different timings for each of the plurality of labeling blocks. Image processing device to be executed.

請求項１又は２に記載の画像処理装置であって、
前記制御部は、前記第１のラベリング処理を実行する第１の仮ラベル処理部と、前記第２のラベリング処理を実行する第２の仮ラベル処理部と、前記第１及び第２のラベリング処理により得られた仮ラベルデータを記憶する複数のラインメモリと、を有し、
前記第１の仮ラベル処理部は、前記第１のラベリング処理により得られた１ライン分の仮ラベルデータを前記ラインメモリに書き込む書き込み処理を実行し、
前記第２の仮ラベル処理部は、前記仮ラベルデータを当該ラインメモリとは異なるラインメモリから読み込む処理を前記書き込み処理と同時に実行する
画像処理装置。 The image processing device according to claim 1 or 2,
The control unit includes a first temporary label processing unit that executes the first labeling process, a second temporary label processing unit that executes the second labeling process, and the first and second labeling processes. a plurality of line memories for storing temporary label data obtained by
The first temporary label processing unit executes a writing process to write temporary label data for one line obtained by the first labeling process into the line memory,
The image processing device, wherein the second temporary label processing unit executes a process of reading the temporary label data from a line memory different from the line memory at the same time as the writing process.

画像処理装置が、
２値化画像を一定方向に走査することによって前記２値化画像を構成する各画素に仮ラベルを付与する第１のラベリング処理と、前記仮ラベルを前記一定方向とは異なる方向に走査することによって前記仮ラベルを更新する第２のラベリング処理と、を同時に実行し、
前記第２のラベリング処理において、連結している仮ラベル間の結合情報を更新し、前記第１のラベリング処理において、前記結合情報を作成しない
画像処理方法。 The image processing device
a first labeling process of applying a temporary label to each pixel forming the binary image by scanning the binary image in a fixed direction; and scanning the temporary label in a direction different from the fixed direction. Simultaneously executing a second labeling process for updating the temporary label by
In the second labeling process, joint information between concatenated temporary labels is updated, and in the first labeling process, the joint information is not created.
Image processing method.