JP7240133B2

JP7240133B2 - 半導体装置

Info

Publication number: JP7240133B2
Application number: JP2018202824A
Authority: JP
Inventors: 敬富田; 学古田
Original assignee: Lapis Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2018-10-29
Filing date: 2018-10-29
Publication date: 2023-03-15
Anticipated expiration: 2038-10-29
Also published as: US20200136621A1; US11489524B2; CN111107294A; CN111107294B; JP2020071251A

Description

本発明は、半導体装置に関する。

半導体集積回路からなる半導体装置間において、一対の伝送路を介してデータを差動信号として伝送することが行われている。例えば、液晶や有機ＥＬ等の表示装置では、Ｔ－ＣＯＮ（Timing Controller）と表示ドライバとの間で、画像データ信号が差動信号として伝送されている（例えば、特許文献１）。

特開２０１３－９１１８号公報

上記のように一対の伝送路を介して差動信号としてデータの伝送を行う装置間において、データ以外の情報の伝送が必要となる場合がある。例えば、複数の表示ドライバを備えた表示装置において、表示ドライバの設定を変更する際、Ｔ－ＣＯＮから表示ドライバに向けて設定情報の伝送が行われる。通常の場合、設定情報の伝送は、データの伝送を行うための伝送路とは別の信号ラインを用いて行う。

Ｔ－ＣＯＮと複数の表示ドライバとの間が共通の信号ラインで接続されている場合、任意の表示ドライバを選択して制御することができず、すべての表示ドライバを一括して制御することになるため、制御の自由度が低いという問題があった。一方、複数の表示ドライバのうちの１つを選択して設定の変更を行うためには、Ｔ－ＣＯＮと複数の表示ドライバ各々とを結ぶ信号ラインを別個に設けておく必要があり、その結果、装置規模が増大してしまうという問題点があった。

本発明は上記問題点に鑑みてなされたものであり、２値のデータ信号を伝送する伝送路を介して当該２値のデータ信号とは異なる信号の供給を受けることが可能な半導体装置を提供することを目的とする。

本発明に係る半導体装置は、各々が所定範囲の電位の間で変化する第１の入力信号及び第２の入力信号を各々が伝送する第１の伝送路と第２の伝送路とから構成された一対の伝送路に接続可能な一対の入力端と、前記第１の入力信号の電位と前記第２の入力信号の電位とを比較し、前記比較結果に基づいて第１の出力信号を生成する第１の受信回路と、前記第１の入力信号及び前記第２の入力信号の少なくとも一方の電位と基準電位とを比較した比較結果に基づいて第２の出力信号を生成する第２の受信回路と、を有することを特徴とする。

本発明に係る半導体装置によれば、２値のデータ信号を伝送する伝送路を介して当該２値のデータ信号とは異なる信号の供給を受けることができ、装置規模の増大を抑えつつ、自由度の高い制御を行うことが可能となる。

実施例１の表示ドライバを含む信号伝送システムの構成を示すブロック図である。実施例１の表示ドライバの構成を示すブロック図である。実施例１のインタフェース回路の構成を示す回路図である。実施例１のインタフェース回路で入出力される信号を示すタイムチャートである。実施例２のインタフェース回路の構成を示す回路図である。実施例２のインタフェース回路で入出力される信号を示すタイムチャートである。

以下に本発明の好適な実施例を詳細に説明する。なお、以下の各実施例における説明及び添付図面においては、実質的に同一または等価な部分には同一の参照符号を付している。

図１は、本実施例の表示ドライバを含む信号伝送システム１００の構成を示すブロック図である。信号伝送システム１００は、例えば液晶表示装置や有機ＥＬ（Electro Luminescence）表示装置等の表示装置に搭載され、タイミングコントローラと表示ドライバとの間で画像データや制御信号等の信号の伝送を行うシステムである。信号伝送システム１００は、タイミングコントローラＴＣ及び複数の表示ドライバ１０－１～１０－ｎ（ｎは、３以上の整数）から構成されている。

タイミングコントローラＴＣは、表示ドライバ１０－１～１０－ｎの各々に画像データ信号を供給することにより、表示装置における画像の表示を制御する表示制御装置である。タイミングコントローラＴＣと表示ドライバ１０－１～１０－ｎの各々との間は、それぞれ一対の伝送路ＬＡ１及びＬＢ１、ＬＡ２及びＬＢ２、・・・、ＬＡｎ及びＬＢｎで接続されている。タイミングコントローラＴＣは、一対の伝送路の電位を第１の電位（Ｈレベル）及び第２の電位（Ｌレベル）に変化させることにより、画像データ信号ＶＤを差動信号として表示ドライバ１０－１～１０－ｎに供給する。

また、タイミングコントローラＴＣは、上記の一対の伝送路を介して、状態制御信号ＣＳを表示ドライバ１０－１～１０－ｎに供給する。状態制御信号ＣＳは、表示ドライバ１０－１～１０－ｎの動作状態を、画像表示のための動作を行う通常の動作状態とは異なる状態に制御する信号である。例えば、本実施例では、表示ドライバ１０－１～１０－ｎの各々は、状態制御信号ＣＳにより、設定変更のための動作状態に制御される。タイミングコントローラＴＣは、一対の伝送路の電位を、第１の電位及び第２の電位のいずれとも異なる第３の電位に変化させることにより、状態制御信号ＣＳを供給する。すなわち、状態制御信号ＣＳは、画像データ信号ＶＤとは異なるタイミングで、一対の伝送路によって伝送される。

また、タイミングコントローラＴＣと表示ドライバ１０－１～１０－ｎとの間は、共通の信号ラインＬＳによって接続されている。タイミングコントローラＴＣは、表示ドライバ１０－１～１０－ｎの各々の設定に関する設定情報信号Ｓ１を、信号ラインＬＳを介して表示ドライバ１０－１～１０－ｎに供給する。設定情報信号Ｓ１は、表示ドライバ１０－１～１０－ｎの設定を変更するための設定情報と、設定の変更を行う際の動作モードを指定するモード指定情報と、表示ドライバ１０－１～１０－ｎの中から設定変更の対象となる表示ドライバを特定するための特定コードＳＣと、を含む。

図２は、表示ドライバ１０－１～１０－ｎのうちの１つ表示ドライバ１０として、その構成を示すブロック図である。表示ドライバ１０は、インタフェース回路１１及び論理回路１２から構成されている。表示ドライバ１０は、一対の伝送路ＬＡ１及びＬＢ１に接続された入力端Ｔ１及びＴ２と、信号ラインＬＳを介して設定情報信号Ｓ１の入力を受ける入力端Ｔ３と、階調電圧信号ＧＶ１～ＧＶｍを出力する出力端Ｔ４－１～Ｔ４－ｍ（例えば、ｍは３以上の整数）と、を有する。

インタフェース回路１１は、一対の伝送路ＬＡ１及びＬＢ１を介して差動信号として伝送された画像データ信号ＶＤをシングルエンドの信号に変換した画像信号ＩＳを出力する。また、インタフェース回路１１は、タイミングコントローラＴＣから供給された状態制御信号ＣＳに基づいて、状態設定信号ＳＳを出力する。

論理回路１２は、信号出力回路１３、切替回路１４、書込回路１５、第１設定回路１６、第２設定回路１７及びレジスタ１８を含む。

信号出力回路１３は、インタフェース回路１１からシングルエンドの画像信号ＩＳの供給を受け、画像信号ＩＳに応じた階調電圧信号ＧＶ１～ＧＶｍを生成して出力端Ｔ４－１～Ｔ４－ｍから出力する。出力された階調電圧信号ＧＶ１～ＧＶｍは、表示パネル（図示せず）に設けられたデータ線に供給される。

切替回路１４は、入力端Ｔ３から入力された設定情報信号Ｓ１を書込回路１５、第１設定回路１６又は第２設定回路１７に供給する。切替回路１４は、設定情報信号Ｓ１に含まれるモード指定情報に基づいて、設定情報信号Ｓ１の供給先を書込回路１５、第１設定回路１６及び第２設定回路１７のいずれかに切り替える。

例えば、設定情報信号Ｓ１に含まれるモード指定情報が、特定コードＳＣの書き込み動作を指示する「書き込みモード」の指定情報である場合、切替回路１４は、設定情報信号Ｓ１を書き込み回路１５に供給して書き込み動作を実行させる。また、モード指定情報が、表示ドライバ１０に固有の設定（すなわち、他の表示ドライバとは異なる設定）を行う動作を指示する「第１設定モード」の指定情報である場合、切替回路１４は、設定情報信号Ｓ１を第１設定回路１５に供給して、設定動作を実行させる。また、モード指定情報が、表示ドライバ１０－１～１０－ｎに共通の設定を行う動作を指示する「第２設定モード」の指定情報である場合、切替回路１４は、設定情報信号Ｓ１を第２設定回路１６に供給して、設定動作を実行させる。

書込回路１５は、表示ドライバ１０を特定するデータコードである特定コードＳＣをレジスタ１８に書き込むライタ装置である。書き込み回路１５は、タイミングコントローラＴＣから切替回路１４を介して設定情報信号Ｓ１の供給を受ける。そして、書き込み回路１５は、インタフェース回路１１からの状態設定信号ＳＳの供給に応じて、設定情報信号Ｓ１に含まれる特定コードＳＣをレジスタ１８に書き込む。具体的には、書き込み回路１５は、論理レベル“１”の状態設定信号ＳＳの供給を受けた場合に、特定コードＳＣをレジスタ１８に書き込む。

第１設定回路１６は、タイミングコントローラＴＣから切替回路１４を介して設定情報信号Ｓ１の供給を受ける。そして、第１設定回路１６は、レジスタ１８から特定コードＳＣを読み出し、設定情報信号Ｓ１に含まれる設定情報に紐づけられた特定コードがレジスタ１８から読み出した特定コードＳＣと一致した場合にのみ、インタフェース回路１１及び信号出力回路１３の設定変更を行う。特定コードＳＣがレジスタ１８に記憶されていない場合、及びレジスタ１８から読み出した特定コードＳＣが設定情報信号Ｓ１の設定情報に紐づけられた特定コードと異なっている場合には、設定変更の動作を実行しない。なお、第１設定回路１６は、論理回路１２内の信号出力回路１３以外の他の回路の設定変更も行うことが可能に構成されている。

第２設定回路１７は、タイミングコントローラＴＣから切替回路１４を介して設定情報信号Ｓ１の供給を受ける。そして、第２設定回路１７は、設定情報信号Ｓ１に含まれる各表示ドライバ（すなわち、図１に示した表示ドライバ１０－１～１０－ｎの各々）に共通の設定情報を取得して、インタフェース回路１１及び信号出力回路１３の設定変更を行う。なお、第１設定回路１６と同様、第２設定回路１７は、論理回路１２内の信号出力回路１３以外の他の回路の設定変更も行うことが可能に構成されている。

レジスタ１８は、書込回路１５による書き込み動作を受けて、特定コードＳＣを記憶する。

次に、インタフェース回路１１の詳細について説明する。図３は、インタフェース回路１１の構成を示す回路図である。インタフェース回路１１は、第１の受信回路２１及び第２の受信回路２２から構成されている。

第１の受信回路２１は、第１の入力端ｉｎｐ、第２の入力端ｉｎｎ、終端抵抗Ｒｔ、差動入力型受信回路Ｃ１及び第１の出力端ｏｕｔ１を含む。

第１の入力端ｉｎｐ及び第２の入力端ｉｎｎは、タイミングコントローラＴＣからの差動信号を伝送する一対の伝送路ＬＡ及びＬＢ（すなわち、図１に示すＬＡ１及びＬＢ１等）に接続されている。終端抵抗Ｒｔは、第１の入力端ｉｎｐと第２の入力端ｉｎｎとの間に接続されている。

差動入力型受信回路Ｃ１は、コンパレータ回路（第１のコンパレータ）を含み、コンパレータ機能の他、イコライザ機能及びシリアルパラレル変換機能、等を有する。差動入力型受信回路Ｃ１は、非反転入力端（すなわち、正側の入力端）が第１の入力端ｉｎｐに接続され、反転入力端（すなわち、負側の入力端）が第２の入力端ｉｎｎに接続されている。差動入力型受信回路Ｃ１は、第１の入力端ｉｎｐの電位と第２の入力端Ｉｉｎｎの電位とを比較し、比較結果に応じた論理レベル“１”又は“０”の出力信号を、画像信号ＩＳとして第１の出力端ｏｕｔ１から出力する。

第２の受信回路２２は、参照電位入力端ｉｎｒｅｆ、第２のコンパレータＣｐ、第３のコンパレータＣｎ、ＡＮＤゲート回路ＡＧ及び第２の出力端ｏｕｔ２を含む。

参照電位入力端ｉｎｒｅｆには、制御信号ＣＳの信号レベルを判定するための参照電位Ｖｒｅｆが印加される。

第２のコンパレータＣｐは、反転入力端が第１の入力端ｉｎｐに接続され、非反転入力端が参照電位入力端ｉｎｒｅｆに接続されている。第２のコンパレータＣｐは、第１の入力端ｉｎｐの電位と参照電位Ｖｒｅｆとを比較し、比較結果を示す論理レベル“１”又は“０”の第１検出信号ＲＳ１を第１の検出信号出力端ｓ３ｐから出力する。

第３のコンパレータＣｎは、反転入力端が第２の入力端ｉｎｎに接続され、非反転入力端が参照電位入力端ｉｎｒｅｆに接続されている。第３のコンパレータＣｎは、第２の入力端ｉｎｎの電位と参照電位Ｖｒｅｆとを比較し、比較結果を示す論理レベル“１”又は“０”の第２検出信号ＲＳ２を第２の検出信号出力端ｓ３ｎから出力する。

ＡＮＤゲート回路ＡＧは、第２のコンパレータＣｐから出力された第１検出信号ＲＳ１と第３のコンパレータＣｎから出力された第２検出信号ＲＳ２との論理積を、状態設定信号ＳＳとして第２の出力端ｏｕｔ２から出力する。

次に、本実施例のインタフェース回路１１の動作について説明する。図４は、インタフェース回路１１で入出力される信号を示すタイムチャートである。

まず、タイミングコントローラＴＣは、表示ドライバ１０に通常の画像表示の動作を行わせるため、画像データ信号ＶＤを一対の伝送路ＬＡ及びＬＢを介して差動信号として供給する。具体的には、タイミングコントローラＴＣは、一対の伝送路ＬＡ及びＬＢの電位を中心電位ＣＶを中心として±αの電圧値に変化させることにより、２値のデータを表す画像データ信号ＶＤを表示ドライバ１０に供給する。これにより、インタフェース回路１１の第１の入力端ｉｎｐ及び第２の入力端ｉｎｎ電位は、差動信号の中心電位ＣＶを中心として、第１の電位ＣＶ＋α及び第２の電位ＣＶ－αの間で変化する状態となる。例えば、中心電位ＣＶ＝０．４Ｖ、α＝０．０３７５Ｖとすると、第１の電位＝０．４３７５Ｖ、第２の電位＝０．３６２５Ｖとなる。

第１の受信回路２１を構成する差動入力型受信回路Ｃ１は、第１の入力端ｉｎｐの電位と第２の入力端ｉｎｎの電位とを比較し、第１の入力端ｉｎｐの電位が第２の入力端ｉｎｎの電位よりも高い場合には論理レベル“１”、第１の入力端ｉｎｐの電位が第２の入力端ｉｎｎの電位よりも低い場合には論理レベル“０”の信号レベルを有する信号を、画像信号ＩＳとして第１の出力端ｏｕｔ１から出力する。以下の説明では、画像信号ＩＳとして論理レベル“０”の信号を出力する状態を第１の状態、論理レベル“１”の信号を出力する状態を第２の状態と称する。

次に、タイミングコントローラＴＣは、表示ドライバ１０を設定変更のための動作状態に制御するため、一対の伝送路ＬＡ及びＬＢの電位を第１の電位（ＣＶ＋α）及び第２の電位（ＣＶ－α）とは異なる第３の電位とすることにより、状態制御信号ＣＳを表示ドライバ１０に供給する。これにより、表示ドライバ１０は、第１の状態及び第２の状態とは異なる第３の状態に制御される。

例えば、タイミングコントローラＴＣは、閾値電位Ｖｔｈ以下の電位を第３の電位とし、一対の伝送路ＬＡ及びＬＢの電位を閾値電位Ｖｔｈ以下に低下させることにより、状態制御信号ＣＳを表示ドライバ１０に供給する。閾値電位Ｖｔｈは、例えば第１の電位（ＣＶ＋α）及び第２の電位（ＣＶ－α）よりも十分に低い電位である。例えば、第１の電位を０．４３７５Ｖ、第２の電位を０．３６２５とすると、閾値電位は例えば０．２Ｖに設定される。一対の伝送路ＬＡ及びＬＢの電位が閾値電位Ｖｔｈ以下となることにより、インタフェース回路１１の第１の入力端ｉｎｐ及び第２の入力端ｉｎｎの電位も閾値電位Ｖｔｈ以下に低下する。

第２の受信回路２２を構成する第２のコンパレータＣｐは、第１の入力端ｉｎｐの電位と参照電位Ｖｒｅｆとを比較する。参照電位Ｖｒｅｆは、中心電位ＣＶよりも低く閾値電位Ｖｔｈより高い電位に設定されている。例えば、中心電位ＣＶ＝０．４Ｖ、閾値電位Ｖｔｈ＝０．２Ｖとすると、参照電位Ｖｒｅｆ＝０．３Ｖとなる。第２のコンパレータＣｐは、第１の入力端ｉｎｐの電位が参照電位Ｖｒｅｆ以下の電位レベルに低下した期間において、論理レベル“１”（Ｈレベル）の第１検出信号ＲＳ１を出力する。

第３のコンパレータＣｎは、第２の入力端ｉｎｎの電位と参照電位Ｖｒｅｆとを比較する。第３のコンパレータＣｎは、第２の入力端ｉｎｎの電位が参照電位Ｖｒｅｆ以下の電位レベルに低下した期間において、論理レベル“１”（Ｈレベル）の第２検出信号ＲＳ２を出力する。

ＡＮＤゲート回路ＡＧは、第１検出信号ＲＳ１と第２検出信号ＲＳ２との論理積を状態設定信号ＳＳとして出力する。これにより、第１検出信号ＲＳ１及び第２検出信号ＲＳ２がともにＨレベルである期間Ｔｄｅｔにおいて、論理レベル“１”の状態設定信号ＳＳが出力される。

以上のように、本実施例のインタフェース回路１１では、一対の伝送路ＬＡ及びＬＢの電位同士を比較し、比較結果に基づいて画像データ信号ＶＤの値を示す画像信号ＩＳを出力する第１の受信回路２１に加えて、一対の伝送路ＬＡ及びＬＢの電位と所定の基準電位（参照電位Ｖｒｅｆ）と比較し、比較結果に基づいて状態制御信号ＣＳが伝送されたことを検出する検出信号（状態設定信号ＳＳ）を出力する第２の受信回路２２を有する。

かかる構成によれば、一対の伝送路ＬＡ及びＬＢの電位が、画像データ信号ＶＤのデータ値を示す第１の電位及び第２の電位とは異なる第３の電位となったことを検出することによって、画像データ信号ＶＤとは異なる信号（状態制御信号ＣＳ）の供給を受けることができる。従って、本実施例の表示ドライバ１０の構成によれば、装置規模の増大を抑えつつ、２値のデータ信号以外の信号の供給を受けることが可能となる。

特に、図１に示すようにタイミングコントローラＴＣ及び複数の表示ドライバ１０－１～１０－ｎからなる信号伝送システムでは、状態制御情報ＣＳを供給することにより任意の表示ドライバを選択することが可能であるため、装置規模の増大を抑えつつ、各表示ドライバに固有の設定情報を供給して設定の変更を行うことができる。

次に、本発明の実施例２について説明する。本実施例の表示ドライバは、インタフェース回路１１の構成において実施例１の表示ドライバ１０と異なる。

図５は、本実施例のインタフェース回路１１の構成を示す回路図である。本実施例のインタフェース回路１１は、第１の受信回路３１及び第２の受信回路３２から構成されている。

第１の受信回路３１は、第１の入力端ｉｎｐ、第２の入力端ｉｎｎ、第１の終端抵抗Ｒｔ１、第２の終端抵抗Ｒｔ２、差動入力型受信回路Ｃ１及び第１の出力端ｏｕｔ１を含む。

実施例１の第１の受信回路２１とは異なり、第１の入力端ｉｎｐと第２の入力端ｉｎｎとの間には、第１の終端抵抗Ｒｔ１及び第２の終端抵抗Ｒｔ２が接続されている。第１の終端抵抗Ｒｔ１及び第２の終端抵抗Ｒｔ２は実施例１の終端抵抗Ｒｔの１／２の抵抗値を有し、ノードＮ１を介して互いに接続されている。

第２の受信回路３２は、参照電位入力端ｉｎｒｅｆ、第４のコンパレータＣｃ及び第２の出力端ｏｕｔ２を含む。

第４のコンパレータＣｃの反転入力端は、第１の終端抵抗Ｒｔ１と第２の終端抵抗Ｒｔ２との間のノードＮ１に接続されている。第４のコンパレータＣｃの非反転入力端は、参照電位入力端ｉｎｒｅｆに接続されている。第４のコンパレータＣｃは、ノードＮ１の電位と参照電位Ｖｒｅｆとを比較し、比較結果を示す論理レベル“１”又は“０”の検出信号ＲＳを第２の出力端ｏｕｔ２から出力する。

図６は、本実施例のインタフェース回路１１で入出力される信号を示すタイムチャートである。

まず、タイミングコントローラＴＣは、表示ドライバ１０に通常の画像表示の動作を行わせるため、画像データ信号ＶＤを一対の伝送路ＬＡ及びＬＢを介して差動信号として供給する。第１の受信回路３１を構成する差動入力型受信回路Ｃ１は、第１の入力端ｉｎｐの電位と第２の入力端ｉｎｎの電位とを比較し、第１の入力端ｉｎｐの電位が第２の入力端ｉｎｎの電位よりも高い場合には論理レベル“１”、第１の入力端ｉｎｐの電位が第２の入力端ｉｎｎの電位よりも低い場合には論理レベル“０”の信号レベルを有する信号を、画像信号ＩＳとして第１の出力端ｏｕｔ１から出力する。

なお、この第１の状態又は第２の状態では、第１の入力端ｉｎｐ及び第２の入力端ｉｎｎの電位が変化しても、第１の終端抵抗Ｒｔ１及び第２の終端抵抗Ｒｔ２の中点に位置するノードＮ１の電位は、理想的には変化しない。従って、第１の終端抵抗Ｒｔ１及び第２の終端抵抗Ｒｔ２に第４のコンパレータＣｃが接続されることにより負荷が増えても、高速伝送されたデータ信号の第１の入力端ｉｎｐ及び第２の入力端ｉｎｎを介した受信の妨げにはならない。

次に、タイミングコントローラＴＣは、表示ドライバ１０を設定変更のための動作状態に制御するため、一対の伝送路ＬＡ及びＬＢの電位を第１の電位及び第２の電位とは異なる第３の電位とすることにより、状態制御信号ＣＳを表示ドライバ１０に供給する。これにより、表示ドライバ１０は、第１の状態及び第２の状態とは異なる第３の状態に制御される。

第２の受信回路３２を構成する第４のコンパレータＣｃは、ノードＮ１の電位と参照電位Ｖｒｅｆとを比較する。第４のコンパレータＣｃは、ノードＮ１の電位が参照電位Ｖｒｅｆ以下の電位レベルに低下した期間Ｔｄｅｔにおいて、論理レベル“１”（Ｈレベル）の検出信号ＲＳを出力する。

ノードＮ１は、第１の終端抵抗Ｒｔ１及び第２の終端抵抗Ｒｔ２の中点に位置しているため、理想的には、ノードＮ１の電位＝（第１の入力端ｉｎｐの電位＋第２の入力端ｉｎｎの電位）／２となる。すなわち、第１の入力端Ｉｉｎｐ及び第２の入力端Ｉｉｎｎの電位が閾値電位Ｖｔｈ以下に低下している場合、第１の終端抵抗Ｒｔ１及び第２の終端抵抗Ｒｔ２の中点であるノードＮ１の電位も閾値電位Ｖｔｈ以下となる。従って、ノードＮ１の電位と参照電位Ｖｒｅｆとを比較することにより、第３の状態を検出することができる。

本実施例のインタフェース回路１１によれば、実施例１のインタフェース回路１１よりもコンパレータの数が少なく、小規模な回路構成で同様の動作を実現することができる。従って、本実施例のインタフェース回路１１によれば、さらに装置規模を抑えつつ、２値のデータ信号以外の信号の供給を受けることが可能となる。

なお、本発明は上記実施形態に限定されない。例えば、上記実施例では、中心電位ＣＶ＝０．４Ｖ、閾値電位Ｖｔｈ＝０．２Ｖのとき、参照電位Ｖｒｅｆが０．３Ｖである場合について説明した。しかし、参照電位Ｖｒｅｆの値はこれに限られない。参照電位Ｖｒｅｆは、理想的には閾値電圧Ｖｔｈに近いことが好ましいが、少なくとも差動信号ＤＳの中心電位ＣＶよりも低く閾値電位Ｖｔｈより高い電圧であればよい。

また、上記実施例では、中心電位ＣＶ＝０．４Ｖ、α＝０．０３７５Ｖのとき、閾値電位Ｖｔｈが０．２Ｖである場合について説明した。しかし、閾値電位Ｖｔｈの値はこれに限られない。閾値電位Ｖｔｈは、画像データ信号ＶＤのデータ値を表す第１の電位（ＣＶ＋α）及び第２の電位（ＣＶ－α）よりも十分に低い値であればよい。

また、上記実施例１では終端抵抗Ｒｔ、上記実施例２では第１の終端抵抗Ｒｔ１及び第２の終端抵抗Ｒｔ２がインタフェース回路１１の内部に設けられている例について説明した。しかし、これらの終端抵抗は、インタフェース回路１１の外側（チップの外側）に設けられていてもよい。

また、参照電位Ｖｒｅｆは、インタフェース回路１１の外部から参照電位入力端Ｉｎｆｅｆに与えられてもよく、インタフェース回路１１の内部で生成してもよい。

また、上記実施例１では、第１の入力端ｉｎｐの電位と参照電位Ｖｒｅｆとを比較した比較結果と、第２の入力端ｉｎｎの電位と参照電位Ｖｒｅｆとを比較した比較結果とに基づいて、第３の状態を判定する構成について説明した。しかし、第１の入力端ｉｎｐ及び第２の入力端ｉｎｎのいずれか一方の電位と参照電位Ｖｒｅｆとを比較するものであってもよい。

また、上記実施例１では、第２のコンパレータＣｐの非反転入力端（正論理の入力端子）が参照電位入力端ｉｎｒｅｆに接続され、反転入力端（負論理の入力端子）が第１の入力端ｉｎｐに接続されている例について説明した。しかし、これとは逆に、非反転入力端が第１の入力端ｉｎｐに接続され、反転入力端が参照電位入力端ｉｎｒｅｆに接続された構成としてもよい。この場合、第２のコンパレータＣｐは、第１の入力端ｉｎｐの電位が参照電位Ｖｒｅｆ以下の電位レベルに低下した期間において、論理レベル“０”（Ｌレベル）の第１検出信号ＲＳ１を出力する。

同様に、第３のコンパレータＣｎについても、上記実施例１の構成とは逆に、非反転入力端が第２の入力端ｉｎｎに接続され、反転入力端が参照電位入力端ｉｎｒｅｆに接続された構成としてもよい。このように、第２のコンパレータＣｐ及び第３のコンパレータＣｎの非反転入力端及び反転入力端の接続を、上記実施例１の場合とは逆の接続関係にする場合、ＡＮＤゲート回路ＡＧの代わりにＮＡＮＤゲート回路を設けることにより、第３の状態において論理レベル“１”（Ｈレベル）となる状態設定信号ＳＳを出力することができる。

また、上記実施例２では、第４のコンパレータＣｃの非反転入力端が参照電位入力端ｉｎｒｅｆに接続され、反転入力端がノードＮ１に接続されている例について説明した。しかし、これとは逆に、非反転入力端がノードＮ１に接続され、反転入力端が参照電位入力端ｉｎｒｅｆに接続された構成としてもよい。この場合、ノードＮ１の電位が参照電位Ｖｒｅｆ以下の電位レベルに低下した期間において、第４のコンパレータＣｃは、論理レベル“０”（Ｌレベル）の検出信号ＲＳを出力する。

また、上記実施例では、液晶表示装置や有機ＥＬ表示装置等に搭載された表示ドライバに本発明を適用した例について説明した。しかし、本発明は、表示ドライバに限られず、データ信号を差動信号として伝送する様々な半導体装置に適用することが可能である。

１００信号伝送システム
ＴＣタイミングコントローラ
１０表示ドライバ
１１インタフェース回路
１２論理回路
１３信号出力回路
１４切替回路
１５書込回路
１６第１設定回路
１７第２設定回路
１８レジスタ
２１第１の受信回路
２２第２の受信回路
Ｃ１差動入力型受信回路
Ｃｐ第２のコンパレータ
Ｃｎ第３のコンパレータ
ＡＧＡＮＤゲート回路
３１第１の受信回路
３２第２の受信回路
Ｃｃ第４のコンパレータ

Claims

半導体装置であって、
各々が所定範囲の電位の間で変化する第１の入力信号及び第２の入力信号を各々が伝送する第１の伝送路と第２の伝送路とから構成された一対の伝送路に接続可能な一対の入力端と、
前記第１の入力信号の電位と前記第２の入力信号の電位とを比較した比較結果に基づいて、前記第１の入力信号及び前記第２の入力信号がそれぞれ第１の電位及び第２の電位となることにより表されるデータ値を示す第１の出力信号を出力する第１の受信回路と、
前記第１の入力信号及び前記第２の入力信号の少なくとも一方の電位と、前記第１の電位及び前記第２の電位の双方よりも低い電位である基準電位と、を比較した比較結果に基づいて、前記半導体装置を所定の状態に制御するか否かを示す第２の出力信号を出力する第２の受信回路と、
前記一対の伝送路とは異なる信号ラインに接続され、前記信号ラインを介して設定に関するデータコードである特定コードの入力を受ける信号入力端と、
前記第２の出力信号が前記所定の状態に制御することを示す場合に前記特定コードを記憶する記憶部と、
を有することを特徴とする半導体装置。
前記特定コードは、前記半導体装置が受信した特定の設定情報信号による設定変更を受け付けるか否かを示すことを特徴とする請求項１に記載の半導体装置。
前記第２の受信回路は、
前記第１の入力信号の電位と前記基準電位とを比較する第１コンパレータと、
前記第２の入力信号の電位と前記基準電位とを比較する第２コンパレータと、
を含み、
前記第１コンパレータによる比較結果及び前記第２コンパレータによる比較結果に基づいて、前記第２の出力信号を出力することを特徴とする請求項１又は２に記載の半導体装置。
前記第２の受信回路は、前記一対の入力端の間を分圧した電位と前記基準電位とを比較し、比較結果に基づいて前記第２の出力信号を出力することを特徴とする請求項２又は１又は２に記載の半導体装置。
表示装置に搭載され、各々が階調電圧信号を出力する複数の表示ドライバのうちの１の表示ドライバであって、
各々が所定範囲の電位の間で変化する第１の入力信号及び第２の入力信号を各々が伝送する第１の伝送路と第２の伝送路とから構成された一対の伝送路に接続可能な一対の入力端と、
前記一対の伝送路とは異なる信号ラインに接続され、前記信号ラインを介して第３の入力信号を受ける信号入力端と、
前記第１の入力信号の電位と前記第２の入力信号の電位とを比較した比較結果に基づいて第１の出力信号を生成する第１のコンパレータと、前記第１の入力信号及び前記第２の入力信号の少なくとも一方の電位と前記所定範囲外の基準電位とを比較した比較結果に基づいて第２の出力信号を生成する第２のコンパレータを有するインターフェース回路と、
前記第１の出力信号に基づいて表示パネルに供給する階調電圧信号を生成する信号出力回路と、前記第２の出力信号及び前記第３の入力信号に基づいて前記複数の表示ドライバのうちの１つの表示ドライバを特定するデータコードの記録を行う記録部と、を有する論理回路と、
を有することを特徴とする表示ドライバ。
前記記録部は、レジスタと、前記データコードを前記レジスタに書き込む書込回路とを有することを特徴とする請求項５記載の表示ドライバ。
前記第３の入力信号は、動作モードを指定するモード指定情報と、前記データコードと、を含み、
前記書込回路は、前記第３の入力信号に含まれる前記モード指定情報が前記データコードの書き込み動作を指示する書き込みモードの指定情報である場合に、前記第２の出力信号に応答して前記第３の入力信号に含まれる前記データコードを前記レジスタに書き込むことを特徴とする請求項６記載の表示ドライバ。
前記第３の入力信号に含まれる前記モード指定情報が第１設定モードの指定情報であり、かつ前記第３の入力信号に含まれる前記データコードと前記レジスタに書き込まれた前記データコードとが一致する場合に、前記インターフェース回路及び前記信号出力回路の各々の設定変更を行う設定回路を有することを特徴とする請求項７記載の表示ドライバ。