JP7230946B2 - Imaging element and imaging device - Google Patents
Imaging element and imaging device Download PDFInfo
- Publication number
- JP7230946B2 JP7230946B2 JP2021078296A JP2021078296A JP7230946B2 JP 7230946 B2 JP7230946 B2 JP 7230946B2 JP 2021078296 A JP2021078296 A JP 2021078296A JP 2021078296 A JP2021078296 A JP 2021078296A JP 7230946 B2 JP7230946 B2 JP 7230946B2
- Authority
- JP
- Japan
- Prior art keywords
- imaging device
- pixel
- drive control
- unit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
本発明は、撮像素子、及び撮像装置に関する。 The present invention relates to an imaging device and an imaging device.
撮像素子に画像取得用の光電変換部および輝度評価用の光電変換部を備え、この輝度評価用光電変換部から繰り返し出力される信号の加算値が所定値に達すると、画像取得用の光電変換部から画像信号を出力させる撮像装置が知られている(特許文献1参照)。 The image pickup device is provided with a photoelectric conversion unit for image acquisition and a photoelectric conversion unit for luminance evaluation. An imaging device is known that outputs an image signal from a unit (see Patent Document 1).
従来の技術では、画像を1または2以上の上記領域を有するブロックに分けて、該ブロックごとに撮像画像を取得する場合への適用が困難であった。 It is difficult to apply the conventional technique to the case where an image is divided into blocks having one or more of the above regions and a captured image is acquired for each block.
本発明による撮像装置は、光学系からの光が入射される撮像装置であって、第1被写体と第2被写体とを撮像する第1撮像素子と、前記第1被写体と前記第2被写体とを撮像する第2撮像素子と、前記第1撮像素子および前記第2撮像素子でそれぞれ撮像された前記第1被写体の画像と前記第2被写体の画像とに基づいて、前記撮像装置から前記第1被写体までの距離と前記撮像装置から前記第2被写体までの距離とを算出する制御部と、前記制御部で算出された前記撮像装置から前記第1被写体までの距離と前記撮像装置から前記第2被写体までの距離とに基づいて、所定の上限値までの範囲で前記第1被写体の明るさと前記第2被写体の明るさとの差が低減されるように、前記第1撮像素子および前記第2撮像素子により撮像された前記第1被写体の第1信号と、前記第1撮像素子および前記第2撮像素子により撮像された前記第2被写体の第2信号と、に対してそれぞれ異なるゲインを設定する設定部と、前記設定部で設定されたゲインにより前記第1信号及び前記第2信号を処理し、1つの画像を生成する信号処理部と、を備える。 An image pickup apparatus according to the present invention is an image pickup apparatus into which light from an optical system is incident, and includes a first image pickup element for picking up a first subject and a second subject, and the first subject and the second subject. based on a second imaging element for imaging, and an image of the first subject and an image of the second subject captured by the first imaging element and the second imaging element, respectively, from the imaging device to the first subject; and a distance from the imaging device to the second subject; and a distance from the imaging device to the first subject calculated by the control unit and the distance from the imaging device to the second subject. Based on the distance to the first imaging element and the second imaging element, the difference between the brightness of the first subject and the brightness of the second subject is reduced within a range up to a predetermined upper limit value. A setting unit that sets different gains for a first signal of the first object imaged by and a second signal of the second object imaged by the first imaging element and the second imaging element and a signal processing unit that processes the first signal and the second signal according to the gain set by the setting unit to generate one image .
本発明によれば、画像のエリアごとに適正露出が得られる。 The present invention provides the correct exposure for each area of the image.
以下、図面を参照して本発明を実施するための形態について説明する。
<積層型撮像素子の説明>
始めに、本発明の一実施の形態による電子機器(例えば撮像装置1)に搭載する積層型撮像素子100について説明する。なお、この積層型撮像素子100は、本願出願人が先に出願した特願2012-139026号に記載されているものである。図1は、積層型撮像素子100の断面図である。撮像素子100は、入射光に対応した画素信号を出力する裏面照射型撮像チップ113と、画素信号を処理する信号処理チップ111と、画素信号を記憶するメモリチップ112とを備える。これら撮像チップ113、信号処理チップ111およびメモリチップ112は積層されており、Cu等の導電性を有するバンプ109により互いに電気的に接続される。
EMBODIMENT OF THE INVENTION Hereinafter, the form for implementing this invention is demonstrated with reference to drawings.
<Description of stacked image sensor>
First, a
なお、図示するように、入射光は主に白抜き矢印で示すZ軸プラス方向へ向かって入射する。本実施形態においては、撮像チップ113において、入射光が入射する側の面を裏面と称する。また、座標軸に示すように、Z軸に直交する紙面左方向をX軸プラス方向、Z軸およびX軸に直交する紙面手前方向をY軸プラス方向とする。以降のいくつかの図においては、図1の座標軸を基準として、それぞれの図の向きがわかるように座標軸を表示する。
Incidentally, as shown in the figure, the incident light is mainly incident in the Z-axis plus direction indicated by the white arrow. In the present embodiment, the surface of the
撮像チップ113の一例は、裏面照射型のMOSイメージセンサである。PD層106は、配線層108の裏面側に配されている。PD層106は、二次元的に配され、入射光に応じた電荷を蓄積する複数のPD(フォトダイオード)104、および、PD104に対応して設けられたトランジスタ105を有する。
An example of the
PD層106における入射光の入射側にはパッシベーション膜103を介してカラーフィルタ102が設けられる。カラーフィルタ102は、互いに異なる波長領域を透過する複数の種類を有しており、PD104のそれぞれに対応して特定の配列を有している。カラーフィルタ102の配列については後述する。カラーフィルタ102、PD104およびトランジスタ105の組が、一つの画素を形成する。
A
カラーフィルタ102における入射光の入射側には、それぞれの画素に対応して、マイクロレンズ101が設けられる。マイクロレンズ101は、対応するPD104へ向けて入射光を集光する。
A
配線層108は、PD層106からの画素信号を信号処理チップ111に伝送する配線107を有する。配線107は多層であってもよく、また、受動素子および能動素子が設けられてもよい。
The
配線層108の表面には複数のバンプ109が配される。当該複数のバンプ109が信号処理チップ111の対向する面に設けられた複数のバンプ109と位置合わせされて、撮像チップ113と信号処理チップ111とが加圧等されることにより、位置合わせされたバンプ109同士が接合されて、電気的に接続される。
A plurality of
同様に、信号処理チップ111およびメモリチップ112の互いに対向する面には、複数のバンプ109が配される。これらのバンプ109が互いに位置合わせされて、信号処理チップ111とメモリチップ112とが加圧等されることにより、位置合わせされたバンプ109同士が接合されて、電気的に接続される。
Similarly, a plurality of
なお、バンプ109間の接合には、固相拡散によるCuバンプ接合に限らず、はんだ溶融によるマイクロバンプ結合を採用してもよい。また、バンプ109は、例えば後述する一つの単位領域に対して一つ程度設ければよい。したがって、バンプ109の大きさは、PD104のピッチよりも大きくてもよい。また、画素が配列された画素領域以外の周辺領域において、画素領域に対応するバンプ109よりも大きなバンプを併せて設けてもよい。
The bonding between the
信号処理チップ111は、表裏面にそれぞれ設けられた回路を互いに接続するTSV(シリコン貫通電極)110を有する。TSV110は、周辺領域に設けられることが好ましい。また、TSV110は、撮像チップ113の周辺領域、メモリチップ112にも設けられてよい。
The
図2は、撮像チップ113の画素配列と単位ブロック131を説明する図である。特に、撮像チップ113を裏面側から観察した様子を示す。画素領域には例えば2000万個以上もの画素がマトリックス状に配列されている。本実施形態においては、例えば隣接する8画素×8画素の64画素が1つのブロック131を形成する。図の格子線は、隣接する画素がグループ化されてブロック131を形成する概念を示す。ブロック131を形成する画素の数は、これに限られず、例えば32画素×64画素でもよいし、それ以上でもそれ以下でもよい。本実施形態において、複数のブロック131の間には回路や配線などはなく、複数のブロック同士が密に配置されており、これにより省スペース化を実現している。
FIG. 2 is a diagram for explaining the pixel array of the
画素領域の部分拡大図に示すように、ブロック131は、緑色画素Gb、Gr、青色画素Bおよび赤色画素Rの4画素から成るいわゆるベイヤー配列を、上下左右に16個内包する。緑色画素は、カラーフィルタ102として緑色フィルタを有する画素であり、入射光のうち緑色波長帯の光を受光する。同様に、青色画素は、カラーフィルタ102として青色フィルタを有する画素であって青色波長帯の光を受光し、赤色画素は、カラーフィルタ102として赤色フィルタを有する画素であって赤色波長帯の光を受光する。
As shown in the partial enlarged view of the pixel area, the
本実施形態において、1ブロック131につき緑色画素Gb、Gr、青色画素Bおよび赤色画素Rの組を少なくとも1つ含むように複数のブロック131が定義され、各ブロック131はそれぞれ異なる制御パラメータで各ブロック131に含まれる画素を制御できる。つまり、あるブロック131に含まれる画素群と、別のブロック131に含まれる画素群とで、撮像条件が異なる撮像信号を取得できる。制御パラメータの例は、フレームレート、ゲイン、間引き率、画素信号を加算する加算行数または加算列数、電荷の蓄積時間または蓄積回数、デジタル化のビット数等である。さらに、制御パラメータは、画素からの画像信号取得後の画像処理におけるパラメータであってもよい。
In this embodiment, a plurality of
図3は、撮像チップ113のブロック131を説明する回路図である。図3において、代表的に点線で囲む矩形が、1画素に対応する回路を表す。図3の例では、ブロック131を形成する64画素のうち16画素分例示している。なお、以下に説明する各トランジスタの少なくとも一部は、図1のトランジスタ105に対応する。
FIG. 3 is a circuit diagram illustrating the
各画素におけるPD104は、それぞれ転送トランジスタ302に接続され、各転送トランジスタ302の各ゲートには、転送パルスが供給されるTX配線307(転送部制御線)に接続される。本実施形態において、TX配線307は、64個の転送トランジスタ302に対して共通接続される。
The
各転送トランジスタ302のドレインは、対応する各リセットトランジスタ303のソースに接続されると共に、転送トランジスタ302のドレインとリセットトランジスタ303のソース間のいわゆるフローティングディフュージョンFDが増幅トランジスタ304のゲートに接続される。リセットトランジスタ303のドレインは電源電圧が供給されるVdd配線310に接続され、そのゲートはリセットパルスが供給されるリセット配線306に接続される。本実施形態において、リセット配線306は、64個のリセットトランジスタ303に対して共通接続される。
The drain of each
各々の増幅トランジスタ304のドレインは、電源電圧が供給されるVdd配線310に接続される。また、各々の増幅トランジスタ304のソースは、対応する各々の選択トランジスタ305のドレインに接続される。選択トランジスタ305の各ゲートには、選択パルスが供給されるデコーダ配線308に接続される。本実施形態において、デコーダ配線308は、64個の選択トランジスタ305に対してそれぞれ独立に設けられる。そして、各々の選択トランジスタ305のソースは、共通の出力配線309に接続される。負荷電流源311は、出力配線309に電流を供給する。すなわち、選択トランジスタ305に対する出力配線309は、ソースフォロアにより形成される。なお、負荷電流源311は、撮像チップ113側に設けてもよいし、信号処理チップ111側に設けてもよい。
A drain of each amplifying
ここで、電荷の蓄積開始から蓄積終了後の画素出力までの流れを説明する。リセット配線306を通じてリセットパルスがリセットトランジスタ303に印加され、同時にTX配線307を通じて転送パルスが転送トランジスタ302に印加されると、PD104およびフローティングディフュージョンFDの電位がリセットされる。
Here, the flow from the start of charge accumulation to the pixel output after the end of charge accumulation will be described. When a reset pulse is applied to the
PD104は、転送パルスの印加が解除されると、受光する入射光を電荷に変換して蓄積する。その後、リセットパルスが印加されていない状態で再び転送パルスが印加されると、蓄積された電荷はフローティングディフュージョンFDへ転送され、フローティングディフュージョンFDの電位は、リセット電位から電荷蓄積後の信号電位になる。そして、デコーダ配線308を通じて選択パルスが選択トランジスタ305に印加されると、フローティングディフュージョンFDの信号電位の変動が、増幅トランジスタ304および選択トランジスタ305を介して出力配線309に伝わる。これにより、リセット電位と信号電位とに対応する画素信号は、単位画素から出力配線309に出力される。
When the application of the transfer pulse is released, the
図3に示すように、本実施形態においては、ブロック131を形成する64画素に対して、リセット配線306とTX配線307が共通である。すなわち、リセットパルスと転送パルスはそれぞれ、64画素全てに対して同時に印加される。したがって、ブロック131を形成する全ての画素は、同一のタイミングで電荷蓄積を開始し、同一のタイミングで電荷蓄積を終了する。ただし、蓄積された電荷に対応する画素信号は、それぞれの選択トランジスタ305に選択パルスが順次印加されることにより、選択的に出力配線309から出力される。また、リセット配線306、TX配線307、出力配線309は、ブロック131毎に別個に設けられる。
As shown in FIG. 3, in this embodiment, the
このようにブロック131を基準として回路を構成することにより、ブロック131ごとに電荷蓄積時間を制御することができる。換言すると、ブロック131間で、異なったフレームレートによる画素信号をそれぞれ出力させることができる。更に言えば、一方のブロック131に1回の電荷蓄積を行わせている間に、他方のブロック131に何回もの電荷蓄積を繰り返させてその都度画素信号を出力させることにより、これらのブロック131間で異なるフレームレートで動画用の各フレームを出力することもできる。
By configuring the circuit based on the
図4は、撮像素子100の機能的構成を示すブロック図である。アナログのマルチプレクサ411は、ブロック131を形成する64個のPD104を順番に選択して、それぞれの画素信号を当該ブロック131に対応して設けられた出力配線309へ出力させる。マルチプレクサ411は、PD104と共に、撮像チップ113に形成される。
FIG. 4 is a block diagram showing the functional configuration of the
マルチプレクサ411を介して出力された画素信号は、信号処理チップ111に形成された、相関二重サンプリング(CDS)・アナログ/デジタル(A/D)変換を行う信号処理回路412により、CDSおよびA/D変換が行われる。A/D変換された画素信号は、デマルチプレクサ413に引き渡される。デマルチプレクサ413から出力された画素信号は、それぞれの画素に対応する加算器416へ入力される。加算器416は、それぞれの画素に対応させて、デマルチプレクサ413から出力された画素信号と画素メモリ414から読み出された画素信号とを加算し、加算後の画素信号を再び画素メモリ414へ出力する。
The pixel signal output via the
画素メモリ414は、加算器416からの画素信号を格納する。画素メモリ414のそれぞれは、加算後の画素信号を格納できる容量を有する。デマルチプレクサ413、加算器416および画素メモリ414は、メモリチップ112に形成される。
図5は、1画素当たりの画素信号の流れを説明する図である。図5において、デマルチプレクサ413から出力された画素信号Sが、加算器416のうち対応する加算器nへ入力される。このとき、画素メモリ414の対応するメモリnに格納されている画素信号Pが、該メモリnから読み出されて加算器nへ入力される。
FIG. 5 is a diagram for explaining the flow of pixel signals per pixel. In FIG. 5, the pixel signal S output from the
加算器nは、入力された画素信号Sと画素信号Pとを加算し、加算後の画素信号S+Pを画素メモリnへ出力する。画素メモリnは、入力された画素信号S+Pを格納し、演算回路415へ読み出されるのを待つ。ここで、加算器nにより加算が行われる際に、画素メモリnに格納されている画素信号Pを読み出さないように画素メモリ414を制御することにより、加算器nに入力された画素信号Sのみをそのまま加算器nから画素メモリnへ出力させることができる。すなわち、加算器nで加算することなく、撮像チップ113からの画素信号Sをそのままメモリnから演算回路415へ読み出させることもできる。
The adder n adds the input pixel signal S and the pixel signal P, and outputs the added pixel signal S+P to the pixel memory n. The pixel memory n stores the input pixel signal S+P and waits for it to be read out to the
演算回路415は、画素メモリ414に格納された画素信号を処理して後段の画像処理部に引き渡す。演算回路415は、信号処理チップ111に設けられてもよいし、メモリチップ112に設けられてもよい。
The
駆動制御部417は、撮像チップ113から信号処理チップ111およびメモリチップ112へ画素信号が送られるタイミングと、画素メモリ414における画素信号の読み出しおよび格納タイミングと、加算器416における画素信号の加算タイミングと、演算回路415に対する画素信号の受け渡しタイミングとを同期させるため、タイミング制御信号を生成する。
The
なお、図4では1つのブロック131についての接続を示すが、実際にはこれらがブロック131ごとに存在して、並列で動作する。ただし、演算回路415はブロック131ごとに存在しなくても良く、例えば、一つの演算回路415がそれぞれのブロック131に対応する画素メモリ414の値を順に参照しながらシーケンシャルに処理してもよい。
Note that FIG. 4 shows connections for one
上記の通り、ブロック131のそれぞれに対応して出力配線309が設けられている。撮像素子100は撮像チップ113、信号処理チップ111およびメモリチップ112を積層しているので、これら出力配線309にバンプ109を用いたチップ間の電気的接続を用いることにより、各チップを面方向に大きくすることなく配線を引き回すことができる。
As described above, the
<撮像装置の説明>
図6は、上述した撮像素子100を有する撮像装置1の構成を例示するブロック図である。図6において、撮像装置1は、撮像光学系10、撮像部20、画像処理部30、ワークメモリ40、表示部50、記録部60、および制御部70を有する。
<Explanation of imaging device>
FIG. 6 is a block diagram illustrating the configuration of the
撮像光学系10は、複数のレンズから構成され、被写界からの光束を撮像部20へ導く。撮像光学系10は、撮像装置1と一体に構成されていても、撮像装置1に対して交換可能に構成されていてもよい。また、撮像光学系10には、フォーカスレンズを内蔵していても、ズームレンズを内蔵していてもよい。
The imaging
撮像部20は、上述した撮像素子100と、撮像素子100を駆動する駆動部21とを有する。撮像素子100は、駆動部21が出力する制御信号によって駆動制御されることにより、上述したブロック131ごとの蓄積制御が可能である。駆動部21に対する蓄積制御の指示は、制御部70が行う。
The
画像処理部30は、ワークメモリ40と協働して、撮像部20で撮像された画像データに対する画像処理を行う。本実施形態において、ワークメモリ40は、JPEG圧縮前後やMPEG圧縮前後の画像データなどを一時的に記憶する他、撮像部20で撮像された画像のバッファメモリとして使用される。表示部50は、例えば液晶表示パネル51によって構成され、撮像部20で撮像された画像(静止画、動画)や各種情報を表示したり、操作入力用画面を表示したりする。表示部50は、液晶表示パネル51の表示面にタッチパネル52が積層された構成を有する。タッチパネル52は、液晶表示パネル51にユーザが触れた位置を示す信号を出力する。
The
記録部60は、メモリカードなどの記憶媒体に、撮像指示(後述するレリーズ操作)に応じて取得した画像データなどの各種データを記憶させる。制御部70はCPUを有し、撮像装置1による全体の動作を制御する。制御部70は、撮像素子100(撮像チップ113)の各ブロック131において所定のフレームレート(蓄積時間)、ゲインで画像を取得させ、かつ、取得した画像のデータの読み出し制御をするように、制御パラメータを駆動部21へ指示する。
The
また、制御部70は、画像データに基づいて、ホワイトバランス調整をAWB演算部71により行わせる。さらに、制御部70は、画素信号に基づいて再生表示用の画像を生成して表示部50に表示させる。
Further, the
<モニタリングセンサ>
本実施形態では、モニタリングセンサによる電荷蓄積量に基づいて、そのブロック131に含まれる全ての画素の蓄積時間を決定する。ここで、画素における電荷蓄積量を調べるセンサをモニタリングセンサと呼ぶ。図7は、各ブロック131における複数の画素配置を説明する図である。撮像装置1は、ブロック131において略中央に位置する1つの緑色画素Gr(3,4)を、そのブロック131を代表するモニタリングセンサとして機能させる。
<Monitoring sensor>
In this embodiment, the accumulation time for all pixels included in the
制御部70は、例えば静止画像を撮影する際に駆動部21へ指示を送り、撮像素子100(撮像チップ113)の各ブロック131から、あらかじめ定めた所定時間間隔で画素信号を読み出す。例えば、時刻t1、t2、t3、…、t7、t8の複数回に分けて画素信号を読み出す。
For example, when a still image is captured, the
制御部70は、読み出した画素信号のうちモニタリングセンサ(緑色画素Gr(3,4))からの画素信号レベルをチェックする。そして、読み出した画素信号の積算値があらかじめ定めた判定閾値を超えた時点(例えば時刻t5)で、その時刻の1つ前の時刻(時刻t4)までを、そのブロック131内の全画素の蓄積時間として決定する。この場合は、そのブロック131から時刻t6以降の画素信号の読み出しを省略する。
The
図8は、ブロック131における全ての画素位置と、画素信号レベルとの関係を示す図である。制御部70は、モニタリングセンサ(緑色画素Gr(3,4))からの画素信号レベルが判定閾値を超えると、他の画素からの画素信号レベルが判定閾値より小さい場合でも、ブロック131内の全画素に対する蓄積を終了する。逆にいうと、モニタリングセンサ(緑色画素Gr(3,4))からの画素信号レベルが判定閾値を超えない場合には、仮に他の画素からの画素信号レベルが判定閾値を超えている場合でも、ブロック131内の全画素に対する蓄積を継続する。
FIG. 8 is a diagram showing the relationship between all pixel positions in
ただし、制御部70は、時刻t8において読み出したモニタリングセンサ(緑色画素Gr(3,4))からの画素信号レベルが上記判定閾値を超えない場合でも、時刻t8までの時間を蓄積時間の上限とする。
However, even if the pixel signal level from the monitoring sensor (green pixel Gr (3, 4)) read out at time t8 does not exceed the determination threshold, the
<画素信号の読み出し例>
画素信号の読み出しタイミングと、撮像チップ113における蓄積時間と、演算回路415を介して撮像素子100から読み出される画素信号とを説明する図9を参照して、ブロック131からの画素信号の読み出しを説明する。
<Example of pixel signal readout>
Readout of pixel signals from
駆動部21は、以下のように撮像素子100を制御する。すなわち、蓄積開始時刻t0から時刻t1までを第1蓄積時間とし、時刻t0から時刻t2までを第2蓄積時間とする。駆動部21は、時刻t0において、ブロック131に含まれる画素に対して電荷蓄積を開始させる。そして、時刻t1において、図5に例示した画素メモリnに格納されている画素信号を読み出さないように画素メモリ414を制御しながら、ブロック131から画素信号を出力させる。これにより、第1蓄積時間(時刻t0から時刻t1)の間に蓄積された画素信号aがデマルチプレクサ413から出力され、そのまま信号Aとして演算回路415を介して出力される。この画素信号A(=a)は、画素メモリnにも格納される。
The
駆動部21はさらに、時刻t1において上記画素信号の読み出しを行うと、ただちにブロック131に含まれる画素に対して電荷蓄積を開始させる。そして、時刻t2において、図5に例示した画素メモリnに格納されている画素信号aを読み出すように画素メモリ414を制御しながら、ブロック131から画素信号を出力させる。これにより、時刻t1から時刻t2までの間に蓄積された画素信号bがデマルチプレクサ413から出力され、この画素信号bと、画素メモリnから読み出された画素信号aとが加算器nで加算される。加算後の画素信号a+bは、信号Bとして演算回路415を介して出力される。この画素信号Bは、画素メモリnにも格納される。画素信号B(=a+b)は、時刻t0から時刻t1までと、時刻t1から時刻t2までに蓄積された画素信号の和であるため、第2蓄積時間(時刻t0から時刻t2)の間に蓄積される画素信号に相当する。
Further, when the pixel signal is read out at time t1, the
同様に、駆動部21は、時刻t2において上記画素信号の読み出しを行うと、ただちにブロック131に含まれる画素に対して電荷蓄積を開始させる。そして、時刻t3において、図5に例示した画素メモリnに格納されている画素信号Bを読み出すように画素メモリ414を制御しながら、ブロック131から画素信号を出力させる。これにより、時刻t2から時刻t3までの間に蓄積された画素信号cがデマルチプレクサ413から出力され、この画素信号cと、画素メモリnから読み出された画素信号Bとが加算器nで加算される。加算後の画素信号B+cは、信号Cとして演算回路415を介して出力される。この画素信号Cは、画素メモリnにも格納される。画素信号C(=B+c)は、時刻t0から時刻t2までと、時刻t2から時刻t3までに蓄積された画素信号の和であるため、第3蓄積時間(時刻t0から時刻t3)の間に蓄積される画素信号に相当する。
Similarly, when the pixel signal is read out at time t2, the
以降同様に、時刻t4から時刻t8まで画素信号の読み出しを行うことにより、第4蓄積時間(時刻t0から時刻t4)と、第5蓄積時間(時刻t0から時刻t5)と、第6蓄積時間(時刻t0から時刻t6)と、第7蓄積時間(時刻t0から時刻t7)と、第8蓄積時間(時刻t0から時刻t8)と、の間に蓄積される画素信号が、それぞれ得られる。なお、上述したように第8蓄積時間(時刻t0から時刻t8)まで蓄積するのは、モニタリングセンサ(緑色画素Gr(3,4))からの画素信号の積算値が、あらかじめ定めた判定閾値を超えない場合のみである。 Thereafter, similarly, by reading pixel signals from time t4 to time t8, a fourth accumulation time (from time t0 to time t4), a fifth accumulation time (from time t0 to time t5), and a sixth accumulation time ( Pixel signals accumulated during the seventh accumulation time (from time t0 to time t6), the seventh accumulation time (from time t0 to time t7), and the eighth accumulation time (from time t0 to time t8) are obtained. As described above, the accumulation from the eighth accumulation time (time t0 to time t8) is because the integrated value of the pixel signal from the monitoring sensor (green pixel Gr (3, 4)) exceeds the predetermined determination threshold. Only if it does not exceed
<正規化処理>
以上説明したように、ブロック131ごとに蓄積時間を決定する場合、異なるブロック131の間で入射光量が異なると、ブロック131の間で蓄積時間が相違する場合が生じる。そのため、制御部70は、ブロック131の間において蓄積時間に関して正規化処理を行って画像を生成する。
<Normalization processing>
As described above, when the accumulation time is determined for each
図10は、正規化処理を説明する図である。例えば、蓄積時間が第8蓄積時間(時刻t0から時刻t8)のブロック131の画素信号値を基準にすると、蓄積時間が第2蓄積時間(時刻t0から時刻t2)のブロック131に対しては、画素信号値を4(=8/2)倍に演算する。また、蓄積時間が第4蓄積時間(時刻t0から時刻t4)のブロック131に対しては、画素信号値を2(=8/4)倍に演算する。さらに、蓄積時間が第5蓄積時間(時刻t0から時刻t5)のブロック131に対しては、画素信号値を8/5倍に演算する。他の蓄積時間についても同様である。
FIG. 10 is a diagram for explaining normalization processing. For example, when the pixel signal value of the
制御部70は、上述したようにブロック131ごとに蓄積時間の差に応じて画素信号値を調節した上で、画素信号値を所定のビット長(例えば14ビット)の空間へ正規化する。これにより、異なるブロック131間における蓄積時間の相違に起因する画素信号値の大小が補正された広ダイナミックレンジの画像が得られる。制御部70は、このように正規化処理を行った後の画素信号に基づいて、AWB演算部71にホワイトバランス調整をさせる。
The
<フローチャートの説明>
図11は、撮像装置1の制御部70が実行する撮影動作の流れを説明するフローチャートである。制御部70は、不図示のON-OFFスイッチが電源オン操作され、撮像装置1の各部に対して通電が行われている場合に、図11による処理を繰り返し起動させる。制御部70は、不図示のレリーズボタンが半押し操作された場合にも、図11による処理を起動させる。半押し操作は、レリーズボタンが全押し操作時より浅く押し下げられた操作態様をいう。
<Description of flow chart>
FIG. 11 is a flow chart for explaining the flow of the shooting operation executed by the
図11のステップS101において、制御部70は、レリーズ操作(すなわちレリーズボタンの全押し操作)されたか否かを判定する。制御部70は、レリーズボタンが全押し操作されたことを示す操作信号が入力されると、ステップS101を肯定判定してステップS102へ進む。一方、制御部70は、上記全押し操作がなされない場合にはステップS101を否定判定し、当該判定処理を繰り返す。
In step S101 of FIG. 11, the
ステップS102において、制御部70は駆動部21へ指示を送り、撮像素子100の全ブロック131を対象に電荷蓄積を開始させてステップS103へ進む(上記時刻t0に相当)。ステップS103において、撮像チップ113からブロック131単位で画素信号が読み出される。ステップS104において、加算器416が、各画素に対応させて、読み出された画素信号と画素メモリ414に格納されている画素信号とを加算する。加算後の画素信号は、再び画素メモリ414へ格納される。
In step S102, the
ステップS105において、制御部70は、モニタリングセンサからの画素信号に関し、加算後の積算値があらかじめ定めた判定閾値を超えたか否かをブロック131ごとに判定する。制御部70は、判定閾値を超えたブロック131についてはステップS105を肯定判定してステップS106へ進む。制御部70は、判定閾値を超えないブロック131についてはステップS105を否定判定してステップS103へ戻る。ステップS103へ戻る場合は、当該ブロック131について上述した処理を継続する。
In step S<b>105 , the
ステップS106において、制御部70は駆動部21へ指示を送り、対応するブロック131を対象に電荷蓄積を終了させてステップS107へ進む。ステップS107において、制御部70は、上述したようにブロック131の間で蓄積時間に関して正規化処理を行ってステップS108へ進む。
In step S106, the
ステップS108において、制御部70はAWB演算部71へ指示を送り、ホワイトバランス処理を行わせてステップS109へ進む。ステップS109において、制御部70は記録部60へ指示を送り、画像データをメモリカードなどの記憶媒体に記録させて図11による処理を終了する。
In step S108, the
以上説明した実施形態によれば、次の作用効果が得られる。
(1)撮像装置1は、複数のPD104が配列された撮像チップ113と、PD104を複数含む複数のエリアブロック131に撮像チップ113を区分けし、エリアブロック131単位でPD104の蓄積時間を制御し、かつ蓄積信号をエリアブロック131単位で読み出視可能な制御部70と、少なくとも第1エリアブロック131および第2エリアブロック131のそれぞれに配され、PD104による電荷蓄積量を読み出し可能な第1モニタリングセンサGr(3,4)および第2モニタリングセンサGr(3,4)と、を備えるようにした。これにより、各ブロック131に対応する画像のエリアごとに、適正露出を得ることができる。例えば、逆光における撮影でも、背景を飽和させることなく、主要被写体に対しても適正な露出が得られる。また、1回の撮影動作で適正露出が得られるので、撮影動作のやり直しが不要である。
According to the embodiment described above, the following effects are obtained.
(1) The
(2)複数のPD104は、それぞれ緑色Gr(Gb)または緑色Gr(Gb)以外の他色(B、R)のカラーフィルタ102が配されており、第1モニタリングセンサGr(3,4)および第2モニタリングセンサGr(3,4)は、第1エリアブロック131および第2エリアブロック131の中で緑色Gr(Gb)のカラーフィルタ102が配されているPD104によって構成される。一般に感度が高いとされる緑色のカラーフィルタ102が配されているPD104をモニタリングセンサとして用いることで、電荷蓄積量を適切に求めることができる。
(2) Each of the plurality of
(3)第1モニタリングセンサGr(3,4)および第2モニタリングセンサGr(3,4)は、第1エリアブロック131および第2エリアブロック131の略中央に配されるようにしたので、そのブロック131に対する代表的な入射光に基づいて電荷蓄積量を求めることができる。
(3) Since the first monitoring sensor Gr(3,4) and the second monitoring sensor Gr(3,4) are arranged substantially in the center of the
(4)制御部70は、第1モニタリングセンサGr(3,4)による電荷蓄積量が所定の蓄積量に達した場合に、対応する第1エリアブロック131に含まれるPD104の電荷蓄積を終了させるので、第1エリアブロック131のPD104に対する蓄積時間を適切に制御できる。
(4) When the charge accumulation amount by the first monitoring sensor Gr (3, 4) reaches a predetermined accumulation amount, the
(5)制御部70は、第2モニタリングセンサGr(3,4)による電荷蓄積量が所定の蓄積量に達した場合に、対応する第2エリアブロック131に含まれるPD104の電荷蓄積を終了させるので、第2エリアブロック131のPD104に対する蓄積時間を適切に制御できる。
(5) When the amount of charge accumulated by the second monitoring sensor Gr (3, 4) reaches a predetermined amount, the
(6)制御部70は、電荷蓄積を終了したPD104からの蓄積信号をエリアブロック131単位で読み出すので、各ブロック131に対応する画像のエリアごとの画素信号を適切に読み出すことができる。
(6) Since the
(7)制御部70は、レリーズ操作に応じて第1モニタリングセンサGr(3,4)および第2モニタリングセンサGr(3,4)から電荷蓄積量の読み出しを開始するので、レリーズ操作以降(すなわち撮影指示以降)の電荷蓄積量を適切に検出できる。
(7) Since the
(8)撮像チップ113に複数のPD104が配列された撮像素子100であって、PD104を複数含むように撮像チップ113を区分けした複数のエリアブロック131単位でPD104の蓄積時間が制御可能にされ、エリアブロック131単位でPD104の蓄積信号が読み出し可能にされ、少なくとも第1エリアブロック131および第2エリアブロック131のそれぞれに第1モニタリングセンサGr(3,4)および第2モニタリングセンサGr(3,4)が配され、第1モニタリングセンサGr(3,4)および第2モニタリングセンサGr(3,4)から、第1エリアブロック131のPD104で得られる電荷蓄積量、および第2エリアブロック131のPD104で得られる電荷蓄積量がそれぞれ読み出し可能にされるようにした。このような撮像素子100を用いることにより、各ブロック131に対応する画像のエリアごとに、適正露出を得ることができる。例えば、逆光における撮影でも、背景を飽和させることなく、主要被写体に対しても適正な露出が得られる。また、1回の撮影動作で適正露出が得られるので、撮影動作のやり直しが不要である。
(8) The
(変形例1)
上述した実施形態に係る撮像装置1を、高機能携帯電話機、またはタブレット端末によって構成してもよい。この場合、高機能携帯電話機(またはタブレット端末)に搭載されるカメラユニットを、上記積層型撮像素子100を用いて構成する。
(Modification 1)
The
(変形例2)
上述した実施形態では、静止画撮影時のレリーズ操作後において記録用画像を撮像する際の蓄積時間をブロック131ごとに制御する例を説明した。ブロック131ごとの蓄積時間の制御は静止画撮影時に限ることなく、ライブビュー画像の撮影時や、動画撮影時においても制御するようにしてよい。例えば、動画像を撮像する場合の各フレームの画像を撮像する際に、各フレームにおける蓄積時間をブロック131ごとに制御する。
(Modification 2)
In the above-described embodiment, an example of controlling the accumulation time for each
このような変形例2によれば、ライブビュー画像や動画像の撮影時においても、各フレームにおいて適切に蓄積時間を制御することができる。
According to
(変形例3)
上述した説明では、蓄積時間を8段階に分けて行う例を説明したが、蓄積時間の分割は4段階でも16段階でもよく、適宜変更して構わない。
(Modification 3)
In the above description, an example in which the accumulation time is divided into 8 stages has been described, but the division of the accumulation time may be 4 stages or 16 stages, and may be changed as appropriate.
(変形例4)
以上の説明では、緑色画素Gr(3,4)をブロック131のモニタリングセンサとして機能させる例を説明した。モニタリングセンサは、画素を構成するフォトダイオードPDと別に設けるようにしてもよい。
(Modification 4)
In the above description, an example in which the green pixel Gr (3, 4) functions as the monitoring sensor for the
(変形例5)
以上の説明では、ブロック131のモニタリングセンサとして機能させる緑色画素Gr(3,4)と、同ブロック131内の他の画素との間で構成を共通にするようにした。この代わりに、モニタリングセンサとして機能させる緑色画素Gr(3,4)以外の画素については、時刻t1~時刻t8までの蓄積時間を複数回に分けることなく蓄積を行い、モニタリングセンサ(緑色画素Gr(3,4))からの画素信号レベルが判定閾値を超えるまで蓄積を継続させるようにしてもよい。この場合は、モニタリングセンサとして機能させる緑色画素Gr(3,4)以外の他の画素については、蓄積中の読み出しおよび加算処理が不要となる。
(Modification 5)
In the above description, the configuration is shared between the green pixel Gr (3, 4) functioning as the monitoring sensor of the
(変形例6)
モニタリングセンサとして機能させる画素として、ブロック131における略中央に位置する緑色画素Gr(3,4)を選ぶ例を説明したが、モニタリングセンサとして機能させる画素位置は、ブロック131における略中央に限らず、ブロック131内において適宜変更して構わない。
(Modification 6)
Although the example of selecting the green pixel Gr (3, 4) located substantially in the center of the
(変形例7)
上記実施形態では、各ブロック131においてそれぞれモニタリングセンサを配する例を説明したが、モニタリングセンサをもたないブロック131を設けてもよい。この場合、モニタリングセンサを持たないブロック131における画素の蓄積時間は、モニタリングセンサが配されている複数の近隣のブロック131における複数のモニタリングセンサによる電荷蓄積量に基づいて決定する。近接する1つのブロック131におけるモニタリングセンサによる電荷蓄積量に基づいて決定してもよいし、近接する複数のブロック131(例えば、該当のブロックの周囲にある8つもしくは4つのブロック)における複数のモニタリングセンサによる電荷蓄積量に基づいて決定してもよい。
(Modification 7)
In the above embodiment, an example in which each
(変形例8)
上述した説明では、緑色画素Grをモニタリングセンサとして機能させ、青色や赤色などの他の色を代表させる例を説明した(緑色画素はGrでもGbでも構わない)。この代わりに、モニタリングセンサとして機能させる画素を、異なる色にそれぞれ設けるようにしてもよい。すなわち、緑色画素Grと、青色画素Bと、赤色画素Rとに対し、それぞれモニタリングセンサとして機能させる。
(Modification 8)
In the above description, an example was described in which the green pixel Gr functions as a monitoring sensor and represents other colors such as blue and red (the green pixel may be either Gr or Gb). Alternatively, pixels functioning as monitoring sensors may be provided in different colors. That is, the green pixel Gr, the blue pixel B, and the red pixel R are made to function as monitoring sensors, respectively.
変形例8の場合、緑色画素Grからなるモニタリングセンサによる電荷蓄積量に基づいて、そのブロック131に含まれる全ての同色(緑色)画素GrおよびGbについて蓄積時間を決定する。また、青色画素Bからなるモニタリングセンサによる電荷蓄積量に基づいて、そのブロック131に含まれる全ての同色(青色)画素Bについて蓄積時間を決定する。さらに、赤色画素Rからなるモニタリングセンサによる電荷蓄積量に基づいて、そのブロック131に含まれる全ての同色(赤色)画素Rについて蓄積時間を決定する。
In the case of modification 8, the accumulation time is determined for all the same color (green) pixels Gr and Gb included in the
変形例8の場合の正規化処理は、緑色画素GrおよびGbと、青色画素Bと、赤色画素Rとに分けて、それぞれ行う。そして、色別に正規化処理を行った後から、各色間についての画素信号値の調整をホワイトバランス処理として行う。 Normalization processing in the case of Modification 8 is performed separately for the green pixels Gr and Gb, the blue pixel B, and the red pixel R, respectively. Then, after normalization processing is performed for each color, adjustment of pixel signal values between colors is performed as white balance processing.
以上の説明はあくまで一例であり、上記の実施形態の構成に何ら限定されるものではない。上記実施形態および各変形例の構成は、適宜組合せて構わない。 The above description is merely an example, and the configuration of the embodiment is not limited in any way. The configurations of the above-described embodiment and modifications may be appropriately combined.
1…撮像装置
10…撮像光学系
20…撮像部
30…画像処理部
40…ワークメモリ
50…表示部
51…液晶表示パネル
52…タッチパネル
60…記録部
70…制御部
71…AWB演算部
100…撮像素子
104…PD
111…信号処理チップ
112…メモリチップ
113…撮像チップ
131…ブロック
413…デマルチプレクサ
414…画素メモリ
415…演算回路
416…加算器
417…駆動制御部
DESCRIPTION OF
DESCRIPTION OF
Claims (40)
前記複数の画素のうち第1画素から読み出された第1信号をデジタル信号に変換する第1変換部と、前記複数の画素のうち第2画素から読み出された第2信号をデジタル信号に変換する第2変換部とを有する第2半導体基板と、
前記第1変換部でデジタル信号に変換された前記第1信号に加算処理を行う第1加算器と、前記第2変換部でデジタル信号に変換された前記第2信号に加算処理を行う第2加算器とを有する第3半導体基板と、
を備える撮像素子。 a first semiconductor substrate having a plurality of pixels;
a first conversion unit that converts a first signal read from a first pixel among the plurality of pixels into a digital signal; and a second signal read from a second pixel among the plurality of pixels . a second semiconductor substrate having a second converter for converting a signal into a digital signal;
a first adder for performing addition processing on the first signal converted into a digital signal by the first conversion unit ; and performing addition processing on the second signal converted into a digital signal by the second conversion unit. a third semiconductor substrate having a second adder;
An image sensor.
前記第1信号を前記第1変換部に出力する第1出力配線と、a first output wiring that outputs the first signal to the first conversion unit;
前記第2信号を前記第2変換部に出力する第2出力配線とa second output wiring that outputs the second signal to the second conversion unit;
を備える撮像素子。An image sensor.
前記第1加算器は、前記第1信号よりも前に前記第1画素から読み出された第3信号を用いて、前記第1信号に加算処理を行い、 the first adder performs addition processing on the first signal using a third signal read from the first pixel before the first signal;
前記第2加算器は、前記第2信号よりも前に前記第2画素から読み出された第4信号を用いて、前記第2信号に加算処理を行う撮像素子。The second adder is an imaging device that performs addition processing on the second signal using a fourth signal read from the second pixel before the second signal.
前記第3半導体基板は、前記第1加算器により加算処理が行われた、前記第1信号を含む第1加算信号を格納する第1格納部と、前記第2加算器により加算処理が行われた、前記第2信号を含む第2加算信号を格納する第2格納部とを有する撮像素子。 In the imaging device according to any one of claims 1 to 3 ,
The third semiconductor substrate includes: a first storage unit for storing a first added signal including the first signal added by the first adder; and an added signal added by the second adder. and a second storage section for storing a second addition signal including the second signal.
前記第2半導体基板は、前記第1格納部に格納された前記第1加算信号を外部に出力するための第1演算回路と、前記第2格納部に格納された前記第2加算信号を外部に出力するための第2演算回路とを有する撮像素子。 In the imaging device according to claim 4 ,
The second semiconductor substrate includes: a first arithmetic circuit for outputting the first sum signal stored in the first storage unit; and a second sum signal stored in the second storage unit. and a second arithmetic circuit for outputting to the image sensor.
前記第3半導体基板は、前記第1格納部に格納された前記第1加算信号を外部に出力するための第1演算回路と、前記第2格納部に格納された前記第2加算信号を外部に出力するための第2演算回路とを有する撮像素子。 In the imaging device according to claim 4 ,
The third semiconductor substrate includes: a first arithmetic circuit for outputting the first sum signal stored in the first storage unit; and a second sum signal stored in the second storage unit. and a second arithmetic circuit for outputting to the image sensor.
前記第2半導体基板は、前記第1格納部に格納された前記第1加算信号と、前記第2格納部に格納された前記第2加算信号とを外部に出力するための演算回路を有する撮像素子。 In the imaging device according to claim 4 ,
The second semiconductor substrate has an arithmetic circuit for outputting the first addition signal stored in the first storage unit and the second addition signal stored in the second storage unit to the outside. element.
前記第3半導体基板は、前記第1格納部に格納された前記第1加算信号と、前記第2格納部に格納された前記第2加算信号とを外部に出力するための演算回路を有する撮像素子。 In the imaging device according to claim 4 ,
The third semiconductor substrate has an arithmetic circuit for outputting the first addition signal stored in the first storage unit and the second addition signal stored in the second storage unit to the outside. element.
前記第3半導体基板は、前記第1画素の駆動を制御する第1駆動制御部と、前記第2画素の駆動を制御する第2駆動制御部とを有する撮像素子。 In the imaging device according to any one of claims 5 to 8 ,
The third semiconductor substrate is an imaging device having a first drive control section that controls driving of the first pixels and a second drive control section that controls driving of the second pixels.
前記第1駆動制御部は、前記第1加算信号に基づいて前記第1画素の駆動を制御し、The first drive control unit controls driving of the first pixel based on the first addition signal,
前記第2駆動制御部は、前記第2加算信号に基づいて前記第2画素の駆動を制御する撮像素子。A said 2nd drive control part is an image pick-up element which controls a drive of a said 2nd pixel based on a said 2nd addition signal.
前記第1画素は、光を電荷に変換する第1光電変換部と、前記第1光電変換部で変換された電荷を転送する第1転送部とを有し、The first pixel has a first photoelectric conversion unit that converts light into electric charge, and a first transfer unit that transfers the electric charge converted by the first photoelectric conversion unit,
前記第2画素は、光を電荷に変換する第2光電変換部と、前記第2光電変換部で変換された電荷を転送する第2転送部とを有し、The second pixel has a second photoelectric conversion unit that converts light into electric charge, and a second transfer unit that transfers the electric charge converted by the second photoelectric conversion unit,
前記第1駆動制御部は、前記第1転送部を制御し、The first drive control unit controls the first transfer unit,
前記第2駆動制御部は、前記第2転送部を制御する撮像素子。The second drive control section is an imaging device that controls the second transfer section.
前記第1駆動制御部は、前記第1光電変換部で変換された電荷の蓄積時間が第1蓄積時間になるように前記第1転送部を制御し、The first drive control unit controls the first transfer unit so that the charge converted by the first photoelectric conversion unit is accumulated for a first accumulation time,
前記第2駆動制御部は、前記第2光電変換部で変換された電荷の蓄積時間が第2蓄積時間になるように前記第2転送部を制御する撮像素子。The second drive control section controls the second transfer section so that the charge accumulated time converted by the second photoelectric conversion section becomes a second accumulation time.
前記第1画素は、前記第1光電変換部で変換された電荷が転送される第1フローティングディフュージョンと、前記第1フローティングディフュージョンの電位をリセットする第1リセット部とを有し、The first pixel has a first floating diffusion to which charges converted by the first photoelectric conversion unit are transferred, and a first reset unit that resets the potential of the first floating diffusion,
前記第2画素は、前記第2光電変換部で変換された電荷が転送される第2フローティングディフュージョンと、前記第2フローティングディフュージョンの電位をリセットする第2リセット部とを有し、The second pixel has a second floating diffusion to which the charge converted by the second photoelectric conversion unit is transferred, and a second reset unit that resets the potential of the second floating diffusion,
前記第1駆動制御部は、前記第1リセット部を制御し、The first drive control unit controls the first reset unit,
前記第2駆動制御部は、前記第2リセット部を制御する撮像素子。A said 2nd drive control part is an imaging device which controls a said 2nd reset part.
前記第1駆動制御部は、前記第1光電変換部で変換された電荷の蓄積時間が第1蓄積時間になるように前記第1リセット部を制御し、The first drive control unit controls the first reset unit so that the accumulation time of the charges converted by the first photoelectric conversion unit is a first accumulation time,
前記第2駆動制御部は、前記第2光電変換部で変換された電荷の蓄積時間が第2蓄積時間になるように前記第2リセット部を制御する撮像素子。The second drive control section controls the second reset section so that the accumulation time of the charges converted by the second photoelectric conversion section is the second accumulation time.
前記第1画素は、光を電荷に変換する第1光電変換部と、前記第1光電変換部で変換された電荷が転送される第1フローティングディフュージョンと、前記第1フローティングディフュージョンの電位をリセットする第1リセット部とを有し、The first pixel includes a first photoelectric conversion unit that converts light into an electric charge, a first floating diffusion to which the electric charge converted by the first photoelectric conversion unit is transferred, and a potential of the first floating diffusion that is reset. a first reset unit;
前記第2画素は、光を電荷に変換する第2光電変換部と、前記第2光電変換部で変換された電荷が転送される第2フローティングディフュージョンと、前記第2フローティングディフュージョンの電位をリセットする第2リセット部とを有し、The second pixel includes a second photoelectric conversion unit that converts light into electric charge, a second floating diffusion to which the electric charge converted by the second photoelectric conversion unit is transferred, and a potential of the second floating diffusion that is reset. a second reset unit;
前記第1駆動制御部は、前記第1リセット部を制御し、The first drive control unit controls the first reset unit,
前記第2駆動制御部は、前記第2リセット部を制御する撮像素子。A said 2nd drive control part is an imaging device which controls a said 2nd reset part.
前記第1駆動制御部は、前記第1光電変換部で変換された電荷の蓄積時間が第1蓄積時間になるように前記第1リセット部を制御し、The first drive control unit controls the first reset unit so that the accumulation time of the charges converted by the first photoelectric conversion unit is a first accumulation time,
前記第2駆動制御部は、前記第2光電変換部で変換された電荷の蓄積時間が第2蓄積時間になるように前記第2リセット部を制御する撮像素子。The second drive control section controls the second reset section so that the accumulation time of the charges converted by the second photoelectric conversion section is the second accumulation time.
前記第1駆動制御部は、前記第1変換部の駆動を制御し、
前記第2駆動制御部は、前記第2変換部の駆動を制御する撮像素子。 In the imaging device according to any one of claims 9 to 16,
The first drive control unit controls driving of the first conversion unit,
A said 2nd drive control part is an imaging device which controls the drive of a said 2nd conversion part.
前記第1駆動制御部は、前記第1加算信号に基づいて前記第1変換部の駆動を制御し、
前記第2駆動制御部は、前記第2加算信号に基づいて前記第2変換部の駆動を制御する撮像素子。 In the imaging device according to claim 17 ,
The first drive control unit controls driving of the first conversion unit based on the first addition signal ,
A said 2nd drive control part is an imaging device which controls the drive of a said 2nd conversion part based on a said 2nd addition signal .
前記第3半導体基板は、前記第1変換部の駆動を制御する第1駆動制御部と、前記第2変換部の駆動を制御する第2駆動制御部とを有する撮像素子。 In the imaging device according to any one of claims 5 to 8 ,
A said 3rd semiconductor substrate is an imaging device which has a 1st drive control part which controls the drive of a said 1st conversion part, and a 2nd drive control part which controls a drive of the said 2nd conversion part.
前記第1駆動制御部は、前記第1加算信号に基づいて前記第1変換部の駆動を制御し、
前記第2駆動制御部は、前記第2加算信号に基づいて前記第2変換部の駆動を制御する撮像素子。 In the imaging device according to claim 19 ,
The first drive control unit controls driving of the first conversion unit based on the first addition signal ,
A said 2nd drive control part is an imaging device which controls the drive of a said 2nd conversion part based on a said 2nd addition signal .
前記第3半導体基板は、前記第1画素の駆動を制御する第1駆動制御部と、前記第2画素の駆動を制御する第2駆動制御部とを有する撮像素子。The third semiconductor substrate is an imaging device having a first drive control section that controls driving of the first pixels and a second drive control section that controls driving of the second pixels.
前記第1駆動制御部は、前記第1加算器により加算処理が行われた前記第1信号に基づいて前記第1画素の駆動を制御し、The first drive control unit controls driving of the first pixel based on the first signal added by the first adder,
前記第2駆動制御部は、前記第2加算器により加算処理が行われた前記第2信号に基づいて前記第2画素の駆動を制御する撮像素子。A said 2nd drive control part is an imaging device which controls the drive of a said 2nd pixel based on the said 2nd signal to which the addition process was performed by the said 2nd adder.
前記第1画素は、光を電荷に変換する第1光電変換部と、前記第1光電変換部で変換された電荷を転送する第1転送部とを有し、The first pixel has a first photoelectric conversion unit that converts light into electric charge, and a first transfer unit that transfers the electric charge converted by the first photoelectric conversion unit,
前記第2画素は、光を電荷に変換する第2光電変換部と、前記第2光電変換部で変換された電荷を転送する第2転送部とを有し、The second pixel has a second photoelectric conversion unit that converts light into electric charge, and a second transfer unit that transfers the electric charge converted by the second photoelectric conversion unit,
前記第1駆動制御部は、前記第1転送部を制御し、The first drive control unit controls the first transfer unit,
前記第2駆動制御部は、前記第2転送部を制御する撮像素子。The second drive control section is an imaging device that controls the second transfer section.
前記第1駆動制御部は、前記第1光電変換部で変換された電荷の蓄積時間が第1蓄積時間になるように前記第1転送部を制御し、The first drive control unit controls the first transfer unit so that the charge converted by the first photoelectric conversion unit is accumulated for a first accumulation time,
前記第2駆動制御部は、前記第2光電変換部で変換された電荷の蓄積時間が第2蓄積時間になるように前記第2転送部を制御する撮像素子。The second drive control section controls the second transfer section so that the charge accumulated time converted by the second photoelectric conversion section becomes a second accumulation time.
前記第1画素は、前記第1光電変換部で変換された電荷が転送される第1フローティングディフュージョンと、前記第1フローティングディフュージョンの電位をリセットする第1リセット部とを有し、The first pixel has a first floating diffusion to which charges converted by the first photoelectric conversion unit are transferred, and a first reset unit that resets the potential of the first floating diffusion,
前記第2画素は、前記第2光電変換部で変換された電荷が転送される第2フローティングディフュージョンと、前記第2フローティングディフュージョンの電位をリセットする第2リセット部とを有し、The second pixel has a second floating diffusion to which the charge converted by the second photoelectric conversion unit is transferred, and a second reset unit that resets the potential of the second floating diffusion,
前記第1駆動制御部は、前記第1リセット部を制御し、The first drive control unit controls the first reset unit,
前記第2駆動制御部は、前記第2リセット部を制御する撮像素子。A said 2nd drive control part is an imaging device which controls a said 2nd reset part.
前記第1駆動制御部は、前記第1光電変換部で変換された電荷の蓄積時間が第1蓄積時間になるように前記第1リセット部を制御し、The first drive control unit controls the first reset unit so that the accumulation time of the charges converted by the first photoelectric conversion unit is a first accumulation time,
前記第2駆動制御部は、前記第2光電変換部で変換された電荷の蓄積時間が第2蓄積時間になるように前記第2リセット部を制御する撮像素子。The second drive control section controls the second reset section so that the accumulation time of the charges converted by the second photoelectric conversion section is the second accumulation time.
前記第1画素は、光を電荷に変換する第1光電変換部と、前記第1光電変換部で変換された電荷が転送される第1フローティングディフュージョンと、前記第1フローティングディフュージョンの電位をリセットする第1リセット部とを有し、The first pixel includes a first photoelectric conversion unit that converts light into an electric charge, a first floating diffusion to which the electric charge converted by the first photoelectric conversion unit is transferred, and a potential of the first floating diffusion that is reset. a first reset unit;
前記第2画素は、光を電荷に変換する第2光電変換部と、前記第2光電変換部で変換された電荷が転送される第2フローティングディフュージョンと、前記第2フローティングディフュージョンの電位をリセットする第2リセット部とを有し、The second pixel includes a second photoelectric conversion unit that converts light into electric charge, a second floating diffusion to which the electric charge converted by the second photoelectric conversion unit is transferred, and a potential of the second floating diffusion that is reset. a second reset unit;
前記第1駆動制御部は、前記第1リセット部を制御し、The first drive control unit controls the first reset unit,
前記第2駆動制御部は、前記第2リセット部を制御する撮像素子。A said 2nd drive control part is an imaging device which controls a said 2nd reset part.
前記第1駆動制御部は、前記第1光電変換部で変換された電荷の蓄積時間が第1蓄積時間になるように前記第1リセット部を制御し、 The first drive control unit controls the first reset unit so that the accumulation time of the charges converted by the first photoelectric conversion unit is a first accumulation time,
前記第2駆動制御部は、前記第2光電変換部で変換された電荷の蓄積時間が第2蓄積時間になるように前記第2リセット部を制御する撮像素子。The second drive control section controls the second reset section so that the accumulation time of the charges converted by the second photoelectric conversion section is the second accumulation time.
前記第1駆動制御部は、前記第1変換部の駆動を制御し、The first drive control unit controls driving of the first conversion unit,
前記第2駆動制御部は、前記第2変換部の駆動を制御する撮像素子。A said 2nd drive control part is an imaging device which controls the drive of a said 2nd conversion part.
前記第1駆動制御部は、前記第1加算器で加算処理が行われた前記第1信号に基づいて前記第1変換部の駆動を制御し、The first drive control unit controls driving of the first conversion unit based on the first signal added by the first adder,
前記第2駆動制御部は、前記第2加算器で加算処理が行われた前記第2信号に基づいて前記第2変換部の駆動を制御する撮像素子。A said 2nd drive control part is an image pick-up element which controls the drive of a said 2nd conversion part based on the said 2nd signal to which the addition process was performed by the said 2nd adder.
前記第3半導体基板は、前記第1変換部の駆動を制御する第1駆動制御部と、前記第2変換部の駆動を制御する第2駆動制御部とを有する撮像素子。A said 3rd semiconductor substrate is an imaging device which has a 1st drive control part which controls the drive of a said 1st conversion part, and a 2nd drive control part which controls a drive of the said 2nd conversion part.
前記第1駆動制御部は、前記第1加算器により加算処理が行われた前記第1信号に基づいて前記第1変換部の駆動を制御し、The first drive control unit controls driving of the first conversion unit based on the first signal added by the first adder,
前記第2駆動制御部は、前記第2加算器により加算処理が行われた前記第2信号に基づいて前記第2変換部の駆動を制御する撮像素子。A said 2nd drive control part is an image pick-up element which controls the drive of a said 2nd conversion part based on the said 2nd signal to which the addition process was performed by the said 2nd adder.
前記第1画素と前記第2画素とは、行方向において並んで配置される撮像素子。The first pixel and the second pixel are image sensors arranged side by side in a row direction.
前記第1半導体基板は、前記第1画素に電流を供給する第1負荷電流源と、前記第2画素に電流を供給する第2負荷電流源とを有する撮像素子。 In the imaging device according to any one of claims 1 to 33 ,
The first semiconductor substrate is an imaging device having a first load current source that supplies current to the first pixels and a second load current source that supplies current to the second pixels .
前記第2半導体基板は、前記第1画素に電流を供給する第1負荷電流源と、前記第2画素に電流を供給する第2負荷電流源とを有する撮像素子。 In the imaging device according to any one of claims 1 to 33 ,
The second semiconductor substrate is an imaging device having a first load current source that supplies current to the first pixels and a second load current source that supplies current to the second pixels .
前記第2半導体基板は、前記第1画素から読み出された前記第1信号に含まれるノイズを除去する第1ノイズ除去部と、前記第2画素から読み出された前記第2信号に含まれるノイズを除去する第2ノイズ除去部とを有する撮像素子。 In the imaging device according to any one of claims 1 to 35 ,
The second semiconductor substrate includes a first noise removal section for removing noise included in the first signal read out from the first pixel, and the second noise removal section read out from the second pixel. and a second noise removal section that removes noise contained in the signal.
前記第1変換部は、前記複数の画素のうち、前記第1画素の隣に並んで配置される第3画素から読み出された信号をデジタル信号に変換し、
前記第2変換部は、前記複数の画素のうち、前記第2画素の隣に並んで配置される第4画素から読み出された信号をデジタル信号に変換する撮像素子。 In the imaging device according to any one of claims 1 to 36 ,
The first conversion unit converts a signal read from a third pixel arranged next to the first pixel among the plurality of pixels into a digital signal,
The second conversion unit is an imaging device configured to convert a signal read from a fourth pixel arranged next to the second pixel among the plurality of pixels into a digital signal.
前記第1画素と前記第3画素とは、行方向に並んで配置され、the first pixel and the third pixel are arranged side by side in a row direction,
前記第2画素と前記第4画素とは、前記行方向に並んで配置される撮像素子。The second pixel and the fourth pixel are image sensors arranged side by side in the row direction.
前記第1画素と前記第3画素とは、列方向に並んで配置され、the first pixel and the third pixel are arranged side by side in a column direction,
前記第2画素と前記第4画素とは、前記列方向に並んで配置される撮像素子。The second pixel and the fourth pixel are arranged side by side in the column direction.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021078296A JP7230946B2 (en) | 2018-10-04 | 2021-05-06 | Imaging element and imaging device |
JP2023022492A JP2023057143A (en) | 2018-10-04 | 2023-02-16 | Imaging device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018189317A JP6916418B2 (en) | 2013-11-26 | 2018-10-04 | Imaging device |
JP2021078296A JP7230946B2 (en) | 2018-10-04 | 2021-05-06 | Imaging element and imaging device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018189317A Division JP6916418B2 (en) | 2013-11-26 | 2018-10-04 | Imaging device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023022492A Division JP2023057143A (en) | 2018-10-04 | 2023-02-16 | Imaging device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021108501A JP2021108501A (en) | 2021-07-29 |
JP7230946B2 true JP7230946B2 (en) | 2023-03-01 |
Family
ID=64958355
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018189317A Active JP6916418B2 (en) | 2013-11-26 | 2018-10-04 | Imaging device |
JP2021078296A Active JP7230946B2 (en) | 2018-10-04 | 2021-05-06 | Imaging element and imaging device |
JP2023022492A Pending JP2023057143A (en) | 2018-10-04 | 2023-02-16 | Imaging device |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018189317A Active JP6916418B2 (en) | 2013-11-26 | 2018-10-04 | Imaging device |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023022492A Pending JP2023057143A (en) | 2018-10-04 | 2023-02-16 | Imaging device |
Country Status (1)
Country | Link |
---|---|
JP (3) | JP6916418B2 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013164915A1 (en) | 2012-05-02 | 2013-11-07 | 株式会社ニコン | Imaging device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2927970B2 (en) * | 1990-12-06 | 1999-07-28 | キヤノン株式会社 | Imaging device |
JP4175582B2 (en) * | 1998-01-20 | 2008-11-05 | キヤノン株式会社 | Photoelectric conversion device and focus detection device |
JP2007228019A (en) * | 2006-02-21 | 2007-09-06 | Olympus Corp | Imaging apparatus |
JP5262247B2 (en) * | 2008-03-31 | 2013-08-14 | カシオ計算機株式会社 | Imaging apparatus, imaging method, and program |
JP5487845B2 (en) * | 2009-09-24 | 2014-05-14 | ソニー株式会社 | Image sensor, drive control method, and program |
JP2012175234A (en) * | 2011-02-18 | 2012-09-10 | Sony Corp | Imaging apparatus, imaging element and imaging control method, and program |
-
2018
- 2018-10-04 JP JP2018189317A patent/JP6916418B2/en active Active
-
2021
- 2021-05-06 JP JP2021078296A patent/JP7230946B2/en active Active
-
2023
- 2023-02-16 JP JP2023022492A patent/JP2023057143A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013164915A1 (en) | 2012-05-02 | 2013-11-07 | 株式会社ニコン | Imaging device |
Also Published As
Publication number | Publication date |
---|---|
JP2023057143A (en) | 2023-04-20 |
JP2021108501A (en) | 2021-07-29 |
JP6916418B2 (en) | 2021-08-11 |
JP2018207544A (en) | 2018-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7264189B2 (en) | Imaging element and imaging device | |
KR101710021B1 (en) | Image pickup device and image pickup apparatus | |
JP6413233B2 (en) | Imaging device and imaging device | |
US20230421911A1 (en) | Electronic device, imaging device, and imaging element | |
JP7135167B2 (en) | Imaging element and imaging device | |
JP2014179778A (en) | Signal processing apparatus, imaging device, imaging apparatus, and electronic apparatus | |
JP7230946B2 (en) | Imaging element and imaging device | |
JP6680310B2 (en) | Imaging device | |
JP2020102879A (en) | Imaging device | |
JP7176583B2 (en) | Imaging element and imaging device | |
JP7322995B2 (en) | Imaging element and imaging device | |
JP2023031837A (en) | Imaging element and imaging apparatus | |
JP2019083550A (en) | Electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210506 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220524 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220715 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230130 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7230946 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |