JP7230163B2 - 専用のプロセッサによるSoCのハードウェア・パワーオン初期化 - Google Patents
専用のプロセッサによるSoCのハードウェア・パワーオン初期化 Download PDFInfo
- Publication number
- JP7230163B2 JP7230163B2 JP2021200801A JP2021200801A JP7230163B2 JP 7230163 B2 JP7230163 B2 JP 7230163B2 JP 2021200801 A JP2021200801 A JP 2021200801A JP 2021200801 A JP2021200801 A JP 2021200801A JP 7230163 B2 JP7230163 B2 JP 7230163B2
- Authority
- JP
- Japan
- Prior art keywords
- pmu
- initialization
- soc
- circuitry
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4403—Processor initialisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2284—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
- G06F11/2635—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers using a storage for the test inputs, e.g. test ROM, script files
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/781—On-chip cache; Off-chip memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Quality & Reliability (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computing Systems (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Stored Programmes (AREA)
- Microcomputers (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本開示の実施例は、一般に電子回路に関し、特に専用のプロセッサによるシステム・オン・チップ(SoC)のハードウェア・パワーオン初期化に関する。
典型的なシステム・オン・チップ(SoC)では、システムのブート準備のため特定のシーケンスで実施されなくてはならない多くの初期化タスクがある。パワーオン・シーケンシングタスクはもっぱら、ハードウェア・ステートマシンおよび関連の回路により扱われる。パワーオン・シーケンシングタスクの例は、シーケンシングリセット、電源の監視、クロック回路の初期化、テストの実施、メモリの消去等を含む。
専用のプロセッサによるシステム・オン・チップ(SOC)のハードウェア・パワーオン初期化を行う技術について説明する。一実施例では、SoCは、PORピンに接続されるハードウェア・パワーオンリセット(POR)シーケンサ回路を含む。SoCはさらに、ハードウェアPORシーケンサ回路に接続されるプラットフォーム管理ユニット(PMU)を含み、PMUは1つまたは複数の中央処理装置(CPU)および読み出し専用メモリ(ROM)を含む。SoCはさらに、ブートプロセスを実行するよう設定されている1つまたは複数の処理装置を含む。ハードウェアPORシーケンサ回路は、PMUを初期化するよう構成されている。PMUの1つまたは複数のCPUは、プリブート初期化を実施するため、ROMに格納されているコードを実行するよう構成されている。
。
図面の簡単な説明
上述の特徴の詳細が理解されるよう、上に概要を簡潔に述べたが、実施例を参照して、より詳細な説明を行い、そのいくつかは添付の図面に示す。しかし、添付の図面は典型的な実施例を示しているのみであり、範囲を限定するものとみなされるべきではない。
図面を参照して以下に様々な特徴を説明する。図面は縮尺通りであることも、そうでない場合もあり、類似の構造および機能の要素は、全図面に渡って類似の符号で示される。図面は、特徴の説明を容易にするためのものであると理解されるべきである。図面は特許請求された発明の包括的な説明または特許請求された発明の範囲を限定するものではない。さらに、図示される実施例は、示される態様または長所のすべてを有する必要はない。特定の実施例に伴い説明される態様または長所は、必ずしもその実施例に限定されるものではなく、そのように図示または明確に記載されていなくても、その他の実施例でも実施されることが可能である。
に外部の周辺コンポーネントに接続するためのIOインタフェースを含むことが可能である。例えば、周辺回路部132は、グラフィック処理装置(GPU)、ディスプレイインタフェース(例えばディスプレイポート、高解像度マルチメディア・インタフェース(HDMI(登録商標))ポート等)、ユニバーサルシリアルバス(USB)ポート、イーサネット(登録商標)ポート、ユニバーサル非同期トランシーバ(UART)ポート、シリアル周辺回路部インタフェース(SPI)ポート、汎用IO(GPIO)ポート、シリアルアドバンストテクノロジーアタッチメント(SATA)ポート、PCIeポート等を含むことが可能である。周辺回路部132は、IO回路134に接続されることが可能である。IO回路134は、周辺回路部132をPSピン135のIOピンに接続するよう構成されるマルチプレクサ回路、シリアライザ/デシリアライザ(SERDES)回路、MGT等を含むことが可能である。IO回路134は、周辺回路部132の1つまたは複数を内部でPL106に接続することも可能である。
ァブリック150へ、またここから信号を送受信するよう構成可能であるIO回路を含む。DSP158は、異なるデジタル処理構造を実施するよう構成可能であるDSP素子を含むことが可能である。プログラマブルインターコネクト160は、複数のプログラマブルインターコネクト素子および関連のルーティングを含むことが可能である。プログラマブルインターコネクト160は、回路設計を実施するため様々なプログラマブルタイルを相互接続するようプログラム可能である。
ージ178は、ヘッダ181と、第1ステージブートローダ(FSBL)180と、ビットストリーム182と、動作システム(OS)またはその他のソフトウェア(「OS/SW184」)とを含むことが可能である。PSピン135のPS104がデアサートされた後、PS104はブートプロセスを開始する。PS104は、ROM128内のブートコード(「BootROM」と称される)を実行し、これがヘッダ181を読み出し、続いてFSBL180を読み出し、認証し、RAM126内に(例えばOCM)格納する。実施例では、CSU120は、BootROMを実行してFSBL180をロードすることが可能である。APU116またはRPU118は、FSBL180を実行するため使用可能であり、これはビットストリーム182をPL106にロードし、OS/SW184の実行を開始することが可能である。
最低限の数の初期化タスクを実施するよう構成されている。その後、PMU122は、ROM128内に格納されているコードの実行によりパワーオン初期化を完了する。パワーオン初期化が完了すると、PMU122は、BootROMの実行をCSU120に開始させる。パワーオン初期化タスクのシーケンシングの修正は、ROM128内に格納されたパワーオン初期化コードの修正により達成可能である。ROM128の変更に必要なのは、メタルマスクの変更だけであり、これは低コストであるとともに、設計の再実施も必要としない。HW PORシーケンサ142は最低限の初期化しか行わないため、ブート
シーケンスの試験の際に高コストのかかる設計変更が必要となることはないだろう。
コードを実行することによりプリブート初期化を実施する。プリブート初期化コードは、PS104をBootROMの実行のために準備する初期化タスクのセットを規定する。プログラマブルSoC102のパワーオン初期化は、ステージ202および204が実行された後に完了する。第3ステージ206では、CSU120が、ブートプロセスを開始するため、BootROMを実行する。BootROMは、PS104のさらなる初期化、およびFSBL180の読み出し、認証およびトリガ実行のためのタスクを含むことが可能である。第4ステージ208では、APU116またはPRU118は、FSBL180を実行する。FSBL180は、PS104のさらなる初期化、PL106の初期化、およびOS/SW184へのハンドオフのためのタスクを含むことが可能である。ステージ202から208の実施例を以下に詳細に説明する。
出力を比較し、「正しい出力」を判定するよう構成されている。例えば、2つの冗長サブシステム302が、所定の処理に関して第1の値を出力する場合、1つの冗長サブシステム302が第1値とは異なる第2の値を出力すると、多数決回路310は、第1値を出力として選択することが可能である。ROM312、RAM314、およびその他のコンポーネントは、冗長サブシステム302からの出力を得て、冗長サブシステム302への入力を行うため、多数決回路310に接続している。ROMアービタ306は、冗長サブシステム302内の各CPU304の命令およびデータバスにおいてROM312へのアクセスを調停する。同様に、RAMアービタ308は、冗長サブシステム302内の各CPU304の命令およびデータバスにおいてRAM314へのアクセスを調停する。RAMアービタ308は、外部接続用にRAM314へのアクセスを調停することも可能である。
。CPU304は、HW PORシーケンサ142内のレジスタにアクセスし、エラー情報、リセット状態情報(例えばリセットがPORまたはシステムリセットか)等を取得することが可能である。CPU304はさらに、PS104用の各種設定およびパラメータを取得するため、電子ヒューズキャッシュ322にアクセス可能である。HW PORシーケンサ142は、PORに応じて電子ヒューズ144の状態を電子ヒューズキャッシュ322へ読み込むことが可能である。電子ヒューズキャッシュ322は、RAM126に格納されていることが可能であり、電子ヒューズ144へのアクセスを最小限に抑えるために使用される。PORシーケンシングコード334は、エラー情報、リセット状態情報、設定情報をパラメトリック入力として用いて、初期化タスクを実施することが可能である。
144内の設定により解除されることが可能である(例えば製造時にテストされた後、DFTモードは解除が可能)。ステップ402~412は、プログラマブルSoC102の初期化の第1段階450の一部であることが可能である。
ト(ウォームリセット)の場合、PMU122はステップ514および516を省略することが可能である。
リセットをリリースすることが可能である。ステップ610では、PMU122は、1つまたは複数の特定のブロックにおいてスキャンクリアまたはBIST動作を起動することが可能である。
一実施例ではSoCが設けられることができる。
成されており、PMUの1つまたは複数のCPUは、プリブート初期化を実施するためROMに格納されるコードを実行するよう構成されている。
このようなSoCのブート方法は、ハードウェアPORシーケンサ回路を用いて1つまたは複数の第1初期化タスクを実施することと、PMUを用いて、ROMに格納されるコードの実行により第2初期化タスクを実施することと、第1処理装置を用いてブートROM内のコードを実行することと、第2処理装置を用いてブートローダを実行することとを含むことができる。
このような方法では、第2初期化タスクは、テスト回路の初期化を含むことができる。
このような方法では、第2初期化タスクは、パワードメインの初期化を含むことができる。
も1つからの1つまたは複数のリクエストを処理することを含むことができる。
このような非一時的コンピュータ可読媒体には命令が格納されていることができ、これがSoCのPMUにより実行されると、PMUに以下からなる方法を実施させる。すなわち、SoC内のテスト回路を初期化することと、SoC内の1つまたは複数の回路ブロックを初期化することと、SoC内のRAMを初期化することと、SoC内のパワードメインを初期化することと、SoC内の第1処理装置にブートプロセスを開始させることと、からなる。
Claims (4)
- ハードウェア・パワーオンリセット(POR)シーケンサ回路を利用して1つまたは複数の第1初期化タスクを実施することと、
第1処理装置および第2処理装置による初期化、および前記第1処理装置によるブート読み出し専用メモリ(ROM)内のコードの実行前に、プラットフォーム管理ユニット(PMU)を利用してROMに格納されているコードを実行することにより1つまたは複数の第2初期化タスクを実施して1つまたは複数の回路ブロックを初期化することと、
前記第1処理装置を利用して前記ブートROM内の前記コードを実行して、ランダムアクセスメモリ(RAM)内にブートローダを格納することと、
前記第2処理装置を利用して、前記RAM内に格納されている前記ブートローダを実行することと、を備えるシステムオンチップ(SoC)のブート方法。 - 前記第1初期化タスクが、前記PMUの初期化を含む、請求項1に記載の方法。
- 前記第2初期化タスクが、テスト回路の初期化を含む、請求項1に記載の方法。
- 前記第1処理装置または前記第2処理装置の少なくとも1つからの1つまたは複数の要求を前記PMUにて処理することをさらに備える、請求項1に記載の方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/969,362 | 2015-12-15 | ||
US14/969,362 US9846583B2 (en) | 2015-12-15 | 2015-12-15 | Hardware power-on initialization of an SoC through a dedicated processor |
PCT/US2016/062091 WO2017105727A1 (en) | 2015-12-15 | 2016-11-15 | Hardware power-on initialization of an soc through a dedicated processor |
JP2018531098A JP7117240B2 (ja) | 2015-12-15 | 2016-11-15 | 専用のプロセッサによるSoCのハードウェア・パワーオン初期化 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018531098A Division JP7117240B2 (ja) | 2015-12-15 | 2016-11-15 | 専用のプロセッサによるSoCのハードウェア・パワーオン初期化 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022050405A JP2022050405A (ja) | 2022-03-30 |
JP7230163B2 true JP7230163B2 (ja) | 2023-02-28 |
Family
ID=57485898
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018531098A Active JP7117240B2 (ja) | 2015-12-15 | 2016-11-15 | 専用のプロセッサによるSoCのハードウェア・パワーオン初期化 |
JP2021200801A Active JP7230163B2 (ja) | 2015-12-15 | 2021-12-10 | 専用のプロセッサによるSoCのハードウェア・パワーオン初期化 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018531098A Active JP7117240B2 (ja) | 2015-12-15 | 2016-11-15 | 専用のプロセッサによるSoCのハードウェア・パワーオン初期化 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9846583B2 (ja) |
EP (1) | EP3391205B1 (ja) |
JP (2) | JP7117240B2 (ja) |
KR (1) | KR102688776B1 (ja) |
CN (1) | CN108369522B (ja) |
WO (1) | WO2017105727A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI615705B (zh) * | 2016-05-31 | 2018-02-21 | 瑞昱半導體股份有限公司 | 於電腦系統中重置記憶體的方法 |
US10169177B1 (en) * | 2017-11-02 | 2019-01-01 | Xilinx, Inc. | Non-destructive online testing for safety critical applications |
US11709624B2 (en) * | 2018-02-15 | 2023-07-25 | Xilinx, Inc. | System-on-chip having multiple circuits and memory controller in separate and independent power domains |
JP6821616B2 (ja) * | 2018-02-27 | 2021-01-27 | 東芝情報システム株式会社 | 不揮発性メモリ代替装置及び実機開発支援システム |
CN109918124A (zh) * | 2019-03-15 | 2019-06-21 | 盛科网络(苏州)有限公司 | SOC启动早期载入用户配置的方法及***、Bootloader镜像配置方法 |
CN111158273B (zh) * | 2019-12-20 | 2021-04-13 | 中核控制***工程有限公司 | 一种无操作***的安全显示界面实现方法 |
US12019487B2 (en) * | 2021-11-30 | 2024-06-25 | Texas Instruments Incorporated | Power sequence synchronization between multiple devices |
US11581888B1 (en) | 2021-12-17 | 2023-02-14 | Xilinx, Inc. | Power-on reset circuit with reduced detection time |
CN116610368B (zh) * | 2023-04-13 | 2024-08-16 | 湖南长城银河科技有限公司 | 一种可配置的芯片启动引导方法、***及介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008165588A (ja) | 2006-12-28 | 2008-07-17 | Sony Corp | 情報処理装置、情報処理方法、およびプログラム |
JP5242057B2 (ja) | 2006-01-12 | 2013-07-24 | 株式会社東芝 | X線コンピュータ断層撮影装置及びx線コンピュータ断層撮影用補正データ生成方法 |
JP2014522040A (ja) | 2011-07-29 | 2014-08-28 | マーベル ワールド トレード リミテッド | プロセッサキャッシュ−ランダムアクセスメモリ間の切り替え |
JP2016513839A (ja) | 2013-03-15 | 2016-05-16 | ホアウェイ・テクノロジーズ・カンパニー・リミテッド | 複数の中央処理装置を備えたコンピュータシステムの立ち上げ方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05242057A (ja) * | 1992-02-27 | 1993-09-21 | Sanyo Electric Co Ltd | マルチプロセッサシステムの起動方式 |
JP3001818B2 (ja) * | 1996-11-20 | 2000-01-24 | 三菱電機株式会社 | マルチプロセッサ立ち上げ管理装置 |
US20030009654A1 (en) * | 2001-06-29 | 2003-01-09 | Nalawadi Rajeev K. | Computer system having a single processor equipped to serve as multiple logical processors for pre-boot software to execute pre-boot tasks in parallel |
US7017035B2 (en) * | 2002-10-02 | 2006-03-21 | Intel Corporation | Method and apparatus for using an ACPI NVS memory region as an alternative CMOS information area |
US7310760B1 (en) * | 2002-12-11 | 2007-12-18 | Chung Sun | Apparatus and method for initializing an integrated circuit device and activating a function of the device once an input power supply has reached a threshold voltage |
JP2006293992A (ja) * | 2005-03-18 | 2006-10-26 | Toshiba Corp | 紙葉類処理装置と紙葉類処理方法 |
CN101281469B (zh) * | 2008-04-11 | 2011-01-26 | 青岛海信电器股份有限公司 | 嵌入式***及其启动加载的方法 |
CN101329632B (zh) * | 2008-04-30 | 2014-02-19 | 中兴通讯股份有限公司 | 一种使用boot启动cpu的方法与装置 |
US8892859B1 (en) * | 2009-01-05 | 2014-11-18 | Marvell Israel (M.I.S.L) Ltd. | Hardware based detection of factory reset request |
WO2012135973A1 (en) * | 2011-04-06 | 2012-10-11 | Integrated Device Technology, Inc. | Power management integrated circuit using a flexible script-based configurator and method for power management |
US9310863B2 (en) | 2012-09-12 | 2016-04-12 | Ati Technologies Ulc | Multi-purpose power controller and method |
US20140164753A1 (en) * | 2012-12-06 | 2014-06-12 | Samsung Electronics Co., Ltd | System on chip for performing secure boot, image forming apparatus using the same, and method thereof |
US9858084B2 (en) * | 2013-03-15 | 2018-01-02 | Bitmicro Networks, Inc. | Copying of power-on reset sequencer descriptor from nonvolatile memory to random access memory |
KR102060430B1 (ko) * | 2013-08-08 | 2020-02-11 | 삼성전자주식회사 | 웨이크-업 시간을 줄일 수 있는 시스템 온 칩. 애플리케이션 프로세서, 및 상기 시스템 온 칩을 포함하는 컴퓨터 시스템 |
US9830456B2 (en) * | 2013-10-21 | 2017-11-28 | Cisco Technology, Inc. | Trust transference from a trusted processor to an untrusted processor |
-
2015
- 2015-12-15 US US14/969,362 patent/US9846583B2/en active Active
-
2016
- 2016-11-15 EP EP16806355.0A patent/EP3391205B1/en active Active
- 2016-11-15 WO PCT/US2016/062091 patent/WO2017105727A1/en active Application Filing
- 2016-11-15 JP JP2018531098A patent/JP7117240B2/ja active Active
- 2016-11-15 CN CN201680073522.1A patent/CN108369522B/zh active Active
- 2016-11-15 KR KR1020187019867A patent/KR102688776B1/ko active IP Right Grant
-
2021
- 2021-12-10 JP JP2021200801A patent/JP7230163B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5242057B2 (ja) | 2006-01-12 | 2013-07-24 | 株式会社東芝 | X線コンピュータ断層撮影装置及びx線コンピュータ断層撮影用補正データ生成方法 |
JP2008165588A (ja) | 2006-12-28 | 2008-07-17 | Sony Corp | 情報処理装置、情報処理方法、およびプログラム |
JP2014522040A (ja) | 2011-07-29 | 2014-08-28 | マーベル ワールド トレード リミテッド | プロセッサキャッシュ−ランダムアクセスメモリ間の切り替え |
JP2016513839A (ja) | 2013-03-15 | 2016-05-16 | ホアウェイ・テクノロジーズ・カンパニー・リミテッド | 複数の中央処理装置を備えたコンピュータシステムの立ち上げ方法 |
Also Published As
Publication number | Publication date |
---|---|
US9846583B2 (en) | 2017-12-19 |
WO2017105727A1 (en) | 2017-06-22 |
CN108369522B (zh) | 2021-04-06 |
KR20180093046A (ko) | 2018-08-20 |
US20170168841A1 (en) | 2017-06-15 |
JP7117240B2 (ja) | 2022-08-12 |
JP2022050405A (ja) | 2022-03-30 |
JP2019505890A (ja) | 2019-02-28 |
KR102688776B1 (ko) | 2024-07-25 |
EP3391205B1 (en) | 2019-06-19 |
CN108369522A (zh) | 2018-08-03 |
EP3391205A1 (en) | 2018-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7230163B2 (ja) | 専用のプロセッサによるSoCのハードウェア・パワーオン初期化 | |
JP5826865B2 (ja) | プログラマブル回路と埋込型プロセッサシステムとを伴う集積回路 | |
US9471785B2 (en) | Systems and methods for secure boot ROM patch | |
US10184983B2 (en) | Interface independent test boot method and apparatus using automatic test equipment | |
CN100580638C (zh) | 一种实现硬件级验证的方法及装置 | |
US20130326206A1 (en) | Reintialization of a processing system from volatile memory upon resuming from a low-power state | |
KR102386719B1 (ko) | 안전 서브-시스템을 가지는 프로그램가능 ic | |
US9983889B1 (en) | Booting of integrated circuits | |
US8799715B2 (en) | System on a chip (SOC) debug controllability | |
KR20140010942A (ko) | 집적 회로 내에서의 전력 관리 | |
US20140344919A1 (en) | Debug functionality in a secure computing environment | |
US11726139B2 (en) | In-system test of chips in functional systems | |
US7958414B1 (en) | Enhancing security of internal memory | |
US10169177B1 (en) | Non-destructive online testing for safety critical applications | |
US9009457B2 (en) | Integrated circuit boot code and fuse storage implemented on interposer-mounted non-volatile memory | |
US10275259B1 (en) | Multi-stage booting of integrated circuits | |
JP6689824B2 (ja) | サブシステム電力管理制御 | |
US9130566B1 (en) | Programmable IC with power fault tolerance | |
US20130111071A1 (en) | Self-healing and reconfiguration in an integrated circuit | |
JP2002123567A (ja) | コアおよびメモリ・マクロを使用した構成可能リアル・プロトタイプ・ハードウェア | |
US20240220365A1 (en) | Error and debug information capturing for a boot process | |
CN112912958A (zh) | 使用内置自测控制器测试只读存储器 | |
US10642765B1 (en) | Productivity language interface for synthesized circuits | |
US20240003972A1 (en) | Method and system for testing semiconductor circuits | |
CN114637539B (zh) | 一种核心安全启动平台及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220105 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220105 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230111 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7230163 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |