JP7229033B2 - 基板処理方法及び基板処理装置 - Google Patents

基板処理方法及び基板処理装置 Download PDF

Info

Publication number
JP7229033B2
JP7229033B2 JP2019017380A JP2019017380A JP7229033B2 JP 7229033 B2 JP7229033 B2 JP 7229033B2 JP 2019017380 A JP2019017380 A JP 2019017380A JP 2019017380 A JP2019017380 A JP 2019017380A JP 7229033 B2 JP7229033 B2 JP 7229033B2
Authority
JP
Japan
Prior art keywords
region
flow rate
substrate
sulfur
containing gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019017380A
Other languages
English (en)
Other versions
JP2020126899A (ja
JP2020126899A5 (ja
Inventor
秀樹 水野
敬紀 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2019017380A priority Critical patent/JP7229033B2/ja
Priority to KR1020200009876A priority patent/KR20200096142A/ko
Priority to US16/776,774 priority patent/US11139161B2/en
Priority to CN202010078704.6A priority patent/CN111524807A/zh
Publication of JP2020126899A publication Critical patent/JP2020126899A/ja
Publication of JP2020126899A5 publication Critical patent/JP2020126899A5/ja
Application granted granted Critical
Publication of JP7229033B2 publication Critical patent/JP7229033B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/305—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching
    • H01J37/3053—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching for evaporating or etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/305—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching
    • H01J37/3053—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching for evaporating or etching
    • H01J37/3056—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching for evaporating or etching for microworking, e.g. etching of gratings, trimming of electrical components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

本開示は、基板処理方法及び基板処理装置に関する。
チャンバ内に処理ガスが導入され、チャンバ内の電極に高周波電力を印加することにより、基板にエッチング処理等の所望の処理を施す基板処理装置が知られている。
特許文献１には、シリコン酸化膜及びシリコン窒化膜が交互に設けられることによって構成された積層膜を有する第１領域と、シリコン酸化膜の単層膜を有する第２領域とをエッチングする方法が開示されている。
特開２０１６－０５１７５０号公報
一の側面では、本開示は、シリコン酸化膜及びシリコン窒化膜の積層膜を有する第１領域と、シリコン酸化膜の単層膜を有する第２領域とをエッチングする際の形状の差異を低減する基板処理方法及び基板処理装置を提供する。
上記課題を解決するために、一の態様によれば、シリコン酸化膜及びシリコン窒化膜の積層膜を有する第１領域と、シリコン酸化膜の単層膜を有する第２領域と、を有する第１基板を提供する工程と、硫黄含有ガスの流量を変えて、各流量で前記第１基板を処理ガスを用いてエッチングし、前記硫黄含有ガスの流量と、前記第１領域に形成された凹部の形状と前記第２領域に形成された凹部の形状との形状差と、の関係を求める工程と、前記関係から、前記硫黄含有ガスの流量を決定する工程と、決定した前記硫黄含有ガスの流量で、シリコン酸化膜及びシリコン窒化膜の積層膜を有する第１領域と、シリコン酸化膜の単層膜を有する第２領域と、を有する第２基板をエッチングする工程と、を有する基板処理方法が提供される。
一の側面によれば、シリコン酸化膜及びシリコン窒化膜の積層膜を有する第１領域と、シリコン酸化膜の単層膜を有する第２領域とをエッチングする際の形状の差異を低減する基板処理方法及び基板処理装置を提供することができる。
本実施形態に係る基板処理装置の一例を示す断面模式図。 本実施形態に係る基板処理装置において処理される第１基板と第２基板の構成の一例を示す断面模式図。 本実施形態に係る基板処理装置による基板処理を説明するフローチャート。 エッチング処理によって形成された凹部の各寸法を説明する模式図。 エッチング処理によって形成された凹部の各寸法と硫黄含有ガスの流量との関係を示すグラフ。
以下、図面を参照して本開示を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
本実施形態に係る基板処理装置１について、図１を用いて説明する。図１は、本実施形態に係る基板処理装置１の一例を示す断面模式図である。
基板処理装置１は、チャンバ１０を備える。チャンバ１０は、その中に内部空間１０ｓを提供する。チャンバ１０はチャンバ本体１２を含む。チャンバ本体１２は、略円筒形状を有する。チャンバ本体１２は、例えばアルミニウムから形成される。チャンバ本体１２の内壁面上には、耐腐食性を有する膜が設けられている。当該膜は、酸化アルミニウム、酸化イットリウムなどのセラミックであってよい。
チャンバ本体１２の側壁には、通路１２ｐが形成されている。基板Ｗは、通路１２ｐを通して内部空間１０ｓとチャンバ１０の外部との間で搬送される。通路１２ｐは、チャンバ本体１２の側壁に沿って設けられるゲートバルブ１２ｇにより開閉される。
チャンバ本体１２の底部上には、支持部１３が設けられている。支持部１３は、絶縁材料から形成される。支持部１３は、略円筒形状を有する。支持部１３は、内部空間１０ｓの中で、チャンバ本体１２の底部から上方に延在している。支持部１３は、上部に支持台１４を有する。支持台１４は、内部空間１０ｓの中において、基板Ｗを支持するように構成されている。
支持台１４は、下部電極１８及び静電チャック２０を有する。支持台１４は、電極プレート１６を更に有し得る。電極プレート１６は、アルミニウムなどの導体から形成され、略円盤形状を有する。下部電極１８は、電極プレート１６上に設けられている。下部電極１８は、アルミニウムなどの導体から形成されて、略円盤形状を有する。下部電極１８は、電極プレート１６に電気的に接続されている。
静電チャック２０は、下部電極１８上に設けられている。静電チャック２０の上面に基板Ｗが載置される。静電チャック２０は、本体及び電極を有する。静電チャック２０の本体は、略円盤形状を有し、誘電体から形成される。静電チャック２０の電極は、膜状の電極であり、静電チャック２０の本体内に設けられている。静電チャック２０の電極は、スイッチ２０ｓを介して直流電源２０ｐに接続されている。静電チャック２０の電極に直流電源２０ｐからの電圧が印加されると、静電チャック２０と基板Ｗとの間に静電引力が発生する。その静電引力により、基板Ｗが静電チャック２０に保持される。
下部電極１８の周縁部上には、基板Ｗのエッジを囲むように、エッジリング２５が配置される。エッジリング２５は、基板Ｗに対するプラズマ処理の面内均一性を向上させる。エッジリング２５は、シリコン、炭化シリコン、又は石英などから形成され得る。
下部電極１８の内部には、流路１８ｆが設けられている。流路１８ｆには、チャンバ１０の外部に設けられているチラーユニット（図示しない）から配管２２ａを介して熱交換媒体（例えば冷媒）が供給される。流路１８ｆに供給された熱交換媒体は、配管２２ｂを介してチラーユニットに戻される。基板処理装置１では、静電チャック２０上に載置された基板Ｗの温度が、熱交換媒体と下部電極１８との熱交換により、調整される。
基板処理装置１には、ガス供給ライン２４が設けられている。ガス供給ライン２４は、伝熱ガス供給機構からの伝熱ガス（例えばＨｅガス）を、静電チャック２０の上面と基板Ｗの裏面との間に供給する。
基板処理装置１は、上部電極３０を更に備える。上部電極３０は、支持台１４の上方に設けられている。上部電極３０は、部材３２を介して、チャンバ本体１２の上部に支持されている。部材３２は、絶縁性を有する材料から形成される。上部電極３０と部材３２は、チャンバ本体１２の上部開口を閉じている。
上部電極３０は、天板３４及び支持体３６を含み得る。天板３４の下面は、内部空間１０ｓの側の下面であり、内部空間１０ｓを画成する。天板３４は、発生するジュール熱の少ない低抵抗の導電体又は半導体から形成され得る。天板３４は、天板３４をその板厚方向に貫通する複数のガス吐出孔３４ａを有する。
支持体３６は、天板３４を着脱自在に支持する。支持体３６は、アルミニウムなどの導電性材料から形成される。支持体３６の内部には、ガス拡散室３６ａが設けられている。支持体３６は、ガス拡散室３６ａから下方に延びる複数のガス孔３６ｂを有する。複数のガス孔３６ｂは、複数のガス吐出孔３４ａにそれぞれ連通している。支持体３６には、ガス導入口３６ｃが形成されている。ガス導入口３６ｃは、ガス拡散室３６ａに接続している。ガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、バルブ群４２、流量制御器群４４、及びガスソース群４０が接続されている。ガスソース群４０、バルブ群４２、及び流量制御器群４４、は、ガス供給部を構成している。ガスソース群４０は、複数のガスソースを含む。バルブ群４２は、複数の開閉バルブを含む。流量制御器群４４は、複数の流量制御器を含む。流量制御器群４４の複数の流量制御器の各々は、マスフローコントローラ又は圧力制御式の流量制御器である。ガスソース群４０の複数のガスソースの各々は、バルブ群４２の対応の開閉バルブ、及び流量制御器群４４の対応の流量制御器を介して、ガス供給管３８に接続されている。
基板処理装置１では、チャンバ本体１２の内壁面及び支持部１３の外周に沿って、シールド４６が着脱自在に設けられている。シールド４６は、チャンバ本体１２に反応副生物が付着することを防止する。シールド４６は、例えば、アルミニウムから形成された母材の表面に耐腐食性を有する膜を形成することにより構成される。耐腐食性を有する膜は、酸化イットリウムなどのセラミックから形成され得る。
支持部１３とチャンバ本体１２の側壁との間には、バッフルプレート４８が設けられている。バッフルプレート４８は、例えば、アルミニウムから形成された母材の表面に耐腐食性を有する膜（酸化イットリウムなどの膜）を形成することにより構成される。バッフルプレート４８には、複数の貫通孔が形成されている。バッフルプレート４８の下方、且つ、チャンバ本体１２の底部には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、圧力調整弁及びターボ分子ポンプなどの真空ポンプを含む。
基板処理装置１は、第１の高周波電源６２及び第２の高周波電源６４を備えている。第１の高周波電源６２は、第１の高周波電力を発生する電源である。第１の高周波電力は、プラズマの生成に適した周波数を有する。第１の高周波電力の周波数は、例えば２７ＭＨｚ～１００ＭＨｚの範囲内の周波数である。第１の高周波電源６２は、整合器６６及び電極プレート１６を介して下部電極１８に接続されている。整合器６６は、第１の高周波電源６２の出力インピーダンスと負荷側（下部電極１８側）のインピーダンスを整合させるための回路を有する。なお、第１の高周波電源６２は、整合器６６を介して、上部電極３０に接続されていてもよい。第１の高周波電源６２は、一例のプラズマ生成部を構成している。
第２の高周波電源６４は、第２の高周波電力を発生する電源である。第２の高周波電力は、第１の高周波電力の周波数よりも低い周波数を有する。第１の高周波電力と共に第２の高周波電力が用いられる場合には、第２の高周波電力は基板Ｗにイオンを引き込むためのバイアス用の高周波電力として用いられる。第２の高周波電力の周波数は、例えば４００ｋＨｚ～１３．５６ＭＨｚの範囲内の周波数である。第２の高周波電源６４は、整合器６８及び電極プレート１６を介して下部電極１８に接続されている。整合器６８は、第２の高周波電源６４の出力インピーダンスと負荷側（下部電極１８側）のインピーダンスを整合させるための回路を有する。
なお、第１の高周波電力を用いずに、第２の高周波電力を用いて、即ち、単一の高周波電力のみを用いてプラズマを生成してもよい。この場合には、第２の高周波電力の周波数は、１３．５６ＭＨｚよりも大きな周波数、例えば４０ＭＨｚであってもよい。基板処理装置１は、第１の高周波電源６２及び整合器６６を備えなくてもよい。第２の高周波電源６４は一例のプラズマ生成部を構成する。
基板処理装置１においてガスが、ガス供給部から内部空間１０ｓに供給されて、プラズマを生成する。また、第１の高周波電力及び／又は第２の高周波電力が供給されることにより、上部電極３０と下部電極１８との間で高周波電界が生成される。生成された高周波電界がプラズマを生成する。
基板処理装置１は、電源７０を備えている。電源７０は、上部電極３０に接続されている。電源７０は内部空間１０ｓ内に存在する正イオンを天板３４に引き込むための電圧を、上部電極３０に印加する。
基板処理装置１は、制御部８０を更に備え得る。制御部８０は、プロセッサ、メモリなどの記憶部、入力装置、表示装置、信号の入出力インターフェイス等を備えるコンピュータであり得る。制御部８０は、基板処理装置１の各部を制御する。制御部８０では、入力装置を用いて、オペレータが基板処理装置１を管理するためにコマンドの入力操作等を行うことができる。また、制御部８０では、表示装置により、基板処理装置１の稼働状況を可視化して表示することができる。さらに、記憶部には、制御プログラム及びレシピデータが格納されている。制御プログラムは、基板処理装置１で各種処理を実行するために、プロセッサによって実行される。プロセッサが、制御プログラムを実行し、レシピデータに従って基板処理装置１の各部を制御する。
図２は、本実施形態に係る基板処理装置１において処理される第１基板Ｗ１と第２基板Ｗ２の構成の一例を示す断面模式図である。ここで、第１基板Ｗ１は、後述するステップＳ２～Ｓ３（図３参照）において、硫黄含有ガスの流量等を決定するために使用されるテスト用の基板である。また、第２基板Ｗ２は、後述するステップＳ４（図３参照）において、製品となる半導体デバイスを製造するために使用される基板である。
図２に示すように、第２基板Ｗ２は、下地層１００と、第１領域１１０と、第２領域１２０と、マスク１５０と、を有する。下地層１００は、例えば、基板上に設けられた多結晶シリコン製の層である。下地層１００の上に、第１領域１１０及び第２領域１２０が設けられている。
第１領域１１０（ＯＮ積層ともいう。）は、シリコン酸化膜１１１とシリコン窒化膜１１２とが交互に積層された積層膜から構成されている。第２領域１２０（Ｏｘ層ともいう。）は、シリコン酸化膜の単層膜から構成されている。第１領域１１０の厚さと、第２領域１２０の厚さは、略等しくなっている。第１領域１１０の積層膜及び第２領域１２０の単層膜はいずれも被エッチング膜である。
第１領域１１０及び第２領域１２０の上に、マスク１５０が設けられている。マスク１５０は、第１領域１１０及び第２領域１２０にホールやスリットを形成するためのパターンを有している。基板処理装置１は、マスク１５０の開口部を介して、第１領域１１０及び第２領域１２０にエッチング処理を施して、ホールやスリット等の凹部を形成する。
第１基板Ｗ１は、第２基板Ｗ２と同様の構成を有している。なお、第１基板Ｗ１としては、図２に示すように、１枚の基板上に第１領域１１０及び第２領域１２０が設けられていてもよい。また、第１領域１１０を有する基板と、第２領域１２０を有する基板とが、別体として設けられ、これら２種類の基板の組を、第１基板Ｗ１として用いてもよい。
ところで、シリコン窒化膜とシリコン酸化膜に同時にエッチング処理を施す場合、シリコン窒化膜よりもシリコン酸化膜の方が、エッチングレートが速く、エッチングにより形成される凹部の幅方向の寸法値（ＣＤ(Critical Dimension)値）も大きくなる傾向がある。このため、シリコン酸化膜１１１とシリコン窒化膜１１２の積層膜から構成される第１領域１１０と、シリコン酸化膜の単層膜から構成される第２領域１２０とを同時にエッチング処理を施す場合、第１領域１１０に形成される凹部と第２領域１２０に形成される凹部との間に形状差が生じる。
積層膜の積層数が増えてきている近年においては、この形状差はさらに拡大する。この形状差により、エッチングレートの速いシリコン酸化膜のエッチングが終了した後も、積層膜のエッチングが行われるため、シリコン酸化膜がオーバーエッチングされる等によりＣＤ制御が困難になる。
これに対して、Ｏ２ガスを調整することによってＣＤ制御は可能であるが、積層膜とシリコン酸化膜との形状差をなくすように調整すると、後述するＮｅｃｋｉｎｇＣＤが著しく小さくなり、エッチングレートが大幅に低下する。
そこで、以下に説明する本実施形態に係る基板処理方法では、処理ガスに硫黄含有ガスを添加し、硫黄含有ガスの流量を調整することにより、積層膜とシリコン酸化膜のエッチングレートが同程度となるように調整する。これにより、ＮｅｃｋｉｎｇＣＤやエッチングレートの課題を発生させることなく、各膜のエッチングにより形成される凹部の形状差をほぼなくす、具体的には、第１領域１１０と第２領域１２０におけるＭａｘＣＤの差を低減することができる。
次に、本実施形態に係る基板処理装置１による基板処理方法について、図３を用いて説明する。図３は、本実施形態に係る基板処理装置１による基板処理を説明するフローチャートである。
ステップＳ１において、第１領域１１０及び第２領域１２０を有する第１基板Ｗ１（図２参照）を提供する。制御部８０はゲートバルブ１２ｇを開ける。図示しない搬送装置は、通路１２ｐを介して第１基板Ｗ１を支持台１４に載置する。また、制御部８０は、スイッチ２０ｓを操作する。これにより、第１基板Ｗ１は、静電チャック２０で保持される。搬送装置が通路１２ｐから退避すると、制御部８０はゲートバルブ１２ｇを閉じる。
ステップＳ２において、処理ガスに含まれる硫黄含有ガスの流量を変えて第１基板Ｗ１にエッチング処理を施し、硫黄含有ガスの流量と、第１領域１１０に形成される凹部の形状と第２領域１２０に形成される凹部の形状との形状差の関係を求める。
ここでは、ガスソース群４０から内部空間１０ｓに処理ガス等を供給し、第１基板Ｗ１にプラズマエッチング処理を施す。内部空間１０ｓに供給される処理ガスは、ハイドロフルオロカーボンガス（ＨＣＦガス）と、フルオロカーボンガス（ＣＦガス）と、Ｏ含有ガスと、硫黄含有ガスと、希ガス等を含む。
ＨＣＦガスは、シリコン酸化膜よりもシリコン窒化膜に対して高いエッチングレートを有する。ＨＣＦガスは、例えば、ＣＨ２Ｆ２、ＣＨＦ３を用いることができる。ＣＦガス及びＯ含有ガスは、シリコン窒化膜よりもシリコン酸化膜に対して高いエッチングレートを有する。ＣＦガスは、例えば、Ｃ４Ｆ６、Ｃ４Ｆ８、Ｃ３Ｆ８を用いることができる。Ｏ含有ガスは、例えば、Ｏ２、Ｏ３等を用いることができる。
硫黄含有ガスは、含有する硫黄が第１領域１１０及び第２領域１２０に形成された凹部の側面に吸着することにより、ＣＤ値を小さくする。ここで、硫黄は、シリコン窒化膜よりもシリコン酸化膜に吸着されやすい性質を有する。このため、硫黄含有ガスの流量を調整することで、第１領域１１０と第２領域１２０のエッチングレートの差を小さくし、第１領域１１０と第２領域１２０のＣＤ値の差を小さくすることができる。よって、第１領域１１０に形成される凹部と第２領域１２０に形成される凹部との間の形状差を小さくすることができる。硫黄含有ガスは、例えば、ＣＯＳ、ＳＯ２、ＳＦ６を用いることができる。
図４は、エッチング処理によって形成された凹部の各寸法を説明する模式図である。エッチング処理によって形成された凹部は、エッチングにより、第１領域１１０及び第２領域１２０に形成された空間を指す。図５は、エッチング処理によって形成された凹部の各寸法と硫黄含有ガスの流量との関係を示すグラフである。以下、図５において、ＣＯＳを添加した場合及びＯ２の流量を調整した場合における処理条件をそれぞれ示す。
＜ＣＯＳを添加した場合の条件＞
・処理圧力：２．７Ｐａ
・ＣＯＳ流量：１０～３５ｓｃｃｍ
・Ｃ４Ｆ６，Ｃ４Ｆ８，Ｃ３Ｆ８流量：１８０ｓｃｃｍ
・ＣＨ２Ｆ２流量：１５０ｓｃｃｍ
・Ｏ２：１７７ｓｃｃｍ
・第１の高周波電力：４０ＭＨｚ,３３００Ｗ
・第２の高周波電力：０．４ＭＨｚ，１４０００Ｗ
・処理時間：６００秒
＜Ｏ２を調整した場合の条件＞
・処理圧力：２．７Ｐａ
・Ｃ４Ｆ６，Ｃ４Ｆ８，Ｃ３Ｆ８流量：１８０ｓｃｃｍ
・ＣＨ２Ｆ２流量：１５０ｓｃｃｍ
・Ｏ２：１３０～１８０ｓｃｃｍ
・第１の高周波電力：４０ＭＨｚ，３３００Ｗ
・第２の高周波電力：０．４ＭＨｚ，１４０００Ｗ
・処理時間：６００秒
図４に示すように、エッチング処理によって形成された凹部において、マスク１５０におけるＣＤ値の最小値を「ＮｅｃｋｉｎｇＣＤ」と称する。また、エッチング処理によって形成された凹部において、第１領域１１０、第２領域１２０におけるＣＤ値の最大値を「ＭａｘＣＤ」と称する。また、エッチング処理によって形成された被エッチング膜の凹部の深さを「Ｄｅｐｔｈ」と称する。
図５の上段に、ＣＯＳ（硫黄含有ガスの一例）を添加した際の、ＣＯＳ流量とＤｅｐｔｈとの関係（左上のグラフ）、ＣＯＳ流量とＮｅｃｋｉｎｇＣＤとの関係（中央上のグラフ）、ＣＯＳ流量とＭａｘＣＤとの関係（右上のグラフ）を示す。また、グラフにおいて、黒塗り三角印は第１領域１１０（ＯＮ積層）の場合を示し、黒塗り丸印は第２領域１２０（Ｏｘ層）の場合を示す。
図５の上段に示すように、ＣＯＳ流量を調整することにより、第１領域１１０と第２領域１２０におけるＤｅｐｔｈの差、ＭａｘＣＤの差を共に小さくすることができる。即ち、ＣＯＳ流量を調整することにより、第１領域１１０に形成される凹部と第２領域１２０に形成される凹部との間の形状差を小さくすることができる。
ここで、図５の下段に参考例として、Ｏ２の流量を調整した際の、Ｏ２流量とＤｅｐｔｈとの関係（左下のグラフ）、Ｏ２流量とＮｅｃｋｉｎｇＣＤとの関係（中央下のグラフ）、Ｏ２流量とＭａｘＣＤとの関係（右下のグラフ）を示す。
図５の下段に示すように、第１領域１１０と第２領域１２０におけるＭａｘＣＤの差を小さくするようにＯ２流量を選択すると、Ｄｅｐｔｈの差は小さくすることができない。即ち、Ｏ２流量を調整しても、ＭａｘＣＤの差とＤｅｐｔｈの差を同時に小さくすることができず、第１領域１１０に形成される凹部と第２領域１２０に形成される凹部との間の形状差を小さくすることが困難である。
また、ターゲットとなるＭａｘＣＤ（右上及び右下のグラフにおいて、横実線で示す）に対して、ＣＯＳ流量及びＯ２流量を決定した場合、その流量（右上及び右下のグラフにおいて、矢印で示す）におけるＤｅｐｔｈは、ＣＯＳを添加して流量を調整する場合の方が、Ｏ２流量を調整する場合よりも大きくなる。即ち、ＣＯＳを添加する本実施形態は、Ｏ２流量を調整する参考例と比較して、エッチングレートを高くすることができる。
また、その流量におけるＮｅｃｋｉｎｇＣＤは、ＣＯＳを添加して流量を調整する場合の方が、Ｏ２流量を調整する場合よりも大きくなる。ＮｅｃｋｉｎｇＣＤが小さくなると、マスク１５０の開口がデポ等により閉塞するおそれがある。即ち、ＣＯＳを添加する本実施形態は、Ｏ２流量を調整する参考例と比較して、マスク１５０が閉塞しないようにするためのマージンを確保することができる。
図３に戻り、ステップＳ３において、ステップＳ２で求めた関係から、硫黄含有ガスの流量を決定する。例えば、第１領域１１０と第２領域１２０におけるＭａｘＣＤの差が所定の閾値以下、例えば第１領域１１０の最大ＣＤに対するＭａｘＣＤの差が５％以下となるように硫黄含有ガスの流量を決定する。ステップＳ２で求めた関係情報は、制御部８０のメモリに予め記憶され、制御部８０のプロセッサが関係情報を参照して、硫黄含有ガスの流量を決定する。
また、第１領域１１０におけるエッチングレート及び第２領域１２０におけるエッチングレートに基づいて、硫黄含有ガスの流量を決定してもよい。第１領域１１０と第２領域１２０におけるエッチングレートの差が所定の閾値以下となるように硫黄含有ガスの流量を決定してもよい。
また、第１領域１１０におけるＤｅｐｔｈ及び第２領域１２０におけるＤｅｐｔｈに基づいて、硫黄含有ガスの流量を決定してもよい。第１領域１１０と第２領域１２０におけるＤｅｐｔｈの差が所定の閾値以下となるように硫黄含有ガスの流量を決定してもよい。
また、第１領域１１０におけるＮｅｃｋｉｎｇＣＤ及び第２領域１２０におけるＮｅｃｋｉｎｇＣＤに基づいて、硫黄含有ガスの流量を決定してもよい。例えば、ＮｅｃｋｉｎｇＣＤが所定の閾値以上となるように、硫黄含有ガスの流量を決定してもよい。
なお、第１基板Ｗ１は、ステップＳ２においてエッチング処理を施した後、ステップＳ４を開始するまでの間に、通路１２ｐを介してチャンバ１２から搬出される。
ステップＳ４において、ステップＳ３で決定した硫黄含有ガスの流量で、第２基板Ｗ２にエッチング処理を施す。まず、制御部８０はゲートバルブ１２ｇを開ける。図示しない搬送装置は、通路１２ｐを介して第２基板Ｗ２を支持台１４に載置する。また、制御部８０は、スイッチ２０ｓを操作する。これにより、第２基板Ｗ２は、静電チャック２０で保持される。搬送装置が通路１２ｐから退避すると、制御部８０はゲートバルブ１２ｇを閉じる。次に、ガスソース群４０から内部空間１０ｓに処理ガス等を供給し、第２基板Ｗ２にプラズマエッチング処理を施す。内部空間１０ｓに供給される処理ガスは、ハイドロフルオロカーボンガス（ＨＣＦガス）と、フルオロカーボンガス（ＣＦガス）と、Ｏ含有ガスと、硫黄含有ガスと、希ガス等を含む。
なお、第２基板Ｗ２にエッチング処理を施す際、レシピを切り替えて、ＣＦガス、ＨＣＦガス、Ｏ含有ガスの種類、流量等を変更してもよいが、この場合にも、硫黄含有ガスの流量は、ステップＳ３で決定した流量とすることができる。
以上、本実施形態に係る基板処理装置１による基板処理によれば、第２基板Ｗ２の第１領域１１０と第２領域１２０を同時にエッチングした際、形成される凹部の形状差を小さくすることができる。
以上、基板処理装置１の実施形態等について説明したが、本開示は上記実施形態等に限定されるものではなく、特許請求の範囲に記載された本開示の要旨の範囲内において、種々の変形、改良が可能である。
また、硫黄含有ガス以外の処理ガスの条件は、硫黄含有ガスを含まない処理ガスを用いて第１基板Ｗ１にエッチング処理を施し、第１領域１１０の凹部の形状と第２領域１２０の凹部の形状との形状差が所定の範囲内となるように条件を決定する工程により、決定してもよい。
本開示の基板処理装置１は、Capacitively Coupled Plasma(CCP)、Inductively Coupled Plasma(ICP)、Radial Line Slot Antenna(RLSA)、Electron Cyclotron Resonance Plasma(ECR)、Helicon Wave Plasma(HWP)のどのタイプの基板処理装置にも適用可能である。
Ｗ 基板
Ｗ１ 第１基板
Ｗ２ 第２基板
１ 基板処理装置
１０ チャンバ
１４ 支持台
４０ ガスソース群
８０ 制御部
１００ 下地層
１１０ 第１領域
１１１ シリコン酸化膜
１１２ シリコン窒化膜
１２０ 第２領域
１５０ マスク

Claims (19)

  1. シリコン酸化膜及びシリコン窒化膜の積層膜を有する第１領域と、シリコン酸化膜の単層膜を有する第２領域と、を有する第１基板を提供する工程と、
    硫黄含有ガスの流量を変えて、各流量で前記第１基板を処理ガスを用いてエッチングし、前記硫黄含有ガスの流量と、前記第１領域に形成された凹部の形状と前記第２領域に形成された凹部の形状との形状差と、の関係を求める工程と、
    前記関係から、前記硫黄含有ガスの流量を決定する工程と、
    決定した前記硫黄含有ガスの流量で、シリコン酸化膜及びシリコン窒化膜の積層膜を有する第１領域と、シリコン酸化膜の単層膜を有する第２領域と、を有する第２基板をエッチングする工程と、を有する基板処理方法。
  2. 前記関係を求める工程の前記形状差は、前記第１領域に形成された凹部の最大ＣＤと前記第２領域に形成された凹部の最大ＣＤとの差である、
    請求項１に記載の基板処理方法。
  3. 前記流量を決定する工程は、前記第１領域に形成された凹部の最大ＣＤと前記第２領域に形成された凹部の最大ＣＤとの差が所定の閾値以下となるように、前記硫黄含有ガスの流量を決定するステップを含む、
    請求項２に記載の基板処理方法。
  4. 前記流量を決定する工程は、
    前記第１領域及び前記第２領域における最大ＣＤの差が、前記第１領域の最大ＣＤに対し５％以下となるように、前記硫黄含有ガスの流量を決定するステップを含む、
    請求項２に記載の基板処理方法。
  5. シリコン酸化膜及びシリコン窒化膜の積層膜を有する第１領域と、シリコン酸化膜の単層膜を有する第２領域と、を有する第１基板を提供する工程と、
    硫黄含有ガスの流量を変えて、各流量で前記第１基板を処理ガスを用いてエッチングし、前記硫黄含有ガスの流量と、前記第１領域に形成された凹部のエッチングレートと前記第２領域に形成された凹部のエッチングレートとの差と、の関係を求める工程と、
    前記関係から、前記硫黄含有ガスの流量を決定する工程と、
    決定した前記硫黄含有ガスの流量で、シリコン酸化膜及びシリコン窒化膜の積層膜を有する第１領域と、シリコン酸化膜の単層膜を有する第２領域と、を有する第２基板をエッチングする工程と、を有する基板処理方法。
  6. 前記流量を決定する工程は、
    前記第１領域及び前記第２領域におけるエッチングレートの差が所定の閾値以下となるように、前記硫黄含有ガスの流量を決定するステップを含む、
    請求項５に記載の基板処理方法。
  7. 前記関係を求める工程の前記形状差は、前記第１領域に形成された凹部の深さと前記第２領域に形成された凹部の深さとの差である、
    請求項１に記載の基板処理方法。
  8. 前記流量を決定する工程は、前記第１領域に形成された凹部の深さと前記第２領域に形成された凹部の深さとの差が所定の閾値以下となるように、前記硫黄含有ガスの流量を決定するステップを含む、
    請求項７に記載の基板処理方法。
  9. 前記第１基板は、前記第１領域及び前記第２領域の上にマスクを有し、
    前記関係を求める工程は、
    前記硫黄含有ガスの流量と、前記第１領域に形成された凹部における前記マスクの最小幅と前記第２領域に形成された凹部における前記マスクの最小幅との差と、の関係を求める、
    請求項１乃至請求項４、請求項７及び請求項８のいずれか１項に記載の基板処理方法。
  10. 前記硫黄含有ガスを含まない処理ガスを用いて、前記形状差が所定の範囲内となるように前記第１基板をエッチングし、前記硫黄含有ガス以外の処理ガスの条件を決定する工程を含む、
    請求項１乃至請求項４、請求項７及び請求項９のいずれか１項に記載の基板処理方法。
  11. 前記第１基板は、テスト用の基板であり、
    前記第２基板は、半導体デバイス製造用の基板ある、
    請求項１乃至請求項１０のいずれか１項に記載の基板処理方法。
  12. 前記硫黄含有ガスは、ＣＯＳ、ＳＯ２、ＳＦ６の少なくとも１つを含む、
    請求項１乃至請求項１１のいずれか１項に記載の基板処理方法。
  13. 前記処理ガスは、ＣＨ２Ｆ２、Ｃ４Ｆ６、Ｃ４Ｆ８の少なくとも１つを含む、
    請求項１乃至請求項１２のいずれか１項に記載の基板処理方法。
  14. 前記処理ガスは、ハイドロフルオロカーボンガス、フルオロカーボンガス、酸素含有ガス、及び、希ガスを含む、
    請求項１乃至請求項１２のいずれか１項に記載の基板処理方法。
  15. 前記ハイドロフルオロカーボンガスは、ＣＨ２Ｆ２、ＣＨＦ３の少なくとも１つを含む、
    請求項１４に記載の基板処理方法。
  16. 前記フルオロカーボンガスは、Ｃ４Ｆ６、Ｃ４Ｆ８、Ｃ３Ｆ８の少なくとも１つを含む、
    請求項１４に記載の基板処理方法。
  17. 前記酸素含有ガスはＯ２、Ｏ３の少なくとも１つを含む、
    請求項１４に記載の基板処理方法。
  18. シリコン酸化膜及びシリコン窒化膜の積層膜を有する第１領域と、シリコン酸化膜の単層膜を有する第２領域と、を有する第１基板を提供する工程と、
    硫黄含有ガスの流量を変えて、各流量で前記第１基板をエッチングする工程と、
    前記硫黄含有ガスの流量と、前記第１領域に形成された凹部の形状と前記第２領域に形成された凹部の形状との形状差と、の関係から決定された前記硫黄含有ガスの流量で、第２基板をエッチングする工程と、を有する基板処理方法。
  19. チャンバと、
    前記チャンバ内に配置され、基板を支持する支持台と、
    前記チャンバ内にガスを供給するガス供給部と、
    制御部と、を備え、
    前記制御部は、
    シリコン酸化膜及びシリコン窒化膜の積層膜を有する第１領域と、シリコン酸化膜の単層膜を有する第２領域と、を有する第１基板を提供する工程と、
    硫黄含有ガスの流量を変えて、各流量で前記第１基板を処理ガスを用いてエッチングし、前記硫黄含有ガスの流量と、前記第１領域に形成された凹部の形状と前記第２領域に形成された凹部の形状との形状差と、の関係を求める工程と、
    前記関係から、前記硫黄含有ガスの流量を決定する工程と、
    決定した前記硫黄含有ガスの流量で、シリコン酸化膜及びシリコン窒化膜の積層膜を有する第１領域と、シリコン酸化膜の単層膜を有する第２領域と、を有する第２基板をエッチングする工程と、を実行する、
    基板処理装置。
JP2019017380A 2019-02-01 2019-02-01 基板処理方法及び基板処理装置 Active JP7229033B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019017380A JP7229033B2 (ja) 2019-02-01 2019-02-01 基板処理方法及び基板処理装置
KR1020200009876A KR20200096142A (ko) 2019-02-01 2020-01-28 기판 처리 방법 및 기판 처리 장치
US16/776,774 US11139161B2 (en) 2019-02-01 2020-01-30 Method of processing substrates and substrate processing apparatus
CN202010078704.6A CN111524807A (zh) 2019-02-01 2020-02-03 基板处理方法和基板处理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019017380A JP7229033B2 (ja) 2019-02-01 2019-02-01 基板処理方法及び基板処理装置

Publications (3)

Publication Number Publication Date
JP2020126899A JP2020126899A (ja) 2020-08-20
JP2020126899A5 JP2020126899A5 (ja) 2022-01-21
JP7229033B2 true JP7229033B2 (ja) 2023-02-27

Family

ID=71835753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019017380A Active JP7229033B2 (ja) 2019-02-01 2019-02-01 基板処理方法及び基板処理装置

Country Status (4)

Country Link
US (1) US11139161B2 (ja)
JP (1) JP7229033B2 (ja)
KR (1) KR20200096142A (ja)
CN (1) CN111524807A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011134896A (ja) 2009-12-24 2011-07-07 Tokyo Electron Ltd エッチング方法及びエッチング処理装置
JP2016051750A (ja) 2014-08-29 2016-04-11 東京エレクトロン株式会社 エッチング方法
JP2017118091A (ja) 2015-12-18 2017-06-29 東京エレクトロン株式会社 エッチング方法
JP2017228690A5 (ja) 2016-06-23 2019-02-21

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2979563B2 (ja) * 1990-01-13 1999-11-15 ソニー株式会社 半導体装置の製造方法
JPH03231426A (ja) * 1990-02-07 1991-10-15 Fujitsu Ltd 半導体装置の製造方法
JPH0722398A (ja) * 1993-06-23 1995-01-24 Yamaha Corp ドライエッチング方法
JP5530088B2 (ja) * 2008-10-20 2014-06-25 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP5968130B2 (ja) * 2012-07-10 2016-08-10 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
CN103107085B (zh) * 2013-01-31 2016-02-10 电子科技大学 一种NiCr薄膜的干法刻蚀工艺
JP6423643B2 (ja) * 2014-08-08 2018-11-14 東京エレクトロン株式会社 多層膜をエッチングする方法
JP6498022B2 (ja) * 2015-04-22 2019-04-10 東京エレクトロン株式会社 エッチング処理方法
US9613824B2 (en) * 2015-05-14 2017-04-04 Tokyo Electron Limited Etching method
JP6604911B2 (ja) * 2016-06-23 2019-11-13 東京エレクトロン株式会社 エッチング処理方法
US10658194B2 (en) * 2016-08-23 2020-05-19 Lam Research Corporation Silicon-based deposition for semiconductor processing
KR102356741B1 (ko) * 2017-05-31 2022-01-28 삼성전자주식회사 절연층들을 갖는 반도체 소자 및 그 제조 방법
US10811267B2 (en) * 2017-12-21 2020-10-20 Micron Technology, Inc. Methods of processing semiconductor device structures and related systems

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011134896A (ja) 2009-12-24 2011-07-07 Tokyo Electron Ltd エッチング方法及びエッチング処理装置
JP2016051750A (ja) 2014-08-29 2016-04-11 東京エレクトロン株式会社 エッチング方法
JP2017118091A (ja) 2015-12-18 2017-06-29 東京エレクトロン株式会社 エッチング方法
JP2017228690A5 (ja) 2016-06-23 2019-02-21

Also Published As

Publication number Publication date
JP2020126899A (ja) 2020-08-20
CN111524807A (zh) 2020-08-11
KR20200096142A (ko) 2020-08-11
US11139161B2 (en) 2021-10-05
US20200251329A1 (en) 2020-08-06

Similar Documents

Publication Publication Date Title
US10566209B2 (en) Etching method and workpiece processing method
US9299579B2 (en) Etching method and plasma processing apparatus
TW202004911A (zh) 膜之蝕刻方法及電漿處理裝置
US11462412B2 (en) Etching method
US20150056816A1 (en) Semiconductor device manufacturing method and computer-readable storage medium
KR20080006457A (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
JP2018200925A (ja) エッチング方法およびエッチング装置
US20200168468A1 (en) Etching method and substrate processing apparatus
US10811274B2 (en) Etching method and plasma processing apparatus
US10714355B2 (en) Plasma etching method and plasma etching apparatus
US11251048B2 (en) Plasma processing method and plasma processing apparatus
JP7229033B2 (ja) 基板処理方法及び基板処理装置
US20180374743A1 (en) Etching method
US7883631B2 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
CN112530799A (zh) 蚀刻氧化硅膜的方法及等离子体处理装置
JP7454983B2 (ja) エッジリング及びプラズマ処理装置
JP7398915B2 (ja) 基板処理方法、半導体デバイスの製造方法、及び、プラズマ処理装置
JP7309799B2 (ja) エッチング方法及びプラズマ処理装置
US11810792B2 (en) Etching method and substrate processing apparatus
JP2019029561A (ja) 多層膜をエッチングする方法
JP4800077B2 (ja) プラズマエッチング方法
JP2024001464A (ja) エッチング方法及びプラズマ処理装置
JP6169521B2 (ja) プラズマエッチング方法
US20070218698A1 (en) Plasma etching method, plasma etching apparatus, and computer-readable storage medium
JP2022074000A5 (ja)

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230214

R150 Certificate of patent or registration of utility model

Ref document number: 7229033

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150