JP7226287B2 - DC power supply and control method for DC power supply - Google Patents

DC power supply and control method for DC power supply Download PDF

Info

Publication number
JP7226287B2
JP7226287B2 JP2019223392A JP2019223392A JP7226287B2 JP 7226287 B2 JP7226287 B2 JP 7226287B2 JP 2019223392 A JP2019223392 A JP 2019223392A JP 2019223392 A JP2019223392 A JP 2019223392A JP 7226287 B2 JP7226287 B2 JP 7226287B2
Authority
JP
Japan
Prior art keywords
triangular wave
carrier signal
current detection
wave carrier
sampled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019223392A
Other languages
Japanese (ja)
Other versions
JP2021093849A (en
Inventor
一徳 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Original Assignee
Meidensha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp filed Critical Meidensha Corp
Priority to JP2019223392A priority Critical patent/JP7226287B2/en
Publication of JP2021093849A publication Critical patent/JP2021093849A/en
Application granted granted Critical
Publication of JP7226287B2 publication Critical patent/JP7226287B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)

Description

本発明は、入出力を絶縁しながら双方向に電力伝送をする直流電源装置（双方向絶縁形ＤＣ／ＤＣコンバータ）に係り、絶縁のための高周波トランスの直流偏磁防止方法に関する。 The present invention relates to a direct current power supply (bidirectional insulated DC/DC converter) that performs power transmission in both directions while isolating input and output, and to a method for preventing direct current bias magnetism of a high frequency transformer for insulation.

一次側と二次側を絶縁しながら直流電力を変換する装置として絶縁形ＤＣ／ＤＣコンバータがある。 There is an insulated DC/DC converter as a device that converts DC power while insulating the primary side and the secondary side.

絶縁形ＤＣ／ＤＣコンバータは一次側直流電力をスイッチング素子により一旦交流に変換し、トランスを介して二次側に伝送し、それをスイッチング素子により整流することにより直流電力の変換を実現している。トランスの体積は印加電圧の周波数に依存し、周波数が高いほどトランスの小型化が可能となる。 An insulated DC/DC converter converts DC power on the primary side into AC power using a switching element, transmits the AC power to the secondary side via a transformer, and rectifies the power using a switching element to convert DC power. . The volume of the transformer depends on the frequency of the applied voltage, and the higher the frequency, the smaller the transformer can be.

一方で、直流電力から交流電力を生成する際、または、交流を整流する際、スイッチング素子ではスイッチング損失が発生する。スイッチング損失は周波数に比例するため、周波数を高周波化すれば絶縁形ＤＣ／ＤＣコンバータの損失が増大する。１スイッチングあたりのスイッチング損失を低減し、絶縁形ＤＣ／ＤＣコンバータの小型化と低損失化を両立する回路としてＤｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅが研究されている（例えば、非特許文献１参照）。 On the other hand, when generating AC power from DC power or when rectifying AC power, switching loss occurs in the switching element. Since the switching loss is proportional to the frequency, increasing the frequency increases the loss of the isolated DC/DC converter. A dual active bridge is being researched as a circuit that reduces switching loss per switching and achieves both miniaturization and low loss of an insulated DC/DC converter (see, for example, Non-Patent Document 1).

Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅでは各スイッチング素子に対して並列にコンデンサを接続し、トランスに対して直列にリアクトルを接続する。スイッチング素子のデッドタイム中にコンデンサとリアクトルによる共振現象を利用して、スイッチング素子の印加電圧をゼロとする。これによりゼロ電圧スイッチングを実現してスイッチング素子のターンオン損失をゼロにすることが可能である。この技術によりスイッチング周波数１０ｋＨｚ～１００ｋＨｚ程度の絶縁形ＤＣ／ＤＣコンバータが実現可能である。 In the Dual Active Bridge, a capacitor is connected in parallel with each switching element, and a reactor is connected in series with the transformer. During the dead time of the switching element, the voltage applied to the switching element is made zero by utilizing the resonance phenomenon caused by the capacitor and the reactor. Thereby, it is possible to realize zero voltage switching and make the turn-on loss of the switching element zero. With this technology, an insulated DC/DC converter with a switching frequency of about 10 kHz to 100 kHz can be realized.

ところで、Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅを含むフルブリッジ形の絶縁形ＤＣ／ＤＣコンバータは一次側直流電力をスイッチング素子により一旦交流に変換する際に、スイッチング素子のバラツキやその駆動回路のバラツキ等によりトランスに入力される電圧は完全に交流とはならない場合がある。このようにトランスに直流成分が印加された場合、トランスの偏磁により機器が破損する場合がある。 By the way, when a full-bridge type insulated DC/DC converter including a dual active bridge converts DC power on the primary side into AC power once by means of switching elements, input to the transformer is caused by variations in the switching elements and in the driving circuit thereof. The voltage applied may not be perfectly alternating. When a DC component is applied to the transformer in this manner, the device may be damaged due to the biased magnetism of the transformer.

この偏磁の対策として非特許文献２では、トランス内の磁束をホールセンサにより検出し補償する技術と、トランスの一次電流のピーク値をホールドして一次電流を正負対称になるよう制御する技術が開示されている。 As countermeasures against this biased magnetism, Non-Patent Document 2 discloses a technique of detecting and compensating for the magnetic flux in the transformer with a Hall sensor, and a technique of holding the peak value of the primary current of the transformer and controlling the primary current so that it is positive and negative symmetrically. disclosed.

また、特許文献１ではトランスの一次巻線の電流を検出してその値を積分し、直流成分を打ち消すようスイッチング素子を制御する技術が開示されている。 Further, Japanese Patent Laid-Open No. 2002-200001 discloses a technique for detecting a current in a primary winding of a transformer, integrating the value, and controlling a switching element so as to cancel out a direct-current component.

特開平９－１６８２７８号公報JP-A-9-168278

山岸達也，赤木泰文，木ノ内伸一，宮崎裕二，小山正人，「ＳｉＣ－ＭＯＳＦＥＴ／ＳＢＤモジュールを用いた７５０Ｖ，１００ｋＷ，２０ｋＨｚ双方向絶縁形ＤＣ／ＤＣコンバータ」，電気学会論文誌Ｄ，Ｖｏｌ．１３４，Ｎｏ．５，ｐｐ．５４４－５５３（２０１４）Tatsuya Yamagishi, Yasufumi Akagi, Shinichi Kinouchi, Yuji Miyazaki, Masato Koyama, "750 V, 100 kW, 20 kHz Bidirectional Insulated DC/DC Converter Using SiC-MOSFET/SBD Module", The Institute of Electrical Engineers Transactions D, Vol. 134, No. 5, pp. 544-553 (2014) 関口健一朗，高橋勲，「直流配電系統の提案とその高効率・小形電子トランス」，平成１４年電気学会産業応用部門大会Kenichiro Sekiguchi, Isao Takahashi, "Proposal of DC power distribution system and its high-efficiency and compact electronic transformer", The Institute of Electrical Engineers of Japan Industry Applications Society Conference, 2002

非特許文献２記載のホールセンサにより磁束を検出する方法では、トランスのコアにホールセンサを取り付ける加工が必要となり、コストの増加および他部材との干渉を避けるための構造的制約条件が多くなるという問題がある。 The method of detecting magnetic flux with a Hall sensor described in Non-Patent Document 2 requires processing to attach the Hall sensor to the core of the transformer, increasing the cost and increasing structural constraints to avoid interference with other members. There's a problem.

また、特許文献１や非特許文献２記載の方法において、トランス一次電流検出値の積分やピークホールドするためには、トランス一次電流基本波成分より十分早い速度でのサンプリングおよび演算処理が必要となる。 In addition, in the methods described in Patent Document 1 and Non-Patent Document 2, in order to integrate and peak-hold the transformer primary current detection value, it is necessary to perform sampling and arithmetic processing at a speed sufficiently faster than the transformer primary current fundamental wave component. .

スイッチング速度１００ｋＨｚの場合、トランス一次電流の基本波も１００ｋＨｚであり、仮に１００倍の速度でサンプリングすると、１０ＭＨｚでサンプリング・演算することになる。これほど高速なサンプリング・演算を実現するには高価なハードウエアが必要となる。 When the switching speed is 100 kHz, the fundamental wave of the primary current of the transformer is also 100 kHz, and if sampling is performed at a speed 100 times higher, sampling and calculation are performed at 10 MHz. Expensive hardware is required to achieve such high-speed sampling and computation.

以上示したようなことから、直流電源装置において、トランスの一次電流や二次電流を低速でサンプリングして制御し、コストや構造的制約を受けずにトランスの偏磁対策を行うことが課題となる。 As described above, in a DC power supply, it is necessary to sample and control the primary current and secondary current of the transformer at a low speed, and to take countermeasures against magnetic bias in the transformer without being subject to cost or structural restrictions. Become.

本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、第１の直流電源に接続された第１のコンバータ部と、第２の直流電源に接続された第２のコンバータ部と、第１の巻線が前記第１のコンバータ部に接続され第２の巻線が前記第２のコンバータ部に接続されたトランスと、を備えた直流電源装置であって、三角波キャリア信号の谷部でサンプリングした前記トランスの一次電流検出値と、前記三角波キャリア信号の山部でサンプリングした前記一次電流検出値と、の絶対値の差分がゼロになるように制御して一次側オフセット指令を出力する一次側偏磁抑制制御部と、前記三角波キャリア信号の谷部でサンプリングした前記トランスの二次電流検出値と、前記三角波キャリア信号の山部でサンプリングした前記二次電流検出値と、の絶対値の差分がゼロになるように制御して二次側オフセット指令を出力する二次側偏磁抑制制御部と、一次側被比較波を前記一次側オフセット指令で補正した補正後一次側被比較波と前記三角波キャリア信号に基づいて前記第１のコンバータ部の半導体スイッチング素子のゲート信号を生成する第１ゲート信号生成部と、二次側被比較波を前記二次側オフセット指令で補正した補正後二次側被比較波と前記三角波キャリア信号に基づいて前記第２のコンバータ部の半導体スイッチング素子のゲート信号を生成する第２ゲート信号生成部と、を備えたことを特徴とする。 The present invention has been devised in view of the conventional problems described above, and one aspect of the present invention includes a first converter unit connected to a first DC power supply and a second converter unit connected to a second DC power supply. and a transformer having a first winding connected to the first converter section and a second winding connected to the second converter section, wherein the triangular wave Control is performed so that a difference in absolute value between the detected primary current value of the transformer sampled at the trough portion of the carrier signal and the detected primary current value sampled at the peak portion of the triangular carrier signal becomes zero. A primary-side bias magnetization suppression control unit that outputs an offset command, a secondary current detection value of the transformer sampled at the troughs of the triangular wave carrier signal, and the secondary current detection value sampled at the peaks of the triangular wave carrier signal. and a secondary-side bias suppression control unit that outputs a secondary-side offset command by controlling the difference between the absolute values of and to become zero, and a corrected primary-side compared wave that is corrected with the primary-side offset command. a first gate signal generating section for generating a gate signal for a semiconductor switching element of the first converter section based on the primary side to-be-compared wave and the triangular wave carrier signal; and a second gate signal generation section for generating a gate signal for a semiconductor switching element of the second converter section based on the corrected secondary side to-be-compared wave corrected by and the triangular wave carrier signal. do.

また、その一態様として、前記三角波キャリア信号の谷部は前記三角波キャリア信号の谷頂点部とし、前記三角波キャリア信号の山部は前記三角波キャリア信号の山頂点部とすることを特徴とする。 In one aspect, the troughs of the triangular wave carrier signal are defined as the trough apexes of the triangular wave carrier signal, and the peaks of the triangular wave carrier signal are defined as the peaks of the triangular wave carrier signal.

また、他の態様として、前記三角波キャリア信号の谷部でサンプリングした前記トランスの一次電流検出値は、前記三角波キャリア信号の谷頂点部の±１／８周期の期間内でサンプリングした複数点の一次電流検出値を移動平均した値とし、前記三角波キャリア信号の山部でサンプリングした前記一次電流検出値は、前記三角波キャリア信号の山頂点部の±１／８周期の期間内でサンプリングした複数点の一次電流検出値を移動平均した値とし、前記三角波キャリア信号の谷部でサンプリングした前記トランスの二次電流検出値は、前記三角波キャリア信号の谷頂点部の±１／８周期の期間内でサンプリングした複数点の二次電流検出値を移動平均した値とし、前記三角波キャリア信号の山部でサンプリングした前記二次電流検出値は、前記三角波キャリア信号の山頂点部の±１／８周期の期間内でサンプリングした複数点の二次電流検出値を移動平均した値とする。 In another aspect, the primary current detection value of the transformer sampled at the trough portion of the triangular wave carrier signal is a primary current value sampled at a plurality of points within a period of ±1/8 cycle of the trough top portion of the triangular wave carrier signal. The current detection value is a moving average value, and the primary current detection value sampled at the crest of the triangular wave carrier signal is a plurality of points sampled within a period of ±1/8 period of the crest point of the triangular wave carrier signal. The primary current detection value is a moving average value, and the secondary current detection value of the transformer sampled at the valley of the triangular wave carrier signal is sampled within a period of ±1/8 period of the valley peak of the triangular carrier signal. The secondary current detection value sampled at the crest of the triangular wave carrier signal is a period of ±1/8 cycle of the crest of the triangular wave carrier signal. The moving average of the secondary current detection values sampled at multiple points within

本発明によれば、直流電源装置において、トランスの一次電流や二次電流を低速でサンプリングして制御し、コストや構造的制約を受けずにトランスの偏磁対策を行うことが可能となる。 According to the present invention, in a direct-current power supply device, it is possible to sample and control the primary current and secondary current of a transformer at a low speed, and to take countermeasures against magnetic bias in the transformer without being subject to cost or structural restrictions.

実施形態１，２における直流電源装置の主回路構成図。FIG. 2 is a main circuit configuration diagram of the DC power supply device according to Embodiments 1 and 2. FIG. 実施形態１における直流電源装置の制御構成図。FIG. 2 is a control configuration diagram of the DC power supply device according to the first embodiment; 実施形態１におけるゲート信号生成および電流サンプル点を示す図。FIG. 4 is a diagram showing gate signal generation and current sample points in Embodiment 1; 実施形態１，２における偏磁抑制制御の動作を説明する図。4A and 4B are diagrams for explaining the operation of bias suppression control in the first and second embodiments; FIG. 実施形態２におけるサンプル・ＡＤ変換部内部を示すブロック図。FIG. 11 is a block diagram showing the inside of a sample/AD conversion unit according to the second embodiment; 実施形態２におけるゲート信号生成および電流サンプル点を示す図。FIG. 10 is a diagram showing gate signal generation and current sampling points in the second embodiment;

以下、本願発明における直流電源装置の実施形態１，２を図１～図６に基づいて詳述する。 Embodiments 1 and 2 of the DC power supply according to the present invention will be described in detail below with reference to FIGS. 1 to 6. FIG.

［実施形態１］
図１に基づいて本実施形態１の主回路構成を説明する。図１に示すように、直流電源装置は、第１の直流電源としての直流電源１と第２の直流電源としての直流電源２との間で双方向の電力変換による電力伝送を行うものである。 [Embodiment 1]
The main circuit configuration of the first embodiment will be described with reference to FIG. As shown in FIG. 1, the DC power supply apparatus performs power transmission by bidirectional power conversion between a DC power supply 1 as a first DC power supply and a DC power supply 2 as a second DC power supply. .

直流電源装置は、主回路となるＤＣ／ＤＣコンバータ回路１００と制御回路２００とを備える。ＤＣ／ＤＣコンバータ回路１００は、直流電源１に並列に接続された第１の平滑コンデンサ３と、第１のコンバータ部として直流電源１に接続された第１のスイッチング回路４と、絶縁されたトランスとしての高周波トランス８と、直流電源２に並列に接続された第２の平滑コンデンサ１１と、第２のコンバータ部として直流電源２に接続された第２のスイッチング回路１０と、を備える。 The direct-current power supply device includes a DC/DC converter circuit 100 and a control circuit 200 as main circuits. The DC/DC converter circuit 100 includes a first smoothing capacitor 3 connected in parallel to the DC power supply 1, a first switching circuit 4 connected to the DC power supply 1 as a first converter section, and an insulated transformer. a second smoothing capacitor 11 connected in parallel to the DC power supply 2; and a second switching circuit 10 connected to the DC power supply 2 as a second converter section.

第１のスイッチング回路４は、それぞれダイオードが逆並列接続されたＩＧＢＴあるいはＭＯＳＦＥＴ等から成る複数の半導体スイッチング素子５ａ～５ｄを有するフルブリッジ回路である。第１のスイッチング回路４は、直流側が第１の平滑コンデンサ３に接続され、交流側が高周波トランス８の第１の巻線８ａに接続され、直流／交流間の双方向の電力変換を行う。 The first switching circuit 4 is a full bridge circuit having a plurality of semiconductor switching elements 5a to 5d made of IGBTs, MOSFETs or the like each having diodes connected in antiparallel. The first switching circuit 4 has a DC side connected to the first smoothing capacitor 3 and an AC side connected to the first winding 8a of the high frequency transformer 8 to perform bidirectional power conversion between DC and AC.

また、第１のスイッチング回路４は、各半導体スイッチング素子５ａ～５ｄのターンオン時の素子の両端電圧がほぼゼロ電圧にできるゼロ電圧スイッチング回路であり、各半導体スイッチング素子５ａ～５ｄにはそれぞれ並列にコンデンサ６ａ～６ｄが接続される。 The first switching circuit 4 is a zero-voltage switching circuit that can make the voltage across the semiconductor switching elements 5a to 5d almost zero when they are turned on. Capacitors 6a-6d are connected.

また、半導体スイッチング素子５ａ～５ｄと高周波トランス８との間の交流入出力線には第１のリアクトル７が接続され、第１のリアクトル７と第１の巻線８ａとが直列接続される。 A first reactor 7 is connected to an AC input/output line between the semiconductor switching elements 5a to 5d and the high frequency transformer 8, and the first reactor 7 and the first winding 8a are connected in series.

第２のスイッチング回路１０は、それぞれダイオードが逆並列接続されたＩＧＢＴあるいはＭＯＳＦＥＴ等から成る複数の半導体スイッチング素子１２ａ～１２ｄを有するフルブリッジ回路である。第２のスイッチング回路１０は、直流側が第２の平滑コンデンサ１１に接続され、交流側が高周波トランス８の第２の巻線８ｂに接続され、直流／交流間の双方向の電力変換を行う。 The second switching circuit 10 is a full bridge circuit having a plurality of semiconductor switching elements 12a to 12d each composed of an IGBT, a MOSFET, or the like with diodes connected in antiparallel. The second switching circuit 10 has a DC side connected to the second smoothing capacitor 11 and an AC side connected to the second winding 8b of the high-frequency transformer 8 to perform bidirectional power conversion between DC and AC.

また、第２のスイッチング回路１０は、各半導体スイッチング素子１２ａ～１２ｄのスイッチング時の素子の両端電圧がほぼゼロ電圧にできるゼロ電圧スイッチング回路であり、各半導体スイッチング素子１２ａ～１２ｄにはそれぞれ並列にコンデンサ１３ａ～１３ｄが接続される。 Further, the second switching circuit 10 is a zero voltage switching circuit in which the voltage across the semiconductor switching elements 12a to 12d during switching can be substantially zero voltage. Capacitors 13a-13d are connected.

また、半導体スイッチング素子１２ａ～１２ｄと高周波トランス８との間の交流入出力線には第２のリアクトル９が接続され、第２のリアクトル９と第２の巻線８ｂとが直列接続される。 A second reactor 9 is connected to the AC input/output line between the semiconductor switching elements 12a to 12d and the high frequency transformer 8, and the second reactor 9 and the second winding 8b are connected in series.

また、第１のリアクトル７と第１の巻線８ａとの間に一次電流検出器２０が設置され、電流Ｉ１を一次電流検出値Ｉ１として検出する。その一次電流検出値Ｉ１は制御回路２００に入力される。なお、一次電流検出器２０の位置は、半導体スイッチング素子５ａ、５ｂの接続点と第１のリアクトル７との間でもよいし、半導体スイッチング素子５ｃ、５ｄの接続点と第１の巻線８ａの間でもよい。つまり、トランスの一次電流を検出できる位置であればよい。 A primary current detector 20 is installed between the first reactor 7 and the first winding 8a to detect the current I1 as the primary current detection value I1. The primary current detection value I1 is input to the control circuit 200. FIG. The position of the primary current detector 20 may be between the connection point of the semiconductor switching elements 5a and 5b and the first reactor 7, or between the connection point of the semiconductor switching elements 5c and 5d and the first winding 8a. It can be in between. In other words, any position can be used as long as the primary current of the transformer can be detected.

同様に、第２のリアクトル９と第２の巻線８ｂとの間に二次電流検出器３０が設置され、電流Ｉ２を二次電流検出値Ｉ２として検出する。その二次電流検出値Ｉ２は制御回路２００に入力される。なお、二次電流検出器３０の位置は、半導体スイッチング素子１２ａ、１２ｂの接続点と第２のリアクトル９との間でもよいし、半導体スイッチング素子１２ｃ、１２ｄの接続点と第２の巻線８ｂの間でもよい。つまり、トランスの二次電流を検出できる位置であればよい。 Similarly, a secondary current detector 30 is installed between the second reactor 9 and the second winding 8b to detect the current I2 as the secondary current detection value I2. The secondary current detection value I2 is input to the control circuit 200. FIG. The position of the secondary current detector 30 may be between the connection point of the semiconductor switching elements 12a and 12b and the second reactor 9, or between the connection point of the semiconductor switching elements 12c and 12d and the second winding 8b. can be between In other words, any position can be used as long as the secondary current of the transformer can be detected.

さらに、第２の平滑コンデンサ１１の電圧を検出する出力電圧検出器４０が設置され、そのセンシングされた電圧検出値が制御回路２００に入力される。 Furthermore, an output voltage detector 40 is installed to detect the voltage of the second smoothing capacitor 11 , and the sensed voltage detection value is input to the control circuit 200 .

制御回路２００では、入力された一次電流検出値Ｉ１、二次電流検出値Ｉ２、電圧検出値に基づいて、第１、第２のスイッチング回路４、１０の各半導体スイッチング素子５ａ～５ｄ、１２ａ～１２ｄをスイッチング制御するゲート信号（オンオフ指令信号）Ｇ－５、Ｇ－１２を生成して第１、第２のスイッチング回路４、１０を駆動制御する。 In the control circuit 200, based on the input primary current detection value I1, secondary current detection value I2, and voltage detection value, the semiconductor switching elements 5a-5d, 12a- Gate signals (ON/OFF command signals) G-5 and G-12 for controlling switching of 12d are generated to drive and control the first and second switching circuits 4 and .

次に、図２に基づいて本実施形態１の制御構成を説明する。制御回路２００は、三角波生成部２１０、山タイミング生成部２２０、谷タイミング生成部２３０、矩形波生成部２４０、電圧検出ローパスフィルタ部２５０、電圧制御部２６０、電流検出ローパスフィルタ部２７０、サンプル・ＡＤ変換部２８０、２９０、符号反転部３００、割算器３１０、電流制御部３２０、乗算器３３０、３４０、一次側偏磁抑制制御部３５０、電流検出ローパスフィルタ部３６０、サンプル・ＡＤ変換部３７０、３８０、符号反転部３９０、二次側偏磁抑制制御部４００、符号反転部４１０、三角波比較部４２０～４５０、デッドタイム生成部４６０～４９０を備える。 Next, the control configuration of the first embodiment will be described with reference to FIG. The control circuit 200 includes a triangular wave generation section 210, a peak timing generation section 220, a trough timing generation section 230, a rectangular wave generation section 240, a voltage detection low-pass filter section 250, a voltage control section 260, a current detection low-pass filter section 270, a sample/AD conversion units 280 and 290, sign inversion unit 300, divider 310, current control unit 320, multipliers 330 and 340, primary side magnetic bias suppression control unit 350, current detection low-pass filter unit 360, sample/AD conversion unit 370, 380, a sign reversing section 390, a secondary side magnetic bias suppression control section 400, a sign reversing section 410, triangular wave comparing sections 420-450, and dead time generating sections 460-490.

まず、三角波生成部２１０ではスイッチングおよび電流検出のサンプルの基準となる三角波キャリア信号を生成する。三角波キャリア信号の周波数はスイッチング周波数とし、三角波キャリア信号の平均値がゼロとなるよう、正負対称となる信号である。三角波生成部２１０で生成された三角波キャリア信号は山タイミング生成部２２０、谷タイミング生成部２３０、矩形波生成部２４０に入力される。 First, the triangular wave generator 210 generates a triangular carrier signal that serves as a reference for switching and current detection sampling. The frequency of the triangular wave carrier signal is the switching frequency, and the triangular wave carrier signal is symmetrical in positive and negative so that the average value of the triangular wave carrier signal is zero. The triangular wave carrier signal generated by the triangular wave generator 210 is input to the peak timing generator 220 , the valley timing generator 230 and the rectangular wave generator 240 .

山タイミング生成部２２０では三角波キャリア信号の山頂点部のトリガ信号を生成する。同様に、谷タイミング生成部２３０では三角波キャリア信号の谷頂点部のトリガ信号を生成する。ここで、本明細書において、山頂点部は三角波キャリア信号が最大値となる時点を示し、谷頂点部は三角波キャリア信号が最小値となる時点を示す。なお、山部は山頂点部の近傍を示し、谷部は谷頂点部の近傍を示す。本実施形態１では、山頂点部および谷頂点部でトリガ信号を生成するが、山頂点部および谷頂点部に限らず、山部および谷部でも良い。 A peak timing generator 220 generates a trigger signal for the peak point of the triangular wave carrier signal. Similarly, the valley timing generator 230 generates a trigger signal for the peak of the valley of the triangular wave carrier signal. Here, in this specification, the crest point indicates the point in time when the triangular wave carrier signal has the maximum value, and the trough point indicates the point in time when the triangular wave carrier signal has the minimum value. The peak indicates the vicinity of the peak point, and the valley indicates the vicinity of the valley peak. In the first embodiment, the trigger signal is generated at the peak point and the valley peak, but the trigger signal is not limited to the peak point and the valley peak, and may be the peak and the valley.

矩形波生成部２４０は三角波キャリア信号に同期した矩形波信号を生成する。この矩形波信号は振幅が三角波キャリア信号と同一で、三角波キャリア信号の立ち下がり時にＨｉｇｈ、立ち上がり時にＬｏｗとした矩形波信号である。 A rectangular wave generator 240 generates a rectangular wave signal synchronized with the triangular wave carrier signal. This rectangular wave signal has the same amplitude as the triangular wave carrier signal, and is a rectangular wave signal that is High when the triangular wave carrier signal falls and is Low when it rises.

出力電圧検出器４０で検出される出力電圧検出値は電圧検出ローパスフィルタ部２５０（ＬＰＦ：Ｌｏｗ－Ｐａｓｓ Ｆｉｌｔｅｒ）に入力される。電圧検出ローパスフィルタ部２５０では、高周波のノイズ成分が除去される。 An output voltage detection value detected by the output voltage detector 40 is input to a voltage detection low-pass filter section 250 (LPF: Low-Pass Filter). The voltage detection low-pass filter section 250 removes high-frequency noise components.

電圧検出ローパスフィルタ部２５０の出力と電圧指令値の差分は電圧制御部２６０（ＡＶＲ：Ａｕｔｏｍａｔｉｃ Ｖｏｌｔａｇｅ Ｒｅｇｕｒａｔｏｒ）に入力され、出力電圧検出値が電圧指令値となるように制御される。電圧制御部２６０は例えばＰＩＤ補償器により構成される。電圧制御部２６０の出力はトランス一次電流の電流指令値となる。 A difference between the output of the voltage detection low-pass filter unit 250 and the voltage command value is input to a voltage control unit 260 (AVR: Automatic Voltage Regulator), and controlled so that the output voltage detection value becomes the voltage command value. The voltage control unit 260 is composed of, for example, a PID compensator. The output of the voltage control section 260 is the current command value of the transformer primary current.

一次電流検出器２０で検出した一次電流検出値Ｉ１は電流検出ローパスフィルタ部２７０に入力され、高周波のノイズ成分が除去される。電流検出ローパスフィルタ部２７０の出力と、谷タイミング生成部２３０で生成したトリガ信号はサンプル・ＡＤ変換部２８０に入力される。 A primary current detection value I1 detected by the primary current detector 20 is input to the current detection low-pass filter section 270, and high-frequency noise components are removed. The output of the current detection low-pass filter section 270 and the trigger signal generated by the valley timing generation section 230 are input to the sample/AD conversion section 280 .

サンプル・ＡＤ変換部２８０では、電流検出ローパスフィルタ部２７０でノイズを除去した一次電流検出値Ｉ１をデジタル値に変換する。サンプルおよび変換のタイミングは谷タイミング生成部２３０で生成する三角波キャリア信号の谷頂点部である。 The sample/AD conversion unit 280 converts the primary current detection value I1 from which noise has been removed by the current detection low-pass filter unit 270 into a digital value. The sample and conversion timings are the valley peaks of the triangular wave carrier signal generated by the valley timing generator 230 .

同様に電流検出ローパスフィルタ部２７０の出力と、山タイミング生成部２２０で生成したトリガ信号はサンプル・ＡＤ変換部２９０に入力される。 Similarly, the output of the current detection low-pass filter section 270 and the trigger signal generated by the crest timing generation section 220 are input to the sample/AD conversion section 290 .

サンプル・ＡＤ変換部２９０では、電流検出ローパスフィルタ部２７０でノイズを除去した二次電流検出値Ｉ２をデジタル値に変換する。サンプルおよび変換のタイミングは山タイミング生成部２２０で生成する三角波キャリア信号の山頂点部である。 The sample/AD conversion unit 290 converts the secondary current detection value I2 from which noise has been removed by the current detection low-pass filter unit 270 into a digital value. The timing of sampling and conversion is the crest point of the triangular wave carrier signal generated by crest timing generator 220 .

サンプル・ＡＤ変換部２９０の出力は符号反転部３００に入力され、サンプル・ＡＤ変換部２８０の出力に加算されて割算器３１０に入力される。割算器３１０では加算後の値を１／２に処理する。よって割算器３１０の出力値は一次電流検出値の谷タイミング、山タイミングでラッチした値の移動平均値に相当する。ただし、山タイミングでのラッチ値は符号反転している。 The output of the sample/AD converter 290 is input to the sign inverter 300 , added to the output of the sample/AD converter 280 , and input to the divider 310 . Divider 310 halves the value after addition. Therefore, the output value of the divider 310 corresponds to the moving average value of the values latched at the trough timing and peak timing of the primary current detection value. However, the sign of the latch value at peak timing is inverted.

電圧制御部２６０の出力（トランス一次電流の電流指令値）と割算器３１０の出力の差分を電流制御部３２０（ＡＣＲ：Ａｕｔｏｍａｔｉｃ Ｃｕｒｒｅｎｔ Ｒｅｇｕｒａｔｏｒ）に入力し、トランス一次側の電流検出値がトランス一次側の電流指令値となるように制御する。電流制御部３２０は例えばＰＩＤ補償器により構成される。電流制御部３２０の出力は位相差指令値となる。 The difference between the output of the voltage control unit 260 (the current command value of the transformer primary current) and the output of the divider 310 is input to the current control unit 320 (ACR: Automatic Current Regulator), and the detected current value on the primary side of the transformer is side current command value. The current controller 320 is composed of, for example, a PID compensator. The output of current control section 320 is the phase difference command value.

電流制御部３２０の出力である位相差指令値と矩形波生成部２４０で生成した矩形波信号は乗算器３３０に入力され、乗算されて、振幅が位相差指令となった矩形波が生成される。乗算器３３０の出力は一次側被比較波とする。 The phase difference command value output from the current control unit 320 and the rectangular wave signal generated by the rectangular wave generating unit 240 are input to the multiplier 330 and multiplied to generate a rectangular wave whose amplitude is the phase difference command. . The output of the multiplier 330 is assumed to be the primary side compared wave.

また矩形波生成部２４０で生成した矩形波信号は符号反転部４１０にも入力され、符号の反転が行われる。符号反転部４１０の出力と電流制御部３２０の出力である位相差指令値とは乗算器３４０に入力され、乗算されて、振幅が位相差指令となった矩形波が生成される。乗算器３４０の出力は、乗算器３３０の出力の逆位相の信号となる。乗算器３４０の出力は二次側被比較波とする。 The rectangular wave signal generated by the rectangular wave generating section 240 is also input to the sign inverting section 410, where the sign is inverted. The output of the sign inverter 410 and the phase difference command value output from the current control unit 320 are input to the multiplier 340 and multiplied to generate a rectangular wave whose amplitude is the phase difference command. The output of multiplier 340 is the opposite phase signal of the output of multiplier 330 . The output of multiplier 340 is assumed to be the secondary side compared wave.

次に、一次側偏磁抑制制御部３５０について説明する。サンプル・ＡＤ変換部２８０の出力と符号反転部３００の出力の差分を定数０から減じた値が一次側偏磁抑制制御部３５０に入力される。一次側偏磁抑制制御部３５０は例えばＰＩＤ補償器により構成される。一次側偏磁抑制制御部３５０の動作によりサンプル・ＡＤ変換部２８０の出力と符号反転部３００の出力の差分がゼロになるよう制御され、一次側偏磁抑制制御部３５０の出力は一次側被比較波の一次側オフセット指令となる。すなわち、一次側偏磁抑制制御部３５０は、三角波キャリア信号の谷頂点部でサンプリングした一次電流検出値と、三角波キャリア信号の山頂点部でサンプリングした一次電流検出値と、の絶対値の差分がゼロになるように制御して一次側オフセット指令を出力する。 Next, the primary side magnetic bias suppression control section 350 will be described. A value obtained by subtracting the difference between the output of the sample/AD conversion unit 280 and the output of the sign inversion unit 300 from the constant 0 is input to the primary side magnetic bias suppression control unit 350 . The primary side magnetic bias suppression control unit 350 is configured by, for example, a PID compensator. By the operation of the primary side magnetic bias suppression control section 350, the difference between the output of the sample/AD conversion section 280 and the output of the sign inverting section 300 is controlled to be zero, and the output of the primary side magnetic bias suppression control section 350 is controlled to be zero. This is the primary side offset command for the comparison wave. That is, the primary-side bias magnetization suppression control unit 350 determines that the absolute difference between the primary current detection value sampled at the peak point of the triangular wave carrier signal and the primary current detection value sampled at the peak point of the triangular wave carrier signal is Control to be zero and output the primary side offset command.

二次電流検出器３０で検出した電流検出値も一次電流検出器２０で検出した電流検出値と同様に処理される。つまり、二次電流検出器３０で検出した二次電流検出値は電流検出ローパスフィルタ部３６０に入力され、高周波のノイズ成分が除去される。電流検出ローパスフィルタ部３６０の出力と、谷タイミング生成部２３０で生成したトリガ信号はサンプル・ＡＤ変換部３７０に入力される。 A current detection value detected by the secondary current detector 30 is also processed in the same manner as the current detection value detected by the primary current detector 20 . That is, the secondary current detection value detected by the secondary current detector 30 is input to the current detection low-pass filter section 360, and high frequency noise components are removed. The output of the current detection low-pass filter section 360 and the trigger signal generated by the valley timing generation section 230 are input to the sample/AD conversion section 370 .

サンプル・ＡＤ変換部３７０では、電流検出ローパスフィルタ部３６０でノイズを除去した二次電流検出値をデジタル値に変換する。サンプルおよび変換のタイミングは谷タイミング生成部２３０で生成する三角波キャリア信号の谷頂点部である。 The sample/AD conversion unit 370 converts the secondary current detection value from which noise has been removed by the current detection low-pass filter unit 360 into a digital value. The sample and conversion timings are the valley peaks of the triangular wave carrier signal generated by the valley timing generator 230 .

同様に電流検出ローパスフィルタ部３６０の出力と、山タイミング生成部２２０で生成したトリガ信号はサンプル・ＡＤ変換部３８０に入力される。サンプル・ＡＤ変換部３８０では、電流検出ローパスフィルタ部３６０でノイズを除去した二次電流検出値をデジタル値に変換する。サンプルおよび変換のタイミングは山タイミング生成部２２０で生成する三角波キャリア信号の山頂点部である。サンプル・ＡＤ変換部３８０の出力は符号反転部３９０に入力され、符号が反転される。 Similarly, the output of the current detection low-pass filter section 360 and the trigger signal generated by the crest timing generation section 220 are input to the sample/AD conversion section 380 . The sample/AD conversion unit 380 converts the secondary current detection value from which noise has been removed by the current detection low-pass filter unit 360 into a digital value. The timing of sampling and conversion is the crest point of the triangular wave carrier signal generated by crest timing generator 220 . The output of the sample/AD converter 380 is input to the sign inverter 390 and the sign is inverted.

サンプル・ＡＤ変換部３７０の出力と符号反転部３９０の出力の差分を定数０から減じた値が二次側偏磁抑制制御部４００に入力される。二次側偏磁抑制制御部４００は例えばＰＩＤ補償器により構成される。二次側偏磁抑制制御部４００の動作によりサンプル・ＡＤ変換部３７０の出力と符号反転部３９０の出力の差分がゼロになるよう制御され、二次側偏磁抑制制御部４００の出力は二次側被比較波の二次側オフセット指令となる。すなわち、二次側偏磁抑制制御部４００は、三角波キャリア信号の谷頂点部でサンプリングした二次電流検出値と、三角波キャリアの山頂点部でサンプリングした二次電流検出値と、の絶対値の差分がゼロになるように制御して二次側オフセット指令を出力する。 A value obtained by subtracting the difference between the output of the sample/AD conversion unit 370 and the output of the sign inversion unit 390 from the constant 0 is input to the secondary side magnetic bias suppression control unit 400 . The secondary side magnetic bias suppression control unit 400 is configured by, for example, a PID compensator. By the operation of the secondary side magnetic bias suppression control section 400, control is performed so that the difference between the output of the sample/AD conversion section 370 and the output of the sign inverting section 390 becomes zero, and the output of the secondary side magnetic bias suppression control section 400 becomes two. This is the secondary offset command for the next compared wave. That is, the secondary-side bias magnetization suppression control unit 400 determines the absolute value of the secondary current detection value sampled at the peak of the triangular wave carrier signal and the secondary current detection value sampled at the peak of the triangular wave carrier. A secondary side offset command is output by controlling the difference to be zero.

乗算器３３０の出力（一次側被比較波）と一次側偏磁抑制制御部３５０の出力（一次側オフセット指令）は加算され、補正後一次側被比較波として三角波比較部４２０、４３０に入力される。三角波比較部４２０、４３０では乗算器３３０の出力と一次側偏磁抑制制御部３５０の出力の合計である補正後一次側被比較波と三角波生成部２１０で生成される三角波キャリア信号とを比較してスイッチング信号を生成する。三角波比較部４２０、４３０の出力は各々デッドタイム生成部４６０、４７０に入力され、各々ゲート信号Ｇ－５ａ、Ｇ－５ｄおよびゲート信号Ｇ－５ｂ、Ｇ－５ｃを生成する。三角波比較部４２０，４３０，デッドタイム生成部４６０，４７０で第１ゲート信号生成部５４０を構成する。 The output of the multiplier 330 (primary side compared wave) and the output of the primary side magnetism suppression control section 350 (primary side offset command) are added and input to the triangular wave comparison sections 420 and 430 as the corrected primary side compared wave. be. The triangular wave comparators 420 and 430 compare the post-correction primary side compared wave, which is the sum of the output of the multiplier 330 and the output of the primary side bias suppression control section 350, with the triangular wave carrier signal generated by the triangular wave generator 210. to generate the switching signal. The outputs of triangular wave comparators 420 and 430 are input to dead time generators 460 and 470, respectively, to generate gate signals G-5a, G-5d and gate signals G-5b, G-5c, respectively. Triangular wave comparators 420 and 430 and dead time generators 460 and 470 constitute first gate signal generator 540 .

乗算器３４０の出力（二次側被比較波）から二次側偏磁抑制制御部４００の出力（二次側オフセット指令）が減算された値が補正後二次側被比較波として三角波比較部４４０、４５０に入力される。三角波比較部４４０、４５０では乗算器３４０の出力から二次側偏磁抑制制御部４００の出力を減算した結果である補正後二次側被比較波と三角波生成部２１０で生成される三角波キャリア信号とを比較してスイッチング信号を生成する。三角波比較部４４０、４５０の出力は各々デッドタイム生成部４８０、４９０に入力され、各々ゲート信号Ｇ－１２ａ、Ｇ－１２ｄおよびゲート信号Ｇ－１２ｂ、Ｇ－１２ｃを生成する。三角波比較部４４０，４５０，デッドタイム生成部４８０，４９０で第２ゲート信号生成部５５０を構成する。 A value obtained by subtracting the output (secondary side offset command) of the secondary side bias suppression control section 400 from the output (secondary side compared wave) of the multiplier 340 is used as the post-correction secondary side compared wave by the triangular wave comparing section. 440, 450. In triangular wave comparators 440 and 450, the secondary side compared wave after correction, which is the result of subtracting the output of secondary side bias suppression control section 400 from the output of multiplier 340, and the triangular wave carrier signal generated by triangular wave generation section 210. to generate a switching signal. The outputs of triangular wave comparators 440 and 450 are input to dead time generators 480 and 490, respectively, to generate gate signals G-12a, G-12d and gate signals G-12b, G-12c, respectively. The triangular wave comparators 440 and 450 and dead time generators 480 and 490 constitute a second gate signal generator 550 .

次に、本実施形態１の作用・動作を説明する。Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅの出力電力は非特許文献１記載のとおり、下記の（１）式で示すことができる。 Next, the effects and operations of the first embodiment will be described. As described in Non-Patent Document 1, the output power of the Dual Active Bridge can be expressed by the following equation (1).

Figure 0007226287000001
Figure 0007226287000001

ただし、Ｐ：出力電力、Ｅ1：一次側直流電圧、Ｅ2：二次側直流電圧、Ｎ：トランス巻数比、ω：スイッチング角周波数、Ｌ：一次側に等価換算したリアクトルのインダクタンス、δ：図１の電圧Ｖ１と電圧Ｖ２の位相差とする。 However, P: output power, E 1 : primary side DC voltage, E 2 : secondary side DC voltage, N: transformer turns ratio, ω: switching angular frequency, L: reactor inductance equivalently converted to the primary side, δ: It is assumed that the phase difference between the voltage V1 and the voltage V2 in FIG.

図２の制御構成では、電流制御応答は電圧制御応答よりも高速であり、電流制御を検討する場合に一次側直流電圧および二次側直流電圧は一定と考えることができる。この場合、Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅの出力電力は位相差δに依存する。 In the control configuration of FIG. 2, the current control response is faster than the voltage control response, and the primary and secondary DC voltages can be considered constant when considering current control. In this case, the output power of the Dual Active Bridge depends on the phase difference δ.

一次側直流電圧が一定の場合は、図１の電圧Ｖ１の電圧実効値は一定であるため、図１の電流Ｉ１は位相差δに依存することとなる。－９０°＜位相差δ＜９０°のとき、電流Ｉ１は位相差δに対して単調増加となる。 When the primary side DC voltage is constant, the voltage effective value of the voltage V1 in FIG. 1 is constant, so the current I1 in FIG. 1 depends on the phase difference δ. When −90°<phase difference δ<90°, the current I1 monotonically increases with respect to the phase difference δ.

よって、電流制御部３２０において、電流指令値と一次電流検出値Ｉ１の差分からＰＩＤ補償器により位相差指令値を生成し、それに従った位相差で一次側二次側の半導体スイッチング素子を駆動することにより電流制御が可能となる。また、その外部ループとして電圧制御部２６０によって電圧制御系を構成することにより電圧制御も可能となる。 Therefore, in the current control unit 320, the phase difference command value is generated by the PID compensator from the difference between the current command value and the primary current detection value I1, and the semiconductor switching elements on the primary side and the secondary side are driven with the phase difference according to it. Thus, current control becomes possible. Also, voltage control is possible by forming a voltage control system with the voltage control unit 260 as an external loop.

図３に基づき、具体的なゲート生成動作について説明する。本実施形態１では、位相差指令から生成される被比較波（補正後一次側被比較波、補正後二次側被比較波）と三角波キャリア信号を比較してスイッチング信号を生成し、その立上りをデッドタイム時間分削って、各々のスイッチング素子のゲート信号Ｇ－５ａ～Ｇ５ｄ，Ｇ－１２ａ～Ｇ－１２ｄとしている。 A specific gate generation operation will be described with reference to FIG. In the first embodiment, the wave to be compared generated from the phase difference command (the wave to be compared on the primary side after correction, the wave to be compared on the secondary side after correction) and the triangular wave carrier signal are compared to generate the switching signal, and the rising edge of the wave is generated. are reduced by the dead time to obtain the gate signals G-5a to G5d and G-12a to G-12d of the respective switching elements.

三角波比較部４２０、４３０では乗算器３３０の出力と一次側偏磁抑制制御部３５０の出力の合計である指令値（補正後一次側被比較波）と三角波生成部２１０で生成される三角波キャリア信号を比較する。三角波比較部４２０、４３０は、補正後一次側被比較波＞三角波キャリア信号のときゲート信号Ｇ－５ａ、Ｇ－５ｄがＯＮ、ゲート信号Ｇ－５ｂ、Ｇ－５ｃがＯＦＦという一次側スイッチング信号を生成する。また、三角波比較部４２０、４３０は、補正後一次側被比較波≦三角波キャリア信号のときゲート信号Ｇ－５ａ、Ｇ－５ｄがＯＦＦ、ゲート信号Ｇ－５ｂ、Ｇ－５ｃがＯＮという一次側スイッチング信号を生成する。 In the triangular wave comparators 420 and 430, a command value (corrected primary side compared wave) which is the sum of the output of the multiplier 330 and the output of the primary side bias suppression controller 350 and the triangular wave carrier signal generated by the triangular wave generator 210 are obtained. compare. The triangular wave comparators 420 and 430 generate primary side switching signals such that the gate signals G-5a and G-5d are ON and the gate signals G-5b and G-5c are OFF when the post-correction primary side to-be-compared wave>triangular wave carrier signal. Generate. Further, the triangular wave comparators 420 and 430 perform primary side switching such that the gate signals G-5a and G-5d are turned off and the gate signals G-5b and G-5c are turned on when the corrected primary side to-be-compared wave≦triangular wave carrier signal. Generate a signal.

一次側スイッチング信号はデッドタイム生成部４６０、４７０に入力され、立ち上がり部をデッドタイム分削除され（デッドタイム分ＯＮ信号→ＯＦＦ信号に修正し）、一次側ゲート信号Ｇ－５ａ～Ｇ５ｄとなる。 The primary side switching signal is input to dead time generators 460 and 470, and the rising portion is deleted for the dead time (the dead time is corrected from the ON signal to the OFF signal) to become the primary side gate signals G-5a to G5d.

三角波比較部４４０、４５０では乗算器３４０の出力と二次側偏磁抑制制御部４００の出力の差分である指令値（補正後二次側被比較波）と三角波生成部２１０で生成される三角波キャリア信号を比較する。三角波比較部４４０、４５０は、補正後二次側被比較波＞三角波キャリア信号のときゲート信号Ｇ－１２ａ、Ｇ－１２ｄがＯＮ、ゲート信号Ｇ－１２ｂ、Ｇ－１２ｃがＯＦＦという二次側スイッチング信号を生成する。また、三角波比較部４４０、４５０は、補正後二次側被比較波≦三角波キャリア信号のときゲート信号Ｇ－１２ａ、Ｇ－１２ｄがＯＦＦ、ゲート信号Ｇ－１２ｂ、Ｇ－１２ｃがＯＮという二次側スイッチング信号を生成する。 In the triangular wave comparators 440 and 450, a command value (corrected secondary side compared wave) which is the difference between the output of the multiplier 340 and the output of the secondary side bias suppression controller 400 and the triangular wave generated by the triangular wave generator 210 are obtained. Compare carrier signals. Triangular wave comparators 440 and 450 perform secondary side switching such that gate signals G-12a and G-12d are ON and gate signals G-12b and G-12c are OFF when corrected secondary side compared wave > triangular carrier signal. Generate a signal. Further, the triangular wave comparators 440 and 450 are configured such that the gate signals G-12a and G-12d are OFF and the gate signals G-12b and G-12c are ON when the post-correction secondary side to-be-compared wave≦triangular wave carrier signal. side switching signal.

二次側スイッチング信号はデッドタイム生成部４８０、４９０に入力され、立ち上がり部をデッドタイム分削除され（デッドタイム分ＯＮ信号→ＯＦＦ信号に修正し）、二次側ゲート信号Ｇ－１２ａ～Ｇ１２ｄとなる。 The secondary side switching signal is input to dead time generators 480 and 490, the rising portion of which is deleted by the dead time (the dead time is corrected from the ON signal to the OFF signal), and the secondary side gate signals G-12a to G12d are generated. Become.

図３は、位相差指令値（電流制御部３２０の出力）が正の場合の、各部の波形である。一次電流検出値Ｉ１、二次電流検出値Ｉ２のサンプル点は三角波キャリア信号の谷頂点部または山頂点部であるので、一次電流検出値Ｉ１、二次電流検出値Ｉ２の傾き（ｄｉ／ｄｔ）が緩やかである期間Ｔの中央位置で検出することになる。本発明で検出する一次電流検出値Ｉ１、二次電流検出値Ｉ２は交流だが、安定した電流領域でサンプリングできるため、電流制御の安定度を向上できる。 FIG. 3 shows waveforms of each part when the phase difference command value (output of the current control part 320) is positive. Since the sampling points of the primary current detection value I1 and the secondary current detection value I2 are the trough or peak points of the triangular wave carrier signal, the slope (di/dt) of the primary current detection value I1 and the secondary current detection value I2 is is detected at the central position of the period T in which the is gradual. Although the primary current detection value I1 and the secondary current detection value I2 detected by the present invention are alternating currents, they can be sampled in a stable current region, so the stability of current control can be improved.

図４により、偏磁抑制制御の動作を説明する。半導体スイッチング素子５ａ～５ｄ、１２ａ～１２ｄのスイッチング特性のバラツキやその駆動回路のバラツキ等により電圧Ｖ１、Ｖ２は完全に交流とはならず、直流電圧成分が重畳される場合がある。その場合、一次電流検出値Ｉ１、二次電流検出値Ｉ２にも直流電流成分が重畳される。 The operation of bias suppression control will be described with reference to FIG. The voltages V1 and V2 do not become completely alternating current due to variations in the switching characteristics of the semiconductor switching elements 5a to 5d and 12a to 12d and variations in their driving circuits, and DC voltage components may be superimposed on them. In that case, the DC current component is also superimposed on the primary current detection value I1 and the secondary current detection value I2.

いま、一次電流検出値Ｉ１に負の直流電流成分が重畳され、一次電流検出値Ｉ１の振幅が負側に大きい場合を考える。このとき一次側偏磁抑制制御部３５０の入力値は正の値となる。その結果、一次側偏磁抑制制御部３５０の出力も正となる。この時の各部の波形が図４である。図４に示すとおりゲート信号Ｇ－５ａ、Ｇ－５ｄのデューティが拡大し、ゲート信号Ｇ－５ｂ、Ｇ－５ｃのデューティが減少する。このように、上記の半導体スイッチング素子５ａ～５ｄ、１２ａ～１２ｄのバラツキやその駆動回路のバラツキを抑制するよう動作する。 Consider a case where a negative DC current component is superimposed on the primary current detection value I1 and the amplitude of the primary current detection value I1 is large on the negative side. At this time, the input value of the primary side magnetism suppression control unit 350 becomes a positive value. As a result, the output of the primary side magnetic bias suppression control section 350 also becomes positive. FIG. 4 shows waveforms at each part at this time. As shown in FIG. 4, the duty of the gate signals G-5a and G-5d is increased and the duty of the gate signals G-5b and G-5c is decreased. In this manner, the semiconductor switching elements 5a to 5d and 12a to 12d operate to suppress variations in the driving circuits thereof.

以上示したように、本実施形態１によれば、直流電源装置において、トランスの一次電流、二次電流をスイッチング素子のスイッチング動作と同期してサンプリングし制御することにより、低速でのサンプリングにおいてもトランスの偏磁抑制制御を行うことが可能となる。 As described above, according to the first embodiment, in the DC power supply device, the primary current and secondary current of the transformer are sampled and controlled in synchronization with the switching operation of the switching element, so that even at low speed sampling, It becomes possible to perform biased magnetization suppression control of the transformer.

［実施形態２］
主回路構成については実施形態１と全く同一である。制御構成について山タイミング生成部２２０、谷タイミング生成部２３０、サンプル・ＡＤ変換部２８０、２９０、３７０、３８０のみ実施形態１と異なるためその点のみ説明する。 [Embodiment 2]
The main circuit configuration is completely the same as that of the first embodiment. Only the peak timing generator 220, the valley timing generator 230, and the sample/AD converters 280, 290, 370, and 380 are different from the first embodiment in terms of the control configuration, so only that point will be described.

山タイミング生成部２２０では三角波キャリア信号の山頂点部±１／１６周期（山頂点部±位相角２２．５°）の時点のトリガ信号を出力する。同様に谷タイミング生成部２３０では三角波キャリア信号の谷頂点部±１／１６周期（谷頂点部±位相角２２．５°）の時点のトリガ信号を出力する。 The peak timing generator 220 outputs a trigger signal at the peak point ±1/16 period (peak point ±phase angle 22.5°) of the triangular wave carrier signal. Similarly, the valley timing generator 230 outputs a trigger signal at the time points of the valley peak ±1/16 period (valley peak ±phase angle 22.5°) of the triangular wave carrier signal.

図５に基づいてサンプル・ＡＤ変換部２８０、２９０、３７０、３８０の内部構成を説明する。サンプル・ＡＤ変換部２８０、２９０、３７０、３８０の内部構成は同一とする。サンプル・ＡＤ変換部は、ＡＤＣ部５１０とＤ型フリップフロップ５２０と割算器５３０とを備える。 The internal configuration of the sample/AD converters 280, 290, 370, and 380 will be described with reference to FIG. The internal configurations of the sample/AD converters 280, 290, 370, and 380 are assumed to be the same. The sample/AD conversion section includes an ADC section 510 , a D-type flip-flop 520 and a divider 530 .

サンプル・ＡＤ変換部の入力値（電流検出値）はＡＤＣ部５１０（ＡＤＣ：Ａｎａｌｏｇ－ｔｏ―Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）において、山タイミング生成部２２０または谷タイミング生成部２３０が出力するトリガ信号のタイミングで、デジタル値に変換される。 The input value (current detection value) of the sample/AD conversion unit is converted to a digital value at the timing of the trigger signal output by the peak timing generation unit 220 or the valley timing generation unit 230 in the ADC unit 510 (ADC: Analog-to-Digital Converter). converted to a value.

ＡＤＣ部５１０の出力と山タイミング生成部２２０または谷タイミング生成部２３０が出力するトリガ信号がＤ型フリップフロップ５２０に入力される。Ｄ型フリップフロップ５２０ではＡＤＣ部５１０の出力をトリガ信号のタイミングでラッチする。ＡＤＣ部５１０の出力とＤ型フリップフロップ５２０の出力は加算され、割算器５３０に入力される。 The output of the ADC section 510 and the trigger signal output by the crest timing generation section 220 or the trough timing generation section 230 are input to the D-type flip-flop 520 . The D-type flip-flop 520 latches the output of the ADC section 510 at the timing of the trigger signal. The output of ADC section 510 and the output of D-type flip-flop 520 are added and input to divider 530 .

割算器５３０では入力を１／２にして出力する。つまり、割算器５３０の出力は三角波キャリア信号の山頂点部±１／１６時点、または、谷頂点部±１／１６周期時点２回の電流検出値の移動平均となる。 The divider 530 halves the input and outputs it. In other words, the output of the divider 530 is a moving average of the current detection values twice at the crest points of the triangular wave carrier signal ±1/16 or at the troughs ±1/16 period.

次に、本実施形態２の作用・動作を説明する。ゲート信号の生成方法、偏磁抑制制御については実施形態１と全く同一である。実施形態１との差異である電流検出について作用・動作の説明をする。 Next, the effects and operations of the second embodiment will be described. The method of generating the gate signal and the bias suppression control are exactly the same as in the first embodiment. The action and operation of current detection, which is different from the first embodiment, will be described.

電力変換装置では、大電力のスイッチングを行うことにより電力を変換するため、電圧・電流の検出値にノイズが重畳される。一般の電力変換装置では検出部のローパスフィルタ（図２では電圧検出ローパスフィルタ部２５０、電流検出ローパスフィルタ部２７０、３６０に該当）の時定数を長くすることにより、ノイズ成分を除去している。 In the power conversion device, noise is superimposed on the detected values of voltage and current because power is converted by performing high-power switching. In a general power converter, noise components are removed by lengthening the time constant of the low-pass filters of the detection section (corresponding to the voltage detection low-pass filter section 250 and the current detection low-pass filter sections 270 and 360 in FIG. 2).

しかしながら、ローパスフィルタの時定数を長くすると、検出信号の遅延が長くなり、応答性向上が困難である。特に、電流制御は電圧制御と比較して高速の制御が必要となるため、この問題が顕著となる。 However, increasing the time constant of the low-pass filter increases the delay of the detection signal, making it difficult to improve responsiveness. In particular, current control requires high-speed control compared to voltage control, so this problem is significant.

そこで、ローパスフィルタ（電流検出ローパスフィルタ部２７０、３６０）の時定数を最小限とし、スイッチング周期に同期したサンプリングを行い、複数回のサンプリング値を移動平均化処理することにより、ノイズ成分を除去する。これにより最も大きなノイズ成分であるスイッチング周波数のノイズ成分を移動平均により除去し、高周波のノイズ成分をローパスフィルタにより除去することができる。 Therefore, the noise component is removed by minimizing the time constant of the low-pass filters (current detection low-pass filter units 270 and 360), performing sampling in synchronization with the switching cycle, and performing moving average processing on multiple sampling values. . As a result, the switching frequency noise component, which is the largest noise component, can be removed by the moving average, and the high frequency noise component can be removed by the low-pass filter.

本実施形態２では時定数の短いローパスフィルタで高周波を除去した後、１周期あたり２回のサンプリングを行い、その値の移動平均を取ることにより、検出信号の遅延を最小限にしながら、ノイズの影響を低減する。なお、ＡＤＣ部５１０の変換時間の許す限りサンプリング回数を増やすことにより、耐ノイズ性が向上することは明らかである。 In Embodiment 2, after removing high frequencies with a low-pass filter with a short time constant, sampling is performed twice per cycle, and the moving average of the values is taken, thereby minimizing the delay of the detection signal and reducing noise. Reduce impact. It is obvious that increasing the number of samplings as long as the conversion time of the ADC section 510 allows improves the noise immunity.

Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅでは電圧Ｖ１と電圧Ｖ２が同位相の時、電流Ｉ１、Ｉ２の傾き（ｄｉ／ｄｔ）は緩やかであるが、電圧Ｖ１と電圧Ｖ２が逆位相の時電流Ｉ１、Ｉ２の傾き（ｄｉ／ｄｔ）は急峻になる。 In the Dual Active Bridge, when the voltages V1 and V2 are in phase, the currents I1 and I2 have a gentle slope (di/dt). /dt) becomes steeper.

ｄｉ／ｄｔが急峻なタイミングで電流検出のサンプリングを行うと、少しのタイミングのずれで検出値が大きく異なることになるため、ｄｉ／ｄｔが緩やかなタイミングつまり電圧Ｖ１と電圧Ｖ２が同位相の時に電流検出のサンプリングを行うことが望ましい。 If the current detection is sampled at a timing when di/dt is sharp, the detected value will differ greatly with a slight timing shift. It is desirable to sample the current detection.

Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅでは通常、－９０°＜位相差δ＜９０°の範囲で制御するため、本実施形態２のゲート信号生成方法では、三角波キャリア信号の谷頂点部±１／８周期（谷頂点部±位相角４５°）、山頂点部±１／８周期（山頂点部±位相角４５°）において、電圧Ｖ１と電圧Ｖ２が同位相となるため、この期間に複数回のサンプリングを行うことが望ましい。 Since the Dual Active Bridge is usually controlled within the range of −90°<phase difference δ<90°, the gate signal generating method of the second embodiment is limited to ±1/8 cycle of the valley peak of the triangular wave carrier signal (valley peak ± phase angle 45°) and the voltage V1 and the voltage V2 are in phase at the peak point ±1/8 period (peak point ±phase angle 45°), so sampling can be performed multiple times during this period. desirable.

図６では、三角波キャリア信号の谷頂点部±１／１２周期時点２回、山頂点部±１／１２周期時点２回での電流検出のサンプリングを行っている。電流サンプル点はこれに限らなくともよく、三角波キャリア信号の谷頂点部±１／８周期、谷頂点部±１／８周期の期間内の各々複数回であればよい。 In FIG. 6, current detection is sampled twice at ±1/12 cycles of the triangular wave carrier signal and twice at ±1/12 cycles of the peak of the triangular wave carrier signal. The current sample point is not limited to this, and may be a plurality of times within the period of the valley peak portion ±1/8 cycle and the valley peak portion ±1/8 cycle of the triangular wave carrier signal.

以上示したように、本実施形態２によれば、実施形態１の作用効果に加え、最も大きなノイズ成分であるスイッチング周波数のノイズ成分を移動平均により除去し、高周波のノイズ成分をローパスフィルタにより除去することが可能となる。 As described above, according to the second embodiment, in addition to the effects of the first embodiment, the noise component of the switching frequency, which is the largest noise component, is removed by the moving average, and the high-frequency noise component is removed by the low-pass filter. It becomes possible to

以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。 Although the present invention has been described in detail only with respect to the specific examples described above, it is obvious to those skilled in the art that various modifications and modifications are possible within the scope of the technical idea of the present invention. Such variations and modifications are, of course, covered by the claims.

１…第１の直流電源
２…第２の直流電源
３…第１の平滑コンデンサ
４…第１のスイッチング回路（第１のコンバータ部）
５ａ～５ｄ、１２ａ～１２ｄ…半導体スイッチング素子
６ａ～６ｄ、１３ａ～１３ｄ…コンデンサ
７…第１のリアクトル
８…高周波トランス（トランス）
８ａ…第１の巻線
８ｂ…第２の巻線、
９…第２のリアクトル
１０…第２のスイッチング回路（第２のコンバータ部）
２０…一次電流検出器
３０…二次電流検出器
４０…出力電圧検出器
１００…ＤＣ／ＤＣコンバータ回路
２００…制御回路
２１０…三角波生成部
２２０…山タイミング生成部
２３０…谷タイミング生成部
２４０…矩形波生成部
２５０…電圧検出ローパスフィルタ部
２６０…電圧制御部
２７０…電流検出ローパスフィルタ部
２８０，２９０…サンプル・ＡＤ変換部
３００…符号反転部
３１０…割算器
３２０…電流制御部
３３０，３４０…乗算器
３５０…一次側偏磁抑制制御部
３６０…電流検出ローパスフィルタ部
３７０，３８０…サンプル・ＡＤ変換部
３９０…符号反転部
４００…二次側偏磁抑制制御部
４１０…符号反転部
４２０～４５０…三角波比較部
４６０～４９０…デッドタイム生成部
５１０…ＡＤＣ部
５２０…Ｄ型フリップフロップ
５３０…割算器
５４０…第１ゲート信号生成部
５５０…第２ゲート信号生成部 DESCRIPTION OF SYMBOLS 1... 1st DC power supply 2... 2nd DC power supply 3... 1st smoothing capacitor 4... 1st switching circuit (1st converter part)
5a to 5d, 12a to 12d semiconductor switching elements 6a to 6d, 13a to 13d capacitor 7 first reactor 8 high frequency transformer (transformer)
8a... first winding 8b... second winding,
9 Second reactor 10 Second switching circuit (second converter section)
DESCRIPTION OF SYMBOLS 20... Primary current detector 30... Secondary current detector 40... Output voltage detector 100... DC/DC converter circuit 200... Control circuit 210... Triangular wave generation part 220... Peak timing generation part 230... Valley timing generation part 240... Rectangle Wave generation unit 250 Voltage detection low-pass filter unit 260 Voltage control unit 270 Current detection low-pass filter unit 280, 290 Sample/AD conversion unit 300 Sign inversion unit 310 Divider 320 Current control unit 330, 340 Multiplier 350 Primary side magnetism suppression control unit 360 Current detection low-pass filter unit 370, 380 Sample/AD converter 390 Sign reversal unit 400 Secondary side magnetism suppression control unit 410 Sign reversal unit 420 to 450 Triangular wave comparison section 460 to 490 Dead time generation section 510 ADC section 520 D-type flip-flop 530 Divider 540 First gate signal generation section 550 Second gate signal generation section

Claims (4)

第１の直流電源に接続された第１のコンバータ部と、第２の直流電源に接続された第２のコンバータ部と、第１の巻線が前記第１のコンバータ部に接続され第２の巻線が前記第２のコンバータ部に接続されたトランスと、を備えた直流電源装置であって、
三角波キャリア信号の谷部でサンプリングした前記トランスの一次電流検出値と、前記三角波キャリア信号の山部でサンプリングした前記一次電流検出値と、の絶対値の差分がゼロになるように制御して一次側オフセット指令を出力する一次側偏磁抑制制御部と、
前記三角波キャリア信号の谷部でサンプリングした前記トランスの二次電流検出値と、前記三角波キャリア信号の山部でサンプリングした前記二次電流検出値と、の絶対値の差分がゼロになるように制御して二次側オフセット指令を出力する二次側偏磁抑制制御部と、
一次側被比較波を前記一次側オフセット指令で補正した補正後一次側被比較波と前記三角波キャリア信号に基づいて前記第１のコンバータ部の半導体スイッチング素子のゲート信号を生成する第１ゲート信号生成部と、
二次側被比較波を前記二次側オフセット指令で補正した補正後二次側被比較波と前記三角波キャリア信号に基づいて前記第２のコンバータ部の半導体スイッチング素子のゲート信号を生成する第２ゲート信号生成部と、
を備えたことを特徴とする直流電源装置。 a first converter section connected to a first DC power supply; a second converter section connected to a second DC power supply; a first winding connected to the first converter section; A DC power supply device comprising a transformer whose winding is connected to the second converter unit,
Control is performed so that a difference in absolute value between the primary current detection value of the transformer sampled at the trough portion of the triangular wave carrier signal and the primary current detection value sampled at the peak portion of the triangular wave carrier signal becomes zero. a primary side magnetism suppression control unit that outputs a side offset command;
Control is performed so that the absolute difference between the secondary current detection value of the transformer sampled at the trough portion of the triangular wave carrier signal and the secondary current detection value sampled at the peak portion of the triangular wave carrier signal becomes zero. a secondary side magnetism suppression control unit for outputting a secondary side offset command;
generating a first gate signal for generating a gate signal for a semiconductor switching element of the first converter section based on the corrected primary side compared wave obtained by correcting the primary side compared wave with the primary side offset command and the triangular wave carrier signal; Department and
a gate signal for a semiconductor switching element of the second converter section based on the corrected secondary side compared wave obtained by correcting the secondary side compared wave with the secondary side offset command and the triangular wave carrier signal; a gate signal generator;
A DC power supply device comprising: 前記三角波キャリア信号の谷部は前記三角波キャリア信号の谷頂点部とし、
前記三角波キャリア信号の山部は前記三角波キャリア信号の山頂点部とすることを特徴とする請求項１記載の直流電源装置。 The troughs of the triangular wave carrier signal are the trough apexes of the triangular wave carrier signal,
2. The DC power supply device according to claim 1, wherein the crest of said triangular wave carrier signal is a crest point of said triangular wave carrier signal. 前記三角波キャリア信号の谷部でサンプリングした前記トランスの一次電流検出値は、前記三角波キャリア信号の谷頂点部の±１／８周期の期間内でサンプリングした複数点の一次電流検出値を移動平均した値とし、
前記三角波キャリア信号の山部でサンプリングした前記一次電流検出値は、前記三角波キャリア信号の山頂点部の±１／８周期の期間内でサンプリングした複数点の一次電流検出値を移動平均した値とし、
前記三角波キャリア信号の谷部でサンプリングした前記トランスの二次電流検出値は、前記三角波キャリア信号の谷頂点部の±１／８周期の期間内でサンプリングした複数点の二次電流検出値を移動平均した値とし、
前記三角波キャリア信号の山部でサンプリングした前記二次電流検出値は、前記三角波キャリア信号の山頂点部の±１／８周期の期間内でサンプリングした複数点の二次電流検出値を移動平均した値とすることを特徴とする請求項１記載の直流電源装置。 The primary current detection value of the transformer sampled at the trough portion of the triangular wave carrier signal is a moving average of the primary current detection values at a plurality of points sampled within a period of ±1/8 cycle of the trough top portion of the triangular wave carrier signal. value and
The primary current detection value sampled at the crest of the triangular wave carrier signal is a moving average of the primary current detection values sampled at a plurality of points within a period of ±1/8 cycle of the crest of the triangular wave carrier signal. ,
The secondary current detection value of the transformer sampled at the valley of the triangular wave carrier signal shifts the secondary current detection values at a plurality of points sampled within a period of ±1/8 period of the valley top of the triangular wave carrier signal. as an average value,
The secondary current detection value sampled at the crest of the triangular wave carrier signal is a moving average of the secondary current detection values sampled at a plurality of points within a period of ±1/8 cycle of the crest of the triangular wave carrier signal. 2. The DC power supply device according to claim 1, wherein the value is 第１の直流電源に接続された第１のコンバータ部と、第２の直流電源に接続された第２のコンバータ部と、第１の巻線が前記第１のコンバータ部に接続され第２の巻線が前記第２のコンバータ部に接続されたトランスと、を備えた直流電源装置の制御方法であって、
一次側偏磁抑制制御部が、三角波キャリア信号の谷部でサンプリングした前記トランスの一次電流検出値と、前記三角波キャリア信号の山部でサンプリングした前記一次電流検出値と、の絶対値の差分がゼロになるように制御して一次側オフセット指令を出力し、
二次側偏磁抑制制御部が、前記三角波キャリア信号の谷部でサンプリングした前記トランスの二次電流検出値と、前記三角波キャリア信号の山部でサンプリングした前記二次電流検出値と、の絶対値の差分がゼロになるように制御して二次側オフセット指令を出力し、
第１ゲート信号生成部が、一次側被比較波を前記一次側オフセット指令で補正した補正後一次側被比較波と前記三角波キャリア信号に基づいて前記第１のコンバータ部の半導体スイッチング素子のゲート信号を生成し、
第２ゲート信号生成部が、二次側被比較波を前記二次側オフセット指令で補正した補正後二次側被比較波と前記三角波キャリア信号に基づいて前記第２のコンバータ部の半導体スイッチング素子のゲート信号を生成することを特徴とする直流電源装置の制御方法。 a first converter section connected to a first DC power supply; a second converter section connected to a second DC power supply; a first winding connected to the first converter section; A control method for a DC power supply device comprising a transformer whose winding is connected to the second converter unit,
The difference between the absolute values of the transformer primary current detection value sampled at the troughs of the triangular wave carrier signal and the primary current detection value sampled at the peaks of the triangular wave carrier signal by the primary side bias magnetization suppression control unit is Control to be zero and output the primary side offset command,
A secondary-side bias magnetization suppression control unit determines the absolute value of the secondary current detection value of the transformer sampled at the troughs of the triangular wave carrier signal and the secondary current detection value sampled at the peaks of the triangular wave carrier signal. Output the secondary side offset command by controlling the value difference to be zero,
A first gate signal generation section generates a gate signal for a semiconductor switching element of the first converter section based on the corrected primary side compared wave obtained by correcting the primary side compared wave with the primary side offset command and the triangular wave carrier signal. to generate
A semiconductor switching element of the second converter section based on the corrected secondary side compared wave obtained by correcting the secondary side compared wave with the secondary side offset command and the triangular wave carrier signal. A control method for a DC power supply, characterized by generating a gate signal of
JP2019223392A 2019-12-11 2019-12-11 DC power supply and control method for DC power supply Active JP7226287B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019223392A JP7226287B2 (en) 2019-12-11 2019-12-11 DC power supply and control method for DC power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019223392A JP7226287B2 (en) 2019-12-11 2019-12-11 DC power supply and control method for DC power supply

Publications (2)

Publication Number Publication Date
JP2021093849A JP2021093849A (en) 2021-06-17
JP7226287B2 true JP7226287B2 (en) 2023-02-21

Family

ID=76312774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019223392A Active JP7226287B2 (en) 2019-12-11 2019-12-11 DC power supply and control method for DC power supply

Country Status (1)

Country Link
JP (1) JP7226287B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023079885A (en) * 2021-11-29 2023-06-08 オムロン株式会社 Power conversion device
JP7088428B1 (en) * 2022-01-27 2022-06-21 日新電機株式会社 DAB converter and control method
JP7060179B1 (en) * 2022-01-27 2022-04-26 日新電機株式会社 DAB converter and control method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009077513A (en) 2007-09-20 2009-04-09 Meidensha Corp Method for detecting output current in voltage-type pwm inverter device
JP2013099194A (en) 2011-11-04 2013-05-20 Sinfonia Technology Co Ltd Insulated type dc-dc converter
JP2013215030A (en) 2012-04-02 2013-10-17 Denso Corp Motor drive device
US20180159435A1 (en) 2016-12-07 2018-06-07 Carl David Klaes Modified dual active half bridge dc/dc converter with transformer dc bias
WO2019167271A1 (en) 2018-03-02 2019-09-06 三菱電機株式会社 Power conversion device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009077513A (en) 2007-09-20 2009-04-09 Meidensha Corp Method for detecting output current in voltage-type pwm inverter device
JP2013099194A (en) 2011-11-04 2013-05-20 Sinfonia Technology Co Ltd Insulated type dc-dc converter
JP2013215030A (en) 2012-04-02 2013-10-17 Denso Corp Motor drive device
US20180159435A1 (en) 2016-12-07 2018-06-07 Carl David Klaes Modified dual active half bridge dc/dc converter with transformer dc bias
WO2019167271A1 (en) 2018-03-02 2019-09-06 三菱電機株式会社 Power conversion device

Also Published As

Publication number Publication date
JP2021093849A (en) 2021-06-17

Similar Documents

Publication Publication Date Title
JP7226287B2 (en) DC power supply and control method for DC power supply
JP5690654B2 (en) DC power supply
US9379621B1 (en) Digital slope compensation for peak current controlled converters
US11056979B2 (en) Power conversion apparatus
WO2013114758A1 (en) Control device for resonance-type dc-dc converter
EP3410593B1 (en) Power converter
JP2006317425A (en) Alternating current voltage detection system for power conversion circuit
CN111371327B (en) Resonant converter and control method thereof
JP7099372B2 (en) Bidirectional isolated DC-DC converter and control method
CN110366814B (en) Power supply control device, power conversion system, and power supply control method
WO2021029208A1 (en) Control circuit for power converting device, and power converting device
CN110447163B (en) Power conversion device
CN110366813B (en) Power supply control device, power conversion system, and power supply control method
JP2005130611A (en) Auxiliary resonance pwm power converter
JP2020202708A (en) Insulation type dc-dc converter
JP5446804B2 (en) Half-bridge power converter
JP7226219B2 (en) Isolated DC/DC converter
JP5793005B2 (en) Power conversion device and control device thereof
JP5899658B2 (en) Power converter
EP2020737A2 (en) Power supply apparatus
JP2003230279A (en) Ac-dc power converter
KR20210098495A (en) power converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220225

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230123

R150 Certificate of patent or registration of utility model

Ref document number: 7226287

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150