JP7223234B2 - 半導体装置、及び半導体装置の製造方法 - Google Patents
半導体装置、及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7223234B2 JP7223234B2 JP2021083469A JP2021083469A JP7223234B2 JP 7223234 B2 JP7223234 B2 JP 7223234B2 JP 2021083469 A JP2021083469 A JP 2021083469A JP 2021083469 A JP2021083469 A JP 2021083469A JP 7223234 B2 JP7223234 B2 JP 7223234B2
- Authority
- JP
- Japan
- Prior art keywords
- submount
- package substrate
- bonding
- semiconductor device
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
前記サブマウントは、前記半導体素子が搭載される第1の面と、前記第1の面の反対側に位置する第2の面と、前記第1の面と前記第2の面との間に位置する側面と、を有し、
前記第2の面は、溝と、放熱部と、を有しており、
前記放熱部は前記パッケージ基板と第1接合部材によって物理的に接合されており、
前記側面に、前記サブマウントと前記パッケージ基板とを第2接合部材によって電気的に接続する接続部が設けられており、前記放熱部と前記接続部は、前記溝により離隔しており、電気的に絶縁されている。
図1は、実施形態の半導体装置1におけるサブマウント10の実装状態を示す図、図2は、半導体装置1で用いられるサブマウント10の裏面と側面の形状を示す図である。図1では、サブマウント10が搭載される面をX-Y面、X-Y面と垂直な方向をZ方向とする。Z方向は、サブマウント10の高さ方向に対応する。
図4~図8は、半導体装置1の製造工程を示す斜視図である。図4で、サブマウント10を搭載するためのパッケージ基板20を準備する。パッケージ基板20には、あらかじめ所定の電極端子23が形成されている。電極端子23は、パッケージ基板20の内部の配線に接続されていてもよい。
10 サブマウント
101 上面(第1の面)
102 裏面(第2の面)
102A 第1領域
102B 第2領域
103 側面
12 溝
13 端面スルーホール
14、14a、14c 導電膜
14b 電極パターン
15 金属ボール(第2の接合材料)
16 放熱部
20 パッケージ基板
21、22 金属パターン
23 電極端子
30 半導体素子
32 カバー
40 接続部
41 第1の接合材料
42 第1接合部材
43 導電フィレット(第2接合部材)
200 シート状の基板
210-1~210-n パッケージ領域
Claims (13)
- 半導体素子と、
前記半導体素子が搭載されたサブマウントと、
前記サブマウントが搭載されたパッケージ基板と、
を有し、
前記サブマウントは、前記半導体素子が搭載される第1の面と、前記第1の面の反対側に位置する第2の面と、前記第1の面と前記第2の面との間に位置する側面と、を有し、
前記第2の面は、溝と、放熱部と、を有しており、
前記放熱部は前記パッケージ基板と第1接合部材によって物理的に接合されており、
前記側面に、前記サブマウントと前記パッケージ基板とを第2接合部材によって電気的に接続する接続部が設けられており、
前記放熱部と前記接続部は、前記溝により離隔しており、電気的に絶縁されており、前記第1接合部材の一部は前記溝の中に設けられている、半導体装置。 - 前記第2の面は、前記放熱部が設けられた第1領域と、前記溝によって前記第1領域と隔てられた第2領域と、を有し、
前記接続部は、前記側面および第2領域の一部に形成されており、前記溝から離隔している、請求項1に記載の半導体装置。 - 前記接続部は、前記側面に設けられ、かつ、内面が導電膜で覆われた端面スルーホールと、前記導電膜と前記パッケージ基板の表面に接しており、前記パッケージ基板に近づくにつれ外側面が前記導電膜から離れる導電フィレットと、を有し、
前記端面スルーホールは、前記溝から離隔している、請求項1または2に記載の半導体装置。 - 前記半導体素子は、光半導体素子、またはパワー半導体素子を含む請求項1~3のいずれか1項に記載の半導体装置。
- 前記半導体素子は、複数設けられている請求項1~4のいずれか1項に記載の半導体装置。
- 前記第1接合部材と前記第2接合部材は、異なる材料である請求項1~5のいずれか1項に記載の半導体装置。
- 前記第1接合部材は、Ag、Cu、Auから選ばれる少なくとも一つを含む、ナノメートル材またはマイクロメートル材で構成される請求項1~6のいずれか1項に記載の半導体装置。
- 半導体素子と、
前記半導体素子が搭載されたサブマウントと、
前記サブマウントが搭載されたパッケージ基板と、
を有し、
前記サブマウントは、前記半導体素子が搭載される第1の面と、前記第1の面の反対側に位置する第2の面と、前記第1の面と前記第2の面との間に位置する側面と、を有し、
前記第2の面は、溝と、放熱部と、を有しており、
前記放熱部は前記パッケージ基板と第1接合部材によって物理的に接合されており、
前記側面に、前記サブマウントと前記パッケージ基板とを第2接合部材によって電気的に接続する接続部が設けられており、
前記放熱部と前記接続部は、前記溝により離隔しており、電気的に絶縁されており、
前記第1接合部材は、前記サブマウントと前記パッケージ基板とを接合する前の溶融温度よりも、前記サブマウントと前記パッケージ基板とを電気的に接合する前の前記第2接合部材の溶融温度が高く、かつ、前記サブマウントと前記パッケージ基板とを接合した後の溶融温度よりも、前記サブマウントと前記パッケージ基板とを電気的に接合する前の前記第2接合部材の溶融温度が低い、半導体装置。 - 裏面に放熱部と溝を有し、側面に端面スルーホールを有するサブマウントを準備する第1工程と、
第1の接合材料で、前記放熱部をパッケージ基板に物理的に接合する第2工程と、
前記第2工程の後に、前記端面スルーホールの内側に第2の接合材料を配置して、前記サブマウントと前記パッケージ基板とを電気的に接続する第3工程と、
を有する半導体装置の製造方法。 - 前記第2工程で、前記第1の接合材料の少なくとも一部を前記溝の内部に収容させる、請求項9に記載の半導体装置の製造方法。
- 前記第2の接合材料は金属ボールであり、前記第1の接合材料と異なる材料で形成されている、請求項9または10に記載の半導体装置の製造方法。
- 前記第3工程は、加熱により前記金属ボールを溶融する工程を含み、
前記第1の接合材料は、前記加熱の温度よりも再溶融温度が高い材料で形成されている、請求項11に記載の半導体装置の製造方法。 - 前記パッケージ基板は、複数のパッケージ領域を含む一つのシート状の基板の一部であり、
前記第3工程の後に、前記シート状の基板を個々の前記パッケージ基板に分割する工程をさらに有する請求項9~12のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/368,608 US11935806B2 (en) | 2020-07-10 | 2021-07-06 | Semiconductor device and method for manufacturing semiconductor device |
US18/441,658 US20240186207A1 (en) | 2020-07-10 | 2024-02-14 | Semiconductor device and method for manufacturing semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020119320 | 2020-07-10 | ||
JP2020119320 | 2020-07-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022016297A JP2022016297A (ja) | 2022-01-21 |
JP7223234B2 true JP7223234B2 (ja) | 2023-02-16 |
Family
ID=80121186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021083469A Active JP7223234B2 (ja) | 2020-07-10 | 2021-05-17 | 半導体装置、及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7223234B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005277164A (ja) | 2004-03-25 | 2005-10-06 | Kyocera Corp | 配線基板 |
JP2018110262A (ja) | 2016-08-10 | 2018-07-12 | 京セラ株式会社 | 電気素子搭載用パッケージ、アレイ型パッケージおよび電気装置 |
JP2018152465A (ja) | 2017-03-13 | 2018-09-27 | パナソニックIpマネジメント株式会社 | 半導体モジュール |
JP2018182035A (ja) | 2017-04-12 | 2018-11-15 | パナソニックIpマネジメント株式会社 | 半導体モジュールおよびその製造方法 |
-
2021
- 2021-05-17 JP JP2021083469A patent/JP7223234B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005277164A (ja) | 2004-03-25 | 2005-10-06 | Kyocera Corp | 配線基板 |
JP2018110262A (ja) | 2016-08-10 | 2018-07-12 | 京セラ株式会社 | 電気素子搭載用パッケージ、アレイ型パッケージおよび電気装置 |
JP2018152465A (ja) | 2017-03-13 | 2018-09-27 | パナソニックIpマネジメント株式会社 | 半導体モジュール |
JP2018182035A (ja) | 2017-04-12 | 2018-11-15 | パナソニックIpマネジメント株式会社 | 半導体モジュールおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2022016297A (ja) | 2022-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9123874B2 (en) | Light emitting device packages with improved heat transfer | |
JP5349755B2 (ja) | 表面実装の発光チップパッケージ | |
US9123869B2 (en) | Semiconductor device with a light emitting semiconductor die | |
CN110301050B (zh) | 热电元件内置封装 | |
JP2013153195A (ja) | 発光素子パッケージ | |
EP0380570A1 (en) | Heat dissipating interconnect tape for use in tape automated bonding | |
JP2003168829A (ja) | 発光装置 | |
EP1610381A2 (en) | Electronic package employing segmented connector and solder joint | |
JP6754769B2 (ja) | 半導体モジュールおよびその製造方法 | |
JP2008192853A (ja) | 複数の半導体素子を備える半導体装置、および半導体装置の製造方法 | |
JP7223234B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
CN109994458B (zh) | 发光装置 | |
US7256486B2 (en) | Packaging device for semiconductor die, semiconductor device incorporating same and method of making same | |
JP2006190728A (ja) | 電力用半導体装置 | |
KR100726967B1 (ko) | 와이어 본딩 방식을 적용하지 않는 발광 다이오드 패키징 | |
US20040266058A1 (en) | Method for fabricating a packaging device for semiconductor die and semiconductor device incorporating same | |
JP2022173218A (ja) | 発光素子搭載用基板および発光装置 | |
US11935806B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP4441309B2 (ja) | 発光装置及び発光装置の製造方法 | |
WO2020049723A1 (ja) | 光モジュール | |
JP7196249B2 (ja) | 半導体素子用パッケージおよび半導体装置 | |
JP2024039184A (ja) | 発光装置及び発光装置モジュール | |
JP2024037339A (ja) | 発光装置及び発光装置モジュール | |
JP2022161603A (ja) | 発光装置 | |
GB2551154A (en) | Light-emitting diode package and method of manufacture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210819 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220802 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230117 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7223234 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |