JP7217100B2 - SiC wafer manufacturing method - Google Patents

SiC wafer manufacturing method Download PDF

Info

Publication number
JP7217100B2
JP7217100B2 JP2018139494A JP2018139494A JP7217100B2 JP 7217100 B2 JP7217100 B2 JP 7217100B2 JP 2018139494 A JP2018139494 A JP 2018139494A JP 2018139494 A JP2018139494 A JP 2018139494A JP 7217100 B2 JP7217100 B2 JP 7217100B2
Authority
JP
Japan
Prior art keywords
sic wafer
abrasive grains
processing
sic
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018139494A
Other languages
Japanese (ja)
Other versions
JP2020015643A (en
Inventor
正武 長屋
貴裕 神田
武志 岡本
聡 鳥見
暁 野上
真 北畠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Tanso Co Ltd
Denso Corp
Toyota Tsusho Corp
Original Assignee
Toyo Tanso Co Ltd
Denso Corp
Toyota Tsusho Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Tanso Co Ltd, Denso Corp, Toyota Tsusho Corp filed Critical Toyo Tanso Co Ltd
Priority to JP2018139494A priority Critical patent/JP7217100B2/en
Priority to CN201980048251.8A priority patent/CN112513348B/en
Priority to EP19840989.8A priority patent/EP3828318A4/en
Priority to US17/263,149 priority patent/US20210301421A1/en
Priority to PCT/JP2019/029063 priority patent/WO2020022391A1/en
Priority to TW108126327A priority patent/TW202022176A/en
Publication of JP2020015643A publication Critical patent/JP2020015643A/en
Application granted granted Critical
Publication of JP7217100B2 publication Critical patent/JP7217100B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、ＳｉＣウェハの製造方法に関する。 The present invention relates to a method for manufacturing SiC wafers.

炭化ケイ素（ＳｉＣ）ウェハは、単結晶ＳｉＣのインゴットをスライスすることにより形成される。スライスされたＳｉＣウェハの表面には、スライス時に導入された結晶の歪みや傷等を有する表面層（以下、加工変質層という。）が存在する。デバイス製造工程にて歩留まりを低下させないためには、この加工変質層を除去する必要がある。 Silicon carbide (SiC) wafers are formed by slicing an ingot of single crystal SiC. On the surface of the sliced SiC wafer, there is a surface layer (hereinafter referred to as a work-affected layer) having crystal strain, flaws, etc. introduced during slicing. In order not to lower the yield in the device manufacturing process, it is necessary to remove this work-affected layer.

従来、この加工変質層の除去は、ダイヤモンド砥粒を用いた表面加工による除去が主流であった。近年では、ダイヤモンド砥粒を用いない表面加工技術についても種々提案がなされている。
例えば、非特許文献１には、炭化ホウ素（Ｂ４Ｃ）砥粒を用いた遊離砥粒研磨加工の技術が開示されている。また、特許文献１には、ＳｉＣウェハをＳｉ蒸気圧下で加熱することでエッチングを行うエッチング技術（以下、Ｓｉ蒸気圧エッチングともいう。）が記載されている。 In the past, removal of this work-affected layer was mainly carried out by surface processing using diamond abrasive grains. In recent years, various proposals have been made for surface processing techniques that do not use diamond abrasive grains.
For example, Non-Patent Document 1 discloses a technique of loose abrasive polishing using boron carbide (B 4 C) abrasive grains. Further, Patent Document 1 describes an etching technique for etching by heating a SiC wafer under Si vapor pressure (hereinafter also referred to as Si vapor pressure etching).

特開２０１１－２４７８０７号公報JP 2011-247807 A

２０１４年度精密工学会秋季大会学術講演会講演論文集 p.605－606Proceedings of the 2014 Japan Society for Precision Engineering Autumn Meeting Academic Lectures p.605－606

ところで単結晶ＳｉＣは、ダイヤモンド等に次ぐ硬度と、（０００１）面や（１－１００）面で劈開しやすい特徴を有した硬脆材料であり、極めて加工が難しい材料に分類される。半導体材料の加工工程に求められることは、“高品質（高平坦度、ダメージレス）”、“低損失（素材ロス，歩留まり）”、“低コスト（高能率、安価な手段・工程）”、とされるが、高硬脆性を示す程これらはトレードオフの関係となり両立は難しい。 By the way, single crystal SiC is a hard and brittle material having a hardness second only to that of diamond and the like, and is easily cleaved on the (0001) plane and (1-100) plane, and is classified as a material that is extremely difficult to process. What is required for the processing process of semiconductor materials is "high quality (high flatness, no damage)", "low loss (material loss, yield)", "low cost (high efficiency, inexpensive means and processes)", However, the more hard and brittle it is, the more difficult it is to have a trade-off relationship.

中でも、表面加工における単結晶ＳｉＣの除去量（素材ロス）を低減することは、ＳｉＣウェハの低コスト化に貢献する。すなわち、表面加工における素材ロスを低減することで、１インゴットからのＳｉＣウェハの取り枚数を増やすことができ、ウェハ一枚当たりの単価が下がる。 Above all, reducing the removal amount (material loss) of single crystal SiC in surface processing contributes to cost reduction of SiC wafers. That is, by reducing material loss in surface processing, the number of SiC wafers obtained from one ingot can be increased, and the unit price per wafer can be reduced.

本発明の課題は、素材ロスを低減可能なＳｉＣウェハの製造方法を提供することにある。 An object of the present invention is to provide a SiC wafer manufacturing method capable of reducing material loss.

上記課題を解決するため、本発明の一態様のＳｉＣウェハの製造方法は、修正モース硬度１５未満の砥粒の存在下でＳｉＣウェハを平坦化する平坦化工程と、Ｓｉ蒸気圧下で加熱することで前記ＳｉＣウェハをエッチングするエッチング工程と、を含むことを特徴とする。 In order to solve the above problems, a method for manufacturing a SiC wafer according to one aspect of the present invention includes a planarization step of planarizing the SiC wafer in the presence of abrasive grains having a modified Mohs hardness of less than 15, and heating under Si vapor pressure. and an etching step of etching the SiC wafer with.

このような平坦化工程とエッチング工程とを組み合わせることにより、加工変質層除去工程にて除去される素材ロス量を低減することができる。 By combining such a planarization process and an etching process, it is possible to reduce the material loss amount removed in the process-affected layer removal process.

この態様において、前記砥粒は、修正モース硬度１３以上の砥粒であることを特徴とする。
このような硬度の砥粒を用いることで、加工時間を低減することができる。 In this aspect, the abrasive grains are abrasive grains having a modified Mohs hardness of 13 or more.
Processing time can be reduced by using abrasive grains having such a hardness.

この態様において、前記砥粒は、炭化ホウ素砥粒及び／又は炭化ケイ素砥粒であることを特徴とする。
このような砥粒の材料を用いることで、ダイヤモンド砥粒と比較して、材料コストを低減することができる。 In this aspect, the abrasive grains are boron carbide abrasive grains and/or silicon carbide abrasive grains.
By using such a material for abrasive grains, the material cost can be reduced compared to diamond abrasive grains.

この態様において、前記平坦化工程は、遊離砥粒方式であることを特徴とする。 In this aspect, the flattening process is characterized by a loose abrasive grain method.

この態様において、前記エッチング工程によって、前記ＳｉＣウェハがエッチングされる量が、片面につき１０μｍ以下であることを特徴とする。 In this aspect, the amount of etching of the SiC wafer in the etching step is 10 μm or less per side.

この態様において、前記ＳｉＣウェハの外周部を面取りする面取り工程と、前記ＳｉＣウェハの表面に刻印を形成する刻印形成工程と、をさらに含み、前記面取り工程と前記刻印形成工程は、前記エッチング工程前に行われることを特徴とする。 This aspect further includes a chamfering step of chamfering the outer peripheral portion of the SiC wafer, and a stamp forming step of forming a stamp on the surface of the SiC wafer, wherein the chamfering step and the stamp forming step are performed before the etching step. It is characterized by being performed in

この態様において、前記ＳｉＣウェハの外周部を面取りする面取り工程と、前記ＳｉＣウェハの表面に刻印を形成する刻印形成工程と、をさらに含み、前記面取り工程と前記刻印形成工程は、前記平坦化工程後に行われることを特徴とする。 This aspect further includes a chamfering step of chamfering the outer peripheral portion of the SiC wafer, and a stamp forming step of forming a stamp on the surface of the SiC wafer, wherein the chamfering step and the stamp forming step are the same as the flattening step. characterized by being performed later.

開示した技術によれば、素材ロスを低減可能なＳｉＣウェハの製造方法を提供することができる。 According to the disclosed technique, it is possible to provide a method for manufacturing a SiC wafer that can reduce material loss.

他の課題、特徴及び利点は、図面及び特許請求の範囲とともに取り上げられる際に、以下に記載される発明を実施するための形態を読むことにより明らかになるであろう。 Other objects, features and advantages will become apparent from a reading of the detailed description set forth below when taken in conjunction with the drawings and claims.

一実施の形態のＳｉＣウェハの製造工程を示す概略図である。It is a schematic diagram showing a manufacturing process of a SiC wafer of one embodiment. 一実施の形態のＳｉＣウェハの製造工程におけるインゴット成形工程からスライス工程までを示す説明図である。FIG. 4 is an explanatory diagram showing steps from an ingot forming step to a slicing step in the SiC wafer manufacturing process of one embodiment; 一実施の形態のＳｉＣウェハの製造工程を示す説明図である。It is explanatory drawing which shows the manufacturing process of the SiC wafer of one embodiment. Ｓｉ蒸気圧エッチングで用いる高温真空炉を示す概略図である。1 is a schematic diagram showing a high temperature vacuum furnace used in Si vapor pressure etching; FIG. 実施例１のＳｉＣウェハの断面を透過型電子顕微鏡で観察した像である。1 is an image of a cross section of the SiC wafer of Example 1 observed with a transmission electron microscope. 比較例１のＳｉＣウェハの断面を透過型電子顕微鏡で観察した像である。4 is an image of the cross section of the SiC wafer of Comparative Example 1 observed with a transmission electron microscope. 比較例２のＳｉＣウェハの断面を透過型電子顕微鏡で観察した像である。4 is an image of the cross section of the SiC wafer of Comparative Example 2 observed with a transmission electron microscope. 従来のＳｉＣウェハの製造工程を示す概略図である。It is a schematic diagram showing a manufacturing process of a conventional SiC wafer. 従来のＳｉＣウェハの製造工程を示す説明図である。It is explanatory drawing which shows the manufacturing process of the conventional SiC wafer.

以下、図１、図２、図３及び図４を参照して、本発明のＳｉＣウェハの製造方法についてさらに詳細に説明する。図面には好ましい実施形態が示されている。しかし、多くの異なる形態で実施されることが可能であり、本明細書に記載される実施形態に限定されない。 1, 2, 3 and 4, the method for manufacturing a SiC wafer according to the present invention will be described in more detail. Preferred embodiments are shown in the drawings. It may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein.

なお、本発明の理解においては、従来のＳｉＣウェハの製造工程と比較することが有用であると認められる。そのため、適宜、図８及び図９を参照し従来のＳｉＣウェハの製造方法の各工程と比較しながら、本発明のＳｉＣウェハの製造方法における各工程について説明する。 In understanding the present invention, it is recognized that comparison with conventional SiC wafer manufacturing processes is useful. Therefore, each step in the SiC wafer manufacturing method of the present invention will be described while comparing with each step in the conventional SiC wafer manufacturing method with reference to FIGS. 8 and 9 as appropriate.

通常ＳｉＣウェハ２０は、ウェハの形状を整えるウェハ形状形成工程（ステップＳ１０）と、このウェハ形状形成工程Ｓ１０にてウェハ表面に導入された加工変質層３０を低減する加工変質層除去工程（ステップＳ２０）と、ウェハ表面を鏡面化する鏡面研磨工程（ステップＳ３０）と、を経て厚さＤを有するＳｉＣウェハ２０が製造される（図８及び図９）。
本発明のＳｉＣウェハの製造方法においても、図１、図２及び図３に示すように、ウェハ形状形成工程Ｓ１０、加工変質層除去工程Ｓ２０及び鏡面研磨工程Ｓ３０を含む形態とすることが好ましい。
以下、図１ないし図３に示した一実施の形態の工程順序に沿って本発明のＳｉＣウェハの製造方法について説明を加える。 A normal SiC wafer 20 includes a wafer shape forming process (step S10) for adjusting the shape of the wafer, and a process-affected layer removing process (step S20) for reducing the process-affected layer 30 introduced to the wafer surface in the wafer shape forming process S10. ) and a mirror-polishing step (step S30) for mirror-finishing the wafer surface, a SiC wafer 20 having a thickness D is manufactured (FIGS. 8 and 9).
As shown in FIGS. 1, 2, and 3, the SiC wafer manufacturing method of the present invention also preferably includes a wafer shape forming step S10, a damaged layer removing step S20, and a mirror polishing step S30.
Hereinafter, the method for manufacturing the SiC wafer of the present invention will be described in accordance with the process order of the embodiment shown in FIGS.

なお、本明細書中の説明においては、ＳｉＣウェハ２０の半導体素子を作る面（具体的にはエピタキシャル膜を堆積する面）を主面２１といい、この主面２１に相対する面を裏面２２という。また、主面２１及び裏面２２を合わせて表面という。なお、主面２１としては、（０００１）面や（０００－１）面、これらの面から数度のオフ角を設けた表面等を例示することができる。（なお、本明細書では、ミラー指数の表記において、“－”はその直後の指数につくバーを意味する）。 In the description of this specification, the surface of the SiC wafer 20 on which semiconductor elements are formed (specifically, the surface on which an epitaxial film is deposited) is referred to as the principal surface 21, and the surface opposite to the principal surface 21 is the rear surface 22. It says. Also, the main surface 21 and the back surface 22 are collectively referred to as the front surface. Examples of the main surface 21 include the (0001) plane, the (000-1) plane, and a surface having an off angle of several degrees from these planes. (In this specification, in the notation of the Miller index, "-" means the bar attached to the index immediately after it).

＜１＞ウェハ形状形成工程 <1> Wafer shape forming process

本発明の一実施の形態において、ウェハ形状形成工程Ｓ１０は、結晶成長させた単結晶ＳｉＣの塊を円柱状のインゴット１０に加工するインゴット成形工程Ｓ１１と、インゴット１０の結晶方位を示す目印となるよう、外周の一部に切欠きを形成する結晶方位成形工程Ｓ１２と、単結晶ＳｉＣのインゴット１０をスライスして薄円板状のＳｉＣウェハ２０に加工するスライス工程Ｓ１３と、修正モース硬度１５未満の砥粒を用いてＳｉＣウェハ２０を平坦化する平坦化工程Ｓ１４と、刻印２５を形成する刻印形成工程Ｓ１５と、外周部２３を面取りする面取り工程Ｓ１６と、を含む。
以下、各工程について説明を加える。 In one embodiment of the present invention, the wafer shape forming step S10 includes an ingot forming step S11 in which a lump of crystal-grown single-crystal SiC is processed into a columnar ingot 10, and a mark indicating the crystal orientation of the ingot 10. A crystal orientation forming step S12 of forming a notch in a part of the outer circumference, a slicing step S13 of slicing the single crystal SiC ingot 10 and processing it into a thin disk-shaped SiC wafer 20, and a modified Mohs hardness of less than 15. a flattening step S14 of flattening the SiC wafer 20 using abrasive grains, a stamp forming step S15 of forming the stamp 25, and a chamfering step S16 of chamfering the outer peripheral portion 23.
Each step will be explained below.

＜１－１＞インゴット成形工程
インゴット成形工程Ｓ１１は、結晶成長させた単結晶ＳｉＣの塊を円柱状のインゴット１０に加工する工程である。このインゴット１０は、通常、円柱の長手方向が＜０００１＞方向となるよう加工される。 <1-1> Ingot Forming Step The ingot forming step S11 is a step of processing the crystal-grown single-crystal SiC mass into a columnar ingot 10 . This ingot 10 is usually processed so that the longitudinal direction of the cylinder is in the <0001> direction.

本発明のＳｉＣウェハの製造方法においては、後行の工程である平坦化工程Ｓ１４とエッチング工程Ｓ２１との組み合わせにより、このインゴット成形工程Ｓ１１にて導入されたＳｉＣウェハの歪や傷を除去することができる。 In the SiC wafer manufacturing method of the present invention, the strain and flaws of the SiC wafer introduced in the ingot forming step S11 are removed by a combination of the flattening step S14 and the etching step S21, which are subsequent steps. can be done.

＜１－２＞結晶方位成形工程
結晶方位成形工程Ｓ１２は、インゴット成形工程Ｓ１１にて形成したインゴット１０の結晶方位を示す目印となるよう、外周の一部に切欠きを形成する工程である。この切欠きとしては、＜１１－２０＞方向と平行な平面（オリエンテーションフラット（オリフラ）２４）や、＜１１－２０＞方向の両端に設けられる溝（ノッチ）等を例示することができ、ＳｉＣ単結晶の結晶方位を特定することができるよう形成される。 <1-2> Crystal Orientation Forming Step The crystal orientation forming step S12 is a step of forming a notch in a part of the outer periphery so as to serve as a mark indicating the crystal orientation of the ingot 10 formed in the ingot forming step S11. Examples of the notch include a plane parallel to the <11-20> direction (orientation flat (orientation flat) 24), grooves (notches) provided at both ends in the <11-20> direction, and the like. It is formed so that the crystal orientation of the single crystal can be specified.

本発明のＳｉＣウェハの製造方法においては、後行の工程である平坦化工程Ｓ１４とエッチング工程Ｓ２１との組み合わせにより、この結晶方位成形工程Ｓ１２にて導入されたＳｉＣウェハの歪や傷を除去することができる。 In the SiC wafer manufacturing method of the present invention, the strain and flaws introduced in the crystal orientation forming step S12 are removed from the SiC wafer by a combination of the flattening step S14 and the etching step S21, which are subsequent steps. be able to.

＜１－３＞スライス工程
スライス工程Ｓ１３のスライス手段としては、複数本のワイヤーを往復運動させることでインゴット１０を所定の間隔で切断するマルチワイヤーソー切断や、プラズマ放電を断続的に発生させて切断する放電加工法、インゴット１０中にレーザーを照射・集光させて切断の基点となる層を形成するレーザーを用いた切断、等を例示できる。
このスライス工程Ｓ１３にて切断される間隔により、ＳｉＣウェハ２０の加工前厚さＤ１が決定される。この加工前厚さＤ１は、今後の工程で除去される単結晶ＳｉＣ（素材ロス）を考慮した厚さに設定する。このように、加工前厚さＤ１は全ての加工工程を経た後の素材ロス量を考慮して設定されるため、その具体的な数値については、全ての加工工程についての説明を行った後に説明する。 <1-3> Slicing Step The slicing means in the slicing step S13 includes a multi-wire saw cutting that cuts the ingot 10 at predetermined intervals by reciprocating a plurality of wires, and a method that intermittently generates a plasma discharge. Electric discharge machining for cutting, and cutting using a laser for forming a layer serving as a starting point for cutting by irradiating and condensing a laser into the ingot 10 can be exemplified.
The thickness D1 before processing of the SiC wafer 20 is determined by the interval cut in the slicing step S13. This pre-processing thickness D1 is set to a thickness in consideration of the single crystal SiC (material loss) that will be removed in subsequent steps. In this way, since the pre-processing thickness D1 is set in consideration of the amount of material loss after all the processing steps, the specific numerical value will be explained after all the processing steps are explained. do.

＜１－４＞平坦化工程
平坦化工程Ｓ１４は、スライス工程Ｓ１３にてＳｉＣウェハ２０に導入されるうねりを除去する工程である。以下、平坦化工程Ｓ１４において用いる砥粒の性質、加工方法及び加工条件について説明を加える。 <1-4> Flattening Step The flattening step S14 is a step for removing undulations introduced into the SiC wafer 20 in the slicing step S13. The properties of the abrasive grains used in the planarization step S14, the processing method, and the processing conditions will be described below.

（１）砥粒の性質
図８に示すように、従来法では、平坦化工程Ｓ１７において修正モース硬度１５のダイヤモンド砥粒を用いる。
一方、本発明のＳｉＣウェハの製造方法は、修正モース硬度１５未満の砥粒の存在下でＳｉＣウェハ２０を平坦化する平坦化工程Ｓ１４（以下、ダイヤモンドレス研磨ともいう）を含むことを特徴とする。 (1) Properties of Abrasive Grains As shown in FIG. 8, in the conventional method, diamond abrasive grains having a modified Mohs hardness of 15 are used in the planarization step S17.
On the other hand, the SiC wafer manufacturing method of the present invention is characterized by including a planarization step S14 (hereinafter also referred to as diamondless polishing) of planarizing the SiC wafer 20 in the presence of abrasive grains having a modified Mohs hardness of less than 15. do.

修正モース硬度とは、タルクを１、ダイヤモンドを１５としたときの、物質の硬さの尺度を示す値である。すなわち、本工程においては、ダイヤモンドの硬度未満の砥粒が用いられる。具体的な砥粒の材料としては、炭化ホウ素（Ｂ４Ｃ）、炭化ケイ素（ＳｉＣ）、アルミナ（Ａｌ２Ｏ３），等を例示することができる。このほかにも、修正モース硬度１５未満の硬度を有する砥粒であれば当然に採用することができる。 Modified Mohs hardness is a value that indicates the hardness scale of a substance when 1 is for talc and 15 is for diamond. That is, in this step, abrasive grains having a hardness less than that of diamond are used. Specific abrasive grain materials include boron carbide (B 4 C), silicon carbide (SiC), alumina (Al 2 O 3 ), and the like. Besides, abrasive grains having a hardness of less than 15 on the modified Moh's hardness scale can naturally be used.

このように、修正モース硬度１５未満の硬度を有する砥粒を採用することにより、後述するエッチング工程Ｓ２１（Ｓｉ蒸気圧エッチング）にて除去される加工変質層３０を薄く形成することができる。すなわち、加工対象であるＳｉＣウェハ２０との硬度差を小さくすることにより、ＳｉＣウェハ２０表面深くに傷が導入されることを抑制し、Ｓｉ蒸気圧エッチングを施すのに適した表面を形成することができる。 Thus, by employing abrasive grains having a hardness of less than 15 on the modified Mohs hardness, the work-affected layer 30 to be removed in the later-described etching step S21 (Si vapor pressure etching) can be formed thin. That is, by reducing the hardness difference from the SiC wafer 20 to be processed, the introduction of scratches deep into the surface of the SiC wafer 20 is suppressed, and a surface suitable for Si vapor pressure etching is formed. can be done.

また、本工程において用いられる砥粒は、修正モース硬度１３以上の砥粒であることが望ましい。具体的な砥粒の材料としては、炭化ホウ素（Ｂ４Ｃ）、炭化ケイ素（ＳｉＣ）を例示することができる。 Further, it is desirable that the abrasive grains used in this step have a modified Mohs hardness of 13 or more. Specific abrasive grain materials include boron carbide (B 4 C) and silicon carbide (SiC).

このように、修正モース硬度１３以上の砥粒を採用することにより、ＳｉＣウェハ２０を効率的に削ることができる。すなわち、加工対象であるＳｉＣウェハ２０と同等若しくはそれ以上の硬度を採用することにより、効率良く加工することができる。 By adopting abrasive grains having a modified Mohs hardness of 13 or more in this way, the SiC wafer 20 can be cut efficiently. That is, by adopting a hardness equal to or higher than that of the SiC wafer 20 to be processed, efficient processing can be achieved.

中でも、砥粒のコストや加工速度を考慮すると、炭化ホウ素（Ｂ４Ｃ）砥粒を採用することが望ましい。すなわち、炭化ホウ素（Ｂ４Ｃ）砥粒は安価で手に入れることができ、炭化ケイ素砥粒と比較して高速で効率よく加工することができる。 Among them, boron carbide (B 4 C) abrasive grains are preferably used in consideration of the cost of the abrasive grains and the processing speed. That is, boron carbide (B 4 C) abrasive grains are available at a low cost and can be processed at high speed and efficiently compared to silicon carbide abrasive grains.

本発明のＳｉＣウェハの製造方法においては、少なくとも平坦化工程Ｓ１４の開始段階において、平均砥粒径が、好ましくは２０μｍ以上、より好ましくは４０μｍ以上の砥粒を用いることが好ましい。
平坦化工程Ｓ１４の開始段階において、用いる砥粒の平均砥粒径の下限を上記範囲に設定することによって、大きな加工速度で迅速にＳｉＣウェハ２０の表面を加工することができる。 In the SiC wafer manufacturing method of the present invention, it is preferable to use abrasive grains having an average abrasive grain size of preferably 20 μm or more, more preferably 40 μm or more, at least at the start stage of the planarization step S14.
By setting the lower limit of the average abrasive grain size of the abrasive grains to be used in the above range at the start stage of the planarization step S14, the surface of the SiC wafer 20 can be rapidly processed at a high processing speed.

また、本発明のＳｉＣウェハの製造方法においては、少なくとも平坦化工程Ｓ１４の開始段階において、平均砥粒径が、好ましくは１００μｍ以下、より好ましくは８０μｍ以下、さらに好ましくは６０μｍ以下の砥粒を用いることが好ましい。
平坦化工程Ｓ１４の開始段階において、用いる砥粒の平均砥粒径の上限を上記範囲に設定することによって、平坦化工程Ｓ１４によってＳｉＣウェハ２０に導入される加工変質層の深さを低減することができる。 In addition, in the SiC wafer manufacturing method of the present invention, abrasive grains having an average abrasive grain size of preferably 100 μm or less, more preferably 80 μm or less, and even more preferably 60 μm or less are used at least at the start stage of the planarization step S14. is preferred.
At the start stage of the planarization step S14, by setting the upper limit of the average abrasive grain size of the abrasive grains to be used within the above range, the depth of the process-affected layer introduced into the SiC wafer 20 by the planarization step S14 is reduced. can be done.

また、本発明のＳｉＣウェハの製造方法においては、少なくとも平坦化工程Ｓ１４の終盤、すなわち終了直前から終了時にかけて、平均砥粒径が、好ましくは２０μｍ未満、より好ましくは１０μｍ以下の砥粒を用いることが好ましい。
平坦化工程Ｓ１４の終盤において、用いる砥粒の平均砥粒径の上限を上記範囲に設定することによって、平坦化工程Ｓ１４によってＳｉＣウェハ２０に導入される加工変質層の深さを低減することができる。 In addition, in the SiC wafer manufacturing method of the present invention, abrasive grains having an average abrasive grain size of preferably less than 20 μm, more preferably 10 μm or less are used at least at the final stage of the planarization step S14, that is, from immediately before to the end of the planarization step S14. is preferred.
By setting the upper limit of the average abrasive grain size of the abrasive grains to be used in the final stage of the planarization step S14, the depth of the process-affected layer introduced into the SiC wafer 20 by the planarization step S14 can be reduced. can.

本発明のＳｉＣウェハの製造方法においては、少なくとも平坦化工程Ｓ１４の終盤において、平均砥粒径が、好ましくは０．５μｍ以上、より好ましくは１μｍ以上の砥粒を用いることが好ましい。
平坦化工程Ｓ１４の開始段階において、用いる砥粒の平均砥粒径の下限を上記範囲に設定することによって、ＳｉＣウェハ２０の表面を効率的に加工することができる。 In the SiC wafer manufacturing method of the present invention, it is preferable to use abrasive grains having an average abrasive grain size of preferably 0.5 μm or more, more preferably 1 μm or more, at least in the final stage of the planarization step S14.
By setting the lower limit of the average abrasive grain size of the abrasive grains to be used in the above range at the start stage of the planarization step S14, the surface of the SiC wafer 20 can be efficiently processed.

なお、本明細書中の説明において、平均砥粒径というときは、日本工業規格（ＪＩＳ）Ｒ６００１－２:２０１７に準拠する平均粒子径のことである。 In the description of this specification, the term "average abrasive grain size" means the average grain size according to Japanese Industrial Standards (JIS) R6001-2:2017.

また、本発明においては、平坦化工程Ｓ１４において破砕される程度の脆性を有する砥粒を用いることが好ましい。より具体的には、以下の脆性条件を充足する素材で構成された砥粒を用いることが好ましい。
（脆性条件）加工圧力１５０ｇ/ｃｍ２の条件で、平均砥粒径４０μｍに調整された砥粒を用いて、ＳｉＣウェハの表面を遊離砥粒方式で両面同時に平坦化したとき、加工時間２０分経過後に平均砥粒径が２０μｍ以下となる。 Further, in the present invention, it is preferable to use abrasive grains that are brittle enough to be crushed in the flattening step S14. More specifically, it is preferable to use abrasive grains made of a material that satisfies the following brittleness conditions.
(Brittle condition) When the surface of the SiC wafer is flattened simultaneously on both sides by the free abrasive grain method using abrasive grains adjusted to an average abrasive grain diameter of 40 μm under the condition of a processing pressure of 150 g/cm 2 , the processing time is 20 minutes. After a period of time, the average abrasive grain size becomes 20 μm or less.

このような脆性条件を充足する砥粒は平坦化工程Ｓ１４において破砕され、平均砥粒径が小さくなる性質を示す。
ここで、平坦化工程Ｓ１４において用いる砥粒の平均砥粒径は加工速度に影響を与える。より具体的には、大きい砥粒を用いる場合には大きな加工速度を実現でき、小さい砥粒を用いた場合には加工速度が小さくなる関係にある。 Abrasive grains that satisfy such brittleness conditions are crushed in the flattening step S14, and exhibit a property that the average abrasive grain diameter becomes small.
Here, the average abrasive grain size of the abrasive grains used in the planarization step S14 affects the processing speed. More specifically, when large abrasive grains are used, a high processing speed can be achieved, and when small abrasive grains are used, the processing speed is low.

そのため、上記脆性条件を充足する砥粒を用いることにより、平坦化工程Ｓ１４の開始段階においては大きな加工速度で迅速にＳｉＣウェハ２０の表面を加工することができる一方、加工が進むと砥粒が破砕され、加工速度が漸次小さくなり、工程の最終段階においてはＳｉＣウェハ２０の表面への繊細な加工を実現し、加工変質層３０の深さを最低限まで抑えることができる。
これにより平坦化工程Ｓ１４の時短化と、後述するエッチング工程Ｓ２１に供するに適したＳｉＣウェハ２０の表面状態を実現することができる。
このような脆性条件を充足する砥粒としては、上述した修正モース硬度１５未満の砥粒を挙げることができる。 Therefore, by using abrasive grains satisfying the brittleness condition, the surface of the SiC wafer 20 can be processed quickly at a high processing speed in the initial stage of the planarization step S14. It is crushed, the processing speed gradually decreases, and in the final stage of the process, the surface of the SiC wafer 20 can be delicately processed, and the depth of the process-affected layer 30 can be minimized.
As a result, it is possible to shorten the time required for the planarization step S14 and achieve a surface state of the SiC wafer 20 suitable for the etching step S21 described later.
Abrasive grains satisfying such brittleness conditions include abrasive grains having a modified Mohs hardness of less than 15 as described above.

（２）加工方法
平坦化工程Ｓ１４に適用可能な方式としては、定盤に微細な砥粒をかけ流しながら加工を行う遊離砥粒方式（ラッピング研磨等）や、砥粒をボンド材に埋め込んだ砥石で加工を行う固定砥粒方式（グラインド研削等）がある。より好ましくは、遊離砥粒方式が好適に用いられる。なお、砥粒は水や分散剤と混合された混合液（スラリー）として滴下されることが望ましい。
本工程において使用される加工装置としては、従来の固定砥粒方式及び遊離砥粒方式で使用される汎用型の加工装置を採用することができる。また、両面同時に加工する方式であっても良いし、片面を加工する方式であってもよい。 (2) Processing method As a method applicable to the planarization step S14, there is a free abrasive grain method (lapping polishing, etc.) in which processing is performed while fine abrasive grains are poured over a surface plate, and a method in which abrasive grains are embedded in a bond material. There is a fixed abrasive method (grind grinding, etc.) that performs processing with a grindstone. More preferably, a loose abrasive grain system is suitably used. The abrasive grains are preferably dropped as a mixed liquid (slurry) mixed with water or a dispersant.
As the processing apparatus used in this step, a general-purpose processing apparatus used in the conventional fixed abrasive grain method and free abrasive grain method can be adopted. Also, a method of processing both sides at the same time may be used, or a method of processing one side may be used.

平坦化工程Ｓ１４においては、砥粒を破砕しながらＳｉＣウェハ２０を加工することが望ましい。すなわち、加工前の平均砥粒径と加工後の平均砥粒径を比較したとき、加工後は破砕され、砥粒径が細かくなっていることが望ましい。 In the planarization step S14, it is desirable to process the SiC wafer 20 while crushing the abrasive grains. That is, when the average abrasive grain size before processing is compared with the average abrasive grain size after processing, it is desirable that the grain size is fine after processing due to crushing.

上述した通り、平坦化工程Ｓ１４において用いる砥粒の平均砥粒径は加工速度に影響を与える。
そのため、砥粒を破砕しながら平坦化工程Ｓ１４を行う実施の形態とすれば、平坦化工程Ｓ１４の開始段階においては大きな加工速度で迅速にＳｉＣウェハ２０の表面を加工することができる。一方で、加工が進み砥粒が小さくなるにつれて加工速度が漸次小さくなり、工程の最終段階においてはＳｉＣウェハ２０の表面への繊細な加工を実現し、加工変質層３０の深さを最低限まで抑えることができる。
これにより平坦化工程Ｓ１４の時短化と、後述するエッチング工程Ｓ２１に供するに適したＳｉＣウェハ２０の表面の表面状態を実現することができる。 As described above, the average abrasive grain size of the abrasive grains used in the planarization step S14 affects the processing speed.
Therefore, in the embodiment in which the planarization step S14 is performed while crushing the abrasive grains, the surface of the SiC wafer 20 can be rapidly processed at a high processing speed at the start stage of the planarization step S14. On the other hand, as the processing progresses and the abrasive grains become smaller, the processing speed gradually decreases. can be suppressed.
As a result, it is possible to shorten the time required for the planarization step S14 and achieve a surface condition of the surface of the SiC wafer 20 suitable for the etching step S21 described later.

なお、上で説明した修正モース硬度１５未満の砥粒を用いることで、砥粒を破砕しながら平坦化工程Ｓ１４を行う形態の発明の実施が可能である。
また、後述する平坦化工程Ｓ１４における加工条件にて、砥粒を破砕しながら平坦化工程Ｓ１４を行う形態の発明の実施が可能である。 By using abrasive grains having a modified Mohs hardness of less than 15 as described above, it is possible to carry out the invention in a form in which the planarization step S14 is performed while crushing the abrasive grains.
Further, it is possible to implement the invention in which the planarization step S14 is performed while the abrasive grains are crushed under the processing conditions in the planarization step S14, which will be described later.

砥粒を破砕しながら平坦化工程Ｓ１４を行う形態にあっては、加工前の砥粒の平均砥粒径は、好ましくは２０μｍ以上であり、より好ましくは４０μｍ以上である。
加工前の状態で上記範囲の平均砥粒径を有する砥粒を用いることで、平坦化工程Ｓ１４の開始段階における迅速な加工が可能となる。 In the mode in which the flattening step S14 is performed while crushing the abrasive grains, the average abrasive grain size of the abrasive grains before processing is preferably 20 μm or more, more preferably 40 μm or more.
By using abrasive grains having an average abrasive grain diameter within the above range before processing, rapid processing at the start stage of the flattening step S14 becomes possible.

一方、加工後の平均砥粒粒子が、好ましくは２０μｍ未満、より好ましくは１０μｍ以下となるように、砥粒を破砕しながら平坦化工程Ｓ１４を行うことが好ましい。
加工後の平均砥粒粒子が上記範囲となるように、砥粒を破砕しながら平坦化工程Ｓ１４を実行することで、ＳｉＣウェハ２０に導入される加工変質層３０の深さを低減することができる。これにより、後述するエッチング工程Ｓ２１に供するに適したＳｉＣウェハ２０の表面状態を実現することができる。 On the other hand, it is preferable to perform the planarization step S14 while crushing the abrasive grains so that the average abrasive grain size after processing is preferably less than 20 μm, more preferably 10 μm or less.
By performing the planarization step S14 while crushing the abrasive grains so that the average abrasive grain size after processing falls within the above range, the depth of the process-affected layer 30 introduced into the SiC wafer 20 can be reduced. can. As a result, a surface state of the SiC wafer 20 suitable for the etching step S21, which will be described later, can be achieved.

以下に砥粒を破砕しながら平坦化工程Ｓ１４を行う場合の具体例を挙げる。
平均砥粒径４０μｍのＢ４Ｃ砥粒を用いて、加工圧力１５０ｇ/ｃｍ２、加工時間２０分の条件で平坦化工程Ｓ１４を実施したところ、ＳｉＣウェハ２０の加工変質層３０深さは約３μｍとなった。このとき加工後の平均砥粒径は１０μｍ以下であった。この工程におけるＳｉＣウェハ２０の加工深さ２０μｍを加工時間で除することで得られた平均加工速度は１μｍ／分であった。 A specific example of performing the flattening step S14 while crushing the abrasive grains will be given below.
Using B 4 C abrasive grains with an average abrasive grain size of 40 μm, the planarization step S14 was performed under the conditions of a processing pressure of 150 g/cm 2 and a processing time of 20 minutes. 3 μm. At this time, the average abrasive grain size after processing was 10 μm or less. The average processing speed obtained by dividing the processing depth of 20 μm of the SiC wafer 20 in this step by the processing time was 1 μm/min.

（３）加工条件
平坦化工程Ｓ１４において遊離砥粒方式を採用する場合には、加工圧力は、１００～３００ｇ/ｃｍ２であり、より好ましくは１５０～２００ｇ/ｃｍ２である。
また、遊離砥粒方式を採用する場合、本加工における定盤の回転数は、５～２０ｒｐｍであり、より好ましくは１０～１５ｒｐｍである。 (3) Processing Conditions When the loose abrasive grain method is employed in the planarization step S14, the processing pressure is 100-300 g/cm 2 , more preferably 150-200 g/cm 2 .
Further, when the loose abrasive grain method is employed, the rotating speed of the surface plate in the main processing is 5 to 20 rpm, more preferably 10 to 15 rpm.

一方、固定砥粒方式を採用する場合には、従来法における粗研削工程Ｓ２２及び仕上げ研削工程Ｓ２３と同様の加工条件で、平坦化工程Ｓ１４を実施することができる。具体的には砥石回転数１０００～１５００ｒｐｍ、切込みピッチ１～３μｍ、前後送り１５０～２５０ｍ／分、左右送り１５～２５ｍ／分、加工速度５０～１５０μｍ／時、という条件を例示できる。 On the other hand, when the fixed abrasive grain method is employed, the flattening step S14 can be performed under the same processing conditions as the rough grinding step S22 and the finish grinding step S23 in the conventional method. Specifically, the conditions are 1000 to 1500 rpm of grindstone rotation, 1 to 3 μm of cutting pitch, 150 to 250 m/min of forward and backward feed, 15 to 25 m/min of lateral feed, and 50 to 150 μm/hour of processing speed.

通常、スライス工程Ｓ１３にてＳｉＣウェハ２０に導入されるうねりは片面につき３０～５０μｍである。そのため、この平坦化工程Ｓ１４では、うねりを除くためにＳｉＣウェハ２０の主面２１及び裏面２２から３０～５０μｍ深さまで加工を行う。そのため、平坦化工程Ｓ１４に伴うウェハ一枚当たりの素材ロス量は、両面で６０～１００μｍである。
なお、平坦化工程Ｓ１４における素材ロス量を低減させるため、ＳｉＣウェハ２０に導入されるうねりが３０μｍ以下となるようにスライス工程Ｓ１３を行うことが好ましい。 Normally, the waviness introduced into the SiC wafer 20 in the slicing step S13 is 30 to 50 μm per side. Therefore, in this flattening step S14, processing is performed from the main surface 21 and the back surface 22 of the SiC wafer 20 to a depth of 30 to 50 μm in order to remove undulations. Therefore, the amount of material loss per wafer due to the planarization step S14 is 60 to 100 μm on both sides.
In addition, in order to reduce the amount of material loss in the flattening step S14, it is preferable to perform the slicing step S13 so that the waviness introduced into the SiC wafer 20 is 30 μm or less.

この修正モース硬度１５未満の砥粒を用いた平坦化工程Ｓ１４における加工時間は、遊離砥粒方式にて片面加工を施す場合、好ましくは５～３０分であり、より好ましくは５～１５分である。また、遊離砥粒方式にて両面加工を施す場合、３０～５０分であり、より好ましくは１５～２５分である。
一方、修正モース硬度１５の砥粒を用いた平坦化工程Ｓ１７における加工時間は、遊離砥粒方式にて片面加工を施す場合には一般的に３０～５０分であり、両面加工を施す場合には６０～１００分である。
つまり、加工の時短化の観点においても、修正モース硬度１５未満の砥粒を用いる平坦化工程Ｓ１４を採用することが好ましい。 The processing time in the flattening step S14 using abrasive grains having a modified Mohs hardness of less than 15 is preferably 5 to 30 minutes, more preferably 5 to 15 minutes when single-sided processing is performed by the loose abrasive grain method. be. When double-sided processing is performed by the loose abrasive grain method, the time is 30 to 50 minutes, more preferably 15 to 25 minutes.
On the other hand, the processing time in the flattening step S17 using abrasive grains with a modified Mohs hardness of 15 is generally 30 to 50 minutes when single-sided processing is performed by the loose abrasive method, and when double-sided processing is performed. is 60-100 minutes.
In other words, it is preferable to employ the planarizing step S14 using abrasive grains having a modified Mohs hardness of less than 15 from the viewpoint of shortening the processing time.

平坦化工程Ｓ１４によって前の工程までの加工変質層は除去される一方、ＳｉＣウェハ２０の表面には新たに加工変質層３０が導入される。平坦化工程Ｓ１４によって導入される加工変質層３０の深さは、従来法の平坦化工程Ｓ１７によって導入される加工変質層３０の深さよりも小さい。以下、具体的に説明する。 While the work-affected layer up to the previous step is removed by the planarization step S<b>14 , a work-affected layer 30 is newly introduced on the surface of the SiC wafer 20 . The depth of the work-affected layer 30 introduced by the planarization step S14 is smaller than the depth of the work-affected layer 30 introduced by the conventional planarization step S17. A specific description will be given below.

従来法においては平坦化工程Ｓ１７において通常、平均砥粒径が１０μｍのダイヤモンド砥粒を使用する（図８及び図９）。従来法の平坦化工程Ｓ１７においては、使用したダイヤモンド砥粒の砥粒径と同程度の深さの加工変質層３０が導入されると考えられている。そのため、通常用いられる砥粒径が１０μｍのダイヤモンド砥粒を使用した場合には、平坦化工程Ｓ１７にて導入される加工変質層３０の深さは、ＳｉＣウェハ２０の片面につき１０μｍ程度となるのが定説である。
一方、本発明における平坦化工程Ｓ１４によってＳｉＣウェハ２０の表面に新たに導入される加工変質層３０の深さは、ＳｉＣウェハ２０の片面につき３μｍ以下である。 In the conventional method, diamond abrasive grains with an average abrasive grain size of 10 μm are usually used in the planarization step S17 (FIGS. 8 and 9). In the planarization step S17 of the conventional method, it is considered that the work-affected layer 30 having a depth approximately equal to the abrasive grain size of the diamond abrasive grains used is introduced. Therefore, when diamond abrasive grains having an abrasive grain diameter of 10 μm, which are usually used, are used, the depth of the work-affected layer 30 introduced in the planarization step S17 is about 10 μm per side of the SiC wafer 20. is the accepted theory.
On the other hand, the depth of process-affected layer 30 newly introduced to the surface of SiC wafer 20 by planarization step S14 of the present invention is 3 μm or less per side of SiC wafer 20 .

この通り、本発明の平坦化工程Ｓ１４において導入される加工変質層３０の深さは、従来法の平坦化工程Ｓ１７において導入される加工変質層３０と比較して小さい。
後行の工程である加工変質層除去工程Ｓ２０においては、この平坦化工程Ｓ１４又は平坦化工程Ｓ１７にて導入された加工変質層３０を全て除去する必要がある。そのため、ＳｉＣウェハ２０に導入される加工変質層３０の深さが小さい、修正モース硬度１５未満の砥粒を用いた平坦化工程Ｓ１４を採用することにより、従来法におけるダイヤモンド砥粒を用いた平坦化工程Ｓ１７を採用した場合に比べ、後行の加工変質層除去工程Ｓ２０における加工量や加工時間を低減させることができる。 As described above, the depth of the work-affected layer 30 introduced in the planarization step S14 of the present invention is smaller than that of the work-affected layer 30 introduced in the conventional planarization step S17.
In the work-affected layer removing step S20, which is a subsequent step, it is necessary to remove all the work-affected layer 30 introduced in the flattening step S14 or flattening step S17. Therefore, by adopting the flattening step S14 using abrasive grains with a modified Mohs hardness of less than 15, in which the depth of the work-affected layer 30 introduced into the SiC wafer 20 is small, flattening using diamond abrasive grains in the conventional method is performed. Compared to the case where the hardening step S17 is employed, the amount of processing and the processing time in the subsequent work-affected layer removing step S20 can be reduced.

また、ダイヤモンド砥粒を用いる従来法の平坦化工程Ｓ１７においては、深いスクラッチがランダムに生じるため、品質管理の面で問題があった。
一方、修正モース硬度１５未満の砥粒を用いる本発明における平坦化工程Ｓ１４では、このようなスクラッチが生じにくく、品質管理の面で非常に有利である。 Further, in the planarization step S17 of the conventional method using diamond abrasive grains, since deep scratches are randomly generated, there is a problem in terms of quality control.
On the other hand, in the flattening step S14 of the present invention using abrasive grains having a modified Mohs hardness of less than 15, such scratches are less likely to occur, which is very advantageous in terms of quality control.

さらに、本発明における平坦化工程Ｓ１４において導入される加工変質層３０の深さは、３μｍ以下と小さく、そして均一である。後行のエッチング工程Ｓ２１で行われるＳｉ蒸気圧エッチングは、このような小さく均一な加工変質層３０を最低限の素材ロス量で除去することに適している。
つまり、修正モース硬度１５未満の砥粒を用いる平坦化工程Ｓ１４と、エッチング工程Ｓ２１を組み合わせることにより、素材ロスを顕著に低減できるのである。 Furthermore, the depth of the work-affected layer 30 introduced in the planarization step S14 of the present invention is as small as 3 μm or less and uniform. The Si vapor pressure etching performed in the subsequent etching step S21 is suitable for removing such a small and uniform work-affected layer 30 with a minimum amount of material loss.
That is, by combining the planarization step S14 using abrasive grains having a modified Mohs hardness of less than 15 and the etching step S21, material loss can be significantly reduced.

＜１－５＞刻印形成工程及び面取り工程
本発明のＳｉＣウェハの製造方法の好ましい一実施の形態では、ウェハ形状形成工程Ｓ１０として、刻印形成工程Ｓ１５と面取り工程Ｓ１６を含む（図１及び図３）。 <1-5> Engraving Forming Step and Chamfering Step In a preferred embodiment of the SiC wafer manufacturing method of the present invention, the wafer shape forming step S10 includes the engraving forming step S15 and the chamfering step S16 (FIGS. 1 and 3). ).

刻印形成工程Ｓ１５は、ＳｉＣウェハ２０の裏面２２（又は主面２１）に対して、レーザーを照射・集光し、ＳｉＣウェハ２０表面を選択的に除去して刻印２５を形成する工程である。刻印形成工程Ｓ１５の刻印形成手段としては、レーザー加工等を例示できる。刻印２５は、ＳｉＣウェハ２０を識別するための情報（具体的には、文字、記号、バーコード等）を含む。 The engraving formation step S15 is a step of irradiating and condensing a laser onto the rear surface 22 (or main surface 21) of the SiC wafer 20 to selectively remove the surface of the SiC wafer 20 to form the engraving 25. Laser processing etc. can be illustrated as a marking formation means of marking formation process S15. The stamp 25 includes information (specifically, characters, symbols, barcodes, etc.) for identifying the SiC wafer 20 .

面取り工程Ｓ１６は、ＳｉＣウェハ２０の外周部２３に対して、機械加工等により面取りを行う工程である。面取り工程Ｓ１６の面取り手段としては、研削やテープ研磨等を例示できる。この面取りは、外周部２３に所定の円弧を形成する丸み面取りであっても良いし、所定の角度で斜めに切り取る面取りであっても良い。 The chamfering step S16 is a step of chamfering the outer peripheral portion 23 of the SiC wafer 20 by machining or the like. Examples of the chamfering means in the chamfering step S16 include grinding and tape polishing. This chamfering may be a rounding chamfering that forms a predetermined circular arc in the outer peripheral portion 23, or a chamfering that obliquely cuts the outer peripheral portion 23 at a predetermined angle.

平坦化工程Ｓ１４、刻印形成工程Ｓ１５及び面取り工程Ｓ１６の順序は図１及び図３に示したものに限定されないが、平坦化工程Ｓ１４は刻印形成工程Ｓ１５及び面取り工程Ｓ１６よりも先んじて行うことが好ましい。
このように平坦化工程Ｓ１４を先に実施することによりウェハのうねりを除去することで、刻印形成工程Ｓ１５での刻印２５形成や、面取り工程Ｓ１６での面取り位置の決定を精度良く行うことができ、ウェハの均質性を高めることができる。 The order of the flattening step S14, the stamp forming step S15, and the chamfering step S16 is not limited to that shown in FIGS. preferable.
By performing the flattening step S14 first in this way to remove the undulation of the wafer, it is possible to accurately form the marking 25 in the marking forming step S15 and determine the chamfering position in the chamfering step S16. , the uniformity of the wafer can be enhanced.

また、刻印形成工程Ｓ１５と面取り工程Ｓ１６の順序は特に限定されないが、図１及び図３に示すように刻印形成工程Ｓ１５の後に面取り工程Ｓ１６を実施しても良い。このように刻印形成工程Ｓ１５を面取り工程Ｓ１６の前に実施することで、主面２１及び裏面２２の管理を早い段階で行うことができ、製品管理上の問題が生じにくい。
また、面取り工程Ｓ１６の後に刻印形成工程Ｓ１５を実施してもよい。この場合には、ウェハ径のバラツキを抑制することができ、刻印２４形成位置を精度良く決定することができる。 The order of the marking forming step S15 and the chamfering step S16 is not particularly limited, but the chamfering step S16 may be performed after the marking forming step S15 as shown in FIGS. By performing the stamp forming step S15 before the chamfering step S16 in this manner, the main surface 21 and the back surface 22 can be managed at an early stage, and problems in product management are less likely to occur.
Further, the stamp forming step S15 may be performed after the chamfering step S16. In this case, variations in the wafer diameter can be suppressed, and the positions where the markings 24 are to be formed can be accurately determined.

＜２＞加工変質層除去工程（エッチング工程）
加工変質層除去工程Ｓ２０は、先行の工程でＳｉＣウェハ２０に導入された加工変質層３０を除去する工程である。本発明のＳｉＣウェハの製造方法においては、この加工変質層除去工程Ｓ２０においてＳｉ蒸気圧下で加熱することでＳｉＣウェハ２０をエッチングするエッチング工程Ｓ２１を含む。 <2> Process-affected layer removal step (etching step)
The work-affected layer removing step S20 is a step of removing the work-affected layer 30 introduced into the SiC wafer 20 in the preceding step. The SiC wafer manufacturing method of the present invention includes an etching step S21 of etching SiC wafer 20 by heating under Si vapor pressure in this work-affected layer removing step S20.

上述の通り、加工変質層除去工程Ｓ２０は、先行の工程でＳｉＣウェハ２０に導入された加工変質層３０を除去する工程である。そのため、図１及び図３に示すように、エッチング工程Ｓ２１を含む加工変質層除去工程Ｓ２０は、平坦化工程Ｓ１４、刻印形成工程Ｓ１５及び面取り工程Ｓ１６を含むウェハ形状形成工程Ｓ１０よりも後に行うことが好ましい。 As described above, the work-affected layer removing step S20 is a step of removing the work-affected layer 30 introduced into the SiC wafer 20 in the preceding step. Therefore, as shown in FIGS. 1 and 3, the process-affected layer removing step S20 including the etching step S21 should be performed after the wafer shape forming step S10 including the flattening step S14, the stamp forming step S15 and the chamfering step S16. is preferred.

本発明のＳｉＣウェハの製造方法は、加工変質層除去工程Ｓ２０における素材ロス量の低減という顕著な効果を有する。以下、詳細に説明する。 The SiC wafer manufacturing method of the present invention has a remarkable effect of reducing the amount of material loss in the work-affected layer removing step S20. A detailed description will be given below.

従来法における加工変質層除去工程Ｓ２０は、ダイヤモンド砥粒を用いて粗く研削する粗研削工程（ステップＳ２２）と、粗研削工程Ｓ２２で用いた砥粒よりも粒径が細かいダイヤモンド砥粒を用いて細かく研削する仕上げ研削工程（ステップＳ２３）と、を含む（図８及び図９）。 The process-affected layer removing step S20 in the conventional method includes a rough grinding step (step S22) of roughly grinding using diamond abrasive grains, and diamond abrasive grains having a finer grain size than the abrasive grains used in the rough grinding step S22. and a fine grinding step (step S23) (FIGS. 8 and 9).

従来法における粗研削工程Ｓ２２では、ＳｉＣウェハ２０の主面２１及び裏面２２から１０～１５μｍ深さまで加工を行う。そのため、粗研削工程Ｓ２２に伴うウェハ一枚当たりの素材ロス量は、両面で２０～３０μｍである
また、この粗研削工程Ｓ２２にかかる時間は、通常、両面で１０～１５分である。 In the rough grinding step S22 in the conventional method, processing is performed from the main surface 21 and the back surface 22 of the SiC wafer 20 to a depth of 10 to 15 μm. Therefore, the amount of material loss per wafer associated with the rough grinding step S22 is 20 to 30 μm for both sides. The time required for this rough grinding step S22 is usually 10 to 15 minutes for both sides.

仕上げ研削工程Ｓ２３の研削手段としては、粗研削工程Ｓ２２と同様に、固定砥粒研磨等を例示できる。
通常、この仕上げ研削工程Ｓ２３では、ＳｉＣウェハ２０の主面２１及び裏面２２から３～１０μｍ深さまで加工を行う。そのため、仕上げ研削工程Ｓ２３に伴うウェハ一枚当たりの素材ロス量は、両面で６～２０μｍである。
また、この仕上げ研削工程Ｓ２３にかかる時間は、通常、両面で６～２０分である。 As the grinding means in the finish grinding step S23, fixed abrasive polishing or the like can be exemplified as in the rough grinding step S22.
Normally, in this finish grinding step S23, the main surface 21 and the back surface 22 of the SiC wafer 20 are processed to a depth of 3 to 10 μm. Therefore, the amount of material loss per wafer due to the finish grinding step S23 is 6 to 20 μm on both sides.
The time required for this finish grinding step S23 is usually 6 to 20 minutes for both sides.

この通り、従来法では、粗研削工程Ｓ２２において２０～３０μｍ、仕上げ研削工程Ｓ２３において６～２０μｍの素材ロスが生じる。つまり、加工変質層除去工程Ｓ２０全体において合計３０～５０μｍの素材ロスが生じる。 As described above, in the conventional method, a material loss of 20 to 30 μm occurs in the rough grinding step S22 and a material loss of 6 to 20 μm occurs in the finish grinding step S23. That is, a material loss of 30 to 50 μm in total occurs in the entire work-affected layer removing step S20.

一方、本発明のＳｉＣウェハの製造方法においては、先行するウェハ形状形成工程Ｓ１０における、修正モース硬度１５未満の砥粒を用いる平坦化工程Ｓ１４において導入される加工変質層３０は、片面につき３μｍ以下と小さく、そして均一である。
ここで、本発明において採用するエッチング工程Ｓ２１は、薄く均一な加工変質層３０を除去するのに適している。具体的には、Ｓｉ蒸気圧エッチングは、熱分解しやすい不安定サイトから優先的にエッチングし、除去するという特徴がある。そのため、平坦化工程Ｓ１４にて導入された、上述のごとく薄く均一な加工変質層３０に対してＳｉ蒸気圧エッチングを施すことにより、加工変質層３０を優先的にエッチングできるため、不必要な素材ロスの発生を抑制することができる。
つまり、片面につき３μｍ、両面で６μｍという、従来法（合計３０～５０μｍの素材ロス）と比較して極めて小さい素材ロスのみをもって、先行のウェハ形状形成工程Ｓ１０において導入された加工変質層３０を除去できるのである。
この通り、本発明のＳｉＣウェハの製造方法は、修正モース硬度１５未満の砥粒を用いる平坦化工程Ｓ１４と、エッチング工程Ｓ２１との組み合わせによって、素材ロス量の顕著な低減を実現するのである。 On the other hand, in the SiC wafer manufacturing method of the present invention, the work-affected layer 30 introduced in the planarizing step S14 using abrasive grains having a modified Mohs hardness of less than 15 in the preceding wafer shape forming step S10 is 3 μm or less per side. is small and uniform.
Here, the etching step S21 adopted in the present invention is suitable for removing the thin and uniform work-affected layer 30 . Specifically, Si vapor pressure etching is characterized by preferentially etching and removing unstable sites that are likely to thermally decompose. Therefore, by subjecting the thin and uniform work-affected layer 30 introduced in the flattening step S14 to Si vapor pressure etching, the work-affected layer 30 can be preferentially etched. Loss generation can be suppressed.
In other words, the process-affected layer 30 introduced in the preceding wafer shape forming step S10 is removed with only a material loss of 3 μm on one side and 6 μm on both sides, which is extremely small compared to the conventional method (total material loss of 30 to 50 μm). You can.
As described above, the SiC wafer manufacturing method of the present invention achieves a significant reduction in material loss by combining the planarization step S14 using abrasive grains having a modified Mohs hardness of less than 15 and the etching step S21.

必要十分量の加工変質層３０を除去するという観点から、具体的には、エッチング工程Ｓ２１においてＳｉＣウェハ２０の片面につき、好ましくは１０μｍ以下、より好ましくは５μｍ以下、さらに好ましくは３μｍ以下、エッチングすることが望ましい。
また、エッチング工程Ｓ２１においてＳｉＣウェハ２０の片面につき、好ましくは０．５μｍ以上、より好ましくは１μｍ以上、エッチングすることが望ましい。 From the viewpoint of removing a necessary and sufficient amount of the work-affected layer 30, specifically, in the etching step S21, each side of the SiC wafer 20 is etched by preferably 10 μm or less, more preferably 5 μm or less, and even more preferably 3 μm or less. is desirable.
Moreover, in the etching step S21, it is desirable to etch one side of the SiC wafer 20 by preferably 0.5 μm or more, more preferably 1 μm or more.

また、本発明のＳｉＣウェハの製造方法は、加工変質層除去工程Ｓ２０にて要する工程の簡易性においても優れている。以下、具体的に説明する。 In addition, the SiC wafer manufacturing method of the present invention is also excellent in the simplicity of the steps required in the work-affected layer removing step S20. A specific description will be given below.

従来法における粗研削工程Ｓ２２では、平均砥粒径３～１０μｍのダイヤモンド砥粒が採用されている。粗研削工程Ｓ２２においては、使用するダイヤモンド砥粒の砥粒と同程度の深さの加工変質層３０が導入される。そのため、平均砥粒径３～１０μｍのダイヤモンド砥粒を使用した場合、粗研削工程Ｓ２２にて導入される加工変質層３０深さは、一般的に３～１０μｍ程度になると考えられている。 In the rough grinding step S22 in the conventional method, diamond abrasive grains with an average abrasive grain size of 3 to 10 μm are employed. In the rough grinding step S22, a work-affected layer 30 having a depth similar to that of the diamond abrasive grains used is introduced. Therefore, when diamond abrasive grains having an average abrasive grain size of 3 to 10 μm are used, the depth of the work-affected layer 30 introduced in the rough grinding step S22 is generally considered to be about 3 to 10 μm.

また、従来法における仕上げ研削工程Ｓ２３では、平均砥粒径０．１～３μｍのダイヤモンド砥粒が採用されている。粗研削工程Ｓ２２と同様に、仕上げ研削工程Ｓ２３においても、使用するダイヤモンド砥粒の砥粒と同程度の深さの加工変質層３０が導入される。そのため、平均砥粒径０．１～３μｍのダイヤモンド砥粒を使用した場合、この仕上げ研削工程Ｓ２３にて導入される加工変質層３０深さは、一般的に０．１～３μｍ程度となると考えられている。 Further, in the finish grinding step S23 in the conventional method, diamond abrasive grains with an average abrasive grain size of 0.1 to 3 μm are employed. As in the rough grinding step S22, also in the finish grinding step S23, the work-affected layer 30 having a depth similar to that of the diamond abrasive grains used is introduced. Therefore, when using diamond abrasive grains with an average abrasive grain size of 0.1 to 3 μm, the depth of the work-affected layer 30 introduced in the finish grinding step S23 is generally considered to be about 0.1 to 3 μm. It is

この通り、従来法では、ウェハ形状形成工程Ｓ１０において導入された加工変質層３０を除去するために、まず粗研削工程Ｓ２２を行うが、この工程においても新たに加工変質層３０が導入される。この新たに導入された加工変質層３０を除去するために仕上げ研削工程Ｓ２３を行う。
つまり、従来法では、ＳｉＣウェハ２０の加工変質層３０を除去するために多段階の工程を要し、工程の簡易性の面で課題があった。
一方、本発明のＳｉＣウェハの製造方法は、先行するウェハ形状形成工程Ｓ１０において導入される加工変質層３０の除去を、エッチング工程Ｓ２１の一工程で実現可能としている（図１及び図３）。
これは、先行するウェハ形状形成工程Ｓ１０における、修正モース硬度１５未満の砥粒を用いる平坦化工程Ｓ１４において導入される加工変質層３０が、片面につき３μｍ以下という従来法に比べて極めて小さい値であることに起因する。
つまり、本発明のＳｉＣウェハの製造方法は、修正モース硬度１５未満の砥粒を用いる平坦化工程Ｓ１４と、エッチング工程Ｓ２１との組み合わせによって、加工変質層除去工程Ｓ２０の作業効率の大幅な向上を実現するのである。 As described above, in the conventional method, the rough grinding step S22 is first performed in order to remove the work-affected layer 30 introduced in the wafer shape forming step S10, but the work-affected layer 30 is newly introduced in this step as well. A finish grinding step S23 is performed to remove this newly introduced work-affected layer 30 .
That is, in the conventional method, a multi-step process is required to remove the damaged layer 30 of the SiC wafer 20, and there is a problem in terms of process simplicity.
On the other hand, the SiC wafer manufacturing method of the present invention makes it possible to remove the work-affected layer 30 introduced in the preceding wafer shape forming step S10 in one step of the etching step S21 (FIGS. 1 and 3).
This is an extremely small value compared to the conventional method, in which the work-affected layer 30 introduced in the planarizing step S14 using abrasive grains having a modified Mohs hardness of less than 15 in the preceding wafer shape forming step S10 is 3 μm or less per side. Due to something.
In other words, in the SiC wafer manufacturing method of the present invention, the combination of the planarization step S14 using abrasive grains having a modified Mohs hardness of less than 15 and the etching step S21 significantly improves the working efficiency of the process-affected layer removal step S20. It will come true.

さらに、従来法では、粗研削工程Ｓ２２及び仕上げ研削工程Ｓ２３において片面ずつ研削加工を行うことが一般的であるが、ウェハの取付け・取り外し作業等の手間が増大することに加え、トワイマン効果によるウェハの反りが発生してしまうという不具合があった。
一方、本発明のＳｉＣウェハの製造方法にて採用するエッチング工程Ｓ２１では、両面同時にエッチングすることが可能であるため、トワイマン効果によるウェハの反りが発生しない。 Furthermore, in the conventional method, it is common to grind one side at a time in the rough grinding step S22 and the finish grinding step S23. There was a problem that warpage occurred.
On the other hand, in the etching step S21 employed in the SiC wafer manufacturing method of the present invention, since both sides can be etched simultaneously, warping of the wafer due to the Twyman effect does not occur.

また、エッチング工程Ｓ２１では、主面２１及び裏面２２以外の箇所（外周部２３や刻印２５周辺）に導入された加工変質層３０をも除去することができ（図３参照）、ＳｉＣウェハ２０の高品質化に貢献することができる。 In addition, in the etching step S21, the process-affected layer 30 introduced in places other than the main surface 21 and the back surface 22 (the outer peripheral portion 23 and the periphery of the markings 25) can also be removed (see FIG. 3). It can contribute to higher quality.

以下、エッチング工程Ｓ２１についてさらに詳細に説明を加える。
はじめに、図４を参照して、Ｓｉ蒸気圧エッチングにて使用される装置構成例について説明する。次いでＳｉ蒸気圧エッチングのエッチング機構とエッチング条件について説明する。 A more detailed description of the etching step S21 will be given below.
First, with reference to FIG. 4, a configuration example of an apparatus used for Si vapor pressure etching will be described. Next, the etching mechanism and etching conditions for Si vapor pressure etching will be described.

（１）装置構成
本工程においては、図４に示すように、ＳｉＣウェハ２０が収容される坩堝４０と、この坩堝４０を加熱可能な高温真空炉５０と、を備える装置を用いることが好ましい。 (1) Apparatus Configuration In this step, as shown in FIG. 4, it is preferable to use an apparatus including a crucible 40 in which the SiC wafer 20 is housed and a high-temperature vacuum furnace 50 capable of heating the crucible 40.

坩堝４０は、上容器４１と、この上容器４１に嵌合可能な下容器４２と、ＳｉＣウェハ２０を支持する支持台４３と、を備えている。上容器４１の壁面（上面，側面）及び下容器４２の壁面（側面，底面）は複数の層から構成されており、外部側から内部空間側に向かって順に、タンタル層（Ｔａ）、タンタルカーバイド層（ＴａＣ及びＴａ２Ｃ）、及びタンタルシリサイド層（ＴａＳｉ２又はＴａ５Ｓｉ３等）を有している。 The crucible 40 includes an upper container 41 , a lower container 42 that can fit into the upper container 41 , and a support base 43 that supports the SiC wafer 20 . The wall surface (top surface, side surface) of the upper container 41 and the wall surface (side surface, bottom surface) of the lower container 42 are composed of a plurality of layers. layers (TaC and Ta2C ), and a tantalum silicide layer ( such as TaSi2 or Ta5Si3 ).

このタンタルシリサイド層は、加熱を行うことで、内部空間にＳｉを供給する。また、坩堝４０にはタンタル層及びタンタルカーバイド層が含まれるため、周囲のＣ蒸気を取り込むことができる。これにより、加熱時に内部空間内を高純度のＳｉ雰囲気とすることができる。なお、タンタルシリサイド層を設けることに代えて、固体のＳｉ等を内部空間に配置しても良い。この場合、加熱時に固体のＳｉが昇華することで、内部空間内を高純度のＳｉ雰囲気とすることができる。 This tantalum silicide layer supplies Si to the internal space by heating. Also, since the crucible 40 includes a tantalum layer and a tantalum carbide layer, it can capture ambient C vapor. As a result, the interior space can be made into a high-purity Si atmosphere during heating. Instead of providing the tantalum silicide layer, solid Si or the like may be arranged in the internal space. In this case, solid Si sublimes during heating, so that the internal space can be made into a high-purity Si atmosphere.

支持台４３は、ＳｉＣウェハ２０の主面２１及び裏面２２の両方を露出させるように支持することが可能である。 The support table 43 can support both the main surface 21 and the back surface 22 of the SiC wafer 20 to be exposed.

高温真空炉５０は、本加熱室５１と、予備加熱室５２と、坩堝４０を予備加熱室５２から本加熱室５１へ移動可能な移動台５３と、を備えている。本加熱室５１は、ＳｉＣウェハ２０を１０００℃以上２３００℃以下の温度に加熱することができる。予備加熱室５２は、ＳｉＣウェハ２０を本加熱室５１で加熱する前に予備加熱を行うための空間である。 The high-temperature vacuum furnace 50 includes a main heating chamber 51 , a preheating chamber 52 , and a moving table 53 capable of moving the crucible 40 from the preheating chamber 52 to the main heating chamber 51 . The main heating chamber 51 can heat the SiC wafer 20 to a temperature of 1000° C. or higher and 2300° C. or lower. Preheating chamber 52 is a space for preheating SiC wafer 20 before heating in main heating chamber 51 .

本加熱室５１には、真空形成用バルブ５４と、不活性ガス注入用バルブ５５と、真空計５６と、が接続されている。真空形成用バルブ５４は、本加熱室５１の真空度を調整することができる。不活性ガス注入用バルブ５５は、本加熱室５１内に不活性ガス（例えばＡｒガス）を導入し、この圧力を調整することができる。真空計５６は、本加熱室５１内の真空度を測定することができる。 A vacuum forming valve 54 , an inert gas injection valve 55 , and a vacuum gauge 56 are connected to the main heating chamber 51 . A vacuum forming valve 54 can adjust the degree of vacuum in the main heating chamber 51 . The inert gas injection valve 55 introduces an inert gas (for example, Ar gas) into the main heating chamber 51 to adjust the pressure. A vacuum gauge 56 can measure the degree of vacuum in the main heating chamber 51 .

本加熱室５１の内部には、ヒータ５７が備えられている。また、本加熱室５１の側壁及び天井には熱反射金属板が固定されており（図示せず）、この熱反射金属板は、ヒータ５７の熱を本加熱室５１の略中央部に向けて反射させるように構成されている。
これにより、ＳｉＣウェハ２０を強力かつ均等に加熱し、１０００℃以上２３００℃以下の温度まで昇温させることができる。なお、ヒータ５７としては、例えば、抵抗加熱式のヒータ又は高周波誘導加熱式のヒータを用いることができる。 A heater 57 is provided inside the main heating chamber 51 . A heat reflecting metal plate (not shown) is fixed to the side wall and the ceiling of the main heating chamber 51 , and the heat reflecting metal plate directs the heat of the heater 57 toward the substantially central portion of the main heating chamber 51 . configured to be reflective.
Thereby, the SiC wafer 20 can be strongly and uniformly heated to a temperature of 1000° C. or more and 2300° C. or less. As the heater 57, for example, a resistance heating type heater or a high frequency induction heating type heater can be used.

（２）エッチング機構
ＳｉＣウェハ２０を坩堝４０内に収容し、高純度のＳｉ蒸気圧下で１５００℃以上２２００℃以下の温度範囲で高温真空炉５０を用いて加熱を行う。この条件でＳｉＣウェハ２０が加熱されることで、表面がエッチングされる。このエッチングの概要を以下１）～４）に示す。 (2) Etching Mechanism SiC wafer 20 is placed in crucible 40 and heated using high-temperature vacuum furnace 50 in a temperature range of 1500° C. or higher and 2200° C. or lower under high-purity Si vapor pressure. By heating the SiC wafer 20 under this condition, the surface is etched. The outline of this etching is shown in 1) to 4) below.

１） ＳｉＣ（ｓ）→Ｓｉ（ｖ）I＋Ｃ（ｓ）
２） ＴａxＳｉy→Ｓｉ（ｖ）II＋Ｔａx’Ｓｉy’
３） ２Ｃ（ｓ）＋Ｓｉ（ｖ）I+II→ＳｉＣ２（ｖ）
４） Ｃ（ｓ）＋２Ｓｉ（ｖ）I+II→Ｓｉ２Ｃ（ｖ） 1) SiC(s)→Si(v)I+C(s)
2) TaxSiy →Si(v ) II+ Tax'Siy '
3) 2C(s)+Si(v)I+II→SiC 2 (v)
4) C(s)+2Si(v)I+II→Si 2 C(v)

１）の説明:ＳｉＣウェハ２０（ＳｉＣ（ｓ））がＳｉ蒸気圧下で加熱されることで、熱分解によってＳｉＣからＳｉ原子（Ｓｉ（ｖ）I）が脱離する。
２）の説明:タンタルシリサイド層（ＴａxＳｉy）からＳｉ蒸気（Ｓｉ（ｖ）II）が供給される。
３）及び４）の説明:熱分解によってＳｉ原子（Ｓｉ（ｖ）I）が脱離することで残存したＣ（Ｃ（ｓ））は、Ｓｉ蒸気（Ｓｉ（ｖ）I及びＳｉ（ｖ）II）と反応することで、Ｓｉ２Ｃ又はＳｉＣ２等となって昇華する。
上記１）～４）の反応が持続的に行われ、結果としてエッチングが進行する。 Description of 1): When the SiC wafer 20 (SiC(s)) is heated under Si vapor pressure, Si atoms (Si(v)I) are desorbed from SiC by thermal decomposition.
Explanation of 2): Si vapor (Si(v)II) is supplied from the tantalum silicide layer (Ta x Si y ).
Explanation of 3) and 4): C (C(s)) remaining due to desorption of Si atoms (Si(v)I) by thermal decomposition is Si vapor (Si(v)I and Si(v) II) and sublimates into Si 2 C or SiC 2 or the like.
The above reactions 1) to 4) are continuously carried out, and as a result, etching progresses.

（３）エッチング条件
Ｓｉ蒸気圧エッチングにおける加熱温度は、１５００～２２００℃であり、より好ましくは１８００～２０００℃である。
本加工における加工速度（エッチング速度）は、０．１～１０μｍ／ｍｉｎである。
本加工における本加熱室５１の真空度は、１０－５～１０Ｐａであり、より好ましくは１０－３～１Ｐａである。
本加工における不活性ガスはＡｒであり、この不活性ガスを導入することによって真空度を調整する。
本加工における加工時間は、加工速度に対して所望のエッチング量となるよう任意の時間を設定することができる。例えば、加工速度が１μｍ／ｍｉｎの時に、エッチング量を３μｍとしたい場合には、加工時間は３分となる。 (3) Etching conditions The heating temperature for Si vapor pressure etching is 1500 to 2200°C, preferably 1800 to 2000°C.
The processing speed (etching speed) in this processing is 0.1 to 10 μm/min.
The degree of vacuum of the main heating chamber 51 in the main processing is 10 -5 to 10 Pa, more preferably 10 -3 to 1 Pa.
The inert gas in this processing is Ar, and the degree of vacuum is adjusted by introducing this inert gas.
The processing time in this processing can be set arbitrarily so as to obtain a desired etching amount with respect to the processing speed. For example, when the processing speed is 1 μm/min and the etching amount is to be 3 μm, the processing time is 3 minutes.

なお、このエッチング工程Ｓ２１の前に仕上げ研削工程Ｓ２３や仕上げ研磨工程を含んでも良い。このように仕上げ研削工程Ｓ２３や仕上げ研磨工程をエッチング工程Ｓ２１前に行うことにより、エッチング後のＳｉＣウェハ２０の平坦度を向上させることができる。 A finish grinding step S23 and a finish polishing step may be included before the etching step S21. By performing the finish grinding step S23 and the finish polishing step before the etching step S21 in this manner, the flatness of the SiC wafer 20 after etching can be improved.

＜３＞鏡面研磨工程
本発明のＳｉＣウェハの製造方法の一実施の形態は鏡面研磨工程Ｓ３０を含む。
鏡面研磨工程Ｓ３０は、研磨パッドの機械的な作用とスラリーの化学的な作用を併用して研磨を行う化学機械研磨（ＣＭＰ）工程（ステップＳ３１）を含んでいる。 <3> Mirror Polishing Step One embodiment of the SiC wafer manufacturing method of the present invention includes a mirror polishing step S30.
The mirror polishing step S30 includes a chemical mechanical polishing (CMP) step (step S31) in which polishing is performed using both the mechanical action of the polishing pad and the chemical action of the slurry.

この化学機械研磨工程Ｓ３１は、後のデバイス製造工程に好ましい表面状態である鏡面に加工する工程である。なお、図３ではＳｉＣウェハ２０の主面２１を鏡面化する様子を示しているが（二点鎖線部分）、主面２１及び裏面２２の両面を鏡面化しても良い。 This chemical-mechanical polishing step S31 is a step of processing to a mirror surface, which is a preferable surface condition for subsequent device manufacturing steps. Although FIG. 3 shows that the principal surface 21 of the SiC wafer 20 is mirror-finished (part indicated by a two-dot chain line), both the principal surface 21 and the back surface 22 may be mirror-finished.

通常、化学機械研磨工程Ｓ３１では、ＳｉＣウェハ２０の表面から０．５～１．５μｍ深さまで加工を行う。そのため、化学機械研磨工程Ｓ３１に伴うウェハ一枚当たりの素材ロス量は、片面加工の場合０．５～１．５μｍであり、両面加工の場合１～３μｍである。
また、この化学機械研磨工程Ｓ３１にかかる時間は、通常、片面の研磨で１５～４５分、両面の研磨で３０～９０分である。 Normally, in the chemical mechanical polishing step S31, processing is performed from the surface of the SiC wafer 20 to a depth of 0.5 to 1.5 μm. Therefore, the amount of material loss per wafer associated with the chemical mechanical polishing step S31 is 0.5 to 1.5 μm for single-sided processing and 1 to 3 μm for double-sided processing.
The chemical mechanical polishing step S31 generally takes 15 to 45 minutes for single-sided polishing and 30 to 90 minutes for double-sided polishing.

なお、従来法における化学機械研磨工程Ｓ３１は、加工変質層除去工程Ｓ２０における仕上げ研削工程Ｓ２３にて新たに導入された加工変質層３０を除去する技術的意義を有する（図８及び図９）。一方、本発明のＳｉＣウェハの製造方法においては、先行のエッチング工程Ｓ２１において加工変質層３０を全て除去することが可能である。そのため、本発明のＳｉＣウェハの製造方法における化学機械研磨工程Ｓ３１においては、加工変質層３０を除去するという技術的な意義は従来法に比べて薄い。 The chemical mechanical polishing step S31 in the conventional method has a technical significance of removing the work-affected layer 30 newly introduced in the finish grinding step S23 in the work-affected layer removing step S20 (FIGS. 8 and 9). On the other hand, in the SiC wafer manufacturing method of the present invention, it is possible to completely remove the work-affected layer 30 in the preceding etching step S21. Therefore, in the chemical mechanical polishing step S31 in the SiC wafer manufacturing method of the present invention, the technical significance of removing the work-affected layer 30 is less than in the conventional method.

＜４＞まとめ
表１に従来法と本発明のＳｉＣウェハの製造方法の各工程における素材ロス量、導入される加工変質層３０の深さについてまとめる。 <4> Summary Table 1 summarizes the amount of material loss and the depth of the introduced work-affected layer 30 in each step of the SiC wafer manufacturing method of the conventional method and the present invention.

Figure 0007217100000001
Figure 0007217100000001

表１に示すように、従来法においては合計で８７～１５２μｍの素材ロスが生じる。特に従来法では各工程で導入される加工変質層３０を確実に除去するため、ＳｉＣウェハ２０一枚当たり１００μｍ以上を除去するのが一般的である。
一方、本発明のＳｉＣウェハの製造方法における素材ロス量は６１～１０８μｍである。この通り、本発明によれば、ＳｉＣウェハの製造における素材ロス量を大幅に低減することが可能である。 As shown in Table 1, the conventional method causes a material loss of 87 to 152 μm in total. In particular, in the conventional method, it is common to remove 100 μm or more from each SiC wafer 20 in order to reliably remove the work-affected layer 30 introduced in each process.
On the other hand, the material loss amount in the SiC wafer manufacturing method of the present invention is 61 to 108 μm. As described above, according to the present invention, it is possible to greatly reduce the amount of material loss in the production of SiC wafers.

また、スライス工程Ｓ１３においてインゴット１０から切り出すＳｉＣウェハ２０の加工前厚さＤ１は、この素材ロス量を指標に設定される。つまり最終的に得たいＳｉＣウェハ２０の厚さＤ（表面加工終了時おけるＳｉＣウェハ２０の厚さ）に素材ロス量を加算した厚みを加工前厚さＤ１に設定する。 In addition, the pre-processing thickness D1 of SiC wafer 20 cut from ingot 10 in slicing step S13 is set using this material loss amount as an index. That is, the thickness obtained by adding the material loss amount to the thickness D of the SiC wafer 20 to be finally obtained (thickness of the SiC wafer 20 at the end of the surface processing) is set as the pre-processing thickness D1.

この通り、表面加工の終了後におけるＳｉＣウェハの厚みに素材ロス量を加算して、加工前厚さＤ１を決定する。ここでいう「表面加工」とは、平坦化工程Ｓ１４、エッチング工程Ｓ２１及び化学機械研磨工程Ｓ３１のように、ＳｉＣウェハ２０の厚さを減少させる加工のことをいう。
つまり、後行の工程により厚さがそれ以上減少しない時点にまで至ったＳｉＣウェハ２０の厚さに対して、素材ロス量を加算して、加工前厚さＤ１を設定する。 As described above, the thickness D1 before processing is determined by adding the material loss amount to the thickness of the SiC wafer after finishing the surface processing. The "surface processing" referred to here refers to processing for reducing the thickness of the SiC wafer 20, such as the planarization step S14, the etching step S21, and the chemical mechanical polishing step S31.
That is, the pre-processing thickness D1 is set by adding the amount of material loss to the thickness of the SiC wafer 20 that has reached the point where the thickness does not decrease any more in subsequent processes.

したがって、ＳｉＣウェハ２０の厚みＤに、下限として６１μｍ以上、より好ましくは６２μｍ以上、さらに好ましくは６３μｍ以上の厚みを加算したものを加工前厚さＤ１に設定することが好ましい。 Therefore, it is preferable to set the thickness D1 before processing to the thickness D of the SiC wafer 20 plus a lower limit of 61 μm or more, more preferably 62 μm or more, and still more preferably 63 μm or more.

また、ＳｉＣウェハ２０の厚みＤに、上限として１０８μｍ以下、より好ましくは１０６μｍ以下、さらに好ましくは９６μｍ以下の厚みを加算したものを加工前厚さＤ１に設定することで、一つのインゴット１０からより多くのＳｉＣウェハ２０を製造することができる。 In addition, by setting the pre-processing thickness D1 to the thickness D of the SiC wafer 20 with an upper limit of 108 μm or less, more preferably 106 μm or less, and even more preferably 96 μm or less, the thickness D1 from one ingot 10 can be increased. Many SiC wafers 20 can be manufactured.

また、上述の通り、従来法ではＳｉＣウェハ２０一枚当たり１００μｍ以上を除去するのが一般的である。そのため、ＳｉＣウェハ２０の厚みＤに、上限として１００μｍ以下、より好ましくは１００μｍ未満の厚みを加算したものを加工前厚さＤ１に設定することが好ましい。これにより、一般的に行われる従来法を使用したときに比べて、多くのＳｉＣウェハ２０を製造することができる。 Further, as described above, the conventional method generally removes 100 μm or more from one SiC wafer 20 . Therefore, it is preferable to set the thickness D1 before processing to the thickness D of the SiC wafer 20 plus a thickness of 100 μm or less, more preferably less than 100 μm as an upper limit. As a result, a larger number of SiC wafers 20 can be manufactured than when using a conventional method generally performed.

さらに、表１に示すように、従来法では素材ロス量の下限が８７μｍである。そのため、ＳｉＣウェハ２０の厚みＤに、上限として８７μｍ以下、より好ましくは８７μｍ未満、より好ましくは８０μｍ以下の厚みを加算したものを加工前厚さＤ１に設定することが好ましい。これにより、従来法では実現困難な高い取り量でＳｉＣウェハ２０を製造することができる。 Furthermore, as shown in Table 1, the lower limit of the amount of material loss in the conventional method is 87 μm. Therefore, it is preferable to set the pre-processing thickness D1 to the thickness D of the SiC wafer 20 plus an upper limit of 87 μm or less, more preferably less than 87 μm, and more preferably 80 μm or less. As a result, the SiC wafers 20 can be manufactured in a large yield, which is difficult to achieve with the conventional method.

なお、スライス工程Ｓ１３から鏡面研磨工程Ｓ３０までを経たＳｉＣウェハ２０の厚みＤは、典型的には１００～６００μｍ、より典型的には１５０～５５０μｍ、さらに典型的には２００～５００μｍ、さらに典型的には２５０～４５０μｍ、さらに典型的には３００～４００μｍを例示することができる。
つまり、これら典型的なＳｉＣウェハ２０の厚みに、本発明のＳｉＣウェハの製造方法による素材ロス量を加算して、加工前厚さＤ１を設定することが好ましい。 The thickness D of the SiC wafer 20 that has undergone the slicing step S13 to the mirror polishing step S30 is typically 100 to 600 μm, more typically 150 to 550 μm, more typically 200 to 500 μm, and more typically 200 to 500 μm. can be 250 to 450 μm, more typically 300 to 400 μm.
That is, it is preferable to add the amount of material loss due to the SiC wafer manufacturing method of the present invention to the thickness of these typical SiC wafers 20 to set the pre-processing thickness D1.

具体的には、本発明のＳｉＣウェハの製造方法によって厚さＤが３５０μｍであるＳｉＣウェハ２０を最終生産物として得たい場合には、加工前厚さＤ１が下限として４１１μｍ以上、より好ましくは４１２μｍ以上、さらに好ましくは４１３μｍ以上であるＳｉＣウェハ２０をスライス工程Ｓ１３において得ることが好ましい。
また、加工前厚さＤ１が上限として４５８μｍ以下、より好ましくは４５６μｍ以下、さらに好ましくは４５０μｍ以下、さらに好ましくは４５０μｍ未満、さらに好ましくは４４６μｍ以下、さらに好ましくは４３７μｍ以下、さらに好ましくは４３７μｍ未満であるＳｉＣウェハ２０をスライス工程Ｓ１３において得ることが好ましい。 Specifically, when the SiC wafer 20 having a thickness D of 350 μm is to be obtained as a final product by the SiC wafer manufacturing method of the present invention, the thickness D1 before processing is 411 μm or more as a lower limit, more preferably 412 μm. As described above, it is preferable to obtain the SiC wafer 20 having a thickness of 413 μm or more in the slicing step S13.
In addition, the upper limit of the thickness D1 before processing is 458 μm or less, more preferably 456 μm or less, still more preferably 450 μm or less, still more preferably less than 450 μm, even more preferably 446 μm or less, still more preferably 437 μm or less, still more preferably less than 437 μm. Preferably, the SiC wafer 20 is obtained in the slicing step S13.

また、従来法においては、スライス工程Ｓ１３後～化学機械研磨工程Ｓ３１後までの総加工時間は、９１～１８０分である。
一方、本発明においては、スライス工程Ｓ１３後～化学機械研磨工程Ｓ３１後までの総加工時間は、２３～６３分である。
このように、本発明のＳｉＣウェハの製造方法は、加工時間の短縮の観点からも有効である。 In the conventional method, the total processing time from after the slicing step S13 to after the chemical mechanical polishing step S31 is 91 to 180 minutes.
On the other hand, in the present invention, the total processing time from after the slicing step S13 to after the chemical mechanical polishing step S31 is 23 to 63 minutes.
Thus, the SiC wafer manufacturing method of the present invention is also effective from the viewpoint of shortening the processing time.

＜１＞ＳｉＣウェハの製造
以下の方法で実施例１、比較例１及び比較例２のＳｉＣウェハを製造した。 <1> Production of SiC Wafer SiC wafers of Example 1, Comparative Example 1, and Comparative Example 2 were produced by the following method.

＜実施例１＞
（スライス工程）
平均砥粒径１０μｍのダイヤモンド砥粒を含むスラリーを用いて、単結晶ＳｉＣインゴットをスライスし、６インチ径のＳｉＣウェハを得た。 <Example 1>
(Slicing process)
A single-crystal SiC ingot was sliced using a slurry containing diamond abrasive grains with an average abrasive grain size of 10 μm to obtain SiC wafers with a diameter of 6 inches.

（平坦化工程）
このＳｉＣウェハについて、平均砥粒径４０μｍのＢ４Ｃ砥粒を含むスラリーを用いた遊離砥粒方式で、加工圧力を１５０ｇ／ｃｍ２、定盤回転数は１５ｒｐｍ、ヘッド回転数は５ｒｐｍ、加工時間は２０分、加工速度は約１．０μｍ／分、の条件で平坦化した。
このとき、平坦化工程の終了時におけるＢ４Ｃ砥粒の平均砥粒径は１０μｍであった。 (Planarization process)
This SiC wafer was processed by a free abrasive grain method using a slurry containing B 4 C abrasive grains with an average abrasive grain diameter of 40 μm under a processing pressure of 150 g/cm 2 , a surface plate rotation speed of 15 rpm, and a head rotation speed of 5 rpm. The planarization was performed under the conditions of 20 minutes and a processing speed of about 1.0 μm/min.
At this time, the average abrasive grain size of the B 4 C abrasive grains at the end of the planarization process was 10 μm.

（エッチング工程）
平坦化工程後のＳｉＣウェハに対し、エッチング量３μｍ（加工時間約３ｍｉｎ、加工速度１μｍ/ｍｉｎ）の条件でＳｉ蒸気圧エッチングを施した。 (Etching process)
After the planarization process, the SiC wafer was subjected to Si vapor pressure etching under conditions of an etching amount of 3 μm (processing time of about 3 minutes, processing speed of 1 μm/min).

＜比較例１＞
（スライス工程）
実施例１と同じ条件でスライス工程を実施し６インチ径のＳｉＣウェハを得た。
（エッチング工程）
得られたＳｉＣウェハについて実施例１と同じ条件でＳｉ蒸気圧エッチングを施した。 <Comparative Example 1>
(Slicing process)
A slicing step was performed under the same conditions as in Example 1 to obtain a SiC wafer with a diameter of 6 inches.
(Etching process)
The obtained SiC wafer was subjected to Si vapor pressure etching under the same conditions as in Example 1.

＜比較例２＞
（スライス工程）
実施例１と同じ条件でスライス工程を実施し６インチ径のＳｉＣウェハを得た。
（平坦化工程）
このＳｉＣウェハについて、平均砥粒径３０μｍのダイヤモンド砥粒を含む砥石（ビトリファイトボンド）を用いた固定砥粒方式で、以下の条件で平坦化を行った。
砥石回転数：１２５０ｒｐｍ
切込みピッチ：２μｍ
前後送り：１９０ｍ／分
左右送り：２１ｍ／分
加工速度：１００ｕｍ／時間
（エッチング工程）
実施例１と同じ条件でＳｉ蒸気圧エッチングを施した。 <Comparative Example 2>
(Slicing process)
A slicing step was performed under the same conditions as in Example 1 to obtain a SiC wafer with a diameter of 6 inches.
(Planarization process)
This SiC wafer was flattened under the following conditions by a fixed abrasive method using a grindstone (vitrifite bond) containing diamond abrasive grains with an average abrasive grain size of 30 μm.
Grindstone rotation speed: 1250 rpm
Cutting pitch: 2 μm
Forward/backward feed: 190m/min Left/right feed: 21m/min Processing speed: 100um/hour (etching process)
Si vapor pressure etching was performed under the same conditions as in Example 1.

＜２＞加工変質層の観察と評価
実施例１、比較例１及び比較例２のＳｉＣウェハについて、透過型電子顕微鏡（ＴＥＭ）にて断面を観察した。その結果を図５、図６及び図７に示す。なお、各図面における（ａ）は（０００１）面側を５０ｎｍ角の範囲で拡大した断面ＴＥＭ像であり、（ｂ）は（０００－１）面側を５０ｎｍ角の範囲で拡大した断面ＴＥＭ像である。 <2> Observation and evaluation of work-affected layer The cross sections of the SiC wafers of Example 1, Comparative Examples 1 and 2 were observed with a transmission electron microscope (TEM). The results are shown in FIGS. 5, 6 and 7. FIG. In each drawing, (a) is a cross-sectional TEM image of the (0001) plane side enlarged in the range of 50 nm square, and (b) is a cross-sectional TEM image of the (000-1) plane side enlarged in the range of 50 nm square. is.

この断面ＴＥＭ像に基づき、以下の方法により変質層の有無及びその深さを評価した。
［評価方法］断面ＴＥＭ像を数ｎｍの加工変質層が確認できる倍率まで拡大し、表面側とバルク側のコントラストを比較し、コントラスト差がある場合には「加工変質層がある」と評価し、コントラスト差が無い場合には「加工変質層が無い」と評価する。
「加工変質層がある」場合には、断面ＴＥＭ像に基づきその深さを計測した。 Based on this cross-sectional TEM image, the presence or absence of an altered layer and its depth were evaluated by the following method.
[Evaluation method] Enlarge the cross-sectional TEM image to a magnification that allows confirmation of a work-affected layer of several nanometers, compare the contrast between the surface side and the bulk side, and evaluate that there is a work-affected layer if there is a difference in contrast. If there is no contrast difference, it is evaluated as "no work-affected layer".
When "there is a work-affected layer", the depth was measured based on the cross-sectional TEM image.

その結果、実施例１のＳｉＣウェハには加工変質層は観察されなかった。
一方、比較例１のＳｉＣウェハには、（０００１）面側にて１２ｎｍの加工変質層が、（０００－１）面側にて２８ｎｍの加工変質層が、それぞれ観察された。
また、比較例２のＳｉＣウェハには、（０００１）面側にて１０ｎｍの加工変質層が、（０００－１）面側にて４３ｎｍの加工変質層が、それぞれ観察された。 As a result, no process-affected layer was observed in the SiC wafer of Example 1.
On the other hand, in the SiC wafer of Comparative Example 1, a work-affected layer of 12 nm was observed on the (0001) plane side, and a work-affected layer of 28 nm was observed on the (000-1) plane side.
In addition, in the SiC wafer of Comparative Example 2, a 10 nm process-affected layer was observed on the (0001) plane side, and a 43 nm process-affected layer was observed on the (000-1) plane side.

これらの結果から、ＳｉＣウェハの製造において、修正モース硬度１５未満の砥粒を用いてＳｉＣウェハを平坦化する平坦化工程と、Ｓｉ蒸気圧下で加熱してＳｉＣウェハをエッチングするエッチング工程を組み合わせることで、片面につき３μｍという少ない素材ロスで加工変質層が除去されたＳｉＣウェハを製造できることが分かった。 From these results, in the production of SiC wafers, it is possible to combine a planarization step of planarizing the SiC wafer using abrasive grains with a modified Mohs hardness of less than 15 and an etching step of etching the SiC wafer by heating under Si vapor pressure. , it was found that a SiC wafer from which the work-affected layer was removed can be manufactured with a material loss as small as 3 μm per side.

１０ インゴット
２０ ＳｉＣウェハ
３０ 加工変質層
４０ 坩堝
５０ 高温真空炉 REFERENCE SIGNS LIST 10 ingot 20 SiC wafer 30 work-affected layer 40 crucible 50 high-temperature vacuum furnace

Claims (7)

修正モース硬度１５未満の砥粒の存在下でＳｉＣウェハを平坦化する平坦化工程と、
Ｓｉ蒸気圧下で加熱することで前記平坦化工程において平坦化した表面をエッチングするエッチング工程と、を含み、
前記平坦化工程は、遊離砥粒方式で前記砥粒を破砕しながらＳｉＣウェハを平坦化することを特徴とする、ＳｉＣウェハの製造方法。 a planarization step of planarizing the SiC wafer in the presence of abrasive grains having a modified Mohs hardness of less than 15;
an etching step of etching the planarized surface in the planarizing step by heating under Si vapor pressure ;
The method for manufacturing an SiC wafer , wherein the planarization step planarizes the SiC wafer while crushing the abrasive grains by a loose abrasive grain method. 前記砥粒は、修正モース硬度１３以上の砥粒であることを特徴とする、請求項１に記載のＳｉＣウェハの製造方法。 2. The method of manufacturing a SiC wafer according to claim 1, wherein the abrasive grains have a modified Mohs hardness of 13 or more. 前記砥粒は、炭化ホウ素砥粒及び／又は炭化ケイ素砥粒であることを特徴とする、請求項１又は請求項２に記載のＳｉＣウェハの製造方法。 3. The method of manufacturing a SiC wafer according to claim 1, wherein said abrasive grains are boron carbide abrasive grains and/or silicon carbide abrasive grains. 前記平坦化工程において、加工開始時の平均砥粒径が２０μｍ以上、加工終了時の平均砥粒径が２０μｍ未満となるように、砥粒を破砕しながらＳｉＣウェハを平坦化することを特徴とする、請求項１～３の何れかに記載のＳｉＣウェハの製造方法。In the flattening step, the SiC wafer is flattened while crushing the abrasive grains so that the average abrasive grain size at the start of processing is 20 μm or more and the average abrasive grain size at the end of processing is less than 20 μm. The method for manufacturing a SiC wafer according to any one of claims 1 to 3. 前記エッチング工程によって、前記ＳｉＣウェハがエッチングされる量が、片面につき１０μｍ以下であることを特徴とする、請求項１～４の何れかに記載のＳｉＣウェハの製造方法。 5. The method of manufacturing a SiC wafer according to claim 1, wherein the amount of etching of said SiC wafer in said etching step is 10 μm or less per side. 前記ＳｉＣウェハの外周部を面取りする面取り工程と、
前記ＳｉＣウェハの表面に刻印を形成する刻印形成工程と、をさらに含み、
前記面取り工程と前記刻印形成工程は、前記エッチング工程前に行われることを特徴とする、請求項１～５の何れかに記載のＳｉＣウェハの製造方法。 a chamfering step of chamfering the outer peripheral portion of the SiC wafer;
a stamp forming step of forming a stamp on the surface of the SiC wafer,
6. The SiC wafer manufacturing method according to claim 1, wherein said chamfering step and said imprint forming step are performed before said etching step. 前記ＳｉＣウェハの外周部を面取りする面取り工程と、
前記ＳｉＣウェハの表面に刻印を形成する刻印形成工程と、をさらに含み、
前記面取り工程と前記刻印形成工程は、前記平坦化工程後に行われることを特徴とする、請求項１～５の何れかに記載のＳｉＣウェハの製造方法。 a chamfering step of chamfering the outer peripheral portion of the SiC wafer;
a stamp forming step of forming a stamp on the surface of the SiC wafer,
6. The SiC wafer manufacturing method according to claim 1, wherein said chamfering step and said imprint forming step are performed after said flattening step.
JP2018139494A 2018-07-25 2018-07-25 SiC wafer manufacturing method Active JP7217100B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2018139494A JP7217100B2 (en) 2018-07-25 2018-07-25 SiC wafer manufacturing method
CN201980048251.8A CN112513348B (en) 2018-07-25 2019-07-24 SiC wafer and method for producing SiC wafer
EP19840989.8A EP3828318A4 (en) 2018-07-25 2019-07-24 Sic wafer and manufacturing method for sic wafer
US17/263,149 US20210301421A1 (en) 2018-07-25 2019-07-24 SiC WAFER AND MANUFACTURING METHOD FOR SiC WAFER
PCT/JP2019/029063 WO2020022391A1 (en) 2018-07-25 2019-07-24 SiC WAFER AND MANUFACTURING METHOD FOR SiC WAFER
TW108126327A TW202022176A (en) 2018-07-25 2019-07-25 SiC wafer and manufacturing method for SiC wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018139494A JP7217100B2 (en) 2018-07-25 2018-07-25 SiC wafer manufacturing method

Publications (2)

Publication Number Publication Date
JP2020015643A JP2020015643A (en) 2020-01-30
JP7217100B2 true JP7217100B2 (en) 2023-02-02

Family

ID=69580103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018139494A Active JP7217100B2 (en) 2018-07-25 2018-07-25 SiC wafer manufacturing method

Country Status (1)

Country Link
JP (1) JP7217100B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004168649A (en) 2002-11-08 2004-06-17 Neomax Co Ltd SiC SUBSTRATE AND METHOD FOR MANUFACTURING SiC SUBSTRATE
JP2008303097A (en) 2007-06-06 2008-12-18 Bridgestone Corp Manufacturing process of silicon carbide single crystal substrate
JP2017105697A (en) 2015-11-26 2017-06-15 東洋炭素株式会社 PRODUCTION METHOD OF THIN SiC WAFER, AND THIN SiC WAFER
WO2017188382A1 (en) 2016-04-27 2017-11-02 学校法人関西学院 Method for producing sic substrate provided with graphene precursor and method for surface treating sic substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004168649A (en) 2002-11-08 2004-06-17 Neomax Co Ltd SiC SUBSTRATE AND METHOD FOR MANUFACTURING SiC SUBSTRATE
JP2008303097A (en) 2007-06-06 2008-12-18 Bridgestone Corp Manufacturing process of silicon carbide single crystal substrate
JP2017105697A (en) 2015-11-26 2017-06-15 東洋炭素株式会社 PRODUCTION METHOD OF THIN SiC WAFER, AND THIN SiC WAFER
WO2017188382A1 (en) 2016-04-27 2017-11-02 学校法人関西学院 Method for producing sic substrate provided with graphene precursor and method for surface treating sic substrate

Also Published As

Publication number Publication date
JP2020015643A (en) 2020-01-30

Similar Documents

Publication Publication Date Title
CN112513348B (en) SiC wafer and method for producing SiC wafer
JP7406914B2 (en) SiC wafer and SiC wafer manufacturing method
EP2912681B1 (en) Method of fabricating flat sic semiconductor substrate
JP5014737B2 (en) Method for manufacturing SiC single crystal substrate
KR20170061606A (en) METHOD FOR MANUFACTURING THIN SiC WAFER AND THIN SiC WAFER
EP4012080A1 (en) Method for manufacturing sic substrate
EP3605585A1 (en) Reformed sic wafer manufacturing method, epitaxial layer-attached sic wafer, method for manufacturing same, and surface processing method
Huo et al. Nanogrinding of SiC wafers with high flatness and low subsurface damage
JP7311953B2 (en) SiC wafer manufacturing method
US9981317B2 (en) Polycrystalline chemical vapour deposited diamond tool parts and methods of fabricating, mounting, and using the same
JP2024038313A (en) SiC wafer manufacturing method
JP2016139751A (en) Sapphire substrate polishing method and sapphire substrate obtained
WO2018216657A1 (en) Sic wafer production method, epitaxial wafer production method, and epitaxial wafer
JP7228348B2 (en) SiC wafer manufacturing method
JP2015225902A (en) Sapphire substrate and manufacturing method of the same
JP7217100B2 (en) SiC wafer manufacturing method
JP7300247B2 (en) SiC wafer manufacturing method
JP7300248B2 (en) SiC wafer and method for manufacturing SiC wafer
JP2014213403A (en) Method for reducing warpage of substrate, method for manufacturing substrate, and sapphire substrate
JP2011051861A (en) METHOD FOR MANUFACTURING AlN SINGLE CRYSTAL AND SEED SUBSTRATE
JP2016007690A (en) Manufacturing method of sapphire substrate
JP6820785B2 (en) Method for producing silicon carbide single crystal
JP2017094485A (en) Diamond polishing method, insulative grinder, method for manufacturing diamond cutting tool, and method for producing diamond
JP2015224144A (en) Sapphire substrate and production method of sapphire substrate

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180816

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230123

R150 Certificate of patent or registration of utility model

Ref document number: 7217100

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350