JP7215268B2 - 電源制御装置およびスイッチング電源 - Google Patents

Description

本発明は、例えば電源制御装置およびスイッチング電源に関する。

従来より、交流電源による交流電圧を整流して得られる直流電圧を、スイッチング素子によってオン／オフして、トランスの一次巻線に供給し、当該トランスの二次巻線に誘起された電圧を整流および平滑化することで、出力電圧を生成するスイッチング電源が知られている。ここで、スイッチング素子のオン／オフは、半導体に集積化された電源制御装置によって制御される構成が一般的である。
このような電源制御装置の電源には、スイッチング素子のオン／オフによって上記トランスの補助巻線に誘起された電圧が用いられる。具体的には、電源制御装置の電源には、補助巻線に誘起された電圧を整流してコンデンサーに充電させた電圧が用いられる。

ここで、なんらかの理由によって、コンデンサーの充電電圧が不足した場合には、電源制御装置の内部に設けられた起動回路をオンさせて、上記交流電源による交流電圧の全波整流電圧をコンデンサーに充電させる技術が知られている（例えば特許文献１参照）。
この技術では、全波整流電圧が高い状態で起動回路をオンさせると、損失が大きくなるので、全波整流電圧を入力するノードの電圧がしきい値未満であるときに起動回路をオンさせている。

特開２０１１－２４４６０２号公報

しかしながら、上記技術において、起動回路をオフさせると、全波整流電圧を入力するノードの負荷が軽くなって、当該ノードの寄生容量により全波整流立下り時に当該ノードの追従性が悪くなり、当該ノードの電圧がしきい値未満にならない場合がある。この場合、コンデンサーを充電することができなくなるので、当該充電電圧を電源とする電源制御装置が動作不能に陥ってしまう可能性がある、という課題があった。

上記課題を解決するために、一態様に係る電源制御装置は、第１ノードに入力された全波整流電圧を第２ノードに接続されたコンデンサーに、オンによって充電させる起動回路と、前記第１ノードの電圧が第１電圧未満となったか否かを検出する第１検出回路と、前記第２ノードの電圧が低下して第２電圧未満となったか否か、および、前記第２ノードの電圧が上昇して前記第２電圧よりも高い第３電圧以上となったか否かを検出する第２検出回路と、前記第１ノードに蓄積された電荷をオンによって放電させる放電回路と、前記第２検出回路によって前記第２ノードの電圧が低下して前記第２電圧未満となったと検出されてから前記第２ノードの電圧が上昇して前記第３電圧に達した検出されるまでの期間のうち、前記第１検出回路によって前記第１ノードの電圧が前記第１電圧未満であると検出されたとき、前記起動回路をオンさせ、前記期間の一部または全部にわたって前記放電回路をオンさせる制御回路と、を含む。

第１実施形態に係る電源制御装置を含むスイッチング電源を示す図である。 第１実施形態に係る電源制御装置を示す図である。 電源制御装置における降圧回路等を示す図である。 電源制御装置に入力されるノードＶHの電圧波形を示す図である。 ノードＶH、Ｖccの電圧に対する充電動作を示す図である。 ノードＶHの電圧波形を示す図である。 ノードＶHの電圧に対する充電動作を示す図である。 ノードＶH、Ｖccの電圧に対する充電動作および放電動作を示す図である。 第２実施形態に係る電源制御装置を示す図である。 ノードＶH、Ｖccの電圧に対する充電動作および放電動作を示す図である。 ノードＶH、Ｖccの電圧に対する充電動作および放電動作を示す図である。 比較例に係る電源制御装置を示す図である。

以下、実施形態に係る駆動制御装置について、図面を参照して説明する。なお、各図において、各部の寸法および縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施の形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。

図１は、第１実施形態に係る電源制御装置１００を含むスイッチング電源１を示す図である。この図に示されるように、スイッチング電源１は、いわゆるフライバック方式である。具体的には、スイッチング電源１は、トランジスターＱ１１のオンによってトランス４０の一次巻線Ｐに電流を流してエネルギーを蓄え、蓄えたエネルギーをトランジスターＱ１１のオフによって、トランス４０の二次巻線Ｓからダイオードｄ１４を介して出力し、コンデンサーＣ１４によって平滑化して、ＤＣの電圧Ｖoutを生成する構成となっている。

第１整流回路の一例であるダイオードブリッジＤbは、交流電源１０による交流電圧を整流する。ダイオードブリッジＤbにおける正側端子は、トランス４０における一次巻線Ｐの一端およびコンデンサーＣ１１の一端に接続され、ダイオードブリッジＤbにおける負側端子およびコンデンサーＣ１１の他端は、電圧ゼロのノードＧndに接地されている。
トランス４０は、一次巻線Ｐのほか、二次巻線Ｓおよび補助巻線Ｄを有し、このうち、一次巻線Ｐの他端は、トランジスターＱ１１のドレインノードに接続されている。スイッチング素子の一例であるトランジスターＱ１１は、例えばＮチャネル型のＭＯＳＦＥＴであり、ソースノードが抵抗素子Ｒ１２の一端に接続されている。抵抗素子Ｒ１２の他端は、ノードＧndに接地されている。このため、ダイオードブリッジＤbにおける正側端子と負側端子との間には、一次巻線ＰとトランジスターＱ１１とが直列に設けられることになる。
なお、スナバ回路Ｓnbは、トランス４０における一次巻線Ｐの一端および他端の間に設けられ、トランジスターＱ１１のオン／オフによって一次巻線Ｐに発生する過渡的な電圧を吸収する。

二次巻線Ｓの一端はダイオードｄ１４のアノードに接続されている。コンデンサーＣ１４は、ダイオードｄ１４のカソードと二次巻線Ｓの他端との間に接続され、コンデンサーＣ１４によって平滑化された電圧がＶoutとして出力される。このため、ダイオードｄ１４およびコンデンサーＣ１４が、二次巻線Ｓに誘起された電圧を整流および平滑化する第１出力回路の一例として機能する。
フォトカプラーにおける発光ダイオードＰctのアノードは、ダイオードｄ１４のカソードに接続され、発光ダイオードＰctのカソードは、エラーアンプ５０に接続されている。
エラーアンプ５０は、電圧Ｖoutと内部の基準電圧との偏差に応じた電流を発光ダイオードＰctに流す。

トランス４０における補助巻線Ｄの一端には、ダイオードｄ１３のアノードが接続され、当該ダイオードｄ１３のカソードは、電源制御装置１００の電源端子となるノードＶccおよびコンデンサーＣ１２の一端に接続されている。なお、補助巻線Ｄの他端およびコンデンサーＣ１２の他端はノードＧndに接地されている。
トランス４０の補助巻線Ｄに誘起された電圧がダイオードｄ１３によって整流され、コンデンサーＣ１２によって平滑化および充電されて、ノードＶccに電源制御装置１００の電源電圧として供給される。このため、ダイオードｄ１３およびコンデンサーＣ１２が、補助巻線Ｄに誘起された電圧を整流および平滑化する第２出力回路の一例として機能する。
なお、ノードＶccは第２ノードの一例である。また、コンデンサーＣ１２には、補助巻線Ｄの誘起電圧をダイオードｄ１３によって整流された電圧が充電される場合のほかにも、後述するノードＶHを介して供給される電圧が充電される場合もある。

フォトカプラーのフォトトランジスターＰcrのエミッタは、ノードＧndに接地され、コレクタは、電源制御装置１００におけるノードＦbに接続されている。コンデンサーＣ１３は、フォトトランジスターＰcrと並列に接続されている。
電源制御装置１００は、例えば半導体に集積化され、内部電源電圧から抵抗でプルアップされたノードＦbにフォトトランジスターＰcrに流れる電流による電圧が生成される。このため、ノードＦbには、電圧Ｖoutの偏差に応じた電圧が生成される。特に図示しないが、電源制御装置１００は、ノードＦbの電圧を検出して、当該電圧で示される偏差をゼロとなる方向にトランジスターＱ１１のオン／オフを制御する。具体的には、電源制御装置１００は、当該偏差をゼロとなる方向にＰＷＭ信号を生成して、トランジスターＱ１１のゲートノードに供給する。
なお、図１では、トランジスターＱ１１は、電源制御装置１００とは別体となっているが、電源制御装置１００に集積化された構成としてもよい。

また、交流電源１０による交流電圧は、ダイオードｄ１１およびｄ１２によって全波整流されて、電源制御装置１００におけるノードＶHに印加される。このため、ダイオードｄ１１およびｄ１２が第２整流回路の一例である。

交流電源１０の接続直後の場合、または、電源投入直後の場合には、コンデンサーＣ１２に十分な電圧が充電されていない。また、なんらかの理由によって、トランジスターＱ１１がオン／オフしない場合には、補助巻線Ｄに電圧が誘起されないので、コンデンサーＣ１２に充電された電圧が減少し、充電電圧が不十分となる。このような場合に備えて、電源制御装置１００は、ノードＶHに印加された電圧を用いて、コンデンサーＣ１２に充電する制御も行う。

図２は、このような電源制御装置１００の一例を示す図である。この図に示されるように、電源制御装置１００は、抵抗素子Ｒ２１、Ｒ２２、Ｒ３１、Ｒ３２、コンパレーター１０２、１０４、制御回路１１０、降圧回路１２０、起動回路１３０および放電回路１４０を含む。

降圧回路１２０は、ノードＶHの電圧を降圧してノードＮに印加する。なお、ノードＶHは第１ノードの一例である。起動回路１３０は、オンしたときにノードＮからノードＶccに定電流を流して、コンデンサーＣ１２を充電する。放電回路１４０は、ノードＶHに寄生する容量に蓄積された電荷を、オンでしたときにノードＮを介して放電させる。

図３は、降圧回路１２０、起動回路１３０および放電回路１４０の構成の一例を示す図である。

この図において、降圧回路１２０は、例えばＪＦＥＴのトランジスター１２２により構成される。降圧回路１２０は、ノードＶHの電圧をトランジスター１２２のピンチオフ成分によって降圧させてノードＮに印加する。
起動回路１３０は、例えばノードＮとノードＶccとの間に直列に接続された抵抗素子１３２とトランジスター１３４とを含む。トランジスター１３４のゲートノードには、制御回路１１０から出力される信号Ｓtが供給されて、当該信号Ｓtによって、ノードＶccを介したコンデンサーＣ１２への充電のオン／オフが制御される。起動回路１３０がオンすると、ノードＶHに印加された電圧が、降圧回路１２０による降圧を経てノードＶccに印加される。
放電回路１４０は、例えばノードＮとノードＧndとの間に直列に接続された抵抗素子１４２とトランジスター１４４とを含む。トランジスター１４４のゲートノードには、制御回路１１０から出力される信号Ｄscが供給されて、当該信号Ｄscによってオン／オフが制御される。トランジスター１４４がオンすると、ノードＶHに寄生する容量に蓄積された電荷が、トランジスター１２２および抵抗素子１４２を経てノードＧndに放電される。

説明を再び図２に戻すと、抵抗素子Ｒ２１、Ｒ２２は、ノードＶHの電圧を分圧してコンパレーター１０２の負入力端（－）に印加する。コンパレーター１０２の正入力端（＋）には、電圧Ｖref1が印加される。
コンパレーター１０２は、負入力端（－）の電圧が正入力端（＋）に印加された電圧Ｖref1未満である場合にはＨレベルの信号を、それ以外の場合にはＬレベルの信号を出力する。ここで、電圧Ｖref1は、ノードＶHの電圧がしきい値Ｖth_acである場合に、当該ノードＶHの電圧を抵抗素子Ｒ２１、Ｒ２２によって分圧した電圧に相当する。このため、コンパレーター１０２は、ノードＶHの電圧がしきい値Ｖth_ac未満であるか否かを検出する第１検出回路の一例となる。なお、しきい値Ｖth_acが第１電圧の一例である。

抵抗素子Ｒ３１、Ｒ３２は、ノードＶccの電圧を分圧してコンパレーター１０４の負入力端（－）に印加する。コンパレーター１０４の正入力端（＋）には、電圧Ｖref2が印加される。
コンパレーター１０４は、ヒステリシスコンパレーターであり、負入力端（－）の電圧が低下している場合に適用されるしきい値と、上昇している場合に適用されるしきい値とが異なっている。詳細には、コンパレーター１０４は、負入力端（－）の電圧が低下している場合、当該負入力端（－）の電圧が正入力端（＋）に印加された電圧Ｖref2をαだけ低位側にシフトした電圧（Ｖref2－α）未満になればＨレベルの信号を出力する。また、コンパレーター１０４は、負入力端（－）の電圧が上昇している場合、当該負入力端（－）の電圧が正入力端（＋）に印加された電圧Ｖref2をαだけ高位側にシフトした電圧（Ｖref2＋α）以上になればＬレベルの信号を出力する。

ここで、電圧（Ｖref2－α）は、ノードＶccの電圧がしきい値Ｖdet_Lである場合に、当該ノードＶccの電圧を抵抗素子Ｒ３１、Ｒ３２によって分圧した電圧に相当する。同様に、電圧（Ｖref2＋α）は、ノードＶccの電圧がしきい値Ｖdet_Uである場合に、当該ノードＶccの電圧を抵抗素子Ｒ３１、Ｒ３２によって分圧した電圧に相当する。

なお、しきい値Ｖdet_L、Ｖdet_Uは、以下の関係にある。
Ｖdet_L＜Ｖdet_U
ここで、しきい値Ｖdet_Lが第２電圧の一例であり、しきい値Ｖdet_Uが第３電圧の一例である。

コンパレーター１０４は、ノードＶccの電圧が低下して当該電圧がしきい値Ｖdet_L未満となったか否かを検出するとともに、ノードＶccの電圧が上昇して当該電圧がしきい値Ｖdet_U以上となったか否かを検出する第２検出回路の一例となる。

制御回路１１０は、コンパレーター１０２および１０４による検出結果に基づいて起動回路１３０および放電回路１４０を制御する。詳細については後述するが、制御回路１１０は、ノードＶccの電圧がしきい値Ｖdet_Lまで低下してからしきい値Ｖdet_Uまで上昇する期間において放電回路１４０をオンさせ、同期間においてノードＶHの電圧がしきい値Ｖth_ac未満であるときに起動回路１３０をオンさせる。

ここで、本実施形態において、図２に示されるような構成を採用した過程について説明する。
制御回路１１０は、ノードＶccの電圧が不十分である場合、ノードＶHの電圧を用いてコンデンサーＣ１２を充電する。詳細には、制御回路１１０は、ノードＶccの電圧が不十分である場合、ノードＶHに印加された電圧波形、詳細には、図４に示されるような全波整流された電圧波形の入力を検出すると、起動回路１３０をオンさせる。これにより、ノードＶHに印加された電圧が降圧回路１２０によって降圧されて、コンデンサーＣ１２に充電されるので、ノードＶccの電圧が上昇する。制御回路１１０は、ノードＶccの電圧が、例えばしきい値Ｖdet_Uに達したことを検出すると、起動回路１３０をオフさせるとともに、トランジスターＱ１１のオン／オフを開始させる。このスイッチングにより、補助巻線Ｄには電圧が誘起されて、当該誘起された電圧はダイオードｄ１３によって整流されて、コンデンサーＣ１２に充電される。

トランジスターＱ１１をスイッチングさせている場合に、異常状態等が検出されると、制御回路１１０は、トランジスターＱ１１のオン／オフを停止させる。トランジスターＱ１１のオン／オフが停止すると、補助巻線Ｄには電圧が誘起されないので、コンデンサーＣ１２の充電電圧、すなわち、ノードＶccの電圧が低下する。
異常状態等によってトランジスターＱ１１のオン／オフが停止しても、ノードＶccの電圧を所定の範囲、具体的にはＩＣが制御できる電圧範囲に収まるように制御する必要がある。

そこで、本実施形態に対する比較例では、次のような制御を実行することが考えられた。なお、図１２は、比較例に係る電源制御装置を示す図であり、図２の本実施形態の構成と比較して、放電回路１４０を有しない。また、制御回路１１０についても、放電回路１４０を有しないので、制御内容も図２の構成と比較して異なる。
比較例では、ノードＶccの電圧が低下してしきい値Ｖdet_L未満になると、制御回路１１０が起動回路１３０をオンさせる。

これにより、ノードＶHに印加された電圧は、降圧回路１２０によって降圧されて、オンした起動回路１３０を介してノードＶccに印加され、コンデンサーＣ１２に充電されるので、ノードＶccの電圧は上昇する。ノードＶccの電圧がしきい値Ｖdet_U以上になると、制御回路１１０は、起動回路１３０をオフさせる。これにより、トランジスターＱ１１のオン／オフが停止していても、ノードＶccの電圧は、しきい値Ｖdet_L以上しきい値Ｖdet_U未満の範囲に収まるように制御される。

ただし、このような制御では、降圧回路１２０による損失、特にノードＶHの電圧が比較的高い状態での損失が大きいので、次のような制御を実行することが考えられた。詳細には、制御回路１１０は、図５に示されるように、ノードＶccの電圧がしきい値Ｖdet_Lを下回ってから、しきい値Ｖdet_U未満の範囲にある期間のうち、ノードＶHがしきい値Ｖth_ac未満であるときに、起動回路１３０をオンさせる。
なお、図５において信号Ｓtについては、論理レベルを示しているのではなく、当該Ｓtに基づく起動回路１３０のオン／オフの状態を示している。
このような起動回路１３０のオンによって、降圧回路１２０での損失が少なくなるので、低消費電力化を図ることができる、と考えられた。

しかしながら、このような制御は、ノードＶHの電圧波形が理想的な全波整流波形であることを前提としている。実際に起動回路１３０がオフした場合、ノードＶHからみて、ノードＶcc側の負荷が軽くなるので、ノードＶHに寄生する容量成分が顕在化する。起動回路１３０がオフした場合における容量成分のために、図６に示されるように、ノードＶHの電圧波形において全波整流立下り時における追従性が悪化する。
容量成分のためにノードＶHの追従性が悪化すると、図７に示されるように、当該ノードＶHの電圧がしきい値Ｖth_ac未満にならない場合がある。この場合、制御回路１１０は、起動回路１３０をオンさせることができなくなるので、ノードＶccの電圧が低下し続け、電源制御装置１００が動作不能となって、スイッチング電源１がシステムエラーとなってしまう可能性がある。

そこで、本実施形態では、放電回路１４０が設けられるとともに、放電回路１４０を制御する機能が制御回路１１０に追加されている。詳細には、制御回路１１０は、図８に示されるように、ノードＶccの電圧がしきい値Ｖdet_L以上しきい値Ｖdet_U未満の範囲にある場合に、放電回路１４０をオンさせる。
なお、図８において信号Ｄscについては、論理レベルを示しているのではなく、当該Ｄscに基づく放電回路１４０のオン／オフの状態を示している。

放電回路１４０がオンすると、ノードＶHに寄生する容量成分に蓄積された電荷が放電されるので、ノードＶHの電圧波形において全波整流立下り時の追従性が改善され良好な状態となる。この状態において、制御回路１１０は、ノードＶHの電圧がしきい値Ｖth_ac未満であるときに、起動回路１３０をオンさせる。

図８では、次の様子が示される。詳細には、第１に、ノードＶccの電圧が低下し、時刻ｔ11にてしきい値Ｖdet_Lに到達して、放電回路１４０がオンしている。第２に、放電回路１４０のオンによって、ノードＶHの電圧波形において全波整流立下り時の追従性が良好な状態となる。第３に、この状態でノードＶHの電圧がしきい値Ｖth_ac未満であるときに、起動回路１３０がオンする。第４に、起動回路１３０のオンの繰り返しによって、ノードＶccの電圧が上昇し、時刻ｔ12にてしきい値Ｖdet_Uに到達して、放電回路１４０がオフしている様子が示される。

第１実施形態に係る電源制御装置１００によれば、ノードＶccの電圧がノードＶccの電圧がしきい値Ｖdet_Lを下回った後は、しきい値Ｖdet_U未満の範囲にある場合のうち、ノードＶHがしきい値Ｖth_ac未満であるときに起動回路１３０がオンするので、ノードＶHの電圧を充電する際に生じる損失の一部が抑えられる分、低消費電力化を図ることができる。
また、本実施形態によれば、ノードＶHに寄生する容量成分が顕在化する場合には、放電回路１４０がオンして当該容量成分の影響を小さくしているので、ノードＶccの電圧がしきい値Ｖdet_Lを下回った後は、しきい値Ｖdet_U未満の範囲に、より確実に制御することができる。

放電回路１４０のオンは、容量成分に蓄積された電荷の放電であるから、一種の損失である。このため、ノードＶccの電圧がしきい値Ｖdet_Lを下回った後はしきい値Ｖdet_U未満の範囲となる期間の全部にわたって放電回路１４０をオンさせる、という構成は、低消費電力化を図る、という観点でいえば、改善の余地がある、ということができる。
そこで、この点を改善した第２実施形態について説明する。

図９は、第２実施形態に係る電源制御装置１００の一例を示す図である。図９に示される第２実施形態では、図２に示される第１実施形態に対して、ピーク検出回路１５０が設けられるとともに、ピーク検出回路１５０の検出結果に基づいて放電回路１４０を制御する機能が制御回路１１０に追加されている。

ピーク検出回路１５０は、ノードＶHを分圧した電圧波形のピークを検出して、検出したピークのタイミングを制御回路１１０に通知する。
制御回路１１０は、ノードＶccの電圧がしきい値Ｖdet_Lを下回った後はしきい値Ｖdet_U未満の範囲にある場合に、ピーク検出回路１５０によって検出されたピークのタイミング後、放電回路１４０を間欠的にオンさせる。

なお、制御回路１１０は、ノードＶHの電圧がしきい値Ｖth_ac未満であるときに、起動回路１３０をオンさせる点は第１実施形態と同様である。ここで、起動回路１３０をオンさせると、ノードＶHの負荷が大きくなるので、当該ノードＶHの電圧波形において全波整流立下り時の追従性が良好となり、放電回路１４０をオンさせる必然性が乏しいと言える。そこで、本実施形態において、制御回路１１０は、放電回路１４０の間欠的なオンについて、ノードＶHにおける電圧のピークが検出されてから、当該電圧がしきい値Ｖth_ac未満となって起動回路１３０をオンさせるまでの期間に実行する。

ただし、ノードＶccの電圧が低下してしきい値Ｖdet_Lに達したとき、ノードＶHの電圧を、全波整流立下り時の追従性が良好な状態で検出する必要がある。このため、制御回路１１０は、ノードＶccの電圧がしきい値Ｖdet_Lに達したときには、例外的にノードＶHの電圧にかかわらず、放電回路１４０をオンさせ、ノードＶHにおける電圧がしきい値Ｖth_ac未満となって起動回路１３０をオンさせたときに、放電回路１４０を間欠的にオンさせない構成となっている。

図１０は、第２実施形態に係る電源制御装置１００の動作を示す図である。
この図に示されるように、ノードＶccの電圧が低下し、時刻ｔ21にてしきい値Ｖdet_Lに到達したとき、放電回路１４０が間欠的ではなく、例外的にオンしている。放電回路１４０のオンによって、ノードＶHの電圧波形において全波整流立下り時における追従性が良好な状態となり、この状態においてノードＶHの電圧が時刻ｔ22にてしきい値Ｖth_ac未満になると、起動回路１３０がオンし、放電回路１４０がオフしている。

時刻ｔ23にてノードＶHの電圧がピークとなった後、放電回路１４０が間欠的にオンする。放電回路１４０のオンしている時刻ｔ24において、ノードＶHにおける電圧がしきい値Ｖth_ac未満になると、起動回路１３０がオンする一方で、放電回路１４０は、間欠的なオンを中断して、オフに移行する。

時刻ｔ25にてノードＶHの電圧が再びピークとなったとき、放電回路１４０の間欠的なオンが再開する。ノードＶHにおける電圧がしきい値Ｖth_ac未満になると、起動回路１３０がオンする一方で、放電回路１４０は、間欠的なオンを中断して、オフに移行する。このような動作は、ノードＶccの電圧が時刻t26にてしきい値Ｖdet_Uに達するまで、繰り返される。

第２実施形態に係る電源制御装置１００によれば、第１実施形態と比較して、放電回路１４０の間欠的なオンによって損失が低減される分、さらなる低消費電力化を図ることができる。

なお、第４実施形態において、制御回路１１０は、起動回路１３０をオンさせる際に、放電回路１４０をオフさせるのではなく、間欠的なオンを継続する構成としてもよい。すなわち、第４実施形態において、制御回路１１０は、ノードＶHの電圧がピークとなった後、放電回路１４０を予め定められた回数分だけ間欠的にオンする構成としてもよい。

第１実施形態および第２実施形態では、ノードＶHの電圧がしきい値Ｖth_ac未満であるときに起動回路１３０をオンさせ、しきい値Ｖth_ac以上であるときに起動回路１３０をオフさせる構成とした。この構成に限られず、図１１に示されるように、起動回路１３０をオフさせるタイミングを、起動回路１３０をオンさせてから所定の期間Ｔ1経過したとき、とする構成としてもよい。また、このような構成において、ノードＶccの負荷が重さに応じてオンからオフまでの期間を変更してもよい。具体的には、ノードＶccの負荷が重くなるにつれて、オンからオフまでの期間を長くなるように設定してもよい。

第１実施形態および第２実施形態において、降圧回路１２０は必ずしも必要ではない。降圧回路１２０を設けない場合、ノードＶccとノードＮとを同一視すればよい。
また、ノードＶHの電圧がしきい値Ｖth_ac未満となれば、毎回、起動回路１３０をオンさせたが、ノードＶHの電圧がしきい値Ｖth_ac未満となる場合のうち、複数回につき１回の割合で起動回路１３０をオンさせる構成としてもよい。

なお、ノードＶHの電圧がしきい値Ｖth_ac未満であって、ゼロ近傍である場合、トランジスター１３４において、ソースノードおよびゲートノード間の電圧が不十分となるので、オンしない。このため、厳密にいえば、ノードＶHの電圧がゼロ近傍である場合、コンデンサーＣ１２が充電されないので、ノードＶccの電圧は上昇せず、フラットになる。ただし、図５、図８、図１０および図１１においては、説明の簡略化のために、ノードＶHの電圧がしきい値Ｖth_ac未満であれば、ゼロ近傍であっても、ノードＶccの電圧が一定の割合で上昇するものとして表現されている。

１…スイッチング電源、４０…トランス、１００…電源制御装置、１０２、１０４…コンパレーター、１１０…制御回路、１２０…降圧回路、１３０…起動回路、１４０…放電回路、Ｑ１１、１２２、１３４、１４４…トランジスター、ｄ１１、ｄ１２、ｄ１３、ｄ１４…ダイオード、Ｃ１１、Ｃ１２、Ｃ１４…コンデンサー。

Claims (7)

1. 第１ノードに入力された全波整流電圧を第２ノードに接続されたコンデンサーに、オンによって充電させる起動回路と、
   前記第１ノードの電圧が第１電圧未満となったか否かを検出する第１検出回路と、
   前記第２ノードの電圧が低下して第２電圧未満となったか否か、および、前記第２ノードの電圧が上昇して前記第２電圧よりも高い第３電圧以上となったか否かを検出する第２検出回路と、
   前記第１ノードに蓄積された電荷をオンによって放電させる放電回路と、
   前記第２検出回路によって前記第２ノードの電圧が低下して前記第２電圧未満となったと検出されてから前記第２ノードの電圧が上昇して前記第３電圧に達したと検出されるまでの期間のうち、前記第１検出回路によって前記第１ノードの電圧が前記第１電圧未満であると検出されたとき、前記起動回路をオンさせ、前記期間の一部または全部にわたって前記放電回路をオンさせる制御回路と、
   を含む電源制御装置。
2. 前記制御回路は、
   前記第１ノードの電圧が前記第１電圧以上となったときに、前記起動回路をオフさせる
   請求項１に記載の電源制御装置。
3. 前記制御回路は、
   前記起動回路をオンさせてから所定時間以上経過したときにオフさせる
   請求項１に記載の電源制御装置。
4. 前記制御回路は、
   前記期間のうち、一部期間において前記放電回路を間欠的にオンさせる
   請求項１に記載の電源制御装置。
5. 前記一部期間の終期は、
   前記第１ノードの電圧が前記第１電圧未満となるときである
   請求項４に記載の電源制御装置。
6. 前記一部期間の始期は、
   前記第１ノードの電圧がピークに達した以降である
   請求項４または５に記載の電源制御装置。
7. 請求項１乃至６のいずれかに記載の電源制御装置と、
   交流電圧を整流する第１整流回路と、
   前記交流電圧を全波整流して前記全波整流電圧として前記第１ノードに供給する第２整流回路と、
   一次巻線、二次巻線および補助巻線を有するトランスと、
   前記第１整流回路における出力両端の間に、前記一次巻線と直列に設けられたスイッチング素子と、
   前記二次巻線に誘起された電圧を整流および平滑化して出力する第１出力回路と、
   前記補助巻線に誘起された電圧を整流および平滑化して前記第２ノードに出力する第２出力回路と、
   を含み、
   前記電源制御装置は、前記スイッチング素子のスイッチングを制御する
   スイッチング電源。
   

Images