JP7211028B2 - Digital circuit system, power supply voltage adjustment method, and power supply voltage adjustment program - Google Patents
Digital circuit system, power supply voltage adjustment method, and power supply voltage adjustment program Download PDFInfo
- Publication number
- JP7211028B2 JP7211028B2 JP2018216891A JP2018216891A JP7211028B2 JP 7211028 B2 JP7211028 B2 JP 7211028B2 JP 2018216891 A JP2018216891 A JP 2018216891A JP 2018216891 A JP2018216891 A JP 2018216891A JP 7211028 B2 JP7211028 B2 JP 7211028B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- peripheral device
- supply voltage
- ber
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Power Sources (AREA)
Description
本発明は、デジタル回路システム、電源電圧調整方法、及び電源電圧調整プログラムに関する。 The present invention relates to a digital circuit system, a power supply voltage adjustment method, and a power supply voltage adjustment program.
一般的に、デバイスの電源電圧を増加させると、信号のハイ・レベルとロー・レベルのギャップやスルーレートが上昇し、特にタイミングパラメータについて制御しやすい良好な方向へ推移することが知られている。 In general, it is known that increasing the power supply voltage of a device increases the gap between the high level and low level of the signal and the slew rate, and especially the timing parameters tend to move in a favorable direction that is easy to control. .
一方で、デバイスメーカーは全てのデバイスの品質を保証するために、個々のばらつきを加味し、かつ最も高負荷の状態である程度のマージンをもたせて規格値を設定している。そのため、個々のデバイスの電源電圧について、デバイスが正常に動作できる限界値であるマージンを含めない実力値を検証し、それを基に電源電圧を限界まで下げることができれば、低消費電力化が望める。 On the other hand, in order to guarantee the quality of all devices, device manufacturers set standard values that take individual variations into account and allow a certain amount of margin under the highest load conditions. Therefore, if the power supply voltage of each device can be verified without including the margin, which is the limit value at which the device can operate normally, and if the power supply voltage can be lowered to the limit based on that, low power consumption can be expected. .
そこで、特許文献1には、低消費電力化のために電源電圧を低下させた場合のスルーレートの低下と、電源電圧を上昇させた場合の送受信部のノイズの増加のトレードオフ関係を最適化する目的で、無線装置において、無線通信する対向機から受信した既知信号に対するBER(Bit Error Rate:ビット誤り率)から信号品質を特定し、電源電圧を最適化する技術が開示されている。
Therefore,
しかし、特許文献1では、無線装置が実際に作動している最中に、実動作を基に、電源電圧調節を行っているため、この技術を他のデジタル回路システムに適用しようとすると、正常動作する範囲内で電源電圧を調節している場合であっても、電源電圧調整に起因して、ユーザーデータの破損や、装置の動作中断など、ユーザーが不利益を被るシステム全体での異常が発生してしまうリスクがあった。
However, in
そこで、本発明は上記事情に鑑み、電源電圧を低下させることに起因する異常動作が生じるリスクを防止しながら、システム全体の低消費電力化を実現化できる、デジタル回路システムの提供を目的とする。 In view of the above circumstances, it is an object of the present invention to provide a digital circuit system that can reduce the power consumption of the entire system while preventing the risk of abnormal operation caused by lowering the power supply voltage. .
上記課題を解決するため、本発明は以下のような手段を有する。 In order to solve the above problems, the present invention has the following means.
周辺デバイスに電源電圧を供給するデバイス電源と、前記周辺デバイスを制御し、前記周辺デバイスと通信する制御部と、ステートマシンと、を備えるデジタル回路システムにおいて、
前記周辺デバイスは、前記デジタル回路システム内に設けられ、又は前記デジタル回路システムと通信可能に接続されており、
前記制御部は、
前記周辺デバイスが使用されているかどうかを判定するデバイス使用状態判定部と、
前記周辺デバイスが使用されていない期間に、前記周辺デバイスから前記制御部へ送信される信号の既知のビット列を受信する送受信部と、
前記ビット列からビットエラーを検出し、BER(Bit Error Rate)を算出するBER計側部と、
計測したBERを基に前記周辺デバイスの動作状態を判定する信号状態判定部と、
判定結果を基に前記周辺デバイスに最小限の電源電圧を供給するように、前記デバイス電源へと送出するフィードバック電源を調節する電源電圧調整部と、備え、
前記デジタル回路システムは、前記周辺デバイスが使用されていない期間において、前記周辺デバイスの機能がすぐに実行できるスタンバイモード、及び前記スタンバイモードよりも電力の消費が少なく利用できる機能を制限する省エネモードを含む、複数の動作モードが設定可能であり、
前記ステートマシンは、前記周辺デバイスにおける現在の動作モードを保持するとともに、前記動作モードの情報を前記制御部に送信し、
前記制御部の電源電圧調整部は、前記動作モードが遷移した場合に、前記動作モードに応じて、前記周辺デバイスへ供給する前記最小限の電源電圧を調整することを特徴とする
デジタル回路システム。
A digital circuit system comprising: a device power supply that supplies a power supply voltage to a peripheral device; a controller that controls and communicates with the peripheral device; and a state machine :
the peripheral device is provided within the digital circuit system or communicatively connected to the digital circuit system;
The control unit
a device use state determination unit that determines whether the peripheral device is in use;
a transmission/reception unit that receives a known bit string of a signal transmitted from the peripheral device to the control unit while the peripheral device is not in use;
a BER measuring unit that detects bit errors from the bit string and calculates a BER (Bit Error Rate);
a signal state determination unit that determines the operating state of the peripheral device based on the measured BER;
a power supply voltage adjustment unit that adjusts a feedback power supply to be sent to the device power supply so as to supply a minimum power supply voltage to the peripheral device based on the determination result ,
The digital circuit system has a standby mode in which the functions of the peripheral device can be immediately executed while the peripheral device is not in use, and an energy-saving mode in which less power is consumed than in the standby mode and available functions are limited. Multiple operating modes are configurable, including
The state machine holds a current operating mode in the peripheral device and transmits information on the operating mode to the control unit;
A digital circuit system according to
一態様によれば、デジタル回路システムにおいて、電源電圧を低下させることに起因する異常動作が生じるリスクを防止しながら、システム全体の低消費電力化を実現化できる。 According to one aspect, in a digital circuit system, it is possible to reduce the power consumption of the entire system while preventing the risk of abnormal operation caused by lowering the power supply voltage.
以下、図面を参照して本発明を実施するための形態について説明する。下記、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。 EMBODIMENT OF THE INVENTION Hereinafter, the form for implementing this invention is demonstrated with reference to drawings. In each drawing below, the same components are denoted by the same reference numerals, and redundant description may be omitted.
本発明は、デジタル回路システムから電源電圧が供給されている周辺デバイスの電源電圧を調整するデジタル回路システム、該デジタル回路システムにおける電源電圧調整方法、及び電源電圧調整プログラムに関する。 The present invention relates to a digital circuit system that adjusts the power supply voltage of a peripheral device to which power supply voltage is supplied from the digital circuit system, a power supply voltage adjustment method in the digital circuit system, and a power supply voltage adjustment program.
本明細書におけるデジタル回路システムとは、回路を有する種々の装置の総称であって、例えば、MFP(Multi-Function Peripheral)等の画像形成装置、情報処理装置(PC)、スマートフォン、無線機器、プロジェクタ、シュレッダー、各種ゲーム機、断続的に使用する家庭用家電(電子レンジ、珈琲メーカー、炊飯器、掃除機、テレビ等)などである。 In this specification, the digital circuit system is a general term for various devices having circuits, such as image forming devices such as MFP (Multi-Function Peripheral), information processing devices (PC), smartphones, wireless devices, projectors, etc. , paper shredders, game consoles, and intermittently used home appliances (microwave ovens, coffee makers, rice cookers, vacuum cleaners, televisions, etc.).
また、周辺デバイスは、上記の種々の装置の内部に含まれる、あるいは種々の装置と接続され装置から電源電圧が供給される、装置の主制御部以外の各種デバイスである。各種デバイスは、例えば、内部に設けられるDRAM, SDRAMや、外部ストレージ(HDD等)の記憶デバイス、あるいは、主制御部によって制御される、特定の部材のためのASIC(application specific integrated circuit)、FPGA(field-programmable gate array)、マイコン等の能動部品で有り得る。 Peripheral devices are various devices other than the main control section of the apparatus, which are included inside the various apparatuses described above, or are connected to the various apparatuses and supplied with power supply voltage from the apparatuses. Various devices are, for example, internal DRAM, SDRAM, storage devices such as external storage (HDD, etc.), or ASIC (application specific integrated circuit) for specific members controlled by the main control unit, FPGA (field-programmable gate array), active components such as microcomputers.
制御部は、例えば、種々の装置における、主制御部の一部であって、CPU(Central Processing Unit)やASIC(application specific integrated circuit)のような演算可能なデバイスによって実現されており、種々の装置(デジタル回路システム)での主制御部において電源電圧調整機能を実行する部分である。 The control unit is, for example, a part of the main control unit in various devices, and is realized by a device capable of calculation such as a CPU (Central Processing Unit) or an ASIC (application specific integrated circuit). It is the part that performs the power supply voltage adjustment function in the main control section of the device (digital circuit system).
図1は、本発明の第1実施形態に係るデジタル回路システムの構成を示す機能ブロック図である。 FIG. 1 is a functional block diagram showing the configuration of a digital circuit system according to the first embodiment of the invention.
図1に示すデジタル回路システム(下記、単にシステムと記載することもある)1は、周辺デバイス10と、周辺デバイス電源(デバイス電源)20と、制御部30と、を有する。 A digital circuit system (hereinafter also simply referred to as system) 1 shown in FIG.
周辺デバイス10は、制御部30と通信可能に接続されている。周辺デバイス電源20は周辺デバイス10に電源電圧を供給する。
The
制御部30は、周辺デバイス10が使用されていない期間、周辺デバイス10へ供給する電源電圧を低下させていき、周辺デバイス10に異常が発生しない範囲で、最小限の電源電圧を供給するように電源電圧を調整する。
While the
なお、システム全体の電源がONである期間中、周辺デバイス10には、常に電源電圧が供給されている。
Note that the power supply voltage is always supplied to the
制御部30は、機能的に、送受信部31と、デバイス使用状態判定部32と、受信エラー検出部33と、BER算出部34と、BER状態判定部35と、電源電圧調整部36と、を実行可能に有している。
The
送受信部31は、周辺デバイス10又は後述するステートマシン50と信号を送受信するインプットアウトプットインタフェースである。
The transmission/
デバイス使用状態判定部32は、周辺デバイス10が使用されているか否かを判定し、周辺デバイス10が使用されていない期間のみ、省エネ用の電源電圧調整のためのリクエスト(要求)を出す。
A device use
制御部30は、周辺デバイス10が使用されている期間では、デバイスメーカーによって設定された規格値を周辺デバイス10の電源電圧として設定している。規格値は、高負荷の動作に耐えられるように品質が保証された、ある程度のマージンをもたせて設定された電源電圧値である。
The
受信エラー検出部33は、リクエストに応答して、周辺デバイス10から連続的に送信され、制御部30が受信した信号である既知のビット列(受信データ、既知データ)での、予め記憶された参照用の既知信号内容と比較した、ビット列のエラー(誤り、ビットエラー)がないかどうか検出する。
In response to the request, the reception
詳しくは、受信エラー検出部33は、受信した既知信号(データ信号)を、特定のかたまり単位(例えば、ブロック又はパケット)毎に正常・異常を判定している。連続的に既知信号を受信する所定期間で受信した既知信号内の複数の全ブロック(又はパケット)のうち、異常ブロックの割合をBERとする。
Specifically, the
BER算出部34は、受信結果を基にBER(Bit Error Rate; 信号誤り率)を所定期間の分、繰り返し算出する。詳しくは、受信エラー検出部33では、1回のリクエストへの応答として受信した既知信号に対して、所定期間内におけるブロック伝送時間経過毎に、ブロック毎の正常・異常の判定をしていく。そして、BER算出部34では、所定期間内で時間が経過するにつれて、割合算出時の全ブロックの数を増やしながら、全ブロック内の異常ブロックの割合であるBERを随時演算していく。
A
このように、制御部30の受信エラー検出部33及びBER算出部34は、制御部30と接続している周辺デバイス10から既知のビット列を受信し、ビット列にビットエラーがあるか、及びそのビットエラーの数を判定し、それを繰り返すことでBERを算出する。受信エラー検出部33及びBER算出部34はBER計側部300である。
In this way, the reception
BER状態判定部35は、BERを基に、周辺デバイス10の動作状態を正常であるかどうか判定する、正常動作判定部(信号状態判定部)である。
The BER
周辺デバイス10が使用されている期間では、電源電圧は規格値に設定されているため、信号のハイ・レベルとロー・レベルのギャップやスルーレートが高く、特にタイミングパラメータについてはノイズ等のエラー(BER)が少ない良好な状態である。制御部30は、周辺デバイス10が使用されていない期間に周辺デバイス10へ供給する電源電圧を徐々低下させていくため、電源電圧を低下させるほど、BERが増加していく。
While the
そこで、BER状態判定部35は、BERに対して、信号状態が正常かどうか判断するための所定範囲を設定し、算出されたBERと、所定範囲とを比較し、所定範囲下限値以下か、所定範囲内か、所定範囲上限値以上かを比較して、信号状態を判定する。
Therefore, the BER
詳しくは、BER状態判定部35は、算出されたBERが所定範囲下限値以下の場合は、マージン有り(正常に動作している)と判定し、算出されたBERが所定範囲内の場合は、電源電圧が限界値であると判定し、算出されたBERが所定範囲上限値以上の場合は、エラー過多と判定する。マージン有りとは、まだ電源電圧を下げる余地があるという判断に相当する。
Specifically, when the calculated BER is equal to or less than the lower limit of the predetermined range, the BER
このように、BER状態判定部35は、BERの値を以て、周辺デバイス10が正常に動作しているか、即ちまだ電源電圧を下げる余地があるかどうかを検証する。
In this manner, the BER
電源電圧調整部36は、BER状態判定部35による算出されたBERと所定範囲との比較判定結果により、周辺デバイス電源20へフィードバックする電源電圧(フィードバック電源電圧)を調整する。
The power supply
詳しくは、電源電圧調整部36では、マージン有りとの判定の場合は、電源電圧を低下させ、電源電圧が限界値の値であるとの判定の場合は、電源電圧を維持し、エラー過多との判定の場合は、電源電圧を上昇させる。
Specifically, the power supply
この制御では、制御部30において、一定期間BERの計算を続けた後にBERが既定値(所定範囲下限値)を下回った場合は正常な状態であると判断して、電源電圧を減少させ、デバイスの消費電力を低減させる。さらにこれを続けていくと電源電圧が徐々に減少していき、信号品質は劣化していく(悲観的な方向に向かう)ことになる。
In this control, the
そのため、電源電圧調整部36は、BERが規定値(所定範囲上限)以上に達したときに電源電圧を一段階戻す。
Therefore, the power supply
このように、本発明の制御部では、周辺デバイス10が使用されていない期間において、個々のデバイスの電源電圧について、デバイスが正常に動作できるマージンを含む実力値である限界値を検証し、それを基に電源電圧を限界まで下げることで、低消費電力化が望める。これにより、周辺デバイスの個体ばらつきや機器の使用環境(例えば、周辺温度、デバイス温度、連続使用時間、経年使用期間など)に応じて、最適化した必要十分な電源電圧値を実現することができる。
In this way, the control unit of the present invention verifies the limit value, which is the actual value including the margin that allows the device to operate normally, for the power supply voltage of each device while the
ここで、電源電圧を低下させることができる限界値を設計段階で見積もるのは難しく、実測をするにしても、例えば、使用環境が変化する様々な状況において、デバイスが正常動作する範囲を予め見極めるには膨大な時間を有する。 Here, it is difficult to estimate the limit value at which the power supply voltage can be lowered at the design stage. has a huge amount of time.
一方、ユーザーが周辺デバイス(機器)を使用している最中に、周辺デバイスの正常状態を判定し、電源電圧を動的に調節するとしても、高速化・低消費電力化が進むデジタル回路システムにおいては、電源電圧の調節により周辺デバイスがフリーズしてしまう等、システム全体に異常を引き起こす懸念があり、特に機器の状態によってはデータ破損等により、ユーザーに重大な不利益を与えるリスクがあった。 On the other hand, while the user is using a peripheral device (equipment), even if the normal state of the peripheral device is determined and the power supply voltage is dynamically adjusted, the speed and power consumption of the digital circuit system are increasing. In , there was a concern that the adjustment of the power supply voltage would cause an abnormality in the entire system, such as the freezing of peripheral devices. .
これに対して、本発明では、制御部30は、周辺デバイス10との通信状況から、制御対象となる周辺デバイスが使用されていないかを検知して、不使用時のみに電源電圧調整を行っているため、デバイス使用中の電源電圧調整により動作不能に陥る危険性を回避することができる。
In contrast, in the present invention, the
なお、図1では、周辺デバイス10は、デジタル回路システム1の内部に設けられる例を説明したが、周辺デバイス10は、デジタル回路システム1の外部に設けられ、デジタル回路システム1と通信可能に接続されてデジタル回路システム1から電源電圧が調整され、制御部30によって電源電圧を調整されるものであってもよい。
Note that although FIG. 1 illustrates an example in which the
<第2実施形態>
図2は、本発明の第2実施形態に係るシステムの構成を示す機能ブロック図である。
<Second embodiment>
FIG. 2 is a functional block diagram showing the system configuration according to the second embodiment of the present invention.
本実施形態の制御部30Aは、タイムアウト検知部37、BER加算部38及びリセット部39を有している。
The
また、本実施形態のシステム1Aは、制御部に接続される学習データ記憶部40を有している。学習データ記憶部40は不揮発性メモリで構成されている。
The
制御部30Aは、周辺デバイス10が使用されていない期間に、BERの判定により、徐々に電源電圧を低下させていくが、最小限の電源電圧ギリギリまで電源電圧を低下させた後さらに電源電圧を低下させると、ノイズ増加によりBERの値が下限値を下回らずに、いきなり周辺デバイス10が停止してしまう場合もある。
While the
そのため、本実施形態では、周辺デバイス10が動作を停止し、CPU又はASICで構成される制御部30Aからの既知信号リクエストに応答できなくなるタイムアウトが発生した際に、リセット部39によって周辺デバイス10をリセットし、BER加算部38によってBERを一定値加算することで、電源電圧を上昇させるための構成を有している。
Therefore, in this embodiment, when the
詳しくは、デバイス使用状態判定部32で周辺デバイス10が使用されていないことを検出している期間中に、既知信号リクエストを周辺デバイス10に送信した後、周辺デバイス10からの応答が一定期間内になかった場合、タイムアウト検知部37は、周辺デバイス10が電力低下により停止してしまったタイムアウトが発生したことを検知する。
Specifically, after the known signal request is transmitted to the
詳しくは、タイムアウト検知部37は、リクエストしたにも係らず、既知信号の最初のブロックが来なかった(不受信であった)場合、最初のブロックが異常ブロックであったととらえ、異常ブロックを1つ検知したと認識する。そして、タイムアウト検知部37は、タイムアウトを検知するために予め設定された一定期間である検知期間、ブロックの不受信が続くと、検知期間内に含まれるブロック伝送時間分の数の、異常ブロックを検知したと認識する。そして、一定時間(検知期間)内に、ブロックが来なかった場合は、応答がないとしてタイムアウトを検知する。
Specifically, if the first block of the known signal does not arrive (is not received) despite the request, the
タイムアウト検知部37が、タイムアウトを検知すると、BER加算部38によって、既知信号内の複数のブロックのうち、異常ブロックの割合を示すBERの値を加算させる。
When the
ここで加算させるBERの値は、タイムアウトの検知期間内に含まれるブロック伝送時間の数に相当する一定値である。例えば、タイムアウトの検知期間内に含まれるブロック伝送時間が1つの場合はBERを1伝送時間分に相当する値、加算する。なお、後述する図3のフローに示すように、タイムアウト発生の際に、加算するBERの一定値は、BERの状態判定に使用される所定範囲の上限値と下限値との差分よりも大きい値であると好適である。 The BER value to be added here is a constant value corresponding to the number of block transmission times included in the timeout detection period. For example, if one block transmission time is included in the timeout detection period, a value corresponding to one transmission time is added to the BER. As shown in the flow of FIG. 3, which will be described later, the constant value of BER to be added when a timeout occurs is a value larger than the difference between the upper limit value and the lower limit value of the predetermined range used for BER state determination. is preferable.
そして、BER算出部34は、タイムアウト分の一定値を加算して、BERの再算出を行う。例えば、上述のように制御部30Aからリクエストした後、検知期間、何も信号を受信しなかった場合は、BER算出部34は、直前のリクエストに応答して受信して算出されたBERの値に、一定値を加算した値を、今回のBERとする。
Then, the
また、タイムアウトの検知期間を、リクエスト後に連続的に既知信号を受信する所定期間よりも短く設定している場合は、既知信号の受信中にタイムアウトが発生することも想定しうる。その場合、既知信号においてブロックが来なくなったが、検知期間に相当する分、応答がなくなったら、タイムアウトを検知する。この場合は、BER算出部34は、今回のリクエストに応答して中断するまでに受信した既知信号を基に算出されたBERに、一定値を加算した値を、今回のBERとする。
Also, if the timeout detection period is set to be shorter than the predetermined period for continuously receiving known signals after a request, it is conceivable that a timeout will occur during reception of known signals. In this case, when no block is received in the known signal, but no response is received for a period corresponding to the detection period, timeout is detected. In this case, the
本実施形態では、デバイスが起動停止することを想定しており、受信した既知データから算出したBERや、決定した電源電圧といった学習データは、周辺デバイス10の電源断によって失われる可能性があるため、BERやデバイス状態等の学習データは、不揮発性メモリである学習データ記憶部40に逐次保存すると好適である。
In the present embodiment, it is assumed that the device will start and stop, and learning data such as the BER calculated from the received known data and the determined power supply voltage may be lost if the
上記のように、本実施形態では、周辺デバイス10から一定時間(検知期間)、応答がない場合にタイムアウトを検知することで、周辺デバイス10の機能停止をすぐに発見し、速やかに電源電圧を調整することで、周辺デバイス10を迅速に復活させることができる。
As described above, in the present embodiment, by detecting a timeout when there is no response from the
(制御フロー)
図3は本発明の第1実施形態、第2実施形態における制御部の電源電圧調整のフローである。
(control flow)
FIG. 3 is a flow of power supply voltage adjustment of the control unit in the first and second embodiments of the present invention.
ステップS1で、制御部30のデバイス使用状態判定部32は、周辺デバイス10が使用されているかどうかを判定する。
In step S1, the device usage
ステップS1で、周辺デバイス10が、使用されていると判定された場合(YES)、本フローは開始しない(END)。
If it is determined in step S1 that the
ステップS1で、周辺デバイス10が、使用されていないと判定された場合(YES)、ステップS2で、制御部30は、周辺デバイス10へ、既知信号(機器状態情報信号)のリクエストを送る。
If it is determined in step S1 that the
ステップS2でのリクエストに応答して、周辺デバイス10から既知信号が送信され、制御部30が一定期間(検知期間)内に、既知信号を受信したことを検知したら(S3でYES)、S4以降へ進む。
A known signal is transmitted from the
ステップS4で、制御部30は、周辺デバイス10からの既知のビット列を、所定期間連続的に受け取り、予め記憶された参照用の既知信号内容と、受信した既知信号とを比較することで、ビットエラー(異常ブロック)があるかを判定する。
In step S4, the
ステップS5で、周辺デバイス10から送信されたビット列におけるビット誤りの割合であるBERを計算する。
At step S5, BER, which is the rate of bit errors in the bit stream transmitted from the
ステップS5で、所定期間、BER計算を続けた結果、S6でBERが既定値(所定範囲下限値)を下回っていると判定した場合は正常な状態であると判断して、電源電圧を下降させる。これによって、周辺デバイス10の消費電力を低減させる(S7)。 In step S5, as a result of continuing BER calculation for a predetermined period, if it is determined in step S6 that the BER is below the predetermined value (predetermined range lower limit), it is determined that the state is normal, and the power supply voltage is lowered. . This reduces the power consumption of the peripheral device 10 (S7).
このフローを、周辺デバイス10の使用が再開されるまで(S12でYES)、一定時間(設定された繰り返し周期)が経過毎に(S13でYES)、繰り返す。
This flow is repeated each time a certain period of time (set repetition period) elapses (YES in S13) until the use of the
周辺デバイス10が使用されていない期間に、一定時間(繰り返し周期)毎にこのフローを続けていくと、BERを算出する毎に電源電圧が徐々に減少していくことになる。電源電圧の設定値の低下を続けていくと、信号品質は低下し、ビット誤りが増えて信号品質が悲観的な方向に向かう。
If this flow is continued at regular time intervals (repeated cycles) while the
制御部30は、ステップS6で、BERが規定値(所定範囲内)である場合は、電源電圧が限界値であるとして、電源電圧は変更しない(ステップS8)。
If the BER is within the specified value (within the predetermined range) in step S6, the
BERがさらに上昇して、BERが規定値(所定範囲上限値)以上に達したときに、制御部30は、電源電圧を上昇させるように一段階戻すように調整する(ステップS9)。
When the BER further increases and reaches a specified value (predetermined range upper limit value) or more, the
また、電源電圧を減少させていくフローを繰り返し、BERが上昇して規定値(所定範囲の上限値)に到達する前に、周辺デバイス10からの信号にタイムアウトが発生した場合は、制御部30は、周辺デバイス10からの信号を受信できない(ステップS3でNO)。
In addition, when the flow of decreasing the power supply voltage is repeated and a timeout occurs in the signal from the
既知信号リクエストを送出した後、信号を受信できない状態が一定期間(検知期間)以上続いた場合は、周辺デバイス10にタイムアウトが発生したと判定する(ステップS10でYES)。 After the known signal request is sent, if the signal cannot be received for a certain period of time (detection period) or longer, it is determined that timeout has occurred in the peripheral device 10 (YES in step S10).
周辺デバイス10にタイムアウトが発生した場合は、ビットエラー有と判定し、BERを一定値加算する(ステップS11)。
When timeout occurs in the
なお、この際、加算するBERの一定値は、所定範囲の上限値と下限値との差分よりも大きい値であると好適である。 In this case, the constant value of the BER to be added is preferably a value larger than the difference between the upper limit value and the lower limit value of the predetermined range.
そして、ステップS5で前回までのBERに、加算されたBERを基に、新たにBERを算出し、ステップS6でBERの判定を行う。 Then, in step S5, a new BER is calculated based on the BER added to the previous BER, and the BER is determined in step S6.
周辺デバイス10のタイムアウト発生後のS5のBERの判定では、S11で、一定値が加算されているため、BERは、所定範囲上限値よりも大きくなり、S9で制御部30は、電源電圧を上昇させるように一段階戻すように調整する。
In the determination of the BER in S5 after the timeout of the
よって、タイムアウト発生した後は、タイムアウト発生時よりも大きい、タイムアウト発生の2つ前に設定された値の電源電圧が、周辺デバイス10に対して供給されるため、周辺デバイス10は、電源電圧不足による駆動停止からすぐに復帰することができる。
Therefore, after the timeout occurs, the
上記フローにより、本発明では、周辺デバイスの不使用時にのみ電源電圧調節を実施するため、機器の通常動作に影響しない条件下において、デバイスの実動作を基に電源電圧を調整する。これにより、ユーザーデータの損失といったユーザーへの悪影響の発生を伴うことなく、安全に周辺デバイスの電源電圧を最適化し、システム全体の低消費電力化を実現することができる。 According to the above flow, in the present invention, the power supply voltage is adjusted only when the peripheral device is not in use, so the power supply voltage is adjusted based on the actual operation of the device under conditions that do not affect the normal operation of the device. As a result, it is possible to safely optimize the power supply voltage of peripheral devices and reduce the power consumption of the entire system without causing adverse effects on the user, such as loss of user data.
なお、上記フローでは、BERの規定値を所定範囲上限、所定範囲下限の2つに設定して、所定範囲上限、所定範囲下限とBERとの比較結果を基に、電源電圧を、低下させる、維持する、上昇させる、の3種類の調整を行う例を説明した。しかし、規格値を1つに設定して、その規格値とBERとの比較結果を基に、電源電圧を、低下させる又は上昇させる、の2種類の調整を行ってもよい。 In the above flow, two prescribed values of BER are set to the upper limit of the predetermined range and the lower limit of the predetermined range, and the power supply voltage is reduced based on the result of comparison between the upper limit of the predetermined range and the lower limit of the predetermined range and the BER. An example of three types of adjustment, maintaining and increasing, has been described. However, one standard value may be set, and two types of adjustments, that is, decreasing or increasing the power supply voltage, may be performed based on the result of comparison between the standard value and the BER.
上記実施形態では、デジタル回路システムにおいて、制御部によって1つの周辺デバイスが制御される例を説明したが、デジタル回路システムにおいて、複数の周辺デバイスが設けられていてもよい。 In the above embodiments, an example in which one peripheral device is controlled by the control unit in the digital circuit system has been described, but a plurality of peripheral devices may be provided in the digital circuit system.
複数の周辺デバイスが設けられている場合は、周辺デバイス電源及び、制御部30の機能を実行可能な制御部も、その周辺デバイスの数に応じてそれぞれ実行可能であると好適である。
When a plurality of peripheral devices are provided, it is preferable that the peripheral device power supply and the control section capable of executing the functions of the
複数の周辺デバイスが設けられている場合は、上記制御により、複数のデバイスのそれぞれにおいて、上記のフローを行うことで、個々のデバイスの個体ばらつきや機器の使用環境に最適化した必要十分な電源電圧値を実現することができる。 If multiple peripheral devices are installed, by performing the above flow for each of the multiple devices according to the above control, the necessary and sufficient power supply optimized for the individual variation of each device and the usage environment of the equipment voltage values can be realized.
これにより、個々のデバイスの個体ばらつきや機器の使用環境に最適化した必要十分な電源電圧値を実現することができる。 As a result, it is possible to realize a necessary and sufficient power supply voltage value optimized for the individual variation of each device and the usage environment of the device.
そして、デバイス毎の電源電圧を安全に最適化することで、システム全体の低消費電力化を実現することができる。 By safely optimizing the power supply voltage for each device, it is possible to reduce the power consumption of the entire system.
<第3実施形態>
図4は、本発明の第3実施形態に係るシステムの構成を示す機能ブロック図である。
<Third Embodiment>
FIG. 4 is a functional block diagram showing the configuration of a system according to the third embodiment of the invention.
本発明のデジタル回路システム1Bは、複数の動作モード(ステート)間を遷移可能であってもよい。その場合、デジタル回路システム1Bで設定できる動作モード(ステート)は、例えば、周辺デバイス10Bの機能がすぐに実行できるスタンバイモードと、スタンバイモードよりも電力の消費が少なく、利用できる機能を制限する省エネモード等を含む。
The
このように複数のモードを遷移可能な場合、デジタル回路システム1Bは、周辺デバイス10Bを現在の動作モード(ステート)を保持するためのステートマシン50をさらに備えている。
When multiple modes can be transitioned in this way, the
本実施形態では、制御部30は、ステートマシン50から周辺デバイス10Bの動作モードの情報を受信し、動作モード毎に個別にBERを計算することによって、動作モード毎の消費電流量の差分を考慮して、電源電圧を最適化する。
In this embodiment, the
詳しくは、いくつかの動作モード(ステート)を遷移するシステムでは、消費電流が少ないステートである省エネモードでは、電源ノイズによる電圧降下が軽減されることで、波形品質は、楽観的になることが知られている。即ち、省エネモードでは、消費電流が少ないため、電源電圧が低くても、ノイズが発生しにくく、受信信号におけるBERは低くなりにくい。 Specifically, in a system that transitions between several operating modes (states), the energy-saving mode, which consumes less current, reduces the voltage drop caused by power supply noise, and the waveform quality can become optimistic. Are known. That is, in the energy-saving mode, the current consumption is small, so even if the power supply voltage is low, noise is less likely to occur and the BER in the received signal is less likely to decrease.
そのため、省エネモードでは、周辺デバイス10Bの機能がすぐに実行できるスタンバイモードに対して、電源電圧をさらに低くしても、周辺デバイス10Bのタイムアウトや、制御部の駆動停止等の不具合が発生しづらいため、ステート共通の規格値に対する、電源電圧の低下量の設定を大きくすることができる。
Therefore, in the energy-saving mode, compared to the standby mode in which the functions of the
なお、上記説明では、システムのおける動作モード(ステート)を遷移させた場合に、制御部30Bによって、受信した信号のBERを計測しながら規定値と比較し、適宜、ステート毎に低下量を調整する例を説明したが、動作モードを遷移させた場合に、制御部30Bの調整に依らず、システム電源60から周辺デバイス電源20Bへ供給される電源電圧の設定量が変化するような構成であってもよい。
In the above description, when the operation mode (state) in the system is changed, the
システム電源60から供給される電源電圧の設定量が、動作モード毎に変化する場合、スタンバイモードよりも、省エネモードの方が、電源電圧が低く設定される。制御部30Bは、スタンバイモードの規格値、省エネモードの規格値にそれぞれ対して、夫々設定される電源電圧から、電圧値を最小限まで小さくなるように、電源電圧を調整してもよい。
When the set amount of the power supply voltage supplied from the
ここで、複数のステートを遷移するシステム構成では、全てのステートにおいてデバイスが正常動作する範囲を予め見極めるには膨大な時間を有し、電源電圧を低下させることができる限界値を設計段階で見積もるのは難しかった。 Here, in a system configuration that transitions between multiple states, it takes an enormous amount of time to determine in advance the range in which the device can operate normally in all states, and the limit value for lowering the power supply voltage is estimated at the design stage. was difficult.
しかし、本実施形態では、上記のいずれの方法を調整の場合であっても、周辺デバイスの不使用時にのみ電源電圧調節を実施するため、通常動作に影響しない条件下において、デバイスの実動作を基に、ステート毎に最適化した電源電圧を調整する。 However, in this embodiment, the power supply voltage is adjusted only when the peripheral device is not in use, regardless of which of the above methods is used for adjustment. Based on this, the optimized power supply voltage is adjusted for each state.
これにより、すべてのステートにおいて、ユーザーデータの損失といったユーザーへの悪影響の発生を伴うことなく、安全に、動作モード毎に、周辺デバイスの電源電圧を最適化し、システム全体の低消費電力化を実現することができる。 As a result, the power supply voltage of peripheral devices can be safely optimized for each operating mode in all states without adverse effects on the user, such as loss of user data, resulting in low power consumption of the entire system. can do.
また、上記実施形態において、デジタル回路システムにおいて、周辺デバイスは、動作を実行する機器である例を説明したが、周辺デバイスは記憶デバイスであってもよい。 Further, in the above embodiments, the peripheral device is a device that executes an operation in the digital circuit system, but the peripheral device may be a storage device.
<第4実施形態>
図5は、本発明の第4実施形態に係るシステムの構成を示す機能ブロック図である。
<Fourth Embodiment>
FIG. 5 is a functional block diagram showing the configuration of a system according to the fourth embodiment of the invention.
本実施形態において、デジタル回路システム1Cにおける周辺デバイスは、システム内に設けられる、あるいはシステムと接続される記憶デバイス10Cであってもよい。
In this embodiment, the peripheral device in the
周辺デバイスが、制御部30Cを構成するCPU又はASICの動作に密接に関与するDRAM,SDRAM等の記憶デバイス10Cである場合、記憶デバイス10Cの電源電圧を調節する際に、制御部30Cを構成するCPU又はASICそのものにフリーズ等の異常が発生する可能性が考えられる。
If the peripheral device is a
そのため、周辺デバイスが制御部30Cの動作に密接に動作する記憶デバイス10Cである構成では、制御部30Cに対して、監視用のウォッチドッグ70を設けると好適である。
Therefore, in a configuration where the peripheral device is the
本実施形態では、制御部30Cは、電源電圧調整と並行してウォッチドッグ70に定期的なリフレッシュ信号を送出している。ウォッチドッグ70は、制御部30Cからのリフレッシュ信号が、一定時間途切れた場合に、制御部30Cに異常が発生したとして、リセット信号を送出することによって制御部30Cを異常から復帰させるウォッチドッグリセットを実行する。
In this embodiment, the
さらに、本実施形態では、電源電圧調節時に不揮発性メモリである学習データ記憶部40Cに対して予めフラグビットを保存しておくことで、制御部30Cにおける異常による電源断の発生を識別し、ウォッチドッグリセットが発生した際には、電源電圧を上昇させることができる。
Furthermore, in this embodiment, by pre-storing flag bits in the learning
上記のように、本実施形態では、ウォッチドッグ70のリフレッシュ信号によって制御部30Cを監視することで、一定時間応答がない場合に、制御部30Cの機能停止をすぐに発見し、速やかに電源電圧を調整することで、制御部30Cを迅速に復活させることができる。
As described above, in the present embodiment, by monitoring the
上記では、デジタル回路システムにおける、制御部と周辺デバイス、周辺デバイス電源の機能について説明したが、デジタル回路システムの具体例について、下記説明する。 The functions of the control unit, the peripheral device, and the peripheral device power source in the digital circuit system have been described above. Specific examples of the digital circuit system will be described below.
<ハードウェア構成例>
ここで、本発明のデジタル回路システムが情報処理装置である場合について、図6を用いて説明する。図6は、情報処理装置100の制御ハードウェアブロック図を示す図である。
<Hardware configuration example>
Here, a case where the digital circuit system of the present invention is an information processing device will be described with reference to FIG. FIG. 6 is a diagram showing a control hardware block diagram of the
情報処理装置100は、装置本体110において、マイコン11、プログラム読取装置12及びHDD13を有している。また、情報処理装置100において、装置本体110に、マウス14、キーボード15、ディスプレイ16が接続されている。情報処理装置100には、外部機器として、プリンタ200が接続されている。
The
なお、図6では、情報処理装置100において、装置本体110に対して、マウス14、及び、キーボード15、ディスプレイ16等の周辺機器が接続されている例を示しているが、例えば情報処理装置がノート型パソコンの場合は、周辺機器と装置本体とが一体型であってもよい。
6 shows an example in which peripheral devices such as the
本発明における周辺デバイスは、制御部30を含む装置(図6の装置本体110)と一体型であっても、別々に設けられる構成でもよい。別々に設けられるデバイス(周辺機器)に対して、装置本体と通信可能に接続されて、装置本体から常に電源電圧が供給されており、電源電圧が調整される対象であれば、その周辺機器は、周辺デバイスとして機能する。
The peripheral device in the present invention may be integrated with the apparatus (apparatus
なお、プリンタ200は独立した電源を有しており、情報処理装置100から電源供給を受けずに電源電圧の調整対象とならないため、本発明における情報処理装置の周辺デバイスには相当しない。
Note that the
マイコン11は、CPU21、RAM22、ROM23、DISK24及びNIC25を有するコンピュータに相当する。
The
CPU21は、DISK24に記憶されたプログラムを、ワークエリア等として使用されるRAM22に読み出し実行することで、情報処理装置100の全体を制御する。また、ROM23にはCPU21を制御する制御プログラム、パラメータ、起動用プログラム、本発明に関する電源電圧調整プログラム等が記憶されている。DISK24は、ハードディスクドライブやSSD(Solid State Drive)を実体とする。NIC25は、インターネットやLANなどに接続して通信データにプロトコル処理を施すことで、不図示のサーバ等と通信データを送受信することを可能にする。
The
プログラム読取装置12は、周辺デバイスの一例であって、記憶媒体101が脱着可能に構成されており、記憶媒体101にデータを書き込み、また、記憶媒体101からデータを読み出すことを可能にする。記憶媒体101は、例えば、CD-ROM、USBメモリ、EEPROM、RAM、フラッシュメモリ、光磁気ディスク等を実体とする。DISK24に記憶されたプログラムは、この記憶媒体101からプログラム読取装置12により読み出され、DISK24にインストールされる。また、情報処理装置100がこのプログラムを、NIC25を介して不図示のサーバから受信し、DISK24にインストールしてもよい。
The
HDD13は、情報処理装置100の電源のオン、オフに関わりなくデータを記憶する不揮発性メモリであって、上記のBERや、設定した電源電圧等の学習データの蓄積を行う学習データ記憶部40の一例である。
The
マウス14は、周辺デバイス10の一例であって、ユーザーがポインティングデバイスをディスプレイ16上で移動させたり、アイコンを選択するための操作を受け付ける入力装置である。
The
キーボード15は、周辺デバイス10の一例であって、ユーザーが入力した文字や数字を情報処理装置100が受け付けるための入力装置である。
The
ディスプレイ16は、周辺デバイス10の一例であって、グラフィックボードが生成する画面を表示する、液晶や有機EL等のフラットパネルディスプレイである。ユーザーが直接、画面に触れることでアイコンの選択や文字、数字の入力を可能とするタッチパネルを備えていてもよい。なお、ディスプレイ16が、情報処理装置100とは別に、電源が供給される場合は、本発明における電源調整対象となる周辺デバイスには相当しない。
The
プリンタ200は、電子写真技術、ジェルジェット技術等により用紙にカラーの文書を印刷する、情報処理装置100に接続される外部機器である。
The
このような構成を有する情報処理装置100において、CPU21がROM23等に記憶された電源電圧調整プログラムを実行することで、制御部30における送受信部31と、デバイス使用状態判定部32と、受信エラー検出部33と、BER算出部34と、BER状態判定部35と、電源電圧調整部36の各機能が実現される。
In the
なお、電源電圧調整プログラムは、DISK24、RAM22、ROM23のいずれか1以上に実装されていればよい。なお、プログラムを記憶した記憶媒体101がプログラム読み取り装置に装着されると、CPU21が自動的に(装着しただけで)、この電源電圧調整プログラムを実行してもよい。
Note that the power supply voltage adjustment program may be installed in one or more of the
上記の情報処理装置100において、周辺デバイス10として、装置本体110内部に設けられるプログラム読取装置12、プログラム読取装置12と装置本体110と接続され、装置本体110から電源電圧の供給を受けるマウス、キーボード、ディスプレイとを有している。
In the above-described
そのため、周辺デバイス電源20及び、電圧調整の機能を実行可能な制御部30も、その周辺デバイスの数に応じて、実行可能であると好適である。これにより、情報処理装置の装置本体内の周辺デバイス(12,13)及び情報処理装置から電源供給を受ける周辺デバイス(14,15,16)のそれぞれにおいて、上記の図3のフローを行うことで、個々のデバイスの個体ばらつきや機器の使用環境に最適化した必要十分な電源電圧値を実現することができる。
Therefore, it is preferable that the peripheral
このように、情報処理装置において、それぞれの周辺デバイスが使用されていない期間のみ、デバイス毎の電源電圧を安全に最適化することで、システム全体の低消費電力化を実現することができる。 In this way, in the information processing apparatus, by safely optimizing the power supply voltage for each peripheral device only while the peripheral device is not in use, the power consumption of the entire system can be reduced.
なお、図6では、ハードウェア構成例の一例として、情報処理装置がデジタル回路システムである例を説明したが、デジタル回路システムは、上述のように回路を有する種々の装置で有り得る。 Note that FIG. 6 illustrates an example in which the information processing device is a digital circuit system as an example of hardware configuration, but the digital circuit system can be various devices having circuits as described above.
以上、本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の実施形態の要旨の範囲内において、種々の変形、変更が可能である。 Although the preferred embodiments of the present invention have been described in detail above, the present invention is not limited to such specific embodiments, and within the scope of the embodiments of the present invention described in the claims, Various modifications and changes are possible.
1,1A,1B,1C デジタル回路システム
10,10B 周辺デバイス
10C 記憶デバイス(周辺デバイス)
20 周辺デバイス電源(デバイス電源)
30,30A,30B,30C 制御部(電源電圧調整部)
31 送受信部
32 デバイス使用状態判定部
33 受信エラー検出部
34 BER算出部
35 BER状態判定部(信号状態判定部)
36 電源電圧調整部
37 タイムアウト検知部
38 BER加算部
39 リセット部
300 BER計側部
40,40B,40C 学習データ記憶部(不揮発性メモリ)
50 ステートマシン
60 システム電源
70 ウォッチドッグ
100 情報処理装置(デジタル回路システム)
11 マイコン(コンピュータ)
12 プログラム読取装置
13 HDD(不揮発性メモリ)
14 マウス(周辺デバイス)
15 キーボード(周辺デバイス)
16 ディスプレイ(周辺デバイス)
21 CPU(制御部)
22 RAM(記憶デバイス)
23 ROM
24 DISK
25 NIC
200 プリンタ
1, 1A, 1B, 1C
20 Peripheral device power supply (device power supply)
30, 30A, 30B, 30C Control section (power supply voltage adjustment section)
31 transmission/
36 Power supply
50
11 microcomputer (computer)
12
14 mouse (peripheral device)
15 Keyboard (peripheral device)
16 Display (peripheral device)
21 CPU (control unit)
22 RAM (memory device)
23 ROMs
24 DISK
25 NICs
200 Printer
Claims (7)
前記周辺デバイスは、前記デジタル回路システム内に設けられ、又は前記デジタル回路システムと通信可能に接続されており、
前記制御部は、
前記周辺デバイスが使用されているかどうかを判定するデバイス使用状態判定部と、
前記周辺デバイスが使用されていない期間に、前記周辺デバイスから前記制御部へ送信される信号の既知のビット列を受信する送受信部と、
前記ビット列からビットエラーを検出し、BER(Bit Error Rate)を算出するBER計側部と、
計測したBERを基に前記周辺デバイスの動作状態を判定する信号状態判定部と、
判定結果を基に前記周辺デバイスに最小限の電源電圧を供給するように、前記デバイス電源へと送出するフィードバック電源を調節する電源電圧調整部と、備え、
前記デジタル回路システムは、前記周辺デバイスが使用されていない期間において、前記周辺デバイスの機能がすぐに実行できるスタンバイモード、及び前記スタンバイモードよりも電力の消費が少なく利用できる機能を制限する省エネモードを含む、複数の動作モードが設定可能であり、
前記ステートマシンは、前記周辺デバイスにおける現在の動作モードを保持するとともに、前記動作モードの情報を前記制御部に送信し、
前記制御部の電源電圧調整部は、前記動作モードが遷移した場合に、前記動作モードに応じて、前記周辺デバイスへ供給する前記最小限の電源電圧を調整することを特徴とする
デジタル回路システム。 A digital circuit system comprising: a device power supply that supplies a power supply voltage to a peripheral device; a controller that controls and communicates with the peripheral device; and a state machine :
the peripheral device is provided within the digital circuit system or communicatively connected to the digital circuit system;
The control unit
a device use state determination unit that determines whether the peripheral device is in use;
a transmission/reception unit that receives a known bit string of a signal transmitted from the peripheral device to the control unit while the peripheral device is not in use;
a BER measuring unit that detects bit errors from the bit string and calculates a BER (Bit Error Rate);
a signal state determination unit that determines the operating state of the peripheral device based on the measured BER;
a power supply voltage adjustment unit that adjusts a feedback power supply to be sent to the device power supply so as to supply a minimum power supply voltage to the peripheral device based on the determination result ,
The digital circuit system has a standby mode in which the functions of the peripheral device can be immediately executed while the peripheral device is not in use, and an energy-saving mode in which less power is consumed than in the standby mode and available functions are limited. Multiple operating modes are configurable, including
The state machine holds a current operating mode in the peripheral device and transmits information on the operating mode to the control unit;
A digital circuit system according to claim 1, wherein the power supply voltage adjustment unit of the control unit adjusts the minimum power supply voltage supplied to the peripheral device according to the operation mode when the operation mode is changed .
前記制御部は、
前記電源電圧の低下に起因して前記周辺デバイスが動作を停止して前記周辺デバイスからの応答が一定期間なかった場合、タイムアウトを検知するタイムアウト検知部と、
前記タイムアウトが発生した際に、前記周辺デバイスをリセットするリセット部と、
前記タイムアウトが発生した際に、BERを一定値加算するBER加算部と、を備え、
前記電源電圧調整部は、前記一定値加算されたBERが所定範囲上限値よりも大きくなったことで、供給する電源電圧を上昇させることを特徴とする
請求項1に記載のデジタル回路システム。 The power supply voltage adjustment unit of the control unit reduces a power supply voltage to the peripheral device when the measured BER is smaller than a predetermined range lower limit value while the peripheral device is not in use,
The control unit
a timeout detection unit that detects a timeout when the peripheral device stops operating due to a drop in the power supply voltage and there is no response from the peripheral device for a certain period of time ;
a reset unit that resets the peripheral device when the timeout occurs;
a BER addition unit that adds a constant value to the BER when the timeout occurs ;
2. The digital circuit system according to claim 1, wherein the power supply voltage adjusting unit increases the supplied power supply voltage when the BER to which the fixed value is added becomes larger than the upper limit value of a predetermined range .
請求項2に記載のデジタル回路システム。 having a non-volatile memory that sequentially stores the calculated BER and the determined power supply voltage;
3. A digital circuit system according to claim 2.
前記制御部は、電源電圧調整と並行して前記ウォッチドッグに定期的なリフレッシュ信号を送出し、
前記ウォッチドッグは、前記制御部からの前記リフレッシュ信号が所定の時間以上応答がなかったときに、前記制御部に異常が発生したとして、リセット信号を送出することによって前記制御部を異常動作から復帰させることを特徴とする
請求項1~3のいずれか一項に記載のデジタル回路システム。 It also has a watchdog for monitoring ,
The control unit sends a periodic refresh signal to the watchdog in parallel with power supply voltage adjustment,
The watchdog determines that an abnormality has occurred in the control unit when there is no response to the refresh signal from the control unit for a predetermined time or longer, and sends a reset signal to restore the control unit from abnormal operation. 4. The digital circuit system according to any one of claims 1 to 3, wherein:
算出された前記BERが所定範囲下限値以下の場合は、マージン有りと判定し、電源電圧を低下させ、
前記BERが所定範囲内の場合は、限界値であると判定し、電源電圧を維持させ、
前記BERが所定範囲上限値以上の場合は、エラー過多と判定し、電源電圧を上昇させるように制御することを特徴とする
請求項1~4のいずれか一項に記載のデジタル回路システム。 If the BER calculated by the signal state determination unit and the power supply voltage adjustment unit of the control unit is equal to or lower than the lower limit value of a predetermined range, it is determined that there is a margin, and the power supply voltage is reduced;
If the BER is within a predetermined range, it is determined to be a limit value, the power supply voltage is maintained,
5. The digital circuit system according to any one of claims 1 to 4 , wherein when the BER is equal to or higher than the upper limit of a predetermined range, it is determined that there are too many errors, and control is performed to increase the power supply voltage.
前記周辺デバイスを制御し、前記周辺デバイスと通信する制御部と、を備えるデジタル回路システムにおいて、
前記デジタル回路システムは、前記周辺デバイスが使用されていない期間において、前記周辺デバイスの機能がすぐに実行できるスタンバイモード、及び前記スタンバイモードよりも電力の消費が少なく利用できる機能を制限する省エネモードを含む、複数の動作モードが設定可能であり、
前記制御部は、
前記周辺デバイスが使用されているかどうかを検出するステップと、
前記周辺デバイスが使用されていない期間に、前記周辺デバイスから前記制御部へ送信される信号の既知のビット列を受信するステップと、
前記ビット列からBERを計測するBER計測ステップと、
計測したBERを基に前記周辺デバイスの動作状態を判定するステップと、
判定結果を基に、前記周辺デバイスに最小限の電源電圧を供給する前記デバイス電源へと送出するフィードバック電源を調節するステップと、
前記動作モードが遷移した場合に、前記動作モードに応じて前記周辺デバイスへ供給する前記最小限の電源電圧を調整するステップと、を有することを特徴とする
デジタル回路システムにおける電源電圧調整方法。 one or more peripheral devices; a device power supply that supplies a power supply voltage to the peripheral devices;
A digital circuit system comprising a control unit that controls the peripheral device and communicates with the peripheral device,
The digital circuit system has a standby mode in which the functions of the peripheral device can be immediately executed while the peripheral device is not in use, and an energy-saving mode in which less power is consumed than in the standby mode and available functions are limited. Multiple operating modes are configurable, including
The control unit
detecting whether the peripheral device is in use;
receiving a known bit sequence of a signal transmitted from the peripheral device to the controller during a period when the peripheral device is not in use;
a BER measurement step of measuring a BER from the bit string;
determining the operating state of the peripheral device based on the measured BER;
adjusting a feedback power supply to the device power supply that supplies a minimum power supply voltage to the peripheral device based on the determination result;
and adjusting the minimum power supply voltage to be supplied to the peripheral device according to the operation mode when the operation mode transitions .
前記周辺デバイスを制御し、前記周辺デバイスと通信する制御部と、を備え、前記周辺デバイスが使用されていない期間において、前記周辺デバイスの機能がすぐに実行できるスタンバイモード、及び前記スタンバイモードよりも電力の消費が少なく利用できる機能を制限する省エネモードを含む、複数の動作モードが設定可能であるデジタル回路システムにおいて、
前記制御部は、
前記周辺デバイスが使用されているかどうかを検出する処理と、
前記周辺デバイスが使用されていない期間に、前記周辺デバイスから前記制御部へ送信される信号の既知のビット列を受信する処理と、
前記ビット列からBERを計測するBER計測ステップと、
計測したBERを基に前記周辺デバイスの動作状態を判定する処理と、
判定結果を基に、前記周辺デバイスに最小限の電源電圧を供給する前記デバイス電源へと送出するフィードバック電源を調節する処理と、
前記動作モードが遷移した場合に、前記動作モードに応じて前記周辺デバイスへ供給する前記最小限の電源電圧を調整する処理と、を有することを特徴とする
電源電圧調整プログラム。 A power supply voltage regulation program executed by a computer in communication with one or more peripheral devices and feeding back a power supply voltage to a device power supply that supplies power supply voltage to the peripheral devices, comprising:
a control unit that controls the peripheral device and communicates with the peripheral device, and a standby mode in which the function of the peripheral device can be immediately executed while the peripheral device is not in use; In a digital circuit system that can set multiple operation modes, including an energy-saving mode that limits the functions that consume less power ,
The control unit
a process of detecting whether the peripheral device is in use;
a process of receiving a known bit string of a signal transmitted from the peripheral device to the control unit while the peripheral device is not in use;
a BER measurement step of measuring a BER from the bit string;
a process of determining the operating state of the peripheral device based on the measured BER;
a process of adjusting the feedback power to be sent to the device power supply that supplies the minimum power supply voltage to the peripheral device based on the determination result;
and a process of adjusting the minimum power supply voltage supplied to the peripheral device according to the operation mode when the operation mode is changed .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018216891A JP7211028B2 (en) | 2018-11-19 | 2018-11-19 | Digital circuit system, power supply voltage adjustment method, and power supply voltage adjustment program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018216891A JP7211028B2 (en) | 2018-11-19 | 2018-11-19 | Digital circuit system, power supply voltage adjustment method, and power supply voltage adjustment program |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020086676A JP2020086676A (en) | 2020-06-04 |
JP7211028B2 true JP7211028B2 (en) | 2023-01-24 |
Family
ID=70908086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018216891A Active JP7211028B2 (en) | 2018-11-19 | 2018-11-19 | Digital circuit system, power supply voltage adjustment method, and power supply voltage adjustment program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7211028B2 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005252571A (en) | 2004-03-03 | 2005-09-15 | Matsushita Electric Ind Co Ltd | Radio communications device and power supply control method thereof |
JP2009026126A (en) | 2007-07-20 | 2009-02-05 | Nec Electronics Corp | Semiconductor device |
JP2014510468A (en) | 2011-02-17 | 2014-04-24 | クゥアルコム・インコーポレイテッド | SerDes power adjustment according to detected error rate |
JP2014121000A (en) | 2012-12-18 | 2014-06-30 | Mitsubishi Electric Corp | Transmission device and transmission system |
JP2016188825A (en) | 2015-03-30 | 2016-11-04 | ルネサスエレクトロニクス株式会社 | Semiconductor device and system |
-
2018
- 2018-11-19 JP JP2018216891A patent/JP7211028B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005252571A (en) | 2004-03-03 | 2005-09-15 | Matsushita Electric Ind Co Ltd | Radio communications device and power supply control method thereof |
JP2009026126A (en) | 2007-07-20 | 2009-02-05 | Nec Electronics Corp | Semiconductor device |
JP2014510468A (en) | 2011-02-17 | 2014-04-24 | クゥアルコム・インコーポレイテッド | SerDes power adjustment according to detected error rate |
JP2014121000A (en) | 2012-12-18 | 2014-06-30 | Mitsubishi Electric Corp | Transmission device and transmission system |
JP2016188825A (en) | 2015-03-30 | 2016-11-04 | ルネサスエレクトロニクス株式会社 | Semiconductor device and system |
Also Published As
Publication number | Publication date |
---|---|
JP2020086676A (en) | 2020-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8117469B2 (en) | Automatically determining operating parameters of a power management device | |
JP5160033B2 (en) | Methods, systems, and adjustment techniques for power measurement and power saving for multiple time frames | |
US9746904B2 (en) | Method and apparatus for entry into low power state | |
KR20090077952A (en) | Method and apparatus for power throttling a processor in an information handling system | |
JP2012212467A (en) | Platform power management based on latency guidance | |
US9678554B2 (en) | Low power mode operation when charging a device | |
US9954755B2 (en) | Maintenance method for network connection and computer system | |
JP2017209869A (en) | Information processing apparatus that determines level of electric power saving of processor according to return time reported from device connected to processor and electric power saving method for processor | |
US7808668B2 (en) | Image forming system, user interface device and image forming apparatus | |
US9104422B2 (en) | Image processing apparatus and method of image processing | |
JP7211028B2 (en) | Digital circuit system, power supply voltage adjustment method, and power supply voltage adjustment program | |
US9239609B2 (en) | Method for reducing power consumption in electronic apparatus | |
US8868956B1 (en) | System-on-chip with feedback loop for processor frequency control | |
KR20070112660A (en) | Power management apparatus and method | |
US7554344B2 (en) | Apparatus and method of adjusting system efficiency | |
JP2007122657A (en) | Current consumption control system | |
US10775876B2 (en) | Method and apparatus for controlling power consumption of an integrated circuit | |
CN111061356B (en) | Power management system and power management method | |
TW201541803A (en) | Portable electronic apparatus and charging control method thereof | |
JP2007124517A (en) | Wireless communication device | |
JP2006082407A (en) | Image forming device and power-saving control method | |
CN109478087B (en) | Method and apparatus for maintaining node power budget for a system sharing power supply | |
JP6093249B2 (en) | Power supply control device, power supply control system, power supply control method | |
JP4622723B2 (en) | Clock signal supply apparatus, printing apparatus, and clock signal supply program | |
JP5375187B2 (en) | Power consumption reduction circuit and power consumption reduction method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220614 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220615 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221226 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7211028 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |