JP7210876B2

JP7210876B2 - 光デバイス

Info

Publication number: JP7210876B2
Application number: JP2017230302A
Authority: JP
Inventors: 拓郎藤井; 孝明硴塚; 慎治松尾
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2017-11-30
Filing date: 2017-11-30
Publication date: 2023-01-24
Anticipated expiration: 2037-11-30
Also published as: JP2019102585A

Description

本発明は、半導体から構成された光デバイスに関する。

近年、データセンタ内などの通信容量増大に伴い、近距離光通信用光デバイスの低消費電力化が求められている。この要望に応えるために、埋め込みヘテロ（buried heterostructure；ＢＨ）構造の光デバイスが開発されている（非特許文献１～５参照）。埋め込みヘテロ構造では、屈折率が高くバンドギャップの小さい半導体からなる活性層を、この活性層より屈折率が低くバンドギャップの大きい半導体の層により上下左右を挟み込み、活性層が埋め込まれた構造となっている。この構造により、光デバイスの各種性能に大きく寄与する活性層への光閉じ込め係数を向上させることが可能となる。

こうした埋め込みヘテロ構造を有する光デバイスでは、典型的に厚さ２５０ｎｍ～５００ｎｍ程度の半導体多層構造が用いられ、活性層の体積を小さくすることで消費電力を低く抑える工夫がなされている点に特徴がある。また活性層には、キャリア結合効率に優れた多重量子井戸（ＭＱＷ）構造が採用されるようになっている。

このような構成とした光デバイスでは、屈折率の異なるクラッドとなる層を、コアとなる活性層により近づけてより強い光閉じ込めを実現するために、半導体多層構造を薄くしている。このように半導体層を薄くした構成において、光デバイスへの電界印加、電流注入を行うためには、活性層の上下の半導体層をｐ型およびｎ型とする一般的な縦型ｐｉｎ構造ではなく、活性層の左右の半導体層をｐ型、ｎ型とする横型ｐｉｎ構造が採用されている。

縦型ｐｉｎ構造では、活性層の上部に電流注入のための電極が配置されることになるが、半導体層を薄くすると、電極と活性層との距離が短くなり、活性層を導波させようとする光が電極の影響を受けるようになる。これに対し、横型ｐｉｎ構造とすることで、電極を活性層の上部からずらし、活性層より離して配置することが可能となり、上述した問題が解消できるようになる。

S. Matsuo et al. "Directly modulated buried heterostructure DFB laser on SiO2/Si substrate fabricated by regrowth of InP using bonded active layer", Optics Express, vol. 22, no. 10, pp. 12139-12147, 2014. T. Okamoto et al., "Optically pumped membrane BH-DFB lasers for low-threshold and single-mode operation", IEEE Journal of Selected Topics in Quantum Electronics, vol. 9, no. 5, pp. 1361-1366, 2003. S. Matsuo et al., "Room-temperature continuous-wave operation of lateral current injection wavelength-scale embedded active-region photonic-crystal laser", Optics Express, 2012, 20, (4), pp. 3773-3780. S. Matsuo et al., "High-speed ultracompact buried heterostructure photonic-crystal laser with 13 fJ of energy consumed per bit transmitted", Nature Photonics, vol. 4, no. 9, pp. 648-654, 2010. K. Hasebe, et al., "High-Speed Modulation of Lateral p-i-n Diode Structure Electro-Absorption Modulator Integrated With DFB Laser", Journal of Lightwave Technology, vol. 33, no. 6, pp. 1235-1240, 2015.

ところで、光デバイスを低消費電力で駆動するための重要な指標のひとつに、内部量子効率が挙げられる。内部量子効率とは、電流注入により半導体層の内部に発生したキャリアのうち、活性層における発光に寄与したキャリアの割合を表す無次元数である。以下、半導体レーザを例にして図４を参照して説明する。図４は、半導体レーザのきい値電流（Threshold Current）および同一電流注入時の光出力（Output Power）を、内部量子効率（Internal Quantum Efficiency）の関数としてプロットしたものである。内部量子効率の増加に対して、光出力は比例して増加、しきい値電流は反比例して減少する。

内部量子効率が１を下回る要因は、大きく２通り考えられる。

第１に、非発光再結合による熱的な緩和過程の寄与によるものである。半導体層の温度が上昇すると非発光再結合の割合が増加するため、内部量子効率は低下する。

第２に、半導体層の構造に電流リークパスが存在するなどして、そもそも活性層以外の箇所でキャリア再結合が起こることに起因するものである。電流リークがあれば、活性層への電流注入効率（以下、単に注入効率）が低下し、結果的に内部量子効率は低下する。

図５は、内部量子効率が異なる２つの半導体レーザにおける光出力の注入電流依存性である。図５において、実線は、内部量子効率が高い半導体レーザの特性を示している。また、図５において、点線は、内部量子効率が低い半導体レーザの特性を示している。内部量子効率が高いレーザは、低いレーザに比べて、第１に低いしきい値電流で発振し、第２に単位注入電流あたりの光出力増加割合が大きく、第３に高注入電流時の温度上昇が小さいため出力低下が起こりにくいという特長がある。

以下、横型ｐｉｎ構造を有する光デバイスのうち、上述した半導体レーザの注入効率について示す。横型ｐｉｎ構造では、基板平面の法線方向である上下方向に半導体層が積層された活性層領域に対して、左右からキャリアが注入されることとなる。図６に、活性層２０３以外で生じ得るキャリア結合の模式図を示す。図６において、実線の矢印は、電子の流れを示し、点線の矢印は正孔の流れを示している。

なお、基板２０１の上に第１半導体層２０２が形成され、第１半導体層２０２の上に活性層２０３が形成されている。また、活性層２０３の上には、第２半導体層２０４が形成されている。第１半導体層２０２，第２半導体層２０４は、例えばノンドープのＩｎＰから構成されている。また、活性層２０３を挾むように、第１半導体層２０２の上に、ｐ型半導体層２０５およびｎ型半導体層２０６が形成されている。なお、図示していないが、例えば、共振器の構造として、活性層２０３の上または下に回折格子が形成されている。

この半導体レーザでは、活性層２０３の上下の第１半導体層２０２，第２半導体層２０４がリークパスとなり、活性層２０３以外の領域でのキャリア結合が発生し、注入効率が低下する。このため、横型ｐｉｎ構造を有する薄膜半導体構造を用いた半導体レーザでは、所望の内部量子効率（約８０％）が得られないという問題がある。

本発明は、以上のような問題点を解消するためになされたものであり、横型ｐｉｎ構造の光デバイスの内部量子効率を向上させることを目的とする。

本発明に係る光デバイスは、基板の上に形成された化合物半導体からなる第１半導体層と、第１半導体層の上に形成された化合物半導体からなる第２半導体層と、第２半導体層の上に接して形成された化合物半導体からなる活性層と、第２半導体層の上で基板の平面に平行な方向に活性層を挟んで形成されたｐ型の化合物半導体からなる第３半導体層およびｎ型の化合物半導体からなる第４半導体層と、活性層の上に形成された化合物半導体からなる第５半導体層とを備え、第２半導体層および第５半導体層は、活性層よりバンドギャップの大きい化合物半導体から構成され、第３半導体層および第４半導体層は、活性層より屈折率が低く、かつ活性層よりバンドギャップの大きい化合物半導体から構成され、第１半導体層は、第２半導体層、第３半導体層、および第４半導体層よりバンドギャップの大きい化合物半導体から構成され、第１半導体層は、第２半導体層、第３半導体層、および第４半導体層の下に配置され、第１半導体層は、化合物半導体からなる下部クラッド層を介して基板の上に形成され、基板は、ＳｉＯ2から構成され、下部クラッド層、第１半導体層、第２半導体層、活性層、第５半導体層の合計膜厚は、４００ｎｍ以下とされている。

上記光デバイスにおいて、第３半導体層に接続された第１電極と、第４半導体層に接続された第２電極とを更に備える。

上記光デバイスにおいて、活性層は、多重量子井戸構造とされているとよい。

以上説明したように、本発明によれば、第２半導体層、第３半導体層、および第４半導体層よりバンドギャップの大きい化合物半導体から構成した第１半導体層を活性層の下に配置したので、横型ｐｉｎ構造の光デバイスの内部量子効率が向上するという優れた効果が得られる。

図１は、本発明の実施の形態における光デバイスの構成を示す断面図である。図２は、本発明の実施の形態における光デバイスにおけるバンド構造を示すバンド図である。図３Ａは、本発明の実施の形態における光デバイスの製造方法を説明するための途中工程の状態を示す断面図である。図３Ｂは、本発明の実施の形態における光デバイスの製造方法を説明するための途中工程の状態を示す断面図である。図３Ｃは、本発明の実施の形態における光デバイスの製造方法を説明するための途中工程の状態を示す断面図である。図３Ｄは、本発明の実施の形態における光デバイスの製造方法を説明するための途中工程の状態を示す断面図である。図３Ｅは、本発明の実施の形態における光デバイスの製造方法を説明するための途中工程の状態を示す断面図である。図３Ｆは、本発明の実施の形態における光デバイスの製造方法を説明するための途中工程の状態を示す断面図である。図４は、横型ｐｉｎ構造を有する半導体レーザのしきい値電流および同一電流注入時の光出力を、内部量子効率の関数として示した特性図である。図５は、内部量子効率が異なる２つの半導体レーザにおける光出力の注入電流依存性を示す特性図である。図６は、横型ｐｉｎ構造を有する半導体レーザの構成を示す断面図である。図７は、本発明の実施の形態における光デバイスにおけるエネルギー準位を計算したバンドラインナップである。

以下、本発明の実施の形態における光デバイスについて図１を参照して説明する。この光デバイスは、基板１０１の上に、第１半導体層１０２、第２半導体層１０３、活性層１０４、第３半導体層１０５、第４半導体層１０６、および第５半導体層１０７を備える。各半導体層は、化合物半導体から構成されている。

第１半導体層１０２は、化合物半導体から構成され、実施の形態では、基板１０１の上に下部クラッド層１１０を介して形成されている。第２半導体層１０３は、第１半導体層１０２の上に形成されている。第２半導体層１０３の上で、活性層１０４は、基板１０１平面に平行な方向において、第３半導体層１０５と第４半導体層１０６とに挾まれている。第３半導体層１０５は、ｐ型の化合物半導体から構成され、第４半導体層１０６は、ｎ型の化合物半導体から構成されている。

実施の形態において、まず、第２半導体層１０３および第５半導体層１０７は、活性層１０４よりバンドギャップの大きい化合物半導体から構成されている。また、第３半導体層１０５および第４半導体層１０６は、活性層１０４より屈折率が低く、かつバンドギャップが大きい化合物半導体から構成されている。加えて、第１半導体層１０２は、第２半導体層１０３よりバンドギャップの大きい化合物半導体から構成されている。

なお、光デバイスは、第３半導体層１０５に電気的に接続された第１電極１１１と、第４半導体層１０６に電気的に接続された第２電極１１２とを備える。第３半導体層１０５の上に直接、第１電極１１１を形成してもよく、コンタクト層を介して第１電極１１１を形成してもよい。同様に、第４半導体層１０６の上に直接、第２電極１１２を形成してもよく、コンタクト層を介して第２電極１１２を形成してもよい。コンタクト層は、より高濃度に不純物が導入され、第３半導体層１０５，第４半導体層１０６よりもバンドギャップが小さい半導体から構成されているとよい。

例えば、基板１０１は、高抵抗のＩｎＰから構成されている。また、下部クラッド層１１０，第２半導体層１０３，第５半導体層１０７は、ノンドープのＩｎＰ（ｉ－ＩｎＰ）から構成されている。また、第３半導体層１０５は、Ｚｎがドープされたｐ型のＩｎＰ（ｐ－ＩｎＰ）から構成され、第４半導体層１０６は、Ｓｉがドープされたｎ型のＩｎＰ（ｎ－ＩｎＰ）から構成されている。

また、活性層１０４は、例えば、バルクのＩｎＧａＡｓＰから構成すればよい。また、活性層１０４は、ＩｎＧａＡｓＰからなる井戸層とバリア層が交互に積層された多重量子井戸構造としてもよい。また、第１半導体層１０２は、ＩｎＡｌＡｓから構成すればよい。また第１半導体層１０２は、ＩｎＧａＡｌＡｓ、ＡｌＧａＡｓから構成してもよく、ＡｌＧａＮ、ＡｌＮなどの窒化物半導体から構成してもよい。

なお、各半導体層の品質を高めたい場合、第１半導体層１０２、第２半導体層１０３，活性層１０４，第３半導体層１０５，第４半導体層１０６，第５半導体層１０７は、互いに格子整合する材料により選択するとよい。この条件を満たす組み合わせとしては、例えば、第２半導体層１０３，第３半導体層１０５，第４半導体層１０６，第５半導体層１０７にＩｎＰを用い、活性層１０４はバルクのＩｎＧａＡｓＰ、またはＩｎＧａＡｌＡｓを用いる例がある。一方、活性層１０４を多重量子井戸構造とする場合、井戸層、バリア層ともに隣接する他の半導体層と格子整合していなくてもよい。

また、基板１０１をＳｉＯ₂とした場合、下部クラッド層１１０、第１半導体層１０２、第２半導体層１０３、活性層１０４、第５半導体層１０７の合計膜厚を薄くすることにより、活性層１０４内への光閉じ込め係数を高め、光デバイス特性を向上させることができる。合計膜厚は、例えば、４００ｎｍ以下とすればよい。また、活性層１０４内への光閉じ込め係数を高めつつ、電流注入効率を高くしたい場合、活性層１０４の幅を制限すればよく、幅は例えば、２００ｎｍ～１０００ｎｍの間とすれば良い。

また、実施の形態における光デバイスを、例えば、レーザとする場合、図示しない共振構造を設けるようにすればよい。例えば、活性層１０４の上に回折格子を形成すれば、分布帰還型のレーザとすることができる。また、図１の紙面の手前側および奥側において、活性層１０４に連続してコア層を形成し、このコア層の上に回折格子を形成すれば、分布ブラッグ反射型のレーザとすることができる。また、外部共振器構造を組み合わせてレーザとしてもよい。

以上に説明したように、実施の形態によれば、第２半導体層１０３、第３半導体層１０５、および第４半導体層１０６の下に、よりバンドギャップの大きい化合物半導体からなる第１半導体層１０２を配置したので、活性層１０４の基板側における電流リークパスの形成が抑制されるようになる。この効果は、第２半導体層１０３が薄いほど高くなることが期待でき、作製上問題が無ければ、第２半導体層１０３は無くても良い。この結果、実施の形態によれば、横型ｐｉｎ構造の光デバイスの内部量子効率を向上させることができるようになる。

上述した効果について、より詳細に説明する。この光デバイスにおいては、図１の一点鎖線の矢印で示すように、第１電流パス（ａ）、第２電流パス（ｂ）、第３電流パス（ｃ）が、キャリア（電子および正孔）が流れる経路として考えられる。これらの各電流パスに対するバンドの状態は、図２に示すものとなる。

図２の（ａ）は、図１の第１電流パス（ａ）に対応し、キャリアが活性層１０４に流れ込む場合のバンド図である。活性層１０４は、第３半導体層１０５、第４半導体層１０６よりもバンドギャップの小さな半導体から構成されているため、キャリアは活性層１０４に閉じ込められ、効率よく再結合が生じる。

図２の（ｂ）は、図１の第２電流パス（ｂ）に対応し、活性層１０４の上部の第５半導体層１０７にキャリアが流れ込む場合のバンド図である。第２半導体層１０３、活性層１０４、第３半導体層１０５、第４半導体層１０６、および第５半導体層１０７を、同じ半導体から構成する場合、キャリアの流れを阻害する要因は存在せず、第５半導体層１０７においても一定の再結合が生じることとなる。

図２の（ｃ）は、図１の第２電流パス（ｃ）に対応し、活性層１０４より基板側の半導体層にキャリアが流れ込む場合のバンド図である。一般的な横型ｐｉｎ構造の光デバイスの場合は活性層上部と同様のバンド図となり再結合が生じる。これに対し、本発明によれば、活性層１０４の下部に高バンドギャップの第１半導体層１０２が存在するため、キャリアは、活性層１０４の下部に流れ込むことがほぼ抑制される。このため、図１の第３電流パスにおけるキャリアの流れは、ほぼゼロにすることができる。この結果、上述した実施の形態におけるによれば、活性層１０４における再結合効率が向上し、光デバイスの特性の向上が図れるようになる。この効果を得るためには、第１半導体層１０２の厚みはトンネル電流を生じない程度あればよく、例えば、４ｎｍ以上あればよい。

なお、図２の（ｄ）は、実施の形態として第３半導体層１０５、第４半導体層１０６、下部クラッド層１１０にＩｎＰを選択し、第１半導体層１０２にＩｎＡｌＡｓ層を選択した場合における、図１の第２電流パス（ｃ）に対応するバンド図である。ＩｎＰとＩｎＡｌＡｓの組み合わせはタイプＩＩ構造と呼ばれ、価電子帯のキャリア（正孔）については流入を抑制することができない一方、伝導帯のキャリア（電子）の流入は強力に抑制される。このため、正孔は下部クラッド層１１０および第１半導体層１０２に溜まることとなるが、ＩｎＰ中における正孔の移動度は電子の２０分の１以下と小さいため、リークへの影響は小さい。一方、リークへの影響が大きい電子の流れは強力に阻害されるため、図２の（ｃ）のケース同様に、活性層１０４における再結合効率が向上する。図７は、第３半導体層１０５、第４半導体層１０６にＩｎＰを、第１半導体層１０２にＩｎＰと格子整合するＩｎＡｌＡｓ層を、活性層１０４にＩｎＧａＡｌＡｓ層を選択した場合のエネルギー準位を計算したバンドラインナップであり、伝導帯のキャリアの流れを抑制できることがわかる。なお、図７において、点線は、ヘビーホールの状態を示し、一点鎖線は、ライトホールの状態を示している。

また、上記の効果を高める目的で第１半導体層１０２にドーピングを行い、導電型を変更しても良い。例えば、Ｆｅをドーピングして半絶縁性とすることで、下部クラッド層１１０への電流リークをより強く抑制することが期待できる。また、第１半導体層１０２内において、上下方向に導電型分布構造を形成しても良い。例えば、第１半導体層１０２内上下方向にＮ型とＰ型を２周期以上繰り返すＮＰＮＰ構造を形成することで、下部クラッド層１１０への電流リークを抑制することが期待できる。また、第１半導体層１０２内において、左右方向に導電型分布構造を形成しても良い。例えば、第３半導体層１０５の下は第３半導体層１０５と異なる導電型とし、第４半導体層１０６の下は第４半導体層１０６と異なる導電型とした場合でも、下部クラッド層１１０への電流リークを抑制することが期待できる。

以下、実施の形態における光デバイスの製造方法について図３Ａ～図３Ｆを参照して説明する。
まず、図３Ａに示すように、基板１０１の上に、下部クラッド層１１０を形成する。公知の有機金属化学気相成長（ＭＯＣＶＤ）や分子線エピタキシー（ＭＢＥ）などにより、ノンドープの化合物半導体または半絶縁性の化合物半導体を定積することで、下部クラッド層１１０とすればよい。また、別途に用意した成長基板の上に形成した下部クラッド層１１０を、Ｓｉなどから構成した基板１０１にウェハ直接接合により貼り付けるようにしてもよい。

次いで、図３Ｂに示すように、下部クラッド層１１０の上に、第１半導体層１０２、第２半導体層１０３、活性層形成層１０４ａ、第５半導体層形成層１０７ａを形成する。例えば、ＭＯＣＶＤやＭＢＥなどにより、所定の化合物半導体をエピタキシャル成長させることで、上述した各層を順次に形成すればよい。また、第１半導体１０２のエピタキシャル成長中にｎ型不純物またはｐ型不純物またはＳＩ型不純物を導入し、導電型を変更しても良い。また、第１半導体１０２のエピタキシャル成長後、イオン注入や熱拡散によりｎ型不純物またはｐ型不純物を導入し、導電型を変更した後に第２半導体層１０３を再成長しても良い。

なお、別途に用意した成長基板の上に、ＭＯＣＶＤやＭＢＥなどにより第５半導体層形成層１０７ａ、活性層形成層１０４ａ、第２半導体層１０３、第１半導体層１０２を形成し、これらをＳｉなどから構成した基板１０１にウェハ直接接合により貼り付け、この後、成長基板を除去するようにしてもよい。この場合、下部クラッド層１１０は無くてもよい。

次に、図３Ｃに示すように、公知のフォトリソグラフィー技術およびエッチング技術により、第５半導体層形成層１０７ａの上に、マスクパターン１５１を形成する。マスクパターン１５１は、例えば酸化シリコンなどの無機絶縁材料から構成する。次いで、マスクパターン１５１をマスクとし、公知のドライエッチング技術またはウエットエッチング技術などを用い、第５半導体層形成層１０７ａ、活性層形成層１０４ａをパターニングし、図３Ｄに示すように、所定の形状の活性層１０４、第５半導体層１０７を形成する。例えば、図３Ｄの紙面の手前から奥に延在するストライプ形状に活性層１０４、第５半導体層１０７を形成する。

次に、図３Ｄに示すように、活性層１０４、第５半導体層１０７の側方の第２半導体層１０３の上に、第３半導体層１０５、第４半導体層１０６を形成する。

例えば、酸化シリコンからなるマスクパターン１５１を選択成長マスクとし、露出している第２半導体層１０３の上に、ＩｎＰを再成長させる。次いで、再成長させた一方のＩｎＰの層に、イオン注入や熱拡散によりｐ型不純物を導入して第３半導体層１０５とする。また、再成長させた他方のＩｎＰの層に、イオン注入や熱拡散によりｎ型不純物を導入して第４半導体層１０６とする。

また、マスクパターン１５１を選択成長マスクとした再成長において、まず、第４半導体層１０６の形成領域をマスクした状態で、第３半導体層１０５の形成領域には、ｐ型となる不純物の原料ガスも用いてｐ型のＩｎＰを再成長させて第３半導体層１０５を形成する。このようにして第３半導体層１０５を形成した後、第３半導体層１０５をマスクした状態で、第４半導体層１０６の形成領域にｎ型となる不純物の原料ガスも用いてｎ型のＩｎＰを再成長させて第４半導体層１０６を形成する。また、第３半導体層１０５および第４半導体層１０６を同じ導電型として再成長させた後、一方の導電型を反転させるドーピングをイオン注入または熱拡散によって行っても良い。また、第３半導体層１０５および第４半導体層１０６を同じ導電型として再成長させた後、一方をマスクした状態で再度エッチングによる半導体層の除去を行い、異なる導電型として再成長を行っても良い。

以上のように各半導体層を形成した後、マスクパターン１５１を除去すれば、図３Ｆに示すように、実施の形態における光デバイスが得られる。この後、第３半導体層１０５の上に第１電極１１１を形成し、第４半導体層１０６の上に第２電極１１２を形成すれば、図１を用いて説明した光デバイスが得られる。

ところで、活性層形成層１０４ａの形成工程において、材料としてＡｌを含む混晶（ＩｎＧａＡｌＡｓなど）を選択する場合、成膜装置の成膜室内の酸素濃度を低く保つことが重要である。これは、Ａｌが極めて酸化されやすい材料であり、かつ、酸化されたＡｌを含む混晶を活性層に用いると、発光効率が著しく低下するためである。しかしながら、ＩｎＰやＧａＡｓなどの結晶はＡｌに比べて酸化されにくい。このため、成膜室内に酸素が存在している場合、Ａｌを含む混晶の化合物半導体の成長の段階で、初めて成膜室内の酸素が成長している半導体層中に取り込まれやすいという問題がある。

これに対し、活性層形成層１０４ａの成長を、第１半導体層１０２を形成した後で、連続して同一の成膜室内で行うことで、上述した問題が解消できる。他の層より高いバンドギャップとする第１半導体層１０２は、一般には、ＩｎＡｌＡｓ、ＩｎＧａＡｌＡｓ、ＡｌＧａＡｓ、ＡｌＧａＮ、ＡｌＮなどのＡｌを含む材料から構成することになる。従って、第１半導体層１０２を成長することで、成膜室内の酸素が第１半導体層１０２に取り込まれ、結果的に成膜室内の酸素濃度が低下する。この状態で、活性層形成層１０４ａを成長すれば、活性層形成層１０４ａには酸素が取り込まれることがない。

第１半導体層１０２は発光に寄与せず、この層への酸素の取り込みはデバイス特性に影響すること無く活性層の品質が維持される。これにより、高バンドギャップ層を挿入しない一般的な活性層成長手順に比べて、良好な発光特性を有する活性層が得られるという効果が期待できる。

また、活性層形成層１０４ａの成長においては、この工程の前に、成膜室内を活性層形成層１０４ａの長温度よりも高い温度にすることで各種部材から酸素を離脱させることも知られている。これにより、活性層形成層１０４ａの成長における酸素の導入が防げるようになる。しかしながら、このような高温処理は、既に形成されているＩｎＰからなる半導体層におけるＩｎＰの再蒸発を招くことになり、高品質な結晶成長を阻害するという問題が発生する。

また、基板１０１をＩｎＰとは物性定数（格子定数、熱膨張係数）が大きく異なる材料から構成した場合、ＩｎＰから構成した半導体層に、残留歪およびその分布を生じさせる。ＩｎＰは、高温環境下において、表面エネルギーが最小になるように、原子が移動し再配列するマストランスポート現象を生じやすい材料である。このため、歪分布のあるＩｎＰの層を高温環境に晒すと平坦性が悪化するという問題も発生する。

これに対し、本発明では活性層より基板の側に、より高いバンドギャップの第１半導体層１０２を配置するため、第１半導体層１０２は、ＩｎＡｌＡｓの層とすることが可能である。ＩｎＡｌＡｓの再蒸発温度はＩｎＰよりも高く、またマストランスポートも生じづらい材料である。このため、第１半導体層１０２を成長するときには、成膜室内をより高温にすることが可能となり、上述したいずれの問題も発生することがなく、高品質な活性層を得ることができる。

以上に説明したように、本発明によれば、第２半導体層よりバンドギャップの大きい化合物半導体から構成した第１半導体層を活性層の下に配置したので、横型ｐｉｎ構造の光デバイスの内部量子効率を向上させることができる。

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、基板は、シリコン、酸化シリコン、ＧａＡｓ、ＧａＮ、Ａｌ₂Ｏ₃などの材料から構成されていてもよい。

また、第２半導体層，第５半導体層は、半絶縁性の半導体から構成してもよい。また、活性層は、ＩｎＧａＡｓ、ＩｎＧａＡｌＡｓ、ＩｎＡｌＡｓ、ＩｎＰ、ＩｎＧａＡｓ、ＧａＡｓ、ＩｎＧａＮ、ＧａＮから構成してもよく、また、これらによる多重量子井戸構造としてもよい。

１０１…基板、１０２…第１半導体層、１０３…第２半導体層、１０４…活性層、１０５…第３半導体層、１０６…第４半導体層、１０７…第５半導体層、１１０…下部クラッド層、１１１…第１電極、１１２…第２電極。

Claims

基板の上に形成された化合物半導体からなる第１半導体層と、
前記第１半導体層の上に形成された化合物半導体からなる第２半導体層と、
前記第２半導体層の上に接して形成された化合物半導体からなる活性層と、
前記第２半導体層の上で前記基板の平面に平行な方向に前記活性層を挟んで形成されたｐ型の化合物半導体からなる第３半導体層およびｎ型の化合物半導体からなる第４半導体層と、
前記活性層の上に形成された化合物半導体からなる第５半導体層と
を備え、
前記第２半導体層および前記第５半導体層は、前記活性層よりバンドギャップの大きい化合物半導体から構成され、
前記第３半導体層および前記第４半導体層は、前記活性層より屈折率が低く、かつ前記活性層よりバンドギャップの大きい化合物半導体から構成され、
前記第１半導体層は、前記第２半導体層、前記第３半導体層、および前記第４半導体層よりバンドギャップの大きい化合物半導体から構成され、
前記第１半導体層は、前記第２半導体層、前記第３半導体層、および前記第４半導体層の下に配置され、
前記第１半導体層は、化合物半導体からなる下部クラッド層を介して前記基板の上に形成され、
前記基板は、ＳｉＯ ₂ から構成され、
前記下部クラッド層、前記第１半導体層、前記第２半導体層、前記活性層、前記第５半導体層の合計膜厚は、４００ｎｍ以下とされている
ことを特徴とする光デバイス。
請求項１記載の光デバイスにおいて、
前記第３半導体層に接続された第１電極と、
前記第４半導体層に接続された第２電極と
を更に備えることを特徴とする光デバイス。
請求項１または２記載の光デバイスにおいて、
前記活性層は、多重量子井戸構造とされていることを特徴とする光デバイス。