JP7205072B2 - power converter - Google Patents

power converter Download PDF

Info

Publication number
JP7205072B2
JP7205072B2 JP2018072576A JP2018072576A JP7205072B2 JP 7205072 B2 JP7205072 B2 JP 7205072B2 JP 2018072576 A JP2018072576 A JP 2018072576A JP 2018072576 A JP2018072576 A JP 2018072576A JP 7205072 B2 JP7205072 B2 JP 7205072B2
Authority
JP
Japan
Prior art keywords
switching
switching circuit
circuit
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018072576A
Other languages
Japanese (ja)
Other versions
JP2019187011A (en
Inventor
健一 ▲高▼木
将紀 石垣
義昭 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Priority to JP2018072576A priority Critical patent/JP7205072B2/en
Publication of JP2019187011A publication Critical patent/JP2019187011A/en
Application granted granted Critical
Publication of JP7205072B2 publication Critical patent/JP7205072B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/70—Energy storage systems for electromobility, e.g. batteries

Landscapes

  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、電力変換装置に関し、特に、交流電力を直流電力に変換する装置に関する。 TECHNICAL FIELD The present invention relates to a power conversion device, and more particularly to a device for converting AC power into DC power.

ハイブリッド自動車や電気自動車等の電動車両が広く用いられている。電動車両には、駆動用モータに電力を供給するためのバッテリが搭載されている。ハイブリッド自動車では、エンジンの駆動力や回生制動によって発電した電力によってバッテリが充電される。また、プラグイン機能のある電動車両では、商用電源から供給される電力によってバッテリが充電される。バッテリを充電するため、電動車両には電力変換装置が搭載されている。電力変換装置は、バッテリ充電のために入力された電圧を適切な電圧に変換してバッテリに印加する。 Electric vehicles such as hybrid vehicles and electric vehicles are widely used. An electric vehicle is equipped with a battery for supplying electric power to a drive motor. In a hybrid vehicle, a battery is charged with electric power generated by engine driving force or regenerative braking. Also, in an electric vehicle with a plug-in function, the battery is charged with power supplied from a commercial power source. In order to charge the battery, the electric vehicle is equipped with a power conversion device. A power conversion device converts a voltage input for battery charging into an appropriate voltage and applies it to the battery.

以下の特許文献１および２には、２つのスイッチング回路を各回路に接続された巻線によって磁気的に結合させ、２つのスイッチング回路の間で電力を伝送させる電力変換装置が示されている。特許文献３には、第１および第２の昇圧コンバータのパルス幅変調による力率改善を行いつつ、第１および第２の昇圧コンバータの周波数を調整することにより出力電圧を制御する電力変換装置が示されている。また、以下の非特許文献１には、本願発明に関連する技術として、複数のスイッチング回路の入力端子を直列接続する技術、複数のスイッチング回路の出力端子を並列接続する技術等が記載されている。 The following Patent Documents 1 and 2 show power converters in which two switching circuits are magnetically coupled by windings connected to each circuit and power is transmitted between the two switching circuits. Patent Document 3 discloses a power conversion device that controls the output voltage by adjusting the frequencies of the first and second boost converters while improving the power factor by pulse width modulation of the first and second boost converters. It is shown. In addition, Non-Patent Document 1 below describes, as techniques related to the present invention, a technique for connecting input terminals of a plurality of switching circuits in series, a technique for connecting output terminals of a plurality of switching circuits in parallel, and the like. .

特開２０１１－１９３７１３号公報JP 2011-193713 A 特開２０１７－４６５３３号公報JP 2017-46533 A 特開２０１０－１８３７２６号公報JP 2010-183726 A

Energy conversion Congress and Exposition(ECCE), 2014 IEEE DOI:10.1109/ECCE.2014.6953388Energy conversion Congress and Exposition (ECCE), 2014 IEEE DOI:10.1109/ECCE.2014.6953388

近年、ハイブリッド自動車や電気自動車等の電動車両については、バッテリの出力電圧を大きくすることで、走行時やバッテリ充電時に各回路に流れる電流を小さくし、電力損失を低減する設計が検討されている。しかし、バッテリの出力電圧を大きくすると、各回路に用いられるスイッチング素子等の電子部品の耐電圧を大きくする必要が生じる。また、電力損失の低減に加えて、充電電力を大きくして高速な充電を行うことも検討されており、電子部品の許容電流を大きくする必要も生じている。耐電圧や許容電流が大きい電子部品は、耐電圧や許容電流が小さい電子部品に比べてコストが嵩む傾向にあり、電子部品に費やされるコストが上昇してしまうという問題が生じる。 In recent years, for electric vehicles such as hybrid vehicles and electric vehicles, designs have been studied to reduce power loss by increasing the output voltage of the battery to reduce the current that flows through each circuit while driving or charging the battery. . However, if the output voltage of the battery is increased, it becomes necessary to increase the withstand voltage of electronic components such as switching elements used in each circuit. Moreover, in addition to reducing power loss, increasing charging power for high-speed charging is being studied, and there is a need to increase the allowable current of electronic components. Electronic components with high withstand voltage and allowable current tend to be more expensive than electronic components with low withstand voltage and allowable current, and there is a problem that the cost spent on electronic components increases.

本発明は、電力変換装置に用いられる電子部品に印加される電圧、または、電力変換装置に用いられる電子部品に流れる電流を小さくすることを目的とする。 An object of the present invention is to reduce the voltage applied to the electronic components used in the power converter or the current flowing through the electronic components used in the power converter.

本発明は、電力変換装置であって、入力交流電力を調整する第１スイッチング回路と、前記第１スイッチング回路に磁気的に結合する第２スイッチング回路と、前記第１スイッチング回路に磁気的に結合し、前記第２スイッチング回路のスイッチングに同期したスイッチングをする第３スイッチング回路と、を備え、前記第２スイッチング回路の一対の出力点のうちの一方、および前記第３スイッチング回路の一対の出力点のうちの一方が共通に接続されており、前記第２スイッチング回路の一対の出力点のうちの他方、および前記第３スイッチング回路の一対の出力点のうちの他方から、直流電力が出力され、前記第１スイッチング回路は、並列接続された２つのハーフブリッジであって、一端が共通に接続された２つのスイッチング素子を、各前記ハーフブリッジが備える２つのハーフブリッジと、２つの前記ハーフブリッジの両端に接続されたバッファコンデンサと、それぞれの一端が共通に接続された第１整流素子および第２整流素子を備える整流回路であって、前記第１整流素子の他端が、２つの前記ハーフブリッジにおける２つの並列接続点のうちの一方に接続されており、前記第２整流素子の他端が、２つの前記ハーフブリッジにおける２つの並列接続点のうちの他方に接続されている整流回路と、を備え、前記電力変換装置は、前記第２スイッチング回路に両端が接続された第１セカンダリ巻線と、前記第３スイッチング回路に両端が接続された第２セカンダリ巻線と、前記第１セカンダリ巻線および前記第２セカンダリ巻線と共にトランスを構成するプライマリ巻線であって、一方の前記ハーフブリッジにおける２つのスイッチング素子の接続点と、他方の前記ハーフブリッジにおける２つのスイッチング素子の接続点との間に接続されたプライマリ巻線と、を備え、前記第１整流素子および前記第２整流素子の接続点と、前記プライマリ巻線の中途接続点との間に前記入力交流電力が入力され、前記第１スイッチング回路から前記第２スイッチング回路および前記第３スイッチング回路に電力が伝送されることを特徴とする。 The present invention is a power conversion device comprising a first switching circuit that adjusts input AC power, a second switching circuit that is magnetically coupled to the first switching circuit, and a magnetic coupling that is magnetically coupled to the first switching circuit. and a third switching circuit that performs switching in synchronization with switching of the second switching circuit, one of the pair of output points of the second switching circuit and the pair of output points of the third switching circuit. one of which is commonly connected, DC power is output from the other of the pair of output points of the second switching circuit and the other of the pair of output points of the third switching circuit , The first switching circuit is two half bridges connected in parallel, each of the two half bridges having two switching elements having one end connected in common, and the two half bridges having two switching elements. A rectifying circuit comprising a buffer capacitor connected to both ends, and a first rectifying element and a second rectifying element having one end connected in common, wherein the other end of the first rectifying element is connected to the two half bridges. a rectifier circuit connected to one of the two parallel connection points in the two half bridges, wherein the other end of the second rectifying element is connected to the other of the two parallel connection points in the two half bridges; The power converter includes a first secondary winding both ends of which are connected to the second switching circuit, a second secondary winding both ends of which are connected to the third switching circuit, and the first secondary winding A primary winding that forms a transformer together with a wire and the second secondary winding, and is a connection point between two switching elements in one half bridge and a connection point between two switching elements in the other half bridge. a primary winding connected between the input AC power and the input AC power between a connection point of the first rectifying element and the second rectifying element and an intermediate connection point of the primary winding; Power is transmitted from the first switching circuit to the second switching circuit and the third switching circuit .

望ましくは、前記第２スイッチング回路および前記第３スイッチング回路のそれぞれは、並列接続された２つの第２ハーフブリッジであって、一端が共通に接続された２つのスイッチング素子を、各前記第２ハーフブリッジが備える２つの第２ハーフブリッジを備え、前記第１セカンダリ巻線は、前記第２スイッチング回路における２つの前記第２ハーフブリッジのうちの一方における２つのスイッチング素子の接続点と、当該２つの前記第２ハーフブリッジのうちの他方における２つのスイッチング素子の接続点との間に接続されており、前記第２セカンダリ巻線は、前記第３スイッチング回路における２つの前記第２ハーフブリッジのうちの一方における２つのスイッチング素子の接続点と、当該２つの前記第２ハーフブリッジのうちの他方における２つのスイッチング素子の接続点との間に接続されており、前記第２スイッチング回路および前記第３スイッチング回路のそれぞれにおける２つの前記第２ハーフブリッジの２つの並列接続点が、それぞれの一対の出力点である。 Preferably, each of the second switching circuit and the third switching circuit is two second half bridges connected in parallel, wherein two switching elements having one ends connected in common are connected to each of the second switching circuits. The half-bridge includes two second half-bridges , and the first secondary winding is connected to a connection point between two switching elements in one of the two second half-bridges in the second switching circuit and the two switching elements. and a connection point of two switching elements in the other of the two second half bridges, and the second secondary winding is connected between the two switching elements of the two second half bridges in the third switching circuit. and a connection point of two switching elements on the other of the two second half bridges, wherein the second switching circuit and the third The two parallel connection points of the two second half-bridges in each of the switching circuits are the respective pair of output points.

電力変換装置であって、入力交流電力を調整する入力スイッチング回路と、前記入力スイッチング回路と共通の一対の入力点を有する並列スイッチング回路であって、前記入力スイッチング回路のスイッチングに同期したスイッチングをし、前記入力交流電力を調整する並列スイッチング回路と、前記入力スイッチング回路および前記並列スイッチング回路に磁気的に結合する出力スイッチング回路と、を備え、前記出力スイッチング回路の一対の出力点から直流電力が出力され、前記入力スイッチング回路および前記並列スイッチング回路のそれぞれは、並列接続された２つのハーフブリッジであって、一端が共通に接続された２つのスイッチング素子を、各前記ハーフブリッジが備える２つのハーフブリッジと、２つの前記ハーフブリッジの両端に接続されたバッファコンデンサと、それぞれの一端が共通に接続された第１整流素子および第２整流素子を備える整流回路であって、前記第１整流素子の他端が、２つの前記ハーフブリッジにおける２つの並列接続点のうちの一方に接続されており、前記第２整流素子の他端が、２つの前記ハーフブリッジにおける２つの並列接続点のうちの他方に接続されている整流回路と、を備え、前記電力変換装置は、前記入力スイッチング回路に両端が接続された第１プライマリ巻線と、前記並列スイッチング回路に両端が接続された第２プライマリ巻線と、前記第１プライマリ巻線および前記第２プライマリ巻線と共にトランスを構成し、前記出力スイッチング回路に両端が接続されたセカンダリ巻線と、を備え、前記第１プライマリ巻線は、前記入力スイッチング回路における２つの前記ハーフブリッジのうちの一方における２つのスイッチング素子の接続点と、当該２つの前記ハーフブリッジのうちの他方における２つのスイッチング素子の接続点との間に接続されており、前記第２プライマリ巻線は、前記並列スイッチング回路における２つの前記ハーフブリッジのうちの一方における２つのスイッチング素子の接続点と、当該２つの前記ハーフブリッジのうちの他方における２つのスイッチング素子の接続点との間に接続されており、前記入力スイッチング回路および前記並列スイッチング回路のそれぞれにおける前記第１整流素子および前記第２整流素子の接続点が共通に接続され、前記第１プライマリ巻線の中途接続点と前記第２プライマリ巻線の中途接続点とが共通に接続され、前記入力スイッチング回路および前記並列スイッチング回路のそれぞれにおける前記第１整流素子および前記第２整流素子の接続点と、前記第１プライマリ巻線の中途接続点および前記第２プライマリ巻線の中途接続点の接続点とが、前記共通の一対の入力点であり、 前記共通の一対の入力点に前記入力交流電力が入力され、前記入力スイッチング回路および前記並列スイッチング回路から前記出力スイッチング回路に電力が伝送され、２つの前記出力スイッチング回路と、２つの前記セカンダリ巻線を備え、２つの前記セカンダリ巻線のうちの一方の両端が、２つの前記出力スイッチング回路のうちの一方に接続され、２つの前記セカンダリ巻線のうちの他方の両端が、２つの前記出力スイッチング回路のうちの他方に接続され、２つの前記出力スイッチング回路のうちの一方における一対の出力点のうちの一方、および２つの前記出力スイッチング回路のうちの他方における一対の出力点のうちの一方が共通に接続され、２つの前記出力スイッチング回路のうちの一方における一対の出力点のうちの他方、および２つの前記出力スイッチング回路のうちの他方における一対の出力点のうちの他方から、直流電力が出力されることを特徴とする。 A power conversion device comprising: an input switching circuit for adjusting input AC power; and a parallel switching circuit having a pair of input points common to the input switching circuit, wherein switching is performed in synchronization with switching of the input switching circuit. , a parallel switching circuit that adjusts the input AC power, and an output switching circuit that is magnetically coupled to the input switching circuit and the parallel switching circuit, and DC power is output from a pair of output points of the output switching circuit. and each of the input switching circuit and the parallel switching circuit is two half bridges connected in parallel, each half bridge comprising two switching elements having one end connected in common. and a buffer capacitor connected to both ends of the two half bridges, and a first rectifying element and a second rectifying element having one ends thereof connected in common, wherein the first rectifying element and the one end is connected to one of the two parallel connection points of the two half-bridges, and the other end of the second rectifying element is connected to the other of the two parallel connection points of the two half-bridges. a rectifier circuit connected thereto, the power converter comprising a first primary winding having both ends connected to the input switching circuit and a second primary winding having both ends connected to the parallel switching circuit. and a secondary winding, which forms a transformer together with the first primary winding and the second primary winding and has both ends connected to the output switching circuit, wherein the first primary winding is connected to the input switching circuit. is connected between a connection point of two switching elements in one of the two half bridges and a connection point of two switching elements in the other of the two half bridges, and the second A primary winding is between a connection point of two switching elements in one of the two half bridges in the parallel switching circuit and a connection point of two switching elements in the other of the two half bridges. , the connection points of the first rectifying element and the second rectifying element in each of the input switching circuit and the parallel switching circuit are connected in common, and the intermediate connection point of the first primary winding and the In common with the midway connection point of the second primary winding a connection point of the first rectifying element and the second rectifying element in each of the input switching circuit and the parallel switching circuit, an intermediate connection point of the first primary winding, and the second primary winding; A connection point of the intermediate connection point is the common pair of input points, and the input AC power is input to the common pair of input points, and the input switching circuit and the parallel switching circuit are connected to the output switching circuit. comprising two said output switching circuits and two said secondary windings, both ends of one of said two secondary windings being connected to one of said two said output switching circuits. one of a pair of output points in one of the two output switching circuits, wherein the other end of the two secondary windings is connected to the other of the two output switching circuits; and one of a pair of output points of the other of the two output switching circuits is connected in common, and the other of the pair of output points of one of the two output switching circuits and the two of the DC power is output from the other of the pair of output points of the other of the output switching circuits .

本発明によれば、電力変換装置に用いられる電子部品に印加される電圧、または、電力変換装置に用いられる電子部品に流れる電流を小さくすることができる。 ADVANTAGE OF THE INVENTION According to this invention, the voltage applied to the electronic component used for a power converter device, or the electric current which flows through the electronic component used for a power converter device can be made small.

基本技術に係る電力変換装置の構成を示す図である。It is a figure which shows the structure of the power converter device which concerns on a basic technique. 入力交流電圧が正の値となる半周期における力率改善回路の動作タイミングを示す図である。FIG. 4 is a diagram showing operation timings of the power factor correction circuit in a half cycle in which the input AC voltage has a positive value; 入力交流電圧が負の値となる半周期における力率改善回路の動作タイミングを示す図である。FIG. 4 is a diagram showing operation timings of the power factor correction circuit in a half cycle in which the input AC voltage has a negative value; プライマリ巻線電圧、セカンダリ巻線電圧、およびセカンダリ巻線電流の時間波形を示す図である。FIG. 4 is a diagram showing temporal waveforms of a primary winding voltage, a secondary winding voltage, and a secondary winding current; 制御部の構成例を示す図である。It is a figure which shows the structural example of a control part. 第１実施形態に係る電力変換装置を示す図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a figure which shows the power converter device which concerns on 1st Embodiment. シミュレーション結果を示す図である。It is a figure which shows a simulation result. 第２実施形態に係る電力変換装置を示す図である。It is a figure which shows the power converter device which concerns on 2nd Embodiment.

図１には、本発明の基本技術に係る車両搭載用の電力変換装置の構成が示されている。電力変換装置は、力率改善回路１０、電圧コンバータ回路１４および制御部２２を備えている。力率改善回路１０には交流電圧源１８が接続されている。交流電圧源１８は、例えば、商用電源であり、電力変換装置の搭載先の車両がプラグイン機能を有する場合には、ＡＣアウトレット等が交流電圧源１８となる。電圧コンバータ回路１４には負荷回路２０が接続されている。負荷回路２０は、例えば、バッテリ、あるいは車両搭載用バッテリを充電するための充電回路である。制御部２２は、力率改善回路１０および電圧コンバータ回路１４が備える各スイッチング素子をオンオフ制御する。 FIG. 1 shows the configuration of a vehicle-mounted power converter according to the basic technology of the present invention. The power converter includes a power factor correction circuit 10 , a voltage converter circuit 14 and a controller 22 . An AC voltage source 18 is connected to the power factor correction circuit 10 . The AC voltage source 18 is, for example, a commercial power supply, and an AC outlet or the like serves as the AC voltage source 18 when the vehicle on which the power converter is mounted has a plug-in function. A load circuit 20 is connected to the voltage converter circuit 14 . The load circuit 20 is, for example, a charging circuit for charging a battery or a vehicle-mounted battery. Control unit 22 performs on/off control of each switching element included in power factor correction circuit 10 and voltage converter circuit 14 .

力率改善回路１０は、交流電圧源１８から流入する電流の時間波形をスイッチングによって調整し、交流電圧源１８から電力変換装置側を見た力率を改善する。力率改善回路１０および電圧コンバータ回路１４はトランスＴによって結合されており、交流電圧源１８から出力された電力は、力率改善回路１０から電圧コンバータ回路１４に伝送される。電圧コンバータ回路１４は、トランスＴのセカンダリ巻線Ｔ２から得られる交流電圧を直流電圧に変換し、適切な大きさの直流電圧を負荷回路２０に出力する。力率改善回路１０および電圧コンバータ回路１４によれば、交流電圧源１８から負荷回路２０に効率的に電力が供給される。 The power factor correction circuit 10 adjusts the time waveform of the current flowing in from the AC voltage source 18 by switching, and improves the power factor of the power converter side from the AC voltage source 18 . Power factor correction circuit 10 and voltage converter circuit 14 are coupled by transformer T, and power output from AC voltage source 18 is transferred from power factor correction circuit 10 to voltage converter circuit 14 . The voltage converter circuit 14 converts the AC voltage obtained from the secondary winding T2 of the transformer T into a DC voltage and outputs the DC voltage of appropriate magnitude to the load circuit 20 . Power factor correction circuit 10 and voltage converter circuit 14 efficiently supply power from AC voltage source 18 to load circuit 20 .

力率改善回路１０の構成について説明する。力率改善回路１０は、フィルタコンデンサＣｉｎ、プライマリ巻線Ｔ１、および第１スイッチング回路１２を備えている。 A configuration of the power factor correction circuit 10 will be described. The power factor correction circuit 10 comprises a filter capacitor Cin, a primary winding T1, and a first switching circuit 12.

第１スイッチング回路１２は、スイッチング素子Ｓ１およびＳ２によって構成されるハーフブリッジＵ、スイッチング素子Ｓ３およびＳ４によって構成されるハーフブリッジＶ、ダイオードＤ１（第１整流素子）、ダイオードＤ２（第２整流素子）、およびバッファコンデンサＣｂｕｆを備えている。ハーフブリッジＵは、スイッチング素子Ｓ１の一端と、スイッチング素子Ｓ２の一端とを共通に接続したものである。スイッチング素子Ｓ１の両端には、スイッチング素子Ｓ２との接続点の側をアノードとしてダイオードが接続されている。スイッチング素子Ｓ２の両端には、スイッチング素子Ｓ１との接続点の側をカソードとしてダイオードが接続されている。スイッチング素子Ｓ１およびＳ２としては、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）が用いられる。この場合、スイッチング素子Ｓ１としてのＩＧＢＴのエミッタと、スイッチング素子Ｓ２としてのＩＧＢＴのコレクタとが接続される。 The first switching circuit 12 includes a half bridge U composed of switching elements S1 and S2, a half bridge V composed of switching elements S3 and S4, a diode D1 (first rectifying element), and a diode D2 (second rectifying element). , and a buffer capacitor Cbuf. The half bridge U connects one end of the switching element S1 and one end of the switching element S2 in common. A diode is connected to both ends of the switching element S1 with the side of the connection point with the switching element S2 as an anode. A diode is connected to both ends of the switching element S2 with the side of the connection point with the switching element S1 as a cathode. IGBTs (Insulated Gate Bipolar Transistors), for example, are used as the switching elements S1 and S2. In this case, the emitter of the IGBT as the switching element S1 and the collector of the IGBT as the switching element S2 are connected.

同様に、ハーフブリッジＶは、スイッチング素子Ｓ３の一端と、スイッチング素子Ｓ４の一端とを共通に接続したものである。スイッチング素子Ｓ３の両端には、スイッチング素子Ｓ４との接続点の側をアノードとしてダイオードが接続されている。スイッチング素子Ｓ４の両端には、スイッチング素子Ｓ３との接続点の側をカソードとしてダイオードが接続されている。スイッチング素子Ｓ３およびＳ４としては、例えば、ＩＧＢＴが用いられる。この場合、スイッチング素子Ｓ３としてのＩＧＢＴのエミッタと、スイッチング素子Ｓ４としてのＩＧＢＴのコレクタとが接続される。 Similarly, the half bridge V connects one end of the switching element S3 and one end of the switching element S4 in common. A diode is connected to both ends of the switching element S3 with the side of the connection point with the switching element S4 as an anode. A diode is connected to both ends of the switching element S4 with a cathode on the side of the connection point with the switching element S3. IGBTs, for example, are used as the switching elements S3 and S4. In this case, the emitter of the IGBT as the switching element S3 and the collector of the IGBT as the switching element S4 are connected.

スイッチング素子Ｓ１およびＳ２の接続点と、スイッチング素子Ｓ３およびＳ４の接続点との間には、プライマリ巻線Ｔ１が接続されている。プライマリ巻線Ｔ１のセンタータップｍ（中途接続点）は電源入力端子２４－２に接続されている。 A primary winding T1 is connected between the connection point of the switching elements S1 and S2 and the connection point of the switching elements S3 and S4. A center tap m (intermediate connection point) of the primary winding T1 is connected to the power input terminal 24-2.

ハーフブリッジＵおよびＶは並列接続され、フルブリッジを構成している。すなわち、スイッチング素子Ｓ１のスイッチング素子Ｓ２側とは反対側の端子（図の上側の端子）と、スイッチング素子Ｓ３のスイッチング素子Ｓ４側とは反対側の端子（図の上側の端子）とが接続されている。また、スイッチング素子Ｓ２のスイッチング素子Ｓ１側とは反対側の端子（図の下側の端子）と、スイッチング素子Ｓ４のスイッチング素子Ｓ３側とは反対側の端子（図の下側の端子）とが接続されている。 Half bridges U and V are connected in parallel to form a full bridge. That is, the terminal of the switching element S1 opposite to the switching element S2 (upper terminal in the figure) is connected to the terminal of the switching element S3 opposite to the switching element S4 (upper terminal in the figure). ing. A terminal of the switching element S2 opposite to the switching element S1 (lower terminal in the drawing) and a terminal of the switching element S4 opposite to the switching element S3 (lower terminal in the drawing) are connected. It is connected.

ダイオードＤ１のアノードはダイオードＤ２のカソードに接続されている。ダイオードＤ１のカソードは、ハーフブリッジＵおよびＶの上側の端子に接続され、ダイオードＤ２のアノードは、ハーフブリッジＵおよびＶの下側の端子に接続されている。ダイオードＤ１およびＤ２の接続点は、電源入力端子２４－１に接続されている。 The anode of diode D1 is connected to the cathode of diode D2. The cathode of diode D1 is connected to the upper terminals of the half-bridges U and V, and the anode of diode D2 is connected to the lower terminals of the half-bridges U and V. A connection point of the diodes D1 and D2 is connected to the power input terminal 24-1.

スイッチング素子Ｓ１、スイッチング素子Ｓ３、およびダイオードＤ１の接続点と、スイッチング素子Ｓ２、スイッチング素子Ｓ４、およびダイオードＤ２の接続点との間には、バッファコンデンサＣｂｕｆが接続されている。 A buffer capacitor Cbuf is connected between a connection point of the switching element S1, the switching element S3, and the diode D1 and a connection point of the switching element S2, the switching element S4, and the diode D2.

プライマリ巻線Ｔ１は、電圧コンバータ回路１４が備えるセカンダリ巻線Ｔ２に磁気的に結合し、プライマリ巻線Ｔ１およびセカンダリ巻線Ｔ２はトランスＴを構成している。なお、プライマリ巻線Ｔ１の一端とスイッチング素子Ｓ１およびＳ２の接続点との間に第１のリアクトルが接続され、プライマリ巻線Ｔ１の他端とスイッチング素子Ｓ３およびＳ４の接続点との間に第２のリアクトルが接続されてもよい。この場合、第１のリアクトルと第２のリアクトルは磁気的に結合してもよい。また、電源入力端子２４－２とセンタータップｍとの間にもリアクトルが接続されてもよい。 Primary winding T1 is magnetically coupled to secondary winding T2 provided in voltage converter circuit 14, and primary winding T1 and secondary winding T2 constitute transformer T. As shown in FIG. A first reactor is connected between one end of the primary winding T1 and a connection point between the switching elements S1 and S2, and a first reactor is connected between the other end of the primary winding T1 and a connection point between the switching elements S3 and S4. 2 reactors may be connected. In this case, the first reactor and the second reactor may be magnetically coupled. A reactor may also be connected between the power supply input terminal 24-2 and the center tap m.

電源入力端子２４－１と電源入力端子２４－２との間には、フィルタコンデンサＣｉｎが接続されている。また、電源入力端子２４－１と電源入力端子２４－２との間には交流電圧源１８が接続されている。交流電圧源１８が商用電源である場合には、電源入力端子２４－１および２４－２は商用電源用のコネクタに接続される。また、電源入力端子２４－１および２４－２にはケーブルを介して電源用プラグが接続され、その電源用プラグがＡＣアウトレットに差し込まれてもよい。 A filter capacitor Cin is connected between the power input terminal 24-1 and the power input terminal 24-2. An AC voltage source 18 is connected between the power input terminal 24-1 and the power input terminal 24-2. If the AC voltage source 18 is a commercial power source, the power input terminals 24-1 and 24-2 are connected to commercial power connectors. Also, a power plug may be connected to the power input terminals 24-1 and 24-2 via a cable, and the power plug may be inserted into an AC outlet.

力率改善回路１０の動作について説明する。交流電圧源１８は電源入力端子２４－１および２４－２に、正弦波電圧である入力交流電圧Ｖａｃを出力する。フィルタコンデンサＣｉｎは、力率改善回路１０で発生し、交流電圧源１８側に流出する高周波電流を抑制する。 The operation of the power factor correction circuit 10 will be described. AC voltage source 18 outputs input AC voltage Vac, which is a sinusoidal voltage, to power supply input terminals 24-1 and 24-2. The filter capacitor Cin suppresses high-frequency current generated in the power factor correction circuit 10 and flowing out to the AC voltage source 18 side.

制御部２２は、制御信号Ｃｎ１～Ｃｎ４をそれぞれスイッチング素子Ｓ１～Ｓ４に出力し、スイッチング素子Ｓ１～Ｓ４をオンオフ制御する。制御信号Ｃｎｉがハイであるときは、スイッチング素子Ｓｉはオンとなり、制御信号Ｃｎｉがローであるときは、スイッチング素子Ｓｉはオフとなる。ただし、ｉは１～４のうちいずれかの整数である。制御信号Ｃｎ２は制御信号Ｃｎ１に対してハイおよびローを反転したものであり、制御信号Ｃｎ４は、制御信号Ｃｎ３に対してハイおよびローを反転したものである。また、制御信号Ｃｎ３およびＣｎ４は、それぞれ、制御信号Ｃｎ１およびＣｎ２に対して位相が１８０°遅れている。 The control unit 22 outputs control signals Cn1 to Cn4 to the switching elements S1 to S4, respectively, to control the ON/OFF of the switching elements S1 to S4. When the control signal Cni is high, the switching element Si is turned on, and when the control signal Cni is low, the switching element Si is turned off. However, i is any integer from 1 to 4. The control signal Cn2 is obtained by inverting the high and low levels of the control signal Cn1, and the control signal Cn4 is obtained by inverting the high and low levels of the control signal Cn3. Also, the control signals Cn3 and Cn4 are 180° behind the control signals Cn1 and Cn2, respectively.

これによって、スイッチング素子Ｓ１およびスイッチング素子Ｓ２は、交互にオンオフする。すなわち、スイッチング素子Ｓ１がオフからオンになったときは、スイッチング素子Ｓ２はオンからオフになり、スイッチング素子Ｓ１がオンからオフになったときは、スイッチング素子Ｓ２は、オフからオンになる。同様に、スイッチング素子Ｓ３およびスイッチング素子Ｓ４は交互にオンオフする。スイッチング素子Ｓ１およびＳ２のオンオフの位相に対し、スイッチング素子Ｓ３およびＳ４のオンオフの位相は１８０°遅れる。 As a result, the switching element S1 and the switching element S2 are alternately turned on and off. That is, when the switching element S1 is turned on from off, the switching element S2 is turned off from on, and when the switching element S1 is turned off from on, the switching element S2 is turned on from off. Similarly, switching element S3 and switching element S4 are alternately turned on and off. The on/off phases of the switching elements S3 and S4 are delayed by 180° with respect to the on/off phases of the switching elements S1 and S2.

制御部２２は、バッファコンデンサＣｂｕｆの端子間電圧とその目標値との差異、交流電圧源１８と電源入力端子２４－２との間の経路を流れる入力電流ｉＬ、および交流電圧源１８が出力する入力交流電圧Ｖａｃに応じて、制御信号Ｃｎ１～Ｃｎ４のデューティ比（時比率）を変化させる。これによって、電源入力端子２４－１および２４－２に流れる電流の時間波形を入力交流電圧Ｖａｃの時間波形に近似させ、または一致させると共に、電源入力端子２４－１および２４－２に流れる電流の位相を入力交流電圧Ｖａｃの位相に近似させ、または一致させる。 The control unit 22 controls the difference between the voltage between the terminals of the buffer capacitor Cbuf and its target value, the input current iL flowing through the path between the AC voltage source 18 and the power supply input terminal 24-2, and the AC voltage source 18 outputting The duty ratios of the control signals Cn1 to Cn4 are changed according to the input AC voltage Vac. As a result, the time waveforms of the currents flowing through the power supply input terminals 24-1 and 24-2 are approximated or matched to the time waveforms of the input AC voltage Vac, and the currents flowing through the power supply input terminals 24-1 and 24-2 The phase is approximated or matched with the phase of the input AC voltage Vac.

図２（ａ）～（ｅ）には、入力交流電圧Ｖａｃが正の値となる半周期における力率改善回路１０の動作タイミングが示されている。図２（ａ）には制御信号Ｃｎ１の反転値および制御信号Ｃｎ２の時間波形が示されており、図２（ｂ）には制御信号Ｃｎ３の反転値および制御信号Ｃｎ４の時間波形が示されている。符号の上に付された「－」の記号は、その符号で表される制御信号の反転値を意味する。図２（ｃ）には、スイッチング素子Ｓ１およびＳ２の接続点の電位Ｖｕ（Ｕ相電位Ｖｕ）の時間波形が示されており、図２（ｄ）には、スイッチング素子Ｓ３およびＳ４との接続点の電位Ｖｖ（Ｖ相電位Ｖｖ）の時間波形が示されている。さらに、図２（ｅ）には、プライマリ巻線Ｔ１に印加される電圧Ｖｕｖ（プライマリ巻線電圧Ｖｕｖ）の時間波形が示されている。制御信号Ｃｎ１の反転値および制御信号Ｃｎ３の反転値は、それぞれ、制御信号Ｃｎ２およびＣｎ４と同一である。また、Ｕ相電位ＶｕおよびＶ相電位Ｖｖの基準は接地導体Ｇ１の電位である。 FIGS. 2(a) to 2(e) show the operation timing of the power factor correction circuit 10 in the half cycle in which the input AC voltage Vac takes a positive value. FIG. 2(a) shows the inverted value of the control signal Cn1 and the time waveform of the control signal Cn2, and FIG. 2(b) shows the inverted value of the control signal Cn3 and the time waveform of the control signal Cn4. there is A "-" sign above a sign means an inverted value of the control signal represented by that sign. FIG. 2(c) shows the time waveform of the potential Vu (U-phase potential Vu) at the connection point of the switching elements S1 and S2, and FIG. 2(d) shows the connection with the switching elements S3 and S4. A time waveform of the point potential Vv (V-phase potential Vv) is shown. Further, FIG. 2(e) shows the time waveform of the voltage Vuv (primary winding voltage Vuv) applied to the primary winding T1. The inverted value of control signal Cn1 and the inverted value of control signal Cn3 are the same as control signals Cn2 and Cn4, respectively. The reference of the U-phase potential Vu and the V-phase potential Vv is the potential of the ground conductor G1.

図２（ａ）に示されているように、制御信号Ｃｎ１の反転値および制御信号Ｃｎ２の周期はＰであり、１周期Ｐの間に制御信号Ｃｎ１の反転値および制御信号Ｃｎ２は、ハイ時間δだけハイになる。図２（ｂ）に示されているように、制御信号Ｃｎ３の反転値および制御信号Ｃｎ４は、制御信号Ｃｎ１の反転値および制御信号Ｃｎ２に対して半周期、すなわち、１８０°遅れている。デューティ比αは、α＝δ／Ｐであり、ハイ時間δが入力交流電圧Ｖｉｎの瞬時値に応じて変化し、デューティ比αはハイ時間δの変化に伴って変化する。 As shown in FIG. 2(a), the period of the inverted value of the control signal Cn1 and the control signal Cn2 is P, and during one period P, the inverted value of the control signal Cn1 and the control signal Cn2 are high. High by δ. As shown in FIG. 2(b), the inverted value of control signal Cn3 and control signal Cn4 lag the inverted value of control signal Cn1 and control signal Cn2 by half a cycle, ie, 180°. The duty ratio α is α=δ/P, the high time δ changes according to the instantaneous value of the input AC voltage Vin, and the duty ratio α changes as the high time δ changes.

ここでは、バッファコンデンサＣｂｕｆが一定の電圧Ｖｂに充電されているものとして力率改善回路１０の動作について説明する。 Here, the operation of the power factor correction circuit 10 will be described assuming that the buffer capacitor Cbuf is charged to a constant voltage Vb.

制御信号Ｃｎ１がハイであり、制御信号Ｃｎ２がローである間、スイッチング素子Ｓ１はオンになり、スイッチング素子Ｓ２はオフになる。これによってＵ相電位Ｖｕは、バッファコンデンサＣｂｕｆの充電電圧Ｖｂとなる。一方、制御信号Ｃｎ１がローであり、制御信号Ｃｎ２がハイである間、スイッチング素子Ｓ１はオフになり、スイッチング素子Ｓ２はオンになる。これによってＵ相電位は０となる。したがって、図２（ｃ）に示されているように、Ｕ相電位Ｖｕは、周期Ｐで時間（Ｐ－δ）の間Ｖｂとなり、その他の時間帯で０となる。 While control signal Cn1 is high and control signal Cn2 is low, switching element S1 is turned on and switching element S2 is turned off. As a result, the U-phase potential Vu becomes the charging voltage Vb of the buffer capacitor Cbuf. On the other hand, while the control signal Cn1 is low and the control signal Cn2 is high, the switching element S1 is turned off and the switching element S2 is turned on. As a result, the U-phase potential becomes zero. Therefore, as shown in FIG. 2(c), the U-phase potential Vu is Vb for the time (P-.delta.) in the cycle P, and is 0 in the other time zones.

制御信号Ｃｎ３がハイであり、制御信号Ｃｎ４がローである間、スイッチング素子Ｓ３はオンになり、スイッチング素子Ｓ４はオフになる。これによって、Ｖ相電位ＶｖはバッファコンデンサＣｂｕｆの充電電圧Ｖｂとなる。一方、制御信号Ｃｎ３がローであり、制御信号Ｃｎ４がハイである間、スイッチング素子Ｓ３はオフになり、スイッチング素子Ｓ４はオンになる。これによってＶ相電位は０となる。したがって、図２（ｄ）に示されているように、Ｖ相電位Ｖｖは、Ｕ相電位Ｖｕと同一の時間波形を有し、Ｕ相電位Ｖｕから１８０°位相が遅れた電位となる。 While control signal Cn3 is high and control signal Cn4 is low, switching element S3 is turned on and switching element S4 is turned off. As a result, the V-phase potential Vv becomes the charging voltage Vb of the buffer capacitor Cbuf. On the other hand, while the control signal Cn3 is low and the control signal Cn4 is high, the switching element S3 is turned off and the switching element S4 is turned on. As a result, the V-phase potential becomes zero. Therefore, as shown in FIG. 2(d), the V-phase potential Vv has the same time waveform as the U-phase potential Vu and is delayed by 180° in phase from the U-phase potential Vu.

プライマリ巻線電圧Ｖｕｖは、Ｕ相電位ＶｕからＶ相電位Ｖｖを減じた電圧である。これによって、図２（ｅ）に示されているように、プライマリ巻線電圧Ｖｕｖは、波高値Ｖｂで正負対称の時間波形となる。 Primary winding voltage Vuv is a voltage obtained by subtracting V-phase potential Vv from U-phase potential Vu. As a result, as shown in FIG. 2(e), the primary winding voltage Vuv has a positive and negative symmetric time waveform at the crest value Vb.

図３（ａ）～（ｅ）には、入力交流電圧が負の値となる半周期における力率改善回路１０の動作タイミングが示されている。図３（ａ）には制御信号Ｃｎ１の反転値および制御信号Ｃｎ２の時間波形が示されており、図３（ｂ）には制御信号Ｃｎ３の反転値および制御信号Ｃｎ４の時間波形が示されている。図３（ｃ）にはＵ相電位Ｖｕの時間波形が示されており、図３（ｄ）にはＶ相電位Ｖｖの時間波形が示されている。さらに、図３（ｅ）にはプライマリ巻線電圧Ｖｕｖの時間波形が示されている。図２に示されている事項と同一の事項については同一の符号を付してその説明を省略する。 3(a) to 3(e) show the operation timing of the power factor correction circuit 10 in the half cycle in which the input AC voltage has a negative value. FIG. 3(a) shows the inverted value of the control signal Cn1 and the time waveform of the control signal Cn2, and FIG. 3(b) shows the inverted value of the control signal Cn3 and the time waveform of the control signal Cn4. there is FIG. 3(c) shows the time waveform of the U-phase potential Vu, and FIG. 3(d) shows the time waveform of the V-phase potential Vv. Further, FIG. 3(e) shows the time waveform of the primary winding voltage Vuv. Items that are the same as those shown in FIG. 2 are denoted by the same reference numerals, and descriptions thereof are omitted.

図３（ａ）に示されているように、制御信号Ｃｎ１の反転値および制御信号Ｃｎ２の周期はＰであり、１周期Ｐの間に制御信号Ｃｎ１の反転値および制御信号Ｃｎ２は、ハイ時間γだけハイになる。図３（ｂ）に示されているように、制御信号Ｃｎ３の反転値および制御信号Ｃｎ４は、制御信号Ｃｎ１の反転値および制御信号Ｃｎ２に対して半周期、すなわち、１８０°遅れている。デューティ比αは、α＝γ／Ｐであり、ハイ時間γが入力交流電圧Ｖｉｎの瞬時値に応じて変化し、デューティ比αはハイ時間γの変化に伴って変化する。 As shown in FIG. 3A, the period of the inverted value of the control signal Cn1 and the control signal Cn2 is P, and the inverted value of the control signal Cn1 and the control signal Cn2 are high during one period P. High by γ. As shown in FIG. 3(b), the inverted value of control signal Cn3 and control signal Cn4 lag the inverted value of control signal Cn1 and control signal Cn2 by half a cycle, ie, 180°. The duty ratio α is α=γ/P, the high time γ changes according to the instantaneous value of the input AC voltage Vin, and the duty ratio α changes as the high time γ changes.

入力交流電圧Ｖｉｎが正の値となる半周期と同様の動作によって、入力交流電圧Ｖｉｎが負の値となる半周期においては、図３（ｃ）に示されているように、Ｕ相電位Ｖｕは、周期Ｐで時間（Ｐ－γ）の間Ｖｂとなり、その他の時間帯で０となる。また、図３（ｄ）に示されているように、Ｖ相電位Ｖｖは、Ｕ相電位Ｖｕと同一の時間波形を有し、Ｕ相電位Ｖｕから１８０°位相が遅れた電位となる。プライマリ巻線電圧Ｖｕｖは、Ｕ相電位ＶｕからＶ相電位Ｖｖを減じた電圧である。これによって、図３（ｅ）に示されているように、プライマリ巻線電圧Ｖｕｖは、波高値Ｖｂで正負対称の時間波形となる。これによって、セカンダリ巻線Ｔ２には、プライマリ巻線電圧Ｖｕｖに基づくセカンダリ巻線電圧Ｖｗｘが発生する。 By the same operation as the half cycle in which the input AC voltage Vin has a positive value, the U-phase potential Vu becomes Vb for a period of time (P−γ) in period P, and becomes 0 in other time zones. Further, as shown in FIG. 3(d), the V-phase potential Vv has the same time waveform as the U-phase potential Vu, and is delayed in phase from the U-phase potential Vu by 180°. Primary winding voltage Vuv is a voltage obtained by subtracting V-phase potential Vv from U-phase potential Vu. As a result, as shown in FIG. 3(e), the primary winding voltage Vuv has a positive and negative symmetric time waveform at the crest value Vb. As a result, a secondary winding voltage Vwx based on the primary winding voltage Vuv is generated across the secondary winding T2.

また、制御信号Ｃｎ１～Ｃｎ４に従ってスイッチングＳ１～Ｓ４がオンオフ制御されることで、スイッチング素子Ｓ１～Ｓ４、ダイオードＤ１およびＤ２が整流回路として動作し、プライマリ巻線Ｔ１の端子間電圧Ｖｕｖが整流されてバッファコンデンサＣｂｕｆに印加される。これによって、入力交流電圧Ｖａｃに基づいて、バッファコンデンサＣｂｕｆが充電される。 In addition, the switching elements S1 to S4 and the diodes D1 and D2 operate as a rectifier circuit by controlling the on/off of the switching elements S1 to S4 according to the control signals Cn1 to Cn4, and the voltage Vuv between the terminals of the primary winding T1 is rectified. It is applied to the buffer capacitor Cbuf. As a result, the buffer capacitor Cbuf is charged based on the input AC voltage Vac.

制御信号Ｃｎ１～Ｃｎ４の周期は、入力交流電圧Ｖｉｎの周期よりも十分短い。リアクトルＬおよびプライマリ巻線Ｔ１に流れる電流の時間波形は、スイッチング素子Ｓ１～Ｓ４のスイッチングによって整形され、力率改善動作が実行される。 The cycles of the control signals Cn1-Cn4 are sufficiently shorter than the cycle of the input AC voltage Vin. The time waveform of the current flowing through the reactor L and the primary winding T1 is shaped by the switching of the switching elements S1 to S4, and the power factor improving operation is executed.

次に、電圧コンバータ回路１４の構成について図１を参照して説明する。電圧コンバータ回路１４は、セカンダリ巻線Ｔ２および第２スイッチング回路１６を備えている。 Next, the configuration of voltage converter circuit 14 will be described with reference to FIG. Voltage converter circuit 14 comprises secondary winding T2 and second switching circuit 16 .

第２スイッチング回路１６は、スイッチング素子Ｓ５およびＳ６によって構成されるハーフブリッジＷ、スイッチング素子Ｓ７およびＳ８によって構成されるハーフブリッジＸ、および出力コンデンサＣｏを備えている。ハーフブリッジＷは、スイッチング素子Ｓ５の一端と、スイッチング素子Ｓ６一端とを共通に接続したものである。スイッチング素子Ｓ５の両端には、スイッチング素子Ｓ６との接続点の側をアノードとしてダイオードが接続されている。スイッチング素子Ｓ６の両端には、スイッチング素子Ｓ５との接続点の側をカソードとしてダイオードが接続されている。スイッチング素子Ｓ５およびＳ６としては、例えば、ＩＧＢＴが用いられる。この場合、スイッチング素子Ｓ５としてのＩＧＢＴのエミッタと、スイッチング素子Ｓ６としてのＩＧＢＴのコレクタとが接続される。 The second switching circuit 16 includes a half bridge W composed of switching elements S5 and S6, a half bridge X composed of switching elements S7 and S8, and an output capacitor Co. The half bridge W connects one end of the switching element S5 and one end of the switching element S6 in common. A diode is connected to both ends of the switching element S5 with the side of the connection point with the switching element S6 as an anode. A diode is connected to both ends of the switching element S6 with the side of the connection point with the switching element S5 as a cathode. IGBTs, for example, are used as the switching elements S5 and S6. In this case, the emitter of the IGBT as the switching element S5 and the collector of the IGBT as the switching element S6 are connected.

同様に、ハーフブリッジＸは、スイッチング素子Ｓ７の一端と、スイッチング素子Ｓ８の一端とを共通に接続したものである。スイッチング素子Ｓ７の両端には、スイッチング素子Ｓ８との接続点の側をアノードとしてダイオードが接続されている。スイッチング素子Ｓ８の両端には、スイッチング素子Ｓ７との接続点の側をカソードとしてダイオードが接続されている。スイッチング素子Ｓ７およびＳ８としては、例えば、ＩＧＢＴが用いられる。この場合、スイッチング素子Ｓ７としてのＩＧＢＴのエミッタと、スイッチング素子Ｓ８としてのＩＧＢＴのコレクタとが接続される。 Similarly, the half bridge X connects one end of the switching element S7 and one end of the switching element S8 in common. A diode is connected to both ends of the switching element S7 with the side of the connection point with the switching element S8 as an anode. A diode is connected to both ends of the switching element S8 with a cathode on the side of the connection point with the switching element S7. IGBTs, for example, are used as the switching elements S7 and S8. In this case, the emitter of the IGBT as the switching element S7 and the collector of the IGBT as the switching element S8 are connected.

スイッチング素子Ｓ５およびＳ６の接続点と、スイッチング素子Ｓ７およびＳ８の接続点との間にはセカンダリ巻線Ｔ２が接続されている。 A secondary winding T2 is connected between the connection point of the switching elements S5 and S6 and the connection point of the switching elements S7 and S8.

ハーフブリッジＷおよびＸは並列接続され、出力フルブリッジを構成している。すなわち、スイッチング素子Ｓ５の上側の端子とスイッチング素子Ｓ７の上側の端子とが接続され、スイッチング素子Ｓ６の下側の端子とスイッチング素子Ｓ８の下側の端子とが接続されている。ハーフブリッジＷおよびＸの上側の端子と、ハーフブリッジＷおよびＸの下側の端子との間には、出力コンデンサＣｏが接続されている。また、ハーフブリッジＷおよびＸの上側の端子には正極負荷端子２６Ｐが接続され、ハーフブリッジＷおよびＸの下側の端子には負極負荷端子２６Ｎが接続されている。さらに、正極負荷端子２６Ｐと負極負荷端子２６Ｎとの間には負荷回路２０が接続されている。 Half bridges W and X are connected in parallel to form an output full bridge. That is, the upper terminal of the switching element S5 and the upper terminal of the switching element S7 are connected, and the lower terminal of the switching element S6 and the lower terminal of the switching element S8 are connected. Between the upper terminals of the half bridges W and X and the lower terminals of the half bridges W and X an output capacitor Co is connected. The upper terminals of the half bridges W and X are connected to the positive load terminal 26P, and the lower terminals of the half bridges W and X are connected to the negative load terminal 26N. Furthermore, the load circuit 20 is connected between the positive load terminal 26P and the negative load terminal 26N.

電圧コンバータ回路１４の動作について説明する。力率改善回路１０のプライマリ巻線Ｔ１に印加された電圧に応じてセカンダリ巻線Ｔ２に電圧が発生し、セカンダリ巻線Ｔ２に発生した電圧がスイッチング素子Ｓ５およびＳ６の接続点と、スイッチング素子Ｓ７およびＳ８の接続点との間に印加される。 The operation of voltage converter circuit 14 will be described. A voltage is generated in the secondary winding T2 according to the voltage applied to the primary winding T1 of the power factor correction circuit 10, and the voltage generated in the secondary winding T2 is applied to the connection point of the switching elements S5 and S6 and the switching element S7. and the connection point of S8.

制御部２２は、制御信号Ｃｎ５～Ｃｎ８をそれぞれスイッチング素子Ｓ５～Ｓ８に出力し、スイッチング素子Ｓ５～Ｓ８をオンオフ制御する。制御信号Ｃｎｉがハイであるときは、スイッチング素子Ｓｉはオンとなり、制御信号Ｃｎｉがローであるときは、スイッチング素子Ｓｉはオフとなる。ただし、ｉは５～８のうちいずれかの整数である。制御信号Ｃｎ６は制御信号Ｃｎ５に対してハイおよびローを反転させたものであり、制御信号Ｃｎ８は、制御信号Ｃｎ７に対してハイおよびローを反転させたものである。また、制御信号Ｃｎ７およびＣｎ８は、それぞれ、制御信号Ｃｎ５およびＣｎ６に対して位相が１８０°遅れている。 The control unit 22 outputs control signals Cn5 to Cn8 to the switching elements S5 to S8, respectively, to control the ON/OFF of the switching elements S5 to S8. When the control signal Cni is high, the switching element Si is turned on, and when the control signal Cni is low, the switching element Si is turned off. However, i is any integer from 5 to 8. The control signal Cn6 is obtained by inverting the high and low levels of the control signal Cn5, and the control signal Cn8 is obtained by inverting the high and low levels of the control signal Cn7. Also, the control signals Cn7 and Cn8 are 180 degrees behind the control signals Cn5 and Cn6, respectively.

これによってスイッチング素子Ｓ５およびＳ６は交互にオンオフする。すなわち、スイッチング素子Ｓ５がオフからオンになったときは、スイッチング素子Ｓ６はオンからオフになり、スイッチング素子Ｓ５がオンからオフになったときは、スイッチング素子Ｓ６はオフからオンになる。同様に、スイッチング素子Ｓ７およびＳ８は交互にオンオフする。スイッチング素子Ｓ５およびＳ６のオンオフの位相に対し、スイッチング素子Ｓ７およびＳ８のオンオフの位相は１８０°遅れる。制御部２２は、電圧コンバータ回路１４におけるデューティ比を、力率改善回路１０におけるデューティ比に一致させる。 As a result, the switching elements S5 and S6 are alternately turned on and off. That is, when the switching element S5 is turned on from off, the switching element S6 is turned off from on, and when the switching element S5 is turned off from on, the switching element S6 is turned on from off. Similarly, switching elements S7 and S8 alternately turn on and off. The on/off phases of the switching elements S7 and S8 are delayed by 180° with respect to the on/off phases of the switching elements S5 and S6. Control unit 22 matches the duty ratio in voltage converter circuit 14 with the duty ratio in power factor correction circuit 10 .

制御部２２は、出力コンデンサＣｏの端子間電圧とその目標値との差異に応じて、あるいは負荷回路２０に流れる電流とその目標値との差異に応じて、第２スイッチング回路１６をスイッチングする位相を、第１スイッチング回路１２に対して遅らせる。 The control unit 22 controls the switching phase of the second switching circuit 16 according to the difference between the voltage across the terminals of the output capacitor Co and its target value, or according to the difference between the current flowing through the load circuit 20 and its target value. is delayed with respect to the first switching circuit 12 .

ここでは、出力コンデンサＣｏが一定の電圧Ｖｄに充電されているものとして電圧コンバータ回路１４の動作について説明する。 Here, the operation of the voltage converter circuit 14 will be described assuming that the output capacitor Co is charged to a constant voltage Vd.

図４（ａ）には、プライマリ巻線電圧Ｖｕｖおよびセカンダリ巻線電圧Ｖｗｘの時間波形が示されている。ここで、セカンダリ巻線電圧Ｖｗｘは、スイッチング素子Ｓ７およびＳ８の接続点の電位を基準としたスイッチング素子Ｓ５およびＳ６の接続点の電圧である。プライマリ巻線電圧Ｖｕｖは波高値がＶｂの矩形波であり、セカンダリ巻線電圧Ｖｗｘは波高値がＶｄの矩形波である。セカンダリ巻線電圧Ｖｗｘはプライマリ巻線電圧Ｖｕｖに対して位相がφだけ遅れている。図４（ｂ）には、セカンダリ巻線Ｔ２に流れる電流ｉｄの時間波形が示されている。セカンダリ巻線電流ｉｄは、ハーフブリッジＸからハーフブリッジＷに向かう方向を正とする。 FIG. 4(a) shows temporal waveforms of the primary winding voltage Vuv and the secondary winding voltage Vwx. Here, the secondary winding voltage Vwx is the voltage at the connection point of the switching elements S5 and S6 with reference to the potential at the connection point of the switching elements S7 and S8. The primary winding voltage Vuv is a rectangular wave with a peak value of Vb, and the secondary winding voltage Vwx is a rectangular wave with a peak value of Vd. The secondary winding voltage Vwx lags the primary winding voltage Vuv in phase by φ. FIG. 4(b) shows the time waveform of the current id flowing through the secondary winding T2. The secondary winding current id is positive in the direction from the half-bridge X to the half-bridge W.

プライマリ巻線電圧Ｖｕｖが０からＶｂに立ち上がり、セカンダリ巻線電圧Ｖｗｘが０である期間τ１の間、セカンダリ巻線電流ｉｄは０から正方向に急激に増加する。その後、セカンダリ巻線電圧ＶｗｘがＶｄに立ち上がり、プライマリ巻線電圧ＶｕｖがＶｂでありセカンダリ巻線電圧ＶｗｘがＶｄである期間τ２の間、セカンダリ巻線電流ｉｄの変化は緩やかになる。さらに、プライマリ巻線電圧ＶｕｖがＶｂから０に立ち下がり、セカンダリ巻線電圧ＶｗｘがＶｄである期間τ３の間、セカンダリ巻線電流ｉｄは０に向かってに急激に減少する。 The secondary winding current id rapidly increases from 0 in the positive direction during the period τ1 in which the primary winding voltage Vuv rises from 0 to Vb and the secondary winding voltage Vwx is 0. After that, the secondary winding voltage Vwx rises to Vd, and the change in the secondary winding current id becomes moderate during the period τ2 in which the primary winding voltage Vuv is Vb and the secondary winding voltage Vwx is Vd. Further, the secondary winding current id rapidly decreases toward 0 during the period τ3 during which the primary winding voltage Vuv falls from Vb to 0 and the secondary winding voltage Vwx is at Vd.

プライマリ巻線電圧Ｖｕｖおよびセカンダリ巻線電圧Ｖｗｘが０である期間τ４では、セカンダリ巻線電流ｉｄは０である。 The secondary winding current id is 0 during the period τ4 when the primary winding voltage Vuv and the secondary winding voltage Vwx are 0.

プライマリ巻線電圧Ｖｕｖが０から－Ｖｂに立ち下がり、セカンダリ巻線電圧Ｖｗｘが０である期間τ５の間、セカンダリ巻線電流ｉｄは０から負方向に急激に増加する。その後、セカンダリ巻線電圧Ｖｗｘが－Ｖｄに立ち下がり、プライマリ巻線電圧Ｖｕｖが－Ｖｂでありセカンダリ巻線電圧Ｖｗｘが－Ｖｄである期間τ６の間、セカンダリ巻線電流ｉｄの変化は緩やかになる。さらに、プライマリ巻線電圧Ｖｕｖが－Ｖｂから０に立ち上がり、セカンダリ巻線電圧Ｖｗｘが－Ｖｄである期間τ７の間、セカンダリ巻線電流ｉｄは０に向かって急激に減少する。 The secondary winding current id abruptly increases from 0 in the negative direction during the period τ5 in which the primary winding voltage Vuv falls from 0 to -Vb and the secondary winding voltage Vwx is 0. After that, the secondary winding voltage Vwx falls to -Vd, and the change in the secondary winding current id becomes moderate during the period τ6 in which the primary winding voltage Vuv is -Vb and the secondary winding voltage Vwx is -Vd. . Further, the primary winding voltage Vuv rises from -Vb to 0, and the secondary winding current id abruptly decreases toward 0 during the period τ7 during which the secondary winding voltage Vwx is -Vd.

プライマリ巻線電圧Ｖｕｖが立ち上がってからセカンダリ巻線電圧Ｖｗｘが立ち上がる前までの期間τ１では、プライマリ巻線Ｔ１からセカンダリ巻線Ｔ２にエネルギーが供給されると共に、セカンダリ巻線Ｔ２はエネルギーを蓄える。同様に、プライマリ巻線電圧Ｖｕｖが立ち下がってからセカンダリ巻線電圧Ｖｗｘが立ち下がる前までの期間τ５では、プライマリ巻線Ｔ１からセカンダリ巻線Ｔ２にエネルギーが供給されると共に、セカンダリ巻線Ｔ２はエネルギーを蓄える。そして、期間τ２、τ３、τ６およびτ７の間、電圧コンバータ回路１４は、セカンダリ巻線電圧Ｖｗｘおよびセカンダリ巻線電流ｉｄの積で定まる電力を負荷回路２０に出力する。 During a period τ1 from when the primary winding voltage Vuv rises until when the secondary winding voltage Vwx rises, energy is supplied from the primary winding T1 to the secondary winding T2, and the secondary winding T2 stores energy. Similarly, during a period τ5 from when the primary winding voltage Vuv falls to before the secondary winding voltage Vwx falls, energy is supplied from the primary winding T1 to the secondary winding T2, and the secondary winding T2 is store energy. During the periods τ2, τ3, τ6 and τ7, the voltage converter circuit 14 outputs to the load circuit 20 power determined by the product of the secondary winding voltage Vwx and the secondary winding current id.

プライマリ巻線電圧Ｖｕｖとセカンダリ巻線電圧Ｖｗｘとの位相差φが大きい程、セカンダリ巻線Ｔ２にエネルギーが蓄積される期間τ１およびτ５が長くなり、期間τ２、τ３、τ６およびτ７におけるセカンダリ巻線電流ｉｄの絶対値が大きくなる。ただし、位相差φは１８０°未満の値である。したがって、プライマリ巻線電圧Ｖｕｖとセカンダリ巻線電圧Ｖｗｘとの位相差φが大きい程、力率改善回路１０から電圧コンバータ回路１４に伝送され、電圧コンバータ回路１４から負荷回路２０に出力される電力が大きくなる。 The greater the phase difference φ between the primary winding voltage Vuv and the secondary winding voltage Vwx, the longer the periods τ1 and τ5 during which energy is stored in the secondary winding T2, and the secondary windings in the periods τ2, τ3, τ6 and τ7. The absolute value of the current id increases. However, the phase difference φ is a value less than 180°. Therefore, as the phase difference φ between the primary winding voltage Vuv and the secondary winding voltage Vwx increases, the power transmitted from the power factor correction circuit 10 to the voltage converter circuit 14 and output from the voltage converter circuit 14 to the load circuit 20 increases. growing.

なお、制御部２２が、上述のようにスイッチング素子Ｓ５～Ｓ８をスイッチング制御することで、セカンダリ巻線電流ｉｄが出力コンデンサＣｏの上端から下端に流れ、出力コンデンサＣｏは、所定の電圧Ｖｄで充電される。 The control unit 22 controls switching of the switching elements S5 to S8 as described above, so that the secondary winding current id flows from the upper end to the lower end of the output capacitor Co, and the output capacitor Co is charged with a predetermined voltage Vd. be done.

電圧コンバータ回路１４は、プライマリ巻線Ｔ１およびセカンダリ巻線Ｔ２によって構成されるトランスＴによって、力率改善回路１０に磁気的に結合している。したがって、力率改善回路１０は、電圧コンバータ回路１４から電気的に絶縁され、電圧コンバータ回路１４で発生した高電圧による電流が、力率改善回路１０側に流れることが回避される。また、上述のように、プライマリ巻線Ｔ１に印加されるプライマリ巻線電圧Ｖｕｖは、正負対称の時間波形を有しているため、力率改善回路１０から電圧コンバータ回路１４に電力が伝送される際にトランスＴにおいて生じる損失が低減される。 Voltage converter circuit 14 is magnetically coupled to power factor correction circuit 10 by a transformer T formed by primary winding T1 and secondary winding T2. Therefore, power factor correction circuit 10 is electrically insulated from voltage converter circuit 14, and current due to the high voltage generated in voltage converter circuit 14 is prevented from flowing to power factor correction circuit 10 side. Further, as described above, the primary winding voltage Vuv applied to the primary winding T1 has a symmetrical time waveform, so that power is transmitted from the power factor correction circuit 10 to the voltage converter circuit 14. The losses that occur in the transformer T in practice are reduced.

図５には、制御部２２の構成例が示されている。制御部２２は、図５に示されている構成要素をプログラムを実行することによって実現するプロセッサを備えていてもよい。また、各構成要素が、ハードウエアとしての電子回路によって個別に構成されてもよい。 FIG. 5 shows a configuration example of the control unit 22. As shown in FIG. The control unit 22 may include a processor that implements the components shown in FIG. 5 by executing a program. Also, each component may be individually configured by an electronic circuit as hardware.

制御部２２が、各制御信号を生成するに際しては、バッファコンデンサＣｂｕｆの端子間電圧Ｖｂの計測値Ｖｂｍ、入力交流電圧Ｖａｃの計測値Ｖｉｍ、入力電流ｉＬの計測値ＩＬ、および負荷回路２０に流れる電流Ｉｂの計測値Ｉｂｍが用いられる。電力変換装置には、これらを計測するための各センサ（図示せず）が設けられている。 When the control unit 22 generates each control signal, the measured value Vbm of the voltage Vb between the terminals of the buffer capacitor Cbuf, the measured value Vim of the input AC voltage Vac, the measured value IL of the input current iL, and the A measured value Ibm of the current Ib is used. The power converter is provided with sensors (not shown) for measuring these.

制御部２２は、バッファコンデンサＣｂｕｆの端子間電圧の計測値であるバッファ電圧計測値Ｖｂｍとその目標値であるバッファ電圧目標値Ｖｂ＊との差異に基づいてデューティ比目標値α０＊を求める。また、制御部２２は、負荷回路２０に流れる電流の計測値である負荷電流計測値Ｉｂｍとその目標値である負荷電流目標値Ｉｂ＊との差異に基づいて、第２スイッチング回路１６をスイッチングする位相を、第１スイッチング回路１２に対して遅らせる各制御信号を生成する。 The control unit 22 obtains the duty ratio target value α0 * based on the difference between the buffer voltage measurement value Vbm, which is the measured value of the voltage across the terminals of the buffer capacitor Cbuf, and the buffer voltage target value Vb * , which is its target value. Further, the control unit 22 switches the second switching circuit 16 based on the difference between the load current measured value Ibm, which is the measured value of the current flowing through the load circuit 20, and the load current target value Ib * , which is its target value. Each control signal is generated to retard the phase with respect to the first switching circuit 12 .

デューティ比目標値α０＊を求める処理について説明する。減算器２８は、バッファ電圧目標値Ｖｂ＊からバッファ電圧計測値Ｖｂｍを減算して第１誤差を求め、電圧ＰＩ制御部３０に出力する。電圧ＰＩ制御部３０は、比例積分制御による第１制御値を求め、乗算器３２に出力する。乗算器３２は、入力交流電圧Ｖｉｎの計測値の絶対値｜Ｖｉｍ｜を第１制御値に乗じ、さらに、入力交流電圧計測値Ｖｉｍの時間平均値の自乗の逆数を乗じて得られる入力電流目標値ｉＬ＊を減算器３４に出力する。減算器３４は、入力電流目標値ｉＬ＊から入力電流計測値ＩＬの絶対値｜ＩＬ｜を減算して第２誤差を求め、電流ＰＩ制御部３６に出力する。電流ＰＩ制御部３６は、比例積分制御による第２制御値を求め加算器３８に出力する。加算器３８は、第２制御値に半周期目標値１－｜Ｖｉｍ｜／Ｖｂｍを加算して調整前目標値α０を求める。半周期目標値１－｜Ｖｉｍ｜／Ｖｂｍは、入力交流電圧Ｖａｃが正の半周期の値であるときに、力率改善回路１０において力率改善効果が得られるデューティ比としての意義を有する。 A process for obtaining the duty ratio target value α0 * will be described. Subtractor 28 subtracts buffer voltage measurement value Vbm from buffer voltage target value Vb * to obtain a first error, and outputs the first error to voltage PI control section 30 . Voltage PI control unit 30 obtains a first control value by proportional integral control and outputs it to multiplier 32 . The multiplier 32 multiplies the first control value by the absolute value |Vim| of the measured value of the input AC voltage Vin, and further multiplies the input current target obtained by multiplying the reciprocal of the square of the time average value of the input AC voltage measured value Vim. It outputs the value iL * to the subtractor 34 . The subtractor 34 subtracts the absolute value |IL| of the input current measured value IL from the input current target value iL * to obtain a second error, and outputs the second error to the current PI control unit 36 . Current PI control unit 36 obtains a second control value by proportional integral control and outputs it to adder 38 . The adder 38 adds the half-cycle target value 1−|Vim|/Vbm to the second control value to obtain the pre-adjustment target value α0. The half-cycle target value 1−|Vim|/Vbm has significance as a duty ratio with which the power factor correction effect can be obtained in the power factor correction circuit 10 when the input AC voltage Vac is a positive half-cycle value.

デューティ比決定部４０は、入力交流電圧Ｖａｃの測定値Ｖｉｍが０または正の値であるときは、α０＊＝α０としてデューティ比目標値α０＊を求める。また、デューティ比決定部４０は、入力交流電圧Ｖａｃの測定値Ｖｉｍが負の値であるときは、α０＊＝１－α０としてデューティ比目標値α０＊を求める。 When the measured value Vim of the input AC voltage Vac is 0 or a positive value, the duty ratio determining unit 40 determines the duty ratio target value α0 * by setting α0 * =α0. Further, when the measured value Vim of the input AC voltage Vac is a negative value, the duty ratio determination unit 40 obtains the duty ratio target value α0 * by setting α0 * =1−α0.

第２スイッチング回路１６をスイッチングする位相を、第１スイッチング回路１２に対して遅らせる制御信号を生成する処理について説明する。減算器４２は、負荷電流目標値Ｉｂ＊から負荷電流計測値Ｉｂｍを減算した第３誤差を求め、位相ＰＩ制御部４４に出力する。位相ＰＩ制御部４４は、比例積分制御による第３制御値を求め、位相調整部４８に出力する。第３制御値に対しては、デューティ比目標値α０＊および負荷電流目標値Ｉｂ＊に基づいて求められたフィードフォワード補正値を加算してもよい。キャリア生成部４６は、パルス幅変調を行うためのキャリア信号を位相調整部４８に出力する。キャリア信号は、例えば、三角波を時間波形とする信号である。 A process of generating a control signal for delaying the phase for switching the second switching circuit 16 with respect to the first switching circuit 12 will be described. The subtractor 42 obtains a third error by subtracting the load current measured value Ibm from the load current target value Ib * , and outputs the third error to the phase PI control section 44 . The phase PI control section 44 obtains a third control value by proportional integral control and outputs it to the phase adjustment section 48 . A feedforward correction value obtained based on the duty ratio target value α0 * and the load current target value Ib * may be added to the third control value. The carrier generator 46 outputs a carrier signal for pulse width modulation to the phase adjuster 48 . The carrier signal is, for example, a signal having a triangular wave as a time waveform.

位相調整部４８は、さらに、キャリア生成部４６から出力されたキャリア信号の位相を、第３制御値に基づいて変化させて、ＵＶ相バッファアンプ５０に出力する。例えば、位相調整部４８は、第３制御値が大きい程、キャリア信号の位相を進める。ＵＶ相バッファアンプ５０は、位相調整部４８から出力されたキャリア信号をＵ相キャリア信号ＣＵとしてＵＶ相制御信号生成部５４に出力する。また、ＵＶ相バッファアンプ５０は、位相調整部４８から出力されたキャリア信号を１８０°遅延させてＶ相キャリア信号ＣＶとしてＵＶ相制御信号生成部５４に出力する。 The phase adjuster 48 further changes the phase of the carrier signal output from the carrier generator 46 based on the third control value, and outputs the carrier signal to the UV phase buffer amplifier 50 . For example, the phase adjuster 48 advances the phase of the carrier signal as the third control value increases. The UV-phase buffer amplifier 50 outputs the carrier signal output from the phase adjuster 48 to the UV-phase control signal generator 54 as the U-phase carrier signal CU. Also, the UV-phase buffer amplifier 50 delays the carrier signal output from the phase adjuster 48 by 180° and outputs it to the UV-phase control signal generator 54 as a V-phase carrier signal CV.

位相調整部４８は、キャリア信号をＷＸ相バッファアンプ５２に出力する。ＷＸ相バッファアンプ５２は、位相調整部４８から出力されたキャリア信号をＷ相キャリア信号ＣＷとしてＷＸ相制御信号生成部５６に出力する。また、ＷＸ相バッファアンプ５２は、位相調整部４８から出力されたキャリア信号を１８０°遅延させてＸ相キャリア信号ＣＸとしてＷＸ相制御信号生成部５６に出力する。 Phase adjuster 48 outputs the carrier signal to WX-phase buffer amplifier 52 . The WX-phase buffer amplifier 52 outputs the carrier signal output from the phase adjuster 48 to the WX-phase control signal generator 56 as the W-phase carrier signal CW. Further, the WX-phase buffer amplifier 52 delays the carrier signal output from the phase adjuster 48 by 180° and outputs it to the WX-phase control signal generator 56 as an X-phase carrier signal CX.

ここでは、位相調整部４８が、ＵＶ相バッファアンプ５０に出力する信号の位相を第３制御値に基づいて進める処理について説明したが、位相調整部４８が、ＷＸ相バッファアンプ５２に出力する信号の位相を第３制御値に基づいて遅らせる処理が採用されてもよい。 Here, the phase adjustment unit 48 advances the phase of the signal output to the UV-phase buffer amplifier 50 based on the third control value. may be employed to delay the phase of based on the third control value.

ＵＶ相制御信号生成部５４は、デューティ比目標値α０＊、Ｕ相キャリア信号ＣＵおよびＶ相キャリア信号ＣＶに基づいて、図２に示されるような制御信号Ｃｎ１～Ｃｎ４を生成する。ＷＸ相制御信号生成部５６は、デューティ比目標値α０＊、Ｗ相キャリア信号ＣＷおよびＸ相キャリア信号ＣＸに基づいて、制御信号Ｃｎ１～Ｃｎ４に対して位相を異ならせた制御信号Ｃｎ５～Ｃｎ８を生成する。 UV-phase control signal generator 54 generates control signals Cn1 to Cn4 as shown in FIG. 2 based on duty ratio target value α0 * , U-phase carrier signal CU and V-phase carrier signal CV. Based on the duty ratio target value α0 * , the W-phase carrier signal CW, and the X-phase carrier signal CX, the WX-phase control signal generation unit 56 generates control signals Cn5-Cn8 having phases different from those of the control signals Cn1-Cn4. Generate.

このような制御によれば、バッファ電圧計測値Ｖｂｍがバッファ電圧目標値Ｖｂ＊に満たないときは、デューティ比目標値α０＊が増加し、バッファ電圧計測値Ｖｂがバッファ電圧目標値Ｖｂ＊を超えたときは、デューティ比目標値α０＊が減少する。これによって、バッファコンデンサＣｂｕｆの端子間電圧が電圧目標値Ｖｂ＊に近付き、または、一致する。 According to such control, when the buffer voltage measurement value Vbm is less than the buffer voltage target value Vb * , the duty ratio target value α0 * increases, and the buffer voltage measurement value Vb exceeds the buffer voltage target value Vb * . , the duty ratio target value α0 * decreases. As a result, the voltage across the terminals of the buffer capacitor Cbuf approaches or matches the voltage target value Vb * .

さらに、負荷電流計測値Ｉｂｍが負荷電流目標値Ｉｂ＊に満たないときは、第１スイッチング回路１２をスイッチングする位相に対し、第２スイッチング回路１６をスイッチングする位相の遅れが大きくなる。また、負荷電流計測値Ｉｂｍが負荷電流目標値Ｉｂ＊を超えるときは、第１スイッチング回路１２をスイッチングする位相に対し、第２スイッチング回路１６をスイッチングする位相の進みが大きくなる。これによって、負荷電流が負荷電流目標値Ｉｂ＊に近付き、または、一致する。 Furthermore, when the load current measured value Ibm is less than the load current target value Ib * , the phase in which the second switching circuit 16 is switched lags behind the phase in which the first switching circuit 12 is switched. Further, when the load current measured value Ibm exceeds the load current target value Ib * , the phase for switching the second switching circuit 16 advances more than the phase for switching the first switching circuit 12 . As a result, the load current approaches or matches the load current target value Ib * .

図６には、本発明の第１実施形態に係る電力変換装置が示されている。この電力変換装置は、図１に示されている第２スイッチング回路１６と同一構成の第３スイッチング回路６０を追加したものである。図１に示されている構成要素と同一の構成要素については同一の符号を付してその説明を簡略化する。なお、上記のセカンダリ巻線Ｔ２については、本実施形態において第１セカンダリ巻線Ｔ２１という。 FIG. 6 shows a power converter according to a first embodiment of the invention. This power conversion device is obtained by adding a third switching circuit 60 having the same configuration as the second switching circuit 16 shown in FIG. The same components as those shown in FIG. 1 are denoted by the same reference numerals, and the description thereof is simplified. The secondary winding T2 is referred to as a first secondary winding T21 in this embodiment.

第３スイッチング回路６０は、ハーフブリッジＹ、ハーフブリッジＺおよび出力コンデンサＣｏ３を備えている。ハーフブリッジＹはスイッチング素子Ｓ９およびＳ１０によって構成され、ハーフブリッジＺはスイッチング素子Ｓ１１およびＳ１２によって構成されている。ハーフブリッジＹおよびＺは、それぞれ、ハーフブリッジＷおよびＸに対応する。スイッチング素子Ｓ９～Ｓ１２は、それぞれ、スイッチング素子Ｓ５～Ｓ８に対応し、出力コンデンサＣｏ３は出力コンデンサＣｏに対応する。第３スイッチング回路６０を構成する各スイッチング素子の両端には、第２スイッチング回路１６を構成する各スイッチング素子と同様、ダイオードが接続されている。 The third switching circuit 60 comprises a half bridge Y, a half bridge Z and an output capacitor Co3. Half bridge Y is formed by switching elements S9 and S10 and half bridge Z is formed by switching elements S11 and S12. Half bridges Y and Z correspond to half bridges W and X, respectively. The switching elements S9 to S12 correspond to the switching elements S5 to S8, respectively, and the output capacitor Co3 corresponds to the output capacitor Co. Diodes are connected to both ends of each switching element that constitutes the third switching circuit 60 , similarly to each switching element that constitutes the second switching circuit 16 .

スイッチング素子Ｓ９およびＳ１０の接続点と、スイッチング素子Ｓ１１およびＳ１２の接続点との間には第２セカンダリ巻線Ｔ２２が接続されている。第２セカンダリ巻線Ｔ２２は、第１セカンダリ巻線Ｔ２１と同様、プライマリ巻線Ｔ１に磁気的に結合している。プライマリ巻線Ｔ１、第１セカンダリ巻線Ｔ２１および第２セカンダリ巻線Ｔ２２は、第１スイッチング回路１２および第２スイッチング回路１６を磁気的に結合し、第１スイッチング回路１２および第３スイッチング回路６０を磁気的に結合するトランスＴＡを構成する。 A second secondary winding T22 is connected between the connection point of the switching elements S9 and S10 and the connection point of the switching elements S11 and S12. The second secondary winding T22, like the first secondary winding T21, is magnetically coupled to the primary winding T1. The primary winding T1, the first secondary winding T21 and the second secondary winding T22 magnetically couple the first switching circuit 12 and the second switching circuit 16 to switch the first switching circuit 12 and the third switching circuit 60. A magnetically coupled transformer TA is constructed.

第２スイッチング回路１６におけるスイッチング素子Ｓ６、スイッチング素子Ｓ８および出力コンデンサＣｏの接続点は、第３スイッチング回路６０におけるスイッチング素子Ｓ９、スイッチング素子Ｓ１１および出力コンデンサＣｏ３の接続点に接続されている。第２スイッチング回路１６におけるスイッチング素子５、スイッチング素子Ｓ７および出力コンデンサＣｏの接続点と、第３スイッチング回路６０におけるスイッチング素子Ｓ１０、スイッチング素子Ｓ１２および出力コンデンサＣｏ３の接続点との間には、出力コンデンサＣｏｕｔが接続されている。また、第２スイッチング回路１６におけるスイッチング素子Ｓ５、スイッチングＳ７および出力コンデンサＣｏの接続点には正極負荷端子６２Ｐが接続されている。そして、第３スイッチング回路６０におけるスイッチング素子Ｓ１０、スイッチング素子Ｓ１２および出力コンデンサＣｏ３の接続点には負極負荷端子６２Ｎが接続されている。正極負荷端子６２Ｐと負極負荷端子６２Ｎとの間には、負荷回路２０が接続されている。 A connection point of the switching element S6, the switching element S8 and the output capacitor Co in the second switching circuit 16 is connected to a connection point of the switching element S9, the switching element S11 and the output capacitor Co3 in the third switching circuit 60. FIG. Between the connection point of the switching element 5, the switching element S7 and the output capacitor Co in the second switching circuit 16 and the connection point of the switching element S10, the switching element S12 and the output capacitor Co3 in the third switching circuit 60, an output capacitor Cout is connected. A connection point between the switching element S5, the switching element S7 and the output capacitor Co in the second switching circuit 16 is connected to the positive load terminal 62P. A connection point of the switching element S10, the switching element S12 and the output capacitor Co3 in the third switching circuit 60 is connected to the negative load terminal 62N. A load circuit 20 is connected between the positive load terminal 62P and the negative load terminal 62N.

第２セカンダリ巻線Ｔ２２、ハーフブリッジＹ、ハーフブリッジＺおよび出力コンデンサＣｏ３は、電圧コンバータ回路６４を構成している。 The second secondary winding T22, the half bridge Y, the half bridge Z, and the output capacitor Co3 constitute a voltage converter circuit 64.

制御部５８は、制御信号Ｃｎ１～Ｃｎ１２をそれぞれスイッチング素子Ｓ１～Ｓ１２に出力し、スイッチング素子Ｓ１～Ｓ１２をオンオフ制御する。制御部５８がスイッチング素子Ｓ１～Ｓ８を制御するタイミングは、図１に示された電力変換装置において、制御部２２がスイッチング素子Ｓ１～Ｓ８を制御するタイミングと同一である。また、制御部５８がスイッチング素子Ｓ９～Ｓ１２を制御するタイミングは、制御部５８がスイッチング素子Ｓ５～Ｓ８を制御するタイミングと同一である。すなわち、第２スイッチング回路１６および第３スイッチング回路６０のスイッチングタイミングは同期しており、スイッチング素子Ｓ９～Ｓ１２の動作タイミングは、スイッチング素子Ｓ５～Ｓ８の動作タイミングと同一である。 The control unit 58 outputs control signals Cn1 to Cn12 to the switching elements S1 to S12, respectively, to control the ON/OFF of the switching elements S1 to S12. The timing at which the control unit 58 controls the switching elements S1 to S8 is the same as the timing at which the control unit 22 controls the switching elements S1 to S8 in the power converter shown in FIG. Also, the timing at which the control unit 58 controls the switching elements S9 to S12 is the same as the timing at which the control unit 58 controls the switching elements S5 to S8. That is, the switching timings of the second switching circuit 16 and the third switching circuit 60 are synchronized, and the operation timings of the switching elements S9-S12 are the same as the operation timings of the switching elements S5-S8.

このように、本実施形態に係る電力変換装置は、力率の調整によって、交流電圧源１８からの入力交流電力を調整する第１スイッチング回路１２と、第１スイッチング回路１２に磁気的に結合する第２スイッチング回路１６と、第１スイッチング回路１２に磁気的に結合し、第２スイッチング回路１６のスイッチングに同期したスイッチングをする第３スイッチング回路６０とを備えている。また、本実施形態に係る電力変換装置は、第１スイッチング回路１２に両端が接続されたプライマリ巻線Ｔ１と、第２スイッチング回路１６に両端が接続された第１セカンダリ巻線Ｔ２１と、第３スイッチング回路６０に両端が接続された第２セカンダリ巻線Ｔ２２と、を備えている。第１セカンダリ巻線Ｔ２１および第２セカンダリ巻線Ｔ２２は、プライマリ巻線Ｔ１に磁気的に結合する
。 In this way, the power converter according to the present embodiment adjusts the power factor to adjust the input AC power from the AC voltage source 18, and the first switching circuit 12 is magnetically coupled to the first switching circuit 12. A second switching circuit 16 and a third switching circuit 60 that are magnetically coupled to the first switching circuit 12 and perform switching in synchronization with the switching of the second switching circuit 16 are provided. Further, the power converter according to the present embodiment includes a primary winding T1 having both ends connected to the first switching circuit 12, a first secondary winding T21 having both ends connected to the second switching circuit 16, and a third and a second secondary winding T22 having both ends connected to the switching circuit 60 . A first secondary winding T21 and a second secondary winding T22 are magnetically coupled to the primary winding T1.

第２スイッチング回路１６の出力コンデンサＣｏの両端（一対の出力点）のうちの一方、第３スイッチング回路６０の出力コンデンサＣｏ３の両端（一対の出力点）うちの一方が共通に接続されており、第２スイッチング回路１６の一対の出力点のうちの他方、および第３スイッチング回路６０の一対の出力点のうちの他方から直流電力が出力される。 One of both ends (pair of output points) of the output capacitor Co of the second switching circuit 16 and one of both ends (pair of output points) of the output capacitor Co3 of the third switching circuit 60 are connected in common, DC power is output from the other of the pair of output points of the second switching circuit 16 and the other of the pair of output points of the third switching circuit 60 .

正極負荷端子６２Ｐおよび負極負荷端子６２Ｎから負荷回路２０に印加される電圧を、図１の負荷回路２０に印加される電圧と同一とした場合、本実施形態におけるスイッチング素子Ｓ５～Ｓ１２のそれぞれに印加される電圧は、図１のスイッチング素子Ｓ５～Ｓ８のそれぞれに印加される電圧の半分となる。したがって、図１のスイッチング素子Ｓ５～Ｓ８に比べて、本実施形態におけるスイッチング素子Ｓ５～Ｓ１２の耐電圧は半分でよい。すなわち、本実施形態におけるスイッチング素子Ｓ５～Ｓ１２には、図１のスイッチング素子Ｓ５～Ｓ８に比べて耐電圧が小さいものが用いられてもよい。耐電圧が小さいスイッチング素子には、オンのときの抵抗値が小さいものが多く、電力損失の低減に有利であることが多い。 When the voltage applied to the load circuit 20 from the positive load terminal 62P and the negative load terminal 62N is the same as the voltage applied to the load circuit 20 in FIG. The voltage applied is half the voltage applied to each of the switching elements S5-S8 in FIG. Therefore, the withstand voltage of the switching elements S5 to S12 in this embodiment may be half that of the switching elements S5 to S8 in FIG. That is, the switching elements S5 to S12 in this embodiment may have a lower withstand voltage than the switching elements S5 to S8 in FIG. Switching elements with a low withstand voltage often have a small resistance value when they are on, which is often advantageous for reducing power loss.

また、本実施形態におけるスイッチング素子Ｓ５～Ｓ１２に、図１のスイッチング素子Ｓ５～Ｓ８と同一の耐電圧を有するものを用いた場合には、本実施形態における負荷回路２０に印加される電圧を２倍まで大きくしてもよい。 Further, when the switching elements S5 to S12 in this embodiment have the same withstand voltage as the switching elements S5 to S8 in FIG. It can be doubled.

図７には、本実施形態の電力変換装置についてのシミュレーション結果が示されている。このシミュレーションでは負荷回路２０がバッテリとされ、トランスＴの巻線比Ｎが１とされている。なお、巻線比は、第１セカンダリ巻線Ｔ２１の巻き数に対するプライマリ巻線Ｔ１の巻き数の比Ｎ１、または第２セカンダリ巻線Ｔ２２の巻き数に対するプライマリ巻線Ｔ１の巻き数の比Ｎ２として定義され、本実施形態ではＮ１＝Ｎ２＝１である。 FIG. 7 shows simulation results for the power converter of this embodiment. In this simulation, the load circuit 20 is assumed to be a battery, and the winding ratio N of the transformer T is assumed to be one. The turns ratio is defined as the ratio N1 of the number of turns of the primary winding T1 to the number of turns of the first secondary winding T21 or the ratio N2 of the number of turns of the primary winding T1 to the number of turns of the second secondary winding T22. defined and in this embodiment N1=N2=1.

図７（ａ）～（ｃ）の横軸は時間を示している。図７（ａ）には、バッテリ出力電圧Ｖｂａｔ、バッファコンデンサＣｂｕｆの充電電圧Ｖｂ、および出力コンデンサＣｏの端子間電圧Ｖｃが示されている。図７（ｂ）には、電源入力端子２４－２からプライマリ巻線Ｔ１の中途接続点との間の経路を流れる入力電流ｉＬ、および入力交流電圧Ｖａｃが示されている。図７（ｃ）には、スイッチング素子Ｓ５の端子間電圧ＶＳ５、およびスイッチング素子Ｓ６の端子間電圧ＶＳ６が示されている。 The horizontal axes in FIGS. 7A to 7C indicate time. FIG. 7A shows the battery output voltage Vbat, the charging voltage Vb of the buffer capacitor Cbuf, and the voltage Vc between the terminals of the output capacitor Co. FIG. 7(b) shows the input current iL and the input AC voltage Vac flowing through the path between the power supply input terminal 24-2 and the intermediate connection point of the primary winding T1. FIG. 7(c) shows the voltage VS5 between the terminals of the switching element S5 and the voltage VS6 between the terminals of the switching element S6.

図７（ｂ）に示されているように、入力電流ｉＬの時間波形は、入力交流電圧Ｖａｃの時間波形に合わせられている。また、図７（ａ）および（ｃ）に示されているように、スイッチング素子Ｓ５の端子間電圧ＶＳ５およびスイッチング素子Ｓ６の端子間電圧ＶＳ６の各波高値は、バッテリ出力電圧Ｖｂａｔの半分となっている。 As shown in FIG. 7(b), the time waveform of the input current iL matches the time waveform of the input AC voltage Vac. Further, as shown in FIGS. 7A and 7C, the peak values of the voltage VS5 across the terminals of the switching element S5 and the voltage VS6 across the terminals of the switching element S6 are half the battery output voltage Vbat. ing.

図８には、本発明の第２実施形態に係る電力変換装置が示されている。この電力変換装置は、図１に示されている力率改善回路１０と同一構成の第２力率改善回路７０を追加したものである。図１および図６に示されている構成要素と同一の構成要素については同一の符号を付してその説明を簡略化する。なお、上記のプライマリ巻線Ｔ１については、本実施形態において第１プライマリ巻線Ｔ１１という。また、上記の力率改善回路１０については、本実施形態において第１力率改善回路６８という。 FIG. 8 shows a power converter according to a second embodiment of the invention. This power conversion device is obtained by adding a second power factor correction circuit 70 having the same configuration as the power factor correction circuit 10 shown in FIG. Components that are the same as those shown in FIGS. 1 and 6 are denoted by the same reference numerals, and descriptions thereof are simplified. Note that the primary winding T1 is referred to as a first primary winding T11 in this embodiment. Further, the power factor correction circuit 10 is referred to as a first power factor correction circuit 68 in this embodiment.

第２力率改善回路７０は、フィルタコンデンサＣｉｎ２、第２プライマリ巻線Ｔ１２、および第４スイッチング回路６６を備えている。 The second power factor correction circuit 70 includes a filter capacitor Cin2, a second primary winding T12, and a fourth switching circuit 66.

第４スイッチング回路６６は、ハーフブリッジα、ハーフブリッジβ、ダイオードＤ３、ダイオードＤ４、およびバッファコンデンサＣｂｕｆ２を備えている。ハーフブリッジαはスイッチング素子Ｓ１３およびＳ１４によって構成され、ハーフブリッジβはスイッチング素子Ｓ１５およびＳ１６によって構成されている。ハーフブリッジαおよびβは、それぞれ、ハーフブリッジＵおよびＶに対応し、スイッチング素子Ｓ１３～Ｓ１６は、それぞれ、スイッチング素子Ｓ１～Ｓ４に対応する。ダイオードＤ３およびＤ４は、それぞれ、ダイオードＤ１およびＤ２に対応し、バッファコンデンサＣｂｕｆ２は、バッファコンデンサＣｂｕｆに対応する。フィルタコンデンサＣｉｎ２はフィルタコンデンサＣｉｎに対応し、電源入力端子２４－３および２４－４は、それぞれ、電源入力端子２４－１および２４－２に対応する。第４スイッチング回路６６を構成する各スイッチング素子の両端には、第１スイッチング回路１２を構成する各スイッチング素子と同様、ダイオードが接続されている。 The fourth switching circuit 66 includes a half bridge α, a half bridge β, a diode D3, a diode D4, and a buffer capacitor Cbuf2. The half bridge α is made up of switching elements S13 and S14, and the half bridge β is made up of switching elements S15 and S16. Half-bridges α and β correspond to half-bridges U and V, respectively, and switching elements S13-S16 correspond to switching elements S1-S4, respectively. Diodes D3 and D4 correspond to diodes D1 and D2, respectively, and buffer capacitor Cbuf2 corresponds to buffer capacitor Cbuf. Filter capacitor Cin2 corresponds to filter capacitor Cin, and power supply input terminals 24-3 and 24-4 correspond to power supply input terminals 24-1 and 24-2, respectively. Diodes are connected to both ends of each switching element forming the fourth switching circuit 66 , like the switching elements forming the first switching circuit 12 .

スイッチング素子Ｓ１３およびＳ１４の接続点と、スイッチング素子Ｓ１５およびＳ１６の接続点との間には第２プライマリ巻線Ｔ１２が接続されている。第２プライマリ巻線Ｔ１２は、第１セカンダリ巻線Ｔ２１および第２セカンダリ巻線Ｔ２２に磁気的に結合している。第２プライマリ巻線Ｔ１２のセンタータップｍ（中途接続点）は電源入力端子２４－４に接続されている。第１プライマリ巻線Ｔ１１、第２プライマリ巻線Ｔ１２、第１セカンダリ巻線Ｔ２１および第２セカンダリ巻線Ｔ２２は、トランスＴＢを構成する。トランスＴＢは、第１スイッチング回路１２を第２スイッチング回路１６および第３スイッチング回路６０に磁気的に結合し、第４スイッチング回路６６を第２スイッチング回路１６および第３スイッチング回路６０に磁気的に結合する。 A second primary winding T12 is connected between the connection point of the switching elements S13 and S14 and the connection point of the switching elements S15 and S16. The second primary winding T12 is magnetically coupled to the first secondary winding T21 and the second secondary winding T22. A center tap m (intermediate connection point) of the second primary winding T12 is connected to the power input terminal 24-4. A first primary winding T11, a second primary winding T12, a first secondary winding T21 and a second secondary winding T22 constitute a transformer TB. Transformer TB magnetically couples first switching circuit 12 to second switching circuit 16 and third switching circuit 60 , and magnetically couples fourth switching circuit 66 to second switching circuit 16 and third switching circuit 60 . do.

電源入力端子２４－３は、電源入力端子２４－１と共に交流電圧源１８の一端に接続され、電源入力端子２４－４は、電源入力端子２４－２と共に交流電圧源１８の他端に接続されている。 The power input terminal 24-3 is connected to one end of the AC voltage source 18 together with the power input terminal 24-1, and the power input terminal 24-4 is connected to the other end of the AC voltage source 18 together with the power input terminal 24-2. ing.

制御部５９は、制御信号Ｃｎ１～Ｃｎ１６をそれぞれスイッチング素子Ｓ１～Ｓ１６に出力し、スイッチング素子Ｓ１～Ｓ１６をオンオフ制御する。制御部５９がスイッチング素子Ｓ１～Ｓ１２を制御するタイミングは、図６に示された電力変換装置において、制御部５８がスイッチング素子Ｓ１～Ｓ１２を制御するタイミングと同一である。また、制御部５９がスイッチング素子Ｓ１３～Ｓ１６を制御するタイミングは、制御部５９がスイッチング素子Ｓ１～Ｓ４を制御するタイミングと同一である。すなわち、第１スイッチング回路１２および第４スイッチング回路６６のスイッチングタイミングは同期しており、スイッチング素子Ｓ１３～Ｓ１６の動作タイミングは、スイッチング素子Ｓ１～Ｓ４の動作タイミングと同一である。 The control unit 59 outputs control signals Cn1 to Cn16 to the switching elements S1 to S16, respectively, to control the ON/OFF of the switching elements S1 to S16. The timing at which the control unit 59 controls the switching elements S1 to S12 is the same as the timing at which the control unit 58 controls the switching elements S1 to S12 in the power converter shown in FIG. Also, the timing at which the control unit 59 controls the switching elements S13 to S16 is the same as the timing at which the control unit 59 controls the switching elements S1 to S4. That is, the switching timings of the first switching circuit 12 and the fourth switching circuit 66 are synchronized, and the operation timings of the switching elements S13-S16 are the same as the operation timings of the switching elements S1-S4.

このように、本実施形態に係る電力変換装置は、力率の調整によって、交流電圧源１８からの入力交流電力を調整する第１スイッチング回路１２（入力スイッチング回路）と、第１スイッチング回路１２と共通の一対の電源入力端子２４－３および２４－４（一対の入力点）を有する第４スイッチング回路６６（並列スイッチング回路）と、第１スイッチング回路１２および第４スイッチング回路６６に磁気的に結合する第２スイッチング回路１６および第３スイッチング回路６０（いずれも出力スイッチング回路に対応）とを備えている。 Thus, the power converter according to the present embodiment includes the first switching circuit 12 (input switching circuit) that adjusts the input AC power from the AC voltage source 18 by adjusting the power factor, and the first switching circuit 12. A fourth switching circuit 66 (parallel switching circuit) having a common pair of power supply input terminals 24-3 and 24-4 (a pair of input points) and magnetically coupled to the first switching circuit 12 and the fourth switching circuit 66. A second switching circuit 16 and a third switching circuit 60 (both of which correspond to output switching circuits) are provided.

また、本実施形態に係る電力変換装置は、第１スイッチング回路１２に両端が接続された第１プライマリ巻線Ｔ１１と、第４スイッチング回路６６に両端が接続された第２プライマリ巻線Ｔ１２とを備えている。さらに、本実施形態に係る電力変換装置は、第２スイッチング回路１６に両端が接続された第１セカンダリ巻線Ｔ２１、および、第３スイッチング回路６０に両端が接続された第２セカンダリ巻線Ｔ２２を備えている。第１プライマリ巻線Ｔ１１および第２プライマリ巻線Ｔ１２のそれぞれは、第１セカンダリ巻線Ｔ２１および第２セカンダリ巻線Ｔ２２に磁気的に結合する。 Further, the power converter according to the present embodiment includes a first primary winding T11 having both ends connected to the first switching circuit 12 and a second primary winding T12 having both ends connected to the fourth switching circuit 66. I have. Furthermore, the power converter according to the present embodiment includes a first secondary winding T21 having both ends connected to the second switching circuit 16 and a second secondary winding T22 having both ends connected to the third switching circuit 60. I have. Each of the first primary winding T11 and the second primary winding T12 is magnetically coupled to the first secondary winding T21 and the second secondary winding T22.

第４スイッチング回路６６は、第１スイッチング回路１２のスイッチングに同期したスイッチングをし、力率の調整によって、交流電圧源１８からの入力交流電力を調整する。第２スイッチング回路１６の出力コンデンサＣｏの両端（一対の出力点）および第３スイッチング回路６０の出力コンデンサＣｏ３の両端（一対の出力点）から直流電力が出力される。なお、出力スイッチング回路は、第２スイッチング回路１６および第３スイッチング回路６０のうち一方のみを含むものであってもよい。 The fourth switching circuit 66 performs switching in synchronization with the switching of the first switching circuit 12, and adjusts the input AC power from the AC voltage source 18 by adjusting the power factor. DC power is output from both ends (pair of output points) of the output capacitor Co of the second switching circuit 16 and both ends (pair of output points) of the output capacitor Co3 of the third switching circuit 60 . Note that the output switching circuit may include only one of the second switching circuit 16 and the third switching circuit 60 .

本実施形態に係る電力変換装置では、交流電圧源１８から電力変換装置に流れる電流は、第１力率改善回路６８および第２力率改善回路７０に分流する。したがって、第１力率改善回路６８および第２力率改善回路７０の各スイッチング素子に流れる電流は、図６に示されている力率改善回路１０の各スイッチング素子に流れる電流の半分になる。したがって、本実施形態における負荷回路２０に供給される電力を、図６の負荷回路２０に供給される電力と同一とした場合、図６のスイッチング素子Ｓ１～Ｓ４に比べて、本実施形態におけるスイッチング素子Ｓ１～Ｓ４およびスイッチング素子Ｓ１３～Ｓ１６の許容電流は半分でよい。すなわち、本実施形態におけるスイッチング素子Ｓ１～Ｓ４およびスイッチング素子Ｓ１３～Ｓ１６には、図６のスイッチング素子Ｓ１～Ｓ４に比べて、許容電流が小さいものが用いられてもよい。 In the power conversion device according to this embodiment, the current flowing from the AC voltage source 18 to the power conversion device is divided into the first power factor correction circuit 68 and the second power factor correction circuit 70 . Therefore, the current flowing through each switching element of first power factor correction circuit 68 and second power factor correction circuit 70 is half the current flowing through each switching element of power factor correction circuit 10 shown in FIG. Therefore, if the power supplied to the load circuit 20 in this embodiment is the same as the power supplied to the load circuit 20 in FIG. 6, the switching elements S1 to S4 in FIG. Allowable currents of the elements S1 to S4 and the switching elements S13 to S16 may be halved. That is, the switching elements S1 to S4 and the switching elements S13 to S16 in this embodiment may have a smaller allowable current than the switching elements S1 to S4 in FIG.

また、本実施形態におけるスイッチング素子Ｓ１～Ｓ４およびスイッチング素子Ｓ１３～Ｓ１６に、図６のスイッチング素子Ｓ１～Ｓ４と同一の許容電流を有するもの用いた場合には、本実施形態に係る電力変換装置から負荷回路２０に出力される電力を２倍まで大きくしてもよい。 Further, when the switching elements S1 to S4 and the switching elements S13 to S16 in this embodiment have the same allowable current as the switching elements S1 to S4 in FIG. The power output to the load circuit 20 may be doubled.

なお、上記では、セカンダリ側の回路を、電圧コンバータ回路１４および６４を備える回路構成について説明した。このような構成の他、セカンダリ側の回路を電圧コンバータ回路１４のみとしてもよい。この場合、図１に示された力率改善回路１０を、図８に示された第１力率改善回路６８および第２力率改善回路７０に置き換え、第１プライマリ巻線Ｔ１１および第２プライマリ巻線Ｔ１２をセカンダリ巻線Ｔ２に結合させればよい。 In the above description, a circuit configuration in which the voltage converter circuits 14 and 64 are provided as the circuit on the secondary side has been described. In addition to such a configuration, only the voltage converter circuit 14 may be used as the circuit on the secondary side. In this case, power factor correction circuit 10 shown in FIG. 1 is replaced with first power factor correction circuit 68 and second power factor correction circuit 70 shown in FIG. Winding T12 may be coupled to secondary winding T2.

上記の第１および第２の実施形態に係る電力変換装置では、負荷回路２０をバッテリとした場合、次に説明する循環電流が抑制される。ここで、循環電流とは、トランスを構成する巻線の両端の電圧が０である期間に、その巻線に流れる電流をいう。循環電流は電力伝送に寄与しない電流であり、ジュール熱等の損失を増加させる。 In the power converters according to the first and second embodiments described above, when the load circuit 20 is a battery, the circulating current described below is suppressed. Here, the circulating current is the current that flows through the windings of the transformer when the voltage across the windings is zero. A circulating current is a current that does not contribute to power transmission and increases losses such as Joule heat.

図１に示される電力変換装置（基本技術に係る電力変換装置）について循環電流の性質について説明する。バッファコンデンサＣｂｕｆの充電電圧をＶｂ、出力コンデンサＣｏの充電電圧をＶｄとし、トランスＴの巻線比をＮとした場合、Ｖｂ＜Ｎ・Ｖｄが成立する場合に、セカンダリ巻線Ｔ２に流れる循環電流が大きくなる。その理由は、図４に示される期間τ１，τ３，τ５，・・・・におけるセカンダリ巻線電流ｉｄの増加または減少が急峻となり、セカンダリ巻線Ｔ２の両端の電圧が０となるゼロ電圧期間（例えば、期間τ４）に、セカンダリ巻線電流ｉｄが０とならず、ゼロ電圧期間のセカンダリ巻線電流ｉｄが循環電流となってしまうためである。 The properties of the circulating current of the power conversion device (the power conversion device according to the basic technology) shown in FIG. 1 will be described. When Vb is the charging voltage of the buffer capacitor Cbuf, Vd is the charging voltage of the output capacitor Co, and N is the winding ratio of the transformer T, the circulating current flowing through the secondary winding T2 when Vb<NVd is established. becomes larger. The reason for this is that the increase or decrease of the secondary winding current id in the periods τ1, τ3, τ5, . . . shown in FIG. For example, the secondary winding current id does not become 0 during the period τ4), and the secondary winding current id during the zero voltage period becomes a circulating current.

さらに、負荷回路２０がバッテリである場合において、その出力電圧が変動すると、ＶｂとＮ・Ｖｄとの相違が大きくなり、循環電流が増加する傾向が強くなる。 Furthermore, when the load circuit 20 is a battery, if its output voltage fluctuates, the difference between Vb and N·Vd increases, and the circulating current tends to increase.

第１および第２の実施形態に係る電力変換装置（図６および図８）では、負荷回路２０としてのバッテリの出力電圧が変動した場合、第１セカンダリ巻線Ｔ２１および第２セカンダリ巻線Ｔ２２の両端の電圧の変動は、図１のセカンダリ巻線Ｔ２の両端の電圧の変動に比べて小さい。したがって、第１および第２の実施形態に係る電力変換装置では、基本技術に係る電力変換装置に比べて、各セカンダリ巻線側の循環電流が抑制され、各セカンダリ巻線側の循環電流に基づく損失が低減される。なお、循環電流を低減する効果は、負荷回路２０がバッテリである場合の他、コンデンサ等の蓄電回路を含む場合にも得られる。 In the power converters according to the first and second embodiments (FIGS. 6 and 8), when the output voltage of the battery as the load circuit 20 fluctuates, the first secondary winding T21 and the second secondary winding T22 The voltage variation across it is smaller than the voltage variation across the secondary winding T2 in FIG. Therefore, in the power converters according to the first and second embodiments, compared to the power converter according to the basic technique, the circulating current on the side of each secondary winding is suppressed, and the circulating current on the side of each secondary winding Losses are reduced. Note that the effect of reducing the circulating current can be obtained not only when the load circuit 20 is a battery but also when it includes an electric storage circuit such as a capacitor.

１０ 力率改善回路、１２ 第１スイッチング回路、１４，６４ 電圧コンバータ回路、１６ 第２スイッチング回路、１８ 交流電圧源、２０ 負荷回路、２２，５８，５９ 制御部、２４－１，２４－２，２４－３，２４－４ 電源入力端子 ２６Ｐ，６２Ｐ 正極負荷端子、２６Ｎ，６２Ｎ 負極負荷端子、２８，３４，４２ 減算器、３０ 電圧ＰＩ制御部、３２ 乗算器、３６ 電流ＰＩ制御部、３８ 加算器、４０ デューティ比決定部、４４ 位相ＰＩ制御部、４６ キャリア生成部、４８ 位相調整部、５０ ＵＶ相バッファアンプ、５２ ＷＸ相バッファアンプ、５４ ＵＶ相制御信号生成部、５６ ＷＸ相制御信号生成部、６０ 第３スイッチング回路、６６ 第４スイッチング回路、６８ 第１力率改善回路、７０ 第２力率改善回路。 10 power factor correction circuit, 12 first switching circuit, 14, 64 voltage converter circuit, 16 second switching circuit, 18 AC voltage source, 20 load circuit, 22, 58, 59 control unit, 24-1, 24-2, 24-3, 24-4 power supply input terminals 26P, 62P positive load terminal, 26N, 62N negative load terminal, 28, 34, 42 subtractor, 30 voltage PI controller, 32 multiplier, 36 current PI controller, 38 addition 40 duty ratio determination unit 44 phase PI control unit 46 carrier generation unit 48 phase adjustment unit 50 UV phase buffer amplifier 52 WX phase buffer amplifier 54 UV phase control signal generation unit 56 WX phase control signal generation Section 60 Third switching circuit 66 Fourth switching circuit 68 First power factor correction circuit 70 Second power factor correction circuit.

Claims (3)

電力変換装置であって、
入力交流電力を調整する第１スイッチング回路と、
前記第１スイッチング回路に磁気的に結合する第２スイッチング回路と、
前記第１スイッチング回路に磁気的に結合し、前記第２スイッチング回路のスイッチングに同期したスイッチングをする第３スイッチング回路と、を備え、
前記第２スイッチング回路の一対の出力点のうちの一方、および前記第３スイッチング回路の一対の出力点のうちの一方が共通に接続されており、
前記第２スイッチング回路の一対の出力点のうちの他方、および前記第３スイッチング回路の一対の出力点のうちの他方から、直流電力が出力され、
前記第１スイッチング回路は、
並列接続された２つのハーフブリッジであって、一端が共通に接続された２つのスイッチング素子を、各前記ハーフブリッジが備える２つのハーフブリッジと、
２つの前記ハーフブリッジの両端に接続されたバッファコンデンサと、
それぞれの一端が共通に接続された第１整流素子および第２整流素子を備える整流回路であって、前記第１整流素子の他端が、２つの前記ハーフブリッジにおける２つの並列接続点のうちの一方に接続されており、前記第２整流素子の他端が、２つの前記ハーフブリッジにおける２つの並列接続点のうちの他方に接続されている整流回路と、を備え、
前記電力変換装置は、
前記第２スイッチング回路に両端が接続された第１セカンダリ巻線と、
前記第３スイッチング回路に両端が接続された第２セカンダリ巻線と、
前記第１セカンダリ巻線および前記第２セカンダリ巻線と共にトランスを構成するプライマリ巻線であって、一方の前記ハーフブリッジにおける２つのスイッチング素子の接続点と、他方の前記ハーフブリッジにおける２つのスイッチング素子の接続点との間に接続されたプライマリ巻線と、を備え、
前記第１整流素子および前記第２整流素子の接続点と、前記プライマリ巻線の中途接続点との間に前記入力交流電力が入力され、前記第１スイッチング回路から前記第２スイッチング回路および前記第３スイッチング回路に電力が伝送されることを特徴とする電力変換装置。 A power converter,
a first switching circuit that regulates input AC power;
a second switching circuit magnetically coupled to the first switching circuit;
a third switching circuit that is magnetically coupled to the first switching circuit and performs switching in synchronization with switching of the second switching circuit;
one of the pair of output points of the second switching circuit and one of the pair of output points of the third switching circuit are connected in common;
DC power is output from the other of the pair of output points of the second switching circuit and the other of the pair of output points of the third switching circuit,
The first switching circuit is
two half bridges connected in parallel, each half bridge comprising two switching elements having one end connected in common;
a buffer capacitor connected across the two half-bridges;
A rectifying circuit comprising a first rectifying element and a second rectifying element having one end connected in common, wherein the other end of the first rectifying element is one of two parallel connection points in the two half bridges. a rectifying circuit connected to one end and the other end of the second rectifying element being connected to the other of two parallel connection points in the two half bridges;
The power converter,
a first secondary winding having both ends connected to the second switching circuit;
a second secondary winding having both ends connected to the third switching circuit;
A primary winding that forms a transformer together with the first secondary winding and the second secondary winding, and is a connection point between two switching elements in one of the half bridges and two switching elements in the other half bridge. a primary winding connected between the connection point of
The input AC power is input between a connection point of the first rectifying element and the second rectifying element and a midway connection point of the primary winding, and the switching circuit is switched from the first switching circuit to the second switching circuit and the second switching circuit. 3. A power converter, wherein power is transmitted to a switching circuit. 請求項１に記載の電力変換装置において、
前記第２スイッチング回路および前記第３スイッチング回路のそれぞれは、
並列接続された２つの第２ハーフブリッジであって、一端が共通に接続された２つのスイッチング素子を、各前記第２ハーフブリッジが備える２つの第２ハーフブリッジを備え、
前記第１セカンダリ巻線は、
前記第２スイッチング回路における２つの前記第２ハーフブリッジのうちの一方における２つのスイッチング素子の接続点と、当該２つの前記第２ハーフブリッジのうちの他方における２つのスイッチング素子の接続点との間に接続されており、
前記第２セカンダリ巻線は、
前記第３スイッチング回路における２つの前記第２ハーフブリッジのうちの一方における２つのスイッチング素子の接続点と、当該２つの前記第２ハーフブリッジのうちの他方における２つのスイッチング素子の接続点との間に接続されており、
前記第２スイッチング回路および前記第３スイッチング回路のそれぞれにおける２つの前記第２ハーフブリッジの２つの並列接続点が、それぞれの一対の出力点であることを特徴とする電力変換装置。 In the power converter according to claim 1,
each of the second switching circuit and the third switching circuit,
two second half bridges connected in parallel, each second half bridge comprising two switching elements having one end connected in common;
The first secondary winding is
Between a connection point of two switching elements in one of the two second half bridges in the second switching circuit and a connection point of two switching elements in the other of the two second half bridges is connected to
The second secondary winding is
Between a connection point of two switching elements in one of the two second half bridges in the third switching circuit and a connection point of two switching elements in the other of the two second half bridges is connected to
A power converter, wherein two parallel connection points of the two second half bridges in each of the second switching circuit and the third switching circuit are a pair of respective output points. 電力変換装置であって、
入力交流電力を調整する入力スイッチング回路と、
前記入力スイッチング回路と共通の一対の入力点を有する並列スイッチング回路であって、前記入力スイッチング回路のスイッチングに同期したスイッチングをし、前記入力交流電力を調整する並列スイッチング回路と、
前記入力スイッチング回路および前記並列スイッチング回路に磁気的に結合する出力スイッチング回路と、を備え、
前記出力スイッチング回路の一対の出力点から直流電力が出力され、
前記入力スイッチング回路および前記並列スイッチング回路のそれぞれは、
並列接続された２つのハーフブリッジであって、一端が共通に接続された２つのスイッチング素子を、各前記ハーフブリッジが備える２つのハーフブリッジと、
２つの前記ハーフブリッジの両端に接続されたバッファコンデンサと、
それぞれの一端が共通に接続された第１整流素子および第２整流素子を備える整流回路であって、前記第１整流素子の他端が、２つの前記ハーフブリッジにおける２つの並列接続点のうちの一方に接続されており、前記第２整流素子の他端が、２つの前記ハーフブリッジにおける２つの並列接続点のうちの他方に接続されている整流回路と、を備え、
前記電力変換装置は、
前記入力スイッチング回路に両端が接続された第１プライマリ巻線と、
前記並列スイッチング回路に両端が接続された第２プライマリ巻線と、
前記第１プライマリ巻線および前記第２プライマリ巻線と共にトランスを構成し、前記出力スイッチング回路に両端が接続されたセカンダリ巻線と、を備え、
前記第１プライマリ巻線は、
前記入力スイッチング回路における２つの前記ハーフブリッジのうちの一方における２つのスイッチング素子の接続点と、当該２つの前記ハーフブリッジのうちの他方における２つのスイッチング素子の接続点との間に接続されており、
前記第２プライマリ巻線は、
前記並列スイッチング回路における２つの前記ハーフブリッジのうちの一方における２つのスイッチング素子の接続点と、当該２つの前記ハーフブリッジのうちの他方における２つのスイッチング素子の接続点との間に接続されており、
前記入力スイッチング回路および前記並列スイッチング回路のそれぞれにおける前記第１整流素子および前記第２整流素子の接続点が共通に接続され、
前記第１プライマリ巻線の中途接続点と前記第２プライマリ巻線の中途接続点とが共通に接続され、
前記入力スイッチング回路および前記並列スイッチング回路のそれぞれにおける前記第１整流素子および前記第２整流素子の接続点と、前記第１プライマリ巻線の中途接続点および前記第２プライマリ巻線の中途接続点の接続点とが、前記共通の一対の入力点であり、
前記共通の一対の入力点に前記入力交流電力が入力され、前記入力スイッチング回路および前記並列スイッチング回路から前記出力スイッチング回路に電力が伝送され、
２つの前記出力スイッチング回路と、２つの前記セカンダリ巻線を備え、
２つの前記セカンダリ巻線のうちの一方の両端が、２つの前記出力スイッチング回路のうちの一方に接続され、
２つの前記セカンダリ巻線のうちの他方の両端が、２つの前記出力スイッチング回路のうちの他方に接続され、
２つの前記出力スイッチング回路のうちの一方における一対の出力点のうちの一方、および２つの前記出力スイッチング回路のうちの他方における一対の出力点のうちの一方が共通に接続され、
２つの前記出力スイッチング回路のうちの一方における一対の出力点のうちの他方、および２つの前記出力スイッチング回路のうちの他方における一対の出力点のうちの他方から、直流電力が出力されることを特徴とする電力変換装置。 A power converter,
an input switching circuit that regulates input AC power;
a parallel switching circuit having a pair of input points in common with the input switching circuit, the parallel switching circuit performing switching in synchronization with switching of the input switching circuit and adjusting the input AC power;
an output switching circuit magnetically coupled to the input switching circuit and the parallel switching circuit;
DC power is output from a pair of output points of the output switching circuit,
each of the input switching circuit and the parallel switching circuit,
two half bridges connected in parallel, each half bridge comprising two switching elements having one end connected in common;
a buffer capacitor connected across the two half-bridges;
A rectifying circuit comprising a first rectifying element and a second rectifying element having one end connected in common, wherein the other end of the first rectifying element is one of two parallel connection points in the two half bridges. a rectifying circuit connected to one end and the other end of the second rectifying element being connected to the other of two parallel connection points in the two half bridges;
The power converter,
a first primary winding having both ends connected to the input switching circuit;
a second primary winding having both ends connected to the parallel switching circuit;
a secondary winding that constitutes a transformer together with the first primary winding and the second primary winding and has both ends connected to the output switching circuit;
The first primary winding is
connected between a connection point of two switching elements in one of the two half bridges in the input switching circuit and a connection point of two switching elements in the other of the two half bridges; ,
The second primary winding is
connected between a connection point of two switching elements in one of the two half bridges in the parallel switching circuit and a connection point of two switching elements in the other of the two half bridges; ,
connection points of the first rectifying element and the second rectifying element in each of the input switching circuit and the parallel switching circuit are connected in common;
A midway connection point of the first primary winding and a midway connection point of the second primary winding are connected in common,
A connection point of the first rectifying element and the second rectifying element in each of the input switching circuit and the parallel switching circuit, and an intermediate connection point of the first primary winding and an intermediate connection point of the second primary winding. a connection point is the common pair of input points;
the input AC power is input to the common pair of input points, power is transmitted from the input switching circuit and the parallel switching circuit to the output switching circuit ;
comprising two said output switching circuits and two said secondary windings,
both ends of one of the two secondary windings are connected to one of the two output switching circuits;
both ends of the other of the two secondary windings are connected to the other of the two output switching circuits;
one of a pair of output points of one of the two output switching circuits and one of a pair of output points of the other of the two output switching circuits are commonly connected;
DC power is output from the other of a pair of output points of one of the two output switching circuits and the other of a pair of output points of the other of the two output switching circuits. A power conversion device characterized by:
JP2018072576A 2018-04-04 2018-04-04 power converter Active JP7205072B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018072576A JP7205072B2 (en) 2018-04-04 2018-04-04 power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018072576A JP7205072B2 (en) 2018-04-04 2018-04-04 power converter

Publications (2)

Publication Number Publication Date
JP2019187011A JP2019187011A (en) 2019-10-24
JP7205072B2 true JP7205072B2 (en) 2023-01-17

Family

ID=68341805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018072576A Active JP7205072B2 (en) 2018-04-04 2018-04-04 power converter

Country Status (1)

Country Link
JP (1) JP7205072B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7439542B2 (en) 2020-01-31 2024-02-28 株式会社豊田中央研究所 power converter
CN113437787A (en) * 2020-03-04 2021-09-24 中车唐山机车车辆有限公司 Battery equalization system, method, terminal and storage medium

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003244962A (en) 2002-02-18 2003-08-29 Tdk Corp Switching power source
JP2013223328A (en) 2012-04-16 2013-10-28 Sanyo Denki Co Ltd Switching power-supply device
JP2016144326A (en) 2015-02-03 2016-08-08 富士電機株式会社 Resonance type dc-dc converter
JP2016226134A (en) 2015-05-29 2016-12-28 株式会社日立製作所 Electric power conversion device and electric power conversion control method
JP2017195736A (en) 2016-04-22 2017-10-26 三菱電機株式会社 Power conversion device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015015829A (en) * 2013-07-04 2015-01-22 住友電気工業株式会社 Bidirectional ac/dc conversion device, inrush current prevention method and computer program
JP6470645B2 (en) * 2015-06-26 2019-02-13 株式会社日立製作所 Power converter and wind power generation system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003244962A (en) 2002-02-18 2003-08-29 Tdk Corp Switching power source
JP2013223328A (en) 2012-04-16 2013-10-28 Sanyo Denki Co Ltd Switching power-supply device
JP2016144326A (en) 2015-02-03 2016-08-08 富士電機株式会社 Resonance type dc-dc converter
JP2016226134A (en) 2015-05-29 2016-12-28 株式会社日立製作所 Electric power conversion device and electric power conversion control method
JP2017195736A (en) 2016-04-22 2017-10-26 三菱電機株式会社 Power conversion device

Also Published As

Publication number Publication date
JP2019187011A (en) 2019-10-24

Similar Documents

Publication Publication Date Title
JP6575555B2 (en) Power converter
US8884564B2 (en) Voltage converter and voltage converter system including voltage converter
JP6206502B2 (en) Power conversion device and power conversion method
US11056979B2 (en) Power conversion apparatus
KR102518248B1 (en) On-board charger system
JP2006521078A (en) Power supply unit for gas discharge process
JPWO2020115800A1 (en) Power converter
JP2004187397A (en) Power conversion apparatus
JP7205072B2 (en) power converter
CN109196766B (en) Bidirectional insulation type DC/DC converter and smart power grid
US20160118904A1 (en) Power conversion apparatus
US11277077B2 (en) Power conversion device suppressing waveform distortion in an output voltage
JP2010233350A (en) Inverter device and control method for inverter
JP5494618B2 (en) Power converter
JP6943110B2 (en) Power converter
CN110447163B (en) Power conversion device
JP6121827B2 (en) Power converter
WO2018179234A1 (en) H-bridge converter and power conditioner
JP7035407B2 (en) Power converter
JP6526505B2 (en) Power converter
JP7089377B2 (en) Power converter
KR102269872B1 (en) Interleaved pwm variable frequency control method and apparatus performing the same
JP7029269B2 (en) Power converter
JP2014054152A (en) Power conversion device and power control device
JP6381853B1 (en) Power converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210329

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20210329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221212

R150 Certificate of patent or registration of utility model

Ref document number: 7205072

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150