以下、本開示の実施の形態について説明する。なお、以下に説明する実施の形態は、いずれも本開示の一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、及び、構成要素の配置位置や接続形態などは、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
各図は模式図であり、必ずしも厳密に図示されたものではない。したがって、各図において縮尺等は必ずしも一致していない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。
(実施の形態1)
まず、液晶表示パネル2を用いた実施の形態1に係る液晶表示装置1の概略構成について、図1及び図2を用いて説明する。図1は、実施の形態1に係る液晶表示装置1の概略構成を模式的に示す図である。図2は、実施の形態1に係る液晶表示パネル2の画素回路を示す図である。
液晶表示装置1は、画像表示装置の一例であって、静止画像又は動画像の画像(映像)を表示する。図1に示すように、液晶表示装置1は、液晶表示パネル2と、バックライト3と、画像処理部4とを備える。
液晶表示パネル2は、バックライト3の光出射側に配置される。液晶表示パネル2は、画像が表示される画像表示領域(アクティブ領域)2aを有する。液晶表示パネル2の駆動方式は、例えばIPS又はFFS等の横電界方式である。また、液晶表示パネル2は、例えば、ノーマリーブラック方式により電圧の制御が行われるが、電圧制御の方式は、ノーマリーブラック方式に限らない。
図1及び図2に示すように、液晶表示パネル2は、行列状(マトリクス状)に配列された複数の画素PXを有する。画像表示領域2aは、複数の画素PXによって構成されている。
図2に示すように、液晶表示パネル2は、複数の画素PXの各々に設けられた画素電極10と、複数の画素PXの各々に設けられた第1トランジスタ21及び第2トランジスタ22と、共通電極30とを有する。また、液晶表示パネル2は、列方向に延在する複数の第1信号線である映像信号線(データ線)40と、列方向に直交する行方向に延在する複数の第2信号線である走査線(ゲート線)50とを有する。
複数の画素PXの各々において、画素電極10は、当該画素PXに対応する第1トランジスタ21及び第2トランジスタ22を介して当該画素PXに対応する映像信号線40及び走査線50と接続されている。
本実施の形態における液晶表示パネル2は、1つの画素PXが複数の副画素(分割画素)に分割された画素内分割タイプの液晶表示パネルであり、複数の副画素の各々に対応して画素電極及びトランジスタが設けられている。具体的には、1つの画素PXが第1副画素SUB1と第2副画素SUB2との2つの画素領域に分割されており、第1副画素SUB1には、第1画素電極11及び第1トランジスタ21が設けられ、第2副画素SUB2には、第2画素電極12及び第2トランジスタ22が設けられている。第1副画素SUB1は、第1画素電極11及び第1トランジスタ21によって制御され、第2副画素SUB2は、第2画素電極12及び第2トランジスタ22によって制御される。
各画素PXにおける第1トランジスタ21及び第2トランジスタ22は、走査線50が延在する方向に沿って配列されている。具体的には、各画素PXにおける第1トランジスタ21及び第2トランジスタ22は、平面視において、走査線50と重なる位置に設けられている。
第1トランジスタ21は、薄膜トランジスタであり、ゲート電極21G、ソース電極21S及びドレイン電極21Dを有する。同様に、第2トランジスタ22は、薄膜トランジスタであり、ゲート電極22G、ソース電極22S及びドレイン電極22Dを有する。なお、本明細書において、ソース電極21S及びドレイン電極21Dは、まとめてソースドレイン電極と記載することもあり、ソースドレイン電極とは、ソース電極21S及びドレイン電極21Dの少なくとも一方のこと、ソース電極21S及びドレイン電極21Dのいずれかのみのこと、あるいは、ソース電極21S及びドレイン電極21Dの両方のことを意味する。なお、このことは、第2トランジスタ22のソース電極22S及びドレイン電極22Dについても同様である。
共通電極30は、画素電極10と同様に複数の画素PXの各々に設けられていてもよいが、複数の画素PXにわたって設けられていてもよい。本実施の形態において、共通電極30は、画像表示領域2aの全ての画素PXにわたって設けられている。例えば、共通電極30は、全ての画素PXに共通する1つの平面状の電極であり、画像表示領域2aの全体に形成されている。
複数の映像信号線40の各々は、列方向に配列された複数の画素PXの各々の複数の第1トランジスタ21及び複数の第2トランジスタ22のソースドレイン電極と接続されている。本実施の形態において、各映像信号線40は、各画素PXにおいて、第1トランジスタ21のソース電極21S及びドレイン電極21Dのうちドレイン電極21Dに接続されているとともに、第2トランジスタ22のソース電極22S及びドレイン電極22Dのうちドレイン電極22Dに接続されている。つまり、本実施の形態において、映像信号線40は、ドレイン線である。
複数の走査線50の各々は、行方向に配列された複数の画素PXの各々の複数の第1トランジスタ21と複数の第2トランジスタ22とに接続されている。具体的には、各走査線50は、各画素PXにおいて、第1トランジスタ21のゲート電極21Gと接続されているとともに、第2トランジスタ22のゲート電極22Gと接続されている。
図1に示すように、液晶表示パネル2は、入力された映像信号に応じた画像を表示するために、液晶表示パネル駆動回路として、ソースドライバ5及びゲートドライバ6を有する。ソースドライバ5及びゲートドライバ6は、例えばドライバIC(ICパッケージ)であり、FFC(Flexible Flat Cable)又はFPC(Flexible Printed CirCuit)等のフレキシブル配線基板に実装されている。例えば、COF(Chip on Film)によりソースドライバ5及びゲートドライバ6が実装されたフレキシブル配線基板が異方性導電性フィルム(ACF;Anisotropic Conductive Film)を用いた熱圧着によって液晶表示パネル2の電極端子と接続されている。
図2に示すように、ソースドライバ5は、液晶表示パネル2の映像信号線40に接続されている。ソースドライバ5は、ゲートドライバ6による走査線50の選択に合わせて、画像処理部4から入力される映像信号に応じた電圧(データ電圧)を映像信号線40に供給する。
ゲートドライバ6は、走査線50に接続されている。ゲートドライバ6は、画像処理部4から入力されるタイミング信号に応じて映像信号を書き込む画素PXを選択し、選択した画素PXの第1トランジスタ21及び第2トランジスタ22をオンする電圧(ゲートオン電圧)を走査線50に供給する。これにより、選択された画素PXの画素電極10には、第1トランジスタ21及び第2トランジスタ22を介してデータ電圧が供給される。第1トランジスタ21及び第2トランジスタ22には、同じタイミングでゲートオン電圧が印加されて同じデータ電圧が供給される。なお、共通電極30には、コモンドライバ(図示せず)から共通電圧が供給される。
このように、ゲートドライバ6からゲートオン電圧が走査線50に供給されると、選択された画素PXの第1トランジスタ21及び第2トランジスタ22がオンし、これら第1トランジスタ21及び第2トランジスタ22に接続された映像信号線40からデータ電圧が画素電極10に供給される。具体的には、映像信号線40からのデータ電圧は、第1トランジスタ21を介して第1画素電極11に供給されるとともに、第2トランジスタ22を介して第2画素電極12に供給される。そして、画素電極10(第1画素電極11、第2画素電極12)に供給されたデータ電圧と共通電極30に供給された共通電圧との差により液晶層に電界が生じる。この電界により各画素PXにおける液晶層の液晶分子の配向状態が変化し、液晶表示パネル2を通過するバックライト3の光の透過率が画素PXごとに制御される。これにより、液晶表示パネル2の画像表示領域2aに所望の画像が表示される。
バックライト3は、図1に示すように、液晶表示パネル2の背面側に配置されており、液晶表示パネル2に向けて光を照射する。本実施の形態において、バックライト3は、LED(Light Emitting Diode)を光源とするLEDバックライトであるが、これに限るものではない。また、バックライト3は、液晶表示パネル2に対面するようにLEDが基板上に二次元状に配列された直下型のLEDバックライトであるが、エッジ型であってもよい。バックライト3は、平面状の均一な散乱光(拡散光)を照射する面発光ユニットである。なお、バックライト3は、光源からの光を拡散させるために拡散板(拡散シート)等の光学部材を有していてもよい。
画像処理部4は、CPU等の演算処理回路と、ROMやRAM等のメモリとを備える制御装置である。画像処理部4には、液晶表示パネル2に表示するための映像データが入力される。画像処理部4は、CPUがメモリに格納されたプログラムを読み出して実行することにより各種の処理を実行する。具体的には、画像処理部4は、外部のシステム(図示せず)から入力された映像データに対して色調整等の各種の画像信号処理を行って各画素PXの階調値を示す映像信号と各画素PXに映像信号を書き込むタイミングを示すタイミング信号とを生成し、映像信号をソースドライバ5に出力するとともにタイミング信号をゲートドライバ6に出力する。
次に、実施の形態1に係る液晶表示パネル2の具体的な構造について説明する。まず、液晶表示パネル2の画素PXのレイアウトについて、図2を参照しつつ、図3を用いて説明する。図3は、実施の形態1に係る液晶表示パネル2の画素PXのレイアウトを示す平面図である。なお、図3において、1つの画素PXは、破線で囲まれる領域に域で示されており、映像信号線40上の破線は、1つの画素PXにおける2つの副画素の境界を示している。また、液晶表示パネル2がカラー画像を表示する場合、複数の画素PXの各々は、赤色画素、緑色画素及び青色画素のいずれかである。一例として、赤色画素、緑色画素及び青色画素は、これら3つ一組で行方向に沿って繰り返して配列されている。
図3に示すように、列方向に延在する複数の映像信号線40は、各画素PXで、一部が「く」の字状に屈曲した形状である。本実施の形態において、複数の映像信号線40は、互いに同じ幅である。なお、複数の映像信号線40は、一部が屈曲されることなく、直線状に形成されていてもよい。
行方向に延在する複数の走査線50は、各々が直線状であり、互いに平行となるように形成されている。本実施の形態において、複数の走査線50は、互いに同じ幅である。なお、1本の走査線50の幅は、1本の映像信号線40の幅よりも太い。
映像信号線40と走査線50とは、ブラックマトリクスBMによって覆われている。つまり、映像信号線40及び走査線50の上方は、非開口部となっている。
上記のように、複数の画素PXの各々は、映像信号線40を挟んで行方向に分けられた画素領域(分割画素)として、第1副画素SUB1と第2副画素素SUB2とを有する。したがって、第1副画素SUB1と第2副画素SUB2との境界は、映像信号線40を覆うブラックマトリクスBM(非開口部)と重なっている。
図2及び図3に示すように、複数の画素PXの各々において、画素電極10は、当該画素PXに対応する映像信号線40を挟んで行方向に分けられた第1画素電極11及び第2画素電極12を有する。つまり、各画素PXにおいて、第1画素電極11及び第2画素電極12は、当該画素PXに対応する1本の映像信号線40を挟んで行方向に分けられている。
また、各画素PXにおいて、第1トランジスタ21及び第2トランジスタ22は、第1画素電極11及び第2画素電極12と同様に、当該画素PXに対応する1本の映像信号線40を挟んで行方向に分けられている。つまり、第1トランジスタ21と第2トランジスタ22とは、映像信号線40を挟んで対向する位置に設けられている。具体的には、第1トランジスタ21と第2トランジスタ22とは、映像信号線40を基準に線対称となる位置に設けられている。
そして、第1トランジスタ21は、第1副画素SUB1に設けられた第1画素電極11に接続されており、第2トランジスタ22は、第2副画素SUB2に設けられた第2画素電極12に接続されている。したがって、第1画素電極11は、第1トランジスタ21を介して映像信号線40に接続されており、第2画素電極12は、第2トランジスタ22を介して映像信号線40に接続されている。なお、本実施の形態において、第1画素電極11と第2画素電極12とは、直接接続されていない。
本実施の形態における液晶表示パネル2の液晶駆動方式は、横電界方式である。つまり、第1画素電極11及び第2画素電極12は、横電界によって液晶層を駆動できるように構成されている。具体的には、図3に示すように、第1画素電極11及び第2画素電極12の各々には複数のスリットが形成されており、第1画素電極11は、複数本の第1ライン電極11Lを有し、第2画素電極12は、複数本の第2ライン電極12Lを有する。
複数本の第1ライン電極11Lの両端部は、一対の第1連結電極11Cによって連結されている。具体的には、複数本の第1ライン電極11Lは、長手方向の一方の端部同士が一方側の第1連結電極11Cによって連結されているとともに、長手方向の他方の端部同士が他方側の第1連結電極11Cによって連結されている。第1画素電極11における全ての第1ライン電極11Lは、平行に形成されている。なお、一対の第1連結電極11Cの一方が設けられていなくてもよい。この場合、第1画素電極11の形状は、櫛歯状になる。
各第1ライン電極11Lは、互いに同一の幅で、かつ、中央部に屈曲部を有する略「く」の字状に形成されている。これにより、第1副画素SUB1に、マルチドメインを形成することができるので、第1副画素SUB1における色視野角特性を改善することができる。なお、各第1画素電極11において、隣り合う2本の第1ライン電極11Lの間隔(スリット幅)は一定である。
同様に、複数本の第2ライン電極12Lの両端部は、一対の第2連結電極12Cによって連結されている。具体的には、複数本の第2ライン電極12Lは、長手方向の一方の端部同士が一方側の第2連結電極12Cによって連結されているとともに、長手方向の他方の端部同士が他方側の第2連結電極12Cによって連結されている。第2画素電極12における全ての第2ライン電極12Lは、平行に形成されている。なお、一対の第2連結電極12Cの一方が設けられていなくてもよい。この場合、第2画素電極12の形状は、櫛歯状になる。
各第2ライン電極12Lは、互いに同一の幅で、かつ、中央部に屈曲部を有する略「く」の字状に形成されている。これにより、第2副画素SUB2に、マルチドメインを形成することができるので、第2副画素SUB2における色視野角特性を改善することができる。なお、各第2画素電極12において、隣り合う2本の第2ライン電極12Lの間隔(スリット幅)は一定である。
また、本実施の形態において、第1画素電極11と第2画素電極12とは、同じ形状である。つまり、複数本の第1ライン電極11Lと複数本の第2ライン電極12Lとは同じパターンで形成されている。したがって、第1ライン電極11Lの屈曲部と第2ライン電極12Lの屈曲部とは、同じ方向に向いて屈曲している。また、第1ライン電極11Lの屈曲部及び第2ライン電極12Lの屈曲部は、映像信号線40の屈曲部と同じ位置に設けられており、かつ、映像信号線40の屈曲部と同じ方向に向いて屈曲している。
さらに、第1ライン電極11Lは、第1ライン電極11Lの中央部に形成されたマルチドメイン用の屈曲部よりも傾斜を深くした第1屈曲部11Bを有する。同様に、第2ライン電極12Lは、第2ライン電極12Lの中央部に形成されたマルチドメイン用の屈曲部よりも傾斜を深くした第2屈曲部12Bを有する。
次に、液晶表示パネル2の断面構造について、図2及び図3を参照しつつ、図4を用いて説明する。図4は、図3のIV-IV線における液晶表示パネル2の断面図である。
図4に示すように、液晶表示パネル2は、第1基板100と、第1基板100に対向する第2基板200と、第1基板100と第2基板200との間に配置された液晶層300とを備えている。図示しないが、液晶層300は、枠状の封止部材によって第1基板100と第2基板200との間に封止されている。
第1基板100は、第1トランジスタ21及び第2トランジスタ22としてTFTを有するTFT基板である。具体的には、第1基板100は、複数の第1トランジスタ21と複数の第2トランジスタ22とがマトリクス状に配列されたアクティブマトリクス基板である。また、第1基板100には、第1トランジスタ21及び第2トランジスタ22だけではなく、映像信号線40及び走査線50等の各種配線、これらの配線間を絶縁する層間絶縁膜、画素電極10、共通電極30及び配向膜60等が設けられている。これらは、第1透明基材110に形成される。第1透明基材110は、例えば、ガラス基板等の透明基板である。
第1トランジスタ21及び第2トランジスタ22は、第1透明基材110の上に形成される。第1トランジスタ21は、ゲート電極21Gと、ソース電極21Sと、ドレイン電極21Dと、チャネル層となる半導体層21SCとによって構成されている。同様に、第2トランジスタ22は、ゲート電極22Gと、ソース電極22Sと、ドレイン電極22Dと、チャネル層となる半導体層22SCとによって構成されている。本実施の形態において、第1トランジスタ21及び第2トランジスタ22は、ボトムゲート構造のTFTであり、第1透明基材110の上に形成されたゲート電極21G及び22Gと、ゲート電極21G及び22Gの上に形成されたゲート絶縁膜である第1絶縁膜121と、第1絶縁膜121を介してゲート電極21G及び22Gの各々の上方に形成された半導体層21SC及び22SCとを備える。ソース電極21S及びドレイン電極21Dは、半導体層21SCの上に形成されている。また、ソース電極22S及びドレイン電極22Dは、半導体層22SCの上に形成されている。
ゲート電極21G及び22Gは、例えば、モリブデン膜と銅膜との2層構造からなる金属膜によって構成されていてもよいし、銅膜等からなる1層の金属膜によって構成されていてもよい。第1絶縁膜121は、例えば、酸化シリコン膜と窒化シリコン膜との2層構造の絶縁膜によって構成されていてもよいし、酸化シリコン膜又は窒化シリコン膜の1層の絶縁膜によって構成されていてもよい。半導体層21SC及び22SCは、例えば、i-アモルファスシリコン膜とn-アモルファスシリコン膜との2層構造からなる半導体膜によって構成されていてもよいし、1層の半導体膜によって構成されていてもよい。図4に示される実施の形態においては、1つの半導体層の上に2つのドレイン電極が形成されている。ソース電極21S及び22Sとドレイン電極21D及び22Dとは、例えば、モリブデン膜と銅膜との2層構造からなる金属膜によって構成されていてもよいし、銅膜等からなる1層の金属膜によって構成されていてもよい。
なお、ゲート電極21G及び22Gと、ソース電極21S及び22S、ドレイン電極21D及び22Dと、半導体層21SC及び22SCと、第1絶縁膜121との材料は、これらに限定されるものではない。例えば、半導体層21SC及び22SCの材料としては、In-Ga-Zn-O系酸化物半導体等を用いてもよい。
図4に示すように、第1基板100には、映像信号線40及び走査線50が形成されている。映像信号線40とソース電極21S及び22Sとドレイン電極21D及び22Dとは、同じメタル層に形成されている。つまり、映像信号線40とソース電極21S及び22Sとドレイン電極21D及び22Dとは、同じ金属膜をパターニングすることによって形成される。一方、走査線50は、ゲート電極21G及び22Gと同じメタル層に形成されている。つまり、走査線50とゲート電極21G及び22Gとは、同じ金属膜をパターニングすることによって形成される。
図4に示すように、本実施の形態において、第1トランジスタ21のソース電極21Sは、コンタクトホールを介して第1画素電極11に接続されている。また、第1トランジスタ21のドレイン電極21Dは、映像信号線40に接続されている。同様に、第2トランジスタ22のソース電極22Sは、コンタクトホールを介して第2画素電極12に接続されている。また、第2トランジスタ22のドレイン電極22Dは、映像信号線40に接続されている。
第1透明基材110の上には、第1トランジスタ21、第2トランジスタ22、映像信号線40及び走査線50を覆うように、第2絶縁膜122が形成されている。第2絶縁膜122は、例えば、窒化シリコン膜等の無機材料からなる無機絶縁膜によって構成されている。無機絶縁膜である第2絶縁膜122は、例えばCVD(chemical vapor deposition)法によって成膜することができる。
さらに、第2絶縁膜122を覆うように第3絶縁膜123が形成されている。本実施の形態において、第3絶縁膜123の厚さは、第2絶縁膜122の厚さよりも厚い。具体的には、第3絶縁膜123の厚さは、第2絶縁膜122の厚さの4倍以上であり、一例として、3000nmである。これにより、映像信号線40及び走査線50等の配線と共通電極30との間の厚み方向の距離を大きくすることができるので、映像信号線40及び走査線50等の配線と共通電極30との結合容量を軽減することができる。しかも、第3絶縁膜123を厚くすることで、第1トランジスタ21、第2トランジスタ22、映像信号線40及び走査線50を形成することで生じるTFT層の凹凸差を軽減してTFT層を平坦化することもできる。これにより、表面が平坦化された第3絶縁膜123を形成することができるので、第3絶縁膜123の直上の共通電極30を平坦な平面状に形成することができる。
本実施の形態において、第3絶縁膜123は、炭素を含む有機材料からなる有機絶縁膜によって構成されている。有機絶縁膜である第3絶縁膜123は、例えば液状の有機材料を塗布して硬化することによって形成することができる。これにより、第3絶縁膜123を容易に厚膜化することができるので、全ての画素PXにわたって第3絶縁膜123の表面を容易に平坦にすることができる。つまり、第3絶縁膜123は、平坦化層として機能している。
また、第1基板100には、画素電極10及び共通電極30が形成されている。具体的には、画素電極10及び共通電極30は、第4絶縁膜124を介して対向して積層されている。
本実施の形態において、共通電極30は、第3絶縁膜123の上に形成されている。そして、共通電極30を覆うように第4絶縁膜124が形成され、第4絶縁膜124の上に画素電極10が所定形状で形成されている。画素電極10及び共通電極30は、例えば、インジウム錫酸化物(ITO:Indium Tin Oxide)等の透明金属酸化物によって構成された透明電極である。また、第4絶縁膜124は、例えば、窒化シリコン膜等の無機絶縁膜によって構成されている。無機絶縁膜である第4絶縁膜124は、例えばCVD法によって成膜することができる。
上述のように、共通電極30は、全ての画素PXにわたって形成された平面状のべた電極である。これにより、映像信号線40及び走査線50等の配線が共通電極30によって覆われるので、映像信号線40及び走査線50等の配線で発生する電界を共通電極30によって遮蔽することができる。つまり、TFT層で発生する電界を共通電極30によってシールドすることができる。したがって、共通電極30の上に形成される画素電極10の形状及び大きさの設計の自由度が向上するので、画素PXの光透過率及び開口率を容易に向上させることができる。
なお、共通電極30は薄膜平面状のべた電極であるが、図3及び図4に示すように、共通電極30における走査線50の上には、第1トランジスタ21のソース電極21Sと第1画素電極11とを接続するとともに第2トランジスタ22のソース電極22Sと第2画素電極12とを接続するために開口部30aが形成されている。したがって、共通電極30の開口部30aには、第2絶縁膜122、第3絶縁膜123及び第4絶縁膜124の3層構造の絶縁層を貫通するコンタクトホールが設けられている。したがって、各画素PXにおいて、第1トランジスタ21のソース電極21Sと第1画素電極11とはコンタクトホールを介して接続されているとともに、第2トランジスタ22のソース電極22Sと第2画素電極12とはコンタクトホールを介して接続されている。
画素電極10の上には配向膜60が形成されている。配向膜60は、画素電極10を覆うように第4絶縁膜124の全面にわたって形成されている。配向膜60は、液晶層300に接しており、液晶層300の液晶分子の初期配向角度を制御する。本実施の形態では、液晶分子の初期配向角度を一定方向に揃えるために、配向膜60にはラビング処理が施されている。
なお、図示しないが、共通電極30に接するように、銅等の低抵抗材料からなる複数のコモン線を設けてもよい。例えば、コモン線は、共通電極30の直上に形成される。この場合、銅線からなるコモン線は、遮光性を有するので、ブラックマトリクスBMで覆われる映像信号線40又は走査線50と重なるように形成するとよい。
次に、第2基板200について説明する。第2基板200は、第1基板100に対向する対向基板である。第2基板200は、第2透明基材210と、第2透明基材210に形成されたブラックマトリクスBMとを有する。第2透明基材210は、第1透明基材110と同様に、例えば、ガラス基板等の透明基板である。
ブラックマトリクスBMは、黒色層の遮光層であり、例えばカーボンブラックによって構成されている。ブラックマトリクスBMは、第2透明基材210の液晶層300側の面に形成される。本実施の形態にいて、ブラックマトリクスBMは、映像信号線40及び走査線50を覆うように格子状に形成されている。ブラックマトリクスBMの幅は、映像信号線40及び走査線50の幅よりも大きくなっている。
なお、液晶表示パネル2がカラー画像を表示する場合、第2基板200は、カラーフィルタを有するカラーフィルタ基板(CF基板)となる。この場合、複数の画素PXは、赤色画素、緑色画素及び青色画素よって構成されており、赤色画素、緑色画素及び青色画素の各々に対応して、赤色カラーフィルタ、青色カラーフィルタ及び緑色カラーフィルタが形成される。カラーフィルタは、ブラックマトリクスBMの間の領域(つまりブラックマトリクスBMの開口部)に形成される。一方、液晶表示パネル2がモノクロ画像を表示する場合は、第2基板200にはカラーフィルタが形成されない。
また、第2基板200は、複数のスペーサ220を有する。スペーサ220は、第1基板100に向かって突出するように第2透明基材210に形成されている。スペーサ220は、第1基板100と第2基板200との間隔(セルギャップ)を一定に維持するための柱状部材である。つまり、スペーサ220によって、液晶層300の厚みを一定に維持することができる。一例として、スペーサ220は、円柱台形状である。また、スペーサ220は、アクリル樹脂等の樹脂材料によって構成されており、弾性変形することができる。スペーサ220は、例えばフォトリソグラフィー等によってパターン形成することができる。
このように構成される液晶表示パネル2には、一対の偏光板(不図示)が貼り合わされている。例えば、一対の偏光板の一方が第1基板100の外面に形成され、一対の偏光板の他方が第2基板200の外面に形成される。一対の偏光板は、偏光方向が互いに直交するように配置されている。また、一対の偏光板には、位相差板が貼り合わされていてもよい。
なお、液晶表示装置1において、液晶表示パネル2は、例えば、第1基板100がバックライト3側に位置し、第2基板200が観察者側に位置するようにして配置されるが、逆であってもよい。
次に、実施の形態に係る液晶表示パネル2の効果等について、図5及び図6を用いて本開示に至った経緯も含めて説明する。図5は、比較例1の液晶表示パネル2Xの画素のレイアウトを示す図である。図6は、比較例2の液晶表示パネル2Yの画素のレイアウトを示す図である。
図5に示される比較例1の液晶表示パネル2Xは、画素内分割されていないマルチドメインタイプの横電界方式の液晶表示パネルである。
図5に示すように、画素内分割されていない横電界方式の液晶表示パネル2Xでは、画素欠陥として画素に輝点が発生すると、液晶表示パネルが不良扱いになってしまうことがある。
そこで、1つの画素を2つの副画素に分割して、2つの副画素の各々に画素電極及び薄膜トランジスタを設ける技術が提案されている。具体的には、図6に示される比較例2の液晶表示パネル2Yのように、1つの画素を2つの副画素に分割し、2つの副画素の一方に第1画素電極11Y及び第1トランジスタ21Yを設けるとともに、2つの副画素の他方に第2副画素SUB2に第2画素電極12Y及び第2トランジスタ22Yを設けることが考えられる。これにより、画素に輝点が発生した場合、2つの副画素のうち輝点が発生した方を黒点化することで、2つの副画素のうち輝点が発生していない方を通常動作させることができる。
しかしながら、図6に示される比較例2の液晶表示パネル2Yのように構成すると、映像信号線40と2つの第1トランジスタ21Y及び第2トランジスタ22Yとを接続するために映像信号線40から引き出された引き出し配線41(リード線)が画素内を通ることになるため、画素PXの開口率が低下する。また、映像信号線40から引き出された引き出し配線41を、第1トランジスタ21Y及び第2トランジスタ22Yの映像信号線40から遠い方の第1トランジスタ21Yに接続しようとすると、引き出し配線41と共通電極との重なり部分が多くなってしまい、引き出し配線41と共通電極との結合容量によって電気特性が悪化する。
この場合、第1画素電極11Yとの重なりを避けて、引き出し配線41を走査線50と重なるようにして引き回すこともできるが、走査線50と映像信号線40(引き出し配線41)とによる結合容量は、共通電極と映像信号線40(引き出し配線41)とによる結合容量よりも大きいため、電気特性が一層悪化してしまう。
本発明者らは、このような課題に対して鋭意検討した結果、画素内に複数のトランジスタを配置した画素分割タイプの横電界方式の液晶表示パネルであっても、画素内のレイアウトを工夫することによって、開口率の低下及び電気特性の悪化を抑制できることを見出した。
具体的には、本実施の形態における液晶表示パネル2は、画素内分割タイプの横電界方式の液晶表示パネルであり、図3に示すように、1つの画素PXの中央部を映像信号線40が横断しており、1つの画素PX内が映像信号線40を境界として第1副画素SUB1と第2副画素SUB2とに二分割されている。
そして、第1副画素SUB1に対応して設けられた第1画素電極11及び第1トランジスタ21と、第2副画素SUB2に対応して設けられた第2画素電極12及び第2トランジスタ22とが、映像信号線40を挟んで行方向に分けられている。つまり、第1画素電極11及び第1トランジスタ21が映像信号線40の行方向の一方側に設けられており、第2画素電極12及び第2トランジスタ22が映像信号線40の行方向の他方側に設けられている。
この構成により、映像信号線40から引き出し配線を引き出して無駄に延在させることなく、第1トランジスタ21及び第2トランジスタ22の各々と映像信号線40とを接続することができる。例えば、第1トランジスタ21及び第2トランジスタ22の各々と映像信号線40とを接続するために映像信号線40から引き出し配線を引き出したとしても、引き出し配線を、第1画素電極11又は第2画素電極12に重ねたり走査線50に重ねたりする必要がない。あるいは、映像信号線40の一部をソースドレイン電極にすることで、映像信号線40から引き出し配線を引き出すことなく、第1トランジスタ21及び第2トランジスタ22の各々と映像信号線40とを接続することもできる。
これにより、1つの画素PX内を第1副画素SUB1と第2副画素SUB2とに分割して、第1副画素SUB1に第1画素電極11及び第1トランジスタ21を設けるとともに第2副画素SUB2に第2画素電極12及び第2トランジスタ22を設けた場合であっても開口率の低下及び電気特性の悪化を抑制することができる。つまり、画素内分割タイプの液晶表示パネル2であっても、開口率の低下及び電気特性の悪化を抑制することができる。
また、本実施の形態における液晶表示パネル2では、各画素PXにおいて、押しドメイン対策が施されている。
ここで、押しドメインとは、液晶表示パネルの表面を指等で押した場合、その部分において、液晶セルのTFT基板と対向基板との間隔(セルギャップ)が部分的に変化する等して液晶分子が回転して発生したドメインのことである。例えば、白表示画面の場合、押しドメインが発生した箇所ではバックライト光の透過量が低下して黒っぽくなる。
そこで、このような押しドメインを抑制するために、各画素PXにおいて、押しドメイン対策として、第1画素電極11に第1屈曲部11Bが形成されているとともに、第2画素電極12に第2屈曲部12B形成されている。これにより、押しドメインを抑制することができる。
また、本実施の形態における液晶表示パネル2では、画素内マルチドメインタイプの横電界方式の液晶表示パネルである。具体的には、第1画素電極11及び第2画素電極12の各々にマルチドメイン用の屈曲部を形成することで、1つの画素PX内が分割された第1副画素SUB1及び第2副画素SUB2の各々に2つのドメインが形成されている。
これにより、広視野角特性を有するとともに良好な色視野角特性を有する液晶表示パネル2を実現することができる。
(実施の形態2)
次に、実施の形態2について、図7及び図8を用いて説明する。図7は、実施の形態2に係る液晶表示装置に用いられる液晶表示パネル2Aの画素PXのレイアウトを示す平面図である。図8は、同液晶表示パネル2Aの部分拡大図であり、図7の破線で囲まれる領域Aの拡大図を示している。なお、図7において、1つの画素PXは、破線の台形で囲まれる領域で示されている。
本実施の形態における液晶表示パネル2Aは、上記実施の形態1における液晶表示パネル2と同様に、画素内分割タイプの液晶表示パネルであり、1つの画素PXが複数の副画素(分割画素)に分割されている。具体的には、1つの画素PXが第1副画素SUB1と第2副画素SUB2との2つの画素領域に分割されている。本実施の形態では、第1副画素SUB1と第2副画素SUB2は、映像信号線40を挟んで行方向に分けられている。
そして、上記実施の形態1と同様に、第1副画素SUB1には、第1画素電極11及び第1トランジスタ21が設けられ、第2副画素SUB2には、第2画素電極12及び第2トランジスタ22が設けられている。
また、本実施の形態における液晶表示パネル2Aは、画素内マルチドメインタイプの液晶表示パネルでもあり、1つの画素PX内に複数のドメインを有する。具体的には、1つの画素PX内に第1ドメインと第2ドメインとを有する。
この場合、本実施の形態における液晶表示パネル2Aでは、第1副画素SUB1が第1ドメインになっており、また、第2副画素SUB2が第2ドメインになっている。したがって、複数の画素PXの各々は、画素PXに対応する映像信号線40を挟んで行方向に分けられた第1ドメイン(第1副画素SUB1)及び第2ドメイン(第2副画素SUB2)を有する。つまり、各画素PXは、映像信号線40を境界にして第1ドメインD1と第2ドメインD2とに区分けされている。
したがって、本実施の形態では、上記実施の形態1のように、第1副画素SUB1と第2副画素SUB2との境界が、映像信号線40を覆うブラックマトリクスBM(非開口部)と重なっているだけではなく、第1ドメインと第2ドメインとの境界(ドメイン境界)についても、映像信号線40を覆うブラックマトリクスBM(非開口部)と重なっている。
このように、本実施の形態では、画素電極10が、第1ドメインである第1副画素SUB1に設けられた第1画素電極11と、第2ドメインである第2副画素SUB2に設けられた第2画素電極12とを有する。つまり、画素電極10は、映像信号線40を境界にして第1画素電極11と第2画素電極12とに区分けされている。第1ドメインである第1副画素SUB1は、第1画素電極11及び第1トランジスタ21によって制御され、第2ドメインである第2副画素SUB2は、第2画素電極12及び第2トランジスタ22によって制御される。
本実施の形態において、列方向に延在する複数の映像信号線40は、各々が直線状であり、互いに平行となるように形成されている。また、本実施の形態においても、複数の映像信号線40は、互いに同じ幅である。
図7に示すように、本実施の形態でも、第1画素電極11及び第2画素電極12の各々には複数のスリットが形成されているが、上記実施の形態1とは、第1画素電極11及び第2画素電極12のパターンが異なる。具体的には、本実施の形態では、第1画素電極11は、第1方向にストライプ状に延在する複数本の第1ライン電極11Lを有し、第2画素電極12は、第1方向とは異なる第2方向にストライプ状に延在する複数本の第2ライン電極12Lを有する。
複数本の第1ライン電極11Lは、各々が短冊状であり、第1方向に延在する複数本のスリットが第1画素電極11に形成されることで、ストライプ状に形成されている。同様に、複数本の第2ライン電極12Lは、各々が短冊状であり、第1方向とは異なる第2方向に延在する複数本のスリットが第2画素電極12に形成されることで、ストライプ状に形成されている。
また、各画素PX内において、第1ライン電極11Lの延在方向である第1方向と、第2ライン電極12Lの延在方向である第2方向とは、平行な関係ではなく、交差する関係になっている。本実施の形態において、第1ライン電極11Lの延在方向である第1方向と、第2ライン電極12Lの延在方向である第2方向とは、行方向及び列方向に対して傾斜している。
本実施の形態において、複数本の第1ライン電極11Lの延在方向である第1方向と、複数本の第2ライン電極12Lの延在方向である第2方向とは、各画素PXにおいて、当該画素PXに対応する1本の映像信号線40を基準にして線対称となる関係にある。つまり、第1方向と列方向とのなす角のうち90度よりも小さい方の角度をθとすると、第2方向と列方向とのなす角のうち90度よりも小さい方の角度もθとなる。
複数本の第1ライン電極11Lには、長手方向の両端部が一対の第1連結電極11Cによってラダー状に連結された第1ラダー電極部11L1と、長手方向の両端部の一方が第1連結電極11Cによって連結されずに開放端となった第1フィンガー電極部11L2とが含まれている。一対の第1連結電極11Cは、走査線50の近傍において行方向に沿って延在している。
具体的には、第1ラダー電極部11L1は、長手方向の一方の端部同士が一方側の第1連結電極11Cによって連結されているとともに、長手方向の他方の端部同士が他方側の第1連結電極11Cによって連結されている。
一方、第1フィンガー電極部11L2は、長手方向の一方の端部同士が一方側の第1連結電極11Cによって連結されているが、長手方向の他方の端部が他方側の第1連結電極11Cによって連結されていない。
本実施の形態では、第1ラダー電極部11L1及び第1フィンガー電極部11L2のうち複数本の第1ライン電極11Lには第1ラダー電極部11L1の方が多く含まれている。第1フィンガー電極部11L2は、複数本の第1ライン電極11Lのうち映像信号線40側に位置する第1ライン電極11Lである。つまり、第1フィンガー電極部11L2は、複数本の第1ライン電極11Lのうち、一方側の第1連結電極11Cから他方側の第1連結電極11Cに向かって延在させたときに映像信号線40を超えることになる第1ライン電極11Lである。
同様に、複数本の第2ライン電極12Lには、長手方向の両端部が一対の第2連結電極12Cによってラダー状に連結された第2ラダー電極部12L1と、長手方向の両端部の一方が第2連結電極12Cによって連結されずに開放端となった第2フィンガー電極部12L2とが含まれている。一対の第2連結電極12Cは、走査線50の近傍において行方向に沿って延在している。
具体的には、第2ラダー電極部12L1は、長手方向の一方の端部同士が一方側の第2連結電極12Cによって連結されているとともに、長手方向の他方の端部同士が他方側の第2連結電極12Cによって連結されている。
一方、第2フィンガー電極部12L2は、長手方向の一方の端部が一方側の第2連結電極12Cによって連結されているが、長手方向の他方の端部が他方側の第2連結電極12Cによって連結されていない。
本実施の形態では、第2ラダー電極部12L1及び第2フィンガー電極部12L2のうち複数本の第2ライン電極12Lには第2ラダー電極部12L1の方が多く含まれている。第2フィンガー電極部12L2は、複数本の第2ライン電極12Lのうち映像信号線40側に位置する第2ライン電極12Lである。つまり、第2フィンガー電極部12L2は、複数本の第2ライン電極12Lのうち、一方側の第2連結電極12Cから他方側の第2連結電極12Cに向かって延在させたときに映像信号線40を超えることになる第2ライン電極12Lである。
そして、平面視した場合、複数の画素PXの各々において、複数本の第1ライン電極11Lのうちの少なくとも1つの第1ライン電極11Lの先端部及び複数本の第2ライン電極12Lのうちの少なくとも1つの第2ライン電極12Lの先端部は、当該画素PXに対応する映像信号線40に重なっている。
具体的には、図7及び図8に示すように、複数本の第1ライン電極11Lのうち第1フィンガー電極部11L2の先端部が、第1画素電極11と第2画素電極12との境界に位置する映像信号線40と重なっている。つまり、第1フィンガー電極部11L2の先端部は、第1ドメインD1と第2ドメインD2との境界(ドメイン境界)に位置しており、映像信号線40を覆うブラックマトリクスBM(非開口部)に重なっている。
同様に、複数本の第2ライン電極12Lのうち第2フィンガー電極部12L2の先端部が、第1画素電極11と第2画素電極12との境界に位置する映像信号線40と重なっている。つまり、第2フィンガー電極部12L2の先端部は、第1ドメインD1と第2ドメインD2との境界(ドメイン境界)に位置しており、映像信号線40を覆うブラックマトリクスBM(非開口部)に重なっている。
この場合、本実施の形態では、図8に示すように、映像信号線40と重なる位置において、各画素PXの第1画素電極11の第1ライン電極11Lと第2画素電極12の第2ライン電極12Lとが接続されていないが、これに限らない。例えば、図9に示すように、映像信号線40と重なる位置において、各画素PXの第1画素電極11の第1ライン電極11Lと第2画素電極12の第2ライン電極12Lとが接続されていてもよい。例えば、第1画素電極11の第1フィンガー電極部11L2と第2画素電極12の第2フィンガー電極部12L2とが接続されていてもよい。なお、図9において、一点鎖線で囲まれる部分は、液晶分子が回転しにくい領域となり、この部分では、光が透過しにくい。
また、図7に示すように、本実施の形態において、各画素PXにおいて、第1画素電極11における全ての第1ライン電極11Lは、互いに同一の幅で直線状に形成されているとともに、互いに平行である。なお、第1画素電極11において、隣り合う2本の第1ライン電極11Lの間隔(スリット幅)は一定である。つまり、全ての第1ライン電極11Lのピッチは、同じである。
同様に、各画素PXにおいて、第2画素電極12における全ての第2ライン電極12Lは、互いに同一の幅で直線状に形成されているとともに、互いに平行である。なお、第2画素電極12において、隣り合う2本の第2ライン電極12Lの間隔(スリット幅)は一定である。つまり、全ての第2ライン電極12Lのピッチは、同じである。
また、各画素PXにおいて、第1画素電極11における第1ライン電極11Lと第2画素電極12における第2ライン電極12Lとは、互いに同一の幅であり、また、第1ライン電極11Lのピッチと第2ライン電極12Lのピッチとは、同一ピッチである。
また、図7に示すように、行方向に隣り合う2つの画素PXのうちの一方の画素PX(図7の右側の画素)を第1画素PX1とし、行方向に隣り合う2つの画素PXのうちの他方の画素PX(図7の左側の画素)を第2画素PX2とすると、隣り合う2つの映像信号線40の間に、第1画素PX1の第2画素電極12と第2画素PX2の第1画素電極11とが設けられている。つまり、隣り合う2つの映像信号線40の間に、第1画素PX1の複数本の第2ライン電極12Lと第2画素PX2の複数本の第1ライン電極11Lとが設けられている。
この場合、第1画素PX1における複数本の第2ライン電極12Lのうち最も第2画素PX2の第1ライン電極11L側に位置する第2端部電極12Laと、第2画素PX2における複数本の第1ライン電極11Lのうち最も第1画素PX1の第2ライン電極12L側に位置する第1端部電極11Laとが隣接している。
本実施の形態では、行方向に隣り合う第1画素PX1と第2画素PX2とにおいて、第1画素PX1における複数本の第2ライン電極12Lの延在方向である第2方向と、第2画素PX2における複数本の第1ライン電極11Lの延在方向である第1方向とが同じ方向になっている。つまり、行方向に隣り合う第1画素PX1と第2画素PX2とにおいて、第1画素PX1における複数本の第2ライン電極12Lと、第2画素PX2における複数本の第1ライン電極11Lとが、平行になっている。したがって、隣り合う2つの映像信号線40の間に存在する複数本の第1ライン電極11Lと複数本の第2ライン電極12Lとは、異なる画素PXの画素電極でありながら、同じ方向に延在する連続した画素電極として形成されている。
なお、行方向に隣り合う2つの第1画素PX1及び第2画素PX2において、第1画素PX1における複数本の第1ライン電極11Lの延在方向である第1方向と、第2画素PX2における複数本の第2ライン電極12Lの延在方向である第2方向とも同じ方向になっている。
また、本実施の形態に係る液晶表示パネル2Aでは、各画素PXにおいて、第1画素電極11は、複数本の第1ライン電極11Lのうちの少なくとも1つの第1ライン電極11Lの辺の一部が第1方向に対して傾く方向に屈曲する第1屈曲部11Bを有する。また、第2画素電極12は、複数本の第2ライン電極12Lのうちの少なくとも1つの第2ライン電極12Lの辺の一部が第2方向に対して傾く方向に屈曲する第2屈曲部12Bを有する。
第1屈曲部11Bは、第1ライン電極11Lのストライプ方向(第1方向)よりも傾斜が深くなっており、列方向に対する傾斜角が大きくなっている。つまり、第1屈曲部11Bは、第1ライン電極11Lのストライプ方向(第1方向)よりも行方向に対する傾斜角が小さくなっている。
同様に、第2屈曲部12Bは、第2ライン電極12Lのストライプ方向(第2方向)よりも傾斜が深くなっており、列方向に対する傾斜角が大きくなっている。つまり、第2屈曲部12Bは、第2ライン電極12Lのストライプ方向(第2方向)よりも行方向に対する傾斜角が小さくなっている。
図7及び図8に示すように、第1画素電極11の第1屈曲部11Bは、両端部のうちの一方の端部が開放端となった第1フィンガー電極部11L2の先端部に形成されている。また、第2画素電極12の第2屈曲部12Bは、両端部のうちの一方の端部が開放端となった第2フィンガー電極部12L2の先端部に形成されている。
そして、複数の画素PXの各々において、当該画素PXに対応する映像信号線40と、第1屈曲部11B及び第2屈曲部12Bの少なくとも一方とが重なっているとよい。本実施の形態では、第1屈曲部11B及び第2屈曲部12Bの両方が映像信号線40と重なっている。
また、本実施の形態において、第1屈曲部11Bは、第1連結電極11Cに連結されずに一方端が開放端となった第1ライン電極11Lの先端部だけではなく、両端部の各々が第1連結電極11Cに連結された第1ライン電極11Lの両端部の各々にも形成されている。つまり、第1屈曲部11Bは、第1ライン電極11Lにおける第1連結電極11Cとの連結部分(根元部分)にも形成されている。
同様に、第2屈曲部12Bは、第2連結電極12Cに連結されずに一方端が開放端となった第2ライン電極12Lの先端部だけではなく、両端部の各々が第2連結電極12Cに連結された第2ライン電極12Lの両端部の各々にも形成されている。つまり、第2屈曲部12Bは、第2ライン電極12Lにおける第2連結電極12Cとの連結部分(根元部分)にも形成されている。
以上、本実施の形態に係る液晶表示パネル2Aによれば、上記実施の形態1に係る液晶表示パネル2と同様に、1つの画素PX内が第1副画素SUB1と第2副画素SUB2とに二分割されており、第1副画素SUB1に対応して設けられた第1画素電極11及び第1トランジスタ21と、第2副画素SUB2に対応して設けられた第2画素電極12及び第2トランジスタ22とが、映像信号線40を挟んで行方向に分けられている。
この構成により、映像信号線40から引き出し配線を引き出して無駄に延在させることなく、第1トランジスタ21及び第2トランジスタ22の各々と映像信号線40とを接続することができる。
これにより、1つの画素PX内を第1副画素SUB1と第2副画素SUB2とに分割して、第1副画素SUB1に第1画素電極11及び第1トランジスタ21を設けるとともに第2副画素SUB2に第2画素電極12及び第2トランジスタ22を設けた場合であっても開口率の低下及び電気特性の悪化を抑制することができる。
さらに、本実施の形態における液晶表示パネル2Aは、画素内マルチドメインタイプの横電界方式の液晶表示パネルであり、複数の画素PXの各々において、画素電極10が、第1方向にストライプ状に延在する複数本の第1ライン電極11Lを有する第1画素電極11と、第1方向とは異なる第2方向にストライプ状に延在する複数本の第2ライン電極12Lを有する第2画素電極12とを有している。
そして、本実施の形態における液晶表示パネル2Aでは、第1ドメインD1である第1副画素SUB1に設けられた第1画素電極11と第2ドメインD2に設けられた第2画素電極12とが、映像信号線40を挟んで行方向に分けられている。
この構成により、第1ドメインD1と第2ドメインD2との境界(ドメイン境界)を、映像信号線40(メタル層)を覆うブラックマトリクスBM(非開口部)に重ねることができる。これにより、画素内マルチドメインタイプの液晶表示パネル2Aであっても、開口率の低下を抑制することができる。
この場合、本実施の形態のように、複数の画素PXの各々において、複数本の第1ライン電極11Lのうちの少なくとも1つの第1ライン電極11Lの先端部及び複数本の第2ライン電極12Lのうちの少なくとも1つの第2ライン電極12Lの先端部は、当該画素PXに対応する映像信号線40に重なっているとよい。本実施の形態では、各画素PXにおいて、複数本の第1ライン電極11Lのうち第1フィンガー電極部11L2の先端部と、複数本の第2ライン電極12Lのうち第2フィンガー電極部12L2の先端部とが、映像信号線に重なっている。
この構成により、映像信号線40を境界にして画素電極10を第1画素電極11と第2画素電極12とに分けたとしても、映像信号線40の端縁にまで第1画素電極11及び第2画素電極12を形成することができるので、開口率の低下を抑制することができる。
また、本実施の形態において、隣り合う2つの映像信号線40の間に、隣り合う2つの画素PXの一方の画素PX(例えば図7の画素PX1)の第2画素電極12と、隣り合う2つの画素PXの他方の画素PX(例えば図7の画素PX2)の第1画素電極11とが設けられている。
この構成により、隣り合う2つの映像信号線40の間に、隣り合う2つの画素PXの境界を存在させることができる。
この場合、隣り合う2つの画素PXにおいて、一方の画素PX(例えば図7の画素PX1)における複数本の第2ライン電極12Lのうち最も他方の画素PX(例えば図7の画素PX2)の複数本の第1ライン電極11L側に位置する第2端部電極12Laと、他方の画素PXにおける複数本の第1ライン電極11Lのうち最も一方の画素PXの複数本の第2ライン電極12L側に位置する第1端部電極11Laとが隣接している。
この構成により、隣り合う2つの画素PXの境界にまで、第1画素電極11及び第2画素電極12を存在させることができる。つまり、隣り合う2つの画素PXの境界を開口部にすることができる。これにより、開口率の低下を一層抑制することができる。
本実施の形態において、隣り合う2つの画素PXにおいて、他方の画素PXの第1端部電極11Laと一方の画素PXの第2端部電極12Laとの間の間隔と、複数本の第1ライン電極11Lのピッチと、複数本の第2ライン電極12Lのピッチとが同じである。
この構成により、隣り合う2つの画素PXにおいて、各画素PXだけではなく、隣り合う2つの画素PXの画素間においても画素電極10のピッチを揃えることができるので、開口率の低下を一層抑制することができる。
なお、隣り合う2つの画素PXにおいて、他方の画素PX(例えば図7の画素PX2)の第1端部電極11Laと一方の画素PX(例えば図7の画素PX1)の第2端部電極12Laとの間の間隔は、複数本の第1ライン電極11Lのピッチ及び複数本の第2ライン電極12Lのピッチよりも大きくしてもよい。
この構成により、隣り合う2つの画素PXにおいて、異なる電位となる一方の画素PXの画素電極10と他方の画素PXの画素電極10とを遠ざけることができるので、画素間における電界の干渉を抑制することができる。これにより、電気特性を向上させることができる。また、液晶表示パネル2Aがカラー画像を表示する場合は隣り合う2つの画素PXが異なる色の画素となるが、このように構成することで、隣り合う2つの画素PXの画素電極10同士を遠ざけることができるので、混色を抑制することができる。
また、隣り合う2つの画素PXにおいて、一方の画素PX(例えば図7の画素PX1)における複数本の第2ライン電極12Lの延在方向である第2方向と、他方の画素PX(例えば図7の画素PX2)における複数本の第1ライン電極11Lの延在方向である第1方向とが同じ方向である。
この構成により、隣り合う2つの画素PXの境界に存在する無効領域を小さくすることができるので開口率の低下を一層抑制できる。
また、本実施の形態では、画像表示領域全体として複数の画素PXが整列配置となっており、隣り合う2つの画素PXのうちの一方の画素PXの第1トランジスタ21及び第2トランジスタ22と他方の画素PXの第1トランジスタ21及び第2トランジスタ22とが同じ走査線50に重なるように設けられていたが、これに限らない。
例えば、図10に示すように、隣り合う2つの画素PXのうちの一方の画素PX(図10の右側の画素PX1)の第1トランジスタ21及び第2トランジスタ22と他方の画素PX(図10の左側の画素PX2)の第1トランジスタ21及び第2トランジスタ22とが、異なる走査線50に重なるように設けられていてもよい。具体的には、行方向に隣り合う2つの画素PXの第1トランジスタ21及び第2トランジスタ22が列ごとに映像信号線40が延在する方向で交互に反転した位置に設けられていてもよい。つまり、図10では、平面視において、複数の画素PXと第1トランジスタ21及び第2トランジスタ22とが上下千鳥配置になっている。
この構成により、行方向に隣り合う2つの画素PXについて、画素電極10と共通電極30との間の画素容量の差を小さくすることができる。例えば、行方向に隣り合う2つの画素PXの画素容量を同じにすることができる。これにより、表示画像の品質を向上させることができる。なお、図10において、1つの画素PXは、破線の台形で囲まれる領域で示されている。
また、本実施の形態における液晶表示パネル2Aでは、各画素PXにおいて、押しドメイン対策として、第1画素電極11に第1屈曲部11Bが形成されているとともに、第2画素電極12に第2屈曲部12B形成されているが、第1屈曲部11B及び第2屈曲部12Bは、映像信号線40と重なっている。
これにより、押しドメイン対策として第1屈曲部11B及び第2屈曲部12Bを形成したとしても、開口率が低下することを抑制することができる。つまり、開口率を低下させることなく、押しドメイン対策用の第1屈曲部11B及び第2屈曲部12Bを形成することができる。
この場合、第1屈曲部11Bは、第1ライン電極11Lの両辺の各々に形成してもよいが、図7に示すように、本実施の形態において、第1屈曲部11Bは、第1ライン電極11Lの両辺のうち、映像信号線40と重なる部分のみに形成されており、映像信号線40と重ならない部分には形成されていない。同様に、第2屈曲部12Bは、第2ライン電極12Lの両辺のうち、映像信号線40と重なる部分のみに形成されており、映像信号線40と重ならない部分には形成されていない。具体的には、第1屈曲部11Bは、第1フィンガー電極11L2の先端部に形成され、第2屈曲部12Bは、第2フィンガー電極12L2の先端部に形成されている。
これにより、第1屈曲部11B及び第2屈曲部12Bは、ブラックマトリクスBMで覆われた映像信号線40と重なることになり、スリット開口部には重ならない。したがって、押しドメイン対策として第1屈曲部11B及び第2屈曲部12Bを形成したとしても、開口率が低下することを効果的に抑制することができる。
(変形例)
以上、本開示に係る液晶表示パネル及び液晶表示装置について、実施の形態に基づいて説明したが、本開示は、上記実施の形態1、2に限定されるものではない。
例えば、上記実施の形態1、2では、1つの画素PXは、映像信号線40を挟んで第1副画素SUB1と第2副画素SUB2とに分けられていたが、これに限らない。具体的には、1つの画素PXは、走査線50を挟んで第1副画素SUB1と第2副画素SUB2とに分けられていてもよい。この場合、第1副画素SUB1に設けられる第1画素電極11及び第1トランジスタ21と、第2副画素SUB2に設けられる第2画素電極12及び第2トランジスタ22とは、走査線50を挟んで分けられることになる。この場合、上記実施の形態1、2では、第1画素電極11の複数本の第1ライン電極11Lと第2画素電極12の複数本の第2ライン電極12Lとは、画像表示領域全体として、主として列方向に沿って延在していたが、第1副画素SUB1と第2副画素SUB2とが走査線50を挟んで配置されている場合、第1画素電極11の複数本の第1ライン電極11Lと第2画素電極12の複数本の第2ライン電極12Lとは、画像表示領域全体として、主として行方向に沿って延在しているとよい。
また、上記実施の形態1、2では、1つの画素を2つの副画素に分割する例について説明したが、これに限らない。例えば、図11~図15に示すように、1つの画素を4つの副画素に分割してもよい。図11~図15において、1つの画素PXは、破線形で囲まれる領域で示されている。
具体的には、図11~図15では、1つの画素PXを、映像信号線40と走査線50との交差部を中心とする4象限に分割したときに、4象限の各々を、第1副画素SUB1、第2副画素SUB2、第3副画素SUB3及び第4副画素SUB4に割り当てている。第1副画素SUB1、第2副画素SUB2、第3副画素SUB3及び第4副画素SUB4の各々には、画素電極及びトランジスタが形成されている。このように、1つの画素の分割数を増やすことで、副画素を黒点化したときに、1つの画素全体として黒点を目立たなくすることができる。
この場合、図13に示される画素レイアウトを有する液晶表示パネルでは、列ごとにライン電極が異なることになるので、開口率及び電気特性に画素間で差が生じるおそれがある。これに対して、図11及び図12に示される画素レイアウトを有する液晶表示パネルでは、複数の画素PXの各々における画素レイアウトが同一となり、画素間で開口率及び電気特性に差が生じることがない。
また、別の観点では、図12に示される画素レイアウトを有する液晶表示パネルでは、画像表示領域全体として複数の画素PXが左右千鳥配置となるため、行ごとに左右視野角特性が異なることになる。これに対して、図11及び図13に示される画素レイアウトを有する液晶表示パネルでは、画像表示領域全体として複数の画素PXが整列配置となるため、良好な視野角特性を得ることができる。
また、図15に示すように、各副画素のトランジスタのソースドレイン電極の一部同士を重ねてもよい。具体的には、図15では、4つの副画素の各々のU字状のソースドレイン電極の一部同士を部分的に重ねた状態で形成されている。なお、ソースドレイン電極に限らず、各副画素の半導体層の一部同士を重ねてもよい。なお、トランジスタのソースドレイン電極または半導体層の一部同士を重ねた状態は、物理的に重なった状態に限定されない。例えば、トランジスタのソースドレイン電極または半導体層が一体として形成されている状態を含む。具体的には、4つの副画素のそれぞれのトランジスタを構成する半導体層が同層に形成される場合は、半導体層は1つであってもよい。
また、上記実施の形態1、2及び図11~図13では、マルチドメイン方式を採用した横電界方式の液晶表示パネルとなっていたが、図14及び図15に示すように、マルチドメイン方式が採用されていない液晶表示パネルであってもよい。なお、上記実施の形態1、2、図11及び図13では、1つの画素内に複数のドメインを含む画素内マルチドメイン(1画素マルチドメイン)が採用されている。一方、図12では、2つの画素の各々に1つのドメインを有する画素ごとマルチドメイン(2画素マルチドメイン)が採用されている。
また、上記実施の形態1、2では、第1副画素SUB1に形成された第1画素電極11と第2副画素SUB2に形成された第2画素電極12とは、直接接続されていなかったが、これに限らない。例えば、映像信号線40を跨ぐ1本又は複数本のブリッジ電極を形成して、ブリッジ電極によって第1画素電極11と第2画素電極12とを接続してもよい。この場合、第1画素電極11と第2画素電極12とを接続するブリッジ電極13は、映像信号線40と立体交差することになる。なお、ブリッジ電極は、第1画素電極11及び第2画素電極12と同層に形成されていてもよいし、第1画素電極11及び第2画素電極12と異なる層に形成されていてもよい。
また、上記実施の形態1、2では、映像信号線40と第1トランジスタ21のドレイン電極21Dとを接続し、第1画素電極11と第1トランジスタ21のソース電極21Sとを接続したが、これに限らない。例えば、映像信号線40と第1トランジスタ21のソース電極21Sとを接続し、第1画素電極11と第1トランジスタ21のドレイン電極21Dとを接続してもよい。なお、第2トランジスタ22についても同様に、映像信号線40と第2トランジスタ22のソース電極22Sとを接続し、第2画素電極12と第2トランジスタ22のドレイン電極22Dとを接続してもよい。
その他、上記実施の形態1、2に対して当業者が思いつく各種変形を施して得られる形態や、本開示の趣旨を逸脱しない範囲で実施の形態1、2における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。