JP7204528B2 - 液晶表示パネル - Google Patents

Description

本開示は、液晶表示パネルに関する。

アクティブマトリクス駆動型の液晶表示パネルは、画素ごとに画素電極及び薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が形成されたＴＦＴ基板と、ＴＦＴ基板に対向する対向基板と、ＴＦＴ基板と対向基板との間に配置された液晶層とを備えている。

液晶表示パネルでは、画素単位の表示不良として、画素に黒点又は輝点が発生する画素欠陥（点欠陥）がある。この場合、画素欠陥の程度によっては所望の画像を表示することができず、液晶表示パネルが不良扱いになってしまうことがある。画素欠陥の中でも、画素が常に白表示となる輝点が特に問題となる。そこで、検査段階で輝点が発見された場合に、輝点となった画素を常に黒表示となるように黒点化する技術が知られている。

輝点による画素欠陥を解消するために黒点化された画素は、駆動することができない。そこで、従来、１つの画素を２つの副画素に分割して、２つの副画素の各々に画素電極及び薄膜トランジスタを設けることで、画素に輝点が発生した場合に、２つの副画素の一方を黒点化（滅点化）することで、他方の副画素を通常動作させることができる技術が知られている（例えば特許文献１）。

特開２０１１－１９１７９１号公報

しかしながら、１つの画素を２つの副画素に分割して、２つの副画素の各々に画素電極及び薄膜トランジスタを設けると、映像信号線と２つの薄膜トランジスタとを接続するために映像信号線から引き出された引き出し配線が画素内を通ることになるため、画素の開口率が低下する。また、映像信号線から引き出された引き出し配線が画素電極又は走査線と重なってしまうため、引き出し配線と画素電極又は走査線との結合容量によって電気特性が悪化する。

本開示は、このような課題を解決するためになされたものであり、１つの画素内を複数の副画素に分割して各々の副画素に複数のトランジスタを配置した場合であっても開口率の低下及び電気特性の悪化を抑制することができる液晶表示パネルを提供することを目的とする。

上記目的を達成するために、本開示に係る液晶表示パネルの一態様は、行列状に配列された複数の画素を有する液晶表示パネルであって、行方向又は列方向に延在する複数の第１信号線と、前記複数の画素の各々に設けられた第１トランジスタ及び第２トランジスタと、前記複数の画素の各々に設けられ、当該画素に対応する前記第１トランジスタ及び前記第２トランジスタを介して当該画素に対応する前記第１信号線に接続された画素電極とを備え、前記複数の画素の各々において、前記画素電極は、当該画素に対応する前記第１信号線を挟んで分けられた第１画素電極及び第２画素電極を有し、前記第１トランジスタ及び前記第２トランジスタは、当該画素に対応する前記第１信号線を挟んで分けられており、前記第１トランジスタは、前記第１画素電極に接続され、前記第２トランジスタは、前記第２画素電極に接続されている。

本開示によれば、１つの画素内を複数の副画素に分割して各々の副画素に複数のトランジスタを配置した場合であっても、開口率の低下及び電気特性の悪化を抑制することができる。

実施の形態１に係る液晶表示装置の概略構成を模式的に示す図である。 実施の形態１に係る液晶表示パネルの画素回路を示す図である。 実施の形態１に係る液晶表示パネルの画素のレイアウトを示す平面図である。 実施の形態１に係る液晶表示パネルの断面図である。 比較例１の液晶表示パネルの画素のレイアウトを示す図である。 比較例２の液晶表示パネルの画素のレイアウトを示す図である。 実施の形態２に係る液晶表示パネルの画素のレイアウトを示す平面図である。 実施の形態２に係る液晶表示パネルの画素の部分拡大図である。 実施の形態２に係る液晶表示パネルの他の画素の一例を示す部分拡大図である。 実施の形態２の変形例に係る液晶表示パネルの画素のレイアウトを示す平面図である。 変形例１に係る液晶表示パネルの画素のレイアウトを示す平面図である。 変形例２に係る液晶表示パネルの画素のレイアウトを示す平面図である。 変形例３に係る液晶表示パネルの画素のレイアウトを示す平面図である。 変形例４に係る液晶表示パネルの画素のレイアウトを示す平面図である。 変形例５に係る液晶表示パネルの画素のレイアウトを示す平面図である。

以下、本開示の実施の形態について説明する。なお、以下に説明する実施の形態は、いずれも本開示の一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、及び、構成要素の配置位置や接続形態などは、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

各図は模式図であり、必ずしも厳密に図示されたものではない。したがって、各図において縮尺等は必ずしも一致していない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。

（実施の形態１）
まず、液晶表示パネル２を用いた実施の形態１に係る液晶表示装置１の概略構成について、図１及び図２を用いて説明する。図１は、実施の形態１に係る液晶表示装置１の概略構成を模式的に示す図である。図２は、実施の形態１に係る液晶表示パネル２の画素回路を示す図である。

液晶表示装置１は、画像表示装置の一例であって、静止画像又は動画像の画像（映像）を表示する。図１に示すように、液晶表示装置１は、液晶表示パネル２と、バックライト３と、画像処理部４とを備える。

液晶表示パネル２は、バックライト３の光出射側に配置される。液晶表示パネル２は、画像が表示される画像表示領域（アクティブ領域）２ａを有する。液晶表示パネル２の駆動方式は、例えばＩＰＳ又はＦＦＳ等の横電界方式である。また、液晶表示パネル２は、例えば、ノーマリーブラック方式により電圧の制御が行われるが、電圧制御の方式は、ノーマリーブラック方式に限らない。

図１及び図２に示すように、液晶表示パネル２は、行列状（マトリクス状）に配列された複数の画素ＰＸを有する。画像表示領域２ａは、複数の画素ＰＸによって構成されている。

図２に示すように、液晶表示パネル２は、複数の画素ＰＸの各々に設けられた画素電極１０と、複数の画素ＰＸの各々に設けられた第１トランジスタ２１及び第２トランジスタ２２と、共通電極３０とを有する。また、液晶表示パネル２は、列方向に延在する複数の第１信号線である映像信号線（データ線）４０と、列方向に直交する行方向に延在する複数の第２信号線である走査線（ゲート線）５０とを有する。

複数の画素ＰＸの各々において、画素電極１０は、当該画素ＰＸに対応する第１トランジスタ２１及び第２トランジスタ２２を介して当該画素ＰＸに対応する映像信号線４０及び走査線５０と接続されている。

本実施の形態における液晶表示パネル２は、１つの画素ＰＸが複数の副画素（分割画素）に分割された画素内分割タイプの液晶表示パネルであり、複数の副画素の各々に対応して画素電極及びトランジスタが設けられている。具体的には、１つの画素ＰＸが第１副画素ＳＵＢ１と第２副画素ＳＵＢ２との２つの画素領域に分割されており、第１副画素ＳＵＢ１には、第１画素電極１１及び第１トランジスタ２１が設けられ、第２副画素ＳＵＢ２には、第２画素電極１２及び第２トランジスタ２２が設けられている。第１副画素ＳＵＢ１は、第１画素電極１１及び第１トランジスタ２１によって制御され、第２副画素ＳＵＢ２は、第２画素電極１２及び第２トランジスタ２２によって制御される。

各画素ＰＸにおける第１トランジスタ２１及び第２トランジスタ２２は、走査線５０が延在する方向に沿って配列されている。具体的には、各画素ＰＸにおける第１トランジスタ２１及び第２トランジスタ２２は、平面視において、走査線５０と重なる位置に設けられている。

第１トランジスタ２１は、薄膜トランジスタであり、ゲート電極２１Ｇ、ソース電極２１Ｓ及びドレイン電極２１Ｄを有する。同様に、第２トランジスタ２２は、薄膜トランジスタであり、ゲート電極２２Ｇ、ソース電極２２Ｓ及びドレイン電極２２Ｄを有する。なお、本明細書において、ソース電極２１Ｓ及びドレイン電極２１Ｄは、まとめてソースドレイン電極と記載することもあり、ソースドレイン電極とは、ソース電極２１Ｓ及びドレイン電極２１Ｄの少なくとも一方のこと、ソース電極２１Ｓ及びドレイン電極２１Ｄのいずれかのみのこと、あるいは、ソース電極２１Ｓ及びドレイン電極２１Ｄの両方のことを意味する。なお、このことは、第２トランジスタ２２のソース電極２２Ｓ及びドレイン電極２２Ｄについても同様である。

共通電極３０は、画素電極１０と同様に複数の画素ＰＸの各々に設けられていてもよいが、複数の画素ＰＸにわたって設けられていてもよい。本実施の形態において、共通電極３０は、画像表示領域２ａの全ての画素ＰＸにわたって設けられている。例えば、共通電極３０は、全ての画素ＰＸに共通する１つの平面状の電極であり、画像表示領域２ａの全体に形成されている。

複数の映像信号線４０の各々は、列方向に配列された複数の画素ＰＸの各々の複数の第１トランジスタ２１及び複数の第２トランジスタ２２のソースドレイン電極と接続されている。本実施の形態において、各映像信号線４０は、各画素ＰＸにおいて、第１トランジスタ２１のソース電極２１Ｓ及びドレイン電極２１Ｄのうちドレイン電極２１Ｄに接続されているとともに、第２トランジスタ２２のソース電極２２Ｓ及びドレイン電極２２Ｄのうちドレイン電極２２Ｄに接続されている。つまり、本実施の形態において、映像信号線４０は、ドレイン線である。

複数の走査線５０の各々は、行方向に配列された複数の画素ＰＸの各々の複数の第１トランジスタ２１と複数の第２トランジスタ２２とに接続されている。具体的には、各走査線５０は、各画素ＰＸにおいて、第１トランジスタ２１のゲート電極２１Ｇと接続されているとともに、第２トランジスタ２２のゲート電極２２Ｇと接続されている。

図１に示すように、液晶表示パネル２は、入力された映像信号に応じた画像を表示するために、液晶表示パネル駆動回路として、ソースドライバ５及びゲートドライバ６を有する。ソースドライバ５及びゲートドライバ６は、例えばドライバＩＣ（ＩＣパッケージ）であり、ＦＦＣ（Ｆｌｅｘｉｂｌｅ Ｆｌａｔ Ｃａｂｌｅ）又はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ ＣｉｒＣｕｉｔ）等のフレキシブル配線基板に実装されている。例えば、ＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）によりソースドライバ５及びゲートドライバ６が実装されたフレキシブル配線基板が異方性導電性フィルム（ＡＣＦ；Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を用いた熱圧着によって液晶表示パネル２の電極端子と接続されている。

図２に示すように、ソースドライバ５は、液晶表示パネル２の映像信号線４０に接続されている。ソースドライバ５は、ゲートドライバ６による走査線５０の選択に合わせて、画像処理部４から入力される映像信号に応じた電圧（データ電圧）を映像信号線４０に供給する。

ゲートドライバ６は、走査線５０に接続されている。ゲートドライバ６は、画像処理部４から入力されるタイミング信号に応じて映像信号を書き込む画素ＰＸを選択し、選択した画素ＰＸの第１トランジスタ２１及び第２トランジスタ２２をオンする電圧（ゲートオン電圧）を走査線５０に供給する。これにより、選択された画素ＰＸの画素電極１０には、第１トランジスタ２１及び第２トランジスタ２２を介してデータ電圧が供給される。第１トランジスタ２１及び第２トランジスタ２２には、同じタイミングでゲートオン電圧が印加されて同じデータ電圧が供給される。なお、共通電極３０には、コモンドライバ（図示せず）から共通電圧が供給される。

このように、ゲートドライバ６からゲートオン電圧が走査線５０に供給されると、選択された画素ＰＸの第１トランジスタ２１及び第２トランジスタ２２がオンし、これら第１トランジスタ２１及び第２トランジスタ２２に接続された映像信号線４０からデータ電圧が画素電極１０に供給される。具体的には、映像信号線４０からのデータ電圧は、第１トランジスタ２１を介して第１画素電極１１に供給されるとともに、第２トランジスタ２２を介して第２画素電極１２に供給される。そして、画素電極１０（第１画素電極１１、第２画素電極１２）に供給されたデータ電圧と共通電極３０に供給された共通電圧との差により液晶層に電界が生じる。この電界により各画素ＰＸにおける液晶層の液晶分子の配向状態が変化し、液晶表示パネル２を通過するバックライト３の光の透過率が画素ＰＸごとに制御される。これにより、液晶表示パネル２の画像表示領域２ａに所望の画像が表示される。

バックライト３は、図１に示すように、液晶表示パネル２の背面側に配置されており、液晶表示パネル２に向けて光を照射する。本実施の形態において、バックライト３は、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を光源とするＬＥＤバックライトであるが、これに限るものではない。また、バックライト３は、液晶表示パネル２に対面するようにＬＥＤが基板上に二次元状に配列された直下型のＬＥＤバックライトであるが、エッジ型であってもよい。バックライト３は、平面状の均一な散乱光（拡散光）を照射する面発光ユニットである。なお、バックライト３は、光源からの光を拡散させるために拡散板（拡散シート）等の光学部材を有していてもよい。

画像処理部４は、ＣＰＵ等の演算処理回路と、ＲＯＭやＲＡＭ等のメモリとを備える制御装置である。画像処理部４には、液晶表示パネル２に表示するための映像データが入力される。画像処理部４は、ＣＰＵがメモリに格納されたプログラムを読み出して実行することにより各種の処理を実行する。具体的には、画像処理部４は、外部のシステム（図示せず）から入力された映像データに対して色調整等の各種の画像信号処理を行って各画素ＰＸの階調値を示す映像信号と各画素ＰＸに映像信号を書き込むタイミングを示すタイミング信号とを生成し、映像信号をソースドライバ５に出力するとともにタイミング信号をゲートドライバ６に出力する。

次に、実施の形態１に係る液晶表示パネル２の具体的な構造について説明する。まず、液晶表示パネル２の画素ＰＸのレイアウトについて、図２を参照しつつ、図３を用いて説明する。図３は、実施の形態１に係る液晶表示パネル２の画素ＰＸのレイアウトを示す平面図である。なお、図３において、１つの画素ＰＸは、破線で囲まれる領域に域で示されており、映像信号線４０上の破線は、１つの画素ＰＸにおける２つの副画素の境界を示している。また、液晶表示パネル２がカラー画像を表示する場合、複数の画素ＰＸの各々は、赤色画素、緑色画素及び青色画素のいずれかである。一例として、赤色画素、緑色画素及び青色画素は、これら３つ一組で行方向に沿って繰り返して配列されている。

図３に示すように、列方向に延在する複数の映像信号線４０は、各画素ＰＸで、一部が「く」の字状に屈曲した形状である。本実施の形態において、複数の映像信号線４０は、互いに同じ幅である。なお、複数の映像信号線４０は、一部が屈曲されることなく、直線状に形成されていてもよい。

行方向に延在する複数の走査線５０は、各々が直線状であり、互いに平行となるように形成されている。本実施の形態において、複数の走査線５０は、互いに同じ幅である。なお、１本の走査線５０の幅は、１本の映像信号線４０の幅よりも太い。

映像信号線４０と走査線５０とは、ブラックマトリクスＢＭによって覆われている。つまり、映像信号線４０及び走査線５０の上方は、非開口部となっている。

上記のように、複数の画素ＰＸの各々は、映像信号線４０を挟んで行方向に分けられた画素領域（分割画素）として、第１副画素ＳＵＢ１と第２副画素素ＳＵＢ２とを有する。したがって、第１副画素ＳＵＢ１と第２副画素ＳＵＢ２との境界は、映像信号線４０を覆うブラックマトリクスＢＭ（非開口部）と重なっている。

図２及び図３に示すように、複数の画素ＰＸの各々において、画素電極１０は、当該画素ＰＸに対応する映像信号線４０を挟んで行方向に分けられた第１画素電極１１及び第２画素電極１２を有する。つまり、各画素ＰＸにおいて、第１画素電極１１及び第２画素電極１２は、当該画素ＰＸに対応する１本の映像信号線４０を挟んで行方向に分けられている。

また、各画素ＰＸにおいて、第１トランジスタ２１及び第２トランジスタ２２は、第１画素電極１１及び第２画素電極１２と同様に、当該画素ＰＸに対応する１本の映像信号線４０を挟んで行方向に分けられている。つまり、第１トランジスタ２１と第２トランジスタ２２とは、映像信号線４０を挟んで対向する位置に設けられている。具体的には、第１トランジスタ２１と第２トランジスタ２２とは、映像信号線４０を基準に線対称となる位置に設けられている。

そして、第１トランジスタ２１は、第１副画素ＳＵＢ１に設けられた第１画素電極１１に接続されており、第２トランジスタ２２は、第２副画素ＳＵＢ２に設けられた第２画素電極１２に接続されている。したがって、第１画素電極１１は、第１トランジスタ２１を介して映像信号線４０に接続されており、第２画素電極１２は、第２トランジスタ２２を介して映像信号線４０に接続されている。なお、本実施の形態において、第１画素電極１１と第２画素電極１２とは、直接接続されていない。

本実施の形態における液晶表示パネル２の液晶駆動方式は、横電界方式である。つまり、第１画素電極１１及び第２画素電極１２は、横電界によって液晶層を駆動できるように構成されている。具体的には、図３に示すように、第１画素電極１１及び第２画素電極１２の各々には複数のスリットが形成されており、第１画素電極１１は、複数本の第１ライン電極１１Ｌを有し、第２画素電極１２は、複数本の第２ライン電極１２Ｌを有する。

複数本の第１ライン電極１１Ｌの両端部は、一対の第１連結電極１１Ｃによって連結されている。具体的には、複数本の第１ライン電極１１Ｌは、長手方向の一方の端部同士が一方側の第１連結電極１１Ｃによって連結されているとともに、長手方向の他方の端部同士が他方側の第１連結電極１１Ｃによって連結されている。第１画素電極１１における全ての第１ライン電極１１Ｌは、平行に形成されている。なお、一対の第１連結電極１１Ｃの一方が設けられていなくてもよい。この場合、第１画素電極１１の形状は、櫛歯状になる。

各第１ライン電極１１Ｌは、互いに同一の幅で、かつ、中央部に屈曲部を有する略「く」の字状に形成されている。これにより、第１副画素ＳＵＢ１に、マルチドメインを形成することができるので、第１副画素ＳＵＢ１における色視野角特性を改善することができる。なお、各第１画素電極１１において、隣り合う２本の第１ライン電極１１Ｌの間隔（スリット幅）は一定である。

同様に、複数本の第２ライン電極１２Ｌの両端部は、一対の第２連結電極１２Ｃによって連結されている。具体的には、複数本の第２ライン電極１２Ｌは、長手方向の一方の端部同士が一方側の第２連結電極１２Ｃによって連結されているとともに、長手方向の他方の端部同士が他方側の第２連結電極１２Ｃによって連結されている。第２画素電極１２における全ての第２ライン電極１２Ｌは、平行に形成されている。なお、一対の第２連結電極１２Ｃの一方が設けられていなくてもよい。この場合、第２画素電極１２の形状は、櫛歯状になる。

各第２ライン電極１２Ｌは、互いに同一の幅で、かつ、中央部に屈曲部を有する略「く」の字状に形成されている。これにより、第２副画素ＳＵＢ２に、マルチドメインを形成することができるので、第２副画素ＳＵＢ２における色視野角特性を改善することができる。なお、各第２画素電極１２において、隣り合う２本の第２ライン電極１２Ｌの間隔（スリット幅）は一定である。

また、本実施の形態において、第１画素電極１１と第２画素電極１２とは、同じ形状である。つまり、複数本の第１ライン電極１１Ｌと複数本の第２ライン電極１２Ｌとは同じパターンで形成されている。したがって、第１ライン電極１１Ｌの屈曲部と第２ライン電極１２Ｌの屈曲部とは、同じ方向に向いて屈曲している。また、第１ライン電極１１Ｌの屈曲部及び第２ライン電極１２Ｌの屈曲部は、映像信号線４０の屈曲部と同じ位置に設けられており、かつ、映像信号線４０の屈曲部と同じ方向に向いて屈曲している。

さらに、第１ライン電極１１Ｌは、第１ライン電極１１Ｌの中央部に形成されたマルチドメイン用の屈曲部よりも傾斜を深くした第１屈曲部１１Ｂを有する。同様に、第２ライン電極１２Ｌは、第２ライン電極１２Ｌの中央部に形成されたマルチドメイン用の屈曲部よりも傾斜を深くした第２屈曲部１２Ｂを有する。

次に、液晶表示パネル２の断面構造について、図２及び図３を参照しつつ、図４を用いて説明する。図４は、図３のＩＶ－ＩＶ線における液晶表示パネル２の断面図である。

図４に示すように、液晶表示パネル２は、第１基板１００と、第１基板１００に対向する第２基板２００と、第１基板１００と第２基板２００との間に配置された液晶層３００とを備えている。図示しないが、液晶層３００は、枠状の封止部材によって第１基板１００と第２基板２００との間に封止されている。

第１基板１００は、第１トランジスタ２１及び第２トランジスタ２２としてＴＦＴを有するＴＦＴ基板である。具体的には、第１基板１００は、複数の第１トランジスタ２１と複数の第２トランジスタ２２とがマトリクス状に配列されたアクティブマトリクス基板である。また、第１基板１００には、第１トランジスタ２１及び第２トランジスタ２２だけではなく、映像信号線４０及び走査線５０等の各種配線、これらの配線間を絶縁する層間絶縁膜、画素電極１０、共通電極３０及び配向膜６０等が設けられている。これらは、第１透明基材１１０に形成される。第１透明基材１１０は、例えば、ガラス基板等の透明基板である。

第１トランジスタ２１及び第２トランジスタ２２は、第１透明基材１１０の上に形成される。第１トランジスタ２１は、ゲート電極２１Ｇと、ソース電極２１Ｓと、ドレイン電極２１Ｄと、チャネル層となる半導体層２１ＳＣとによって構成されている。同様に、第２トランジスタ２２は、ゲート電極２２Ｇと、ソース電極２２Ｓと、ドレイン電極２２Ｄと、チャネル層となる半導体層２２ＳＣとによって構成されている。本実施の形態において、第１トランジスタ２１及び第２トランジスタ２２は、ボトムゲート構造のＴＦＴであり、第１透明基材１１０の上に形成されたゲート電極２１Ｇ及び２２Ｇと、ゲート電極２１Ｇ及び２２Ｇの上に形成されたゲート絶縁膜である第１絶縁膜１２１と、第１絶縁膜１２１を介してゲート電極２１Ｇ及び２２Ｇの各々の上方に形成された半導体層２１ＳＣ及び２２ＳＣとを備える。ソース電極２１Ｓ及びドレイン電極２１Ｄは、半導体層２１ＳＣの上に形成されている。また、ソース電極２２Ｓ及びドレイン電極２２Ｄは、半導体層２２ＳＣの上に形成されている。

ゲート電極２１Ｇ及び２２Ｇは、例えば、モリブデン膜と銅膜との２層構造からなる金属膜によって構成されていてもよいし、銅膜等からなる１層の金属膜によって構成されていてもよい。第１絶縁膜１２１は、例えば、酸化シリコン膜と窒化シリコン膜との２層構造の絶縁膜によって構成されていてもよいし、酸化シリコン膜又は窒化シリコン膜の１層の絶縁膜によって構成されていてもよい。半導体層２１ＳＣ及び２２ＳＣは、例えば、ｉ－アモルファスシリコン膜とｎ－アモルファスシリコン膜との２層構造からなる半導体膜によって構成されていてもよいし、１層の半導体膜によって構成されていてもよい。図４に示される実施の形態においては、１つの半導体層の上に２つのドレイン電極が形成されている。ソース電極２１Ｓ及び２２Ｓとドレイン電極２１Ｄ及び２２Ｄとは、例えば、モリブデン膜と銅膜との２層構造からなる金属膜によって構成されていてもよいし、銅膜等からなる１層の金属膜によって構成されていてもよい。

なお、ゲート電極２１Ｇ及び２２Ｇと、ソース電極２１Ｓ及び２２Ｓ、ドレイン電極２１Ｄ及び２２Ｄと、半導体層２１ＳＣ及び２２ＳＣと、第１絶縁膜１２１との材料は、これらに限定されるものではない。例えば、半導体層２１ＳＣ及び２２ＳＣの材料としては、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体等を用いてもよい。

図４に示すように、第１基板１００には、映像信号線４０及び走査線５０が形成されている。映像信号線４０とソース電極２１Ｓ及び２２Ｓとドレイン電極２１Ｄ及び２２Ｄとは、同じメタル層に形成されている。つまり、映像信号線４０とソース電極２１Ｓ及び２２Ｓとドレイン電極２１Ｄ及び２２Ｄとは、同じ金属膜をパターニングすることによって形成される。一方、走査線５０は、ゲート電極２１Ｇ及び２２Ｇと同じメタル層に形成されている。つまり、走査線５０とゲート電極２１Ｇ及び２２Ｇとは、同じ金属膜をパターニングすることによって形成される。

図４に示すように、本実施の形態において、第１トランジスタ２１のソース電極２１Ｓは、コンタクトホールを介して第１画素電極１１に接続されている。また、第１トランジスタ２１のドレイン電極２１Ｄは、映像信号線４０に接続されている。同様に、第２トランジスタ２２のソース電極２２Ｓは、コンタクトホールを介して第２画素電極１２に接続されている。また、第２トランジスタ２２のドレイン電極２２Ｄは、映像信号線４０に接続されている。

第１透明基材１１０の上には、第１トランジスタ２１、第２トランジスタ２２、映像信号線４０及び走査線５０を覆うように、第２絶縁膜１２２が形成されている。第２絶縁膜１２２は、例えば、窒化シリコン膜等の無機材料からなる無機絶縁膜によって構成されている。無機絶縁膜である第２絶縁膜１２２は、例えばＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法によって成膜することができる。

さらに、第２絶縁膜１２２を覆うように第３絶縁膜１２３が形成されている。本実施の形態において、第３絶縁膜１２３の厚さは、第２絶縁膜１２２の厚さよりも厚い。具体的には、第３絶縁膜１２３の厚さは、第２絶縁膜１２２の厚さの４倍以上であり、一例として、３０００ｎｍである。これにより、映像信号線４０及び走査線５０等の配線と共通電極３０との間の厚み方向の距離を大きくすることができるので、映像信号線４０及び走査線５０等の配線と共通電極３０との結合容量を軽減することができる。しかも、第３絶縁膜１２３を厚くすることで、第１トランジスタ２１、第２トランジスタ２２、映像信号線４０及び走査線５０を形成することで生じるＴＦＴ層の凹凸差を軽減してＴＦＴ層を平坦化することもできる。これにより、表面が平坦化された第３絶縁膜１２３を形成することができるので、第３絶縁膜１２３の直上の共通電極３０を平坦な平面状に形成することができる。

本実施の形態において、第３絶縁膜１２３は、炭素を含む有機材料からなる有機絶縁膜によって構成されている。有機絶縁膜である第３絶縁膜１２３は、例えば液状の有機材料を塗布して硬化することによって形成することができる。これにより、第３絶縁膜１２３を容易に厚膜化することができるので、全ての画素ＰＸにわたって第３絶縁膜１２３の表面を容易に平坦にすることができる。つまり、第３絶縁膜１２３は、平坦化層として機能している。

また、第１基板１００には、画素電極１０及び共通電極３０が形成されている。具体的には、画素電極１０及び共通電極３０は、第４絶縁膜１２４を介して対向して積層されている。

本実施の形態において、共通電極３０は、第３絶縁膜１２３の上に形成されている。そして、共通電極３０を覆うように第４絶縁膜１２４が形成され、第４絶縁膜１２４の上に画素電極１０が所定形状で形成されている。画素電極１０及び共通電極３０は、例えば、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の透明金属酸化物によって構成された透明電極である。また、第４絶縁膜１２４は、例えば、窒化シリコン膜等の無機絶縁膜によって構成されている。無機絶縁膜である第４絶縁膜１２４は、例えばＣＶＤ法によって成膜することができる。

上述のように、共通電極３０は、全ての画素ＰＸにわたって形成された平面状のべた電極である。これにより、映像信号線４０及び走査線５０等の配線が共通電極３０によって覆われるので、映像信号線４０及び走査線５０等の配線で発生する電界を共通電極３０によって遮蔽することができる。つまり、ＴＦＴ層で発生する電界を共通電極３０によってシールドすることができる。したがって、共通電極３０の上に形成される画素電極１０の形状及び大きさの設計の自由度が向上するので、画素ＰＸの光透過率及び開口率を容易に向上させることができる。

なお、共通電極３０は薄膜平面状のべた電極であるが、図３及び図４に示すように、共通電極３０における走査線５０の上には、第１トランジスタ２１のソース電極２１Ｓと第１画素電極１１とを接続するとともに第２トランジスタ２２のソース電極２２Ｓと第２画素電極１２とを接続するために開口部３０ａが形成されている。したがって、共通電極３０の開口部３０ａには、第２絶縁膜１２２、第３絶縁膜１２３及び第４絶縁膜１２４の３層構造の絶縁層を貫通するコンタクトホールが設けられている。したがって、各画素ＰＸにおいて、第１トランジスタ２１のソース電極２１Ｓと第１画素電極１１とはコンタクトホールを介して接続されているとともに、第２トランジスタ２２のソース電極２２Ｓと第２画素電極１２とはコンタクトホールを介して接続されている。

画素電極１０の上には配向膜６０が形成されている。配向膜６０は、画素電極１０を覆うように第４絶縁膜１２４の全面にわたって形成されている。配向膜６０は、液晶層３００に接しており、液晶層３００の液晶分子の初期配向角度を制御する。本実施の形態では、液晶分子の初期配向角度を一定方向に揃えるために、配向膜６０にはラビング処理が施されている。

なお、図示しないが、共通電極３０に接するように、銅等の低抵抗材料からなる複数のコモン線を設けてもよい。例えば、コモン線は、共通電極３０の直上に形成される。この場合、銅線からなるコモン線は、遮光性を有するので、ブラックマトリクスＢＭで覆われる映像信号線４０又は走査線５０と重なるように形成するとよい。

次に、第２基板２００について説明する。第２基板２００は、第１基板１００に対向する対向基板である。第２基板２００は、第２透明基材２１０と、第２透明基材２１０に形成されたブラックマトリクスＢＭとを有する。第２透明基材２１０は、第１透明基材１１０と同様に、例えば、ガラス基板等の透明基板である。

ブラックマトリクスＢＭは、黒色層の遮光層であり、例えばカーボンブラックによって構成されている。ブラックマトリクスＢＭは、第２透明基材２１０の液晶層３００側の面に形成される。本実施の形態にいて、ブラックマトリクスＢＭは、映像信号線４０及び走査線５０を覆うように格子状に形成されている。ブラックマトリクスＢＭの幅は、映像信号線４０及び走査線５０の幅よりも大きくなっている。

なお、液晶表示パネル２がカラー画像を表示する場合、第２基板２００は、カラーフィルタを有するカラーフィルタ基板（ＣＦ基板）となる。この場合、複数の画素ＰＸは、赤色画素、緑色画素及び青色画素よって構成されており、赤色画素、緑色画素及び青色画素の各々に対応して、赤色カラーフィルタ、青色カラーフィルタ及び緑色カラーフィルタが形成される。カラーフィルタは、ブラックマトリクスＢＭの間の領域（つまりブラックマトリクスＢＭの開口部）に形成される。一方、液晶表示パネル２がモノクロ画像を表示する場合は、第２基板２００にはカラーフィルタが形成されない。

また、第２基板２００は、複数のスペーサ２２０を有する。スペーサ２２０は、第１基板１００に向かって突出するように第２透明基材２１０に形成されている。スペーサ２２０は、第１基板１００と第２基板２００との間隔（セルギャップ）を一定に維持するための柱状部材である。つまり、スペーサ２２０によって、液晶層３００の厚みを一定に維持することができる。一例として、スペーサ２２０は、円柱台形状である。また、スペーサ２２０は、アクリル樹脂等の樹脂材料によって構成されており、弾性変形することができる。スペーサ２２０は、例えばフォトリソグラフィー等によってパターン形成することができる。

このように構成される液晶表示パネル２には、一対の偏光板（不図示）が貼り合わされている。例えば、一対の偏光板の一方が第１基板１００の外面に形成され、一対の偏光板の他方が第２基板２００の外面に形成される。一対の偏光板は、偏光方向が互いに直交するように配置されている。また、一対の偏光板には、位相差板が貼り合わされていてもよい。

なお、液晶表示装置１において、液晶表示パネル２は、例えば、第１基板１００がバックライト３側に位置し、第２基板２００が観察者側に位置するようにして配置されるが、逆であってもよい。

次に、実施の形態に係る液晶表示パネル２の効果等について、図５及び図６を用いて本開示に至った経緯も含めて説明する。図５は、比較例１の液晶表示パネル２Ｘの画素のレイアウトを示す図である。図６は、比較例２の液晶表示パネル２Ｙの画素のレイアウトを示す図である。

図５に示される比較例１の液晶表示パネル２Ｘは、画素内分割されていないマルチドメインタイプの横電界方式の液晶表示パネルである。

図５に示すように、画素内分割されていない横電界方式の液晶表示パネル２Ｘでは、画素欠陥として画素に輝点が発生すると、液晶表示パネルが不良扱いになってしまうことがある。

そこで、１つの画素を２つの副画素に分割して、２つの副画素の各々に画素電極及び薄膜トランジスタを設ける技術が提案されている。具体的には、図６に示される比較例２の液晶表示パネル２Ｙのように、１つの画素を２つの副画素に分割し、２つの副画素の一方に第１画素電極１１Ｙ及び第１トランジスタ２１Ｙを設けるとともに、２つの副画素の他方に第２副画素ＳＵＢ２に第２画素電極１２Ｙ及び第２トランジスタ２２Ｙを設けることが考えられる。これにより、画素に輝点が発生した場合、２つの副画素のうち輝点が発生した方を黒点化することで、２つの副画素のうち輝点が発生していない方を通常動作させることができる。

しかしながら、図６に示される比較例２の液晶表示パネル２Ｙのように構成すると、映像信号線４０と２つの第１トランジスタ２１Ｙ及び第２トランジスタ２２Ｙとを接続するために映像信号線４０から引き出された引き出し配線４１（リード線）が画素内を通ることになるため、画素ＰＸの開口率が低下する。また、映像信号線４０から引き出された引き出し配線４１を、第１トランジスタ２１Ｙ及び第２トランジスタ２２Ｙの映像信号線４０から遠い方の第１トランジスタ２１Ｙに接続しようとすると、引き出し配線４１と共通電極との重なり部分が多くなってしまい、引き出し配線４１と共通電極との結合容量によって電気特性が悪化する。

この場合、第１画素電極１１Ｙとの重なりを避けて、引き出し配線４１を走査線５０と重なるようにして引き回すこともできるが、走査線５０と映像信号線４０（引き出し配線４１）とによる結合容量は、共通電極と映像信号線４０（引き出し配線４１）とによる結合容量よりも大きいため、電気特性が一層悪化してしまう。

本発明者らは、このような課題に対して鋭意検討した結果、画素内に複数のトランジスタを配置した画素分割タイプの横電界方式の液晶表示パネルであっても、画素内のレイアウトを工夫することによって、開口率の低下及び電気特性の悪化を抑制できることを見出した。

具体的には、本実施の形態における液晶表示パネル２は、画素内分割タイプの横電界方式の液晶表示パネルであり、図３に示すように、１つの画素ＰＸの中央部を映像信号線４０が横断しており、１つの画素ＰＸ内が映像信号線４０を境界として第１副画素ＳＵＢ１と第２副画素ＳＵＢ２とに二分割されている。

そして、第１副画素ＳＵＢ１に対応して設けられた第１画素電極１１及び第１トランジスタ２１と、第２副画素ＳＵＢ２に対応して設けられた第２画素電極１２及び第２トランジスタ２２とが、映像信号線４０を挟んで行方向に分けられている。つまり、第１画素電極１１及び第１トランジスタ２１が映像信号線４０の行方向の一方側に設けられており、第２画素電極１２及び第２トランジスタ２２が映像信号線４０の行方向の他方側に設けられている。

この構成により、映像信号線４０から引き出し配線を引き出して無駄に延在させることなく、第１トランジスタ２１及び第２トランジスタ２２の各々と映像信号線４０とを接続することができる。例えば、第１トランジスタ２１及び第２トランジスタ２２の各々と映像信号線４０とを接続するために映像信号線４０から引き出し配線を引き出したとしても、引き出し配線を、第１画素電極１１又は第２画素電極１２に重ねたり走査線５０に重ねたりする必要がない。あるいは、映像信号線４０の一部をソースドレイン電極にすることで、映像信号線４０から引き出し配線を引き出すことなく、第１トランジスタ２１及び第２トランジスタ２２の各々と映像信号線４０とを接続することもできる。

これにより、１つの画素ＰＸ内を第１副画素ＳＵＢ１と第２副画素ＳＵＢ２とに分割して、第１副画素ＳＵＢ１に第１画素電極１１及び第１トランジスタ２１を設けるとともに第２副画素ＳＵＢ２に第２画素電極１２及び第２トランジスタ２２を設けた場合であっても開口率の低下及び電気特性の悪化を抑制することができる。つまり、画素内分割タイプの液晶表示パネル２であっても、開口率の低下及び電気特性の悪化を抑制することができる。

また、本実施の形態における液晶表示パネル２では、各画素ＰＸにおいて、押しドメイン対策が施されている。

ここで、押しドメインとは、液晶表示パネルの表面を指等で押した場合、その部分において、液晶セルのＴＦＴ基板と対向基板との間隔（セルギャップ）が部分的に変化する等して液晶分子が回転して発生したドメインのことである。例えば、白表示画面の場合、押しドメインが発生した箇所ではバックライト光の透過量が低下して黒っぽくなる。

そこで、このような押しドメインを抑制するために、各画素ＰＸにおいて、押しドメイン対策として、第１画素電極１１に第１屈曲部１１Ｂが形成されているとともに、第２画素電極１２に第２屈曲部１２Ｂ形成されている。これにより、押しドメインを抑制することができる。

また、本実施の形態における液晶表示パネル２では、画素内マルチドメインタイプの横電界方式の液晶表示パネルである。具体的には、第１画素電極１１及び第２画素電極１２の各々にマルチドメイン用の屈曲部を形成することで、１つの画素ＰＸ内が分割された第１副画素ＳＵＢ１及び第２副画素ＳＵＢ２の各々に２つのドメインが形成されている。

これにより、広視野角特性を有するとともに良好な色視野角特性を有する液晶表示パネル２を実現することができる。

（実施の形態２）
次に、実施の形態２について、図７及び図８を用いて説明する。図７は、実施の形態２に係る液晶表示装置に用いられる液晶表示パネル２Ａの画素ＰＸのレイアウトを示す平面図である。図８は、同液晶表示パネル２Ａの部分拡大図であり、図７の破線で囲まれる領域Ａの拡大図を示している。なお、図７において、１つの画素ＰＸは、破線の台形で囲まれる領域で示されている。

本実施の形態における液晶表示パネル２Ａは、上記実施の形態１における液晶表示パネル２と同様に、画素内分割タイプの液晶表示パネルであり、１つの画素ＰＸが複数の副画素（分割画素）に分割されている。具体的には、１つの画素ＰＸが第１副画素ＳＵＢ１と第２副画素ＳＵＢ２との２つの画素領域に分割されている。本実施の形態では、第１副画素ＳＵＢ１と第２副画素ＳＵＢ２は、映像信号線４０を挟んで行方向に分けられている。

そして、上記実施の形態１と同様に、第１副画素ＳＵＢ１には、第１画素電極１１及び第１トランジスタ２１が設けられ、第２副画素ＳＵＢ２には、第２画素電極１２及び第２トランジスタ２２が設けられている。

また、本実施の形態における液晶表示パネル２Ａは、画素内マルチドメインタイプの液晶表示パネルでもあり、１つの画素ＰＸ内に複数のドメインを有する。具体的には、１つの画素ＰＸ内に第１ドメインと第２ドメインとを有する。

この場合、本実施の形態における液晶表示パネル２Ａでは、第１副画素ＳＵＢ１が第１ドメインになっており、また、第２副画素ＳＵＢ２が第２ドメインになっている。したがって、複数の画素ＰＸの各々は、画素ＰＸに対応する映像信号線４０を挟んで行方向に分けられた第１ドメイン（第１副画素ＳＵＢ１）及び第２ドメイン（第２副画素ＳＵＢ２）を有する。つまり、各画素ＰＸは、映像信号線４０を境界にして第１ドメインＤ１と第２ドメインＤ２とに区分けされている。

したがって、本実施の形態では、上記実施の形態１のように、第１副画素ＳＵＢ１と第２副画素ＳＵＢ２との境界が、映像信号線４０を覆うブラックマトリクスＢＭ（非開口部）と重なっているだけではなく、第１ドメインと第２ドメインとの境界（ドメイン境界）についても、映像信号線４０を覆うブラックマトリクスＢＭ（非開口部）と重なっている。

このように、本実施の形態では、画素電極１０が、第１ドメインである第１副画素ＳＵＢ１に設けられた第１画素電極１１と、第２ドメインである第２副画素ＳＵＢ２に設けられた第２画素電極１２とを有する。つまり、画素電極１０は、映像信号線４０を境界にして第１画素電極１１と第２画素電極１２とに区分けされている。第１ドメインである第１副画素ＳＵＢ１は、第１画素電極１１及び第１トランジスタ２１によって制御され、第２ドメインである第２副画素ＳＵＢ２は、第２画素電極１２及び第２トランジスタ２２によって制御される。

本実施の形態において、列方向に延在する複数の映像信号線４０は、各々が直線状であり、互いに平行となるように形成されている。また、本実施の形態においても、複数の映像信号線４０は、互いに同じ幅である。

図７に示すように、本実施の形態でも、第１画素電極１１及び第２画素電極１２の各々には複数のスリットが形成されているが、上記実施の形態１とは、第１画素電極１１及び第２画素電極１２のパターンが異なる。具体的には、本実施の形態では、第１画素電極１１は、第１方向にストライプ状に延在する複数本の第１ライン電極１１Ｌを有し、第２画素電極１２は、第１方向とは異なる第２方向にストライプ状に延在する複数本の第２ライン電極１２Ｌを有する。

複数本の第１ライン電極１１Ｌは、各々が短冊状であり、第１方向に延在する複数本のスリットが第１画素電極１１に形成されることで、ストライプ状に形成されている。同様に、複数本の第２ライン電極１２Ｌは、各々が短冊状であり、第１方向とは異なる第２方向に延在する複数本のスリットが第２画素電極１２に形成されることで、ストライプ状に形成されている。

また、各画素ＰＸ内において、第１ライン電極１１Ｌの延在方向である第１方向と、第２ライン電極１２Ｌの延在方向である第２方向とは、平行な関係ではなく、交差する関係になっている。本実施の形態において、第１ライン電極１１Ｌの延在方向である第１方向と、第２ライン電極１２Ｌの延在方向である第２方向とは、行方向及び列方向に対して傾斜している。

本実施の形態において、複数本の第１ライン電極１１Ｌの延在方向である第１方向と、複数本の第２ライン電極１２Ｌの延在方向である第２方向とは、各画素ＰＸにおいて、当該画素ＰＸに対応する１本の映像信号線４０を基準にして線対称となる関係にある。つまり、第１方向と列方向とのなす角のうち９０度よりも小さい方の角度をθとすると、第２方向と列方向とのなす角のうち９０度よりも小さい方の角度もθとなる。

複数本の第１ライン電極１１Ｌには、長手方向の両端部が一対の第１連結電極１１Ｃによってラダー状に連結された第１ラダー電極部１１Ｌ１と、長手方向の両端部の一方が第１連結電極１１Ｃによって連結されずに開放端となった第１フィンガー電極部１１Ｌ２とが含まれている。一対の第１連結電極１１Ｃは、走査線５０の近傍において行方向に沿って延在している。

具体的には、第１ラダー電極部１１Ｌ１は、長手方向の一方の端部同士が一方側の第１連結電極１１Ｃによって連結されているとともに、長手方向の他方の端部同士が他方側の第１連結電極１１Ｃによって連結されている。

一方、第１フィンガー電極部１１Ｌ２は、長手方向の一方の端部同士が一方側の第１連結電極１１Ｃによって連結されているが、長手方向の他方の端部が他方側の第１連結電極１１Ｃによって連結されていない。

本実施の形態では、第１ラダー電極部１１Ｌ１及び第１フィンガー電極部１１Ｌ２のうち複数本の第１ライン電極１１Ｌには第１ラダー電極部１１Ｌ１の方が多く含まれている。第１フィンガー電極部１１Ｌ２は、複数本の第１ライン電極１１Ｌのうち映像信号線４０側に位置する第１ライン電極１１Ｌである。つまり、第１フィンガー電極部１１Ｌ２は、複数本の第１ライン電極１１Ｌのうち、一方側の第１連結電極１１Ｃから他方側の第１連結電極１１Ｃに向かって延在させたときに映像信号線４０を超えることになる第１ライン電極１１Ｌである。

同様に、複数本の第２ライン電極１２Ｌには、長手方向の両端部が一対の第２連結電極１２Ｃによってラダー状に連結された第２ラダー電極部１２Ｌ１と、長手方向の両端部の一方が第２連結電極１２Ｃによって連結されずに開放端となった第２フィンガー電極部１２Ｌ２とが含まれている。一対の第２連結電極１２Ｃは、走査線５０の近傍において行方向に沿って延在している。

具体的には、第２ラダー電極部１２Ｌ１は、長手方向の一方の端部同士が一方側の第２連結電極１２Ｃによって連結されているとともに、長手方向の他方の端部同士が他方側の第２連結電極１２Ｃによって連結されている。

一方、第２フィンガー電極部１２Ｌ２は、長手方向の一方の端部が一方側の第２連結電極１２Ｃによって連結されているが、長手方向の他方の端部が他方側の第２連結電極１２Ｃによって連結されていない。

本実施の形態では、第２ラダー電極部１２Ｌ１及び第２フィンガー電極部１２Ｌ２のうち複数本の第２ライン電極１２Ｌには第２ラダー電極部１２Ｌ１の方が多く含まれている。第２フィンガー電極部１２Ｌ２は、複数本の第２ライン電極１２Ｌのうち映像信号線４０側に位置する第２ライン電極１２Ｌである。つまり、第２フィンガー電極部１２Ｌ２は、複数本の第２ライン電極１２Ｌのうち、一方側の第２連結電極１２Ｃから他方側の第２連結電極１２Ｃに向かって延在させたときに映像信号線４０を超えることになる第２ライン電極１２Ｌである。

そして、平面視した場合、複数の画素ＰＸの各々において、複数本の第１ライン電極１１Ｌのうちの少なくとも１つの第１ライン電極１１Ｌの先端部及び複数本の第２ライン電極１２Ｌのうちの少なくとも１つの第２ライン電極１２Ｌの先端部は、当該画素ＰＸに対応する映像信号線４０に重なっている。

具体的には、図７及び図８に示すように、複数本の第１ライン電極１１Ｌのうち第１フィンガー電極部１１Ｌ２の先端部が、第１画素電極１１と第２画素電極１２との境界に位置する映像信号線４０と重なっている。つまり、第１フィンガー電極部１１Ｌ２の先端部は、第１ドメインＤ１と第２ドメインＤ２との境界（ドメイン境界）に位置しており、映像信号線４０を覆うブラックマトリクスＢＭ（非開口部）に重なっている。

同様に、複数本の第２ライン電極１２Ｌのうち第２フィンガー電極部１２Ｌ２の先端部が、第１画素電極１１と第２画素電極１２との境界に位置する映像信号線４０と重なっている。つまり、第２フィンガー電極部１２Ｌ２の先端部は、第１ドメインＤ１と第２ドメインＤ２との境界（ドメイン境界）に位置しており、映像信号線４０を覆うブラックマトリクスＢＭ（非開口部）に重なっている。

この場合、本実施の形態では、図８に示すように、映像信号線４０と重なる位置において、各画素ＰＸの第１画素電極１１の第１ライン電極１１Ｌと第２画素電極１２の第２ライン電極１２Ｌとが接続されていないが、これに限らない。例えば、図９に示すように、映像信号線４０と重なる位置において、各画素ＰＸの第１画素電極１１の第１ライン電極１１Ｌと第２画素電極１２の第２ライン電極１２Ｌとが接続されていてもよい。例えば、第１画素電極１１の第１フィンガー電極部１１Ｌ２と第２画素電極１２の第２フィンガー電極部１２Ｌ２とが接続されていてもよい。なお、図９において、一点鎖線で囲まれる部分は、液晶分子が回転しにくい領域となり、この部分では、光が透過しにくい。

また、図７に示すように、本実施の形態において、各画素ＰＸにおいて、第１画素電極１１における全ての第１ライン電極１１Ｌは、互いに同一の幅で直線状に形成されているとともに、互いに平行である。なお、第１画素電極１１において、隣り合う２本の第１ライン電極１１Ｌの間隔（スリット幅）は一定である。つまり、全ての第１ライン電極１１Ｌのピッチは、同じである。

同様に、各画素ＰＸにおいて、第２画素電極１２における全ての第２ライン電極１２Ｌは、互いに同一の幅で直線状に形成されているとともに、互いに平行である。なお、第２画素電極１２において、隣り合う２本の第２ライン電極１２Ｌの間隔（スリット幅）は一定である。つまり、全ての第２ライン電極１２Ｌのピッチは、同じである。

また、各画素ＰＸにおいて、第１画素電極１１における第１ライン電極１１Ｌと第２画素電極１２における第２ライン電極１２Ｌとは、互いに同一の幅であり、また、第１ライン電極１１Ｌのピッチと第２ライン電極１２Ｌのピッチとは、同一ピッチである。

また、図７に示すように、行方向に隣り合う２つの画素ＰＸのうちの一方の画素ＰＸ（図７の右側の画素）を第１画素ＰＸ１とし、行方向に隣り合う２つの画素ＰＸのうちの他方の画素ＰＸ（図７の左側の画素）を第２画素ＰＸ２とすると、隣り合う２つの映像信号線４０の間に、第１画素ＰＸ１の第２画素電極１２と第２画素ＰＸ２の第１画素電極１１とが設けられている。つまり、隣り合う２つの映像信号線４０の間に、第１画素ＰＸ１の複数本の第２ライン電極１２Ｌと第２画素ＰＸ２の複数本の第１ライン電極１１Ｌとが設けられている。

この場合、第１画素ＰＸ１における複数本の第２ライン電極１２Ｌのうち最も第２画素ＰＸ２の第１ライン電極１１Ｌ側に位置する第２端部電極１２Ｌａと、第２画素ＰＸ２における複数本の第１ライン電極１１Ｌのうち最も第１画素ＰＸ１の第２ライン電極１２Ｌ側に位置する第１端部電極１１Ｌａとが隣接している。

本実施の形態では、行方向に隣り合う第１画素ＰＸ１と第２画素ＰＸ２とにおいて、第１画素ＰＸ１における複数本の第２ライン電極１２Ｌの延在方向である第２方向と、第２画素ＰＸ２における複数本の第１ライン電極１１Ｌの延在方向である第１方向とが同じ方向になっている。つまり、行方向に隣り合う第１画素ＰＸ１と第２画素ＰＸ２とにおいて、第１画素ＰＸ１における複数本の第２ライン電極１２Ｌと、第２画素ＰＸ２における複数本の第１ライン電極１１Ｌとが、平行になっている。したがって、隣り合う２つの映像信号線４０の間に存在する複数本の第１ライン電極１１Ｌと複数本の第２ライン電極１２Ｌとは、異なる画素ＰＸの画素電極でありながら、同じ方向に延在する連続した画素電極として形成されている。

なお、行方向に隣り合う２つの第１画素ＰＸ１及び第２画素ＰＸ２において、第１画素ＰＸ１における複数本の第１ライン電極１１Ｌの延在方向である第１方向と、第２画素ＰＸ２における複数本の第２ライン電極１２Ｌの延在方向である第２方向とも同じ方向になっている。

また、本実施の形態に係る液晶表示パネル２Ａでは、各画素ＰＸにおいて、第１画素電極１１は、複数本の第１ライン電極１１Ｌのうちの少なくとも１つの第１ライン電極１１Ｌの辺の一部が第１方向に対して傾く方向に屈曲する第１屈曲部１１Ｂを有する。また、第２画素電極１２は、複数本の第２ライン電極１２Ｌのうちの少なくとも１つの第２ライン電極１２Ｌの辺の一部が第２方向に対して傾く方向に屈曲する第２屈曲部１２Ｂを有する。

第１屈曲部１１Ｂは、第１ライン電極１１Ｌのストライプ方向（第１方向）よりも傾斜が深くなっており、列方向に対する傾斜角が大きくなっている。つまり、第１屈曲部１１Ｂは、第１ライン電極１１Ｌのストライプ方向（第１方向）よりも行方向に対する傾斜角が小さくなっている。

同様に、第２屈曲部１２Ｂは、第２ライン電極１２Ｌのストライプ方向（第２方向）よりも傾斜が深くなっており、列方向に対する傾斜角が大きくなっている。つまり、第２屈曲部１２Ｂは、第２ライン電極１２Ｌのストライプ方向（第２方向）よりも行方向に対する傾斜角が小さくなっている。

図７及び図８に示すように、第１画素電極１１の第１屈曲部１１Ｂは、両端部のうちの一方の端部が開放端となった第１フィンガー電極部１１Ｌ２の先端部に形成されている。また、第２画素電極１２の第２屈曲部１２Ｂは、両端部のうちの一方の端部が開放端となった第２フィンガー電極部１２Ｌ２の先端部に形成されている。

そして、複数の画素ＰＸの各々において、当該画素ＰＸに対応する映像信号線４０と、第１屈曲部１１Ｂ及び第２屈曲部１２Ｂの少なくとも一方とが重なっているとよい。本実施の形態では、第１屈曲部１１Ｂ及び第２屈曲部１２Ｂの両方が映像信号線４０と重なっている。

また、本実施の形態において、第１屈曲部１１Ｂは、第１連結電極１１Ｃに連結されずに一方端が開放端となった第１ライン電極１１Ｌの先端部だけではなく、両端部の各々が第１連結電極１１Ｃに連結された第１ライン電極１１Ｌの両端部の各々にも形成されている。つまり、第１屈曲部１１Ｂは、第１ライン電極１１Ｌにおける第１連結電極１１Ｃとの連結部分（根元部分）にも形成されている。

同様に、第２屈曲部１２Ｂは、第２連結電極１２Ｃに連結されずに一方端が開放端となった第２ライン電極１２Ｌの先端部だけではなく、両端部の各々が第２連結電極１２Ｃに連結された第２ライン電極１２Ｌの両端部の各々にも形成されている。つまり、第２屈曲部１２Ｂは、第２ライン電極１２Ｌにおける第２連結電極１２Ｃとの連結部分（根元部分）にも形成されている。

以上、本実施の形態に係る液晶表示パネル２Ａによれば、上記実施の形態１に係る液晶表示パネル２と同様に、１つの画素ＰＸ内が第１副画素ＳＵＢ１と第２副画素ＳＵＢ２とに二分割されており、第１副画素ＳＵＢ１に対応して設けられた第１画素電極１１及び第１トランジスタ２１と、第２副画素ＳＵＢ２に対応して設けられた第２画素電極１２及び第２トランジスタ２２とが、映像信号線４０を挟んで行方向に分けられている。

この構成により、映像信号線４０から引き出し配線を引き出して無駄に延在させることなく、第１トランジスタ２１及び第２トランジスタ２２の各々と映像信号線４０とを接続することができる。

これにより、１つの画素ＰＸ内を第１副画素ＳＵＢ１と第２副画素ＳＵＢ２とに分割して、第１副画素ＳＵＢ１に第１画素電極１１及び第１トランジスタ２１を設けるとともに第２副画素ＳＵＢ２に第２画素電極１２及び第２トランジスタ２２を設けた場合であっても開口率の低下及び電気特性の悪化を抑制することができる。

さらに、本実施の形態における液晶表示パネル２Ａは、画素内マルチドメインタイプの横電界方式の液晶表示パネルであり、複数の画素ＰＸの各々において、画素電極１０が、第１方向にストライプ状に延在する複数本の第１ライン電極１１Ｌを有する第１画素電極１１と、第１方向とは異なる第２方向にストライプ状に延在する複数本の第２ライン電極１２Ｌを有する第２画素電極１２とを有している。

そして、本実施の形態における液晶表示パネル２Ａでは、第１ドメインＤ１である第１副画素ＳＵＢ１に設けられた第１画素電極１１と第２ドメインＤ２に設けられた第２画素電極１２とが、映像信号線４０を挟んで行方向に分けられている。

この構成により、第１ドメインＤ１と第２ドメインＤ２との境界（ドメイン境界）を、映像信号線４０（メタル層）を覆うブラックマトリクスＢＭ（非開口部）に重ねることができる。これにより、画素内マルチドメインタイプの液晶表示パネル２Ａであっても、開口率の低下を抑制することができる。

この場合、本実施の形態のように、複数の画素ＰＸの各々において、複数本の第１ライン電極１１Ｌのうちの少なくとも１つの第１ライン電極１１Ｌの先端部及び複数本の第２ライン電極１２Ｌのうちの少なくとも１つの第２ライン電極１２Ｌの先端部は、当該画素ＰＸに対応する映像信号線４０に重なっているとよい。本実施の形態では、各画素ＰＸにおいて、複数本の第１ライン電極１１Ｌのうち第１フィンガー電極部１１Ｌ２の先端部と、複数本の第２ライン電極１２Ｌのうち第２フィンガー電極部１２Ｌ２の先端部とが、映像信号線に重なっている。

この構成により、映像信号線４０を境界にして画素電極１０を第１画素電極１１と第２画素電極１２とに分けたとしても、映像信号線４０の端縁にまで第１画素電極１１及び第２画素電極１２を形成することができるので、開口率の低下を抑制することができる。

また、本実施の形態において、隣り合う２つの映像信号線４０の間に、隣り合う２つの画素ＰＸの一方の画素ＰＸ（例えば図７の画素ＰＸ１）の第２画素電極１２と、隣り合う２つの画素ＰＸの他方の画素ＰＸ（例えば図７の画素ＰＸ２）の第１画素電極１１とが設けられている。

この構成により、隣り合う２つの映像信号線４０の間に、隣り合う２つの画素ＰＸの境界を存在させることができる。

この場合、隣り合う２つの画素ＰＸにおいて、一方の画素ＰＸ（例えば図７の画素ＰＸ１）における複数本の第２ライン電極１２Ｌのうち最も他方の画素ＰＸ（例えば図７の画素ＰＸ２）の複数本の第１ライン電極１１Ｌ側に位置する第２端部電極１２Ｌａと、他方の画素ＰＸにおける複数本の第１ライン電極１１Ｌのうち最も一方の画素ＰＸの複数本の第２ライン電極１２Ｌ側に位置する第１端部電極１１Ｌａとが隣接している。

この構成により、隣り合う２つの画素ＰＸの境界にまで、第１画素電極１１及び第２画素電極１２を存在させることができる。つまり、隣り合う２つの画素ＰＸの境界を開口部にすることができる。これにより、開口率の低下を一層抑制することができる。

本実施の形態において、隣り合う２つの画素ＰＸにおいて、他方の画素ＰＸの第１端部電極１１Ｌａと一方の画素ＰＸの第２端部電極１２Ｌａとの間の間隔と、複数本の第１ライン電極１１Ｌのピッチと、複数本の第２ライン電極１２Ｌのピッチとが同じである。

この構成により、隣り合う２つの画素ＰＸにおいて、各画素ＰＸだけではなく、隣り合う２つの画素ＰＸの画素間においても画素電極１０のピッチを揃えることができるので、開口率の低下を一層抑制することができる。

なお、隣り合う２つの画素ＰＸにおいて、他方の画素ＰＸ（例えば図７の画素ＰＸ２）の第１端部電極１１Ｌａと一方の画素ＰＸ（例えば図７の画素ＰＸ１）の第２端部電極１２Ｌａとの間の間隔は、複数本の第１ライン電極１１Ｌのピッチ及び複数本の第２ライン電極１２Ｌのピッチよりも大きくしてもよい。

この構成により、隣り合う２つの画素ＰＸにおいて、異なる電位となる一方の画素ＰＸの画素電極１０と他方の画素ＰＸの画素電極１０とを遠ざけることができるので、画素間における電界の干渉を抑制することができる。これにより、電気特性を向上させることができる。また、液晶表示パネル２Ａがカラー画像を表示する場合は隣り合う２つの画素ＰＸが異なる色の画素となるが、このように構成することで、隣り合う２つの画素ＰＸの画素電極１０同士を遠ざけることができるので、混色を抑制することができる。

また、隣り合う２つの画素ＰＸにおいて、一方の画素ＰＸ（例えば図７の画素ＰＸ１）における複数本の第２ライン電極１２Ｌの延在方向である第２方向と、他方の画素ＰＸ（例えば図７の画素ＰＸ２）における複数本の第１ライン電極１１Ｌの延在方向である第１方向とが同じ方向である。

この構成により、隣り合う２つの画素ＰＸの境界に存在する無効領域を小さくすることができるので開口率の低下を一層抑制できる。

また、本実施の形態では、画像表示領域全体として複数の画素ＰＸが整列配置となっており、隣り合う２つの画素ＰＸのうちの一方の画素ＰＸの第１トランジスタ２１及び第２トランジスタ２２と他方の画素ＰＸの第１トランジスタ２１及び第２トランジスタ２２とが同じ走査線５０に重なるように設けられていたが、これに限らない。

例えば、図１０に示すように、隣り合う２つの画素ＰＸのうちの一方の画素ＰＸ（図１０の右側の画素ＰＸ１）の第１トランジスタ２１及び第２トランジスタ２２と他方の画素ＰＸ（図１０の左側の画素ＰＸ２）の第１トランジスタ２１及び第２トランジスタ２２とが、異なる走査線５０に重なるように設けられていてもよい。具体的には、行方向に隣り合う２つの画素ＰＸの第１トランジスタ２１及び第２トランジスタ２２が列ごとに映像信号線４０が延在する方向で交互に反転した位置に設けられていてもよい。つまり、図１０では、平面視において、複数の画素ＰＸと第１トランジスタ２１及び第２トランジスタ２２とが上下千鳥配置になっている。

この構成により、行方向に隣り合う２つの画素ＰＸについて、画素電極１０と共通電極３０との間の画素容量の差を小さくすることができる。例えば、行方向に隣り合う２つの画素ＰＸの画素容量を同じにすることができる。これにより、表示画像の品質を向上させることができる。なお、図１０において、１つの画素ＰＸは、破線の台形で囲まれる領域で示されている。

また、本実施の形態における液晶表示パネル２Ａでは、各画素ＰＸにおいて、押しドメイン対策として、第１画素電極１１に第１屈曲部１１Ｂが形成されているとともに、第２画素電極１２に第２屈曲部１２Ｂ形成されているが、第１屈曲部１１Ｂ及び第２屈曲部１２Ｂは、映像信号線４０と重なっている。

これにより、押しドメイン対策として第１屈曲部１１Ｂ及び第２屈曲部１２Ｂを形成したとしても、開口率が低下することを抑制することができる。つまり、開口率を低下させることなく、押しドメイン対策用の第１屈曲部１１Ｂ及び第２屈曲部１２Ｂを形成することができる。

この場合、第１屈曲部１１Ｂは、第１ライン電極１１Ｌの両辺の各々に形成してもよいが、図７に示すように、本実施の形態において、第１屈曲部１１Ｂは、第１ライン電極１１Ｌの両辺のうち、映像信号線４０と重なる部分のみに形成されており、映像信号線４０と重ならない部分には形成されていない。同様に、第２屈曲部１２Ｂは、第２ライン電極１２Ｌの両辺のうち、映像信号線４０と重なる部分のみに形成されており、映像信号線４０と重ならない部分には形成されていない。具体的には、第１屈曲部１１Ｂは、第１フィンガー電極１１Ｌ２の先端部に形成され、第２屈曲部１２Ｂは、第２フィンガー電極１２Ｌ２の先端部に形成されている。

これにより、第１屈曲部１１Ｂ及び第２屈曲部１２Ｂは、ブラックマトリクスＢＭで覆われた映像信号線４０と重なることになり、スリット開口部には重ならない。したがって、押しドメイン対策として第１屈曲部１１Ｂ及び第２屈曲部１２Ｂを形成したとしても、開口率が低下することを効果的に抑制することができる。

（変形例）
以上、本開示に係る液晶表示パネル及び液晶表示装置について、実施の形態に基づいて説明したが、本開示は、上記実施の形態１、２に限定されるものではない。

例えば、上記実施の形態１、２では、１つの画素ＰＸは、映像信号線４０を挟んで第１副画素ＳＵＢ１と第２副画素ＳＵＢ２とに分けられていたが、これに限らない。具体的には、１つの画素ＰＸは、走査線５０を挟んで第１副画素ＳＵＢ１と第２副画素ＳＵＢ２とに分けられていてもよい。この場合、第１副画素ＳＵＢ１に設けられる第１画素電極１１及び第１トランジスタ２１と、第２副画素ＳＵＢ２に設けられる第２画素電極１２及び第２トランジスタ２２とは、走査線５０を挟んで分けられることになる。この場合、上記実施の形態１、２では、第１画素電極１１の複数本の第１ライン電極１１Ｌと第２画素電極１２の複数本の第２ライン電極１２Ｌとは、画像表示領域全体として、主として列方向に沿って延在していたが、第１副画素ＳＵＢ１と第２副画素ＳＵＢ２とが走査線５０を挟んで配置されている場合、第１画素電極１１の複数本の第１ライン電極１１Ｌと第２画素電極１２の複数本の第２ライン電極１２Ｌとは、画像表示領域全体として、主として行方向に沿って延在しているとよい。

また、上記実施の形態１、２では、１つの画素を２つの副画素に分割する例について説明したが、これに限らない。例えば、図１１～図１５に示すように、１つの画素を４つの副画素に分割してもよい。図１１～図１５において、１つの画素ＰＸは、破線形で囲まれる領域で示されている。

具体的には、図１１～図１５では、１つの画素ＰＸを、映像信号線４０と走査線５０との交差部を中心とする４象限に分割したときに、４象限の各々を、第１副画素ＳＵＢ１、第２副画素ＳＵＢ２、第３副画素ＳＵＢ３及び第４副画素ＳＵＢ４に割り当てている。第１副画素ＳＵＢ１、第２副画素ＳＵＢ２、第３副画素ＳＵＢ３及び第４副画素ＳＵＢ４の各々には、画素電極及びトランジスタが形成されている。このように、１つの画素の分割数を増やすことで、副画素を黒点化したときに、１つの画素全体として黒点を目立たなくすることができる。

この場合、図１３に示される画素レイアウトを有する液晶表示パネルでは、列ごとにライン電極が異なることになるので、開口率及び電気特性に画素間で差が生じるおそれがある。これに対して、図１１及び図１２に示される画素レイアウトを有する液晶表示パネルでは、複数の画素ＰＸの各々における画素レイアウトが同一となり、画素間で開口率及び電気特性に差が生じることがない。

また、別の観点では、図１２に示される画素レイアウトを有する液晶表示パネルでは、画像表示領域全体として複数の画素ＰＸが左右千鳥配置となるため、行ごとに左右視野角特性が異なることになる。これに対して、図１１及び図１３に示される画素レイアウトを有する液晶表示パネルでは、画像表示領域全体として複数の画素ＰＸが整列配置となるため、良好な視野角特性を得ることができる。

また、図１５に示すように、各副画素のトランジスタのソースドレイン電極の一部同士を重ねてもよい。具体的には、図１５では、４つの副画素の各々のＵ字状のソースドレイン電極の一部同士を部分的に重ねた状態で形成されている。なお、ソースドレイン電極に限らず、各副画素の半導体層の一部同士を重ねてもよい。なお、トランジスタのソースドレイン電極または半導体層の一部同士を重ねた状態は、物理的に重なった状態に限定されない。例えば、トランジスタのソースドレイン電極または半導体層が一体として形成されている状態を含む。具体的には、４つの副画素のそれぞれのトランジスタを構成する半導体層が同層に形成される場合は、半導体層は１つであってもよい。

また、上記実施の形態１、２及び図１１～図１３では、マルチドメイン方式を採用した横電界方式の液晶表示パネルとなっていたが、図１４及び図１５に示すように、マルチドメイン方式が採用されていない液晶表示パネルであってもよい。なお、上記実施の形態１、２、図１１及び図１３では、１つの画素内に複数のドメインを含む画素内マルチドメイン（１画素マルチドメイン）が採用されている。一方、図１２では、２つの画素の各々に１つのドメインを有する画素ごとマルチドメイン（２画素マルチドメイン）が採用されている。

また、上記実施の形態１、２では、第１副画素ＳＵＢ１に形成された第１画素電極１１と第２副画素ＳＵＢ２に形成された第２画素電極１２とは、直接接続されていなかったが、これに限らない。例えば、映像信号線４０を跨ぐ１本又は複数本のブリッジ電極を形成して、ブリッジ電極によって第１画素電極１１と第２画素電極１２とを接続してもよい。この場合、第１画素電極１１と第２画素電極１２とを接続するブリッジ電極１３は、映像信号線４０と立体交差することになる。なお、ブリッジ電極は、第１画素電極１１及び第２画素電極１２と同層に形成されていてもよいし、第１画素電極１１及び第２画素電極１２と異なる層に形成されていてもよい。

また、上記実施の形態１、２では、映像信号線４０と第１トランジスタ２１のドレイン電極２１Ｄとを接続し、第１画素電極１１と第１トランジスタ２１のソース電極２１Ｓとを接続したが、これに限らない。例えば、映像信号線４０と第１トランジスタ２１のソース電極２１Ｓとを接続し、第１画素電極１１と第１トランジスタ２１のドレイン電極２１Ｄとを接続してもよい。なお、第２トランジスタ２２についても同様に、映像信号線４０と第２トランジスタ２２のソース電極２２Ｓとを接続し、第２画素電極１２と第２トランジスタ２２のドレイン電極２２Ｄとを接続してもよい。

その他、上記実施の形態１、２に対して当業者が思いつく各種変形を施して得られる形態や、本開示の趣旨を逸脱しない範囲で実施の形態１、２における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。

１ 液晶表示装置
２、２Ａ 液晶表示パネル
２ａ 画像表示領域
３ バックライト
４ 画像処理部
５ ソースドライバ
６ ゲートドライバ
１０ 画素電極
１１ 第１画素電極
１１Ｌ 第１ライン電極
１１Ｌ１ 第１ラダー電極部
１１Ｌ２ 第１フィンガー電極部
１１Ｌａ 第１端部電極
１１Ｃ 第１連結電極
１１Ｂ 第１屈曲部
１２ 第２画素電極
１２Ｌ 第２ライン電極
１２Ｌ１ 第２ラダー電極部
１２Ｌ２ 第２フィンガー電極部
１２Ｌａ 第２端部電極
１２Ｃ 第２連結電極
１２Ｂ 第２屈曲部
２１ 第１トランジスタ
２１Ｇ ゲート電極
２１Ｓ ソース電極
２１Ｄ ドレイン電極
２１ＳＣ 半導体層
２２ 第２トランジスタ
２２Ｇ ゲート電極
２２Ｓ ソース電極
２２Ｄ ドレイン電極
２２ＳＣ 半導体層
３０ 共通電極
３０ａ 開口部
４０ 映像信号線
５０ 走査線
６０ 配向膜
１００ 第１基板
１１０ 第１透明基材
１２１ 第１絶縁膜
１２２ 第２絶縁膜
１２３ 第３絶縁膜
１２４ 第４絶縁膜
２００ 第２基板
２１０ 第２透明基材
２２０ スペーサ
３００ 液晶層

Claims (13)

1. 行列状に配列された複数の画素を有する液晶表示パネルであって、
   行方向又は列方向に延在する複数の第１信号線と、
   前記複数の画素の各々に設けられた第１トランジスタ及び第２トランジスタと、
   前記複数の画素の各々に設けられ、当該画素に対応する前記第１トランジスタ及び前記第２トランジスタを介して当該画素に対応する前記第１信号線に接続された画素電極とを備え、
   前記複数の画素の各々において、
   前記画素電極は、当該画素に対応する前記第１信号線を挟んで分けられた第１画素電極及び第２画素電極を有し、
   前記第１トランジスタ及び前記第２トランジスタは、当該画素に対応する前記第１信号線を挟んで分けられており、
   前記第１トランジスタは、前記第１画素電極に接続され、
   前記第２トランジスタは、前記第２画素電極に接続され、
   前記第１画素電極は、第１方向にストライプ状に延在する複数本の第１ライン電極を有し、
   前記第２画素電極は、前記第１方向とは異なる第２方向にストライプ状に延在する複数本の第２ライン電極を有し、
   平面視した場合、前記複数の画素の各々において、前記複数本の第１ライン電極のうちの少なくとも１つの第１ライン電極の先端部及び前記複数本の第２ライン電極のうちの少なくとも１つの第２ライン電極の先端部は、当該画素に対応する前記第１信号線に重なっている、
   液晶表示パネル。
2. 前記第１画素電極は、前記複数本の第１ライン電極のうちの少なくとも１つの第１ライン電極の辺の一部が前記第１方向に対して傾く方向に屈曲する第１屈曲部を有し、
   前記第２画素電極は、前記複数本の第２ライン電極のうちの少なくとも１つの第２ライン電極の辺の一部が前記第２方向に対して傾く方向に屈曲する第２屈曲部を有し、
   平面視した場合、前記複数の画素の各々において、前記第１屈曲部及び前記第２屈曲部の少なくとも一方は、当該画素に対応する前記第１信号線に重なっている、
   請求項１に記載の液晶表示パネル。
3. 行列状に配列された複数の画素を有する液晶表示パネルであって、
   行方向又は列方向に延在する複数の第１信号線と、
   前記複数の画素の各々に設けられた第１トランジスタ及び第２トランジスタと、
   前記複数の画素の各々に設けられ、当該画素に対応する前記第１トランジスタ及び前記第２トランジスタを介して当該画素に対応する前記第１信号線に接続された画素電極とを備え、
   前記複数の画素の各々において、
   前記画素電極は、当該画素に対応する前記第１信号線を挟んで分けられた第１画素電極及び第２画素電極を有し、
   前記第１トランジスタ及び前記第２トランジスタは、当該画素に対応する前記第１信号線を挟んで分けられており、
   前記第１トランジスタは、前記第１画素電極に接続され、
   前記第２トランジスタは、前記第２画素電極に接続され、
   前記第１画素電極は、第１方向にストライプ状に延在する複数本の第１ライン電極を有し、
   前記第２画素電極は、前記第１方向とは異なる第２方向にストライプ状に延在する複数本の第２ライン電極を有し、
   前記第１画素電極は、前記複数本の第１ライン電極のうちの少なくとも１つの第１ライン電極の辺の一部が前記第１方向に対して傾く方向に屈曲する第１屈曲部を有し、
   前記第２画素電極は、前記複数本の第２ライン電極のうちの少なくとも１つの第２ライン電極の辺の一部が前記第２方向に対して傾く方向に屈曲する第２屈曲部を有し、
   平面視した場合、前記複数の画素の各々において、前記第１屈曲部及び前記第２屈曲部の少なくとも一方は、当該画素に対応する前記第１信号線に重なっている、
   液晶表示パネル。
4. 前記複数本の第１ライン電極には、両端部のうちの一方の端部が開放端となった第１フィンガー電極部が含まれ、
   前記複数本の第２ライン電極には、両端部のうちの一方の端部が開放端となった第２フィンガー電極部が含まれ、
   前記第１屈曲部は、前記第１フィンガー電極の先端部に形成され、
   前記第２屈曲部は、前記第２フィンガー電極の先端部に形成されている、
   請求項２又は３に記載の液晶表示パネル。
5. 隣り合う２つの前記第１信号線の間に、隣り合う２つの前記画素の一方の画素の前記第２画素電極と、隣り合う２つの前記画素の他方の画素の前記第１画素電極とが設けられている、
   請求項１～４のいずれか１項に記載の液晶表示パネル。
6. 前記一方の画素における前記複数本の第２ライン電極のうち最も前記他方の画素の前記複数本の第１ライン電極側に位置する第２端部電極と、前記他方の画素における前記複数本の第１ライン電極のうち最も前記一方の画素の前記複数本の第２ライン電極側に位置する第１端部電極とが隣接している、
   請求項５に記載の液晶表示パネル。
7. 前記第１端部電極と前記第２端部電極との間の間隔は、前記複数本の第１ライン電極のピッチ及び前記複数本の第２ライン電極のピッチよりも大きい、
   請求項６に記載の液晶表示パネル。
8. 前記第１端部電極と前記第２端部電極との間の間隔と、前記複数本の第１ライン電極のピッチと、前記複数本の第２ライン電極のピッチとが同じである、
   請求項６に記載の液晶表示パネル。
9. 前記一方の画素における前記複数本の第２ライン電極の延在方向である前記第２方向と、前記他方の画素における前記複数本の第１ライン電極の延在方向である前記第１方向とが同じ方向である、
   請求項５～８のいずれか１項に記載の液晶表示パネル。
10. 前記複数の第１信号線と直交する方向に延在する複数の第２信号線を備え、
    隣り合う２つの前記画素のうちの一方の画素の前記第１トランジスタ及び前記第２トランジスタと他方の画素の前記第１トランジスタ及び前記第２トランジスタとが、異なる前記第２信号線に重なるように設けられている、
    請求項１～９のいずれか１項に記載の液晶表示パネル。
11. 前記第１信号線は、前記第１トランジスタ及び前記第２トランジスタのソースドレイン電極に接続された映像信号線である、
    請求項１～１０のいずれか１項に記載の液晶表示パネル。
12. 前記第１信号線は、前記第１トランジスタ及び前記第２トランジスタのゲート電極に接続された走査線である、
    請求項１～１０のいずれか１項に記載の液晶表示パネル。
13. 行列状に配列された複数の画素を有する液晶表示パネルであって、
    行方向又は列方向に延在する複数の第１信号線と、
    前記複数の第１信号線と直交する方向に延在する複数の第２信号線と、
    前記複数の画素の各々に設けられた第１トランジスタ及び第２トランジスタと、
    前記複数の画素の各々に設けられ、当該画素に対応する前記第１トランジスタ及び前記第２トランジスタを介して当該画素に対応する前記第１信号線に接続された画素電極とを備え、
    前記複数の画素の各々において、
    前記画素電極は、当該画素に対応する前記第１信号線を挟んで分けられた第１画素電極及び第２画素電極を有し、
    前記第１トランジスタ及び前記第２トランジスタは、当該画素に対応する前記第１信号線を挟んで分けられており、
    前記第１トランジスタは、前記第１画素電極に接続され、
    前記第２トランジスタは、前記第２画素電極に接続され、
    隣り合う２つの前記画素のうちの一方の画素の前記第１トランジスタ及び前記第２トランジスタと他方の画素の前記第１トランジスタ及び前記第２トランジスタとが、異なる前記第２信号線に重なるように設けられている、
    液晶表示パネル。

Images