JP7200721B2

JP7200721B2 - Surface emitting laser module, light source device, detection device

Info

Publication number: JP7200721B2
Application number: JP2019021053A
Authority: JP
Inventors: 美咲石田; 直人軸谷
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2019-02-07
Filing date: 2019-02-07
Publication date: 2023-01-10
Anticipated expiration: 2039-02-07
Also published as: JP2020129588A

Description

本発明は、面発光レーザモジュール、光源装置、及び検出装置に関する。 The present invention relates to a surface emitting laser module, a light source device, and a detection device.

垂直共振器型面発光レーザ（Vertical Cavity Surface Emitting Laser：ＶＣＳＥＬ）は、基板に対して垂直な方向にレーザ光を発振する半導体レーザである。ＶＣＳＥＬは、閾値電流の低減、単一縦モード発振、２次元アレイ化が可能である等の特性を有している。ＶＣＳＥＬは、マイクロレンズアレイと組み合わせて用いられることがある。 A vertical cavity surface emitting laser (VCSEL) is a semiconductor laser that emits laser light in a direction perpendicular to a substrate. VCSELs have characteristics such as reduced threshold current, single longitudinal mode oscillation, and the ability to be formed into a two-dimensional array. VCSELs are sometimes used in combination with microlens arrays.

ＶＣＳＥＬとマイクロレンズアレイを組み合わせて用いる一例として、半導体基板に複数のＶＣＳＥＬ素子が配列されたＶＣＳＥＬチップ上に、ペデスタルにマイクロレンズアレイが一体形成され且つ複数本の脚部が延設されたマイクロレンズ構造を実装したアッセンブリが挙げられる（例えば、特許文献１参照）。 As an example of the combined use of a VCSEL and a microlens array, a microlens in which a microlens array is integrally formed on a pedestal on a VCSEL chip in which a plurality of VCSEL elements are arranged on a semiconductor substrate and a plurality of legs are extended. An example is an assembly that implements the structure (see Patent Document 1, for example).

しかしながら、上記のアッセンブリでは、マイクロレンズアレイとの接合領域、配線、及び電極をＶＣＳＥＬチップ上の異なる領域に配置している。そのため、ＶＣＳＥＬチップ上のＶＣＳＥＬ素子の個数が増大すると、接合領域、配線、及び電極を配置する領域の確保が困難となり、結果としてＶＣＳＥＬチップのサイズを大きくする必要が生じる。 However, in the above assembly, the bonding area with the microlens array, wiring, and electrodes are arranged in different areas on the VCSEL chip. Therefore, when the number of VCSEL elements on the VCSEL chip increases, it becomes difficult to secure areas for arranging junction areas, wirings, and electrodes, and as a result, it becomes necessary to increase the size of the VCSEL chip.

本発明は、ＶＣＳＥＬチップの大型化を抑制可能な面発光レーザモジュールを提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide a surface emitting laser module capable of suppressing an increase in the size of a VCSEL chip.

本面発光レーザモジュールは、実装基板と、前記実装基板に実装され、面発光レーザ素子が形成された面発光レーザ基板と、前記面発光レーザ基板の前記実装基板とは反対側の面である第１面に実装され、前記面発光レーザ素子から出射された光が入射する光学素子を備える光学部材と、を有し、前記面発光レーザ基板の前記第１面側には、前記面発光レーザ素子と配線を介して接続された電極が形成され、前記光学部材と接合される接合領域が、前記面発光レーザ基板の前記第１面側における、平面視で面発光レーザ素子と重複せず、かつ、前記配線の屈曲部と重複する位置に画定されている。 The present surface emitting laser module comprises a mounting substrate, a surface emitting laser substrate mounted on the mounting substrate and having a surface emitting laser element formed thereon, and a surface emitting laser substrate opposite to the mounting substrate. and an optical member having an optical element mounted on one surface and receiving light emitted from the surface emitting laser element, wherein the surface emitting laser element is mounted on the first surface side of the surface emitting laser substrate. and an electrode connected to the optical member via a wiring is formed , and the bonding region to be bonded to the optical member does not overlap with the surface emitting laser element in plan view on the first surface side of the surface emitting laser substrate, and , are defined at positions overlapping the bent portions of the wiring .

開示の技術によれば、ＶＣＳＥＬチップの大型化を抑制可能な面発光レーザモジュールを提供できる。 According to the disclosed technique, it is possible to provide a surface emitting laser module capable of suppressing an increase in the size of the VCSEL chip.

第１実施形態に係る面発光レーザモジュールを例示する平面図である。1 is a plan view illustrating a surface emitting laser module according to a first embodiment; FIG. 第１実施形態に係る面発光レーザモジュールを例示する断面図である。1 is a cross-sectional view illustrating a surface emitting laser module according to a first embodiment; FIG. 第１実施形態に係るＶＣＳＥＬチップを例示する平面図である。1 is a plan view illustrating a VCSEL chip according to a first embodiment; FIG. ＶＣＳＥＬチップにおける固定用パターンと配線との位置関係を説明する図（その１）である。FIG. 1 is a diagram (part 1) for explaining the positional relationship between a fixing pattern and wiring in a VCSEL chip; ＶＣＳＥＬチップにおける固定用パターンと配線との位置関係を説明する図（その２）である。FIG. 10 is a diagram (part 2) for explaining the positional relationship between the fixing pattern and the wiring in the VCSEL chip; ＶＣＳＥＬチップにおける固定用パターンと配線との位置関係を説明する図（その３）である。FIG. 3 is a diagram (part 3) for explaining the positional relationship between the fixing pattern and the wiring in the VCSEL chip; 図２のＢ部を拡大して示す断面図である。FIG. 3 is a cross-sectional view showing an enlarged portion B of FIG. 2 ; 第１実施形態におけるＶＣＳＥＬ素子の形成方法を示す断面図（その１）である。FIG. 2 is a cross-sectional view (part 1) showing the method of forming the VCSEL element in the first embodiment; 第１実施形態におけるＶＣＳＥＬ素子の形成方法を示す断面図（その２）である。FIG. 2 is a cross-sectional view (Part 2) showing the method of forming the VCSEL element in the first embodiment; 第１実施形態におけるＶＣＳＥＬ素子の形成方法を示す断面図（その３）である。3 is a cross-sectional view (part 3) showing the method of forming the VCSEL element in the first embodiment; FIG. 第１実施形態におけるＶＣＳＥＬ素子の形成方法を示す断面図（その４）である。4 is a cross-sectional view (part 4) showing the method of forming the VCSEL element in the first embodiment; FIG. 第１実施形態におけるＶＣＳＥＬ素子の形成方法を示す断面図（その５）である。5 is a cross-sectional view (No. 5) showing the method of forming the VCSEL element in the first embodiment; FIG. 第１実施形態におけるＶＣＳＥＬ素子の形成方法を示す断面図（その６）である。FIG. 6 is a cross-sectional view (No. 6) showing the method of forming the VCSEL element in the first embodiment; 第１実施形態におけるＶＣＳＥＬ素子の形成方法を示す断面図（その７）である。7 is a cross-sectional view (No. 7) showing the method of forming the VCSEL element in the first embodiment; FIG. ＭＬＡ接合領域を画定する位置の他の例を示す平面図（その１）である。FIG. 10 is a plan view (part 1) showing another example of positions defining the MLA bonding region; ＭＬＡ接合領域を画定する位置の他の例を示す平面図（その２）である。FIG. 11 is a plan view (No. 2) showing another example of the position defining the MLA bonding area; ＭＬＡ接合領域を画定する位置の他の例を示す平面図（その３）である。FIG. 11 is a plan view (No. 3) showing another example of the position defining the MLA bonding area; 第２実施形態に係るＶＣＳＥＬチップを例示する平面図である。FIG. 10 is a plan view illustrating a VCSEL chip according to a second embodiment; 第３実施形態に係る面発光レーザモジュールを例示する平面図である。FIG. 11 is a plan view illustrating a surface-emitting laser module according to a third embodiment; 第３実施形態に係る面発光レーザモジュールを例示する断面図である。FIG. 11 is a cross-sectional view illustrating a surface-emitting laser module according to a third embodiment; 第３実施形態に係るＶＣＳＥＬチップを例示する平面図である。FIG. 11 is a plan view illustrating a VCSEL chip according to a third embodiment; 第４実施形態に係る測距装置を例示する図である。It is a figure which illustrates the distance measuring device which concerns on 4th Embodiment.

以下、図面を参照して発明を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments for carrying out the invention will be described with reference to the drawings. In each drawing, the same components are denoted by the same reference numerals, and redundant description may be omitted.

〈第１実施形態〉
図１は、第１実施形態に係る面発光レーザモジュールを例示する平面図である。図２は、第１実施形態に係る面発光レーザモジュールを例示する断面図であり、図２（ａ）は図１のＡ－Ａ線に沿う断面を示し、図２（ｂ）は図２（ａ）の接着剤３３０近傍を拡大して示している。図３は、第１実施形態に係るＶＣＳＥＬチップを例示する平面図である。 <First Embodiment>
FIG. 1 is a plan view illustrating the surface emitting laser module according to the first embodiment. FIG. 2A and 2B are cross-sectional views illustrating the surface emitting laser module according to the first embodiment, FIG. 2A showing a cross section along line AA in FIG. The vicinity of the adhesive 330 of a) is enlarged and shown. FIG. 3 is a plan view illustrating the VCSEL chip according to the first embodiment; FIG.

図１～図３に示すように、第１実施形態に係る面発光レーザモジュール１００は、実装基板１２０と、実装基板１２０に実装されたＶＣＳＥＬチップ１４０と、ＶＣＳＥＬチップ１４０に実装されたＭＬＡ（Micro Lens Array）１６０とを有する。ＶＣＳＥＬ素子は面発光レーザ素子の一例であり、ＶＣＳＥＬチップ１４０は面発光レーザ基板の一例であり、マイクロレンズ１６２は光学素子の一例であり、ＭＬＡ１６０は光学部材の一例である。 As shown in FIGS. 1 to 3, the surface emitting laser module 100 according to the first embodiment includes a mounting substrate 120, a VCSEL chip 140 mounted on the mounting substrate 120, and an MLA (Micro Lens Array) 160. The VCSEL element is an example of a surface emitting laser element, the VCSEL chip 140 is an example of a surface emitting laser substrate, the microlens 162 is an example of an optical element, and the MLA 160 is an example of an optical member.

なお、本実施形態では、便宜上、面発光レーザモジュール１００のＭＬＡ１６０側を上側又は一方の側、実装基板１２０側を下側又は他方の側とする。又、各部位のＭＬＡ１６０側の面を一方の面又は上面、実装基板１２０側の面を他方の面又は下面とする。但し、面発光レーザモジュール１００は天地逆の状態で用いることができ、又は任意の角度で配置できる。又、平面視とは対象物を基板１４１の上面１４１ａの法線方向から視ることを指し、平面形状とは対象物を基板１４１の上面１４１ａの法線方向から視た形状を指すものとする。他の実施形態についても同様である。 In this embodiment, for the sake of convenience, the MLA 160 side of the surface emitting laser module 100 is defined as the upper side or one side, and the mounting board 120 side is defined as the lower side or the other side. Also, the surface on the MLA 160 side of each part is one surface or an upper surface, and the surface on the mounting board 120 side is the other surface or a lower surface. However, the surface emitting laser module 100 can be used upside down, or can be arranged at any angle. Further, the term "planar view" refers to the object viewed from the normal direction of the upper surface 141a of the substrate 141, and the planar shape refers to the shape of the object viewed from the normal direction of the upper surface 141a of the substrate 141. . The same applies to other embodiments.

又、各図において、基板１４１の上面１４１ａの法線方向をＺ方向、平面視において基板１４１の上面１４１ａの一辺に平行な方向をＸ方向、Ｘ方向及びＺ方向に垂直な方向をＹ方向とする。 In each figure, the direction normal to the upper surface 141a of the substrate 141 is the Z direction, the direction parallel to one side of the upper surface 141a of the substrate 141 in plan view is the X direction, and the direction perpendicular to the X and Z directions is the Y direction. do.

［実装基板１２０］
実装基板１２０は、基板１２１と、基板１２１上に互いに電気的に独立して形成された電極１２２及び１２３とを備えている。なお、実装基板１２０は、サブマウントと称される場合がある。 [Mounting board 120]
The mounting substrate 120 includes a substrate 121 and electrodes 122 and 123 formed on the substrate 121 electrically independently of each other. Note that the mounting substrate 120 may be called a submount.

基板１２１としては、例えば、窒化アルミニウム（ＡｌＮ）、炭化ケイ素、ダイヤモンド、銅ダイヤモンド等を用いることができる。これらの材料は、熱伝導率が高いため、熱の拡散性を高められる点で好適である。電極１２２及び１２３の材料としては、例えば、Ｃｕ、Ａｕ等の導電材料を用いることができる。 As the substrate 121, for example, aluminum nitride (AlN), silicon carbide, diamond, copper diamond, or the like can be used. Since these materials have high thermal conductivity, they are suitable in terms of enhancing heat diffusivity. As a material for the electrodes 122 and 123, for example, a conductive material such as Cu or Au can be used.

［ＶＣＳＥＬチップ１４０］
ＶＣＳＥＬチップ１４０は、例えば、平面形状が四角形であり、基板１４１の上面１４１ａ側の略中央部に、平面形状が四角形の発光素子部１５８が設けられている。発光素子部１５８には、個別に発光可能な複数のＶＣＳＥＬ素子１５９がアレイ状に配列している。各ＶＣＳＥＬ素子１５９は、ｎ－ＧａＡｓ等からなる半導体基板である基板１４１にモノリシックに作製されており、各ＶＣＳＥＬ素子１５９の膜構成は同一である。各ＶＣＳＥＬ素子１５９は、例えば、発振波長が９４０ｎｍ帯の面発光レーザである。 [VCSEL chip 140]
The VCSEL chip 140 has, for example, a rectangular planar shape, and a light-emitting element portion 158 having a rectangular planar shape is provided substantially in the center of the substrate 141 on the upper surface 141a side. A plurality of VCSEL elements 159 capable of individually emitting light are arranged in an array in the light emitting element section 158 . Each VCSEL element 159 is monolithically fabricated on a substrate 141 which is a semiconductor substrate made of n-GaAs or the like, and each VCSEL element 159 has the same film configuration. Each VCSEL element 159 is, for example, a surface emitting laser with an oscillation wavelength of 940 nm.

ＶＣＳＥＬチップ１４０において、基板１４１の上面１４１ａ側の発光素子部１５８より外側の四隅には、接着固定領域として４つのＭＬＡ接合領域が画定されており、各ＭＬＡ接合領域には絶縁層１８１を介して固定用パターン１８２が形成されている。絶縁層１８１は、配線１８８と固定用パターン１８２との導通を防ぐための層である。なお、図２（ｂ）では、配線１８８同士の間隔が狭い部分が絶縁層１８１で埋まっているが、これは必須ではなく、絶縁層１８１は絶縁性を確保できる厚さを有していればよい。 In the VCSEL chip 140, four MLA bonding regions are defined as adhesion fixing regions at the four corners outside the light emitting element portion 158 on the upper surface 141a side of the substrate 141. Each MLA bonding region has an insulating layer 181 interposed therebetween. A fixing pattern 182 is formed. The insulating layer 181 is a layer for preventing conduction between the wiring 188 and the fixing pattern 182 . In FIG. 2B, the portions where the intervals between the wirings 188 are narrow are filled with the insulating layer 181. good.

絶縁層１８１の材料としては、例えば、ＳｉＮ、ＳｉＯＮ、ＳｉＯ_２等を用いることができる。固定用パターン１８２としては、例えば、上面１４１ａ側から順にチタン（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ）を積層した積層膜のパターンを用いることができる。ここで、上面１４１ａ側の四隅とは、平面視における上面１４１ａの角部の近傍を意味しており、必ずしも対象物が上面１４１ａの縁辺に接するように設けられていることを意味するものではない。 As a material of the insulating layer 181, for example, SiN, SiON, SiO ₂ or the like can be used. As the fixing pattern 182, for example, a laminated film pattern in which titanium (Ti)/platinum (Pt)/gold (Au) are laminated in order from the upper surface 141a side can be used. Here, the four corners on the upper surface 141a side mean the vicinity of the corners of the upper surface 141a in plan view, and do not necessarily mean that the object is provided so as to be in contact with the edge of the upper surface 141a. .

なお、絶縁層１８１は、少なくとも固定用パターン１８２の基板１４１側に形成されてＭＬＡ接合領域に位置する配線を被覆していればよく、固定用パターン１８２の周辺に延伸してもよい。例えば、発光素子部１５８の外側の電極１８３の形成領域を除く全領域に、絶縁層１８１を形成してもよい。 The insulating layer 181 may be formed at least on the substrate 141 side of the fixing pattern 182 to cover the wiring located in the MLA bonding region, and may extend around the fixing pattern 182 . For example, the insulating layer 181 may be formed over the entire area of the light emitting element section 158 except for the formation area of the electrode 183 .

基板１４１の上面１４１ａ側の外周部には、基板１４１の各辺に沿って複数の電極１８３が形成されている。電極１８３は、各ＶＣＳＥＬ素子１５９に対して１つずつ形成され、各ＶＣＳＥＬ素子１５９のｐ側電極１８５（図７参照）と一対一で配線により接続されている。ＭＬＡ接合領域は、発光素子部１５８の外側かつ基板１４１の上面１４１ａ側の外周部（電極１８３が形成された領域）の内側に画定されている。 A plurality of electrodes 183 are formed along each side of the substrate 141 on the outer periphery of the substrate 141 on the side of the upper surface 141a. One electrode 183 is formed for each VCSEL element 159 and is connected to the p-side electrode 185 (see FIG. 7) of each VCSEL element 159 one-to-one by wiring. The MLA junction region is defined outside the light emitting element portion 158 and inside the outer peripheral portion (the region where the electrode 183 is formed) on the upper surface 141a side of the substrate 141 .

基板１４１の下面１４１ｂには、各々のＶＣＳＥＬ素子１５９に共通の１つのｎ側電極１８４が形成されている。 One n-side electrode 184 common to each VCSEL element 159 is formed on the lower surface 141 b of the substrate 141 .

ＶＣＳＥＬチップ１４０の各々の電極１８３は、金線や銅線等の金属線３１０を介して、実装基板１２０の電極１２２と電気的に接続（ワイヤボンディング）されている。ＶＣＳＥＬチップ１４０のｎ側電極１８４は、導電性接合材３２０を介して、実装基板１２０の電極１２３上に接合されている。導電性接合材３２０は、例えば、錫（Ｓｎ）と他の金属（金（Ａｕ）、銀（Ａｇ）、ビスマス（Ｂｉ）、アンチモン（Ｓｂ）等）との合金である。 Each electrode 183 of the VCSEL chip 140 is electrically connected (wire-bonded) to the electrode 122 of the mounting board 120 via a metal wire 310 such as a gold wire or a copper wire. The n-side electrode 184 of the VCSEL chip 140 is bonded onto the electrode 123 of the mounting board 120 via the conductive bonding material 320 . The conductive bonding material 320 is, for example, an alloy of tin (Sn) and other metals (gold (Au), silver (Ag), bismuth (Bi), antimony (Sb), etc.).

なお、基板１４１の上面１４１ａを基準とする金属線３１０の高さは１２０μｍ程度であり、ＭＬＡ１６０の焦点距離よりも高い。そのため、ＭＬＡ接合領域（固定用パターン１８２を形成する領域）は電極１８３の内側に配置している。 The height of the metal wire 310 with respect to the upper surface 141 a of the substrate 141 is about 120 μm, which is higher than the focal length of the MLA 160 . Therefore, the MLA bonding area (the area where the fixing pattern 182 is formed) is arranged inside the electrode 183 .

ＶＣＳＥＬ素子１５９の詳細な構造については後述する。 A detailed structure of the VCSEL element 159 will be described later.

［ＭＬＡ１６０］
ＭＬＡ１６０は、ＶＣＳＥＬチップ１４０の実装基板１２０とは反対側の面に実装され、ＶＣＳＥＬ素子１５９から出射された光が入射するマイクロレンズ１６２を備える光学部材である。 [MLA160]
The MLA 160 is an optical member mounted on the surface of the VCSEL chip 140 opposite to the mounting substrate 120 and having a microlens 162 into which the light emitted from the VCSEL element 159 is incident.

ＭＬＡ１６０は、例えば、石英ガラスの透明基板１６１を有する。ＭＬＡ１６０のＶＣＳＥＬチップ１４０側の面の略中央部にレンズ領域が設けられ、レンズ領域内の各ＶＣＳＥＬ素子１５９に対応する位置にマイクロレンズ１６２がアレイ状に配列している。各マイクロレンズ１６２は、ＶＣＳＥＬ素子１５９の放射パターンに対して所望のビーム成形を行えるように設計されており、例えば、レンズ径が４５μｍ、焦点距離が７０μｍである。各ＶＣＳＥＬ素子１５９から出射された光は、各マイクロレンズ１６２に入射して平行光とされる。 The MLA 160 has a transparent substrate 161 of, for example, quartz glass. A lens area is provided substantially in the center of the surface of the MLA 160 on the VCSEL chip 140 side, and microlenses 162 are arranged in an array at positions corresponding to the respective VCSEL elements 159 in the lens area. Each microlens 162 is designed to provide the desired beam shaping for the radiation pattern of the VCSEL element 159, eg, a lens diameter of 45 μm and a focal length of 70 μm. Light emitted from each VCSEL element 159 is incident on each microlens 162 and converted into parallel light.

ＭＬＡ１６０の両面に反射防止膜が形成されてもよい。反射防止膜は、例えば、透明基板１６１側から順にＨｆＯ_２／ＳｉＯ_２を積層した積層膜であり、ＶＣＳＥＬ素子１５９の発振波長である９４０ｎｍを含む所定の波長領域の光に対する透過率を９９％以上にするように設計できる。 An antireflection coating may be formed on both sides of the MLA 160 . The antireflection film is, for example, a laminated film in which HfO ₂ /SiO ₂ are laminated in order from the transparent substrate 161 side, and has a transmittance of 99% or more for light in a predetermined wavelength region including 940 nm, which is the oscillation wavelength of the VCSEL element 159. can be designed to

ＭＬＡ１６０のＶＣＳＥＬチップ１４０側の面の四隅にＶＣＳＥＬチップ１４０からの距離を規定するための橋脚部１６３が、透明基板１６１から延伸して形成されている。橋脚部１６３の底面に、接着固定領域として、固定用パターン１６４が形成されている。固定用パターン１６４としては、例えば、橋脚部１６３側から順に蒸着等によりＴｉ／Ｐｔ／Ａｕを積層した積層膜のパターンが用いられる。 Bridges 163 for defining the distance from the VCSEL chip 140 are formed extending from the transparent substrate 161 at the four corners of the surface of the MLA 160 on the VCSEL chip 140 side. A fixing pattern 164 is formed as an adhesive fixing area on the bottom surface of the pier 163 . As the fixing pattern 164, for example, a laminated film pattern in which Ti/Pt/Au are laminated in order from the pier portion 163 side by vapor deposition or the like is used.

なお、各固定用パターン１６４は、各固定用パターン１８２に対向する位置に形成されていれば、必ずしも橋脚部１６３の底面の全面に形成されていなくてもよい。固定用パターン１６４の平面形状は、固定用パターン１８２の平面形状と等しくすることが好ましい。 Note that each fixing pattern 164 does not necessarily have to be formed on the entire bottom surface of the pier portion 163 as long as it is formed at a position facing each fixing pattern 182 . The planar shape of the fixing pattern 164 is preferably the same as the planar shape of the fixing pattern 182 .

固定用パターン１６４と固定用パターン１８２とが、低温半田等の接着剤３３０により互いに接合されている。接着剤３３０は接合部材の一例である。 The fixing pattern 164 and the fixing pattern 182 are joined together with an adhesive 330 such as low temperature solder. Adhesive 330 is an example of a joining member.

図４は、ＶＣＳＥＬチップにおける固定用パターンと配線との位置関係を説明する図である。図４に示すように、固定用パターン１８２は、配線１８８上に配置されている。配線１８８は、各ＶＣＳＥＬ素子１５９のｐ側電極１８５と電極１８３とを接続するパターンであり、図１、図２（ａ）、及び図３では図示が省略されている。又、図２（ａ）及び図４では配線１８８を模式的に示しているため、両図において配線１８８の本数や形成位置は必ずしも一致しない。 FIG. 4 is a diagram for explaining the positional relationship between fixing patterns and wiring in a VCSEL chip. As shown in FIG. 4, the fixing pattern 182 is arranged on the wiring 188 . A wiring 188 is a pattern that connects the p-side electrode 185 and the electrode 183 of each VCSEL element 159, and is omitted in FIGS. Moreover, since the wirings 188 are schematically shown in FIGS. 2A and 4, the number and formation positions of the wirings 188 are not necessarily the same in both figures.

なお、電極１８３のサイズは７０μｍ角程度であり、隣接する電極１８３同士の間隔は１５～２５μｍ程度である。又、固定用パターン１８２のサイズは約１００μｍ角程度である。又、配線１８８の幅は５～１０μｍ程度で、隣接する配線１８８同士の間隔は５～３０μｍ程度である。 The size of the electrodes 183 is about 70 μm square, and the distance between adjacent electrodes 183 is about 15 to 25 μm. Also, the size of the fixing pattern 182 is about 100 μm square. The width of the wiring 188 is approximately 5 to 10 μm, and the interval between adjacent wirings 188 is approximately 5 to 30 μm.

このように、固定用パターン１８２を配線１８８上に配置する（すなわち、ＭＬＡ接合領域を配線１８８と平面視で重複する位置に画定する）。これにより、固定用パターン１８２を配線１８８とは別の位置に配置する場合と比較して、ＶＣＳＥＬチップ１４０の大型化を抑制できる。 Thus, the fixing pattern 182 is arranged on the wiring 188 (that is, the MLA bonding area is defined at a position overlapping the wiring 188 in plan view). As a result, the VCSEL chip 140 can be prevented from increasing in size compared to the case where the fixing pattern 182 is arranged at a position different from the wiring 188 .

特に、ＶＣＳＥＬチップ１４０のように、ＶＣＳＥＬ素子１５９が個別に点灯するようにレイアウトされている場合には、ＶＣＳＥＬ素子１５９の数が多くなるほど、固定用パターン１８２を配線１８８上に配置する効果が大きくなる。ＶＣＳＥＬチップ１４０の大型化を抑制できると、１枚のウエハから得られるＶＣＳＥＬチップ１４０の数が多くなるため、ＶＣＳＥＬチップ１４０を低コストで製造できる。 In particular, in the case where the VCSEL elements 159 are laid out so as to light up individually as in the VCSEL chip 140, the effect of arranging the fixing pattern 182 on the wiring 188 increases as the number of the VCSEL elements 159 increases. Become. If the size of the VCSEL chips 140 can be suppressed, the number of VCSEL chips 140 obtained from one wafer increases, so the VCSEL chips 140 can be manufactured at low cost.

又、ＶＣＳＥＬ素子１５９が個別に点灯するようにレイアウトされている場合には、配線１８８上に固定用パターン１８２を設けると、固定用パターン１８２を配線１８８とは別の位置に配置する場合と比較して、配線１８８の曲がり角の数を少なくできる。 In addition, when the VCSEL elements 159 are laid out so that they are individually lit, providing the fixing pattern 182 on the wiring 188 can be compared with the case where the fixing pattern 182 is arranged at a different position from the wiring 188. As a result, the number of bends in the wiring 188 can be reduced.

又、配線１８８の曲がり角の数を少なくできると、ＶＣＳＥＬ素子１５９をパルス駆動する際に電流の反射を軽減でき、低損失で電流を伝播させることができる。又、配線１８８の曲がり角の部分での電流の反射は、高周波数駆動になるほど大きくなる。そのため、配線１８８の曲がり角の数を減らすことで、ＶＣＳＥＬ素子１５９の高周波応答特性を向上させることができる。 Also, if the number of bends in the wiring 188 can be reduced, reflection of current can be reduced when the VCSEL element 159 is pulse-driven, and current can be propagated with low loss. In addition, current reflection at the bent corners of the wiring 188 increases as the driving frequency increases. Therefore, by reducing the number of bends in the wiring 188, the high frequency response characteristics of the VCSEL element 159 can be improved.

なお、図４では、固定用パターン１８２の下部を通る配線１８８が全て平行な直線である場合を例示したが、図５に示すように、固定用パターン１８２の下部を通る配線１８８の一部又は全部に曲がり角があってもよい。又、固定用パターン１８２の下部を通る配線１８８の本数は任意である。 Although FIG. 4 illustrates a case where all the wirings 188 passing under the fixing pattern 182 are parallel straight lines, as shown in FIG. All may have curved corners. Also, the number of wirings 188 passing under the fixing pattern 182 is arbitrary.

図４の場合、配線１８８と平行な方向にＭＬＡ１６０の応力がかかるため、ＭＬＡ１６０を接合する際に、ＭＬＡ１６０の位置がずれやすい。これに対して、図５のように固定用パターン１８２が配線１８８の屈曲部と平面視で重複する場合、配線１８８に曲がり角があることにより応力のかかる方向が分散されるため、図４の場合よりもＭＬＡ１６０を接合する際のずれ量を低減できる。すなわち、ＶＣＳＥＬチップ１４０に対してＭＬＡ１６０を精度よく実装できる。 In the case of FIG. 4, since the stress of the MLA 160 is applied in the direction parallel to the wiring 188, the position of the MLA 160 tends to shift when the MLA 160 is joined. On the other hand, when the fixing pattern 182 overlaps the bent portion of the wiring 188 in plan view as shown in FIG. It is possible to reduce the amount of deviation when joining the MLA 160 than in this case. That is, the MLA 160 can be mounted on the VCSEL chip 140 with high precision.

又、図６に示すように、固定用パターン１８２の下部に電極１８３及び配線１８８があってもよい。或いは、固定用パターン１８２の下部に電極１８３のみがあり、配線１８８がなくてもよい。すなわち、ＭＬＡ接合領域は、配線１８８及び／又は電極１８３と平面視で重複する位置に画定されていればよい。 Further, as shown in FIG. 6, electrodes 183 and wiring 188 may be provided under the fixing pattern 182 . Alternatively, only the electrode 183 may be provided under the fixing pattern 182 without the wiring 188 . In other words, the MLA junction region may be defined at a position overlapping with the wiring 188 and/or the electrode 183 in plan view.

図６の場合、固定用パターン１８２の下部に電極１８３の角の部分があることにより、図５の場合と同様に応力のかかる方向が分散されるため、図４の場合よりもＭＬＡ１６０を接合する際のずれ量を低減できる。すなわち、ＶＣＳＥＬチップ１４０に対してＭＬＡ１６０を精度よく実装できる。 In the case of FIG. 6, since the corner portion of the electrode 183 is present under the fixing pattern 182, the direction in which the stress is applied is dispersed as in the case of FIG. It is possible to reduce the amount of misalignment. That is, the MLA 160 can be mounted on the VCSEL chip 140 with high precision.

ここで、ＶＣＳＥＬ素子１５９の詳細な構造、及びＶＣＳＥＬチップ１４０の形成方法について説明する。 A detailed structure of the VCSEL element 159 and a method of forming the VCSEL chip 140 will now be described.

［ＶＣＳＥＬ素子１５９の詳細な構造］
図７は、図２のＢ部を拡大して示す断面図である。図７に示すように、ＶＣＳＥＬ素子１５９は、例えば、ｎ－ＧａＡｓ基板等の基板１４１上に順次積層された、コンタクト層１４２、半導体多層膜反射鏡１４３、スペーサ層１４４、活性層１４５、スペーサ層１４６、半導体多層膜反射鏡１４７、選択酸化層１５１、及びコンタクト層１４８を有する。選択酸化層１５１は、酸化領域１５１ａ及び非酸化領域１５１ｂを含む。 [Detailed Structure of VCSEL Element 159]
7 is a cross-sectional view showing an enlarged portion B of FIG. 2. FIG. As shown in FIG. 7, the VCSEL element 159 includes, for example, a contact layer 142, a semiconductor multilayer reflector 143, a spacer layer 144, an active layer 145, and a spacer layer, which are sequentially laminated on a substrate 141 such as an n-GaAs substrate. 146 , a semiconductor multilayer reflector 147 , a selective oxidation layer 151 and a contact layer 148 . The selective oxidation layer 151 includes an oxidized region 151a and a non-oxidized region 151b.

コンタクト層１４２は基板１４１上に形成されている。コンタクト層１４２は、例えば、ｎ－ＧａＡｓ層である。 A contact layer 142 is formed on the substrate 141 . The contact layer 142 is, for example, an n-GaAs layer.

半導体多層膜反射鏡１４３はコンタクト層１４２上に形成されている。半導体多層膜反射鏡１４３は、例えば、ｎ－Ａｌ_０．９Ｇａ_０．１Ａｓからなる低屈折率層と、ｎ－Ａｌ_０．２Ｇａ_０．８Ａｓからなる高屈折率層とを有する。半導体多層膜反射鏡１４３は、例えば低屈折率層と高屈折率層とのペアを３０有する。 A semiconductor multilayer reflector 143 is formed on the contact layer 142 . The semiconductor multilayer reflector 143 has, for example, a low refractive index layer made of n-Al _0.9 Ga _0.1 As and a high refractive index layer made of n-Al _0.2 Ga _0.8 As. The semiconductor multilayer reflector 143 has, for example, 30 pairs of low refractive index layers and high refractive index layers.

半導体多層膜反射鏡１４３の各屈折率層の間には、電気抵抗を低減するため、一方の組成から他方の組成へ向かって組成を徐々に変化させた、例えば厚さが２０ｎｍの組成傾斜層が設けられている。上記各屈折率層の膜厚は何れも、隣接する組成傾斜層の１／２を含んで、発振波長をλとするとλ／４の光学的厚さとなるように設定されている。なお、光学的厚さがλ／４のとき、その層の実際の厚さＤは、Ｄ＝λ／４ｎ（但し、ｎはその層の媒質の屈折率）である。 Between the refractive index layers of the semiconductor multilayer reflector 143, a composition gradient layer with a thickness of, for example, 20 nm, in which the composition is gradually changed from one composition to the other is provided in order to reduce the electrical resistance. is provided. The film thickness of each refractive index layer is set to include 1/2 of the thickness of the adjacent compositionally graded layer and has an optical thickness of λ/4, where λ is the oscillation wavelength. Note that when the optical thickness is λ/4, the actual thickness D of the layer is D=λ/4n (where n is the refractive index of the medium of the layer).

スペーサ層１４４は半導体多層膜反射鏡１４３上に形成されている。スペーサ層１４４は、例えば、ノンドープのＡｌＧａＩｎＰ層である。 A spacer layer 144 is formed on the semiconductor multilayer film reflector 143 . The spacer layer 144 is, for example, a non-doped AlGaInP layer.

活性層１４５はスペーサ層１４４上に形成されている。活性層１４５は、例えば、３層の量子井戸層と４層の障壁層とを有する３重量子井戸構造の活性層である。例えば、各量子井戸層はＩｎＧａＡｓ層であり、各障壁層はＡｌＧａＡｓ層である。 Active layer 145 is formed on spacer layer 144 . The active layer 145 is, for example, a triple quantum well structure active layer having three quantum well layers and four barrier layers. For example, each quantum well layer is an InGaAs layer and each barrier layer is an AlGaAs layer.

スペーサ層１４６は活性層１４５上に形成されている。スペーサ層１４６は、例えば、ノンドープのＡｌＧａＩｎＰ層である。 A spacer layer 146 is formed on the active layer 145 . The spacer layer 146 is, for example, a non-doped AlGaInP layer.

スペーサ層１４４と活性層１４５とスペーサ層１４６とを含む部分は、共振器構造体（共振器領域）とも称され、隣接する組成傾斜層の１／２を含んで、その厚さが１波長（λ）の光学的厚さとなるように設定されている。なお、活性層１４５は、高い誘導放出確率が得られるように、電界の定在波分布における腹に対応する位置である共振器構造体の中央に設けられている。 The portion including the spacer layer 144, the active layer 145, and the spacer layer 146 is also called a resonator structure (resonator region), includes 1/2 of the adjacent compositionally graded layer, and has a thickness of 1 wavelength ( λ) optical thickness. The active layer 145 is provided at the center of the resonator structure, which is the position corresponding to the antinode in the standing wave distribution of the electric field, so as to obtain a high stimulated emission probability.

半導体多層膜反射鏡１４７はスペーサ層１４６上に形成されている。半導体多層膜反射鏡１４７は、例えば、ｐ－Ａｌ_０．９Ｇａ_０．１Ａｓからなる低屈折率層と、ｐ－Ａｌ_０．２Ｇａ_０．８Ａｓからなる高屈折率層とを有する。半導体多層膜反射鏡１４７は、例えば低屈折率層と高屈折率層とのペアを２０有する。 A semiconductor multilayer reflector 147 is formed on the spacer layer 146 . The semiconductor multilayer reflector 147 has, for example, a low refractive index layer made of p-Al _0.9 Ga _0.1 As and a high refractive index layer made of p-Al _0.2 Ga _0.8 As. The semiconductor multilayer reflector 147 has, for example, 20 pairs of low refractive index layers and high refractive index layers.

半導体多層膜反射鏡１４７の各屈折率層の間には、電気抵抗を低減するため、一方の組成から他方の組成へ向かって組成を徐々に変化させた、例えば厚さが２０ｎｍの組成傾斜層が設けられている。上記各屈折率層の膜厚は何れも、隣接する組成傾斜層の１／２を含んで、発振波長をλとするとλ／４の光学的厚さとなるように設定されている。 Between the respective refractive index layers of the semiconductor multilayer reflector 147, in order to reduce the electric resistance, a composition gradient layer having a thickness of 20 nm, for example, whose composition is gradually changed from one composition to the other composition. is provided. The film thickness of each refractive index layer is set to include 1/2 of the thickness of the adjacent compositionally graded layer and has an optical thickness of λ/4, where λ is the oscillation wavelength.

半導体多層膜反射鏡１４７には、例えばｐ－ＡｌＡｓからなる選択酸化層１５１が例えば３０ｎｍの厚さで挿入されている。選択酸化層１５１の挿入位置は、例えば、スペーサ層１４６から数えて２つ目の高屈折率層と低屈折率層のペア内とすることができる。なお、選択酸化層１５１は、上下に組成傾斜層や中間層等の層を含んでいてもよく、ここでは実際に酸化される層を合わせて選択酸化層と称する。 A selective oxidation layer 151 made of, for example, p-AlAs is inserted in the semiconductor multilayer reflector 147 to a thickness of, for example, 30 nm. The insertion position of the selective oxidation layer 151 can be, for example, within the second pair of high refractive index layer and low refractive index layer counted from the spacer layer 146 . Note that the selective oxidation layer 151 may include layers such as a composition gradient layer and an intermediate layer above and below, and here, layers that are actually oxidized are collectively referred to as a selective oxidation layer.

コンタクト層１４８は、半導体多層膜反射鏡１４７上に形成されている。コンタクト層１４８は、例えば、厚さが３０ｎｍ程度のｐ－ＧａＡｓ層である。 A contact layer 148 is formed on the semiconductor multilayer reflector 147 . The contact layer 148 is, for example, a p-GaAs layer with a thickness of about 30 nm.

コンタクト層１４８、半導体多層膜反射鏡１４７、スペーサ層１４６、及び活性層１４５の一部がエッチングにより除去されて、発光素子部１５８内にＶＣＳＥＬ素子１５９に対応するメサ１５０が形成されている。又、隣り合うメサ１５０の間には、スペーサ層１４４及び半導体多層膜反射鏡１４３を分割し、コンタクト層１４２に達する溝１５２が形成されている。なお、メサ１５０の側面は、スペーサ層１４４側に末広がりとなるテーパ形状としてもよい。 Part of the contact layer 148 , the semiconductor multilayer reflector 147 , the spacer layer 146 and the active layer 145 are removed by etching to form a mesa 150 corresponding to the VCSEL element 159 in the light emitting element section 158 . A groove 152 is formed between the adjacent mesas 150 to divide the spacer layer 144 and the semiconductor multilayer reflector 143 and reach the contact layer 142 . The side surface of the mesa 150 may have a tapered shape that widens toward the spacer layer 144 side.

メサ１５０を覆う絶縁層１５３が形成されている。絶縁層１５３の材料としては、例えば、ＳｉＮ、ＳｉＯＮ、ＳｉＯ_２等を用いることができる。絶縁層１５３には、各メサ１５０のコンタクト層１４８の一部を露出する開口部１５４が形成されている。 An insulating layer 153 is formed to cover the mesa 150 . As a material of the insulating layer 153, for example, SiN, SiON, _SiO2 , or the like can be used. An opening 154 is formed in the insulating layer 153 to expose a portion of the contact layer 148 of each mesa 150 .

絶縁層１５３上に、メサ１５０毎に独立して、開口部１５４を通じてコンタクト層１４８に電気的に接続されたｐ側電極１８５が形成されている。各ｐ側電極１８５は、個々に配線１８８を介して電極１８３に接続されている。ｐ側電極１８５、配線１８８及び電極１８３としては、例えば、基板１４１側から順にＴｉ／Ｐｔ／Ａｕを積層した積層膜を用いることができる。 A p-side electrode 185 electrically connected to the contact layer 148 through the opening 154 is formed independently for each mesa 150 on the insulating layer 153 . Each p-side electrode 185 is individually connected to the electrode 183 via a wiring 188 . As the p-side electrode 185, the wiring 188, and the electrode 183, for example, a laminated film in which Ti/Pt/Au are laminated in order from the substrate 141 side can be used.

基板１４１の下面に、ｎ側電極１８４が形成されている。ｎ側電極１８４は、例えば、基板１４１側から順に金ゲルマニウム合金（ＡｕＧｅ）／ニッケル（Ｎｉ）／金（Ａｕ）を積層した積層膜を用いることができる。 An n-side electrode 184 is formed on the bottom surface of the substrate 141 . For the n-side electrode 184, for example, a laminated film in which gold-germanium alloy (AuGe)/nickel (Ni)/gold (Au) are laminated in order from the substrate 141 side can be used.

ＶＣＳＥＬチップ１４０において、ｎ側電極１８４と任意のメサ１５０のｐ側電極１８５との間に外部の電源から所定の電圧を印加すると、選択されたメサ１５０に電流が流れ、メサ１５０から矢印Ｌ方向にレーザ光が出射される。各メサ１５０は、独立して発光させることができる。 In the VCSEL chip 140, when a predetermined voltage is applied from an external power source between the n-side electrode 184 and the p-side electrode 185 of an arbitrary mesa 150, a current flows through the selected mesa 150 and flows from the mesa 150 in the direction of arrow L. A laser beam is emitted to Each mesa 150 can be illuminated independently.

なお、上記の説明では、発光部（各量子井戸層）の材料としてＩｎＧａＡｓを用いる例を示したが、これに限定されない。発光部（各量子井戸層）の材料として、例えば、ＡｌＧａＩｎＡｓやＧａＩｎＰＡｓを用いた場合でも、上記と同様の効果を得ることができる。又、発光部（各量子井戸層）の材料が何れの場合であっても、その組成は問わない。又、上記の説明では、各ＶＣＳＥＬ素子１５９の発振波長の例として９４０ｎｍ帯を挙げたが、これに限定されない。各ＶＣＳＥＬ素子１５９の発振波長は、材料を適切に選択することにより、例えば、９８０ｎｍ帯、１．３μｍ帯、１．５μｍ帯とすることができる。 In the above description, an example in which InGaAs is used as the material of the light emitting section (each quantum well layer) is shown, but the material is not limited to this. Even when AlGaInAs or GaInPAs, for example, is used as the material of the light emitting portion (each quantum well layer), the same effect as described above can be obtained. Also, whatever the material of the light-emitting portion (each quantum well layer), the composition is irrelevant. Also, in the above description, the 940 nm band was given as an example of the oscillation wavelength of each VCSEL element 159, but it is not limited to this. The oscillation wavelength of each VCSEL element 159 can be, for example, 980 nm band, 1.3 μm band, or 1.5 μm band by appropriately selecting materials.

［ＶＣＳＥＬチップ１４０の形成方法］
図８Ａ～図８Ｇは、ＶＣＳＥＬ素子１５９の形成方法を示す断面図であり、図７に対応する断面を示している。 [Method of Forming VCSEL Chip 140]
8A to 8G are cross-sectional views showing a method of forming the VCSEL element 159, showing cross-sections corresponding to FIG.

まず、図８Ａに示すように、基板１４１上に、コンタクト層１４２、半導体多層膜反射鏡１４３、スペーサ層１４４、活性層１４５、スペーサ層１４６、半導体多層膜反射鏡１４７、及びコンタクト層１４８を順次成長する。半導体多層膜反射鏡１４７内には、例えばｐ－ＡｌＡｓからなる選択酸化層１５１（図示せず）が含まれる。コンタクト層１４２、半導体多層膜反射鏡１４３、スペーサ層１４４、活性層１４５、スペーサ層１４６、半導体多層膜反射鏡１４７、及びコンタクト層１４８の半導体積層構造体は、例えば、有機金属気相成長（Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ）法又は分子線エピタキシャル成長（Molecular Beam Epitaxy：ＭＢＥ）法による結晶成長によって作製できる。ここでは、ＭＯＣＶＤ法を用いた例を示す。一例として、ＩＩＩ族の原料に、トリメチルアルミニウム（ＴＭＡ）、トリメチルガリウム（ＴＭＧ）、トリメチルインジウム（ＴＭＩ）等を用い、Ｖ族の原料に、フォスフィン（ＰＨ_３）、アルシン（ＡｓＨ_３）を用いる。一例として、ｐ型ドーパントの原料には四臭化炭素（ＣＢｒ_４）を用い、ｎ型ドーパントの原料にはセレン化水素（Ｈ_２Ｓｅ）を用いる。基板１４１としては、例えば、表面が鏡面研磨面であるｎ－ＧａＡｓ基板を用いることができる。 First, as shown in FIG. 8A, a contact layer 142, a semiconductor multilayer reflector 143, a spacer layer 144, an active layer 145, a spacer layer 146, a semiconductor multilayer reflector 147, and a contact layer 148 are sequentially formed on a substrate 141. grow up. The semiconductor multilayer reflector 147 includes a selectively oxidized layer 151 (not shown) made of p-AlAs, for example. The semiconductor laminated structure of the contact layer 142, the semiconductor multilayer reflector 143, the spacer layer 144, the active layer 145, the spacer layer 146, the semiconductor multilayer reflector 147, and the contact layer 148 is formed, for example, by metal organic chemical vapor deposition (Metal It can be produced by crystal growth by the Organic Chemical Vapor Deposition (MOCVD) method or the Molecular Beam Epitaxy (MBE) method. Here, an example using the MOCVD method is shown. As an example, trimethylaluminum (TMA), trimethylgallium (TMG), trimethylindium (TMI), etc. are used as Group III raw materials, and phosphine (PH ₃ ) and arsine (AsH ₃ ) are used as Group V raw materials. As an example, carbon tetrabromide (CBr ₄ ) is used as a p-type dopant source, and hydrogen selenide (H ₂ Se) is used as an n-type dopant source. As the substrate 141, for example, an n-GaAs substrate having a mirror-polished surface can be used.

次に、写真製版技術を用いて、コンタクト層１４８上に所望のメサ１５０の平面形状に対応するようにレジストパターン（図示せず）を形成する。そして、例えばＣｌ_２ガスを用いた誘導結合プラズマ（Inductively Coupled Plasma：ＩＣＰ）エッチング法等で、半導体積層構造体のレジストパターンに被覆されていない領域の一部の層をエッチングし、図８Ｂに示すように、メサ１５０を形成する。この際、メサ１５０は、少なくとも選択酸化層１５１（図示せず）が露出するように形成する。エッチング後、レジストパターンを除去する。なお、エッチング底面は、例えば、スペーサ層１４４の上面とすることができる。 Next, using photolithography, a resist pattern (not shown) is formed on the contact layer 148 so as to correspond to the desired planar shape of the mesa 150 . Then, for example, by an inductively coupled plasma (ICP) etching method using Cl ₂ gas, etc., a part of the layer in the region not covered by the resist pattern of the semiconductor laminated structure is etched, and the layer shown in FIG. 8B Thus, mesa 150 is formed. At this time, the mesa 150 is formed so that at least the selective oxidation layer 151 (not shown) is exposed. After etching, the resist pattern is removed. Note that the bottom surface of the etching can be the top surface of the spacer layer 144, for example.

次に、図８Ｃに示すように、メサ１５０が形成された半導体積層構造体を酸化対象物として、水蒸気中で熱処理（酸化処理）を行う。この結果、メサ１５０の外周部から選択酸化層１５１中のＡｌ（アルミニウム）が選択的に酸化される。そして、メサ１５０の中央部に、Ａｌの酸化領域１５１ａによって囲まれた酸化されていない非酸化領域１５１ｂを残留させる。これにより、発光部の駆動電流の経路をメサ１５０の中央部だけに制限する、酸化狭窄構造体が形成される。非酸化領域１５１ｂが電流通過領域（電流注入領域）である。 Next, as shown in FIG. 8C, the semiconductor laminated structure having the mesa 150 formed thereon is subjected to heat treatment (oxidation treatment) in water vapor as an object to be oxidized. As a result, Al (aluminum) in the selective oxidation layer 151 is selectively oxidized from the outer periphery of the mesa 150 . Then, in the central portion of the mesa 150, a non-oxidized region 151b surrounded by an Al oxidized region 151a is left. As a result, an oxidized confinement structure is formed that restricts the path of the drive current for the light-emitting portion to only the central portion of the mesa 150 . The non-oxidized region 151b is a current passing region (current injection region).

次に、図８Ｄに示すように、写真製版技術を用いて、スペーサ層１４４上に溝１５２の平面形状に対応するようにレジストパターン（図示せず）を形成する。そして、例えばＣｌ_２ガスを用いた電子サイクロトロン共鳴（Electron Cyclotron Resonance：ＥＣＲ）エッチング法等で、半導体積層構造体のレジストパターンに被覆されていない領域の一部の層をエッチングし、コンタクト層１４２に達する溝１５２を形成する。 Next, as shown in FIG. 8D, photolithography is used to form a resist pattern (not shown) on the spacer layer 144 so as to correspond to the planar shape of the groove 152 . Then, for example, by an electron cyclotron resonance (ECR) etching method using Cl ₂ gas, etc., a part of the layer in the region not covered with the resist pattern of the semiconductor laminated structure is etched, and the contact layer 142 is formed. A reaching groove 152 is formed.

次に、図８Ｅに示すように、例えばプラズマＣＶＤ法を用いて、メサ１５０の上面及び側面、スペーサ層１４４の上面、並びに溝１５２の内壁面（底面及び側面）を連続的に覆うように、光学的に透明な絶縁層１５３を形成する。絶縁層１５３の材料としては、例えば、ＳｉＮ、ＳｉＯＮ、ＳｉＯ_２等を用いることができる。 Next, as shown in FIG. 8E, for example, plasma CVD is used to continuously cover the top and side surfaces of the mesa 150, the top surface of the spacer layer 144, and the inner wall surfaces (bottom and side surfaces) of the groove 152. An optically transparent insulating layer 153 is formed. As a material of the insulating layer 153, for example, SiN, SiON, _SiO2 , or the like can be used.

次に、図８Ｆに示すように、写真製版技術を用い、メサ１５０の上面の一部（コンタクト層１４８の上面の外周部を除く部分）に形成された絶縁層１５３を除去して窓開けを行い、開口部１５４（コンタクト領域）を形成する。 Next, as shown in FIG. 8F, photolithography is used to remove the insulating layer 153 formed on a portion of the upper surface of the mesa 150 (the portion of the upper surface of the contact layer 148 excluding the outer peripheral portion) to form a window. to form openings 154 (contact regions).

次に、図８Ｇに示すように、写真製版技術によるレジストパターンの形成、金属膜の形成及びリフトオフを行うことで、ｐ側電極１８５を形成する。金属膜の形成では、例えば、蒸着法により、Ｔｉ、Ｐｔ及びＡｕを、絶縁層１５３と、開口部１５４から露出しているコンタクト層１４８との上に順次積層する。又、基板１４１の下面にｎ側電極１８４を形成する。ｎ側電極１８４は、例えば、ｐ側電極１８５と同様にして形成できる。 Next, as shown in FIG. 8G, the p-side electrode 185 is formed by forming a resist pattern by photomechanical technology, forming a metal film, and performing lift-off. In the formation of the metal film, for example, Ti, Pt, and Au are sequentially deposited on the insulating layer 153 and the contact layer 148 exposed from the opening 154 by vapor deposition. Also, an n-side electrode 184 is formed on the lower surface of the substrate 141 . The n-side electrode 184 can be formed in the same manner as the p-side electrode 185, for example.

このようにしてＶＣＳＥＬ素子１５９を形成できる。 Thus, the VCSEL element 159 can be formed.

さらに、ＶＣＳＥＬ素子１５９のｐ側電極１８５に接続される配線及び電極１８３を形成する。配線１８８及び電極１８３は、例えば、写真製膜技術によるレジストパターンの形成、金属膜の形成及びリフトオフを行うことで形成できる。配線１８８及び電極１８３としては、例えば、上面１４１ａ側から順にＴｉ／Ｐｔ／Ａｕを積層した積層膜のパターンを用いることができる。なお、配線１８８及び電極１８３の形成は、ｐ側電極１８５の形成と同時に行ってもよい。 Furthermore, a wiring and an electrode 183 connected to the p-side electrode 185 of the VCSEL element 159 are formed. The wiring 188 and the electrodes 183 can be formed by, for example, forming a resist pattern by photofilming technology, forming a metal film, and performing lift-off. As the wiring 188 and the electrode 183, for example, a laminated film pattern in which Ti/Pt/Au are laminated in order from the upper surface 141a side can be used. Note that the wiring 188 and the electrode 183 may be formed at the same time as the p-side electrode 185 is formed.

次に、各ＭＬＡ接合領域に絶縁層１８１を介して固定用パターン１８２を形成する。絶縁層１８１は、例えば、プラズマＣＶＤ法により形成できる。絶縁層１８１の材料としては、例えば、ＳｉＮ、ＳｉＯＮ、ＳｉＯ_２等を用いることができる。固定用パターン１８２は、例えば、写真製膜技術によるレジストパターンの形成、金属膜の形成及びリフトオフを行うことで形成できる。固定用パターン１８２としては、例えば、上面１４１ａ側から順にＴｉ／Ｐｔ／Ａｕを積層した積層膜のパターンを用いることができる。 Next, a fixing pattern 182 is formed through an insulating layer 181 in each MLA junction region. The insulating layer 181 can be formed by plasma CVD, for example. As a material of the insulating layer 181, for example, SiN, SiON, SiO ₂ or the like can be used. The fixing pattern 182 can be formed by forming a resist pattern, forming a metal film, and performing lift-off, for example, using a photolithography technique. As the fixing pattern 182, for example, a laminated film pattern in which Ti/Pt/Au are laminated in order from the upper surface 141a side can be used.

このようにしてＶＣＳＥＬチップ１４０を形成できる。 A VCSEL chip 140 can be formed in this way.

［面発光レーザモジュール１００の製造方法］
次に、実装基板１２０、ＶＣＳＥＬチップ１４０及びＭＬＡ１６０を用いた面発光レーザモジュール１００の製造方法について説明する。 [Manufacturing Method of Surface Emitting Laser Module 100]
Next, a method of manufacturing the surface emitting laser module 100 using the mounting board 120, the VCSEL chip 140 and the MLA 160 will be described.

まず、電極１２２及び電極１２３が形成された実装基板１２０に、ＶＣＳＥＬチップ１４０を実装する。 First, the VCSEL chip 140 is mounted on the mounting substrate 120 on which the electrodes 122 and 123 are formed.

最初に、実装基板１２０の電極１２３上に、例えば、錫（Ｓｎ）と他の金属（金（Ａｕ）、銀（Ａｇ）、ビスマス（Ｂｉ）、アンチモン（Ｓｂ）等）との合金である導電性接合材３２０を配置する。そして、ｎ側電極１８４が導電性接合材３２０と接するように、実装基板１２０上にＶＣＳＥＬチップ１４０を配置する。 First, on the electrode 123 of the mounting substrate 120, a conductive film, which is, for example, an alloy of tin (Sn) and other metals (gold (Au), silver (Ag), bismuth (Bi), antimony (Sb), etc.), is placed. A bonding material 320 is placed. Then, the VCSEL chip 140 is arranged on the mounting substrate 120 so that the n-side electrode 184 is in contact with the conductive bonding material 320 .

次に、所定の環境下において、ＶＣＳＥＬチップ１４０を実装基板１２０側に押圧しながら導電性接合材３２０を加熱し、その後冷却する。これにより、実装基板１２０の電極１２３とＶＣＳＥＬチップ１４０のｎ側電極１８４とが、導電性接合材３２０を介して接合される。次に、周知のワイヤボンディング法により、実装基板１２０の各電極１２２とＶＣＳＥＬチップ１４０の各電極１８３とを、金属線３１０を用いて接合する。 Next, under a predetermined environment, the conductive bonding material 320 is heated while pressing the VCSEL chip 140 toward the mounting substrate 120, and then cooled. Thereby, the electrode 123 of the mounting board 120 and the n-side electrode 184 of the VCSEL chip 140 are joined via the conductive joining material 320 . Next, each electrode 122 of the mounting substrate 120 and each electrode 183 of the VCSEL chip 140 are bonded using a metal wire 310 by a well-known wire bonding method.

次に、ＶＣＳＥＬチップ１４０上にＭＬＡ１６０を、例えばセルフアライメント法により接合する。すなわち、平面視で固定用パターン１６４と固定用パターン１８２とがほぼ重なり合うように、ＶＣＳＥＬチップ１４０とＭＬＡ１６０との相対位置を調整し、固定用パターン１６４と固定用パターン１８２との間に接着剤３３０となる低温半田を配置する。低温半田としては、例えば融点が１４０℃程度の半田を用いることができる。 Next, the MLA 160 is bonded onto the VCSEL chip 140 by, for example, a self-alignment method. That is, the relative positions of the VCSEL chip 140 and the MLA 160 are adjusted so that the fixing pattern 164 and the fixing pattern 182 substantially overlap in plan view, and the adhesive 330 is applied between the fixing pattern 164 and the fixing pattern 182 . A low-temperature solder is placed. As low-temperature solder, solder having a melting point of about 140° C., for example, can be used.

次に、窒素雰囲気中で加熱し、低温半田を溶融させる。溶融した低温半田は、ＶＣＳＥＬチップ１４０の固定用パターン１８２とＭＬＡ１６０の固定用パターン１６４との間に濡れ広がる。このとき、溶融した低温半田の復元力により、セルフアライメント（自己整合）が起こり、ＭＬＡ１６０をＶＣＳＥＬチップ１４０に対して高精度に位置を合わせできる。又、固定用パターン１８２と固定用パターン１６４との４箇所の組み合わせに割り当てる低温半田の量を均一にすることにより、高さ方向の精度を確保することもできる。例えば、ＶＣＳＥＬチップ１４０とＭＬＡ１６０との間の距離が１００μｍとなるように低温半田の量を調整する。その後、冷却工程を経て、ＭＬＡ１６０の接合を完了させる。このようなセルフアライメント法による接合方法は、例えば特開２０１６－４０８２２号公報に記載されている。 Next, heat is applied in a nitrogen atmosphere to melt the low-temperature solder. The melted low-temperature solder wets and spreads between the fixing pattern 182 of the VCSEL chip 140 and the fixing pattern 164 of the MLA 160 . At this time, self-alignment occurs due to the restoring force of the melted low-temperature solder, and the MLA 160 can be aligned with the VCSEL chip 140 with high accuracy. Further, by uniformizing the amount of low-temperature solder allocated to the four combinations of the fixing pattern 182 and the fixing pattern 164, it is possible to secure the accuracy in the height direction. For example, the amount of low temperature solder is adjusted so that the distance between the VCSEL chip 140 and the MLA 160 is 100 μm. After that, the bonding of the MLA 160 is completed through a cooling process. A bonding method using such a self-alignment method is described, for example, in Japanese Patent Application Laid-Open No. 2016-40822.

なお、ＶＣＳＥＬの光利用効率を高くするためには、ＶＣＳＥＬチップ１４０上に、ＸＹＺの３方向それぞれで±数μｍの高い実装精度でＭＬＡ１６０を実装することが好ましい。 In order to increase the light utilization efficiency of the VCSEL, it is preferable to mount the MLA 160 on the VCSEL chip 140 with a high mounting accuracy of ±several μm in each of the three directions of XYZ.

以上の説明では、固定用パターン１８２が形成されるＭＬＡ接合領域を、図３に示すような発光素子部１５８より外側の四隅に画定したが、これには限定されない。 In the above description, the MLA bonding regions where the fixing patterns 182 are formed are defined at the four corners outside the light emitting element portion 158 as shown in FIG. 3, but are not limited to this.

固定用パターン１８２が形成されるＭＬＡ接合領域は、例えば、図９に示すように、発光素子部１５８の角部以外の４個所に画定してもよい。又、固定用パターン１８２が形成されるＭＬＡ接合領域は、例えば、図１０に示すように、発光素子部１５８の外側に額縁状に画定してもよい。又、固定用パターン１８２が形成されるＭＬＡ接合領域は、例えば、図１１に示すように、発光素子部１５８の外側の３辺に沿って画定してもよい。 For example, as shown in FIG. 9, the MLA bonding regions in which the fixing patterns 182 are formed may be defined at four locations other than the corners of the light emitting element portion 158 . Also, the MLA bonding region where the fixing pattern 182 is formed may be defined in a frame shape outside the light emitting element portion 158, as shown in FIG. 10, for example. Also, the MLA bonding region where the fixing pattern 182 is formed may be defined along the outer three sides of the light emitting element section 158, as shown in FIG. 11, for example.

又、固定用パターン１８２が形成されるＭＬＡ接合領域は、四角形には限定されず、例えば、円形や楕円形等であってもよい。 Also, the MLA bonding area where the fixing pattern 182 is formed is not limited to a square shape, and may be circular, elliptical, or the like, for example.

〈第２実施形態〉
第２実施形態では、一括して発光可能な複数のＶＣＳＥＬ素子が発光素子部に配列された面発光レーザモジュールの例を示す。なお、第２実施形態において、既に説明した実施形態と同一構成部についての説明は省略する場合がある。 <Second embodiment>
The second embodiment shows an example of a surface emitting laser module in which a plurality of VCSEL elements capable of emitting light collectively are arranged in the light emitting element section. In addition, in the second embodiment, the description of the same components as those of the already described embodiment may be omitted.

図１２は、第２実施形態に係るＶＣＳＥＬチップを例示する平面図である。面発光レーザモジュール１００において、ＶＣＳＥＬチップ１４０に代えて、図１２に示すＶＣＳＥＬチップ１４０Ａを用いてもよい。ＶＣＳＥＬチップ１４０Ａは、面発光レーザ基板の一例である。 FIG. 12 is a plan view illustrating the VCSEL chip according to the second embodiment. In the surface emitting laser module 100, a VCSEL chip 140A shown in FIG. 12 may be used instead of the VCSEL chip 140. FIG. The VCSEL chip 140A is an example of a surface emitting laser substrate.

図１２に示すように、ＶＣＳＥＬチップ１４０Ａは、ＶＣＳＥＬチップ１４０（図３参照）と同様に複数のＶＣＳＥＬ素子１５９を有する。しかし、ＶＣＳＥＬチップ１４０Ａは、各ＶＣＳＥＬ素子１５９のｐ側電極１８５が相互に接続され、発光素子部１５８の外側に形成された共通電極であるアノード電極１８６に接続されている点がＶＣＳＥＬチップ１４０と相違する。ここで、アノード電極１８６は、ＶＣＳＥＬチップ１４０における配線１８８及び電極１８３に相当する。 As shown in FIG. 12, VCSEL chip 140A has a plurality of VCSEL elements 159 like VCSEL chip 140 (see FIG. 3). However, the VCSEL chip 140A differs from the VCSEL chip 140 in that the p-side electrodes 185 of the VCSEL elements 159 are connected to each other and are connected to the anode electrode 186, which is a common electrode formed outside the light emitting element section 158. differ. Here, the anode electrode 186 corresponds to the wiring 188 and electrode 183 in the VCSEL chip 140 .

すなわち、ＶＣＳＥＬチップ１４０Ａにおいて、各メサ１５０同士は並列に接続されており、ｎ側電極１８４とアノード電極１８６との間に外部の電源から所定の電圧を印加すると、全メサ１５０に電流が流れ、全メサ１５０からレーザ光が同時に出射される。 That is, in the VCSEL chip 140A, the mesas 150 are connected in parallel, and when a predetermined voltage is applied between the n-side electrode 184 and the anode electrode 186 from an external power supply, a current flows through all the mesas 150. Laser beams are emitted from all the mesas 150 at the same time.

ＭＬＡ接合領域は、アノード電極１８６と平面視で重複する位置に画定されている。具体的には、ＶＣＳＥＬチップ１４０Ａの発光素子部１５８より外側の四隅に、接着固定領域として４つのＭＬＡ接合領域が画定されており、各ＭＬＡ接合領域には絶縁層１８１を介して固定用パターン１８２が形成されている。つまり、ＶＣＳＥＬチップ１４０Ａにおいて、絶縁層１８１及び固定用パターン１８２の積層構造は、ＶＣＳＥＬチップ１４０の場合と同様である。 The MLA junction area is defined at a position overlapping the anode electrode 186 in plan view. Specifically, four MLA bonding regions are defined as adhesive fixing regions at the four corners outside the light emitting element portion 158 of the VCSEL chip 140A. is formed. That is, in the VCSEL chip 140A, the laminated structure of the insulating layer 181 and the fixing pattern 182 is the same as in the case of the VCSEL chip 140A.

なお、図１２の例では、固定用パターン１８２の下部にベタ状のアノード電極１８６が配置されているが、固定用パターン１８２の下部のアノード電極１８６のパターンを図４～図６で示したパターンとしてもよい。 In the example of FIG. 12, the solid anode electrode 186 is arranged under the fixing pattern 182, but the pattern of the anode electrode 186 under the fixing pattern 182 is the pattern shown in FIGS. may be

このように、複数のＶＣＳＥＬ素子１５９が一括点灯するパターンを有するＶＣＳＥＬチップ１４０Ａにおいて、固定用パターン１８２をアノード電極１８６上に配置する（すなわち、ＭＬＡ接合領域をアノード電極１８６と平面視で重複する位置に画定する）。これにより、固定用パターン１８２をアノード電極１８６とは別の位置に配置する場合と比較して、ＶＣＳＥＬチップ１４０Ａの大型化を抑制できる。ＶＣＳＥＬチップ１４０Ａの奏する他の効果についても、ＶＣＳＥＬチップ１４０の場合と同様である。 Thus, in the VCSEL chip 140A having a pattern in which a plurality of VCSEL elements 159 are collectively lit, the fixing pattern 182 is arranged on the anode electrode 186 (that is, the MLA junction region overlaps the anode electrode 186 in plan view). ). As a result, compared to the case where the fixing pattern 182 is arranged at a different position from the anode electrode 186, it is possible to suppress the VCSEL chip 140A from increasing in size. Other effects of the VCSEL chip 140A are the same as those of the VCSEL chip 140A.

以上の説明では、固定用パターン１８２が形成されるＭＬＡ接合領域を、図１２に示すような発光素子部１５８より外側の四隅に画定したが、これには限定されない。 In the above description, the MLA bonding regions where the fixing patterns 182 are formed are defined at the four corners outside the light emitting element portion 158 as shown in FIG. 12, but are not limited to this.

〈第３実施形態〉
第３実施形態では、ＶＣＳＥＬチップとＭＬＡとを非導電性の接着剤により接合する例を示す。なお、第３実施形態において、既に説明した実施形態と同一構成部についての説明は省略する場合がある。 <Third embodiment>
The third embodiment shows an example in which the VCSEL chip and the MLA are joined with a non-conductive adhesive. In addition, in the third embodiment, the description of the same components as those of the already described embodiments may be omitted.

図１３は、第３実施形態に係る面発光レーザモジュールを例示する平面図である。図１４は、第３実施形態に係る面発光レーザモジュールを例示する断面図であり、図１４（ａ）は図１３のＡ－Ａ線に沿う断面を示し、図１４（ｂ）は図１４（ａ）の接着剤３４０近傍を拡大して示している。図１５は、第３実施形態に係るＶＣＳＥＬチップを例示する平面図である。 FIG. 13 is a plan view illustrating the surface emitting laser module according to the third embodiment. 14A and 14B are cross-sectional views illustrating a surface emitting laser module according to the third embodiment, FIG. The vicinity of the adhesive 340 of a) is enlarged and shown. FIG. 15 is a plan view illustrating a VCSEL chip according to the third embodiment;

図１３～図１５に示すように、面発光レーザモジュール１００Ａは、ＶＣＳＥＬチップ１４０がＶＣＳＥＬチップ１４０Ｂに置換された点が、面発光レーザモジュール１００（図１～図３参照）と相違する。ＶＣＳＥＬチップ１４０Ｂは、面発光レーザ基板の一例である。 As shown in FIGS. 13 to 15, the surface emitting laser module 100A differs from the surface emitting laser module 100 (see FIGS. 1 to 3) in that the VCSEL chip 140 is replaced with a VCSEL chip 140B. The VCSEL chip 140B is an example of a surface emitting laser substrate.

ＶＣＳＥＬチップ１４０Ｂにおいて、基板１４１の上面１４１ａ側の発光素子部１５８より外側の四隅には、接着固定領域として４つのＭＬＡ接合領域１８７が画定されている。各ＭＬＡ接合領域１８７は、各固定用パターン１６４に対向する位置に画定されている。 In the VCSEL chip 140B, four MLA bonding regions 187 are defined as adhesive fixing regions at the four corners outside the light emitting element section 158 on the upper surface 141a side of the substrate 141 . Each MLA bonding region 187 is defined at a position facing each fixing pattern 164 .

ＭＬＡ接合領域１８７内には、例えば図４～図６に示すように、配線１８８や電極１８３が配置されている。言い換えれば、配線１８８や電極１８３が配置されている領域に、ＭＬＡ接合領域１８７が画定されている。但し、各ＭＬＡ接合領域１８７上には、絶縁層１８１や固定用パターン１８２は形成されていない。 Wiring 188 and electrodes 183 are arranged in the MLA junction region 187 as shown in FIGS. 4 to 6, for example. In other words, the MLA junction area 187 is defined in the area where the wiring 188 and the electrode 183 are arranged. However, the insulating layer 181 and the fixing pattern 182 are not formed on each MLA bonding region 187 .

固定用パターン１６４とＭＬＡ接合領域１８７とは、非導電性の接着剤３４０により互いに接合されている。接着剤３４０は接合部材の一例である。 The fixing pattern 164 and the MLA bond area 187 are bonded together by a non-conductive adhesive 340 . Adhesive 340 is an example of a joining member.

非導電性の接着剤３４０としては、例えば、エポキシ系、シリコーン系、アクリル系等の樹脂を主成分とする接着剤を用いることができる。これらの中でも、紫外線硬化型や常温硬化型の接着剤が好ましい。 As the non-conductive adhesive 340, for example, an adhesive whose main component is an epoxy-based, silicone-based, acrylic-based resin, or the like can be used. Among these, ultraviolet curing and room temperature curing adhesives are preferable.

接着剤３４０として非導電性の接着剤を用いることで、絶縁層を介さずに、基板１４１の上面１４１ａ側に形成された配線１８８や電極１８３上に接着剤３４０を直接塗布することができる。 By using a non-conductive adhesive as the adhesive 340, the adhesive 340 can be directly applied onto the wiring 188 and the electrodes 183 formed on the upper surface 141a side of the substrate 141 without an insulating layer.

ＶＣＳＥＬチップ１４０Ｂ上にＭＬＡ１６０を接合するには、例えば、ＶＣＳＥＬチップ１４０ＢとＭＬＡ１６０にそれぞれ設けたアライメントマークを用いて位置合わせし、接着剤３４０で固着するパッシブアライメント法を用いることができる。或いは、ＶＣＳＥＬチップ１４０ＢのＶＣＳＥＬ素子を発光させた状態でＭＬＡ１６０を動かし、光学的に最適な位置へ調整し、接着剤３４０で固着するアクティブアライメント法等を用いてもよい。 To bond the MLA 160 onto the VCSEL chip 140B, for example, a passive alignment method can be used in which alignment marks provided on the VCSEL chip 140B and the MLA 160 are used to align them, and the adhesive 340 is used to fix them. Alternatively, an active alignment method or the like may be used in which the MLA 160 is moved while the VCSEL element of the VCSEL chip 140B is emitting light, adjusted to an optically optimum position, and fixed with an adhesive 340. FIG.

このように、ＶＣＳＥＬチップ１４０Ｂでは、配線１８８や電極１８３が配置されている領域にＭＬＡ接合領域１８７を画定し、固定用パターン１６４とＭＬＡ接合領域１８７とを非導電性の接着剤３４０により互いに接合している。これにより、配線１８８や電極１８３が配置されていない領域にＭＬＡ接合領域１８７を画定する場合と比較して、ＶＣＳＥＬチップ１４０Ｂの大型化を抑制できる。その他の効果についてもＶＣＳＥＬチップ１４０の場合と同様である。 In this way, in the VCSEL chip 140B, the MLA bonding area 187 is defined in the area where the wiring 188 and the electrode 183 are arranged, and the fixing pattern 164 and the MLA bonding area 187 are bonded together by the non-conductive adhesive 340. are doing. As a result, compared to the case where the MLA junction region 187 is defined in the region where the wiring 188 and the electrode 183 are not arranged, it is possible to suppress the increase in size of the VCSEL chip 140B. Other effects are similar to those of the VCSEL chip 140. FIG.

又、ＶＣＳＥＬチップ１４０ＢとＭＬＡ１６０との接合に非導電性の接着剤３４０を用いることで、ＶＣＳＥＬチップ１４０Ｂの熱をＭＬＡ１６０に伝え難くできるという効果も得られる。 In addition, by using the non-conductive adhesive 340 for joining the VCSEL chip 140B and the MLA 160, an effect is also obtained in that the heat of the VCSEL chip 140B is less likely to be transmitted to the MLA 160. FIG.

なお、ＶＣＳＥＬチップ１４０Ｂ側の固定用パターンとして、ＭＬＡ接合領域１８７に固定用パターン１６４と同形状の絶縁層を形成し、絶縁層と固定用パターン１６４とを非導電性の接着剤３４０により互いに接合してもよい。 As a fixing pattern on the VCSEL chip 140B side, an insulating layer having the same shape as the fixing pattern 164 is formed in the MLA joining region 187, and the insulating layer and the fixing pattern 164 are joined to each other with a non-conductive adhesive 340. You may

第３実施形態は、第２実施形態に係るＶＣＳＥＬチップ１４０Ａに適用することも可能である。 The third embodiment can also be applied to the VCSEL chip 140A according to the second embodiment.

以上の説明では、ＭＬＡ接合領域１８７を、図１５に示すような発光素子部１５８より外側の四隅に画定したが、これには限定されない。 In the above description, the MLA junction regions 187 are defined at the four corners outside the light emitting element portion 158 as shown in FIG. 15, but are not limited to this.

ＭＬＡ接合領域１８７は、例えば、図９と同様に、発光素子部１５８の角部以外の４個所に画定してもよい。又、ＭＬＡ接合領域１８７は、例えば、図１０と同様に、発光素子部１５８の外側に額縁状に画定してもよい。ＭＬＡ接合領域１８７は、例えば、図１１と同様に、発光素子部１５８の外側の３辺に沿って画定してもよい。 For example, the MLA junction regions 187 may be defined at four locations other than the corners of the light emitting element portion 158, as in FIG. Also, the MLA junction region 187 may be defined like a frame outside the light emitting element portion 158, for example, as in FIG. The MLA junction region 187 may be defined, for example, along the outer three sides of the light emitting element section 158 as in FIG.

又、ＭＬＡ接合領域１８７は、四角形には限定されず、例えば、円形や楕円形等であってもよい。 Also, the MLA junction region 187 is not limited to a quadrilateral shape, and may be circular or elliptical, for example.

（第４実施形態）
第１～第３実施形態で例示した面発光レーザモジュールは、様々な光源装置として利用できる。一例として、面発光レーザモジュールを固体レーザや蛍光体等の波長変換を行う光学素子と組み合わせて、プロジェクタ等の光源装置として利用できる。又、面発光レーザモジュールと面発光レーザモジュールからの光を発散又は収束させる光学素子（レンズやミラー、回折格子等）とを組み合わせて、検出装置用の光源装置として利用することもできる。検出装置は、光源装置と受光部とを有し、例えば、物の存在を検知したり、対象物との距離や相対速度を測定したりできる。 (Fourth embodiment)
The surface emitting laser modules exemplified in the first to third embodiments can be used as various light source devices. As an example, a surface-emitting laser module can be used as a light source device for a projector or the like by combining it with an optical element such as a solid-state laser or a phosphor that performs wavelength conversion. Also, a surface-emitting laser module and an optical element (lens, mirror, diffraction grating, etc.) that diverges or converges light from the surface-emitting laser module can be combined to be used as a light source device for a detection device. The detection device has a light source device and a light receiving section, and can, for example, detect the existence of an object and measure the distance and relative speed to an object.

第４実施形態では、検出装置の具体例として測距装置について説明する。
なお、第４実施形態において、既に説明した実施形態と同一構成部についての説明は省略する場合がある。 In the fourth embodiment, a distance measuring device will be described as a specific example of the detection device.
In addition, in the fourth embodiment, the description of the same components as those of the already described embodiments may be omitted.

図１６は、第４実施形態に係る測距装置を例示する図である。 FIG. 16 is a diagram illustrating a distance measuring device according to the fourth embodiment.

第４実施形態に係る測距装置４００は、投光部４１０、受光部４２０、時間計測回路４３０及び制御回路４４０を有する。 A distance measuring device 400 according to the fourth embodiment has a light projecting section 410 , a light receiving section 420 , a time measuring circuit 430 and a control circuit 440 .

投光部４１０は、例えば、光源４１１と、光源駆動回路４１２と、光スキャナ４１３と、光スキャナ駆動回路４１４と、走査角モニタ４１５と、投射レンズ４１６とを有する。光源４１１は第１～第３実施形態に係る面発光レーザモジュールの何れかを含む。光源駆動回路４１２は制御回路４４０から出力された駆動信号に基づいて光源４１１を駆動する。光スキャナ４１３はＭＥＭＳ（Micro Electro Mechanical System）ミラー又はポリゴンミラー等を含む。光スキャナ駆動回路４１４は制御回路４４０から出力された駆動信号に基づいて光スキャナ４１３を駆動する。光源４１１の面発光レーザモジュールは複数のサブ発光領域を有する。各サブ発光領域は、それぞれが１個以上のＶＣＳＥＬ素子を含み、各サブ発光領域内のＶＣＳＥＬ素子は電気的に並列に接続されている。又、各サブ発光領域は、光スキャナ４１３の走査方向（副走査方向）に１次元的に配置されており、個別に駆動させることができる。光源４１１の面発光レーザモジュールは光源駆動回路４１２によって、例えばナノ秒オーダーのパルス電流で駆動される。そして、ＶＣＳＥＬ素子が出射したレーザ光は必要に応じて投射レンズ４１６等によって所望のビームプロファイルに変換され、その後、光スキャナ４１３によって照射方向が決められ、測距装置４００の外部へ照射される。光スキャナ４１３の走査角が走査角モニタ４１５により測定され、この結果が制御回路４４０に出力される。光スキャナ４１３及び投射レンズ４１６は第２の光学素子の一例である。 The light projection unit 410 has, for example, a light source 411 , a light source driving circuit 412 , an optical scanner 413 , an optical scanner driving circuit 414 , a scanning angle monitor 415 and a projection lens 416 . The light source 411 includes any one of the surface emitting laser modules according to the first to third embodiments. The light source drive circuit 412 drives the light source 411 based on the drive signal output from the control circuit 440 . The optical scanner 413 includes a MEMS (Micro Electro Mechanical System) mirror, a polygon mirror, or the like. The optical scanner drive circuit 414 drives the optical scanner 413 based on the drive signal output from the control circuit 440 . The surface-emitting laser module of the light source 411 has a plurality of sub-emitting areas. Each sub-light-emitting region includes one or more VCSEL elements, and the VCSEL elements within each sub-light-emitting region are electrically connected in parallel. Further, each sub light emitting area is one-dimensionally arranged in the scanning direction (sub-scanning direction) of the optical scanner 413 and can be driven individually. The surface emitting laser module of the light source 411 is driven by a light source driving circuit 412 with a pulse current of nanosecond order, for example. The laser light emitted from the VCSEL element is converted into a desired beam profile by the projection lens 416 or the like as necessary, and then the irradiation direction is determined by the optical scanner 413 and is irradiated to the outside of the distance measuring device 400 . The scanning angle of optical scanner 413 is measured by scanning angle monitor 415 and the result is output to control circuit 440 . The optical scanner 413 and projection lens 416 are examples of the second optical element.

測距装置４００の外部へと照射されたレーザ光は、対象物によって反射されて測距装置４００に戻り、受光部４２０に到達する。但し、測距装置４００の外部へと照射され、対象物を透過したレーザ光を受光部４２０で受光する構成としてもよい。 The laser beam irradiated to the outside of rangefinder 400 is reflected by the object, returns to rangefinder 400 , and reaches light receiving section 420 . However, the light receiving unit 420 may receive the laser light emitted outside the distance measuring device 400 and transmitted through the object.

受光部４２０は、例えば、受光素子４２１と、受光レンズ４２２と、バンドパスフィルタ４２３とを有する。受光素子４２１はシリコンのＡＰＤ（Avalanche Photo Diode）素子を含む。受光レンズ４２２は受光部４２０に到達した光を受光素子４２１に収束させる。バンドパスフィルタ４２３は誘電体多層膜を含み、光源４１１の発振波長の領域の光のみを透過するように設計されている。バンドパスフィルタ４２３により、信号のＳ／Ｎ比を向上させることができる。 The light receiving unit 420 has, for example, a light receiving element 421, a light receiving lens 422, and a bandpass filter 423. The light receiving element 421 includes a silicon APD (Avalanche Photo Diode) element. The light-receiving lens 422 converges the light reaching the light-receiving section 420 onto the light-receiving element 421 . The bandpass filter 423 includes a dielectric multilayer film and is designed to transmit only light in the oscillation wavelength region of the light source 411 . The bandpass filter 423 can improve the S/N ratio of the signal.

受光素子４２１に到達した光は、受光素子４２１により電気信号に変換され、必要に応じて増幅器４３１やコンパレータ４３２を通して時間計測回路４３０に入力される。 The light that reaches the light receiving element 421 is converted into an electric signal by the light receiving element 421 and input to the time measurement circuit 430 through the amplifier 431 and comparator 432 as necessary.

時間計測回路４３０には、制御回路４４０が出力した光源４１１の駆動信号と、受光素子４２１からの信号が入力される。時間計測回路４３０は、これら２信号の間の遅延時間を計測し、この結果を制御回路４４０に出力する。 The drive signal for the light source 411 output from the control circuit 440 and the signal from the light receiving element 421 are input to the time measurement circuit 430 . Time measurement circuit 430 measures the delay time between these two signals and outputs this result to control circuit 440 .

制御回路４４０は、時間計測回路４３０からの遅延時間を光波長へと変換する。 The control circuit 440 converts the delay time from the time measurement circuit 430 into optical wavelength.

このような測距装置４００によれば、光源４１１の駆動信号と受光素子４２１からの信号の２信号の遅延時間に基づき、対象物までの距離を算出できる。又、面発光レーザモジュールのサブ発光領域及び光スキャナ４１３によって分解された空間領域に対して、順次レーザ光を照射することで、２次元的な距離情報を得ることができる。この測距装置４００は、例えばＬｉＤＡＲ（Light Detection and Ranging）に用いることができる。 According to the distance measuring device 400 as described above, the distance to the object can be calculated based on the delay time of the two signals of the driving signal of the light source 411 and the signal from the light receiving element 421 . In addition, two-dimensional distance information can be obtained by sequentially irradiating the sub-light-emission regions of the surface-emitting laser module and the space regions resolved by the optical scanner 413 with laser light. This distance measuring device 400 can be used for LiDAR (Light Detection and Ranging), for example.

以上、好ましい実施形態等について詳説したが、上述した実施形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施形態等に種々の変形及び置換を加えることができる。 Although the preferred embodiments and the like have been described in detail above, the present invention is not limited to the above-described embodiments and the like, and various modifications and substitutions can be made to the above-described embodiments and the like without departing from the scope of the claims. can be added.

１００、１００Ａ面発光レーザモジュール
１２０実装基板
１４０、１４０Ａ、１４０ＢＶＣＳＥＬチップ
１４１基板
１５０メサ
１５８発光素子部
１５９ＶＣＳＥＬ素子
１６０ＭＬＡ
１６２マイクロレンズ
１６４、１８２固定用パターン
１８１絶縁層
１８３電極
１８４ｎ側電極
１８５ｐ側電極
１８８配線
３３０、３４０接着剤
４００測距装置 Reference Signs List 100, 100A surface emitting laser module 120 mounting substrate 140, 140A, 140B VCSEL chip 141 substrate 150 mesa 158 light emitting element section 159 VCSEL element 160 MLA
162 microlens 164, 182 fixing pattern 181 insulating layer 183 electrode 184 n-side electrode 185 p-side electrode 188 wiring 330, 340 adhesive 400 distance measuring device

特開２００７－１４２４２５号公報JP 2007-142425 A

Claims

実装基板と、
前記実装基板に実装され、面発光レーザ素子が形成された面発光レーザ基板と、
前記面発光レーザ基板の前記実装基板とは反対側の面である第１面に実装され、前記面発光レーザ素子から出射された光が入射する光学素子を備える光学部材と、を有し、
前記面発光レーザ基板の前記第１面側には、前記面発光レーザ素子と配線を介して接続された電極が形成され、
前記光学部材と接合される接合領域が、前記面発光レーザ基板の前記第１面側における、平面視で面発光レーザ素子と重複せず、かつ、前記配線の屈曲部と重複する位置に画定されている面発光レーザモジュール。 a mounting board;
a surface emitting laser substrate mounted on the mounting substrate and having a surface emitting laser element formed thereon;
an optical member mounted on a first surface opposite to the mounting substrate of the surface-emitting laser substrate and having an optical element on which light emitted from the surface-emitting laser element is incident;
an electrode connected to the surface emitting laser element via a wiring is formed on the first surface side of the surface emitting laser substrate ;
A bonding region to be bonded to the optical member is defined at a position on the first surface side of the surface emitting laser substrate that does not overlap the surface emitting laser element in plan view and overlaps the bent portion of the wiring. surface emitting laser module.

前記光学部材には、第１固定用パターンが形成され、
前記第１固定用パターンと前記接合領域とが非導電性の接合部材により接合されている請求項１に記載の面発光レーザモジュール。 A first fixing pattern is formed on the optical member,
2. The surface emitting laser module according to claim 1 , wherein said first fixing pattern and said bonding area are bonded by a non-conductive bonding member.

前記光学部材には、第１固定用パターンが形成され、
前記接合領域には、前記配線及び前記電極の少なくとも一方を被覆する絶縁層が形成され、
前記第１固定用パターンと前記絶縁層とが非導電性の接合部材により接合されている請求項１に記載の面発光レーザモジュール。 A first fixing pattern is formed on the optical member,
an insulating layer covering at least one of the wiring and the electrode is formed in the bonding region;
2. The surface emitting laser module according to claim 1 , wherein said first fixing pattern and said insulating layer are joined by a non-conductive joining member.

実装基板と、
前記実装基板に実装され、面発光レーザ素子が形成された面発光レーザ基板と、
前記面発光レーザ基板の前記実装基板とは反対側の面である第１面に実装され、前記面発光レーザ素子から出射された光が入射する光学素子を備える光学部材と、を有し、
前記面発光レーザ基板の前記第１面側には、前記面発光レーザ素子と配線を介して接続された電極が形成され、
前記光学部材と接合される接合領域が、前記面発光レーザ基板の前記第１面側における、前記配線及び前記電極の少なくとも一方と平面視で重複する位置に画定され、
前記光学部材に形成された第１固定用パターンと前記接合領域とが非導電性の接合部材により接合されている面発光レーザモジュール。 a mounting board;
a surface emitting laser substrate mounted on the mounting substrate and having a surface emitting laser element formed thereon;
an optical member mounted on a first surface opposite to the mounting substrate of the surface-emitting laser substrate and having an optical element on which light emitted from the surface-emitting laser element is incident;
an electrode connected to the surface emitting laser element via a wiring is formed on the first surface side of the surface emitting laser substrate ;
a bonding region to be bonded to the optical member is defined at a position overlapping at least one of the wiring and the electrode on the first surface side of the surface emitting laser substrate in plan view ;
A surface-emitting laser module , wherein a first fixing pattern formed on the optical member and the bonding region are bonded by a non-conductive bonding member .

前記接合領域には、前記配線及び前記電極の少なくとも一方を被覆する絶縁層が形成され、an insulating layer covering at least one of the wiring and the electrode is formed in the bonding region;
前記第１固定用パターンと前記絶縁層とが前記接合部材により接合されている請求項４に記載の面発光レーザモジュール。5. The surface emitting laser module according to claim 4, wherein said first fixing pattern and said insulating layer are joined by said joining member.

前記接合領域には、前記配線及び前記電極の少なくとも一方を被覆する絶縁層を介して第２固定用パターンが形成され、
前記第１固定用パターンと前記第２固定用パターンとが前記接合部材により接合されている請求項４に記載の面発光レーザモジュール。 A second fixing pattern is formed in the bonding region via an insulating layer covering at least one of the wiring and the electrode,
5. The surface emitting laser module according to claim 4 , wherein said first fixing pattern and said second fixing pattern are joined by said joining member.

前記面発光レーザ基板は、個別に発光可能な複数の面発光レーザ素子が配列された発光素子部を有し、
前記電極は、各面発光レーザ素子に対して１つずつ形成されて前記面発光レーザ基板の前記第１面側の外周部に配置され、
前記接合領域は、前記発光素子部の外側かつ前記外周部の内側に画定されている請求項１乃至６の何れか一項に記載の面発光レーザモジュール。 The surface-emitting laser substrate has a light-emitting element section in which a plurality of surface-emitting laser elements capable of emitting light individually are arranged,
the electrodes are formed one by one for each surface-emitting laser element and arranged on the outer peripheral portion of the surface-emitting laser substrate on the first surface side;
7. The surface emitting laser module according to claim 1 , wherein the junction region is defined outside the light emitting element portion and inside the outer peripheral portion.

前記面発光レーザ基板は、一括して発光可能な複数の面発光レーザ素子が配列された発光素子部を有し、
前記電極は、各面発光レーザ素子に接続された１つの共通電極であって、前記面発光レーザ基板の前記第１面側の前記発光素子部の外側に配置され、
前記接合領域は、前記共通電極と平面視で重複する位置に画定されている請求項１乃至６の何れか一項に記載の面発光レーザモジュール。 The surface emitting laser substrate has a light emitting element section in which a plurality of surface emitting laser elements capable of collectively emitting light are arranged,
the electrode is one common electrode connected to each surface-emitting laser element, and is arranged outside the light-emitting element section on the first surface side of the surface-emitting laser substrate;
7. The surface emitting laser module according to any one of claims 1 to 6 , wherein the junction region is defined at a position overlapping with the common electrode in plan view.

請求項１乃至８の何れか一項に記載の面発光レーザモジュールと、
前記面発光レーザモジュールから出射された光が入射される第２の光学素子と、を有する光源装置。 The surface emitting laser module according to any one of claims 1 to 8 ;
and a second optical element into which light emitted from the surface emitting laser module is incident.

請求項９に記載の光源装置と、
前記光源装置から出射され、対象物で反射された光又は対象物を透過した光を受光する受光部と、を有する検出装置。 a light source device according to claim 9 ;
and a light-receiving unit that receives light emitted from the light source device and reflected by or transmitted through an object.