JP7187223B2 - 多数個取り基板及び多数個取り基板の製造方法 - Google Patents

多数個取り基板及び多数個取り基板の製造方法 Download PDF

Info

Publication number
JP7187223B2
JP7187223B2 JP2018168294A JP2018168294A JP7187223B2 JP 7187223 B2 JP7187223 B2 JP 7187223B2 JP 2018168294 A JP2018168294 A JP 2018168294A JP 2018168294 A JP2018168294 A JP 2018168294A JP 7187223 B2 JP7187223 B2 JP 7187223B2
Authority
JP
Japan
Prior art keywords
substrate
insulating
piece
conductive portion
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018168294A
Other languages
English (en)
Other versions
JP2020043179A (ja
Inventor
悠史 三田
寛 小路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Carbide Industries Co Inc
Original Assignee
Nippon Carbide Industries Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Carbide Industries Co Inc filed Critical Nippon Carbide Industries Co Inc
Priority to JP2018168294A priority Critical patent/JP7187223B2/ja
Publication of JP2020043179A publication Critical patent/JP2020043179A/ja
Application granted granted Critical
Publication of JP7187223B2 publication Critical patent/JP7187223B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Description

本発明は、多数個取り基板及び多数個取り基板の製造方法に関し、具体的には、電子部品を実装可能な部品搭載基板を複数含む多数個取り基板に関する。
発光ダイオードや水晶振動子などの電子部品を実装可能な部品搭載基板が知られている。このような部品搭載基板は、例えば下記特許文献1に開示されるように、複数の基板個片に区分けされた多数個取り基板を個片化して製造される。この特許文献1に記載の多数個取り基板は、隣接する基板個片の境界を跨いで形成されるめっき用配線を有しており、このめっき用配線を介して、各基板個片に形成された導電体層同士が相互接続される。特許文献1によれば、このようなめっき用配線に電極を接続して電解めっき処理を行うことで、導電体層にめっき被膜を形成し得るとされる。
また、特許文献1では、めっき用配線のうち上記境界上の部分に絶縁体層が設けられる。このような構成によれば、上記境界において、上述の絶縁体層と、多数個取り基板のうち導電体層が形成されていない側の面との双方に分割溝を形成し得るとされる。また、当該分割溝に沿って多数個取り基板を個片化した際に、個片化された基板個片としての部品搭載基板の端面が意図しない方向に形成されることを抑制し得るとされる。
特開2018-101720号公報
しかし、上記特許文献1に記載された多数個取り基板では、多数個取り基板を個片化した際に、上記基板個片の端面に絶縁体層に起因するバリなどが生じ、当該端面が不良になり得ることがわかった。
そこで、本発明は、多数個取り基板を個片化した際に基板個片の端面が不良になりにくい多数個取り基板及び当該多数個取り基板の製造方法を提供しようとすることを目的とする。
上記目的の達成のため、本発明の多数個取り基板は、複数の基板個片が連結した絶縁基板と、前記基板個片の外縁部を跨いで前記絶縁基板に形成される導電部と、脆性材料からなる絶縁保護部と、を備え、前記絶縁保護部は、前記導電部における前記基板個片の前記外縁部を跨ぐ跨部の少なくとも一部を覆って前記絶縁基板及び前記導電部に固定されることを特徴とするものである。
この多数個取り基板によれば、導電部の跨部に絶縁保護部が設けられ、この絶縁保護部が、跨部の少なくとも一部を覆って絶縁基板及び導電部に固定されるため、基板個片の外縁部における導電部と絶縁基板との固定強度がこの絶縁保護部を介して強化され得る。このため、多数個取り基板を上記外縁部に沿って個片化する際に作用する応力に起因して、導電部が絶縁基板から剥離したり、個片化された基板個片の端面に導電部のバリが形成されたりすることが抑制され得る。また、この絶縁保護部は脆性材料からなるため、多数個取り基板を上記外縁部に沿って個片化する際に絶縁保護部が容易に破断し得、絶縁保護部に起因するバリが生じることが抑制され得る。したがって、本発明の多数個取り基板によれば、多数個取り基板を個片化した際に基板個片の端面が不良になりにくい。
なお、前記絶縁保護部は、前記跨部の全体を覆って前記絶縁基板及び前記導電部に固定されることが好ましい。
この場合、絶縁保護部が跨部の一部のみを覆う場合に比べて、上記外縁部における導電部と絶縁基板との固定強度がより強化され得る。このため、導電部が絶縁基板から剥離したり、基板個片の端面に導電部のバリが形成されたりすることがより効果的に抑制され得る。
また、前記外縁部のうち前記跨部と重なる部分が延在する第1方向における前記絶縁保護部の長さが、前記第1方向における前記跨部の長さの2倍以上であってもよい。
この場合、絶縁保護部が絶縁基板に固定される領域が広がり、上記外縁部における導電部と絶縁基板との固定強度がより強化され得る。
また、前記外縁部のうち前記跨部と重なる部分が延在する第1方向に垂直な第2方向における前記絶縁保護部の長さが、前記第1方向における前記跨部の長さ以上であってもよい。
この場合、絶縁保護部が絶縁基板に固定される領域が広がり、上記外縁部における導電部と絶縁基板との固定強度がより強化され得る。
また、前記絶縁保護部は結晶化ガラスからなることが好ましい。
結晶化ガラスは、ガラスを再加熱してガラス中に結晶を析出させたガラスである。多数個取り基板を個片化するために、この結晶化ガラスからなる絶縁保護部に外力を加えると、結晶化ガラス中の結晶が起点となって脆性破壊が伸長していく傾向がある。このため、基板個片の端面がより滑らかになり得る。
また、前記絶縁保護部の抗折強度が前記絶縁基板の抗折強度よりも小さいことが好ましい。
この場合、絶縁基板に比べて絶縁保護部が割れやすいため、多数個取り基板を個片化することがより容易になり得る。
また、前記絶縁基板のうち前記絶縁保護部が形成される側の面には、前記基板個片の前記外縁部に沿って延在する分割溝が形成され、前記導電部の一部が前記分割溝の内壁に固定されてもよい。
この場合、基板個片の外縁部に分割溝が形成されるため、多数個取り基板の個片化が容易になり得る。また、導電部が分割溝の内壁に固定されるため、多数個取り基板を個片化する際に導電部が分割溝の内壁から離間した状態になることが抑制され得る。
また、前記導電部のうち前記絶縁保護部が位置する部分以外の部分にめっき層が形成されてもよい。
この場合、導電部がめっき層で覆われるため、導電部が酸化あるいは硫化することや、導電部を他の部材にはんだ付けする際に導電部が焼損することなどが抑制され得る。また、導電部のうち絶縁保護部が設けられる部分はめっき層で覆われないため、多数個取り基板を個片化する際にめっき層が個片化の妨げになることが抑制され得る。
本発明の多数個取り基板の製造方法は、複数の基板個片が連結した絶縁基板を形成する絶縁基板形成工程と、前記絶縁基板に導電部を前記基板個片の外縁部を跨いで形成する導電部形成工程と、前記導電部における前記基板個片の前記外縁部を跨ぐ跨部の少なくとも一部を脆性材料からなる絶縁保護部で覆う絶縁保護部形成工程と、を備え、前記絶縁保護部形成工程において、前記絶縁保護部は前記絶縁基板及び前記導電部に固定されることを特徴とするものである。
この多数個取り基板の製造方法によれば、上述した絶縁保護部を有する多数個取り基板を製造することができる。そのため、この製造方法で製造した多数個取り基板を上記外縁部に沿って個片化することで、端面の不良化が抑制された基板個片を得ることができる。
なお、前記導電部形成工程において、前記導電部は印刷により形成され、前記絶縁保護部形成工程の後に前記導電部をめっき層で覆うめっき層形成工程をさらに備えてもよい。
この場合、導電部を印刷により形成した上でめっき層を形成するため、めっき層を形成するためのシード層を絶縁基板に形成する必要がない。このため、多数個取り基板の製造の手間やコストが低減され得る。
また、前記絶縁基板形成工程には、前記絶縁基板のうち前記絶縁保護部を形成する側の面に前記外縁部に沿って延在する第1分割溝を形成する第1溝形成工程が含まれてもよい。
この場合、絶縁基板に導電部を形成した後に分割溝が形成されないため、導電部が分割溝で分断されることが抑制される。
また、前記絶縁基板のうち前記絶縁保護部を形成する側と反対側の面に前記外縁部に沿って延在する第2分割溝を形成する第2溝形成工程をさらに備えてもよい。
この場合、多数個取り基板を個片化することが容易になり得る。
以上のように、本発明によれば、多数個取り基板を個片化した際に基板個片の端面が不良になりにくい多数個取り基板及び当該多数個取り基板の製造方法が提供され得る。
本発明の第1実施形態における多数個取り基板を概略的に示す平面図である。 図1に示される多数個取り基板の一部を拡大して示す図である。 図1に示される多数個取り基板の第1境界部における断面の一部を示す図である。 本発明の第2実施形態における多数個取り基板を概略的に示す平面図である。 図4のV-V線における多数個取り基板の断面図である。 本発明の多数個取り基板の変形例を図3と同様の視点で示す図である。 図4及び図5に示される多数個取り基板の製造工程を示すフローチャートである。 基板母材を示す斜視図である。 第1及び第2溝形成工程後の様子を示す図である。 導電部形成工程後の様子を示す図である。 絶縁保護部形成工程後の様子を示す図である。
以下、本発明に係る多数個取り基板及び多数個取り基板の製造方法を実施するための形態が添付図面とともに例示される。以下に例示する実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、以下の実施形態から変更、改良することができる。なお、以下に参照する図面では、理解を容易にするために、各部材の寸法を変えて示す場合がある。
(第1実施形態)
図1は、本発明の第1実施形態における多数個取り基板1を示す平面図である。後述するように、この多数個取り基板1を個片化することにより、電子部品を搭載可能な部品搭載基板10を複数得ることができる。図1に示すように、この多数個取り基板1は、絶縁基板2と、絶縁基板2の表面2Aに形成される配線部11と、配線部11の一部を覆う複数の絶縁保護部20と、を主な構成要素として備える。
本実施形態における絶縁基板2は、例えば、強度や信頼性の観点からセラミックス材料から形成される。このセラミックス材料として、例えば、アルミナ、窒化アルミニウム、ムライトなどを主成分とするセラミックス材料や、ガラスなどを挙げることができる。本実施形態では、絶縁基板2はアルミナセラミックスから形成される。この絶縁基板2は、基板個片集合部3と、基板個片集合部3を囲む基板縁部5とを有している。基板個片集合部3は、境界部4を境にして碁盤目状に区分けされている。つまり、基板個片集合部3のこの1区画が1つの基板個片であり、これら基板個片のそれぞれが部品搭載基板10とされる。なお、本実施形態において、境界部4は、複数の部品搭載基板10のそれぞれの外縁部を画定するために仮想的に設定されたものであり、図1において破線で示されている。この境界部4は、図1において縦方向に延びる複数の第1境界部4Aと、横方向に延びる複数の第2境界部4Bとを有している。この境界部4に沿って基板個片集合部3を個片化することで、複数の部品搭載基板10が得られる。図1では、境界部4で外縁部が画定される9個の略正方形の部品搭載基板10が示されている。
配線部11は、絶縁基板2の基板個片集合部3に形成された複数の主配線12と、基板縁部5に形成されためっき用配線15とを含んでいる。このめっき用配線15の上端には、後述する電解めっきを行う際に電極に接続可能な給電部15Aが設けられている。なお、給電部15Aの数は1つに限定されない。
複数の主配線12のそれぞれは、複数の第1境界部4Aを跨いで基板個片集合部3を横断しており、基板個片集合部3の横方向における縁部において、めっき用配線15に接続される。すなわち、各主配線12は、第1境界部4Aを跨ぐ複数の跨部12Aを有している。本実施形態では、各部品搭載基板10を2つの主配線12が横断しており、部品搭載基板10のそれぞれに、これら2つの主配線12からなる配線パターンが形成されている。なお、この配線パターンは例示的なものであり、部品搭載基板10にその他の配線パターンを形成してもよい。例えば、部品搭載基板10に3つ以上の主配線12を形成してもよいし、第2境界部4Bを跨ぐ配線パターンを形成してもよい。
複数の絶縁保護部20のそれぞれは、上記複数の跨部12Aと一対一対応で設けられている。これら絶縁保護部20は、セラミックスなどの脆性材料から形成され、例えば、ガラスから形成される。絶縁保護部20を形成するガラスとして、非晶質ガラス及び結晶化ガラスのいずれも使用することができる。本実施形態において、絶縁保護部20は、SiO2-ZnO-RO(Rはアルカリ元素)系の結晶化ガラスから形成される。また、絶縁保護部20の抗折強度は、絶縁基板2の抗折強度よりも小さいことが好ましい。例えば、SiO2-ZnO-RO系の結晶化ガラスの抗折強度は約50MPaであり、これに対し、絶縁基板2を形成するアルミナセラミックスの抗折強度は約300MPaである。このため、絶縁保護部20をSiO2-ZnO-RO系の結晶化ガラスから形成することで、絶縁保護部20の抗折強度を絶縁基板2の抗折強度よりも小さくし得る。なお、その他の結晶化ガラスとして、B2O3-ZnO-PbO、SiO2-Al2O3-RO(Rはアルカリ元素)等の結晶化ガラスを用いてもよい。
なお、本明細書において、上記脆性材料は、例えば、上記結晶化ガラスと同程度に靭性が小さな材料とされる。なお、靭性の大きさは、例えば、シャルピー衝撃試験から求めてもよい。このような小さな靭性を有するのであれば、絶縁保護部20を形成する材料は結晶化ガラスに限られない。例えば、上述のように非晶質ガラスを用いてもよいし、その他のセラミックスを用いてもよいし、あるいは、樹脂を用いてもよい。
図2は、互いに隣接する2つの部品搭載基板10を拡大して示す図である。図2に示すように、主配線12は、導電部13と、導電部13の大部分を覆うめっき層14とを含んでいる。なお、本実施形態では、導電部13だけでなく、めっき層14も導電性を有している。このため、導電部13を主配線12の内側導電部と解釈することができ、めっき層14を主配線12の外側導電部と解釈することができる。導電部13を形成する材料として、タングステン、モリブデン、銅、銀、銀―白金合金などの導電性を有する金属を挙げることができる。なお、絶縁基板2との接着性を高めるために、上記金属に樹脂やガラス、あるいは酸化金属を添加してもよい。本実施形態では、導電部13は銀から形成される。後に再び説明するが、本実施形態におけるめっき層14は、めっき用配線15を介してめっき電流が導電部13に通電し、当該導電部13にめっき金属が付着して形成される。このため、本実施形態において、めっき層14は、導電部13のうち絶縁保護部20に覆われている跨部12Aやその周辺部には形成されておらず、導電部13のうち絶縁保護部20が位置する部分以外の部分に形成される。本実施形態では、めっき層14は、ニッケルめっき及び金めっきから形成される。なお、めっき層14上に樹脂やガラスなどからなる保護膜をさらに設けてもよい。
図3は、図2の第1境界部4Aにおける断面の一部を示す図である。図3に示すように、絶縁保護部20は、導電部13の跨部12Aの全体を覆っており、絶縁基板2及び導電部13に固定されている。また、部品搭載基板10の外縁部のうち跨部12Aと重なる部分が延在する第1方向おける絶縁保護部20の長さWは、跨部12Aの上記第1方向の長さW0よりも大きくされる。具体的には、本実施形態における長さWは、長さW0の2倍以上とされる。本実施形態において、上記第1方向は第1境界部4Aが延在する方向である。また、図2に示すように、絶縁保護部20は、上記第1方向に垂直な第2方向に沿って、所定の長さLにわたって形成されている。本実施形態において、長さLは長さW0以上とされる。本実施形態において、上記第2方向は第2境界部4Bが延在する方向である。なお、上記長さW0は、例えば200μmとされてもよい。
以上のような構成を有する第1実施形態に係る多数個取り基板1によれば、以下のような作用効果を得ることができる。
上述のように、本実施形態における多数個取り基板1によれば、図3に示すように、導電部13の跨部12Aに絶縁保護部20が設けられ、この絶縁保護部20が、跨部12Aの全体を覆って絶縁基板2及び導電部13に固定される。このため、第1境界部4Aにおける導電部13と絶縁基板2との固定強度が絶縁保護部20を介して強化され得る。したがって、多数個取り基板1を第1境界部4Aに沿って個片化する際に作用する応力に起因して、導電部13が絶縁基板2から剥離したり、個片化された基板個片の端面に導電部13のバリが形成されたりすることが抑制され得る。また、この絶縁保護部20は、上述のように脆性材料からなるため、多数個取り基板1を第1境界部4Aで個片化する際に絶縁保護部20が容易に破断し得、絶縁保護部20に起因するバリが生じることが抑制され得る。したがって、本実施形態における多数個取り基板1によれば、多数個取り基板1を個片化した際に基板個片の端面が不良になりにくい。
また、上述のように、本実施形態における多数個取り基板1によれば、絶縁保護部20が結晶化ガラスから形成される。この結晶化ガラスに外力が印加されると、結晶化ガラス中の結晶が起点となって脆性破壊が伸長していく傾向がある。このため、多数個取り基板1を個片化するために第1境界部4Aに外力を加えると、結晶化ガラス中の結晶を起点として絶縁保護部20の脆性破壊が伸長する。したがって、絶縁保護部20が非晶質ガラス等からなる場合に比べて、基板個片の端面がより滑らかになり得る。
また、上述のように、本実施形態における多数個取り基板1によれば、絶縁保護部20の抗折強度が絶縁基板2の抗折強度よりも小さいため、多数個取り基板1を第1境界部4Aに沿って個片化する際に絶縁保護部20がより容易に破断し得る。したがって、基板個片の端面が不良になることがより抑制され得る。ただし、絶縁保護部20の抗折強度が絶縁基板2の抗折強度以上であってもよく、この場合でも、絶縁保護部20が脆性材料であれば、基板個片の端面が不良になることが抑制され得る。
また、上述のように、本実施形態における多数個取り基板1によれば、絶縁保護部20の長さWが、跨部12Aの長さW0の2倍以上とされる。このため、図3に示すように、長さWが長さW0の2倍よりも小さい場合に比べて、絶縁保護部20が絶縁基板2に固定される領域が広がり、第1境界部4Aにおける導電部13と絶縁基板2との固定強度がより強化され得る。したがって、多数個取り基板1を第1境界部4Aに沿って個片化する際に、導電部13が絶縁基板2から剥離したり、基板個片の端面に導電部13のバリが形成されたりすることがより抑制され得る。
また、上述のように、本実施形態における多数個取り基板1によれば、絶縁保護部20の長さLは、跨部12Aの長さW0以上とされる。このため、図2に示すように、長さLが長さW0よりも小さい場合に比べて、絶縁保護部20が絶縁基板2に固定される領域が広がり、上記境界部における導電部と絶縁基板との固定強度がより強化され得る。したがって、多数個取り基板1を第1境界部4Aに沿って個片化する際に、導電部13が絶縁基板2から剥離したり、基板個片の端面に導電部13のバリが形成されたりすることがより抑制され得る。また、例えば、多数個取り基板1をダイシングソーで切断する場合、このダイシングソーの幅は例えば150μmとされる。上述のように、跨部12Aの長さW0は、例えば200μmとされるため、長さLが長さW0以上であれば、ダイシングソーが絶縁保護部20からはみ出してしまうことが抑制され得る。ただし、長さLが長さW0よりも小さくてもよい。
また、上述のように、本実施形態における多数個取り基板1によれば、絶縁保護部20が位置する部分以外の部分にはめっき層14が形成される。このため、導電部13が酸化あるいは硫化することや、主配線12を他の部材にはんだ付けする際に導電部13が焼損することなどが抑制され得る。一方、導電部13のうち絶縁保護部20が設けられている跨部12A及びその周辺にはめっき層14が形成されていないため、多数個取り基板1を個片化する際に、めっき層14が個片化の妨げになることが抑制され得る。
(第2実施形態)
次に、本発明の第2実施形態について図4及び図5を参照して説明する。なお、第1実施形態と同一又は同等の構成要素については、特に説明する場合を除き、同一の参照符号を付して重複する説明を省略することがある。
図4は、本発明の第2実施形態に係る多数個取り基板1を概略的に示す平面図である。また、図5は、図4のV-V線における多数個取り基板1の断面図である。
図4及び図5に示すように、本実施形態に係る多数個取り基板1は、境界部4において絶縁基板2の表面2Aに分割溝30が形成され、裏面2Bに分割溝40が形成される点において、第1実施形態に係る多数個取り基板1と異なる。図5に示すように、本実施形態では、分割溝30上に導電部13及び絶縁保護部20が形成されており、導電部13の跨部12Aが分割溝30内に入り込んで分割溝30の内壁31に固定されている。また、絶縁保護部20は、分割溝30内に入り込んだ導電部13の跨部12Aの全体を覆って絶縁基板2及び導電部13に固定されている。なお、分割溝30,40の上記第2方向(第2境界部4Bが延在する方向)における幅は、例えば、それぞれ30μmとされてもよい。
以上のような構成を有する第2実施形態に係る多数個取り基板1によれば、第1実施形態に係る多数個取り基板1の上記作用効果に加えて、以下のような作用効果を得ることができる。
上述のように、本実施形態における多数個取り基板1によれば、境界部4において、絶縁基板2の表面2Aに分割溝30が形成され、裏面2Bに分割溝40が形成される。このため、境界部4に分割溝が形成されない第1実施形態に比べて、境界部4に沿って多数個取り基板1を個片化することがより容易になり得る。例えば、ダイシングソーなどを用いずに多数個取り基板1を個片化し得る。
また、上述のように、本実施形態における多数個取り基板1によれば、導電部13が分割溝30内に入り込んで分割溝30の内壁31に固定されるため、多数個取り基板を個片化する際に導電部13が内壁31から離間した状態になることが抑制され得る。
なお、本実施形態では、絶縁基板2の表面2A及び裏面2Bにそれぞれ分割溝を形成した例を説明したが、表面2A及び裏面2Bの一方のみに分割溝を形成してもよい。ただし、多数個取り基板1の個片化をより容易にする観点から、表面2A及び裏面2Bの両方に分割溝を形成することが好ましい。
以上、本発明に係る多数個取り基板1について第1及び第2実施形態を例に説明したが、本発明はこれらに限定されるものではない。
例えば、第1及び第2実施形態では、絶縁基板2の表面2Aのみに配線パターンを形成した例を説明したが、絶縁基板2の裏面2Bにも配線パターンを形成し、裏面2Bにおける導電部13の跨部12A上に絶縁保護部20を設けてもよい。絶縁基板2の裏面2Bにも配線パターンを形成する場合、絶縁基板2を貫通するビア導体を設けて表面2Aの配線パターンと裏面2Bの配線パターンとを接続してもよい。
また、第1及び第2実施形態では、主配線12が導電部13及びめっき層14から形成される例を説明したが、主配線12を導電部13のみから形成してもよい。この場合、めっき層14を形成する必要がないため、絶縁基板2にめっき用配線15を設ける必要がなくなる。
また、第1及び第2実施形態では、図3に示すように、絶縁保護部20が導電部13の跨部12Aの全体を覆って絶縁基板2及び導電部13に固定される例を説明した。しかし、例えば、図6に示すように、絶縁保護部20が導電部13の跨部12Aの一部を覆って絶縁基板2及び導電部13に固定されてもよい。この場合でも、絶縁保護部20が絶縁基板2及び導電部13に固定されるため、第1境界部4Aにおける導電部13と絶縁基板2との固定強度が絶縁保護部20を介して強化され得る。また、この場合、上記長さWを上記長さW0よりも小さくし得る。ただし、第1及び第2実施形態のように絶縁保護部20が跨部12Aの全体を覆っている場合、図3に示すように、導電部13の両側で絶縁保護部20が絶縁基板2及び導電部13に固定されるため、固定強度がより強化され得る。また、絶縁保護部20が跨部12Aの一部を覆っている上記実施形態では、主配線12を導電部13とめっき層14から形成する場合、跨部12Aのうち絶縁保護部20で覆われない部分にめっき層14が形成され得るため、めっき層14が個片化の妨げになるおそれがある。そのため、主配線12を導電部13とめっき層14から形成する場合には、跨部12Aの全体を絶縁保護部20で覆うことが好ましい。
また、上記第1及び第2実施形態では、図1及び図4に示すように、複数の跨部12Aのそれぞれに対して絶縁保護部20が設けられる例を説明したが、複数の跨部12Aの少なくとも1つに絶縁保護部20を設けてもよい。この場合、当該絶縁保護部20が設けられた部分において基板個片の端面の外観が不良になることが抑制され得る。
次に、上記部品搭載基板10の製造方法について説明する。この製造方法によれば、第2実施形態における多数個取り基板1から複数の部品搭載基板10を得ることができる。なお、当該製造方法の説明で使用される図8から図11は、当該製造方法の各工程後の様子を図5と同様の視点で示す図である。
図7は、本製造方法の工程を示すフローチャートである。図7に示すように、本製造方法は、絶縁基板形成工程P1と、導電部形成工程P2と、絶縁保護部形成工程P3と、めっき工程P4と、を備えている。以下、これら各工程について説明する。
<絶縁基板形成工程P1>
本工程は、多数個取り基板1の絶縁基板2を形成する工程であり、本製造方法の例では、基板母材準備工程P11と、第1溝形成工程P12と、第2溝形成工程P13と、焼成工程P14と、を含んでいる。
(基板母材準備工程P11)
本工程では、絶縁基板2の基板母材としてのセラミックグリーンシートを準備する。セラミックグリーンシートとは、焼成することによりセラミック焼結体となる生シートのことであって、焼成前のセラミック基板のことをいう。図8は、本工程において準備されるセラミックグリーンシートを示す斜視図である。図8に示すように、本工程においては、平坦なセラミックグリーンシート2Sを準備する。なお、図8の破線は、上述した部品搭載基板10の外縁部を仮想的に画定する仮想境界部4Sであり、上述した絶縁基板2の境界部4に相当するものである。すなわち、セラミックグリーンシート2Sは複数の基板個片が連結した構成を有する。
セラミックグリーンシート2Sは次のように製造される。例えば、絶縁基板2がアルミナセラミックスから成る場合には、アルミナ粉末、焼結助剤、有機バインダ、溶剤、可塑剤等を適宜混合してスラリーを調製する。次に、調製したスラリーをドクターブレード法やカレンダーロール法等の方法により、平坦なシート状に成形して単層のセラミックグリーンシート2Sを作製する。なお、セラミックグリーンシート2Sは、原料粉末を成型機に充填して、加圧成形して作製することもできる。
(第1溝形成工程P12及び第2溝形成工程P13)
次に、第1溝形成工程P12及び第2溝形成工程P13を行う。第1溝形成工程P12はセラミックグリーンシート2Sの表面に分割溝を形成する工程であり、第2溝形成工程P13はセラミックグリーンシート2Sの裏面に分割溝を形成する工程である。
図9は、第1溝形成工程P12及び第2溝形成工程P13後の様子を示す図である。本実施形態の例では、まず第1溝形成工程P12を行う。図9に示すように、本工程では、セラミックグリーンシート2Sの表面2SAに、仮想境界部4Sに沿って分割溝30を形成する。具体的には、表面2SA側から鋭利な金型をプレス機で押圧することによって分割溝30を形成してもよいし、あるいは、仮想境界部4Sに沿ってレーザを走査することによって分割溝30を形成してもよい。
次に、第2溝形成工程P13を行う。例えば、第1溝形成工程P12と同様の方法により、セラミックグリーンシート2Sの裏面2SBに、仮想境界部4Sに沿って分割溝40を形成する。なお、第1溝形成工程P12と第2溝形成工程P13との順序を逆にしてもよい。
(焼成工程P14)
本工程は、セラミックグリーンシート2Sを焼成してセラミックグリーンシート2Sを焼結させる工程である。本製造方法の例では、溝形成工程P12,P13の後に本工程が行われる。本工程において、上述のように絶縁基板2が例えばアルミナセラミックスから成る場合には、アルミナが焼結し得る所定の温度(例えば、1400℃から1800℃程度の温度)で焼成する。この焼成によってセラミックグリーンシート2Sが焼結し、表面2Aと裏面2Bとに分割溝が形成された絶縁基板2が得られる。
なお、本製造方法の例では、溝形成工程P12,P13の後に焼成工程P14が行われるが、溝形成工程P12,P13と焼成工程P14の順序を入れ替えてもよい。すなわち、焼成工程P14の後に、溝形成工程P12,P13を行ってもよい。焼成工程P14後に分割溝を形成する場合には、例えば、ダイシングソーを用いて焼結したセラミックグリーンシートに分割溝を形成してもよい。
<導電部形成工程P2>
次に、導電部形成工程P2を行う。本工程では、例えば図4に示されるような配線パターンが絶縁基板2に形成されるように、絶縁基板2の表面2Aに導電部13を設ける。本製造方法の例では、図10に示すように、上記配線パターンを形成する位置に、高温焼成タイプの銀ペーストが例えば厚さ10μmとなるように印刷される。この印刷の方法として、例えば、スクリーン印刷、インクジェット印刷、あるいはオフセット印刷などを挙げることができる。本実施形態では、絶縁基板2の境界部4に分割溝30が形成されているため、印刷された導電部13のうち分割溝30を跨ぐ部分が分割溝30に入り込み、分割溝30の内壁31に接触した状態になり得る。このように銀ペーストを印刷した後、例えば150℃の温度で銀ペーストを5分間乾燥した上、例えば850℃の温度で銀ペーストを1時間焼成する。
この焼成により、主配線12を構成する導電部13が基板個片集合部3に形成され、めっき用配線15を構成する導電部13が基板縁部5に形成される。また、この焼成により、導電部13のうち分割溝30の内壁31に接触している部分が内壁31に固定される。
なお、本工程において、絶縁基板2の裏面2Bにも導電部13を形成してもよい。
<絶縁保護部形成工程P3>
次に、絶縁保護部形成工程P3を行う。本工程は、導電部13のうち上記跨部12A及びその周辺部に上記絶縁保護部20を設ける工程である。本実施形態では、図11に示すように、導電部13の跨部12A上に、高温焼成タイプの結晶化ガラスペーストが例えば厚さ10μmとなるように印刷される。本実施形態では、導電部13が分割溝30に入り込んで形成された導電部13の窪みに、結晶化ガラスペーストが入り込んだ状態になる。この結晶化ガラスペーストとして、上述のように、SiO2-ZnO-RO(Rはアルカリ元素)系のガラスペーストを挙げることができる。また、この印刷の方法として、スクリーン印刷、インクジェット印刷、あるいはオフセット印刷などを挙げることができる。なお、上述のように、この結晶化ガラスペーストの上記長さWは、跨部12Aの上記長さWの2倍以上であることが好ましい。また、結晶化ガラスペーストの上記長さLは、上記長さW以上であることが好ましい。
このように結晶化ガラスペーストを印刷した後、当該結晶化ガラスペーストを例えば150℃の温度で5分間乾燥した上、例えば850℃の温度で1時間焼成することにより、絶縁保護部20が形成される。また、この焼成により、絶縁保護部20が、絶縁基板2及び導電部13に固定される。なお、上述のように、結晶化ガラスペーストが導電部13の窪みに入り込んでいるため、絶縁保護部20と導電部13の跨部12Aとが隙間なく固定され得る。
なお、結晶化ガラスペースト以外の材料、例えば、非晶質ガラスペーストを用いて本工程を行ってもよい。
<めっき工程P4>
次に、めっき工程P4を行う。本工程は、導電部13にめっき層14を形成する工程である。本実施形態では、上記導電部形成工程P2で形成されためっき用配線15の給電部15A(図1参照)に電極を接続して電解めっき処理を行う。具体的には、まず、絶縁基板2の給電部15Aを陰極にセットし、ニッケル棒を陽極にセットした上で、絶縁基板2及びニッケル棒をスルファミン酸ニッケル電解液に浸漬する。この状態で電圧を印加することで、導電部13にニッケルめっきが施される。この際、上述のように、導電部13の跨部12A及びその周辺部は絶縁保護部20で覆われているため、図5に示すように、跨部12A及びその周辺部にニッケルめっきが形成されることが抑制される。すなわち、本実施形態では、導電部13のうち絶縁保護部20に覆われている部分以外の部分にニッケルめっきが形成される。
上記ニッケルめっき後、絶縁基板2の給電部15Aを陰極にセットし、金棒を陽極にセットした上で、絶縁基板2及び金棒をシアン化金電解液に浸漬する。この状態で電圧を印加することで、ニッケルめっきが施された導電部13に更に金めっきが施される。この際、ニッケルめっきを施す場合と同様に、導電部13の跨部12A及びその周辺部は絶縁保護部20で覆われているため、図5に示すように、跨部12A及びその周辺部に金めっきが形成されることが抑制される。すなわち、本実施形態では、導電部13のうち絶縁保護部20に覆われている部分以外の部分に金めっきが形成される。
以上のように、本工程により、導電部13のうち絶縁保護部20に覆われている部分以外の部分に、ニッケル及び金からなるめっき層14が形成される。なお、ニッケルめっき及び金メッキの一方のみを施してもよいし、他の種類の金属のめっきを施してもよい。また、導電部13にめっき層14を形成しない場合、本工程は不要となる。
以上により、第2実施形態における多数個取り基板1が完成する。
最後に、この多数個取り基板1を分割溝30,40に沿って分割することにより、複数の部品搭載基板10を得る。
以上、本製造方法によれば、上記第2実施形態における多数個取り基板1を製造することができる。この多数個取り基板1を分割溝30,40に沿って分割することにより、1枚の多数個取り基板1から複数の部品搭載基板10が得られる。また、この多数個取り基板1は上記絶縁保護部20を備えるため、分割した際に、多数個取り基板1の分割面である部品搭載基板10の端面が不良になることが抑制される。また、この多数個取り基板1には上記分割溝30,40が形成されているため、多数個取り基板の個片化作業が容易になり得る。
また、本製造方法によれば、導電部13を印刷により形成した上でめっき層14を形成するため、めっき層14を形成するためのシード層を絶縁基板2に形成する必要がない。このため、多数個取り基板1の製造の手間やコストが低減され得る。
また、本製造方法によれば、導電部形成工程P2の前に第1溝形成工程P12が行われる。すなわち、本製造方法によれば、絶縁基板2に導電部13を形成した後に分割溝30が形成されないため、導電部13が分割溝30で分断されることが抑制される。
また、本製造方法によれば、第2溝形成工程P13によって絶縁基板2の裏面2Bにも分割溝40が形成されるため、多数個取り基板1を個片化することがより容易になり得る。
以上、本発明に係る部品搭載基板10の製造方法について説明したが、本発明は上述の例に限定されるものではない。
例えば、上述の製造方法では、第2溝形成工程P13が絶縁基板形成工程P1において行われる。しかし、絶縁基板2の裏面2Bに導電部13が形成されない場合、裏面2Bに分割溝40を形成しても、導電部13が分割溝40によって分断されることが抑制される。そのため、この場合、導電部形成工程P2又はめっき工程P4の後に第2溝形成工程P13を行い得る。一方、裏面2Bにも導電部13を形成する場合、導電部形成工程P2の後に第2溝形成工程P13を行うと、裏面2Bに形成された導電部13が分割溝40によって分断され得る。したがって、この場合、第1溝形成工程P12と同様に、第2溝形成工程P13を導電部形成工程P2の前に行うことが好ましい。
また、上述の製造方法では、第2実施形態における多数個取り基板1を製造する例を説明したが、第1実施形態における多数個取り基板1を製造する場合には、第1溝形成工程P12及び第2溝形成工程P13が不要となる。
本発明によれば、多数個取り基板を個片化した際に基板個片の端面が不良になりにくい多数個取り基板及び当該多数個取り基板の製造方法が提供され、電子部品の分野などにおいて利用可能である。
1・・・多数個取り基板
2・・・絶縁基板
3・・・基板個片集合部
4・・・境界部(基板個片の外縁部)
4A・・・第1境界部
10・・・部品搭載基板
11・・・配線部
12・・・主配線
12A・・・跨部
13・・・導電部
14・・・めっき層
20・・・絶縁保護部
30・・・分割溝
31・・・内壁

Claims (15)

  1. 複数の基板個片が連結した絶縁基板と、
    前記基板個片の外縁部を跨いで前記絶縁基板に形成される導電部と、
    脆性材料からなる絶縁保護部と、
    を備え、
    前記絶縁保護部は、前記導電部における前記基板個片の前記外縁部を跨ぐ跨部の少なくとも一部を覆って前記絶縁基板及び前記導電部に固定され、側面の少なくとも一部が露出する
    ことを特徴とする多数個取り基板。
  2. 前記絶縁保護部は、前記跨部の全体を覆って前記絶縁基板及び前記導電部に固定される
    ことを特徴とする請求項1に記載の多数個取り基板。
  3. 前記外縁部のうち前記跨部と重なる部分が延在する第1方向における前記絶縁保護部の長さが、前記第1方向における前記跨部の長さの2倍以上である
    ことを特徴とする請求項1又は2に記載の多数個取り基板。
  4. 前記外縁部のうち前記跨部と重なる部分が延在する第1方向に垂直な第2方向における前記絶縁保護部の長さが、前記第1方向における前記跨部の長さ以上である
    ことを特徴とする請求項1から3のいずれか1項に記載の多数個取り基板。
  5. 前記絶縁保護部は結晶化ガラスからなる
    請求項1から4のいずれか1項に記載の多数個取り基板。
  6. 前記絶縁保護部の抗折強度が前記絶縁基板の抗折強度よりも小さい
    ことを特徴とする請求項1から5のいずれか1項に記載の多数個取り基板。
  7. 前記絶縁基板のうち前記絶縁保護部が形成される側の面には、前記基板個片の前記外縁部に沿って延在する分割溝が形成され、
    前記導電部の一部が前記分割溝の内壁に固定される
    ことを特徴とする請求項1から6のいずれか1項に記載の多数個取り基板。
  8. 前記導電部のうち前記絶縁保護部が位置する部分以外の部分にめっき層が形成される
    ことを特徴とする請求項1から7のいずれか1項に記載の多数個取り基板。
  9. 複数の基板個片が連結した絶縁基板と、
    前記基板個片の外縁部を跨いで前記絶縁基板に形成される導電部と、
    脆性材料からなる絶縁保護部と、
    を備え、
    前記絶縁保護部は、前記導電部における前記基板個片の前記外縁部を跨ぐ跨部の少なくとも一部を覆って前記絶縁基板及び前記導電部に固定され、
    前記絶縁基板のうち前記絶縁保護部が形成される側の面には、前記基板個片の前記外縁部に沿って延在する分割溝が形成され、
    前記導電部の一部が前記分割溝の内壁に固定される
    ことを特徴とする多数個取り基板。
  10. 前記導電部のうち前記絶縁保護部が位置する部分以外の部分にめっき層が形成される
    ことを特徴とする請求項9に記載の多数個取り基板。
  11. 前記絶縁保護部の少なくとも一部が前記導電部に設けられる溝の内壁に固定される
    ことを特徴とする請求項9又は10に記載の多数個取り基板。
  12. 複数の基板個片が連結した絶縁基板を焼成により形成する絶縁基板形成工程と、
    前記絶縁基板に導電部を前記基板個片の外縁部を跨いで形成する導電部形成工程と、
    前記導電部における前記基板個片の前記外縁部を跨ぐ跨部の少なくとも一部を脆性材料からなる絶縁保護部で覆う絶縁保護部形成工程と、
    を備え、
    前記絶縁保護部形成工程において、前記絶縁保護部は前記絶縁基板及び前記導電部に固定される
    ことを特徴とする多数個取り基板の製造方法。
  13. 前記導電部形成工程において、前記導電部は印刷により形成され、
    前記絶縁保護部形成工程の後に前記導電部をめっき層で覆うめっき層形成工程をさらに備える
    ことを特徴とする請求項12に記載の多数個取り基板の製造方法。
  14. 前記絶縁基板形成工程には、前記絶縁基板のうち前記絶縁保護部を形成する側の面に前記外縁部に沿って延在する第1分割溝を形成する第1溝形成工程が含まれる
    請求項12又は13に記載の多数個取り基板の製造方法。
  15. 前記絶縁基板のうち前記絶縁保護部を形成する側と反対側の面に前記外縁部に沿って延在する第2分割溝を形成する第2溝形成工程をさらに備える
    請求項12から14のいずれか1項に記載の多数個取り基板の製造方法。
JP2018168294A 2018-09-07 2018-09-07 多数個取り基板及び多数個取り基板の製造方法 Active JP7187223B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018168294A JP7187223B2 (ja) 2018-09-07 2018-09-07 多数個取り基板及び多数個取り基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018168294A JP7187223B2 (ja) 2018-09-07 2018-09-07 多数個取り基板及び多数個取り基板の製造方法

Publications (2)

Publication Number Publication Date
JP2020043179A JP2020043179A (ja) 2020-03-19
JP7187223B2 true JP7187223B2 (ja) 2022-12-12

Family

ID=69798642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018168294A Active JP7187223B2 (ja) 2018-09-07 2018-09-07 多数個取り基板及び多数個取り基板の製造方法

Country Status (1)

Country Link
JP (1) JP7187223B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101164A (ja) 2003-09-24 2005-04-14 Matsushita Electric Works Ltd 回路板の製造方法及び回路板
JP2009218319A (ja) 2008-03-10 2009-09-24 Ngk Spark Plug Co Ltd 多数個取り配線基板の製造方法
JP2013043348A (ja) 2011-08-24 2013-03-04 Nippon Electric Glass Co Ltd 脆性板材の割断方法と割断装置
JP2013131621A (ja) 2011-12-21 2013-07-04 Kyocera Corp 多数個取り配線基板および配線基板ならびに電子装置
JP2018101720A (ja) 2016-12-21 2018-06-28 Ngkエレクトロデバイス株式会社 多数個取り配線基板およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03116890A (ja) * 1989-09-29 1991-05-17 Nippon Dempa Kogyo Co Ltd 印刷配線基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101164A (ja) 2003-09-24 2005-04-14 Matsushita Electric Works Ltd 回路板の製造方法及び回路板
JP2009218319A (ja) 2008-03-10 2009-09-24 Ngk Spark Plug Co Ltd 多数個取り配線基板の製造方法
JP2013043348A (ja) 2011-08-24 2013-03-04 Nippon Electric Glass Co Ltd 脆性板材の割断方法と割断装置
JP2013131621A (ja) 2011-12-21 2013-07-04 Kyocera Corp 多数個取り配線基板および配線基板ならびに電子装置
JP2018101720A (ja) 2016-12-21 2018-06-28 Ngkエレクトロデバイス株式会社 多数個取り配線基板およびその製造方法

Also Published As

Publication number Publication date
JP2020043179A (ja) 2020-03-19

Similar Documents

Publication Publication Date Title
JP6499007B2 (ja) チップ抵抗器
JP5708798B2 (ja) セラミック電子部品の製造方法
JP7187223B2 (ja) 多数個取り基板及び多数個取り基板の製造方法
JP5738109B2 (ja) 多数個取り配線基板
JP2012175064A (ja) チップ抵抗器およびその製造方法
JP5383407B2 (ja) 多数個取り配線基板
JP5697467B2 (ja) 多数個取り配線基板
JP5956185B2 (ja) 多数個取り配線基板
JP2013207204A (ja) 配線母基板
JP3740374B2 (ja) 多数個取り配線基板
JP4721926B2 (ja) 多数個取り配線基板
JP4161696B2 (ja) チップ型サージアブソーバ及びその製造方法
JP4189312B2 (ja) 配線基板
JP5897897B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP2005340562A (ja) 多数個取り配線基板
JP2004022958A (ja) 多数個取りセラミック基板
JP4057960B2 (ja) 多数個取り配線基板
JP2003273272A (ja) セラミック基板及びその製造方法
JP3798992B2 (ja) 多数個取りセラミック配線基板
KR20210074612A (ko) 저항 부품
JP6017994B2 (ja) 電子素子搭載用基板および電子装置
JP4711667B2 (ja) セラミック基板の製造方法
JP2021158226A (ja) 多数個取り配線基板およびその製造方法、並びに配線基板の製造方法
JP6258679B2 (ja) 配線基板および電子装置
JP2004055957A (ja) 多数個取りセラミック基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20181009

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20200730

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221130

R150 Certificate of patent or registration of utility model

Ref document number: 7187223

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150