JP7180623B2

JP7180623B2 - 半導体装置

Info

Publication number: JP7180623B2
Application number: JP2020015362A
Authority: JP
Inventors: 晃一西田; 雅樹竹内; 裕竹島; 和裕井上
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2020-01-31
Filing date: 2020-01-31
Publication date: 2022-11-30
Anticipated expiration: 2040-01-31
Also published as: JP2021125475A

Description

本発明は、半導体装置に関する。

半導体基板の表面に微細な溝（トレンチともいう）を形成して表面積を向上させて、その表面にキャパシタとなるＭＩＭ（ＭｅｔａｌＩｎｓｕｌａｔｏｒＭｅｔａｌ）を形成することによって、静電容量を増加させたキャパシタが知られている（特許文献１）。

また、基板上にキャパシタを一層形成しその表面上にｐｏｌｙ－Ｓｉなどを堆積し、さらにトレンチ形成しキャパシタを作製することで多層のキャパシタを形成し一の素子当りの容量を大きくする方法（特許文献２）も提案されている。この方法では基板上に一度形成したトレンチキャパシタ表面に稠密にＳｉを堆積させるなど高度なプロセスを必要とし、素子が高コストなものとなる。
このため、複数（または２以上）のトレンチキャパシタを形成した基板を互いに貼り合わせることで一体化し、一の素子当りの容量密度を高くして大容量を実現した半導体素子も提案されている（特許文献３）。

米国特許出願公開第２０１８／０３５０７９０号明細書米国特許出願公開第２０１８／０３０８６３８号明細書国際公開第２０１８／１７４１９１号

しかしながら、特許文献３に示されたような基板同士が貼り合わせられた構造を有する半導体装置においては半導体素子の実装時や使用時の環境によっては基板同士の接点である端子部に応力が集中することによりクラックを生じさせてしまう可能性があった。
特に、同じ材質の基板同士が貼り合わせられているので、応力が基板同士の接点である端子部に集中しやすくなっていた、

そこで、本発明は、基板同士が貼り合わせられた構造を有する半導体装置であって、半導体素子の実装時や使用時に基板同士の接点にクラックが発生しにくい構造を有する半導体装置を提供することを目的とする。

本発明の半導体装置は、第１Ｓｉ基板上に形成されたトレンチ部に設けられた第１電極層、第１誘電体層及び第２電極層からなる第１容量部を備える第１基板と、第２Ｓｉ基板上に形成されたトレンチ部に設けられた第３電極層、第２誘電体層及び第４電極層からなる第２容量部を備える第２基板と、が積層された構成を含む半導体装置であって、上記第１基板の第１容量部を構成する電極と上記第２基板の第２容量部を構成する電極は、所定の高さを有する少なくとも２つの導電ピラーにより電気的に接続されており、上記少なくとも２つの導電ピラー、上記第１基板及び上記第２基板で囲まれた空間に強度保持材が配置されていることを特徴とする。

本発明によれば、基板同士が貼り合わせられた構造を有する半導体装置であって、半導体素子の実装時や使用時に基板同士の接点にクラックが発生しにくい構造を有する半導体装置を提供することができる。

図１は、本発明の第一実施形態の半導体装置の一例を模式的に示す断面図である。図２は、金属からなる強度保持材を有する半導体装置の一例を模式的に示す断面図である。図３は、図２に示す半導体装置のＡ－Ａ線断面図である。図４は、本発明の第二実施形態の半導体装置の一例を模式的に示す断面図である。図５は、本発明の第三実施形態の半導体装置の一例を模式的に示す断面図である。図６は、本発明の第四実施形態の半導体装置の一例を模式的に示す断面図である。図７は、本発明の第四実施形態の半導体装置の一例を模式的に示す断面図である。図８は、第１基板と第２基板をトレンチ部の向きが対向するように積層して貼り合わせる様子を模式的に示す工程図である。図９は、第１基板と第２基板をトレンチ部の向きが同じ向きとなるように積層して貼り合わせる様子を模式的に示す工程図である。

以下、本発明の半導体装置について説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の各実施形態の望ましい構成を２つ以上組み合わせたものもまた本発明である。

［第一実施形態の半導体装置］
図１は、本発明の第一実施形態の半導体装置の一例を模式的に示す断面図である。
図１に示す半導体装置１は、第１基板１０と第２基板２０が積層された構成を含む。
第１基板１０と第２基板２０は、所定の高さを有する少なくとも２つの導電ピラー３０（導電ピラー３１ａ及び３２ａと導電ピラー３１ｂ及び３２ｂ）により電気的に接続されている。
少なくとも２つの導電ピラー３０、第１基板１０及び第２基板２０で囲まれた空間に強度保持材４０が配置されている。
導電ピラー３１ａと導電ピラー３２ａの間、及び、導電ピラー３１ｂと導電ピラー３２ｂの間はそれぞれ導電性接着剤３５ａ、導電性接着剤３５ｂで接合されている。

第１基板１０は、第１主面１１ａと第１主面１１ａに対向する第２主面１１ｂとを有する第１Ｓｉ基板１１を含み、第１Ｓｉ基板１１の第１主面１１ａ上には、複数のトレンチ部５０を有する。
トレンチ部５０には、第１Ｓｉ基板１１の第２主面１１ｂから第１主面１１ａに向かう厚さ方向(紙面上向きの方向）に、第１電極層１２、第１誘電体層１３及び第２電極層１４の順に積層してなる第１容量部１５が設けられている。
第１電極層１２と第２電極層１４の間に第１誘電体層１３が設けられることで、第１容量部１５がコンデンサとして機能する。
第２電極層１４は、トレンチ部５０から第１Ｓｉ基板１１の第１主面１１ａまで広がって形成されている。第２電極層１４の表面には保護層１６が設けられている。導電ピラー３１ａ及び導電ピラー３１ｂは保護層１６を厚さ方向に貫通し、第１基板１０の第１容量部１５を構成する電極である第２電極層１４と電気的に接続されている。
なお、保護層は絶縁材料からなる層である。

第２基板２０は、第３主面２１ａと第３主面２１ａに対向する第４主面２１ｂとを有する第２Ｓｉ基板２１を含み、第２Ｓｉ基板２１の第３主面２１ａ上には、複数のトレンチ部６０を有する。
トレンチ部６０には、第２Ｓｉ基板２１の第４主面２１ｂから第３主面２１ａに向かう厚さ方向(紙面下向きの方向）に、第３電極層２２、第２誘電体層２３及び第４電極層２４の順に積層してなる第２容量部２５が設けられている。
第３電極層２２と第４電極層２４の間に第２誘電体層２３が設けられることで、第２容量部２５がコンデンサとして機能する。
第４電極層２４は、トレンチ部６０から第２Ｓｉ基板２１の第３主面２１ａまで広がって形成されている。第４電極層２４の表面には保護層２６が設けられている。導電ピラー３２ａ及び導電ピラー３２ｂは保護層２６を厚さ方向に貫通し、第２基板２０の第２容量部２５を構成する電極である第４電極層２４と電気的に接続されている。

トレンチ部５０及びトレンチ部６０は図１に示す段面において第１基板１０及び第２基板２０にそれぞれ２箇所設けられているが、その数は限定されるものではない。
また、半導体装置を上面視した場合にトレンチ部は縦方向及び横方向に並んで配置されていてもよい。トレンチ部が格子状又は千鳥形状に並んで配置されていてもよい。
トレンチ部の断面形状としては、図１に示すように開口から先端までの幅が同じ形状であってもよい。また、トレンチ部の断面形状はトレンチの開口から先端に向けて幅が狭くなるＶ字形状であってもよい。トレンチ部の断面形状がＶ字型である場合、トレンチ部の全体の形状は円錐形又は角錐形であってもよく、楔型であってもよい。

第１基板１０と第２基板２０は、第１Ｓｉ基板１１の第１主面１１ａと第２Ｓｉ基板２１の第３主面２１ａとを対向して積層されることにより、トレンチ部５０及びトレンチ部６０の向きが対向するように積層されている。
トレンチ部の向きが対向するように積層されていると、半導体装置をワイヤボンディングにより実装する場合にワイヤボンディングを行う面にトレンチ構造が無いため、ボンディング時に強い圧力を要する部材でボンディングした場合でも強い圧力によるトレンチ構造の損傷がなく、半導体装置の電気的特性の劣化の抑制や信頼性の劣化の抑制を図ることができる。

第１基板１０は第１Ｓｉ基板１１のトレンチ部５０が設けられた第１主面１１ａと反対側の第２主面１１ｂに裏面電極１７を有する。また、第２基板２０は第２Ｓｉ基板２１のトレンチ部６０が設けられた第３主面２１ａと反対側の第４主面２１ｂに裏面電極２７を有する。
裏面電極１７及び裏面電極２７を使用して、半導体装置１を他の基板等に実装することができる。

以下、第１基板及び第２基板を構成する第１Ｓｉ基板、第２Ｓｉ基板、裏面電極、第１容量部、第２容量部及び保護層の構成要素について説明する。
第１Ｓｉ基板及び第２Ｓｉ基板は、Ｓｉ（シリコン）系の材料によって形成されている。例えば、第１Ｓｉ基板及び第２Ｓｉ基板は導電性を有するｎ型Ｓｉ又はｐ型Ｓｉによって形成されることが好ましい。第１Ｓｉ基板及び第２Ｓｉ基板が導電性を有する場合、第１Ｓｉ基板及び第２Ｓｉ基板が裏面電極の機能を兼ねることができる。例えば、第１Ｓｉ基板及び第２Ｓｉ基板の厚さは６８０μｍ程度である。第１Ｓｉ基板及び第２Ｓｉ基板の抵抗率としては、０．００１Ωｃｍ以上、９０Ωｃｍ以下であってよい。
第１Ｓｉ基板及び第２Ｓｉ基板が上記特性を有することにより、裏面電極は、導電性を有する第１Ｓｉ基板又は第２Ｓｉ基板を介して第１電極層に電気的に接続される。

裏面電極は、例えば、Ｍｏ（モリブデン）、Ａｌ（アルミニウム）、Ａｕ（金）、Ｗ（タングステン）、Ｐｔ（プラチナ）、Ｔｉ（チタン）等の金属材料によって形成されている。これらの金属材料による裏面電極は、スパッタ法や真空蒸着法などで形成される。裏面電極の材料は導電材料であれば金属材料に限定されるものではなく、導電性樹脂等であってもよい。

第１基板のトレンチ部には第１電極層、第１誘電体層、第２電極層からなる第１容量部が設けられている。
第１電極層としては導電性を有する第１Ｓｉ基板又は第２Ｓｉ基板をそのまま用いる方法であってもよいし、第１Ｓｉ基板又は第２Ｓｉ基板に設けられた電極用の金属膜であってもよい。第１電極層として金属膜を使う場合の材料としては、Ｃｕ、Ａｇ、Ａｕ、Ａｌ、Ｎｉ、Ｃｒ、Ｔｉ等の金属又はこれらの金属を含む導電体が挙げられる。
また、第１電極層は、上述した材料からなる２層以上の導電体層を有していてもよい。

第１電極層の厚さは特に限定されないが、０．３μｍ以上、１０μｍ以下であることが好ましく、０．５μｍ以上、３μｍ以下がより好ましい。

誘電体層を構成する材料としては、ＳｉＯ、Ａｌ_２Ｏ_３、ＨｆＯ_２、Ｔａ_２Ｏ_５、ＺｒＯ_２等の酸化物や、Ｓｉ_３Ｎ_４等の窒化物等の、誘電性又は絶縁性を有する材料が挙げられる。

誘電体層の厚さは特に限定されないが、０．０２μｍ以上、２μｍ以下であることが好ましい。

第２電極層を構成する材料としては、第１電極層を構成する材料と同様のものを好適に用いることができる。
第２電極層の厚さは特に限定されないが、０．３μｍ以上、１０μｍ以下であることが好ましく、０．５μｍ以上、５μｍ以下であることがより好ましい。

なお、第２基板のトレンチ部には第３電極層、第２誘電体層、第４電極層からなる第２容量部が設けられているが、第３電極層、第２誘電体層、第４電極層はそれぞれ第１基板の第１容量部を構成する第１電極層、第１誘電体層、第２電極層と対応する構成であり、好ましい構成は同様にすることができるので、それらの詳細な説明は省略する。

保護層は第２電極層又は第４電極層を覆う層である。保護層は例えばポリイミド等を用いて形成されることが好ましく、厚さが３０μｍ程度であることが好ましい。

続いて、第１基板と第２基板を電気的に接続する導電ピラーについて説明する。
導電ピラーはトレンチ部の外側に位置するように形成された柱状電極である。導電ピラーは金属材料であることが好ましく、Ｃｕ、Ａｇ、Ａｕ、Ａｌ、Ｎｉ、Ｃｒ、Ｔｉ等の金属又はこれらの金属を含む導電体であることが好ましい。

導電ピラーの形状は円柱形状又は角柱形状であることが好ましい。
導電ピラーは所定の高さを有する。
導電ピラーの高さとしては１０μｍ以上、４０μｍ以下であることが好ましい。
ここで規定する導電ピラーの高さは、第１基板と第２基板を電気的に接続する導電ピラーの高さの合計である。図１に示す半導体装置１のように第１基板１０と第２基板２０を電気的に接続する導電ピラー３０が複数の導電ピラー（導電ピラー３１ａ及び３２ａと導電ピラー３１ｂ及び３２ｂ）からなる場合、導電ピラー３０の高さは導電ピラー３１ａ及び３２ａの高さの合計又は導電ピラー３１ｂ及び３２ｂとなる。
第１基板又は第２基板にそれぞれ設けられる導電ピラーの高さ（導電ピラー１本分の高さ）は５μｍ以上、２０μｍ以下であることが好ましい。
また、導電ピラーが円柱形状である場合、その直径が３０μｍ以上、１００μｍ以下であることが好ましい。また、導電ピラーが角柱形状である場合、その断面積が７００μｍ^２以上、８０００μｍ^２以下であることが好ましい。

また、導電ピラーは図１に示す段面において第１基板及び第２基板にそれぞれ２箇所設けられているが、その数は限定されるものではない。
また、半導体装置を上面視した場合に導電ピラーは縦方向及び横方向に並んで配置されていてトレンチ部を囲むように設けられていてもよい。

また、第１基板と第２基板の電気的接続を図るための導電ピラーとは別に、第１基板と第２基板の間に第１基板と第２基板を電気的に接続せずに物理的にのみ接続するピラーが別に設けられていてもよい。第１基板と第２基板を物理的に接続するピラーの数が増えると、第１基板と第２基板の接合の安定性を高めることができる。

図１には、導電ピラー３１ａと導電ピラー３２ａの間、及び、導電ピラー３１ｂと導電ピラー３２ｂの間がそれぞれ導電性接着剤３５ａ、導電性接着剤３５ｂで接合されている態様を示している。
導電ピラーの接合方法として、導電性接着剤による接合の他には、ろう材による接合、金属の熱圧着による接合といった方法が挙げられる。
金属の熱圧着により導電ピラーを接合する場合、Ｃｕ／Ｎｉ／Ａｕ端子の熱圧着によることが好ましい。

本発明の半導体装置では、少なくとも２つの導電ピラー、第１基板及び第２基板で囲まれた空間に強度保持材が配置されている。
本発明の半導体装置では、第１基板と第２基板の貼り合わせでできた隙間部分に強度保持材を設けて、導電ピラーにより互いの基板を支持する。強度保持材を設けることにより、第１基板及び第２基板の接続部である導電ピラーへの応力集中を防ぎ、半導体装置の実装時や使用時に加わる応力によって生じる導電ピラーの破壊を回避することができる。

強度保持材の線熱膨張係数はＳｉの線熱膨張係数の０．１％以上、３００％以下であることが好ましい。また、強度保持材の線熱膨張係数はＳｉの線熱膨張係数の３０％以上、３００％以下であることがより好ましい。
強度保持材として線熱膨張係数が第１Ｓｉ基板及び第２Ｓｉ基板の線熱膨張係数と近いものを用いることで強度保持材と第１Ｓｉ基板及び第２Ｓｉ基板の間に加わる熱応力を最小限に抑え、半導体装置におけるクラックの発生を防止することができる。

強度保持材は樹脂とＳｉＯ_２フィラーとを含む樹脂組成物からなることが好ましい。
樹脂としては、エポキシ樹脂等を使用することができる。強度保持材がＳｉＯ_２フィラーを含む樹脂組成物であると、樹脂組成物の線熱膨張係数はトレンチ部が形成される基板であるＳｉの線熱膨張係数（３．９ｐｐｍ／℃）と比較的近くなる。
そのため、樹脂とＳｉＯ_２フィラーを含む樹脂組成物からなる強度保持材を第１基板と第２基板の間に配置することで半導体装置の実装時や使用時に第１Ｓｉ基板及び第２Ｓｉ基板と強度保持材の線熱膨張係数の違いにより加わるひずみが小さくなる。そして、導電ピラーに加わる熱応力を最小限に抑えて半導体装置におけるクラックの発生を防止することができる。

また、強度保持材を構成する樹脂組成物は、ＳｉＯ_２フィラーに加えて他のフィラーを含んでいてもよい。また、樹脂組成物はＳｉＯ_２フィラーに代えて他のフィラーを含んでいてもよい。
樹脂組成物が含んでいてもよい他のフィラーとしてはＡｌ_２Ｏ_３フィラー、ＺｒＯ_２フィラー、ＴｉＯ_２フィラー等が挙げられる。

強度保持材は金属からなることも好ましい。金属としてはＣｕ、Ａｇ又はそれらを含む合金等が好ましく、導電ピラーと同成分であることが好ましい。導電ピラーと同成分であると導電ピラーと同時に強度保持材を形成することができる。
Ｃｕ等の熱伝導率の高い金属を用いることで実装時や使用時の線熱膨張係数の違いによるひずみを小さくすることができる。また、導電ピラーと同種類の金属を用いれば導電ピラーと強度保持材の線熱膨張係数が均一になるため、導電ピラーに加わる熱応力を最小限に抑えて半導体装置におけるクラックの発生を防止することができる。
また、強度保持材が金属である場合、強度保持材は半導体装置の回路に対して電気的には作用しないダミー電極であることが好ましい。
強度保持材が金属からなる場合、強度保持材と、第１基板の第１容量部を構成する電極と第２基板の第２容量部を構成する電極を電気的に接続する２つの導電ピラーとが接触すると半導体装置の電気特性に影響を及ぼす。そのため、強度保持材と導電ピラーの間で絶縁を取る必要があるので、強度保持材と上記２つの導電ピラーとは接触しないようにする。

図２は、金属からなる強度保持材を有する半導体装置の一例を模式的に示す断面図である。
図２に示す半導体装置２は、金属からなる強度保持材を２つ有している。金属からなる強度保持材の１つは、金属ピラー３３ａと金属ピラー３４ａが導電性接着剤３６ａで接着されたものであり、もう１つは金属ピラー３３ｂと金属ピラー３４ｂが導電性接着剤３６ｂで接着されたものである。
これらの金属からなる強度保持材は、半導体装置２が有する第１容量部１５及び第２容量部１６の回路に対して電気的には作用しないダミー電極であり、第１容量部１５及び第２容量部１６から絶縁されている。
また、金属からなる強度保持材は各導電ピラー３０とは接触していない。
金属からなる強度保持材と各導電ピラーとの間に空隙を設けるか、金属からなる強度保持材と各導電ピラーとの間に保護層を設けることによって、金属からなる強度保持材と各導電ピラーとが接触しないようにすることが好ましい。

図３は、図２に示す半導体装置のＡ－Ａ線断面図である。図３は、Ａ－Ａ線で切断した断面における半導体装置２の上面図であるともいえる。
図３において参照符号１９で示す点線で囲んだ領域は、第１Ｓｉ基板の第１主面１１ａ上に第１容量部１５が形成されていない箇所であり、当該領域に金属からなる強度保持材（金属ピラー３３ａ及び金属ピラー３３ｂ）が設けられていることを示している。
また、半導体装置の上面視において、金属からなる強度保持材（金属ピラー３３ａ及び金属ピラー３３ｂ）が導電ピラー３１ａ、導電ピラー３１ｂと接触していないことも示している。

強度保持材は樹脂とＳｉＯ_２フィラーとを含む樹脂組成物部分と、金属部分とを含んでいることも好ましい。
強度保持材のうち導電ピラーに近い位置に金属部分を配置することで導電ピラーと強度保持材の線熱膨張係数の差を小さくして導電ピラーに加わる熱応力を抑えることができる。
また、その他の部分を樹脂とＳｉＯ_２フィラーとを含む樹脂組成物部分とすると、この部分の線熱膨張係数はトレンチ部が形成される基板であるＳｉの線熱膨張係数（３．９ｐｐｍ／℃）と比較的近くなる。そのため、半導体装置の実装時や使用時に第１Ｓｉ基板及び第２Ｓｉ基板と強度保持材の線熱膨張係数の違いにより加わるひずみが小さくなる。
これらの作用の結果、導電ピラーに加わる熱応力を最小限に抑えて半導体装置におけるクラックの発生を防止することができる。
この場合も、強度保持材と導電ピラーとの絶縁を取る必要があるので、強度保持材の金属部分と導電ピラーとが接触しないようにする。

また、強度保持材が導電性樹脂であってもよいが、この場合も強度保持材と導電ピラーとの絶縁を取る必要があるので、強度保持材と導電ピラーとが接触しないようにする。

強度保持材はｐｏｌｙ－Ｓｉ膜であることが好ましい。
ｐｏｌｙ－Ｓｉ膜はＣＶＤにより形成された膜であることが好ましい。
強度保持材がｐｏｌｙ－Ｓｉ膜であると、強度保持材の線熱膨張係数がトレンチ部が形成される基板であるＳｉの線熱膨張係数と近くなる。
そのため、半導体装置の実装時や使用時に第１Ｓｉ基板及び第２Ｓｉ基板と強度保持材の線熱膨張係数の違いにより加わるひずみが小さくなる。そして、導電ピラーに加わる熱応力を最小限に抑えて半導体装置におけるクラックの発生を防止することができる。
強度保持材がｐｏｌｙ－Ｓｉ膜である場合、第１基板と第２基板の物理的な接合は少なくとも２つの導電ピラーでなされるようにしてもよい。

［第二実施形態の半導体装置］
本発明の半導体装置は、トレンチ部の向きが同じ向きとなるように積層されていてもよい。
図４は、本発明の第二実施形態の半導体装置の一例を模式的に示す断面図である。
図４に示す半導体装置３は、第１基板１０と第２基板２０が積層された構成を含む。
半導体装置３では、第１Ｓｉ基板１１の第１主面１１ａと第２Ｓｉ基板２１の第４主面２１ｂとが対向するように積層させることにより、第１基板１０と第２基板２０がトレンチ部５０及びトレンチ部６０の向きが同じ向きとなるように積層されている。
第１基板１０と第２基板２０の構成は図１に示す第１基板１０と第２基板２０の構成と同様にすることができるのでその詳細な説明は省略する。

第１基板１０の上面には導電ピラー３１ａ及び導電ピラー３１ｂが設けられている。導電ピラー３１ａ及び導電ピラー３１ｂは第２基板２０の裏面電極２７と接続される。
導電ピラー３１ａ及び導電ピラー３１ｂと、第２基板２０の裏面電極２７とは、金属の熱圧着により接合されている。
導電ピラー３１ａ、導電ピラー３１ｂ、第１基板１０（第１基板１０の保護層１６）、第２基板２０（第２基板の裏面電極２７）で囲まれた空間に強度保持材４０が配置されている。

第二実施形態の半導体装置でも、第１基板と第２基板の貼り合わせでできた隙間部分に強度保持材を設けて、導電ピラーにより互いの基板を支持する。強度保持材を設けることにより、第１基板及び第２基板の接続部である導電ピラーへの応力集中を防ぎ、半導体装置の実装時や使用時に加わる応力によって生じる導電ピラーの破壊を回避することができる。

［第三実施形態の半導体装置］
本発明の半導体装置は、第１基板がその上面及び下面にトレンチ部を有する基板であってもよく、第１基板の上面のトレンチ部に対向する上側第２基板と、第１基板の下面のトレンチ部に対向する下側第２基板を備えていてもよい。この場合、下側第２基板、第１基板、上側第２基板の３つの基板が積層された構成となる。
下側第２基板と第１基板は少なくとも２つの導電ピラーにより電気的に接続されていて、少なくとも２つの導電ピラー、下側第２基板及び第１基板で囲まれた空間に強度保持材が配置されている。
第１基板と上側第２基板も少なくとも２つの導電ピラーにより電気的に接続されていて、少なくとも２つの導電ピラー、第１基板及び上側第２基板で囲まれた空間に強度保持材が配置されている。

図５は、本発明の第三実施形態の半導体装置の一例を模式的に示す断面図である。
図５に示す半導体装置４は、下側第２基板１２０ｂ、第１基板１１０、上側第２基板１２０ａが積層された構成を含む。

下側第２基板１２０ｂと第１基板１１０は、所定の高さを有する少なくとも２つの導電ピラー３０（導電ピラー３１ａ及び導電ピラー３２ａと導電ピラー３１ｂ及び導電ピラー３２ｂ）により電気的に接続されている。
少なくとも２つの導電ピラー３０、第１基板１１０及び下側第２基板１２０ｂで囲まれた空間に強度保持材４０ｂが配置されている。

第１基板１１０と上側第２基板１２０ａとは、所定の高さを有する少なくとも２つの導電ピラー３０（導電ピラー３１ａ及び導電ピラー３２ａと導電ピラー３１ｂ及び導電ピラー３２ｂ）により電気的に接続されている。
少なくとも２つの導電ピラー３０、第１基板１１０及び上側第２基板１２０ａで囲まれた空間に強度保持材４０ａが配置されている。

第１基板１１０は、第１主面１１ａと第１主面１１ａに対向する第２主面１１ｂを有する第１Ｓｉ基板１１を含み、第１Ｓｉ基板１１の第１主面１１ａ上、及び、第２主面１１ｂ上に、それぞれトレンチ部５０を有している。
第１Ｓｉ基板１１の第１主面１１ａ上及び第２主面１１ｂ上に形成されたトレンチ部５０には第１容量部１５がそれぞれ設けられている。第１Ｓｉ基板１１には裏面電極は設けられていない。
第１基板１１０における、第１容量部１５を構成する第１電極層１２、誘電体層１３及び第２電極層１４の構成は、図１に示す第１基板１０と同様にすることができる。
上側第２基板１２０ａ、下側第２基板１２０ｂの構成は図１に示す第２基板２０の構成と同様にすることができる。
上側第２基板１２０ａ、下側第２基板１２０ｂは、それぞれ第３主面２１ａと第３主面２１ａに対向する第４主面２１ｂとを有する第２Ｓｉ基板２１を含み、第２Ｓｉ基板２１の第３主面２１ａ上には、複数のトレンチ部６０を有する。
上側第２基板１２０ａ、下側第２基板１２０ｂを構成する第２Ｓｉ基板２１の第３主面２１ａ上に形成されたトレンチ部６０には第２容量部２５がそれぞれ設けられている。
従って、第１基板１１０、上側第２基板１２０ａ、下側第２基板１２０ｂのその詳細な説明は省略する。

第三実施形態の半導体装置でも、下側第２基板と第１基板との貼り合わせでできた隙間部分、及び、第１基板と上側第２基板の貼り合わせでできた隙間部分のそれぞれに強度保持材を設けて、導電ピラーにより互いの基板を支持する。強度保持材を設けることにより、基板間の接続部である導電ピラーへの応力集中を防ぎ、半導体装置の実装時や使用時に加わる応力によって生じる導電ピラーの破壊を回避することができる。

［第四実施形態の半導体装置］
本発明の半導体装置では、第１基板のトレンチ部の底部の中心点座標と、第２基板のトレンチ部の底部の中心点座標とが基板の厚さ方向に見たときにそれぞれ重ならないような形態であってもよい。。
図６及び図７は、本発明の第四実施形態の半導体装置の一例を模式的に示す断面図である。
図６に示す半導体装置５、図７に示す半導体装置６では、基板の厚さ方向に見たときに、第１基板１０のトレンチ部５０の底部の中心点座標と、第２基板２０のトレンチ部６０の底部の中心点座標が重ならない。
基板の厚み方向に見たときに中心点座標が重なるかの判断は、半導体基板の厚さ方向に沿って各トレンチ部の中心点を半導体基板の最上面に引き出した位置の重なりにより判断する。
図６及び図７において、トレンチ部５０の底部の中心点Ｃ_５０ａを、半導体基板４又は５の厚さ方向（符号Ｃ_５０で示す線）に沿って半導体基板４又は５の最上面に引き出した点を中心点座標Ｃ_５０ｂで示す。また、トレンチ部６０の底部の中心点Ｃ_６０ａを、半導体基板４又は５の厚さ方向（符号Ｃ_６０で示す線）に沿って半導体基板４又は５の最上面に引き出した点を中心点座標Ｃ_６０ｂで示す。
半導体基板の最上面に引き出された中心点座標Ｃ_５０ｂ及び中心点座標Ｃ_６０ｂが重ならない場合に、第１基板のトレンチ部の底部の中心点座標と、第２基板のトレンチ部の底部の中心点座標とが重ならないと判断する。
図６及び図７には、第１基板１０のトレンチ部５０の底部の中心点Ｃ_５０ａを半導体基板４又は５の厚さ方向に沿って最上面に引き出す線を線Ｃ_５０で示しており、第２基板２０のトレンチ部６０の底部の中心点Ｃ_６０ａを半導体基板４又は５の厚さ方向に沿って最上面に引き出す線を線Ｃ_６０で示している。

図６に示す半導体装置５では、第１基板１０と第２基板２０は、トレンチ部５０及びトレンチ部６０の向きが対向するように積層されている。
すなわち、図６に示す半導体装置５は、図１に示す半導体装置１において、基板の厚さ方向に見たときに、第１基板１０のトレンチ部５０の底部の中心点座標と、第２基板２０のトレンチ部６０の中心点座標とが重ならないように改変したものである。

一方、図７に示す半導体装置６では、第１基板１０と第２基板２０は、トレンチ部５０及びトレンチ部６０の向きが同じ向きとなるように積層されている。
すなわち、図７に示す半導体装置６は、図４に示す半導体装置３において、基板の厚さ方向に見たときに、第１基板１０のトレンチ部５０の底部の中心点座標と、第２基板２０のトレンチ部６０の中心点座標とが重ならないように改変したものである。

半導体装置に形成されたトレンチ部は熱が加わった際にたわみ易く、トレンチ部に応力が集中しやすい。基板の厚さ方向に見たときに、第１基板と第２基板でトレンチ部の底部の中心点座標が重なっていると応力の集中する箇所が第１基板と第２基板で半導体基板の厚さ方向で見て重なるため、半導体装置の脆性破壊につながりやすい。
第四実施形態の半導体装置のように、基板の厚さ方向に見たときに、第１基板のトレンチ部の底部の中心点座標と、第２基板のトレンチ部の底部の中心点座標が重なっていなければ、第１基板において応力の集中する箇所と第２基板において応力の集中する箇所が揃わないために、半導体装置全体で見た際に応力の分散が生じ、半導体装置の脆性破壊が生じにくくなる。

［半導体装置の製造方法］
以下に、本発明の半導体装置の製造方法の一例について説明する。
まず、第１基板を作製する。
第１Ｓｉ基板となるＳｉ基板を用意し、Ｓｉ基板上にフォトリソグラフィ及びドライエッチングによってトレンチ部を形成し、トレンチ部内に第１電極層、第１誘電体層、第２電極層を成膜して第１容量部を設ける。トレンチ部が設けられた面と反対側の面には裏面電極を設ける。
第２電極層の表面に少なくとも２つの導電ピラーを設け、さらに保護層を塗布等により設ける。さらに、保護層の表面を研磨する等の処理により、導電ピラーの表面が保護層から露出するようにする。

さらに、保護層の上に強度保持材となる樹脂組成物層を設ける。樹脂組成物層は強度保持材となる樹脂とＳｉＯ_２フィラーを含むことが好ましい。
樹脂組成物層を設けた後に、導電ピラーの上面が樹脂組成物層の表面と同平面になるか、導電ピラーの上面が樹脂組成物層の表面から少し露出するようにすることが好ましい。
このようにして第１基板を作製することができる。
同様の手順により第２基板を作製する。

図８は、第１基板と第２基板をトレンチ部の向きが対向するように積層して貼り合わせる様子を模式的に示す工程図である。
図８に示す第１基板１０及び第２基板２０は樹脂組成物層１４０をその最表面に有しており、樹脂組成物層１４０同士が対向するように第１基板１０と第２基板２０を重ねる。
第１基板１０と第２基板２０を重ねて上下から熱と圧力を加えて熱圧着すると、第１基板１０の樹脂組成物層１４０と第２基板２０の樹脂組成物層１４０が一体化して第１基板１０と第２基板２０の間に強度保持材４０が形成される。

第１基板１０の導電ピラー３１ａ及び導電ピラー３１ｂの上面に導電性接着剤１３５を塗布しておき、第２基板２０の導電ピラー３２ａ及び導電ピラー３２ｂの上面にも導電性接着剤１３５を塗布しておく。
そして、第１基板１０と第２基板２０を重ねて上下から熱と圧力を加えて熱圧着すると、導電ピラー３１ａと導電ピラー３２ａの間、及び、導電ピラー３１ｂと導電ピラー３２ｂの間がそれぞれ導電性接着剤３５ａ、導電性接着剤３５ｂで接合される。

上記手順により、第１基板と第２基板を少なくとも２つの導電ピラーで電気的に接続し、少なくとも２つの導電ピラー、第１基板及び第２基板で囲まれた空間に強度保持材を配置して、本発明の第一実施形態の半導体装置を得ることができる。

図９は、第１基板と第２基板をトレンチ部の向きが同じ向きとなるように積層して貼り合わせる様子を模式的に示す工程図である。
図９に示す第１基板１０は樹脂組成物層１４０をその最表面に有している。
第１基板１０の樹脂組成物層１４０と第２基板２０の裏面電極２７が対向するように第１基板１０と第２基板２０を重ねる。
第１基板１０と第２基板２０を重ねて上下から熱と圧力を加えて熱圧着すると、第１基板１０の樹脂組成物層１４０が第２基板２０の裏面電極２７と接着されて、第１基板１０と第２基板２０の間に強度保持材４０が形成される。

第１基板１０の導電ピラー３１ａ及び導電ピラー３１ｂの上面を熱圧着可能な金属端子（例えばＣｕ／Ｎｉ／Ａｕ端子）としておく。
そして、第１基板１０と第２基板２０を重ねて上下から熱と圧力を加えて熱圧着すると、導電ピラー３１ａと導電ピラー３１ｂが熱圧着により第２基板２０の裏面電極２７と接合される。

上記手順により、第１基板と第２基板を少なくとも２つの導電ピラーで電気的に接続し、少なくとも２つの導電ピラー、第１基板及び第２基板で囲まれた空間に強度保持材を配置して、本発明の第二実施形態の半導体装置を得ることができる。

第１基板の導電ピラーと第２基板の導電ピラーの間の接合方法について、図８では導電性接着剤を使用した方法、図９では金属の熱圧着を使用した方法を説明したが、導電ピラーの先端にろう材を付与しておき、ろう材による接合を行ってもよい。また、その他の接合方法によって接合を行ってもよい。

１、２、３、４、５、６半導体装置
１０、１１０第１基板
１１第１Ｓｉ基板
１１ａ第１主面
１１ｂ第２主面
１２第１電極層
１３第１誘電体層
１４第２電極層
１５第１容量部
１６、２６保護層
１７、２７裏面電極
１９第１Ｓｉ基板の第１主面上に第１容量部が形成されていない領域
２０第２基板
２１第２Ｓｉ基板
２１ａ第３主面
２１ｂ第４主面
２２第３電極層
２３第２誘電体層
２４第４電極層
２５第２容量部
３０、３１ａ、３１ｂ、３２ａ、３２ｂ導電ピラー
３３ａ、３３ｂ、３４ａ、３４ｂ金属ピラー
３５ａ、３５ｂ、３６ａ、３６ｂ、１３５導電性接着剤
４０、４０ａ、４０ｂ強度保持材
５０、６０トレンチ部
１２０ａ上側第２基板
１２０ｂ下側第２基板
１４０樹脂組成物層

Claims

第１Ｓｉ基板上に形成されたトレンチ部に設けられた第１電極層、第１誘電体層及び第２電極層からなる第１容量部を備える第１基板と、
第２Ｓｉ基板上に形成されたトレンチ部に設けられた第３電極層、第２誘電体層及び第４電極層からなる第２容量部を備える第２基板と、が積層された構成を含む半導体装置であって、
前記第１基板の第１容量部を構成する電極と前記第２基板の第２容量部を構成する電極は、所定の高さを有する少なくとも２つの導電ピラーにより電気的に接続されており、前記少なくとも２つの導電ピラー、前記第１基板及び前記第２基板で囲まれた空間に強度保持材が配置されていることを特徴とする半導体装置。
前記強度保持材の線熱膨張係数がＳｉの線熱膨張係数の０．１％以上、３００％以下である請求項１に記載の半導体装置。
前記強度保持材が樹脂とＳｉＯ_２フィラーとを含む樹脂組成物からなる請求項１又は２に記載の半導体装置。
前記強度保持材が金属からなり、前記強度保持材と前記２つの導電ピラーは接触していない請求項１又は２に記載の半導体装置。
前記強度保持材が樹脂とＳｉＯ_２フィラーとを含む樹脂組成物部分と、金属部分とを含む請求項１又は２に記載の半導体装置。
前記強度保持材がｐｏｌｙ－Ｓｉ膜である請求項１又は２に記載の半導体装置。
前記第１基板のトレンチ部の底部の中心点座標と、前記第２基板のトレンチ部の底部の中心点座標とが基板の厚さ方向で見たときにそれぞれ重ならない請求項１～６のいずれかに記載の半導体装置。
前記第１基板と前記第２基板は、前記トレンチ部の向きが対向するように積層されている請求項１～７のいずれかに記載の半導体装置。
前記第１基板と前記第２基板は、前記トレンチ部の向きが同じ向きとなるように積層されている請求項１～７のいずれかに記載の半導体装置。