JP7170886B2 - 画像送信装置、画像受信装置、画像送信プログラム及び画像受信プログラム - Google Patents

Description

この発明は、画像送信装置、画像受信装置、画像送信プログラム及び画像受信プログラムに関する。

衛星画像のように、大容量で、高速伝送を要する画像データを人工衛星上で圧縮して、地上に伝送し、地上で圧縮画像を伸長するシステムがある。このようなシステムでは、地上で伸長した伸長画像にエラーが生じる場合がある。伸長画像のエラーについては、従来技術では、パケットロスに伴う画質の変動を抑制する技術がある（例えば特許文献１）。しかし、従来技術では補間により原画像を復元しているため、復元された原画像の品質に課題があった。
また、上記画像エラーの発生要因の一つである宇宙空間での放射線によるエラーの対策として、同一の装置を３台以上用いて、多数決によって出力を決定する技術が広く用いられる。しかし、この技術では装置規模が増大してしまう課題があった。

特開２０１７－２２８９０３号公報

この発明は、伸長した伸長画像にエラーが生じた際に、エラーが生じなかった際の伸長画像と同等の復元画像を得ることのできるデータを送信する装置の提供を目的とする。

この発明の画像送信装置は、
画像から分割された複数の分割画像のそれぞれの分割画像を非可逆圧縮して第１圧縮画像を生成し、それぞれの前記第１圧縮画像を可逆圧縮して第２圧縮画像を生成する圧縮部と、
それぞれの前記第１圧縮画像と、それぞれの前記第２圧縮画像とのいずれかを伸長画像として伸長する伸長部と、
それぞれの前記分割画像の同一の画素位置における画素値を集約し、集約された画素値を前記画素位置ごとに有する分割合計画像を生成する第１生成部と、
前記分割画像に対する前記伸長画像の圧縮誤差を示す誤差画像を前記伸長画像ごとに生成し、それぞれの前記誤差画像の同一の画素位置における画素値を集約し、集約された画素値を前記画素位置ごとに有する誤差合計画像を生成する第２生成部と、
前記誤差画像の示す前記圧縮誤差が許容値を超えるかどうかを判定し、判定結果を示す判定データを生成する判定部と、
前記分割画像ごとの前記第２圧縮画像と、前記分割合計画像と、前記誤差合計画像と、前記判定データとを送信する送信部と、
を備える。

本発明の画像送信装置よれば、伸長した伸長画像にエラーが生じた際に、エラーが生じなかった際の伸長画像と同等の復元画像を得ることのできるデータを送信する装置を提供できる。

実施の形態１の図で、画像送信装置１００のハードウェア構成を説明する図。 実施の形態１の図で、画像受信装置２００の機能構成を示す図。 実施の形態１の図で、画像受信装置２００のハードウェア構成を示す図。 実施の形態１の図で、画像送信装置１００及び画像受信装置２００の動作を説明するフローチャート。 実施の形態１の図で、画像送信装置１００及び画像受信装置２００の動作の概要を示す図。 実施の形態２の図で、画像送信装置１００のハードウェア構成を示す図。 実施の形態２の図で、画像受信装置２００の機能構成を示す図。 実施の形態２の図で、画像送信装置１００及び画像受信装置２００の動作を示すフローチャート。 実施の形態２の図で、画像送信装置１００のハードウェア構成を補足する図。

以下、本発明の実施の形態について、図を用いて説明する。なお、各図中、同一または相当する部分には、同一符号を付している。実施の形態の説明において、同一または相当する部分については、説明を適宜省略または簡略化する。

実施の形態１．
図１から図５を参照して、実施の形態１の画像送信装置１００及び画像受信装置２００を説明する。
図１は、画像送信装置１００のハードウェア構成を示す。
図２は、画像受信装置２００の機能構成を示す。
図３は、画像受信装置２００のハードウェア構成を示す。

＊＊＊構成の説明＊＊＊
図１を参照して画像送信装置１００のハードウェア構成を説明する。以下の説明でＦＰＧＡは、Ｆｉｅｌｄ－Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙの略語である。画像送信装置１００は、制御ＦＰＧＡ＃０、ＦＰＧＡ＃１からＦＰＧＡ＃ＮのＮ台のＦＰＧＡ、及び送信部１５を備えている。送信部１５は送信装置である。

画像送信装置１００は、人工衛星または探査機のような宇宙機に搭載されることを想定する。宇宙用途を考慮した場合、放射線耐性が強いＦＰＧＡと弱いＦＰＧＡがある。一般に放射線耐性が強いＦＰＧＡは処理性能が低い。一方、放射線耐性の弱いＦＰＧＡは、放射線耐性が強いＦＰＧＡよりも処理能力が高い。画像送信装置１００で扱う画像は大容量であるため、複数のＦＰＧＡで並列に圧縮処理を行う必要がある。放射線耐性が強く処理性能の低い複数のＦＰＧＡで並列に圧縮処理を行った場合、並列数が大きくなり、ハードウェアリソース上の課題が生じる。一方、放射線耐性が弱く処理性能の高い複数のＦＰＧＡで並列に圧縮処理を行った場合、並列数は抑えられてハードウェアリソースは削減できる。しかし、放射線によるＳＥＵまたはＳＥＦＩのようなエラーにより、伸長画像にエラーが出る可能性が高まる。ここで、エラーの発生頻度としては、１撮像で多くとも１つのＦＰＧＡで発生する程度と考えられる。そこで、並列の圧縮処理には、放射線耐性が弱く処理性能の高い複数のＦＰＧＡを使用する。一方、処理能力をそれほど要求されない並列の圧縮処理以外の処理には、放射線耐性が強く処理性能の低いＦＰＧＡを使用する。

上記の考え方に従って、制御ＦＰＧＡ＃０は、放射線耐性が強く、処理性能が低い。ＦＰＧＡ＃１からＦＰＧＡ＃Ｎは、放射線耐性が低く、処理性能が高い。ＦＰＧＡ＃１からＦＰＧＡ＃Ｎを、ＦＰＧＡ＃Ｋ（Ｋ＝１，２，．．Ｎ）と表記する場合がある。ＦＰＧＡ＃Ｋは、非可逆圧縮部１－Ｋ、可逆圧縮部２－Ｋ、サブ伸長部３－Ｋ及びサブ符号生成部４－Ｋを備えている。また制御ＦＰＧＡ＃０は、分割部１１、分割合計画像生成部１２、誤差合計画像生成部１３及び判定部１４を備えている。分割合計画像生成部１２は第１生成部であり、誤差合計画像生成部１３は第２生成部である。制御ＦＰＧＡ＃０及びＦＰＧＡ＃１からＦＰＧＡ＃Ｎのそれぞれの機能は、動作の説明で後述する。

図２、図３を参照して、画像受信装置２００の構成を説明する。画像受信装置２００は地球の地上局に配置される。図２に示すように、画像受信装置２００は、機能要素として、受信部２１、受信側伸長部２２、エラー決定部２３、画像生成部２４及び照合部２５を備える。

図３に示すように、画像受信装置２００はコンピュータである。画像受信装置２００は、プロセッサ２１０を備える。画像受信装置２００は、プロセッサ２１０の他に、主記憶装置２２０、補助記憶装置２３０、入出力ＩＦ２４０及び通信ＩＦ２５０といった、他のハードウェアを備える。ＩＦはインタフェースの略語である。プロセッサ２１０は、信号線２６０を介して、他のハードウェアと接続され、他のハードウェアを制御する。

受信部２１、受信側伸長部２２、エラー決定部２３、画像生成部２４及び照合部２５の機能は、補助記憶装置２３０に格納された画像受信プログラム２１１により実現される。画像受信プログラム２１１は、受信部２１、受信側伸長部２２、エラー決定部２３、画像生成部２４及び照合部２５の機能を実現するプログラムである。

プロセッサ２１０は、画像受信プログラム２１１を実行する。プロセッサ２１０は、演算処理を行うＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）である。プロセッサ２１０の具体例は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）である。

入出力ＩＦ２４０は、各装置からデータが入出力されるポートである。通信ＩＦ２５０はプロセッサが他の装置と通信するための通信ポートである。通信ＩＦ２５０には受信装置２５１が接続されている。受信部２１は、通信ＩＦ２５０及び受信装置２５１を用いて、画像送信装置１００から第２圧縮画像のようなデータを受信する。

画像受信プログラム２１１は、受信部２１、受信側伸長部２２、エラー決定部２３、画像生成部２４及び照合部２５を、「処理」、「手順」あるいは「工程」に読み替えた各処理、各手順あるいは各工程をコンピュータに実行させるプログラムである。また、画像受信計算方法は、コンピュータである画像受信装置２００が画像受信プログラム２１１を実行することにより行われる方法である。画像受信プログラム２１１は、コンピュータ読み取り可能な記録媒体に格納されて提供されてもよいし、プログラムプロダクトとして提供されてもよい。

＊＊＊動作の説明＊＊＊
図４は、画像送信装置１００及び画像受信装置２００の動作を説明するフローチャートである。
図５は、画像送信装置１００及び画像受信装置２００の動作の概要を示す。
図４及び図５を参照して、画像送信装置１００及び画像受信装置２００の動作を説明する。画像送信装置１００の動作手順は、画像送信方法に相当する。画像送信装置１００の動作を実現するプログラムは、画像送信プログラム１１１に相当する。画像受信装置２００の動作手順は、画像受信方法に相当する。画像受信装置２００の動作を実現するプログラムは、画像受信プログラム２１１に相当する。

実施の形態１の画像送信装置１００は、圧縮誤差画像の作成のため、非可逆圧縮後のデータを伸長し原画との差分を取る。これに対して後述する実施の形態２の画像送信装置１００は、圧縮誤差画像の作成のため、可逆圧縮後のデータを伸長し原画との差分を取る。以下に、実施の形態１の画像送信装置１００及び画像受信装置２００の動作を説明する。

＜ステップＳ１１：分割＞
ステップＳ１１において、分割部１１が原画を複数の分割画像に分割する。分割画像をｉｍｇＫ（Ｋ＝１，２，．．．Ｎ）と表記すると、分割部１１は、原画をｉｍｇ１からｉｍｇＮの分割画像に分割する。分割部１１は、ｉｍｇ１からｉｍｇＮのそれぞれを、ＦＰＧＡ＃１からＦＰＧＡ＃Ｎのそれぞれに入力する。ｉｍｇＫはＦＰＧＡ＃Ｋに入力される。

＜ステップＳ１２：圧縮＞
ステップＳ１２において、各ＦＰＧＡの非可逆圧縮部及び可逆圧縮部は、ｉｍｇＫを圧縮する。ＦＰＧＡ＃１からＦＰＧＡ＃Ｎの、非可逆圧縮部１－１から非可逆圧縮部１－Ｎ、及び、可逆圧縮部２－１から可逆圧縮部２－Ｎは、圧縮部１６を構成する。圧縮部１６は、原画の画像から分割された複数のｉｍｇＫ（Ｋ＝１，２．．．Ｎ）のそれぞれのｉｍｇＫを非可逆圧縮して、第１圧縮画像５（＃Ｋ）を生成する。圧縮部１６は、第１圧縮画像５（＃Ｋ）を可逆圧縮して第２圧縮画像６（＃Ｋ）を生成する。具体的には、図１に示すように各ＦＰＧＡがｉｍｇＫを圧縮する。ＦＰＧＡ＃１を例にとれば、非可逆圧縮部１－１がｉｍｇ１を非可逆圧縮して第１圧縮画像５（＃１）を生成し、可逆圧縮部２－１が第１圧縮画像５（＃１）を可逆圧縮して第２圧縮画像６（＃１）を生成する。他のＦＰＧＡも同様である。

＜ステップＳ１３：ｉｍｇＳＵＭの生成＞
ステップＳ１３において、第１生成部である分割合計画像生成部１２は、それぞれのｉｍｇＫの同一の画素位置における画素値を集約し、集約された画素値を画素位置ごとに有する分割合計画像を生成する。分割合計画像は、ｉｍｇＳＵＭと表記する。
具体的には以下のようである。ｉｍｇ１からｉｍｇＮは、同じサイズである。ｉｍｇ１からｉｍｇＮは、画素１から画素ＮｐまでのＮｐ個の画素ｉ（ｉ＝１，２．．Ｎｐ）を有する。ｉｍｇＫの画素ｉを画素（Ｋ，ｉ）と表記する。ｉｍｇ１からｉｍｇＮの画素ｉを集約したデータをＰ（ｉ）と表記する。
そうすると、
Ｐ（１）＝画素（１，１）＋画素（２，１）＋．．＋画素（Ｎ、１）、
Ｐ（２）＝画素（１，２）＋画素（２，２）＋．．＋画素（Ｎ、２）、
．．．
Ｐ（ｉ）＝画素（１，ｉ）＋画素（２，ｉ）＋．．＋画素（Ｎ、ｉ）、
．．．
Ｐ（Ｎｐ）＝画素（１，Ｎｐ）＋画素（２，Ｎｐ）＋．．＋画素（Ｎ、Ｎｐ）、
である。
Ｐ（１）からＰ（Ｎｐ）を用いてｉｍｇＳＵＭを表記すれば、
ｉｍｇＳＵＭ＝｛Ｐ（１），Ｐ（２），．．，Ｐ（ｉ），．．，Ｐ（Ｎｐ）｝
である。

＜ステップＳ１４：伸長、△ｉｍｇＫ生成＞
ステップＳ１４において、第２生成部である誤差合計画像生成部１３が、誤差画像である△ｉｍｇＫを生成する。誤差合計画像生成部１３が、△ｉｍｇＫを生成する前提として、伸長部１７が、それぞれの第１圧縮画像５（＃Ｋ）と、それぞれの第２圧縮画像６（＃Ｋ）とのいずれかを伸長画像７（＃Ｋ）として伸長する。実施の形態１では、図１に示すように、誤差合計画像生成部１３は、それぞれの第１圧縮画像５（＃Ｋ）を伸長する。なお、実施の形態２では、誤差合計画像生成部１３は、それぞれの第２圧縮画像６（＃Ｋ）を伸長する。なお、図５では伸長の処理は省略している。図１において、ＦＰＧＡ＃１からＦＰＧＡ＃Ｎの、サブ伸長部３－１からサブ伸長部３－Ｎは、伸長部１７）を構成する。具体的には、図１に示すように、ＦＰＧＡ＃Ｋのサブ伸長部３－Ｋが、第１圧縮画像５（＃Ｋ）を伸長する。ＦＰＧＡ＃１を例にとれば、サブ伸長部３－１が第１圧縮画像５（＃１）を伸長し、伸長画像７（＃１）を生成する。他のＦＰＧＡも同様である。

誤差合計画像生成部１３は、ｉｍｇＫに対する伸長画像７（＃Ｋ）の圧縮誤差を示す誤差画像である△ｉｍｇＫを、伸長画像７（＃Ｋ）ごとに生成する。以下誤差画像を△ｉｍｇＫと表記する。誤差合計画像生成部１３は、ｉｍｇＫと伸長画像７（＃Ｋ）とから、△ｉｍｇＫを生成する。ｉｍｇ１を例に説明する。Ｋ＝１の場合を例にとれば、誤差合計画像生成部１３は、ｉｍｇ１と伸長画像７（＃１）とから、△ｉｍｇ１を生成する。誤差合計画像生成部１３は、ｉｍｇ１を分割部１１から受信しても良いし、ＦＰＧＡ＃１から受信しても良い。誤差合計画像生成部１３は、伸長画像７（＃１）をＦＰＧＡ＃１のサブ伸長部３－１から受信する。
伸長画像７（＃Ｋ）が異常により、一定時間内に制御ＦＰＧＡ＃０へ送信されない場合、すなわち一定時間内に制御ＦＰＧＡ＃０が伸長画像７（＃Ｋ）を受信しない場合、誤差合計画像生成部１３は、受信しない伸長画像７（＃Ｋ）に対応するΔｉｍｇＫを、全画素値ゼロとして扱う。

＜ステップＳ１５：Ｄｊの生成＞
ステップＳ１５において、判定部１４は、誤差画像である△ｉｍｇＫの示す圧縮誤差が許容値ＴＨを超えるかどうかを判定し、判定結果を示す判定データＤｊを生成する。判定データＤｊは、ｉｍｇＫのＫを示す数字である。例えば、△ｉｍｇＭ（Ｋ＝Ｍ）の示す圧縮誤差が許容値ＴＨを超えるとき、判定データＤｊ＝｛Ｍ｝である。
また、判定部１４は、サブ伸長部３－Ｋからの伸長画像７（＃Ｋ）の受信有無を判定し、判定結果を示す判定データＤｊを生成する。例えば、伸長画像７（＃Ｍ）が異常により受信されない場合、判定部１４は、判定データＤｊ＝｛Ｍ｝の判定データＤｊを生成する。

＜ステップＳ１６：△ｉｍｇＳＵＭの生成＞
ステップＳ１６において、誤差合計画像生成部１３は、それぞれの△ｉｍｇＫの同一の画素位置における画素値を集約し、集約された画素値を画素位置ごとに有する△ｉｍｇＳＵＭを生成する。△ｉｍｇＳＵＭの生成は、ステップＳ１３で述べたｉｍｇＳＵＭの生成と同様である。具体的には以下のようである。
△ｉｍｇ１から△ｉｍｇＮは、ｉｍｇ１からｉｍｇＮと同様に、画素１から画素ＮｐまでのＮｐ個の画素ｉ（ｉ＝１，２．．Ｎｐ）を有する。△ｉｍｇＫの画素ｉを画素（Ｋ，ｉ）と表記する。△ｉｍｇ１から△ｉｍｇＮの画素ｉを集約したデータを△Ｐ（ｉ）と表記する。
そうすると、
△Ｐ（１）＝画素（１，１）＋画素（２，１）＋．．＋画素（Ｎ、１）、
△Ｐ（２）＝画素（１，２）＋画素（２，２）＋．．＋画素（Ｎ、２）、
．．．
△Ｐ（ｉ）＝画素（１，ｉ）＋画素（２，ｉ）＋．．＋画素（Ｎ、ｉ）、
．．．
△Ｐ（Ｎｐ）＝画素（１，Ｎｐ）＋画素（２，Ｎｐ）＋．．＋画素（Ｎ、Ｎｐ）、
である。
△Ｐ（１）から△Ｐ（Ｎｐ）を用いて△ｉｍｇＳＵＭを表記すれば、
△ｉｍｇＳＵＭ＝｛△Ｐ（１），△Ｐ（２），．．，△Ｐ（ｉ），．．，△Ｐ（Ｎｐ）｝
である。
ただし、許容値ＴＨを超えると判定された△ｉｍｇＫは、誤差合計画像△ｉｍｇＳＵＭの生成に使用しない。例えば、判定データＤｊ＝｛Ｍ｝であれば、△ｉｍｇＭは△ｉｍｇＳＵＭの生成に使用されない。
なお、許容値ＴＨを超えると判定された△ｉｍｇＫを、誤差合計画像△ｉｍｇＳＵＭの生成に使用しないことは、必ずしも必須ではない。代替画像に要求される品質によっては、許容値ＴＨを超えると判定された△ｉｍｇＫを、誤差合計画像△ｉｍｇＳＵＭの生成に使用しても構わない。

＜ステップＳ１７：Ｃｋの生成＞
実施の形態１では伸長部１７は、それぞれの第１圧縮画像５（＃Ｋ）を伸長画像７（＃Ｋ）として伸長する。符号生成部１８は、第１圧縮画像５（＃Ｋ）を使用して、第１圧縮画像５（＃Ｋ）の誤り検出符号Ｃｋを生成する。送信部１５は、誤り検出符号Ｃｋを送信する。誤り検出符号Ｃｋを送信する必要性は後述のステップＳ２５で説明する。具体的には以下のようである。実施の形態１では、図１に示すように、ＦＰＧＡ＃１からＦＰＧＡ＃Ｎの、サブ符号生成部４－１からサブ符号生成部４－Ｎは、符号生成部１８を構成する。図１に示すように、ＦＰＧＡ＃Ｋのサブ符号生成部４－Ｋが第１圧縮画像５（＃Ｋ）の誤り検出符号Ｃｋを生成する。ＦＰＧＡ＃１を例にとれば、サブ符号生成部４－１が第１圧縮画像５（＃１）の誤り検出符号Ｃ１を生成する。他のＦＰＧＡも同様である。

＜ステップＳ１８：各データの送信＞
送信部１５は、ｉｍｇＫごとの第２圧縮画像６（＃Ｋ）、ｉｍｇＳＵＭ、△ｉｍｇＳＵＭ、判定データＤｊ及び誤り検出符号Ｃｋを送信する。

＜ステップＳ２１：各データの受信＞
ステップＳ２１において、画像受信装置２００の受信部２１は、それぞれの第２圧縮画像６（＃Ｋ）と、ｉｍｇＳＵＭと、△ｉｍｇＳＵＭと、判定データＤｊと、誤り検出符号Ｃｋを受信する。
（１）それぞれの第２圧縮画像６（＃Ｋ）は、原画から分割された複数のｉｍｇＫのそれぞれのｉｍｇＫが非可逆圧縮された第１圧縮画像５（＃Ｋ）のそれぞれに可逆圧縮が行われたそれぞれの画像である。
（２）ｉｍｇＳＵＭは、それぞれのｉｍｇＫにおける同一の画素位置の画素値が、画素位置ごとに集約された画像である。
（３）△ｉｍｇＳＵＭは、それぞれの第１圧縮画像５（＃Ｋ）と、それぞれの第２圧縮画像６（＃Ｋ）とのいずれかが伸長されたそれぞれの伸長画像７（＃Ｋ）について、ｉｍｇＫに対する伸長画像７（＃Ｋ）の圧縮誤差を示すそれぞれの誤差画像である△ｉｍｇＫにおける同一の画素位置の画素値が、画素位置ごとに集約された画像である。
（４）判定データＤｊは、△ｉｍｇＫの示す圧縮誤差が許容値ＴＨを超えるかどうかを示すデータである。
（５）誤り検出符号Ｃｋは第１圧縮画像５（＃Ｋ）から生成された誤り検出符号である。

＜ステップＳ２２：伸長＞
ステップＳ２２において、受信側伸長部２２は、第２圧縮画像６（＃Ｋ）を伸長して、伸長画像である受信側伸長画像８（＃Ｋ）を生成する。

＜ステップＳ２３：エラー決定＞
ステップＳ２３において、エラー決定部２３は、判定データＤｊを参照して、エラーを有する受信側伸長画像８（＃Ｋ）であるエラー伸長画像９（＃Ｋ）を決定する。例えば判定データＤｊがステップＳ１５で述べたように判定データＤｊ＝｛Ｍ｝である場合、エラー決定部２３は、受信側伸長画像８（＃Ｍ）にエラーがあると決定する。エラー伸長画像９（＃Ｋ）は、エラー伸長画像９（＃Ｍ）とする。

＜ステップＳ２４：代替画像の生成＞
ステップＳ２４において、画像生成部２４は、エラー伸長画像９（＃Ｍ）の代替画像を生成する。画像生成部２４は、ｉｍｇＳＵＭに対して、エラー伸長画像９（＃Ｍ）を除く受信側伸長画像８（＃Ｋ）の有するデータの除去と、△ｉｍｇＳＵＭの有するデータの追加とを実施することによって、エラー伸長画像９（＃Ｍ）に代替する代替画像（＃Ｍ）を生成する。
代替画像（＃Ｍ）
＝ｉｍｇＳＵＭ－［受信側伸長画像８（＃Ｍ）を除く受信側伸長画像８］＋△ｉｍｇＳＵＭ＝ｉｍｇＭ＋△ｉｍｇＭ （式１）
である。（式１）の意味は具体的には以下のようである。ｉｍｇＳＵＭの画素数、［受信側伸長画像８（＃Ｍ）を除く受信側伸長画像８］の画素数、△ｉｍｇＳＵＭの画素数は同じである。（式１）は画素ごとに計算する。画素ごとに計算することで、式１から、代替画像（＃Ｍ）＝ｉｍｇＭ＋△ｉｍｇＭが得られる。ｉｍｇＭはｉｍｇＳＵＭに含まれるデータであり、△ｉｍｇＭは△ｉｍｇＳＵＭに含まれるデータである。
ただし、判定データＤｊ＝｛Ｍ｝となった場合には実質的に代替画像（＃Ｍ）＝ｉｍｇＭとなり、代替画像は非可逆圧縮前の原画に一致する。これは、ステップＳ１６において許容値ＴＨを超える△ｉｍｇＭは△ｉｍｇＳＵＭの生成に使用せず、△ｉｍｇＭは全画素ゼロ値とみなせるためである。
後に述べるステップＳ２５によるエラー検出の場合には、一般に△ｉｍｇＭは△ｉｍｇＳＵＭに含まれるため、代替画像（＃Ｍ）は式１のとおりとなり、非可逆圧縮に伴う圧縮誤差を含んだ代替画像が得られる。

上記の説明では、ｉｍｇＳＵＭ及び△ｉｍｇＳＵＭは、各画素の加算によって得るとして説明した。しかし、ｉｍｇＳＵＭ及び△ｉｍｇＳＵＭから代替画像が復元できるのであれば、ＸＯＲあるいはＦＰＧＡ＃１からＦＰＧＡ＃Ｎの各ＦＰＧＡの加算及び減算の組み合わせとしてもよい。すなわち、結合則を満たし、逆演算を持つ演算を利用することができる。

＜ステップＳ２５：照合、代替画像の生成＞
ステップＳ２５では、照合部２５が、誤り検出符号Ｃｋを照合データＸｋと照合する。実施の形態１では、△ｉｍｇＳＵＭは、それぞれの第１圧縮画像５（＃Ｋ）が伸長されて生成されている。よって、実施の形態１の画像送信装置１００では、可逆圧縮後のエラー検出のため、誤り検出符号の地上への伝送及び地上側システムにおける誤り検出符号のチェックが必要となる。受信部２１は、第１圧縮画像５（＃Ｋ）を使用して生成された、第１圧縮画像５（＃Ｋ）の誤り検出符号Ｃｋ（Ｋ＝１，．．Ｎ）を受信する。照合部２５は、受信部２１が受信した第２圧縮画像６（＃Ｋ）を使用して、誤り検出符号Ｃｋ（Ｋ＝１，．．Ｎ）と照合する照合データＸｋを生成する。照合部２５は、誤り検出符号Ｃｋと照合データＸｋとを照合し、エラーを有する第２圧縮画像６（＃Ｋ）を決定する。例えばエラーを有する第２圧縮画像６（＃Ｋ）は、第２圧縮画像６（＃Ｍ）と決定されたとする。画像生成部２４は、ｉｍｇＳＵＭに対して、エラーを有すると決定された第２圧縮画像６（＃Ｍ）の受信側伸長画像８（＃Ｍ）を除く受信側伸長画像８（＃Ｋ）の有するデータの除去と、△ｉｍｇＳＵＭの有するデータの追加とを実施する。この実施によって、画像生成部２４は、エラーを有すると決定された第２圧縮画像６（＃Ｍ）の受信側伸長画像８（＃Ｍ）に代替する代替画像を生成する。受信側伸長画像８（＃Ｍ）に代替する代替画像の画像生成部２４による生成は、ステップＳ２４における画像生成部２４による代替画像の生成と同じである。

＊＊＊実施の形態１の効果＊＊＊
（１）実施の形態１の画像送信装置１００によれば、受信側で伸長した伸長画像にエラーが生じた際に、エラーが生じなかった際の伸長画像、あるいは圧縮前の原画と同等の復元画像を得ることのできるデータを送信することができる。
（２）実施の形態１の画像送信装置１００は、分割画像を非可逆圧縮した第１圧縮画像５（＃Ｋ）から誤差画像である△ｉｍｇＫを生成する。よって、非可逆圧縮後のデータ伸長は演算が比較的簡易であるため、ＦＰＧＡ＃１からＦＰＧＡ＃Ｎの演算規模を抑えることができる。

なお、ｉｍｇＳＵＭ及び△ｉｍｇＳＵＭは制御ＦＰＧＡ＃０上で圧縮処理を行ってもよい。

実施の形態２．
図６から図９を参照して実施の形態２の画像送信装置１００及び画像受信装置２００を説明する。
図６は、画像送信装置１００の構成を示す。実施の形態２の画像送信装置１００では、実施の形態１の画像送信装置１００に対して、各ＦＰＧＡがサブ符号生成部を持たない。これは、実施の形態２では、画像送信装置１００は、圧縮誤差画像である△ｉｍｇＫの作成のため可逆圧縮後の画像である第２圧縮画像６（＃Ｋ）を伸長し、第２圧縮画像６（＃Ｋ）の伸長画像７（＃Ｋ）と分割画像であるｉｍｇＫとの差分から△ｉｍｇＫを生成するからである。各ＦＰＧＡがサブ符号生成部を持たないこと以外は、実施の形態２の画像送信装置１００は、実施の形態１の画像送信装置１００と同じである。
図７は、画像受信装置２００の構成を示す。実施の形態２の画像受信装置２００は、実施の形態１の画像受信装置２００に対して、照合部２５を持たない。
図８は、画像送信装置１００及び画像受信装置２００の動作を示すフローチャートである。

図８を参照して画像送信装置１００及び画像受信装置２００の動作を説明する。実施の形態１と異なるステップを説明し、実施の形態１と同一の処理のステップは同一のステップ番号を付している。同一の処理のステップの説明は、省略する。

＜ステップＳ１１：分割＞
ステップＳ１１において、分割部１１が原画を複数の分割画像に分割する。実施の形態２のステップＳ１１は、実施の形態１のステップＳ１１と同じである。

＜ステップＳ１２：圧縮＞
ステップＳ１２において、各ＦＰＧＡの非可逆圧縮部及び可逆圧縮部は、ｉｍｇＫを圧縮する。実施の形態２のステップＳ１２は、実施の形態１のステップＳ１２と同じである。

＜ステップＳ１３：ｉｍｇＳＵＭの生成＞
ステップＳ１３において、第１生成部である分割合計画像生成部１２は、分割合計画像であるｉｍｇＳＵＭを生成する。実施の形態２のステップＳ１３は、実施の形態１のステップＳ１３と同じである。

＜ステップＳ１４ａ：伸長、△ｉｍｇＫ生成＞
ステップＳ１４ａにおいて、第２生成部である誤差合計画像生成部１３が、誤差画像である△ｉｍｇＫを生成する。誤差合計画像生成部１３が、△ｉｍｇＫを生成する前提として、伸長部１７が、それぞれの第１圧縮画像５（＃Ｋ）と、それぞれの第２圧縮画像６（＃Ｋ）とのいずれかを伸長画像７（＃Ｋ）として伸長する。 実施の形態２では、図６に示すように、誤差合計画像生成部１３は、それぞれの第２圧縮画像６（＃Ｋ）を伸長する。図６において、ＦＰＧＡ＃１からＦＰＧＡ＃Ｎの、サブ伸長部３－１からサブ伸長部３－Ｎは、伸長部１７を構成する。具体的には、図６に示すように、ＦＰＧＡ＃Ｋのサブ伸長部３－Ｋが第２圧縮画像６（＃Ｋ）を伸長する。ＦＰＧＡ＃１を例にとれば、サブ伸長部３－１が第２圧縮画像６（＃１）を伸長し、伸長画像７（＃１）を生成する。他のＦＰＧＡも同様である。

誤差合計画像生成部１３は、ｉｍｇＫに対する伸長画像７（＃Ｋ）の圧縮誤差を示す誤差画像である△ｉｍｇＫを、伸長画像７（＃Ｋ）ごとに生成する。誤差合計画像生成部１３は、ｉｍｇＫと伸長画像７（＃Ｋ）とから、△ｉｍｇＫを生成する。ｉｍｇ１を例に説明する。Ｋ＝１の場合を例にとれば、誤差合計画像生成部１３は、ｉｍｇ１と伸長画像７（＃１）とから、△ｉｍｇ１を生成する。誤差合計画像生成部１３は、ｉｍｇ１を分割部１１から受信しても良いし、ＦＰＧＡ＃１から受信しても良い。誤差合計画像生成部１３は、伸長画像７（＃１）をＦＰＧＡ＃１のサブ伸長部３－１から受信する。

＜ステップＳ１５：Ｄｊの生成＞
ステップＳ１５において、判定部１４は、誤差画像である△ｉｍｇＫの示す圧縮誤差が許容値ＴＨを超えるかどうかを判定し、判定結果を示す判定データＤｊを生成する。実施の形態２のステップＳ１５は、実施の形態１のステップＳ１５と同じである。

＜ステップＳ１６：△ｉｍｇＳＵＭの生成＞
ステップＳ１６において、誤差合計画像生成部１３は、それぞれの△ｉｍｇＫの同一の画素位置における画素値を集約し、集約された画素値を画素位置ごとに有する△ｉｍｇＳＵＭを生成する。実施の形態２のステップＳ１６は、実施の形態１のステップＳ１６と同じである。

＜ステップＳ１８ａ：各データの送信＞
送信部１５は、ｉｍｇＫごとの第２圧縮画像６（＃Ｋ）と、ｉｍｇＳＵＭと、△ｉｍｇＳＵＭと、判定データＤｊとを送信する。

＜ステップＳ２１ａ：各データの受信＞
ステップＳ２１ａにおいて、受信部２１は、それぞれの第２圧縮画像６（＃Ｋ）と、ｉｍｇＳＵＭと、△ｉｍｇＳＵＭと、判定データＤｊとを受信する。実施の形態１のステップＳ２１では誤り検出符号Ｃｋも受信されるのに対して、ステップＳ２１ａでは誤り検出符号Ｃｋは受信されない。

＜ステップＳ２２：伸長＞
ステップＳ２２において、受信側伸長部２２は、第２圧縮画像６（＃Ｋ）を伸長して、受信側伸長画像８（＃Ｋ）を生成する。実施の形態２のステップＳ２２は、実施の形態１のステップＳ２２と同じである。

＜ステップＳ２３：エラー決定＞
ステップＳ２３において、エラー決定部２３は、判定データＤｊを参照して、エラーを有する受信側伸長画像８（＃Ｋ）であるエラー伸長画像９（＃Ｋ）を決定する。実施の形態２のステップＳ２３は、実施の形態１のステップＳ２３と同じである。

＜ステップＳ２４ａ：代替画像の生成＞
ステップＳ２４ａにおいて、画像生成部２４は、エラー伸長画像９（＃Ｍ）の代替画像を生成する。画像生成部２４は、ｉｍｇＳＵＭに対して、エラー伸長画像９（＃Ｍ）を除く受信側伸長画像８（＃Ｋ）の有するデータの除去と、△ｉｍｇＳＵＭの有するデータの追加とを実施することによって、エラー伸長画像９（＃Ｍ）に代替する代替画像（＃Ｍ）を生成する。
代替画像（＃Ｍ）＝ｉｍｇＳＵＭ－［受信側伸長画像８（＃Ｍ）を除く受信側伸長画像８］＋△ｉｍｇＳＵＭ＝ｉｍｇＭ （式２）
である。（式２）の意味は実施の形態１のステップＳ２４に対して代替画像（＃Ｍ）が常に△ｉｍｇＭを持たない点が異なる。

＊＊＊実施の形態２の効果＊＊＊
（１）実施の形態２の画像送信装置１００は、分割画像を非可逆圧縮及び可逆圧縮を経た第２圧縮画像６（＃Ｋ）から誤差画像である△ｉｍｇＫを生成する。したがって、制御ＦＰＧＡ＃０での判定データＤｊを生成するエラー判定によって、ＦＰＧＡ＃１からＦＰＧＡ＃Ｎにおいて全ての圧縮処理で、エラーがないことが保障される。その結果、誤り検出符号の地上伝送が不要、かつ、地上側システムにおけるチェックは不要となり、全体システムの構成を簡素化できる。
（２）実施の形態２の画像送信装置１００は、判定データＤｊの示す△ｉｍｇＫを△ｉｍｇＳＵＭの生成に使用しないので、地上側では、圧縮前の原画と同等の画像を常に復元できる。

＜ハードウェア構成の補足＞
図９は、画像送信装置１００をソフトウェアで実現する際の、画像送信装置１００のハードウェア構成を示す。図９を参照して、画像送信装置１００のハードウェア構成を補足しておく。図９に示すように、画像送信装置１００は、機能要素として、分割部１１、分割合計画像生成部１２、誤差合計画像生成部１３、判定部１４、送信部１５、圧縮部１６、伸長部１７及び符号生成部１８を備えている。送信部１５は、通信ＩＦ１５０を介して送信装置１５１を制御することで、画像受信装置２００と通信する。

図９に示すように、画像送信装置１００はコンピュータである。画像送信装置１００は、プロセッサ１１０を備える。画像送信装置１００は、プロセッサ１１０の他に、主記憶装置１２０、補助記憶装置１３０、入出力ＩＦ１４０及び通信ＩＦ１５０といった、他のハードウェアを備える。プロセッサ１１０は、信号線１６０を介して、他のハードウェアと接続され、他のハードウェアを制御する。分割部１１、分割合計画像生成部１２、誤差合計画像生成部１３、判定部１４、送信部１５、圧縮部１６、伸長部１７及び符号生成部１８の機能は、補助記憶装置１３０に格納された画像送信プログラム１１１により実現される。画像送信プログラム１１１は、分割部１１、分割合計画像生成部１２、誤差合計画像生成部１３、判定部１４、送信部１５、圧縮部１６、伸長部１７及び符号生成部１８の機能を実現するプログラムである。

プロセッサ１１０は、画像送信プログラム１１１を実行する。プロセッサ１１０は、演算処理を行うＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）である。プロセッサ１１０の具体例は、プロセッサ２１０と同様である。入出力ＩＦ１４０は、各装置からデータが入出力されるポートである。通信ＩＦ１５０はプロセッサが他の装置と通信するための通信ポートである。通信ＩＦ１５０には送信装置１５１が接続されている。画像送信プログラム１１１は、分割部１１、分割合計画像生成部１２、誤差合計画像生成部１３、判定部１４、送信部１５、圧縮部１６、伸長部１７及び符号生成部１８を、「処理」、「手順」あるいは「工程」に読み替えた各処理、各手順あるいは各工程をコンピュータに実行させるプログラムである。

また、画像送信計算方法は、コンピュータである画像送信装置１００が画像送信プログラム１１１を実行することにより行われる方法である。画像送信プログラム１１１は、コンピュータ読み取り可能な記録媒体に格納されて提供されてもよいし、プログラムプロダクトとして提供されてもよい。図１、図６では、画像送信装置１００に関して、ＦＰＧＡを使用する構成を説明した。画像送信装置１００は、ＡＳＳＰ（ａｐｐｌｉｃａｔｉｏｎ ｓｐｅｃｉｆｉｃ ｓｔａｎｄａｒｄ ｐｒｏｄｕｃｅ）またはＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）のようなＬＳＩ（Ｌａｒｇｅ ｓｃａｌｅ ｉｎｔｅｇｒａｔｉｏｎ）を使用してもよい。図１、図６では、画像送信装置１００はハードウェアによる処理を説明している。しかし、図９に示すように、画像送信装置１００をソフトウェアによって実現してもよい。また図３では画像受信装置２００をソフトウェアで実現しているが、画像受信装置２００をハードウェアで実現してもよい。図１、図６に示す制御ＦＰＧＡ＃０及びＦＰＧＡ＃１からＦＰＧＡ＃Ｎは、画像送信装置１００を実現する例である。たとえば、ＦＰＧＡ＃１からＦＰＧＡ＃Ｎを大規模な一つのＦＰＧＡによって構成してもよい。あるいはＦＰＧＡ＃１からＦＰＧＡ＃Ｎを、Ｎ個よりも少ない複数のＦＰＧＡで実現してもよい。

プロセッサ１１０及びＦＰＧＡのような電子回路の各々は、プロセッシングサーキットリとも呼ばれる。画像送信装置１００及び画像受信装置２００は、プロセッシングサーキットリによって実現されてもよい。

実施の形態１及び実施の形態２の画像送信装置１００は宇宙機に搭載され、画像受信装置２００は地上局に設置されることとして説明した。しかし、画像送信装置１００及び画像受信装置２００の利用形態はこれらに限られない。

実施の形態１および実施の形態２の画像送信装置１００は、ｉｍｇＳＵＭと△ｉｍｇＳＵＭを同一の画素位置における画素値を集約し、ｉｍｇＳＵＭ＋△ｉｍｇＳＵＭとして送信してもよい。

以上、本発明の実施の形態について説明したが、これらの実施の形態のうち、２つを組み合わせて実施しても構わない。あるいは、これらの実施の形態のうち、１つを部分的に実施しても構わない。あるいは、これらの実施の形態のうち、２つ以上を部分的に組み合わせて実施しても構わない。なお、本発明は、これらの実施の形態に限定されるものではなく、必要に応じて種々の変更が可能である。

１－１，１－２，１－Ｎ 非可逆圧縮部、２－１，２－２，２－Ｎ 可逆圧縮部、３－１，３－２，３－Ｎ サブ伸長部、４－１，４－２，４－Ｎ サブ符号生成部、５ 第１圧縮画像、６ 第２圧縮画像、７ 伸長画像、８ 受信側伸長画像、９ エラー伸長画像、１１ 分割部、１２ 分割合計画像生成部、１３ 誤差合計画像生成部、１４ 判定部、１５ 送信部、１６ 圧縮部、１７ 伸長部、１８ 符号生成部、２１ 受信部、２２ 受信側伸長部、２３ エラー決定部、２４ 画像生成部、２５ 照合部、１００ 画像送信装置、１１０ プロセッサ、１１１ 画像送信プログラム、１２０ 主記憶装置、１３０ 補助記憶装置、１４０ 入出力ＩＦ、１５０ 通信ＩＦ、１５１ 送信装置、１６０ 信号線、２００ 画像受信装置、２１０ プロセッサ、２１１ 画像受信プログラム、２２０ 主記憶装置、２３０ 補助記憶装置、２４０ 入出力ＩＦ、２５０ 通信ＩＦ、２５１ 受信装置、２６０ 信号線。

Claims (7)

1. 画像から分割された複数の分割画像のそれぞれの分割画像を非可逆圧縮して第１圧縮画像を生成し、それぞれの前記第１圧縮画像を可逆圧縮して第２圧縮画像を生成する圧縮部と、
   それぞれの前記第１圧縮画像と、それぞれの前記第２圧縮画像とのいずれかを伸長画像として伸長する伸長部と、
   それぞれの前記分割画像の同一の画素位置における画素値を集約し、集約された画素値を前記画素位置ごとに有する分割合計画像を生成する第１生成部と、
   前記分割画像に対する前記伸長画像の圧縮誤差を示す誤差画像を前記伸長画像ごとに生成し、それぞれの前記誤差画像の同一の画素位置における画素値を集約し、集約された画素値を前記画素位置ごとに有する誤差合計画像を生成する第２生成部と、
   前記誤差画像の示す前記圧縮誤差が許容値を超えるかどうかを判定し、判定結果を示す判定データを生成する判定部と、
   前記分割画像ごとの前記第２圧縮画像と、前記分割合計画像と、前記誤差合計画像と、前記判定データとを送信する送信部と、
   を備える画像送信装置。
2. 前記伸長部は、
   それぞれの前記第１圧縮画像を前記伸長画像として伸長し、
   前記画像送信装置は、さらに、
   前記第１圧縮画像を使用して、前記第１圧縮画像の誤り検出符号を生成する符号生成部を備え、
   前記送信部は、
   前記誤り検出符号を送信する請求項１に記載の画像送信装置。
3. 前記第２生成部は、
   前記許容値を超えると判定された前記誤差画像を、前記誤差合計画像の生成に使用しない請求項１または請求項２に記載の画像送信装置。
4. 画像から分割された複数の分割画像のそれぞれの分割画像が非可逆圧縮された第１圧縮画像のそれぞれに可逆圧縮が行われたそれぞれの第２圧縮画像と、それぞれの前記分割画像における同一の画素位置の画素値が、前記画素位置ごとに集約された分割合計画像と、それぞれの前記第１圧縮画像と、それぞれの前記第２圧縮画像とのいずれかが伸長されたそれぞれの伸長画像について、前記分割画像に対する前記伸長画像の圧縮誤差を示すそれぞれの誤差画像における同一の画素位置の画素値が、前記画素位置ごとに集約された誤差合計画像と、前記誤差画像の示す前記圧縮誤差が許容値を超えるかどうかを示す判定データと、を受信する受信部と、
   前記第２圧縮画像を伸長して、伸長画像である受信側伸長画像を生成する受信側伸長部と、
   前記判定データを参照して、エラーを有する前記受信側伸長画像であるエラー伸長画像を決定するエラー決定部と、
   前記分割合計画像に対して、前記エラー伸長画像を除く前記受信側伸長画像の有するデータの除去と、前記誤差合計画像の有するデータの追加とを実施することによって、前記エラー伸長画像に代替する代替画像を生成する画像生成部と、
   を備える画像受信装置。
5. 前記誤差合計画像は、
   それぞれの前記第１圧縮画像が伸長されており、
   前記受信部は、
   前記第１圧縮画像を使用して生成された、前記第１圧縮画像の誤り検出符号を受信し、
   前記画像受信装置は、さらに、
   受信した前記第２圧縮画像を使用して、前記誤り検出符号と照合する照合データを生成し、前記誤り検出符号と前記照合データとを照合し、エラーを有する前記第２圧縮画像を決定する照合部を備え、
   前記画像生成部は、
   前記分割合計画像に対して、エラーを有すると決定された前記第２圧縮画像の前記受信側伸長画像を除く前記受信側伸長画像の有するデータの除去と、前記誤差合計画像の有するデータの追加とを実施することによって、エラーを有すると決定された前記第２圧縮画像の受信側伸長画像に代替する代替画像を生成する請求項４に記載の画像受信装置。
6. コンピュータに、
   画像から分割された複数の分割画像のそれぞれの分割画像を非可逆圧縮して第１圧縮画像を生成し、それぞれの前記第１圧縮画像を可逆圧縮して第２圧縮画像を生成する圧縮処理と、
   それぞれの前記第１圧縮画像と、それぞれの前記第２圧縮画像とのいずれかを伸長画像として伸長する伸長処理と、
   それぞれの前記分割画像の同一の画素位置における画素値を集約し、集約された画素値を前記画素位置ごとに有する分割合計画像を生成する第１生成処理と、
   前記分割画像に対する前記伸長画像の圧縮誤差を示す誤差画像を前記伸長画像ごとに生成し、それぞれの前記誤差画像の同一の画素位置における画素値を集約し、集約された画素値を前記画素位置ごとに有する誤差合計画像を生成する第２生成処理と、
   前記誤差画像の示す前記圧縮誤差が許容値を超えるかどうかを判定し、判定結果を示す判定データを生成する判定処理と、
   前記分割画像ごとの前記第２圧縮画像と、前記分割合計画像と、前記誤差合計画像と、前記判定データとを送信する送信処理と、
   を実行させる画像送信プログラム。
7. コンピュータに、
   画像から分割された複数の分割画像のそれぞれの分割画像が非可逆圧縮された第１圧縮画像のそれぞれに可逆圧縮が行われたそれぞれの第２圧縮画像と、それぞれの前記分割画像における同一の画素位置の画素値が、前記画素位置ごとに集約された分割合計画像と、それぞれの前記第１圧縮画像と、それぞれの前記第２圧縮画像とのいずれかが伸長されたそれぞれの伸長画像について、前記分割画像に対する前記伸長画像の圧縮誤差を示すそれぞれの誤差画像における同一の画素位置の画素値が、前記画素位置ごとに集約された誤差合計画像と、前記誤差画像の示す前記圧縮誤差が許容値を超えるかどうかを示す判定データと、を受信する受信処理と、
   前記第２圧縮画像を伸長して、伸長画像である受信側伸長画像を生成する受信側伸長処理と、
   前記判定データを参照して、エラーを有する前記受信側伸長画像であるエラー伸長画像を決定するエラー決定処理と、
   前記分割合計画像に対して、前記エラー伸長画像を除く前記受信側伸長画像の有するデータの除去と、前記誤差合計画像の有するデータの追加とを実施することによって、前記エラー伸長画像に代替する代替画像を生成する画像生成処理と、
   を実行させる画像受信プログラム。

Images