JP7161096B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP7161096B2
JP7161096B2 JP2018124850A JP2018124850A JP7161096B2 JP 7161096 B2 JP7161096 B2 JP 7161096B2 JP 2018124850 A JP2018124850 A JP 2018124850A JP 2018124850 A JP2018124850 A JP 2018124850A JP 7161096 B2 JP7161096 B2 JP 7161096B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
nitride semiconductor
oxygen
region
plasma treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018124850A
Other languages
English (en)
Other versions
JP2020004911A (ja
Inventor
衛司 村本
明徳 岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2018124850A priority Critical patent/JP7161096B2/ja
Priority to US16/453,328 priority patent/US10749313B2/en
Publication of JP2020004911A publication Critical patent/JP2020004911A/ja
Application granted granted Critical
Publication of JP7161096B2 publication Critical patent/JP7161096B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/0014—Measuring characteristics or properties thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02476—Heat spreaders, i.e. improving heat flow between laser chip and heat dissipating elements
    • H01S5/02492—CuW heat spreaders

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体素子の製造方法に関する。
半導体素子の一例である半導体発光素子は、成長用基板の上に半導体層を積層することにより形成されている。
半導体発光素子では、高輝度、高発光効率を実現した装置が求められており、高反射性を有する材料を用いて、より一層の光取り出し効率の向上を図っている（例えば、特許文献１及び２）。
特開２０１４－８６５７４号 特開２０１７－６９２８２号
一方、窒化物半導体を用いた半導体素子では、大電流の印加の有無にかかわらず、窒化物半導体と保護膜（絶縁膜等）の界面で界面リークが起こることがある。このような界面リークは、保護膜の種類、半導体素子の分離を行う時の条件、チップ化時のレーザ光の出力等、種々の因子によって、発生し得る。
このような状況下、本願においては、上述した種々の要因から、特にリーク電流の発生を効果的に防止することができる半導体素子の製造方法を提供することを目的とする。
本願の一形態に係る発明を以下に示す。
窒化物半導体層を形成し、
該窒化物半導体層の少なくとも一部表面に対して、バイアス電力を印加しながら酸素含有雰囲気中でプラズマ処理を行い、
その後、前記半導体層を酸素含有雰囲気中で熱処理し、
前記窒化物半導体層の表面のうち前記プラズマ処理が行われた領域上に保護膜を形成し、
前記窒化物半導体層の表面のうち前記プラズマ処理が行われておらず、前記保護膜が形成されていない領域に電極を形成することを含む半導体素子の製造方法。
本願の上述した発明によれば、特にリーク電流の発生を効果的に防止することができる半導体素子の製造方法を提供することができる。
実施形態１の半導体素子の製造方法を示す概略断面工程図である。 実施形態１の半導体素子の製造方法を示す概略断面工程図である。 実施形態１の半導体素子の製造方法を示す概略断面工程図である。 実施形態１の半導体素子の製造方法を示す概略断面工程図である。 実施形態２の半導体素子の製造方法を示す概略断面工程図である。 実施形態２の半導体素子の製造方法を示す概略断面工程図である。 実施形態２の半導体素子の製造方法を示す概略断面工程図である。 実施形態２の半導体素子の製造方法を示す概略断面工程図である。 青色光を発する窒化物半導体層を用いた半導体素子及び比較のための窒化物半導体層を用いた半導体素子のシート抵抗及びコンタクト抵抗率の評価結果を示すグラフである。 青色光を発する窒化物半導体層を用いた半導体素子及び比較のための窒化物半導体層を用いた半導体素子のシート抵抗及びコンタクト抵抗率の評価結果を示すグラフである。 青色光を発する窒化物半導体層を用いた半導体素子及び比較のための窒化物半導体層を用いた半導体素子のシート抵抗及びコンタクト抵抗率の評価結果を示すグラフである。 青色光を発する窒化物半導体層を用いた半導体素子及び比較のための窒化物半導体層を用いた半導体素子のシート抵抗及びコンタクト抵抗率の評価結果を示すグラフである。 青色光を発する窒化物半導体層を用いた半導体素子及び比較のための窒化物半導体層を用いた半導体素子のシート抵抗及びコンタクト抵抗率の評価結果を示すグラフである。 青色光を発する窒化物半導体層を用いた半導体素子及び比較のために用いた基板の概略図である。
以下に示す形態は、本発明の技術思想を具体化するための例示であって、本発明を以下に限定するものではない。また、各図面が示す部材の大きさや位置関係等は、説明を明確にするために誇張していることがある。さらに、同一の名称、符号については、原則として同一もしくは同質の部材を示しており、重複した説明は適宜省略する。
実施形態１
この実施形態の半導体素子の製造方法は、図１Ａ～１Ｄに示したように、
基板１上に、窒化物半導体層２を形成し（図１Ａ）、
該窒化物半導体層２の少なくとも一部表面に対して、バイアス電力を印加しながら酸素含有雰囲気中でプラズマ処理を、行い（図１Ｂ）、
その後、前記窒化物半導体層２を酸素含有雰囲気中で熱処理し、
前記窒化物半導体層の表面のうち前記プラズマ処理が行われた領域２ａ上に保護膜３を形成し（図１Ｃ）、
前記窒化物半導体層の表面のうち前記プラズマ処理が行われておらず、前記保護膜が形成されていない領域２ｂに電極４を形成する（図１Ｄ）ことを含む。
従来技術において、半導体層の表面と保護膜との間のリーク電流を抑えるために、半導体層にプラズマ処理を行うことがあったが、プラズマ処理を行ったとしても、半導体層の表面における抵抗を十分に高くすることができずその効果は十分ではなかった。特に、窒化物半導体層を有する半導体素子に個片化するための加工手段にレーザ光を使用する場合、個片化に用いるレーザ光による熱等で半導体層へダメージが生じやすく、半導体層と保護膜との界面部分に界面準位が発生しリーク電流を抑えることができなかった。
一方、上述したように、窒化物半導体層に対して、バイアス電力を印加しながら、プラズマ処理を行った後、酸素雰囲気中で熱処理することにより、プラズマ処理された窒化物半導体層の表面付近を高抵抗化することができる。その結果、窒化物半導体層と保護膜との界面におけるリーク電流の発生を確実に抑制することができる。バイアス電力を印加しながらプラズマ処理を行う場合のみならず、さらにプラズマ処理領域に熱処理を加えることによって、窒化物半導体層の表面に付着している酸素原子を、窒化物半導体層の結晶内に取り込むことができ、窒化物半導体層の表面を、より確実に高抵抗化できる。そして、このような方法によっては、保護膜の種類にかかわらず、窒化物半導体層と保護層との界面におけるリーク電流を確実に防止することが可能となる。また、プラズマ処理及び熱処理後、半導体層が形成された基板を個片化のためにレーザ光が半導体素子の分割線上に照射されても、確実に窒化物半導体層と保護膜との界面におけるリーク抑制効果を得るさせることができる。その結果、レーザ加工により窒化物半導体層の分割が可能となるため、ダイシングブレード等を用いて分割する場合に比べて素子間距離を低減することができ、製造コスト等を抑制しつつ、半導体素子の信頼性を向上させることが可能となる。
（半導体層の形成）
まず、図１Ａに示したように、窒化物半導体層２を準備する。
窒化物半導体層２は、単層構造でもよいが、半導体素子、特に、ＬＥＤやレーザーのような半導体発光素子を形成するために、ｎ側半導体層、活性層及びｐ側半導体層を有する多層の積層構造であることが好ましい。ｎ側半導体層及びｐ側半導体層は、それぞれ、ｎ型半導体層及びｐ型半導体層を含み、一部にアンドープの層を有していてもよい。また、これらの層は、何れも、単層又は積層構造のいずれでもよい。活性層は、例えば、多重量子井戸構造または単一量子井戸構造を有する。窒化物半導体層を構成する材料としては、例えば、一般式ＩｎxＡｌyＧａ1-x-yＮ（０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）の窒化物半導体が挙げられる。
窒化物半導体層は、例えば、基板１上に、当該分野で公知の方法、例えば、ＭＯＣＶＤ等を利用して、エピタキシャル成長により形成することができる。このような基板としては、当該分野において、窒化物半導体層を形成し得る基板であればよく、例えば、ＧａＮ基板、ＧａＡｓ基板等の化合物半導体基板、シリコン基板等の元素半導体基板、サファイア基板等の絶縁性基板等が挙げられる。
これら窒化物半導体層の厚みは、半導体素子としての機能を果たす限り、適宜調整することができる。
（プラズマ処理）
図１Ｂに示したように、窒化物半導体層２の少なくとも一部表面に対して、バイアス電力を印加しながら酸素含有雰囲気中でプラズマ処理ＰＬを行う。プラズマを行うときの雰囲気中には、酸素以外に、アルゴン、窒素等の不活性ガスを含んでいてもよい。窒化物半導体層２の表面は、ｎ型半導体層、ｐ型半導体層及びアンドープの半導体層のいずれでもよい。バイアス電力を印加しながら行うプラズマ処理によって、窒化物半導体層２の表面にバイアス電力を印加しないプラズマ処理に比べて酸素がより導入されることで、窒化物半導体層２の表面を高抵抗化することができるからである。
プラズマ処理は、当該分野で公知のいずれかのプラズマ処理装置を用いて行うことができる。プラズマ処理は、バイアス電力を印加しながら行う。ここでのバイアス電力は、５０Ｗ～４００Ｗの範囲に設定することが好ましい。このようなバイアス電力に設定することにより、窒化物半導体層２の表面に対して酸素をより確実に導入することができる。
プラズマ処理は、例えば、１秒～１０分間行うことができ、３０秒～３分間行うことが好ましい。
プラズマ処理は、窒化物半導体層の全表面に行ってもよいが、少なくとも一部表面に行えばよい。その場合、例えば、図１Ｂに示したように、プラズマ処理を行わない窒化物半導体層２の表面をマスク５で被覆した状態でプラズマ処理することが好ましい。このような方法により、プラズマ処理を特定の領域のみ行うことができる。ここでのマスクは、例えば、当該分野で使用されるレジスト組成物、絶縁膜等によって、フォトリソグラフィ及びエッチング工程を利用して、所望のパターン形状で形成することができる。
（熱処理）
上述したプラズマ処理を行った後、窒化物半導体層２を酸素含有雰囲気中で熱処理する。
ここでの酸素含有雰囲気は、酸素の含有率が８０％（容量基準で）以下の雰囲気であればよく、５０％以下又は３０％以下が好ましい。なかでも、１０％以下がより好ましく、５％以下がさらに好ましく、０．０１％～２．０％が特に好ましい。酸素の含有率を８０％以下とすることで、窒化物半導体層２の表面に設けられた電極の酸化やマイグレーションを抑制することができる。酸素の含有率を０．０１％以上とすることで窒化物半導体層２へ酸素を導入することができる。酸素の含有率を２．０％以下とすることで、窒化物半導体層２の表面に設けられた電極の酸化やマイグレーションをさらに抑制することができる。
熱処理は、例えば、６００℃以下の雰囲気中で行うことが好ましく、５００℃以下がより好ましく、３５０℃～５００℃の範囲で行うことがさらに好ましい。
熱処理の時間は、酸素雰囲気における酸素の含有率、温度等によって適宜調整することができる。例えば、１分～６０分間が好ましく、５分～３０分間がより好ましい。
（保護膜の形成）
図１Ｃに示したように、窒化物半導体層２の表面のうち、プラズマ処理が行われた領域２ａ上の一部又は全部に保護膜３を形成する。
保護膜３としては、Ｚｒ、Ｓｉ、Ｖ、Ｎｂ、Ｈｆ、Ｔａ、Ａｌ、Ｃｅ、Ｉｎ、Ｓｂ、Ｚｎ等の酸化物、窒化物、酸窒化物等が挙げられる。保護膜と窒化物半導体層（例えばＧａＮ）との屈折率差は大きい方が好ましい。このような材料としては、例えば、ＳｉＯ2が挙げられる。膜厚は、例えば、１００ｎｍ～１５００ｎｍ程度が挙げられる。
（電極の形成）
図１Ｄに示したように、窒化物半導体層２の表面のうちプラズマ処理が行われていない領域２ｂであって、保護膜３が形成されていない領域の一部又は全部に電極４を形成する。
電極は、例えば、パラジウム、白金、ニッケル、金、チタン、タングステン、銅、銀、亜鉛、スズ、インジウム、クロム、アルミニウム、イリジウム、ロジウム等の金属又は合金の単層膜又は積層膜により形成することができる。電極の膜厚は、例えば、１０ｎｍ～１０００ｎｍであり、１００ｎｍ～１０００ｎｍが好ましい。
上述した半導体素子の製造方法では、窒化物半導体層２の表面は、プラズマ処理の有無にかかわらず、ガリウムと酸素とが結合された領域及び／又はガリウムと窒素とが結合された領域を含む。ガリウムと酸素とが結合された領域及び／又はガリウムと窒素とが結合された領域は、いずれも、Ｘ線光電子分光法（XPS：X-ray Photoelectron SpectroscopyまたはESCA：Electron Spectroscopy for Chemical Analysis）によって測定することができ、いずれも市販の装置を利用して測定することができる。ここでの窒化物半導体層の表面とは、窒化物半導体層の最表面のみならず窒化物半導体の深さ数ｎｍ以内の領域を指す。例えば、Ａｌ－Ｋα線を用いるＸＰＳ装置では、サンプル表面にＸ線を照射し、生じる光電子のエネルギーを測定することによって、サンプルの構成元素とその電子状態を分析することができ、一般に、サンプル表面から数ｎｍ以内の深さに存在する元素の情報を測定することができるからである。
また、窒化物半導体層の表面は、プラズマ処理後、プラズマ処理した後に酸素含有雰囲気中で熱処理した後、さらに、それらの後に保護膜を形成した後のいずれにおいても又はいずれかにおいて、ガリウムと酸素との結合及び／又はガリウムと窒素の結合を含む。
上述したように、プラズマ処理後、プラズマ処理した後に酸素含有雰囲気中で熱処理した後、さらに、それらの後に保護膜を形成した後の窒化物半導体層の表面は、プラズマ処理が行われていない窒化物半導体層の表面よりもガリウムと酸素とが結合された領域が多い。ここでの多さの程度は、例えば、プラズマ処理が行われていない窒化物半導体層の表面のガリウムと酸素とが結合された領域に対して、１０％以上多いことが好ましく、１５％以上多いことがより好ましい。
また、バイアス電極を印加しながらプラズマ処理を行った後、酸素含有雰囲気中で熱処理された窒化物半導体層の表面は、ガリウムと酸素とが結合された領域及びガリウムと窒素とが結合された領域のうち、ガリウムと酸素とが結合された領域の割合は７０％以上であることが好ましく、７５％以上であることがより好ましい。
実施の形態２
この実施形態の半導体素子の製造方法は、はり合わせ基板を利用した半導体素子の製造に利用することができる。例えば、上述した図１Ａ～１Ｄに示した工程の後、さらに、図２Ａ～２Ｄに示したように、
支持基板１１を準備し（図２Ａ）、
窒化物半導体層２の表面の電極４及び保護膜３膜を支持基板１１に貼り合わせ（図２Ａ）、
基板１を除去して窒化物半導体層２の裏面を露出させ（図２Ｂ）、
窒化物半導体層２の裏面に下面電極１２を形成し、この下面電極１２の一部を露出する保護膜１３を形成し（図２Ｃ）、
支持基板１１を個片化して半導体素子を得る（図２Ｄ）ことを含む。
（支持基板の準備）
図２Ａに示したように、支持基板１１を準備する。
支持基板１１としては、Ｓｉ基板、ＣｕＷ基板などが挙げられる。半導体素子を安価に製造するという観点から、支持基板１１にはＳｉ基板を用いることが好ましい。
支持基板１１は、窒化物半導体層２に対面する一面に接合層１１ａを有するものが好ましい。接合層１１ａは、パラジウム、白金、ニッケル、金、チタン、タングステン、銅、銀、亜鉛、スズ、インジウム、クロム、アルミニウム、イリジウム、ロジウム等の金属又は合金の単層膜又は積層膜によって形成することができる。支持基板１１の厚みは、例えば、３００μｍ～５ｍｍが挙げられ、３００μｍ～５００μｍが好ましい。
（支持基板の貼り合わせ）
図２Ａに示したように、窒化物半導体層２の表面の電極４及び保護膜３を支持基板１１に貼り合わせる。つまり、支持基板１１の接合層１１ａに、窒化物半導体層２の表面の電極４を対面させて、両者を接続することにより貼り合わせることができる。
ここでの貼り合わせの方法は、固相拡散接合、液相拡散接合、加熱圧接等を利用することができる。
（窒化物半導体層裏面の露出）
図２Ｂに示したように、基板１の少なくとも一部を下方から除去して、窒化物半導体層２の裏面を露出させる。ここでは、窒化物半導体層２自体を薄膜化してもよい。支持基板１１を貼り合わせているため、このような薄膜化をした後においても、窒化物半導体層２の強度を確保することができる。基板１の除去は、レーザリフトオフ、研磨、ドライエッチング、ウエットエッチング等を利用することが好ましい。なお、ここでの基板除去工程は、基板を完全に除去しなくてもよく、窒化物半導体層２に基板１を残すものであってもよい。
また、窒化物半導体層２を、任意の平面形状になるように、支持基板１１上においてパターニングしてもよいし、その表面を、凹凸形状を有するように加工してもよい。凹凸形状の高低差としては、発光素子の光取り出し効率を向上させるために、０．２μｍ～３．０μｍとすることが好ましく、０．４μｍ～１．５μｍとすることがさらに好ましい。
（下面電極及び保護膜の形成）
窒化物半導体層２の裏面の露出又は基板１を薄膜化した後、図２Ｃに示したように、窒化物半導体層２の裏面に、下面電極１２を形成することが好ましい。下面電極１２は、上述した電極４と同じ材料及び／又は積層構造であってもよいし、異なる材料及び／又は積層構造であってもよい。下面電極１２の膜厚は、用いる材料等により適宜設定することができる。下面電極１２は、例えば、パラジウム、白金、ニッケル、金、チタン、タングステン、銅、銀、亜鉛、スズ、インジウム、クロム、アルミニウム、イリジウム、ロジウム等の金属又は合金の単層膜又は積層膜により形成することができる。下面電極１２は、例えば、窒化物半導体層の表面から、チタン、プラチナ、金がこの順に積層させた積層構造とすることができる。下面電極１２の膜厚は、例えば、１００ｎｍ～５μｍが挙げられる。
基板１を完全に除去した場合は、窒化物半導体層２の支持基板１１とは反対側の面に、下面電極１２を形成することができる。下面電極１２は、例えば、窒化物半導体層２の厚み方向において、電極４と重畳しない位置に設けることが好ましい。これにより、下面電極１２からに供給される電流を窒化物半導体層の平面方向に拡散しやすくさせることができる。。
必要に応じて、支持基板１１を任意の厚みに薄膜化してもよい。この支持基板１１の薄膜化は、後工程での窒化物半導体層等の個片化を容易にすることができる。ただし、支持基板１１を薄膜化しすぎるとハンドリング性が悪化するため、適度な強度を確保し得る程度に薄膜化することが好ましい。
窒化物半導体層２及びその裏面に形成した下面電極１２の上に、保護膜１３を形成することが好ましい。下面電極１２の上に形成する保護膜１３は、上述した窒化物半導体層２のうちプラズマ処理が行われた領域２ａに形成する保護膜３と同様の材料によって形成することができる。保護膜１３には、絶縁性を有する材料を用いることが好ましい。この場合、下面電極１２の一部表面を電気的接続のために露出した状態で、保護膜１３を形成することが好ましい。
なお、支持基板１１の裏面（窒化物半導体層２とは反対側の面）に、必要に応じて、第３の電極１４を形成してもよい。この第３の電極１４は、電極４及び下面電極１２と同様のあるいは異なる材料及び／又は積層構造であってもよい。第３の電極１４には、スズを含む金スズや銀スズなどの合金層を用いることができる。
（個片化）
図２Ｄに示したように、支持基板１１を個片化する。これによって、半導体素子を得ることができる。
個片化は、半導体素子がＬＥＤの場合においても、Ｘ方向とＸ方向に直交するＹ方向とに沿った分割を行うことが好ましい。また、半導体素子がレーザ素子の場合、共振器端面の形成のための分割（Ｘ方向の分割）と、共振器端面に交差する方向（Ｙ方向）における分割とを含む。この個片化においては、Ｘ方向及びＹ方向のいずれの分割を先に行ってもよい。
例えば、図２Ｄに示すようにレーザ光１５を照射し、支持基板１１の上面において個片化される位置に設けられた保護膜３、１３、接合層１１ａなどを除去する。その後、保護膜３、１３、接合層１１ａを除去した位置の支持基板１１をダイシングブレードやレーザ光を用いて個片化する。このような工程をＸ方向及びＹ方向に行うことで支持基板を個片化する。なお、保護膜３、１３、接合層１１ａを除去するときに、接合層１１ａを完全に除去しなくてもよい。
〔評価実験１：青色光〕
サファイアからなる基板１上に、青色光を発するＬＥＤを構成し得る窒化物半導体２の積層構造を成膜した。窒化物半導体２の積層構造として、ｎ側窒化物半導体層（例えば、不純物としてＳｉがドープされたＧａＮ層を含む膜厚１１μｍの層）、発光層（例えば、ＧａＮ層及びＩｎＧａＮ層で形成された多重量子井戸構造による総膜厚１４０ｎｍの層）及びｐ側窒化物半導体（例えば、不純物としてＭｇがドープされたＧａＮ層を含む膜厚１２０ｎｍの層）を基板上にこの順に形成した。その後、ｐ型不純物の窒化物半導体層への拡散のための熱処理を、酸素含有雰囲気中、５５０℃で１０分間行った。
その熱処理の後、ｐ側窒化物半導体層の上に、所定の形状のｐ側電極を複数形成した。ｐ側電極は、Ａｇ、Ｎｉ、Ｔｉ、及びＰｔがこの順に積層された総膜厚６７０μｍの積層構造によって形成した。
このようなＬＥＤ構造が形成された基板を図３Ｆに示すように領域１～領域６の６つに個片化し、それぞれの領域のｐ側窒化物半導体層の表面に対して異なる条件による処理を行いシート抵抗及びコンタクト抵抗率をそれぞれ測定した。ここでのシート抵抗及びコンタクト抵抗率は、ＣＴＬＭ（Circular transmission line model）法に従って、ＫＥＩＴＨＬＥＹ Ｍｏｄｅｌ ２７００ Ｍｕｌｔｉｍｅｔｅｒを用いて測定した。
まず、個片化後の領域１～領域６の結果を図３Ａに示す。
シート抵抗及びコンタクト抵抗率は、ウェハのいずれの領域においても、ほぼ一定の値を示した。
（プラズマ処理）
その後、領域１～領域３に、プラズマ処理を行った。プラズマ処理は、プラズマ処理装置（サムコ社製）を用いて、４００Ｗの照射エネルギーで行った。その際、チャンバ内の圧力を８Ｐａ、酸素ガス流量を１００ｓｃｃｍに設定し、バイアス電力を、領域１において５０Ｗ、領域２において２００Ｗ、領域３において４００Ｗ印加しながら、プラズマ処理を６０秒間行った。
得られたｐ側窒化物半導体層（領域１～領域３）のシート抵抗及びコンタクト抵抗率をｐ側窒化物半導体層の上に形成したｐ側電極を利用して測定した。
その結果を図３Ｂに示す。
図３Ｂの結果から、シート抵抗は、バイアス電力が５０Ｗと小さい場合には、プラズマ処理の実行によって変化しなかったが（領域１）、プラズマ処理時のバイアス電力の増加にともなって増大することが確認された。一方、コンタクト抵抗率は、バイアス電力が５０Ｗと小さい場合には、プラズマ処理の実行によって変化しなかったが（領域１）、プラズマ処理時のバイアス電力を２００Ｗ（領域２）、４００Ｗ（領域３）と増加していくことにより低減することが確認された。
（プラズマ処理後に熱処理）
続いて、領域１～領域３のプラズマ処理されたｐ型窒化物半導体層を、酸素含有雰囲気中で熱処理した。ここでの熱処理は、０．０２％程度の酸素を含有する雰囲気中、５４０℃に昇温されてから１０分間行った。
その後、領域１～領域３における、ｐ型窒化物半導体層のシート抵抗及びコンタクト抵抗率を測定した。
その結果を図３Ｃに示す。
図３Ｃの結果から、上述したバイアス電力が５０Ｗと小さい場合には、熱処理の実行によってシート抵抗は変化しなかったが（領域１）、コンタクト抵抗率は低減した。また、領域２及び３のように、バイアス電力がある程度大きい場合には、熱処理の実行によって、シート抵抗及びコンタクト抵抗率とも、測定不可となるほど高抵抗化することが確認された。
（比較例：電極形成後に熱処理）
電極形成後、領域４～領域６に、プラズマ処理を行うことなく、上述した条件と同様の条件で熱処理した。
その後、領域４～領域６における、ｐ型窒化物半導体層のシート抵抗及びコンタクト抵抗率を測定した。
その結果を図３Ｄに示す。
図３Ｄの結果から、熱処理のみの実行によっては、シート抵抗は変化しなかったが、コンタクト抵抗率は若干低減することが確認された。
（比較例：熱処理後にプラズマ処理）
領域４と領域５に、上述した条件と同様の条件で熱処理した後、領域４に対して上述した領域２に対する条件で、領域５に対しては上述した領域３に対する条件でプラズマ処理を行った。
その後、領域４と領域５における、ｐ型窒化物半導体層のシート抵抗及びコンタクト抵抗率を測定した。
その結果を図３Ｅに示す。
図３Ｅの結果から、熱処理の実行後にプラズマ処理を行うことにより、熱処理のみを行った領域６よりもシート抵抗は若干上昇したが、コンタクト抵抗率は、ほとんど変化は見られなかった。
これらの評価結果から、プラズマ処理を行った後、酸素雰囲気下での熱処理を行うことにより、窒化物半導体層の高抵抗化が顕著になることが確認された。
〔評価実験２：ＸＰＳによる窒化物半導体層の表面の測定〕
評価実験１における領域１のうちプラズマの処理時間を３０秒とした条件１と、評価実験１における領域２のうちプラズマの処理時間を１２０秒とした条件２と、評価実験１における領域６と同様の条件で処理した条件３と、におけるｐ型窒化物半導体層の表面をそれぞれＸＰＳを用いて測定した。ＸＰＳの分析条件を下記に示す。

・ＸＰＳの分析条件
使用装置：ＱｕａｎｔｅｒａＩＩ Ｓｃａｎｉｎｇ Ｘ－ｒａｙ Ｍｉｃｒｏ Ｐｒｏｂｅ
Ｘ線源：単色化Ａｌ Ｋα線（ｈν １４８６．６ｅＶ）
分析エリア：２００μｍφ
パスエネルギー：５５ｅＶ

ガリウムの３ｄスペクトルを測定し、得られたスペクトルを、窒化ガリウムの３ｄスペクトルと、酸化ガリウムの３ｄスペクトルとにフィッテングした。
それぞれの条件において、得られたスペクトルの面積を１００％とし、をフィッテングしたときの窒化ガリウムの面積と酸化ガリウムの面積との面積比を表１に示す。
Figure 0007161096000001
表１の測定結果から、条件１よりも条件２、３の方がｐ型窒化物半導体層の表面における酸化ガリウムの割合が増加していることが確認できた。つまり、プラズマ処理が行われた窒化物半導体層の表面（条件２、３）は、プラズマ処理が行われていない窒化物半導体層の表面（条件１）よりもガリウムと酸素との結合が多いことが確認できた。また、バイアス電力を５０Ｗ（条件２）とした場合、酸化ガリウムの割合が７１．０％であったのに対し、バイアス電力を２００Ｗ（条件３）とすることで酸化ガリウムの割合は１００％であった。
これらのことから、バイアス電力をかけながらプラズマ処理を行うことによりｐ型窒化物半導体層の表面における酸化ガリウムの割合を増加させる、つまりｐ型窒化物半導体層の表面に酸素を導入することができることが確認できた。
１ 基板
２ 窒化物半導体層
２ａ プラズマ処理が行われた領域
２ｂ プラズマ処理を行われていない領域
３ 保護膜
４ 電極
５ マスク
１１ 支持基板
１１ａ 接合層
１２ 下面電極
１３ 保護膜
１４ 第３の電極
１５ レーザ光
ＰＬ プラズマ処理

Claims (6)

  1. 窒化物半導体層を準備し、
    該窒化物半導体層の少なくとも一部表面に対して、２００Ｗ以上４００Ｗ以下のバイアス電力を印加しながら酸素含有雰囲気中でプラズマ処理を行い、
    その後、前記窒化物半導体層を、５容量％以下の酸素含有雰囲気中にて、６００℃以下の温度範囲で熱処理し、
    前記窒化物半導体層の表面のうち前記プラズマ処理が行われた領域上に保護膜を形成し、
    前記窒化物半導体層の表面のうち前記プラズマ処理が行われておらず、前記保護膜が形成されていない領域に電極を形成することを含む半導体素子の製造方法。
  2. 前記熱処理を、酸素の含有率が０．０１容量％～２．０容量％の雰囲気中で行う請求項１に記載の半導体素子の製造方法。
  3. 前記酸素含有雰囲気中で熱処理した後における前記窒化物半導体層の表面は、ガリウムと酸素とが結合された領域を含み、
    前記プラズマ処理が行われた前記窒化物半導体層の表面は、前記プラズマ処理が行われていない前記窒化物半導体層の表面に比べてガリウムと酸素とが結合された領域が多い請求項１又は２に記載の半導体素子の製造方法。
  4. 前記熱処理を、３５０℃～５００℃の範囲で行う請求項１～３のいずれか１つに記載の半導体素子の製造方法。
  5. 前記酸素含有雰囲気中で熱処理した後における窒化物半導体層の表面は、ガリウムと酸素との結合された領域及びガリウムと窒素の結合された領域を含み、
    前記プラズマ処理された窒化物半導体層の表面におけるガリウムと酸素とが結合された領域及びガリウムと窒素とが結合された領域のうち、ガリウムと酸素とが結合された領域の割合が７０％以上である請求項１～４のいずれか１つに記載の半導体素子の製造方法。
  6. 基板上に前記窒化物半導体層が形成されたウェハを準備し、
    前記プラズマ処理を行わない前記窒化物半導体層の表面をマスクで被覆し、その後、前記プラズマ処理を行う請求項１～５のいずれか１つに記載の半導体素子の製造方法。
JP2018124850A 2018-06-29 2018-06-29 半導体素子の製造方法 Active JP7161096B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018124850A JP7161096B2 (ja) 2018-06-29 2018-06-29 半導体素子の製造方法
US16/453,328 US10749313B2 (en) 2018-06-29 2019-06-26 Method for manufacturing a semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018124850A JP7161096B2 (ja) 2018-06-29 2018-06-29 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2020004911A JP2020004911A (ja) 2020-01-09
JP7161096B2 true JP7161096B2 (ja) 2022-10-26

Family

ID=69055470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018124850A Active JP7161096B2 (ja) 2018-06-29 2018-06-29 半導体素子の製造方法

Country Status (2)

Country Link
US (1) US10749313B2 (ja)
JP (1) JP7161096B2 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258258A (ja) 2002-02-28 2003-09-12 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2008034483A (ja) 2006-07-26 2008-02-14 Matsushita Electric Works Ltd 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
JP2009188370A (ja) 2008-02-01 2009-08-20 Seoul Opto Devices Co Ltd 発光ダイオード及びその製造方法
US20110147704A1 (en) 2008-08-19 2011-06-23 Lattice Power (Jiangxi) Corporation Semiconductor light-emitting device with passivation layer
WO2013157176A1 (ja) 2012-04-16 2013-10-24 パナソニック株式会社 半導体発光素子
JP2014086574A (ja) 2012-10-24 2014-05-12 Stanley Electric Co Ltd 発光素子
JP2015050395A (ja) 2013-09-03 2015-03-16 株式会社東芝 半導体装置及びその製造方法
JP2016162889A (ja) 2015-03-02 2016-09-05 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2017045943A (ja) 2015-08-28 2017-03-02 富士電機株式会社 窒化物半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55138238A (en) * 1979-04-13 1980-10-28 Matsushita Electric Ind Co Ltd Forming method of insulation film on gallium nitride
KR101259992B1 (ko) * 2006-06-30 2013-05-06 서울옵토디바이스주식회사 식각표면이 절연된 발광다이오드의 제조방법
JP2014183125A (ja) * 2013-03-18 2014-09-29 Fujitsu Ltd 半導体装置
US20160064603A1 (en) 2014-08-26 2016-03-03 Toshiba Corporation Light Emitting Diodes With Current Confinement
JP2017069282A (ja) 2015-09-28 2017-04-06 ウシオ電機株式会社 半導体発光素子及びその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258258A (ja) 2002-02-28 2003-09-12 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2008034483A (ja) 2006-07-26 2008-02-14 Matsushita Electric Works Ltd 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
JP2009188370A (ja) 2008-02-01 2009-08-20 Seoul Opto Devices Co Ltd 発光ダイオード及びその製造方法
US20110147704A1 (en) 2008-08-19 2011-06-23 Lattice Power (Jiangxi) Corporation Semiconductor light-emitting device with passivation layer
WO2013157176A1 (ja) 2012-04-16 2013-10-24 パナソニック株式会社 半導体発光素子
JP2014086574A (ja) 2012-10-24 2014-05-12 Stanley Electric Co Ltd 発光素子
JP2015050395A (ja) 2013-09-03 2015-03-16 株式会社東芝 半導体装置及びその製造方法
JP2016162889A (ja) 2015-03-02 2016-09-05 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2017045943A (ja) 2015-08-28 2017-03-02 富士電機株式会社 窒化物半導体装置の製造方法

Also Published As

Publication number Publication date
JP2020004911A (ja) 2020-01-09
US20200006914A1 (en) 2020-01-02
US10749313B2 (en) 2020-08-18

Similar Documents

Publication Publication Date Title
EP1810351B1 (en) Gan compound semiconductor light emitting element
JP4592388B2 (ja) Ｉｉｉ−ｖ族化合物半導体発光素子およびその製造方法
US9385280B2 (en) Semiconductor light emitting element and method of manufacturing the same
US20110175130A1 (en) Light emitting device and method of manufacturing the same
US9437779B2 (en) Semiconductor light emitting device and method for manufacturing the same
KR100910964B1 (ko) 오믹 전극 및 이의 형성 방법
JP2006135293A (ja) 化合物半導体素子の電極形成方法
WO2010071113A1 (ja) 半導体発光素子
TWI488333B (zh) LED element and manufacturing method thereof
JP5471485B2 (ja) 窒化物半導体素子および窒化物半導体素子のパッド電極の製造方法
US8003418B2 (en) Method for producing group III nitride-based compound semiconductor device
TW201135976A (en) Optoelectronic semiconductor chip and use of an AlGaN-based interlayer
JP6617401B2 (ja) 半導体発光素子
JP7161096B2 (ja) 半導体素子の製造方法
JP2009194296A (ja) 窒化物半導体発光装置及びその製造方法
JP5342970B2 (ja) 酸化亜鉛系半導体発光素子の製造方法及び酸化亜鉛系半導体発光素子
TW202228306A (zh) 紅外ｌｅｄ元件
TW201210060A (en) Process for producing light emitting diode, process for cutting light emitting diode and light emitting diode
JP2002368272A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法
JP4999278B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP5378582B2 (ja) 半導体発光素子の製造方法
EP2615651A1 (en) Method for producing group iii nitride semiconductor light emitting element and group iii nitride semiconductor light emitting element
JP3309745B2 (ja) ＧａＮ系化合物半導体発光素子及びその製造方法
KR101059563B1 (ko) ＩＩＩ - Ｖ 족 ＧａＮ 계 화합물 반도체의 전극층 제조방법
US9196784B2 (en) Semiconductor device and method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220926

R151 Written notification of patent or utility model registration

Ref document number: 7161096

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151