JP7155856B2 - Reception beamformer for ultrasonic diagnostic equipment and reception processing program for ultrasonic diagnostic equipment - Google Patents

Reception beamformer for ultrasonic diagnostic equipment and reception processing program for ultrasonic diagnostic equipment Download PDF

Info

Publication number
JP7155856B2
JP7155856B2 JP2018196623A JP2018196623A JP7155856B2 JP 7155856 B2 JP7155856 B2 JP 7155856B2 JP 2018196623 A JP2018196623 A JP 2018196623A JP 2018196623 A JP2018196623 A JP 2018196623A JP 7155856 B2 JP7155856 B2 JP 7155856B2
Authority
JP
Japan
Prior art keywords
processing unit
sample data
delay
addition
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018196623A
Other languages
Japanese (ja)
Other versions
JP2020062280A (en
Inventor
政志 國田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP2018196623A priority Critical patent/JP7155856B2/en
Publication of JP2020062280A publication Critical patent/JP2020062280A/en
Application granted granted Critical
Publication of JP7155856B2 publication Critical patent/JP7155856B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ultra Sonic Daignosis Equipment (AREA)

Description

本開示は、超音波診断装置の受信ビームフォーマ、及び超音波診断装置の受信処理プログラムに関する。 The present disclosure relates to a receive beamformer of an ultrasound diagnostic apparatus and a receive processing program of the ultrasound diagnostic apparatus.

従来、ダイナミック受信ビームフォーミング方式を利用した超音波診断装置が知られている(例えば、特許文献1、特許文献2を参照)。 2. Description of the Related Art Conventionally, an ultrasonic diagnostic apparatus using a dynamic reception beamforming method is known (see Patent Documents 1 and 2, for example).

図1は、従来技術に係る超音波診断装置に適用された受信ビームフォーマの回路構成の一例を示す図である。図2は、ダイナミック受信ビームフォーミング方式における遅延時間の設定方法について、説明する図である。図3は、ダイナミック受信ビームフォーミング方式にて遅延処理が施された受信信号の信号波形の一例を示す図である。 FIG. 1 is a diagram showing an example of a circuit configuration of a receive beamformer applied to a conventional ultrasonic diagnostic apparatus. FIG. 2 is a diagram for explaining a method of setting delay times in the dynamic reception beamforming method. FIG. 3 is a diagram showing an example of a signal waveform of a reception signal subjected to delay processing by the dynamic reception beamforming method.

尚、図1~図3では、説明の便宜として、超音波プローブ1200が有するアレー状に配列された3つの圧電振動子1210-T1~1210-T3、及び当該圧電振動子1210-T1~1210-T3それぞれに接続された3チャンネルの信号経路のみを示す。 1 to 3, for convenience of explanation, the ultrasonic probe 1200 has three piezoelectric transducers 1210-T1 to 1210-T3 arranged in an array, and the piezoelectric transducers 1210-T1 to 1210- Only the three-channel signal paths connected to each T3 are shown.

この種の超音波診断装置においては、一般に、複数の圧電振動子1210-T1~1210-T3それぞれから、所定の時間差を与えて超音波を送信させることにより、それらの合成により形成される超音波ビームを被検体内の所定位置にフォーカスする。そして、複数の圧電振動子1210-T1~1210-T3それぞれが超音波エコーを受信した際には、被検体内のターゲット位置(以下、「受信フォーカス点」と称する)と各圧電振動子1210-T1~1210-T3との間の距離に応じた伝播時間だけ、各圧電振動子1210-T1~1210-T3が生成した信号(以下、「受信信号」と称する)を遅延させた上で、これらを加算する。これによって、受信フォーカス点から各圧電振動子1210に伝搬してきた超音波エコーを選択的に抽出する。この処理は、一般に、整相加算又は受信ビームフォーミングと称される。 In this type of ultrasonic diagnostic apparatus, generally, ultrasonic waves are transmitted from each of a plurality of piezoelectric transducers 1210-T1 to 1210-T3 with a predetermined time difference, and an ultrasonic wave formed by synthesizing them is used. Focus the beam to a predetermined location within the subject. Then, when each of the plurality of piezoelectric transducers 1210-T1 to 1210-T3 receives ultrasonic echoes, a target position (hereinafter referred to as a “reception focus point”) within the subject and each piezoelectric transducer 1210- Signals generated by the piezoelectric vibrators 1210-T1 to 1210-T3 (hereinafter referred to as "received signals") are delayed by a propagation time corresponding to the distance between T1 to 1210-T3. Add As a result, ultrasonic echoes propagated from the reception focus point to each piezoelectric transducer 1210 are selectively extracted. This process is commonly referred to as delayed summation or receive beamforming.

従来技術に係る受信ビームフォーマは、チャンネル毎に、AD変換部1010-ch1~1010-ch3、及び遅延処理部1020-ch1~1020-ch3を有する。そして、各チャンネルの遅延処理部1020-ch1~1020-ch3の後段に、遅延処理が施された受信信号を整相加算する加算処理部1030が設けられている。そして、加算処理部1030で生成された整相加算信号は、後段のフィルタ処理部1040(例えば、FIRフィルタ、又はIRRフィルタ)にて、フィルタ処理が施され、その後、周波数解析処理及び画像変換処理等が施され、超音波画像に変換される。 The reception beamformer according to the conventional technology has AD converters 1010-ch1 to 1010-ch3 and delay processors 1020-ch1 to 1020-ch3 for each channel. An addition processing unit 1030 for phasing and adding received signals that have been subjected to delay processing is provided after the delay processing units 1020-ch1 to 1020-ch3 of each channel. Then, the phasing addition signal generated by the addition processing unit 1030 is filtered by a filter processing unit 1040 (for example, an FIR filter or an IRR filter) in the subsequent stage, and then subjected to frequency analysis processing and image conversion processing. etc., and converted into an ultrasound image.

ダイナミック受信ビームフォーミング方式においては、受信ビームフォーマは、超音波を1回送信する毎に、動的に、各チャンネルの遅延処理部1020-ch1~1020-ch3の遅延時間を制御し、受信フォーカス点をずらしながら受信処理を行う。つまり、この方式においては、受信ビームフォーマは、浅い部位から深い部位まで、細かく受信フォーカス点を設定し、1回の超音波ビームの送信で得られる受信信号から、複数の受信フォーカス点の状態を検出する。これによって、超音波画像の画質を向上させることができるようになる。 In the dynamic reception beamforming method, the reception beamformer dynamically controls the delay time of the delay processing units 1020-ch1 to 1020-ch3 of each channel each time the ultrasonic wave is transmitted, and the reception focus point is set. Receive processing is performed while shifting the In other words, in this method, the reception beamformer finely sets reception focal points from shallow to deep areas, and the state of multiple reception focal points is determined from the reception signal obtained by one transmission of the ultrasonic beam. To detect. This makes it possible to improve the image quality of the ultrasound image.

各チャンネルの遅延処理部1020-ch1~1020-ch3に設定される遅延時間は、図2に示すように、被検体内の受信フォーカス点と各圧電振動子1210-T1~1210-T3との距離に応じて設定される。即ち、被検体内の深い位置の受信フォーカス点P2からの超音波エコー(例えば、図3の波形R1)については、受信フォーカス点P2と正対する位置の圧電振動子1210-T2とその周辺位置の圧電振動子1210-T1、1210-T3とで、受信フォーカス点P2からの超音波エコーの伝搬時間の時間差が小さいことから、遅延処理部1020-ch2に設定される遅延時間は、小さくなる。 The delay times set in the delay processing units 1020-ch1 to 1020-ch3 of each channel are, as shown in FIG. is set according to That is, for the ultrasonic echo (for example, the waveform R1 in FIG. 3) from the reception focus point P2 at a deep position in the subject, the piezoelectric transducer 1210-T2 at the position directly facing the reception focus point P2 and the surrounding positions thereof. Since the time difference between the propagation times of ultrasonic echoes from the reception focus point P2 is small between the piezoelectric transducers 1210-T1 and 1210-T3, the delay time set in the delay processing section 1020-ch2 is small.

一方、被検体内の浅い位置の受信フォーカス点P1からの超音波エコー(例えば、図3の波形R2)については、受信フォーカス点P1と正対する位置の圧電振動子1210-T2とその周辺位置の圧電振動子1210-T1、1210-T3とで、受信フォーカス点P1からの超音波エコーの伝搬時間の時間差が大きいことから、遅延処理部1020-ch2に設定される遅延時間は、大きくなる。 On the other hand, for the ultrasonic echo (for example, the waveform R2 in FIG. 3) from the reception focus point P1 at a shallow position within the subject, the piezoelectric transducer 1210-T2 at the position facing the reception focus point P1 and the surrounding positions The delay time set in the delay processing section 1020-ch2 is large because the time difference between the propagation times of the ultrasonic echoes from the reception focus point P1 is large between the piezoelectric transducers 1210-T1 and 1210-T3.

特開2001-178716号公報JP-A-2001-178716 特表平8-505802号公報Japanese Patent Publication No. 8-505802

従来技術に係るダイナミック受信ビームフォーミング方式においては、上記したように、送信した超音波ビームの進行にあわせて受信フォーカス点を移動させ、各チャンネルに設定する遅延時間を時間的に変化させることになる。 In the dynamic reception beamforming method according to the prior art, as described above, the reception focus point is moved in accordance with the progress of the transmitted ultrasonic beam, and the delay time set for each channel is changed temporally. .

そのため、図3の下図に示すように、大きな遅延時間が設定された受信信号(例えば、チャンネルch1のRa領域の波形)については、遅延処理部1020から加算処理部1030に出力される受信信号が、時間方向に非線形に引き伸ばされた波形に変化してしまう(以下、「時間的歪」と称する)。その結果、加算処理部1030で加算された整相加算信号も時間的歪を含んだものとなり、後段のフィルタ処理又は周波数解析処理等におけるノイズ要因となるおそれがある。換言すると、ダイナミック受信ビームフォーミング方式に伴う受信信号の時間的歪によって、SN比が低下したり、分解能が低下することになる。 Therefore, as shown in the lower diagram of FIG. 3, for a received signal with a large delay time set (for example, the waveform in the Ra region of channel ch1), the received signal output from delay processing section 1020 to addition processing section 1030 is , changes to a waveform that is nonlinearly stretched in the time direction (hereinafter referred to as "temporal distortion"). As a result, the phasing addition signal added by the addition processing unit 1030 also includes temporal distortion, which may cause noise in subsequent filter processing, frequency analysis processing, or the like. In other words, the temporal distortion of the received signal associated with the dynamic receive beamforming scheme results in reduced signal-to-noise ratio and reduced resolution.

本開示は、上記問題点に鑑みてなされたもので、ダイナミック受信ビームフォーミング方式に伴う受信信号の時間的歪を抑制し得る超音波診断装置の受信ビームフォーマ、及び超音波診断装置の受信処理プログラムを提供することを目的とする。 The present disclosure has been made in view of the above problems, and includes a receive beamformer for an ultrasonic diagnostic apparatus capable of suppressing temporal distortion of a received signal accompanying a dynamic receive beamforming method, and a reception processing program for an ultrasonic diagnostic apparatus. intended to provide

前述した課題を解決する主たる本開示は、
複数の圧電振動子を有する超音波プローブを用いて被検体内部の情報を画像化する超音波診断装置の受信ビームフォーマであって、
前記圧電振動子が生成した受信信号をAD変換して、当該受信信号のサンプルデータを順番に出力する、前記圧電振動子に接続されるチャンネル毎に設けられた複数のAD変換部と、
前記AD変換部から出力される前記サンプルデータを時系列に自身のメモリに記憶し、前記サンプルデータを、前記被検体内の受信フォーカス点に応じて設定された遅延時間だけ遅延させて後段に出力する、前記チャンネル毎に設けられた複数の遅延処理部と、
複数の前記遅延処理部それぞれから出力される前記サンプルデータを加算して、整相加算信号を生成する加算処理部と、
を備え、
前記遅延処理部は、二以上の前記サンプルデータからなるサンプル群を一括して前記遅延時間だけ遅延させて後段に出力し、
前記加算処理部は、複数の前記遅延処理部それぞれから出力される前記サンプル群を、前記サンプルデータの位相毎に加算して、位相毎の前記整相加算信号を、後段の信号処理部に出力する、
受信ビームフォーマである。
The main disclosure that solves the above-mentioned problems is
A receiving beamformer for an ultrasonic diagnostic apparatus that images information inside a subject using an ultrasonic probe having a plurality of piezoelectric transducers,
a plurality of AD converters provided for each channel connected to the piezoelectric vibrator, AD-converting the received signal generated by the piezoelectric vibrator and sequentially outputting sample data of the received signal;
The sample data output from the AD conversion unit is stored in its own memory in time series, and the sample data is delayed by a delay time set according to the reception focus point within the subject and output to a subsequent stage. a plurality of delay processing units provided for each of the channels;
an addition processing unit that adds the sample data output from each of the plurality of delay processing units to generate a phasing addition signal;
with
The delay processing unit collectively delays a sample group composed of two or more of the sample data by the delay time and outputs the sample group to a subsequent stage;
The addition processing unit adds the sample groups output from each of the plurality of delay processing units for each phase of the sample data, and outputs the phasing addition signal for each phase to a subsequent signal processing unit. do,
Receive beamformer.

又、他の局面では、
複数の圧電振動子を有する超音波プローブを用いて被検体内部の情報を画像化する超音波診断装置に処理を実行させる受信処理プログラムであって、
前記圧電振動子に接続されるチャンネル毎に、前記圧電振動子が生成した受信信号をAD変換して、当該受信信号のサンプルデータを順番に出力するAD変換処理と、
前記チャンネル毎に、AD変換された前記サンプルデータを時系列にメモリに記憶し、前記サンプルデータを、前記被検体内の受信フォーカス点に応じて設定された遅延時間だけ遅延させて後段に出力する遅延処理と、
複数の前記チャンネルそれぞれから出力される前記遅延処理後の前記サンプルデータを加算して、整相加算信号を生成する加算処理と、
を備え、
前記遅延処理は、二以上の前記サンプルデータからなるサンプル群を一括して前記遅延時間だけ遅延させて後段に出力し、
前記加算処理は、複数の前記チャンネルそれぞれから出力される前記サンプル群を、前記サンプルデータの位相毎に加算して、位相毎の前記整相加算信号を、後段の信号処理部に出力する、
受信処理プログラムある。
Also, in other aspects,
A reception processing program that causes an ultrasonic diagnostic apparatus that images information inside a subject using an ultrasonic probe having a plurality of piezoelectric transducers to execute processing,
A/D conversion processing of AD-converting a received signal generated by the piezoelectric vibrator for each channel connected to the piezoelectric vibrator and sequentially outputting sample data of the received signal;
The AD-converted sample data is stored in a memory in time series for each channel, and the sample data is delayed by a delay time set according to the reception focus point within the subject and is output to a subsequent stage. delayed processing;
addition processing for generating a phased addition signal by adding the sample data after the delay processing output from each of the plurality of channels;
with
The delay processing includes collectively delaying a sample group composed of two or more of the sample data by the delay time and outputting to a subsequent stage;
In the addition process, the sample groups output from each of the plurality of channels are added for each phase of the sample data, and the phased sum signal for each phase is output to a subsequent signal processing unit.
There is a reception processing program.

本開示に係る超音波診断装置の受信ビームフォーマによれば、ダイナミック受信ビームフォーミング方式に伴う受信信号の時間的歪を抑制することができる。 According to the receive beamformer of the ultrasonic diagnostic apparatus according to the present disclosure, it is possible to suppress the temporal distortion of the received signal that accompanies the dynamic receive beamforming method.

従来技術に係る超音波診断装置に適用された受信ビームフォーマの回路構成の一例を示す図FIG. 2 is a diagram showing an example of a circuit configuration of a reception beamformer applied to a conventional ultrasonic diagnostic apparatus; ダイナミック受信ビームフォーミング方式における遅延時間の設定方法について、説明する図Diagram explaining how to set the delay time in the dynamic receive beamforming method ダイナミック受信ビームフォーミング方式にて遅延処理が施された受信信号の信号波形の一例を示す図FIG. 4 is a diagram showing an example of a signal waveform of a received signal subjected to delay processing in the dynamic receive beamforming method; 第1の実施形態に係る超音波診断装置の外観を示す図1 is a diagram showing the appearance of an ultrasonic diagnostic apparatus according to a first embodiment; FIG. 第1の実施形態に係る超音波診断装置の全体構成を示すブロック図1 is a block diagram showing the overall configuration of an ultrasonic diagnostic apparatus according to a first embodiment; FIG. 第1の実施形態に係る受信処理部の構成を示す図FIG. 4 is a diagram showing the configuration of a reception processing unit according to the first embodiment; 第1の実施形態に係る受信処理部における処理を模式的に示す図FIG. 4 is a diagram schematically showing processing in a reception processing unit according to the first embodiment; 第1の実施形態に係る遅延処理部の構成を示す図FIG. 4 is a diagram showing the configuration of a delay processing unit according to the first embodiment; 第1の実施形態に係る遅延処理部のメモリ内のデータ構成を示す図FIG. 4 is a diagram showing a data structure in the memory of the delay processing unit according to the first embodiment; 第1の実施形態に係る加算処理部の構成を示す図FIG. 4 is a diagram showing the configuration of an addition processing unit according to the first embodiment; 変形例1に係る遅延処理部の構成を示す図FIG. 10 is a diagram showing the configuration of a delay processing unit according to Modification 1; 変形例1に係る遅延処理部のメモリ内のデータ構成を示す図FIG. 10 is a diagram showing a data structure in a memory of a delay processing unit according to Modification 1; 変形例2に係る遅延処理部の構成を示す図FIG. 11 is a diagram showing the configuration of a delay processing unit according to Modification 2; 変形例2に係る遅延処理部のメモリ内のデータ構成を示す図FIG. 11 is a diagram showing a data structure in a memory of a delay processing unit according to Modification 2; 第1の実施形態に係る受信処理部の構成を模式的に示す図FIG. 4 is a diagram schematically showing the configuration of a reception processing unit according to the first embodiment; 第2の実施形態に係る受信処理部の構成を模式的に示す図FIG. 4 is a diagram schematically showing the configuration of a reception processing unit according to the second embodiment; 第3の実施形態に係る受信処理部の構成を示す図The figure which shows the structure of the reception process part which concerns on 3rd Embodiment. フィルタ処理部の各乗算器に設定されるフィルタ係数の一例を示す図A diagram showing an example of filter coefficients set in each multiplier of the filter processing unit. 第4の実施形態に係る受信処理部の構成を示す図The figure which shows the structure of the reception process part which concerns on 4th Embodiment. 第4の実施形態に係る受信処理部の構成を示す図The figure which shows the structure of the reception process part which concerns on 4th Embodiment. フィルタ入力選択部がフィルタ処理部に対して並列に出力する加算サンプルを示す図FIG. 10 is a diagram showing addition samples that the filter input selection unit outputs in parallel to the filter processing unit; 第4の実施形態に係るフィルタ処理部に設定されるフィルタ係数を示す図FIG. 11 is a diagram showing filter coefficients set in a filter processing unit according to the fourth embodiment; 第5の実施形態に係るフィルタ処理部の構成を模式的に示す図FIG. 11 is a diagram schematically showing the configuration of a filter processing unit according to the fifth embodiment; 第6の実施形態に係る受信処理部の構成を模式的に示す図FIG. 12 is a diagram schematically showing the configuration of a reception processing unit according to the sixth embodiment; 第6の実施形態に係る受信処理部の構成を模式的に示す図FIG. 12 is a diagram schematically showing the configuration of a reception processing unit according to the sixth embodiment; 第7の実施形態に係る処理装置のハードウェア構成を模式的に示す図FIG. 12 is a diagram schematically showing the hardware configuration of a processing device according to the seventh embodiment; 第7の実施形態に係る処理装置が実行する処理を示すフローチャートを示す図The figure which shows the flowchart which shows the process which the processing apparatus which concerns on 7th Embodiment performs. 第7の実施形態に係る処理装置が実行する処理を示すフローチャートを示す図The figure which shows the flowchart which shows the process which the processing apparatus which concerns on 7th Embodiment performs.

以下に添付図面を参照しながら、本開示の好適な実施形態について詳細に説明する。尚、本明細書及び図面において、実質的に同一の機能を有する構成要素については、同一の符号を付することにより重複説明を省略する。 Preferred embodiments of the present disclosure will be described in detail below with reference to the accompanying drawings. In the present specification and drawings, constituent elements having substantially the same functions are denoted by the same reference numerals, thereby omitting redundant description.

(第1の実施形態)
[超音波診断装置の全体構成]
以下、図4~図5を参照して、本実施形態に係る超音波診断装置の全体構成の一例について説明する。
(First embodiment)
[Overall Configuration of Ultrasound Diagnostic Apparatus]
An example of the overall configuration of the ultrasonic diagnostic apparatus according to the present embodiment will be described below with reference to FIGS. 4 and 5. FIG.

図4は、本実施形態に係る超音波診断装置1の外観を示す図である。図5は、本実施形態に係る超音波診断装置1の全体構成を示すブロック図である。 FIG. 4 is a diagram showing the appearance of the ultrasonic diagnostic apparatus 1 according to this embodiment. FIG. 5 is a block diagram showing the overall configuration of the ultrasonic diagnostic apparatus 1 according to this embodiment.

本実施形態に係る超音波診断装置1は、装置本体100に超音波プローブ200が取り付けられて構成されている。尚、装置本体100と超音波プローブ200とは、ケーブルを介して電気的に接続されている。 An ultrasonic diagnostic apparatus 1 according to this embodiment is configured by attaching an ultrasonic probe 200 to an apparatus main body 100 . The device main body 100 and the ultrasonic probe 200 are electrically connected via a cable.

超音波プローブ200は、装置本体100が有する送信処理部110(図5を参照して後述)で発生された電圧パルスを超音波ビームに変換して被検体内へ送信し、被検体内で反射した超音波エコーを受信して電気信号に変換し、装置本体100が有する受信処理部120(図5を参照して後述)へ出力する。 The ultrasonic probe 200 converts a voltage pulse generated by a transmission processing unit 110 (described later with reference to FIG. 5) included in the device main body 100 into an ultrasonic beam, transmits the ultrasonic beam into the subject, and reflects the pulse within the subject. The received ultrasonic echoes are received, converted into electrical signals, and output to a reception processing unit 120 (described later with reference to FIG. 5) of the device body 100 .

超音波プローブ200は、アレー状に配列された複数の圧電振動子210-T1~210-T1024、及び、複数の圧電振動子210-T1~210-T1024の駆動状態のオンオフを個別に切替制御するためのチャンネル切替部(図示せず)を有している。そして、これら複数の圧電振動子210-T1~210-T1024は、それぞれ、送信処理部110から供給される駆動信号(即ち、電圧パルス)に基づき被検体内に超音波を送信し、被検体内からの超音波エコーを受信して受信信号(即ち、電気信号)を生成する。 The ultrasonic probe 200 individually switches and controls the drive states of the plurality of piezoelectric transducers 210-T1 to 210-T1024 arranged in an array and the driving states of the plurality of piezoelectric transducers 210-T1 to 210-T1024. It has a channel switching unit (not shown) for These piezoelectric transducers 210-T1 to 210-T1024 each transmit ultrasonic waves into the subject based on the drive signal (that is, voltage pulse) supplied from the transmission processing unit 110, receive ultrasonic echoes from and generate received signals (ie, electrical signals).

本実施形態に係る超音波プローブ200は、1024個の圧電振動子210-T1~210-T1024を有し、チャンネル切替部が切り替え制御されることにより、駆動対象の圧電振動子210-T1~210-T1024が256チャンネルの信号経路(送信処理部110及び受信処理部120に接続される信号経路)のいずれかに接続されることになる。尚、以下では、圧電振動子210-T1~210-T1024それぞれを区別しない場合には、「圧電振動子210」と略称する。 The ultrasonic probe 200 according to the present embodiment has 1024 piezoelectric transducers 210-T1 to 210-T1024, and the piezoelectric transducers 210-T1 to 210 to be driven are controlled by switching the channel switching unit. -T1024 is connected to one of the 256-channel signal paths (signal paths connected to the transmission processing unit 110 and the reception processing unit 120). In the following description, the piezoelectric vibrators 210-T1 to 210-T1024 are abbreviated as "piezoelectric vibrators 210" when they are not distinguished from each other.

装置本体100は、送信処理部110、受信処理部120、制御部130、画像生成部140、表示部150、及び操作入力部160を備えている。 The apparatus body 100 includes a transmission processing section 110 , a reception processing section 120 , a control section 130 , an image generation section 140 , a display section 150 and an operation input section 160 .

送信処理部110は、超音波プローブ200の各圧電振動子210に対して駆動信号たる電圧パルスを出力する送信回路である。送信処理部110は、チャンネル毎にパルス設定部を有しており、チャンネル毎に電圧パルスの電圧振幅、パルス幅、及びタイミングを設定可能になっている。 The transmission processing unit 110 is a transmission circuit that outputs a voltage pulse as a drive signal to each piezoelectric transducer 210 of the ultrasonic probe 200 . The transmission processing unit 110 has a pulse setting unit for each channel, and can set the voltage amplitude, pulse width, and timing of the voltage pulse for each channel.

尚、送信処理部110は、制御部130の指令に基づいて、各圧電振動子210から出力される超音波が所定の送信フォーカス点に集束するように、各圧電振動子210に対して供給する駆動信号の遅延時間を変化させる。 The transmission processing unit 110 supplies ultrasonic waves to the piezoelectric transducers 210 so that the ultrasonic waves output from the piezoelectric transducers 210 are focused on a predetermined transmission focus point based on a command from the control unit 130. Change the delay time of the drive signal.

受信処理部120は、超音波プローブ200の各圧電振動子210で生成された超音波エコーに係る受信信号を受信処理する受信回路である。受信処理部120は、各チャンネルの受信信号を整相加算することで複数チャンネルの受信信号を一つにまとめる(以下、「整相加算信号」と称する)と共に、当該整相加算信号にフィルタ処理を施して、後段の画像生成部140に出力する(以下、「受信ビームフォーマ」とも称する)。尚、受信処理部120の詳細は後述する。 The reception processing unit 120 is a reception circuit that receives and processes reception signals related to ultrasonic echoes generated by the piezoelectric transducers 210 of the ultrasonic probe 200 . The reception processing unit 120 puts together the received signals of a plurality of channels by performing phasing addition on the received signals of each channel (hereinafter referred to as a ``phasing addition signal''), and performs filtering on the phasing addition signal. and output to the subsequent image generation unit 140 (hereinafter also referred to as a “reception beamformer”). Details of the reception processing unit 120 will be described later.

制御部130は、超音波プローブ200または装置本体100のチャンネル切替部を制御して、駆動対象の複数の圧電振動子210を決定すると共に、送信処理部110及び受信処理部120を制御して、駆動対象の複数の圧電振動子210に対して超音波の送受信を実行させる。制御部130は、超音波プローブ200内の複数の圧電振動子210を順に駆動することにより、被検体内を超音波走査し、二次元状のフレームデータを生成する。 The control unit 130 controls the channel switching unit of the ultrasonic probe 200 or the apparatus main body 100 to determine the plurality of piezoelectric transducers 210 to be driven, and controls the transmission processing unit 110 and the reception processing unit 120, A plurality of piezoelectric transducers 210 to be driven are caused to transmit and receive ultrasonic waves. The control unit 130 sequentially drives the plurality of piezoelectric transducers 210 in the ultrasonic probe 200 to ultrasonically scan the inside of the subject and generate two-dimensional frame data.

この際、制御部130は、例えば、超音波ビームの送信時に用いる圧電振動子210の数及び位置(即ち、送信開口)を制御することで、超音波ビームの送信位置及び送信方法を決定する。又、制御部130は、例えば、超音波エコーの受信時に用いる圧電振動子210の数及び位置(即ち、受信開口)を制御することで、超音波プローブ200にて受信される超音波エコーの位置を決定する。 At this time, the control unit 130 determines the transmission position and transmission method of the ultrasonic beam by controlling the number and positions of the piezoelectric transducers 210 (that is, the transmission aperture) used when transmitting the ultrasonic beam, for example. Further, the control unit 130 controls, for example, the number and positions of the piezoelectric transducers 210 used when receiving ultrasonic echoes (that is, reception apertures), thereby adjusting the positions of the ultrasonic echoes received by the ultrasonic probe 200. to decide.

又、制御部130は、超音波ビームの送信時には、被検体内に送信フォーカス点を設定して、当該送信フォーカス点に送信超音波が集束するように、送信処理部110の各チャンネルにおける遅延時間を制御する。又、制御部130は、超音波エコーの受信時には、被検体内に受信フォーカス点を設定して、当該受信フォーカス点からの超音波エコーにより生成される受信信号の位相が揃うように、受信処理部120の各チャンネルにおける遅延時間を制御する。 Further, when transmitting an ultrasonic beam, the control unit 130 sets a transmission focal point within the subject, and adjusts the delay time in each channel of the transmission processing unit 110 so that the transmission ultrasound is focused on the transmission focal point. to control. Further, when receiving an ultrasonic echo, the control unit 130 sets a reception focus point within the subject, and performs reception processing so that the phases of the reception signals generated by the ultrasonic echo from the reception focus point are aligned. It controls the delay time in each channel of section 120 .

画像生成部140は、受信処理部120から出力される受信信号(整相加算信号)に基づいて、超音波画像(例えば、Bモード画像、カラードプラ画像、三次元超音波画像)を生成する。尚、超音波画像を生成する際の処理の内容は、公知の手法と同様であるため、ここでの説明は省略する。画像生成部140は、例えば、対数圧縮処理、検波処理、又はFFT解析処理等を行った上で、超音波画像を生成してもよい。 The image generation unit 140 generates an ultrasound image (eg, B-mode image, color Doppler image, three-dimensional ultrasound image) based on the reception signal (phased addition signal) output from the reception processing unit 120 . Note that the content of the processing when generating an ultrasonic image is the same as that of a known method, and thus description thereof is omitted here. The image generator 140 may generate an ultrasound image after performing logarithmic compression processing, detection processing, FFT analysis processing, or the like, for example.

表示部150は、例えば、液晶ディスプレイ等であって、画像生成部140が生成した超音波画像を表示する。 The display unit 150 is, for example, a liquid crystal display or the like, and displays the ultrasonic image generated by the image generation unit 140 .

操作入力部160は、例えば、キーボード又はマウス等であって、操作者が入力した操作信号を取得する。 The operation input unit 160 is, for example, a keyboard or a mouse, and acquires an operation signal input by an operator.

[受信処理部の構成]
以下、図6、図7、図8A、図8B、図9を参照して、本実施形態に係る受信処理部120の構成の詳細について、説明する。
[Configuration of Reception Processing Unit]
Details of the configuration of the reception processing unit 120 according to the present embodiment will be described below with reference to FIGS. 6, 7, 8A, 8B, and 9. FIG.

図6は、本実施形態に係る受信処理部120の構成を示す図である。図7は、本実施形態に係る受信処理部120における処理を模式的に示す図である。尚、図7では、説明の便宜として、互いに隣接する3チャンネル(ここでは、ch1、ch2及びch3)の受信信号を整相加算する処理を示している。 FIG. 6 is a diagram showing the configuration of the reception processing unit 120 according to this embodiment. FIG. 7 is a diagram schematically showing processing in the reception processing unit 120 according to this embodiment. For convenience of explanation, FIG. 7 shows a process of phasing and adding received signals of three adjacent channels (here, ch1, ch2, and ch3).

本実施形態に係る受信処理部120の各構成は、典型的には、ASIC(Application Specific Integrated Circuit)やFPGA(Field-Programmable Gate Array)等で構成されたデジタル演算回路によって実現される。但し、これらの一部又は全部は、DSP(Digital Signal Processor)、CPU(Central Processing Unit)、またはGPGPU(General-Purpose Graphics Processing Units)等がプログラムに従って演算処理することによって実現されてもよい(例えば、後述する第7の実施形態を参照)。 Each configuration of the reception processing unit 120 according to the present embodiment is typically realized by a digital arithmetic circuit configured by an ASIC (Application Specific Integrated Circuit), an FPGA (Field-Programmable Gate Array), or the like. However, some or all of these may be realized by arithmetic processing according to a program by DSP (Digital Signal Processor), CPU (Central Processing Unit), GPGPU (General-Purpose Graphics Processing Units), etc. (for example, , see the seventh embodiment described later).

受信処理部120は、例えば、AD変換部10-ch1~10-ch256、遅延処理部20-ch1~20-ch256、加算処理部30、及び、フィルタ処理部40を備えている。 The reception processing unit 120 includes AD conversion units 10-ch1 to 10-ch256, delay processing units 20-ch1 to 20-ch256, an addition processing unit 30, and a filter processing unit 40, for example.

AD変換部10-ch1~10-ch256及び遅延処理部20-ch1~20-ch256は、従来技術に係る受信ビームフォーマと同様に、チャンネル毎に設けられており、ここでは、256個のAD変換部10-ch1~10-ch256、及び、256個の遅延処理部20-ch1~20-ch256が設けられている。尚、AD変換部10-ch1~10-ch256は、それぞれ、同様の構成を有し、いずれのチャンネルの構成かを特に区別しない場合には、「AD変換部10」と略称する。又、遅延処理部20-ch1-ch1~20-ch256は、それぞれ、同様の構成を有し、いずれのチャンネルの構成かを特に区別しない場合には、「遅延処理部20」と略称する。 The AD converters 10-ch1 to 10-ch256 and the delay processors 20-ch1 to 20-ch256 are provided for each channel in the same way as the reception beamformer according to the prior art. Sections 10-ch1 to 10-ch256 and 256 delay processing sections 20-ch1 to 20-ch256 are provided. The AD converters 10-ch1 to 10-ch256 each have the same configuration, and are abbreviated as "AD converter 10" when there is no particular distinction between the configurations of the channels. The delay processing units 20-ch1-ch1 to 20-ch256 each have the same configuration, and are abbreviated as "delay processing unit 20" when there is no particular distinction between the configurations of the channels.

AD変換部10は、各圧電振動子210が生成した受信信号をアナログ信号からデジタル信号に変換する。そして、AD変換部10は、受信信号のサンプルデータ(即ち、デジタル信号)を、順次、遅延処理部20に出力する。 The AD converter 10 converts the received signal generated by each piezoelectric vibrator 210 from an analog signal to a digital signal. Then, the AD converter 10 sequentially outputs the sample data of the received signal (that is, the digital signal) to the delay processor 20 .

遅延処理部20は、前段のAD変換部10から入力される受信信号を、時系列に、自身のメモリ(例えば、FIFOメモリ又はSRAM)に記憶する。そして、遅延処理部20は、自身のメモリに格納した受信信号に、制御部130から指令された遅延時間を施して、後段の加算処理部30に出力する。 The delay processing unit 20 stores the received signal input from the preceding AD conversion unit 10 in time series in its own memory (FIFO memory or SRAM, for example). Then, the delay processing unit 20 delays the received signal stored in its own memory by the delay time instructed by the control unit 130, and outputs the result to the addition processing unit 30 in the subsequent stage.

遅延処理部20による遅延処理は、従来公知のダイナミック受信ビームフォーミング方式と同様である。遅延処理部20の遅延時間は、チャンネル毎に制御部130によって制御されており、その遅延時間は、例えば、受信フォーカス点から各圧電振動子210への超音波エコーの伝搬時間に基づいて、各圧電振動子210が当該超音波エコーにより生成する受信信号の位相が揃うように、制御される。そして、ダイナミック受信ビームフォーミング方式においては、制御部130は、図2を参照して説明したように、超音波を一回送信する毎に、被検体内の深度方向に沿って、複数の受信フォーカス点を設定し、当該複数の受信フォーカス点それぞれにあわせて遅延時間を時間的に変化させる。 The delay processing by the delay processing unit 20 is the same as that of the conventionally known dynamic reception beamforming method. The delay time of the delay processing unit 20 is controlled by the control unit 130 for each channel. The piezoelectric transducer 210 is controlled so that the phases of the received signals generated by the ultrasonic echoes are aligned. In the dynamic reception beamforming method, as described with reference to FIG. 2, each time an ultrasonic wave is transmitted, a plurality of reception focuses are formed along the depth direction inside the subject. A point is set, and the delay time is temporally changed according to each of the plurality of reception focus points.

但し、本実施形態に係る遅延処理部20は、自身のメモリに記憶された時間的に連続する二以上のサンプルデータ(以下、「サンプル群」と称する)を一回の遅延処理の単位として、当該サンプル群の二以上のサンプルデータそれぞれを、同一の遅延時間だけ遅延させて加算処理部30に出力する。 However, the delay processing unit 20 according to the present embodiment uses two or more temporally consecutive sample data (hereinafter referred to as "sample group") stored in its own memory as a unit of delay processing, Each of the two or more pieces of sample data of the sample group is delayed by the same delay time and output to the addition processing section 30 .

本実施形態に係る遅延処理部20は、図7に示すように、超音波エコーの一つの波形が収まる程度の連続するサンプルデータ(例えば、図7の区間L1、区間L2、又は、区間L3のサンプルデータ)を一括して、同一の遅延時間だけ遅延させる。これによって、遅延処理部20における遅延処理に起因して、受信信号の波形に時間的歪が生じることを抑制する。 As shown in FIG. 7, the delay processing unit 20 according to the present embodiment includes continuous sample data (for example, interval L1, interval L2, or interval L3 in FIG. 7) that can accommodate one waveform of the ultrasonic echo. sample data) are collectively delayed by the same delay time. This suppresses the occurrence of temporal distortion in the waveform of the received signal due to the delay processing in the delay processing section 20 .

そして、各チャンネルの遅延処理部20から出力されるサンプル群(以下、「遅延サンプル群」とも称する)に係る複数のサンプルデータは、それぞれの位相毎に、加算処理部30によって加算処理が施され、それぞれの位相毎の整相加算信号として、並列に、フィルタ処理部40に出力される。これによって、超音波エコーの一つ一つの波形の形状を保ったまま、フィルタ処理部40にて、当該波形毎にフィルタ処理を施すことが可能となる(図9を参照して後述)。 Then, a plurality of sample data related to the sample group (hereinafter also referred to as “delayed sample group”) output from the delay processing section 20 of each channel is subjected to addition processing by the addition processing section 30 for each phase. , are output in parallel to the filtering unit 40 as phased addition signals for each phase. As a result, the filter processing unit 40 can filter each waveform while maintaining the shape of each waveform of the ultrasonic echo (described later with reference to FIG. 9).

遅延処理部20が一括して出力する遅延サンプル群のサンプル数は、遅延処理部20-ch1~20-ch256のそれぞれで同一のサンプル数に設定され、より好適には、超音波エコーの一つの波形が収まるように、5~50に設定される。尚、当該サンプル数は、典型的には、後段のフィルタ処理部40が、出力信号を生成する際に必要とする入力サンプル数以下である。 The number of samples in the group of delayed samples collectively output by the delay processing unit 20 is set to the same number of samples in each of the delay processing units 20-ch1 to 20-ch256. It is set from 5 to 50 so that the waveform fits. Note that the number of samples is typically less than or equal to the number of input samples required by the subsequent filter processing section 40 to generate an output signal.

ここでは、説明の便宜として、遅延処理部20が出力する遅延サンプル群を、遅延処理部20のメモリに格納された時系列のサンプルデータのうち、時間的に連続するDa(t)、Da(t+1)及びDa(t+2)の3サンプルとする。ここでは、Da(t)、Da(t+1)、Da(t+2)の順に、位相が遅れたデータを表し、以下では、tを第1位相、t+1を第2位相、t+2を第3位相とも称する。 Here, for convenience of explanation, the delayed sample group output by the delay processing unit 20 is defined as Da(t), Da( t+1) and Da(t+2). Here, Da(t), Da(t+1), and Da(t+2) represent phase-delayed data in this order, and hereinafter, t is also referred to as the first phase, t+1 as the second phase, and t+2 as the third phase. .

図8Aは、本実施形態に係る遅延処理部20の構成を示す図である。図8Bは、本実施形態に係る遅延処理部20のメモリ20a、20b、20c内のデータ構成を示す図である。尚、ここでは、遅延処理部20-ch1~20-ch256は、それぞれ、共通の構成であるため、一個の遅延処理部20の構成のみを示す。 FIG. 8A is a diagram showing the configuration of the delay processing unit 20 according to this embodiment. FIG. 8B is a diagram showing the data configuration in the memories 20a, 20b, and 20c of the delay processing unit 20 according to this embodiment. Here, since the delay processing units 20-ch1 to 20-ch256 each have a common configuration, only the configuration of one delay processing unit 20 is shown.

遅延処理部20は、例えば、並列に設けられた複数のメモリ(ここでは、3つのメモリ)20a、20b、20cを含んで構成される。ここで、メモリ20a、20b、20cは、いずれも、AD変換部10から入力される受信信号を時系列に記憶するメモリである。 The delay processing unit 20 includes, for example, a plurality of memories (here, three memories) 20a, 20b, and 20c provided in parallel. Here, each of the memories 20a, 20b, and 20c is a memory that stores the received signal input from the AD converter 10 in time series.

遅延処理部20は、AD変換部10から入力される受信信号と同期するように、メモリ20a、20b、20cそれぞれに対して、書き込みアドレスを付帯した書き込み指令信号SWを入力し、当該メモリ20a、20b、20cそれぞれに対して、同一の受信信号(例えば、図8BのサンプルデータD1~D7)を記憶する。そして、遅延処理部20は、メモリ20a、20b、20cへの受信信号の書き込みと同期するように、メモリ20a、20b、20cそれぞれに対して、読み出しアドレスを付帯した読み出し指令信号SR1、SR2、SR3を入力し、順次、メモリ20a、20b、20cそれぞれからの読み出しを行う。このとき、遅延処理部20は、メモリ20a、20b、20cそれぞれから、時間的に連続するサンプルデータを読み出すように、メモリ20aから遅延サンプル群の第1位相に対応するサンプルデータDa(t)(図8Bでは、サンプルデータD1)を読み出し、メモリ20bから遅延サンプル群の第2位相に対応するサンプルデータDa(t+1)(図8Bでは、サンプルデータD2)を読み出し、メモリ20cから遅延サンプル群の第3位相に対応するサンプルデータDa(t+2)(図8Bでは、サンプルデータD3)を読み出す。 The delay processing unit 20 inputs a write command signal SW attached with a write address to each of the memories 20a, 20b, and 20c so as to be synchronized with the received signal input from the AD conversion unit 10. The same received signal (for example, sample data D1 to D7 in FIG. 8B) is stored for each of 20b and 20c. Then, the delay processing unit 20 outputs read command signals SR1, SR2, and SR3 with read addresses to the memories 20a, 20b, and 20c in synchronization with writing of the received signal to the memories 20a, 20b, and 20c. are input, and data is sequentially read from the memories 20a, 20b, and 20c. At this time, the delay processing unit 20 reads sample data Da(t) ( In FIG. 8B, the sample data D1) is read, the sample data Da(t+1) corresponding to the second phase of the delayed sample group is read from the memory 20b (sample data D2 in FIG. 8B), and the second phase of the delayed sample group is read from the memory 20c. Sample data Da(t+2) corresponding to three phases (sample data D3 in FIG. 8B) is read.

これによって、遅延処理部20は、AD変換部10から入力される受信信号と同期するように、順次、遅延サンプル群を加算処理部30に出力する。遅延処理部20は、例えば、第1時刻で、サンプルデータD1~D3を出力し、第1時刻に続く第2時刻で、サンプルデータD2~D4を出力する。 Thereby, the delay processing unit 20 sequentially outputs the delay sample group to the addition processing unit 30 so as to synchronize with the received signal input from the AD conversion unit 10 . For example, the delay processing unit 20 outputs the sample data D1 to D3 at a first time, and outputs the sample data D2 to D4 at a second time following the first time.

尚、遅延処理部20による遅延処理は、従来公知の手法と同様であり、例えば、当該遅延処理部20から読み出すサンプルデータと他の遅延処理部20から読み出すサンプルデータとの間におけるアドレス間隔によって制御される。但し、遅延処理部20による遅延処理の手法は、任意であり、受信信号を遅延処理部20のメモリへ書き込むタイミングを制御する手法や、デジタルフィルタにより遅延制御する手法が用いられてもよい。又、遅延処理部20は、その他、AD変換部10から入力される連続する二つのサンプルデータ間にデータ補間を行った上で、加算処理部30にサンプルデータを出力してもよい。 The delay processing by the delay processing unit 20 is the same as a conventionally known method, and is controlled by, for example, the address interval between the sample data read from the delay processing unit 20 and the sample data read from another delay processing unit 20. be done. However, the method of delay processing by the delay processing unit 20 is arbitrary, and a method of controlling the timing of writing the received signal to the memory of the delay processing unit 20 or a method of controlling the delay using a digital filter may be used. Alternatively, the delay processing unit 20 may perform data interpolation between two consecutive sample data input from the AD conversion unit 10 and then output the sample data to the addition processing unit 30 .

図9は、本実施形態に係る加算処理部30の構成を示す図である。 FIG. 9 is a diagram showing the configuration of the addition processing section 30 according to this embodiment.

加算処理部30には、各チャンネルの遅延処理部20から出力された遅延サンプル群が、サンプルデータの位相毎に、並列に入力されている。ここでは、加算処理部30には、各チャンネルの遅延サンプル群の第1位相に対応するサンプルデータDa(t)-ch1~Da(t)-ch256、遅延サンプル群の第2位相に対応するサンプルデータDa(t+1)-ch1~Da(t+1)-ch256、及び、遅延サンプル群の第3位相に対応するサンプルデータDa(t+2)-ch1~Da(t+2)-ch256が、並列に入力されている(図9中では、256チャンネルの遅延処理部20のうち、一部のみを示している)。 The delay sample groups output from the delay processing unit 20 of each channel are input in parallel to the addition processing unit 30 for each phase of the sample data. Here, the addition processing unit 30 stores sample data Da(t)-ch1 to Da(t)-ch256 corresponding to the first phase of the delayed sample group of each channel, and samples corresponding to the second phase of the delayed sample group. Data Da(t+1)-ch1 to Da(t+1)-ch256 and sample data Da(t+2)-ch1 to Da(t+2)-ch256 corresponding to the third phase of the delayed sample group are input in parallel. (Only part of the 256-channel delay processing units 20 are shown in FIG. 9).

尚、各チャンネルの遅延処理部20から出力される遅延サンプル群(及び当該遅延サンプル群に含まれる各サンプルデータ)は、当該遅延処理部20の遅延処理により、互いに位相が揃ったものとなっている。 The delayed sample group (and each sample data included in the delayed sample group) output from the delay processing unit 20 of each channel are in phase with each other due to the delay processing of the delay processing unit 20. there is

加算処理部30は、各チャンネルの遅延処理部20から入力される遅延サンプル群の複数のサンプルデータを、当該複数のサンプルデータの位相毎(ここでは、第1位相、第2位相、及び第3位相毎)に加算する。そして、加算処理部30は、位相毎の整相加算信号を、並列に後段のフィルタ処理部40に出力する。 The addition processing unit 30 adds a plurality of sample data of the delayed sample group input from the delay processing unit 20 of each channel to each phase of the plurality of sample data (here, the first phase, the second phase, and the third phase). phase). Then, the addition processing unit 30 outputs the phasing addition signals for each phase in parallel to the filter processing unit 40 in the subsequent stage.

尚、以下では、加算処理部30が生成する位相毎の整相加算信号のうちの一つの整相加算信号を「加算サンプル」と称し、加算処理部30が生成する全位相分の加算サンプルをまとめて「加算サンプル群」とも称する。 In the following description, one of the phasing addition signals for each phase generated by the addition processing unit 30 is referred to as a “summing sample”, and the summing samples for all phases generated by the addition processing unit 30 are referred to as “sum samples”. Collectively, they are also referred to as a "addition sample group".

加算処理部30は、例えば、図9に示すように、遅延処理部20-ch1から入力される遅延サンプル群と遅延処理部20-ch2から入力される遅延サンプル群とを加算するための構成として、第1位相加算部30aa、第2位相加算部30ab、及び第3位相加算部30acによって構成されるチャンネル加算部30aを有している。そして、チャンネル加算部30aは、第1位相加算部30aaにて、サンプルデータDa(t)-ch1とサンプルデータDa(t)-ch2とを加算し、第2位相加算部30abにて、サンプルデータDa(t+1)-ch1とサンプルデータDa(t+1)-ch2とを加算し、第3位相加算部30acにて、サンプルデータDa(t+2)-ch1とサンプルデータDa(t+2)-ch2とを加算する。 For example, as shown in FIG. 9, the addition processing unit 30 has a configuration for adding the delay sample group input from the delay processing unit 20-ch1 and the delay sample group input from the delay processing unit 20-ch2. , a first phase adder 30aa, a second phase adder 30ab, and a third phase adder 30ac. Then, the channel addition unit 30a adds the sample data Da(t)-ch1 and the sample data Da(t)-ch2 in the first phase addition unit 30aa, and adds the sample data Da(t)-ch2 in the second phase addition unit 30ab. Da(t+1)-ch1 and sample data Da(t+1)-ch2 are added, and the sample data Da(t+2)-ch1 and sample data Da(t+2)-ch2 are added in the third phase adder 30ac .

又、加算処理部30は、チャンネル加算部30aと同様の構成を有するチャンネル加算部を、チャンネル毎に有し、各チャンネルの遅延処理部20から入力される遅延サンプル群のサンプルデータを、位相毎に加算する。 The addition processing unit 30 has a channel addition unit having a configuration similar to that of the channel addition unit 30a for each channel. add to

加算処理部30は、かかる構成によって、各チャンネルの遅延サンプル群の第1位相に係るサンプルデータDa(t)-ch1~Da(t)-ch256を加算して、第1位相に係る加算サンプルDb(t)を生成する。又、各チャンネルの遅延サンプル群の第2位相に係るサンプルデータDa(t+1)-ch1~Da(t+1)-ch256を加算して、第2位相に係る加算サンプルDb(t+1)を生成する。又、各チャンネルの遅延サンプル群の第3位相に係るサンプルデータDa(t+2)-ch1~Da(t+2)-ch256を加算して、第3位相に係る加算サンプルDb(t+2)を生成する。 With this configuration, the addition processing unit 30 adds the sample data Da(t)-ch1 to Da(t)-ch256 related to the first phase of the delayed sample group of each channel to obtain the addition sample Db related to the first phase. (t) is generated. Also, the sample data Da(t+1)-ch1 to Da(t+1)-ch256 related to the second phase of the delay sample group of each channel are added to generate the added sample Db(t+1) related to the second phase. Also, the sample data Da(t+2)-ch1 to Da(t+2)-ch256 related to the third phase of the delayed sample group of each channel are added to generate the added sample Db(t+2) related to the third phase.

フィルタ処理部40は、例えば、FIR(Finite Impulse Response)フィルタによって構成される。フィルタ処理部40には、加算処理部30にて生成される加算サンプル群の各位相の加算サンプル(ここでは、Db(t)、Db(t+1)、及びDb(t+2))が並列に入力され、フィルタ処理部40は、これらに基づいて、出力信号Dc(t)を生成する。そして、フィルタ処理部40は、当該出力信号Dc(t)を画像生成部140に出力する。 The filter processing unit 40 is configured by, for example, an FIR (Finite Impulse Response) filter. Addition samples of respective phases (Db(t), Db(t+1), and Db(t+2) in this case) of the addition sample group generated by the addition processing unit 30 are input in parallel to the filter processing unit 40 . , the filtering unit 40 generates an output signal Dc(t) based on these. The filter processor 40 then outputs the output signal Dc(t) to the image generator 140 .

フィルタ処理部40は、例えば、図9に示すように、加算処理部30が出力する加算サンプルDb(t)、Db(t+1)、Db(t+2)と所定のフィルタ係数c1、c2、c3とを乗算する乗算器40a、40b、40c、及び、乗算器40a、40b、40cそれぞれから出力される値を加算して、出力信号Dc(t)を生成する加算器40tを含んで構成される。 For example, as shown in FIG. 9, the filter processing unit 40 converts addition samples Db(t), Db(t+1), and Db(t+2) output from the addition processing unit 30 and predetermined filter coefficients c1, c2, and c3 into It includes multipliers 40a, 40b and 40c for multiplication and an adder 40t for adding the values output from the multipliers 40a, 40b and 40c to generate an output signal Dc(t).

ここでは、乗算器40aは、加算処理部30から入力される加算サンプルDb(t)とフィルタ係数c1とを乗算して、加算部40tに出力する。乗算器40bは、加算処理部30から入力される加算サンプルDb(t+1)とフィルタ係数c2とを乗算して、加算部40tに出力する。乗算器40cは、加算処理部30から入力される加算サンプルDb(t+2)とフィルタ係数c3とを乗算して、加算部40tに出力する。加算部40tは、乗算器40a、乗算器40b、及び乗算器40cそれぞれから出力される値を加算して、一つの出力信号Dc(t)を生成する。 Here, the multiplier 40a multiplies the addition sample Db(t) input from the addition processing unit 30 by the filter coefficient c1, and outputs the result to the addition unit 40t. The multiplier 40b multiplies the addition sample Db(t+1) input from the addition processing unit 30 by the filter coefficient c2, and outputs the result to the addition unit 40t. The multiplier 40c multiplies the addition sample Db(t+2) input from the addition processing unit 30 by the filter coefficient c3, and outputs the result to the addition unit 40t. The adder 40t adds the values output from the multipliers 40a, 40b, and 40c to generate one output signal Dc(t).

尚、フィルタ処理部40の各乗算器40a、40b、40cに設定されるフィルタ係数c1、c2、c3は、要求されるフィルタ特性(例えば、超音波エコーの受信信号から抽出する波形の周波数帯域)に応じて決定される。 Note that the filter coefficients c1, c2, and c3 set in the multipliers 40a, 40b, and 40c of the filter processing unit 40 are the required filter characteristics (for example, the frequency band of the waveform extracted from the received ultrasonic echo signal). determined according to

本実施形態に係る受信処理部120は、図7を参照して上記したように、以下のように動作する。 As described above with reference to FIG. 7, the reception processing unit 120 according to this embodiment operates as follows.

各チャンネルの受信信号は、当該チャンネルに接続されたAD変換部10にてデジタル信号に変換され、当該チャンネルに接続された遅延処理部20のメモリに時系列に記憶される。そして、当該受信信号は、遅延処理部20にて、当該チャンネルに設定された遅延時間だけ遅延させられて、加算処理部30に出力される。 The received signal of each channel is converted into a digital signal by the AD converter 10 connected to the channel, and stored in time series in the memory of the delay processor 20 connected to the channel. Then, the received signal is delayed by the delay time set for the channel by the delay processing unit 20 and output to the addition processing unit 30 .

このとき、当該受信信号は、遅延処理の度に、遅延処理部20のメモリから、時間的に連続する二以上のサンプルデータ(遅延サンプル群)が一括して取り出される。この際、遅延サンプル群に含まれる二以上のサンプルデータは、同一の遅延時間だけ遅延させられた上で、加算処理部30に入力される。そして、各チャンネルの遅延サンプル群は、加算処理部30にて、遅延サンプル群のサンプルデータの位相毎に整相加算され、位相毎の整相加算信号(加算サンプル群)に変換される。そして、位相毎の整相加算信号は、フィルタ処理部40に並列に入力され、一つの出力信号に変換されて、後段の画像生成部140に出力される。 At this time, two or more temporally continuous sample data (delayed sample group) are collectively extracted from the memory of the delay processing unit 20 each time the received signal is subjected to delay processing. At this time, two or more pieces of sample data included in the delayed sample group are delayed by the same delay time and then input to the addition processing section 30 . Then, the delay sample group of each channel is subjected to phasing addition for each phase of the sample data of the delay sample group by the addition processing unit 30, and converted into a phasing addition signal (addition sample group) for each phase. Then, the phasing addition signals for each phase are input in parallel to the filter processing unit 40, converted into one output signal, and output to the image generation unit 140 in the subsequent stage.

本実施形態に係る受信処理部120は、AD変換部10における受信信号のAD変換処理と同期するように、かかる受信処理を連続的に実行する。 The reception processing unit 120 according to the present embodiment continuously executes the reception processing so as to synchronize with the AD conversion processing of the received signal in the AD conversion unit 10 .

[効果]
以上のように、本実施形態に係る受信ビームフォーマ120は、複数の遅延処理部20それぞれが、自身のメモリに記憶された時間的に連続する二以上のサンプルデータからなる遅延サンプル群を一回の遅延処理の単位として、遅延サンプル群の二以上のサンプルデータそれぞれを、同一の遅延時間だけ遅延させて後段に出力し、加算処理部30が、複数の遅延処理部20それぞれから出力される遅延サンプル群を、サンプルデータの位相毎に加算して、位相毎の整相加算信号を、後段のフィルタ処理部40に出力する。
[effect]
As described above, in the reception beamformer 120 according to the present embodiment, each of the plurality of delay processing units 20 generates a delay sample group consisting of two or more temporally consecutive sample data stored in its own memory once. As a unit of delay processing, each of two or more sample data of the delayed sample group is delayed by the same delay time and output to the subsequent stage, and the addition processing unit 30 outputs the delay output from each of the plurality of delay processing units 20 A sample group is added for each phase of the sample data, and a phased addition signal for each phase is output to the filter processing section 40 in the subsequent stage.

従って、本実施形態に係る受信ビームフォーマ120によれば、ダイナミック受信ビームフォーミング方式における遅延処理によって受信信号(即ち、整相加算信号)に時間的歪が生じることを抑制することができる。これによって、時間的歪が生じていない整相加算信号を用いて、後段の信号処理部(例えば、フィルタ処理部40)にて、フィルタ処理等を行うことができるため、空間分解能の向上、及び超音波画像の画像解像度の向上を図ることができる。 Therefore, according to the receive beamformer 120 according to the present embodiment, it is possible to suppress the occurrence of temporal distortion in the received signal (that is, the phased sum signal) due to the delay processing in the dynamic receive beamforming method. As a result, it is possible to perform filter processing and the like in a subsequent signal processing unit (for example, the filter processing unit 40) using the phasing addition signal in which temporal distortion does not occur, thereby improving the spatial resolution and It is possible to improve the image resolution of the ultrasonic image.

尚、本実施形態に係る受信ビームフォーマ120は、チャンネル毎に個別の信号処理フィルタを挿入した場合と比較して、少ない回路規模で、時間的歪を抑制した信号処理の実現が可能になる点でも好適である。 It should be noted that the receive beamformer 120 according to the present embodiment can implement signal processing that suppresses temporal distortion with a smaller circuit scale than when an individual signal processing filter is inserted for each channel. However, it is preferable.

(変形例1)
上記した遅延処理部20の構成は、種々に変形可能である。
(Modification 1)
The configuration of the delay processing unit 20 described above can be modified in various ways.

図10Aは、変形例1に係る遅延処理部20の構成を示す図である。図10Bは、本変形例1に係る遅延処理部20のメモリ20d内のデータ構成を示す図である。 FIG. 10A is a diagram showing the configuration of the delay processing unit 20 according to Modification 1. As shown in FIG. FIG. 10B is a diagram showing the data structure in the memory 20d of the delay processing unit 20 according to Modification 1. As shown in FIG.

変形例1に係る遅延処理部20は、AD変換部10から入力される受信信号を時系列に記憶するメモリ20d、メモリ20dに読み出し指令信号を順番に入力する選択回路20e、及び、メモリ20dから読み出すサンプルデータDa(t)、Da(t+1)、Da(t+2)のアドレスを順番に切り替える切替回路20fを含んで構成される。 The delay processing unit 20 according to the modification 1 includes a memory 20d that stores the received signal input from the AD conversion unit 10 in time series, a selection circuit 20e that sequentially inputs a read command signal to the memory 20d, and a It includes a switching circuit 20f that sequentially switches addresses of sample data Da(t), Da(t+1), and Da(t+2) to be read.

変形例1に係る遅延処理部20においては、選択回路20e及び切替回路20fを動作させるクロック信号としては、AD変換部10から入力される受信信号のクロックよりも、高速な動作クロック信号が用いられている。具体的には、ここでは、AD変換部10から入力される受信信号のクロックの3倍のクロック周波数を有する動作クロック信号が用いられている。 In the delay processing unit 20 according to Modification 1, an operation clock signal faster than the clock of the received signal input from the AD conversion unit 10 is used as the clock signal for operating the selection circuit 20e and the switching circuit 20f. ing. Specifically, here, an operation clock signal having a clock frequency three times that of the clock of the received signal input from the AD converter 10 is used.

遅延処理部20は、AD変換部10から入力される受信信号と同期するように、メモリ20dに書き込み指令信号SWを入力し、当該メモリ20dに対して、時系列に受信信号を記憶させる。そして、遅延処理部20は、選択回路20eに対して、遅延サンプル群の各位相に対応するアドレス(ここでは、Da(t)、Da(t+1)、Da(t+2)に対応するアドレス)を指定する読み出し指令信号SR1、SR2、SR3を順次入力し、選択回路20eからは、動作クロック信号に応じて、メモリ20dに対して入力する読み出し指令信号をSR1、SR2、SR3の順に切り替える。これによって、メモリ20dからは、AD変換部10から1つのサンプルデータが入力される間に、3つのサンプルデータ(図10Bでは、サンプルデータD1、サンプルデータD2、及びサンプルデータD3)が読み出されることになる。 The delay processing unit 20 inputs the write command signal SW to the memory 20d so as to synchronize with the received signal input from the AD conversion unit 10, and causes the memory 20d to store the received signal in time series. Then, the delay processing unit 20 designates an address corresponding to each phase of the delayed sample group (here, addresses corresponding to Da(t), Da(t+1), and Da(t+2)) to the selection circuit 20e. The read command signals SR1, SR2, and SR3 are sequentially inputted, and the read command signals to be inputted to the memory 20d are switched in order of SR1, SR2, and SR3 from the selection circuit 20e according to the operation clock signal. As a result, three sample data (in FIG. 10B, sample data D1, sample data D2, and sample data D3) are read from the memory 20d while one sample data is input from the AD converter 10. become.

又、遅延処理部20は、切替回路20fに対して、動作クロック信号を入力し、メモリ20dから出力される遅延サンプル群の各位相に対応するサンプルデータDa(t)、Da(t+1)、Da(t+2)の出力先を順番に切り替える。これによって、メモリ20dから読み出された3つのサンプルデータ(図10Bでは、サンプルデータD1、サンプルデータD2、及びサンプルデータD3)は、順番に、加算処理部30の第1位相加算部30aa、第2位相加算部30ab、又は第3位相加算部30acのいずれかに順番に切り替えされることになる。 Further, the delay processing unit 20 inputs an operation clock signal to the switching circuit 20f, and generates sample data Da(t), Da(t+1), Da corresponding to each phase of the delayed sample group output from the memory 20d. The output destinations of (t+2) are switched in order. As a result, the three sample data (sample data D1, sample data D2, and sample data D3 in FIG. 10B) read out from the memory 20d are sequentially added to the first phase adder 30aa of the adder 30, the It is switched to either the two-phase adder 30ab or the third phase adder 30ac in order.

以上のように、本変形例1に係る遅延処理部20によれば、一つのメモリ20dにて、遅延サンプル群の複数のサンプルデータを、並列に、加算処理部30に対して出力することができる。 As described above, according to the delay processing unit 20 according to Modification 1, a plurality of sample data of the delay sample group can be output in parallel to the addition processing unit 30 in one memory 20d. can.

(変形例2)
図11Aは、変形例2に係る遅延処理部20の構成を示す図である。図11Bは、本変形例2に係る遅延処理部20のメモリ20gとキャッシュメモリ20i内のデータ構成を示す図である。
(Modification 2)
FIG. 11A is a diagram showing the configuration of the delay processing unit 20 according to Modification 2. As shown in FIG. FIG. 11B is a diagram showing the data configuration in the memory 20g and the cache memory 20i of the delay processing unit 20 according to Modification 2. As shown in FIG.

変形例2に係る遅延処理部20は、AD変換部10から入力される受信信号を時系列に記憶するメモリ20g、メモリ20gからの出力を一時記憶するキャッシュメモリ20i、メモリ20gとキャッシュメモリ20iとの間に介在する乗算器20h、及び、メモリ20gとキャッシュメモリ20iの読み出し動作を制御する読み出し制御部20jを含んで構成される。 The delay processing unit 20 according to the modification 2 includes a memory 20g that stores the received signal input from the AD conversion unit 10 in time series, a cache memory 20i that temporarily stores the output from the memory 20g, the memory 20g and the cache memory 20i. It includes a multiplier 20h interposed therebetween and a read control unit 20j for controlling read operations of the memory 20g and the cache memory 20i.

ここで、キャッシュメモリ20iは、例えば、遅延サンプル群として加算処理部30に出力するサンプルデータ(ここでは、サンプルデータD1、D2、D3)を一時的に記憶する。変形例2に係る遅延処理部20は、このキャッシュメモリ20iに、遅延サンプル群の各位相に対応するサンプルデータD1、D2、D3を一時記憶させ、キャッシュメモリ20iから、当該サンプルデータDa(t)、Da(t+1)、Da(t+2)を、並列に、加算処理部30に出力させる。 Here, the cache memory 20i temporarily stores sample data (here, sample data D1, D2, and D3) to be output to the addition processing unit 30 as a delayed sample group, for example. The delay processing unit 20 according to Modification 2 temporarily stores the sample data D1, D2, and D3 corresponding to each phase of the delayed sample group in the cache memory 20i, and retrieves the sample data Da(t) from the cache memory 20i. , Da(t+1) and Da(t+2) are output in parallel to the addition processing unit 30 .

遅延処理部20は、AD変換部10から入力される受信信号と同期するように、メモリ20gに書き込み指令信号SWを入力し、当該メモリ20gに対して、時系列に受信信号(サンプルデータ)を記憶させる。そして、遅延処理部20は、読み出し制御部20jに対して、読み出し対象となるアドレスを指定する読み出し指令信号SR1、SR2、SR3を順次入力する。これにより、読み出し制御部20jは、メモリ20gから、指令信号SR1に対応するサンプルデータ(図11Bでは、D1)、指令信号SR2に対応するサンプルデータ(図11Bでは、D2)、及び、指令信号SR3に対応するサンプルデータ(図11Bでは、D3)を順番に読み出し、キャッシュメモリ20iに出力させる。 The delay processing unit 20 inputs the write command signal SW to the memory 20g so as to be synchronized with the received signal input from the AD conversion unit 10, and time-sequentially transmits the received signal (sample data) to the memory 20g. Memorize. Then, the delay processing unit 20 sequentially inputs read command signals SR1, SR2, and SR3 designating addresses to be read to the read control unit 20j. As a result, the read control unit 20j reads sample data (D1 in FIG. 11B) corresponding to the command signal SR1, sample data (D2 in FIG. 11B) corresponding to the command signal SR2, and command signal SR3 from the memory 20g. (D3 in FIG. 11B) corresponding to .

又、読み出し制御部20jは、読み出し指令信号SR1、SR2、SR3それぞれに対応するように、キャッシュメモリ20iの書き込みアドレスを指定して、メモリ20gから出力されるサンプルデータを、キャッシュメモリ20iの複数(ここでは、3つ)の記憶領域のいずれかに各別に記憶させる。この際、読み出し制御部20jは、メモリ20gから入力されるサンプルデータを古いサンプルデータに上書きするように、キャッシュメモリ20iの3つの記憶領域のうち、記憶させる対象の記憶領域を順次切り替える。 The read control unit 20j also designates write addresses of the cache memory 20i so as to correspond to the read command signals SR1, SR2, and SR3, respectively, and distributes the sample data output from the memory 20g to a plurality of cache memories 20i. Here, each is stored separately in one of the three storage areas. At this time, the read control unit 20j sequentially switches the storage area to be stored among the three storage areas of the cache memory 20i so that the old sample data is overwritten with the sample data input from the memory 20g.

そして、読み出し制御部20jは、キャッシュメモリ20iに記憶された複数(ここでは、3つ)のサンプルデータそれぞれを出力する出力先(例えば、加算処理部30の第1位相加算部30aa、第2位相加算部30ab、又は第3位相加算部30acのいずれか)を、当該サンプルデータの位相に対応するように、順次切り替える。つまり、読み出し制御部20jは、キャッシュメモリ20iから、3つのサンプルデータのうち、位相が最先のサンプルデータをDa(t)として出力させ、位相が2番目のサンプルデータをDa(t+1)として出力させ、位相が最後のサンプルデータをDa(t+2)として出力させる。 Then, the read control unit 20j selects an output destination (for example, the first phase addition unit 30aa of the addition processing unit 30, the second phase Either the adder 30ab or the third phase adder 30ac) is sequentially switched so as to correspond to the phase of the sample data. That is, the read control unit 20j causes the sample data with the first phase among the three sample data to be output as Da(t) from the cache memory 20i, and the sample data with the second phase as Da(t+1). and output the sample data whose phase is the last as Da(t+2).

尚、乗算器20hは、メモリ20gからキャッシュメモリ20iに出力されるサンプルデータに対して、Aperture(開口幅)や又はApodization Gainに対応する重み係数を乗じた上で、当該サンプルデータを、キャッシュメモリ20iに格納するための構成である。これによって、後段の処理における演算回数を軽減することができる。 Note that the multiplier 20h multiplies the sample data output from the memory 20g to the cache memory 20i by a weighting factor corresponding to the aperture width or the apodization gain, and then stores the sample data in the cache memory. 20i. This makes it possible to reduce the number of calculations in subsequent processing.

(第2の実施形態)
次に、図12A、図12Bを参照して、第2の実施形態に係る受信処理部120の構成について説明する。
(Second embodiment)
Next, the configuration of the reception processing unit 120 according to the second embodiment will be described with reference to FIGS. 12A and 12B.

本実施形態に係る受信処理部120は、遅延処理部20が、データを間引きながら、自身のメモリに格納された時系列のサンプルデータから遅延サンプル群を取得する点で、第の実施形態に係る受信処理部120と相違する。換言すると、本実施形態に係る遅延処理部20は、サンプルデータがメモリに記憶されるレートよりも小さいレートで、加算処理部30に対してサンプルデータを出力する構成とされている。尚、第1の実施形態と共通する構成については、説明を省略する(以下、他の実施形態についても同様)。 The reception processing unit 120 according to the present embodiment is similar to the reception processing unit 120 according to the embodiment in that the delay processing unit 20 acquires the delayed sample group from the time-series sample data stored in its own memory while thinning out the data. It differs from the reception processing unit 120 . In other words, the delay processing unit 20 according to this embodiment is configured to output the sample data to the addition processing unit 30 at a rate lower than the rate at which the sample data is stored in the memory. The description of the configuration common to the first embodiment is omitted (the same applies to other embodiments below).

図12Aは、第1の実施形態に係る受信処理部120の構成を模式的に示す図である。図12Bは、第2の実施形態に係る受信処理部120の構成を模式的に示す図である。尚、図12A、図12Bでは、AD変換部10の図示を省略している。 FIG. 12A is a diagram schematically showing the configuration of the reception processing unit 120 according to the first embodiment. FIG. 12B is a diagram schematically showing the configuration of the reception processing unit 120 according to the second embodiment. 12A and 12B, illustration of the AD conversion unit 10 is omitted.

第1の実施形態に係る受信処理部120においては、遅延処理部20は、自身のメモリから遅延サンプル群を取得する際、取得対象のサンプルデータを、時系列のサンプルデータから1サンプルデータずつ順番にシフトさせる態様を示した。この際には、遅延処理部20は、例えば、AD変換部10のサンプリング周波数と同じ周波数のクロック信号CLK1で動作する。そのため、遅延処理部20は、例えば、クロック信号CLK1に従って、t=1のクロックタイミングでサンプルデータD1~D3を取得し、t=1のクロックタイミングに続くt=2のクロックタイミングでサンプルデータD2~D4を取得し、t=2のクロックタイミングに続くt=3のクロックタイミングでサンプルデータD3~D5を取得する。 In the reception processing unit 120 according to the first embodiment, when acquiring the delayed sample group from its own memory, the delay processing unit 20 sequentially selects the sample data to be acquired one by one from the time-series sample data. A mode of shifting to is shown. At this time, the delay processing unit 20 operates with the clock signal CLK1 having the same frequency as the sampling frequency of the AD conversion unit 10, for example. Therefore, the delay processing unit 20 acquires the sample data D1 to D3 at the clock timing t=1 according to the clock signal CLK1, for example, and acquires the sample data D2 to D3 at the clock timing t=2 subsequent to the clock timing t=1. D4 is acquired, and sample data D3 to D5 are acquired at the clock timing of t=3 following the clock timing of t=2.

そして、第1の実施形態に係る加算処理部30及びフィルタ処理部40は、遅延処理部20と同様に、クロック信号CLK1で動作し、フィルタ処理部40からは、サンプリング周波数と同じ周波数で出力信号Dc(1)、Dc(2)、Dc(3)・・・が順番に出力されることになる。換言すると、第1の実施形態においては、加算処理部30及びフィルタ処理部40は、AD変換部10のサンプリング周波数と同じ周波数で動作するように、構成する必要がある。 As with the delay processing unit 20, the addition processing unit 30 and the filtering unit 40 according to the first embodiment operate with the clock signal CLK1. Dc(1), Dc(2), Dc(3), . . . are output in order. In other words, in the first embodiment, the addition processing section 30 and the filtering section 40 must be configured to operate at the same frequency as the sampling frequency of the AD conversion section 10 .

本実施形態に係る受信処理部120においては、加算処理部30及びフィルタ処理部40の演算負荷の軽減、及び消費電力の低減の観点から、遅延処理部20は、データを間引きながら、自身のメモリに格納された時系列のサンプルデータから遅延サンプル群を取得する。 In the reception processing unit 120 according to the present embodiment, from the viewpoint of reducing the calculation load of the addition processing unit 30 and the filtering processing unit 40 and reducing the power consumption, the delay processing unit 20 thins out data while storing Get delayed samples from the time-series sample data stored in .

本実施形態に係る遅延処理部20は、例えば、AD変換部10のサンプリング周波数に対応するクロック信号CLK1を1/2分周したクロック信号CLK2に従って動作し、サンプルデータを1個ずつ間引きながら、自身のメモリに格納された時系列のサンプルデータから遅延サンプル群を取得する。遅延処理部20は、クロック信号CLK1を基準とすると、例えば、t=1のクロックタイミングでサンプルデータD1~D3を取得し、t=1のクロックタイミングに続くt=2のクロックタイミングではデータを取得せず、t=2のクロックタイミングに続くt=3のクロックタイミングでサンプルデータD3~D5を取得する。 The delay processing unit 20 according to the present embodiment operates, for example, according to a clock signal CLK2 obtained by dividing the clock signal CLK1 corresponding to the sampling frequency of the AD conversion unit 10 by 1/2. A delayed sample group is obtained from the time-series sample data stored in the memory of . Using the clock signal CLK1 as a reference, the delay processing unit 20 acquires the sample data D1 to D3 at the clock timing of t=1, for example, and acquires the data at the clock timing of t=2 following the clock timing of t=1. Instead, sample data D3 to D5 are obtained at clock timing t=3 following clock timing t=2.

これにより、本実施形態に係る受信処理部120においては、加算処理部30及びフィルタ処理部40を、サンプリング周波数のクロック信号CLK1を1/2分周したクロック信号CLK2で動作させることができる。そして、フィルタ処理部40からは、クロック信号CLK2に従って、サンプリング周波数の1/2分周の周期で出力信号Dc(1)、Dc(3)・・・を順番に出力することになる。 As a result, in the reception processing unit 120 according to the present embodiment, the addition processing unit 30 and the filtering processing unit 40 can be operated with the clock signal CLK2 obtained by dividing the sampling frequency clock signal CLK1 by half. Then, according to the clock signal CLK2, the filtering unit 40 sequentially outputs the output signals Dc(1), Dc(3), .

以上のように、本実施形態に係る超音波診断装置1によれば、加算処理部30及びフィルタ処理部40における単位時間当たりの処理の回数を低減することができる。これによって、加算処理部30及びフィルタ処理部40の演算負荷を軽減すると共に、消費電力を低減することが可能である。 As described above, according to the ultrasonic diagnostic apparatus 1 according to the present embodiment, the number of times of processing per unit time in the addition processing section 30 and the filtering processing section 40 can be reduced. As a result, it is possible to reduce the calculation load of the addition processing unit 30 and the filtering processing unit 40 and reduce the power consumption.

本実施形態に係る超音波診断装置1は、特に、AD変換部10におけるサンプリング周波数が、フィルタ処理部40から出力する出力信号に要求される周波数よりも大きい場合に好適である。 The ultrasonic diagnostic apparatus 1 according to this embodiment is particularly suitable when the sampling frequency in the AD converter 10 is higher than the frequency required for the output signal output from the filter processor 40 .

尚、上記実施形態では、遅延処理部20がデータを間引く量を、サンプルデータ1つ分としたが、遅延処理部20がサンプルデータを間引く量は、必要とする出力信号の周波数に応じて任意の量に設定し得る。又、遅延処理部20、加算処理部30及びフィルタ処理部40の動作周波数は、必ずしもAD変換部10のサンプリング周波数と同期する周波数でなくともよい。 In the above embodiment, the amount of data to be thinned by the delay processing unit 20 is one sample data, but the amount of sample data to be thinned by the delay processing unit 20 is arbitrary according to the frequency of the required output signal. can be set to the amount of Also, the operating frequencies of the delay processing unit 20, the addition processing unit 30, and the filtering processing unit 40 do not necessarily have to be synchronized with the sampling frequency of the AD conversion unit 10. FIG.

(第3の実施形態)
次に、図13、図14を参照して、第3の実施形態に係る受信処理部120の構成について説明する。
(Third Embodiment)
Next, the configuration of the reception processing unit 120 according to the third embodiment will be described with reference to FIGS. 13 and 14. FIG.

本実施形態に係る受信処理部120は、フィルタ処理部40のフィルタ係数が小さい位相の演算経路においては、加算処理部30の処理及びフィルタ処理部40の処理を実行しない構成とする点で、第1の実施形態に係る受信処理部120と相違する。 The reception processing unit 120 according to the present embodiment is configured not to execute the processing of the addition processing unit 30 and the processing of the filtering unit 40 in the calculation path of the phase with the small filter coefficient of the filtering unit 40. 1 differs from the reception processing unit 120 according to the first embodiment.

図13は、第3の実施形態に係る受信処理部120の構成を示す図である。 FIG. 13 is a diagram showing the configuration of the reception processing unit 120 according to the third embodiment.

図13では、フィルタ処理部40に設定されるフィルタ係数c1~c3のうち、加算サンプル群のうち加算サンプルDb(t+1)が入力される乗算器40bに設定されたフィルタ係数c2が、ゼロに設定された状態を示している。このように、フィルタ係数が小さい信号経路においては、加算サンプルDb(t+1)の値がフィルタ処理部40の出力信号の値に与える影響は小さく、加算処理部30において各チャンネルのサンプルデータDa(t+1)-ch1~Da(t+1)-ch256を加算する処理、及び、フィルタ処理部40において加算サンプルDb(t+1)とフィルタ係数c2を乗算する処理は、無用である。従って、かかる態様においては、演算負荷の軽減、及び消費電力の軽減の観点から、これらの処理を省略した方が望ましい。 In FIG. 13, among the filter coefficients c1 to c3 set in the filter processing unit 40, the filter coefficient c2 set in the multiplier 40b to which the addition sample Db(t+1) from the addition sample group is input is set to zero. It shows a state where the Thus, in a signal path with a small filter coefficient, the value of the addition sample Db(t+1) has little effect on the value of the output signal of the filter processing unit 40, and the addition processing unit 30 processes sample data Da(t+1) of each channel. )-ch1 to Da(t+1)-ch256 and the process of multiplying the addition sample Db(t+1) by the filter coefficient c2 in the filtering section 40 are unnecessary. Therefore, in this aspect, it is desirable to omit these processes from the viewpoint of reducing the computational load and power consumption.

尚、フィルタ処理部40のフィルタ係数は、フィルタ処理部40にて抽出する超音波エコーの波形の周波数帯域に応じて変更される。又、当該フィルタ係数は、被検体内の受信フォーカス点の深さ位置に応じて、設定変更される(図19を参照して後述)。かかる観点から、加算処理部30及びフィルタ処理部40は、その時々における各乗算器40a~40cに設定されるフィルタ係数に基づいて、各位相における演算処理を実行するか否かを決定すればよい。 Note that the filter coefficient of the filter processor 40 is changed according to the frequency band of the waveform of the ultrasonic echo extracted by the filter processor 40 . Also, the filter coefficient is changed according to the depth position of the reception focus point within the subject (described later with reference to FIG. 19). From this point of view, the addition processing unit 30 and the filter processing unit 40 may determine whether or not to execute arithmetic processing in each phase based on the filter coefficients set in the multipliers 40a to 40c at that time. .

図14は、フィルタ処理部40がローパスフィルタとして用いられた場合における、フィルタ処理部40の各乗算器に設定されるフィルタ係数の一例を示す図である。 FIG. 14 is a diagram showing an example of filter coefficients set in each multiplier of the filter processing unit 40 when the filter processing unit 40 is used as a low-pass filter.

図14は、フィルタ次数が「15」の態様(即ち、フィルタ処理部40に入力される加算サンプル群のサンプル数が15個とされ、フィルタ処理部40に15個の乗算器が設けられた態様)において、各乗算器に設定されるフィルタ係数を示している。図14では、横軸が「15」のフィルタ次数のうちのいずれのフィルタ次数かを表し、縦軸がフィルタ係数の大きさを表している。 FIG. 14 shows a mode in which the filter order is "15" (that is, a mode in which the number of samples in the addition sample group input to the filter processing unit 40 is 15, and 15 multipliers are provided in the filter processing unit 40). ) shows the filter coefficients set in each multiplier. In FIG. 14, the horizontal axis represents which filter order among the "15" filter orders, and the vertical axis represents the magnitude of the filter coefficient.

図14では、2番目、4番目、6番目、10番目、12番目、及び14番目の次数のフィルタ係数は、ゼロと設定されている。加算処理部30及びフィルタ処理部40は、この場合には、2番目、4番目、6番目、10番目、12番目、及び14番目のフィルタ次数に対応する位相の加算処理及び乗算処理を実行しないことになる。 In FIG. 14, the 2nd, 4th, 6th, 10th, 12th and 14th order filter coefficients are set to zero. In this case, the addition processing unit 30 and the filter processing unit 40 do not perform phase addition processing and multiplication processing corresponding to the 2nd, 4th, 6th, 10th, 12th, and 14th filter orders. It will be.

以上のように、本実施形態に係る受信処理部120は、フィルタ処理部40のフィルタ係数が小さい位相の演算経路においては、加算処理部30の処理及びフィルタ処理部40の処理を実行しない構成とする。これによって、演算負荷の軽減、及び消費電力の軽減を図ることができる。 As described above, the reception processing unit 120 according to the present embodiment has a configuration in which the processing of the addition processing unit 30 and the processing of the filtering unit 40 are not executed in the calculation path of the phase in which the filter coefficient of the filtering processing unit 40 is small. do. This makes it possible to reduce the calculation load and power consumption.

(第4の実施形態)
次に、図15~図18を参照して、第4の実施形態に係る受信処理部120の構成について説明する。本実施形態に係る受信処理部120は、時間的に連続する第1時刻及び第2時刻それぞれの遅延処理のときに生成された加算サンプルに基づいて、フィルタ処理部40に対して、時間的に連続する複数の位相の加算サンプルを並列に出力するフィルタ入力選択部50を備える点で、第1の実施形態に係る受信処理部120と相違する。
(Fourth embodiment)
Next, the configuration of the reception processing unit 120 according to the fourth embodiment will be described with reference to FIGS. 15 to 18. FIG. The reception processing unit 120 according to the present embodiment provides the filter processing unit 40 with time-wise It is different from the reception processing section 120 according to the first embodiment in that it includes a filter input selection section 50 that outputs in parallel added samples of a plurality of consecutive phases.

図15、図16は、第4の実施形態に係る受信処理部120の構成を示す図である。図17は、フィルタ入力選択部50がフィルタ処理部40に対して並列に出力する加算サンプルを示す図である。図18は、第4の実施形態に係るフィルタ処理部40に設定されるフィルタ係数を示す図である。 15 and 16 are diagrams showing the configuration of the reception processing unit 120 according to the fourth embodiment. FIG. 17 is a diagram showing addition samples that the filter input selection unit 50 outputs in parallel to the filter processing unit 40. As shown in FIG. FIG. 18 is a diagram showing filter coefficients set in the filter processing unit 40 according to the fourth embodiment.

フィルタ入力選択部50(本発明の「入力信号選択部」に相当する)は、加算処理部30にて生成された位相毎の加算サンプルのデータを時系列に記憶するFIFO型メモリを含んで構成される。かかるFIFO型メモリは、例えば、第1位相の加算サンプルDb(t)を時系列に記憶する第1位相メモリA1_1~A1_5、第2位相の加算サンプルDb(t+1)を時系列に記憶する第2位相メモリA2_3~A2_5、及び、第3位相の加算サンプルDb(t+2)を時系列に記憶する第3位相メモリA3_3~A3_5を含んで構成される。 The filter input selection unit 50 (corresponding to the “input signal selection unit” of the present invention) includes a FIFO memory that stores in time series the addition sample data for each phase generated by the addition processing unit 30. be done. Such a FIFO type memory includes, for example, first phase memories A1_1 to A1_5 that store first phase addition samples Db(t) in time series, and second phase memories A1_1 to A1_5 that store second phase addition samples Db(t+1) in time series. Phase memories A2_3 to A2_5 and third phase memories A3_3 to A3_5 for storing the added samples Db(t+2) of the third phase in time series are included.

尚、第1位相メモリA1_1~A1_5には、例えば、t=kのタイミングに生成された加算サンプルDb(t)からt=k+4のタイミングに生成された加算サンプルDb(t)までが記憶され、第2位相メモリA2_3~A2_5には、t=k+2のタイミングに生成された加算サンプルDb(t+1)からt=k+4のタイミングに生成された加算サンプルDb(t+1)までが記憶され、第3位相メモリA3_3~A3_5には、t=k+2のタイミングに生成された加算サンプルDb(t+2)からt=k+4のタイミングに生成された加算サンプルDb(t+2)までが記憶されている。 Note that the first phase memories A1_1 to A1_5 store, for example, the addition sample Db(t) generated at the timing of t=k to the addition sample Db(t) generated at the timing of t=k+4. The second phase memories A2_3 to A2_5 store the addition sample Db(t+1) generated at the timing of t=k+2 to the addition sample Db(t+1) generated at the timing of t=k+4. A3_3 to A3_5 store the addition sample Db(t+2) generated at the timing of t=k+2 to the addition sample Db(t+2) generated at the timing of t=k+4.

フィルタ入力選択部50は、フィルタ処理部40において演算処理を実行する各タイミングにおいて、フィルタ処理部40に対して、メモリA1_1、A1_2、A1_3、A2_3、A3_3、A3_4、及びA3_5それぞれに記憶された加算サンプルDb(k)~Db(k+6)を出力する。ここで、メモリA1_1、A1_2、A1_3、A2_3、A3_3、A3_4、及びA3_5から出力される加算サンプルDb(k)~Db(k+6)は、図17に示すように、時間的に連続する7個の位相の加算サンプルに相当する。 At each timing when the filter processing unit 40 executes arithmetic processing, the filter input selection unit 50 supplies the filter processing unit 40 with addition values stored in the memories A1_1, A1_2, A1_3, A2_3, A3_3, A3_4, and A3_5. Output samples Db(k) through Db(k+6). Here, the addition samples Db(k) to Db(k+6) output from the memories A1_1, A1_2, A1_3, A2_3, A3_3, A3_4, and A3_5 are, as shown in FIG. Corresponds to phase addition samples.

本実施形態に係るフィルタ処理部40は、例えば、7入力1出力のFIRフィルタを構成する。具体的には、本実施形態に係るフィルタ処理部40は、フィルタ入力選択部50から出力される加算サンプルDb(k)~Db(k+6)それぞれに対応する7個の乗算器40a~40gを有し、7個の乗算器40a~40gそれぞれにて、加算サンプルDb(k)~Db(k+6)とフィルタ係数c1~c7との乗算を行う。そして、加算器40tは、7個の乗算器40a~40gそれぞれの出力値を、加算して、出力信号Dc(t)を生成する。 The filter processing unit 40 according to the present embodiment constitutes, for example, a 7-input 1-output FIR filter. Specifically, the filter processing unit 40 according to the present embodiment has seven multipliers 40a to 40g corresponding to the addition samples Db(k) to Db(k+6) output from the filter input selection unit 50, respectively. Then, the seven multipliers 40a to 40g respectively multiply the addition samples Db(k) to Db(k+6) by the filter coefficients c1 to c7. The adder 40t adds the output values of the seven multipliers 40a to 40g to generate an output signal Dc(t).

尚、本実施形態に係るフィルタ処理部40は、異なる遅延時間が設定された加算サンプルを用いることになるため、多少の時間的歪が発生するおそれがある。例えば、図17では、メモリA1_1、A1_2に記憶された加算サンプル、及びメモリA3_4、A3_5に記憶された加算サンプルに時間的歪が含まれることになる。 It should be noted that the filter processing unit 40 according to the present embodiment uses added samples with different delay times set, so there is a possibility that some temporal distortion may occur. For example, in FIG. 17, the summed samples stored in memories A1_1 and A1_2 and the summed samples stored in memories A3_4 and A3_5 will contain temporal distortion.

そこで、本実施形態に係るフィルタ入力選択部50は、フィルタ係数の小さい乗算器(例えば、図18の1番目~2番目、及び6番目~7番目のフィルタ次数の乗算器)を、時間的歪が含まれる加算サンプルと乗算する乗算器に当てることにより、その影響を抑える構成としている。 Therefore, the filter input selection unit 50 according to the present embodiment replaces the multipliers with small filter coefficients (for example, the multipliers of the first to second and sixth to seventh filter orders in FIG. 18) with the temporal distortion. is applied to the multiplier that multiplies the additive sample containing .

以上のように、本実施形態に係る受信処理部120においては、フィルタ入力選択部50により、加算処理部30にて生成される加算サンプル群のサンプル数よりも多くの個数の時間的に連続する加算サンプルを生成することを可能とする。これによって、加算処理部30の個数を増加させることなく、フィルタ処理部40のフィルタ次数(即ち、入力要素数)を大きくすることができる。 As described above, in the reception processing unit 120 according to the present embodiment, the filter input selection unit 50 selects more temporally continuous samples than the addition sample group generated by the addition processing unit 30. Allows to generate additive samples. This makes it possible to increase the filter order (that is, the number of input elements) of the filter processing unit 40 without increasing the number of addition processing units 30 .

(第5の実施形態)
次に、図19を参照して、第5の実施形態に係る受信処理部120の構成について説明する。本実施形態に係る受信処理部120は、フィルタ処理部40のフィルタ係数が、被検体内の受信フォーカス点の深度に応じて設定変化される点で、第1の実施形態に係る受信処理部120と相違する。
(Fifth embodiment)
Next, the configuration of the reception processing unit 120 according to the fifth embodiment will be described with reference to FIG. The reception processing unit 120 according to the present embodiment differs from the reception processing unit 120 according to the first embodiment in that the filter coefficient of the filter processing unit 40 is changed according to the depth of the reception focus point in the subject. differ from

図19は、第5の実施形態に係るフィルタ処理部40の構成を模式的に示す図である。 FIG. 19 is a diagram schematically showing the configuration of the filter processing section 40 according to the fifth embodiment.

フィルタ処理部40として好適なフィルタ特性は、被検体内の深さ位置に応じて変化し、典型的には、被検体内の受信フォーカス点が浅い場合には、高周波数帯域側の信号が透過し、被検体内の受信フォーカス点が深い場合には、低周波数帯域側の信号が透過するのが望ましい。 A filter characteristic suitable for the filter processing unit 40 changes according to the depth position within the subject. However, when the reception focus point is deep inside the subject, it is desirable that signals in the low frequency band side are transmitted.

かかる観点から、本実施形態に係るフィルタ処理部40の各乗算器40a~40cに設定されるフィルタ係数c1~c3は、受信フォーカス点の深度に基づいて、時間的に設定変更される。当該フィルタ係数c1~c3は、例えば、制御部130からの指令に基づいて設定される。 From this point of view, the filter coefficients c1 to c3 set in the multipliers 40a to 40c of the filter processing unit 40 according to this embodiment are temporally changed based on the depth of the reception focus point. The filter coefficients c1 to c3 are set based on commands from the control unit 130, for example.

尚、フィルタ処理部40の各乗算器40a~40cに設定するフィルタ係数c1~c3は、例えば、受信フォーカス点の深さ位置と関連付けて、予め制御部130の記憶部(例えば、ROM)に記憶されている。 Note that the filter coefficients c1 to c3 set in the multipliers 40a to 40c of the filter processing unit 40 are stored in advance in the storage unit (eg, ROM) of the control unit 130 in association with the depth position of the reception focus point, for example. It is

以上のように、本実施形態に係る受信処理部120によれば、被検体内からの超音波エコーを、より効率的に抽出することができる。 As described above, according to the reception processing unit 120 according to the present embodiment, ultrasonic echoes from inside the subject can be extracted more efficiently.

(第6の実施形態)
次に、図20、図21を参照して、第6の実施形態に係る受信処理部120の構成について説明する。本実施形態に係る受信処理部120は、遅延処理部20のメモリに記憶されたサンプルデータをオーバーサンプリングした上で、加算処理部30にて加算処理を行う点で、第1の実施形態に係る受信処理部120と相違する。
(Sixth embodiment)
Next, the configuration of the reception processing unit 120 according to the sixth embodiment will be described with reference to FIGS. 20 and 21. FIG. The reception processing unit 120 according to the present embodiment oversamples the sample data stored in the memory of the delay processing unit 20, and then performs addition processing in the addition processing unit 30. It differs from the reception processing unit 120 .

図20、図21は、第6の実施形態に係る受信処理部120の構成を模式的に示す図である。尚、図20には、加算処理部30の一つの位相加算部(第1位相加算部)30aaの構成のみを示している。 20 and 21 are diagrams schematically showing the configuration of the reception processing unit 120 according to the sixth embodiment. 20 shows only the configuration of one phase addition section (first phase addition section) 30aa of the addition processing section 30. As shown in FIG.

本実施形態に係る受信処理部120は、遅延処理部20から出力する各サンプルデータを、進み位相側のデータと遅れ位相側のデータの2個に複製して、加算処理部30にて、進み位相側のデータと遅れ位相側のデータとで、それぞれ、別個に加算する(図21を参照)。そして、フィルタ処理部40は、2倍に複製された加算サンプル(例えば、Db(t)-0、Db(t)-1、Db(t+1)-0、Db(t+1)-1、Db(t+2)-0、及びDb(t+2)-1)それぞれを並列な入力として、フィルタ処理を行う。 The reception processing unit 120 according to the present embodiment duplicates each sample data output from the delay processing unit 20 into two data, the leading phase side data and the lagging phase side data, and the addition processing unit 30 performs the leading phase data. The data on the phase side and the data on the delayed phase side are added separately (see FIG. 21). Then, the filter processing unit 40 generates double-duplicated addition samples (for example, Db(t)-0, Db(t)-1, Db(t+1)-0, Db(t+1)-1, Db(t+2). )-0 and Db(t+2)-1) are used as parallel inputs for filtering.

本実施形態に係るオーバーサンプリングの手法は、従来公知のゼロ挿入型のオーバーサンプリング手法と同様である(例えば、特許文献2を参照)。 The oversampling technique according to the present embodiment is the same as the conventionally known zero insertion type oversampling technique (see, for example, Patent Document 2).

例えば、本実施形態に係る加算処理部30は、一つの位相加算部(図20では、位相加算部30aaのみを示す)毎に、AD変換部10のサンプリング周波数の2倍の周波数のクロック信号(以下、「小数遅延指令信号」と称する)に従って動作する第1選択部31、第2選択部32及び第3選択部33を有している。 For example, the addition processing unit 30 according to the present embodiment uses a clock signal (which has a frequency twice the sampling frequency of the AD conversion unit 10) for each phase addition unit (only the phase addition unit 30aa is shown in FIG. 20). It has a first selection section 31, a second selection section 32, and a third selection section 33 that operate according to hereinafter referred to as "decimal delay command signal").

第1選択部31は、小数遅延指令信号に基づいて、前のチャンネルからの進み位相側の加算サンプル(図20では、Db(t)-0”)又は前のチャンネルからの遅れ位相側の加算サンプル(図20では、Db(t)-1”)のいずれかを選択出力する。又、第2選択部32は、小数遅延指令信号に基づいて、位相加算部30aaから出力される加算結果又は前のチャンネルからの進み位相側の加算サンプル(図20では、Db(t)-0”)を選択出力する。又、第3選択部33は、小数遅延指令信号に基づいて、位相加算部30aaから出力される加算結果又は前のチャンネルからの遅れ位相側の加算サンプル(図20では、Db(t)-1”)を選択出力する。 Based on the fractional delay command signal, the first selection unit 31 selects an addition sample (Db(t)-0″ in FIG. 20) on the leading phase side from the previous channel or an addition sample on the lagging phase side from the previous channel. One of the samples (Db(t)-1'' in FIG. 20) is selectively output. In addition, the second selector 32 selects the addition result output from the phase adder 30aa or the addition sample on the advanced phase side from the previous channel (Db(t)-0 ”). The third selection unit 33 selects and outputs the addition result output from the phase addition unit 30aa or the addition sample on the delayed phase side from the previous channel (in FIG. 20, , Db(t)-1'').

小数遅延指令信号が「0」の場合には、第1選択部31は、前のチャンネルからの進み位相側の加算サンプル(例えば、Db(t)-0”)を選択して、位相加算部30aaに出力する。位相加算部30aaは、当該加算サンプル(例えば、Db(t)-0”)と遅延処理部20から出力されるサンプルデータ(例えば、Da(t))とを加算して、第2選択部32及び第3選択部33に出力する。第2選択部32は、その加算結果を、進み位相側の加算サンプルDb(t)-0”として、次のチャンネルに出力する。又、この際、第3選択部33は、前のチャンネルからの遅れ位相側の加算サンプルDb(t)-1”を、そのまま次のチャンネルに出力する。 When the fractional delay command signal is "0", the first selection unit 31 selects an addition sample (for example, Db(t)-0") on the leading phase side from the previous channel, and the phase addition unit The phase addition unit 30aa adds the addition sample (eg, Db(t)-0″) and the sample data output from the delay processing unit 20 (eg, Da(t)), It outputs to the second selection section 32 and the third selection section 33 . The second selection unit 32 outputs the addition result to the next channel as the addition sample Db(t)-0″ on the leading phase side. is output to the next channel as it is.

一方、小数遅延指令信号が「1」の場合には、第1選択部31は、前のチャンネルからの遅れ位相側の加算サンプル(例えば、Db(t)-1”)を選択して、位相加算部30aaに出力する。位相加算部30aaは、当該加算サンプル(例えば、Db(t)-1”)と遅延処理部20から出力されるサンプルデータ(例えば、Da(t))とを加算して、第2選択部32及び第3選択部33に出力する。第3選択部33は、その加算結果を、遅れ位相側の加算サンプルDb(t)-1”として、次のチャンネルに出力する。又、この際、第2選択部32は、前のチャンネルからの進み位相側の加算サンプルDb(t)-0”を、そのまま次のチャンネルに出力する。 On the other hand, when the fractional delay command signal is "1", the first selection unit 31 selects the addition sample (for example, Db(t)-1") on the delay phase side from the previous channel, and selects the phase The phase addition unit 30aa adds the addition sample (eg, Db(t)-1″) and the sample data output from the delay processing unit 20 (eg, Da(t)). and output to the second selection unit 32 and the third selection unit 33 . The third selection unit 33 outputs the addition result to the next channel as the addition sample Db(t)-1″ on the delayed phase side. is output to the next channel as it is.

以上のように、本実施形態に係る受信処理部120によれば、フィルタ処理部40に入力する整相加算信号をオーバーサンプリングすることが可能であり、これによって、フィルタ処理部40のフィルタ次数を増加させることができる。 As described above, according to the reception processing unit 120 according to the present embodiment, it is possible to oversample the phasing addition signal input to the filter processing unit 40, thereby increasing the filter order of the filter processing unit 40 to can be increased.

(第7の実施形態)
次に、図22、図23、図24を参照して、第7の実施形態に係る超音波診断装置1の構成について説明する。本実施形態に係る超音波診断装置1は、受信処理部120の機能が、処理装置300によるソフトウェアにより実現されている点で、第1の実施形態に係る超音波診断装置1と相違する。
(Seventh embodiment)
Next, the configuration of the ultrasonic diagnostic apparatus 1 according to the seventh embodiment will be described with reference to FIGS. 22, 23, and 24. FIG. The ultrasonic diagnostic apparatus 1 according to the present embodiment differs from the ultrasonic diagnostic apparatus 1 according to the first embodiment in that the functions of the reception processing unit 120 are realized by the software of the processing device 300 .

図22は、第7の実施形態に係る処理装置300のハードウェア構成を模式的に示す図である。 FIG. 22 is a diagram schematically showing the hardware configuration of the processing device 300 according to the seventh embodiment.

処理装置300は、読み取り回路310、プロセッサ320、メモリ330、及び表示回路340等を備えている。 The processing device 300 includes a reading circuit 310, a processor 320, a memory 330, a display circuit 340, and the like.

読み取り回路310は、AD変換部10等によって構成され、各圧電振動子210から出力される受信信号をアナログ信号がデジタル信号に変換し、時系列にメモリ330に格納する。 The reading circuit 310 is configured by the AD conversion unit 10 and the like, converts the received signal output from each piezoelectric transducer 210 from an analog signal to a digital signal, and stores the digital signal in the memory 330 in chronological order.

プロセッサ320は、受信処理プログラム(例えば、処理装置300が有するROMに格納されている)に従って、メモリ330に記憶された受信信号に係るサンプルデータに対して、整相加算処理及びフィルタ処理等の演算処理を施す。そして、プロセッサ320は、これらによって生成された被検体内の各位置における情報(例えば、信号強度)に基づいて、超音波画像を生成し、表示回路340を介して、当該超音波画像を表示部150に表示させる。 The processor 320 performs operations such as phasing addition processing and filtering processing on the sample data related to the received signal stored in the memory 330 according to a reception processing program (for example, stored in the ROM of the processing device 300). process. Then, the processor 320 generates an ultrasonic image based on the information (for example, signal intensity) at each position in the subject generated by these, and displays the ultrasonic image via the display circuit 340 on the display unit. Display at 150.

図23は、本実施形態に係る処理装置300が実行する処理を示すフローチャートを示す図である。図24は、図23のステップS3のサブルーチン処理のフローチャートを示す図である。 FIG. 23 is a diagram showing a flowchart showing processing executed by the processing device 300 according to this embodiment. FIG. 24 is a diagram showing a flowchart of the subroutine processing of step S3 of FIG.

処理装置300は、まず、1回の送信ビームを送信した際に、読み取り回路310にて取得される受信信号(サンプルデータ)を、順次、メモリ330に順次記憶する(ステップS1)。 First, the processing device 300 sequentially stores received signals (sample data) acquired by the reading circuit 310 in the memory 330 when a transmission beam is transmitted once (step S1).

次に、処理装置300は、フィルタ処理後の一つの出力サンプルを出力するため、ステップSA1~SA2のサブルーチン処理を行う。このサブルーチン処理内においては、処理装置300は、まず、受信フォーカス点を決定する(ステップS2)。次に、処理装置300は、ステップS2で決定された受信フォーカス点について、後述する図24に示すサブルーチン処理にて、位相毎の整相加算信号(加算サンプル群)を算出する(ステップS3)。次に、処理装置300は、ステップS3で算出された位相毎の加算サンプルに基づいて、フィルタ処理(例えば、FIRフィルタの処理)を実行し、これによって、一つの出力サンプルを出力する(ステップS4)。そして、処理装置300は、ステップSA1に戻って、次の出力サンプルを出力する処理を実行する。 Next, the processing device 300 performs subroutine processing of steps SA1 and SA2 in order to output one output sample after filtering. In this subroutine process, processing device 300 first determines a reception focus point (step S2). Next, the processing device 300 calculates a phasing addition signal (addition sample group) for each phase in a subroutine process shown in FIG. 24 (described later) for the reception focus point determined in step S2 (step S3). Next, the processing unit 300 performs filtering (for example, FIR filter processing) based on the added samples for each phase calculated in step S3, thereby outputting one output sample (step S4 ). Then, processing device 300 returns to step SA1 and executes processing for outputting the next output sample.

ステップS3においては、フィルタ処理に入力する位相毎の整相加算信号(加算サンプル群)を生成するために、チャンネル毎に、ステップSB1~SB2のサブルーチン処理を行う。このサブルーチン処理内においては、処理装置300は、まず、ステップS2で決定された受信フォーカス点に基づいて、対象とするチャンネルの遅延量を算出する(ステップS3a)。次に、処理装置300は、ステップS3aで算出された遅延量に基づいて、メモリ330内における読み出しアドレスを算出する(ステップS3b)。次に、処理装置300は、メモリ330内から、ステップS3bで決定された読み出しアドレスの時間的に連続する二以上のサンプルデータ(遅延サンプル群)を取得する(ステップS3c)。次に、処理装置300は、各チャンネルの遅延サンプル群を、位相毎に蓄積(即ち、加算)する(ステップS3d)。そして、処理装置300は、ステップSB1に戻って、次のチャンネルの受信信号についても、同様の処理を行い、位相毎の整相加算信号(加算サンプル)を順次、蓄積(即ち、加算)する。 In step S3, subroutine processing of steps SB1 to SB2 is performed for each channel in order to generate a phased addition signal (addition sample group) for each phase to be input to filter processing. In this subroutine process, the processing device 300 first calculates the delay amount of the target channel based on the reception focus point determined in step S2 (step S3a). Next, the processing device 300 calculates a read address in the memory 330 based on the delay amount calculated in step S3a (step S3b). Next, the processing device 300 acquires two or more temporally continuous sample data (delayed sample group) at the read address determined in step S3b from the memory 330 (step S3c). Next, the processing unit 300 accumulates (that is, adds) the delayed samples of each channel for each phase (step S3d). Then, the processing device 300 returns to step SB1, performs the same processing on the received signal of the next channel, and sequentially accumulates (that is, adds) phased addition signals (addition samples) for each phase.

以上のように、本実施形態に係る超音波診断装置1によれば、ソフトウェアにより、受信処理を実現することが可能である。本実施形態に係る超音波診断装置1は、受信処理部120の機能を容易に実現することができるため、特に、ソフトウェアの実行速度が十分速い場合に好適である。 As described above, according to the ultrasonic diagnostic apparatus 1 according to the present embodiment, it is possible to implement reception processing by software. Since the ultrasonic diagnostic apparatus 1 according to the present embodiment can easily implement the functions of the reception processing unit 120, it is particularly suitable when the execution speed of the software is sufficiently high.

(その他の実施形態)
本発明は、上記実施形態に限らず、種々に変形態様が考えられる。
(Other embodiments)
The present invention is not limited to the above-described embodiment, and various modifications are conceivable.

上記実施形態では、加算処理部30から出力される加算サンプル群を、フィルタ処理部40に並列に入力して、フィルタ処理部40にてフィルタ処理を施す態様を示した。しかしながら、これに代えて、加算処理部30から出力される加算サンプル群を、周波数解析部に並列に入力する態様とされてもよい。 In the above-described embodiment, the addition sample group output from the addition processing unit 30 is input in parallel to the filter processing unit 40, and the filter processing unit 40 performs filter processing. However, instead of this, the addition sample groups output from the addition processing section 30 may be input in parallel to the frequency analysis section.

又、上記実施形態では、フィルタ処理部40の一例としてFIRフィルタを用いる態様を示したが、これに代えて、IIR(Infinite impulse response)フィルタが用いられてもよい。 Also, in the above-described embodiment, the FIR filter is used as an example of the filter processing unit 40, but instead of this, an IIR (Infinite impulse response) filter may be used.

又、上記実施形態に係る超音波診断装置1は、Bモード画像、カラードプラ画像、三次元超音波画像、又はMモード画像等の任意の超音波画像を生成するものであってよい。 Also, the ultrasonic diagnostic apparatus 1 according to the above embodiment may generate any ultrasonic image such as a B-mode image, a color Doppler image, a three-dimensional ultrasonic image, or an M-mode image.

又、上記実施形態に係る超音波プローブ200としては、コンベックスプローブ、リニアプローブ、セクタプローブ、又は三次元プローブ等の任意のものを用いることができる。 Moreover, as the ultrasonic probe 200 according to the above embodiment, any probe such as a convex probe, a linear probe, a sector probe, or a three-dimensional probe can be used.

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、請求の範囲を限定するものではない。請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。 Although specific examples of the present invention have been described in detail above, these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.

本開示に係る超音波診断装置の受信ビームフォーマによれば、ダイナミック受信ビームフォーミング方式に伴う受信信号の時間的歪を抑制することができる。 According to the receive beamformer of the ultrasonic diagnostic apparatus according to the present disclosure, it is possible to suppress the temporal distortion of the received signal that accompanies the dynamic receive beamforming method.

1 超音波診断装置
10 AD変換部
20 遅延処理部
20a メモリ
20b メモリ
20c メモリ
20d メモリ
20e 選択回路
20f 切替回路
20g メモリ
20h 乗算器
20i キャッシュメモリ
20j 読み出し制御部
30 加算処理部
30a、30b チャンネル加算部
30aa 第1位相加算部
30ab 第2位相加算部
30ac 第3位相加算部
40 フィルタ処理部
40a~40g 乗算器
40t 加算器
50 フィルタ入力選択部
Da サンプルデータ
Db 加算サンプル(整相加算信号)
Dc 出力信号
100 装置本体
110 送信処理部
120 受信処理部
130 制御部
140 画像生成部
150 表示部
160 操作入力部
200 プローブ
210 圧電振動子
300 処理装置
310 読み取り回路
320 プロセッサ
330 メモリ
340 表示回路
1 Ultrasound Diagnostic Apparatus 10 AD Conversion Unit 20 Delay Processing Unit 20a Memory 20b Memory 20c Memory 20d Memory 20e Selection Circuit
20f switching circuit 20g memory 20h multiplier 20i cache memory 20j read control unit 30 addition processing unit 30a, 30b channel addition unit 30aa first phase addition unit 30ab second phase addition unit 30ac third phase addition unit 40 filter processing unit 40a to 40g Multiplier 40t Adder 50 Filter input selector Da Sample data Db Addition sample (phased addition signal)
Dc output signal 100 device body 110 transmission processing unit 120 reception processing unit 130 control unit 140 image generation unit 150 display unit 160 operation input unit 200 probe 210 piezoelectric transducer 300 processing device 310 reading circuit 320 processor 330 memory 340 display circuit

Claims (9)

ダイナミック受信ビームフォーミング方式を採り、複数の圧電振動子を有する超音波プローブを用いて被検体内部の情報を画像化する超音波診断装置の受信ビームフォーマであって、
前記圧電振動子が生成した受信信号をAD変換して、当該受信信号のサンプルデータを順番に出力する、前記圧電振動子に接続されるチャンネル毎に設けられた複数のAD変換部と、
前記AD変換部から出力される前記サンプルデータを時系列に自身のメモリに記憶し、前記サンプルデータを、前記被検体内の受信フォーカス点に応じて設定された遅延時間だけ遅延させて後段に出力する、前記チャンネル毎に設けられた複数の遅延処理部と、
複数の前記遅延処理部それぞれから出力される前記サンプルデータを加算して、整相加算信号を生成する加算処理部と、
を備え、
前記遅延処理部に設定される前記遅延時間は、前記受信フォーカス点の深度位置にあわせて時間の経過と共に変更制御され、
前記遅延処理部は、自身のメモリに記憶された時間的に連続する二以上の前記サンプルデータからなるサンプル群を一回の遅延処理の単位として、当該サンプル群の二以上の前記サンプルデータそれぞれを、同一の前記遅延時間だけ遅延させて後段に出力し、
前記加算処理部は、複数の前記遅延処理部それぞれから出力される前記サンプル群を、前記サンプルデータの位相毎に加算して、位相毎の前記整相加算信号を、後段の信号処理部に出力する、
受信ビームフォーマ。
A receiving beamformer for an ultrasonic diagnostic apparatus that adopts a dynamic receiving beamforming method and uses an ultrasonic probe having a plurality of piezoelectric transducers to image information inside a subject,
a plurality of AD converters provided for each channel connected to the piezoelectric vibrator, AD-converting the received signal generated by the piezoelectric vibrator and sequentially outputting sample data of the received signal;
The sample data output from the AD conversion unit is stored in its own memory in time series, and the sample data is delayed by a delay time set according to the reception focus point within the subject and output to a subsequent stage. a plurality of delay processing units provided for each of the channels;
an addition processing unit that adds the sample data output from each of the plurality of delay processing units to generate a phasing addition signal;
with
The delay time set in the delay processing unit is changed and controlled over time according to the depth position of the reception focus point,
The delay processing unit uses a sample group consisting of two or more temporally continuous sample data stored in its own memory as a unit of one delay processing, and processes each of the two or more sample data of the sample group. , delayed by the same delay time and output to a subsequent stage,
The addition processing unit adds the sample groups output from each of the plurality of delay processing units for each phase of the sample data, and outputs the phasing addition signal for each phase to a subsequent signal processing unit. do,
receive beamformer.
前記信号処理部は、前記加算処理部で生成された位相毎の前記整相加算信号を入力として、一つの出力信号を出力するフィルタ処理部である、
請求項1に記載の受信ビームフォーマ。
The signal processing unit is a filter processing unit that receives as input the phasing addition signal for each phase generated by the addition processing unit and outputs one output signal.
The receive beamformer of claim 1.
前記サンプル群に含まれる前記サンプルデータのサンプル数は、前記フィルタ処理部が、一つの出力信号を生成する際に必要とする入力サンプル数以下である、
請求項2に記載の受信ビームフォーマ。
The number of samples of the sample data included in the sample group is equal to or less than the number of input samples required by the filtering unit to generate one output signal.
3. The receive beamformer of claim 2.
前記フィルタ処理部のフィルタ係数は、前記被検体内の受信フォーカス点の深度に基づいて設定される、
請求項2又は3に記載の受信ビームフォーマ。
The filter coefficient of the filtering unit is set based on the depth of the reception focus point within the subject.
Receive beamformer according to claim 2 or 3.
前記サンプル群に含まれる前記サンプルデータのサンプル数は、5以上で且つ50以下である、
請求項1乃至4のいずれか一項に記載の受信ビームフォーマ。
The number of samples of the sample data included in the sample group is 5 or more and 50 or less,
Receive beamformer according to any one of claims 1 to 4.
前記加算処理部にて生成された位相毎の前記整相加算信号を時系列に記憶し、
互いに異なる第1時刻及び第2時刻それぞれにおいて取り出された前記サンプル群により生成された前記整相加算信号に基づいて、前記信号処理部に対して、時間的に連続する複数の位相の前記整相加算信号を出力する入力信号選択部を更に備える、
請求項1乃至5のいずれか一項に記載の受信ビームフォーマ。
storing in time series the phasing addition signal for each phase generated by the addition processing unit;
Based on the phasing sum signal generated from the sample group extracted at each of a first time and a second time different from each other, the phasing of a plurality of temporally continuous phases is provided to the signal processing unit. Further comprising an input signal selection unit that outputs an addition signal,
Receive beamformer according to any one of claims 1 to 5.
前記入力信号選択部が前記信号処理部に対して出力する前記整相加算信号のサンプル数は、前記サンプル群に含まれる前記サンプルデータのサンプル数よりも多い、
請求項6に記載の受信ビームフォーマ。
The number of samples of the phased sum signal output by the input signal selection unit to the signal processing unit is greater than the number of samples of the sample data included in the sample group,
The receive beamformer of claim 6.
前記遅延処理部が前記加算処理部に前記サンプル群を出力するレートは、前記遅延処理部が前記サンプルデータを前記メモリに記憶するレートよりも小さい、
請求項1乃至7のいずれか一項に記載の受信ビームフォーマ。
A rate at which the delay processing unit outputs the sample group to the addition processing unit is lower than a rate at which the delay processing unit stores the sample data in the memory.
A receive beamformer according to any one of claims 1 to 7.
ダイナミック受信ビームフォーミング方式を採り、複数の圧電振動子を有する超音波プローブを用いて被検体内部の情報を画像化する超音波診断装置に処理を実行させる受信処理プログラムであって、
前記圧電振動子に接続されるチャンネル毎に、前記圧電振動子が生成した受信信号をAD変換して、当該受信信号のサンプルデータを順番に出力するAD変換処理と、
前記チャンネル毎に、AD変換された前記サンプルデータを時系列にメモリに記憶し、前記サンプルデータを、前記被検体内の受信フォーカス点に応じて設定された遅延時間だけ遅延させて後段に出力する遅延処理と、
複数の前記チャンネルそれぞれから出力される前記遅延処理後の前記サンプルデータを加算して、整相加算信号を生成する加算処理と、
を備え、
前記遅延処理に設定される前記遅延時間は、前記受信フォーカス点の深度位置にあわせて時間の経過と共に変更制御され、
前記遅延処理は、メモリに記憶された時間的に連続する二以上の前記サンプルデータからなるサンプル群を一回の遅延処理の単位として、当該サンプル群の二以上の前記サンプルデータそれぞれを、同一の前記遅延時間だけ遅延させて後段に出力し、
前記加算処理は、複数の前記チャンネルそれぞれから出力される前記サンプル群を、前記サンプルデータの位相毎に加算して、位相毎の前記整相加算信号を、後段の信号処理部に出力する、
受信処理プログラム。
A reception processing program that causes an ultrasonic diagnostic apparatus that adopts a dynamic reception beamforming method and uses an ultrasonic probe having a plurality of piezoelectric transducers to image information inside a subject, comprising:
A/D conversion processing of AD-converting a received signal generated by the piezoelectric vibrator for each channel connected to the piezoelectric vibrator and sequentially outputting sample data of the received signal;
The AD-converted sample data is stored in a memory in time series for each channel, and the sample data is delayed by a delay time set according to the reception focus point within the subject and is output to a subsequent stage. delayed processing;
addition processing for generating a phased addition signal by adding the sample data after the delay processing output from each of the plurality of channels;
with
The delay time set in the delay process is controlled to change over time according to the depth position of the reception focus point,
In the delay processing, a sample group composed of two or more temporally consecutive sample data stored in a memory is used as a unit of one delay processing, and each of the two or more sample data of the sample group is processed by the same Delaying by the delay time and outputting to a subsequent stage,
In the addition process, the sample groups output from each of the plurality of channels are added for each phase of the sample data, and the phased sum signal for each phase is output to a subsequent signal processing unit.
Inbound processing program.
JP2018196623A 2018-10-18 2018-10-18 Reception beamformer for ultrasonic diagnostic equipment and reception processing program for ultrasonic diagnostic equipment Active JP7155856B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018196623A JP7155856B2 (en) 2018-10-18 2018-10-18 Reception beamformer for ultrasonic diagnostic equipment and reception processing program for ultrasonic diagnostic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018196623A JP7155856B2 (en) 2018-10-18 2018-10-18 Reception beamformer for ultrasonic diagnostic equipment and reception processing program for ultrasonic diagnostic equipment

Publications (2)

Publication Number Publication Date
JP2020062280A JP2020062280A (en) 2020-04-23
JP7155856B2 true JP7155856B2 (en) 2022-10-19

Family

ID=70387891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018196623A Active JP7155856B2 (en) 2018-10-18 2018-10-18 Reception beamformer for ultrasonic diagnostic equipment and reception processing program for ultrasonic diagnostic equipment

Country Status (1)

Country Link
JP (1) JP7155856B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002034985A (en) 2000-07-27 2002-02-05 Aloka Co Ltd Ultrasonograph
JP2008055087A (en) 2006-09-04 2008-03-13 Toshiba Corp Ultrasonic diagnostic apparatus
JP2016112252A (en) 2014-12-16 2016-06-23 コニカミノルタ株式会社 Ultrasonic diagnostic apparatus, ultrasonic signal processing method, and program

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63222745A (en) * 1987-03-13 1988-09-16 松下電器産業株式会社 Ultrasonic diagnostic apparatus
JP3283053B2 (en) * 1992-01-14 2002-05-20 ジーイー横河メディカルシステム株式会社 Digital phase shifter and ultrasonic diagnostic equipment
JP3620953B2 (en) * 1996-11-27 2005-02-16 株式会社日立メディコ Ultrasonic diagnostic equipment

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002034985A (en) 2000-07-27 2002-02-05 Aloka Co Ltd Ultrasonograph
JP2008055087A (en) 2006-09-04 2008-03-13 Toshiba Corp Ultrasonic diagnostic apparatus
JP2016112252A (en) 2014-12-16 2016-06-23 コニカミノルタ株式会社 Ultrasonic diagnostic apparatus, ultrasonic signal processing method, and program

Also Published As

Publication number Publication date
JP2020062280A (en) 2020-04-23

Similar Documents

Publication Publication Date Title
JP4802234B2 (en) Receive beamformer
JP5653057B2 (en) measuring device
JP4039643B2 (en) Ultrasonic beam forming device
JP5546100B2 (en) Beam forming apparatus and method based on fractional delay filter using post-filtering
US6494842B2 (en) Ultrasound receive beamforming apparatus using multi stage delay devices
US10755692B2 (en) Mesh-based digital microbeamforming for ultrasound applications
JP2004516123A (en) Multi-line ultrasonic beamformer
JP4796105B2 (en) Ultrasonic diagnostic equipment
JP2001099913A (en) Method of forming reception beam, device for forming reception beam, and matched filter
JPH03123879A (en) Ultrasonic echo graph apparatus
JP2005270423A (en) Ultrasonic diagnosis apparatus
JP2017169635A (en) Ultrasonic signal processing device, ultrasonic signal processing method, and ultrasonic diagnostic apparatus
JP7155856B2 (en) Reception beamformer for ultrasonic diagnostic equipment and reception processing program for ultrasonic diagnostic equipment
US11484292B2 (en) Ultrasound signal processing device that uses synthetic aperture method and delay and sum method
JP3976897B2 (en) Ultrasonic device
JP2004166745A (en) Ultrasonic diagnostic equipment
JP6400433B2 (en) Ultrasonic diagnostic apparatus, interpolation processing unit, and interpolation processing method
Sreejeesh et al. Beamforming algorithm architectures for medical ultrasound
JP2002336249A (en) Ultrasonic reception beam-shaping device using delay element with multistage structure
JP3600994B2 (en) Ultrasound diagnostic equipment
JP3253287B2 (en) Ultrasound diagnostic equipment
JPH08173431A (en) Ultrasonic diagnostic device
JP2018187014A (en) Ultrasonic imaging device
JP2737703B2 (en) Ultrasonic receiver
JP2023106235A (en) Ultrasonic imaging device and signal processing method

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190708

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191016

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220919

R150 Certificate of patent or registration of utility model

Ref document number: 7155856

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150