JP7151758B2 - 銅張積層板および銅張積層板の製造方法 - Google Patents

銅張積層板および銅張積層板の製造方法 Download PDF

Info

Publication number
JP7151758B2
JP7151758B2 JP2020214849A JP2020214849A JP7151758B2 JP 7151758 B2 JP7151758 B2 JP 7151758B2 JP 2020214849 A JP2020214849 A JP 2020214849A JP 2020214849 A JP2020214849 A JP 2020214849A JP 7151758 B2 JP7151758 B2 JP 7151758B2
Authority
JP
Japan
Prior art keywords
copper
film
plating
clad laminate
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020214849A
Other languages
English (en)
Other versions
JP2022100710A (ja
Inventor
匠 下地
芳英 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=82271208&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP7151758(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP2020214849A priority Critical patent/JP7151758B2/ja
Priority to KR1020210115685A priority patent/KR102614463B1/ko
Priority to CN202111181106.2A priority patent/CN114745849A/zh
Priority to TW110146010A priority patent/TWI818380B/zh
Publication of JP2022100710A publication Critical patent/JP2022100710A/ja
Application granted granted Critical
Publication of JP7151758B2 publication Critical patent/JP7151758B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • C25D7/0614Strips or foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Description

本発明は、銅張積層板および銅張積層板の製造方法に関する。さらに詳しくは、本発明は、フレキシブルプリント配線板、チップオンフィルムなどの製造に用いられる銅張積層板、およびその銅張積層板の製造方法に関する。
液晶パネル、ノートパソコン、デジタルカメラ、携帯電話などの電子機器には、樹脂フィルムの表面に配線パターンが形成されたフレキシブルプリント配線板(FPC)や、フレキシブルプリント配線板に半導体チップを実装したチップオンフィルム(COF)が用いられる。
フレキシブルプリント配線板は、セミアディティブ法、サブトラクティブ法などにより、銅張積層板に配線パターンを形成することで得られる。特に、微細配線の形成や、高精度の配線寸法が要求される場合には、セミアディティブ法が用いられる(例えば、特許文献1)。
セミアディティブ法では、銅張積層板の導体層のうち不要部分はエッチングにより除去される。導体層が厚すぎるとエッチング時間が長くなり、配線部のエッチングも進行することから、配線の断面形状を矩形にすることが困難になる。そのため、セミアディティブ法により加工される銅張積層板の導体層は薄い方が好ましい。そこで、セミアディティブ法により加工される銅張積層板として、厚さ0.2~3.0μmの導体層を有するものがよく用いられる。
チップオンフィルムは配線パターンメーカとアセンブリメーカが銅張積層板を順に加工することで製造される。配線パターンメーカは、長尺帯状の銅張積層板に後に複数の個片となる複数の配線パターンを配列した状態で形成し、長尺帯状のままのフレキシブルプリント配線板をアセンブリメーカに出荷する。ここで、複数の配線パターンのうち配線の断線、欠けなどの欠陥が生じたものには不良を示すマーキングが付される。アセンブリメーカは、個々の配線パターンに半導体チップを実装する。この際、フレキシブルプリント配線板の不良率(フレキシブルプリント配線板に形成された複数の配線パターンのうち不良配線パターンの割合)が高いと実装の生産性が低下する。そこで、アセンブリメーカに納入されるフレキシブルプリント配線板には配線パターンの許容不良率が定められることが多い。アセンブリメーカにより仕様は異なるが、許容不良率は30%と定められることが多い。
特開2010-108964号公報
本発明は上記事情に鑑み、セミアディティブ法により形成された配線パターンの不良率を低減できる銅張積層板および銅張積層板の製造方法を提供することを目的とする。
本発明の銅張積層板は、ベースフィルムの表面に形成された、銅めっき被膜を含む導体層を有し、前記導体層は、厚さが0.4~3.0μmであり、直径5μm以上のピンホールが0.01個/cm以下であることを特徴とする。
本発明の銅張積層板の製造方法は、めっき装置を用いて、ロールツーロールにより基材を搬送しつつ、電解めっきにより該基材の表面の銅めっき被膜を成膜して、厚さ0.4~3.0μmの導体層を有する銅張積層板を得るにあたり、前記めっき装置は、前記基材のめっき面に接触する全てのローラの搬送面の表面粗さ(Rmax)が0.1μm以下であることを特徴とする。
本発明の銅張積層板は、導体層に存在する直径5μm以上のピンホールが0.01個/cm以下であるので、セミアディティブ法により形成された配線パターンの不良率を18%以下に抑えることができる。
本発明の銅張積層板の製造方法によれば、直径5μm以上のピンホールが0.04個/cm以下の導体層を有する銅張積層板を製造できる。
本発明の一実施形態に係る銅張積層板の断面図である。
つぎに、本発明の実施形態を図面に基づき説明する。
(銅張積層板)
図1に示すように、本発明の一実施形態に係る銅張積層板1は、ベースフィルム10と、ベースフィルム10の表面に形成された導体層20とからなる。図1に示すようにベースフィルム10の片面のみに導体層20が形成されてもよいし、ベースフィルム10の両面に導体層20が形成されてもよい。
ベースフィルム10としてポリイミドフィルム、液晶ポリマー(LCP)フィルムなどの樹脂フィルムを用いることができる。導体層20は、スパッタリングなどの乾式成膜法により成膜される金属層21と、電解めっきにより成膜される銅めっき被膜22とからなる。金属層21と銅めっき被膜22とはベースフィルム10の表面にこの順に積層されている。
金属層21は下地金属層21aと銅薄膜層21bとからなる。下地金属層21aと銅薄膜層21bとはベースフィルム10の表面にこの順に積層されている。一般に、下地金属層21aはニッケル、クロム、またはニッケルクロム合金からなる。下地金属層21aはなくてもよい。銅薄膜層21bはベースフィルム10の表面に下地金属層21aを介して成膜されてもよいし、下地金属層21aを介さずベースフィルム10の表面に直接成膜されてもよい。
特に限定されないが、ベースフィルム10の厚さは10~100μmが一般的である。下地金属層21aの厚さは5~50nmが一般的であり、銅薄膜層21bの厚さは50~400nmが一般的である。セミアディティブ法により加工される銅張積層板1の場合、導体層20の厚さは、0.4~3.0μmが一般的である。
セミアディティブ法により銅張積層板1を加工すればフレキシブルプリント配線板を製造できる。セミアディティブ法によるフレキシブルプリント配線板の製造は、つぎの手順で行なわれる。まず、銅張積層板1の銅めっき被膜22の表面にレジスト層を形成する。つぎに、レジスト層のうち配線パターンを形成する部分に開口部を形成する。つぎに、レジスト層の開口部から露出した銅めっき被膜22を陰極として電解めっきを行ない、配線部を形成する。つぎに、レジスト層を除去し、フラッシュエッチングなどにより配線部以外の導体層20を除去する。これにより、フレキシブルプリント配線板が得られる。
セミアディティブ法により加工される銅張積層板1は銅めっき被膜22が薄いため、電解めっきにより銅めっき被膜22を成膜する際にピンホールが発生しやすい。セミアディティブ法では電解めっきにより銅めっき被膜22上に配線パターンの銅めっきを積層する。この際、銅めっき被膜22にピンホールが存在すると、積層する銅めっきの成長が阻害され、配線の断線、欠けなどの欠陥が生じる。特に、チップオンフィルムを製造する場合、配線幅が15μm以下の微細配線の形成が必要であるため、ピンホールに起因する配線の欠陥が生じやすい。
導体層20のピンホールの数が少ないほど、配線に欠陥が生じにくく、配線パターンの不良率を抑えることができる。本実施形態に係る銅張積層板1の導体層20は、直径5μm以上のピンホールが0.04個/cm以下である。このように、導体層20のピンホールが少ないので、セミアディティブ法により形成された配線パターンの不良率を30%以下に抑えることができる。
(銅張積層板の製造方法)
つぎに、本発明の一実施形態に係る銅張積層板の製造方法を説明する。
ロールツーロール方式のスパッタリング装置を用いれば、長尺帯状のベースフィルム10の表面に金属層21を成膜できる。以下、ベースフィルム10の表面に金属層21を成膜したものを基材と称する。ロールツーロール方式のめっき装置を用いれば、長尺帯状の基材の表面に銅めっき被膜22を成膜できる。これにより、長尺帯状の銅張積層板1が得られる。
めっき装置は、ロールツーロールにより長尺帯状の基材を搬送しつつ、基材に対して電解めっきを行なう装置である。めっき装置はロール状に巻回された基材を繰り出す供給装置と、めっき後の基材(銅張積層板1)をロール状に巻き取る巻取装置とを有する。供給装置と巻取装置との間の搬送経路には、前処理槽、めっき槽、後処理槽が配置されている。めっき槽では電解めっきが行なわれる。基材はめっき槽内を搬送されつつ、電解めっきよりその表面に銅めっき被膜22が成膜される。
めっき槽には銅めっき液が貯留されている。銅めっき液は水溶性銅塩を含む。銅めっき液に一般的に用いられる水溶性銅塩であれば特に限定されず用いられる。銅めっき液は硫酸を含んでもよい。硫酸の添加量を調整することで、銅めっき液のpHおよび硫酸イオン濃度を調整できる。銅めっき液は一般的にめっき液に添加される添加剤を含んでもよい。添加剤として、ブライトナー成分、レベラー成分、ポリマー成分、塩素成分などから選択された1種類を単独で用いてもよいし、2種類以上を組み合わせて用いてもよい。
銅めっき液の各成分の含有量は任意に選択できる。ただし、銅めっき液は銅を15~70g/L、硫酸を20~250g/L含有することが好ましい。そうすれば、銅めっき被膜22を十分な速度で成膜できる。銅めっき液はブライトナー成分を1~50mg/L含有することが好ましい。そうすれば、析出結晶を微細化し銅めっき被膜22の表面を平滑にできる。銅めっき液はレベラー成分を1~300mg/L含有することが好ましい。そうすれば、突起を抑制し平坦な銅めっき被膜22を成膜できる。銅めっき液はポリマー成分を10~1,500mg/L含有することが好ましい。そうすれば、基材端部への電流集中を緩和し均一な銅めっき被膜22を成膜できる。銅めっき液は塩素成分を20~80mg/L含有することが好ましい。そうすれば、異常析出を抑制できる。
銅めっき液の温度は20~35℃が好ましい。また、めっき槽内の銅めっき液を撹拌することが好ましい。例えば、ノズルから噴出させた銅めっき液を基材に吹き付けることで、銅めっき液を撹拌できる。
電解めっきにおける電流密度とめっき時間とにより銅めっき被膜22の厚さを調整できる。例えば、導体層20の厚さが0.4~3.0μmとなるように、銅めっき被膜22の厚さが調整される。
めっき装置は基材を搬送するための各種のローラを有する。めっき装置が有するローラのうち、基材のめっき面に接触する全てのローラとして、搬送面(ローラ外周面のうち基材のめっき面に接触する領域)の表面粗さ(Rmax)が0.1μm以下のローラを用いる。そうすれば、電解めっきにより銅めっき被膜22を成膜する際にピンホールが発生しにくい。そのため、直径5μm以上のピンホールが0.04個/cm以下の導体層20を有する銅張積層板1を製造できる。
(共通の条件)
ベースフィルムとして、幅570mm、厚さ34μmの長尺帯状のポリイミドフィルム(宇部興産社製 Upilex)を用意した。ベースフィルムをマグネトロンスパッタリング装置にセットした。マグネトロンスパッタリング装置内にはニッケルクロム合金ターゲットと銅ターゲットとが設置されている。ニッケルクロム合金ターゲットの組成はCrが20質量%、Niが80質量%である。真空雰囲気下で、ベースフィルムの片面に、厚さ25nmのニッケルクロム合金からなる下地金属層を形成し、その上に厚さ100nmの銅薄膜層を形成した。
ロールツーロール方式のめっき装置を用いて基材の片面に銅めっき被膜を成膜して銅張積層板を得た。めっき槽に貯留される銅めっき液は硫酸銅を120g/L、硫酸を70g/L、ブライトナー成分を16mg/L、レベラー成分を20mg/L、ポリマー成分を1,100mg/L、塩素成分を50mg/L含有する。ブライトナー成分としてビス(3-スルホプロピル)ジスルフィド(RASCHIG GmbH社製の試薬)を用いた。レベラー成分としてジアリルジメチルアンモニウムクロライド-二酸化硫黄共重合体(ニットーボーメディカル株式会社製 PAS-A―5)を用いた。ポリマー成分としてポリエチレングリコール-ポリプロピレングリコール共重合体(日油株式会社製 ユニルーブ50MB-11)を用いた。塩素成分として塩酸(和光純薬工業株式会社製の35%塩酸)を用いた。
(実施例1)
めっき装置が有するローラのうち、基材のめっき面に接触する全てのローラとして、搬送面の表面粗さ(Rmax)が0.068~0.074μmのローラを用いた。導体層の厚さが0.4μmとなるように銅めっき被膜の厚さを調整した。
(実施例2)
めっき装置が有するローラのうち、基材のめっき面に接触する全てのローラとして、搬送面の表面粗さ(Rmax)が0.068~0.074μmのローラを用いた。導体層厚さが2.0μmとなるように銅めっき被膜の厚さを調整した。
(実施例3)
めっき装置が有するローラのうち、基材のめっき面に接触する全てのローラとして、搬送面の表面粗さ(Rmax)が0.068~0.074μmのローラを用いた。導体層の厚さが3.0μmとなるように銅めっき被膜の厚さを調整した。
(比較例1)
めっき装置が有するローラのうち、基材のめっき面に接触する全てのローラとして、搬送面の表面粗さ(Rmax)が4.003~4.218μmのローラを用いた。導体層の厚さが3.0μmとなるように銅めっき被膜の厚さを調整した。
(比較例2)
めっき装置が有するローラのうち、基材のめっき面に接触する全てのローラとして、搬送面の表面粗さ(Rmax)が7.101~7.129μmのローラを用いた。導体層の厚さが0.5μmとなるように銅めっき被膜の厚さを調整した。
実施例1~3および比較例1、2で得られた各銅張積層板から250×160mmの試料を切り出した。各試料を、ハロゲンランプを光源としたバックライト照明で検査し、直径5μm以上のピンホール数を計数した。検査は目視で行ない、予め用意しておいた直径5μmのピンホールの見本と比較しながら行なった。その結果を表1に示す。
表面粗さ(Rmax)が0.068~0.074μmのローラを用いた実施例1~3は、いずれも、ピンホール数が0.04個/cm以下であった。これに対し、表面粗さ(Rmax)が4.003~4.218μmまたは7.101~7.129μmのローラを用いた比較例1、2は、いずれも、ピンホール数が0.04個/cmを超えていた。これより、表面粗さ(Rmax)が0.1μm以下のローラを用いれば、直径5μm以上のピンホールが0.04個/cm以下の導体層を有する銅張積層板を製造できることが確認された。
つぎに、実施例1~3および比較例1、2で得られた各銅張積層板を加工してフレキシブルプリント配線板を製造した。フレキシブルプリント配線板の製造はつぎの手順で行なった。銅張積層板の銅めっき被膜の表面にドライフィルムレジストをラミネートし、複数の配線パターンを配列したレジストマスクを形成した。各配線パターンの大きさはおよそ70×40mmであり、最小ピッチは20μm、配線幅は10μmである。つぎに、レジストマスクの開口部から露出した銅めっき被膜を陰極として電解めっきを行ない、銅張積層板の導体層と合わせた厚さが8μmとなるように、銅めっきを積層した。
レジストマスクの開口部から露出する積層した銅めっき(配線パターン)を顕微鏡で観察した。配線幅の3分の1以上の大きさの欠けまたは断線が存在する配線パターンを不良と判断し、配線パターンの不良率を求めた。その結果を表1に示す。
導体層のピンホール数が0.04個/cm以下の実施例1~3は、いずれも、不良率が30%以下であり、許容範囲であることが確認された。これに対し、導体層のピンホール数が0.07個/cm、0.10個/cmの比較例1、2は、いずれも、不良率が30%を超えていた。これより、導体層のピンホール数を0.04個/cm以下とすれば、セミアディティブ法により形成された配線パターンの不良率が30%以下となることが確認された。
また、表1から、導体層のピンホール数が少ないほど、配線パターンの不良率が低くなることが分かる。ピンホール数を0.04個/cm以下とすれば、不良率を27%以下できる。ピンホール数を0.02個/cm以下とすれば、不良率を21%以下できる。ピンホール数を0.01個/cm以下とすれば、不良率を18%以下できる。
Figure 0007151758000001
1 銅張積層板
10 ベースフィルム
20 導体層
21 金属層
21a 下地金属層
21b 銅薄膜層
22 銅めっき被膜

Claims (2)

  1. ベースフィルムの表面に直接形成された導体層を有し、
    前記導体層は、
    乾式成膜法により前記ベースフィルム上に直接成膜された金属層と、
    電解めっきにより前記金属層上に直接成膜された銅めっき被膜と、を有し、
    前記導体層は、厚さが0.4~3.0μmであり、直径5μm以上のピンホールが0.01個/cm以下である
    ことを特徴とする銅張積層板。
  2. めっき装置を用いて、ロールツーロールにより基材を搬送しつつ、電解めっきにより該基材の表面の銅めっき被膜を成膜して、厚さが0.4~3.0μmであり、直径5μm以上のピンホールが0.04個/cm以下である導体層を有する銅張積層板を得るにあたり、
    前記めっき装置は、前記基材のめっき面に接触する全てのローラの搬送面の表面粗さ(Rmax)が0.1μm以下である
    ことを特徴とする銅張積層板の製造方法。
JP2020214849A 2020-12-24 2020-12-24 銅張積層板および銅張積層板の製造方法 Active JP7151758B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020214849A JP7151758B2 (ja) 2020-12-24 2020-12-24 銅張積層板および銅張積層板の製造方法
KR1020210115685A KR102614463B1 (ko) 2020-12-24 2021-08-31 동박 적층판 및 동박 적층판의 제조 방법
CN202111181106.2A CN114745849A (zh) 2020-12-24 2021-10-11 覆铜层叠板和覆铜层叠板的制造方法
TW110146010A TWI818380B (zh) 2020-12-24 2021-12-09 覆銅積層板及覆銅積層板之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020214849A JP7151758B2 (ja) 2020-12-24 2020-12-24 銅張積層板および銅張積層板の製造方法

Publications (2)

Publication Number Publication Date
JP2022100710A JP2022100710A (ja) 2022-07-06
JP7151758B2 true JP7151758B2 (ja) 2022-10-12

Family

ID=82271208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020214849A Active JP7151758B2 (ja) 2020-12-24 2020-12-24 銅張積層板および銅張積層板の製造方法

Country Status (4)

Country Link
JP (1) JP7151758B2 (ja)
KR (1) KR102614463B1 (ja)
CN (1) CN114745849A (ja)
TW (1) TWI818380B (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004018949A (ja) 2002-06-17 2004-01-22 Toray Ind Inc めっき用陰極ロールおよびめっき被膜付きフィルムの製造方法
JP2005264303A (ja) 2004-03-22 2005-09-29 Nippon Zeon Co Ltd 金属樹脂複合フィルムの製造方法、金属樹脂複合フィルム及びその利用
JP2006307338A (ja) 2005-03-30 2006-11-09 Toray Ind Inc 給電ローラならびにめっき被膜付きフィルムの製造装置および方法
JP2008087254A (ja) 2006-09-29 2008-04-17 Nippon Steel Chem Co Ltd フレキシブル銅張積層板及びキャリア付フレキシブル銅張積層板
WO2008090654A1 (ja) 2007-01-24 2008-07-31 Sumitomo Metal Mining Co., Ltd. 2層フレキシブル基板とその製造方法及び該2層フレキシブル基板より得られたフレキシブルプリント配線基板
JP2015104891A (ja) 2013-12-02 2015-06-08 東レKpフィルム株式会社 離型フィルム付銅箔
JP2020152955A (ja) 2019-03-20 2020-09-24 住友金属鉱山株式会社 銅張積層板および銅張積層板の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100564612C (zh) * 2002-06-17 2009-12-02 东丽株式会社 镀膜的制备方法、电镀用阴极辊和制造电路板的方法
JP2010108964A (ja) 2008-10-28 2010-05-13 Toray Ind Inc 回路基板の製造方法
KR102504252B1 (ko) * 2015-09-03 2023-02-24 에스케이넥실리스 주식회사 연성동박적층필름, 그 제조방법, 및 그것을 이용한 연성인쇄회로기판의 제조방법
JP7305342B2 (ja) * 2018-12-17 2023-07-10 日東電工株式会社 導電性フィルム
JP7215211B2 (ja) * 2019-02-21 2023-01-31 住友金属鉱山株式会社 銅張積層板の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004018949A (ja) 2002-06-17 2004-01-22 Toray Ind Inc めっき用陰極ロールおよびめっき被膜付きフィルムの製造方法
JP2005264303A (ja) 2004-03-22 2005-09-29 Nippon Zeon Co Ltd 金属樹脂複合フィルムの製造方法、金属樹脂複合フィルム及びその利用
JP2006307338A (ja) 2005-03-30 2006-11-09 Toray Ind Inc 給電ローラならびにめっき被膜付きフィルムの製造装置および方法
JP2008087254A (ja) 2006-09-29 2008-04-17 Nippon Steel Chem Co Ltd フレキシブル銅張積層板及びキャリア付フレキシブル銅張積層板
WO2008090654A1 (ja) 2007-01-24 2008-07-31 Sumitomo Metal Mining Co., Ltd. 2層フレキシブル基板とその製造方法及び該2層フレキシブル基板より得られたフレキシブルプリント配線基板
JP2015104891A (ja) 2013-12-02 2015-06-08 東レKpフィルム株式会社 離型フィルム付銅箔
JP2020152955A (ja) 2019-03-20 2020-09-24 住友金属鉱山株式会社 銅張積層板および銅張積層板の製造方法

Also Published As

Publication number Publication date
CN114745849A (zh) 2022-07-12
KR102614463B1 (ko) 2023-12-14
TWI818380B (zh) 2023-10-11
KR20220092350A (ko) 2022-07-01
TW202226909A (zh) 2022-07-01
JP2022100710A (ja) 2022-07-06

Similar Documents

Publication Publication Date Title
JP7107190B2 (ja) 銅張積層板の製造方法
JP2019167583A (ja) 銅張積層板および銅張積層板の製造方法
CN110740568A (zh) 覆铜层叠板
JP7151758B2 (ja) 銅張積層板および銅張積層板の製造方法
TWI778281B (zh) 覆銅積層板
JP7215211B2 (ja) 銅張積層板の製造方法
JP7409150B2 (ja) 銅張積層板の製造方法
JP7409151B2 (ja) 銅張積層板の製造方法
JP7322678B2 (ja) 銅張積層板の製造方法
JP7497657B2 (ja) 銅張積層板の製造方法
JP7415813B2 (ja) 銅張積層板および銅張積層板の製造方法
JP7452325B2 (ja) 銅張積層板の製造方法
JP7276025B2 (ja) 銅張積層板および銅張積層板の製造方法
TWI785257B (zh) 覆銅積層板
JP7273366B2 (ja) 銅張積層板
TWI778280B (zh) 覆銅積層板
JP7509828B2 (ja) 銅張積層板
JP2024000020A (ja) 銅張積層板およびフレキシブルプリント配線板
JP2024006537A (ja) 銅張積層板
JP2022105808A (ja) 銅張積層板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220912

R150 Certificate of patent or registration of utility model

Ref document number: 7151758

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R157 Certificate of patent or utility model (correction)

Free format text: JAPANESE INTERMEDIATE CODE: R157