JP7136085B2 - 情報処理装置、情報処理方法、およびプログラム - Google Patents
情報処理装置、情報処理方法、およびプログラム Download PDFInfo
- Publication number
- JP7136085B2 JP7136085B2 JP2019509876A JP2019509876A JP7136085B2 JP 7136085 B2 JP7136085 B2 JP 7136085B2 JP 2019509876 A JP2019509876 A JP 2019509876A JP 2019509876 A JP2019509876 A JP 2019509876A JP 7136085 B2 JP7136085 B2 JP 7136085B2
- Authority
- JP
- Japan
- Prior art keywords
- system configuration
- test
- node
- simulation
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
第一の側面に係る情報処理装置は、
異なる複数のコンフィグレーションをそれぞれ有する複数のシステム構成の各々についてシミュレーションを実行し、性能値のシミュレーション結果を取得するシミュレーション実行手段と、
前記複数のシステム構成の中から選択されたシステム構成を示すデータをテスト実行装置に出力し、当該テスト実行装置でのテストのテスト結果を取得するテスト実行制御手段と、
テスト済みの前記システム構成の前記テスト結果と前記シミュレーション結果の差を用いて、少なくとも一つのテスト未実施の前記システム構成の前記シミュレーション結果を補正する補正手段と、を有する。
第二の側面に係る情報処理方法は、
情報処理装置が、
異なる複数のコンフィグレーションをそれぞれ有する複数のシステム構成の各々についてシミュレーションを実行し、性能値のシミュレーション結果を取得し、
前記複数のシステム構成の中から選択されたシステム構成を示すデータをテスト実行装置に出力し、当該テスト実行装置でのテストのテスト結果を取得し、
テスト済みの前記システム構成の前記テスト結果と前記シミュレーション結果の差を用いて、少なくとも一つのテスト未実施の前記システム構成の前記シミュレーション結果を補正する、ことを含む。
このコンピュータプログラムは、コンピュータにより実行されたとき、コンピュータに、情報処理装置上で、その情報処理方法を実施させるコンピュータプログラムコードを含む。
なお、各図において、本発明の本質に関わらない部分の構成については省略してあり、図示されていない。
情報処理装置100は、シミュレーション実行部102と、テスト実行制御部104と、補正部106と、を備える。
テスト実行制御部104は、複数のシステム構成の中から選択されたシステム構成を示すデータをテスト実行装置120に出力し、当該テスト実行装置120での動作テストのテスト結果を取得する。
補正部106は、テスト済みのシステム構成のテスト結果とシミュレーション結果の差を用いて、少なくとも一つのテスト未実施のシステム構成のシミュレーション結果を補正する。
記憶装置110は、シミュレーション実行部102によるシミュレーション結果を格納するシミュレーションデータベース112と、テスト実行装置120によるテスト結果を格納するテストデータベース114と、を含む。
図1の本実施形態の情報処理装置100の各構成要素は、図2のコンピュータ80のハードウェアとソフトウェアの任意の組合せによって実現される。そして、その実現方法、装置にはいろいろな変形例があることは、当業者には理解されるところである。以下説明する各実施形態の情報処理装置を示す機能ブロック図は、ハードウェア単位の構成ではなく、論理的な機能単位のブロックを示している。
シミュレーション実行部102は、システム構成毎に定義されたシミュレーションモデルを用いて、システム全体の挙動をシミュレートする。
本図では、コンフィグレーションは、システム構成毎に、識別情報(ID:Identifier)と、各機能コンポーネントの仮想マシンの数(図中、「VM」と示す)と、各機能コンポーネントに割り当てられるリソース数(図中、「Res」と示す)とを示しているが、これに限定されない。本図では、説明の簡略化のため省略してあり、他の構成(例えば、アクセラレータの利用有無等)を定義することもできる。
図4の例では、ID1のシステム構成は、全ての機能コンポーネントのVMの数が1かつ割当てられるリソースもSである。
図5は、本実施形態の情報処理装置100の動作の一例を示すフローチャートである。
本発明の実施の形態に係る情報処理方法は、情報処理装置100の情報処理方法であり、情報処理装置100を実現するコンピュータ80により実行される情報処理方法である。
本実施形態の情報処理方法は、情報処理装置100が、異なる複数のコンフィグレーションをそれぞれ有する複数のシステム構成の各々についてシミュレーションを実行し、性能値のシミュレーション結果を取得し(ステップS101)、複数のシステム構成の中から選択されたシステム構成を示すデータをテスト実行装置に出力し(ステップS103)、当該テスト実行装置での動作のテストの結果を取得し(ステップS105)、テスト済みのシステム構成のテスト結果とシミュレーション結果の差を用いて、少なくとも一つのテスト未実施のシステム構成のシミュレーション結果を補正する(ステップS107)、ことを含む。
このとき、テスト実行制御部104は、複数のシステム構成のうち全てのシステム構成についてテストを実行するのではなく、選択された一部のシステム構成についてのみテストを実行すればよい。
以下、本発明を実施するための最良の形態について図面を参照して詳細に説明する。
図6は、本実施形態の情報処理システム1のシステム構成の一例を示す機能ブロック図である。
本実施形態の情報処理システム1では、補正処理を行う際、各システム構成(ノード)のコンフィグレーションに基づき構築されるシステム構成グラフを用いて、最適システム構成候補を選択し、候補のテスト結果に基づいて、候補と構成上の関連のあるノードについて補正処理を行う構成を有する点で、上記実施形態と相違する。
本実施形態の情報処理システム1は、図1の情報処理装置100を実現する管理ノード200と、図1のテスト実行装置120を実現するサーバ装置220と、を備える。
そして、サーバ装置220上で選択された最適システム構成候補の動作テストを実行する。
図7は、各リソースのコストの例を示す図である。
例えば、図4のID1のシステム構成は、6つのVMからなり、全てのVMのリソースがSであるため、ID1のシステム構成のコストは1×6となる。
本実施形態では、具体的には、各機能コンポーネントのコンフィグレーション、仮想マシンの数、および、仮想マシンに割当てるリソース量を求め、最適システム構成の情報として出力する。
また、図4の各システム構成のコストは図10に示される。要件を満たす3つのシステム構成の中でコストが最小であるシステム構成は、ID4である。
誤差(%)=|S-T|/T×100 ・・・式(1)
図12は、図9のシミュレーション結果から構築したシステム構成グラフの一例を示す。
図中、円で示されるノードは、1つのシステム構成を指し、円内の番号が図9の各システム構成のIDを示している。
例えば、ノードAとノードBの間にノードCがあり、ノードA、B、Cのシミュレーション値がそれぞれSA、SB、SC(SA<SC<SB)とする。エッジAC(ノードAからCへの有向エッジ)の重みはWAC=SC-SA、エッジCBの重みはWBC=SB-SCとなる。ノードA、Bのテスト結果をTA、TBとすると、補正部106は、ノードCのシミュレーション結果SCをノードA、Bの結果と重み情報を用いて補正し、補正後のシミュレーション結果SC’とする。エッジの重みに対して線形に誤差を按分する場合、補正式は、下式のようになる。
図13は、本実施形態の情報処理システム1の動作の一例を示すフローチャートである。
次に、補正部106は、シミュレーションデータベース112に格納されたシミュレーション結果に基づいて、システム構成グラフを構築する(ステップS203)。
この構成によれば、上記実施形態と同様な効果を奏するとともに、さらに、システム構成グラフを用いて、構成に関連性があり、また、性能が近いシステム構成間で、テスト済みのノードのテスト結果を、テスト未実施のノードのシミュレーション結果に反映させてシミュレーション結果の精度を向上させる。その上で、シミュレーション結果(補正後のシミュレーション結果を含む)を元に最適システム構成の評価を行うことができるので、時間や手間のかかるテストは一部のノードについて実行するだけで、最適システム構成を高精度に効率よく算出することができるという効果を奏する。
本実施形態の情報処理システム1は、上記第1の実施の形態の情報処理システム1の補正処理の詳細について説明する。構成は上記実施形態と同じであり、上記実施形態の図面も用いて説明する。
まず、補正部106は、図13のステップS217で、テスト結果とシミュレーション結果の差が所定値以上と判定された少なくとも一つの最適システム構成候補を起点ノード集合に追加し、補正候補パス集合を空にする(ステップS301)。
上記実施形態で説明したように、図13のフローチャートに従い、最適システム構成候補としてID4が選択され、ID4のシステム構成のテスト結果がテストデータベース114に格納されているものとする。
SXは、ノードXのシミュレーション結果を指し、STは、スループットのシミュレーション結果、SLは、レイテンシのシミュレーション値を指す。TXは、ノードXのテスト結果(すなわち、実測値)を指し、TTは、スループットの実測値、TLは、レイテンシの実測値を指す。
また、スループットおよびレイテンシのシミュレーション結果の補正に用いる重みは、それぞれ以下の式(5)および式(6)により定義される。
本実施形態は、上記実施形態の構成と同様の構成を有し、上記実施形態の図面も用いて説明する。
上記実施形態では、システムが満たすべき要件を入力として、要件を満たす最適なシステム構成が導出されるまで、テスト実行とシミュレーション値の補正を繰り返す処理となっているが、本実施形態では、要件は存在せず、補正される度合いに基づいて、次にテストを実行するシステム構成を決定する。つまり、補正される度合いが大きいシステム構成を選択し、その周辺のシステム構成についても補正処理を実行することで、シミュレーション結果の精度を上げることを目的とする。
|SY-SC|≧ρ かつ |SY-SC|≦σ
そして、補正部106は、各ノードについて、各ノードのシミュレーション結果とテスト結果の差が閾値未満になるまで、補正処理を繰り返し行う。
まず、上記実施形態と同様に、シミュレーション実行部102は、全てのシステム構成のシミュレーションを実行し、シミュレーションデータベース112に結果を格納する(ステップS201)。そして、シミュレーション実行部102は、システム構成グラフを構築する(ステップS203)。
なお、本発明において利用者に関する情報を取得、利用する場合は、これを適法に行うものとする。
1. 異なる複数のコンフィグレーションをそれぞれ有する複数のシステム構成の各々についてシミュレーションを実行し、性能値のシミュレーション結果を取得するシミュレーション実行手段と、
前記複数のシステム構成の中から選択されたシステム構成を示すデータをテスト実行装置に出力し、当該テスト実行装置でのテストのテスト結果を取得するテスト実行制御手段と、
テスト済みの前記システム構成の前記テスト結果と前記シミュレーション結果の差を用いて、少なくとも一つのテスト未実施の前記システム構成の前記シミュレーション結果を補正する補正手段と、
を備える情報処理装置。
2. 1.に記載の情報処理装置において、
前記補正手段は、
前記シミュレーション結果を元に構築された、複数の前記システム構成間の前記性能値の距離を示すシステム構成グラフを用いて、前記テスト未実施の少なくとも一つの前記システム構成を補正対象として選択する、情報処理装置。
3. 1.または2.に記載の情報処理装置において、
前記テスト実行制御手段は、
前記シミュレーション結果に基づいて、前記性能値がシステムの要件を満たすシステム構成を特定し、特定された前記システム構成のコストに基づいて、前記コストが最小となる前記システム構成を候補として選択し、前記テスト実行装置上で選択された前記候補の前記システム構成の前記テストを実行する情報処理装置。
4. 2.に記載の情報処理装置において、
前記テスト実行制御手段は、
前記システム構成グラフにおいて、前記シミュレーション結果と前記テスト結果の差が閾値以上であり、かつ、前記差が最大の前記システム構成を選択し、
選択された前記システム構成に対応するノードを起点として、前記システム構成間の前記性能値の距離が所定範囲内にあるシステム構成に対応する少なくとも一つのノードを探索し、
前記起点の前記ノードと、探索された各前記ノードとを両端とする有向パスにおいて、テスト実施済みのノードが存在しない場合、探索された前記ノードについて、前記テスト実行装置上で前記テストを実行し、
前記補正手段は、
各前記ノードについて、各前記ノードの前記シミュレーション結果と前記テスト結果の前記差が前記閾値未満になるまで、補正処理を繰り返し行う情報処理装置。
5. 1.から4.のいずれか一つに記載の情報処理装置において、
前記補正手段は、
以下の式(a)を用いて、補正対象のシステム構成のシミュレーション結果Scを補正し、補正後のシミュレーション結果をSC’とする、情報処理装置。
6. 1.から5.のいずれか一つに記載の情報処理装置において、
前記補正手段は、
前記シミュレーション結果が補正された前記システム構成を前記テスト済みの前記システム構成とみなし、当該システム構成の補正後の前記シミュレーション結果を用いて、補正処理を繰り返す、情報処理装置。
7. 1.から6.のいずれか一つに記載の情報処理装置において、
前記シミュレーション結果と前記テスト結果の差が所定値未満の前記システム構成を、最適システム構成として出力する出力手段をさらに備え、
前記補正手段は、
前記シミュレーション結果と前記テスト結果の差が所定値以上の場合、選択された前記システム構成について補正処理を行う、情報処理装置。
8. 1.から7.のいずれか一つに記載の情報処理装置において、
前記システム構成の各コンフィグレーションは、システムを構成する少なくとも一つの機能コンポーネントに対して、利用する仮想マシンの数、割り当てるリソース量、およびアクセラレーション使用の有無のうち少なくともいずれか一つを含む情報処理装置。
9. 8.に記載の情報処理装置において、
ある2つのシステム構成について、前記システムを構成する複数の前記機能コンポーネントのいずれかの前記コンフィグレーションが互いに1制御単位異なるとき、前記シミュレーション結果を元に構築された、複数の前記システム構成間の前記性能値の距離を示すシステム構成グラフ上で、前記2つのシステム構成は、隣接するノードで示され、
前記シミュレーション結果が示す前記性能値が高い方の前記システム構成が親ノード、低い方の前記システム構成が子ノードとなる、有向グラフで表現される情報処理装置。
10. 2.から9.のいずれか一つに記載の情報処理装置において、
前記システム構成グラフにおいて、前記2つのノードの間の距離は、当該2つのノードを結ぶパスが到達可能である場合に定義され、当該2つのシステム構成の前記シミュレーション結果の前記性能値の差で示される情報処理装置。
11. 1.から10.のいずれか一つに記載の情報処理装置において、
前記補正手段は、
前記シミュレーション結果を元に構築された、複数の前記システム構成間の前記性能値の距離を示すシステム構成グラフを用い、前記システム構成グラフ上で、一の前記システム構成に対応するノードを起点とした有向パスにおいて、前記テストが実行済みの前記システム構成に対応する他のノードを探索し、
見つかった前記他のノードと、前記起点のノードを両端とする前記有向パスが、2つの前記ノード以外の少なくとも一つの中間ノードを含み、当該中間ノードを補正対象として補正処理を行う、情報処理装置。
12. 11.に記載の情報処理装置において、
前記テスト実行制御手段は、
前記補正手段におけるノード探索により、前記テストが実行済みであるシステム構成に対応する前記他のノードが前記有向パス上に見つからなかった場合、前記有向パスの根または葉ノードを前記他のノードとみなし、
前記他のノードの情報を用いて補正を行う際は、前記他のノードのテスト結果としてシミュレーション結果を用い、
前記補正手段は、
前記2つのノードを両端とする前記有向パスが、2つの前記ノード以外の少なくとも一つの中間ノードを含み、当該中間ノードに対応する前記システム構成が、前記テストが未実施である場合に、当該中間ノードを補正対象として補正処理を行う、情報処理装置。
13. 2.から12.のいずれか一つに記載の情報処理装置において、
前記システム構成グラフは、各前記システム構成のスループット、およびレイテンシの少なくともいずれか一つの性能指標の性能値を元に構築される情報処理装置。
異なる複数のコンフィグレーションをそれぞれ有する複数のシステム構成の各々についてシミュレーションを実行し、性能値のシミュレーション結果を取得し、
前記複数のシステム構成の中から選択されたシステム構成を示すデータをテスト実行装置に出力し、当該テスト実行装置でのテストのテスト結果を取得し、
テスト済みの前記システム構成の前記テスト結果と前記シミュレーション結果の差を用いて、少なくとも一つのテスト未実施の前記システム構成の前記シミュレーション結果を補正する情報処理装置の情報処理方法。
15. 14.に記載の情報処理方法において、
前記情報処理装置が、
前記シミュレーション結果を元に構築された、複数の前記システム構成間の前記性能値の距離を示すシステム構成グラフを用いて、前記テスト未実施の少なくとも一つの前記システム構成を補正対象として選択する、情報処理方法。
16. 14.または15.に記載の情報処理方法において、
前記情報処理装置が、
前記シミュレーション結果に基づいて、前記性能値がシステムの要件を満たすシステム構成を特定し、特定された前記システム構成のコストに基づいて、前記コストが最小となる前記システム構成を候補として選択し、前記テスト実行装置上で選択された前記候補の前記システム構成の前記テストを実行する情報処理方法。
17. 15.に記載の情報処理方法において、
前記情報処理装置が、
前記システム構成グラフにおいて、前記シミュレーション結果と前記テスト結果の差が閾値以上であり、かつ、前記差が最大の前記システム構成を選択し、
選択された前記システム構成に対応するノードを起点として、前記システム構成間の前記性能値の距離が所定範囲内にあるシステム構成に対応する少なくとも一つのノードを探索し、
前記起点の前記ノードと、探索された各前記ノードとを両端とする有向パスにおいて、テスト実施済みのノードが存在しない場合、探索された前記ノードについて、前記テスト実行装置上で前記テストを実行し、
各前記ノードについて、各前記ノードの前記シミュレーション結果と前記テスト結果の前記差が前記閾値未満になるまで、補正処理を繰り返し行う情報処理方法。
18. 14.から17.のいずれか一つに記載の情報処理方法において、
前記情報処理装置が、
以下の式(a)を用いて、補正対象のシステム構成のシミュレーション結果Scを補正し、補正後のシミュレーション結果をSC’とする、情報処理方法。
19. 14.から18.のいずれか一つに記載の情報処理方法において、
前記情報処理装置が、
前記シミュレーション結果が補正された前記システム構成を前記テスト済みの前記システム構成とみなし、当該システム構成の補正後の前記シミュレーション結果を用いて、補正処理を繰り返す、情報処理方法。
20. 14.から19.のいずれか一つに記載の情報処理方法において、
前記情報処理装置が、さらに、
前記シミュレーション結果と前記テスト結果の差が所定値未満の前記システム構成を、最適システム構成として出力し、
前記シミュレーション結果と前記テスト結果の差が所定値以上の場合、選択された前記システム構成について補正処理を行う、情報処理方法。
21. 14.から20.のいずれか一つに記載の情報処理方法において、
前記システム構成の各コンフィグレーションは、システムを構成する少なくとも一つの機能コンポーネントに対して、利用する仮想マシンの数、割り当てるリソース量、およびアクセラレーション使用の有無のうち少なくともいずれか一つを含む情報処理方法。
22. 21.に記載の情報処理方法において、
ある2つのシステム構成について、前記システムを構成する複数の前記機能コンポーネントのいずれかの前記コンフィグレーションが互いに1制御単位異なるとき、前記シミュレーション結果を元に構築された、複数の前記システム構成間の前記性能値の距離を示すシステム構成グラフ上で、前記2つのシステム構成は、隣接するノードで示され、
前記シミュレーション結果が示す前記性能値が高い方の前記システム構成が親ノード、低い方の前記システム構成が子ノードとなる、有向グラフで表現される情報処理方法。
23. 15.から22.のいずれか一つに記載の情報処理方法において、
前記システム構成グラフにおいて、前記2つのノードの間の距離は、当該2つのノードを結ぶパスが到達可能である場合に定義され、当該2つのシステム構成の前記シミュレーション結果の前記性能値の差で示される情報処理方法。
24. 14.から23.のいずれか一つに記載の情報処理方法において、
前記情報処理装置が、
前記シミュレーション結果を元に構築された、複数の前記システム構成間の前記性能値の距離を示すシステム構成グラフを用い、前記システム構成グラフ上で、一の前記システム構成に対応するノードを起点とした有向パスにおいて、前記テストが実行済みの前記システム構成に対応する他のノードを探索し、
見つかった前記他のノードと、前記起点のノードを両端とする前記有向パスが、2つの前記ノード以外の少なくとも一つの中間ノードを含み、当該中間ノードを補正対象として補正処理を行う、情報処理方法。
25. 24.に記載の情報処理方法において、
前記情報処理装置が、
前記シミュレーション結果を補正する際におけるノード探索により、前記テストが実行済みであるシステム構成に対応する前記他のノードが前記有向パス上に見つからなかった場合、前記有向パスの根または葉ノードを前記他のノードとみなし、
前記他のノードの情報を用いて補正を行う際は、前記他のノードのテスト結果としてシミュレーション結果を用い、
前記2つのノードを両端とする前記有向パスが、2つの前記ノード以外の少なくとも一つの中間ノードを含み、当該中間ノードに対応する前記システム構成が、前記テストが未実施である場合に、当該中間ノードを補正対象として補正処理を行う、情報処理方法。
26. 15.から25.のいずれか一つに記載の情報処理方法において、
前記システム構成グラフは、各前記システム構成のスループット、およびレイテンシの少なくともいずれか一つの性能指標の性能値を元に構築される情報処理方法。
異なる複数のコンフィグレーションをそれぞれ有する複数のシステム構成の各々についてシミュレーションを実行し、性能値のシミュレーション結果を取得する手順、
前記複数のシステム構成の中から選択されたシステム構成を示すデータをテスト実行装置に出力し、当該テスト実行装置でのテストのテスト結果を取得する手順、
テスト済みの前記システム構成の前記テスト結果と前記シミュレーション結果の差を用いて、少なくとも一つのテスト未実施の前記システム構成の前記シミュレーション結果を補正する手順、を実行させるためのプログラム。
28. 27.に記載のプログラムにおいて、
前記シミュレーション結果を元に構築された、複数の前記システム構成間の前記性能値の距離を示すシステム構成グラフを用いて、前記テスト未実施の少なくとも一つの前記システム構成を補正対象として選択する手順、をコンピュータに実行させるためのプログラム。
29. 27.または28.に記載のプログラムにおいて、
前記シミュレーション結果に基づいて、前記性能値がシステムの要件を満たすシステム構成を特定し、特定された前記システム構成のコストに基づいて、前記コストが最小となる前記システム構成を候補として選択し、前記テスト実行装置上で選択された前記候補の前記システム構成の前記テストを実行する手順、をコンピュータに実行させるためのプログラム。
30. 28.に記載のプログラムにおいて、
前記システム構成グラフにおいて、前記シミュレーション結果と前記テスト結果の差が閾値以上であり、かつ、前記差が最大の前記システム構成を選択する手順、
選択された前記システム構成に対応するノードを起点として、前記システム構成間の前記性能値の距離が所定範囲内にあるシステム構成に対応する少なくとも一つのノードを探索する手順、
前記起点の前記ノードと、探索された各前記ノードとを両端とする有向パスにおいて、テスト実施済みのノードが存在しない場合、探索された前記ノードについて、前記テスト実行装置上で前記テストを実行する手順、
各前記ノードについて、各前記ノードの前記シミュレーション結果と前記テスト結果の前記差が前記閾値未満になるまで、補正処理を繰り返し行う手順、をコンピュータに実行させるためのプログラム。
31. 27.から30.のいずれか一つに記載のプログラムにおいて、
以下の式(a)を用いて、補正対象のシステム構成のシミュレーション結果Scを補正し、補正後のシミュレーション結果をSC’とする手順、をコンピュータに実行させるためのプログラム。
32. 27.から31.のいずれか一つに記載のプログラムにおいて、
前記シミュレーション結果が補正された前記システム構成を前記テスト済みの前記システム構成とみなし、当該システム構成の補正後の前記シミュレーション結果を用いて、補正処理を繰り返す手順、をコンピュータに実行させるためのプログラム。
33. 27.から32.のいずれか一つに記載のプログラムにおいて、
さらに、
前記シミュレーション結果と前記テスト結果の差が所定値未満の前記システム構成を、最適システム構成として出力する手順、
前記シミュレーション結果と前記テスト結果の差が所定値以上の場合、選択された前記システム構成について補正処理を行う手順、をコンピュータに実行させるためのプログラム。
34. 27.から33.のいずれか一つに記載のプログラムにおいて、
前記システム構成の各コンフィグレーションは、システムを構成する少なくとも一つの機能コンポーネントに対して、利用する仮想マシンの数、割り当てるリソース量、およびアクセラレーション使用の有無のうち少なくともいずれか一つを含むプログラム。
35. 34.に記載のプログラムにおいて、
ある2つのシステム構成について、前記システムを構成する複数の前記機能コンポーネントのいずれかの前記コンフィグレーションが互いに1制御単位異なるとき、前記シミュレーション結果を元に構築された、複数の前記システム構成間の前記性能値の距離を示すシステム構成グラフ上で、前記2つのシステム構成は、隣接するノードで示され、
前記シミュレーション結果が示す前記性能値が高い方の前記システム構成が親ノード、低い方の前記システム構成が子ノードとなる、有向グラフで表現されるプログラム。
36. 28.から35.のいずれか一つに記載のプログラムにおいて、
前記システム構成グラフにおいて、前記2つのノードの間の距離は、当該2つのノードを結ぶパスが到達可能である場合に定義され、当該2つのシステム構成の前記シミュレーション結果の前記性能値の差で示されるプログラム。
37. 27.から36.のいずれか一つに記載のプログラムにおいて、
前記シミュレーション結果を元に構築された、複数の前記システム構成間の前記性能値の距離を示すシステム構成グラフを用い、前記システム構成グラフ上で、一の前記システム構成に対応するノードを起点とした有向パスにおいて、前記テストが実行済みの前記システム構成に対応する他のノードを探索する手順、
見つかった前記他のノードと、前記起点のノードを両端とする前記有向パスが、2つの前記ノード以外の少なくとも一つの中間ノードを含み、当該中間ノードを補正対象として補正処理を行う手順、をコンピュータに実行させるためのプログラム。
38. 37.に記載のプログラムにおいて、
前記シミュレーション結果を補正する手順におけるノード探索により、前記テストが実行済みであるシステム構成に対応する前記他のノードが前記有向パス上に見つからなかった場合、前記有向パスの根または葉ノードを前記他のノードとみなす手順、
前記他のノードの情報を用いて補正を行う際は、前記他のノードのテスト結果としてシミュレーション結果を用い、
前記テスト実行装置上で前記他のノードに対応する前記システム構成の前記テストを実行する手順、
前記2つのノードを両端とする前記有向パスが、2つの前記ノード以外の少なくとも一つの中間ノードを含み、当該中間ノードに対応する前記システム構成が、前記テストが未実施である場合に、当該中間ノードを補正対象として補正処理を行う手順、をコンピュータに実行させるためのプログラム。
39. 28.から38.のいずれか一つに記載のプログラムにおいて、
前記システム構成グラフは、各前記システム構成のスループット、およびレイテンシの少なくともいずれか一つの性能指標の性能値を元に構築されるプログラム。
Claims (10)
- 異なる複数のコンフィグレーションをそれぞれ有する複数のシステム構成の各々についてシミュレーションを実行し、性能値のシミュレーション結果を取得するシミュレーション実行手段と、
前記複数のシステム構成の中から選択されたシステム構成を示すデータをテスト実行装置に出力し、当該テスト実行装置でのテストのテスト結果を取得するテスト実行制御手段と、
テスト済みの前記システム構成の前記テスト結果と前記シミュレーション結果の差を用いて、少なくとも一つのテスト未実施の前記システム構成の前記シミュレーション結果を補正する補正手段と、
を備える情報処理装置。 - 請求項1に記載の情報処理装置において、
前記補正手段は、
前記シミュレーション結果を元に構築された、複数の前記システム構成間の前記性能値の距離を示すシステム構成グラフを用いて、前記テスト未実施の少なくとも一つの前記システム構成を補正対象として選択する、情報処理装置。 - 請求項1または2に記載の情報処理装置において、
前記テスト実行制御手段は、
前記シミュレーション結果に基づいて、前記性能値がシステムの要件を満たすシステム構成を特定し、特定された前記システム構成のコストに基づいて、前記コストが最小となる前記システム構成を候補として選択し、前記テスト実行装置上で選択された前記候補の前記システム構成の前記テストを実行する情報処理装置。 - 請求項2に記載の情報処理装置において、
前記テスト実行制御手段は、
前記システム構成グラフにおいて、前記シミュレーション結果と前記テスト結果の差が閾値以上であり、かつ、前記差が最大の前記システム構成を選択し、
選択された前記システム構成に対応するノードを起点として、前記システム構成間の前記性能値の距離が所定範囲内にあるシステム構成に対応する少なくとも一つのノードを探索し、
前記起点の前記ノードと、探索された各前記ノードとを両端とする有向パスにおいて、テスト実施済みのノードが存在しない場合、探索された前記ノードについて、前記テスト実行装置上で前記テストを実行し、
前記補正手段は、
各前記ノードについて、各前記ノードの前記シミュレーション結果と前記テスト結果の前記差が前記閾値未満になるまで、補正処理を繰り返し行う情報処理装置。 - 請求項1から4のいずれか一項に記載の情報処理装置において、
前記補正手段は、
以下の式(a)を用いて、補正対象のシステム構成のシミュレーション結果Scを補正し、補正後のシミュレーション結果をSC’とする、情報処理装置。
- 請求項1から5のいずれか一項に記載の情報処理装置において、
前記補正手段は、
前記シミュレーション結果が補正された前記システム構成を前記テスト済みの前記システム構成とみなし、当該システム構成の補正後の前記シミュレーション結果を用いて、補正処理を繰り返す、情報処理装置。 - 請求項1から6のいずれか一項に記載の情報処理装置において、
前記シミュレーション結果と前記テスト結果の差が所定値未満の前記システム構成を、最適システム構成として出力する出力手段をさらに備え、
前記補正手段は、
前記シミュレーション結果と前記テスト結果の差が所定値以上の場合、選択された前記システム構成について補正処理を行う、情報処理装置。 - 請求項2、および請求項2を引用する請求項3から7のいずれか一項に記載の情報処理装置において、
前記システム構成グラフにおいて、2つのノードの間の距離は、当該2つのノードを結ぶパスが到達可能である場合に定義され、当該2つのシステム構成の前記シミュレーション結果の前記性能値の差で示される情報処理装置。 - 情報処理装置が、
異なる複数のコンフィグレーションをそれぞれ有する複数のシステム構成の各々についてシミュレーションを実行し、性能値のシミュレーション結果を取得し、
前記複数のシステム構成の中から選択されたシステム構成を示すデータをテスト実行装置に出力し、当該テスト実行装置でのテストのテスト結果を取得し、
テスト済みの前記システム構成の前記テスト結果と前記シミュレーション結果の差を用いて、少なくとも一つのテスト未実施の前記システム構成の前記シミュレーション結果を補正する情報処理装置の情報処理方法。 - コンピュータに、
異なる複数のコンフィグレーションをそれぞれ有する複数のシステム構成の各々についてシミュレーションを実行し、性能値のシミュレーション結果を取得する手順、
前記複数のシステム構成の中から選択されたシステム構成を示すデータをテスト実行装置に出力し、当該テスト実行装置でのテストのテスト結果を取得する手順、
テスト済みの前記システム構成の前記テスト結果と前記シミュレーション結果の差を用いて、少なくとも一つのテスト未実施の前記システム構成の前記シミュレーション結果を補正する手順、を実行させるためのプログラム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017067471 | 2017-03-30 | ||
JP2017067471 | 2017-03-30 | ||
PCT/JP2018/012402 WO2018181293A1 (ja) | 2017-03-30 | 2018-03-27 | 情報処理装置、情報処理方法、およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018181293A1 JPWO2018181293A1 (ja) | 2020-02-13 |
JP7136085B2 true JP7136085B2 (ja) | 2022-09-13 |
Family
ID=63676379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019509876A Active JP7136085B2 (ja) | 2017-03-30 | 2018-03-27 | 情報処理装置、情報処理方法、およびプログラム |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7136085B2 (ja) |
WO (1) | WO2018181293A1 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012198799A (ja) | 2011-03-22 | 2012-10-18 | Mitsubishi Electric Corp | シミュレータ自動生成装置およびシミュレータ検証システム |
WO2012173283A1 (ja) | 2011-06-16 | 2012-12-20 | 日本電気株式会社 | システム性能予測方法、情報処理装置およびその制御プログラム |
WO2015083333A1 (ja) | 2013-12-04 | 2015-06-11 | 日本電気株式会社 | 性能予測装置、性能予測方法、及び、コンピュータ・プログラムが格納された記憶媒体 |
-
2018
- 2018-03-27 WO PCT/JP2018/012402 patent/WO2018181293A1/ja active Application Filing
- 2018-03-27 JP JP2019509876A patent/JP7136085B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012198799A (ja) | 2011-03-22 | 2012-10-18 | Mitsubishi Electric Corp | シミュレータ自動生成装置およびシミュレータ検証システム |
WO2012173283A1 (ja) | 2011-06-16 | 2012-12-20 | 日本電気株式会社 | システム性能予測方法、情報処理装置およびその制御プログラム |
WO2015083333A1 (ja) | 2013-12-04 | 2015-06-11 | 日本電気株式会社 | 性能予測装置、性能予測方法、及び、コンピュータ・プログラムが格納された記憶媒体 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2018181293A1 (ja) | 2020-02-13 |
WO2018181293A1 (ja) | 2018-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Becker et al. | Simulizar: Design-time modeling and performance analysis of self-adaptive systems | |
US8635599B2 (en) | System and method for evaluating adherence to a standardized process | |
JP5034955B2 (ja) | 性能評価シミュレーション装置、性能評価シミュレーション方法および性能評価シミュレーションプログラム | |
US20160321037A1 (en) | Performance verification device for verifying performance of program, method, and recording medium having program recorded thereon for causing computer to perform the method | |
US11362891B2 (en) | Selecting and using a cloud-based hardware accelerator | |
US11372739B2 (en) | Accelerator monitoring and testing | |
CN108363660B (zh) | 一种测试程序生成方法和装置 | |
JP2012099110A (ja) | 分散コンピューティング環境におけるソフトウェアの解析の効率的な並列化のためのポリシーのスケジューリング | |
Morton | Considerations for benchmarking virtual network functions and their infrastructure | |
US20200050490A1 (en) | Accelerator validation and reporting | |
US7860700B2 (en) | Hardware verification batch computing farm simulator | |
Barve et al. | Fecbench: A holistic interference-aware approach for application performance modeling | |
US20160077860A1 (en) | Virtual machine placement determination device, virtual machine placement determination method, and virtual machine placement determination program | |
JPWO2014080598A1 (ja) | 運用管理装置、及び、運用管理方法 | |
US10740257B2 (en) | Managing accelerators in application-specific integrated circuits | |
JP5845810B2 (ja) | 分散コンピューティング環境におけるソフトウェアの解析の並列化のための効率的な部分計算 | |
US10248462B2 (en) | Management server which constructs a request load model for an object system, load estimation method thereof and storage medium for storing program | |
JP7136085B2 (ja) | 情報処理装置、情報処理方法、およびプログラム | |
US20040024673A1 (en) | Method for optimizing the allocation of resources based on market and technology considerations | |
JP4149762B2 (ja) | メモリ資源最適化支援方法、プログラム及び装置 | |
Gu et al. | Analyzing execution dynamics of scientific workflows for latency minimization in resource sharing environments | |
US20230020719A1 (en) | Technology environment for a software application | |
US20230021004A1 (en) | Determining an improved technology environment for a software application | |
US20170061054A1 (en) | Automated timing analysis | |
JPWO2012093469A1 (ja) | 性能評価装置及び性能評価方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190926 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220322 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220815 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7136085 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |