JP7128201B2 - Polar符号のレートマッチングのための方法およびデバイス - Google Patents
Polar符号のレートマッチングのための方法およびデバイス Download PDFInfo
- Publication number
- JP7128201B2 JP7128201B2 JP2019552562A JP2019552562A JP7128201B2 JP 7128201 B2 JP7128201 B2 JP 7128201B2 JP 2019552562 A JP2019552562 A JP 2019552562A JP 2019552562 A JP2019552562 A JP 2019552562A JP 7128201 B2 JP7128201 B2 JP 7128201B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- rate matching
- order
- bits
- matching technique
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
- H04L1/0013—Rate matching, e.g. puncturing or repetition of code symbols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0015—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the adaptation strategy
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
- H04L1/0043—Realisations of complexity reduction techniques, e.g. use of look-up tables
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
- H04L1/0068—Rate matching by puncturing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0072—Error control for data other than payload data, e.g. control data
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L67/00—Network arrangements or protocols for supporting network services or applications
- H04L67/50—Network services
- H04L67/56—Provisioning of proxy services
- H04L67/568—Storing data temporarily at an intermediate stage, e.g. caching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W72/00—Local resource management
- H04W72/50—Allocation or scheduling criteria for wireless resources
- H04W72/54—Allocation or scheduling criteria for wireless resources based on quality criteria
- H04W72/542—Allocation or scheduling criteria for wireless resources based on quality criteria using measured or perceived quality
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
符号化されたビットを得るために、母符号(mother code)長Nおよびレートマッチング手法に従ってPolar符号化を行うステップであって、レートマッチング手法が、第1のレートマッチング手法または第2のレートマッチング手法であり、Nが、正の整数である、ステップと、
Polar符号化後に得られた符号化されたビットをレートマッチング手法に対応するビット記憶順序に従って循環キャッシュ(cyclic cache)に記憶するステップであって、第1のレートマッチング手法および第2のレートマッチング手法が、同じビット記憶順序に対応する、ステップと、
出力系列をレートマッチング手法に対応するビット読み出し順序に従って循環キャッシュから読み出すステップであって、第1のレートマッチング手法および第2のレートマッチング手法が、異なるビット読み出し順序に対応する、ステップとを含む。
第1のレートマッチング手法に対応する目標符号長Mは、母符号長Nよりも短く、
第2のレートマッチング手法に対応する目標符号長Mは、母符号長Nよりも長い。
インターリーブされたビットを得るために、Polar符号化後に得られた符号化されたビットをレートマッチング手法に対応するインターリーブ方法に従ってインターリーブすることであって、符号化されたビットのビット記憶順序が、インターリーブされたビットの順序と同じである、インターリーブすることと、
インターリーブされたビットを収集し、インターリーブされたビットを循環キャッシュに記憶することとを含む。
第2のレートマッチング手法に対応するビット読み出し順序は、循環キャッシュの任意の位置から始まって循環キャッシュ内の第Mのビットまでを普通の順序または逆の順序で循環的に順に読み出すことである。
循環キャッシュ内の符号化されたビットを普通の順序または逆の順序で順に読み出し、現在のビットに対応する連番が第1のセット内にあるとき、現在のビットをスキップし、最後のビットが読み出されるまで読み出しを続けることであり、
第2のレートマッチング手法に対応するビット読み出し順序は、循環キャッシュの任意の位置から始まって循環キャッシュ内の第Mのビットまでを普通の順序または逆の順序で循環的に順に読み出すことである。
インターリーブされたビットを得るために、符号化されたビットをレートマッチング手法に対応するインターリーブ方法に従ってインターリーブすることであって、レートマッチング手法に対応するビット記憶順序が、インターリーブされたビットの順序と同じである、インターリーブすることと、
インターリーブされたビットに対してビット収集をし(bit collect)、インターリーブされたビットを循環キャッシュに記憶することであって、1つもしくは複数のビットが、ビット収集の際にパンクチャによってインターリーブされたビットから削除されるか、または1つもしくは複数のビットが、ビット収集の際に短縮によってインターリーブされたビットから削除される、ビット収集をし、記憶することとを含む。
符号化されたビットに対してレートマッチング手法に対応するビット記憶順序に従ってビット収集をし、符号化されたビットを循環キャッシュに記憶することを含み、1つもしくは複数のビットが、ビット収集の際にパンクチャによって符号化されたビットから削除されるか、または1つもしくは複数のビットが、ビット収集の際に符号化されたビットにおける短縮によって符号化されたビットから削除され、レートマッチング手法に対応するビット記憶順序が、普通の順序または逆の順序であり、インターリーバが、実装のために必要とされず、それによって、ハードウェアの構成およびハードウェアの複雑性を減らす。
第2のレートマッチング手法に対応するビット読み出し順序は、循環キャッシュにおいて任意の位置から始まって普通の順序または逆の順序でMビットを循環的に順に読み出すことである。
符号化されたビットが、降順、昇順、ビット逆転(bit reversal)後の降順、ビット逆転後の昇順、信頼性の降順、信頼性の昇順、ランダムな順序、オフセットビット逆転後の昇順、オフセットビット逆転後の降順、またはビット毎の線形インターリーブ(bitwise linear interleaving)に対応する順序で循環キャッシュにおいてソートされる。
可能な設計において、インターリーブ方法は、行の量Rn、列の量Cn、および行-列インターリーブまたは列-行インターリーブを示すために使用され、RnとCnとの両方は、2の整数乗であり、N=Rn x Cnであり、
インターリーブ方法が列-行インターリーブであるとき、ビット記憶順序は、ビット逆転および列インターリーブの後に得られた符号化されたビットを行単位でソートすることであり、符号化されたビットの各行が、下位セグメントとして使用され、ビット逆転および列インターリーブの後に得られた符号化されたビットは、ビット逆転および列インターリーブの後に得られる符号化されたビットであり、
第1のレートマッチング手法に対応するビット読み出し順序は、Mビットが読み出されるまで、ビット逆転および列インターリーブの後に得られた符号化されたビットに対してビット逆転および行インターリーブが実行された後に各下位セグメントから1ビットを順に読み出すことであり、第2のレートマッチング手法に対応するビット読み出し順序は、Mビットが読み出されるまで循環キャッシュ内の符号化されたビットを、ビット逆転および列インターリーブの後に得られた符号化されたビットの任意の位置から始まって行単位で普通の順序もしくは逆の順序で循環的に順に読み出すことであるか、または
インターリーブ方法が行-列インターリーブであるとき、ビット記憶順序は、ビット逆転および行インターリーブの後に得られた符号化されたビットを列単位でソートすることであり、符号化されたビットの各列が、下位セグメントとして使用され、ビット逆転および行インターリーブの後に得られた符号化されたビットは、Polar符号化後に得られた符号化されたビットに対してビット逆転および行インターリーブが実行された後に得られる符号化されたビットであり、
第1のレートマッチング手法に対応するビット読み出し順序は、Mビットが読み出されるまで、ビット逆転および行インターリーブの後に得られた符号化されたビットに対してビット逆転および列インターリーブが実行された後に各下位セグメントから1ビットを順に読み出すことであり、第2のレートマッチング手法に対応するビット読み出し順序は、Mビットが読み出されるまで循環キャッシュ内の符号化されたビットを、ビット逆転および行インターリーブの後に得られた符号化されたビットの任意の位置から始まって列単位で普通の順序もしくは逆の順序で循環的に順に読み出すことである。
Polar符号化後の符号化されたビットを得るために、母符号長Nおよびレートマッチング手法に従ってPolar符号化を行うステップであって、レートマッチング手法が、第1のレートマッチング手法、第2のレートマッチング手法、および第3のレートマッチング手法のうちの1つであり、Nが、正の整数である、ステップと、
レートマッチング手法に対応するビット記憶順序に従って循環キャッシュに符号化されたビットを記憶するステップであって、第1のレートマッチング手法、第2のレートマッチング手法、および第3のレートマッチング手法が、同じビット記憶順序に対応する、ステップと、
レートマッチング後に得られた出力系列をレートマッチング手法に対応するビット読み出し順序に従って循環キャッシュから読み出すステップであって、第1のレートマッチング手法、第2のレートマッチング手法、および第3のレートマッチング手法のうちの少なくとも2つが、異なるビット読み出し順序に対応する、ステップとを含む。
第1のレートマッチング手法に対応する目標符号長Mは、母符号長Nよりも短く、
第2のレートマッチング手法に対応する目標符号長Mは、母符号長Nよりも短く、
第3のレートマッチング手法に対応する目標符号長Mは、母符号長Nよりも長い。
インターリーブされたビットを得るために、Polar符号化後に得られた符号化されたビットをレートマッチング手法に対応するインターリーブ方法に従ってインターリーブすることであって、符号化されたビットのビット記憶順序が、インターリーブされたビットの順序と同じである、インターリーブすることと、
インターリーブされたビットを収集し、インターリーブされたビットを循環キャッシュに記憶することとを含む。
第1の記憶順序は、符号化されたビットの最初のN/2ビットの循環キャッシュにおける記憶順序を示すために使用され、第2の記憶順序は、符号化されたビットの最後のN/2ビットの循環キャッシュにおける記憶順序を示すために使用されるか、または
第1の記憶順序は、符号化されたビットの最後のN/2ビットの循環キャッシュにおける記憶順序を示すために使用され、第2の記憶順序は、符号化されたビットの最初のN/2ビットの循環キャッシュにおける記憶順序を示すために使用される。
降順、昇順、信頼性の降順、信頼性の昇順、ランダムな順序、ビット毎の線形インターリーブに対応する順序、およびビット毎の線形インターリーブに対応する順序の逆の順序のうちの少なくとも1つまたは組合せを含み、
第2の記憶順序は、以下、すなわち、
降順、昇順、ビット逆転後の降順、ビット逆転後の昇順、信頼性の降順、信頼性の昇順、ランダムな順序、オフセットビット逆転後の昇順、オフセットビット逆転後の降順、ビット毎の線形インターリーブに対応する順序、およびビット毎の線形インターリーブに対応する順序の逆の順序のうちの少なくとも1つまたは組合せを含む。
第1の記憶順序がPolar符号化後に得られた符号化されたビットの最後のN/2ビットの循環キャッシュにおける記憶順序を示すために使用され、第2の記憶順序が符号化されたビットの最初のN/2ビットの循環キャッシュにおける記憶順序を示すために使用されるとき、第1のレートマッチング手法に対応するビット読み出し順序は、循環キャッシュにおいて第1のビットから第Mのビットまでを順に読み出すことであり、第2のレートマッチング手法に対応するビット読み出し順序は、循環キャッシュにおいて第(N-M+1)のビットから第Nのビットまでを順に読み出すことであり、
第3のレートマッチング手法に対応するビット読み出し順序は、Mビットが読み出されるまで循環キャッシュ内の符号化されたビットを任意の位置から始まって普通の順序または逆の順序で循環的に順に読み出すことである。
第1のレートマッチング手法に対応するビット読み出し順序は、
循環キャッシュを普通の順序または逆の順序で順に読み出し、現在のビットに対応する連番が第1のセット内にあるとき、現在のビットをスキップし、最後のビットが読み出されるまで読み出しを続けることであり、
第2のレートマッチング手法に対応するビット読み出し順序は、循環キャッシュを普通の順序または逆の順序で順に読み出し、現在のビットに対応する連番が第2のセット内にあるとき、現在のビットをスキップし、最後のビットが読み出されるまで読み出しを続けることであり、
第3のレートマッチング手法に対応するビット読み出し順序は、Mビットが読み出されるまで循環キャッシュ内の符号化されたビットを任意の位置から始まって普通の順序または逆の順序で循環的に順に読み出すことである。
インターリーブされたビットを得るために、符号化されたビットをレートマッチング手法に対応するインターリーブ方法に従ってインターリーブすることであって、ビット記憶順序が、インターリーブされたビットの順序と同じである、インターリーブすることと、
インターリーブされたビットに対してビット収集をし、インターリーブされたビットを循環キャッシュに記憶することであって、1つもしくは複数のビットが、ビット収集の際にパンクチャによってインターリーブされたビットから削除されるか、または1つもしくは複数のビットが、ビット収集の際に短縮によってインターリーブされたビットから削除される、ビット収集をし、記憶することとを含む。
符号化されたビットに対してレートマッチング手法に対応するビット記憶順序に従ってビット収集をし、符号化されたビットを循環キャッシュに記憶することであって、1つもしくは複数のビットが、ビット収集の際にパンクチャによって符号化されたビットから削除されるか、または1つもしくは複数のビットが、ビット収集の際に符号化されたビットにおける短縮によって符号化されたビットから削除され、レートマッチング手法に対応するビット記憶順序が、普通の順序または逆の順序である、ビット収集をし、記憶することを含む。
第3のレートマッチング手法に対応するビット読み出し順序は、循環キャッシュにおいて任意の位置から始まって普通の順序または逆の順序でMビットを循環的に順に読み出すことである。
符号化されたビットを得るために、母符号長Nおよびレートマッチング手法に従ってPolar符号化を行うように構成された符号化モジュールであって、レートマッチング手法が、第1のレートマッチング手法または第2のレートマッチング手法であり、Nが、正の整数である、符号化モジュールと、
Polar符号化後に得られた符号化されたビットをレートマッチング手法に対応するビット記憶順序に従って循環キャッシュに記憶するように構成されたストレージモジュールであって、第1のレートマッチング手法および第2のレートマッチング手法が、同じビット記憶順序に対応する、ストレージモジュールと、
出力系列をレートマッチング手法に対応するビット読み出し順序に従って循環キャッシュから読み出すように構成された読み出しモジュールであって、第1のレートマッチング手法および第2のレートマッチング手法が、異なるビット読み出し順序に対応する、読み出しモジュールとを含む。
第1のレートマッチング手法に対応する目標符号長Mは、母符号長Nよりも短く、
第2のレートマッチング手法に対応する目標符号長Mは、母符号長Nよりも長い。
インターリーブされたビットを収集し、インターリーブされたビットを循環キャッシュに記憶することとを行うように構成される。
第2のレートマッチング手法に対応するビット読み出し順序は、循環キャッシュの任意の位置から始まって循環キャッシュ内の第Mのビットまでを普通の順序または逆の順序で循環的に順に読み出すことである。
循環キャッシュ内の符号化されたビットを普通の順序または逆の順序で順に読み出し、現在のビットに対応する連番が第1のセット内にあるとき、現在のビットをスキップし、最後のビットが読み出されるまで読み出しを続けることであり、
第2のレートマッチング手法に対応するビット読み出し順序は、循環キャッシュの任意の位置から始まって循環キャッシュ内の第Mのビットまでを普通の順序または逆の順序で循環的に順に読み出すことである。
インターリーブされたビットを得るために、符号化されたビットをレートマッチング手法に対応するインターリーブ方法に従ってインターリーブすることであって、レートマッチング手法に対応するビット記憶順序が、インターリーブされたビットの順序と同じである、インターリーブすることと、
インターリーブされたビットに対してビット収集をし、インターリーブされたビットを循環キャッシュに記憶することであって、1つもしくは複数のビットが、ビット収集の際にパンクチャによってインターリーブされたビットから削除されるか、または1つもしくは複数のビットが、ビット収集の際に短縮によってインターリーブされたビットから削除される、ビット収集をし、記憶することとを行うように特に構成される。
第2のレートマッチング手法に対応するビット読み出し順序は、循環キャッシュにおいて任意の位置から始まって普通の順序または逆の順序でMビットを循環的に順に読み出すことである。
符号化されたビットが、降順、昇順、ビット逆転後の降順、ビット逆転後の昇順、信頼性の降順、信頼性の昇順、ランダムな順序、オフセットビット逆転後の昇順、オフセットビット逆転後の降順、またはビット毎の線形インターリーブに対応する順序で循環キャッシュにおいてソートされる。
インターリーブ方法が列-行インターリーブであるとき、ビット記憶順序は、ビット逆転および列インターリーブの後に得られた符号化されたビットを行単位でソートすることであり、符号化されたビットの各行が、下位セグメントとして使用され、ビット逆転および列インターリーブの後に得られた符号化されたビットは、ビット逆転および列インターリーブの後に得られる符号化されたビットであり、
第1のレートマッチング手法に対応するビット読み出し順序は、Mビットが読み出されるまで、ビット逆転および列インターリーブの後に得られた符号化されたビットに対してビット逆転および行インターリーブが実行された後に各下位セグメントから1ビットを順に読み出すことであり、第2のレートマッチング手法に対応するビット読み出し順序は、Mビットが読み出されるまで循環キャッシュ内の符号化されたビットを、ビット逆転および列インターリーブの後に得られた符号化されたビットの任意の位置から始まって行単位で普通の順序もしくは逆の順序で循環的に順に読み出すことであるか、または
インターリーブ方法が行-列インターリーブであるとき、ビット記憶順序は、ビット逆転および行インターリーブの後に得られた符号化されたビットを列単位でソートすることであり、符号化されたビットの各列が、下位セグメントとして使用され、ビット逆転および行インターリーブの後に得られた符号化されたビットは、Polar符号化後に得られた符号化されたビットに対してビット逆転および行インターリーブが実行された後に得られる符号化されたビットであり、
第1のレートマッチング手法に対応するビット読み出し順序は、Mビットが読み出されるまで、ビット逆転および行インターリーブの後に得られた符号化されたビットに対してビット逆転および列インターリーブが実行された後に各下位セグメントから1ビットを順に読み出すことであり、第2のレートマッチング手法に対応するビット読み出し順序は、Mビットが読み出されるまで循環キャッシュ内の符号化されたビットを、ビット逆転および行インターリーブの後に得られた符号化されたビットの任意の位置から始まって列単位で普通の順序もしくは逆の順序で循環的に順に読み出すことである。
Polar符号化後の符号化されたビットを得るために、母符号長Nおよびレートマッチング手法に従ってPolar符号化を行うように構成された符号化モジュールであって、レートマッチング手法が、第1のレートマッチング手法、第2のレートマッチング手法、および第3のレートマッチング手法のうちの1つであり、Nが、正の整数である、符号化モジュールと、
符号化されたビットをレートマッチング手法に対応するビット記憶順序に従って循環キャッシュに記憶するように構成されたストレージモジュールであって、第1のレートマッチング手法、第2のレートマッチング手法、および第3のレートマッチング手法が、同じビット記憶順序に対応する、ストレージモジュールと、
レートマッチング後に得られた出力系列をレートマッチング手法に対応するビット読み出し順序に従って循環キャッシュから読み出すように構成された読み出しモジュールであって、第1のレートマッチング手法、第2のレートマッチング手法、および第3のレートマッチング手法のうちの少なくとも2つが、異なるビット読み出し順序に対応する、読み出しモジュールとを含む。
第1のレートマッチング手法に対応する目標符号長Mは、母符号長Nよりも短く、
第2のレートマッチング手法に対応する目標符号長Mは、母符号長Nよりも短く、
第3のレートマッチング手法に対応する目標符号長Mは、母符号長Nよりも長い。
インターリーブされたビットを得るために、Polar符号化後に得られた符号化されたビットをレートマッチング手法に対応するインターリーブ方法に従ってインターリーブすることであって、符号化されたビットのビット記憶順序が、インターリーブされたビットの順序と同じである、インターリーブすることと、
インターリーブされたビットを収集し、インターリーブされたビットを循環キャッシュに記憶することとを行うように特に構成される。
第1の記憶順序は、符号化されたビットの最初のN/2ビットの循環キャッシュにおける記憶順序を示すために使用され、第2の記憶順序は、符号化されたビットの最後のN/2ビットの循環キャッシュにおける記憶順序を示すために使用されるか、または
第1の記憶順序は、符号化されたビットの最後のN/2ビットの循環キャッシュにおける記憶順序を示すために使用され、第2の記憶順序は、符号化されたビットの最初のN/2ビットの循環キャッシュにおける記憶順序を示すために使用される。
降順、昇順、信頼性の降順、信頼性の昇順、ランダムな順序、ビット毎の線形インターリーブに対応する順序、およびビット毎の線形インターリーブに対応する順序の逆の順序のうちの少なくとも1つまたは組合せを含み、
第2の記憶順序は、以下、すなわち、
降順、昇順、ビット逆転後の降順、ビット逆転後の昇順、信頼性の降順、信頼性の昇順、ランダムな順序、オフセットビット逆転後の昇順、オフセットビット逆転後の降順、ビット毎の線形インターリーブに対応する順序、およびビット毎の線形インターリーブに対応する順序の逆の順序のうちの少なくとも1つまたは組合せを含む。
第1の記憶順序がPolar符号化後に得られた符号化されたビットの最後のN/2ビットの循環キャッシュにおける記憶順序を示すために使用され、第2の記憶順序が符号化されたビットの最初のN/2ビットの循環キャッシュにおける記憶順序を示すために使用されるとき、第1のレートマッチング手法に対応するビット読み出し順序は、循環キャッシュにおいて第1のビットから第Mのビットまでを順に読み出すことであり、第2のレートマッチング手法に対応するビット読み出し順序は、循環キャッシュにおいて第(N-M+1)のビットから第Nのビットまでを順に読み出すことであり、
第3のレートマッチング手法に対応するビット読み出し順序は、Mビットが読み出されるまで循環キャッシュ内の符号化されたビットを任意の位置から始まって普通の順序または逆の順序で循環的に順に読み出すことである。
第1のレートマッチング手法に対応するビット読み出し順序は、
循環キャッシュを普通の順序または逆の順序で順に読み出し、現在のビットに対応する連番が第1のセット内にあるとき、現在のビットをスキップし、最後のビットが読み出されるまで読み出しを続けることであり、
第2のレートマッチング手法に対応するビット読み出し順序は、循環キャッシュを普通の順序または逆の順序で順に読み出し、現在のビットに対応する連番が第2のセット内にあるとき、現在のビットをスキップし、最後のビットが読み出されるまで読み出しを続けることであり、
第3のレートマッチング手法に対応するビット読み出し順序は、Mビットが読み出されるまで循環キャッシュ内の符号化されたビットを任意の位置から始まって普通の順序または逆の順序で循環的に順に読み出すことである。
インターリーブされたビットを得るために、符号化されたビットをレートマッチング手法に対応するインターリーブ方法に従ってインターリーブすることであって、ビット記憶順序が、インターリーブされたビットの順序と同じである、インターリーブすることと、
インターリーブされたビットに対してビット収集をし、インターリーブされたビットを循環キャッシュに記憶することであって、1つもしくは複数のビットが、ビット収集の際にパンクチャによってインターリーブされたビットから削除されるか、または1つもしくは複数のビットが、ビット収集の際に短縮によってインターリーブされたビットから削除される、ビット収集をし、記憶することとを行うように特に構成される。
符号化されたビットに対してレートマッチング手法に対応するビット記憶順序に従ってビット収集をし、符号化されたビットを循環キャッシュに記憶することであって、1つもしくは複数のビットが、ビット収集の際にパンクチャによって符号化されたビットから削除されるか、または1つもしくは複数のビットが、ビット収集の際に符号化されたビットにおける短縮によって符号化されたビットから削除され、レートマッチング手法に対応するビット記憶順序が、普通の順序または逆の順序である、ビット収集をし、記憶することを行うように特に構成される。
第3のレートマッチング手法に対応するビット読み出し順序は、循環キャッシュにおいて任意の位置から始まって普通の順序または逆の順序でMビットを循環的に順に読み出すことである。
第2のレートマッチング手法に対応するビット読み出し順序は、循環キャッシュの任意の位置から始まってMビットを普通の順序または逆の順序で循環的に順に読み出すことである。
符号化されたビットが、降順、昇順、ビット逆転後の降順、ビット逆転後の昇順、信頼性の降順、信頼性の昇順、ランダムな順序、オフセットビット逆転後の昇順、オフセットビット逆転後の降順、またはビット毎の線形インターリーブに対応する順序でソートされる。
降順、昇順、信頼性の降順、信頼性の昇順、ランダムな順序、ビット毎の線形インターリーブに対応する順序、およびビット毎の線形インターリーブに対応する順序の逆の順序のうちの少なくとも1つまたは組合せを含む。
降順、昇順、ビット逆転後の降順、ビット逆転後の昇順、信頼性の降順、信頼性の昇順、ランダムな順序、オフセットビット逆転後の昇順、オフセットビット逆転後の降順、ビット毎の線形インターリーブに対応する順序、およびビット毎の線形インターリーブに対応する順序の逆の順序のうちの少なくとも1つまたは組合せを含む。
第1の記憶順序がPolar符号化後に得られた符号化されたビットの最後のN/2ビットの循環キャッシュにおける記憶順序を示すために使用され、第2の記憶順序がPolar符号化後に得られた符号化されたビットの最初のN/2ビットの循環キャッシュにおける記憶順序を示すために使用される場合、パンクチャに対応するビット読み出し順序は、循環キャッシュにおいて第1のビットから第Mのビットまでを順に読み出すことであり(パンクチャビットは第(M+1)のビットから第Nのビットまでである)、短縮に対応するビット読み出し順序は、循環キャッシュにおいて第(N-M+1)のビットから第Nのビットまでを順に読み出すことであり(短縮ビットは第1のビットから第(N-M)のビットまでである)、
繰り返しに対応するビット読み出し順序は、Mビットが読み出されるまで循環キャッシュ内の符号化されたビットを任意の位置から始まって普通の順序もしくは逆の順序で循環的に順に読み出すことである。
第2のレートマッチング手法に対応するビット読み出し順序は、循環キャッシュを普通の順序または逆の順序で順に読み出し、現在のビットに対応する連番が第2のセット内にあるとき、現在のビットをスキップし、最後のビットが読み出されるまで読み出しを続けることであり、
第3のレートマッチング手法に対応するビット読み出し順序は、Mビットが読み出されるまで循環キャッシュ内の符号化されたビットを循環キャッシュの任意の位置から始まって普通の順序または逆の順序で循環的に順に読み出すことである。
第3のレートマッチング手法に対応するビット読み出し順序は、Mビットが読み出されるまで循環キャッシュ内の符号化されたビットを任意の位置から始まって普通の順序または逆の順序で循環的に順に読み出すことである。
符号化されたビットが、降順、昇順、ビット逆転後の降順、ビット逆転後の昇順、信頼性の降順、信頼性の昇順、ランダムな順序、オフセットビット逆転後の昇順、オフセットビット逆転後の降順、およびビット毎の線形インターリーブに対応する順序で循環キャッシュにおいてソートされる。
Polar符号化後の符号化されたビットを得るために、母符号長Nおよびレートマッチング手法に従ってPolar符号化を行うように構成された符号化モジュール1301であって、レートマッチング手法が、第1のレートマッチング手法または第2のレートマッチング手法であり、Nが、正の整数である、符号化モジュール1301と、
レートマッチング手法に対応するビット記憶順序に従って循環キャッシュに符号化されたビットを記憶するように構成されたストレージモジュール1302であって、第1のレートマッチング手法および第2のレートマッチング手法が、同じビット記憶順序に対応する、ストレージモジュール1302と、
レートマッチング後に得られた出力系列をレートマッチング手法に対応するビット読み出し順序に従って循環キャッシュから読み出すように構成された読み出しモジュール1303であって、第1のレートマッチング手法および第2のレートマッチング手法が、異なるビット読み出し順序に対応する、読み出しモジュール1303とを含む。
第1のレートマッチング手法に対応する目標符号長Mは、母符号長Nよりも短く、
第2のレートマッチング手法に対応する目標符号長Mは、母符号長Nよりも長い。
インターリーブされたビットに対してビット収集を実行し、インターリーブされたビットを循環キャッシュに記憶することとを行うように特に構成される。
第2のレートマッチング手法に対応するビット読み出し順序は、Mビットが読み出されるまで循環キャッシュ内の符号化されたビットを任意の位置から始まって普通の順序または逆の順序で循環的に順に読み出すことである。
第2のレートマッチング手法に対応するビット読み出し順序は、Mビットが読み出されるまで循環キャッシュ内の符号化されたビットを任意の位置から始まって普通の順序または逆の順序で循環的に順に読み出すことである。
インターリーブされたビットに対してビット収集を実行し、インターリーブされたビットを循環キャッシュに記憶することであって、インターリーブされたビットの中のパンクチャビットまたは短縮ビットがビット収集プロセスにおいて削除される、実行し、記憶することとを行うように特に構成される。
第2のレートマッチング手法に対応するビット読み出し順序は、Mビットが読み出されるまで循環キャッシュ内の符号化されたビットを任意の位置から始まって普通の順序または逆の順序で循環的に順に読み出すことである。
インターリーブ方法が列-行インターリーブを示す場合、ビット記憶順序は、ビット逆転および列インターリーブの後に得られた符号化されたビットを行単位でソートすることであり、符号化されたビットの各行が、下位セグメントとして使用され、ビット逆転および列インターリーブの後に得られた符号化されたビットは、Polar符号化後に得られた符号化されたビットに対してビット逆転および列インターリーブが実行された後に得られる符号化されたビットであり、
第1のレートマッチング手法に対応するビット読み出し順序は、Mビットが読み出されるまで、ビット逆転および列インターリーブの後に得られた符号化されたビットに対してビット逆転および行インターリーブが実行された後に各下位セグメントから1ビットを順に読み出すことであり、第2のレートマッチング手法に対応するビット読み出し順序は、Mビットが読み出されるまで循環キャッシュ内の符号化されたビットを、ビット逆転および列インターリーブの後に得られた符号化されたビットの任意の位置から始まって行単位で普通の順序もしくは逆の順序で循環的に順に読み出すことであるか、または
インターリーブ方法が行-列インターリーブを示す場合、ビット記憶順序は、ビット逆転および行インターリーブの後に得られた符号化されたビットを列単位でソートすることであり、符号化されたビットの各列が、下位セグメントとして使用され、ビット逆転および行インターリーブの後に得られた符号化されたビットは、Polar符号化後に得られた符号化されたビットに対してビット逆転および行インターリーブが実行された後に得られる符号化されたビットであり、
第1のレートマッチング手法に対応するビット読み出し順序は、Mビットが読み出されるまで、ビット逆転および行インターリーブの後に得られた符号化されたビットに対してビット逆転および列インターリーブが実行された後に各下位セグメントから1ビットを順に読み出すことであり、第2のレートマッチング手法に対応するビット読み出し順序は、Mビットが読み出されるまで循環キャッシュ内の符号化されたビットを、ビット逆転および行インターリーブの後に得られた符号化されたビットの任意の位置から始まって列単位で普通の順序もしくは逆の順序で循環的に順に読み出すことである。
Polar符号化後の符号化されたビットを得るために、母符号長Nおよびレートマッチング手法に従ってPolar符号化を実行するように構成された符号化モジュール1401であって、レートマッチング手法が、第1のレートマッチング手法、第2のレートマッチング手法、および第3のレートマッチング手法のうちの1つであり、Nが、正の整数である、符号化モジュール1401と、
Polar符号化後に得られた符号化されたビットをレートマッチング手法に対応するビット記憶順序に従って循環キャッシュに記憶するように構成されたストレージモジュール1402であって、第1のレートマッチング手法、第2のレートマッチング手法、および第3のレートマッチング手法が、同じビット記憶順序に対応する、ストレージモジュール1402と、
レートマッチング後に得られた出力系列をレートマッチング手法に対応するビット読み出し順序に従って循環キャッシュから読み出すように構成された読み出しモジュール1403であって、第1のレートマッチング手法、第2のレートマッチング手法、および第3のレートマッチング手法のうちの少なくとも2つが、異なるビット読み出し順序に対応する、読み出しモジュール1403とを含む。
第1のレートマッチング手法に対応する目標符号長Mは、母符号長Nよりも短く、
第2のレートマッチング手法に対応する目標符号長Mは、母符号長Nよりも短く、
第3のレートマッチング手法に対応する目標符号長Mは、母符号長Nよりも長い。
インターリーブされたビットに対してビット収集をし、インターリーブされたビットを循環キャッシュに記憶することとを行うように特に構成される。
循環キャッシュにおける第1の記憶順序は、循環キャッシュにおける符号化されたビットの最初のN/2ビットの記憶順序であり、第2の記憶順序は、循環キャッシュにおける符号化されたビットの最後のN/2ビットの記憶順序であるか、または
第1の記憶順序は、循環キャッシュにおける符号化されたビットの最後のN/2ビットの記憶順序であり、第2の記憶順序は、循環キャッシュにおける符号化されたビットの最初のN/2ビットの記憶順序である。
第2の記憶順序は、以下、すなわち、降順、昇順、ビット逆転後の降順、ビット逆転後の昇順、信頼性の降順、信頼性の昇順、ランダムな順序、オフセットビット逆転後の昇順、オフセットビット逆転後の降順、ビット毎の線形インターリーブに対応する順序、およびビット毎の線形インターリーブに対応する順序の逆の順序のうちの少なくとも1つまたは組合せを含む。
第1の記憶順序がPolar符号化後に得られた符号化されたビットの最後のN/2ビットの循環キャッシュにおける記憶順序を示すために使用され、第2の記憶順序がPolar符号化後に得られた符号化されたビットの最初のN/2ビットの循環キャッシュにおける記憶順序を示すために使用される場合、第1のレートマッチング手法に対応するビット読み出し順序は、循環キャッシュにおいて第1のビットから第Mのビットまでを順に読み出すことであり、第2のレートマッチング手法に対応するビット読み出し順序は、循環キャッシュにおいて第(N-M+1)のビットから第Nのビットまでを順に読み出すことであり、
第3のレートマッチング手法に対応するビット読み出し順序は、Mビットが読み出されるまで循環キャッシュ内の符号化されたビットを任意の位置から始まって普通の順序または逆の順序で循環的に順に読み出すことである。
第1のレートマッチング手法に対応するビット読み出し順序は、循環キャッシュを普通の順序または逆の順序で順に読み出し、現在のビットに対応する連番が第1のセット内にあるとき、現在のビットをスキップし、最後のビットが読み出されるまで読み出しを続けることであり、
第2のレートマッチング手法に対応するビット読み出し順序は、循環キャッシュを普通の順序または逆の順序で順に読み出し、現在のビットに対応する連番が第2のセット内にあるとき、現在のビットをスキップし、最後のビットが読み出されるまで読み出しを続けることであり、
第3のレートマッチング手法に対応するビット読み出し順序は、Mビットが読み出されるまで循環キャッシュ内の符号化されたビットを任意の位置から始まって普通の順序または逆の順序で循環的に順に読み出すことである。
インターリーブされたビットを得るために、Polar符号化後に得られた符号化されたビットに対するインターリーブ処理を、レートマッチング手法に対応するインターリーブ方法に従って実行することであって、ビット記憶順序が、インターリーブされたビットの順序と同じである、実行することと、
インターリーブされたビットに対してビット収集を実行し、インターリーブされたビットを循環キャッシュに記憶することであって、インターリーブされたビットの中のパンクチャビットまたは短縮ビットがビット収集プロセスにおいて削除される、実行し、記憶することとを行うように特に構成される。
符号化されたビットに対するビット収集をレートマッチング手法に対応するビット記憶順序に従って実行し、符号化されたビットを循環キャッシュに記憶するように特に構成され、符号化されたビット内のパンクチャビットまたは短縮ビットは、ビット収集プロセスにおいて削除され、ビット記憶順序は、普通の順序または逆の順序で記憶を実行することである。
第3のレートマッチング手法に対応するビット読み出し順序は、循環キャッシュにおいて任意の位置から始まって普通の順序または逆の順序でM個の符号化されたビットを循環的に順に読み出すことである。
02 端末
1300 デバイス
1301 符号化モジュール
1302 ストレージモジュール
1303 読み出しモジュール
1400 デバイス
1401 符号化モジュール
1402 ストレージモジュール
1403 読み出しモジュール
1500 レートマッチングデバイス
1501 バス
1502 プロセッサ
1503 ストレージ媒体
1504 バスインターフェース
1505 ネットワークアダプタ
1506 ユーザインターフェース
1507 アンテナ
Claims (16)
- Polar符号のレートマッチングのための方法であって、
目標符号長に従って第1のレートマッチング手法および第2のレートマッチング手法のうちの1つを選択するステップと、
符号化されたビットを得るために、前記目標符号長に応じて決定された母符号長Nおよび前記選択されたレートマッチング手法に従って情報ビットをPolar符号化するステップであって、前記レートマッチング手法が、前記第1のレートマッチング手法および前記第2のレートマッチング手法のうちの1つであり、Nが正の整数である、ステップと、
N個のインターリーブされたビットを得るために、前記符号化されたビットをインターリーブするステップであって、前記第1のレートマッチング手法および前記第2のレートマッチング手法が同じインターリーブ順序に対応する、ステップと、
前記N個のインターリーブされたビットを前記レートマッチング手法に対応するビット記憶順序に従って循環キャッシュに順に記憶するステップであって、前記第1のレートマッチング手法および前記第2のレートマッチング手法が同じビット記憶順序に対応する、ステップと、
前記レートマッチング手法に対応するビット読み出し順序に従って前記循環キャッシュから前記N個のインターリーブされたビットのうちのMビットを前記循環キャッシュからの出力系列として順に読み出すステップであって、Mが前記目標符号長であり、Mが整数であり、前記第1のレートマッチング手法および前記第2のレートマッチング手法が異なるビット読み出し順序に対応する、ステップと
を含み、
前記目標符号長Mが前記母符号長Nより小さいとき、前記第1のレートマッチング手法が選択され、
前記目標符号長Mが前記母符号長Nより大きいとき、前記第2のレートマッチング手法が選択され、
前記第2のレートマッチング手法が繰り返しであり、前記第1のレートマッチング手法が短縮またはパンクチャであり、前記第1のレートマッチング手法が短縮であるか、パンクチャであるかは、ビットレートに従って決定され、前記目標符号長Mおよび前記ビットレートRはM=INT(K/R)を満たし、INT()は丸めを示し、Kは前記情報ビットの量である、方法。 - 前記第1のレートマッチング手法がパンクチャであるとき、前記第1のレートマッチング手法に対応する読み出し順序が、前記循環キャッシュに記憶された前記N個のインターリーブされたビットのうちの第(N-M+1)のビットから順に読み出すことである、請求項1に記載の方法。
- 前記第1のレートマッチング手法が短縮であるとき、前記第1のレートマッチング手法に対応する読み出し順序が、前記循環キャッシュに記憶された前記N個のインターリーブされたビットのうちの第1のビットから第Mのビットまでを順に読み出すことである、請求項1に記載の方法。
- 前記第2のレートマッチング手法が選択されたとき、対応するビット読み出し順序が、普通の順序または逆の順序で任意の位置から始まってMビットを順にかつ循環的に読み出すことである、請求項1に記載の方法。
- 前記第2のレートマッチング手法に対応する開始位置が、符号化パラメータに応じて決定される、請求項1または4に記載の方法。
- Polar符号のレートマッチングのためのデバイスであって、
目標符号長に従って第1のレートマッチング手法および第2のレートマッチング手法のうちの1つを選択し、符号化されたビットを得るために、前記目標符号長に応じて決定された母符号長Nおよび前記選択されたレートマッチング手法に従って情報ビットをPolar符号化するように構成された符号化モジュールであって、前記レートマッチング手法が、前記第1のレートマッチング手法および前記第2のレートマッチング手法のうちの1つであり、Nが正の整数である、符号化モジュールと、
N個のインターリーブされたビットを得るために、前記符号化されたビットをインターリーブし、前記N個のインターリーブされたビットを前記レートマッチング手法に対応するビット記憶順序に従って循環キャッシュに順に記憶するように構成されたストレージモジュールであって、前記第1のレートマッチング手法および前記第2のレートマッチング手法が同じインターリーブ順序に対応し、前記第1のレートマッチング手法および前記第2のレートマッチング手法が同じビット記憶順序に対応する、ストレージモジュールと、
前記レートマッチング手法に対応するビット読み出し順序に従って前記循環キャッシュから前記N個のインターリーブされたビットのうちのMビットを前記循環キャッシュからの出力系列として順に読み出すように構成された読み出しモジュールであって、Mが前記目標符号長であり、Mが整数であり、前記第1のレートマッチング手法および前記第2のレートマッチング手法が異なるビット読み出し順序に対応する、読み出しモジュールと
を含み、
前記目標符号長Mが前記母符号長Nより小さいとき、前記第1のレートマッチング手法が選択され、
前記目標符号長Mが前記母符号長Nより大きいとき、前記第2のレートマッチング手法が選択され、
前記第2のレートマッチング手法が繰り返しであり、前記第1のレートマッチング手法が短縮またはパンクチャであり、前記第1のレートマッチング手法が短縮であるか、パンクチャであるかは、ビットレートに従って決定され、前記目標符号長Mおよび前記ビットレートRはM=INT(K/R)を満たし、INT()は丸めを示し、Kは前記情報ビットの量である、デバイス。 - 前記第1のレートマッチング手法がパンクチャであるとき、前記第1のレートマッチング手法に対応する読み出し順序が、前記循環キャッシュに記憶された前記N個のインターリーブされたビットのうちの第(N-M+1)のビットから順に読み出すことである、請求項6に記載のデバイス。
- 前記第1のレートマッチング手法が短縮であるとき、前記第1のレートマッチング手法に対応する読み出し順序が、前記循環キャッシュに記憶された前記N個のインターリーブされたビットのうちの第1のビットから第Mのビットまでを順に読み出すことである、請求項6に記載のデバイス。
- 前記第2のレートマッチング手法が選択されたとき、対応するビット読み出し順序が、普通の順序または逆の順序で任意の位置から始まってMビットを順にかつ循環的に読み出すことである、請求項6に記載のデバイス。
- 前記第2のレートマッチング手法に対応する開始位置が、符号化パラメータに応じて決定される、請求項6または9に記載のデバイス。
- Polar符号のレートマッチングのためのデバイスであって、
プログラムを記憶するように構成されたメモリと、
前記メモリに記憶された前記プログラムを実行するように構成されたプロセッサと
を含み、
前記プロセッサは、前記プログラムが実行されるときに、請求項1から5のいずれか一項に記載の方法を実行するように構成される、デバイス。 - 命令を含み、
前記命令は、コンピュータ上で実行されているときに、前記コンピュータが請求項1から5のいずれか一項に記載の方法を実行することを可能にする、コンピュータ可読ストレージ媒体。 - コンピュータプログラムを記憶するように構成されたメモリと、
プロセッサが請求項1から5のいずれか一項に記載の方法を実行するように、前記コンピュータプログラムを前記メモリから呼び出し、実行するように構成されたプロセッサと
を含むチップ。 - Polar符号のレートデマッチングのための方法であって、
符号化されたビット系列を受信するステップであって、前記符号化されたビット系列の長さがMであり、Mが正の整数である、ステップと、
目標符号長に従って第1のレートマッチング手法および第2のレートマッチング手法のうちの1つを選択するステップと、
レートデマッチングされたビットを得るために、前記目標符号長に応じて決定された母符号長Nおよび前記選択されたレートマッチング手法に従って前記符号化されたビット系列をレートデマッチングするステップであって、Nが正の整数である、ステップと、
復号されたビットを得るために、前記母符号長Nに従って前記レートデマッチングされたビットを復号するステップと
を含み、
前記目標符号長Mが前記母符号長Nより小さいとき、前記第1のレートマッチング手法が選択され、
前記目標符号長Mが前記母符号長Nより大きいとき、前記第2のレートマッチング手法が選択され、
前記第2のレートマッチング手法が繰り返しであり、前記第1のレートマッチング手法が短縮またはパンクチャであり、前記第1のレートマッチング手法が短縮であるか、パンクチャであるかは、ビットレートに従って決定され、前記目標符号長Mおよび前記ビットレートRはM=INT(K/R)を満たし、INT()は丸めを示し、Kは情報ビットの量である、方法。 - Polar符号のレートデマッチングのためのデバイスであって、
プログラムを記憶するように構成されたメモリと、プロセッサとを含み、
前記プロセッサは、前記メモリに記憶された前記プログラムを実行するように構成され、
前記プロセッサは、前記プログラムが実行されるときに、請求項14に記載の方法を実行するように構成される、デバイス。 - 命令を含み、
前記命令は、コンピュータ上で実行されているときに、前記コンピュータが請求項14に記載の方法を実行することを可能にする、コンピュータ可読ストレージ媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710184083.8 | 2017-03-24 | ||
CN201710184083.8A CN108631919B (zh) | 2017-03-24 | 2017-03-24 | 极性码的速率匹配方法及设备 |
PCT/CN2018/079947 WO2018171652A1 (zh) | 2017-03-24 | 2018-03-22 | 极化码的速率匹配方法及设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020516151A JP2020516151A (ja) | 2020-05-28 |
JP7128201B2 true JP7128201B2 (ja) | 2022-08-30 |
Family
ID=63584189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019552562A Active JP7128201B2 (ja) | 2017-03-24 | 2018-03-22 | Polar符号のレートマッチングのための方法およびデバイス |
Country Status (6)
Country | Link |
---|---|
US (3) | US10341052B2 (ja) |
EP (1) | EP3457607B1 (ja) |
JP (1) | JP7128201B2 (ja) |
CN (4) | CN108683477B (ja) |
BR (1) | BR112019019980A2 (ja) |
WO (1) | WO2018171652A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3376672B1 (en) * | 2017-03-13 | 2019-09-18 | Mitsubishi Electric R & D Centre Europe B.V. | Method for dynamically configuring a divide and conquer structure of a polar-code based encoder |
CN111434042A (zh) * | 2017-11-15 | 2020-07-17 | Idac控股公司 | 利用极性码进行urllc传输 |
WO2020215326A1 (zh) * | 2019-04-26 | 2020-10-29 | 深圳市大疆创新科技有限公司 | 传输信道的速率匹配方法、设备、无人机及存储介质 |
US11455208B2 (en) * | 2020-08-20 | 2022-09-27 | Western Digital Technologies, Inc. | Soft information for punctured bit estimation in a data storage device |
CN112104380B (zh) * | 2020-09-21 | 2024-03-19 | Oppo广东移动通信有限公司 | 速率匹配方法、芯片及终端 |
CN114513212A (zh) * | 2020-11-16 | 2022-05-17 | 华为技术有限公司 | 一种极化编码方法和装置 |
WO2022186364A1 (en) * | 2021-03-02 | 2022-09-09 | Sharp Kabushiki Kaisha | Terminal devices, and communication methods |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2293452B1 (en) * | 2000-07-05 | 2012-06-06 | LG ELectronics INC. | Method of puncturing a turbo coded data block |
CN102447521B (zh) * | 2010-09-30 | 2016-10-05 | 重庆重邮信科通信技术有限公司 | 一种解速率匹配方法及装置 |
CN103312442B (zh) * | 2012-03-15 | 2017-11-17 | 中兴通讯股份有限公司 | 基于有限长度循环缓存速率匹配的数据发送方法及装置 |
WO2015062107A1 (zh) * | 2013-11-04 | 2015-05-07 | 华为技术有限公司 | Polar码的速率匹配方法和设备、无线通信装置 |
KR101853752B1 (ko) * | 2013-11-20 | 2018-05-02 | 후아웨이 테크놀러지 컴퍼니 리미티드 | 폴라 코드 처리 방법 및 장치 |
CN105493424B (zh) * | 2013-12-31 | 2019-02-01 | 华为技术有限公司 | 一种Polar码的处理方法、***及无线通信装置 |
KR101844438B1 (ko) * | 2014-02-21 | 2018-04-02 | 후아웨이 테크놀러지 컴퍼니 리미티드 | 폴라 코드 비율 매칭 방법 및 장치 |
EP3113387B1 (en) * | 2014-03-21 | 2019-05-22 | Huawei Technologies Co., Ltd. | Polar code rate-matching method and rate-matching device |
RU2691885C2 (ru) | 2014-03-24 | 2019-06-18 | Хуавэй Текнолоджиз Ко., Лтд. | Способ согласования скорости полярного кода и устройство согласования скорости полярного кода |
RU2665233C1 (ru) * | 2014-05-30 | 2018-08-28 | Хуавей Текнолоджиз Ко., Лтд. | Способ и устройство построения прореженного полярного кода |
AU2014412583B2 (en) * | 2014-11-27 | 2018-09-06 | Huawei Technologies Co., Ltd. | Polar code rate matching method and apparatus, and wireless communications device |
US9742440B2 (en) * | 2015-03-25 | 2017-08-22 | Samsung Electronics Co., Ltd | HARQ rate-compatible polar codes for wireless channels |
US10432234B2 (en) * | 2016-07-19 | 2019-10-01 | Mediatek Inc. | Low complexity rate matching for polar codes |
US10805939B2 (en) * | 2017-01-11 | 2020-10-13 | Qualcomm Incorporated | Control channel code rate selection |
US10425111B2 (en) * | 2017-02-06 | 2019-09-24 | Mediatek Inc. | Polar code interleaving and bit selection |
KR20190033588A (ko) * | 2017-02-10 | 2019-03-29 | 텔레폰악티에볼라겟엘엠에릭슨(펍) | 폴라 코드에 대한 레이트 매칭을 위한 시스템 및 방법 |
-
2017
- 2017-03-24 CN CN201810349042.4A patent/CN108683477B/zh active Active
- 2017-03-24 CN CN201810349158.8A patent/CN108809513B/zh active Active
- 2017-03-24 CN CN202311497960.9A patent/CN117713996A/zh active Pending
- 2017-03-24 CN CN201710184083.8A patent/CN108631919B/zh active Active
-
2018
- 2018-03-22 JP JP2019552562A patent/JP7128201B2/ja active Active
- 2018-03-22 WO PCT/CN2018/079947 patent/WO2018171652A1/zh unknown
- 2018-03-22 BR BR112019019980A patent/BR112019019980A2/pt unknown
- 2018-03-22 EP EP18771407.6A patent/EP3457607B1/en active Active
- 2018-12-10 US US16/214,147 patent/US10341052B2/en active Active
-
2019
- 2019-05-28 US US16/423,197 patent/US10666389B2/en active Active
-
2020
- 2020-05-21 US US16/879,769 patent/US10999005B2/en active Active
Non-Patent Citations (5)
Title |
---|
MEDIATEK INC.,Polar Code Size and Rate-Matching Design for NR Control Channels,3GPP TSG RAN WG1 #88,Internet<URL:http://www.3gpp.org/ftp/tsg_ran/WG1_RL1/TSGR1_88/Docs/R1-1702735.zip>,2017年02月07日,R1-1702735 |
NTT DOCOMO,Discussion on construction of Polar codes[online],3GPP TSG RAN WG1 #88 R1-1702850,Internet<URL:http://www.3gpp.org/ftp/tsg_ran/WG1_RL1/TSGR1_88/Docs/R1-1702850.zip>,2017年02月 |
NTT DOCOMO,Discussion on Polar codes design[online],3GPP TSG RAN WG1 adhoc_NR_AH_1701 R1-1700867,Internet<URL:http://www.3gpp.org/ftp/tsg_ran/WG1_RL1/TSGR1_AH/NR_AH_1701/Docs/R1-1700867.zip>,2017年01月 |
QUALCOMM INCORPORATED,Design of Polar codes for control channel,3GPP TSG RAN WG1 adhoc_NR_AH_1701,Internet<URL:http://www.3gpp.org/ftp/tsg_ran/WG1_RL1/TSGR1_AH/NR_AH_1701/Docs/R1-1700832.zip>,2017年01月10日,R1-1700832 |
ZTE et al.,Rate Matching of Polar Codes for eMBB,3GPP TSG RAN WG1 #88,Internet<URL:http://www.3gpp.org/ftp/tsg_ran/WG1_RL1/TSGR1_88/Docs/R1-1701602.zip>,2017年02月07日,R1-1701602 |
Also Published As
Publication number | Publication date |
---|---|
EP3457607B1 (en) | 2022-02-09 |
US20190116002A1 (en) | 2019-04-18 |
US20190280814A1 (en) | 2019-09-12 |
US10999005B2 (en) | 2021-05-04 |
CN108683477B (zh) | 2019-10-22 |
CN108631919B (zh) | 2023-11-17 |
CN108809513B (zh) | 2019-07-12 |
JP2020516151A (ja) | 2020-05-28 |
CN117713996A (zh) | 2024-03-15 |
WO2018171652A1 (zh) | 2018-09-27 |
US20200351015A1 (en) | 2020-11-05 |
BR112019019980A2 (pt) | 2020-04-28 |
CN108809513A (zh) | 2018-11-13 |
CN108683477A (zh) | 2018-10-19 |
CN108631919A (zh) | 2018-10-09 |
US10666389B2 (en) | 2020-05-26 |
EP3457607A4 (en) | 2019-12-04 |
US10341052B2 (en) | 2019-07-02 |
EP3457607A1 (en) | 2019-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7128201B2 (ja) | Polar符号のレートマッチングのための方法およびデバイス | |
EP3584974B1 (en) | Method and device for rate matching and rate de-matching | |
CN101820288B (zh) | 低密度校验码的信息处理方法 | |
JP6963620B2 (ja) | インタリーブを伴う連接ポーラ符号 | |
JP7471357B2 (ja) | 符号化方法、復号方法、装置、および装置 | |
CN108173621B (zh) | 数据传输的方法、发送设备、接收设备和通信*** | |
CN108737021B (zh) | Polar码传输方法及装置 | |
US11245423B2 (en) | Interleaving method and apparatus | |
JP2023508449A (ja) | 復号化方法、装置、ネットワークデバイス及び記録媒体 | |
US7095808B1 (en) | Code puncturing method and apparatus | |
CN110022158B (zh) | 一种译码方法及装置 | |
CN112217609B (zh) | 通信译码方法、设备、装置及存储介质 | |
CN109391365B (zh) | 一种交织方法及装置 | |
CN110071728B (zh) | 一种交织方法及交织设备 | |
WO2019029397A1 (zh) | 一种交织方法及装置 | |
EP1445885A1 (en) | Code puncturing method and apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191125 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210301 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210601 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220719 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220818 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7128201 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |