JP7116330B2 - 発光装置の製造方法 - Google Patents

発光装置の製造方法 Download PDF

Info

Publication number
JP7116330B2
JP7116330B2 JP2020015208A JP2020015208A JP7116330B2 JP 7116330 B2 JP7116330 B2 JP 7116330B2 JP 2020015208 A JP2020015208 A JP 2020015208A JP 2020015208 A JP2020015208 A JP 2020015208A JP 7116330 B2 JP7116330 B2 JP 7116330B2
Authority
JP
Japan
Prior art keywords
light
light emitting
translucent member
emitting elements
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020015208A
Other languages
English (en)
Other versions
JP2021125470A (ja
Inventor
慎平 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2020015208A priority Critical patent/JP7116330B2/ja
Priority to US17/161,365 priority patent/US11469344B2/en
Publication of JP2021125470A publication Critical patent/JP2021125470A/ja
Application granted granted Critical
Publication of JP7116330B2 publication Critical patent/JP7116330B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0041Processes relating to semiconductor body packages relating to wavelength conversion elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0058Processes relating to semiconductor body packages relating to optical field-shaping elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Description

本開示は、発光装置の製造方法に関する。
発光面に蛍光体板を備える小型の発光素子チップが知られている。
特開2013-012545号公報
本開示は、小型の発光装置を効率よく生産する方法を提供する。
本開示のある実施形態に係る発光装置の製造方法は、第1方向および第2方向の2次元に配列された複数の発光素子を、一括して板状の透光性部材に接合する工程と、前記透光性部材に接合された複数の発光素子の画像を取得し、前記画像上の前記複数の発光素子の位置に基づき、前記透光性部材にアライメントマークを形成する工程と、前記アライメントマークの形成工程後、前記透光性部材に接合された前記複数の発光素子のそれぞれに接する接触部材を形成する、少なくとも1つの工程とを含み、前記接触部材を形成する少なくとも1つの工程において、前記アライメントマークを用いて、前記複数の発光素子に対する位置合わせを行う。
本開示によれば、小型の発光装置を効率よく生産することが可能である。
図1Aは、発光装置の一実施形態を示す模式的断面図である。 図1Bは、図1Aに示す発光装置の模式的平面図である。 図2は、図1Aに示す発光装置の製造方法を示すフローチャートである。 図3Aは、発光装置の製造方法の一実施形態における工程断面図である。 図3Bは、発光装置の製造方法の一実施形態における工程断面図である。 図3Cは、発光装置の製造方法の一実施形態における工程断面図である。 図3Dは、発光装置の製造方法の一実施形態における工程断面図である。 図3Eは、発光装置の製造方法の一実施形態における工程断面図である。 図3Fは、発光装置の製造方法の一実施形態における工程断面図である。 図3Gは、発光装置の製造方法の一実施形態における工程断面図である。 図4は、支持体に配置された発光素子を示す模式的平面図である。 図5は、発光素子が接合された透光性部材を示す模式的平面図である。 図6は、切断装置が取得した画像における基準位置の決定を説明する模式的な図である。 図7は、アライメントマークが形成された透光性部材を示す模式的平面図である。
以下、図面を参照しながら本開示の半導体装置の製造方法の実施形態を詳細に説明する。以下の実施形態は例示であり、本開示による半導体装置の製造方法は、以下の実施形態に限られない。例えば、以下の実施形態で示される数値、形状、材料、ステップ、そのステップの順序などは、あくまでも一例であり、技術的に矛盾が生じない限りにおいて種々の改変が可能である。以下に説明する各実施形態は、あくまでも例示であり、技術的に矛盾が生じない限りにおいて種々の組み合わせが可能である。
図面が示す構成要素の寸法、形状、構成要素間の間隔等は、わかり易さのために誇張されている場合があり、実際の発光装置および透光性部材に配置された発光素子の寸法、形状および構成要素間間隔の大小関係を反映していない場合がある。また、図面が過度に複雑になることを避けるために、一部の要素の図示を省略することがある。
以下の説明において、実質的に同じ機能を有する構成要素は共通の参照符号で示し、説明を省略することがある。以下の説明では、特定の方向または位置を示す用語(例えば、「上」、「下」、「右」、「左」およびそれらの用語を含む別の用語)を用いる場合がある。しかしながら、それらの用語は、参照した図面における相対的な方向または位置をわかり易さのために用いているに過ぎない。参照した図面における「上」、「下」等の用語による相対的な方向または位置の関係が同一であれば、本開示以外の図面、実際の製品、製造装置等において、参照した図面と同一の配置でなくてもよい。本開示において「平行」とは、特に他の言及がない限り、2つの直線、辺、面等が0°から±5°程度の範囲にある場合を含む。また、本開示において「垂直」または「直交」とは、特に他の言及がない限り、2つの直線、辺、面等が90°から±5°程度の範囲にある場合を含む。
[発光装置101の構造]
図1Aは本開示の発光装置の製造方法によって製造される発光装置101の模式的断面図であり、図1Bは、発光装置101の模式的平面図である。発光装置101は、発光素子10と、バンプ20と、透光性部材30と、導光性部材40とを備える。発光装置101は、発光装置101の主たる発光面である透光性部材30の表面に、反射防止膜50をさらに備えていてもよい。以下、各構成要素を詳細に説明する。
(発光素子10)
発光素子10は、例えば、発光ダイオード等の半導体発光素子である。発光素子10は、主たる出射面である第1主面10aと第1主面10aと反対側の面であって、電極形成面である第2主面10bとを含み、電圧の印加によって、主として第1主面10aから光を出射する。発光素子10は、支持基板11と、半導体積層構造12と、第1電極13と第2電極14とを含む。
支持基板11は、例えば、半導体積層構造12を支持し、エピタキシャル成長させるための基板である。支持基板11は、具体的には、サファイヤ、窒化ガリウム等からなる基板である。
半導体積層構造12は、支持基板11に接し、支持されている。半導体積層構造12は複数の半導体層を含み、各半導体層は、例えば、III-V族化合物半導体、II-VI族化合物半導体等の種々の半導体材料のエピタキシャル層である。各半導体層は、具体的には、InAlGa1-X-YN(0≦X、0≦Y、X+Y≦1)等の窒化物系の半導体材料、例えば、InN、AlN、GaN、InGaN、AlGaN、InGaAlN等の半導体材料によって形成されている。
半導体積層構造12は、第1導電型の第1半導体層(例えば、n型半導体層)と、第2導電型の第2半導体層(例えば、p型半導体層)と、第1半導体層および第2半導体層に挟まれた活性層とを含む。半導体積層構造12の各半導体層の厚さ、不純物濃度等は、公知の発光素子の半導体積層構造に用いられる半導体層と同様であってよい。
第1電極13および第2電極14は、第2主面10bに位置しており、それぞれ、第1半導体層および第2半導体層と電気的に接続されている。
第1電極13および第2電極14は、例えばAu、Pt、Pd、Rh、Ni、W、Mo、Cr、Ti、Al、Cu等の金属またはこれらの合金の単層膜または積層膜によって形成することができる。具体的には、これらの電極は、半導体積層構造12側からTi/Rh/Au、Ti/Pt/Au、W/Pt/Au、Rh/Pt/Au、Ni/Pt/Au、Al-Cu合金/Ti/Pt/Au、Ti/Al-Si-Cu合金/Ti/Pt/Au、Ti/Rhなどの積層膜によって形成することができる。これらの膜の厚さは、公知の発光素子の電極に用いられる膜と同様であってもよい。
図1Bに示すように本実施形態では、第2主面10bにおいて第1電極13が第2電極14を囲んでいるが、第1電極13および第2電極14の形状、位置、大きさ等は、図1Bにおいて例示する形態等に限られない。第1電極13および第2電極14は他の形状を有していてもよい。
(バンプ20)
バンプ20は、発光素子10に接する接触部材である。バンプ20は、第1電極13および第2電極14のそれぞれに少なくとも1つ以上配置されている。バンプ20は、発光素子10の第1電極13および第2電極14と、発光装置101が実装される実装基板の配線等の導電領域とを電気的に接続するとともに、発光素子10で発生した熱を、実装基板へ逃がす経路となる。バンプ20は、発光装置101を実装基板にフリップチップ接続する場合に好適に用いられる。
バンプ20は、半導体装置に用いられる公知のバンプと同様の形状を有していてよい。本実施形態では、バンプ20は、基部と、基部上に位置し、基部よりも小さな底面を有する微小凸部とを有するスタッドバンプである。バンプ20は、例えば、金、銀、銅、錫、白金、亜鉛、ニッケル、アルミニウムまたはこれらの合金により形成することができる。
発光装置101は、圧接、熱圧接、超音波接合、リフロー等の方法によって、実装基板に接合され得る。バンプ20は、これら接合方法に適した材料および形状で構成される。
(透光性部材30)
透光性部材30は、発光素子10の第1主面10aに接し、発光素子10から出射される光を透過させ、外部に放出する。透光性部材30は、第1面30aと、第1面30aと反対側に位置する第2面30bと、第1面30aおよび第2面30bの間に位置する側面30cとを有する。第1面30aは、発光装置101の主たる発光面として、発光素子10からの光を外部に出射する。第2面30bは、発光素子10の第1主面10aと接合されている。
透光性部材30は、平面視で発光素子10よりも大きい面積を有する。つまり、第1面30aおよび第2面30bは発光素子10の第1主面10aよりも大きい。このため、第2面30bは、発光素子10の第1主面10aと接しておらず、発光素子10から露出している領域を有する。透光性部材30の厚さ(つまり第1面30aから第2面30bまでの高さ)は、例えば50~300μmである。
透光性部材30には、樹脂、ガラス、セラミックス等の透光性材料を板状に加工したもの、これら板状の透光性材料に波長変換物質が含有されたもの、あるいは波長変換物質の焼結体を板状に加工したものなどを用いることができる。波長変換物質としては、例えば、酸化物系、硫化物系、窒化物系の波長変換物質などが挙げられる。具体的には、発光素子10として青色発光する窒化ガリウム系発光素子を用いる場合、青色光を吸収して黄色~緑色発光するYAG系、LAG系、緑色発光するSiAlON系(β サイアロン)、SGS波長変換物質、赤色発光するSCASN、CASN系、マンガンで賦活されたフッ化珪酸カリウム系波長変換物質(KSF系波長変換物質;KSiF:Mn)、硫化物系波長変換物質等の波長変換物質の単独または組み合わせが挙げられる。透光性部材30は、波長変換物質の他に、例えば光拡散物質等の各種フィラー等を含んでいてもよい。
透光性部材30は、発光素子10と直接接合されている。ここで、直接接合とは、接合したい界面を、接着材等の接合部材を用いることなく原子間の相互作用で接合させる接合を意味する。本実施形態では、発光素子10の第1主面10aと透光性部材30の第2面30bとが直接接合によって、接合されている。
透光性部材30と発光素子10とが直接接合されることにより、発光素子10と透光性部材30との界面で熱を効率よく伝導させることが可能である。このため、発光素子10で発生した熱を効率よく透光性部材30へ伝導させ、透光性部材30からの熱を放散させることができる。また、特に、透光性部材30が波長変換物質を含む場合、波長変換物質によって発生した熱を、発光素子10を介して実装基板側へ放散させることも可能である。これにより、発光素子10や透光性部材30の波長変換物質の熱による劣化を抑制し、信頼性の高い発光装置101を実現することが可能である。また、透光性部材30と発光素子10とが接着材等の他の部材を介さずに直接接合されているため、発光装置101における光取り出し効率を高めることができる。
(導光性部材40)
導光性部材40は、発光素子10に接する接触部材である。導光性部材40は、発光素子10の全ての側面10cそれぞれの少なくとも一部を覆っている。導光性部材40は透光性部材30の第2面30bのうち、発光素子10から露出している部分も覆っている。導光性部材40は、発光素子10の側面10cからの出射光を導光性部材40の外面で反射させ、反射光を透光性部材30へ導く。
導光性部材40は、取り扱いおよび加工が容易であるという観点から、樹脂材料を用いることが好ましい。樹脂材料としては、シリコーン樹脂、変性シリコーン樹脂、エポキシ樹脂、変性エポキシ樹脂、アクリル樹脂、フッ素樹脂の1種以上を含む樹脂またはハイブリッド樹脂等からなる樹脂材料を用いることができる。導光性部材40は、後述するように、導光性部材40を形成するための樹脂材料の粘性、発光素子10との濡れ性を利用して形成することができる。
(反射防止膜50)
発光装置101は、透光性部材30の第1面30aに配置された反射防止膜50をさらに備えていてもよい。反射防止膜50は、透光性部材30の第1面30aにおいて発光素子10から出射した光が反射し、発光素子10へ戻るのを抑制する。これにより、発光素子10からの光の出射効率を向上させることが可能となる。反射防止膜50にはSiOやZrOなどの透光性膜を単層または多層膜として用いることができる。
[発光装置101の製造方法]
発光装置101の製造方法の実施形態を説明する。図2は、発光装置101の製造方法の実施形態の一例を示すフローチャートであり、図3Aから図3Gは発光装置101の製造方法における工程断面図である。発光装置101は、発光素子を透光性部材に接合する工程(S1)、透光性部材にアライメントマークを形成する工程(S3)、発光素子に接触部材を形成する少なくとも1つの工程(S4)および透光性部材を切断する工程(S5)を含む。発光素子を透光性部材に接合する工程の後、アライメントマークを形成する工程(S3)の前、あるいは、発光素子に接触部材を形成する少なくとも1つの工程(S4)の前に透光性部材に反射防止膜を形成する工程(S2)をさらに備えていてもよい。以下、各工程を詳細に説明する。
(1)発光素子を透光性部材に接合する工程(S1)
第1方向および第2方向の2次元に配列された複数の発光素子を、一括して板状の透光性部材に接合する。この工程は、図3Aに示すように、複数の発光素子10を支持体201上に配置する(S1-1)工程と、図3Bに示すように、(支持体201に配置された複数の発光素子10を透光性部材30’と接触させる工程(S2-2)とをさらに含む。
(a)複数の発光素子10を支持体201上に配置する工程(S1-1)
まず、複数の発光素子10および支持体201を用意する。複数の発光素子10は、支持基板上に複数の発光素子構造が形成されたウェハを、ダイシングソー、レーザーソーなどの切断装置を用いて個々の発光素子に個片化することによって得られる。この時、発光素子10が複数形成された基板の状態で、各発光素子10の第1主面10aとなる面の表面粗さを小さくしておくことが好ましい。具体的には、算術平均粗さRaが1.0nm以下、より好ましくは、0.3nm以下となるまで、各発光素子10の第1主面10aとなる面を機械研磨、化学機械研磨などによって平坦化しておくことが好ましい。
支持体201は、平坦な主面を有する板状の部材を用いることができることができる。具体的には、導電性のシリコンウェハを用いることができる。支持体201に発光素子を固定するために、支持体201は、発光素子が固定される主面201b側に粘着性を有する接着層を有している。
各発光素子10の第2主面が支持体201の主面201bと対向し、接するように、複数の発光素子10を配置する。例えば、図4に示すように、支持体201の主面201bにおいて、第1方向であるx方向および第2方向であるy方向の2次元にそれぞれ、px、pyのピッチで複数の発光素子10を配置する。ここで、ピッチpx、pyは、例えば、x方向およびy方向に隣接する2つの発光素子10の中心間距離で規定される。pxとpyとは同じであってもよいし、異なっていてもよい。発光素子10の配置には、例えば、半導体装置の製造に用いるチップマウンターを用いることができる。複数の発光素子10を配置する領域Rは、後述する透光性部材30’のサイズおよび形状に対応させることができる。これにより、複数の発光素子10は、支持体201上において、x方向およびy方向の2次元に配置される。
(b)支持体201に配置された複数の発光素子10を透光性部材30’と接触させる工程(S-2)
図3Bに示すように、板状の透光性部材30’を用意する。透光性部材30’は2次元に配置された複数の発光素子10が位置する領域Rよりも大きいことが好ましい。透光性部材30’の第2面30’bは、発光素子10の第1主面10aと同様、高い平滑性を有していることが好ましい。算術平均粗さRaが1.0nm以下、より好ましくは、0.3nm以下となるまで、第2面30’bを機械研磨、化学機械研磨などによって平坦化しておくことが好ましい。
本実施形態では、透光性部材30’は、アライメントマーク等の位置合わせ用のマークを有していない。また、各発光素子10に対応したパターンも、第1面30’aおよび第2面30’bに設けられていない。
支持体201に配置された複数の発光素子10を透光性部材30’と接触させ、発光素子10を透光性部材に接合する。接合には、直接接合を用いることが好ましい。具体的には、表面活性化接合、水酸基接合、原子拡散接合のいずれかを用いて接合を行うことが好ましい。これらの直接接合は、常温に近い温度条件で発光素子10と透光性部材30とを接合することができるため、発光素子10および透光性部材30に含まれる蛍光体に与え得る熱による好ましくない影響を抑制することができる。
透光性部材30’の第2面30’bおよび発光素子10の第1主面10aに直接接合の種類に応じた前処理を施す。例えば、表面活性化接合の場合には、複数の発光素子10を支持した支持体201と透光性部材30’とを真空装置に導入し、透光性部材30’の第2面30’bおよび発光素子10の第1主面10aにイオンビーム、プラズマ等を照射し、これらの表面を活性化させる。
水酸基接合の場合には、複数の発光素子10を支持した支持体201と透光性部材30’とを酸などの化学薬品と純水を用いてウェハの洗浄と表面の親水性処理を行い、透光性部材30’の第2面30’bおよび発光素子10の第1主面10aの表面に水酸基を付加して、これらの表面を親水性にする。
原子拡散接合の場合には、真空中または不活性雰囲気中において、透光性部材30’の第2面30’bおよび発光素子10の第1主面10aの表面に1原子層程度の薄い金属膜を形成する。
その後、前処理が施された発光素子10の第1主面10aを透光性部材30’の第2面30’bに接触させ、常温で所定の時間保持する。必要に応じて、室温より高く200℃程度以下の温度で、例えば、数分から1時間程度の時間保持する。これにより、発光素子10の第1主面10aの最表面および透光性部材30’の第2面30’bの最表面に位置する原子間共有結合などの原子間結合が形成され、図3Bに示すように、複数の発光素子10が一括して透光性部材30’に接合される。その後、支持体201を発光素子10から剥がす。
これにより、図3Cおよび図5に示すように、第2主面10bおよび側面10cが露出し、x方向およびy方向の2次元に配列された複数の発光素子10が、透光性部材30’に接合される。このような接合工程によれば、複数の発光素子10を透光性部材30’に接合する際、複数の発光素子10と透光性部材30’とを位置合わせする必要がない。したがって、製造工程上、真空装置のチャンバー内など、直接接合を行う環境に制約が多い場合でも、複数の発光素子10を透光性部材30’に接合する際、複数の発光素子10と透光性部材30’とを位置合わせせずに、迅速に接合を行うことが可能である。
また、直接接合を用いた場合、接合部材を個々の発光素子10に塗布する等の必要がないため、発光素子10の個数が多くなっても、個数が少ない場合と比較して、接合に要する時間はほとんど変わらず、効率よく複数の発光素子10を透光性部材30’に接合することができる。
(2)透光性部材に反射防止膜を形成する工程(S2)
発光装置101が、反射防止膜50を含む場合には、発光素子10を透光性部材30’に接合する工程(S1)の後、アライメントマークを形成する工程(S3)の前、あるいは、発光素子10に部材を形成する少なくとも1つの工程(S4)の前に透光性部材30’に反射防止膜50’を形成することができる。図3Dに示すように、透光性部材30’の第1面30’aに反射防止膜50’を形成する。この時、透光性部材30’の第1面30’aを研磨し、透光性部材30’の厚さを調整してもよい。その後、公知の薄膜形成技術を用いて第1面30’aに反射防止膜50’を形成する。
(3)アライメントマークを形成する工程(S3)
上述したように、複数の発光素子10は透光性部材30’上においてx方向およびy方向の2次元に配列されているが、透光性部材30’にはアライメントマークがないため、透光性部材30’上の各発光素子10の位置を透光性部材30’から特定することができない。このため、以降の工程において、各発光素子10に構成要素を付加したり、各発光素子10に加工を施す場合、例えば、画像認識などによって、発光素子10の位置を、発光素子10ごとに探索および決定する必要がある。しかし、透光性部材30’上の各発光素子10に例えば構成要素を形成する場合、発光素子10の数だけ画像認識による位置の探索および決定を繰り返す必要があり、時間を要する。
本実施形態の発光装置の製造方法では、複数の発光素子10を透光性部材30’に接合した後に、複数の発光素子10が配列された規則、つまり、複数の発光素子10が配置されている座標系の情報をアライメントマークとして透光性部材30’に形成する。具体的には、透光性部材30’に接合された複数の発光素子10の画像を取得し、画像上の複数の発光素子10の位置に基づき、透光性部材30’にアライメントマークを形成する。この工程には、透光性部材30’に配置された複数の発光素子10の画像認識が可能であり、認識結果に基づき、透光性部材30’にマークを形成することが可能な装置を利用する。ダイシングソー、レーザーソーなどの半導体基板切断装置を好適に用いることができる。このような画像認識機能を有する半導体製造装置では、画像上の認識結果に基づき、装置を制御することが可能である。例えば、上述した半導体基板切断装置では、画像上で特定される位置において、半導体基板を切断することが可能なように、画像上の座標と、対象物を加工するために保持するステージ上の座標とが対応づけられている。
まず、図6に示すように、例えばダイシングソーに備えられているカメラなどの撮像装置によって透光性部材30’上に2次元に配置された発光素子10の画像IMを取得する。ダイシングソーの画像処理回路は、取得した画像IMを解析し、各発光素子10の外形を検出し、例えば、各発光素子10の外形を規定する4辺のうち、第1辺と平行な方向に配列している複数の発光素子10を選択する。例えば、図6においてC1~C11を選択する。選択する発光素子10の数は、2以上であれば特に制限はないが、選択する発光素子10の数が多いほど、形成するアライメントマークの位置と2次元に配列された発光素子10の座標との相関関係の精度を高めることができる。また、選択する複数の発光素子10のうち、互いに最も離れた位置にある2つの発光素子10の距離は大きい方が、誤差を小さくすることができるので好ましいダイシングソーの画像処理回路は、取得した画像を2次元で解析することが可能であり、例えば各画素の位置を画像上のx座標およびy座標で検出することができる。
画像処理回路は、画像データから、例えば、発光素子C1~C11のそれぞれの中心の座標C1(x,y)~C11(x,y)を決定し、決定した発光素子C1~C11の11の座標を用いて、例えば最小二乗法により、1つの近似直線である第1軸Axを決定する。
同様に、ダイシングソーの画像処理回路は、発光素子10の外形を規定する4辺のうち、第1辺に隣接する第2辺と平行な方向に配列している複数の発光素子10を選択する。例えば、図6においてC21~C31を選択する。さらに、画像データから、例えば、発光素子C21~C31のそれぞれの中心の座標C21(x,y)~C31(x,y)を決定し、決定した発光素子C31~C31の11の座標を用いて、例えば最小二乗法により1つの直線である第2軸Ayを決定する。この例では、発光素子C6と発光素子C26とは同一である。第1軸Axと第2軸Ayを決定するのに用いる複数の発光素子は、同じものを含んでいてもよいし、含んでいなくてもよい。
第1軸Axおよび第2軸Ayは、領域Rを横切っていれば、どこに設定してもよい。第1軸Axおよび第2軸Ayが領域R内の中心近傍で交差するように第1軸Axおよび第2軸Ayが設定される場合、複数の発光素子10を製造する上で、位置合わせ誤差が領域Rで最も均一になる。このため、製造誤差の管理の観点では、領域Rの中心を通る第1軸Axおよび第2軸Ayが設定できるように、画像IM上において、発光素子C1~C11、発光素子C21~C31を選択することが好ましい。
ダイシングソーの画像処理回路は、このように決定した第1軸Ax上に位置する基準位置mx1、mx2および第2軸Ay上に位置する基準位置my1、my2を決定する。基準位置mx1、mx2および基準位置my1、my2は、複数の発光素子10が配列された領域R外であって、かつ透光性部材30’内の領域である外周領域R’における、第1軸Axまたは第2軸Ay上の任意の位置に設定し得る。基準位置mx1と基準位置mx2とは領域Rを挟んでいることが好ましい。同様に、基準位置my1と基準位置my2とは領域Rを挟いることが好ましい。基準位置は第1軸Axおよび第2軸Ayのそれぞれに2以上設けられていることが好ましい。
基準位置mx1、mx2および基準位置my1、my2のいずれかは原点あるいは、基準点として用いられ得る。この場合には、選択した基準位置と、領域Rに位置する複数の発光素子10のうち、いずれかの発光素子Crとの座標を記憶しておく。あるいは、あらかじめ選択する発光素子Crを決定しておき、発光素子Crから所定の位置関係(第1軸Axおよび第2軸Ay)を満たす位置に基準位置の1つを設定する。例えば、図6の例では、領域Rの中心を通るように、第1軸Axおよび第2軸Ayを決定し、複数の発光素子10のうち、第1軸上において最も端に位置する発光素子Crから所定の距離d0を隔てた位置に基準位置mx1を設定する。
図7に示すように、設定した画像上の基準位置mx1、mx2および基準位置my1、my2に対応する透光性部材30’の外周領域R’に、使用する装置に備えられている切断機能を用いて、アライメントマークMx1、Mx2、My1、My2を形成する。例えば、回転刃やレーザなどを用い、透光性部材30’に溝を形成し、アライメントマークMx1、Mx2、My1、My2とする。溝は、透光性部材30’を貫通しないことが好ましい。アライメントマークMx1、Mx2、My1、My2の形状は任意に決定し得る。例えば、図7に示すように、透光性部材30’の表面に、中心が基準位置となる十字状の溝を形成することによって、アライメントマークMx1、Mx2、My1、My2としてもよい。例えばダイシングソーを用いてアライメントマークを形成する場合、アライメントマークは例えば2つの直線の組み合わせとすることが好ましく、複数の発光素子の配列方向であるx方向およびy方向に沿った2つの直線の組み合わせとすることがより好ましい。これによりダイシングソーを用いてアライメントマークを容易に形成することができる。具体的には、透光性部材30’の上面側から視認した際の形状として十字状、L字状、T字状が挙げられる。溝の幅及び深さは、半導体製造装置の画像認識回路が認識可能な程度であればよく、例えば幅10μm~100μm、深さ10μm~100μm程度が挙げられる。
これにより、透光性部材30’上に配置された複数の発光素子10の2次元の配列を規定する座標の2つの軸が透光性部材30’に転写される。つまり、アライメントマークMx1、Mx2、My1、My2の位置を読み取れば、複数の発光素子10の配置が確認できる。
なお、複数の発光素子10の2次元の配置は、複数の発光素子10を支持体201上に配置する工程(S1-1)において決められている。つまり、配列の2軸の関係は既知である。例えば、x軸とy軸とは互いに直交している。このため、アライメントマークMx1、Mx2とアライメントマークMy1、My2とのうち、いずれか一方は形成しなくてもよい。この場合には、形成しないアライメントマークに対応する基準位置が設定される第1軸Axまたは第2軸Ayは決定しなくてもよい。
(4)発光素子に接する接触部材を形成する少なくとも1つの工程(S4)
アライメントマークMx1、Mx2、My1、My2の形成後、少なくとも1つの工程を、形成したアライメントマークMx1、Mx2、My1、My2を利用して行う。本実施形態では、発光素子に接する接触部材を形成する工程として、バンプを形成する工程(S4-1)、導光性部材を形成する工程(S4-2)を行う。これらの工程の少なくとも1つの工程を行うことによって、発光素子に接する接触部材が形成される。接触部材は例えばバンプや導光性部材等である。
(a)バンプを形成する工程(S4-1)
図3Eに示すように、各発光素子10上にバンプ20を形成する。バンプ20は、例えば、市販のバンプボンダー、ワイヤボンダーなどのボンディング装置を用いて形成することができる。
ボンディング装置のステージに発光素子10が接合された透光性部材30’を置き、透光性部材30’の画像を撮影する。ボンディング装置の画像処理回路は、画像中のアライメントマークMx1、Mx2、My1、My2を検出する。これにより、透光性部材30’に配置された発光素子10の2次元の2方向が特定される。ボンディング装置は、における制御の基準となる2方向(x軸、y軸)がアライメントマークMx1およびMx2を通る直線、および、アライメントマークMy1、My2を通る直線と一致するように、例えば、ステージを回転させる。これにより、例えば、ワイヤとなる溶融した金属を吐出するキャピラリの駆動方向の基準となる2軸と発光素子10の配列の2軸とが一致する。上述したようにアライメントマークMx1、Mx2、My1、My2の1つが、原点または基準点を兼ねている場合には、透光性部材30’に配置された発光素子10の位置が特定される。
アライメントマークMx1、Mx2、My1、My2の1つが、原点または基準点を兼ねていない場合には、画像認識によって、複数の発光素子10のうちの1つの位置を特定する。これにより、特定した発光素子10の位置を基準として、すべての発光素子10の透光性部材30’上における位置が特定される。よって、ボンディング装置は、各発光素子10の位置を画像認識によって特定することなく、各発光素子10の第2主面10bに位置する第1電極13および第2電極14にバンプ20を形成することが可能となる。
具体的には、ボンディング装置は、スタッドバンプボンダーのキャピラリから導出された金属ワイヤの先端を溶融させてボールを形成し、形成されたボールを超音波熱圧着等によって、発光素子10の第2主面10bに位置する第1電極13および第2電極14上に固着させ、固着されたボールを金属ワイヤから分断する。これにより発光素子10の第1電極13および第2電極14上にバンプ20が形成される。ボールの分断は、ボールを第1電極13や第2電極14上に固着した後に金属ワイヤを保持したままキャピラリを上昇させ、さらにキャピラリを水平移動させることにより、変形したボールをキャピラリ先端のエッジによって擦り切って金属ワイヤの上端を比較的平坦になるように分断することが好ましい。
形成されたバンプ20の形状は、溶融する金属ワイヤの量、キャピラリの先端形状、押圧の大きさ等によって適宜調整することができる。キャピラリの持ち上げ高さ等、水平移動のタイミング等によって、バンプ20の高さを適宜調整することができる。バンプ20の上端は、エッチング、ブラスト、研磨等の平坦化処理に付してもよい。また、形成されたバンプ20に電圧を印加してスパークを発生させ、バンプ20の上端を溶融、再結晶させ、軟質化または平滑化させてもよい。
このような方法によって、発光素子10上に凸状の先端部を有するバンプ20を形成する。また、バンプ20の上端を軟質化させることにより、フリップチップ実装時に上端が容易に変形して実装基板の配線と密着させやすくし、常温でも強度の高い接合をすることができる。
各バンプ20間の間隔は、発光素子10の大きさ、形成されるバンプ20の数等によって適宜設定することができる。例えば、放熱性の観点からは、バンプ20と発光素子10との接合面積は大きいほど好ましいため、同じ電極上に形成されるバンプ20間の距離は短い方が好ましい。また、発光装置を実装基板に実装する際、実装基板への光吸収を抑制するために光反射樹脂をバンプ20間に配置することがあるが、この際の樹脂材料の流動性を考慮すると、各バンプ20間の距離は樹脂材料の流動性を妨げない程度に離れていることが好ましい。これらを考慮して、バンプ20間の距離は例えば10~45μm程度が挙げられる。なお、本実施形態では、前記のとおり、バンプ20を発光素子10側に形成するため、発光素子10とバンプ20とを精度良く位置合わせすることができる。したがって、バンプ20同士を適度に離間させつつ、バンプ20間の距離をより短くすることができる。
次の発光素子10にバンプ20を形成する場合、ボンディング装置は、次の発光素子10を画像認識によって特定する必要はなく、発光素子10を支持体201上に配置する工程(S1-1)で用いられたピッチpx、pyを用いて隣接する発光素子10の位置が特定される。このため、発光素子10ごとに画像認識を行い、位置を特定する場合に比べて、全発光素子10にバンプ20を形成する時間を大幅に短縮することが可能である。
(b)導光性部材40’を形成する工程(S4-2)
バンプ20を形成する工程の後、透光性部材30’を切断し個片化する工程の前に、図3Fに示すように、複数の発光素子10のそれぞれの側面10cを導光性部材40’で覆う。導光性部材40’は、未硬化の導光性部材40’を発光素子10の周囲に配置し、硬化させることによって形成できる。未硬化の導光性部材40’は、所定の位置に液体を吐出させることが可能なディスペンサー、ポッティング装置など液体吐出装置を用いることができる。
液体吐出装置のステージに発光素子10が接合された透光性部材30’を置き、透光性部材30’の画像を撮影する。液体吐出装置の画像処理回路は、画像中のアライメントマークMx1、Mx2、My1、My2を検出し、例えば、液体吐出装置における制御の基準となる2方向(x軸、y軸)がアライメントマークMx1およびMx2を通る直線、および、アライメントマークMy1、My2を通る直線と一致するように、例えば、ステージを回転させる。上述したように、アライメントマークMx1、Mx2、My1、My2の1つを原点または基準点として用いるか、画像認識によって、複数の発光素子10のうちの1つの位置を特定することによって、すべての発光素子10透光性部材30’上における位置が特定される。
各発光素子10の周囲にノズルから吐出された未硬化の導光性部材40’を配置する。吐出位置は、上述したように特定された発光素子10の位置情報を利用する。その後、未硬化の導光性部材40’を熱、紫外線などのエネルギーを付与して硬化させる。これにより発光素子10の側面10cを覆う導光性部材40’が配置される。
透光性部材30’のアライメントマークMx1、Mx2、My1、My2を利用することによって、発光素子10ごとに画像認識を行い、位置を特定することなく、導光性部材40’を形成できる。したがって、全発光素子10に導光性部材40’を形成する時間を大幅に短縮することが可能である。
(5) 透光性部材を切断する工程(S5)
次に、アライメントマークMx1、Mx2、My1、My2を利用して、透光性部材を切断する工程(S5)を行う。図3Gに示すように、バンプ20および導光性部材40’が設けられた発光素子10を支持する透光性部材30’を、一点鎖線で示すように、例えば発光素子10ごとに、切断する。このとき、同時に導光性部材40’も切断される。切断には、ダイシングソー、レーザーソーなどの切断装置を用いる。
バンプ20の形成および導光性部材40’の形成と同様、切断装置のステージに発光素子10が接合された透光性部材30’を置き、透光性部材30’の画像を撮影する。切断装置の画像処理回路は、画像中のアライメントマークMx1、Mx2、My1、My2を検出し、例えば、切断装置における制御の基準となる2方向(x軸、y軸)がアライメントマークMx1およびMx2を通る直線、および、アライメントマークMy1、My2を通る直線と一致するように、例えば、ステージを回転させる。上述したように、アライメントマークMx1、Mx2、My1、My2の1つを原点または基準点として用いるか、画像認識によって、複数の発光素子10のうちの1つの位置を特定することによって、すべての発光素子10の透光性部材30’上における位置が特定される。したがって、切断装置の画像処理回路は、発光素子10の透光性部材30’上における位置の情報を利用して、透光性部材30’を切断することが可能である。切断によって、図1Aに示す発光装置101が得られる。
透光性部材30’のアライメントマークMx1、Mx2、My1、My2を利用することによって、発光素子10ごとに画像認識を行い、発光素子10の位置を特定することなく、導光性部材40’および透光性部材30’を切断できる。したがって、発光素子10の個片化に要する時間を大幅に短縮することが可能である。
本実施形態では、発光素子10を1つずつ含むように、透光性部材30’を切断しているが、複数の発光素子10を含むように、透光性部材30’を切断してもよい。
このように本実施形態の発光装置の製造方法によれば、各発光素子10のバンプ20および導光性部材40の形成工程、および透光性部材30’の切断工程を、透光性部材30’に形成されたアライメントマークを用いて行う。このため、画像認識によって各発光素子10の位置を決定する場合に比べて、これらの工程に要する時間を短縮することが可能である。つまり、本実施形態の発光装置の製造方法によれば、特に、製造に要する時間の点で、効率よく発光装置を製造することが可能である。
[他の形態]
上記実施形態では、バンプ20の形成工程、導光性部材40の形成工程、および透光性部材30’の切断工程のそれぞれにおいて、アライメントマークを利用しているが、これらの工程のうちすくなくとも1つにおいて、アライメントマークを利用すれば、発光装置の製造に要する時間を短縮できる。
また、上記実施形態では、アライメントマークMx1、Mx2、My1、My2は互いに分離した溝によって形成されているが、半導体製造装置の画像認識回路が認識可能なマーク、例えば、光学的に認識可能な他の構造によって形成されてもよい。具体的には、アライメントマークは、屈折率差や反射率差を生じさせるものであってもよい。例えば、透光性部材30’の第2面30’bの外周領域R’に金属薄膜が形成されており、アライメントマークとして金属薄膜の一部が除去されていてもよい。あるいは、逆にアライメントマークとして金属薄膜が形成されていてもよい。また、アライメントマークの一部は、他のアライメントマークの一部と接続されていてもよい。例えば、溝でアライメントマークを形成する場合、1つの溝が2つのアライメントマーク間で連続していてもよい。この場合でも、溝で繋がった2つのアライメントマークが2つの異なる座標を規定し得る場合には、2つのアライメントマークとみなせる。
また、上記実施形態では、発光素子10を接合する前には、透光性部材30’にアライメントマークが形成されていないが、発光素子10を接合する前に透光性部材30’にアライメントマークが形成されていてもよい。例えば、透光性部材30’には、あらかじめ第1座標の位置を規定するアライメントマークが設けられていてもよい。
この場合、上述した発光装置の製造方法のアライメントマークを形成する工程(S3)において、透光性部材30’に接合された複数の発光素子10の画像を取得し、画像上の複数の発光素子10の位置に基づき、透光性部材30’に接合された複数の発光素子10の2次元の配列におけるx軸およびy軸、つまり第2座標の位置を決定し、決定した第2座標の位置と、透光性部材30’のアライメントマークで規定される第1座標との位置ずれに関する情報を算出する。
バンプ20の形成工程、導光性部材40の形成工程、および透光性部材30’の切断工程では、透光性部材30’のアライメントマークおよび第1座標と第2座標の位置ずれに関する情報を用いて、各工程を行うことができる。
本開示の発光装置の製造方法は、種々の用途に使用される発光装置の製造に好適に用いることが可能であり、特に、チップスケールの発光装置の製造に好適に用いることが可能である。
10 :発光素子
10a :第1主面
10b :第2主面
10c、30c :側面
11 :支持基板
12 :半導体積層構造
13 :第1電極
14 :第2電極
20 :バンプ(接触部材)
22 :半導体層
30、30’ :透光性部材
30a、30’a :第1面
30b、30’b :第2面
40、40’ :導光性部材(接触部材)
50、50’ :反射防止膜
101 :発光装置
201 :支持体
201b :支持体の主面

Claims (9)

  1. 第1方向および第2方向の2次元に配列された複数の発光素子を、一括して板状の透光性部材に接合する工程と、
    前記透光性部材に接合された複数の発光素子の画像を取得し、前記画像上の前記複数の発光素子の位置に基づき、前記透光性部材にアライメントマークを形成する工程と、
    前記アライメントマークの形成工程後、前記透光性部材に接合された前記複数の発光素子のそれぞれに接する接触部材を形成する、少なくとも1つの工程と、
    を含み、
    前記アライメントマークを形成する工程は、
    前記画像において、前記複数の発光素子から選択され、前記第1方向に配列された複数の発光素子を通る第1近似直線、および、前記第2方向に配列された複数の発光素子を通る第2近似直線を決定し、
    決定した前記第1近似直線および前記第2近似直線にそれぞれ平行な第1軸および第2軸と、前記第1軸および前記第2軸上に位置する基準位置を決定し、
    前記画像上の基準位置に基づき、前記アライメントマークを前記透光性部材に形成する工程を含み、
    前記接触部材を形成する少なくとも1つの工程において、前記アライメントマークを用いて、前記複数の発光素子に対する位置合わせを行う発光装置の製造方法。
  2. 前記接触部材を形成する少なくとも1つの工程は、
    前記複数の発光素子のそれぞれにおいて、前記透光性部材との接合面の反対側の面にバンプを形成する工程と、
    前記複数の発光素子のそれぞれの側面を覆う導光性部材を前記透光性部材上に形成する工程と、のどちらかを含む請求項1に記載の発光装置の製造方法。
  3. 前記接触部材を形成する少なくともつの工程の後に、
    少なくとも1つの発光素子を含むように、前記透光性部材を切断し、複数の発光装置を得る工程を、前記アライメントマークを用いて行う、請求項2に記載の発光装置の製造方法。
  4. 前記複数の発光素子を前記透光性部材に接合する工程は、
    前記配列で前記複数の発光素子を支持体上に配置する工程と、
    前記支持体に配置された前記複数の発光素子を前記透光性部材と接触させる工程と、をさらに含む請求項1から3のいずれかに記載の発光装置の製造方法。
  5. 前記透光性部材は波長変換物質を含む請求項1から4のいずれかに記載の発光装置の製造方法。
  6. 前記アライメントマークを形成する工程において、
    前記アライメントマークは、前記複数の発光素子の接合領域の外側に形成される請求項1から5のいずれかに記載の発光装置の製造方法。
  7. 前記アライメントマークを形成する工程は、前記透光性部材の前記発光素子との接合面に、前記アライメントマークとなる溝を形成する工程を含む請求項1から6のいずれかに記載の発光装置の製造方法。
  8. 前記アライメントマークを形成する工程において、ダイシングソーを用いて前記溝を形成する請求項7に記載の発光装置の製造方法。
  9. 前記複数の発光素子を透光性部材に接合する工程において、前記透光性部材はアライメントマークを有していない、請求項1からのいずれかに記載の発光装置の製造方法。
JP2020015208A 2020-01-31 2020-01-31 発光装置の製造方法 Active JP7116330B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020015208A JP7116330B2 (ja) 2020-01-31 2020-01-31 発光装置の製造方法
US17/161,365 US11469344B2 (en) 2020-01-31 2021-01-28 Method of producing light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020015208A JP7116330B2 (ja) 2020-01-31 2020-01-31 発光装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021125470A JP2021125470A (ja) 2021-08-30
JP7116330B2 true JP7116330B2 (ja) 2022-08-10

Family

ID=77063024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020015208A Active JP7116330B2 (ja) 2020-01-31 2020-01-31 発光装置の製造方法

Country Status (2)

Country Link
US (1) US11469344B2 (ja)
JP (1) JP7116330B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011137896A (ja) 2009-12-26 2011-07-14 Asahi Rubber Inc レンズアレイシート及びそれのダイシング方法
US20150357250A1 (en) 2014-06-10 2015-12-10 Samsung Electronics Co., Ltd. Method of manufacturing light emitting device package
JP2016115729A (ja) 2014-12-11 2016-06-23 日亜化学工業株式会社 発光装置の製造法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153724A (ja) 1994-11-29 1996-06-11 Matsushita Electric Ind Co Ltd バンプ形成方法とその装置
JPH11154694A (ja) 1997-11-21 1999-06-08 Matsushita Electric Ind Co Ltd ウェハ一括型測定検査用アライメント方法およびプローブカードの製造方法
JP2000040711A (ja) 1998-07-23 2000-02-08 Sony Corp 樹脂封止型半導体装置とその製造方法
JP4640715B2 (ja) 2000-07-14 2011-03-02 株式会社ディスコ アライメント方法及びアライメント装置
TW512478B (en) * 2000-09-14 2002-12-01 Olympus Optical Co Alignment apparatus
US7067931B1 (en) * 2000-12-14 2006-06-27 Koninklijke Philips Electronics N.V. Self-compensating mark design for stepper alignment
JP4750958B2 (ja) 2001-03-06 2011-08-17 株式会社トプコン 電子線装置、電子線装置用データ処理装置、電子線装置のステレオ画像作成方法
US6852974B2 (en) 2001-03-06 2005-02-08 Topcon Corporation Electron beam device and method for stereoscopic measurements
US6943429B1 (en) * 2001-03-08 2005-09-13 Amkor Technology, Inc. Wafer having alignment marks extending from a first to a second surface of the wafer
JP3941476B2 (ja) 2001-11-21 2007-07-04 松下電器産業株式会社 半導体ウェハのバンプ形成方法ならびに半導体ウェハにおける半導体素子の位置検出方法
JP2006071395A (ja) 2004-09-01 2006-03-16 Nikon Corp 較正方法及び位置合わせ方法
JP4612441B2 (ja) 2005-03-11 2011-01-12 株式会社ディスコ アライメント方法
US7468291B2 (en) 2006-05-10 2008-12-23 Asml Netherlands B.V. Method and apparatus for locating and/or forming bumps
KR20080081605A (ko) * 2007-03-06 2008-09-10 삼성전자주식회사 절연 모기판에 얼라인 마크를 형성하는 단계를 포함하는액정 표시 장치의 제조 방법
DE112010002822T5 (de) 2009-07-03 2012-06-14 Seoul Semiconductor Co., Ltd. Gehäuse für licht emittierende dioden
JP5777415B2 (ja) 2011-06-10 2015-09-09 株式会社ディスコ 分割予定ライン検出方法
JP5777952B2 (ja) 2011-06-28 2015-09-09 シチズン電子株式会社 発光装置とその製造方法
WO2014024627A1 (ja) * 2012-08-06 2014-02-13 シャープ株式会社 発光装置および発光装置の製造方法
JP6113742B2 (ja) * 2012-10-29 2017-04-12 ローツェ株式会社 半導体基板の位置検出装置及び位置検出方法
US9304097B2 (en) * 2014-03-31 2016-04-05 Eastman Kodak Company Method for aligning patterns on a substrate
JP6355440B2 (ja) 2014-06-09 2018-07-11 富士通周辺機株式会社 アンダーフィル材の塗布装置
KR102238649B1 (ko) * 2014-09-16 2021-04-09 삼성전자주식회사 반도체 칩 본딩 장치
JP6549531B2 (ja) 2016-06-30 2019-07-24 Towa株式会社 樹脂成形装置及び樹脂成形品の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011137896A (ja) 2009-12-26 2011-07-14 Asahi Rubber Inc レンズアレイシート及びそれのダイシング方法
US20150357250A1 (en) 2014-06-10 2015-12-10 Samsung Electronics Co., Ltd. Method of manufacturing light emitting device package
JP2016115729A (ja) 2014-12-11 2016-06-23 日亜化学工業株式会社 発光装置の製造法

Also Published As

Publication number Publication date
US20210242364A1 (en) 2021-08-05
US11469344B2 (en) 2022-10-11
JP2021125470A (ja) 2021-08-30

Similar Documents

Publication Publication Date Title
US9478722B2 (en) Light emitting device and method for manufacturing same
KR101427547B1 (ko) 발광 장치, 발광 모듈 및 발광 장치의 제조 방법
US6964877B2 (en) LED power package
US9490398B2 (en) Manufacturing method of light emitting device in a flip-chip configuration with reduced package size
JP5313256B2 (ja) 基板リフトオフに関する強固なled構造
JP5657591B2 (ja) 半導体発光装置およびその製造方法
KR101092063B1 (ko) 발광소자 패키지 및 그 제조방법
US20150155452A1 (en) Etched trenches in bond materials for die singulation, and associated systems and methods
US20110049545A1 (en) Led package with phosphor plate and reflective substrate
CN108140703B (zh) 氮化物半导体紫外线发光装置及其制造方法
TWI639253B (zh) 光裝置
TW201806197A (zh) 氮化物半導體紫外線發光裝置及其製造方法
US9029892B2 (en) Device module
JP6550768B2 (ja) 発光装置の製造方法
KR102526562B1 (ko) 발광장치 및 그 제조방법
US10651336B2 (en) Light-emitting device
JP2008198716A (ja) 光半導体装置
JP2013507011A (ja) 変換素子を介したオプトエレクトロニクス半導体コンポーネントの接続方法およびオプトエレクトロニクス半導体コンポーネント
JP7116330B2 (ja) 発光装置の製造方法
JP2015185685A (ja) 発光装置の製造方法及び照明装置
US20230067340A1 (en) Light emitting device and method of manufacturing the same
US20230134799A1 (en) Method for manufacturing light-emitting device
JP2007042806A (ja) 発光モジュールとその製造方法、並びに投射型表示装置用光源ユニット
JP7432846B2 (ja) 発光装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220711

R151 Written notification of patent or utility model registration

Ref document number: 7116330

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151