JP7115351B2 - 制御装置 - Google Patents
制御装置 Download PDFInfo
- Publication number
- JP7115351B2 JP7115351B2 JP2019023728A JP2019023728A JP7115351B2 JP 7115351 B2 JP7115351 B2 JP 7115351B2 JP 2019023728 A JP2019023728 A JP 2019023728A JP 2019023728 A JP2019023728 A JP 2019023728A JP 7115351 B2 JP7115351 B2 JP 7115351B2
- Authority
- JP
- Japan
- Prior art keywords
- storage area
- safety
- access
- mode
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/145—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being virtual, e.g. for virtual blocks or segments before a translation mechanism
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
- G06F11/0724—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
- G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1491—Protection against unauthorised use of memory or access to memory by checking the subject access rights in a hierarchical protection system, e.g. privilege levels, memory rings
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/74—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1466—Key-lock mechanism
- G06F12/1475—Key-lock mechanism in a virtual system, e.g. with translation means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1052—Security improvement
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Human Computer Interaction (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Storage Device Security (AREA)
- Safety Devices In Control Systems (AREA)
Description
本発明が適用される場面の一例について説明する。
第1実施形態に係る制御装置100について説明する。
図2は、第1実施形態に係る制御装置100のハードウェア構成例を示す模式図である。図2に示すように、制御装置100は、複数のマイクロコントローラユニット(Microcontroller Unit:MCU)と、当該複数のMCUのそれぞれに対応する複数のRAM(Random access memory)とを備える。本実施の形態においては、制御装置100は、MCU110およびMCU120と、MCU110に対応するRAM115と、MCU120に対応するRAM125とを備える。なお、MCUおよびRAMは、2つに限らず、3つ以上設けられてもよい。
図3および図4は、第1実施形態に係る制御装置100aにおけるアクセス制限方法の第1の例を説明するための模式図である。なお、図3に示す制御装置100aのハードウェア構成例においては、図2に示す制御装置100のハードウェア構成例と同じ構成および機能を有する部分については同じ符号を付加し、その説明を省略する。
図5および図6は、第1実施形態に係る制御装置100bにおけるアクセス制限方法の第2の例を説明するための模式図である。なお、図5に示す制御装置100bのハードウェア構成例においては、図2に示す制御装置100のハードウェア構成例と同じ構成および機能を有する部分については同じ符号を付加し、その説明を省略する。また、図6においては、「記憶部」の一例としてRAMを例示しているが、「記憶部」に対してはRAMなどの揮発性メモリに限らず、ROMなどの不揮発性メモリを適用してもよく、その他、セーフティ制御に係るデータや標準制御に係るデータを記憶する記憶領域を含むものであれば、いずれの記憶媒体を適用してもよい。
図7は、第1実施形態に係る制御装置100cにおけるアクセス制限方法の第3の例を説明するための模式図である。なお、図7に示す制御装置100cのハードウェア構成例においては、図2に示す制御装置100のハードウェア構成例と同じ構成および機能を有する部分については同じ符号を付加し、その説明を省略する。
第2実施形態に係る制御装置200について説明する。
図8は、第2実施形態に係る制御装置200のハードウェア構成例を示す模式図である。図2に示す第1実施形態に係る制御装置100は、複数のMCUのそれぞれにセーフティコアが含まれかつ複数のMCUの少なくともいずれか一方に標準コアが含まれていたが、図8に示す第2実施形態に係る制御装置200は、単一のMCUに複数のセーフティコアが含まれかつ少なくとも1つ以上の標準コアが含まれる点で、両者が異なる。
図9は、第2実施形態に係る制御装置200aにおけるアクセス制限方法の第1の例を説明するための模式図である。なお、図9に示す制御装置200aのハードウェア構成例においては、図8に示す制御装置200のハードウェア構成例と同じ構成および機能を有する部分については同じ符号を付加し、その説明を省略する。また、図9に示す第2実施形態に係る制御装置200aにおけるアクセス制限方法の第1の例においては、図3および図4に示す第1実施形態に係る制御装置100aにおけるアクセス制限方法の第1の例と同じ構成および機能を有する部分については、その説明を省略する。
図10は、第2実施形態に係る制御装置200bにおけるアクセス制限方法の第2の例を説明するための模式図である。なお、図10に示す制御装置200bのハードウェア構成例においては、図8に示す制御装置200のハードウェア構成例と同じ構成および機能を有する部分については同じ符号を付加し、その説明を省略する。また、図10に示す第2実施形態に係る制御装置200bにおけるアクセス制限方法の第2の例においては、図5および図6に示す第1実施形態に係る制御装置100bにおけるアクセス制限方法の第2の例と同じ構成および機能を有する部分については、その説明を省略する。また、図10に示す例においても、図6に示す例と同様に、「記憶部」の一例としてRAMを例示しているが、「記憶部」に対してはRAMなどの揮発性メモリに限らず、ROMなどの不揮発性メモリを適用してもよく、その他、セーフティ制御に係るデータや標準制御に係るデータを記憶する記憶領域を含むものであれば、いずれの記憶媒体を適用してもよい。
図11は、第2実施形態に係る制御装置200cにおけるアクセス制限方法の第3の例を説明するための模式図である。なお、図11に示す制御装置200cのハードウェア構成例においては、図8に示す制御装置200のハードウェア構成例と同じ構成および機能を有する部分については同じ符号を付加し、その説明を省略する。また、図11に示す第2実施形態に係る制御装置200cにおけるアクセス制限方法の第3の例においては、図7に示す第1実施形態に係る制御装置100cにおけるアクセス制限方法の第3の例と同じ構成および機能を有する部分については、その説明を省略する。
以上のように、本実施の形態では以下のような開示を含む。
駆動装置(430)を制御する制御装置(100,200)であって、
前記駆動装置に関してセーフティ制御を実行する第1演算部(101)と、
前記駆動装置に関して標準制御を実行する第2演算部(102)と、
前記第1演算部および前記第2演算部のいずれからもアクセス可能であって、前記セーフティ制御に係るデータを記憶する第1記憶領域(1031)と、前記標準制御に係るデータを記憶する第2記憶領域(1032)とを含む記憶部(103)とを備え、
前記第1演算部は、前記第1記憶領域および前記第2記憶領域のいずれにもアクセス可能である一方で、
前記第2演算部は、前記第2記憶領域にアクセス可能であるのに対して前記第1記憶領域についてはアクセス制限されている、制御装置(100,200)。
複数のマイクロコントローラユニット(MCU)(110,120)を備え、
前記第1演算部は、前記セーフティ制御を実行するプロセッサコア(1162,1262)であり、
前記第2演算部は、前記標準制御を実行するプロセッサコア(1164)であり、
前記複数のマイクロコントローラユニットのそれぞれは、前記セーフティ制御を実行するプロセッサコア(116)を含み、
前記複数のマイクロコントローラユニットの少なくともいずれか一方は、前記標準制御を実行するプロセッサコア(1164,1264)を含む、構成1の制御装置(100)。
前記複数のマイクロコントローラユニットのそれぞれに含まれる前記セーフティ制御を実行するプロセッサコア間においては、相互監視が行われる、構成2の制御装置(100)。
マイクロコントローラユニット(MCU)(210)を備え、
前記第1演算部は、前記セーフティ制御を実行するプロセッサコア(2162,2164)であり、
前記第2演算部は、前記標準制御を実行するプロセッサコア(2262,2264)であり、
前記マイクロコントローラユニットは、前記セーフティ制御を実行するプロセッサコアを複数含むとともに、前記標準制御を実行するプロセッサコアを少なくとも1つ以上含む、構成1の制御装置(200)。
前記記憶部のメモリアドレスに対するアクセスの許可および禁止を規定するデータテーブル(600)を備え、
前記第1演算部は、前記データテーブルに基づき、前記第1記憶領域および前記第2記憶領域のいずれのメモリアドレスにもアクセス可能である一方で、
前記第2演算部は、前記第2記憶領域のメモリアドレスにアクセス可能であるのに対して前記第1記憶領域のメモリアドレスについてはアクセス制限されている、構成1~構成4のいずれかの制御装置(100a,200a)。
前記第1演算部は、所定の命令に基づいて、前記第1記憶領域および前記第2記憶領域のいずれにもアクセス可能である一方で、
前記第2演算部は、前記所定の命令に基づいて、前記第2記憶領域にアクセス可能であるのに対して前記第1記憶領域についてはアクセス制限されている、構成1~構成4のいずれかの制御装置(100b,200b)。
前記記憶部に対するアクセスの許可および禁止を規定するモードとして、第1モードと、当該第1モードよりもアクセスが制限されている第2モードとが設けられており、
前記第2演算部は、前記モードが第1モードおよび前記第2モードのいずれであるかに関わらず、前記第1記憶領域についてはアクセス制限されている、構成6の制御装置(100b,200b)。
前記第1演算部は、前記セーフティ制御を実行するプロセッサコア(1162,1262,2162,2164)であり、
前記第2演算部は、前記標準制御を実行するプロセッサコア(1164,1264,2164,2264)であり、
前記標準制御を実行するプロセッサコアおよび前記セーフティ制御を実行するプロセッサコアを含むプロセッサ(116,126,216)を補助するコプロセッサとして、当該プロセッサによる前記第1記憶領域および前記第2記憶領域に対するアクセスを監視する監視プロセッサ(119,129,219)をさらに備え、
前記第2演算部は、前記監視プロセッサによって、前記第1記憶領域に対してアクセス制限されている、構成1~構成4のいずれかの制御装置(100c,200c)。
本実施の形態に係る制御装置100によれば、セーフティ制御を実行する第1演算部101と標準制御を実行する第2演算部102とが共存する場合であっても、第2演算部102は、セーフティ制御に係る第1記憶領域1031についてはアクセス制限されているため、標準制御を実行する第2演算部102によってセーフティ制御に影響を与えることがなく、安全を担保することができる。
Claims (7)
- 駆動装置を制御する制御装置であって、
前記駆動装置に関してセーフティ制御を実行する第1演算部と、
前記駆動装置に関して標準制御を実行する第2演算部と、
前記第1演算部および前記第2演算部のいずれからもアクセス可能であって、前記セーフティ制御に係るデータを記憶する第1記憶領域と、前記標準制御に係るデータを記憶する第2記憶領域とを含む記憶部とを備え、
前記第1記憶領域および前記第2記憶領域の各々に対するアクセスを規定するモードとして、第1モードと第2モードとがあり、
前記第1記憶領域は、前記第1モードに対応する第1モード第1記憶領域と、前記第2モードに対応する第2モード第1記憶領域とを含み、
前記第2記憶領域は、前記第1モードに対応する第1モード第2記憶領域と、前記第2モードに対応する第2モード第2記憶領域とを含み、
前記第1演算部は、
前記第1モード第1記憶領域について、前記第1モードおよび前記第2モードのいずれであるかに応じてアクセスが許可または禁止され、
前記第2モード第1記憶領域について、前記第1モードおよび前記第2モードのいずれであってもアクセスが許可され、
前記第1モード第2記憶領域について、前記第1モードおよび前記第2モードのいずれであるかに応じてアクセスが許可または禁止され、
前記第2モード第2記憶領域について、前記第1モードおよび前記第2モードのいずれであってもアクセスが許可され、
前記第2演算部は、
前記第1モード第1記憶領域について、前記第1モードおよび前記第2モードのいずれであってもアクセスが禁止され、
前記第2モード第1記憶領域について、前記第1モードおよび前記第2モードのいずれであってもアクセスが禁止され、
前記第1モード第2記憶領域について、前記第1モードおよび前記第2モードのいずれであるかに応じてアクセスが許可または禁止され、
前記第2モード第2記憶領域について、前記第1モードおよび前記第2モードのいずれであってもアクセスが許可される、制御装置。 - 複数のマイクロコントローラユニット(MCU)を備え、
前記第1演算部は、前記セーフティ制御を実行するプロセッサコアであり、
前記第2演算部は、前記標準制御を実行するプロセッサコアであり、
前記複数のマイクロコントローラユニットのそれぞれは、前記セーフティ制御を実行するプロセッサコアを含み、
前記複数のマイクロコントローラユニットの少なくともいずれか一方は、前記標準制御を実行するプロセッサコアを含む、請求項1に記載の制御装置。 - 前記複数のマイクロコントローラユニットのそれぞれに含まれる前記セーフティ制御を実行するプロセッサコア間においては、相互監視が行われる、請求項2に記載の制御装置。
- マイクロコントローラユニット(MCU)を備え、
前記第1演算部は、前記セーフティ制御を実行するプロセッサコアであり、
前記第2演算部は、前記標準制御を実行するプロセッサコアであり、
前記マイクロコントローラユニットは、前記セーフティ制御を実行するプロセッサコアを複数含むとともに、前記標準制御を実行するプロセッサコアを少なくとも1つ以上含む、請求項1に記載の制御装置。 - 前記記憶部のメモリアドレスに対するアクセスの許可および禁止を規定するデータテーブルを備え、
前記第1演算部は、前記データテーブルに基づき、前記第1記憶領域および前記第2記憶領域のいずれのメモリアドレスにもアクセス可能である一方で、
前記第2演算部は、前記第2記憶領域のメモリアドレスにアクセス可能であるのに対して前記第1記憶領域のメモリアドレスについてはアクセス制限されている、請求項1~請求項4のいずれか1項に記載の制御装置。 - 前記第1演算部は、所定の命令に基づいて、前記第1記憶領域および前記第2記憶領域のいずれにもアクセス可能である一方で、
前記第2演算部は、前記所定の命令に基づいて、前記第2記憶領域にアクセス可能であるのに対して前記第1記憶領域についてはアクセス制限されている、請求項1~請求項4のいずれか1項に記載の制御装置。 - 前記第1演算部は、前記セーフティ制御を実行するプロセッサコアであり、
前記第2演算部は、前記標準制御を実行するプロセッサコアであり、
前記標準制御を実行するプロセッサコアおよび前記セーフティ制御を実行するプロセッサコアを含むプロセッサを補助するコプロセッサとして、当該プロセッサによる前記第1記憶領域および前記第2記憶領域に対するアクセスを監視する監視プロセッサをさらに備え、
前記第2演算部は、前記監視プロセッサによって、前記第1記憶領域に対してアクセス制限されている、請求項1~請求項4のいずれか1項に記載の制御装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019023728A JP7115351B2 (ja) | 2019-02-13 | 2019-02-13 | 制御装置 |
US17/424,367 US11875065B2 (en) | 2019-02-13 | 2020-01-29 | Control device |
PCT/JP2020/003096 WO2020166328A1 (ja) | 2019-02-13 | 2020-01-29 | 制御装置 |
CN202080010051.6A CN113330429A (zh) | 2019-02-13 | 2020-01-29 | 控制装置 |
EP20756160.6A EP3926480A4 (en) | 2019-02-13 | 2020-01-29 | CONTROL DEVICE |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019023728A JP7115351B2 (ja) | 2019-02-13 | 2019-02-13 | 制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020135046A JP2020135046A (ja) | 2020-08-31 |
JP7115351B2 true JP7115351B2 (ja) | 2022-08-09 |
Family
ID=72045600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019023728A Active JP7115351B2 (ja) | 2019-02-13 | 2019-02-13 | 制御装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11875065B2 (ja) |
EP (1) | EP3926480A4 (ja) |
JP (1) | JP7115351B2 (ja) |
CN (1) | CN113330429A (ja) |
WO (1) | WO2020166328A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115933997B (zh) * | 2023-01-30 | 2023-06-13 | 南京芯驰半导体科技有限公司 | 数据访问方法、相关设备及存储介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011257889A (ja) | 2010-06-07 | 2011-12-22 | Fuji Electric Co Ltd | 安全制御システム |
JP2014048849A (ja) | 2012-08-30 | 2014-03-17 | Fuji Electric Co Ltd | 安全制御システム、及び安全制御システムのプロセッサ |
JP2017204286A (ja) | 2017-06-28 | 2017-11-16 | 日立オートモティブシステムズ株式会社 | 車両用制御装置 |
JP2018067047A (ja) | 2016-10-17 | 2018-04-26 | オークマ株式会社 | 制御装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101954733B1 (ko) | 2012-10-26 | 2019-03-06 | 삼성전자주식회사 | 보안 콘텐츠를 처리하는 시스템 온 칩 및 그것을 포함하는 모바일 장치 |
WO2015145562A1 (ja) | 2014-03-25 | 2015-10-01 | 三菱電機株式会社 | プログラミング装置及び実行コード生成方法 |
US20170060783A1 (en) * | 2015-09-01 | 2017-03-02 | Mediatek Inc. | Apparatus for performing secure memory allocation control in an electronic device, and associated method |
KR20180066601A (ko) | 2016-12-09 | 2018-06-19 | 삼성전자주식회사 | 메모리 시스템의 구동 방법 |
-
2019
- 2019-02-13 JP JP2019023728A patent/JP7115351B2/ja active Active
-
2020
- 2020-01-29 WO PCT/JP2020/003096 patent/WO2020166328A1/ja unknown
- 2020-01-29 CN CN202080010051.6A patent/CN113330429A/zh active Pending
- 2020-01-29 EP EP20756160.6A patent/EP3926480A4/en active Pending
- 2020-01-29 US US17/424,367 patent/US11875065B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011257889A (ja) | 2010-06-07 | 2011-12-22 | Fuji Electric Co Ltd | 安全制御システム |
JP2014048849A (ja) | 2012-08-30 | 2014-03-17 | Fuji Electric Co Ltd | 安全制御システム、及び安全制御システムのプロセッサ |
JP2018067047A (ja) | 2016-10-17 | 2018-04-26 | オークマ株式会社 | 制御装置 |
JP2017204286A (ja) | 2017-06-28 | 2017-11-16 | 日立オートモティブシステムズ株式会社 | 車両用制御装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2020166328A1 (ja) | 2020-08-20 |
US11875065B2 (en) | 2024-01-16 |
EP3926480A4 (en) | 2022-11-23 |
CN113330429A (zh) | 2021-08-31 |
JP2020135046A (ja) | 2020-08-31 |
EP3926480A1 (en) | 2021-12-22 |
US20220365730A1 (en) | 2022-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2461251B1 (en) | Memory protection unit and a method for controlling an access to a memory device | |
IT8922811A1 (it) | Procedimento per la sorveglianza del campo degli indirizzi in apparecchi di elaborazione dati in tempo reale. | |
CN101578589A (zh) | 用户空间虚拟化*** | |
JPH041374B2 (ja) | ||
JP7115351B2 (ja) | 制御装置 | |
WO2017090364A1 (ja) | 車両制御装置 | |
JP6955858B2 (ja) | 制御装置 | |
JP2008242593A (ja) | マルチプロセッサシステム及びマルチプロセッサシステムにおけるアクセス保護方法 | |
CN108197503A (zh) | 一种为间接访问存储控制器增加保护功能的装置 | |
JP2006338426A (ja) | 計算機システム | |
EP3361335B1 (en) | Safety controller using hardware memory protection | |
JP4340669B2 (ja) | 入出力制御装置,入出力制御方法,プロセス制御装置及びプロセス制御方法 | |
JP2010033290A (ja) | プログラマブルコントローラのプログラム編集装置 | |
JPH11338833A (ja) | マルチプロセッサ型コントローラ及びスケーラブルコントローラシステム | |
Barth et al. | Functional safety on multicore microcontrollers for industrial applications | |
JP2013164873A (ja) | マルチプロセッサシステム | |
JP7512097B2 (ja) | リソース保護 | |
JP2007280376A (ja) | プログラマブル・コントローラ | |
JPH0795311B2 (ja) | 二重化処理装置 | |
JP5700223B2 (ja) | 制御装置 | |
JP2020205050A (ja) | リソース保護 | |
JP2023152485A (ja) | 処理装置 | |
JPS6074060A (ja) | 記憶保護装置 | |
JPH02189661A (ja) | メモリの書き込み保護方式 | |
JPS6195464A (ja) | デ−タ保護方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220628 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220711 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7115351 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |