JP7114350B2 - 電源装置及び画像形成装置 - Google Patents
電源装置及び画像形成装置 Download PDFInfo
- Publication number
- JP7114350B2 JP7114350B2 JP2018109579A JP2018109579A JP7114350B2 JP 7114350 B2 JP7114350 B2 JP 7114350B2 JP 2018109579 A JP2018109579 A JP 2018109579A JP 2018109579 A JP2018109579 A JP 2018109579A JP 7114350 B2 JP7114350 B2 JP 7114350B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching element
- terminal
- resistor
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Control Or Security For Electrophotography (AREA)
- Dc-Dc Converters (AREA)
Description
(2)トランスと、前記トランスの1次側に接続され、前記トランスに流れる電流をオン、オフするスイッチング素子であって、ゲート端子に電源が接続された前記スイッチング素子と、前記トランスの2次側から出力される出力電圧の目標電圧と前記出力電圧とを比較し、前記出力電圧が前記目標電圧となるように制御する比較手段と、前記スイッチング素子に流れる電流を検知する電流検知手段と、前記電流検知手段により検知された電流に基づいて前記電源から前記スイッチング素子への電圧の供給を遮断し、前記スイッチング素子をオフ状態にする遮断手段と、前記遮断手段により前記電源から前記スイッチング素子への電圧の供給が遮断されてから、前記遮断手段による前記スイッチング素子のオフ状態を維持する維持手段と、を備え、前記電流検知手段は、前記スイッチング素子のソース端子に一端が接続され、他端が接地された第1の抵抗であり、前記遮断手段は、前記スイッチング素子と前記第1の抵抗との接続点にベース端子が接続され、エミッタ端子が接地されたトランジスタであり、前記比較手段は、前記出力電圧が第2の抵抗及び第3の抵抗によって分圧された電圧が非反転入力端子に入力され、前記目標電圧に応じた電圧が反転入力端子に入力され、出力端子が前記スイッチング素子のゲート端子に接続されたコンパレータであり、前記トランジスタは、コレクタ端子が前記非反転入力端子に接続され、前記維持手段は、前記トランジスタがオフしたことに応じて前記非反転入力端子に入力される電圧を前記分圧された電圧から低下させることにより前記スイッチング素子のオフ状態を維持することを特徴とする電源装置。
(3)感光体と、前記感光体に潜像を形成する露光手段と、前記露光手段により形成された前記潜像を現像しトナー像を形成する現像手段と、前記トナー像を記録媒体に転写する転写手段と、前記(1)又は前記(2)に記載の電源装置と、を備えることを特徴とする画像形成装置。
図6を用いて一般的な電源装置の構成について説明する。図6は高電圧電源の回路図である。電源装置は、抵抗R101~R107、コンデンサC101~C104、ダイオードD101、D102を有する。電源装置は、電界効果トランジスタ(例えば、MOSFET等)Q101(以下、FET Q101という)、高圧トランス(以下、トランスという)T101、比較手段であるコンパレータCP101を有する。FET Q101はトランスT101の1次側に接続されている。出力1は、高電圧の負電圧を出力する部分である。電源V1はトランスT101の1次電流を生成する電源であり、例えば24V等の比較的大きな電圧の直流電源である。電源V2は制御回路用の電源であり、例えば3.3Vや5V等の比較的小さく、高精度な直流電源である。入力1には、CPU等の制御部からFET Q101を駆動するためのパルス信号が入力される。入力2には、同じく制御部から出力1から出力される電圧の目標電圧を決定するPWM信号が入力される。入力1及び入力2には、電源装置を制御するCPU等の制御部から信号が入力されるが、制御部は、電源装置内に設けられていてもよいし、電源装置を搭載する機器、例えば画像形成装置側の制御部であってもよい。
実施例1のモノクロレーザプリンタ(以下、プリンタという)100の断面図を図1に示す。プリンタ100は、給紙部101、露光手段であるレーザスキャナ102、トナータンク103、現像手段である現像ローラ104、感光体である感光ドラム105、転写手段である転写ローラ106、帯電ローラ107及び廃トナータンク108を備える。また、プリンタ100は、定着ローラ109、加圧ローラ110、排出部111、搬送経路112及び現像ブレード114を備える。給紙部101は、印刷対象の記録媒体(例えば、用紙P)を格納しておく給紙部であり、内部には用紙Pが積載されている。レーザスキャナ102は、レーザ光113を感光ドラム105に照射する。このときのレーザ光113の光路を破線で示す。トナータンク103は、内部に磁性体トナーを収納している。搬送経路112は用紙Pが搬送される経路である。現像ブレード114は現像ローラ104上のトナー量を規制するブレードである。
続いてプリンタ100の動作説明を行う。プリンタ100が印刷ジョブを受信すると、プリンタ100が備える各ローラとレーザスキャナ102が動作を開始する。帯電ローラ107は後述する電源装置200の回路基板(不図示)から電力を供給され、負の高電圧を帯び、感光ドラム105の表面を帯電させる。例えばパーソナルコンピュータ等の外部装置から画像信号が送信されてくると、それに伴いレーザスキャナ102がレーザ光113を画素に応じて点滅させながら感光ドラム105表面を長手方向(感光ドラム105の回転軸方向)に走査する。感光ドラム105はレーザ光113が照射された部分の電荷が消滅し、潜像が形成される。現像ローラ104は、負の高圧が供給されていると共に、現像ローラ104内部には磁石を有しており、トナータンク103内の磁性体トナーを磁力によって引き寄せ、静電気力によって潜像に応じてトナーを感光ドラム105に移動させる。これにより、感光ドラム105上にトナー像が形成される。また、現像ブレード114には現像ローラ104に対して例えば数100V程度の電位差をつけられている。このため、現像ローラ104上のトナーは、現像ブレード114本体による物理的な規制と共に静電気力によっても一様にコーティングされる。
このようにプリンタ100は各種高電圧を必要とし、そのための電源装置である高電圧生成回路を搭載している。本発明では、これらの高電圧発生回路として図2に示す回路を提案する。なお、図6で説明した構成と同じ構成には同じ符号を付し、説明を省略する。図2の電源装置200は、ツェナーダイオードZD201、抵抗R201~R204、バイポーラトランジスタ(以下、トランジスタという)TR201を備える。トランジスタTR201は、FET Q101と抵抗R204との接続点にベース端子が接続されている。
上述したアナログ動作について図3と図4の波形を用いて説明する。図3は、図2の回路図においてツェナーダイオードZD201及び抵抗R202が接続されていなかった場合の各波形を示すグラフである。具体的には、図3(a)はFET Q101ゲート・ソース間電圧の波形を示し、図3(b)はFET Q101のドレイン・ソース間電圧の波形を示し、図3(c)は抵抗R204の両端電圧の波形を示す。横軸はいずれも時間を示す。図3(b)には電源1の電圧24Vを破線で示す。図3(c)にはトランジスタTR201のベース・エミッタ間電圧0.6Vを破線で示す。抵抗R204の両端電圧はFET Q101のドレイン電流の動きとほぼ等しい。また、図4は図2そのままの回路(ツェナーダイオードZD201及び抵抗R202が接続されている回路)の図3と同じ項目のグラフである。図4(b)にはツェナー電圧28VにトランジスタTR201のベース・エミッタ間電圧0.6Vを加えた28.6Vを破線で示す。すなわち図3と図4は、ツェナーダイオードZD201と抵抗R202の有無の違いによる図2の回路動作の違いを示している。
実施例2の回路図を図5に示す。図5は図2からツェナーダイオードZD201及び抵抗R202を削除し、抵抗R301を加え、トランジスタTR201のコレクタ端子の接続先を変更したものである。図2と同じ構成には同じ符号を付し説明を省略する。具体的には、2次側の電圧を抵抗R105及び抵抗R301を介してコンパレータCP101の非反転入力端子に入力している。また、トランジスタTR201のコレクタ端子は、抵抗R105と抵抗R301との間に接続されている。入力2、電源V2、電源V3に加える電圧や信号は実施例1と同様である。実施例2ではトランジスタTR201がオンになると、コンパレータCP101の非反転入力端子の電圧を低下させる。するとコンパレータCP101では、反転入力端子の電圧が非反転入力端子の電圧を上回る、言い換えれば出力1の出力電圧(の絶対値)が目標電圧を上回ったように見えるため、コンパレータCP101の出力はローレベルとなる。これにより、コンパレータCP101はFET Q101のゲート・ソース間電圧を低下させる。これによってFET Q101のオフが始まり、抵抗R204の両端電圧が低下してトランジスタTR201はオフに転じる。ところが、コンデンサC104の存在によってコンパレータCP101の非反転入力端子の電圧はすぐに回復せず、一定時間、反転入力端子の方が低い状態(出力1の出力電圧が目標電圧を上回ったように見える状態)が継続する。これによりFET Q101がオフ状態である時間が一定時間確保され、実施例1と同様にFET Q101を確実にオフすることができる。コンデンサC104は、維持手段として機能する。ここで、一定時間は、抵抗R104、R105の抵抗値とコンデンサC104の容量とによって決定される時定数により決定される。
Q101 FET
R202、R204 抵抗
T101 トランス
TR201 トランジスタ
ZD201 ツェナーダイオード
Claims (5)
- トランスと、
前記トランスの1次側に接続され、前記トランスに流れる電流をオン、オフするスイッチング素子であって、ゲート端子に電源が接続された前記スイッチング素子と、
前記トランスの2次側から出力される出力電圧の目標電圧と前記出力電圧とを比較し、前記出力電圧が前記目標電圧となるように制御する比較手段と、
前記スイッチング素子に流れる電流を検知する電流検知手段と、
前記電流検知手段により検知された電流に基づいて前記電源から前記スイッチング素子への電圧の供給を遮断し、前記スイッチング素子をオフ状態にする遮断手段と、
前記遮断手段により前記電源から前記スイッチング素子への電圧の供給が遮断されてから、前記遮断手段による前記スイッチング素子のオフ状態を維持する維持手段と、
を備え、
前記電流検知手段は、前記スイッチング素子のソース端子に一端が接続され、他端が接地された第1の抵抗であり、
前記遮断手段は、前記スイッチング素子と前記第1の抵抗との接続点にベース端子が接続され、エミッタ端子が接地され、コレクタ端子が前記スイッチング素子のゲート端子に接続されたトランジスタであり、
前記比較手段は、前記出力電圧が第2の抵抗及び第3の抵抗によって分圧された電圧が非反転入力端子に入力され、前記目標電圧に応じた電圧が反転入力端子に入力され、出力端子が前記スイッチング素子のゲート端子に接続されたコンパレータであり、
前記維持手段は、ツェナーダイオードと、第4の抵抗と、を有し、前記ツェナーダイオードと前記第4の抵抗とが直列に接続されており、一端が前記スイッチング素子のドレイン端子に接続され、他端が前記トランジスタのベース端子に接続されていることを特徴とする電源装置。 - 前記維持手段は、前記スイッチング素子のドレイン-ソース間電圧が、前記ツェナーダイオードのツェナー電圧と前記トランジスタのベース-エミッタ間電圧との和を超えている間、前記スイッチング素子のオフ状態を維持することを特徴とする請求項1に記載の電源装置。
- トランスと、
前記トランスの1次側に接続され、前記トランスに流れる電流をオン、オフするスイッチング素子であって、ゲート端子に電源が接続された前記スイッチング素子と、
前記トランスの2次側から出力される出力電圧の目標電圧と前記出力電圧とを比較し、前記出力電圧が前記目標電圧となるように制御する比較手段と、
前記スイッチング素子に流れる電流を検知する電流検知手段と、
前記電流検知手段により検知された電流に基づいて前記電源から前記スイッチング素子への電圧の供給を遮断し、前記スイッチング素子をオフ状態にする遮断手段と、
前記遮断手段により前記電源から前記スイッチング素子への電圧の供給が遮断されてから、前記遮断手段による前記スイッチング素子のオフ状態を維持する維持手段と、
を備え、
前記電流検知手段は、前記スイッチング素子のソース端子に一端が接続され、他端が接地された第1の抵抗であり、
前記遮断手段は、前記スイッチング素子と前記第1の抵抗との接続点にベース端子が接続され、エミッタ端子が接地されたトランジスタであり、
前記比較手段は、前記出力電圧が第2の抵抗及び第3の抵抗によって分圧された電圧が非反転入力端子に入力され、前記目標電圧に応じた電圧が反転入力端子に入力され、出力端子が前記スイッチング素子のゲート端子に接続されたコンパレータであり、
前記トランジスタは、コレクタ端子が前記非反転入力端子に接続され、
前記維持手段は、前記トランジスタがオフしたことに応じて前記非反転入力端子に入力される電圧を前記分圧された電圧から低下させることにより前記スイッチング素子のオフ状態を維持することを特徴とする電源装置。 - 前記維持手段は、一端が前記トランジスタの前記コレクタ端子に接続され、他端が接地されたコンデンサであり、前記第2の抵抗、前記第3の抵抗及び前記コンデンサによって決定される時定数によって決定される時間、前記スイッチング素子のオフ状態を維持することを特徴とする請求項3に記載の電源装置。
- 感光体と、
前記感光体に潜像を形成する露光手段と、
前記露光手段により形成された前記潜像を現像しトナー像を形成する現像手段と、
前記トナー像を記録媒体に転写する転写手段と、
請求項1から請求項4のいずれか1項に記載の電源装置と、
を備えることを特徴とする画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018109579A JP7114350B2 (ja) | 2018-06-07 | 2018-06-07 | 電源装置及び画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018109579A JP7114350B2 (ja) | 2018-06-07 | 2018-06-07 | 電源装置及び画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019213408A JP2019213408A (ja) | 2019-12-12 |
JP7114350B2 true JP7114350B2 (ja) | 2022-08-08 |
Family
ID=68844170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018109579A Active JP7114350B2 (ja) | 2018-06-07 | 2018-06-07 | 電源装置及び画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7114350B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012157191A (ja) | 2011-01-27 | 2012-08-16 | Cosel Co Ltd | スイッチング電源装置 |
JP2016154432A (ja) | 2015-02-18 | 2016-08-25 | キヤノン株式会社 | 電源装置及び画像形成装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0545113Y2 (ja) * | 1986-11-28 | 1993-11-17 |
-
2018
- 2018-06-07 JP JP2018109579A patent/JP7114350B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012157191A (ja) | 2011-01-27 | 2012-08-16 | Cosel Co Ltd | スイッチング電源装置 |
JP2016154432A (ja) | 2015-02-18 | 2016-08-25 | キヤノン株式会社 | 電源装置及び画像形成装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2019213408A (ja) | 2019-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110579947B (zh) | 电源装置和图像形成装置 | |
US20160238983A1 (en) | Power supply apparatus and image forming apparatus | |
JP6727806B2 (ja) | 電源装置及び画像形成装置 | |
JP7114350B2 (ja) | 電源装置及び画像形成装置 | |
US20070013409A1 (en) | Digitally controlled high-voltage power supply and method therefor | |
US7020407B2 (en) | Transferring apparatus with two or more voltage output modes | |
JP6448305B2 (ja) | 電源装置および画像形成装置 | |
JP2007034092A (ja) | 高圧電源装置およびそれを備えた画像形成装置 | |
JP2007072072A (ja) | 画像形成装置 | |
JP6607822B2 (ja) | 高圧電源装置及び画像形成装置 | |
JP6671879B2 (ja) | 高圧電源装置及び画像形成装置 | |
JP6808438B2 (ja) | 電源装置及び画像形成装置 | |
JP2010161836A (ja) | 電源装置および画像形成装置 | |
JP6562618B2 (ja) | 電源装置及び画像形成装置 | |
JP5622095B2 (ja) | 現像装置、画像形成装置及びプロセスカートリッジ | |
JP2010204212A (ja) | 画像形成装置、画像形成制御方法、画像形成制御プログラム及び記録媒体 | |
JP4590250B2 (ja) | 高圧電源装置 | |
JP5424117B2 (ja) | 現像装置、画像形成装置及びプロセスカートリッジ | |
JP6700695B2 (ja) | 電源装置及び画像形成装置 | |
JP2010243768A (ja) | 画像形成装置および帯電器用電源 | |
JP2009163221A (ja) | 画像形成装置 | |
JP2022079160A (ja) | 画像形成装置 | |
JP2007052690A (ja) | 電源装置及び画像処理装置 | |
JP2023074340A (ja) | 画像形成装置 | |
JP2022135237A (ja) | スイッチング電源及び画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210527 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220628 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220727 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7114350 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |