JP7112160B2 - 高性能スーパーβ（ＳＢＮＰＮ） - Google Patents

高性能スーパーβ（ＳＢＮＰＮ） Download PDF

Info

Publication number
JP7112160B2
JP7112160B2 JP2019513835A JP2019513835A JP7112160B2 JP 7112160 B2 JP7112160 B2 JP 7112160B2 JP 2019513835 A JP2019513835 A JP 2019513835A JP 2019513835 A JP2019513835 A JP 2019513835A JP 7112160 B2 JP7112160 B2 JP 7112160B2
Authority
JP
Japan
Prior art keywords
layer
sbnpn
teos
transistor
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019513835A
Other languages
English (en)
Other versions
JP2019530226A (ja
JP2019530226A5 (ja
Inventor
ベンナ バーンハート
シュワルツ ウルフギャング
ジョージ シュタウファー ベルトールド
Original Assignee
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ インコーポレイテッド filed Critical テキサス インスツルメンツ インコーポレイテッド
Publication of JP2019530226A publication Critical patent/JP2019530226A/ja
Publication of JP2019530226A5 publication Critical patent/JP2019530226A5/ja
Application granted granted Critical
Publication of JP7112160B2 publication Critical patent/JP7112160B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7315—Transistors with hook collector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

ＮＰＮトランジスタは、Ｐ型領域を囲む２つのＮ型領域を有する。Ｎ型領域の一つはコレクタであり、Ｐ型領域はベースであり、２つ目のＮ型領域はエミッタである。ＮＰＮトランジスタがどのように電圧バイアスされるかに応じて、ＮＰＮトランジスタは異なるモードのオペレーションを有し得る。エミッタベース接合が逆バイアスされ、コレクタベース接合が逆バイアスされるとき、ＮＰＮトランジスタは、カットオフモードで動作する。エミッタベース接合が順方向バイアスされ、コレクタベース接合が逆バイアスされるとき、ＮＰＮトランジスタはアクティブモードで動作し、エミッタベース接合が順方向バイアスされ、コレクタベース接合が順方向バイアスされるとき、ＮＰＮトランジスタは飽和モードで動作する。アクティブモードは、トランジスタが増幅器として用いられるべきであるときに用いられ、トランジスタがスイッチとして用いられるべきときカットオフモード及び飽和モードが用いられる。
ＮＰＮトランジスタの一つのパラメータは共通エミッタ電流利得であり、これは、大抵β又はＨＦＥとして知られる。イナクティブモードのとき、共通エミッタ電流利得は、ベース電流に対するコレクタ電流の比である。例示のＮＰＮトランジスタでは、共通エミッタ電流利得は、５０～２００の範囲であり得る。例示のスーパーβ ＮＰＮ（ＳＢＮＰＮ）トランジスタでは、共通エミッタ電流利得は、１０００又はそれ以上であり得る。
記載される例は、ＳＢＮＰＮトランジスタをつくるための方法を含み、この方法は、Ｐ型エピタキシャル層上にオルトケイ酸テトラエチル（ＴＥＯＳ）層を堆積すること、及びＴＥＯＳ層上に窒化物層を堆積することを含む。窒化物層及びＴＥＯＳ層の一部を選択的にエッチングで除くことにより、ＳＢＮＰＮトランジスタのエミッタ領域がパターニングされる。第２のＴＥＯＳ層が、窒化物層の頂部上に、窒化物層及びＴＥＯＳ層の側部に沿って、及びＰ型エピタキシャル層の頂部上に、堆積される。Ｐ型エピタキシャル層は、ＳＢＮＰＮトランジスタのエミッタ領域を形成するために、第２のＴＥＯＳ層を介してＮ型イオンでインプラントされる。
別の例が、Ｐ型エピタキシャル層上に、スクリーン酸化物層、第１のＴＥＯＳ層、窒化物層、及び第１のフォトレジスト層を堆積することを含む、ＳＢＮＰＮトランジスタをつくるための方法を含む。第１のフォトレジスト層は、ＳＢＮＰＮトランジスタのエミッタ領域を露出させるようにパターニングされる。ＳＢＮＰＮトランジスタのエミッタ領域における、スクリーン酸化物層、第１のＴＥＯＳ層、及び窒化物層がエッチングにより除かれる。第１のフォトレジスト層が取り除かれ、第２のＴＥＯＳ層が、窒化物層の上に及びＳＢＮＰＮトランジスタのエミッタ領域におけるＰ型エピタキシャル層の上に堆積される。第２のフォトレジスト層が窒化物層上に堆積され、第２のフォトレジスト層は、ＳＢＮＰＮトランジスタのエミッタインプラント領域を露出させるようにパターニングされる。Ｐ型エピタキシャル層は、ＳＢＮＰＮトランジスタのエミッタ領域を形成するために第２のＴＥＯＳ層を介してインプラントされる。
更に別の例が、ベース、エミッタ、及びコレクタを含む、ＳＢＮＰＮトランジスタを含む。エミッタは、Ｐ型エピタキシャル層の頂部上の窒化物層及び第１のＴＥＯＳ層を含む。第２のＴＥＯＳ層が、窒化物層及び第１のＴＥＯＳ層上に堆積される。第２のＴＥＯＳ層は、窒化物層及び第１のＴＥＯＳ層のアンダーカット領域を充填し、第２のＴＥＯＳ層は、エミッタインプラント工程のための均質スクリーン酸化物を含む。
種々の例示の実施例に従ったＳＢＮＰＮトランジスタの断面図を示す。
種々の例示の実施例に従ったＳＢＮＰＮトランジスタの上から下への図を示す。
種々の例示の実施例に従って製造されているＳＢＮＰＮトランジスタの断面図を示す。 種々の例示の実施例に従って製造されているＳＢＮＰＮトランジスタの断面図を示す。 種々の例示の実施例に従って製造されているＳＢＮＰＮトランジスタの断面図を示す。 種々の例示の実施例に従って製造されているＳＢＮＰＮトランジスタの断面図を示す。 種々の例示の実施例に従って製造されているＳＢＮＰＮトランジスタの断面図を示す。 種々の例示の実施例に従って製造されているＳＢＮＰＮトランジスタの断面図を示す。 種々の例示の実施例に従って製造されているＳＢＮＰＮトランジスタの断面図を示す。 種々の例示の実施例に従って製造されているＳＢＮＰＮトランジスタの断面図を示す。
種々の例示の実施例に従ったＳＢＮＰＮトランジスタのエミッタ領域を製造する方法のプロセスフローチャートを示す。
本記載において、「結合する」という用語は、間接的又は直接的な有線又はワイヤレスの接続を意味する。そのため、第１のデバイスが第２のデバイスに結合する場合、その接続は、直接的接続を介するものであり得、又は、他のデバイス及び接続を介する間接的接続を介するものであり得る。
ＳＢＮＰＮトランジスタを製造するとき、共通エミッタ電流利得はウェハ内で変動し得、ウェハ毎に変動し得、及びロット毎に変動し得る。理想的には、均一で予測可能な共通エミッタ電流利得を有するＳＢＮＰＮトランジスタが生成され得るように、この変動は最小まで低減され得る。例示の実施例は、ＳＢＮＰＮトランジスタ、及びより均一で予測可能な共通エミッタ電流利得を有するＳＢＮＰＮトランジスタを生成するＳＢＮＰＮトランジスタ製造方法を含む。一例において、既存の酸化物層が取り除かれ、後続のエミッタイオンインプラント工程において少なくとも幾つかの従来のＳＢＮＰＮトランジスタよりも良好な均一性を提供する新たな酸化物層が堆積される。後続のエミッタイオンインプラント工程におけるより良好な均一性は、ウェハ内、ウェハ毎、及びロット毎の共通エミッタ電流利得変動における低減され変動となる。
図１は、説明される実施例に従ったＳＢＮＰＮトランジスタ１００の一実施例の断面図を示す。本明細書における例は、ＳＢＮＰＮトランジスタ及び関連する方法を含むが、こういった実施例は、いかなる特定のタイプのトランジスタにも限定されず、他のタイプのトランジスタにおいてなされ得る。図１におけるＳＢＮＰＮトランジスタ１００は、一つ又は複数のベース端子１０２、一つ又は複数のコレクタ端子１０４、及び一つ又は複数のエミッタ端子１０６を有する。一つ又は複数のベース端子１０２、一つ又は複数のコレクタ端子１０４、及び一つ又は複数のエミッタ端子１０６は、ＳＢＮＰＮトランジスタ１００のための電気的信号のための接続として用いられ得る。ＳＢＮＰＮトランジスタ１００は、埋め込み酸化物層１０８により支持される。埋め込み酸化物層１０８は、ＳＢＮＰＮトランジスタ１００を電気的に隔離するために一つ又は複数の隔離トレンチ１１０と共に機能する。例えば、埋め込み酸化物層１０８は、ＳＢＮＰＮトランジスタ１００を、近隣のＳＢＮＰＮトランジスタから及びＳＢＮＰＮ１００と同じウェハ上に形成され得る他のデバイスから電気的に隔離する。
幾つかの実施例において、ＳＢＮＰＮトランジスタのベース部分は、ベース端子１０２及びＰ型エピタキシャル層１１１を含む。ＳＢＮＰＮトランジスタのコレクタ部分は、コレクタ端子１０４及び複数のＮ型領域を含み得る。コレクタ部分の複数のＮ型領域は、垂直Ｎ型チャネル１１２、水平Ｎ型チャネル１１４、及びＮ型エピタキシャル層１１８を含む。そのため、図１の例において、こういった複数のＮ型領域は、３つのＮ型領域を含むコレクタ部分の一部を形成する。ＳＢＮＰＮトランジスタのエミッタ部分は、エミッタ端子１０６、ポリシリコン構造１２０、及びＮ型エミッタ領域１２２を含む。
図２は、図１のＳＢＮＰＮトランジスタ１００の上から下への図を示す。図２に示した例において、ＳＢＮＰＮトランジスタ１００は、１６個のベース端子１０２、７個のコレクタ端子１０４、及び一つの細長いエミッタ端子１０６を有する。しかしながら、実施例は、任意の特定の端子の数、端子の形状、又は端子のサイズに限定されない。また、実施例は、図２に示すものとは異なる数の端子、異なる形状の端子、及び異なるサイズの端子を有し得る。
図３～図１０は、一実施例に従って製造されているＳＢＮＰＮトランジスタの断面図を示す。具体的には、図３～図１０は、エミッタ領域（例えば、図１におけるポリシリコン構造１２０及びＮ型エミッタ領域１２２）を製造する方法の一実施例を示す。図３において、スクリーン酸化物層３０２、ＴＥＯＳ層３０４、及び窒化物層３０６が、Ｐ型エピタキシャル層３０８上に堆積される。一実施例において、スクリーン酸化物層３０２は約２～５ナノメートル（ｎｍ）であり、ＴＥＯＳ層３０４は約１０～３０ｎｍであり、窒化物層は約５０～８０ｎｍである。しかしながら、実施例は任意の特定の厚みに限定されず、スクリーン酸化物層３０２、ＴＥＯＳ層３０４、及び窒化物層３０６は、異なる厚みを有し得る。
図４において、フォトレジスト４０２の層が、窒化物層３０６の頂部に塗布され、フォトレジスト４０２の層は、ＳＢＮＰＮトランジスタのエミッタとなるエリアを形成するようにパターニングされる。例えば、窒化物層３０６の表面全体にフォトレジストが塗られる。その後、フォトレジストのエリア上に光を選択的に照らすためにフォトマスクが用いられ、不要なフォトレジストを取り除くために現像液が用いられる。フォトレジストの開口は、エミッタを形成するために材料をエッチングにより除くために用いられ得る。
図５において、フォトレジスト層４０２により覆われていない窒化物層３０６及びＴＥＯＳ層３０４の一部がエッチングにより除かれる。ＴＥＯＳ層３０４は、約３～１２ｎｍのＴＥＯＳ層３０４が残るように、エッチングにより除かれる。
図６において、図４及び図５からフォトレジスト層４０２がまず取り除かれる。一実施例において、プラズマアッシング工程をまず実施し、その後、残ったフォトレジストを取り除くためにウェットエッチング（例えば、Ｈ２ＳＯ４及びＨ２Ｏ２ウェットエッチング）を実施することにより、フォトレジスト層４０２が取り除かれる。フォトレジスト層４０２が取り除かれた後、エミッタ領域における露出されたＴＥＯＳ層３０４を取り除くために別のウェットエッチングが実施される。例えば、フッ化水素酸（ＨＦ）ウェットエッチングが実施され得る。しかしながら、実施例は、Ｐ型エピタキシャル層３０８を露出させるために、露出されたＴＥＯＳ層３０４と、露出されたＴＥＯＳ層３０４の下のスクリーン酸化物層３０２とを取り除くための任意の特定のタイプのエッチングに限定されない。
図７の例において、第２のＴＥＯＳ層７０２が、窒化物層３０６の頂部の上に、窒化物層３０６、ＴＥＯＳ層３０４、及びスクリーン酸化物層３０２の側部に沿って、及び露出されたＰ型エピタキシャル層３０８の頂部の上に、堆積される。一実施例において、第２のＴＥＯＳ層７０２は約２～８ｎｍであり、低温（例えば、６４０℃）の低堆積レートプロセスを用いて堆積され得る。第２のＴＥＯＳ層７０２は、例示として２つの機能を実施する。第１に、第２のＴＥＯＳ層７０２は、後続のエミッタインプラント工程のための均質スクリーン酸化物として機能する。第２に、第２のＴＥＯＳ層７０２は、露出されたＴＥＯＳ層３０４を取り除く上述のウェットエッチングに起因して生じる、窒化物層３０６、ＴＥＯＳ層３０４、及びスクリーン酸化物層３０２の任意のアンダーカットを充填するように働く。
図８において、フォトレジスト８０２の第２の層が、第２のＴＥＯＳ層７０２の頂部に塗布される。フォトレジスト８０２の層は、エミッタインプラント工程を受けるＳＢＮＰＮトランジスタの一部を露出させるように、及びエミッタインプラント工程を受けることから阻止され得るＳＢＮＰＮトランジスタの一部を保護するようにパターニングされる。
図９において、エミッタインプラント工程が実施される。Ｎ型イオン９０２（例えば、ヒ素イオン）が、ＳＢＮＰＮトランジスタ上に投射される。第２のＴＥＯＳ層７０２がＰ型エピタキシャル層３０８を覆うエリアを含む露出されたエリアが、インプラントを受ける。第２のＴＥＯＳ層７０２はスクリーン酸化物層として機能し、Ｎ型イオン９０２に、Ｐ型エピタキシャル層３０８を通過させ、Ｐ型エピタキシャル層３０８を貫入させる。これは、エミッタとして機能するＮ型領域９０４を形成する。
図１０において、図８及び図９からフォトレジスト８０２の層が取り除かれる。一実施例において、フォトレジスト８０２の層は、プラズマアッシング工程を実施し、その後、残ったフォトレジストを取り除くためにウェットエッチング（例えば、Ｈ２ＳＯ４及びＨ２Ｏ２ウェットエッチング）を実施することにより取り除かれる。フォトレジスト８０２の層が取り除かれた後、エミッタ領域における露出されたＴＥＯＳ層７０２を取り除くために別のウェットエッチングが実施され得る。実施例は、露出されたＴＥＯＳ層３０４を取り除くための任意の特定のタイプのエッチングに限定されず、露出されたＴＥＯＳ層３０４を取り除く任意のエッチングを含む。
図１１は、一実施例に従ったＳＢＮＰＮトランジスタのエミッタ領域を製造する方法のプロセスフローチャートを示す。ブロック１１０２において、スクリーン酸化物層、ＴＥＯＳ層、及び窒化物層が、Ｐ型エピタキシャル層上に堆積される。ブロック１１０４において、フォトレジストの層が、窒化物層上に堆積され、エミッタ領域のためにパターニングされる。ブロック１１０６において、フォトレジストにより覆われていない窒化物層のエリアがエッチングにより除かれ、酸化物の薄膜（例えば、５０～１０５Å）がＰ型エピタキシャル層を覆って残される。ブロック１１０８において、フォトレジストの層が取り除かれ、酸化物の薄膜がエッチングにより除かれる。ブロック１１１０において、第２のＴＥＯＳ層が堆積される。第２のＴＥＯＳ層は、後続のエミッタインプラント工程のための均質スクリーン酸化物として機能し、第２のＴＥＯＳ層は、窒化物層、第１のＴＥＯＳ層、及びスクリーン酸化物層の任意のアンダーカットを充填するように働く。ブロック１１１２において、フォトレジストの第２の層が、第２のＴＥＯＳ層上に堆積され、エミッタインプラントのためにパターニングされる。ブロック１１１４において、エミッタインプラントが、エミッタＮ型領域を形成するために実施される。ブロック１１１６において、フォトレジストの第２の層が取り除かれ、エミッタ領域における酸化物の薄膜がエッチングにより除かれる。ブロック１１１８において、ポリシリコン構造（例えば、図１におけるポリシリコン構造１２０）を形成するためにエミッタポリシリコンが堆積される。
本発明の特許請求の範囲内で、説明した例示の実施例に改変が成され得、他の実施例が可能である。

Claims (28)

  1. １０００以上の共通エミッタ電流利得を有するスーパーβＮＰＮ（ＳＢＮＰＮ）トランジスタをつくるための方法であって、
    Ｐ型エピタキシャル層上にオルトケイ酸テトラエチル（ＴＥＯＳ）層を堆積することと、
    前記ＴＥＯＳ層上に窒化物層を堆積することと、
    前記窒化物層と前記ＴＥＯＳ層との一部を選択的にエッチングして除くことによって前記ＳＢＮＰＮトランジスタのエミッタ領域をパターニングすることと、
    前記窒化物層の頂部上と、前記窒化物層と前記ＴＥＯＳ層との側部に沿って、前記Ｐ型エピタキシャル層の頂部上とに、第２のＴＥＯＳ層を堆積することと、
    前記ＳＢＮＰＮトランジスタのエミッタ領域を形成するために、前記第２のＴＥＯＳ層を介して前記Ｐ型エピタキシャル層にＮ型イオンでインプラントすることと、
    を含む、方法。
  2. 請求項１に記載の方法であって、
    前記第２のＴＥＯＳ層を堆積することが、前記エッチングに起因して生じる前記窒化物層と前記ＴＥＯＳ層との任意のアンダーカットを充填することを含む、方法。
  3. 請求項１に記載の方法であって、
    前記第２のＴＥＯＳ層を堆積することが、低温の低堆積レートプロセスを用いて前記第２のＴＥＯＳ層を堆積することを含む、方法。
  4. 請求項１に記載の方法であって、
    前記第２のＴＥＯＳ層が、前記インプラントすることのためのスクリーン酸化物として機能する、方法。
  5. 請求項１に記載の方法であって、
    前記第２のＴＥＯＳ層を堆積する前に、前記ＳＢＮＰＮトランジスタのエミッタ領域内の前記ＴＥＯＳ層を取り除くことを更に含む、方法。
  6. 請求項１に記載の方法であって、
    前記インプラントすることの前に、前記第２のＴＥＯＳ層上にフォトレジストの層を堆積することを更に含む、方法。
  7. 請求項１に記載の方法であって、
    前記Ｐ型エピタキシャル層を介してＮ型イオンで前記第２のＴＥＯＳ層にインプラントすることが、ヒ素で前記Ｐ型エピタキシャル層にインプラントすることを含む、方法。
  8. １０００以上の共通エミッタ電流利得を有するスーパーβＮＰＮ（ＳＢＮＰＮ）トランジスタをつくるための方法であって、
    Ｐ型エピタキシャル層上にスクリーン酸化物層と第１のオルトケイ酸テトラエチル（ＴＥＯＳ）層と窒化物層と第１のフォトレジスト層とを堆積することと、
    前記ＳＢＮＰＮトランジスタのエミッタ領域を露出させるために前記第１のフォトレジスト層をパターニングすることと、
    前記ＳＢＮＰＮトランジスタのエミッタ領域における前記スクリーン酸化物層と前記第１のＴＥＯＳ層と前記窒化物層とをエッチングして除くことと、
    前記第１のフォトレジスト層を取り除くことと、
    前記ＳＢＰＮトランジスタのエミッタ領域における前記窒化物層の上と前記Ｐ型エピタキシャル層の上とに第２のＴＥＯＳ層を堆積することと、
    前記第２のＴＥＯＳ層上に第２のフォトレジスト層を堆積することと、
    前記ＳＢＮＰＮトランジスタのエミッタインプラント領域を露出させるために前記第２のフォトレジスト層をパターニングすることと、
    前記ＳＢＮＰＮトランジスタのエミッタ領域を形成するために前記第２のＴＥＯＳ層を介して前記Ｐ型エピタキシャル層をインプラントすることと、
    を含む、方法。
  9. 請求項８に記載の方法であって、
    前記第２のフォトレジスト層を取り除くことを更に含む、方法。
  10. 請求項９に記載の方法であって、
    前記ＳＢＮＰＮトランジスタのエミッタ領域における前記第２のＴＥＯＳ層をエッチングして除くことを更に含む、方法。
  11. 請求項１０に記載の方法であって、
    エミッタポリシリコン層を堆積することを更に含む、方法。
  12. 請求項８に記載の方法であって、
    前記第２のＴＥＯＳ層を堆積することが、前記エッチングに起因して生じる前記窒化物層と前記第１のＴＥＯＳ層との任意のアンダーカットを充填することを含む、方法。
  13. 請求項８に記載の方法であって、
    前記第２のＴＥＯＳ層を堆積することが、低温の低堆積レートプロセスで前記第２のＴＥＯＳ層を堆積することを含む、方法。
  14. 請求項８に記載の方法であって、
    前記第２のＴＥＯＳ層が、前記インプラントすることのためのスクリーン酸化物として機能する、方法。
  15. １０００以上の共通エミッタ電流利得を有するスーパーβＮＰＮ（ＳＢＮＰＮ）トランジスタであって、
    Ｎ型エピタキシャル層上に形成されるＰ型エピタキシャル層を含むベースと、
    前記Ｐ型エピタキシャル層に結合されるＮ型エミッタ領域と、前記Ｎ型エミッタ領域に結合されるポリシリコン構造とを含むエミッタと、
    前記Ｎ型エピタキシャル層を含むコレクタと、
    を含む、ＳＢＮＰＮトランジスタ。
  16. 請求項１５に記載のＳＢＮＰＮトランジスタであって、
    前記Ｎ型エミッタ領域が前記Ｐ型エピタキシャル層内にある、ＳＢＮＰＮトランジスタ。
  17. 請求項１６に記載のＳＢＮＰＮトランジスタであって、
    前記ポリシリコン構造が前記Ｎ型エミッタ領域上に形成される、ＳＢＮＰＮトランジスタ。
  18. 請求項１７に記載のＳＢＮＰＮトランジスタであって、
    前記コレクタが、前記Ｎ型エピタキシャル層に結合される水平Ｎ型チャネルを更に含む、ＳＢＮＰＮトランジスタ。
  19. 請求項１８に記載のＳＢＮＰＮトランジスタであって、
    その上に前記水平Ｎ型チャネルが位置する埋め込み酸化物層を更に含む、ＳＢＮＰＮトランジスタ。
  20. 請求項１９に記載のＳＢＮＰＮトランジスタであって、
    前記埋め込み酸化物層に結合されて前記Ｎ型エピタキシャル層と前記水平Ｎ型チャネルとを電気的に隔離する隔離トレンチを更に含む、ＳＢＮＰＮトランジスタ。
  21. 少なくとも１０００の共通エミッタ電流利得を有するスーパーβＮＰＮ（ＳＢＮＰＮ）トランジスタをつくるための方法であって、
    Ｐ型エピタキシャル層上にオルトケイ酸テトラエチル（ＴＥＯＳ）層を堆積することと、
    前記ＴＥＯＳ層上に窒化物層を堆積することと、
    前記窒化物層と前記ＴＥＯＳ層との一部を選択的にエッチングして除くことによって前記ＳＢＮＰＮトランジスタのエミッタ領域をパターニングすることと、
    前記窒化物層の頂部上と、前記窒化物層と前記ＴＥＯＳ層との側部に沿って、前記Ｐ型エピタキシャル層の頂部上とに、第２のＴＥＯＳ層を堆積することと、
    前記ＳＢＮＰＮトランジスタのエミッタ領域を形成するために前記第２のＴＥＯＳ層を介してＮ型イオンで前記Ｐ型エピタキシャル層をインプラントすることと、
    を含む、方法。
  22. 請求項２１に記載の方法であって、
    前記ＳＢＮＰＮトランジスタが、予測可能な共通エミッタ電流利得を有する、方法。
  23. 請求項２１に記載の方法であって、
    前記第２のＴＥＯＳ層を堆積することが、前記窒化物層と前記ＴＥＯＳ層とのアンダーカット領域を埋めることを含む、方法。
  24. 請求項２１に記載の方法であって、
    前記第２のＴＥＯＳ層を堆積することが、低温度の低堆積レートのプロセスで前記第２のＴＥＯＳ層を堆積することを含む、方法。
  25. 請求項２１に記載の方法であって、
    前記第２のＴＥＯＳ層が前記インプラントすることに対するスクリーンマスクとして機能する、方法。
  26. 請求項２１に記載の方法であって、
    前記第２のＴＥＯＳ層を堆積する前に前記ＳＢＮＰＴトランジスタのエミッタ領域内の前記ＴＥＯＳ層を除去することを更に含む、方法。
  27. 請求項２１に記載の方法であって、
    前記インプラントすることの前に前記第２のＴＥＯＳ層上にフォトレジスト層を堆積することを更に含む、方法。
  28. 請求項２１に記載の方法であって、
    前記第２のＴＥＯＳ層を介してＮ型イオンで前記Ｐ型エピタキシャル層をインプラントすることが、砒素で前記Ｐ型エピタキシャル層をインプラントすることを含む、方法。
JP2019513835A 2016-09-09 2017-09-11 高性能スーパーβ（ＳＢＮＰＮ） Active JP7112160B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/261,024 2016-09-09
US15/261,024 US10032868B2 (en) 2016-09-09 2016-09-09 High performance super-beta NPN (SBNPN)
PCT/US2017/050984 WO2018049339A1 (en) 2016-09-09 2017-09-11 High performance super-beta npn (sbnpn)

Publications (3)

Publication Number Publication Date
JP2019530226A JP2019530226A (ja) 2019-10-17
JP2019530226A5 JP2019530226A5 (ja) 2020-10-22
JP7112160B2 true JP7112160B2 (ja) 2022-08-03

Family

ID=61561142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019513835A Active JP7112160B2 (ja) 2016-09-09 2017-09-11 高性能スーパーβ（ＳＢＮＰＮ）

Country Status (6)

Country Link
US (1) US10032868B2 (ja)
EP (1) EP3510631A4 (ja)
JP (1) JP7112160B2 (ja)
KR (1) KR102626910B1 (ja)
CN (1) CN109643654B (ja)
WO (1) WO2018049339A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11205718B1 (en) 2018-11-26 2021-12-21 Texas Instruments Incorporated High performance super-beta NPN (SBNPN)
DE102020004051B4 (de) 2020-07-06 2022-04-07 Azur Space Solar Power Gmbh Vertikaler hochsperrender III-V Bipolartransistor
US20240275157A1 (en) * 2023-02-13 2024-08-15 Tower Manufacturing Corp. Power cord lcdi and hotspot detector circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000501234A (ja) 1995-11-20 2000-02-02 テレフオンアクチーボラゲツト エル エム エリクソン（パブル） 半導体装置の製造に関する方法
JP2001023996A (ja) 1999-07-08 2001-01-26 Sony Corp 半導体製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5437478A (en) * 1977-08-29 1979-03-19 Hitachi Ltd Semiconductor device
EP0347550A3 (en) 1988-06-21 1991-08-28 Texas Instruments Incorporated Process for fabricating isolated vertical and super beta bipolar transistors
GB2236901A (en) * 1989-09-20 1991-04-17 Philips Nv A method of manufacturing a semiconductor device
US5117271A (en) * 1990-12-07 1992-05-26 International Business Machines Corporation Low capacitance bipolar junction transistor and fabrication process therfor
US5481129A (en) 1991-10-30 1996-01-02 Harris Corporation Analog-to-digital converter
JP2684942B2 (ja) * 1992-11-30 1997-12-03 日本電気株式会社 化学気相成長法と化学気相成長装置および多層配線の製造方法
US20020036326A1 (en) * 1994-08-11 2002-03-28 Harris Corporation Analog-to-digital converter and method of fabrication
US6248650B1 (en) * 1997-12-23 2001-06-19 Texas Instruments Incorporated Self-aligned BJT emitter contact
SE517434C3 (sv) 1999-10-08 2002-08-07 Ericsson Telefon Ab L M Bipolär högfrekvenskiseltransistor och förfarande för att förbättra karakeristiken för en sådan transistor genom tillägg av indium i transistors bas
US6509242B2 (en) * 2001-01-12 2003-01-21 Agere Systems Inc. Heterojunction bipolar transistor
US20020197807A1 (en) * 2001-06-20 2002-12-26 International Business Machines Corporation Non-self-aligned SiGe heterojunction bipolar transistor
US6518111B1 (en) * 2001-12-20 2003-02-11 Texas Instruments Incorporated Method for manufacturing and structure of semiconductor device with dielectric diffusion source and CMOS integration
JP2005109361A (ja) * 2003-10-01 2005-04-21 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2006049685A (ja) * 2004-08-06 2006-02-16 Sanyo Electric Co Ltd 半導体装置の製造方法
US8450179B2 (en) 2006-02-02 2013-05-28 Texas Instruments Deutschland Gmbh Semiconductor device having a first bipolar device and a second bipolar device and method for fabrication
US7656003B2 (en) * 2006-08-25 2010-02-02 Hvvi Semiconductors, Inc Electrical stress protection apparatus and method of manufacture
JP2008187124A (ja) * 2007-01-31 2008-08-14 Fujitsu Ltd 半導体装置及びその製造方法
US7572706B2 (en) 2007-02-28 2009-08-11 Freescale Semiconductor, Inc. Source/drain stressor and method therefor
US7572708B1 (en) * 2007-03-08 2009-08-11 National Semiconductor Corporation Utilization of doped glass on the sidewall of the emitter window in a bipolar transistor structure
JP4784595B2 (ja) 2007-12-21 2011-10-05 株式会社デンソー バイポーラ型の半導体装置の製造方法
JP5298565B2 (ja) * 2008-02-22 2013-09-25 富士電機株式会社 半導体装置およびその製造方法
DE102009001552A1 (de) * 2008-12-12 2010-06-17 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Bipolartransistor mit selbstjustiertem Emitterkontakt
CN101908559B (zh) * 2009-06-08 2013-03-13 上海华虹Nec电子有限公司 硅-锗异质结双极晶体管及其制造方法
TWI474481B (zh) 2010-01-13 2015-02-21 Macronix Int Co Ltd 高增益常數β雙極性接面電晶體及其製造方法
CN202259239U (zh) * 2011-08-29 2012-05-30 王寿良 高稳定性电子三极管
GB201207448D0 (en) * 2012-04-26 2012-06-13 Spts Technologies Ltd Method of depositing silicon dioxide films
CN105063576A (zh) * 2015-08-24 2015-11-18 沈阳拓荆科技有限公司 一种采用teos源的低温镀膜方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000501234A (ja) 1995-11-20 2000-02-02 テレフオンアクチーボラゲツト エル エム エリクソン（パブル） 半導体装置の製造に関する方法
JP2001023996A (ja) 1999-07-08 2001-01-26 Sony Corp 半導体製造方法

Also Published As

Publication number Publication date
EP3510631A4 (en) 2019-09-04
JP2019530226A (ja) 2019-10-17
US20180076283A1 (en) 2018-03-15
US10032868B2 (en) 2018-07-24
EP3510631A1 (en) 2019-07-17
KR20190090776A (ko) 2019-08-02
CN109643654A (zh) 2019-04-16
WO2018049339A1 (en) 2018-03-15
KR102626910B1 (ko) 2024-01-17
CN109643654B (zh) 2023-03-10

Similar Documents

Publication Publication Date Title
JP2006261703A (ja) メサ分離ｓｏｉトランジスタおよびそれの製造方法
JP2009540596A (ja) 半導体デバイスおよびこのようなデバイスの製造方法
JP7112160B2 (ja) 高性能スーパーβ（ＳＢＮＰＮ）
JP4148518B2 (ja) ***外部ベースを有するＢｉＣＭＯＳの集積方式
JP2008530792A (ja) 電子デバイスにおけるｓｔｉ領域形成方法
JP2008517457A (ja) 表面側コンタクト及び垂直トレンチ分離を有する半導体装置及びその製造方法
KR100845103B1 (ko) 반도체소자의 제조방법
TWI774097B (zh) 雙極接面電晶體及其形成方法
CN102386093B (zh) 双极性晶体管及其制造方法
KR100895943B1 (ko) 반도체 고전압 소자 제조 방법
KR100759215B1 (ko) 반도체소자의 커패시터 및 그 제조방법
JP2005101602A (ja) 高耐圧電界効果トランジスタ及びこれの形成方法
KR100592705B1 (ko) 자기 정렬 바이폴라 트랜지스터 형성 방법
US20100047987A1 (en) Method of fabricating a bipolar transistor
KR20100079575A (ko) 바이폴라 트랜지스터 및 그 제조 방법
US20080283930A1 (en) Extended depth inter-well isolation structure
TWI471976B (zh) 半導體製程
US11205718B1 (en) High performance super-beta NPN (SBNPN)
KR100672683B1 (ko) 바이폴라트랜지스터의 제조방법
KR100831671B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20100079158A (ko) 바이폴라 접합 트랜지스터 제조 방법 및 이를 구현하기 위한 바이폴라 접합 트랜지스터
KR20040060560A (ko) 반도체 소자의 제조방법 및 구조
KR100271661B1 (ko) 반도체 소자 제조방법
KR20010003615A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100876792B1 (ko) 반도체 소자의 소자 분리막 형성 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200909

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200909

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211014

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220111

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220408

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220622

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220719

R150 Certificate of patent or registration of utility model

Ref document number: 7112160

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150