JP7109252B2 - Motor driver device and semiconductor device - Google Patents
Motor driver device and semiconductor device Download PDFInfo
- Publication number
- JP7109252B2 JP7109252B2 JP2018094339A JP2018094339A JP7109252B2 JP 7109252 B2 JP7109252 B2 JP 7109252B2 JP 2018094339 A JP2018094339 A JP 2018094339A JP 2018094339 A JP2018094339 A JP 2018094339A JP 7109252 B2 JP7109252 B2 JP 7109252B2
- Authority
- JP
- Japan
- Prior art keywords
- zero
- mode
- interval
- signal
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Description
本発明は、モータドライバ装置及び半導体装置に関する。 The present invention relates to a motor driver device and a semiconductor device.
ハードディスク装置におけるスピンドルモータなどに用いられるブラシレス直流モータは、一般に、永久磁石が設けられたロータと複数のコイルが設けられたステータとを備える。このような直流モータをセンサレスで駆動するための方法として、所定相のコイルの逆起電力を検出して逆起電力のゼロクロスタイミングからロータの位置情報を得る方法が知られている。この方法では、所定相のコイルの通電を一時的に停止するウィンドウ区間が設定され、ウィンドウ区間にて所定相のコイルの逆起電力が検出される（下記特許文献１及び２参照）。
A brushless DC motor used as a spindle motor in a hard disk drive generally includes a rotor provided with permanent magnets and a stator provided with a plurality of coils. As a method for driving such a DC motor without a sensor, a method is known in which the back electromotive force of a coil of a predetermined phase is detected and rotor position information is obtained from the zero cross timing of the back electromotive force. In this method, a window interval is set in which the energization of the coil of the predetermined phase is temporarily stopped, and the back electromotive force of the coil of the predetermined phase is detected in the window interval (see
直流モータをセンサレス駆動するためのモータドライバ装置は、逆起電力の検出結果に基づいてパルス幅を可変とする駆動信号を生成する駆動信号生成回路と、駆動信号に基づいて各コイルに電力を供給する出力回路と、を備える。 A motor driver device for sensorless driving of a DC motor includes a drive signal generation circuit that generates a drive signal with a variable pulse width based on the detection result of back electromotive force, and supplies power to each coil based on the drive signal. and an output circuit.
駆動信号生成回路は、例えば、パルス幅変調を利用して駆動信号を生成することができるが、駆動信号の周波数（即ちパルス幅変調における周波数）が低いと直流モータでのトルクリプルが増大する傾向にある。トルクリプルの低減が必要とされるケースも多い。但し、トルクリプルを低減させるために単純に駆動信号の周波数を高めると、ウィンドウ区間内であっても他の相の高周波数スイッチングにより逆起電力を示す信号に絶え間なくノイズが混入して当該信号が安定しない状態が支配的となり、正確な逆起電力検出（ゼロクロスタイミング検出）の担保が難しくなる。尚、この点については、図１０等を参照して後にも説明される。駆動信号をパルス密度変調など利用して生成する場合においても同様である。 The drive signal generation circuit can generate the drive signal using, for example, pulse width modulation, but when the frequency of the drive signal (that is, the frequency in pulse width modulation) is low, the torque ripple tends to increase in the DC motor. be. There are many cases where reduction of torque ripple is required. However, if the frequency of the drive signal is simply increased in order to reduce the torque ripple, noise will be continuously mixed in the signal indicating the back electromotive force due to high-frequency switching of other phases even within the window interval, An unstable state becomes dominant, making it difficult to ensure accurate back electromotive force detection (zero-cross timing detection). This point will be explained later with reference to FIG. 10 and the like. The same applies when the drive signal is generated using pulse density modulation or the like.
本発明は、正確な逆起電力検出を確保しつつトルクリプルの低減に寄与するモータドライバ装置及び半導体装置を提供することを目的とする。 SUMMARY OF THE INVENTION It is an object of the present invention to provide a motor driver device and a semiconductor device that contribute to reducing torque ripple while ensuring accurate counter electromotive force detection.
本発明に係る第１のモータドライバ装置は、パルス幅が変化する駆動信号を用い、複数相分のコイルを有して構成される直流モータをスイッチング駆動するモータドライバ装置であって、前記駆動信号に従って各コイルに電力を供給する出力回路と、前記直流モータの所定相のコイルに対する通電が停止される区間としてウィンドウ区間を設定する区間設定部と、前記所定相のコイルに対する通電が停止された状態において、前記直流モータの所定相のコイルに生じる逆起電力がゼロを交差するゼロクロスタイミングを検出するゼロクロス検出部と、前記ゼロクロス検出部の検出結果に基づき前記駆動信号を生成する駆動信号生成部と、を備え、前記出力回路は、前記ウィンドウ区間内において前記駆動信号に依らずに前記所定相のコイルへの通電を停止させ、前記ウィンドウ区間の開始後に前記ゼロクロスタイミングが検出されると前記駆動信号に従って各コイルに電力を供給する通常動作を再開し、前記区間設定部は、順次発生するゼロクロスタイミングを境に区切られる時系列上に並ぶ複数のフレームの何れかである対象フレームにおいて、前記対象フレームの開始後に訪れるゼロクロスタイミングが検出される前に、検出済みの２以上のゼロクロスタイミングに基づいて前記対象フレームにおける前記ウィンドウ区間を設定し、前記駆動信号生成部は、前記駆動信号の周波数である又は前記駆動信号の最小のパルス幅の逆数である可変対象周波数を、前記ウィンドウ区間外において前記ウィンドウ区間内よりも高くする周波数可変制御を実行可能であることを特徴とする。 A first motor driver device according to the present invention is a motor driver device for switching-driving a DC motor having coils for a plurality of phases using a drive signal whose pulse width varies, wherein the drive signal an output circuit that supplies power to each coil according to the above; a section setting unit that sets a window section as a section in which energization to the predetermined phase coil of the DC motor is stopped; and a state in which energization to the predetermined phase coil is stopped a zero-cross detection unit that detects a zero-cross timing at which the back electromotive force generated in the coil of the predetermined phase of the DC motor crosses zero; and a drive signal generation unit that generates the drive signal based on the detection result of the zero-cross detection unit. wherein the output circuit stops energization of the coil of the predetermined phase within the window interval without depending on the drive signal, and outputs the drive signal when the zero cross timing is detected after the start of the window interval. The interval setting unit resumes the normal operation of supplying power to each coil according to the following, and the interval setting unit selects the target frame, which is one of a plurality of frames arranged in time series separated by zero-cross timings that occur sequentially, in the target frame before the zero-cross timing that comes after the start of is detected, the window interval in the target frame is set based on two or more zero-cross timings that have already been detected, and the drive signal generator is the frequency of the drive signal, or It is characterized in that frequency variable control can be executed such that a variable target frequency, which is the reciprocal of the minimum pulse width of the drive signal, is higher outside the window interval than inside the window interval.
具体的には例えば第１のモータドライバ装置において、前記区間設定部は、前記ウィンドウ区間を設定する際に、前記検出済みの２以上のゼロクロスタイミングに基づいて、前記ウィンドウ区間よりも後に開始される検出予測区間も併せて設定し、前記出力回路は、前記検出予測区間内において前記駆動信号に依らずに前記所定相のコイルへの通電を停止させ且つ他の各相のコイルへの印加電圧のスイッチングを停止させ、前記ウィンドウ区間又は前記検出予測区間の開始後に前記ゼロクロスタイミングが検出されると前記通常動作を再開すると良い。 Specifically, for example, in the first motor driver device, when setting the window interval, the interval setting unit starts after the window interval based on the detected two or more zero-cross timings. A detection prediction interval is also set, and the output circuit stops energization to the predetermined phase coil and changes the voltage applied to the other phase coils in the detection prediction interval without depending on the drive signal. It is preferable to stop switching and resume the normal operation when the zero-cross timing is detected after the window interval or the detected prediction interval starts.
より具体的には例えば第１のモータドライバ装置において、前記区間設定部にて設定された前記検出予測区間内にてゼロクロスタイミングが検出されたか否かを示す情報に基づき、第１モード又は第２モードを当該モータドライバ装置の動作モードとして設定するモード設定部が更に設けられていても良く、前記駆動信号生成部は、前記第１モードが前記動作モードに設定されているとき、前記周波数可変制御により前記ウィンドウ区間内における前記可変対象周波数を前記ウィンドウ区間外の前記可変対象周波数である所定周波数よりも低くする一方、前記第２モードが前記動作モードに設定されているとき、前記可変対象周波数を前記ウィンドウ区間内及び前記ウィンドウ区間外において前記所定周波数とすると良い。 More specifically, for example, in the first motor driver device, the first mode or the second mode is selected based on information indicating whether or not the zero-cross timing is detected within the detection prediction interval set by the interval setting unit. A mode setting unit for setting a mode as an operation mode of the motor driver device may be further provided, and the drive signal generation unit performs the variable frequency control when the first mode is set to the operation mode. makes the variable target frequency within the window section lower than the predetermined frequency which is the variable target frequency outside the window section, and when the second mode is set to the operation mode, the variable target frequency is set to It is preferable to use the predetermined frequency within the window section and outside the window section.
そして例えば第１のモータドライバ装置において、前記モード設定部は、前記動作モードが前記第１モードに設定されている状態において、１以上の所定数のフレームに亘り前記ゼロクロスタイミングが前記検出予測区間内にて検出されたとき、前記動作モードを前記第２モードに切り替え、そうでないとき前記動作モードを前記第１モードに維持するとい良い。 Further, for example, in the first motor driver device, the mode setting unit may set the zero-cross timing within the detection prediction interval over a predetermined number of one or more frames in a state where the operation mode is set to the first mode. is detected, the operation mode is switched to the second mode, otherwise the operation mode is maintained in the first mode.
更に例えば第１のモータドライバ装置において、前記モード設定部は、前記動作モードが前記第２モードに切り替えられた後、前記ゼロクロスタイミングが前記検出予測区間内にて検出されると前記動作モードを前記第２モードに維持する一方で、前記ゼロクロスタイミングが前記検出予測区間内にて検出されないと前記動作モードを前記第１モードに戻すと良い。 Furthermore, for example, in the first motor driver device, the mode setting unit changes the operation mode to the While maintaining the second mode, the operation mode may be returned to the first mode if the zero-cross timing is not detected within the detection prediction interval.
本発明に係る第２のモータドライバ装置は、パルス幅が変化する駆動信号を用い、複数相分のコイルを有して構成される直流モータをスイッチング駆動するモータドライバ装置であって、前記駆動信号に従って各コイルに電力を供給する出力回路と、前記直流モータの所定相のコイルに対する通電が停止される区間としてウィンドウ区間及び検出予測区間を設定可能な区間設定部と、前記所定相のコイルに対する通電が停止された状態において、前記所定相のコイルに生じる逆起電力がゼロを交差するゼロクロスタイミングを検出するゼロクロス検出部と、前記ゼロクロス検出部の検出結果に基づき前記駆動信号を生成する駆動信号生成部と、を備え、前記出力回路は、前記ウィンドウ区間及び前記検出予測区間内において前記駆動信号に依らずに前記所定相のコイルへの通電を停止させ、前記検出予測区間内においては前記所定相のコイルへの通電の停止に加えて他の各相のコイルへの印加電圧のスイッチングを停止させ、前記ウィンドウ区間又は前記検出予測区間の開始後に前記ゼロクロスタイミングが検出されると前記駆動信号に従って各コイルに電力を供給する通常動作を再開し、前記駆動信号生成部は、前記駆動信号の周波数である又は前記駆動信号の最小のパルス幅の逆数である可変対象周波数を変更可能に構成され、前記区間設定部は、順次発生するゼロクロスタイミングを境に区切られる時系列上に並ぶ複数のフレームの何れかである対象フレームにおいて、前記対象フレームの開始後に訪れるゼロクロスタイミングが検出される前に、検出済みの２以上のゼロクロスタイミングに基づいて前記対象フレームにおける前記検出予測区間を設定し、当該モータドライバ装置は、前記区間設定部にて設定された前記検出予測区間内にゼロクロスタイミングが検出されたか否かを示す情報に基づき、第１モード又は第２モードを当該モータドライバ装置の動作モードとして設定するモード設定部を更に備え、前記第１モードが前記動作モードに設定されているとき、前記検出予測区間の前から開始される前記ウィンドウ区間が前記区間設定部により設定されて、設定された前記ウィンドウ区間内では前記可変対象周波数が前記ウィンドウ区間外よりも低く設定され、前記第２モードが前記動作モードに設定されているとき、前記検出予測区間前における前記ウィンドウ区間が非設定とされることを特徴とする。 A second motor driver device according to the present invention is a motor driver device for switching-driving a DC motor having coils for a plurality of phases using a drive signal whose pulse width varies, wherein the drive signal an output circuit that supplies power to each coil according to the above, an interval setting unit that can set a window interval and a detection prediction interval as an interval in which energization to the predetermined phase coil of the DC motor is stopped, and an energization to the predetermined phase coil is stopped, a zero-cross detection unit for detecting a zero-cross timing at which the back electromotive force generated in the coil of the predetermined phase crosses zero; and a drive signal generator for generating the drive signal based on the detection result of the zero-cross detection unit. wherein the output circuit stops energization of the coil of the predetermined phase in the window interval and the detection prediction interval without depending on the drive signal, and the predetermined phase in the detection prediction interval. In addition to stopping the energization of the coils of the other phases, the switching of the applied voltages to the coils of the other phases is stopped, and when the zero-cross timing is detected after the start of the window interval or the detection prediction interval, each according to the drive signal The normal operation of supplying power to the coil is resumed, the drive signal generator is configured to be able to change a variable target frequency that is the frequency of the drive signal or the reciprocal of the minimum pulse width of the drive signal, The interval setting unit detects zero-cross timings that occur after the start of the target frame, which is one of a plurality of frames arranged in time series separated by sequentially occurring zero-cross timings. setting the detected prediction interval in the target frame based on two or more zero-cross timings, and determining whether the zero-cross timing is detected within the detected prediction interval set by the interval setting unit further comprising a mode setting unit for setting a first mode or a second mode as an operation mode of the motor driver device based on the information indicating the detection prediction interval when the first mode is set as the operation mode The window interval starting before is set by the interval setting unit, the variable target frequency is set lower than outside the window interval within the set window interval, and the second mode is the operation mode is set, the window interval before the detected prediction interval is not set.
具体的には例えば第２のモータドライバ装置において、前記第１モードが前記動作モードに設定されているとき、前記可変対象周波数が前記ウィンドウ区間外において所定周波数とされ且つ前記ウィンドウ区間内で前記所定周波数よりも低くされ、前記第２モードが前記動作モードに設定されているとき、前記可変対象周波数が前記所定周波数で維持されて良い。 Specifically, for example, in the second motor driver device, when the first mode is set to the operation mode, the variable target frequency is set to the predetermined frequency outside the window interval and the predetermined frequency within the window interval. frequency, and the variable target frequency may be maintained at the predetermined frequency when the second mode is set to the operating mode.
また具体的には例えば第２のモータドライバ装置において、前記モード設定部は、前記動作モードが前記第１モードに設定されている状態において、１以上の所定数のフレームに亘り前記ゼロクロスタイミングが前記検出予測区間内にて検出されたとき、前記動作モードを前記第２モードに切り替え、そうでないとき前記動作モードを前記第１モードに維持すると良い。 Further, specifically, for example, in the second motor driver device, the mode setting unit sets the zero-cross timing to the zero-cross timing over a predetermined number of one or more frames in a state where the operation mode is set to the first mode. Preferably, the operation mode is switched to the second mode when detected within the detection prediction interval, and the operation mode is maintained at the first mode otherwise.
更に例えば第２のモータドライバ装置において、前記モード設定部は、前記動作モードが前記第２モードに切り替えられた後、前記ゼロクロスタイミングが前記検出予測区間内にて検出されると前記動作モードを前記第２モードに維持する一方で、前記ゼロクロスタイミングが前記検出予測区間内にて検出されないと前記動作モードを前記第１モードに戻すと良い。 Furthermore, in the second motor driver device, for example, after the operation mode is switched to the second mode, the mode setting unit changes the operation mode to the While maintaining the second mode, the operation mode may be returned to the first mode if the zero-cross timing is not detected within the detection prediction interval.
また具体的には例えば第１又は第２のモータドライバ装置において、前記出力回路は、互いに直列接続されたハイサイドトランジスタ及びローサイドトランジスタを各々に備えた複数のハーフブリッジ回路から成り、各ハーフブリッジ回路において、ハイサイドトランジスタ及びローサイドトランジスタ間の接続ノードが、対応するコイルの一端に接続され、前記出力回路は、前記所定相のコイルに対する通電が停止させる区間において、前記所定相に対応するハーフブリッジ回路のハイサイドトランジスタ及びローサイドトランジスタの双方をオフ状態とすると良い。 Further, specifically, for example, in the first or second motor driver device, the output circuit comprises a plurality of half bridge circuits each having a high side transistor and a low side transistor connected in series, and each half bridge circuit wherein a connection node between a high-side transistor and a low-side transistor is connected to one end of a corresponding coil, and the output circuit is a half-bridge circuit corresponding to the predetermined phase in a section in which energization to the coil of the predetermined phase is stopped. Both the high-side transistor and the low-side transistor should be turned off.
また具体的には例えば第１又は第２のモータドライバ装置において、前記駆動信号生成部は、前記ゼロクロス検出部の検出結果と所定の波形データに基づいて生成した変調前信号を周期的に信号値が変化する所定の周期信号と比較することで、前記駆動信号をパルス幅変調信号として生成し、前記周期信号の周波数が前記可変対象周波数に相当しても良い。 More specifically, for example, in the first or second motor driver device, the drive signal generation unit periodically converts the pre-modulation signal generated based on the detection result of the zero-cross detection unit and predetermined waveform data into a signal value. The drive signal may be generated as a pulse width modulated signal by comparing with a predetermined periodic signal in which the frequency of the periodic signal changes, and the frequency of the periodic signal may correspond to the variable target frequency.
或いは例えば第１又は第２のモータドライバ装置において、前記駆動信号生成部は、前記ゼロクロス検出部の検出結果と所定の波形データに基づいて生成した変調前信号を１ビットの粗密波に変換することで、前記駆動信号をパルス密度変調信号として生成し、
前記粗密波における最小のパルス幅の逆数が前記可変対象周波数に相当しても良い。
Alternatively, for example, in the first or second motor driver device, the drive signal generator converts the pre-modulation signal generated based on the detection result of the zero-cross detector and predetermined waveform data into a 1-bit compressional wave. generating the drive signal as a pulse density modulated signal,
The reciprocal of the minimum pulse width of the compressional wave may correspond to the variable target frequency.
また例えば、第１又は第２のモータドライバ装置は、磁気ディスク装置の磁気ディスクを回転させるスピンドルモータを前記直流モータとしてスイッチング駆動するもので合って良い。 Further, for example, the first or second motor driver device may switch-drive a spindle motor that rotates the magnetic disk of the magnetic disk device as the DC motor.
本発明に係る半導体装置は、第１又は第２のモータドライバ装置形成する半導体装置であって、前記モータドライバ装置は集積回路を用いて形成されることを特徴とする。 A semiconductor device according to the present invention is a semiconductor device forming a first or second motor driver device, wherein the motor driver device is formed using an integrated circuit.
本発明によれば、正確な逆起電力検出を確保しつつトルクリプルの低減に寄与するモータドライバ装置及び半導体装置を提供することが可能となる。 According to the present invention, it is possible to provide a motor driver device and a semiconductor device that contribute to reducing torque ripple while ensuring accurate counter electromotive force detection.
以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量又は部材等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量又は部材等の名称を省略又は略記することがある。例えば、後述の“ＴｒＨ”によって参照されるハイサイドトランジスタは、ハイサイドトランジスタＴｒＨと表記されることもあるし、トランジスタＴｒＨと略記されることもあるが、それらは全て同じものを指す。 Hereinafter, examples of embodiments of the present invention will be specifically described with reference to the drawings. In each figure referred to, the same parts are denoted by the same reference numerals, and redundant descriptions of the same parts are omitted in principle. In this specification, for simplification of description, by describing symbols or codes that refer to information, signals, physical quantities, or members, etc., the names of information, signals, physical quantities, or members, etc. corresponding to the symbols or codes are It may be omitted or abbreviated. For example, a high-side transistor referred to by "TrH" described later may be written as high-side transistor TrH or abbreviated as transistor TrH, but they all refer to the same thing.
まず本実施形態で用いられる幾つかの用語について説明を設ける。
本実施形態において、レベルとは電位のレベルを指し、任意の信号又は電圧についてハイレベルはローレベルよりも高い電位を有する。グランドは０Ｖ（ゼロボルト）の基準電位を有する導電部を指す又は基準電位そのものを指す。本実施形態において、特に基準を設けずに示される電圧は、グランドから見た電位を表す。
後述のトランジスタＴｒＨ及びＴｒＬを含むＦＥＴ（電界効果トランジスタ）として構成された任意のトランジスタについて、オン状態とは、当該トランジスタのドレイン及びソース間が導通状態となっていることを指し、オフ状態とは、当該トランジスタのドレイン及びソース間が非導通状態（遮断状態）となっていることを指す。オン状態、オフ状態を、単にオン、オフと表現することもある。
First, some terms used in this embodiment will be explained.
In this embodiment, level refers to the level of potential, and for any signal or voltage a high level has a higher potential than a low level. Ground refers to a conductive part having a reference potential of 0 V (zero volts) or refers to the reference potential itself. In this embodiment, voltages shown without any particular reference represent potentials as seen from ground.
For any transistor configured as a FET (field effect transistor) including transistors TrH and TrL, which will be described later, the ON state means that the drain and source of the transistor are in a conductive state, and the OFF state is , indicates that the drain and source of the transistor are in a non-conducting state (cutoff state). The on state and off state may be simply expressed as on and off.
図１は、本発明の実施形態に係る磁気ディスク装置としてのハードディスク装置（以下ＨＤＤ装置と称する）１の機構に関わる概略構成図である。 FIG. 1 is a schematic configuration diagram relating to the mechanism of a hard disk device (hereinafter referred to as HDD device) 1 as a magnetic disk device according to an embodiment of the present invention.
ＨＤＤ装置１は、記録媒体である磁気ディスク１０と、磁気ディスク１０に対して情報の書き込み及び読み込みを行う磁気ヘッド１１（以下ヘッド１１とも称されうる）と、磁気ヘッド１１を磁気ディスク１０の半径方向に対して移動自在に支持するアーム１２と、磁気ディスク１０を支持及び回転させるスピンドルモータ１３（以下ＳＰＭ１３とも称されうる）と、アーム１２を回転駆動及び位置決めすることで磁気ヘッド１１を磁気ディスク１０の半径方向に対して移動させ且つ位置決めするボイスコイルモータ１４（以下ＶＣＭ１４とも称されうる）と、を備える。
The
ＨＤＤ装置１は、更に、一対の圧電素子１５と、ロードビーム１６と、磁気ヘッド１１を磁気ディスク１０から離間した所定の退避位置に保持するランプ部１７と、を備える。アーム１２の先端にロードビーム１６が取り付けられ、ロードビーム１６の先端に磁気ヘッド１１が取り付けられる。アーム１２の先端部におけるロードビーム１６の取り付け部付近に一対の圧電素子１５が配置される。一対の圧電素子１５に対して互いに逆位相の電圧を加えることで、一対の圧電素子１５が互いに逆位相で伸縮し、ロードビーム１６の先端の磁気ヘッド１１を磁気ディスク１０の半径方向において変位させることができる。
The
このように、ＨＤＤ装置１では、いわゆる２段アクチュエータ方式が採用されている。ＶＣＭ１４は、アーム１２を駆動することで磁気ディスク１０上において磁気ヘッド１１を荒く位置決めする（相対的に荒い分解能で位置決めする）粗動アクチュエータとして機能し、一対の圧電素子１５は、アーム１２の位置を基準にして磁気ヘッド１１の位置を調整することで磁気ディスク１０上において磁気ヘッド１１を精密に位置決めする（ＶＣＭ１４よりも細かい分解能で位置決めする）微動アクチュエータとして機能する。以下では、一対の圧電素子１５から成るアクチュエータを、マイクロアクチュエータの略称“ＭＡ”を用い、ＭＡ１５と称する。
Thus, the
磁気ディスク１０と、磁気ヘッド１１と、ＭＡ１５及びロードビーム１６が取り付けられたアーム１２と、ＳＰＭ１３と、ＶＣＭ１４と、ランプ部１７は、ＨＤＤ装置１の筐体内に収められる。尚、ＶＣＭ１４又はＭＡ１５による磁気ヘッド１１の移動、変位に関し、磁気ディスク１０の半径方向における移動、変位とは、円盤形状を有する磁気ディスク１０の外周と中心とを結ぶ方向における移動、変位を意味するが、ＶＣＭ１４又はＭＡ１５による磁気ヘッド１１の移動、変位が、磁気ディスク１０の半径方向における移動、変位に加えて、他の方向（例えば磁気ディスク１０の外周の接線方向）における移動、変位の成分を含むこともある。
図２は、ＨＤＤ装置１の電気的な概略ブロック図である。ＨＤＤ装置１には、電気的な構成部品として、ドライバＩＣ３０、信号処理回路２１、ＭＰＵ（micro-processing unit）２２及び電源回路２３が設けられている。電源回路２３は、ドライバＩＣ３０及び信号処理回路２１、ＭＰＵ２２を駆動するための電源電圧を、それらに供給する。ＭＰＵ２２は、信号処理回路２１及びドライバＩＣ３０の夫々に対し、双方向通信が可能な形態で接続されている。
FIG. 2 is a schematic electrical block diagram of the
信号処理回路２１は、磁気ディスク１０への情報の書き込み時には、当該情報を書き込むための記録信号を磁気ヘッド１１に出力し、磁気ディスク１０から情報を読み出す時には、磁気ディスク１０から読み出された信号に対して必要な信号処理を施し、これによって得られた信号をＭＰＵ２２に送る。ＭＰＵ２２は、信号処理回路２１の制御を通じて磁気ヘッド１１による情報の書き込み動作及び読み込み動作を制御する。
When writing information to the
ドライバＩＣ３０は、図３に示すような、半導体集積回路を、樹脂にて構成された筐体（パッケージ）内に封入することで形成された電子部品（ドライバ装置）である。尚、図３に示されるドライバＩＣ３０のピン数（外部端子の数）は例示に過ぎない。ドライバＩＣ３０には、ＳＰＭ１３を駆動制御するためのＳＰＭドライバ３３、ＶＣＭ１４を駆動制御するためのＶＣＭドライバ３４及びＭＡ１５を駆動制御するためのＭＡドライバ３５が設けられる他、ＭＰＵ２２及びドライバＩＣ３０間の双方向通信を可能とするためのＩＦ回路（インターフェース回路）３２や、ＩＦ回路３２を通じてＭＰＵ２２から受けた制御データに基づきドライバ３３～３５の動作を制御する制御回路３１などが設けられる。
The
ＭＰＵ２２は、ドライバＩＣ３０のＳＰＭドライバ３３を制御することによりＳＰＭ１３の駆動制御を通じて磁気ディスク１０の回転制御を行い、ドライバＩＣ３０のＶＣＭドライバ３４及びＭＡドライバ３５を制御することによりＶＣＭ１４及びＭＡ１５の駆動制御を通じて磁気ヘッド１１の移動制御及び位置決めを行う。磁気ディスク１０の各箇所には磁気ディスク１０上の各々の位置を示す位置情報が記録されており、磁気ディスク１０上に磁気ヘッド１１が位置しているとき、この位置情報は磁気ヘッド１１により読み取られて、信号処理回路２１を通じてＭＰＵ２２に伝達される。ＭＰＵ２２は当該位置情報に基づいてＶＣＭドライバ３４及びＭＡドライバ３５を制御でき、この制御を通じて、ＶＣＭドライバ３４がＶＣＭ１４に必要な駆動電流を供給することで磁気ヘッド１１の第１段階の位置決めが実現され且つＭＡドライバ３５がＭＡ１５に必要な電圧を供給することで磁気ヘッド１１の第２段階の位置決めが実現される。尚、磁気ヘッド１１が磁気ディスク１０上に位置しているとは、磁気ヘッド１１が微小な空間を隔てて磁気ディスク１０の上方に位置していることを意味する。
The
磁気ヘッド１１が磁気ディスク１０の外周の外側に位置している場合など、磁気ヘッド１１にて位置情報が読み出されていない状態においては、ＭＰＵ２２は、位置情報に頼らずにＶＣＭドライバ３４及びＭＡドライバ３５を制御できる。例えば、磁気ヘッド１１をランプ部１７における退避位置から磁気ディスク１０上に移動させる場合、ＭＰＵ２２は、その移動に適した所定の駆動電流をＶＣＭ１４に供給することを指示する信号をドライバＩＣ３０に出力すれば良く、これによりＶＣＭドライバ３４は当該信号に基づく所定の駆動電流をＶＣＭ１４に供給する。磁気ヘッド１１にて位置情報が読み出されていない状態において、磁気ヘッド１１の精密な位置制御は不要となるため、一対の圧電素子１５に対する供給電圧はゼロとされて良い又は固定電圧とされて良い。
In a state where the
図４に、ＳＰＭ１３及びＳＰＭドライバ３３の内部構成とそれらの接続関係を示す。ドライバＩＣ３０に設けられた外部端子には、端子ＯＵＴｕ、ＯＵＴｖ、ＯＵＴｗ及びＴＭＣＴが含まれる。ＳＰＭ１３は、スター結線されたＵ相のコイル１３ｕ、Ｖ相のコイル１３ｖ及びＷ相のコイル１３ｗから成る三相ブラシレス直流モータである。ＳＰＭ１３は、ステータと永久磁石を備えたロータと有し、ステータにコイル１３ｕ、１３ｖ及び１３ｗが設けられる。コイル１３ｕの一端、コイル１３ｖの一端、コイル１３ｗの一端は、夫々、外部端子ＯＵＴｕ、ＯＵＴｖ、ＯＵＴｗに接続され、コイル１３ｕ、１３ｖ及び１３ｗの他端同士は中性点１３ｎにて共通接続されている。中性点１３ｎは外部端子ＴＭＣＴに接続される。外部端子ＯＵＴｕ、ＯＵＴｖ、ＯＵＴｗは出力端子とも称され得る。
FIG. 4 shows the internal configuration of the
ＳＰＭドライバ３３は、Ｕ相のハーフブリッジ回路５０ｕと、Ｖ相のハーフブリッジ回路５０ｖと、Ｗ相のハーフブリッジ回路５０ｗと、プリドライバ回路５１と、駆動信号生成回路５２と、逆起電力検出回路５３と、ＳＰＭ駆動制御回路５４と、を備える。
The
ハーフブリッジ回路５０ｕ、５０ｖ及び５０ｗの夫々は、電源電圧ＶＰＷＲが加わるラインとグランドとの間に直列に接続されたハイサイドトランジスタＴｒＨ及びローサイドトランジスタＴｒＬから成る。トランジスタＴｒＨ及びＴｒＬはＮチャネル型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field effect transistor)として構成されている。電源電圧ＶＰＷＲは所定の正の直流電圧（例えば１２Ｖ）である。
Each of the
より具体的には、ハーフブリッジ回路５０ｕ、５０ｖ及び５０ｗの夫々において、トランジスタＴｒＨのドレインは、電源電圧ＶＰＷＲが印加される第１電源端子に接続されて電源電圧ＶＰＷＲの供給を受け、トランジスタＴｒＨのソースとトランジスタＴｒＬのドレインはノードＮＤにて共通接続され、トランジスタＴｒＬのソースは第２電源端子として機能するグランドに接続されている。ハーフブリッジ回路５０ｕ、５０ｖ、５０ｗにおけるノードＮＤは、夫々、出力端子ＯＵＴｕ、ＯＵＴｖ、ＯＵＴｗに接続される。故に、ハーフブリッジ回路５０ｕ、５０ｖ、５０ｗにおけるノードＮＤは、夫々、出力端子ＯＵＴｕ、ＯＵＴｖ、ＯＵＴｗを介して、コイル１３ｕ、１３ｖ、１３ｗの一端に接続されることになる。コイル１３ｕ、１３ｖ、１３ｗの一端における電圧に相当する、出力端子ＯＵＴｕ、ＯＵＴｖ、ＯＵＴｗに加わる電圧を、夫々、Ｖｕ、Ｖｖ、Ｖｗにて表す。また、中性点１３ｎに加わる電圧をＶＣＴにて表す。
More specifically, in each of the half-
ＳＰＭ１３はＳＰＭドライバ３３によりセンサレスモータとしてスイッチング駆動される。これを実現するため、逆起電力検出回路５３は、端子ＯＵＴｕ、ＯＵＴｖ、ＯＵＴｗ及びＴＭＣＴに接続され、ＳＰＭ１３の回転時において、電圧Ｖｕ及び電圧ＶＣＴに基づいてコイル１３ｕに生じる逆起電力を検出するＵ相逆起電力検出処理、電圧Ｖｖ及び電圧ＶＣＴに基づいてコイル１３ｖに生じる逆起電力を検出するＶ相逆起電力検出処理、電圧Ｖｗ及び電圧ＶＣＴに基づいてコイル１３ｗに生じる逆起電力を検出するＷ相逆起電力検出処理の内の少なくとも１つの逆起電力検出処理を行う。逆起電力検出処理による検出結果は、逆起電力検出信号ＢＥＭＦとして駆動信号生成回路５２及びＳＰＭ駆動制御回路５４に送られる。尚、本実施形態において、ＳＰＭ１１３の回転とはＳＰＭ１１３を構成するロータの回転を意味する。また、以下の説明において、単にロータと記した場合、それはＳＰＭ１１３のロータを指すものとする。
The
駆動信号生成回路５２は、ロータの位置情報を含んだ逆起電力検出信号ＢＥＭＦに基づいて、ハーフブリッジ回路５０ｕに対する駆動信号ＤＲＶｕ、ハーフブリッジ回路５０ｖに対する駆動信号ＤＲＶｖ及びハーフブリッジ回路５０ｗに対する駆動信号ＤＲＶｗを生成及び出力する。ＳＰＭ１３にて発生されるべきトルクを指定するトルク指令信号Ｔｒｑ＊が駆動信号生成回路５２に与えられており、駆動信号生成回路５２は、トルク指令信号Ｔｒｑ＊にて指定されたトルクがＳＰＭ１３にて発生するよう、駆動信号ＤＲＶｕ、ＤＲＶｖ及びＤＲＶｗを生成する。駆動信号ＤＲＶｕ、ＤＲＶｖ、ＤＲＶｗの夫々はパルス幅が可変の二値信号であり、“１”又は“０”の値をとる。二値信号において、パルス幅とは、特に断りなき限り“１”の値をとる区間の長さを指す。
The drive
プリドライバ回路５１は、駆動信号ＤＲＶｕ、ＤＲＶｖ及びＤＲＶｗに従ってハーフブリッジ回路５０ｕ、５０ｖ及び５０ｗ内の各トランジスタのゲート電位を制御することで各ハーフブリッジ回路の状態を制御する。ハーフブリッジ回路５０ｕ、５０ｖ及び５０ｗの内の任意の１つである対象ハーフブリッジ回路において、トランジスタＴｒＨがオンであって且つトランジスタＴｒＬがオフとなっている状態を出力ハイ状態と称し、トランジスタＴｒＨがオフであって且つトランジスタＴｒＬがオンとなっている状態を出力ロー状態と称する。トランジスタＴｒＨ及びＴｒＬのオン抵抗がゼロであると仮定すると、例えばハーフブリッジ回路５０ｕにおいて、出力ハイ状態であればハイサイドトランジスタＴｒＨを介して電源電圧ＶＰＷＲが出力端子ＯＵＴｕに加わり、出力ロー状態であればローサイドトランジスタＴｒＬを介してグランドの電位が出力端子ＯＵＴｕに加わる（但し過渡状態を無視）。ハーフブリッジ回路５０ｖ及び５０ｗについても同様である。
The
プリドライバ回路５１は、駆動信号ＤＲＶｕが“１”の値を持つ区間においてハーフブリッジ回路５０ｕが出力ハイ状態となるように且つ駆動信号ＤＲＶｕが“０”の値を持つ区間においてハーフブリッジ回路５０ｕが出力ロー状態となるように、ハーフブリッジ回路５０ｕのトランジスタＴｒＨ及びＴｒＬのゲート電位を制御するＵ相駆動動作を行う。同様に、プリドライバ回路５１は、駆動信号ＤＲＶｖが“１”の値を持つ区間においてハーフブリッジ回路５０ｖが出力ハイ状態となるように且つ駆動信号ＤＲＶｖが“０”の値を持つ区間においてハーフブリッジ回路５０ｖが出力ロー状態となるように、ハーフブリッジ回路５０ｖのトランジスタＴｒＨ及びＴｒＬのゲート電位を制御するＶ相駆動動作を行う。同様に、プリドライバ回路５１は、駆動信号ＤＲＶｗが“１”の値を持つ区間においてハーフブリッジ回路５０ｗが出力ハイ状態となるように且つ駆動信号ＤＲＶｗが“０”の値を持つ区間においてハーフブリッジ回路５０ｗが出力ロー状態となるように、ハーフブリッジ回路５０ｗのトランジスタＴｒＨ及びＴｒＬのゲート電位を制御するＷ相駆動動作を行う。
The
Ｕ相駆動動作、Ｖ相駆動動作及びＷ相駆動動作により、電源電圧ＶＰＷＲを駆動信号ＤＲＶｕ、ＤＲＶｖ及びＤＲＶｗに従ってスイッチングした電圧が出力端子ＯＵＴｕ、ＯＵＴｖ及びＯＵＴｗに加わり、このスイッチング電圧によりＳＰＭ１３がスイッチング駆動されることになる。 By the U-phase driving operation, the V-phase driving operation and the W-phase driving operation, the voltage obtained by switching the power supply voltage VPWR according to the driving signals DRVu, DRVv and DRVw is applied to the output terminals OUTu, OUTv and OUTw. will be
但し、逆起電力検出信号ＢＥＭＦを取得するために、一時的に対象ハーフブリッジ回路がハイインピーダンス状態とされることもある（詳細は後述）。対象ハーフブリッジ回路におけるハイインピーダンス状態は、対象ハーフブリッジ回路のトランジスタＴｒＨ及びＴｒＬを共にオフ（オフ状態）とすることで実現され、これにより、対象ハーフブリッジ回路による、対応するコイルへの通電が停止される。 However, in order to acquire the back electromotive force detection signal BEMF, the target half-bridge circuit may be temporarily placed in a high impedance state (details will be described later). The high-impedance state in the target half-bridge circuit is realized by turning off (off state) both the transistors TrH and TrL of the target half-bridge circuit, thereby stopping the energization of the corresponding coil by the target half-bridge circuit. be done.
ＳＰＭ駆動制御回路５４は区間設定部５５を内包し、逆起電力検出信号ＢＥＭＦに基づきプリドライバ回路５１及び駆動信号生成回路５２の動作を制御するが、詳細は後述される。また、駆動信号ＤＲＶｕ、ＤＲＶｖ及びＤＲＶｗを含む、駆動信号生成回路５２にて生成される任意の信号がＳＰＭ駆動制御回路５４に提供されて良い。
The SPM
逆起電力検出処理を利用したＳＰＭ１３のセンサレスによる駆動は、ＳＰＭ１３の始動時には利用できず、ロータが回転しているときにしか利用できない。本実施形態では、特に記述無き限り、ロータが或る程度の速度で回転していることを前提とする。ロータの回転を開始させる際には、公知の任意の方法にてロータの回転開始を実現すれば良い。例えば、ロータが停止している状態を起点とし、コイル１３ｕ、１３ｖ及び１３ｗの内、コイル１３ｕに対してのみ電流を供給してロータを特定の位置まで移動させた後、低速の一定周期でコイル１３ｕ、１３ｖ及び１３ｗに対し順番に電流を供給する。この際、パルス幅変調を利用しつつ、コイル１３ｕ、１３ｖ及び１３ｗへの印加電圧（Ｖｕ、Ｖｖ、Ｖｗ）を徐々に増大させてゆく。そうするとロータが回転し始め、回転速度が或る程度高まると、逆起電力検出処理を利用したＳＰＭ１３のセンサレスによる駆動が可能となる。
Sensorless driving of the
図５に逆起電力検出回路５３の内部構成の例を示す。逆起電力検出回路５３は、電圧Ｖｕ及びＶＣＴを比較して比較結果を示す信号ＢＥＭＦｕを出力する比較器５３ｕ、電圧Ｖｖ及びＶＣＴを比較して比較結果を示す信号ＢＥＭＦｖを出力する比較器５３ｖ、及び、電圧Ｖｗ及びＶＣＴを比較して比較結果を示す信号ＢＥＭＦｗを出力する比較器５３ｗを備える。比較器５３ｕは、“Ｖｕ＞ＶＣＴ”であるときに“１”の値を持つ信号ＢＥＭＦｕを出力し、“Ｖｕ＜ＶＣＴ”であるときに“０”の値を持つ信号ＢＥＭＦｕを出力する。比較器５３ｖは、“Ｖｖ＞ＶＣＴ”であるときに“１”の値を持つ信号ＢＥＭＦｖを出力し、“Ｖｖ＜ＶＣＴ”であるときに“０”の値を持つ信号ＢＥＭＦｖを出力する。比較器５３ｗは、“Ｖｗ＞ＶＣＴ”であるときに“１”の値を持つ信号ＢＥＭＦｗを出力し、“Ｖｗ＜ＶＣＴ”であるときに“０”の値を持つ信号ＢＥＭＦｗを出力する。“Ｖｕ＝ＶＣＴ”であるとき信号ＢＥＭＦｕの値は“０”又は“１”となる（信号ＢＥＭＦｖ及びＢＥＭＦｗについても同様）。
FIG. 5 shows an example of the internal configuration of the back electromotive
図６に、ロータが回転することでＵ相のコイル１３ｕに生じる逆起電力Ｅｕの波形を示す（図６に示される信号ＢＥＭＦ＿ＥＤＧＥ及びＤＲＶＣＬＫについては後述）。逆起電力は誘起電圧と称されることもある。中性点１３ｎの電位から見て、コイル１３ｕの両端の内、出力端子ＯＵＴｕに接続される一端に生じる電圧が逆起電力Ｅｕに相当する。ハーフブリッジ回路５０ｕをハイインピーダンス状態とすることで、差電圧（Ｖｕ－ＶＣＴ）が逆起電力Ｅｕとして観測される。逆起電力Ｅｕは電圧値が周期的に変化する正弦波状の電圧であり、逆起電力Ｅｕの周期はロータの電気角における回転周期と一致する。ここでは、ロータの位置の電気角における位相が０°及び１８０°であるときに逆起電力Ｅｕがゼロとなり、且つ、当該位相が９０°であるときに逆起電力Ｅｕが正の極値をとり、且つ、当該位相が２７０°であるときに逆起電力Ｅｕが負の極値をとるものとする。本実施形態において、単に位相と記した場合又はロータの位相と記した場合、それはロータの位置の電気角における位相を指すものとする。
FIG. 6 shows the waveform of the back electromotive force Eu generated in the
また、説明の具体化のため、用語“フレーム”を導入する。１つのフレームは、位相が０°であるときに開始され、位相が３６０°に達する直前で終了する区間である（位相が３６０°に達する時点で終了すると解するようにしても良い）。そうすると、時系列上で複数のフレームが連続して並ぶことになり、各フレームはロータの電気角における回転周期と同じ長さを持つ。図７に示す如く、ロータが回転している任意且つ所定のタイミングを起点として第ｎ番目のフレームを“ＦＬ［ｎ］”で表すこともある。ｎは任意の自然数である。 Also, the term "frame" is introduced for concreteness of explanation. One frame is a section that starts when the phase is 0° and ends just before the phase reaches 360° (it may be interpreted as ending when the phase reaches 360°). As a result, a plurality of frames are arranged continuously in time series, and each frame has the same length as the rotation period of the rotor in terms of electrical angle. As shown in FIG. 7, the n-th frame may be represented by "FL[n]", starting from an arbitrary and predetermined timing when the rotor is rotating. n is any natural number.
特に図示しないが、ロータが回転することでコイル１３ｖに生じる逆起電力Ｅｖ及びコイル１３ｗに生じる逆起電力Ｅｗも、逆起電力Ｅｕと同じ周期を持つ、逆起電力Ｅｕと同様の正弦波状の電圧となる。但し、逆起電力Ｅｖ、Ｅｗの位相は、逆起電力Ｅｕに対して、夫々、１２０°、２４０°だけ遅れている。
Although not shown in particular, the counter electromotive force Ev generated in the
逆起電力検出回路５３から出力される検出信号ＢＥＭＦに、信号ＢＥＭＦｕ、ＢＥＭＦｖ及びＢＥＭＦｗの内の、任意の１つだけ或いは任意の２つだけを含めることも可能であるし、それら３つとも含めることも可能である。しかしながら、以下では、信号ＢＥＭＦｕにのみ注目し、逆起電力検出信号ＢＥＭＦは信号ＢＥＭＦｕと一致しているものとする。そうすると、図８に示す如く、逆起電力検出回路５３は、電圧Ｖｕ及びＶＣＴの比較結果から信号ＢＥＭＦｕを逆起電力検出信号ＢＥＭＦとして出力する回路であると考えることができる。
The detection signal BEMF output from the back electromotive
図９に、ＳＰＭドライバ３３に設けられる駆動クロック生成回路６０の構成を、その周辺の構成と共に示す。駆動クロック生成回路６０はエッジ抽出回路６１及びクロック出力回路６２を備える。ここでは、駆動クロック生成回路６０は図４の駆動信号生成回路５２内に設けられると考える。但し、駆動クロック生成回路６０は、駆動信号生成回路５２外に設けられると考えることもできるし、ＳＰＭ駆動制御回路５４内に設けられると考えるようにしても良い。
FIG. 9 shows the configuration of the driving
エッジ抽出回路６１には、比較器５３ｕの出力信号ＢＥＭＦｕと一致する逆起電力検出信号ＢＥＭＦが入力される。エッジ抽出回路６１は、ハーフブリッジ回路５０ｕがハイインピーダンス状態とされる区間において、信号ＢＥＭＦに基づき、逆起電力Ｅｕがゼロを交差するゼロクロスタイミングを検出し、そのゼロクロスタイミングを特定する信号ＢＥＭＦ＿ＥＤＧＥを出力する。検出されるゼロクロスタイミングは、逆起電力Ｅｕが負である状態から正である状態に切り替わるタイミングであっても良いし、逆起電力Ｅｕが正である状態から負である状態に切り替わるタイミングであっても良いが、ここでは、前者のタイミングがゼロクロスタイミングとして検出されるものとする。そうすると、エッジ抽出回路６１は、ハーフブリッジ回路５０ｕがハイインピーダンス状態とされる区間において、信号ＢＥＭＦの値が“０”から“１”への切り替わったタイミング（即ち位相が０°と一致するタイミング）をゼロクロスタイミングとして検出し、図６に示す如く、検出したゼロクロスタイミングにおいて信号ＢＥＭＦ＿ＥＤＧＥにパルス信号を生じさせる。
A back electromotive force detection signal BEMF that matches the output signal BEMFu of the
信号ＢＥＭＦ＿ＥＤＧＥは原則としてローレベルとされており、信号ＢＥＭＦ＿ＥＤＧＥにてパルス信号を生じるとは、信号ＢＥＭＦ＿ＥＤＧＥのレベルがパルス状にハイレベルとなることを指す。ハーフブリッジ回路５０ｕがハイインピーダンス状態とされていないときには、信号ＢＥＭＦの如何に依らず、信号ＢＥＭＦ＿ＥＤＧＥはローレベルに維持される。ゼロクロスタイミングが検出されるたびにエッジ抽出回路６１からパルス信号が出力され、信号ＢＥＭＦ＿ＥＤＧＥのパルス信号の周期（パルス信号の発生周期）は１フレームの長さと一致することになる。即ち、或るゼロクロスタイミングから次のゼロクロスタイミングまでの区間が１フレームに相当する。以下、信号ＢＥＭＦの値の“０”から“１”への切り替わりに相当する、逆起電力Ｅｕの負から正への切り替わりをゼロクロスと称することがある。尚、ゼロクロスの検出とゼロクロスタイミングの検出は同義であると考えて良い。
The signal BEMF_EDGE is basically low level, and generating a pulse signal in the signal BEMF_EDGE means that the level of the signal BEMF_EDGE becomes high level in a pulse shape. When the
ハーフブリッジ回路５０ｕがハイインピーダンス状態とされる区間は、ＳＰＭ駆動制御回路５４における区間設定部５５により設定され、ウィンドウ区間は、ハーフブリッジ回路５０ｕがハイインピーダンス状態とされる区間に属する。プリドライバ回路５１は、ウィンドウ区間において、駆動信号ＤＲＶｕに基づくＵ相駆動動作を停止してハーフブリッジ回路５０ｕのトランジスタＴｒＨ及びＴｒＬをオフ状態に維持する。ウィンドウ区間においてＶ相駆動動作及びＷ相駆動動作は行われる（但し、後述の第２ウィンドウ区間及び検出予測区間を除く）。即ち、プリドライバ回路５１は、ウィンドウ区間において、駆動信号ＤＲＶｖ及びＤＲＶｗに従いハーフブリッジ回路５０ｖ及び５０ｗを出力ハイ状態及び出力ロー状態間で切り替えるスイッチング制御を行う（但し、後述の第２ウィンドウ区間及び検出予測区間を除く）。
The section in which the
ウィンドウ区間外では通常動作が実行される。通常動作では、Ｕ相駆動動作、Ｖ相駆動動作及びＷ相駆動動作の全てが実行される。即ち、ウィンドウ区間外での通常動作において、プリドライバ回路５１は、駆動信号ＤＲＶｕ、ＤＲＶｖ、ＤＲＶｗに従いハーフブリッジ回路５０ｕ、５０ｖ及び５０ｗを出力ハイ状態及び出力ロー状態間で切り替えるスイッチング制御を行うことで、コイル１３ｕ、１３ｖ及び１３ｗに対し電力を供給する。
Normal operation is performed outside the window interval. In normal operation, all of the U-phase drive operation, V-phase drive operation and W-phase drive operation are executed. That is, in the normal operation outside the window interval, the
ウィンドウ区間内において、ゼロクロスタイミングの検出が可能となるが、ハーフブリッジ回路５０ｖ及び５０ｗの何れかにおいてスイッチングが行われた直後は、電圧Ｖｕ及びＶＣＴの比較が不安定となる。これを、図１０を参照して説明する。図１０において、実線波形５１１及び破線波形５１２は、夫々、ウィンドウ区間における電圧Ｖｕ及びＶＣＴの波形を表している。図１０では、ハーフブリッジ回路５０ｕがハイインピーダンス状態に維持され、且つ、駆動信号ＤＲＶｖに従いハーフブリッジ回路５０ｖが出力ハイ状態及び出力ロー状態間でスイッチングされ、且つ、駆動信号ＤＲＶｗに従いハーフブリッジ回路５０ｗが出力ロー状態に維持されていることが想定されている。タイミング５１３は、ハーフブリッジ回路５０ｖの出力ロー状態から出力ハイ状態への切り替わりタイミングであり、タイミング５１４は、ハーフブリッジ回路５０ｖの出力ハイ状態から出力ロー状態への切り替わりタイミングである。タイミング５１３及び５１４間では、出力端子ＯＵＴｖでの電圧変動に伴い、コイル１３ｕ、１３ｖ及び１３ｗ間の寄生容量の存在等に起因して電圧Ｖｕ及びＶＣＴの波形に過渡的な乱れが生じるため、差電圧（Ｖｕ－ＶＣＴ）が逆起電力Ｅｕを正しく表してない可能性がある。ハーフブリッジ回路５０ｗがスイッチングされる場合も同様である。ハーフブリッジ回路５０ｖ又は５０ｗのスイッチングに起因して差電圧（Ｖｕ－ＶＣＴ）が逆起電力Ｅｕを正しく表してないと推測される時間をセトリング時間と称した場合、セトリング時間は、様々な要因に依存することになるが、例えば１．１マイクロ秒である。
Within the window interval, it is possible to detect the zero-cross timing, but immediately after switching is performed in either
そこで、ＳＰＭ駆動制御回路５４は、ハーフブリッジ回路５０ｖにおける出力ハイ状態及び出力ロー状態間の切り替わり、又は、ハーフブリッジ回路５０ｗにおける出力ハイ状態及び出力ロー状態間の切り替わりがあったとき、その切り替わりのタイミングから所定のマスク時間だけ“１”の値を持つマスク信号を出力する。マスク信号は駆動クロック生成回路６０（特にエッジ抽出回路６１）に入力される。ＳＰＭ駆動制御回路５４は、ハーフブリッジ回路５０ｖにおける出力ハイ状態及び出力ロー状態間の切り替わり、及び、ハーフブリッジ回路５０ｗにおける出力ハイ状態及び出力ロー状態間の切り替わりを、出力端子ＯＵＴｖ及びＯＵＴｗにおける電圧Ｖｕ及びＶｖに基づいて認識するようにしても良いし、ハーフブリッジ回路５０ｖ及び５０ｗ内のトランジスタＴｒＨ及びＴｒＬの各ゲート電圧から認識するようにしても良い。或いは、それらの切り替わりを、駆動信号ＤＲＶｖ及びＤＲＶｗに基づいて認識するようにしても良い。この場合、ＳＰＭ駆動制御回路５４は、駆動信号ＤＲＶｖにおける“０”から“１”への切り替わり若しくは“１”から“０”への切り替わり、又は、駆動信号ＤＲＶｗにおける“０”から“１”への切り替わり若しくは“１”から“０”への切り替わりが生じたとき、その切り替わりのタイミングから所定のマスク時間だけ“１”の値を持つマスク信号を出力することになる。
Therefore, when the half-
エッジ抽出回路６１は、マスク信号が“１”である区間（以下マスク区間と称する）において、信号ＢＥＭＦを無効とし、マスク区間において信号ＢＥＭＦの値が“０”から“１”への切り替わったとしても信号ＢＥＭＦ＿ＥＤＧＥにパルス信号を発生させない。ウィンドウ区間内のマスク信号の値が“０”となる区間において、エッジ抽出回路６１は、信号ＢＥＭＦを有効とし、原則通り、信号ＢＥＭＦの値が“０”から“１”への切り替わったタイミングをゼロクロスタイミングとして検出して、検出したゼロクロスタイミングにて信号ＢＥＭＦ＿ＥＤＧＥにパルス信号を生じさせる。
The
マスク区間中に真のゼロクロスタイミングが生じることもあるため、以下のような動作が採用される。即ち、ウィンドウ区間内において、エッジ抽出回路６１は、或るマスク区間の開始前に信号ＢＥＭＦの値が“０”であったが当該マスク区間の終了タイミングに信号ＢＥＭＦの値が“１”であったときには、当該マスク区間の終了タイミングがゼロクロスタイミングであると捉えて、当該マスク区間の終了タイミングに信号ＢＥＭＦ＿ＥＤＧＥにパルス信号を生じさせる。マスク時間は、上記セトリング時間に対して若干のマージンを追加したものとされ、例えばセトリング時間が１．１マイクロ秒であれば２マイクロ秒とされる。以下では、説明の具体化ため、セトリング時間、マスク時間は、夫々、１．１マイクロ秒、２マイクロ秒であるとする。
Since true zero-crossing timing may occur during the mask period, the following operation is adopted. That is, in the window section, the
クロック出力回路６２には信号ＢＥＭＦ＿ＥＤＧＥが入力される。クロック出力回路６２は、信号ＢＥＭＦ＿ＥＤＧＥにおけるパルス信号に同期した信号であって且つ当該パルス信号の周波数（即ちパルス信号の発生周期の逆数）をｍ倍した周波数を持つクロック信号ＤＲＶＣＬＫを生成して出力する（図６も適宜参照）。信号ＢＥＭＦ＿ＥＤＧＥにおけるパルス信号の周期（詳細にはパルス信号の発生周期）をＴｐ１にて表すと、クロック信号ＤＲＶＣＬＫの周期Ｔｐ２は“Ｔｐ２＝Ｔｐ１×１／ｍ”で表される。ｍは２以上の整数であって、通常、２よりも随分と大きい。具体的には、クロック出力回路６２は、信号ＢＥＭＦ＿ＥＤＧＥにおいて或るパルス信号が発生してから次のパルス信号が発生するまでの時間（以下、ゼロクロス間隔と称する）を計測する計測回路と、計測したゼロクロス間隔の内、直近過去ＶＡＬＡ回分のゼロクロス間隔を保持する保持回路とを備え、直近過去ＶＡＬＡ回分のゼロクロス間隔に基づいてクロック信号ＤＲＶＣＬＫの周期Ｔｐ２を設定すれば良い（ＶＡＬＡは１以上の整数）。単純には例えば、直近過去ＶＡＬＡ回分のゼロクロス間隔の総和を“ＶＡＬＡ×ｍ”で割って得た値を、周期Ｔｐ２に設定することができる。
A signal BEMF_EDGE is input to the
図１１は、ウィンドウ区間を定めるためのウィンドウ信号ＷＩＮＤＯＷが生成される様子を示すタイムチャートである。信号ＷＩＮＤＯＷは区間設定部５５により生成される。信号ＷＩＮＤＯＷの値が“１”となっている区間がウィンドウ区間であり、信号ＷＩＮＤＯＷの値が“０”となっている区間はウィンドウ区間に属さない。信号ＷＩＮＤＯＷの値は、ゼロクロスタイミングの検出に先立って“１”とされ、ゼロクロスタイミングが検出されると“０”とされる。
FIG. 11 is a time chart showing how the window signal WINDOW for defining the window interval is generated. The signal WINDOW is generated by the
或るタイミングｔ０を起点にして考えると、タイミングｔ０にてゼロクロスが発生して信号ＢＥＭＦ＿ＥＤＧＥにパルス信号が生じる。クロック出力回路６２は、過去ＶＡＬＡ回分のゼロクロス間隔に基づいて設定した周期Ｔｐ２を持つクロック信号ＤＲＶＣＬＫを出力する。区間設定部５５は、信号ＢＥＭＦ＿ＥＤＧＥにパルス信号が生じたタイミングｔ０から“Ｔｐ２×ｑ”分の時間が経過したタイミングｔ１において信号ＷＩＮＤＯＷの値を“０”から“１”に切り替え、その後、信号ＢＥＭＦ＿ＥＤＧＥに次のパルス信号が生じるタイミングｔ２において信号ＷＩＮＤＯＷの値を“１”から“０”に切り替える。ここで、ｑはｍより小さな所定の整数値を持つ。ハーフブリッジ回路５０ｕがハイインピーダンス状態とされるとコイル１３ｕに流れる電流の連続性が損なわれるため、ｑの値をなるだけｍの値に近づけることが好ましい。一方で、ｑの値を大きくし過ぎると逆起電力の検出失敗の可能性が高まる。これらを総合勘案してｑの値が設定される。信号ＢＥＭＦ＿ＥＤＧＥにて或るパルス信号が生じてから次のパルス信号が生じるまでの区間が１フレームに相当する。図１１の例では、タイミングｔ０からタイミングｔ２の直前までの区間が１つのフレームに相当し、タイミングｔ２から次のフレームが開始されることになる。
Considering a certain timing t0 as a starting point, a zero cross occurs at the timing t0 and a pulse signal is generated in the signal BEMF_EDGE. The
クロック信号ＤＲＶＣＬＫはパルス状のクロックの列から成り、各フレームにおいて、クロック信号ＤＲＶＣＬＫの第ｉ番目のクロックを、以下では、単に第ｉ番目のクロックと称する（ｉは自然数）。各フレームの開始タイミングにおいて第１番目のクロックが生じ、第（ｑ＋１）番目のクロックの発生に同期してウィンドウ区間が開始されることになる。 The clock signal DRVCLK consists of a train of pulse-shaped clocks, and the i-th clock of the clock signal DRVCLK in each frame is hereinafter simply referred to as the i-th clock (i is a natural number). The first clock is generated at the start timing of each frame, and the window section is started in synchronization with the generation of the (q+1)th clock.
フレームＦＬ［ｎ］に注目した場合（図７参照）、フレームＦＬ［ｎ］のウィンドウ区間の開始タイミングは、直近過去ＶＡＬＡ回分のゼロクロス間隔に基づくクロック信号ＤＲＶＣＬＫの周期Ｔｐ２に依存することになる。最も単純な例として“ＶＡＬＡ＝１”とした場合、フレームＦＬ［ｎ］で用いられるクロック信号ＤＲＶＣＬＫの周期Ｔｐ２は、フレームＦＬ［ｎ］の開始タイミング（今回検出されたゼロクロスタイミング）とフレームＦＬ［ｎ－１］の開始タイミング（前回検出されたゼロクロスタイミング）との差を整数ｍで割ったものとなる。故に、フレームＦＬ［ｎ］におけるウィンドウ区間（ウィンドウ区間の開始タイミング）は、少なくとも、フレームＦＬ［ｎ］よりも前に検出された２以上のゼロクロスタイミングに基づいて設定されると言える（図１２参照）。 Focusing on the frame FL[n] (see FIG. 7), the start timing of the window period of the frame FL[n] depends on the cycle Tp2 of the clock signal DRVCLK based on the zero-crossing intervals of the most recent VAL A times. . As the simplest example, when "VAL A =1", the cycle Tp2 of the clock signal DRVCLK used in the frame FL[n] is determined by the start timing of the frame FL[n] (zero cross timing detected this time) and the frame FL It is obtained by dividing the difference from the start timing of [n−1] (zero cross timing detected last time) by the integer m. Therefore, it can be said that the window interval (the start timing of the window interval) in frame FL[n] is set based on at least two or more zero-cross timings detected before frame FL[n] (see FIG. 12). ).
クロック信号ＤＲＶＣＬＫよりロータの位置が特定される。即ち、各フレームにおいて、第ｉ番目のクロックが生じたタイミングは、ロータの位置の電気角における位相が“（３６０°／ｍ）×（ｉ－１）”と一致するタイミングを表すことになる（但し、ＳＰＭ１３が安定状態にあってロータが一定速度で回転していると仮定）。故に、駆動信号生成回路５２は、逆起電力検出信号ＢＥＭＦに基づくクロック信号ＤＲＶＣＬＫを用いて、ＳＰＭ１３を所望の態様で駆動するための駆動信号ＤＲＶｕ、ＤＲＶｖ及びＤＲＶｗを生成できる。例えば、駆動信号生成回路５２は、クロック信号ＤＲＶＣＬＫと所定の波形データに基づき、コイル１３ｕ、１３ｖ及び１３ｗの夫々に正弦波状の電流を供給するために出力端子Ｖｕ、Ｖｖ及びＶｗに印加すべきＵ相、Ｖ相及びＷ相目標電圧を求め、Ｕ相、Ｖ相及びＷ相目標電圧を示す信号をパルス幅変調することで駆動信号ＤＲＶｕ、ＤＲＶｖ、ＤＲＶｗを生成する。これにより、Ｕ相、Ｖ相及びＷ相目標電圧をパルス幅変調した電圧であるＵ相、Ｖ相及びＷ相スイッチング電圧が出力端子ＯＵＴｕ、ＯＵＴｖ及びＯＵＴｗに加わって、ＳＰＭ１３の所望の駆動が実現される。
The position of the rotor is specified by the clock signal DRVCLK. That is, in each frame, the timing at which the i-th clock occurs represents the timing at which the electrical angle phase of the rotor position coincides with "(360°/m) x (i-1)" ( However, it is assumed that the
上述の内容を基本とするＨＤＤ装置１（特にＳＰＭドライバ１３）についての詳細な構成例、動作例、応用例及び変形例を、以下の第１～第６実施例の中で説明する。特に記述無き限り且つ矛盾無き限り、本実施形態において上述した事項が後述の第１～第６実施例に適用され、第１～第６実施例において上述の内容と矛盾する事項については、第１～第６実施例での記載が優先される。また矛盾無き限り、以下に述べる第１～第６実施例の内、任意の実施例に記載した事項を、他の任意の実施例に適用することもできる（即ち第１～第６実施例の内の任意の２以上の実施例を組み合わせることも可能である）。 Detailed configuration examples, operation examples, application examples, and modification examples of the HDD device 1 (especially the SPM driver 13) based on the above contents will be described in the following first to sixth embodiments. Unless otherwise stated and inconsistent, the matters described above in this embodiment are applied to the first to sixth examples described later, and matters contradicting the above in the first to sixth examples are described in the first Priority is given to the descriptions in the to sixth embodiments. Also, as long as there is no contradiction, the matters described in any of the first to sixth embodiments described below can also be applied to any other embodiment (that is, the It is also possible to combine any two or more examples within).
［第１実施例］
第１実施例を説明する。駆動信号生成回路５２は、パルス幅変調を利用して駆動信号ＤＲＶｕ、ＤＲＶｖ及びＤＲＶｗを生成することができ、この際、パルス幅変調における周波数（以下、ＰＷＭ周波数と称する）を変化させることが可能に構成されている。パルス幅変調はＰＷＭと略記されることがある。
[First embodiment]
A first embodiment will be described. The drive
ＰＷＭ周波数を低くするとＳＰＭ１３のトルクリプルが大きくなる。ＳＰＭ１３のトルクリプル低減のためにＰＷＭ周波数の増大が必要とされることも多いが、ＰＷＭ周波数を高くし過ぎると、ウィンドウ区間において上記セトリング時間の存在によりゼロクロスタイミングの検出が不能となる。上述の如くセトリング時間が１．１マイクロ秒であって且つマスク時間が２マイクロ秒である場合に、ウィンドウ区間内でＰＷＭ周波数を５００ｋＨｚ（キロヘルツ）に設定したならば、ウィンドウ区間の全てにおいてマスク信号が常に“１”となって、信号ＢＥＭＦ＿ＥＤＧＥにパルス信号が発生しなくなり、正確なゼロクロスタイミングの検出が不能となる。
When the PWM frequency is lowered, the torque ripple of
これを考慮し、第１実施例に係る駆動信号生成回路５２は、ウィンドウ区間内においてＰＷＭ周波数を所定の周波数ｆＬとする一方で、ウィンドウ区間外においてＰＷＭ周波数を周波数ｆＬよりも高い所定の周波数ｆＨに設定する。第１実施例に係る駆動信号生成回路５２は、ウィンドウ信号ＷＩＮＤＯＷに基づいてＰＷＭ周波数を周波数ｆＬ及びｆＨ間で切り替えることができる。
In consideration of this, the drive
ウィンドウ区間の全てにおいてマスク信号が“１”になり続けるといった状況が生じないように周波数ｆＬが定められ、例えば、周波数ｆＬは数１０ｋＨｚ～１００ｋＨｚ程度とされる。ウィンドウ区間外において逆起電力の検出は予定されておらず、また逆起電力を検出する必要もない。故に、セトリング時間及びマスク時間を考慮することなく周波数ｆＨを設定することができ、周波数ｆＨを例えば５００ｋＨｚに設定することができる。これにより、ウィンドウ区間内における逆起電力の検出を確保しつつも、全体として、トルクリプルを低減することが可能となる。 The frequency f L is determined so as not to cause a situation in which the mask signal continues to be "1" in the entire window interval, and the frequency f L is, for example, about several tens of kHz to 100 kHz. No back EMF detection is planned outside the window interval, nor is it necessary to detect the back EMF. Therefore, the frequency fH can be set without considering settling time and mask time, and the frequency fH can be set to 500 kHz, for example. As a result, it is possible to reduce the torque ripple as a whole while ensuring the detection of the back electromotive force within the window interval.
図１３に、図４の駆動信号生成回路５２として用いることのできる、第１実施例に係る駆動信号生成回路５２Ａの構成を示す。図１３の駆動信号生成回路５２Ａは、符号１１１～１２１によって参照される各部位を備える。
FIG. 13 shows the configuration of a drive
波形データテーブル１１１は所定の波形データを格納したルックアップテーブルであり、当該波形データにより、ロータの位相に応じて出力端子Ｖｕ、Ｖｖ及びＶｗに印加すべきＵ相、Ｖ相及びＷ相目標電圧が指定される。詳細には、コイル１３ｕ、１３ｖ及び１３ｗの夫々に正弦波状の電流を供給するために出力端子Ｖｕ、Ｖｖ及びＶｗに印加すべきＵ相目標電圧Ｓｉｎｅ＿ｕ、Ｖ相目標電圧Ｓｉｎｅ＿ｖ及びＷ相目標電圧Ｓｉｎｅ＿ｗがテーブル１１１内の波形データにより特定される。
A waveform data table 111 is a lookup table that stores predetermined waveform data. Based on the waveform data, U-phase, V-phase, and W-phase target voltages to be applied to the output terminals Vu, Vv, and Vw are determined according to the phase of the rotor. is specified. Specifically, a U-phase target voltage Sine_u, a V-phase target voltage Sine_v, and a W-phase target voltage Sine_w to be applied to the output terminals Vu, Vv, and Vw in order to supply sinusoidal currents to the
図１４において、実線波形５３１、５３２、５３３は、夫々、Ｕ相目標電圧Ｓｉｎｅ＿ｕ、Ｖ相目標電圧Ｓｉｎｅ＿ｖ及びＷ相目標電圧Ｓｉｎｅ＿ｗの波形を示している。図１５には、実線波形５３１のみが抽出して示されている。ロータの位相が０°から６０°までの領域、６０°から１２０°までの領域、１２０°から１８０°までの領域、１８０°から２４０°までの領域、２４０°から３００°までの領域、３００°から３６０°までの領域を、夫々、領域Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６と称する。
In FIG. 14, solid-
電圧Ｓｉｎｅ＿ｕは、位相の０°から９０°までの領域において位相の増大につれて単調増加して位相が９０°のときに極大値をとり、位相の９０°から１２０°までの領域において位相の増大につれて単調減少して位相が１２０°のときに極小値をとり、位相の１２０°から１５０°までの領域において位相の増大につれて単調増加して位相が１５０°のときに再び極大値をとり、位相の１５０°から２４０°までの領域において位相の増大につれて単調減少し、位相の２４０°から３６０°までの領域において電圧Ｓｉｎｅ＿ｕの値はゼロとなる。電圧Ｓｉｎｅ＿ｖは、電圧Ｓｉｎｅ＿ｕを位相において１２０°だけ遅らせた電圧であり、電圧Ｓｉｎｅ＿ｗは、電圧Ｓｉｎｅ＿ｕを位相において２４０°だけ遅らせた電圧である。 The voltage Sine_u monotonically increases as the phase increases in the phase region from 0° to 90°, takes a maximum value when the phase is 90°, and increases as the phase increases in the phase region from 90° to 120°. It monotonically decreases and takes a minimum value when the phase is 120°, monotonously increases as the phase increases in the region from 120° to 150° of the phase, and takes a maximum value again when the phase is 150°, and the phase It monotonously decreases as the phase increases in the region from 150° to 240°, and the value of the voltage Sine_u becomes zero in the phase region from 240° to 360°. The voltage Sine_v is a voltage obtained by delaying the voltage Sine_u by 120° in phase, and the voltage Sine_w is a voltage obtained by delaying the voltage Sine_u by 240° in phase.
故に、波形データテーブル１１１に、電圧Ｓｉｎｅ＿ｕの波形データだけを格納しておくだけでＵ相、Ｖ相及びＷ相目標電圧を示す信号を生成できる。但し、電圧Ｓｉｎｅ＿ｕの波形の内、０°から１２０°までの位相範囲における波形と１２０°から２４０°までの位相範囲における波形とは時間軸に対して対称であると近似でき、且つ、６０°から９０°までの位相範囲における波形と９０°から１２０°までの位相範囲における波形とは時間軸に対して対称であると近似できる。 Therefore, by storing only the waveform data of the voltage Sine_u in the waveform data table 111, signals indicating the U-phase, V-phase, and W-phase target voltages can be generated. However, among the waveforms of the voltage Sine_u, the waveform in the phase range from 0° to 120° and the waveform in the phase range from 120° to 240° can be approximated to be symmetrical with respect to the time axis, and to 90° and the waveform in the phase range from 90° to 120° can be approximated to be symmetrical with respect to the time axis.
故に、ここでは、図１６に示すような、電圧Ｓｉｎｅ＿ｕの波形の内、０°から９０°までの位相範囲における波形を示す波形データＷＤのみが、波形データテーブル１１１に格納されているものとする。波形データＷＤは、電圧Ｓｉｎｅ＿ｕの波形の内の、０°から６０°までの位相範囲における波形と一致するスロープ波形のデータＷＤＳＬＰと、６０°から９０°までの位相範囲における波形と一致するトップ波形のデータＷＤＴＯＰと、から成る。 Therefore, here, only the waveform data WD indicating the waveform in the phase range from 0° to 90° among the waveforms of the voltage Sine_u as shown in FIG. 16 is stored in the waveform data table 111. . The waveform data WD includes slope waveform data WD SLP that matches the waveform of the voltage Sine_u in the phase range from 0° to 60°, and top data that matches the waveform in the phase range from 60° to 90°. Waveform data WD TOP .
波形データテーブル１１１に対しクロック信号ＤＲＶＣＬＫが入力され、波形データテーブル１１１はクロック信号ＤＲＶＣＬＫに基づいてスロープ電圧信号ＶＳＬＰ及びトップ電圧信号ＶＴＯＰを出力する。スロープ波形のデータＷＤＳＬＰ及びトップ波形のデータＷＤＴＯＰから、夫々、信号ＶＳＬＰ及びＶＴＯＰのデータが抽出される。 A clock signal DRVCLK is input to the waveform data table 111, and the waveform data table 111 outputs a slope voltage signal V SLP and a top voltage signal V TOP based on the clock signal DRVCLK. Data of the signals V SLP and V TOP are extracted from the data WD SLP of the slope waveform and the data WD TOP of the top waveform, respectively.
電圧Ｓｉｎｅ＿ｕ、Ｓｉｎｅ＿ｖ及びＳｉｎｅ＿ｗをパルス幅変調したものを出力端子Ｖｕ、Ｖｖ及びＶｗに印加する際、任意のタイミングにおいて、Ｕ相、Ｖ相及びＷ相の内、１つの相は出力停止相となり、他の１つの相はスロープ駆動相となり、残りの１つの相はトップ駆動相となる。出力停止相とは、対応するハーフブリッジ回路が出力オフ状態とされる相を指し、スロープ駆動相とは、対応するハーフブリッジ回路がスロープ電圧信号ＶＳＬＰに応じて出力オフ状態及び出力オン状態間で切り替えられる相を指し、トップ駆動相とは、対応するハーフブリッジ回路がトップ電圧信号ＶＴＯＰに応じて出力オフ状態及び出力オン状態間で切り替えられる相を指す。 When voltages Sine_u, Sine_v, and Sine_w obtained by pulse width modulation are applied to the output terminals Vu, Vv, and Vw, one of the U-phase, V-phase, and W-phase becomes an output stop phase at an arbitrary timing, The other phase will be the slope drive phase and the remaining one phase will be the top drive phase. An output stop phase refers to a phase in which the corresponding half-bridge circuit is in an output-off state, and a slope drive phase is a phase in which the corresponding half-bridge circuit is between the output-off state and the output-on state according to the slope voltage signal VSLP . , and the top drive phase refers to the phase in which the corresponding half-bridge circuit is switched between an output off state and an output on state in response to the top voltage signal V TOP .
各フレームにおいて、第ｉ番目のクロックが生じたタイミングは、ロータの位相が“（３６０°／ｍ）×（ｉ－１）”と一致するタイミングとみなすことができる。故に、テーブル１１１は、各フレームにおいて、第ｉ番目のクロックが入力されたとき、ロータの位相が“（３６０°／ｍ）×（ｉ－１）”であると認識でき、ロータの位相が“（３６０°／ｍ）×（ｉ－１）”であるときに対応した信号ＶＳＬＰ及びＶＴＯＰを波形データＷＤから抽出して出力する。 The timing at which the i-th clock occurs in each frame can be regarded as the timing at which the phase of the rotor coincides with "(360°/m)×(i−1)". Therefore, the table 111 can recognize that the rotor phase is "(360°/m)×(i−1)" when the i-th clock is input in each frame, and the rotor phase is " (360°/m)×(i−1)″, the corresponding signals V SLP and V TOP are extracted from the waveform data WD and output.
例えば、領域Ｒ１では、Ｕ相がスロープ駆動相となり且つＷ相がトップ駆動相且つＶ相が出力停止相となるため、現在の位相が領域Ｒ１内に属することを示す第ｉ番目のクロックが入力されたときには、ロータの位相が“（３６０°／ｍ）×（ｉ－１）”であるときの電圧Ｓｉｎｅ＿ｕ及びＳｉｎｅ＿ｗの値を示す信号がスロープ電圧信号ＶＳＬＰ及びトップ電圧信号ＶＴＯＰとしてテーブル１１１から出力される。この際、電圧Ｓｉｎｅ＿ｕ、Ｓｉｎｅ＿ｖ及びＳｉｎｅ＿ｗ間の関係並びに時間軸に対する上記対称の関係に基づき、出力されるスロープ電圧信号ＶＳＬＰ及びトップ電圧信号ＶＴＯＰの値が決定される。即ち例えば、第ｉ番目のクロックがロータの位相が２０°であることを示すのであれば、波形データＷＤ（スロープ波形データＷＤＳＬＰ）における２０°での値をスロープ電圧信号ＶＳＬＰに持たせ且つ波形データＷＤ（トップ波形データＷＤＴＯＰ）における８０°での値をトップ電圧信号ＶＴＯＰに持たせば良く、第ｉ番目のクロックがロータの位相が４５°であることを示すのであれば、波形データＷＤ（スロープ波形データＷＤＳＬＰ）における４５°での値をスロープ電圧信号ＶＳＬＰに持たせ且つ波形データＷＤ（トップ波形データＷＤＴＯＰ）における７５°での値をトップ電圧信号ＶＴＯＰに持たせば良い。 For example, in region R1, the U phase is the slope drive phase, the W phase is the top drive phase, and the V phase is the output stop phase. , the signals indicating the values of the voltages Sine_u and Sine_w when the phase of the rotor is "(360°/m)×(i−1)" are shown in Table 111 as the slope voltage signal V SLP and the top voltage signal V TOP . output from At this time, the values of the output slope voltage signal V SLP and top voltage signal V TOP are determined based on the relationship between the voltages Sine_u, Sine_v, and Sine_w and the symmetrical relationship with respect to the time axis. That is, for example, if the i-th clock indicates that the phase of the rotor is 20°, the slope voltage signal V SLP has the value at 20° in the waveform data WD (slope waveform data WD SLP ) and The top voltage signal V TOP should have the value at 80° in the waveform data WD (top waveform data WD TOP ), and if the i-th clock indicates that the rotor phase is 45°, the waveform The slope voltage signal V SLP has the value at 45° in the data WD (slope waveform data WD SLP ) and the top voltage signal V TOP has the value at 75° in the waveform data WD (top waveform data WD TOP ). Good luck.
現在の位相が領域Ｒ２～Ｒ６の何れかに属することを示すクロックが入力されたときも同様である。何れにせよ、各フレームにおいて、クロック信号ＤＲＶＣＬＫにおける何番目のクロック信号がテーブル１１１に入力されたかに応じ、出力端子Ｖｕ、Ｖｖ及びＶｗに電圧Ｓｉｎｅ＿ｕ、Ｓｉｎｅ＿ｖ及びＳｉｎｅ＿ｗを印加するための信号ＶＳＬＰ及びＶＴＯＰの値が一意に定まるようになっている。 The same is true when a clock indicating that the current phase belongs to one of the regions R2 to R6 is input. In any case, in each frame, signals V SLP and The value of V TOP is uniquely determined.
領域判定部１１２は、クロック信号ＤＲＶＣＬＫの入力を受け、各フレームにおいてクロック信号ＤＲＶＣＬＫ内のクロックの個数をカウントすることで現在の位相が領域Ｒ１～Ｒ６の何れに属するのかを判定し、その判定結果を示す領域判定信号ＤＥＴＲを出力する。テーブル１１１は領域判定信号ＤＥＴＲをも利用して信号ＶＳＬＰ及びＶＴＯＰを生成するようにしても良い。
ＰＷＭ周波数テーブル１１３は、ＰＷＭ周波数を指定する周波数指令信号Ｆｒｑ＊に基づいて、周波数設定値ＣＮＴＭＡＸを出力するルックアップテーブルである。ＰＷＭカウンタ１１４は、テーブル１１３からの周波数設定値ＣＮＴＭＡＸに基づき、信号Ｆｒｑ＊にて指定されるＰＷＭ周波数を有する周期信号ＴＲＩを出力する。周期信号ＴＲＩは周期的に値が変化する信号であり、例えば三角波の形状を有する。ＳＰＭ駆動生成回路５４は、周波数指令信号Ｆｒｑ＊をテーブル１１３に供給することでＰＷＭ周波数を指定及び制御することができる。駆動信号生成回路５２Ａが、ＳＰＭ駆動生成回路５４の制御の下、信号Ｆｒｑ＊に基づいてＰＷＭ周波数を設定すると解することもできる。
The PWM frequency table 113 is a lookup table that outputs the frequency setting value CNT MAX based on the frequency command signal Frq * that specifies the PWM frequency. PWM counter 114 outputs a periodic signal TRI having a PWM frequency specified by signal Frq * based on frequency setting value CNT MAX from table 113 . The periodic signal TRI is a signal whose value changes periodically and has, for example, a triangular wave shape. The SPM
図１７（ａ）の三角波状の波形５５１は、周波数指令信号Ｆｒｑ＊にて所定の第１周波数がＰＷＭ周波数に指定されたときの周期信号ＴＲＩの波形を示し、図１７（ｂ）の三角波状の波形５５２は、周波数指令信号Ｆｒｑ＊にて第１周波数よりも高い所定の第２周波数がＰＷＭ周波数に指定されたときの周期信号ＴＲＩの波形を示している。第１周波数、第２周波数を、夫々、上述の周波数ｆＬ、ｆＨとすることができる。
A
ＰＷＭカウンタ１１４には、図示されない基準クロック発生回路から十分に高い周波数を有する基準クロックが入力される。ＰＷＭカウンタ１１４は、基準クロックの入力を受ける度に自身の出力値を“１”だけ減算し、減算結果が“０”になると出力値を周波数設定値ＣＮＴＭＡＸに戻すという動作を繰り返す（ＣＮＴＭＡＸ＞０）。ＰＷＭカウンタ１１４の出力値が、デジタル信号としての周期信号ＴＲＩの値となる。故に、テーブル１１３は、信号Ｆｒｑ＊にて第１周波数が指定されているときには第１周波数に対応する相対的に大きな設定値ＣＮＴＭＡＸを出力し、信号Ｆｒｑ＊にて第２周波数が指定されているときには第２周波数に対応する相対的に小さな設定値ＣＮＴＭＡＸを出力する。これにより、信号Ｆｒｑ＊にて第１、第２周波数が指定されているときには、夫々、第１、第２周波数を有する周期信号ＴＲＩが出力されることになる。
A reference clock having a sufficiently high frequency is input to the PWM counter 114 from a reference clock generation circuit (not shown). The
乗算器１１５は、デジタル信号の形態で形成されたトルク指令信号Ｔｒｑ＊と周波数設定値ＣＮＴＭＡＸとを乗算し、乗算結果を補正トルク指令信号Ｔｒｑ＊＿Ｃとして出力する。乗算器１１６は、信号Ｔｒｑ＊＿Ｃと信号ＶＳＬＰとを乗算し、乗算結果を補正スロープ電圧信号ＶＳＬＰ＿Ｃとして出力する。乗算器１１７は、信号Ｔｒｑ＊＿Ｃと信号ＶＴＯＰとを乗算し、乗算結果を補正トップ電圧信号ＶＴＯＰ＿Ｃとして出力する。周期信号補正部１１８は、電源電圧ＶＰＷＲの大きさに応じて周期信号ＴＲＩを補正し、補正後の周期信号ＴＲＩを補正周期信号ＴＲＩ＿Ｃとして出力する。
比較器１１９は、補正スロープ電圧信号ＶＳＬＰ＿Ｃを補正周期信号ＴＲＩ＿Ｃと比較し、その比較結果を示すＰＷＭ信号である信号ＰＷＭＳＬＰを出力する。信号ＶＳＬＰ＿Ｃの値が信号ＴＲＩ＿Ｃの値以上となっている区間において、信号ＰＷＭＳＬＰの値は“１”となり、そうでない区間において信号ＰＷＭＳＬＰの値は“０”となる。
比較器１２０は、補正トップ電圧信号ＶＴＯＰ＿Ｃを補正周期信号ＴＲＩ＿Ｃと比較し、その比較結果を示すＰＷＭ信号である信号ＰＷＭＴＯＰを出力する。信号ＶＴＯＰ＿Ｃの値が信号ＴＲＩ＿Ｃの値以上となっている区間において、信号ＰＷＭＴＯＰの値は“１”となり、そうでない区間において信号ＰＷＭＴＯＰの値は“０”となる。
図１８に、或る区間における信号ＶＳＬＰ＿Ｃ、ＶＴＯＰ＿Ｃ、ＴＲＩ＿Ｃ、ＰＷＭＳＬＰ及びＰＷＭＴＯＰの例を示す。クロック信号ＤＲＶＣＬＫにてクロックが生じる度にテーブル１１１の出力信号は更新されるが、図１８に示す区間は十分に短く、テーブル１１１の出力信号は一定に維持されていることが想定されている。 FIG. 18 shows an example of signals V SLP_C, V TOP_C , TRI_C, PWM SLP and PWM TOP in a certain section. Although the output signal of table 111 is updated each time a clock occurs in clock signal DRVCLK, it is assumed that the interval shown in FIG. 18 is sufficiently short and the output signal of table 111 is maintained constant.
コミュテ―ション回路１２１は、領域判定信号ＤＥＴＲに基づき信号ＰＷＭＳＬＰ及びＰＷＭＴＯＰを駆動信号ＤＲＶｕ、ＤＲＶｖ及びＤＲＶｗに振り分けるスイッチ回路である。
領域Ｒ１において、スロープ駆動相、トップ駆動相、出力停止相は、夫々、Ｕ相、Ｗ相、Ｖ相であるので、現在の位相が領域Ｒ１に属することが信号ＤＥＴＲにて示されているとき、コミュテ―ション回路１２１は、信号ＰＷＭＳＬＰ及びＰＷＭＴＯＰを夫々駆動信号ＤＲＶｕ及びＤＲＶｗとして出力し、駆動信号ＤＲＶｖを“０”に維持する。
領域Ｒ２において、スロープ駆動相、トップ駆動相、出力停止相は、夫々、Ｗ相、Ｕ相、Ｖ相であるので、現在の位相が領域Ｒ２に属することが信号ＤＥＴＲにて示されているとき、コミュテ―ション回路１２１は、信号ＰＷＭＳＬＰ及びＰＷＭＴＯＰを夫々駆動信号ＤＲＶｗ及びＤＲＶｕとして出力し、駆動信号ＤＲＶｖを“０”に維持する。
領域Ｒ３において、スロープ駆動相、トップ駆動相、出力停止相は、夫々、Ｖ相、Ｕ相、Ｗ相であるので、現在の位相が領域Ｒ３に属することが信号ＤＥＴＲにて示されているとき、コミュテ―ション回路１２１は、信号ＰＷＭＳＬＰ及びＰＷＭＴＯＰを夫々駆動信号ＤＲＶｖ及びＤＲＶｕとして出力し、駆動信号ＤＲＶｗを“０”に維持する。
領域Ｒ４において、スロープ駆動相、トップ駆動相、出力停止相は、夫々、Ｕ相、Ｖ相、Ｗ相であるので、現在の位相が領域Ｒ４に属することが信号ＤＥＴＲにて示されているとき、コミュテ―ション回路１２１は、信号ＰＷＭＳＬＰ及びＰＷＭＴＯＰを夫々駆動信号ＤＲＶｕ及びＤＲＶｖとして出力し、駆動信号ＤＲＶｗを“０”に維持する。
領域Ｒ５において、スロープ駆動相、トップ駆動相、出力停止相は、夫々、Ｗ相、Ｖ相、Ｕ相であるので、現在の位相が領域Ｒ５に属することが信号ＤＥＴＲにて示されているとき、コミュテ―ション回路１２１は、信号ＰＷＭＳＬＰ及びＰＷＭＴＯＰを夫々駆動信号ＤＲＶｗ及びＤＲＶｖとして出力し、駆動信号ＤＲＶｕを“０”に維持する。
領域Ｒ６において、スロープ駆動相、トップ駆動相、出力停止相は、夫々、Ｖ相、Ｗ相、Ｕ相であるので、現在の位相が領域Ｒ６に属することが信号ＤＥＴＲにて示されているとき、コミュテ―ション回路１２１は、信号ＰＷＭＳＬＰ及びＰＷＭＴＯＰを夫々駆動信号ＤＲＶｖ及びＤＲＶｗとして出力し、駆動信号ＤＲＶｕを“０”に維持する。
The
In region R1, the slope drive phase, top drive phase, and output stop phase are U phase, W phase, and V phase, respectively, so the signal DET R indicates that the current phase belongs to region R1. At this time, the
In region R2, the slope drive phase, top drive phase, and output stop phase are W phase, U phase, and V phase, respectively, so the signal DET R indicates that the current phase belongs to region R2. At this time, the
In region R3, the slope drive phase, top drive phase, and output stop phase are the V phase, U phase, and W phase, respectively, so the signal DET R indicates that the current phase belongs to region R3. At this time, the
In region R4, the slope drive phase, top drive phase, and output stop phase are U phase, V phase, and W phase, respectively, so the signal DET R indicates that the current phase belongs to region R4. At this time, the
In the region R5, the slope drive phase, top drive phase, and output stop phase are the W phase, the V phase, and the U phase, respectively, so the signal DET R indicates that the current phase belongs to the region R5. At this time, the
In region R6, the slope drive phase, top drive phase, and output stop phase are V phase, W phase, and U phase, respectively, so the signal DET R indicates that the current phase belongs to region R6. At this time, the
図１９（ａ）に、周波数設定値ＣＮＴＭＡＸが相対的に大きい場合における周期信号ＴＲＩ及びスロープ電圧信号ＶＳＬＰ間の関係を示し、図１９（ｂ）に、周波数設定値ＣＮＴＭＡＸが相対的に小さい場合における周期信号ＴＲＩ及びスロープ電圧信号ＶＳＬＰ間の関係を示す。図１９（ａ）及び（ｂ）において信号ＶＳＬＰの値は同じであるとする。そうすると、仮に信号ＴＲＩ及びＶＳＬＰ間の大小関係を二値信号として表したとき、その二値信号におけるデューティは値ＣＮＴＭＡＸに依存して（即ちＰＷＭ周波数に依存性して）変化することにある。トップ電圧信号ＶＴＯＰについても同様である。 FIG. 19(a) shows the relationship between the periodic signal TRI and the slope voltage signal V SLP when the frequency set value CNT MAX is relatively large, and FIG. 19(b) shows the relationship when the frequency set value CNT MAX is relatively Fig. 3 shows the relationship between the periodic signal TRI and the slope voltage signal VSLP in the small case; Assume that the value of the signal V SLP is the same in FIGS. 19(a) and 19(b). Then, if the magnitude relationship between the signals TRI and V-- SLP is expressed as a binary signal, the duty in the binary signal will change depending on the value CNT-- MAX (that is, depending on the PWM frequency). . The same is true for the top voltage signal V TOP .
そこで、値ＣＮＴＭＡＸに依存して比較器１１９及び１２０の出力信号におけるデューティが変化することを抑止すべく、乗算器１１５を設けている。また、信号Ｔｒｑ＊により指定されるトルクが大きいほど、スロープ駆動相及びトップ駆動相の出力端子に印加すべき電圧を大きくするべきであるので（信号Ｔｒｑ＊により指定されるトルクが小さい場合には逆）、テーブル１１１の出力信号（ＶＳＬＰ、ＶＴＯＰ）を乗算器１１５～１１７にて補正している。また、信号Ｔｒｑ＊により指定されたトルクを得るための信号ＰＷＭＳＬＰ及びＰＷＭＴＯＰのデューティは電源電圧ＶＰＷＲに依存するため、電源電圧ＶＰＷＲの大きさに基づき周期信号補正部１１８にて周期信号ＴＲＩを補正している。
Therefore, the
スロープ電圧信号ＶＳＬＰは、スロープ駆動相に対応する出力端子（ＯＵＴｕ、ＯＵＴｖ又はＯＵＴｗ）に印加すべき電圧の値を示す信号であり、信号ＶＳＬＰ＿Ｃは、その値を信号Ｔｒｑ＊及びＦｒｑ＊に応じて補正した値を持つ信号（変調前信号）に相当する。信号ＰＭＷＳＬＰは変調前信号である信号ＶＳＬＰ＿Ｃをパルス幅変調した信号に相当する。
トップ電圧信号ＶＴＯＰは、トップ駆動相に対応する出力端子（ＯＵＴｕ、ＯＵＴｖ又はＯＵＴｗ）に印加すべき電圧の値を示す信号であり、信号ＶＴＯＰ＿Ｃは、その値を信号Ｔｒｑ＊及びＦｒｑ＊に応じて補正した値を持つ信号（変調前信号）に相当する。信号ＰＭＷＴＯＰは変調前信号である信号ＶＴＯＰ＿Ｃをパルス幅変調した信号に相当する。
The slope voltage signal V SLP is a signal indicating the value of the voltage to be applied to the output terminal (OUTu, OUTv or OUTw) corresponding to the slope drive phase, and the signal V SLP _C is the value of the signal Trq * and Frq *. corresponds to a signal (pre-modulation signal) having a value corrected according to . The signal PMW SLP corresponds to a signal obtained by pulse-width modulating the signal V SLP_C , which is the pre-modulation signal.
The top voltage signal V TOP is a signal indicating the value of the voltage to be applied to the output terminal (OUTu, OUTv or OUTw) corresponding to the top drive phase, and the signal V TOP_C is the value of the signal Trq * and Frq *. corresponds to a signal (pre-modulation signal) having a value corrected according to . The signal PMW TOP corresponds to a signal obtained by pulse-width modulating the pre-modulation signal V TOP_C .
以上の構成により、コミュテ―ション回路１２１から出力される駆動信号ＤＲＶｕ、ＤＲＶｖ、ＤＲＶｗは、信号Ｔｒｑ＊により指定されたトルクを得るための且つコイル１３ｕ、１３ｖ及び１３ｗの夫々に正弦波状の電流を供給するためのパルス幅変調信号となる。
With the above configuration, the drive signals DRVu, DRVv, and DRVw output from the
［第２実施例］
第２実施例を説明する。駆動信号生成回路５２は、パルス密度変調を利用して駆動信号ＤＲＶｕ、ＤＲＶｖ及びＤＲＶｗを生成することもでき、この際、パルス密度変調における周波数（以下、ＰＤＭ周波数と称する）を変化させることが可能に構成されている。パルス密度変調はＰＤＭと略記されることがある。パルス密度変調を利用する場合、駆動信号ＤＲＶｕ、ＤＲＶｖ及びＤＲＶｗの夫々は二値信号としての粗密波となるが、その粗密波における最小のパルス幅の逆数がＰＤＭ周波数に相当する。
[Second embodiment]
A second embodiment will be described. The drive
ＰＤＭ周波数を低くするとＳＰＭ１３のトルクリプルが大きくなる。ＳＰＭ１３のトルクリプル低減のためにＰＤＭ周波数の増大が必要とされることも多いが、ＰＤＭ周波数を高くし過ぎると、ウィンドウ区間において上記セトリング時間の存在によりゼロクロスタイミングの検出が不能となる。上述の如くセトリング時間が１．１マイクロ秒であって且つマスク時間が２マイクロ秒である場合に、ウィンドウ区間内でＰＤＭ周波数を５００ｋＨｚ（キロヘルツ）に設定したならば、粗密波のパルス幅にもよるがマスク信号が“１”となる状況が支配的となって、信号ＢＥＭＦ＿ＥＤＧＥにパルス信号が発生しなくなり又は発生し難くなり、正確なゼロクロスタイミングの検出が不能となる又は難しくなる。
When the PDM frequency is lowered, the torque ripple of
これを考慮し、第２実施例に係る駆動信号生成回路５２は、ウィンドウ区間内においてＰＤＭ周波数を所定の周波数ｆＬとする一方で、ウィンドウ区間外においてＰＤＭ周波数を周波数ｆＬよりも高い所定の周波数ｆＨに設定する。第２実施例に係る駆動信号生成回路５２は、ウィンドウ信号ＷＩＮＤＯＷに基づいてＰＤＭ周波数を周波数ｆＬ及びｆＨ間で切り替えることができる。
In consideration of this, the drive
ウィンドウ区間の全てにおいてマスク信号が“１”になり続けるといった状況が生じないように周波数ｆＬが定められ、例えば、周波数ｆＬは数１０ｋＨｚ～１００ｋＨｚ程度とされる。ウィンドウ区間外において逆起電力の検出は予定されておらず、また逆起電力を検出する必要もない。故に、セトリング時間及びマスク時間を考慮することなく周波数ｆＨを設定することができ、周波数ｆＨを例えば１ＭＨｚに設定することができる。これにより、ウィンドウ区間内における逆起電力の検出を確保しつつも、全体として、トルクリプルを低減することが可能となる。 The frequency f L is determined so as not to cause a situation in which the mask signal continues to be "1" in the entire window interval, and the frequency f L is, for example, about several tens of kHz to 100 kHz. No back EMF detection is planned outside the window interval, nor is it necessary to detect the back EMF. Therefore, the frequency fH can be set without considering settling time and mask time, and the frequency fH can be set to 1 MHz, for example. As a result, it is possible to reduce the torque ripple as a whole while ensuring the detection of the back electromotive force within the window interval.
図２０に、図４の駆動信号生成回路５２として用いることのできる、第２実施例に係る駆動信号生成回路５２Ｂの構成を示す。図２０の駆動信号生成回路５２Ｂは、符号１１１、１１２、１３１～１３４及び１４１～１４３によって参照される各部位を備える。
FIG. 20 shows the configuration of a drive
図２０の駆動信号生成回路５２Ｂに設けられる波形データテーブル１１１及び領域判定部１１２は、図１３の駆動信号生成回路５２Ａに設けられるそれらと同じものである。
The waveform data table 111 and the
トルク指定補正部１３１は、電源電圧ＶＰＷＲの大きさに応じてトルク指令信号Ｔｒｑ＊を補正し、補正後のトルク指令信号Ｔｒｑ＊を補正トルク指令信号Ｔｒｑ＊＿Ｃ１として出力する。乗算器１３２は、信号Ｔｒｑ＊＿Ｃ１とテーブル１１１からのスロープ電圧信号ＶＳＬＰとを乗算し、乗算結果を補正スロープ電圧信号ＶＳＬＰ＿Ｃ１として出力する。乗算器１３３は、信号Ｔｒｑ＊＿Ｃ１とテーブル１１１からのトップ電圧信号ＶＴＯＰとを乗算し、乗算結果を補正トップ電圧信号ＶＴＯＰ＿Ｃ１として出力する。
Torque
コミュテ―ション回路１３４は、領域判定部１１２からの領域判定信号ＤＥＴＲに基づいて、信号ＶＳＬＰ＿Ｃ１及びＶＴＯＰ＿Ｃ１を変調前信号Ｖｃｕ、Ｖｃｖ及びＶｃｗに振り分けるスイッチ回路である。変調前信号Ｖｃｕ、Ｖｃｖ及びＶｃｗが、後段のＰＤＭ回路１４１～１４３にてパルス密度変調されることで駆動信号ＤＲＶｕ、ＤＲＶｖ、ＤＲＶｗが得られる。
領域Ｒ１において、スロープ駆動相、トップ駆動相、出力停止相は、夫々、Ｕ相、Ｗ相、Ｖ相であるので、現在の位相が領域Ｒ１に属することが信号ＤＥＴＲにて示されているとき、コミュテ―ション回路１３４は、信号ＶＳＬＰ＿Ｃ１及びＶＴＯＰ＿Ｃ１を夫々変調前信号Ｖｃｕ及びＶｃｗとして出力し、変調前信号Ｖｃｖを“０”に維持する。
領域Ｒ２において、スロープ駆動相、トップ駆動相、出力停止相は、夫々、Ｗ相、Ｕ相、Ｖ相であるので、現在の位相が領域Ｒ２に属することが信号ＤＥＴＲにて示されているとき、コミュテ―ション回路１３４は、信号ＶＳＬＰ＿Ｃ１及びＶＴＯＰ＿Ｃ１を夫々変調前信号Ｖｃｗ及びＶｃｕとして出力し、変調前信号Ｖｃｖを“０”に維持する。
領域Ｒ３において、スロープ駆動相、トップ駆動相、出力停止相は、夫々、Ｖ相、Ｕ相、Ｗ相であるので、現在の位相が領域Ｒ３に属することが信号ＤＥＴＲにて示されているとき、コミュテ―ション回路１３４は、信号ＶＳＬＰ＿Ｃ１及びＶＴＯＰ＿Ｃ１を夫々変調前信号Ｖｃｖ及びＶｃｕとして出力し、変調前信号Ｖｃｗを“０”に維持する。
領域Ｒ４において、スロープ駆動相、トップ駆動相、出力停止相は、夫々、Ｕ相、Ｖ相、Ｗ相であるので、現在の位相が領域Ｒ４に属することが信号ＤＥＴＲにて示されているとき、コミュテ―ション回路１３４は、信号ＶＳＬＰ＿Ｃ１及びＶＴＯＰ＿Ｃ１を夫々変調前信号Ｖｃｕ及びＶｃｖとして出力し、変調前信号Ｖｃｗを“０”に維持する。
領域Ｒ５において、スロープ駆動相、トップ駆動相、出力停止相は、夫々、Ｗ相、Ｖ相、Ｕ相であるので、現在の位相が領域Ｒ５に属することが信号ＤＥＴＲにて示されているとき、コミュテ―ション回路１３４は、信号ＶＳＬＰ＿Ｃ１及びＶＴＯＰ＿Ｃ１を夫々変調前信号Ｖｃｗ及びＶｃｖとして出力し、変調前信号Ｖｃｕを“０”に維持する。
領域Ｒ６において、スロープ駆動相、トップ駆動相、出力停止相は、夫々、Ｖ相、Ｗ相、Ｕ相であるので、現在の位相が領域Ｒ６に属することが信号ＤＥＴＲにて示されているとき、コミュテ―ション回路１３４は、信号ＶＳＬＰ＿Ｃ１及びＶＴＯＰ＿Ｃ１を夫々変調前信号Ｖｃｖ及びＶｃｗとして出力し、変調前信号Ｖｃｕを“０”に維持する。
The
In region R1, the slope drive phase, top drive phase, and output stop phase are U phase, W phase, and V phase, respectively, so the signal DET R indicates that the current phase belongs to region R1. At this time, the
In region R2, the slope drive phase, top drive phase, and output stop phase are W phase, U phase, and V phase, respectively, so the signal DET R indicates that the current phase belongs to region R2. At this time, the
In region R3, the slope drive phase, top drive phase, and output stop phase are the V phase, U phase, and W phase, respectively, so the signal DET R indicates that the current phase belongs to region R3. At this time, the
In region R4, the slope drive phase, top drive phase, and output stop phase are U phase, V phase, and W phase, respectively, so the signal DET R indicates that the current phase belongs to region R4. At this time, the
In the region R5, the slope drive phase, top drive phase, and output stop phase are the W phase, the V phase, and the U phase, respectively, so the signal DET R indicates that the current phase belongs to the region R5. At this time, the
In region R6, the slope drive phase, top drive phase, and output stop phase are V phase, W phase, and U phase, respectively, so the signal DET R indicates that the current phase belongs to region R6. At this time, the
ＰＤＭ回路１４１～１４３は、夫々、多ビットデジタル信号である変調前信号Ｖｃｕ、Ｖｃｖ及びＶｃｗを、パルス密度変調することにより、１ビットデジタル信号として駆動信号ＤＲＶｕ、ＤＲＶｖ、ＤＲＶｗを生成する。ＰＤＭ回路１４１～１４３は互いに同一の構成を有する。
The
図２１に、ＰＤＭ回路１４１～１４３の夫々として用いることのできるＰＤＭ回路１６０の構成を示す。ＰＤＭ回路１６０は、入力信号をパルス密度変調することでパルス密度変調信号であるＰＤＭ信号を生成及び出力する。ＰＤＭ回路１６０から出力されるＰＤＭ信号は所定のＰＤＭ更新周期で更新される。ここにおける更新は、ＰＤＭ更新周期が経過するごとにＰＤＭ信号の値が毎回変化することを意味するのではなく、ＰＤＭ更新周期が経過するごとにＰＤＭ信号の値が変更可能であることを意味する。ＰＤＭ回路１６０において、第ｊ回目の更新が行われた後、第（ｊ＋１）回目の更新が行われる前の区間（以下第ｊ区間と称する）における入力信号及びＰＤＭ信号を、夫々、ａ［ｊ］、ｃ［ｊ］で表す（ここにおけるｊは３以上の整数）。第ｊ区間の長さがＰＤＭ更新周期と一致する。ＰＤＭ回路１６０内では入力信号からＰＤＭ信号を形成する過程で内部信号が生成される。第ｊ区間における内部信号をｂ［ｊ］で表す。入力信号ａ［ｊ］のビット数は２以上であれば任意であるが、ここでは、入力信号ａ［ｊ］のビット数は２９であるとする。そうすると、内部信号ｂ［ｊ］のビット数も２９となる。
FIG. 21 shows the configuration of a
ＰＤＭ回路１６０は、加算器１６１、遅延器１６２及び１６３並びに乗算器１６４及び１６５から成り、二次のデルタシグマ型のＰＤＭ回路として構成されている。加算器１６１は、入力信号ａ［ｊ］と乗算器１６４及び１６５の出力信号との和を内部信号ｂ［ｊ］として出力する。遅延器６２は、内部信号ｂ［ｊ］を構成する２９ビットのデータの内、下位側２８ビットのデータから成る信号をＰＤＭ更新周期だけ遅延させた信号を信号ｂ［ｊ－１］’として出力する。遅延器６３は、信号ｂ［ｊ－１］’をＰＤＭ更新周期だけ遅延させた信号を信号ｂ［ｊ－２］’として出力する。乗算器１６４は信号ｂ［ｊ－１］’に“２”を乗じた信号を加算器１６１に出力する。乗算器１６５は信号ｂ［ｊ－２］’に“（－１）”を乗じた信号を加算器１６１に出力する。そうすると、内部信号ｂ［ｊ］は、“ｂ［ｊ］＝ａ［ｊ］＋２・ｂ［ｊ－１］’－ｂ［ｊ－２］”にて表される。ＰＤＭ信号ｃ［ｊ］は１ビットデジタル信号であり、内部信号ｂ［ｊ］を構成する２９ビットのデータの内、最上位１ビットのデータがＰＤＭ信号ｃ［ｊ］のデータとなる。
The
ＰＤＭ回路１４１、１４２、１４３にとっての入力信号ａ［ｊ］は、夫々、変調前信号Ｖｃｕ、Ｖｃｖ、Ｖｃｗであり、ＰＤＭ回路１４１、１４２、１４３にとってのＰＤＭ信号ｃ［ｊ］は、夫々、駆動信号ＤＲＶｕ、ＤＲＶｖ、ＤＲＶｗである。
The input signals a[j] for the
図２２に、変調前信号ＶｃｕとＰＤＭ信号として生成された駆動信号ＤＲＶｕとの関係を概念的に示す。駆動信号ＤＲＶｕを形成するパルス列の各パルス幅はＰＤＭ更新周期の整数倍となる。駆動信号ＤＲＶｕにおけるパルス幅の最小値はＰＤＭ更新周期と一致し且つ上述のＰＤＭ周波数に相当する。駆動信号ＤＲＶｖ及びＤＲＶｗについても同様である。即ち、駆動信号ＤＲＶｕ、ＤＲＶｖ及びＤＲＶｗの夫々は、１ビットデジタル信号による粗密波となるが、その粗密波における最小のパルス幅の逆数がＰＤＭ周波数に相当する。 FIG. 22 conceptually shows the relationship between the pre-modulation signal Vcu and the drive signal DRVu generated as a PDM signal. Each pulse width of the pulse train forming the drive signal DRVu is an integral multiple of the PDM update period. The minimum pulse width in the drive signal DRVu coincides with the PDM update period and corresponds to the PDM frequency mentioned above. The same applies to drive signals DRVv and DRVw. That is, each of the drive signals DRVu, DRVv, and DRVw becomes a compressional wave by a 1-bit digital signal, and the reciprocal of the minimum pulse width in the compressional wave corresponds to the PDM frequency.
ＰＤＭ回路１４１～１４３におけるＰＤＭ周波数は、ＰＤＭ周波数（換言すればＰＤＭ更新周期）を指定する信号である周波数指令信号Ｆｒｑ１＊に応じて制御される。第２実施例において、信号Ｆｒｑ１＊は、ウィンドウ区間内においてＰＤＭ周波数を周波数ｆＬに指定し、ウィンドウ区間外においてＰＤＭ周波数を周波数ｆＨに指定することになる。ＳＰＭ駆動生成回路５４は、周波数指令信号Ｆｒｑ１＊をＰＤＭ回路１４１～１４３に供給することでＰＤＭ周波数を指定及び制御することができる。駆動信号生成回路５２Ｂが、ＳＰＭ駆動生成回路５４の制御の下、信号Ｆｒｑ１＊に基づいてＰＤＭ周波数を設定すると解することもできる。
The PDM frequencies in the
スロープ電圧信号ＶＳＬＰは、スロープ駆動相に対応する出力端子（ＯＵＴｕ、ＯＵＴｖ又はＯＵＴｗ）に印加すべき電圧の値を示す信号であり、信号ＶＳＬＰ＿Ｃ１は、その値を信号Ｔｒｑ＊及び電源電圧ＶＰＷＲに応じて補正した値を持つ信号に相当する。
トップ電圧信号ＶＴＯＰは、トップ駆動相に対応する出力端子（ＯＵＴｕ、ＯＵＴｖ又はＯＵＴｗ）に印加すべき電圧の値を示す信号であり、信号ＶＴＯＰ＿Ｃ１は、その値を信号Ｔｒｑ＊及び電源電圧ＶＰＷＲに応じて補正した値を持つ信号に相当する。
変調前信号Ｖｃｕ、Ｖｃｖ及びＶｃｗは出力端子ＯＵＴｕ、ＯＵＴｖ又はＯＵＴｗに印加すべき電圧の値を示す。
The slope voltage signal V SLP is a signal indicating the value of the voltage to be applied to the output terminal ( OUTu , OUTv or OUTw) corresponding to the slope drive phase. It corresponds to a signal having a value corrected according to VPWR.
The top voltage signal V TOP is a signal indicating the value of the voltage to be applied to the output terminal ( OUTu , OUTv or OUTw) corresponding to the top drive phase. It corresponds to a signal having a value corrected according to VPWR.
The pre-modulation signals Vcu, Vcv and Vcw indicate voltage values to be applied to the output terminals OUTu, OUTv or OUTw.
そして、ＰＤＭ回路１４１、１４２及び１４３から出力される駆動信号ＤＲＶｕ、ＤＲＶｖ、ＤＲＶｗは、信号Ｔｒｑ＊により指定されたトルクを得るための且つコイル１３ｕ、１３ｖ及び１３ｗの夫々に正弦波状の電流を供給するためのパルス密度変調信号となる。
The drive signals DRVu, DRVv, DRVw output from the
［第３実施例］
第３実施例を説明する。第３実施例及び後述の各実施例を上述の第１実施例又は第２実施例と組み合わせて実施することができる。第３実施例及び後述の各実施例では、区間設定部５５にてウィンドウ区間だけでなく検出予測区間の設定も行われる。検出予測区間について説明する前に、図２３（ａ）、（ｂ）及び（ｃ）を参照して、第３実施例及び後述の各実施例にて想定されるウィンドウ区間の種類を説明する。
[Third embodiment]
A third embodiment will be described. The third embodiment and each embodiment described later can be implemented in combination with the first or second embodiment described above. In the third embodiment and each embodiment described later, the
区間設定部５５は、ウィンドウ信号ＷＩＮＤＯＷに加えて信号ＤＥＴＷを生成する。信号ＤＥＴＷも信号ＷＩＮＤＯＷと同様に“１”又は“０”をとる二値信号である。信号ＷＩＮＤＯＷが“０”である区間は、信号ＤＥＴＷに関係なく、ウィンドウ区間外の区間、即ち非ウィンドウ区間である。信号ＷＩＮＤＯＷが“０”である区間において信号ＤＥＴＷが“１”になることは無い。非ウィンドウ区間ではＵ相駆動動作、Ｖ相駆動動作及びＷ相駆動動作の全てが実行される通常動作が行われる。即ち、非ウィンドウ区間での通常動作において、プリドライバ回路５１は、駆動信号ＤＲＶｕ、ＤＲＶｖ、ＤＲＶｗに従いハーフブリッジ回路５０ｕ、５０ｖ及び５０ｗを出力ハイ状態及び出力ロー状態間で切り替えるスイッチング制御を行うことで、コイル１３ｕ、１３ｖ及び１３ｗに対し電力を供給する。
The
信号ＷＩＮＤＯＷが“１”である区間はウィンドウ区間に属し、ウィンドウ区間は信号ＤＥＴＷにより第１ウィンドウ区間と第２ウィンドウ区間に分類される。尚、以下では、信号ＷＩＮＤＯＷの値が“ｉ”であって且つ信号ＤＥＴＷの値が“ｊ”であることを、“（ＷＩＮＤＯＷ，ＤＥＴＷ）＝（ｉ，ｊ）”と表現する。また、以下の説明において単にウィンドウ区間を記した場合、それは、第１ウィンドウ区間及び第２ウィンドウ区間の何れか又は双方を指すと解されて良い。 A section in which the signal WINDOW is "1" belongs to a window section, and the window section is classified into a first window section and a second window section by the signal DETW. In the following description, "(WINDOW, DETW)=(i, j)" indicates that the signal WINDOW has a value of "i" and the signal DETW has a value of "j". In addition, when simply describing a window interval in the following description, it may be understood to indicate either or both of the first window interval and the second window interval.
“（ＷＩＮＤＯＷ，ＤＥＴＷ）＝（１，０）”である区間は第１ウィンドウ区間である。第１ウィンドウ区間は、第２実施例の説明までで上述したウィンドウ区間に相当する。即ち、第１ウィンドウ区間において、プリドライバ回路５１は、駆動信号ＤＲＶｕに基づくＵ相駆動動作を停止してハーフブリッジ回路５０ｕのトランジスタＴｒＨ及びＴｒＬをオフ状態に維持することでハーフブリッジ回路５０ｕをハイインピーダンス状態としつつ、Ｖ相駆動動作及びＷ相駆動動作は実行する。つまり、第１ウィンドウ区間において、プリドライバ回路５１は、Ｕ相駆動動作を停止することでコイル１３ｕへの通電を停止しつつ、駆動信号ＤＲＶｖ及びＤＲＶｗに従いハーフブリッジ回路５０ｖ及び５０ｗを出力ハイ状態及び出力ロー状態間で切り替えるスイッチング制御を行うことでコイル１３ｖ及び１３ｗに対し電力を供給する。
A section of "(WINDOW, DETW)=(1, 0)" is a first window section. The first window section corresponds to the window section described above up to the description of the second embodiment. That is, in the first window section, the
“（ＷＩＮＤＯＷ，ＤＥＴＷ）＝（１，１）”である区間は第２ウィンドウ区間である。第２ウィンドウ区間では、ハーフブリッジ回路５０ｕをハイインピーダンス状態とし且つハーフブリッジ回路５０ｖ及び５０ｗにおけるスイッチングを停止させる。即ち、第２ウィンドウ区間において、プリドライバ回路５１は、駆動信号ＤＲＶｕに基づくＵ相駆動動作を停止してハーフブリッジ回路５０ｕのトランジスタＴｒＨ及びＴｒＬをオフ状態に維持することでハーフブリッジ回路５０ｕをハイインピーダンス状態とし、且つ、駆動信号ＤＲＶｖ及びＤＲＶｗに基づくＶ相駆動動作及びＷ相駆動動作も停止する。第２ウィンドウ区間におけるＶ相駆動動作及びＷ相駆動動作の停止とは、ハーフブリッジ回路５０ｖ及び５０ｗの状態を第２ウィンドウ区間の直前の状態に維持しておくことを指す。即ち、ハーフブリッジ回路５０ｖが出力ハイ状態であるタイミングにおいて、“（ＷＩＮＤＯＷ，ＤＥＴＷ）＝（１，０）”から“（ＷＩＮＤＯＷ，ＤＥＴＷ）＝（１，１）”に変化して第２ウィンドウ区間に移行したとき、当該第２ウィンドウ区間においてハーフブリッジ回路５０ｖは駆動信号ＤＲＶｖに依らず出力ハイ状態に維持され、ハーフブリッジ回路５０ｖが出力ロー状態であるタイミングにおいて、“（ＷＩＮＤＯＷ，ＤＥＴＷ）＝（１，０）”から“（ＷＩＮＤＯＷ，ＤＥＴＷ）＝（１，１）”に変化して第２ウィンドウ区間に移行したとき、当該第２ウィンドウ区間においてハーフブリッジ回路５０ｖは駆動信号ＤＲＶｖに依らず出力ロー状態に維持される。ハーフブリッジ回路５０ｗについても同様である。第２ウィンドウ区間では、スイッチング制御が停止されるものの、ハーフブリッジ回路５０ｖ又は５０ｗからコイル１３ｖ又は１３ｗへの電力供給は許容されることになる。
A section of "(WINDOW, DETW)=(1, 1)" is a second window section. In the second window interval, the
図２３（ｃ）に示す如く、第１ウィンドウ区間が設けられる場合、第１ウィンドウ区間は第２ウィンドウ区間の前に設けられ、第１ウィンドウ区間の終了に続いて直ちに第２ウィンドウ区間が開始される（第１ウィンドウ区間の終了タイミングと第２ウィンドウ区間の開始タイミングは同じであると解して良い）。詳細には、各フレーム内の或るタイミングにおいて“（ＷＩＮＤＯＷ，ＤＥＴＷ）＝（０，０）”から“（ＷＩＮＤＯＷ，ＤＥＴＷ）＝（１，０）”に変化することで第１ウィンドウ区間が開始され、その後に、“（ＷＩＮＤＯＷ，ＤＥＴＷ）＝（１，０）”から“（ＷＩＮＤＯＷ，ＤＥＴＷ）＝（１，１）”に変化することで第２ウィンドウ区間が開始され、第２ウィンドウ区間の開始後、信号ＢＥＭＦ＿ＥＤＧＥにパルス信号が生じることを契機に“（ＷＩＮＤＯＷ，ＤＥＴＷ）＝（１，１）”から“（ＷＩＮＤＯＷ，ＤＥＴＷ）＝（０，０）”へと切り替わって非ウィンドウ区間に移行する。但し、例外的に、或るフレームにおいて、第２ウィンドウ区間が開始される前の第１ウィンドウ区間にて信号ＢＥＭＦ＿ＥＤＧＥにパルス信号が生じることもあり、その場合には、当該フレームにて第２ウィンドウ区間が開始されることなく“（ＷＩＮＤＯＷ，ＤＥＴＷ）＝（１，０）” から“（ＷＩＮＤＯＷ，ＤＥＴＷ）＝（０，０）”へと切り替わって非ウィンドウ区間（次フレームの非ウィンドウ区間）に移行する。信号ＷＩＮＤＯＷの“０”から“１”への切り替わりタイミングは、図１１を参照して上述したものと同様であって良い。 As shown in FIG. 23(c), when the first window interval is provided, the first window interval is provided before the second window interval, and the second window interval starts immediately following the end of the first window interval. (It can be understood that the end timing of the first window interval and the start timing of the second window interval are the same). Specifically, the first window period starts when "(WINDOW, DETW)=(0, 0)" changes to "(WINDOW, DETW)=(1, 0)" at a certain timing in each frame. After that, the second window interval is started by changing from "(WINDOW, DETW)=(1, 0)" to "(WINDOW, DETW)=(1, 1)". After the start, when a pulse signal is generated in the signal BEMF_EDGE, it switches from "(WINDOW, DETW) = (1, 1)" to "(WINDOW, DETW) = (0, 0)" and shifts to the non-window section. do. Exceptionally, however, in a certain frame, a pulse signal may occur in the signal BEMF_EDGE in the first window interval before the second window interval starts, in which case the second window interval Switching from "(WINDOW, DETW) = (1, 0)" to "(WINDOW, DETW) = (0, 0)" without starting the section to the non-window section (non-window section of the next frame) Transition. The switching timing of signal WINDOW from "0" to "1" may be the same as described above with reference to FIG.
第２ウィンドウ区間は、区間設定部５５により導出及び設定されるゼロクロス予測タイミング及び検出予測区間と密接に関係している。区間設定部５５は、信号ＢＥＭＦ＿ＥＤＧＥにおいて或るパルス信号が発生してから次のパルス信号が発生するまでの時間（即ち上述のゼロクロス間隔）を計測する計測回路と、計測したゼロクロス間隔の内、直近過去ＶＡＬＡ回分のゼロクロス間隔を保持する保持回路とを備え、直近過去ＶＡＬＡ回分のゼロクロス間隔と直近過去に検出されたゼロクロスタイミングとに基づき、次回のゼロクロスが生じるタイミングを予測する（ＶＡＬＡは１以上の整数）。ここで予測されたタイミングを、ゼロクロス予測タイミングと称する。尚、上記計測回路及び保持回路はクロック信号ＤＲＶＣＬＫの周期Ｔｐ２の設定にも用いられるものであり（図１１参照）、それらの回路は区間設定部５５及びクロック出力回路６２間で共用されて良い。
The second window interval is closely related to the zero-crossing prediction timing derived and set by the
典型的には例えば、直近過去ＶＡＬＡ回分のゼロクロス間隔の平均値を求め、直近過去に検出されたゼロクロスタイミングより、その平均値分の時間だけ後のタイミングを、ゼロクロス予測タイミングとして導出すれば良い。つまり“ＶＡＬＡ＝３”である場合、図２４に示す如く、区間設定部５５は、フレームＦＬ［ｎ－２］の開始タイミングと一致するゼロクロスタイミング６０１と、フレームＦＬ［ｎ－１］の開始タイミングと一致するゼロクロスタイミング６０２と、フレームＦＬ［ｎ］の開始タイミングと一致するゼロクロスタイミング６０３とが検出された後、フレームＦＬ［ｎ］において少なくとも第１ウィンドウ区間を開始する前に、タイミング６０１及び６０２間の間隔とタイミング６０２及び６０３間の間隔との平均値を求め、タイミング６０３より、その平均値分の時間だけ後のタイミングを、フレームＦＬ［ｎ］のゼロクロス予測タイミングＺＴＥＳＴ［ｎ］として導出する。
Typically, for example, the average value of the zero-crossing intervals of the most recent past VAL A is obtained, and the timing after the zero-crossing timing detected in the most recent past by the average value is derived as the zero-crossing prediction timing. . In other words, when “VAL A =3”, as shown in FIG. 24, the
区間設定部５５は、或るフレームについてのゼロクロス予測タイミングを導出した後、ゼロクロス予測タイミングを中心とし且つ“２×ＷＤ”分の時間幅を持った検出予測区間を設定する。ＷＤは例えば１０マイクロ秒である。この際、各フレームにおいて、検出予測区間よりも前に第１ウィンドウ区間が開始されるよう時間ＷＤが設定される。例えば、各フレームにおいて、ゼロクロス予測タイミングから“５×ＷＤ”分の時間だけ前のタイミングより第１ウィンドウ区間を開始するようにしても良い。図２４の例では、ゼロクロス予測タイミングＺＴＥＳＴ［ｎ］から時間ＷＤだけ前のタイミングより始まって且つゼロクロス予測タイミングＺＴＥＳＴ［ｎ］より時間ＷＤだけ後のタイミングにて終了する区間ＤＰＥＳＴ［ｎ］を検出予測区間として設定する。
After deriving the zero-cross prediction timing for a certain frame, the
検出予測区間は第１ウィンドウ区間と重ならないが、検出予測区間の一部又は全部は第２ウィンドウ区間と重なる。具体的には、各フレームにおいて検出予測区間の開始タイミングと第２ウィンドウ区間とは一致している。即ち、区間設定部５５は、各フレームにおいて、検出予測区間の開始タイミングに“（ＷＩＮＤＯＷ，ＤＥＴＷ）＝（１，０）” から“（ＷＩＮＤＯＷ，ＤＥＴＷ）＝（１，１）”へと切り替えることで第２ウィンドウ区間を開始する。基本的には、その後、信号ＢＥＭＦ＿ＥＤＧＥにパルス信号が生じることを契機に“（ＷＩＮＤＯＷ，ＤＥＴＷ）＝（１，１）”から“（ＷＩＮＤＯＷ，ＤＥＴＷ）＝（０，０）”へと切り替えることで非ウィンドウ区間に移行させる。
The detected prediction interval does not overlap the first window interval, but part or all of the detected prediction interval overlaps the second window interval. Specifically, the start timing of the detected prediction interval matches the second window interval in each frame. That is, the
検出予測区間は、未検出の次回のゼロクロスが生じる可能性が高い区間である。第１ウィンドウ区間においてもコイル１３ｕの逆起電力を検出可能であるが、Ｖ相及びＷ相にてスイッチングが行われる分、第２ウィンドウ区間よりも逆起電力の検出精度は劣る。そこで、次回のゼロクロスが生じるであろう区間を検出予測区間として設定しておいて、検出予測区間にてＶ相及びＷ相のスイッチングを停止させる。ＳＰＭ１３のロータの定常回転状態では、各フレームにて検出予測区間内で実際にゼロクロスが検出されることが期待される。
A detected prediction interval is an interval in which the next undetected zero crossing is likely to occur. Although the back electromotive force of the
検出予測区間が開始されると全相のスイッチングが停止されるため、検出予測区間の長さはなるだけ短くした方が好ましい。但し、検出予測区間が短すぎたり、ロータの回転速度に変化が生じたりしたときには、検出予測区間内にてゼロクロスが生じないこともある（即ち予測が外れることもある）。但し、第１実施例又は第２実施例と第３実施例を組み合わせた場合には、ウィンドウ区間内においてＰＷＭ周波数又はＰＤＭ周波数が周波数ｆＬに下げられるため、予測が外れた場合でも、ウィンドウ区間内でゼロクロスが検出されると期待される。 Since switching of all phases is stopped when the detection prediction interval starts, it is preferable to shorten the length of the detection prediction interval as much as possible. However, if the detection prediction interval is too short or if the rotational speed of the rotor changes, the zero cross may not occur within the detection prediction interval (that is, the prediction may be incorrect). However, when the first embodiment or the second embodiment and the third embodiment are combined, the PWM frequency or PDM frequency is lowered to the frequency f L within the window interval. A zero crossing is expected to be detected within
図２５（ａ）～（ｃ）を参照し、フレームＦＬ［ｎ］に対して導出及び設定されたゼロクロス予測タイミングＺＴＥＳＴ［ｎ］及び検出予測区間ＤＰＥＳＴ［ｎ］に注目して幾つかのケースを考える。 With reference to FIGS. 25(a) to ( c ), some Consider a case.
図２５（ａ）に示す第１ケースは予測成功ケースに属する。第１ケースでは、タイミング６１１にて検出予測区間ＤＰＥＳＴ［ｎ］及び第２ウィンドウ区間が開始され、その後、検出予測区間ＤＰＥＳＴ［ｎ］内に属するタイミング６１２にて信号ＢＥＭＦ＿ＥＤＧＥにパルス信号が生じてゼロクロスが検出される。この場合には、ゼロクロスタイミング６１２にて“（ＷＩＮＤＯＷ，ＤＥＴＷ）＝（１，１）”から“（ＷＩＮＤＯＷ，ＤＥＴＷ）＝（０，０）”へと切り替えることで非ウィンドウ区間に移行させる。図２５（ａ）では、タイミング６１２が予測タイミングＺＴＥＳＴ［ｎ］よりも前になっているが、タイミング６１２は予測タイミングＺＴＥＳＴ［ｎ］よりも後でありうる。第１ケースの如く、検出予測区間内にゼロクロス及びゼロクロスタイミングが検出されることを、予測成功と称する。
The first case shown in FIG. 25(a) belongs to the prediction success case. In the first case, the detected prediction interval DP EST [n] and the second window interval are started at
図２５（ｂ）に示す第２ケースは予測失敗ケースに属する。第２ケースでは、タイミング６１１にて検出予測区間ＤＰＥＳＴ［ｎ］及び第２ウィンドウ区間が開始され、その後、検出予測区間ＤＰＥＳＴ［ｎ］が満了するまでゼロクロスが検出されず、検出予測区間ＤＰＥＳＴ［ｎ］が満了した後のタイミング６１３において信号ＢＥＭＦ＿ＥＤＧＥにパルス信号が生じてゼロクロスが検出される。この場合には、ゼロクロスタイミング６１３にて“（ＷＩＮＤＯＷ，ＤＥＴＷ）＝（１，１）”から“（ＷＩＮＤＯＷ，ＤＥＴＷ）＝（０，０）”へと切り替えることで非ウィンドウ区間に移行させる。即ち、第２ケースでは、第２ウィンドウ区間が検出予測区間ＤＰＥＳＴ［ｎ］の満了を越えて延長されることになる。第２ケース及び後述の第３ケースの如く、検出予測区間内にゼロクロス及びゼロクロスタイミングが検出されないことを、予測失敗と称する。
The second case shown in FIG. 25(b) belongs to the prediction failure case. In the second case, the detected prediction interval DP EST [n] and the second window interval are started at
図２５（ｃ）に示す第３ケースも予測失敗ケースに属する。第３ケースでは、タイミング６１１にて第２ウィンドウ区間を開始する予定であったが、第１ウィンドウ区間に属するタイミングであってタイミング６１１よりも前のタイミング６１０において信号ＢＥＭＦ＿ＥＤＧＥにパルス信号が生じてゼロクロスが検出される。この場合には、フレームＦＬ［ｎ］において、第２ウィンドウ区間が開始されることなく、ゼロクロスタイミング６１０にて“（ＷＩＮＤＯＷ，ＤＥＴＷ）＝（１，０）”から“（ＷＩＮＤＯＷ，ＤＥＴＷ）＝（０，０）”へと切り替えることで非ウィンドウ区間に移行させる。但し、後述の或る実施例では、ウィンドウ区間内でＰＷＭ周波数又はＰＤＭ周波数が相対的に高い周波数ｆＨに設定されることがあり、その場合には第３ケースが生じないこともある。
The third case shown in FIG. 25(c) also belongs to the prediction failure case. In the third case, the second window interval was scheduled to start at
図２６を参照し、以下では、ＳＰＭ駆動制御回路５４内にモード設定部５６に設けられているものとする。モード設定部５６にはゼロクロス履歴情報保持部５６ａが備えられる。検出予測区間内で実際にゼロクロスが発生することが予測されるのであるが、保持部５６ａは、検出予測区間内で実際にゼロクロスタイミングが検出されたか否か（換言すれば実際にゼロクロスが発生して検出されたのか否か）を示す履歴情報を保持する。保持される履歴情報は、直近過去のＶＡＬＢ個分のフレームについての履歴情報を含んでいると良い（ＶＡＬＢは１以上の整数）。そして、モード設定部５６は、この履歴情報を元に、ＳＰＭドライバ３３の動作モードを過渡モード及び安定モードを含む複数のモードの何れかに設定する。ここにおける動作モードは、駆動信号生成回路５２の動作モードであると解しても良い。ＳＰＭドライバ３３（特に駆動信号生成回路５２）は設定された動作モードにて動作を行う。過渡モード及び安定モードの意義及び利用方法については後述される。
Referring to FIG. 26, hereinafter, it is assumed that
［第４実施例］
第４実施例を説明する。第４実施例は上述の第１～第３実施例と組み合わせて実施される。
[Fourth embodiment]
A fourth embodiment will be described. The fourth embodiment is implemented in combination with the first to third embodiments described above.
図２７（ａ）及び（ｂ）に示す如く、以下では、第１実施例に示した方法に従い、ウィンドウ区間内においてＰＷＭ周波数を所定の周波数ｆＬとする一方でウィンドウ区間外においてＰＷＭ周波数を周波数ｆＬよりも高い所定の周波数ｆＨに設定する制御を“周波数可変制御ＪＡ”と称し、第２実施例に示した方法に従い、ウィンドウ区間内においてＰＤＭ周波数を所定の周波数ｆＬとする一方でウィンドウ区間外においてＰＤＭ周波数を周波数ｆＬよりも高い所定の周波数ｆＨに設定する制御を“周波数可変制御ＪＢ”と称する。周波数可変制御ＪＡ、ＪＢは、駆動信号生成回路５２として、夫々、図１３の駆動信号生成回路５２Ａ、図２０の駆動信号生成回路５２Ｂを用いることを前提として実行され得る。
As shown in FIGS. 27(a) and 27(b), in the following, according to the method shown in the first embodiment, the PWM frequency is set to a predetermined frequency fL within the window interval, while the PWM frequency is set to frequency fL outside the window interval. The control for setting a predetermined frequency fH higher than fL is called "variable frequency control JA". Control for setting the PDM frequency to a predetermined frequency fH higher than the frequency fL outside the window interval is referred to as "variable frequency control JB". The variable frequency controls JA and JB can be executed on the assumption that the drive
尚、以下では、駆動信号生成回路５２として図１３の駆動信号生成回路５２Ａが用いられるときのＰＷＭ周波数、及び、駆動信号生成回路５２として図２０の駆動信号生成回路５２Ｂが用いられるときのＰＤＭ周波数を、総称して、可変対象周波数と称することがある。
In the following, the PWM frequency when the drive
第４実施例に係る駆動信号生成回路５２は、過渡モードが動作モードに設定されているとき、第１又は第２実施例による周波数可変制御ＪＡ又はＪＢを実行し、安定モードが動作モードに設定されているとき、第１又は第２実施例による周波数可変制御ＪＡ又はＪＢを実行するのではなく、ウィンドウ区間外に加えてウィンドウ区間内おいてもＰＷＭ周波数を相対的に高い周波数ｆＨに設定する高周波数維持制御ＪＣ、又は、ウィンドウ区間外に加えてウィンドウ区間内おいてもＰＤＭ周波数を相対的に高い周波数ｆＨに設定する高周波数維持制御ＪＤを実行する（図２８（ａ）及び（ｂ）参照）。高周波数維持制御ＪＣ、ＪＤは、駆動信号生成回路５２として、夫々、図１３の駆動信号生成回路５２Ａ、図２０の駆動信号生成回路５２Ｂを用いることを前提として実行され得る。ウィンドウ区間内及びウィンドウ区間外においてＰＷＭ周波数を周波数ｆＨに指定する周波数指令信号Ｆｒｑ＊を図１３のＰＷＭ周波数テーブル１１３に供給することで高周波数維持制御ＪＣが実現され、ウィンドウ区間内及びウィンドウ区間外においてＰＤＭ周波数を周波数ｆＨに指定する周波数指令信号Ｆｒｑ１＊を図２０のＰＤＭ回路１４１～１４３に供給することで高周波数維持制御ＪＤが実現される。
The drive
動作モードの設定方法を説明するに先立ち、説明の明確化のため、フレーム、ゼロクロス予測タイミング及び検出予測区間などについて以下のように定義する。 Before describing the operation mode setting method, the frame, zero-crossing prediction timing, detection prediction interval, etc. are defined as follows for clarity of explanation.
時系列上に並ぶ複数のフレームは順次発生するゼロクロスタイミングを境に区切られることになるが、ここでは、第ｎ番目のフレームであるフレームＦＬ［ｎ］は、第（ｎ－１）番目のゼロクロスタイミングから第ｎ番目のゼロクロスタイミングまでのフレームであるものとする（ｎは整数）。そして、第ｎ番目のゼロクロスタイミングを記号“ＺＴＲＥＡＬ［ｎ］”にて参照する。そうすると、図２９（ａ）に示す如く、フレームＦＬ［ｎ］はゼロクロスタイミングＺＴＲＥＡＬ［ｎ－１］からゼロクロスタイミングＺＴＲＥＡＬ［ｎ］までの区間を指し示すことになる。また、図２４を参照して上述したものと符合するが、フレームＦＬ［ｎ］に対するゼロクロスタイミングＺＴＲＥＡＬ［ｎ］を予測したものである、フレームＦＬ［ｎ］についてのゼロクロス予測タイミングを記号“ＺＴＥＳＴ［ｎ］”にて参照する（図２９（ｂ））。加えて、ゼロクロス予測タイミングＺＴＥＳＴ［ｎ］を中心とする区間であって且つフレームＦＬ［ｎ］に対して設定される検出予測区間を記号“ＤＰＥＳＴ［ｎ］”にて参照する。 A plurality of frames arranged in time series are separated by zero-cross timings that occur sequentially. Assume that the frame is from the timing to the n-th zero crossing timing (n is an integer). Then, the n-th zero cross timing is referred to by the symbol "ZT REAL [n]". Then, as shown in FIG. 29(a), the frame FL[n] indicates the section from the zero-cross timing ZT REAL [n-1] to the zero-cross timing ZT REAL [n]. 24, but the predicted zero-cross timing ZT REAL [n] for frame FL[n] is denoted by the symbol "ZT EST [n]" (FIG. 29(b)). In addition, the detected prediction interval set for the frame FL[n], which is the interval centered on the zero-crossing prediction timing ZT EST [n], is referred to by the symbol “DP EST [n]”.
図３０を参照して、動作モードの移行の様子を示す。モード設定部５６は、ロータの回転速度が或る程度高まって、逆起電力検出処理を利用したＳＰＭ１３のセンサレスによる駆動が可能な状態となると、まず動作モードを過渡モードに設定する。モード設定部５６は、過渡モードでの動作が行われているとき、所定の安定モード移行条件の成否を継続的に監視し、所定の安定モード移行条件が成立した場合には動作モードを過渡モードから安定モードに切り替え、安定モード移行条件が成立していない場合には動作モードを過渡モードのままで維持する。モード設定部５６は、安定モードでの動作が行われているとき、所定の過渡モード移行条件の成否を継続的に監視し、所定の過渡モード移行条件が成立した場合には動作モードを安定モードから過渡モードに切り替え、過渡モード移行条件が成立していない場合には動作モードを安定モードのままで維持する。
Referring to FIG. 30, the state of transition of operation modes is shown. The
モード設定部５６はフレームごとに動作モードを設定可能であって良い。即ち例えば、動作モードをフレームＦＬ［ｎ－１］、ＦＬ［ｎ］、ＦＬ［ｎ＋１］に対し、夫々、過渡モード、安定モード、過渡モードに設定することが可能であって良い。フレームＦＬ［ｎ］に対して過渡モードが設定されているとき、フレームＦＬ［ｎ］に対して周波数可変制御ＪＡ又はＪＢが実行され、フレームＦＬ［ｎ］に対して安定モードが設定されているとき、フレームＦＬ［ｎ］に対して高周波数維持制御ＪＣ又はＪＤが実行される。他のフレームについても同様である。
The
フレームＦＬ［ｎ］に注目して、安定モード移行条件及び過渡モード移行条件に関する方法ＭＴ１～ＭＴ３を説明する。方法ＭＴ１～ＭＴ３の実現に際し、図２６のゼロクロス履歴情報保持部５６ａにて保持された履歴情報が適宜用いられる。
Focusing on frame FL[n], methods MT1-MT3 for stable mode transition conditions and transient mode transition conditions are described. In implementing the methods MT1 to MT3, the history information held in the zero-crossing history
［方法ＭＴ１］
方法ＭＴ１は、フレームＦＬ［ｎ］に対しモード設定部５６により過渡モードが設定されていて、フレームＦＬ［ｎ］に対し周波数可変制御ＪＡ又はＪＢが実行される条件の下で実行される。
[Method MT1]
The method MT1 is executed under the condition that the
図３１（ａ）に、方法ＭＴ１の採用時において安定モード移行条件が成立するときの動作概念を示す。方法ＭＴ１では、図２５（ａ）の予測成功ケースの如く、検出予測区間ＤＰＥＳＴ［ｎ］内にてゼロクロスタイミングＺＴＲＥＡＬ［ｎ］が検出された場合に安定モード移行条件が成立して、動作モードが過渡モードから安定モードに切り替えられる。この場合、フレームＦＬ［ｎ＋１］に対し安定モードが設定されてフレームＦＬ［ｎ＋１］にて高周波数維持制御ＪＣ又はＪＤが実行されることになる。一方、図２５（ｂ）又は（ｃ）に示す予測失敗ケースの如く、検出予測区間ＤＰＥＳＴ［ｎ］内にてゼロクロスタイミングＺＴＲＥＡＬ［ｎ］が検出されなかった場合には、安定モード移行条件が成立せずに動作モードが過渡モードに維持される。この場合、フレームＦＬ［ｎ＋１］に対し過渡モードが設定されてフレームＦＬ［ｎ＋１］にて周波数可変制御ＪＡ又はＪＢが実行されることになる。 FIG. 31(a) shows an operation concept when the stable mode transition condition is satisfied when the method MT1 is adopted. In method MT1 , as in the prediction success case in FIG. The mode is switched from transient mode to stable mode. In this case, the stable mode is set for the frame FL[n+1] and the high frequency maintenance control JC or JD is executed at the frame FL[n+1]. On the other hand, as in the prediction failure case shown in FIG. does not hold and the operating mode is maintained in the transient mode. In this case, the transient mode is set for the frame FL[n+1], and the variable frequency control JA or JB is executed at the frame FL[n+1].
［方法ＭＴ２］
方法ＭＴ１に代えて方法ＭＴ２を採用しても良い。方法ＭＴ２も、方法ＭＴ１と同様、フレームＦＬ［ｎ］に対しモード設定部５６により過渡モードが設定されていて、フレームＦＬ［ｎ］に対し周波数可変制御ＪＡ又はＪＢが実行される条件の下で実行される。
[Method MT2]
Method MT2 may be adopted instead of method MT1. In method MT2, as in method MT1, the transient mode is set for frame FL[n] by the
図３１（ｂ）に、方法ＭＴ２の採用時において安定モード移行条件が成立するときの動作概念を示す。方法ＭＴ２において、モード設定部５６は、検出予測区間ＤＰＥＳＴ［ｎ］内にてゼロクロスタイミングＺＴＲＥＡＬ［ｎ］が検出されたか否かを確認する。そして、方法ＭＴ２では、図２５（ａ）の予測成功ケースの如く検出予測区間ＤＰＥＳＴ［ｎ］内にてゼロクロスタイミングＺＴＲＥＡＬ［ｎ］が検出され、且つ、検出予測区間ＤＰＥＳＴ［ｎ－ｋ］～ＤＰＥＳＴ［ｎ－１］内の夫々においても対応するゼロクロスタイミングが検出されていた場合に限って、安定モード移行条件が成立して、動作モードが過渡モードから安定モードに切り替えられる。この場合、フレームＦＬ［ｎ＋１］に対し安定モードが設定されてフレームＦＬ［ｎ＋１］にて高周波数維持制御ＪＣ又はＪＤが実行されることになる。
FIG. 31(b) shows the operation concept when the stable mode transition condition is satisfied when the method MT2 is adopted. In method MT2, the
一方、図２５（ｂ）又は（ｃ）に示す予測失敗ケースの如く、検出予測区間ＤＰＥＳＴ［ｎ］内にてゼロクロスタイミングＺＴＲＥＡＬ［ｎ］が検出されなかった場合には、安定モード移行条件が成立せず、動作モードが過渡モードに維持される。この場合、フレームＦＬ［ｎ＋１］に対し過渡モードが設定されてフレームＦＬ［ｎ＋１］にて周波数可変制御ＪＡ又はＪＢが実行されることになる。方法ＭＴ２では、検出予測区間ＤＰＥＳＴ［ｎ］内にてゼロクロスタイミングＺＴＲＥＡＬ［ｎ］が検出されたとしても、検出予測区間ＤＰＥＳＴ［ｎ－ｋ］～ＤＰＥＳＴ［ｎ－１］の何れか１以上において対応するゼロクロスタイミングが検出されなかったときには、安定モード移行条件が成立せずに動作モードが過渡モードに維持される。ｋは１以上の任意の整数である。即ち、方法ＭＴ２では、予測成功が（ｋ＋１）フレームに亘って継続した場合に限り、安定モード移行条件が成立する。 On the other hand, as in the prediction failure case shown in FIG. does not hold and the operating mode is maintained in the transient mode. In this case, the transient mode is set for the frame FL[n+1], and the variable frequency control JA or JB is executed at the frame FL[n+1]. In method MT2, even if the zero-crossing timing ZT REAL [n] is detected within the detected prediction interval DP EST [n], any of the detected prediction intervals DP EST [nk] to DP EST [n-1] When the corresponding zero cross timing is not detected in one or more, the operation mode is maintained in the transient mode without satisfying the stable mode transition condition. k is an arbitrary integer of 1 or more. That is, in method MT2, the stable mode transition condition is met only when prediction success continues over (k+1) frames.
方法ＭＴ２は、フレームＦＬ［ｎ－ｋ］～ＦＬ［ｎ］に対して過渡モードが設定されていて、フレームＦＬ［ｎ－ｋ］～ＦＬ［ｎ］に対し周波数可変制御ＪＡ又はＪＢが実行される条件の下で実行されるものであると解して良い。 In method MT2, transient mode is set for frames FL[nk] to FL[n], and variable frequency control JA or JB is executed for frames FL[n−k] to FL[n]. It can be understood that it is executed under certain conditions.
［方法ＭＴ３］
方法ＭＴ３は、フレームＦＬ［ｎ］に対しモード設定部５６により安定モードが設定されていて、フレームＦＬ［ｎ］に対し高周波数維持制御ＪＣ又はＪＤが実行される条件の下で実行される。方法ＭＴ１又はＭＴ２にて安定モードが設定された後に方法ＭＴ３が実施されると考えて良い。
[Method MT3]
The method MT3 is executed under the condition that the stable mode is set by the
図３２（ａ）及び（ｂ）に、方法ＭＴ３にて過渡モード移行条件が成立しないとき及び過渡モード移行条件が成立するときの動作概念を示す。方法ＭＴ３では、図２５（ａ）の予測成功ケースの如く、検出予測区間ＤＰＥＳＴ［ｎ］内にてゼロクロスタイミングＺＴＲＥＡＬ［ｎ］が検出された場合には過渡モード移行条件が成立せず、動作モードが安定モードにて維持される。この場合、フレームＦＬ［ｎ＋１］に対しも安定モードが設定されてフレームＦＬ［ｎ＋１］にて高周波数維持制御ＪＣ又はＪＤが実行されることになる。一方、図２５（ｂ）又は（ｃ）に示す予測失敗ケースの如く、検出予測区間ＤＰＥＳＴ［ｎ］内にてゼロクロスタイミングＺＴＲＥＡＬ［ｎ］が検出されなかった場合には、過渡モード移行条件が成立して動作モードが安定モードから過渡モードに切り替えられる。この場合、フレームＦＬ［ｎ＋１］に対し過渡モードが設定されてフレームＦＬ［ｎ＋１］にて周波数可変制御ＪＡ又はＪＢが実行されることになる。 FIGS. 32(a) and 32(b) show the operation concept when the transient mode transition condition is not satisfied and when the transient mode transition condition is satisfied in method MT3. In method MT3 , as in the prediction success case in FIG. The operating mode is maintained in stable mode. In this case, the stable mode is set for frame FL[n+1] as well, and high frequency maintenance control JC or JD is executed in frame FL[n+1]. On the other hand, as in the prediction failure case shown in FIG. holds and the operation mode is switched from the stable mode to the transient mode. In this case, the transient mode is set for the frame FL[n+1], and the variable frequency control JA or JB is executed at the frame FL[n+1].
高周波数維持制御ＪＣ又はＪＤが実行されている場合には、ウィンドウ区間内であっても検出予測区間が開始される前ではＶ相及びＷ相にてスイッチングが行われているため、周波数ｆＨが十分に大きいと、マスク信号が“１”に維持されることになる。このような場合において、検出予測区間ＤＰＥＳＴ［ｎ］前にゼロクロスが生じたとしても、検出予測区間ＤＰＥＳＴ［ｎ］前に有効なパルス信号が信号ＢＥＭＦ＿ＥＤＧＥに生じず、検出予測区間ＤＰＥＳＴ［ｎ］の開始後に、ゼロクロスが既に生じたことを示す逆起電力検出信号ＢＥＭＦ（即ち “Ｖｕ＞ＶＣＴ”を示す信号）が得られるのみとなる。つまり、この場合には、真のゼロクロスタイミングＺＴＲＥＡＬ［ｎ］は不明となるが、次フレーム以降の動作にフレームＦＬ［ｎ］についてのゼロクロスタイミングがいつであったのかを利用する必要がある。 When the high frequency maintenance control JC or JD is executed, even within the window interval, switching is performed in the V phase and the W phase before the detection prediction interval is started. is large enough, the mask signal will remain at "1". In such a case, even if a zero cross occurs before the detected prediction interval DP EST [n], no valid pulse signal is generated in the signal BEMF_EDGE before the detected prediction interval DP EST [n] and n], only the back electromotive force detection signal BEMF indicating that the zero crossing has already occurred (that is, the signal indicating "Vu>V CT ") is obtained. In other words, in this case, although the true zero-cross timing ZT REAL [n] is unknown, it is necessary to use when the zero-cross timing for the frame FL[n] was for the operations of the next and subsequent frames.
故に、安定モードにおいて、検出予測区間ＤＰＥＳＴ［ｎ］の開始前にゼロクロスが発生した結果、ゼロクロスが既に生じたことを示す逆起電力検出信号ＢＥＭＦ（即ち “Ｖｕ＞ＶＣＴ”を示す信号）が検出予測区間ＤＰＥＳＴ［ｎ］の開始タイミングにて得られた場合にあっては、検出予測区間ＤＰＥＳＴ［ｎ］の開始タイミングにて信号ＢＥＭＦ＿ＥＤＧＥにパルス信号が生ずるように駆動クロック生成回路６０（図９参照）が構成されているものとし、検出予測区間ＤＰＥＳＴ［ｎ］の開始タイミングがフレームＦＬ［ｎ］についてのゼロクロスタイミングであるとみなすようにする。
Therefore, in the stable mode, a back electromotive force detection signal BEMF indicating that a zero crossing has already occurred as a result of the occurrence of a zero crossing before the start of the detection prediction interval DP EST [n] (that is, a signal indicating “Vu>V CT ”). is obtained at the start timing of the detected prediction interval DP EST [n], the driving
ＳＰＭ１３の始動直後など、ロータの回転速度が安定していない状態においては、ゼロクロスタイミングが検出予測区間から外れることも多いが、ロータの回転速度が所望速度に達して安定的なロータの回転が行われるようなるとゼロクロス間隔は実質的に一定となるため、ゼロクロスタイミングが検出予測区間内に入り続けるような安定状態となる。このような安定状態では、毎回、検出予測区間内で正しくゼロクロスタイミングを検出できると期待されるため、ウィンドウ区間内で可変対象周波数を低下させる必要はないと言える。そこで、本実施例では、上述の方法により安定状態に対応するような状況において、動作モードを安定モードにしてウィンドウ区間外でも可変対象周波数を高く設定する（図２８（ａ）及び（ｂ）参照）。これにより、ＳＰＭ１３の動作区間の大半を占める安定状態において、ゼロクロスタイミングの正確な検出を担保しつつもトルクリプルを低く抑えることが可能となる。
In a state where the rotor rotation speed is not stable, such as immediately after the
［第５実施例］
第５実施例を説明する。第５実施例も第４実施例と同様に上述の第１～第３実施例と組み合わせて実施される。
[Fifth embodiment]
A fifth embodiment will be described. Like the fourth embodiment, the fifth embodiment is implemented in combination with the above-described first to third embodiments.
図３３に、第５実施例に係る、動作モードと可変対象周波数（ＰＷＭ周波数又はＰＤＭ周波数）とウィンドウ区間との関係を示す。第５実施例において、過渡モードが動作モードに設定されているときの動作は第４実施例と同様である。即ち、第５実施例に係る駆動信号生成回路５２は、過渡モードが動作モードに設定されているとき、第１又は第２実施例による周波数可変制御ＪＡ又はＪＢ（図２８（ａ）及び（ｂ）参照）を実行する。故に、過渡モードでは、第１～第３実施例で説明した方法により、各フレームにおいて、ゼロクロスタイミングの検出に先立ち、検出予測区間が設定されると共に検出予測区間より前から開始されるウィンドウ区間が設定され、且つ、可変対象周波数がウィンドウ区間外で相対的に高い周波数ｆＨとされる一方でウィンドウ区間内では相対的に低い周波数ｆＬとされる。
FIG. 33 shows the relationship between the operation mode, variable target frequency (PWM frequency or PDM frequency), and window interval according to the fifth embodiment. In the fifth embodiment, the operation when the transient mode is set to the operating mode is the same as in the fourth embodiment. That is, when the transient mode is set to the operation mode, the drive
第５実施例に係る駆動信号生成回路５２は、動作モードが安定モードに設定されているとき、第４実施例で示した高周波数維持制御ＪＣ又はＪＤに対応する高周波数維持制御ＪＣ’又はＪＤ’を実行する。高周波数維持制御ＪＣ’、ＪＤ’は、駆動信号生成回路５２として、夫々、図１３の駆動信号生成回路５２Ａ、図２０の駆動信号生成回路５２Ｂを用いることを前提として実行され得る。
When the operation mode is set to the stable mode, the drive
制御ＪＣ及びＪＤと制御ＪＣ’及びＪＤ’との違いを説明する。第４実施例に係る制御ＪＣ及びＪＤは、検出予測区間の開始前から開始されるウィンドウ区間が設定されるという前提の下で行われる制御であるのに対し、制御ＪＣ’及びＪＤ’は、そのようなウィンドウ区間が設定されない。その他の点において、制御ＪＣと制御ＪＣ’は同様であり、制御ＪＤと制御ＪＤ’は同様である。故に、高周波数維持制御ＪＣ’又はＪＤ’の実行時においては可変対象周波数（ＰＷＭ周波数又はＰＤＭ周波数）が常に周波数ｆＨに維持される。ＰＷＭ周波数を周波数ｆＨに指定する周波数指令信号Ｆｒｑ＊を常に図１３のＰＷＭ周波数テーブル１１３に供給することで高周波数維持制御ＪＣ’が実現され、ＰＤＭ周波数を周波数ｆＨに指定する周波数指令信号Ｆｒｑ１＊を常に図２０のＰＤＭ回路１４１～１４３に供給することで高周波数維持制御ＪＤ’が実現される。
The difference between control JC and JD and control JC' and JD' will be explained. The controls JC and JD according to the fourth embodiment are controls performed under the premise that a window interval that starts before the start of the detected prediction interval is set, whereas the controls JC' and JD' No such window interval is set. In other respects, the control JC and the control JC' are similar, and the control JD and the control JD' are similar. Therefore, when the high frequency maintenance control JC' or JD' is executed, the variable target frequency (PWM frequency or PDM frequency) is always maintained at the frequency fH . By constantly supplying the frequency command signal Frq * that specifies the PWM frequency to the frequency fH to the PWM frequency table 113 of FIG. 13, the high frequency maintenance control JC′ is realized, and the frequency command signal that specifies the PDM frequency to the frequency fH High frequency maintenance control JD' is realized by constantly supplying Frq1 * to the
図３４に、動作モードが安定モードに設定されているときの検出予測区間と信号ＷＩＮＤＯＷ及びＤＥＴＷとの関係を示す。動作モードが安定モードに設定されているとき、
各フレームに対し、上述してきた方法によりゼロクロス予測タイミングの導出及び検出予測区間の設定が行われ、
各フレームにおいて、検出予測区間が開始されるまでの全区間では“（ＷＩＮＤＯＷ，ＤＥＴＷ）＝（０，０）”とされて上述の非ウィンドウ区間におけるものと同様の通常動作が実行され、
各フレームにおいて、検出予測区間の開始と同期して“（ＷＩＮＤＯＷ，ＤＥＴＷ）＝（０，０）”から“（ＷＩＮＤＯＷ，ＤＥＴＷ）＝（１，１）”に切り替わり、ゼロクロスタイミングが検出されて信号ＢＥＭＦ＿ＥＤＧＥにパルス信号が発生すると、そのパルス信号の発生を契機に“（ＷＩＮＤＯＷ，ＤＥＴＷ）＝（１，１）”から “（ＷＩＮＤＯＷ，ＤＥＴＷ）＝（０，０）”に切り替わる。
FIG. 34 shows the relationship between the detection prediction interval and the signals WINDOW and DETW when the operation mode is set to the stable mode. When the operating mode is set to stable mode,
For each frame, derivation of the zero-crossing prediction timing and setting of the detection prediction interval are performed by the method described above,
In each frame, "(WINDOW, DETW)=(0, 0)" is set in the entire interval until the detection prediction interval starts, and the same normal operation as in the above non-window interval is executed,
In each frame, "(WINDOW, DETW)=(0, 0)" is switched to "(WINDOW, DETW)=(1, 1)" in synchronization with the start of the detected prediction interval, and the zero-cross timing is detected and the signal When a pulse signal is generated in BEMF_EDGE, it switches from "(WINDOW, DETW)=(1, 1)" to "(WINDOW, DETW)=(0, 0)" with the generation of the pulse signal as a trigger.
“（ＷＩＮＤＯＷ，ＤＥＴＷ）＝（１，１）”となっている区間は上述の第２ウィンドウ区間と同じものであると言え、故に、安定モードでは、検出予測区間の開始に同期して第２ウィンドウ区間が開始されると解することができるが、何れせよ、各クレームにおいて検出予測区間の開始前にウィンドウ区間が設定されることは無い。図３３では、安定モードにてウィンドウ区間の一種である第２ウィンドウ区間が設けられる様子は示されていないが、第５実施例において、以下では、検出予測区間の開始と同時に第２ウィンドウ区間が開始されると考える。そうすると、安定モードは第１ウィンドウ区間が非設定となるモードと言え、安定モードでは、非ウィンドウ区間と第２ウィンドウ区間とが交互に訪れることになる。“（ＷＩＮＤＯＷ，ＤＥＴＷ）＝（０，０）”となる区間である非ウィンドウ区間及び“（ＷＩＮＤＯＷ，ＤＥＴＷ）＝（１，１）”となる区間である第２ウィンドウ区間でのプリドライバ回路５１の動作は第３実施例にて説明した通りである。
The interval "(WINDOW, DETW)=(1, 1)" can be said to be the same as the above-mentioned second window interval. It can be understood that the window interval begins, but in any case the window interval is not set before the start of the detection prediction interval in each claim. FIG. 33 does not show how the second window interval, which is a kind of window interval, is provided in the stable mode. think it will start. Then, the stable mode can be said to be a mode in which the first window section is not set, and in the stable mode, the non-window section and the second window section alternately visit. The
故に、動作モードが安定モードに設定されている状況の下、ハーフブリッジ回路５０ｖが出力ハイ状態であるタイミングにおいて“（ＷＩＮＤＯＷ，ＤＥＴＷ）＝（０，０）”から“（ＷＩＮＤＯＷ，ＤＥＴＷ）＝（１，１）”に変化して第２ウィンドウ区間に移行したとき、当該第２ウィンドウ区間においてハーフブリッジ回路５０ｖは駆動信号ＤＲＶｖに依らず出力ハイ状態に維持され、ハーフブリッジ回路５０ｖが出力ロー状態であるタイミングにおいて“（ＷＩＮＤＯＷ，ＤＥＴＷ）＝（０，０）”から“（ＷＩＮＤＯＷ，ＤＥＴＷ）＝（１，１）”に変化して第２ウィンドウ区間に移行したとき、当該第２ウィンドウ区間においてハーフブリッジ回路５０ｖは駆動信号ＤＲＶｖに依らず出力ロー状態に維持される。ハーフブリッジ回路５０ｗについても同様である。第２ウィンドウ区間では、スイッチング制御が停止されるものの、ハーフブリッジ回路５０ｖ又は５０ｗからコイル１３ｖ又は１３ｗへの電力供給は許容されることになる。
Therefore, under the condition that the operation mode is set to the stable mode, at the timing when the output of the
安定モードであっても過渡モードであっても、第３実施例にて上述したように、検出予測区間の一部又は全部は第２ウィンドウ区間と重なることになる。検出予測区間の開始タイミングは第２ウィンドウ区間の開始タイミングと一致するが、それらの終了タイミングは一致することもあるし一致しないこともある（多くの場合、一致しない）。検出予測区間は、ゼロクロスタイミングが検出される前に固定的に設定される区間である一方、第２ウィンドウ区間はゼロクロスタイミングが検出された時点で終了する、動的に長さが変わる区間であるためである。 Whether in the stable mode or the transient mode, part or all of the detected prediction interval overlaps the second window interval as described above in the third embodiment. The start timing of the detected prediction interval coincides with the start timing of the second window interval, but their end timings may or may not (and often do not) coincide. The detection prediction interval is an interval that is fixedly set before the zero-cross timing is detected, while the second window interval is an interval that dynamically changes in length and ends when the zero-cross timing is detected. It's for.
動作モードの設定方法は第４実施例において述べた通りであり、上述の方法ＭＴ１～ＭＴ３を含む、第４実施例で述べた動作モードの設定方法が第５実施例にも適用される（図３０、図３１（ａ）及び（ｂ）並びに図３２（ａ）及び（ｂ）参照）。但し、この適用の際、第４実施例の記述における記号「ＪＣ」及び「ＪＤ」は夫々「ＪＣ’」及び「ＪＤ’」に読み替えられる。 The operation mode setting method is as described in the fourth embodiment, and the operation mode setting method described in the fourth embodiment, including the above-described methods MT1 to MT3, is also applied to the fifth embodiment (Fig. 30, FIGS. 31(a) and (b) and FIGS. 32(a) and (b)). However, in this application, the symbols "JC" and "JD" in the description of the fourth embodiment are read as "JC'" and "JD'", respectively.
尚、第５実施例では動作モードが安定モードに設定されているとき、任意のフレームであるフレームＦＬ［ｎ］において検出予測区間ＤＰＥＳＴ［ｎ］が開始されるまで逆起電力を検出することができない。このため、安定モードでは、検出予測区間ＤＰＥＳＴ［ｎ］前にゼロクロスが生じたとしても、検出予測区間ＤＰＥＳＴ［ｎ］の開始後に、ゼロクロスが既に生じたことを示す逆起電力検出信号ＢＥＭＦ（即ち “Ｖｕ＞ＶＣＴ”を示す信号）が得られるのみとなる。つまり、この場合には、真のゼロクロスタイミングＺＴＲＥＡＬ［ｎ］は不明となるが、次フレーム以降の動作にフレームＦＬ［ｎ］についてのゼロクロスタイミングがいつであったのかを利用する必要がある。 In the fifth embodiment, when the operation mode is set to the stable mode, the back electromotive force is detected until the detection prediction interval DP EST [n] starts in the frame FL[n], which is an arbitrary frame. can't Therefore, in the stable mode, the back electromotive force detection signal BEMF indicating that the zero crossing has already occurred after the start of the detection prediction interval DP EST [n] even if the zero crossing occurs before the detection prediction interval DP EST [n]. (that is, a signal indicating "Vu>V CT ") is only obtained. In other words, in this case, although the true zero-cross timing ZT REAL [n] is unknown, it is necessary to use when the zero-cross timing for the frame FL[n] was for the operations of the next and subsequent frames.
故に、安定モードにおいて、検出予測区間ＤＰＥＳＴ［ｎ］の開始前にゼロクロスが発生した結果、ゼロクロスが既に生じたことを示す逆起電力検出信号ＢＥＭＦ（即ち “Ｖｕ＞ＶＣＴ”を示す信号）が検出予測区間ＤＰＥＳＴ［ｎ］の開始タイミングにて得られた場合にあっては、検出予測区間ＤＰＥＳＴ［ｎ］の開始タイミングにて信号ＢＥＭＦ＿ＥＤＧＥにパルス信号が生じるように駆動クロック生成回路６０（図９参照）が構成されているものとし、検出予測区間ＤＰＥＳＴ［ｎ］の開始タイミングがフレームＦＬ［ｎ］についてのゼロクロスタイミングであるとみなすようにする。
Therefore, in the stable mode, a back electromotive force detection signal BEMF indicating that a zero crossing has already occurred as a result of the occurrence of a zero crossing before the start of the detection prediction interval DP EST [n] (that is, a signal indicating “Vu>V CT ”). is obtained at the start timing of the detected prediction interval DP EST [n], the drive
第５実施例によっても、第４実施例と同様、ＳＰＭ１３の動作区間の大半を占める安定状態において、ゼロクロスタイミングの正確な検出を担保しつつもトルクリプルを低く抑えることが可能となる。加えて、安定モードが設定されるような安定状態では、Ｕ相のコイル１３ｕの電流を不連続とさせる第１ウィンドウ区間（検出予測区間前におけるウィンドウ区間）が設けられず、スイッチングを極めて短時間停止させるだけでゼロクロスタイミングを安定的に検出し続けることが可能となるため、メリットが大きい。
According to the fifth embodiment, similarly to the fourth embodiment, it is possible to keep the torque ripple low while ensuring accurate detection of the zero-cross timing in the stable state that occupies most of the operation interval of the
［第６実施例］
第６実施例を説明する。
[Sixth embodiment]
A sixth embodiment will be described.
信号ＢＥＭＦｕに基づいて信号ＢＥＭＦ＿ＥＤＧＥを得る例を上出したが、信号ＢＥＭＦｖ又はＢＥＭＦｗに基づいて信号ＢＥＭＦ＿ＥＤＧＥを得るようにしても良い。 Although the example of obtaining the signal BEMF_EDGE based on the signal BEMFu has been described above, the signal BEMF_EDGE may be obtained based on the signal BEMFv or BEMFw.
駆動信号生成回路５２（図４参照）は、逆起電力検出回路５３による逆起電力の検出結果（ゼロクロスタイミング）とトルク指令信号Ｔｒｑ＊に基づいて駆動信号（ＤＲＶｕ、ＤＲＶｖ、ＤＲＶｗ）を生成するようにしているが、ＳＰＭ１３にて発生されるべきトルクが予め定まっているようなケースでは、トルク指令信号Ｔｒｑ＊は不要となりうる。
The drive signal generation circuit 52 (see FIG. 4) generates drive signals (DRVu, DRVv, DRVw) based on the back electromotive force detection result (zero cross timing) by the back electromotive
検出予測区間内でゼロクロスタイミングが検出されたか否かを示す情報に基づいて可変対象周波数を２段階で可変させる方法を説明したが、その情報に基づいて可変対象周波数を３段階以上で可変させるようにしても良い。これに関連するが、検出予測区間内でゼロクロスタイミングが検出されたか否かを示す情報に基づいて、動作モードを３段階以上に可変設定する構成が採用されても良い。 Although the method of varying the variable target frequency in two steps based on the information indicating whether or not the zero-cross timing is detected within the detection prediction interval has been described, the variable target frequency may be varied in three or more steps based on the information. You can do it. In relation to this, a configuration may be adopted in which the operation mode is variably set to three or more stages based on information indicating whether or not the zero-cross timing has been detected within the detection prediction interval.
ＳＰＭ１３が３相分のコイルにて構成される例を上述したが、ＳＰＭ１３が３相とは異なる複数相分のコイルにて構成されることがあっても良い。
Although the example in which the
また、本発明をＨＤＤ装置１のＳＰＭ１３に適用する例を上述したが、多相直流モータをセンサレス駆動する任意の用途において本発明を広く適用可能である。
Moreover, although the example in which the present invention is applied to the
ドライバＩＣ３０の各構成要素は半導体集積回路の形態で形成され、当該半導体集積回路を、樹脂にて構成された筐体（パッケージ）内に封入することで半導体装置が構成される。但し、複数のディスクリート部品を用いてドライバＩＣ３０内の回路と同等の回路を構成するようにしても良い。
Each component of the
また、ＳＰＭドライバ３３単体を半導体集積回路の形態で形成し、当該半導体集積回路を、樹脂にて構成された筐体（パッケージ）内に封入することで半導体装置を構成するようにいても良い。
Alternatively, the
論理値を示す任意の信号又は電圧に関して、上述の主旨を損なわない形で、それらのハイレベルとローレベルの関係を逆にしても良い（即ち論理値“１”にハイレベルを割り当てるのかローレベルを割り当てるのかは任意であって良い）。 For any signal or voltage that indicates a logic value, the relationship between high and low levels may be reversed (i.e., a logic "1" assigned a high level or a low level may be assigned arbitrarily).
トランジスタＴｒＨがＰチャネル型のＭＯＳＦＥＴにて構成されるように各ハーフブリッジ回路を変形しても良い。トランジスタＴｒＬをＰチャネル型のＭＯＳＦＥＴにすることも可能ではある。 Each half-bridge circuit may be modified so that the transistor TrH is composed of a P-channel MOSFET. It is also possible to use a P-channel MOSFET as the transistor TrL.
上述の各トランジスタは、任意の種類のトランジスタであって良い。例えば、ＭＯＳＦＥＴとして上述されたトランジスタを、接合型ＦＥＴ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はバイポーラトランジスタに置き換えることも可能である。任意のトランジスタは第１電極、第２電極及び制御電極を有する。ＦＥＴにおいては、第１及び第２電極の内の一方がドレインで他方がソースであり且つ制御電極がゲートである。ＩＧＢＴにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がゲートである。ＩＧＢＴに属さないバイポーラトランジスタにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がベースである。 Each transistor described above may be any type of transistor. For example, the transistors described above as MOSFETs can be replaced with junction FETs, IGBTs (Insulated Gate Bipolar Transistors) or bipolar transistors. Any transistor has a first electrode, a second electrode and a control electrode. In a FET, one of the first and second electrodes is the drain and the other is the source, and the control electrode is the gate. In an IGBT, one of the first and second electrodes is the collector and the other is the emitter, and the control electrode is the gate. In a bipolar transistor not belonging to an IGBT, one of the first and second electrodes is the collector and the other is the emitter and the control electrode is the base.
＜＜本発明の考察＞＞
上述の実施形態にて具体化された本発明について考察する。
<<Consideration of the present invention>>
Consider the invention as embodied in the embodiments described above.
本発明に係る一側面に係るモータドライバ装置ＷＡは、パルス幅が変化する駆動信号（ＤＲＶｕ、ＤＲＶｖ、ＤＲＶｗ）を用い、複数相分のコイルを有して構成される直流モータ（１３）をスイッチング駆動するモータドライバ装置であって、前記駆動信号に従って各コイルに電力を供給する出力回路（５０ｕ、５０ｖ、５０ｗ、５１）と、前記直流モータの所定相のコイル（１３ｕ）に対する通電が停止される区間としてウィンドウ区間を設定する区間設定部（５５）と、前記所定相のコイルに対する通電が停止された状態において、前記直流モータの所定相のコイルに生じる逆起電力がゼロを交差するゼロクロスタイミングを検出するゼロクロス検出部（５３）と、前記ゼロクロス検出部の検出結果に基づき前記駆動信号を生成する駆動信号生成部（５２）と、を備え、前記出力回路は、前記ウィンドウ区間内において前記駆動信号に依らずに前記所定相のコイルへの通電を停止させ、前記ウィンドウ区間の開始後に前記ゼロクロスタイミングが検出されると前記駆動信号に従って各コイルに電力を供給する通常動作を再開し、前記区間設定部は、順次発生するゼロクロスタイミングを境に区切られる時系列上に並ぶ複数のフレームの何れかである対象フレーム（ＦＬ［ｎ］）において、前記対象フレームの開始後に訪れるゼロクロスタイミング（ＺＴＲＥＡＬ［ｎ］）が検出される前に、検出済みの２以上のゼロクロスタイミングに基づいて前記対象フレームにおける前記ウィンドウ区間を設定し、前記駆動信号生成部は、前記駆動信号の周波数である又は前記駆動信号の最小のパルス幅の逆数である可変対象周波数を、前記ウィンドウ区間外において前記ウィンドウ区間内よりも高くする周波数可変制御を実行可能であることを特徴とする。 A motor driver device WA according to one aspect of the present invention uses drive signals (DRVu, DRVv, DRVw) with varying pulse widths, and includes a DC motor (13) having coils for a plurality of phases. A motor driver device for switching driving, wherein power supply to an output circuit (50u, 50v, 50w, 51) for supplying power to each coil according to the drive signal and a coil (13u) of a predetermined phase of the DC motor is stopped. and a zero-cross timing at which the back electromotive force generated in the predetermined phase coil of the DC motor crosses zero in a state in which the energization to the predetermined phase coil is stopped. and a drive signal generator (52) for generating the drive signal based on the detection result of the zero cross detector, wherein the output circuit detects the drive energizing the coil of the predetermined phase without depending on the signal, and when the zero cross timing is detected after the start of the window interval, normal operation of supplying power to each coil according to the drive signal is resumed, and the interval The setting unit determines the zero-cross timing (ZT REAL [ n]) is detected, the window interval in the target frame is set based on the detected two or more zero-cross timings, and the drive signal generator is the frequency of the drive signal or the drive signal It is characterized in that frequency variable control can be executed such that a variable target frequency, which is the reciprocal of the minimum pulse width of , is higher outside the window interval than inside the window interval.
可変対象周波数を低くすると直流モータのトルクリプルが増大する方向に向かう。モータドライバ装置ＷＡによれば、ウィンドウ区間内において可変対象周波数を相対的に低くすることでウィンドウ区間を利用したゼロクロスタイミングの正確な検出を担保しつつ、ウィンドウ区間外で可変対象周波数を相対的に高くすることによりトルクリプルを全体として低減することが可能となる。 When the variable target frequency is lowered, the torque ripple of the DC motor tends to increase. According to the motor driver device WA , by making the variable target frequency relatively low within the window section, while ensuring accurate detection of the zero-cross timing using the window section, the variable target frequency is relatively reduced outside the window section. It is possible to reduce the torque ripple as a whole by increasing the
具体的には例えばモータドライバ装置ＷＡにおいて、前記区間設定部は、前記ウィンドウ区間を設定する際に、前記検出済みの２以上のゼロクロスタイミングに基づいて、前記ウィンドウ区間よりも後に開始される検出予測区間も併せて設定し、前記出力回路は、前記検出予測区間内において前記駆動信号に依らずに前記所定相のコイルへの通電を停止させ且つ他の各相のコイルへの印加電圧のスイッチングを停止させ、前記ウィンドウ区間又は前記検出予測区間の開始後に前記ゼロクロスタイミングが検出されると前記通常動作を再開すると良い。 Specifically, for example, in the motor driver device WA , when setting the window interval, the interval setting unit performs detection that starts after the window interval based on the two or more zero-cross timings that have already been detected. A prediction interval is also set, and the output circuit stops energization to the coil of the predetermined phase and switches applied voltages to the coils of other phases without depending on the drive signal in the detection prediction interval. is stopped, and the normal operation is resumed when the zero-cross timing is detected after the start of the window interval or the detected prediction interval.
検出済みの２以上のゼロクロスタイミングに基づけば次回のゼロクロスタイミングが生じるであろう区間を予測でき、当該区間を検出予測区間として設定することができる。そして、検出予測区間において所定相のコイルへの通電を停止させ且つ他の各相のコイルへの印加電圧のスイッチングを停止させることにより、検出予測区間内にてゼロクロスタイミングの正確な検出が可能となる。 Based on two or more zero-cross timings that have already been detected, it is possible to predict an interval in which the next zero-cross timing will occur, and set this interval as a detected prediction interval. By stopping the energization to the coil of the predetermined phase and the switching of the applied voltage to the coils of the other phases in the detection prediction interval, it is possible to accurately detect the zero-cross timing within the detection prediction interval. Become.
より具体的には例えばモータドライバ装置ＷＡにおいて、前記区間設定部にて設定された前記検出予測区間内にてゼロクロスタイミングが検出されたか否かを示す情報に基づき、第１モード（過渡モード）又は第２モード（安定モード）を当該モータドライバ装置の動作モードとして設定するモード設定部（５６）をモータドライバ装置ＷＡに更に設けておくと良く、前記駆動信号生成部は、前記第１モードが前記動作モードに設定されているとき、前記周波数可変制御により前記ウィンドウ区間内における前記可変対象周波数を前記ウィンドウ区間外の前記可変対象周波数である所定周波数（ｆＨ）よりも低くする一方、前記第２モードが前記動作モードに設定されているとき、前記可変対象周波数を前記ウィンドウ区間内及び前記ウィンドウ区間外において前記所定周波数とすると良い。 More specifically, for example, in the motor driver device WA, based on information indicating whether or not the zero - cross timing is detected within the detection prediction interval set by the interval setting unit, the first mode (transient mode) Alternatively, the motor driver device WA may be further provided with a mode setting section (56) for setting the second mode (stable mode) as the operation mode of the motor driver device. is set to the operation mode, the frequency variable control makes the variable target frequency within the window section lower than the predetermined frequency (f H ), which is the variable target frequency outside the window section, while When the second mode is set as the operation mode, the variable target frequency may be the predetermined frequency within the window section and outside the window section.
検出予測区間内にてゼロクロスタイミングが検出されたか否かを示す情報により、直流モータの状態が検出予測区間内にてゼロクロスタイミングが検出されるような安定状態であるのか、直流モータの状態が検出予測区間内にてゼロクロスタイミングが検出されないような不安定状態であるのかが分かる。上記構成によるモータドライバ装置ＷＡによれば、上記情報に基づき安定状態であると判断される状況において第２モードを設定することが可能である。これにより、可変対象周波数がウィンドウ区間外だけでなくウィンドウ区間内においても相対的に高い所定周波数とされてトルクリプル低減が図られる。ウィンドウ区間内でも可変対象周波数が高められることになるが、安定状態では検出予測区間内でゼロクロスが生じることが期待され、検出予測区間内では全相のスイッチングが停止されるので問題は無い（即ちゼロクロスタイミングを問題なく検出できることが期待される）。 Based on the information indicating whether or not the zero-cross timing has been detected within the detection prediction interval, the state of the DC motor is detected as to whether the state of the DC motor is stable enough to detect the zero-cross timing within the detection prediction interval. It is possible to know whether the state is unstable such that the zero-cross timing is not detected within the prediction interval. According to the motor driver device WA configured as described above, it is possible to set the second mode in a situation where it is determined that the state is stable based on the above information. As a result, the variable target frequency is set to a relatively high predetermined frequency not only outside the window interval but also inside the window interval, thereby reducing torque ripple. Although the variable target frequency is increased even within the window interval, in a stable state, zero crossing is expected to occur within the detection prediction interval, and there is no problem because switching of all phases is stopped within the detection prediction interval (i.e. It is expected that the zero-crossing timing can be detected without problems).
本発明に係る一側面に係るモータドライバ装置ＷＢは、パルス幅が変化する駆動信号（ＤＲＶｕ、ＤＲＶｖ、ＤＲＶｗ）を用い、複数相分のコイルを有して構成される直流モータ（１３）をスイッチング駆動するモータドライバ装置であって、前記駆動信号に従って各コイルに電力を供給する出力回路（５０ｕ、５０ｖ、５０ｗ、５１）と、前記直流モータの所定相のコイル（１３ｕ）に対する通電が停止される区間としてウィンドウ区間及び検出予測区間を設定可能な区間設定部（５５）と、前記所定相のコイルに対する通電が停止された状態において、前記所定相のコイルに生じる逆起電力がゼロを交差するゼロクロスタイミングを検出するゼロクロス検出部（５３）と、前記ゼロクロス検出部の検出結果に基づき前記駆動信号を生成する駆動信号生成部（５２）と、を備え、前記出力回路は、前記ウィンドウ区間及び前記検出予測区間内において前記駆動信号に依らずに前記所定相のコイルへの通電を停止させ、前記検出予測区間内においては前記所定相のコイルへの通電の停止に加えて他の各相のコイルへの印加電圧のスイッチングを停止させ、前記ウィンドウ区間又は前記検出予測区間の開始後に前記ゼロクロスタイミングが検出されると前記駆動信号に従って各コイルに電力を供給する通常動作を再開し、前記駆動信号生成部は、前記駆動信号の周波数である又は前記駆動信号の最小のパルス幅の逆数である可変対象周波数を変更可能に構成され、前記区間設定部は、順次発生するゼロクロスタイミングを境に区切られる時系列上に並ぶ複数のフレームの何れかである対象フレーム（ＦＬ［ｎ］）において、前記対象フレームの開始後に訪れるゼロクロスタイミング（ＺＴＲＥＡＬ［ｎ］）が検出される前に、検出済みの２以上のゼロクロスタイミングに基づいて前記対象フレームにおける前記検出予測区間を設定し、当該モータドライバ装置は、前記区間設定部にて設定された前記検出予測区間内にゼロクロスタイミングが検出されたか否かを示す情報に基づき、第１モード（過渡モード）又は第２モード（安定モード）を当該モータドライバ装置の動作モードとして設定するモード設定部（５６）を更に備え、前記第１モードが前記動作モードに設定されているとき、前記検出予測区間の前から開始される前記ウィンドウ区間が前記区間設定部により設定されて、設定された前記ウィンドウ区間内では前記可変対象周波数が前記ウィンドウ区間外よりも低く設定され、前記第２モードが前記動作モードに設定されているとき、前記検出予測区間前における前記ウィンドウ区間が非設定とされることを特徴とする。 A motor driver device WB according to one aspect of the present invention uses drive signals (DRVu, DRVv, DRVw) with varying pulse widths, and includes a DC motor (13) having coils for a plurality of phases. A motor driver device for switching driving, wherein power supply to an output circuit (50u, 50v, 50w, 51) for supplying power to each coil according to the drive signal and a coil (13u) of a predetermined phase of the DC motor is stopped. an interval setting unit (55) capable of setting a window interval and a detection prediction interval as an interval to be detected; A zero-cross detection section (53) for detecting zero-cross timing, and a drive signal generation section (52) for generating the drive signal based on the detection result of the zero-cross detection section, wherein the output circuit detects the window interval and the In the detection prediction interval, the energization to the predetermined phase coil is stopped without depending on the drive signal, and in the detection prediction interval, the energization to the predetermined phase coil is stopped and the other phase coils are stopped. When the zero-cross timing is detected after the start of the window interval or the detection prediction interval, the normal operation of supplying power to each coil according to the drive signal is resumed, and the drive signal is generated. The unit is configured to be able to change a variable target frequency, which is the frequency of the drive signal or the reciprocal of the minimum pulse width of the drive signal, and the interval setting unit is configured to be separated by zero-cross timings that occur sequentially. Two or more detected zero-cross timings (ZT REAL [n]) coming after the start of the target frame (FL[n]), which is one of a plurality of frames arranged on a sequence, are detected. information indicating whether or not the zero-crossing timing is detected within the detection prediction interval set by the interval setting unit. a mode setting unit (56) for setting a first mode (transient mode) or a second mode (stable mode) as the operation mode of the motor driver device based on , the window interval starting before the detected prediction interval is set by the interval setting unit, and within the set window interval wherein the variable target frequency is set lower than outside the window interval, and the window interval before the detection prediction interval is not set when the second mode is set to the operation mode. do.
検出済みの２以上のゼロクロスタイミングに基づけば次回のゼロクロスタイミングが生じるであろう区間を予測でき、当該区間を検出予測区間として設定することができる。そして、検出予測区間において所定相のコイルへの通電を停止させ且つ他の各相のコイルへの印加電圧のスイッチングを停止させることにより、検出予測区間内にてゼロクロスタイミングの正確な検出が可能となる。また、検出予測区間内にてゼロクロスタイミングが検出されたか否かを示す情報により、直流モータの状態が検出予測区間内にてゼロクロスタイミングが検出されるような安定状態であるのか、直流モータの状態が検出予測区間内にてゼロクロスタイミングが検出されないような不安定状態であるのかが分かる。モータドライバ装置ＷＢによれば、上記情報に基づき不安定状態であると判断される状況において第１モードを設定することが可能である。第１モードが設定されたときには、検出予測区間内にゼロクロスタイミングが生じなくても検出予測区間前からウィンドウ区間が開始され、そのウィンドウ区間内では可変対象周波数が低くされるのでゼロクロスタイミングの検出が可能な状態を確保することができる。一方、上記情報に基づき安定状態であると判断される状況においては第２モードを設定することが可能である。この場合には検出予測区間前のウィンドウ区間が非設定とされて、第１モードでは行われる可変対象周波数の低下が行われないのでトルクリプル低減が図られる。第２モードにおいて可変対象周波数の低下は行われないが、第２モードに対応する安定状態では検出予測区間内でゼロクロスが生じることが期待され、検出予測区間内では全相のスイッチングが停止されるので問題は無い（即ちゼロクロスタイミングを問題なく検出できることが期待される）。 Based on two or more zero-cross timings that have already been detected, it is possible to predict an interval in which the next zero-cross timing will occur, and set this interval as a detected prediction interval. By stopping the energization to the coil of the predetermined phase and the switching of the applied voltage to the coils of the other phases in the detection prediction interval, it is possible to accurately detect the zero-cross timing within the detection prediction interval. Become. Further, based on the information indicating whether or not the zero-cross timing has been detected within the detection prediction interval, it is possible to determine whether the state of the DC motor is in a stable state such that the zero-cross timing is detected within the detection prediction interval. is an unstable state in which the zero-crossing timing is not detected within the detection prediction interval. According to the motor driver device WB , it is possible to set the first mode in a situation where it is determined that the state is unstable based on the above information. When the first mode is set, even if the zero-cross timing does not occur in the detection prediction interval, the window interval starts before the detection prediction interval, and the variable target frequency is lowered in the window interval, so the zero-cross timing can be detected. condition can be ensured. On the other hand, it is possible to set the second mode in a situation where it is determined that the state is stable based on the above information. In this case, the window interval before the detection prediction interval is not set, and the variable target frequency is not lowered, which is performed in the first mode, so torque ripple can be reduced. Although the variable target frequency is not lowered in the second mode, in the stable state corresponding to the second mode, zero crossing is expected within the detection prediction interval, and switching of all phases is stopped within the detection prediction interval. Therefore, there is no problem (that is, it is expected that the zero-cross timing can be detected without problems).
尚、ＳＰＭドライバ３３単体がモータドライバ装置ＷＡ又はＷＢとして機能すると考えることもできるし、ＳＰＭドライバ３３を含むドライバＩＣ３０がモータドライバ装置ＷＡ又はＷＢとして機能すると考えても良い。
The
本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。 The embodiments of the present invention can be appropriately modified in various ways within the scope of the technical idea indicated in the scope of claims. The above embodiments are merely examples of the embodiments of the present invention, and the meanings of the terms of the present invention and each constituent element are not limited to those described in the above embodiments. The specific numerical values given in the above description are merely examples and can of course be changed to various numerical values.
１ ＨＤＤ装置
１３ ＳＰＭ（スピンドルモータ）
１３ｕ、１３ｖ、１３ｗ コイル
３３ ＳＰＭドライバ
５０ｕ、５０ｖ、５０ｗ ハーフブリッジ回路
５１ プリドライバ回路
５２ 駆動信号生成回路
５３ 逆起電力検出回路（ゼロクロス検出部）
５４ ＳＰＭ駆動制御回路
５５ 区間設定部
５６ モード設定部
ＴｒＨ ハイサイドトランジスタ
ＴｒＬ ローサイドトランジスタ
1
13u, 13v,
54 SPM
Claims (11)
前記駆動信号に従って各コイルに電力を供給する出力回路と、
前記直流モータの所定相のコイルに対する通電が停止される区間としてウィンドウ区間を設定する区間設定部と、
前記所定相のコイルに対する通電が停止された状態において、前記所定相のコイルに生じる逆起電力がゼロを交差するゼロクロスタイミングを検出するゼロクロス検出部と、
前記ゼロクロス検出部の検出結果に基づき前記駆動信号を生成する駆動信号生成部と、を備え、
前記出力回路は、前記ウィンドウ区間内において前記駆動信号に依らずに前記所定相のコイルへの通電を停止させ、前記ウィンドウ区間の開始後に前記ゼロクロスタイミングが検出されると前記駆動信号に従って各コイルに電力を供給する通常動作を再開し、
前記区間設定部は、順次発生するゼロクロスタイミングを境に区切られる時系列上に並ぶ複数のフレームの何れかである対象フレームにおいて、前記対象フレームの開始後に訪れるゼロクロスタイミングが検出される前に、検出済みの２以上のゼロクロスタイミングに基づいて前記対象フレームにおける前記ウィンドウ区間を設定して前記対象フレームの開始後のゼロクロスタイミングが検出されるまで前記ウィンドウ区間を継続させ、
前記駆動信号生成部は、前記駆動信号の周波数である又は前記駆動信号の最小のパルス幅の逆数である可変対象周波数を、前記ウィンドウ区間外において前記ウィンドウ区間内よりも高くする周波数可変制御を実行可能であり、
前記区間設定部は、前記ウィンドウ区間を設定する際に、前記検出済みの２以上のゼロクロスタイミングに基づき、前記ウィンドウ区間の開始から遅れて開始される検出予測区間を設定し、
前記出力回路は、前記ウィンドウ区間が開始されると前記所定相と異なる他の各相のコイルへの印加電圧のスイッチングを行いつつ前記所定相のコイルに対する通電を停止させ、その後、前記ゼロクロスタイミングが検出されることなく前記検出予測区間が前記ウィンドウ区間の一部として開始されると、前記駆動信号に依らずに前記所定相のコイルの通電を停止させ且つ前記他の各相のコイルへの印加電圧のスイッチングを停止させ、更にその後、前記ゼロクロスタイミングが検出されると前記通常動作を再開する
、モータドライバ装置。 In a motor driver device that switches and drives a DC motor configured with coils for a plurality of phases using a drive signal with a variable pulse width,
an output circuit that supplies power to each coil according to the drive signal;
a section setting unit for setting a window section as a section in which energization to the coil of the predetermined phase of the DC motor is stopped;
a zero-crossing detection unit that detects a zero-crossing timing at which the back electromotive force generated in the predetermined phase coil crosses zero in a state in which energization of the predetermined phase coil is stopped;
a drive signal generation unit that generates the drive signal based on the detection result of the zero cross detection unit;
The output circuit stops energization of the coils of the predetermined phase within the window interval without depending on the drive signal, and when the zero-cross timing is detected after the start of the window interval, the output circuit energizes each coil according to the drive signal. Resume normal operation supplying power,
The interval setting unit detects, before the zero-cross timing that comes after the start of the target frame is detected, in any one of a plurality of frames arranged in time series separated by the zero-cross timings that occur sequentially. setting the window interval in the target frame based on two or more zero-cross timings already performed, and continuing the window interval until a zero-cross timing after the start of the target frame is detected;
The drive signal generation unit performs frequency variable control such that a variable target frequency, which is the frequency of the drive signal or the reciprocal of the minimum pulse width of the drive signal, is higher outside the window interval than inside the window interval. is possible and
When setting the window interval, the interval setting unit sets a detected prediction interval that starts later than the start of the window interval based on the two or more zero-cross timings that have already been detected,
When the window interval is started, the output circuit stops energization to the coil of the predetermined phase while switching the applied voltage to the coil of each phase different from the predetermined phase, and then the zero cross timing is reached. When the detection prediction interval starts as part of the window interval without being detected, energization of the predetermined phase coil is stopped and application to the other phase coils is performed independently of the drive signal. Stop voltage switching and then resume normal operation when the zero-cross timing is detected.
, motor driver device.
前記駆動信号生成部は、前記第１モードが前記動作モードに設定されているとき、前記周波数可変制御により前記ウィンドウ区間内における前記可変対象周波数を前記ウィンドウ区間外の前記可変対象周波数である所定周波数よりも低くする一方、前記第２モードが前記動作モードに設定されているとき、前記可変対象周波数を前記ウィンドウ区間内及び前記ウィンドウ区間外において前記所定周波数に維持し、
前記モード設定部は、前記動作モードが前記第１モードに設定されている状態において、１以上の所定数のフレームに亘り前記ゼロクロスタイミングが前記検出予測区間内にて検出されたとき、前記動作モードを前記第２モードに切り替え、そうでないとき前記動作モードを前記第１モードに維持する
、請求項１に記載のモータドライバ装置。 further comprising a mode setting unit capable of setting the operation mode of the motor driver device to the first mode and then switching to the second mode,
When the first mode is set to the operation mode, the drive signal generation unit converts the variable target frequency within the window section to a predetermined frequency outside the window section by the frequency variable control. while maintaining the variable target frequency at the predetermined frequency within the window interval and outside the window interval when the second mode is set to the operation mode;
When the zero-cross timing is detected within the detection prediction interval over a predetermined number of frames equal to or greater than one in a state in which the operation mode is set to the first mode, the mode setting unit sets the operation mode to to the second mode, otherwise the operating mode is maintained in the first mode .
、請求項２に記載のモータドライバ装置。 The mode setting unit maintains the operation mode in the second mode when the zero-cross timing is detected within the detection prediction interval after the operation mode is switched to the second mode. If the zero-cross timing is not detected within the detection prediction interval, the operation mode is returned to the first mode.
3. The motor driver device according to claim 2 .
前記駆動信号に従って各コイルに電力を供給する出力回路と、
前記直流モータの所定相のコイルに対する通電が停止される区間としてウィンドウ区間を設定する区間設定部と、
前記所定相のコイルに対する通電が停止された状態において、前記所定相のコイルに生じる逆起電力がゼロを交差するゼロクロスタイミングを検出するゼロクロス検出部と、
前記ゼロクロス検出部の検出結果に基づき前記駆動信号を生成する駆動信号生成部と、を備え、
前記出力回路は、前記ウィンドウ区間内において前記駆動信号に依らずに前記所定相のコイルへの通電を停止させ、前記ウィンドウ区間の開始後に前記ゼロクロスタイミングが検出されると前記駆動信号に従って各コイルに電力を供給する通常動作を再開し、
前記区間設定部は、順次発生するゼロクロスタイミングを境に区切られる時系列上に並ぶ複数のフレームの何れかである対象フレームにおいて、前記対象フレームの開始後に訪れるゼロクロスタイミングが検出される前に、検出済みの２以上のゼロクロスタイミングに基づいて前記対象フレームにおける前記ウィンドウ区間を設定して前記対象フレームの開始後のゼロクロスタイミングが検出されるまで前記ウィンドウ区間を継続させ、
当該モータドライバ装置の動作モードを第１モードに設定してから第２モードに切り替え可能なモード設定部が更に設けられ、
前記第１モードが前記動作モードに設定されているとき、前記駆動信号生成部は、前記駆動信号の周波数である又は前記駆動信号の最小のパルス幅の逆数である可変対象周波数を、前記ウィンドウ区間外において前記ウィンドウ区間内よりも高くする周波数可変制御を実行し、
前記区間設定部は、前記第１モードが前記動作モードに設定されているとき、前記ウィンドウ区間を設定する際に、前記検出済みの２以上のゼロクロスタイミングに基づき、前記ウィンドウ区間の開始から遅れて開始される第１検出予測区間を設定し、
前記区間設定部は、前記第２モードが前記動作モードに設定されているとき、前記検出済みの２以上のゼロクロスタイミングに基づき第２検出予測区間を設定し、前記第２モードでは前記第２検出予測区間の開始が前記ウィンドウ区間の開始に相当し、
前記第１モードが前記動作モードに設定されているとき、前記出力回路は、前記ウィンドウ区間が開始されると前記所定相と異なる他の各相のコイルへの印加電圧のスイッチングを行いつつ前記所定相のコイルに対する通電を停止させ、その後、前記ゼロクロスタイミングが検出されることなく前記第１検出予測区間が前記ウィンドウ区間の一部として開始されると、前記駆動信号に依らずに前記所定相のコイルの通電を停止させ且つ前記他の各相のコイルへの印加電圧のスイッチングを停止させ、更にその後、前記ゼロクロスタイミングが検出されると前記通常動作を再開し、
前記第２モードが前記動作モードに設定されているとき、前記出力回路は、前記第２検出予測区間の開始により前記ウィンドウ区間が開始されると、前記駆動信号に依らずに前記所定相のコイルの通電を停止させ且つ前記他の各相のコイルへの印加電圧のスイッチングを停止させ、その後、前記ゼロクロスタイミングが検出されると前記通常動作を再開し、
前記モード設定部は、前記動作モードが前記第１モードに設定されている状態において、１以上の所定数のフレームに亘り前記ゼロクロスタイミングが前記第１検出予測区間内にて検出されたとき、前記動作モードを前記第２モードに切り替え、そうでないとき前記動作モードを前記第１モードに維持する
、モータドライバ装置。 In a motor driver device that switches and drives a DC motor configured with coils for a plurality of phases using a drive signal with a variable pulse width,
an output circuit that supplies power to each coil according to the drive signal;
a section setting unit for setting a window section as a section in which energization to the coil of the predetermined phase of the DC motor is stopped;
a zero-crossing detection unit that detects a zero-crossing timing at which the back electromotive force generated in the predetermined phase coil crosses zero in a state in which energization of the predetermined phase coil is stopped;
a drive signal generation unit that generates the drive signal based on the detection result of the zero cross detection unit;
The output circuit stops energization of the coils of the predetermined phase within the window interval without depending on the drive signal, and when the zero-cross timing is detected after the start of the window interval, the output circuit energizes each coil according to the drive signal. Resume normal operation supplying power,
The interval setting unit detects, before the zero-cross timing that comes after the start of the target frame is detected, in any one of a plurality of frames arranged in time series separated by the zero-cross timings that occur sequentially. setting the window interval in the target frame based on two or more zero-cross timings already performed, and continuing the window interval until a zero-cross timing after the start of the target frame is detected;
a mode setting unit capable of setting the operation mode of the motor driver device to the first mode and then switching to the second mode,
When the first mode is set to the operation mode, the drive signal generation unit sets the variable target frequency, which is the frequency of the drive signal or the reciprocal of the minimum pulse width of the drive signal, to the window period. Execute frequency variable control that is higher outside than within the window interval,
When the first mode is set to the operation mode, the interval setting unit delays from the start of the window interval based on the detected two or more zero-cross timings when setting the window interval. set the first detection prediction interval to start;
The interval setting unit, when the second mode is set to the operation mode, sets a second detection prediction interval based on the detected two or more zero cross timings, and in the second mode, the second detection prediction interval. the start of the prediction interval corresponds to the start of the window interval;
When the first mode is set to the operation mode, the output circuit switches the voltage applied to the coils of the phases different from the predetermined phase when the window interval is started, and switches the voltage applied to the coil of each phase different from the predetermined phase. When the energization to the coil of the phase is stopped, and then the first detection prediction interval is started as part of the window interval without the zero-cross timing being detected, the predetermined phase is controlled independently of the drive signal. stopping the energization of the coils and stopping switching of the applied voltages to the coils of the other phases, and then restarting the normal operation when the zero-cross timing is detected;
When the second mode is set to the operation mode, when the window interval is started by the start of the second detection prediction interval, the output circuit outputs the coil of the predetermined phase independently of the drive signal. and stop switching the voltage applied to the coils of the other phases, and then resume the normal operation when the zero-cross timing is detected,
When the zero-cross timing is detected within the first detection prediction interval over a predetermined number of one or more frames in a state where the operation mode is set to the first mode, the mode setting unit A motor driver device for switching an operating mode to the second mode, otherwise maintaining the operating mode in the first mode .
、請求項４に記載のモータドライバ装置。 When the first mode is set to the operation mode, the drive signal generation unit converts the variable target frequency within the window section to a predetermined frequency outside the window section by the frequency variable control. while maintaining the variable target frequency at the predetermined frequency within the window interval and outside the window interval when the second mode is set to the operation mode.
5. The motor driver device according to claim 4 .
、請求項４又は５に記載のモータドライバ装置。 The mode setting unit maintains the operation mode in the second mode when the zero-cross timing is detected within the second detection prediction interval after the operation mode is switched to the second mode. and returning the operation mode to the first mode when the zero-cross timing is not detected within the second detection prediction interval.
6. The motor driver device according to claim 4 or 5 .
各ハーフブリッジ回路において、ハイサイドトランジスタ及びローサイドトランジスタ間の接続ノードが、対応するコイルの一端に接続され、
前記出力回路は、前記所定相のコイルに対する通電が停止させる区間において、前記所定相に対応するハーフブリッジ回路のハイサイドトランジスタ及びローサイドトランジスタの双方をオフ状態とする
、請求項１～６の何れかに記載のモータドライバ装置。 the output circuit comprises a plurality of half-bridge circuits each having a high-side transistor and a low-side transistor connected in series with each other;
In each half-bridge circuit, a connection node between the high-side transistor and the low-side transistor is connected to one end of the corresponding coil,
The output circuit turns off both the high-side transistor and the low-side transistor of the half-bridge circuit corresponding to the predetermined phase during a section in which the energization of the coil of the predetermined phase is stopped.
The motor driver device according to any one of claims 1 to 6 .
前記周期信号の周波数が前記可変対象周波数に相当する
、請求項１～７の何れかに記載のモータドライバ装置。 The drive signal generation unit compares the pre-modulation signal generated based on the detection result of the zero-cross detection unit and predetermined waveform data with a predetermined periodic signal whose signal value changes periodically, thereby generating the drive signal. generated as a pulse width modulated signal,
The frequency of the periodic signal corresponds to the variable target frequency
The motor driver device according to any one of claims 1 to 7 .
前記粗密波における最小のパルス幅の逆数が前記可変対象周波数に相当する
、請求項１～７の何れかに記載のモータドライバ装置。 The drive signal generation unit generates the drive signal as a pulse density modulated signal by converting a pre-modulation signal generated based on the detection result of the zero cross detection unit and predetermined waveform data into a 1-bit compressional wave. ,
The reciprocal of the minimum pulse width in the compressional wave corresponds to the variable target frequency
The motor driver device according to any one of claims 1 to 7 .
磁気ディスク装置の磁気ディスクを回転させるスピンドルモータを前記直流モータとしてスイッチング駆動する
、モータドライバ装置 The motor driver device according to any one of claims 1 to 9,
A spindle motor that rotates a magnetic disk of a magnetic disk device is switchingly driven as the DC motor.
, motor driver device
前記モータドライバ装置は集積回路を用いて形成される The motor driver device is formed using an integrated circuit
、半導体装置。, semiconductor equipment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018094339A JP7109252B2 (en) | 2018-05-16 | 2018-05-16 | Motor driver device and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018094339A JP7109252B2 (en) | 2018-05-16 | 2018-05-16 | Motor driver device and semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019201478A JP2019201478A (en) | 2019-11-21 |
| JP7109252B2 true JP7109252B2 (en) | 2022-07-29 |
Family
ID=68612585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018094339A Active JP7109252B2 (en) | 2018-05-16 | 2018-05-16 | Motor driver device and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7109252B2 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010273502A (en) | 2009-05-25 | 2010-12-02 | Panasonic Corp | Motor drive apparatus and motor drive method |
-
2018
- 2018-05-16 JP JP2018094339A patent/JP7109252B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010273502A (en) | 2009-05-25 | 2010-12-02 | Panasonic Corp | Motor drive apparatus and motor drive method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019201478A (en) | 2019-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4420317B2 (en) | Motor driving device and integrated circuit device for motor driving | |
| CN106655910B (en) | Motor drive apparatus and motor system | |
| JP3993502B2 (en) | Multi-phase DC motor rotation drive control device and start-up method | |
| JP4294602B2 (en) | Rotor magnetic pole position detecting device for multiphase motor, motor driving device including the same, and motor driving method | |
| JP5129529B2 (en) | Motor drive device and motor rotation control method | |
| JP5253828B2 (en) | Motor driving device and semiconductor integrated circuit device | |
| JP4963246B2 (en) | Motor driving circuit, driving method, and disk device using them | |
| US9503011B2 (en) | Motor driving method, motor driving device, and hard disk device | |
| JPH10271876A (en) | Pwm control for motor driver | |
| JP2019103369A (en) | Semiconductor device, motor drive system, and motor control program | |
| JP4880339B2 (en) | Motor drive circuit and method, and disk device using the same | |
| JP2019118174A (en) | Motor drive device and motor system | |
| US10784801B2 (en) | Motor driving apparatus and motor system | |
| JP6655512B2 (en) | Motor drive device and motor system | |
| JP7109252B2 (en) | Motor driver device and semiconductor device | |
| JP7319146B2 (en) | Motor driver device and semiconductor device | |
| JP7204409B2 (en) | motor driver device | |
| JP2005039991A (en) | Sensorloess motor driver and its driving method | |
| JP7169816B2 (en) | Motor driver device and semiconductor device | |
| CN114629386A (en) | Motor driver device | |
| JP2006081396A (en) | Rotary drive controller for three-phase motor | |
| JP2020092590A (en) | Motor drive unit of dc electric motor | |
| JP7169815B2 (en) | Voltage comparison circuit, semiconductor device and motor driver device | |
| JP5171079B2 (en) | Motor driving circuit, driving method, and disk device using them |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210422 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220510 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220705 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220719 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7109252 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |