JP7106252B2 - 磁気共鳴イメージング装置 - Google Patents

Description

本発明の実施形態は、磁気共鳴イメージング装置に関する。

磁気共鳴イメージング（Ｍａｇｎｅｔｉｃ Ｒｅｓｏｎａｎｃｅ Ｉｍａｇｉｎｇ：ＭＲＩ）装置の傾斜磁場電源装置における増幅アンプ（パワーステージ）は、複数の半導体スイッチを有するＤ級アンプで構成され、傾斜磁場コイル（誘導性負荷）に大電圧を出力する。増幅アンプは、Ｄ級アンプにおける複数のフルブリッジ回路の出力を直列に接続し、高速動作と大電圧出力を実現している。このとき、傾斜磁場電源装置は、一般的に、傾斜磁場コイルに任意の電流波形を出力するための制御を実行する。電流波形の制御における電圧の出力の切り替え毎に、複数の半導体スイッチ全てをＯＦＦにするタイミング（デッドタイム）が必要となる。このデッドタイムにより、傾斜磁場コイルにおける電流の値がゼロから離れる電流の立ち上がりとこの電流の値がゼロに接近する電流の立ち下がりとにおいて、増幅アンプから出力された出力電圧が変化する。出力電圧の変化により、電流の立ち上がりにおける電流波形と電流の立ち下がりにおける電流波形との対称性が悪くなる。これにより、ＭＲ信号の発生タイミングが理想からずれるため、画質の低下を引き起こすことがある。

特開平１０－０８０４１３号公報 特表２０１３－５３５９４６号公報 特開平０１－０８６９５９号公報

目的は、画質を向上可能な磁気共鳴イメージング装置を提供することにある。

本実施形態に係る磁気共鳴イメージング装置は、パルス幅変調部と、調整部とを具備する。パルス幅変調部は、複数のスイッチング素子に入力される駆動信号のパルス幅を、傾斜磁場の波形に対応する入力信号に基づく前記スイッチング素子の制御信号に応じて変調する。調整部は、前記スイッチング素子のスイッチング周期に対する前記スイッチング素子のデッドタイムの割合に基づいて前記制御信号の利得を調整、または前記デッドタイムに基づいて前記パルス幅を調整する。

図１は、本実施形態に係る磁気共鳴イメージング装置の構成を示すブロック図である。 図２は、本実施形態の傾斜磁場電源に対する比較例としての傾斜磁場電源の構成を示すブロック図である。 図３は、増幅器の一部の回路構成および増幅器に接続された負荷部分の一例を示す図である。 図４は、トランジスタＴｒ１、Ｔｒ４をＯＮにし、トランジスタＴｒ２、Ｔｒ３をＯＦＦにした場合において、負荷部分に関する電流の経路を示す図である。 図５は、トランジスタＴｒ２、Ｔｒ３をＯＮにし、トランジスタＴｒ１、Ｔｒ４をＯＦＦにした場合において、負荷部分に関する電流の経路を示す図である。 図６は、トランジスタＴｒ１、Ｔｒ２をＯＮにし、トランジスタＴｒ３、Ｔｒ４をＯＦＦにした場合において、負荷部分に関する電流の経路を示す図である。 図７は、トランジスタＴｒ３、Ｔｒ４をＯＮにし、トランジスタＴｒ１、Ｔｒ２をＯＦＦにした場合において、負荷部分に関する電流の経路を示す図である。 図８は、傾斜磁場コイルに印加された出力電圧と出力電圧に伴う電流とに関する複数のトランジスタ各々の動作を説明するためのタイムチャートである。 図９は、傾斜磁場コイルに印加された出力電圧と出力電圧に伴う電流とに関する複数のトランジスタ各々の動作を説明するためのタイムチャートである。 図１０は、デッドタイム時のトランジスタのＯＮ／ＯＦＦの動作を説明するために、図８のタイムチャートにおける太い点線の部分を拡大した図である。 図１１は、トランジスタＴｒ１をＯＮにした場合において、負荷部分に関する電流の経路を示す図である。 図１２は、トランジスタＴｒ４をＯＮにした場合において、負荷部分に関する電流の経路を示す図である。 図１３は、図８における電流の変化の仕方を、デッドタイムによる影響とともに記載した図である。 図１４は、デッドタイム時のトランジスタのＯＮ／ＯＦＦの動作を説明するために、図９のタイムチャートにおける太い点線の部分を拡大した図である。 図１５は、トランジスタＴｒ３をＯＮにした場合において、負荷部分に関する電流の経路を示す図である。 図１６は、トランジスタＴｒ２をＯＮにした場合において、負荷部分に関する電流の経路を示す図である。 図１７は、図９における電流の変化の仕方を、デッドタイムによる影響とともに記載した図である。 図１８は、本実施形態における傾斜磁場電源の構成を示すブロック図である。 図１９は、本実施形態における調整機能における処理手順の一例を示すフローチャートである。 図２０は、本実施形態の第２の変形例における傾斜磁場電源の構成を示すブロック図である。 図２１は、本実施形態の第２の変形例における調整機能における処理手順の一例を示すフローチャートである。 図２２は、本実施形態の第３の変形例における傾斜磁場電源の構成を示すブロック図である。 図２３は、本実施形態の第３の変形例における調整機能における処理手順の一例を示すフローチャートである。

以下、添付図面を用いて、実施形態に係る磁気共鳴イメージング装置を詳細に説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。

図１を用いて、本実施形態における磁気共鳴イメージング装置１００の全体構成について説明する。図１は、本実施形態における磁気共鳴イメージング装置１００の構成を示すブロック図である。

図１に示すように、磁気共鳴イメージング装置１００は、静磁場磁石１０１と、傾斜磁場コイル１０２と、傾斜磁場電源１３０と、寝台１０４と、寝台制御回路１０５と、送信コイル１０６と、送信回路１０７と、受信コイル１０８と、受信回路１０９と、シーケンス制御回路１１０と、計算機システム１２０とを備える。

静磁場磁石１０１は、中空の円筒形状に形成された磁石であり、中空の空間に一様な静磁場を発生する。静磁場磁石１０１は、例えば、永久磁石、超伝導磁石、常伝導磁石等である。

傾斜磁場コイル１０２は、中空の円筒形状に形成されたコイルである。傾斜磁場コイルは、静磁場磁石１０１の内側に配置される。傾斜磁場コイル１０２は、互いに直交するＸ、Ｙ、Ｚの各軸に対応する不図示の３つのコイルが組み合わされて形成される。これら３つのコイルは、傾斜磁場電源１３０から個別に出力された出力電圧の印加に伴う電流により、Ｘ、Ｙ、Ｚの各軸に沿って磁場強度が変化する傾斜磁場をそれぞれ発生させる。なお、Ｚ軸方向は、静磁場と同方向とする。また、Ｙ軸方向は、鉛直方向とし、Ｘ軸方向は、Ｚ軸及びＹ軸に垂直な方向とする。

傾斜磁場電源１３０は、傾斜磁場コイル１０２に電流を供給する。傾斜磁場電源１３０の詳細な構成については後程詳述する。

寝台１０４は、被検体Ｐが載置される天板１０４ａを備える。寝台１０４は、寝台制御回路１０５による制御のもと、天板１０４ａを、被検体Ｐが載置された状態で傾斜磁場コイル１０２の空洞（撮像口）内へ挿入する。

送信コイル１０６は、傾斜磁場コイル１０２の内側に配置され、送信回路１０７からＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）パルスの供給を受けて、高周波磁場を発生する。

送信回路１０７は、対象とする原子核の種類及び磁場の強度で決まるラーモア周波数に対応するＲＦパルスを送信コイル１０６に供給する。

受信コイル１０８は、傾斜磁場コイル１０２の内側に配置され、高周波磁場の影響によって被検体Ｐから発せられるＭＲ（Ｍａｇｎｅｔｉｃ ｒｅｓｏｎａｎｃｅ）信号を受信する。受信コイル１０８は、受信したＭＲ信号を受信回路１０９へ出力する。

受信回路１０９は、受信コイル１０８から出力されるＭＲ信号に基づいてＭＲデータを生成する。受信回路１０９は、ＭＲデータをシーケンス制御回路１１０へ送信する。

シーケンス制御回路１１０は、計算機システム１２０から送信される撮像シーケンスの情報に基づいて、傾斜磁場電源１３０、送信回路１０７及び受信回路１０９を駆動し、被検体Ｐに対するＭＲ撮像を行う。撮像シーケンスの情報には、傾斜磁場電源１３０が傾斜磁場コイル１０２に供給する電力の強さや電力を供給するタイミング、送信回路１０７が送信コイル１０６に送信するＲＦパルスの強さやＲＦパルスを印加するタイミング、受信回路１０９がＭＲ信号を検出するタイミング等が定義されている。例えば、シーケンス制御回路１１０は、撮像シーケンスにおける傾斜磁場の波形に対応する入力信号Ｉ_ｉｎを、傾斜磁場電源１３０に出力する。シーケンス制御回路１１０は、被検体Ｐに対するＭＲ撮像において受信回路１０９からＭＲデータを受信すると、受信したＭＲデータを計算機システム１２０へ転送する。シーケンス制御回路１１０は、シーケンス制御部の一例である。

計算機システム１２０は、磁気共鳴イメージング装置１００の全体制御や、データ収集、画像生成等を行う。計算機システム１２０は、処理回路１５０、記憶回路１２３、入力装置１２４、出力回路１２５、ディスプレイ１２６を備える。また、処理回路１５０は、インタフェース機能１５１、画像生成機能１５２、制御機能１５３等を有する。

本実施形態では、インタフェース機能１５１、画像生成機能１５２、制御機能１５３、にて行われる各処理機能は、コンピュータによって実行可能なプログラムの形態で記憶回路１２３へ記憶されている。処理回路１５０はプログラムを記憶回路１２３から読み出し、実行することで各プログラムに対応する機能を実現するプロセッサである。換言すると、各プログラムを読みだした状態の処理回路１５０は、図１の処理回路１５０内に示された各機能を有することになる。

なお、図１においては単一の処理回路１５０にて、インタフェース機能１５１、画像生成機能１５２、制御機能１５３にて行われる処理機能が実現されるものとして説明したが、複数の独立したプロセッサを組み合わせて処理回路１５０を構成し、各プロセッサがプログラムを実行することにより機能を実現するものとしても構わない。換言すると、上述のそれぞれの機能がプログラムとして構成され、１つの処理回路が各プログラムを実行する場合であってもよいし、特定の機能が専用の独立したプログラム実行回路に実装される場合であってもよい。なお、処理回路１５０が有するインタフェース機能１５１、画像生成機能１５２、制御機能１５３は、それぞれ、インタフェース部、画像生成部、制御部の一例である。

上記説明において用いた「プロセッサ」という文言は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＧＰＵ（Ｇｒａｐｈｉｃａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）或いは、特定用途向け集積回路（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＡＳＩＣ）、プログラマブル論理デバイス（例えば、単純プログラマブル論理デバイス（Ｓｉｍｐｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ：ＳＰＬＤ）、複合プログラマブル論理デバイス（Ｃｏｍｐｌｅｘ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ：ＣＰＬＤ）、及びフィールドプログラマブルゲートアレイ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ：ＦＰＧＡ））等の回路を意味する。

プロセッサは記憶回路１２３に保存されたプログラムを読み出し実行することで機能を実現する。なお、記憶回路１２３にプログラムを保存する代わりに、プロセッサの回路内にプログラムを直接組み込むよう構成しても構わない。この場合、プロセッサは回路内に組み込まれたプログラムを読み出し実行することで機能を実現する。なお、寝台制御回路１０５、送信回路１０７、受信回路１０９、シーケンス制御回路１１０等も同様に、上記のプロセッサなどの電子回路により構成される。

処理回路１５０は、インタフェース機能１５１により、撮像シーケンスの情報をシーケンス制御回路１１０へ送信し、シーケンス制御回路１１０からＭＲデータを受信する。また、処理回路１５０は、ＭＲデータを受信すると、受信したＭＲデータを記憶回路１２３に格納する。処理回路１５０は、画像生成機能１５２により、受信したＭＲデータ、記憶回路１２３に保管されたデータ等を用いて、画像の生成を行う。なお、処理回路１５０は、生成された画像を、必要に応じてディスプレイ１２６や記憶回路１２３に送信する。処理回路１５０は、制御機能１５３により、磁気共鳴イメージング装置１００の全体制御を行う。例えば、処理回路１５０は、制御機能１５３により、入力装置１２４を介して操作者から入力される撮像条件に基づいて撮像シーケンスの情報を生成する。処理回路１５０は、制御機能１５３により、撮像シーケンスの情報をシーケンス制御回路１１０に送信することによってＭＲ撮像を制御する。

記憶回路１２３は、処理回路１５０がインタフェース機能１５１を通じて受信したＭＲデータ、画像生成機能１５２により生成された画像データ、処理回路１５０で実行される各種機能に対応するプログラム等を記憶する。例えば、記憶回路１２３は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、フラッシュメモリ等の半導体メモリ素子、ハードディスク、光ディスク等である。記憶回路１２３は、記憶部に相当する。

入力装置１２４は、操作者からの各種指示や情報入力を受け付ける。入力装置１２４は、例えば、マウス等のポインティングデバイス、あるいはキーボード等の入力デバイスである。入力デバイスは、入力インタフェース回路により実現される。なお、入力装置１２４は、マウス、キーボードなどの物理的な操作部品を備えるものだけに限らない。例えば、磁気共鳴イメージング装置１００とは別体に設けられた外部の入力機器から入力操作に対応する電気信号を受け取り、受け取った電気信号を種々の回路へ出力するような電気信号の処理回路も入力インタフェース回路の例に含まれる。

出力回路１２５は、処理回路１５０における制御機能１５３による制御のもと、画像データ等の各種の情報をディスプレイ１２６に表示させる。ディスプレイ１２６は、例えば、液晶表示器等の表示デバイスである。出力回路１２５は、出力部に相当する。

以上のように、実施形態における磁気共鳴イメージング装置１００の全体構成について説明した。続いて、図２乃至図１７を用いて、傾斜磁場電源におけるデッドタイムについて説明する。図２は、後述する本実施形態の調整回路１３２を有しない、本実施形態の傾斜磁場電源１３０に対する比較例としての傾斜磁場電源１２９の構成を示すブロック図である。図３は、増幅器１３３の一部の回路構成の一例および増幅器１３３に接続された負荷部分ＬＰの一例を示す図である。

比較例としての傾斜磁場電源１２９は、フィードバック制御回路１３１と、増幅器１３３と、低域通過フィルタ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ：以下、ＬＰＦと呼ぶ）１３５とを有する。フィードバック制御回路１３１は、シーケンス制御回路１１０から入力された入力信号Ｉ_ｉｎに対して、ＬＰＦ１３５から出力された出力電圧による電流に関する信号を用いて、フィードバック制御を実行する。フィードバック制御回路１３１は、例えば、ＰＩＤ（Ｐｒｏｐｏｒｔｉｏｎａｌ－Ｉｎｔｅｇｒａｌ－Ｄｉｆｆｅｒｅｎｔｉａｌ）制御を実行する各種回路、プロセッサ等により構成される。フィードバック制御回路１３１は、フィードバック制御の結果を、パルス幅変調（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ：ＰＷＭ）が実施される制御信号として、増幅器１３３に出力する。

増幅器１３３は、パルス幅変調回路１３３１と、電源１３３３と、フルブリッジ回路１３３５とを有する。パルス幅変調回路１３３１は、制御信号に対してパルス幅変調を実行する。パルス幅変調回路１３３１は、パルス幅変調が実行された制御信号を、フルブリッジ回路１３３５における複数のスイッチング素子各々への駆動信号として、フルブリッジ回路１３３５に出力する。

電源１３３３は、例えば、不図示のＡＣ／ＤＣコンバータと、不図示のキャパシタバンクとを有する。ＡＣ／ＤＣコンバータは、例えば交流電源から出力された交流を整流する所定の直流電源である。キャパシタバンクは、ＡＣ／ＤＣコンバータから出力された電力を一時的に貯蔵し、貯蔵した電力を必要に応じてフルブリッジ回路１３３５に出力する。

フルブリッジ回路１３３５は、複数のスイッチング素子を有する。具体的には、フルブリッジ回路は、複数のスイッチング素子として半導体スイッチ（トランジスタ）を用いたＤ級アンプである。フルブリッジ回路１３３５は、Ｘ軸傾斜磁場コイル、Ｙ軸傾斜磁場コイル、およびＺ軸傾斜磁場コイル各々に対応して、増幅器内に設けられる。具体的には、フルブリッジ回路１３３５は、半導体スイッチとしての４つのトランジスタ（Ｔｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４）と、複数のトランジスタに対応する複数の回生ダイオードとを有する。複数のスイッチング素子（Ｔｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４）各々は、駆動信号に従って、スイッチングのＯＮ／ＯＦＦを実行する。これにより、負荷部分ＬＰに印加する電圧の向きが制御される。

増幅器１３３からの出力に対する負荷部分ＬＰは、ＬＰＦ１３５と傾斜磁場コイル１０２とによる構成される。ＬＰＦ１３５は、フルブリッジ回路１３３５から出力された電圧を平滑化する。傾斜磁場コイル１０２のインピーダンスは、インダクタンスの成分が大きい誘導性負荷である。

図４は、２重線で囲まれたトランジスタＴｒ１とトランジスタＴｒ４とをＯＮにし、トランジスタＴｒ２とトランジスタＴｒ３とをＯＦＦにした場合において、負荷部分ＬＰに印加される電圧の向きＰＶを、負荷部分ＬＰに関する電流の経路（図４における太線）とともに示す図である。図５は、２重線で囲まれたトランジスタＴｒ２とトランジスタＴｒ３とをＯＮにし、トランジスタＴｒ１とトランジスタＴｒ４とをＯＦＦにした場合において、負荷部分ＬＰに印加される電圧の向きＮＶを、負荷部分ＬＰに関する電流の経路（図５における太線）とともに示す図である。図４および図５に示すように、複数のトランジスタ（Ｔｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４）におけるＯＮ／ＯＦＦの切り替えにより、負荷部分ＬＰに印加される電圧の向きは、反転する。以下、説明の便宜上、図４に対応する電圧の向きＰＶを正方向の電圧と定義し、図５に対応する電圧の向きＮＶを負方向の電圧と定義する。

以下、説明を簡単にするために、図４に示すように、２重線で囲まれたトランジスタＴｒ１とトランジスタＴｒ４とをＯＮにし、トランジスタＴｒ２とトランジスタＴｒ３とをＯＦＦにしたトランジスタの動作モードを、第１モードｍ１と呼ぶ。また、トランジスタＴｒ１とトランジスタＴｒ２とをＯＮにし、トランジスタＴｒ３とトランジスタＴｒ４とをＯＦＦにしたトランジスタの動作モードを、第２モードｍ２と呼ぶ。

図６は、第２モードｍ２において、負荷部分ＬＰに関する電流の経路（図６における太線）を、出力電圧の向きＰＶとともに示す図である。図６において、２重線で囲まれたトランジスタＴｒ１とトランジスタＴｒ２とは、ＯＮ状態を示している。また、トランジスタＴｒ３とトランジスタＴｒ４とをＯＮにし、トランジスタＴｒ１とトランジスタＴｒ２とをＯＦＦにしたトランジスタの動作モードを、以下、第３モードｍ３と呼ぶ。

図７は、第３モードｍ３において、負荷部分ＬＰに関する電流の経路（図７における太線）を、出力電圧の向きＰＶとともに示す図である。図７において、２重線で囲まれたトランジスタＴｒ３とトランジスタＴｒ４とは、ＯＮ状態を示している。また、図５に示すように、２重線で囲まれたトランジスタＴｒ２とトランジスタＴｒ３とをＯＮにし、トランジスタＴｒ１とトランジスタＴｒ４とをＯＦＦにしたトランジスタの動作モードを、第４モードｍ４と呼ぶ。

すなわち、第１モードｍ１は、負荷部分ＬＰに対して正方向の電圧ＰＶが印加される動作モードであり、第４モードｍ４は、負荷部分ＬＰに対して負方向の電圧ＮＶが印加される動作モードである。

（ＰＷＭ制御）
以下、一例として、傾斜磁場波形が台形である場合のＰＷＭ制御について説明する。図８は、傾斜磁場コイル１０２に正方向の台形波の電流を供給する期間のうち電流Ｉ_ｏｕｔが増加する期間および電流Ｉ_ｏｕｔが一定である期間において、増幅器１３３からの出力電圧Ｖ_ｏｕｔ（ＬＰＦ前、ＬＰＦ後）と、複数のトランジスタ（Ｔｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４）各々におけるＯＮ／ＯＦＦの切り替わりとを示すタイムチャートである。

ＰＷＭ制御は、複数のスイッチング素子によるスイッチング周期において、第１モードｍ１および第４モードｍ４の実行時間（ＯＮタイム）のパルス幅と第２モードｍ２および第３モードｍ３の実行時間（ＯＦＦタイム）のパルス幅とにより、ＬＰＦ１３５への入力前の出力電圧Ｖ_ｏｕｔの波高値を制御している。ＬＰＦ１３５は、ＰＷＭ制御で変調された制御信号の波形を復調するために、増幅器１３３の後段に設けられる。

図８に示すように、傾斜磁場コイル１０２が誘導性負荷であるために、電流Ｉ_ｏｕｔが０から定電流値Ｉｃまで増加する期間では、正方向に大きな電圧が必要となる。以下、傾斜磁場の発生期間での負荷部分ＬＰにおける電流Ｉ_ｏｕｔの波形において、電流Ｉ_ｏｕｔの値が０から離れる期間を立ち上がり期間と呼ぶ。立ち上がり期間は、上記増加する期間に限らず、例えば、電流Ｉ_ｏｕｔが０から定電流値－Ｉｃまで減少する期間も包含する。

図８に示すように、立ち上がり期間において、第１モードｍ１の実行時間は、第２モードｍ２の実行時間および第３モードｍ３の実行時間より長い。このため、立ち上がり期間において、正方向に電圧が印加される頻度が高い。これらのことから、第１モードｍ１において、負荷部分ＬＰには正方向に電圧Ｖ_ｏｕｔが印加される。このとき、出力電圧Ｖ_ｏｕｔによる電流Ｉ_ｏｕｔは、時間とともに増加する。すなわち、立ち上がり期間は、傾斜磁場コイル１０２に電力が充電される期間に相当する。第２モードｍ２および第３モードｍ３では、図６、図７における太線で示すように、傾斜磁場コイル１０２に対して電源１３３３が切り離されるように電流ループが形成される。このため、第２モードｍ２および第３モードｍ３では、ＬＰＦ１３５が無い場合、電流Ｉ_ｏｕｔは増えずに一定値で保持される。より詳細には、傾斜磁場コイル１０２における抵抗成分により、電流Ｉ_ｏｕｔはわずかに減衰される。

図９は、傾斜磁場コイル１０２に正方向の台形波の電流Ｉ_ｏｕｔを供給する期間のうち電流Ｉ_ｏｕｔが減少する期間および電流Ｉ_ｏｕｔが一定である期間において、増幅器１３３からの出力電圧Ｖ_ｏｕｔ（ＬＰＦ前、ＬＰＦ後）と、複数のトランジスタ（Ｔｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４）各々におけるＯＮ／ＯＦＦの切り替わりとを示すタイムチャートである。図９に示すように、傾斜磁場コイル１０２が誘導性負荷であるために、電流Ｉ_ｏｕｔが定電流値Ｉｃから０まで減少する期間では、負方向に大きな電圧が必要となる。以下、傾斜磁場の発生期間での負荷部分ＬＰにおける電流Ｉ_ｏｕｔの波形において、電流Ｉ_ｏｕｔの値が０に近づく期間を立ち下がり期間と呼ぶ。立ち下がり期間は、上記減少する期間に限らず、例えば、電流Ｉ_ｏｕｔが定電流値－Ｉｃから０まで増加する期間も包含する。

図９に示すように、立ち上がり期間において、第４モードｍ４の実行時間は、第２モードｍ２の実行時間および第３モードｍ３の実行時間より長い。このため、立ち下がり期間において、負方向に電圧が印加される頻度が高い。これらのことから、第４モードｍ４において、負荷部分ＬＰには負方向に電圧Ｖ_ｏｕｔが印加される。このとき、出力電圧Ｖ_ｏｕｔによる電流Ｉ_ｏｕｔは、時間とともに減少する。すなわち、立ち下がり期間は、傾斜磁場コイル１０２において充電されたエネルギーが開放される期間に相当する。第２モードｍ２および第３モードｍ３では、図６、図７における太線で示すように、傾斜磁場コイル１０２に対して電源１３３３が切り離されるように電流ループが形成される。

（デッドタイムの影響）
図８および図９におけるタイムチャートにおいて、トランジスタＴｒ１がＯＮ／ＯＦＦに切り替わるタイミングで、トランジスタＴｒ３がＯＮ／ＯＦＦに切り替わる。また、トランジスタＴｒ２がＯＮ／ＯＦＦに切り替わるタイミングで、トランジスタＴｒ４がＯＮ／ＯＦＦに切り替わる。これらの切り替わりは、トランジスタＴｒ１とトランジスタＴｒ３とが電源１３３３に対して直列接続され、トランジスタＴｒ２とトランジスタＴｒ４とが電源１３３３に対して直列接続されていることに起因する。

すなわち、トランジスタＴｒ１とトランジスタＴｒ３とが同時にＯＮ状態になること、およびトランジスタＴｒ２とトランジスタＴｒ４とが同時にＯＮ状態になることにより、電源１３３３を短絡する電流ループの形成を回避するために、ＰＷＭ制御では、トランジスタＴｒ１とトランジスタＴｒ３とが同時にＯＮとならないように、かつトランジスタＴｒ２とトランジスタＴｒ４とが同時にＯＮとならないように、トランジスタのスイッチングが制御される。ＰＷＭ制御では、トランジスタのＯＮ状態からＯＦＦ状態への切り替え期間とＯＦＦ状態からＯＮ状態への切り替え期間とを加味して電源１３３３に対して短絡が生じないように、トランジスタＴｒ１とトランジスタＴｒ３とにおいて両者のトランジスタがＯＦＦ状態になる期間、およびトランジスタＴｒ２とトランジスタＴｒ４とにおいて両者のトランジスタがＯＦＦ状態になる期間を設けることが一般的である。これらの期間をデッドタイムと呼ぶ。

図１０は、デッドタイム時のトランジスタのＯＮ／ＯＦＦの動作を説明するために、図８のタイムチャートにおける太い点線の部分を拡大した図である。図１０に示すように、立ち上がり期間のデッドタイムにおいて、トランジスタＴｒ１のみがＯＮ状態となるトランジスタの動作モード（以下、第５モードｍ５と呼ぶ）と、トランジスタＴｒ４のみがＯＮ状態となるトランジスタの動作モード（以下、第６モードｍ６と呼ぶ）とが、ＰＷＭ制御により実行される。すなわち、第５モードｍ５と第６モードｍ６とは、ともに、デッドタイムにおいて実行される動作モードである。

図１１は、立ち上がり期間での第５モードｍ５の動作時において、負荷部分ＬＰに関する電流Ｉ_ｏｕｔの経路（図１１における太線）を、正方向の電圧の向きＰＶとともに示す図である。図１１において、２重線で囲まれたトランジスタＴｒ１は、ＯＮ状態を示している。図１２は、立ち上がり期間での第６モードｍ６の動作時において、負荷部分ＬＰに関する電流Ｉ_ｏｕｔの経路（図１２における太線）を、正方向の電圧の向きＰＶとともに示す図である。図１２において、２重線で囲まれたトランジスタＴｒ４は、ＯＮ状態を示している。

図１０乃至図１２に示すように、第５モードｍ５および第６モードｍ６の実行時間であるデッドタイムにおいて、負荷部分ＬＰに起因する電流Ｉ_ｏｕｔは、立ち上がり期間のため、正方向の電圧ＰＶを保とうとする。このため、負荷部分ＬＰに関する電流Ｉ_ｏｕｔの経路は、トランジスタＴｒ２に関する回生ダイオードとトランジスタＴｒ３に関する回生ダイオードとを通り電源１３３３に帰還する電流ループとなる。すなわち、図１１および図１２における電流ループにおいて、電源１３３３を起点としての負荷部分ＬＰへの電圧の印加を考察すると、負荷部分ＬＰにおける電流Ｉ_ｏｕｔの向きに対して逆向きに電圧が印加されていることになる。

図１３は、図８における電流Ｉ_ｏｕｔの変化の仕方を、デッドタイムによる影響とともに記載した図である。図１３に示すように、電流Ｉ_ｏｕｔは、第５モードｍ５および第６モードｍ６が実行されるデッドタイムＤＴのタイミングにおいて、Ｉ_ｄｐ１だけ小さくなる。

図１４は、デッドタイムＤＴにおけるトランジスタのＯＮ／ＯＦＦの動作を説明するために、図９のタイムチャートにおける太い点線の部分を拡大した図である。図１４に示すように、立ち下がり期間のデッドタイムＤＴにおいて、トランジスタＴｒ３のみがＯＮ状態となるトランジスタの動作モード（以下、第７モードｍ７と呼ぶ）と、トランジスタＴｒ２のみがＯＮ状態となるトランジスタの動作モード（以下、第８モードｍ８と呼ぶ）とが、ＰＷＭ制御により実行される。

図１５は、立ち下がり期間での第７モードｍ７の動作時において、負荷部分ＬＰに関する電流Ｉ_ｏｕｔの経路（図１５における太線）を、正方向の電圧の向きＰＶとともに示す図である。図１５において、２重線で囲まれたトランジスタＴｒ３は、ＯＮ状態を示している。図１６は、立ち下がり期間での第８モードｍ８の動作時において、負荷部分ＬＰに関する電流Ｉ_ｏｕｔの経路（図１６における太線）を、正方向の電圧の向きＰＶとともに示す図である。図１６において、２重線で囲まれたトランジスタＴｒ２は、ＯＮ状態を示している。

図１４乃至図１６に示すように、第７モードｍ７および第８モードｍ８の実行時間であるデッドタイムにおいて、負荷部分ＬＰに起因する電流Ｉ_ｏｕｔは、立ち下がり期間のため、電源１３３３に帰還しようとする。このため、負荷部分ＬＰに関する電流Ｉ_ｏｕｔの経路は、トランジスタＴｒ２に関する回生ダイオードとトランジスタＴｒ３に関する回生ダイオードとを通り電源１３３３に帰還する電流ループとなる。すなわち、図１５および図１６における電流ループにおいて、電源１３３３を起点としての負荷部分ＬＰへの電圧の印加を考察すると、負荷部分ＬＰにおける電流Ｉ_ｏｕｔの向きに対して逆向きに電圧が印加されていることになる。

図１７は、図９における電流Ｉ_ｏｕｔの変化の仕方を、デッドタイムＤＴによる影響とともに記載した図である。図１７に示すように、電流Ｉ_ｏｕｔは、第７モードｍ７および第８モードｍ８が実行されるデッドタイムＤＴのタイミングで、Ｉ_ｄｐ２だけ小さくなる。

立ち上がり期間におけるトランジスタの動作モード（第５モードｍ５、第６モードｍ６）と、立ち下がり期間におけるトランジスタの動作モード（第７モードｍ７、第８モードｍ８）とを比較すると、ＰＷＭ制御によるデッドタイムＤＴにおける電流Ｉ_ｏｕｔの向き及び経路は、図１１の太線、図１２の太線、図１５の太線、および図１６の太線に示すように同一となる。

上記フルブリッジ回路１３３５に対するＰＷＭ制御により生じるデッドタイムの期間において、フルブリッジ回路１３３５における短絡に関するトランジスタはＯＦＦ状態となる。このとき、比較例としての傾斜磁場電源１２９の負荷部分ＬＰである傾斜磁場コイル１０２は誘導性負荷であるため、フルブリッジ回路１３３５における短絡に関するトランジスタがＯＦＦ状態になっても、図１１、図１２、図１５、図１６に示すように、フルブリッジ回路１３３５には回生電流が流れ続ける。この回生電流は、フルブリッジ回路１３３５の各トランジスタに並列接続されている回生ダイオードを介して、フルブリッジ回路１３３５に接続された電源１３３３に戻るように、すなわち傾斜磁場コイル１０２に蓄えられたエネルギーを電源１３３３に返すように電流ループを形成する。

しかしながら、負荷部分ＬＰに流れる電流Ｉ_ｏｕｔの変化の仕方は、立ち上がり期間と立ち下がり期間とにおいて異なる。具体的には、立ち上がり期間（傾斜磁場コイル１０２に供給される電流Ｉ_ｏｕｔの増幅期間）のデッドタイムＤＴでは、図１３に示すように、電流Ｉ_ｏｕｔの増幅が抑制される。他方、立ち下がり期間（傾斜磁場コイル１０２に供給される電流Ｉ_ｏｕｔの減衰期間）のデッドタイムＤＴでは、図１７に示すように、電流Ｉ_ｏｕｔの減衰が促進される。この結果、立ち上がり期間と立ち下がり期間とにおいて、デッドタイムにおけるＰＷＭ制御への寄与が変化する。すなわち、立ち上がり期間と立ち下がり期間とにおいて、フィードバック制御におけるループゲインが変わることになり、負荷部分ＬＰに流れる電流Ｉ_ｏｕｔの変化の仕方が変わることになる。これらのことから、電流Ｉ_ｏｕｔが台形波になるようにＰＷＭ制御を実行する場合、立ち上がり期間と立ち下がり期間とにおいて電流波形の変化に差が出るため、負荷部分ＬＰに供給される電流波形の時間的な対称性が破れることになる。

磁気共鳴イメージング装置１００において、比較例としての傾斜磁場電源１２９から傾斜磁場コイル１０２へ出力される電流Ｉ_ｏｕｔの波形の歪みは、画像生成機能１５２により生成される画像の画質に、大きな影響を及ぼす。このため、できるだけ対称性が高い電流波形を生成する必要がある。比較例としての傾斜磁場電源１２９におけるＰＷＭ制御では、図１３および図１７に示すように、立ち上がり期間における第１モードｍ１の実行時間と立ち下がり期間における第４モードｍ４の実行時間とが等しい時間間隔であったとしても、デッドタイムＤＴによる電流波形への影響は異なる。以下、デッドタイムＤＴによる電流波形への影響について説明する。なお、説明を簡単にするために、立ち上がり期間における第１モードｍ１の実行時間と立ち下がり期間における第４モードｍ４の実行時間とは、等しい時間間隔であるものとする。また、立ち上がり期間および立ち下がり期間におけるデッドタイムは、同じ時間間隔であるものとする。

電流Ｉ_ｏｕｔの向きと電圧Ｖ_ｏｕｔの向きとが等しい立ち上がり期間における出力電圧の絶対値Ｖ_{ｏｕｔ＿ｒｉｓｅ}は、図１２および図１３に示すようにＰＷＭ制御におけるスイッチング周期Ｔｓｗあたり、電源１３３３の電源電圧（Ｖｄｄ）と、スイッチング周期Ｔｓｗに対する第１モードｍ１が実行される総時間Ｔｏｎの割合（Ｔｏｎ／Ｔｓｗ）と、スイッチング周期Ｔｓｗに対するデッドタイムＤＴの総時間（４×ＤＴ）の割合（４×ＤＴ／Ｔｓｗ：以下、デッドタイム割合と呼ぶ）とを用いて、以下の式で表される。
Ｖ_{ｏｕｔ＿ｒｉｓｅ} ＝ Ｖｄｄ×（Ｔｏｎ／Ｔｓｗ）－Ｖｄｄ×（４×ＤＴ／Ｔｓｗ）
すなわち、立ち上がり期間における出力電圧の絶対値Ｖ_{ｏｕｔ＿ｒｉｓｅ}は、電源電圧（＋Ｖｄｄ）と割合（Ｔｏｎ／Ｔｓｗ）との積から、電源電圧（Ｖｄｄ）とデッドタイム割合（４×ＤＴ／Ｔｓｗ）との積を減算した値となる。

一方、電流Ｉ_ｏｕｔの向きと電圧Ｖ_ｏｕｔの向きとが異なる立ち下がり期間における出力電圧の絶対値Ｖ_{ｏｕｔ＿ｆａｌｌ}は、図１６および図１７に示すようにＰＷＭ制御におけるスイッチング周期Ｔｓｗあたり、電源１３３３の電源電圧（Ｖｄｄ）と、スイッチング周期Ｔｓｗに対する第４モードｍ４が実行される総時間（Ｔｏｎ）の割合（Ｔｏｎ／Ｔｓｗ）と、デッドタイム割合（４×ＤＴ／Ｔｓｗ）とを用いて、以下の式で表される。
Ｖ_{ｏｕｔ＿ｆａｌｌ} ＝ Ｖｄｄ×（Ｔｏｎ／Ｔｓｗ）＋Ｖｄｄ×（４×ＤＴ／Ｔｓｗ）
すなわち、立ち下がり期間における出力電圧の絶対値Ｖ_{ｏｕｔ＿ｆａｌｌ}は、電源電圧（Ｖｄｄ）と割合（Ｔｏｎ／Ｔｓｗ）との積と、電源電圧（Ｖｄｄ）とデッドタイム割合（４×ＤＴ／Ｔｓｗ）との積とを加算した値となる。

これらのことから、スイッチング周期Ｔｓｗあたりにおいて、立ち上がり期間における出力電圧の絶対値Ｖ_{ｏｕｔ＿ｒｉｓｅ}に比べて立ち下がり期間における出力電圧の絶対値Ｖ_{ｏｕｔ＿ｆａｌｌ}の方が、スイッチング周期Ｔｓｗに対するデッドタイムＤＴの割合（ＤＴ／Ｔｓｗ）と電源１３３３の電源電圧Ｖｄｄとの積の８倍だけ大きくなる。すなわち、立ち下がり期間における出力電圧の絶対値Ｖ_{ｏｕｔ＿ｆａｌｌ}と立ち上がり期間における出力電圧の絶対値Ｖ_{ｏｕｔ＿ｒｉｓｅ}との差（Ｖ_{ｏｕｔ＿ｆａｌｌ}－Ｖ_{ｏｕｔ＿ｒｉｓｅ}：以下、差分電圧と呼ぶ）は、１つのスイッチング周期あたり以下のようになる。
Ｖ_{ｏｕｔ＿ｆａｌｌ}－Ｖ_{ｏｕｔ＿ｒｉｓｅ}＝８×Ｖｄｄ×（ＤＴ／Ｔｓｗ）
すなわち、差分電圧は、スイッチング周期Ｔｓｗに対するデッドタイムＤＴの割合（ＤＴ／Ｔｓｗ）と電源電圧Ｖｄｄとの積に、スイッチング周期ＴｓｗにおけるデッドタイムＤＴの総数の２倍を積算した値となる。

ＰＷＭ制御における上記差分電圧は、電流波形の対称性の破れの原因であり、増幅器１３３において制御信号に対する出力電圧Ｖ_ｏｕｔのゲインの違いとして現れる。以下、本実施形態に関する磁気共鳴イメージング装置１００において、上記差分電圧を低減すること、すなわち電流波形の対称性を向上させることに関して説明する。図１８は、本実施形態における傾斜磁場電源１３０の構成を示すブロック図である。

傾斜磁場コイル１０２は、パルス幅変調回路１３３１を有する増幅器１３３から出力された出力電圧Ｖ_ｏｕｔに従って供給される電流Ｉ_ｏｕｔにより、傾斜磁場を発生する。

傾斜磁場電源１３０は、フィードバック制御回路１３１と、調整回路１３２と、増幅器１３３と、ＬＰＦ１３５とを有する。増幅器１３３は、パルス幅変調回路１３３１と、フルブリッジ回路１３３５と不図示の電源とを有する。

フィードバック制御回路１３１は、電流Ｉ_ｏｕｔの値を用いて入力信号Ｉ_ｉｎに対してフィードバック制御を実行し、制御信号を調整回路１３２に出力する。フィードバック制御回路１３１は、フィードバック制御部に相当し、上述したプロセッサ等により実現される。

パルス幅変調回路１３３１は、複数のスイッチング素子に入力される駆動信号のパルス幅を、傾斜磁場の波形に対応する入力信号Ｉ_ｉｎに基づくスイッチング素子の制御信号に応じて変調する。パルス幅変調回路１３３１は、パルス幅変調部に相当し、上述したプロセッサ等により実現される。

調整回路１３２は、スイッチング素子のスイッチング周期Ｔｓｗに対するスイッチング素子のデッドタイムＤＴの割合（ＤＴ／Ｔｓｗ）に基づいて制御信号の利得を調整、またはデッドタイムＤＴに基づいてパルス幅変調におけるパルス幅を調整する。具体的には、調整回路１３２は、ＰＩＤ制御による入力信号Ｉ_ｉｎの時間微分（ｄＩ_ｉｎ／ｄｔ）と入力信号Ｉ_ｉｎとの積（Ｉ_ｉｎ×ｄＩ_ｉｎ／ｄｔ）を計算する。調整回路１３２は、入力信号Ｉ_ｉｎがフィードバック制御回路１３１に出力されている期間のうち積（Ｉ_ｉｎ×ｄＩ_ｉｎ／ｄｔ）が負である期間を、電流Ｉ_ｏｕｔの波形において電流Ｉ_ｏｕｔの値がゼロに接近する立ち下がり期間として判定する。調整回路１３２は、立ち下がり期間に亘って、制御信号に対する利得の調整または電流Ｉ_ｏｕｔの減衰に寄与する駆動信号のパルス幅の調整を実行する。より詳細には、調整回路１３２は、制御信号に対する利得の調整として、スイッチング周期ＴｓｗにおけるデッドタイムＤＴの総数の２倍とデッドタイム割合との積算値を１から差分した差分値を、利得として制御信号に与える。なお、調整回路１３２は、制御信号への利得の付与の替わりに、パルス幅の調整として、スイッチング周期ＴｓｗにおけるデッドタイムＤＴの積算値の２倍だけ、電流Ｉ_ｏｕｔの減衰に寄与する駆動信号のパルス幅を短くしてもよい。調整回路１３２は、調整部に相当し、上述したプロセッサ等により実現される。

フルブリッジ回路１３３５は、立ち上がり期間または立ち下がり期間において、調整された制御信号に応じて変調されたパルス幅または調整されたパルス幅に従って、出力電圧Ｖ_ｏｕｔを傾斜磁場コイル１０２に印加する。

（調整機能）
調整機能とは、立ち下がり期間に制御信号を調整する、または立ち下がり期間にパルス幅を調整する機能である。図１９は、調整機能における処理手順の一例を示すフローチャートである。以下、説明を簡単にするために、立ち上がり期間における第１モードｍ１の実行時間と立ち下がり期間における第４モードｍ４の実行時間とが等しい時間間隔であるものとする。また、本調整機能が実行される前のデッドタイムＤＴは、立ち上がり期間および立ち下がり期間において、同じ時間間隔であるものとする。

（ステップＳａ１）
シーケンス制御回路１１０による制御の下で、撮像シーケンスの情報に基づいて、ＭＲ撮像が開始される。このとき、撮像シーケンスにおける傾斜磁場の波形に対応する入力信号Ｉ_ｉｎが、シーケンス制御回路１１０から、傾斜磁場電源１３０におけるフィードバック制御回路１３１と、調整回路１３２とに出力される。また、調整機能による調整対象が制御信号である場合、フィードバック制御回路１３１から調整回路１３２に制御信号が出力される。

（ステップＳａ２）
ＭＲ撮像が終了しなければ、ステップＳａ３の処理が実行される。

（ステップＳａ３）
フィードバック制御回路１３１において、入力信号Ｉ_ｉｎの時間微分ｄＩ_ｉｎ／ｄｔが計算される。計算された時間微分ｄＩ_ｉｎ／ｄｔが調整回路１３２に出力される。

（ステップＳａ４）
調整回路１３２において、入力信号Ｉ_ｉｎと入力信号Ｉ_ｉｎの時間微分ｄＩ_ｉｎ／ｄｔとの積（Ｉ_ｉｎ×ｄＩ_ｉｎ／ｄｔ）が計算される。

（ステップＳａ５）
調整回路１３２により計算された積（Ｉ_ｉｎ×ｄＩ_ｉｎ／ｄｔ）が０と比較される。入力信号Ｉ_ｉｎと入力信号Ｉ_ｉｎの時間微分ｄＩ_ｉｎ／ｄｔとの積（Ｉ_ｉｎ×ｄＩ_ｉｎ／ｄｔ）が０以上であれば（ステップＳａ５のＮｏ）、ステップＳａ２乃至ステップＳａ４の処理が繰り返される。このとき、制御信号に対するＰＷＭ制御による出力電圧Ｖ_ｏｕｔが傾斜磁場コイル１０２に印加される。

入力信号Ｉ_ｉｎと入力信号Ｉ_ｉｎの時間微分ｄＩ_ｉｎ／ｄｔとの積（Ｉ_ｉｎ×ｄＩ_ｉｎ／ｄｔ）が負であれば（ステップＳａ５のＹｅｓ）、ステップＳａ６の処理が実行される。積（Ｉ_ｉｎ×ｄＩ_ｉｎ／ｄｔ）が負であることは、制御信号がパルス幅変調回路１３３１に入力された時点が立ち下がり期間に属していることに相当する。

（ステップＳａ６）
制御信号に与えられる利得（ゲイン）、または電流Ｉ_ｏｕｔの減衰に寄与する駆動信号のパルス幅を短縮させる量（以下、パルス幅短縮量と呼ぶ）が、調整回路１３２により計算される。

以下、図１７を例にして、制御信号の調整に関するゲインの計算について具体的に説明する。図１７での立ち下がり期間における最初のスイッチング周期Ｔｓｗに包含されるデッドタイムの総数は４である。このため、調整回路１３２は、最初のスイッチング周期Ｔｓｗに包含されるデッドタイムの総数４の２倍である８とデッドタイム割合（ＤＴ／Ｔｓｗ）との積を１から差分することにより、制御信号に与えるゲイン（１－８×ＤＴ／Ｔｓｗ）を計算する。また、図１７での立ち下がり期間における次のスイッチング周期に包含されるデッドタイムの総数は３である。このため、調整回路１３２は、次のスイッチング周期に包含されるデッドタイムの総数３の２倍である６とデッドタイム割合（ＤＴ／Ｔｓｗ）との積を１から差分することにより、制御信号に与えるゲイン（１－６×ＤＴ／Ｔｓｗ）を計算する。

次に、図１７を例にして、パルス幅短縮量の計算について具体的に説明する。図１７での立ち下がり期間における最初のスイッチング周期Ｔｓｗに包含されるデッドタイムの総数は４である。このため、調整回路１３２は、最初のスイッチング周期Ｔｓｗに包含されるデッドタイムの総数４の２倍である８とデッドタイムＤＴとの積、すなわち最初のスイッチング周期におけるデッドタイムＤＴの積算値４×ＤＴの２倍であるパルス幅短縮量（８×ＤＴ）を計算する。図１７での立ち下がり期間における次のスイッチング周期に包含されるデッドタイムの総数は３である。このため、調整回路１３２は、次のスイッチング周期に包含されるデッドタイムの総数３の２倍である６とデッドタイムＤとの積であるパルス幅短縮量（６×ＤＴ）を計算する。

（ステップＳａ７）
制御信号に対するゲインの調整、または電流Ｉ_ｏｕｔの減衰に寄与する駆動信号のパルス幅に対する調整が、調整回路１３２により実行される。まず、制御信号に対するゲインの調整について説明する。調整回路１３２は、立ち下がり期間での最初のスイッチング周期Ｔｓｗにおいて、計算されたゲイン（１－８×ＤＴ／Ｔｓｗ）を制御信号に与える。次いで、調整回路１３２は、計算されたゲイン（１－６×ＤＴ／Ｔｓｗ）を制御信号に与える。これらの処理により、立ち下がり期間において増幅器１３３におけるゲインが小さくなるため、立ち下がり期間における電流Ｉ_ｏｕｔの波形を、立ち上がり期間における電流Ｉ_ｏｕｔの波形に近づけることができる。

次に、電流Ｉ_ｏｕｔの減衰に寄与する駆動信号のパルス幅に対する調整について説明する。調整回路１３２は、立ち下がり期間での最初のスイッチング周期Ｔｓｗにおいて、計算されたパルス幅短縮量（８×ＤＴ）だけ、電流Ｉ_ｏｕｔの減衰に寄与する駆動信号のパルス幅（第４モードｍ４のパルス幅）を短くする。次いで、調整回路１３２は、計算されたパルス幅短縮量（６×ＤＴ）だけ、次のスイッチング周期における第４モードｍ４のパルス幅を短くする。これらの処理により、立ち下がり期間における第４モードｍ４のパルス幅がパルス幅短縮量だけ短くなるため、立ち下がり期間における電流Ｉ_ｏｕｔの波形を、立ち上がり期間における電流Ｉ_ｏｕｔの波形に近づけることができる。

本ステップにおける制御信号に対するゲインの調整、またはパルス幅の調整により、立ち下がり期間における電流Ｉ_ｏｕｔの減衰の促進を、低減させることができる。ステップＳａ７の処理後、ＭＲ撮像が終了する（ステップＳａ２のＹｅｓ）まで、ステップＳａ２乃至ステップＳａ７の処理が繰り返される。

以上に述べた構成によれば、以下に示す効果を得ることができる。
本実施形態における磁気共鳴イメージング装置１００によれば、複数のスイッチング素子に入力される駆動信号のパルス幅を、傾斜磁場の波形に対応する入力信号Ｉ_ｉｎに基づくスイッチング素子の制御信号に応じて変調し、スイッチング素子のスイッチング周期Ｔｓｗに対するスイッチング素子のデッドタイムＤＴの割合に基づいて制御信号の利得を調整、またはデッドタイムＤＴに基づいて電流Ｉ_ｏｕｔの減衰に寄与する駆動信号のパルス幅を調整することができる。

また、本磁気共鳴イメージング装置１００によれば、負荷部分ＬＰとしての傾斜磁場コイル１０２と、調整された制御信号に応じて変調されたパルス幅または調整されたパルス幅に従って出力電圧Ｖ_ｏｕｔを傾斜磁場コイル１０２に印加するフルブリッジ回路と、電流Ｉ_ｏｕｔの値を用いて入力信号Ｉ_ｉｎに対してフィードバック制御を実行し、制御信号をパルス幅変調部に出力するフィードバック制御部とを有し、入力信号Ｉ_ｉｎがフィードバック制御部に出力されている期間のうち、入力信号Ｉ_ｉｎの時間微分（ｄＩ_ｉｎ／ｄｔ）と入力信号Ｉ_ｉｎとの積（Ｉ_ｉｎ×ｄＩ_ｉｎ／ｄｔ）が負である期間を、電流Ｉ_ｏｕｔの波形において電流Ｉ_ｏｕｔの値がゼロに接近する立ち下がり期間として判定し、立ち下がり期間に亘って、制御信号に対する利得の調整または電流Ｉ_ｏｕｔの減衰に寄与する駆動信号のパルス幅の調整を実行することができる。

より詳細には、本磁気共鳴イメージング装置１００によれば、立ち下がり期間における利得の調整として、スイッチング周期ＴｓｗにおけるデッドタイムＤＴの総数の２倍とスイッチング素子のスイッチング周期Ｔｓｗに対するスイッチング素子のデッドタイムＤＴの割合との積算値を１から差分した差分値を利得として制御信号に与え、立ち下がり期間におけるパルス幅の調整として、スイッチング周期ＴｓｗにおけるデッドタイムＤＴの積算値の２倍だけ、電流Ｉ_ｏｕｔの減衰に寄与する駆動信号のパルス幅を短くすることができる。

以上のことから、本磁気共鳴イメージング装置１００によれば、電流Ｉ_ｏｕｔの立ち下がり期間において、ＰＷＭ制御における制御量（制御信号のゲインまたはパルス幅）を調整することで、デッドタイムＤＴを損なうことなく電流波形（台形波）の対称性を向上させることができる。これにより、画像生成機能１５２により生成される画像の画質を向上させることができる。

（第１の変形例）
本変形例における調整機能と本実施形態における調整機能との相違は、立ち上がり期間に制御信号を調整する、または立ち上がり期間にパルス幅を調整することにある。

調整回路１３２は、入力信号Ｉ_ｉｎがフィードバック制御回路１３１に出力されている期間のうち積（Ｉ_ｉｎ×ｄＩ_ｉｎ／ｄｔ）が正である期間を、電流Ｉ_ｏｕｔの波形において電流の値がゼロから離れる立ち上がり期間として判定する。調整回路１３２は、立ち上がり期間に亘って、利得の調整またはパルス幅の調整を実行する。具体的には、調整回路１３２は、立ち上がり期間における利得の調整として、スイッチング周期ＴｓｗにおけるデッドタイムＤＴの総数の２倍とデッドタイム割合との積算値を制御信号に与える。なお、調整回路１３２は、制御信号への利得の付与の替わりに、立ち上がり期間におけるパルス幅の調整として、スイッチング周期ＴｓｗにおけるデッドタイムＤＴの積算値の２倍だけ、電流Ｉ_ｏｕｔの増幅に寄与する駆動信号のパルス幅を長くしてもよい。

以下、本変形例における調整機能について、図１９における本実施形態と相違する処理について説明する。

（調整機能）
（ステップＳａ５）
入力信号Ｉ_ｉｎと入力信号Ｉ_ｉｎの時間微分ｄＩ_ｉｎ／ｄｔとの積（Ｉ_ｉｎ×ｄＩ_ｉｎ／ｄｔ）が正であれば、ステップＳａ６の処理が実行される。入力信号Ｉ_ｉｎと入力信号Ｉ_ｉｎの時間微分ｄＩ_ｉｎ／ｄｔとの積（Ｉ_ｉｎ×ｄＩ_ｉｎ／ｄｔ）が０以下であれば、ステップＳａ２乃至ステップＳａ４の処理が繰り返される。このとき、制御信号に対するＰＷＭ制御による出力電圧Ｖ_ｏｕｔが傾斜磁場コイル１０２に印加される。

（ステップＳａ６）
制御信号に与えられる利得（ゲイン）、または電流Ｉ_ｏｕｔの増幅に寄与する駆動信号のパルス幅を伸長させる量（以下、パルス幅伸長量と呼ぶ）が、調整回路１３２により計算される。

以下、図１３を例にして、制御信号の調整に関するゲインの計算について具体的に説明する。図１３での立ち上がり期間における最初のスイッチング周期Ｔｓｗに包含されるデッドタイムの総数は４である。このため、調整回路１３２は、最初のスイッチング周期Ｔｓｗに包含されるデッドタイムの総数４の２倍である８とデッドタイム割合（ＤＴ／Ｔｓｗ）との積を１に加えることにより、制御信号に与えるゲイン（１＋８×ＤＴ／Ｔｓｗ）を計算する。また、図１３での立ち上がり期間における次のスイッチング周期に包含されるデッドタイムの総数は３である。このため、調整回路１３２は、次のスイッチング周期に包含されるデッドタイムの総数３の２倍である６とデッドタイム割合（ＤＴ／Ｔｓｗ）との積を１に加えることにより、制御信号に与えるゲイン（１＋６×ＤＴ／Ｔｓｗ）を計算する。

次に、図１３を例にして、パルス幅伸長量の計算について具体的に説明する。図１３での立ち上がり期間における最初のスイッチング周期Ｔｓｗに包含されるデッドタイムの総数は４である。このため、調整回路１３２は、最初のスイッチング周期Ｔｓｗに包含されるデッドタイムの総数４の２倍である８とデッドタイムＤＴとの積、すなわち最初のスイッチング周期におけるデッドタイムＤＴの積算値４×ＤＴの２倍であるパルス幅伸長量（８×ＤＴ）を計算する。図１３での立ち上がり期間における次のスイッチング周期に包含されるデッドタイムの総数は３である。このため、調整回路１３２は、次のスイッチング周期に包含されるデッドタイムの総数３の２倍である６とデッドタイムＤとの積であるパルス幅伸長量（６×ＤＴ）を計算する。

（ステップＳａ７）
制御信号に対するゲインの調整、または電流Ｉ_ｏｕｔの増幅に寄与する駆動信号のパルス幅に対する調整が、調整回路１３２により実行される。ステップＳａ７の処理後、ＭＲ撮像が終了する（ステップＳａ２のＹｅｓ）まで、ステップＳａ２乃至ステップＳａ７の処理が繰り返される。

制御信号に対するゲインの調整について説明する。調整回路１３２は、立ち上がり期間での最初のスイッチング周期Ｔｓｗにおいて、計算されたゲイン（１＋８×ＤＴ／Ｔｓｗ）を制御信号に与える。次いで、調整回路１３２は、計算されたゲイン（１＋６×ＤＴ／Ｔｓｗ）を制御信号に与える。これらにより、立ち上がり期間において増幅器１３３におけるゲインが大きくなるため、立ち上がり期間における電流Ｉ_ｏｕｔの波形を、立ち下がり期間における電流Ｉ_ｏｕｔの波形に近づけることができる。

次に、電流Ｉ_ｏｕｔの増幅に寄与する駆動信号のパルス幅に対する調整について説明する。調整回路１３２は、立ち上がり期間での最初のスイッチング周期Ｔｓｗにおいて、計算されたパルス幅伸長量（８×ＤＴ）だけ、電流Ｉ_ｏｕｔの増幅に寄与する駆動信号のパルス幅（第１モードｍ１のパルス幅）を長くする。次いで、調整回路１３２は、計算されたパルス幅伸長量（６×ＤＴ）だけ、次のスイッチング周期における第１モードｍ１のパルス幅を長くする。これらのことから、立ち上がり期間における第１モードｍ１のパルス幅がパルス幅伸長量だけ長くなるため、立ち上がり期間における電流Ｉ_ｏｕｔの波形を、立ち下がり期間における電流Ｉ_ｏｕｔの波形に近づけることができる。

なお、本変形例において、パルス幅伸長量には、上限がある。すなわち、スイッチング周期において、第１モードｍ１が実行されるＯＮタイムは、スイッチング周期からデッドタイムの４倍を差分したパルス幅より小さくする必要がある。これらの調整により、立ち上がり期間における電流Ｉ_ｏｕｔの増幅の抑制を、低減させることができる。

また、本変形例における調整機能における処理を、本実施形態の調整機能における処理に組み込んでもよい。このとき、立ち上がり期間おける電流Ｉ_ｏｕｔの波形と、立ち下がり期間おける電流Ｉ_ｏｕｔの波形との対称性をさらに向上させることができる。

以上に述べた構成によれば、以下に示す効果を得ることができる。
本変形例における磁気共鳴イメージング装置１００によれば、負荷部分ＬＰとしての傾斜磁場コイル１０２と、調整された制御信号に応じて変調されたパルス幅または調整されたパルス幅に従って出力電圧Ｖ_ｏｕｔを傾斜磁場コイル１０２に印加するフルブリッジ回路と、電流Ｉ_ｏｕｔの値を用いて入力信号Ｉ_ｉｎに対してフィードバック制御を実行し、制御信号をパルス幅変調部に出力するフィードバック制御部とを有し、入力信号Ｉ_ｉｎがフィードバック制御部に出力されている期間のうち、入力信号Ｉ_ｉｎの時間微分（ｄＩ_ｉｎ／ｄｔ）と入力信号Ｉ_ｉｎとの積（Ｉ_ｉｎ×ｄＩ_ｉｎ／ｄｔ）が正である期間を、電流Ｉ_ｏｕｔの波形において電流Ｉ_ｏｕｔの値がゼロから離れる立ち上がり期間として判定し、立ち上がり期間に亘って、制御信号の利得の調整または電流Ｉ_ｏｕｔの増幅に寄与する駆動信号のパルス幅の調整を実行することができる。

より詳細には、本磁気共鳴イメージング装置１００によれば、立ち上がり期間における利得の調整として、スイッチング周期ＴｓｗにおけるデッドタイムＤＴの総数の２倍とスイッチング素子のスイッチング周期Ｔｓｗに対するスイッチング素子のデッドタイムＤＴの割合との積算値を前記利得として前記制御信号に与え、立ち上がり期間におけるパルス幅の調整として、スイッチング周期ＴｓｗにおけるデッドタイムＤＴの積算値の２倍だけ、電流Ｉ_ｏｕｔの増幅に寄与する駆動信号のパルス幅を長くすることができる。

以上のことから、本磁気共鳴イメージング装置１００によれば、電流Ｉ_ｏｕｔの立ち上がり期間において、ＰＷＭ制御における制御量（制御信号のゲインまたはパルス幅）を調整することで、デッドタイムＤＴを損なうことなく電流波形（台形波）の対称性を向上させることができる。これにより、画像生成機能１５２により生成される画像の画質を向上させることができる。

加えて、本変形例における調整機能を、本実施形態の調整機能に組み込むことで、立ち上がり期間おける電流Ｉ_ｏｕｔの波形と、立ち下がり期間おける電流Ｉ_ｏｕｔの波形との対称性をさらに向上させることができ、ＭＲ撮像により生成される画像の画質をさらに向上させることができる。

（第２の変形例）
本変形例と実施形態との相違は、立ち下がり期間または立ち上がり期間の判定において、入力信号Ｉ_ｉｎの時間微分（ｄＩ_ｉｎ／ｄｔ）と入力信号Ｉ_ｉｎとの積（Ｉ_ｉｎ×ｄＩ_ｉｎ／ｄｔ）の替わりに、電流Ｉ_ｏｕｔと出力電圧Ｖ_ｏｕｔとの積（Ｉ_ｏｕｔ×Ｖ_ｏｕｔ）と入力信号Ｉ_ｉｎの時間微分（ｄＩ_ｉｎ／ｄｔ）とを用いることにある。

図２０は、本変形例における傾斜磁場電源１３０の構成を示す構成図である。本実施形態における傾斜磁場電源１３０との相違は、ＬＰＦ１３５からの出力が調整回路１３２に入力されることにある。

調整回路１３２は、電流Ｉ_ｏｕｔと出力電圧Ｖ_ｏｕｔとの積（Ｉ_ｏｕｔ×Ｖ_ｏｕｔ）を計算する。調整回路１３２は、入力信号Ｉ_ｉｎがフィードバック制御回路１３１に出力されている期間において、入力信号Ｉ_ｉｎの時間微分（ｄＩ_ｉｎ／ｄｔ）が非ゼロか否かを判定する。調整回路１３２は、入力信号Ｉ_ｉｎの時間微分（ｄＩ_ｉｎ／ｄｔ）が非ゼロである場合、調整回路１３２は、積（Ｉ_ｏｕｔ×Ｖ_ｏｕｔ）が負であるか否かを判定する。立ち下がり期間を判定する場合、調整回路１３２は、積（Ｉ_ｏｕｔ×Ｖ_ｏｕｔ）が負である期間を、立ち下がり期間として判定する。

なお、本変形例において、調整回路１３２は、上記立ち下がり期間の判定の代わりに立ち上がり期間を判定してもよい。このとき、調整回路１３２は、積（Ｉ_ｏｕｔ×Ｖ_ｏｕｔ）が正である期間を、立ち上がり期間として判定する。このとき、調整機能における処理は、第１の変形例における処理と同様な処理となる。

（調整機能）
図２１は、本変形例における調整機能の処理手順の一例を示すフローチャートである。ステップＳｂ１乃至ステップＳｂ３、ステップＳｂ７、ステップＳｂ８における処理は、図１９のステップＳａ１乃至ステップＳａ３、ステップＳａ６、ステップＳａ７における処理とそれぞれ同様なため、説明を省略する。図２１のフローチャートでは、立ち下がり期間における調整機能について記載しているが、立ち上がり期間における調整機能については、関連するステップにて適宜説明する。

（ステップＳｂ４）
調整回路１３２により、入力信号Ｉ_ｉｎの時間微分（ｄＩ_ｉｎ／ｄｔ）が、非ゼロか否かが判定される。入力信号Ｉ_ｉｎの時間微分（ｄＩ_ｉｎ／ｄｔ）がゼロである場合（ステップＳｂ４のＮｏ）、ステップＳｂ２の処理およびステップＳｂ３の処理が繰り返される。このとき、制御信号に対するＰＷＭ制御による出力電圧Ｖ_ｏｕｔが傾斜磁場コイル１０２に印加される。入力信号Ｉ_ｉｎの時間微分（ｄＩ_ｉｎ／ｄｔ）が非ゼロである場合（ステップＳｂ４のＹｅｓ）、ステップＳｂ５の処理が実行される。

本ステップにおける処理は、出力電力Ｖ_ｏｕｔが非ゼロであって一定となる場合にステップＳｂ７の処理およびステップＳｂ８の処理を実行させないために行われる。これにより、本調整機能が実施される期間の判定がより正確となる。

（ステップＳｂ５）
出力電圧Ｖ_ｏｕｔと電流Ｉ_ｏｕｔとが、調整回路１３２に出力される。電流Ｉ_ｏｕｔと出力電圧Ｖ_ｏｕｔとの積（Ｉ_ｏｕｔ×Ｖ_ｏｕｔ）とが、調整回路１３２により計算される。

（ステップＳｂ６）
調整回路１３２により積（Ｉ_ｏｕｔ×Ｖ_ｏｕｔ）とゼロと比較することにより、立ち下がり期間または立ち上がり期間が判定される。積（Ｉ_ｏｕｔ×Ｖ_ｏｕｔ）が負である期間は、立ち下がり期間として判定される。このとき（ステップＳｂ６のＹｅｓ）、ステップＳｂ７およびステップＳｂ８の処理が実行される。積（Ｉ_ｏｕｔ×Ｖ_ｏｕｔ）が負でない場合（ステップＳｂ６のＮｏ）、ステップＳｂ２乃至ステップＳｂ５の処理が繰り返される。このとき、制御信号に対するＰＷＭ制御による出力電圧Ｖ_ｏｕｔが傾斜磁場コイル１０２に印加される。

なお、積（Ｉ_ｏｕｔ×Ｖ_ｏｕｔ）が正である期間は、立ち上がり期間として判定されてもよい。このとき、ステップＳｂ７とステップＳｂ８との処理に対応する第１の変形例におけるステップＳａ６とステップＳａ７の処理が実行される。

以上に述べた構成によれば、本実施形態における効果に加えて以下の効果を得ることができる。
本変形例における磁気共鳴イメージング装置１００によれば、入力信号Ｉ_ｉｎがフィードバック制御回路１３１に出力されている期間のうち、入力信号Ｉ_ｉｎの時間微分（ｄＩ_ｉｎ／ｄｔ）が非ゼロであって出力電圧Ｖ_ｏｕｔと電流Ｉ_ｏｕｔとの積（Ｉ_ｏｕｔ×Ｖ_ｏｕｔ）が負である期間を、電流Ｉ_ｏｕｔの波形において電流Ｖ_ｏｕｔの値がゼロに接近する立ち下がり期間として判定し、立ち下がり期間に亘って、制御信号に対する利得の調整または電流Ｉ_ｏｕｔの減衰に寄与する駆動信号のパルス幅の調整を実行することができる。また、本変形例における磁気共鳴イメージング装置１００によれば、入力信号Ｉ_ｉｎがフィードバック制御回路１３１に出力されている期間のうち、入力信号Ｉ_ｉｎの時間微分（ｄＩ_ｉｎ／ｄｔ）が非ゼロであって出力電圧Ｖ_ｏｕｔと電流Ｉ_ｏｕｔとの積（Ｉ_ｏｕｔ×Ｖ_ｏｕｔ）が正である期間を、電流Ｉ_ｏｕｔの波形において電流Ｖ_ｏｕｔの値がゼロから離れる立ち上がり期間として判定し、立ち上がり期間に亘って、制御信号に対する利得の調整または電流Ｉ_ｏｕｔの増幅に寄与する駆動信号のパルス幅の調整を実行することができる。

以上のことから、本変形例によれば、入力信号Ｉ_ｉｎの時間微分（ｄＩ_ｉｎ／ｄｔ）がゼロである場合、すなわち出力電力Ｖ_ｏｕｔが非ゼロであって一定となる場合に、ステップＳｂ７の処理およびステップＳｂ８の処理が実行されないため、本調整機能が実施される期間の判定がより正確となり、本調整機能のロバスト性が向上する。これにより、本変形例によれば、電流波形（台形波）の対称性を高めることができ、画像生成機能１５２により生成される画像の画質を向上させることができる。

（第３の変形例）
本変形例と実施形態との相違は、立ち下がり期間を示す立ち下がりトリガ信号に応答して、立ち下がり期間に亘って利得の調整またはパルス幅の調整を実行することにある。なお、本変形例では、立ち上がり期間を示す立ち上がりトリガ信号に応答して、立ち上がり期間に亘って利得の調整またはパルス幅の調整を実行してもよい。また、本変形例では、立ち下がりトリガ信号および立ち上がりトリガ信号にそれぞれ応答して、立ち上がり期間および立ち下がり期間それぞれに亘って利得の調整またはパルス幅の調整を実行してもよい。

図２２は、本変形例における傾斜磁場電源１３０の構成を示す構成図である。本実施形態における傾斜磁場電源１３０との相違は、シーケンス制御回路１１０から出力された立ち上がりトリガ信号と立ち下がりトリガ信号とのうち少なくとも一方が調整回路１３２に入力されることにある。このとき、入力信号Ｉ_ｉｎをフィードバック制御回路１３１に出力するための信号線と、立ち上がりトリガ信号と立ち下がりトリガ信号とのうち少なくとも一方を調整回路１３２に出力するための信号線とが、シーケンス制御回路１１０と傾斜磁場電源１３０との間に設けられる。

記憶回路１２３は、複数の撮像シーケンス各々に応じて、立ち下がり期間を示す立ち下がりトリガ信号を、入力信号Ｉ_ｉｎに対応付けて記憶する。入力信号Ｉ_ｉｎは傾斜磁場の波形に対応しているため、立ち下がりトリガ信号は、傾斜磁場の波形の生成に関する電流Ｉ_ｏｕｔにおける立ち下がり期間を示す信号であって、フィードバック制御の処理時間を加味して入力信号Ｉ_ｉｎと同期した信号である。立ち下がりトリガ信号は、例えば、立ち下がり期間をＯＮ状態とし、非立ち下がり期間をＯＦＦ状態とする２値化信号である。なお、記憶回路１２３は、立ち上がり期間を示す立ち上がりトリガ信号を、入力信号Ｉ_ｉｎに対応付けて記憶してもよい。立ち上がりトリガ信号は、例えば、立ち上がり期間をＯＮ状態とし、非立ち上がり期間をＯＦＦ状態とする２値化信号である。

シーケンス制御回路１１０は、ＭＲ撮像の開始に応答して、立ち下がりトリガ信号を、入力信号Ｉ_ｉｎと同期させて傾斜磁場電源１３０に出力する。具体的には、シーケンス制御回路１１０は、入力信号Ｉ_ｉｎをフィードバック制御回路１３１に出力するとともに、立ち下がりトリガ信号を調整回路１３２に出力する。なお、シーケンス制御回路１１０は、ＭＲ撮像の開始に応答して、立ち上がりトリガ信号を、入力信号Ｉ_ｉｎと同期させて傾斜磁場電源１３０に出力してもよい。

調整回路１３２は、立ち下がりトリガ信号に応答して、立ち下がり期間に亘って制御信号の利得の調整または電流Ｉ_ｏｕｔの減衰に寄与する駆動信号のパルス幅の調整を実行する。具体的には、調整回路１３２は、立ち下がりトリガ信号がＯＮ状態となっている期間に亘って利得の調整またはパルス幅の調整を実行する。なお、調整回路１３２は、立ち上がりトリガ信号に応答して、立ち上がりトリガ信号がＯＮ状態となっている期間（立ち上がり期間）に亘って、利得の調整またはパルス幅の調整を実行してもよい。

（調整機能）
図２３は、本変形例における調整機能の処理手順の一例を示すフローチャートである。ステップＳｃ１、ステップＳｃ３、ステップＳｃ５、ステップＳｃ６における処理は、図１９のステップＳａ１、ステップＳａ２、ステップＳａ６、ステップＳａ７における処理と同様なため、説明を省略する。図２３のフローチャートでは、立ち下がり期間における調整機能について記載しているが、立ち上がり期間における調整機能については、関連するステップにて適宜説明する。

（ステップＳｃ２）
ＭＲ撮像の開始に応答して、開始されるＭＲ撮像に対応する撮像シーケンスの情報に含まれる入力信号Ｉ_ｉｎと、この入力信号Ｉ_ｉｎに対応する立ち下がりトリガ信号とが、シーケンス制御回路１１０により、撮像シーケンスに応じて記憶回路１２３から読み出される。読み出された入力信号Ｉ_ｉｎと立ち下がりトリガ信号とが同期して、傾斜磁場電源１３０に出力される。

なお、立ち上がり期間において調整機能が実行される場合、入力信号Ｉ_ｉｎと、この入力信号Ｉ_ｉｎに対応する立ち上がりトリガ信号とが、シーケンス制御回路１１０により、記憶回路１２３から読み出される。読み出された入力信号Ｉ_ｉｎと立ち上がりトリガ信号とが同期して、傾斜磁場電源１３０に出力される。

（ステップＳｃ４）
調整回路１３２により、立ち下がりトリガ信号がＯＮ状態であるか否かが判定される。立ち下がりトリガ信号がＯＮ状態であれば（ステップＳｃ４のＹｅｓ）、ステップＳｃ４とステップＳｃ５との処理が実行される。すなわち、ステップＳｃ４とステップＳｃ５との処理は、立ち下がりトリガ信号のＯＮ状態に応答して、立ち下がり期間に亘って実行される。立ち下がりトリガ信号がＯＮ状態でなければ（ステップＳｃ４のＮｏ）、制御信号に対するＰＷＭ制御による出力電圧Ｖ_ｏｕｔが傾斜磁場コイル１０２に印加される。

なお、調整回路１３２により、立ち上がりトリガ信号がＯＮ状態であるか否かが判定されてもよい。立ち上がりトリガ信号がＯＮ状態であれば、ステップＳｃ４とステップＳｃ５との処理に対応する第１の変形例におけるステップＳａ６とステップＳａ７の処理が実行される。すなわち、これらとの処理は、立ち上がりトリガ信号のＯＮ状態に応答して、立ち上がり期間に亘って実行される。

以上に述べた構成によれば、本実施形態における効果に加えて以下の効果を得ることができる。
本変形例における磁気共鳴イメージング装置１００によれば、傾斜磁場の発生期間での電流Ｉ_ｏｕｔの波形において電流Ｉ_ｏｕｔの値がゼロに接近する立ち下がり期間を示す立ち下がりトリガ信号を入力信号Ｉ_ｉｎに対応付けて記憶し、立ち下がりトリガ信号のＯＮ状態に応答して、立ち下がり期間に亘って制御信号の利得の調整または電流Ｉ_ｏｕｔの減衰に寄与する駆動信号のパルス幅の調整を実行することができる。また、本磁気共鳴イメージング装置１００によれば、傾斜磁場の発生期間での電流Ｉ_ｏｕｔの波形において電流Ｉ_ｏｕｔの値がゼロから離れる立ち上がり期間を示す立ち上がりトリガ信号を入力信号Ｉ_ｉｎに対応付けて記憶し、立ち上がりトリガ信号に応答して、立ち上がり期間に亘って制御信号の利得の調整または電流Ｉ_ｏｕｔの増幅に寄与する駆動信号のパルス幅の調整を実行することができる。

以上のことから、本変形例によれば、立ち上がり期間および立ち下がり期間の判定を行うことなく、制御信号の利得の調整または駆動信号のパルス幅の調整を実行することができる。これにより、より簡便に、電流波形（台形波）の対称性を高めることができ画像生成機能１５２により生成される画像の画質を向上させることができる。

以上述べた実施形態および少なくとも一つの変形例等の磁気共鳴イメージング装置１００によれば、傾斜磁場の発生に関する負荷部分ＬＰにおける電流Ｉ_ｏｕｔの波形において、立ち上がり期間における波形と立ち下がり期間における波形との対称性を確保することができ、本磁気共鳴イメージング装置１００により生成される画像の画質を向上させることができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１００…磁気共鳴イメージング装置、１０１…静磁場磁石、１０２…傾斜磁場コイル、１０４…寝台、１０４ａ…天板、１０５…寝台制御回路、１０６…送信コイル、１０７…送信回路、１０８…受信コイル、１０９…受信回路、１１０…シーケンス制御回路、１２０…計算機システム、１２３…記憶回路、１２４…入力装置、１２５…出力回路、１２６…ディスプレイ、１２９…比較例としての傾斜磁場電源、１３０…傾斜磁場電源、１３１…フィードバック制御回路、１３２…調整回路、１３３…増幅器、１５０…処理回路、１５１…インタフェース機能、１５２…画像生成機能、１５３…制御機能、１３３１…パルス幅変調回路、１３３３…電源、１３３５…フルブリッジ回路。

Claims (8)

1. 複数のスイッチング素子に入力される駆動信号のパルス幅を、傾斜磁場の波形に対応する入力信号に基づく前記スイッチング素子の制御信号に応じて変調するパルス幅変調部と、
   前記スイッチング素子のスイッチング周期に対する前記スイッチング素子のデッドタイムの割合に基づいて前記制御信号の利得を調整、または前記デッドタイムに基づいて前記パルス幅を調整する調整部と、
   前記パルス幅変調部を有する増幅器から出力された出力電圧に従って供給される電流により、傾斜磁場を発生する傾斜磁場コイルと、
   前記スイッチング素子を有し、前記調整された制御信号に応じて変調されたパルス幅または前記調整されたパルス幅に従って前記出力電圧を前記傾斜磁場コイルに印加するフルブリッジ回路と、
   前記電流の値を用いて前記入力信号に対してフィードバック制御を実行し、前記制御信号を前記パルス幅変調部に出力するフィードバック制御部と、
   を具備し、
   前記調整部は、
   前記入力信号が前記フィードバック制御部に出力されている期間のうち、前記入力信号の時間微分と前記入力信号との積が負である期間を、前記電流の波形において前記電流の値がゼロに接近する立ち下がり期間として判定し、
   前記立ち下がり期間に亘って、前記利得の調整または前記パルス幅の調整を実行する、 磁気共鳴イメージング装置。
2. 複数のスイッチング素子に入力される駆動信号のパルス幅を、傾斜磁場の波形に対応する入力信号に基づく前記スイッチング素子の制御信号に応じて変調するパルス幅変調部と、
   前記スイッチング素子のスイッチング周期に対する前記スイッチング素子のデッドタイムの割合に基づいて前記制御信号の利得を調整、または前記デッドタイムに基づいて前記パルス幅を調整する調整部と、
   前記パルス幅変調部を有する増幅器から出力された出力電圧に従って供給される電流により、傾斜磁場を発生する傾斜磁場コイルと、
   前記スイッチング素子を有し、前記調整された制御信号に応じて変調されたパルス幅または前記調整されたパルス幅に従って前記出力電圧を前記傾斜磁場コイルに印加するフルブリッジ回路と、
   前記電流の値を用いて前記入力信号に対してフィードバック制御を実行し、前記制御信号を前記パルス幅変調部に出力するフィードバック制御部と、
   を具備し、
   前記調整部は、
   前記入力信号が前記フィードバック制御部に出力されている期間のうち、前記入力信号の時間微分が非ゼロであって前記出力電圧と前記電流との積が負である期間を、前記電流の波形において前記電流の値がゼロに接近する立ち下がり期間として判定し、
   前記立ち下がり期間に亘って、前記利得の調整または前記パルス幅の調整を実行する、 磁気共鳴イメージング装置。
3. 複数のスイッチング素子に入力される駆動信号のパルス幅を、傾斜磁場の波形に対応する入力信号に基づく前記スイッチング素子の制御信号に応じて変調するパルス幅変調部と、
   前記スイッチング素子のスイッチング周期に対する前記スイッチング素子のデッドタイムの割合に基づいて前記制御信号の利得を調整、または前記デッドタイムに基づいて前記パルス幅を調整する調整部と、
   前記パルス幅変調部を有する増幅器から出力された出力電圧に従って供給される電流により、傾斜磁場を発生する傾斜磁場コイルと、
   前記スイッチング素子を有し、前記調整された制御信号に応じて変調されたパルス幅または前記調整されたパルス幅に従って前記出力電圧を前記傾斜磁場コイルに印加するフルブリッジ回路と、
   前記電流の値を用いて前記入力信号に対してフィードバック制御を実行し、前記制御信号を前記パルス幅変調部に出力するフィードバック制御部と、
   前記傾斜磁場の発生期間での前記電流の波形において前記電流の値がゼロに接近する立ち下がり期間を示す立ち下がりトリガ信号を前記入力信号に対応付けて記憶する記憶部と、を具備し、
   前記調整部は、
   前記立ち下がりトリガ信号のＯＮ状態に応答して、前記立ち下がり期間に亘って前記利得の調整または前記パルス幅の調整を実行する、
   磁気共鳴イメージング装置。
4. 前記調整部は、
   前記立ち下がり期間における前記利得の調整として、前記スイッチング周期における前記デッドタイムの総数の２倍と前記割合との積算値を１から差分した差分値を、前記利得として前記制御信号に与え、
   前記立ち下がり期間における前記パルス幅の調整として、前記スイッチング周期における前記デッドタイムの積算値の２倍だけ、前記電流の減衰に寄与する前記パルス幅を短くする、
   請求項１乃至３のうちいずれか一項に記載の磁気共鳴イメージング装置。
5. 複数のスイッチング素子に入力される駆動信号のパルス幅を、傾斜磁場の波形に対応する入力信号に基づく前記スイッチング素子の制御信号に応じて変調するパルス幅変調部と、
   前記スイッチング素子のスイッチング周期に対する前記スイッチング素子のデッドタイムの割合に基づいて前記制御信号の利得を調整、または前記デッドタイムに基づいて前記パルス幅を調整する調整部と、
   前記パルス幅変調部を有する増幅器から出力された出力電圧に従って供給される電流により、傾斜磁場を発生する傾斜磁場コイルと、
   前記スイッチング素子を有し、前記調整された制御信号に応じて変調されたパルス幅または前記調整されたパルス幅に従って前記出力電圧を前記傾斜磁場コイルに印加するフルブリッジ回路と、
   前記電流の値を用いて前記入力信号に対してフィードバック制御を実行し、前記制御信号を前記パルス幅変調部に出力するフィードバック制御部と、
   を具備し、
   前記調整部は、
   前記入力信号が前記フィードバック制御部に出力されている期間のうち、前記入力信号の時間微分と前記入力信号との積が正である期間を、前記電流の波形において前記電流の値がゼロから離れる立ち上がり期間として判定し、
   前記立ち上がり期間に亘って、前記利得の調整または前記パルス幅の調整を実行する、 磁気共鳴イメージング装置。
6. 複数のスイッチング素子に入力される駆動信号のパルス幅を、傾斜磁場の波形に対応する入力信号に基づく前記スイッチング素子の制御信号に応じて変調するパルス幅変調部と、
   前記スイッチング素子のスイッチング周期に対する前記スイッチング素子のデッドタイムの割合に基づいて前記制御信号の利得を調整、または前記デッドタイムに基づいて前記パルス幅を調整する調整部と、
   前記パルス幅変調部を有する増幅器から出力された出力電圧に従って供給される電流により、傾斜磁場を発生する傾斜磁場コイルと、
   前記スイッチング素子を有し、前記調整された制御信号に応じて変調されたパルス幅または前記調整されたパルス幅に従って前記出力電圧を前記傾斜磁場コイルに印加するフルブリッジ回路と、
   前記電流の値を用いて前記入力信号に対してフィードバック制御を実行し、前記制御信号を前記パルス幅変調部に出力するフィードバック制御部と、
   を具備し、
   前記調整部は、
   前記入力信号が前記フィードバック制御部に出力されている期間のうち、前記入力信号の時間微分が非ゼロであって前記出力電圧と前記電流との積が正である期間を、前記電流の波形において前記電流の値がゼロから離れる立ち上がり期間として判定し、
   前記立ち上がり期間に亘って、前記利得の調整または前記パルス幅の調整を実行する、 磁気共鳴イメージング装置。
7. 複数のスイッチング素子に入力される駆動信号のパルス幅を、傾斜磁場の波形に対応する入力信号に基づく前記スイッチング素子の制御信号に応じて変調するパルス幅変調部と、
   前記スイッチング素子のスイッチング周期に対する前記スイッチング素子のデッドタイムの割合に基づいて前記制御信号の利得を調整、または前記デッドタイムに基づいて前記パルス幅を調整する調整部と、
   前記パルス幅変調部を有する増幅器から出力された出力電圧に従って供給される電流により、傾斜磁場を発生する傾斜磁場コイルと、
   前記スイッチング素子を有し、前記調整された制御信号に応じて変調されたパルス幅または前記調整されたパルス幅に従って前記出力電圧を前記傾斜磁場コイルに印加するフルブリッジ回路と、
   前記電流の値を用いて前記入力信号に対してフィードバック制御を実行し、前記制御信号を前記パルス幅変調部に出力するフィードバック制御部と、
   前記傾斜磁場の発生期間での前記電流の波形において前記電流の値がゼロから離れる立ち上がり期間を示す立ち上がりトリガ信号を前記入力信号に対応付けて記憶する記憶部と、
   を具備し、
   前記調整部は、
   前記立ち上がりトリガ信号に応答して、前記立ち上がり期間に亘って前記利得の調整または前記パルス幅の調整を実行する、
   磁気共鳴イメージング装置。
8. 前記調整部は、
   前記立ち上がり期間における前記利得の調整として、前記スイッチング周期における前記デッドタイムの総数の２倍と前記割合との積算値を前記利得として前記制御信号に与え、
   前記立ち上がり期間における前記パルス幅の調整として、前記スイッチング周期における前記デッドタイムの積算値の２倍だけ、前記電流の増幅に寄与する前記パルス幅を長くする、
   請求項５乃至７のうちいずれか一項に記載の磁気共鳴イメージング装置。

Images