JP7105706B2 - power module - Google Patents

power module Download PDF

Info

Publication number
JP7105706B2
JP7105706B2 JP2019005002A JP2019005002A JP7105706B2 JP 7105706 B2 JP7105706 B2 JP 7105706B2 JP 2019005002 A JP2019005002 A JP 2019005002A JP 2019005002 A JP2019005002 A JP 2019005002A JP 7105706 B2 JP7105706 B2 JP 7105706B2
Authority
JP
Japan
Prior art keywords
resistance
threshold
equal
circuit
sense current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019005002A
Other languages
Japanese (ja)
Other versions
JP2020114144A (en
Inventor
建人 西山
浩之 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2019005002A priority Critical patent/JP7105706B2/en
Publication of JP2020114144A publication Critical patent/JP2020114144A/en
Application granted granted Critical
Publication of JP7105706B2 publication Critical patent/JP7105706B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Protection Of Static Devices (AREA)
  • Power Conversion In General (AREA)

Description

この発明は、スイッチング素子のオン抵抗の異常検出に関する。 The present invention relates to detection of abnormality in on-resistance of switching elements.

従来のパワーデバイス回路の高周波動作時の電圧または電流を測定する場合、高性能のＡ／Ｄコンバータを用いてパワーモジュールの出力信号をデジタルデータへ変換し、大容量のメモリにデータを格納し、高性能のＣＰＵで処理を行う必要があった。 When measuring the voltage or current during high-frequency operation of a conventional power device circuit, the output signal of the power module is converted into digital data using a high-performance A/D converter, and the data is stored in a large-capacity memory. It was necessary to perform processing with a high-performance CPU.

例えば、特許文献１には、過電流検出と演算によるオン抵抗検出を行う過電流保護回路が開示されているが、この過電流保護回路は、ＡＤ変換器とによるデジタル化と演算回路による処理を行っている。 For example, Patent Document 1 discloses an overcurrent protection circuit that performs overcurrent detection and on-resistance detection by calculation. Is going.

特開２０１３－８５４４３号公報JP 2013-85443 A

従来のパワーデバイス回路の電圧または電流を測定するモニターは、高性能のＡ／ＤコンバータまたはＣＰＵ等、高性能のデバイスが必要であり、高コストであった。 Conventional monitors for measuring the voltage or current of power device circuits require high-performance devices such as high-performance A/D converters or CPUs, and are expensive.

本発明は、上記の問題点を解決するためになされたものであり、高性能のデバイスを用いることなくスイッチング素子のオン抵抗の異常を検出することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to solve the above-described problems, and to detect an abnormality in the on-resistance of a switching element without using a high-performance device.

本発明のパワーモジュールは、スイッチング素子と、スイッチング素子のセンス電流およびオン抵抗を測定する測定回路と、センス電流が第２閾値以上となる異常検出期間において、オン抵抗が第１閾値以上である場合に、スイッチング素子の異常を表す信号を出力する異常検出回路とを備え、異常検出回路は、オン抵抗を第１閾値と比較する第１コンパレータと、センス電流を第２閾値と比較する第２コンパレータとを備える。 A power module according to the present invention includes a switching element, a measurement circuit that measures a sense current and an on-resistance of the switching element, and an abnormality detection period in which the sense current is equal to or greater than a second threshold. and an abnormality detection circuit that outputs a signal representing an abnormality of the switching element, the abnormality detection circuit comprising a first comparator that compares the ON resistance with a first threshold and a second comparator that compares the sense current with a second threshold. and

本発明のパワーモジュールによれば、高性能のデバイスを用いることなくスイッチング素子のオン抵抗の異常を検出することが可能である。 According to the power module of the present invention, it is possible to detect an abnormality in the on-resistance of the switching element without using a high-performance device.

前提技術のモニター回路の構成図である。FIG. 4 is a configuration diagram of a monitor circuit of the base technology; 実施の形態１のパワーモジュールの構成を示すブロック図である。1 is a block diagram showing the configuration of a power module according to Embodiment 1; FIG. 実施の形態１のモニター回路の動作を示すフローチャートである。4 is a flow chart showing the operation of the monitor circuit of the first embodiment; オン抵抗の閾値を説明するための図である。FIG. 4 is a diagram for explaining threshold values of on-resistance; オン抵抗の複数の閾値を説明するための図である。FIG. 4 is a diagram for explaining a plurality of ON-resistance thresholds; パワーデバイスの回路図である。1 is a circuit diagram of a power device; FIG. 実施の形態１におけるセンス電流の検出イメージを示す図である。4 is a diagram showing a sense current detection image in Embodiment 1. FIG. 実施の形態１のオン抵抗検出回路の構成を示す図である。2 is a diagram showing the configuration of an on-resistance detection circuit according to Embodiment 1; FIG. 実施の形態２のパワーモジュールの構成を示すブロック図である。FIG. 4 is a block diagram showing the configuration of a power module according to Embodiment 2; FIG. 実施の形態２におけるセンス電流の検出イメージを示す図である。FIG. 10 is a diagram showing a sense current detection image in the second embodiment; 実施の形態２のオン抵抗検出回路の構成を示す図である。FIG. 10 is a diagram showing the configuration of an on-resistance detection circuit according to a second embodiment; 実施の形態３のパワーモジュールの構成を示すブロック図である。FIG. 10 is a block diagram showing the configuration of a power module according to Embodiment 3; FIG. 実施の形態３のオン抵抗検出回路によるオン抵抗の異常検出期間を示す図である。FIG. 12 is a diagram showing an on-resistance abnormality detection period by the on-resistance detection circuit of the third embodiment; 実施の形態３のオン抵抗検出回路の構成を示す図である。FIG. 10 is a diagram showing the configuration of an on-resistance detection circuit according to a third embodiment;

＜Ａ．前提技術＞
図１は、前提技術のモニター回路１００の構成図である。モニター回路１００は、マイコンにより構成され、パワーデバイス２０の電圧および電流の異常を検出する。パワーデバイス２０は、例えばＩＧＢＴおよびダイオードなどの半導体チップ２１を備えている。半導体チップ２１は制御信号を取得して出力信号を出力する。 <A. Prerequisite technology>
FIG. 1 is a configuration diagram of a monitor circuit 100 of the base technology. The monitor circuit 100 is configured by a microcomputer and detects abnormalities in voltage and current of the power device 20 . A power device 20 includes a semiconductor chip 21 such as an IGBT and a diode. The semiconductor chip 21 acquires the control signal and outputs an output signal.

モニター回路１００は、Ａ／Ｄコンバータ１１、メモリ１２およびＣＰＵ１３を備えている。モニター回路１００は、Ａ／Ｄコンバータ１１、メモリ１２およびＣＰＵ１３を備えている。Ａ／Ｄコンバータ１１はパワーデバイス２０の出力信号をデジタルデータへ変換する。メモリ１２は、Ａ／Ｄコンバータ１１により変換されたデジタルデータを格納する。ＣＰＵ１３は、メモリに格納されたデジタルデータに処理を行ってパワーデバイス２０の電圧および電流の異常を検出し、検出時には機能低下信号を出力する。モニター回路１００には、Ａ／Ｄコンバータ１１とＣＰＵ１３という高性能のデバイスが必要であり、コストが高いという問題があった。 The monitor circuit 100 has an A/D converter 11 , a memory 12 and a CPU 13 . The monitor circuit 100 has an A/D converter 11 , a memory 12 and a CPU 13 . A/D converter 11 converts the output signal of power device 20 into digital data. The memory 12 stores digital data converted by the A/D converter 11 . The CPU 13 processes the digital data stored in the memory, detects an abnormality in the voltage and current of the power device 20, and outputs a function deterioration signal upon detection. The monitor circuit 100 requires high-performance devices such as the A/D converter 11 and the CPU 13, resulting in a problem of high cost.

＜Ｂ．実施の形態１＞
＜Ｂ－１．構成＞
図２は、実施の形態１のパワーモジュール２０１の構成を示すブロック図である。パワーモジュール２０１は、パワーデバイス２０と、パワーデバイス２０のオン抵抗を監視するモニター回路１０１とを備えている。モニター回路１０１は、オン抵抗検出回路３１Ａ、メモリ３２およびカウンター回路３３を備えている。 <B. Embodiment 1>
<B-1. Configuration>
FIG. 2 is a block diagram showing the configuration of the power module 201 of Embodiment 1. As shown in FIG. A power module 201 includes a power device 20 and a monitor circuit 101 that monitors the ON resistance of the power device 20 . The monitor circuit 101 includes an on-resistance detection circuit 31A, a memory 32 and a counter circuit 33. FIG.

メモリ３２には、オン抵抗の閾値とカウンター回路３３のカウンター値が格納されている。これらの値は、ユーザが設定可能であっても良い。その場合、ユーザが使用するアプリケーションまたは使用環境に適合した汎用性の高いモニター回路１０１が得られる。 The memory 32 stores the on-resistance threshold value and the counter value of the counter circuit 33 . These values may be user configurable. In that case, a highly versatile monitor circuit 101 suitable for the user's application or use environment can be obtained.

オン抵抗検出回路３１Ａは、パワーデバイス２０が有する半導体チップ２１のオン抵抗を測定し、オン抵抗が閾値以上となった場合と、オン抵抗が閾値以上となる回数がカウンター値以上となった場合に、機能低下信号を出力する。なお、ここで半導体チップ２１のオン抵抗は、スイッチング素子自体のオン抵抗に加えて、ボンディングワイヤ、はんだ材、または回路パターンなどの配線抵抗を含んでいても良い。 The on-resistance detection circuit 31A measures the on-resistance of the semiconductor chip 21 of the power device 20, and detects when the on-resistance exceeds the threshold and when the number of times the on-resistance exceeds the threshold exceeds the counter value. , to output a degraded signal. Here, the on-resistance of the semiconductor chip 21 may include the wiring resistance of a bonding wire, a solder material, or a circuit pattern in addition to the on-resistance of the switching element itself.

＜Ｂ－２．動作＞
図３は、モニター回路１０１の動作を示すフローチャートである。以下、図３に沿ってモニター回路１０１の動作を説明する。前提として、メモリ３２にはオン抵抗の閾値とカウンター値が格納されている。メモリ３２にこれらの値が格納されていない場合は、ユーザがこれらの値を設定しても良い。例えば、オン抵抗の閾値は５Ｖであり、カウンター値は１００回とする。モニター回路１０１に電源が投入されると、オン抵抗検出回路３１Ａはメモリ３２からオン抵抗の閾値を読み出して設定し、カウンター回路３３はメモリ３２からカウンター値を読み出して設定する（ステップＳ１）。 <B-2. Operation>
FIG. 3 is a flow chart showing the operation of the monitor circuit 101. As shown in FIG. The operation of the monitor circuit 101 will be described below with reference to FIG. As a premise, the memory 32 stores the on-resistance threshold value and the counter value. If these values are not stored in memory 32, the user may set these values. For example, the on-resistance threshold is 5V and the counter value is 100 times. When the monitor circuit 101 is powered on, the on-resistance detection circuit 31A reads the on-resistance threshold value from the memory 32 and sets it, and the counter circuit 33 reads the counter value from the memory 32 and sets it (step S1).

次に、オン抵抗検出回路３１Ａがパワーデバイス２０のオン抵抗のモニターを開始し、オン抵抗が閾値以上であるか否かを判断する（ステップＳ２）。ステップＳ２においてパワーデバイス２０のオン抵抗が閾値以上でなければ、オン抵抗検出回路３１ＡはステップＳ２を繰り返す。 Next, the on-resistance detection circuit 31A starts monitoring the on-resistance of the power device 20 and determines whether or not the on-resistance is greater than or equal to the threshold (step S2). If the on-resistance of the power device 20 is not equal to or greater than the threshold in step S2, the on-resistance detection circuit 31A repeats step S2.

ステップＳ２においてパワーデバイス２０のオン抵抗が閾値以上であれば、オン抵抗検出回路３１Ａはその旨を表す第１の機能低下信号をモニター回路１０１の外部に出力する（ステップＳ３）。次に、カウンター回路３３が、パワーデバイス２０のオン抵抗が閾値以上となった回数がカウンター値以上であるか否かを判断する（ステップＳ４）。ステップＳ４において、パワーデバイス２０のオン抵抗が閾値以上となった回数がカウンター値以上でない場合、モニター回路１０１の動作フローはステップＳ２に戻る。ステップＳ４において、パワーデバイス２０のオン抵抗が閾値以上となった回数がカウンター値以上である場合、カウンター回路３３はその旨を表す第２の機能低下信号をモニター回路１０１の外部に出力する（ステップＳ５）。そして、モニター回路１０１の動作フローはステップＳ２に戻る。 If the on-resistance of the power device 20 is greater than or equal to the threshold value in step S2, the on-resistance detection circuit 31A outputs a first function deterioration signal representing that to the outside of the monitor circuit 101 (step S3). Next, the counter circuit 33 determines whether or not the number of times the on-resistance of the power device 20 becomes equal to or greater than the threshold is equal to or greater than the counter value (step S4). In step S4, if the number of times the on-resistance of the power device 20 exceeds the threshold is not equal to or greater than the counter value, the operation flow of the monitor circuit 101 returns to step S2. In step S4, when the number of times the on-resistance of the power device 20 becomes equal to or greater than the threshold is equal to or greater than the counter value, the counter circuit 33 outputs a second function deterioration signal representing that effect to the outside of the monitor circuit 101 (step S5). Then, the operation flow of the monitor circuit 101 returns to step S2.

図４に示すように、パワーデバイス２０が破壊するオン抵抗の値よりも低い値に閾値ｒｅｆ１が設定されれば、オン抵抗が上昇したときに第１の機能低下信号または第２の機能低下信号が外部に出力されるため、ユーザはパワーデバイス２０の動作を停止することによりパワーデバイス２０の破壊を防ぐことができる。なお、図５に示すように、オン抵抗の閾値は複数設定されていても良い。図５では、深刻度レベル１－４の４つのオン抵抗の閾値ｒｅｆ１１－ｒｅｆ１４が設定されている。例えば、レベル１：３Ｖ、レベル２：４Ｖ、レベル３：５Ｖ、レベル４：６Ｖのように、深刻度レベルの異なる複数の閾値が設定される。このとき、カウンター値は深刻度レベルに応じて設定される。例えば、レベル１：１００回、レベル２：１００回、レベル３：８０回、レベル４：５０回、レベル５：３０回と設定される。そして、図３のステップＳ２とステップＳ４は、各閾値について行われ、ステップＳ３とステップＳ５では、閾値に応じた深刻度レベルが機能低下信号により出力される。 As shown in FIG. 4, if the threshold ref1 is set to a value lower than the value of the on-resistance at which the power device 20 breaks down, the first function deterioration signal or the second function deterioration signal is generated when the on-resistance increases. is output to the outside, the user can prevent destruction of the power device 20 by stopping the operation of the power device 20 . In addition, as shown in FIG. 5, a plurality of on-resistance threshold values may be set. In FIG. 5, four on-resistance thresholds ref11-ref14 of severity levels 1-4 are set. For example, a plurality of thresholds with different severity levels are set, such as level 1: 3V, level 2: 4V, level 3: 5V, and level 4: 6V. At this time, the counter value is set according to the severity level. For example, level 1: 100 times, level 2: 100 times, level 3: 80 times, level 4: 50 times, and level 5: 30 times. Then, steps S2 and S4 in FIG. 3 are performed for each threshold, and in steps S3 and S5, a severity level corresponding to the threshold is output as a function deterioration signal.

＜Ｂ－３．オン抵抗検出回路＞
図６はパワーデバイス２０の回路図である。半導体チップ２１は、直列接続された２つのＩＧＢＴ Ｔ１，Ｔ２と、ＩＧＢＴ Ｔ１，Ｔ２にそれぞれ逆並列接続されたダイオードＤ１，Ｄ２と、を備えている。ＩＧＢＴ Ｔ１のコレクタとＩＧＢＴ Ｔ２のエミッタとの間には、コンデンサＣ１と電源Ｖｃｃが並列に接続されている。また、ＩＧＢＴ Ｔ２のコレクタとＩＧＢＴ Ｔ１のコレクタの間には、コイルＬ１が接続されている。ＩＧＢＴ Ｔ１のゲート－エミッタ間には、負バイアス電源が接続されている。また、ＩＧＢＴ Ｔ２のゲート端子にはゲート抵抗ＲＧが接続されている。 <B-3. On-resistance detection circuit>
FIG. 6 is a circuit diagram of the power device 20. As shown in FIG. The semiconductor chip 21 includes two IGBTs T1 and T2 connected in series and diodes D1 and D2 connected in antiparallel to the IGBTs T1 and T2, respectively. A capacitor C1 and a power supply Vcc are connected in parallel between the collector of IGBT T1 and the emitter of IGBT T2. A coil L1 is connected between the collector of the IGBT T2 and the collector of the IGBT T1. A negative bias power supply is connected between the gate and emitter of the IGBT T1. A gate resistor RG is connected to the gate terminal of the IGBT T2.

オン抵抗検出回路３１Ａは、ＩＧＢＴ Ｔ２のセンス電流とエミッタ－コレクタ電圧ＶＣＥからオン抵抗を測定する。すなわち、オン抵抗検出回路３１Ａは、ＩＧＢＴ Ｔ２のオン抵抗を測定する。図７は、オン抵抗検出回路３１Ａによるオン抵抗の異常検出期間を示す図である。オン抵抗検出回路３１Ａは、センス電流Ｉｓｅｎｓｅが閾値ｒｅｆ２以上となった時刻ｔ０以降に、センス電流Ｉｓｅｎｓｅからコレクタ電流を測定し、当該コレクタ電流とエミッタ－コレクタ電圧ＶＣＥからオン抵抗を測定する。言い換えれば、オン抵抗検出回路３１Ａは、センス電流Ｉｓｅｎｓｅが閾値ｒｅｆ２以上である期間を、オン抵抗の異常検出期間とする。この異常検出期間にオン抵抗が閾値ｒｅｆ１以上となった場合に、オン抵抗検出回路３１Ａは機能低下信号を出力する。センス電流が閾値ｒｅｆ２以上の場合、すなわち半導体チップ２１に一定値以上の電流が流れたときにオン抵抗を測定することで、センス電流のばらつきによるオン抵抗の測定誤差を小さくすることができる。また、電流値が小さいセンス電流であれば、半導体チップ２１の電気特性に影響を与えずに測定することが可能である。 The on-resistance detection circuit 31A measures the on-resistance from the sense current of the IGBT T2 and the emitter-collector voltage VCE. That is, the on-resistance detection circuit 31A measures the on-resistance of the IGBT T2. FIG. 7 is a diagram showing an on-resistance abnormality detection period by the on-resistance detection circuit 31A. The on-resistance detection circuit 31A measures the collector current from the sense current Isense after time t0 when the sense current Isense becomes equal to or higher than the threshold ref2, and measures the on-resistance from the collector current and the emitter-collector voltage VCE. In other words, the on-resistance detection circuit 31A sets the period during which the sense current Isense is equal to or greater than the threshold value ref2 as the on-resistance abnormality detection period. When the on-resistance becomes equal to or greater than the threshold value ref1 during this abnormality detection period, the on-resistance detection circuit 31A outputs a function deterioration signal. By measuring the on-resistance when the sense current is equal to or greater than the threshold ref2, that is, when a current equal to or greater than a certain value flows through the semiconductor chip 21, the on-resistance measurement error due to variations in the sense current can be reduced. Also, if the sense current has a small current value, it can be measured without affecting the electrical characteristics of the semiconductor chip 21 .

図８は、オン抵抗検出回路３１Ａの構成を示している。オン抵抗検出回路３１Ａは、コンパレータ３１１と、コンパレータ３１２と、ＡＮＤゲート３１３を備えている。コンパレータ３１１には、ＩＧＢＴ Ｔｒ２のセンス電流Ｉｓｅｎｓｅと、センス電流の閾値ｒｅｆ２が入力される。コンパレータ３１１は、センス電流Ｉｓｅｎｓｅを閾値ｒｅｆ２と比較し、センス電流Ｉｓｅｎｓｅが閾値ｒｅｆ２以上のときにＨレベルの信号を、それ以外の場合にＬレベルの信号をＡＮＤゲート３１３に出力する。コンパレータ３１２には、ＩＧＢＴ Ｔｒ２のコレクタ－エミッタ電圧ＶＣＥから検出されたＯＮ抵抗と、ＯＮ抵抗の閾値ｒｅｆ１が入力される。コンパレータ３１２は、ＯＮ抵抗を閾値ｒｅｆ１と比較し、ＯＮ抵抗が閾値ｒｅｆ１以上のときにＨレベルの信号を、それ以外の場合にＬレベルの信号をＡＮＤゲート３１３に出力する。 FIG. 8 shows the configuration of the on-resistance detection circuit 31A. The on-resistance detection circuit 31A includes a comparator 311, a comparator 312, and an AND gate 313. The comparator 311 receives the sense current Isense of the IGBT Tr2 and the sense current threshold ref2. The comparator 311 compares the sense current Isense with a threshold ref2 and outputs an H level signal to the AND gate 313 when the sense current Isense is equal to or greater than the threshold ref2, otherwise outputs an L level signal. The ON resistance detected from the collector-emitter voltage VCE of the IGBT Tr2 and the ON resistance threshold ref1 are input to the comparator 312 . The comparator 312 compares the ON resistance with the threshold ref1 and outputs an H level signal to the AND gate 313 when the ON resistance is equal to or greater than the threshold ref1, and otherwise outputs an L level signal.

ＡＮＤゲート３１３は、コンパレータ３１３とコンパレータ３１２から共にＨレベルの信号が入力された場合に、Ｈレベルの信号、すなわち機能低下信号を出力し、それ以外の場合にＬレベルの信号を出力する。すなわち、ＡＮＤゲート３１３は、ＩＧＢＴ Ｔｒ２のセンス電流Ｉｓｅｎｓｅが閾値ｒｅｆ２以上かつＯＮ抵抗が閾値ｒｅｆ１以上である場合に、機能低下信号を出力する。 The AND gate 313 outputs an H level signal, ie, a function deterioration signal, when H level signals are input from both the comparators 313 and 312, and outputs an L level signal otherwise. That is, the AND gate 313 outputs a function deterioration signal when the sense current Isense of the IGBT Tr2 is equal to or greater than the threshold ref2 and the ON resistance is equal to or greater than the threshold ref1.

実施の形態１のパワーモジュール２０１は、スイッチング素子であるＩＧＢＴ Ｔ２と、スイッチング素子のセンス電流およびオン抵抗を測定する測定回路と、センス電流が第２閾値ｒｅｆ２以上となる異常検出期間において、オン抵抗が第１閾値ｒｅｆ１以上である場合に、スイッチング素子の異常を表す機能低下信号を出力する異常検出回路とを備える。異常検出回路では、オン抵抗を第１閾値ｒｅｆ１と比較する第１コンパレータ３１２と、センス電流を第２閾値ｒｅｆ２と比較する第２コンパレータ３１１とを備える。従って、パワーモジュール２０１によれば、コンパレータを用いた簡易な構成によってスイッチング素子のオン抵抗の異常を検出することが可能である。また、スイッチング素子の劣化による不具合が発生する前に機能低下信号が出力されるため、パワーデバイス２０の交換を促し、適切なメンテナンスにより搭載システムの急な停止を防ぐことができる。 The power module 201 of the first embodiment includes an IGBT T2 that is a switching element, a measurement circuit that measures the sense current and the on-resistance of the switching element, and an ON state during an abnormality detection period in which the sense current is equal to or greater than the second threshold ref 2 . and an abnormality detection circuit that outputs a function deterioration signal representing an abnormality of the switching element when the resistance is equal to or greater than the first threshold ref 1 . The abnormality detection circuit includes a first comparator 312 that compares the ON resistance with a first threshold ref1, and a second comparator 311 that compares the sense current with a second threshold ref2. Therefore, according to the power module 201, it is possible to detect an abnormality in the on-resistance of the switching element with a simple configuration using a comparator. In addition, since the function deterioration signal is output before a malfunction due to deterioration of the switching element occurs, replacement of the power device 20 is urged, and appropriate maintenance can prevent abrupt stoppage of the mounted system.

また、パワーモジュール２０１は、オン抵抗が第１閾値ｒｅｆ１以上となる回数をカウントし、回数が予め定められたカウンター値以上となる場合に、スイッチング素子の異常を表す信号を出力するカウンター回路３３を備える。従って、繰り返しオン抵抗が高くなった場合にスイッチング素子の異常を検出することができる。 In addition, the power module 201 counts the number of times the on-resistance becomes equal to or greater than the first threshold value ref 1 , and when the number of times becomes equal to or greater than a predetermined counter value, the counter circuit 33 outputs a signal indicating abnormality of the switching element. Prepare. Therefore, an abnormality of the switching element can be detected when the on-resistance repeatedly increases.

＜Ｃ．実施の形態２＞
図９は、実施の形態２のパワーモジュール２０２の構成を示すブロック図である。パワーモジュール２０２は、パワーデバイス２０と、パワーデバイス２０のオン抵抗を監視するモニター回路１０２とを備えている。モニター回路１０２は、実施の形態１のモニター回路１０１と比較すると、オン抵抗検出回路３１Ａに代えてオン抵抗検出回路３１Ｂを備えている。オン抵抗検出回路３１Ａは、図７に示すように、センス電流Ｉｓｅｎｓｅが閾値ｒｅｆ２以上である期間をオン抵抗の異常検出期間とした。これに対してオン抵抗検出回路３１Ｂは、センス電流が一定範囲となる期間をオン抵抗の異常検出期間とする。図１０は、オン抵抗検出回路３１Ｂによるオン抵抗の異常検出期間を示している。センス電流Ｉｓｅｎｓｅが閾値ｒｅｆ２以上かつ閾値ｒｅｆ３以下となる時刻ｔ０からｔ１まで、および時刻ｔ２以降が異常検出期間となる。このように、センス電流Ｉｓｅｎｓｅの上限を規定するのは、センス電流のオーバーシュート等のばらつきに対応するためである。 <C. Embodiment 2>
FIG. 9 is a block diagram showing the configuration of power module 202 according to the second embodiment. A power module 202 includes a power device 20 and a monitor circuit 102 that monitors the ON resistance of the power device 20 . The monitor circuit 102 includes an on-resistance detection circuit 31B instead of the on-resistance detection circuit 31A, as compared with the monitor circuit 101 of the first embodiment. As shown in FIG. 7, the on-resistance detection circuit 31A sets the period during which the sense current Isense is equal to or greater than the threshold value ref2 as the on-resistance abnormality detection period. On the other hand, the on-resistance detection circuit 31B uses the period in which the sense current is within a certain range as the abnormality detection period of the on-resistance. FIG. 10 shows the period during which the on-resistance detection circuit 31B detects an abnormality in the on-resistance. The abnormality detection period is from time t0 to t1 when the sense current Isense is greater than or equal to the threshold ref2 and less than or equal to the threshold ref3, and after time t2. The reason why the upper limit of the sense current Isense is defined in this way is to cope with variations such as overshoot of the sense current.

図１１は、オン抵抗検出回路３１Ｂの構成を示している。オン抵抗検出回路３１Ｂは、コンパレータ３１１，３１２，３１４とＡＮＤゲート３１３，３１５を備えている。コンパレータ３１１には、ＩＧＢＴ Ｔｒ２のセンス電流Ｉｓｅｎｓｅと、センス電流の閾値ｒｅｆ２が入力される。コンパレータ３１１は、センス電流Ｉｓｅｎｓｅを閾値ｒｅｆ２と比較し、センス電流Ｉｓｅｎｓｅが閾値ｒｅｆ２以上のときにＨレベルの信号を、それ以外の場合にＬレベルの信号をＡＮＤゲート３１５に出力する。コンパレータ３１４には、ＩＧＢＴ Ｔｒ２のセンス電流Ｉｓｅｎｓｅと、センス電流の閾値ｒｅｆ３が入力される。コンパレータ３１４は、センス電流Ｉｓｅｎｓｅを閾値ｒｅｆ３と比較し、センス電流Ｉｓｅｎｓｅが閾値ｒｅｆ３以下のときにＨレベルの信号を、それ以外の場合にＬレベルの信号をＡＮＤゲート３１５に出力する。 FIG. 11 shows the configuration of the on-resistance detection circuit 31B. The on-resistance detection circuit 31B includes comparators 311, 312, 314 and AND gates 313, 315. The comparator 311 receives the sense current Isense of the IGBT Tr2 and the sense current threshold ref2. Comparator 311 compares sense current Isense with threshold ref2 and outputs an H level signal to AND gate 315 when sense current Isense is equal to or greater than threshold ref2, and otherwise outputs an L level signal. The comparator 314 receives the sense current Isense of the IGBT Tr2 and the sense current threshold ref3. Comparator 314 compares sense current Isense with threshold ref3 and outputs an H level signal to AND gate 315 when sense current Isense is equal to or less than threshold ref3, and otherwise outputs an L level signal.

ＡＮＤゲート３１５は、コンパレータ３１３とコンパレータ３１４から共にＨレベルの信号が入力された場合にＨレベルの信号を、それ以外の場合にＬレベルの信号をＡＮＤゲート３１３に出力する。コンパレータ３１２には、ＩＧＢＴ Ｔｒ２のコレクタ－エミッタ電圧ＶＣＥから検出されたＯＮ抵抗と、ＯＮ抵抗の閾値ｒｅｆ１が入力される。コンパレータ３１２は、ＯＮ抵抗を閾値ｒｅｆ１と比較し、ＯＮ抵抗が閾値ｒｅｆ１以上のときにＨレベルの信号を、それ以外の場合にＬレベルの信号をＡＮＤゲート３１３に出力する。 The AND gate 315 outputs an H level signal to the AND gate 313 when H level signals are input from both the comparators 313 and 314 , and outputs an L level signal to the AND gate 313 otherwise. The ON resistance detected from the collector-emitter voltage VCE of the IGBT Tr2 and the ON resistance threshold ref1 are input to the comparator 312 . The comparator 312 compares the ON resistance with the threshold ref1 and outputs an H level signal to the AND gate 313 when the ON resistance is equal to or greater than the threshold ref1, and otherwise outputs an L level signal.

ＡＮＤゲート３１３は、ＡＮＤゲート３１５とコンパレータ３１２から共にＨレベルの信号が入力された場合にＨレベルの信号、すなわち機能低下信号を出力し、それ以外の場合にＬレベルの信号を出力する。すなわち、ＡＮＤゲート３１３は、ＩＧＢＴ Ｔｒ２のセンス電流Ｉｓｅｎｓｅが閾値ｒｅｆ２以上かつ閾値ｒｅｆ３未満で、ＯＮ抵抗が閾値ｒｅｆ１以上である場合に、機能低下信号を出力する。 The AND gate 313 outputs an H level signal, that is, a function deterioration signal when both the AND gate 315 and the comparator 312 input H level signals, and otherwise outputs an L level signal. That is, the AND gate 313 outputs a function deterioration signal when the sense current Isense of the IGBT Tr2 is equal to or greater than the threshold ref2 and less than the threshold ref3 and the ON resistance is equal to or greater than the threshold ref1.

実施の形態２のパワーモジュール２０２において、異常検出期間は、センス電流が第２閾値ｒｅｆ２以上で、第２閾値ｒｅｆ２より大きい第３閾値ｒｅｆ３以下となる期間であり、異常検出回路であるオン抵抗検出回路３１Ｂは、オン抵抗検出回路３１Ａの構成に加えて、センス電流Ｉｓｅｎｓｅを第３閾値ｒｅｆ３と比較する第３コンパレータ３１４と、第３コンパレータと第１コンパレータの出力が入力される第１ＡＮＤゲート３１５と、をさらに備える。従って、パワーモジュール２０２によれば、センス電流がオーバーシュートした時にオン抵抗の異常検出を避けることにより、オン抵抗の異常を高精度に検出することができる。 In the power module 202 of Embodiment 2, the abnormality detection period is a period in which the sense current is equal to or greater than the second threshold ref2 and equal to or less than the third threshold ref3, which is greater than the second threshold ref2. In addition to the configuration of the ON resistance detection circuit 31A, the resistance detection circuit 31B includes a third comparator 314 that compares the sense current Isense with a third threshold ref3, and a first AND gate to which the outputs of the third comparator and the first comparator are input. 315 and . Therefore, according to the power module 202, an abnormality in the ON resistance can be detected with high precision by avoiding detection of an abnormality in the ON resistance when the sense current overshoots.

＜Ｄ．実施の形態３＞
図１２は、実施の形態３のパワーモジュール２０３の構成を示すブロック図である。パワーモジュール２０３は、パワーデバイス２０と、パワーデバイス２０のオン抵抗を監視するモニター回路１０３とを備えている。モニター回路１０３は、実施の形態１のモニター回路１０１と比較すると、オン抵抗検出回路３１Ａに代えてオン抵抗検出回路３１Ｃを備えている。 <D. Embodiment 3>
FIG. 12 is a block diagram showing the configuration of power module 203 according to the third embodiment. A power module 203 includes a power device 20 and a monitor circuit 103 that monitors the ON resistance of the power device 20 . The monitor circuit 103 includes an on-resistance detection circuit 31C instead of the on-resistance detection circuit 31A, as compared with the monitor circuit 101 of the first embodiment.

図１３は、オン抵抗検出回路３１Ｃにおけるオン抵抗の異常検出期間を示している。オン抵抗検出回路３１Ｃは、センス電流Ｉｓｅｎｓｅが時刻ｔ０において閾値ｒｅｆ２以上閾値ｒｅｆ３以下の値をとり、さらにそこから一定時間だけ遅延した時刻ｔ１においても閾値ｒｅｆ２以上閾値ｒｅｆ３以下の値をとる場合に、オン抵抗の異常検出をスタートする。このように、オン抵抗の異常検出期間を時刻ｔ１まで遅延することによって、スイッチングタイミングでない安定した定常状態でオン抵抗を測定することが可能となる。 FIG. 13 shows an on-resistance abnormality detection period in the on-resistance detection circuit 31C. When the sense current Isense takes a value equal to or greater than the threshold ref2 and equal to or smaller than the threshold ref3 at time t0, and further takes a value equal to or greater than the threshold ref2 and equal to or smaller than the threshold ref3 at time t1, which is delayed by a certain period of time, the on-resistance detection circuit 31C Start detection of on-resistance anomalies. In this way, by delaying the detection period of abnormality of the on-resistance until the time t1, it becomes possible to measure the on-resistance in a stable steady state at no switching timing.

図１４は、オン抵抗検出回路３１Ｃの構成を示している。オン抵抗検出回路３１Ｃは、コンパレータ３１１，３１２，３１４、ＡＮＤゲート３１３，３１５，３１６、および遅延回路３１７を備えている。 FIG. 14 shows the configuration of the on-resistance detection circuit 31C. The on-resistance detection circuit 31C includes comparators 311, 312, 314, AND gates 313, 315, 316, and a delay circuit 317.

コンパレータ３１１，３１２，３１４の動作は実施の形態２と同様である。ＡＮＤゲート３１５は、コンパレータ３１３とコンパレータ３１４から共にＨレベルの信号が入力された場合にＨレベルの信号を、それ以外の場合にＬレベルの信号を、ＡＮＤゲート３１６と遅延回路３１７に出力する。遅延回路３１７は、入力信号を一定時間遅延してＡＮＤゲート３１６に出力する。ＡＮＤゲート３１６は、ＡＮＤゲート３１５と遅延回路３１７から共にＨレベルの信号が入力された場合にＨレベルの信号を、それ以外の場合にＬレベルの信号をＡＮＤゲート３１３に出力する。すなわち、ＡＮＤゲート３１６は、第１の測定タイミングと、そこから遅延回路３１７の遅延時間だけ遅れた第２の測定タイミングの両方において、センス電流Ｉｓｅｎｓｅが閾値ｒｅｆ２以上閾値ｒｅｆ３以下の値をとったときに、Ｈレベルの信号を出力する。 The operations of comparators 311, 312, and 314 are the same as in the second embodiment. AND gate 315 outputs an H level signal to AND gate 316 and delay circuit 317 when H level signals are input from both comparators 313 and 314 , and otherwise outputs an L level signal. Delay circuit 317 delays the input signal for a given period of time and outputs the result to AND gate 316 . AND gate 316 outputs an H level signal to AND gate 313 when H level signals are input from both AND gate 315 and delay circuit 317 , and outputs an L level signal to AND gate 313 otherwise. That is, when the sense current Isense takes a value equal to or greater than the threshold ref2 and equal to or less than the threshold ref3 at both the first measurement timing and the second measurement timing delayed by the delay time of the delay circuit 317, the AND gate 316 , an H level signal is output.

ＡＮＤゲート３１３は、ＡＮＤゲート３１６とコンパレータ３１２から共にＨレベルの信号が入力された場合に、Ｈレベルの信号、すなわち機能低下信号を出力する。すなわち、ＡＮＤゲート３１３は、第１の測定タイミングと第２の測定タイミングの両方においてセンス電流Ｉｓｅｎｓｅが閾値ｒｅｆ２以上閾値ｒｅｆ３以下の値をとり、ＯＮ抵抗が閾値ｒｅｆ１以上である場合に、機能低下信号を出力する。 When the AND gate 316 and the comparator 312 both input H-level signals, the AND gate 313 outputs an H-level signal, that is, a function deterioration signal. That is, the AND gate 313 outputs a function deterioration signal when the sense current Isense takes a value equal to or greater than the threshold ref2 and equal to or less than the threshold ref3 at both the first measurement timing and the second measurement timing, and the ON resistance is equal to or greater than the threshold ref1. to output

実施の形態３のパワーモジュール２０３において、異常検出回路であるオン抵抗検出回路３１Ｃは、第１ＡＮＤゲートであるＡＮＤゲート３１５の出力信号を遅延する遅延回路３１７と、ＡＮＤゲート３１５の出力信号と、遅延回路３１７の出力信号とが入力される第２ＡＮＤゲートであるＡＮＤゲート３１６とを備える。そして、異常検出期間は、第１の測定タイミングと、第１の測定タイミングから遅延回路による遅延時間だけ遅延した第２の測定タイミングの両方において、センス電流が第２閾値以上かつ第３閾値以下となった場合の、第２の測定タイミング以降の期間である。これにより、オン抵抗検出回路３１Ｃは、スイッチングタイミングでない安定した定常状態でオン抵抗の異常を高精度に検出することができる。
In the power module 203 of the third embodiment, the on-resistance detection circuit 31C, which is the abnormality detection circuit, includes a delay circuit 317 that delays the output signal of the AND gate 315 that is the first AND gate, the output signal of the AND gate 315, the delay and an AND gate 316 which is a second AND gate to which the output signal of the circuit 317 is input. In the abnormality detection period, the sense current is greater than or equal to the second threshold and less than or equal to the third threshold at both the first measurement timing and the second measurement timing delayed by the delay time of the delay circuit from the first measurement timing. This is the period after the second measurement timing when As a result, the on-resistance detection circuit 31C can detect an anomaly in the on-resistance with high accuracy in a stable steady state at no switching timing.

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。 In addition, within the scope of the invention, each embodiment can be freely combined, and each embodiment can be appropriately modified or omitted.

１１ Ａ／Ｄコンバータ、１２ メモリ、１３ ＣＰＵ、２０ パワーデバイス、２１ 半導体チップ、３１Ａ，３１Ｂ，３１Ｃ オン抵抗検出回路、３２ メモリ、３３ カウンター回路、１００，１０１，１０２，１０３ モニター回路、２０１，２０２，２０３ パワーモジュール、３１１，３１２，３１３，３１４ コンパレータ、３１５，３１６ ＡＮＤゲート、３１７ 遅延回路。 11 A/D converter, 12 memory, 13 CPU, 20 power device, 21 semiconductor chip, 31A, 31B, 31C ON resistance detection circuit, 32 memory, 33 counter circuit, 100, 101, 102, 103 monitor circuit, 201, 202 , 203 power module, 311, 312, 313, 314 comparator, 315, 316 AND gate, 317 delay circuit.

Claims (5)

スイッチング素子と、
前記スイッチング素子のセンス電流およびオン抵抗を測定する測定回路と、
前記センス電流が第２閾値以上となる異常検出期間において、前記オン抵抗が第１閾値以上である場合に、前記スイッチング素子の異常を表す信号を出力する異常検出回路とを備え、
前記異常検出回路は、
前記オン抵抗を前記第１閾値と比較する第１コンパレータと、
前記センス電流を前記第２閾値と比較する第２コンパレータとを備える、
パワーモジュール。 a switching element;
a measurement circuit that measures the sense current and on-resistance of the switching element;
an abnormality detection circuit that outputs a signal representing an abnormality of the switching element when the on-resistance is equal to or greater than a first threshold in an abnormality detection period in which the sense current is equal to or greater than a second threshold;
The abnormality detection circuit is
a first comparator that compares the on-resistance with the first threshold;
a second comparator that compares the sense current to the second threshold;
power module. 前記異常検出期間は、前記センス電流が前記第２閾値以上で、前記第２閾値より大きい第３閾値以下となる期間であり、
前記異常検出回路は、
前記センス電流を前記第３閾値と比較する第３コンパレータと、
前記第３コンパレータと前記第１コンパレータの出力が入力される第１ＡＮＤゲートと、をさらに備える、
請求項１に記載のパワーモジュール。 The abnormality detection period is a period in which the sense current is equal to or greater than the second threshold and equal to or less than a third threshold greater than the second threshold,
The abnormality detection circuit is
a third comparator that compares the sense current to the third threshold;
further comprising a first AND gate to which the third comparator and the output of the first comparator are input;
The power module according to claim 1. 前記異常検出回路は、
前記第１ＡＮＤゲートの出力信号を遅延する遅延回路と、
前記第１ＡＮＤゲートの出力信号と、前記遅延回路の出力信号とが入力される第２ＡＮＤゲートとをさらに備え、
前記異常検出期間は、第１の測定タイミングと、前記第１の測定タイミングから前記遅延回路による遅延時間だけ遅延した第２の測定タイミングの両方において、前記センス電流が前記第２閾値以上かつ前記第３閾値以下となった場合の、前記第２の測定タイミング以降の期間である、
請求項２に記載のパワーモジュール。 The abnormality detection circuit is
a delay circuit that delays the output signal of the first AND gate;
a second AND gate to which the output signal of the first AND gate and the output signal of the delay circuit are input;
In the abnormality detection period, the sense current is equal to or greater than the second threshold value and the second measurement timing is delayed at both the first measurement timing and the second measurement timing delayed by the delay time of the delay circuit from the first measurement timing. 3 It is a period after the second measurement timing when it is less than or equal to the threshold,
The power module according to claim 2. 前記オン抵抗が前記第１閾値以上となる回数をカウントし、前記回数が予め定められたカウンター値以上となる場合に、前記スイッチング素子の異常を表す信号を出力するカウンター回路をさらに備える、
請求項１から３のいずれか１項に記載のパワーモジュール。 Further comprising a counter circuit that counts the number of times the on-resistance is greater than or equal to the first threshold value, and outputs a signal indicating an abnormality of the switching element when the number of times is greater than or equal to a predetermined counter value,
The power module according to any one of claims 1 to 3. 前記第１閾値はユーザが設定可能である、
請求項１から４のいずれか１項に記載のパワーモジュール。 wherein the first threshold is user-configurable;
The power module according to any one of claims 1 to 4.
JP2019005002A 2019-01-16 2019-01-16 power module Active JP7105706B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019005002A JP7105706B2 (en) 2019-01-16 2019-01-16 power module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019005002A JP7105706B2 (en) 2019-01-16 2019-01-16 power module

Publications (2)

Publication Number Publication Date
JP2020114144A JP2020114144A (en) 2020-07-27
JP7105706B2 true JP7105706B2 (en) 2022-07-25

Family

ID=71666150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019005002A Active JP7105706B2 (en) 2019-01-16 2019-01-16 power module

Country Status (1)

Country Link
JP (1) JP7105706B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109005407B (en) * 2015-05-15 2023-09-01 华为技术有限公司 Video image encoding and decoding method, encoding device and decoding device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003047284A (en) 2001-07-30 2003-02-14 Nikon Corp Switching element abnormality detector, pwm amplifier, motor driver, stage apparatus, exposure system, device manufactured by this exposure system, and method of manufacturing device
JP2011071174A (en) 2009-09-24 2011-04-07 Renesas Electronics Corp Semiconductor device and method of detecting characteristic degradation of semiconductor device
WO2017168951A1 (en) 2016-03-29 2017-10-05 三菱電機株式会社 Overheat protection control device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003047284A (en) 2001-07-30 2003-02-14 Nikon Corp Switching element abnormality detector, pwm amplifier, motor driver, stage apparatus, exposure system, device manufactured by this exposure system, and method of manufacturing device
JP2011071174A (en) 2009-09-24 2011-04-07 Renesas Electronics Corp Semiconductor device and method of detecting characteristic degradation of semiconductor device
WO2017168951A1 (en) 2016-03-29 2017-10-05 三菱電機株式会社 Overheat protection control device

Also Published As

Publication number Publication date
JP2020114144A (en) 2020-07-27

Similar Documents

Publication Publication Date Title
US7675763B2 (en) Semiconductor power converter apparatus
US9337719B2 (en) Power converter control device
US10116296B2 (en) Semiconductor integrated circuit device and electronic device
JP2013106464A (en) Semiconductor device
CN107466424B (en) Power module
JP2009159662A (en) Control circuit for power semiconductor devices
US9960739B2 (en) Semiconductor integrated circuit
JP7105706B2 (en) power module
US11575371B2 (en) Semiconductor device
CN110739941B (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips
JP4752904B2 (en) Temperature measuring circuit and method
US11092624B2 (en) Voltage monitoring circuit with adjustable thresholds
US11454550B2 (en) Temperature detection device
JP5321024B2 (en) Switching element abnormality detection device
JP6168836B2 (en) DC power supply device and converter output current limiting method
US9000830B2 (en) Method and apparatus for protecting transistors
EP3506505A1 (en) Detection device, protection system and method for series connected switch devices
US20230088396A1 (en) Drive device for voltage-controlled semiconductor element
JP2017108244A (en) Control circuit for semiconductor device
US11435395B2 (en) Circuit and method to detect defects in a power switching device
TWI831541B (en) Abnormal current monitoring device and abnormal current monitoring method
US20240142511A1 (en) Semiconductor device
JP7023357B2 (en) Motor control device
US7443703B2 (en) Semiconductor device
TW202331282A (en) power conversion device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220712

R150 Certificate of patent or registration of utility model

Ref document number: 7105706

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150