JP7101776B2 - 行列入力を行列プロセッサ用のベクトル化入力に変換するためのシステムおよび方法 - Google Patents
行列入力を行列プロセッサ用のベクトル化入力に変換するためのシステムおよび方法 Download PDFInfo
- Publication number
- JP7101776B2 JP7101776B2 JP2020529454A JP2020529454A JP7101776B2 JP 7101776 B2 JP7101776 B2 JP 7101776B2 JP 2020529454 A JP2020529454 A JP 2020529454A JP 2020529454 A JP2020529454 A JP 2020529454A JP 7101776 B2 JP7101776 B2 JP 7101776B2
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- data
- input
- convolution
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000011159 matrix material Substances 0.000 title claims description 157
- 238000000034 method Methods 0.000 title claims description 31
- 238000013507 mapping Methods 0.000 claims description 15
- 238000004364 calculation method Methods 0.000 claims description 9
- 230000004044 response Effects 0.000 claims 1
- 230000006870 function Effects 0.000 description 10
- 238000012545 processing Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000011176 pooling Methods 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/15—Correlation function computation including computation of convolution operations
- G06F17/153—Multidimensional correlation or convolution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/5443—Sum of products
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/28—Enhancement of operational speed, e.g. by using several microcontrol devices operating in parallel
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T5/00—Image enhancement or restoration
- G06T5/10—Image enhancement or restoration using non-spatial domain filtering
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/045—Combinations of networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Software Systems (AREA)
- Computing Systems (AREA)
- Databases & Information Systems (AREA)
- Algebra (AREA)
- Image Processing (AREA)
- Complex Calculations (AREA)
Description
本出願は、発明者としてPeter Joseph Bannon、William A.McGee、およびEmil Talpesを列挙する、2017年12月12日に出願され、「SYSTEMS AND METHODS FOR CONVERTING A MATRIX INPUT TO A VECTORIZED INPUT FOR A MATRIX PROCESSOR」と題する、共同所有の米国特許出願第15/839,234号(整理番号20150-2166)の優先権を主張する。前述の特許文書の各々は、その全体が参照により本明細書に組み込まれる。
Claims (16)
- 行列乗算システムに含まれる行列データを行列プロセッサの入力にマッピングするための方法であって、
前記行列乗算システムに含まれるシーケンサを介して、フィルタサイズまたはストライドの1つまたは複数を示す1つまたは複数のフィルタパラメータを受け取るステップであって、前記シーケンサは、第1の行列データおよび第2の行列データを含む複数の入力データを識別し、前記第1の行列データおよび前記第2の行列データはベクトル化され、前記行列プロセッサの入力列として使用されて前記シーケンサは、前記フィルタパラメータに従ってメモリの位置から前記入力データを選択することで、前記入力データが前記行列プロセッサ内の予想される位置に一致するようにフォーマットされる、ステップと、
前記行列プロセッサによって処理されるべき前記第1の行列データを受け取るステップであって、前記行列プロセッサは、M×N行列として配置された複数のハードウェア要素を備える、ステップと、
前記行列プロセッサに関連付けられた入力ベクトルの長さを識別するステップと、
第1の要素ごとのシーケンス演算を使用して、前記第1の行列データを前記入力ベクトルにマッピングするステップであって、第1のデータ要素が、前記第1の行列データを含む畳み込み演算の第1のサイクルに従って、前記入力ベクトル内に配置され、前記入力ベクトルが前記行列プロセッサに整列される、ステップと、
前記行列プロセッサによって処理されるべき前記第2の行列データと、冗長である前記第1の行列データ内の少なくとも1つの冗長要素を識別するステップと、
前記少なくとも1つの冗長要素が、キャッシュ内に記憶されたローカルコピーからロードされるように構成されるように、前記少なくとも1つの冗長要素を前記キャッシュ内に記憶するステップと、
第2の要素ごとのシーケンス演算を使用して、前記第2の行列データを前記入力ベクトルにマッピングするステップであって、第2のデータ要素が、前記畳み込み演算の第2のサイクルに従って、前記入力ベクトル内に配置される、ステップと、
前記キャッシュから前記少なくとも1つの冗長要素を取得するステップと、を含む、方法。 - 前記第1の行列データおよび前記第2の行列データが、1つまたは複数の畳み込み演算に関連する、請求項1に記載の方法。
- 前記キャッシュから前記少なくとも1つの冗長要素を検索することが、メモリの外部から前記少なくとも1つの冗長要素を検索することを必要としないように、前記キャッシュがローカルな記憶位置である、請求項1に記載の方法。
- 前記入力ベクトルの長さを識別する前記ステップに関連する前記行列プロセッサの少なくとも1つのハードウェア構成を識別するステップをさらに含む、請求項1に記載の方法。
- 前記入力ベクトルの長さが、畳み込みパラメータに基づいている、請求項4に記載の方法。
- 前記畳み込みパラメータが、3次元データ行列を表す1つまたは複数のアドレスを含む、請求項5に記載の方法。
- 前記畳み込みパラメータが、フィルタサイズ、重みの数、およびストライドのうちの少なくとも1つを含む、請求項6に記載の方法。
- 前記第1の行列データを前記入力ベクトルにマッピングするステップが、前記行列プロセッサのハードウェア構成に少なくとも部分的に基づいて、前記第1の行列データを前記入力ベクトルに整列させるステップを含む、請求項1に記載の方法。
- 前記冗長要素を決定するためにフィルタサイズおよびストライドのうちの少なくとも1つを使用する状態機械をさらに備える、請求項1に記載の方法。
- 前記第1の行列データおよび前記第2の行列データは、入力画像のそれぞれの部分を形成する、請求項1に記載の方法。
- 畳み込みデータを行列プロセッサにマッピングして計算速度を高めるためのシステムであって、
画像データを保持するメモリデバイスと、
制御ロジックと、
シーケンサであって、前記シーケンサは、フィルタサイズまたはストライドの1つまたは複数を示す1つまたは複数のフィルタパラメータを受け取るように構成され、前記シーケンサは、第1の行列データおよび第2の行列データを含む複数の入力データを識別し、前記第1の行列データおよび前記第2の行列データはベクトル化されて前記行列プロセッサの入力列として使用され、前記シーケンサが前記フィルタパラメータに従ってメモリの位置から前記入力データを選択することで、前記入力データが前記行列プロセッサ内の予想される位置に一致するようにフォーマットされる、シーケンサと、
前記制御ロジックおよび前記メモリデバイスに結合されたデータフォーマッタと、
を備え、前記データフォーマッタが、
畳み込み命令を受け取ることに応答して、畳み込み演算に関連付けられた前記第1の行列データおよび前記第2の行列データを識別するステップと、
前記行列プロセッサに関連付けられた入力ベクトルの長さを識別するステップと、
要素ごとのシーケンス演算を使用して、前記第1の行列データを前記入力ベクトルにマッピングするステップであって、第1のデータ要素が、前記第1の行列データを含む畳み込み演算の第1のサイクルに従って、前記入力ベクトル内に配置され、前記入力ベクトルが前記行列プロセッサに整列される、ステップと、
前記行列プロセッサによって処理されるべき第2の行列データと、冗長である前記第1の行列データ内の少なくとも1つの冗長要素を識別するステップと、
前記少なくとも1つの冗長要素が、キャッシュ内に記憶されたローカルコピーからロードされるように構成されるように、前記少なくとも1つの冗長要素をキャッシュ内に記憶するステップと、
前記要素ごとのシーケンス演算を使用して、前記第2の行列データを前記入力ベクトルにマッピングするステップであって、第2のデータ要素が、前記畳み込み演算の第2のサイクルに従って、前記入力ベクトル内に配置される、ステップと、
前記キャッシュから前記少なくとも1つの冗長要素を取得するステップと、を実行するように構成される、システム。 - 前記入力ベクトルを生成するために論理回路をさらに備える、請求項11に記載のシステム。
- 前記行列プロセッサが、ドット積を生成して畳み込み結果を出力するために、前記第1および第2の行列データを使用してドット乗算を実行する複数のサブ回路を備える、請求項11に記載のシステム。
- 前記畳み込み結果が、画像の領域へのフィルタの適用に対応する出力行列である、請求項13に記載のシステム。
- 前記マッピングを実行するシーケンサをさらに備える、請求項11に記載のシステム。
- 前記データフォーマッタが、前記冗長要素を決定するためにフィルタサイズおよびストライドのうちの少なくとも1つを使用する状態機械を備える、請求項11に記載のシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/839,234 | 2017-12-12 | ||
US15/839,234 US10747844B2 (en) | 2017-12-12 | 2017-12-12 | Systems and methods for converting a matrix input to a vectorized input for a matrix processor |
PCT/US2018/065036 WO2019118517A1 (en) | 2017-12-12 | 2018-12-11 | Systems and methods for converting a matrix input to a vectorized input for a matrix processor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021507335A JP2021507335A (ja) | 2021-02-22 |
JP7101776B2 true JP7101776B2 (ja) | 2022-07-15 |
Family
ID=66696896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020529454A Active JP7101776B2 (ja) | 2017-12-12 | 2018-12-11 | 行列入力を行列プロセッサ用のベクトル化入力に変換するためのシステムおよび方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10747844B2 (ja) |
EP (1) | EP3724771A4 (ja) |
JP (1) | JP7101776B2 (ja) |
KR (1) | KR102451239B1 (ja) |
CN (1) | CN111465924B (ja) |
WO (1) | WO2019118517A1 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11893393B2 (en) | 2017-07-24 | 2024-02-06 | Tesla, Inc. | Computational array microprocessor system with hardware arbiter managing memory requests |
US10671349B2 (en) * | 2017-07-24 | 2020-06-02 | Tesla, Inc. | Accelerated mathematical engine |
US11409692B2 (en) | 2017-07-24 | 2022-08-09 | Tesla, Inc. | Vector computational unit |
US11157441B2 (en) | 2017-07-24 | 2021-10-26 | Tesla, Inc. | Computational array microprocessor system using non-consecutive data formatting |
US11256977B2 (en) * | 2017-12-29 | 2022-02-22 | Facebook, Inc. | Lowering hardware for neural networks |
US11561791B2 (en) | 2018-02-01 | 2023-01-24 | Tesla, Inc. | Vector computational unit receiving data elements in parallel from a last row of a computational array |
US11468302B2 (en) * | 2018-03-13 | 2022-10-11 | Recogni Inc. | Efficient convolutional engine |
US11709911B2 (en) * | 2018-10-03 | 2023-07-25 | Maxim Integrated Products, Inc. | Energy-efficient memory systems and methods |
CN111338974A (zh) * | 2018-12-19 | 2020-06-26 | 超威半导体公司 | 用于矩阵数学指令集的图块化算法 |
US20200320002A1 (en) * | 2019-04-04 | 2020-10-08 | EMC IP Holding Company LLC | Intelligently managing data facility caches |
CN112766453A (zh) * | 2019-10-21 | 2021-05-07 | 华为技术有限公司 | 一种数据处理装置及数据处理方法 |
CN111242293B (zh) * | 2020-01-13 | 2023-07-18 | 腾讯科技(深圳)有限公司 | 一种处理部件、数据处理的方法以及电子设备 |
CN111325816B (zh) * | 2020-02-11 | 2022-11-04 | 重庆特斯联智慧科技股份有限公司 | 一种特征图处理方法、装置、存储介质及终端 |
US11347486B2 (en) * | 2020-03-27 | 2022-05-31 | Advanced Micro Devices, Inc. | Compiler-initiated tile replacement to enable hardware acceleration resources |
US11687764B2 (en) * | 2020-04-17 | 2023-06-27 | Samsung Electronics Co., Ltd. | System and method for increasing utilization of dot-product based neural network accelerator |
US12001262B2 (en) * | 2021-05-25 | 2024-06-04 | Maxim Integrated Products, Inc. | Systems and methods for performing in-flight computations |
CN114461978B (zh) * | 2022-04-13 | 2022-07-08 | 苏州浪潮智能科技有限公司 | 数据处理方法、装置、电子设备及可读存储介质 |
TWI831643B (zh) * | 2023-03-13 | 2024-02-01 | 鴻海精密工業股份有限公司 | 交通標誌識別方法及相關設備 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160342893A1 (en) | 2015-05-21 | 2016-11-24 | Google Inc. | Rotating data for neural network computations |
US20160379109A1 (en) | 2015-06-29 | 2016-12-29 | Microsoft Technology Licensing, Llc | Convolutional neural networks on hardware accelerators |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6901422B1 (en) | 2001-03-21 | 2005-05-31 | Apple Computer, Inc. | Matrix multiplication in a vector processing system |
US9170812B2 (en) | 2002-03-21 | 2015-10-27 | Pact Xpp Technologies Ag | Data processing system having integrated pipelined array data processor |
CN100498727C (zh) * | 2005-12-19 | 2009-06-10 | 国际商业机器公司 | 矩阵的解压缩方法和设备 |
US20070174429A1 (en) | 2006-01-24 | 2007-07-26 | Citrix Systems, Inc. | Methods and servers for establishing a connection between a client system and a virtual machine hosting a requested computing environment |
US8190905B1 (en) | 2006-09-29 | 2012-05-29 | Netapp, Inc. | Authorizing administrative operations using a split knowledge protocol |
US8984043B2 (en) | 2009-12-23 | 2015-03-17 | Intel Corporation | Multiplying and adding matrices |
CN102541814B (zh) * | 2010-12-27 | 2015-10-14 | 北京国睿中数科技股份有限公司 | 用于数据通信处理器的矩阵计算装置和方法 |
CN102411558B (zh) * | 2011-10-31 | 2015-05-13 | 中国人民解放军国防科学技术大学 | 面向向量处理器的大矩阵相乘的向量化实现方法 |
WO2014105011A1 (en) * | 2012-12-26 | 2014-07-03 | Intel Corporation | Coalescing adjacent gather/scatter operations |
WO2014125543A1 (ja) * | 2013-02-15 | 2014-08-21 | 日本電気株式会社 | 情報処理装置 |
US10223333B2 (en) * | 2014-08-29 | 2019-03-05 | Nvidia Corporation | Performing multi-convolution operations in a parallel processing system |
US10255547B2 (en) * | 2014-12-04 | 2019-04-09 | Nvidia Corporation | Indirectly accessing sample data to perform multi-convolution operations in a parallel processing system |
US9996350B2 (en) * | 2014-12-27 | 2018-06-12 | Intel Corporation | Hardware apparatuses and methods to prefetch a multidimensional block of elements from a multidimensional array |
US20160239706A1 (en) | 2015-02-13 | 2016-08-18 | Qualcomm Incorporated | Convolution matrix multiply with callback for deep tiling for deep convolutional neural networks |
CN106250103A (zh) * | 2016-08-04 | 2016-12-21 | 东南大学 | 一种卷积神经网络循环卷积计算数据重用的*** |
CN106407158B (zh) * | 2016-09-12 | 2019-01-29 | 东南大学 | 一种gpu加速的批处理同构稀疏矩阵乘满向量的处理方法 |
WO2018071546A1 (en) * | 2016-10-11 | 2018-04-19 | The Research Foundation For The State University Of New York | System, method, and accelerator to process convolutional neural network layers |
CN106445471B (zh) | 2016-10-13 | 2018-06-01 | 北京百度网讯科技有限公司 | 处理器和用于在处理器上执行矩阵乘运算的方法 |
US10310768B1 (en) * | 2017-01-11 | 2019-06-04 | Ambarella, Inc. | Convolution calculations in multiple dimensions |
US10795836B2 (en) * | 2017-04-17 | 2020-10-06 | Microsoft Technology Licensing, Llc | Data processing performance enhancement for neural networks using a virtualized data iterator |
JP6958027B2 (ja) * | 2017-07-03 | 2021-11-02 | 富士通株式会社 | 演算処理装置及び演算処理装置の制御方法 |
US10671349B2 (en) * | 2017-07-24 | 2020-06-02 | Tesla, Inc. | Accelerated mathematical engine |
US11803377B2 (en) * | 2017-09-08 | 2023-10-31 | Oracle International Corporation | Efficient direct convolution using SIMD instructions |
GB2568086B (en) * | 2017-11-03 | 2020-05-27 | Imagination Tech Ltd | Hardware implementation of convolution layer of deep neutral network |
-
2017
- 2017-12-12 US US15/839,234 patent/US10747844B2/en active Active
-
2018
- 2018-12-11 KR KR1020207017612A patent/KR102451239B1/ko active IP Right Grant
- 2018-12-11 EP EP18888877.0A patent/EP3724771A4/en active Pending
- 2018-12-11 WO PCT/US2018/065036 patent/WO2019118517A1/en unknown
- 2018-12-11 CN CN201880080148.7A patent/CN111465924B/zh active Active
- 2018-12-11 JP JP2020529454A patent/JP7101776B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160342893A1 (en) | 2015-05-21 | 2016-11-24 | Google Inc. | Rotating data for neural network computations |
US20160379109A1 (en) | 2015-06-29 | 2016-12-29 | Microsoft Technology Licensing, Llc | Convolutional neural networks on hardware accelerators |
Also Published As
Publication number | Publication date |
---|---|
US10747844B2 (en) | 2020-08-18 |
KR20200089302A (ko) | 2020-07-24 |
EP3724771A1 (en) | 2020-10-21 |
JP2021507335A (ja) | 2021-02-22 |
CN111465924A (zh) | 2020-07-28 |
EP3724771A4 (en) | 2021-09-29 |
WO2019118517A1 (en) | 2019-06-20 |
CN111465924B (zh) | 2023-11-17 |
US20190179870A1 (en) | 2019-06-13 |
KR102451239B1 (ko) | 2022-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7101776B2 (ja) | 行列入力を行列プロセッサ用のベクトル化入力に変換するためのシステムおよび方法 | |
JP7374236B2 (ja) | 加速数学エンジン | |
JP6977239B2 (ja) | 行列乗算器 | |
US20240012644A1 (en) | Efficient direct convolution using simd instructions | |
EP3093757B1 (en) | Multi-dimensional sliding window operation for a vector processor | |
CN113396387A (zh) | 具有处理流水线的乘法器-累加器电路***以及操作该电路***的方法 | |
Nguyen et al. | The FPGA implementation of a one-bit-per-pixel image registration algorithm | |
US12014505B2 (en) | Method and apparatus with convolution neural network processing using shared operand | |
Yousefzadeh et al. | Energy-efficient in-memory address calculation | |
JP6981223B2 (ja) | 疎行列ベクトル積演算装置及び疎行列ベクトル積演算方法 | |
CN113077042A (zh) | 卷积神经网络的数据重用与高效处理方法 | |
Sunny et al. | Spectral-Blaze: A High-Performance FFT-Based CNN Accelerator | |
Grigoras | Instance directed tuning for sparse matrix kernels on reconfigurable accelerators |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210921 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20211217 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220322 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220628 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220705 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7101776 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |