JP7101147B2 - Semiconductor equipment - Google Patents
Semiconductor equipment Download PDFInfo
- Publication number
- JP7101147B2 JP7101147B2 JP2019142766A JP2019142766A JP7101147B2 JP 7101147 B2 JP7101147 B2 JP 7101147B2 JP 2019142766 A JP2019142766 A JP 2019142766A JP 2019142766 A JP2019142766 A JP 2019142766A JP 7101147 B2 JP7101147 B2 JP 7101147B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ohmic electrode
- sample
- semiconductor device
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
本発明は半導体装置等に関する。 The present invention relates to a semiconductor device or the like.
スイッチング素子として用いられる電力用半導体素子(パワーデバイス)を搭載した半導体装置(パワーモジュール)は、現在、電動機の制御等に不可欠な状況である。このような半導体装置は、大電流を制御するため、半導体素子には大きな発熱が生じ、半導体素子のみならず、その周囲(接合部等)も高温になる。このため半導体装置には、高い耐熱性が要求される。ここでいう耐熱性は、高温環境下でも長期にわたり機能が維持される信頼性と換言できる。 A semiconductor device (power module) equipped with a power semiconductor element (power device) used as a switching element is currently indispensable for controlling an electric motor or the like. Since such a semiconductor device controls a large current, a large amount of heat is generated in the semiconductor element, and not only the semiconductor element but also its surroundings (joint portion and the like) become hot. Therefore, the semiconductor device is required to have high heat resistance. The heat resistance here can be rephrased as the reliability that the function is maintained for a long time even in a high temperature environment.
半導体装置の耐熱性を確保するため、半導体には禁制帯幅(バンドギャップ)の広い炭化ケイ素(SiC)が用いられる。但し、SiCはショットキー障壁も高いため、接触抵抗を十分に低下させたオーミックコンタクト電極(オーミック電極)の形成が必要となる。 In order to ensure the heat resistance of the semiconductor device, silicon carbide (SiC) having a wide bandgap is used for the semiconductor. However, since SiC has a high Schottky barrier, it is necessary to form an ohmic contact electrode (ohmic electrode) with sufficiently reduced contact resistance.
特許文献1では、SiC基板の裏面に積層したMo層とNi層へレーザー照射して、オーミック電極を形成している。特許文献1のオーミック電極は、SiCとの界面近傍に形成されたブロック状のMoカーバイドが、Niシリサイドにより囲まれた構造をしている。ブロック状のMoカーバイドの生成により、高抵抗なグラファイトの拡散や析出が抑制される。なお、Moカーバイドは共有結合性で低抵抗ではないが、SiCとの界面に生成された金属結合性のNiシリサイドにより、オーミック電極の低抵抗化が確保されている。
In
本発明者がさらに研究したところ、そのようなオーミック電極を有する半導体素子は、金属層(配線)に接合したときに、剥離等の接合不良を生じ得ることが新たにわかった。つまり、特許文献1のようなブロック状のMoカーバイドがあるオーミック電極では、接合後の残留応力に耐え得る強度(適宜、「接合強度」または「密着強度」ともいう。)が必ずしも十分でないことがわかった。
As a result of further research by the present inventor, it has been newly found that a semiconductor device having such an ohmic electrode may cause bonding failure such as peeling when bonded to a metal layer (wiring). That is, in an ohmic electrode having a block-shaped Mo carbide as in
本発明はこのような事情に鑑みて為されたものであり、オーミック電極を起点とした接合欠陥の発生を抑止できる高信頼性の半導体装置を提供することを目的とする。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide a highly reliable semiconductor device capable of suppressing the occurrence of junction defects starting from an ohmic electrode.
本発明者はこの課題を解決すべく鋭意研究した結果、オーミック電極の構造を見直すことにより、オーミック電極付近で剥離等が生じない半導体装置を得ることに成功した。この成果を発展させることにより、以降に述べる本発明を完成するに至った。 As a result of diligent research to solve this problem, the present inventor has succeeded in obtaining a semiconductor device in which peeling or the like does not occur in the vicinity of the ohmic electrode by reviewing the structure of the ohmic electrode. By developing this result, the present invention described below was completed.
《半導体装置》
(1)本発明は、オーミック電極を有する半導体からなる半導体素子と、該半導体素子に接合される金属体と、該オーミック電極と該金属体とを接合する接合部と、を備える半導体装置であって、該半導体は炭化ケイ素からなり、該オーミック電極は、モリブデンカーバイド、モリブデンシリサイドおよびニッケルシリサイドを含み、該モリブデンカーバイドは、該オーミック電極中で一様に分布している半導体装置である。
《Semiconductor device》
(1) The present invention is a semiconductor device including a semiconductor element made of a semiconductor having an ohmic electrode, a metal body bonded to the semiconductor element, and a bonding portion for joining the ohmic electrode and the metal body. The semiconductor is made of silicon carbide, the ohmic electrode contains molybdenum carbide, molybdenum silicide and nickel silicide, and the molybdenum carbide is a semiconductor device uniformly distributed in the ohmic electrode.
(2)本発明の半導体装置の場合、オーミック電極が接合不良(剥離や破壊等)の起点とならず、高信頼性が確保される。この理由は定かではないが、モリブデンカーバイド(「Moカーバイド」ともいう。)がオーミック電極中において、ブロック状ではなく、一様に分布しているためと考えられる。 (2) In the case of the semiconductor device of the present invention, the ohmic electrode does not become the starting point of bonding failure (peeling, breakage, etc.), and high reliability is ensured. The reason for this is not clear, but it is considered that molybdenum carbide (also referred to as "Mo carbide") is uniformly distributed in the ohmic electrode rather than in a block shape.
ちなみに、本発明のオーミック電極には、従来のオーミック電極にはなかったモリブデンシリサイド(「Moシリサイド」ともいう。)が含まれており、両者の組織は全く異なっている。また、本発明のオーミック電極では、ニッケルシリサイド(「Niシリサイド」ともいう。)がほぼ均一的に分布しており、接触抵抗も十分に小さい。その接触抵抗は、例えば、1×10-3Ωcm2以下さらには1×10-4Ωcm2以下となり得る。 Incidentally, the ohmic electrode of the present invention contains molybdenum silicide (also referred to as "Mo silicide") which is not found in the conventional ohmic electrode, and the structures of the two are completely different. Further, in the ohmic electrode of the present invention, nickel silicide (also referred to as “Ni silicide”) is distributed almost uniformly, and the contact resistance is sufficiently small. The contact resistance can be, for example, 1 × 10 −3 Ωcm 2 or less, and further can be 1 × 10 −4 Ωcm 2 or less.
《その他》
(1)本明細書でいうMoカーバイドが「一様」に分布しているか否かは、例えば、元素マップ像から確認される。敢えていうなら、「一様」とは、最大長が15nm超さらには10nm超となるMoカーバイド粒子(ナノサイズの塊)が存在しない状態といえる。元素マップ像は、例えば、走査型透過電子顕微鏡(STEM)を用いた電子エネルギー損失分光分析(EELS)やエネルギー分散型X線分析(EDX)により生成される。
"others"
(1) Whether or not the Mo carbide referred to in the present specification is "uniformly" distributed is confirmed, for example, from an element map image. If you dare to say, "uniform" can be said to be a state in which there are no Mo-carbide particles (nano-sized lumps) having a maximum length of more than 15 nm and even more than 10 nm. The element map image is generated by, for example, electron energy loss spectroscopy (EELS) or energy dispersive X-ray analysis (EDX) using a scanning transmission electron microscope (STEM).
(2)特に断らない限り本明細書でいう「x~y」は下限値xおよび上限値yを含む。本明細書に記載した種々の数値または数値範囲に含まれる任意の数値を新たな下限値または上限値として「a~b」のような範囲を新設し得る。特に断らない限り、本明細書でいう「x~ynm」はxnm~ynmを意味する。他の単位系(μm、Ωcm2等)についても同様である。 (2) Unless otherwise specified, "x to y" in the present specification includes a lower limit value x and an upper limit value y. A range such as "a to b" may be newly established with any numerical value included in the various numerical values or numerical ranges described in the present specification as a new lower limit value or upper limit value. Unless otherwise specified, "x to ynm" as used herein means xnm to ynm. The same applies to other unit systems (μm, Ωcm 2 , etc.).
本発明の構成要素に、本明細書中から任意に選択した一以上の構成要素を付加し得る。本明細書で説明する内容は、本発明の半導体装置の他、その製造方法等にも該当し得る。「方法」に関する構成要素は「物」に関する構成要素ともなり得る。 One or more components arbitrarily selected from the present specification may be added to the components of the present invention. The contents described in the present specification may be applied not only to the semiconductor device of the present invention but also to a manufacturing method thereof and the like. A component related to "method" can also be a component related to "thing".
《オーミック電極》
(1)オーミック電極は、Moカーバイド、MoシリサイドおよびNiシリサイドを含む。Moカーバイドのみならず、MoシリサイドやNiシリサイドも、オーミック電極中で一様に分布しているとよい。さらにいうと、それら化合物が長周期的な結晶構造を形成せずに分布しており、非晶質状であるとよい。このことは、X線回折プロファイル(パターン)に現れるピークが、シャープではなく、ブロード状であることから確認される。
<< Ohmic electrode >>
(1) The ohmic electrode contains Mo carbide, Mo silicide and Ni silicide. It is preferable that not only Mo carbide but also Mo silicide and Ni silicide are uniformly distributed in the ohmic electrode. Furthermore, it is preferable that these compounds are distributed without forming a long-period crystal structure and are amorphous. This is confirmed by the fact that the peak appearing in the X-ray diffraction profile (pattern) is not sharp but broad.
各化合物の割合を規定することは困難であるが、オーミック電極中に含まれるNiとMoは、同程度か、NiがMoよりも多いとよい。Niに対するMoの原子数比(Mo/Ni)は、例えば、0.6~1さらには0.7~0.9であるとよい。 Although it is difficult to specify the ratio of each compound, it is preferable that Ni and Mo contained in the ohmic electrode are about the same or have more Ni than Mo. The atomic number ratio of Mo to Ni (Mo / Ni) is, for example, preferably 0.6 to 1 and further preferably 0.7 to 0.9.
オーミック電極の厚さは、例えば、30~300nmさらには50~150nmである。その厚さは、例えば、電子顕微鏡による観察像の最短距離(界面間距離の最小値)とするとよい(他の厚さも同様)。 The thickness of the ohmic electrode is, for example, 30 to 300 nm and further 50 to 150 nm. The thickness may be, for example, the shortest distance (minimum value of the interfacial distance) observed by an electron microscope (the same applies to other thicknesses).
(2)上述したオーミック電極が得られる限り、その製法は問わない。オーミック電極は、例えば、レーザーアニールにより形成され得る。レーザーアニールは、半導体の一面に積層したMo層とNi層へ、レーザー照射してなされる。レーザー照射によれば、局所加熱が可能である。これにより、半導体の他面(表面)に、イオン注入や酸化膜形成等によって既に製作されている素子部(デバイス構造)の損傷が回避される。 (2) As long as the above-mentioned ohmic electrode can be obtained, the manufacturing method thereof does not matter. Ohmic electrodes can be formed, for example, by laser annealing. Laser annealing is performed by irradiating a Mo layer and a Ni layer laminated on one surface of a semiconductor with a laser. Local heating is possible by laser irradiation. As a result, damage to the element portion (device structure) already manufactured by ion implantation, oxide film formation, or the like can be avoided on the other surface (surface) of the semiconductor.
Mo層やNi層は、スパッタリング等の蒸着により形成される。各層の厚さは、例えば、20~200nmさらには40~160nmである。Mo層とNi層は同じ厚さでもよいが、Mo層をNi層よりも10~30nm程度薄くしてもよい。 The Mo layer and Ni layer are formed by vapor deposition such as sputtering. The thickness of each layer is, for example, 20 to 200 nm and further 40 to 160 nm. The Mo layer and the Ni layer may have the same thickness, but the Mo layer may be thinner than the Ni layer by about 10 to 30 nm.
次に、レーザー(光源)には、固体レーザー(半導体レーザ励起固体レーザー、ランプ励起固体レーザー等)、エキシマレーザー等を用いることができる。固体レーザーにはYAGレーザー、YVO4レーザー等がある。エキシマ(励起二量体)には、F2(波長157nm)、ArF(波長193nm)、KrF(波長248nm)、XeCl(波長308nm)、XeF(波長351nm)等がある。 Next, as the laser (light source), a solid-state laser (semiconductor laser-excited solid-state laser, lamp-excited solid-state laser, etc.), an excimer laser, or the like can be used. Solid-state lasers include YAG lasers, YVO4 lasers, and the like. Excimers (excited dimers) include F 2 (wavelength 157 nm), ArF (wavelength 193 nm), KrF (wavelength 248 nm), XeCl (wavelength 308 nm), XeF (wavelength 351 nm) and the like.
レーザーには、例えば、パルス幅が100nsec以下さらには70nsec以下であるパルスレーザーを用いるとよい。レーザー発振装置の出力や発振周波数等が一定なら、パルス幅を短くすることにより、高エネルギー密度の高いレーザーを照射できる。パルス幅の短いレーザーを照射することにより、熱拡散が抑制され、照射面外への熱的影響が抑制される。 As the laser, for example, a pulse laser having a pulse width of 100 nsec or less and further 70 nsec or less may be used. If the output of the laser oscillator and the oscillation frequency are constant, it is possible to irradiate a laser with high energy density by shortening the pulse width. By irradiating a laser with a short pulse width, heat diffusion is suppressed and the thermal effect on the outside of the irradiation surface is suppressed.
レーザー照射は、例えば、1パルスあたりの有効照射エリアを2500μm2以上さらには3000μm2以上とし、有効照射エリアのエネルギー密度(出力密度)を2.3~3J/cm2さらには2.4~2.7J/cm2とするとよい。有効照射エリアやエネルギー密度が過小では、Moシリサイドの生成やMoカーバイドの一様分布が生じ難くなる。有効照射エリアやエネルギー密度は大きくてもよいが、装置上の制約がある。 For laser irradiation, for example, the effective irradiation area per pulse is 2500 μm 2 or more, further 3000 μm 2 , and the energy density (output density) of the effective irradiation area is 2.3 to 3 J / cm 2 and further 2.4 to 2. It is recommended to set it to 7. J / cm 2 . If the effective irradiation area or energy density is too small, it becomes difficult for Mo silicide to be generated and Mo carbide to be uniformly distributed. The effective irradiation area and energy density may be large, but there are restrictions on the device.
パルスレーザーの照射域を重畳させる割合(パルスラップ率)は、その発振周波数、走査速度、照射域の大きさ(またはパルスレーザーの焦点位置)等により調整される。パルスレーザーの特性にも依るが、パルスラップ率は、例えば20~95%さらには33~75%とするとよい。 The ratio of superimposing the irradiation area of the pulse laser (pulse lap ratio) is adjusted by the oscillation frequency, scanning speed, size of the irradiation area (or focal position of the pulse laser), and the like. Although it depends on the characteristics of the pulse laser, the pulse lap rate may be, for example, 20 to 95% or even 33 to 75%.
パルスラップ率は、(p/p0)×100(%)(p0:ビーム径、p:隣接するパルス光の重なり径)により算出される。ここでビーム径(p0)は、レーザー軸に対する直交面上で測定される、ビーム強度がピーク強度値の半値幅レベルとなるときの幅(直径)である。また隣接するパルス光の重なり径(p)は、p0-c(c:隣接するビーム間の中心間距離)である。 The pulse wrap rate is calculated by (p / p0) × 100 (%) (p0: beam diameter, p: overlap diameter of adjacent pulsed light). Here, the beam diameter (p0) is the width (diameter) when the beam intensity becomes the half width level of the peak intensity value, which is measured on the plane orthogonal to the laser axis. The overlapping diameter (p) of adjacent pulsed light is p0-c (c: distance between centers between adjacent beams).
パルスレーザーの発振周波数は、例えば、10kHz~100kHzとするとよい。発振周波数が過小では走査速度の低下を招く。発振周波数が過大ではレーザーエネルギー密度が低下し得る。 The oscillation frequency of the pulse laser may be, for example, 10 kHz to 100 kHz. If the oscillation frequency is too low, the scanning speed will decrease. If the oscillation frequency is excessive, the laser energy density may decrease.
レーザーの焦点位置により照射範囲が変化する。その焦点位置は、金属層の最表面からずれたところにあってもよいが、最表面近傍にあるほど、安定したエネルギー密度で各領域をアニールできる。レーザー照射は、金属層(Mo層またはNi層)の表面上で不要な化合物が生成することを回避するため、真空雰囲気または不活性ガス雰囲気でなされるとよい。 The irradiation range changes depending on the focal position of the laser. The focal position may be deviated from the outermost surface of the metal layer, but the closer to the outermost surface, the more stable the energy density can be annealed in each region. Laser irradiation may be performed in a vacuum atmosphere or an inert gas atmosphere in order to avoid the formation of unnecessary compounds on the surface of the metal layer (Mo layer or Ni layer).
《接合部》
接合部は、半導体素子のオーミック電極と導電材からなる金属体とを接合する接合層を有する。接合層は、Sn系はんだ層(Sn―Ag―Cu系はんだ層、Sn―Cu系はんだ層等)でもよいが、よりも高融点な耐熱接合層であると、半導体装置の耐熱性の向上が図れて好ましい。耐熱接合層は、例えば、融点が300℃以上さらには400℃以上の高融点材からなるとよい。このような耐熱接合層として、例えば、金属間化合物層、金属焼結層等がある。なお、耐熱接合層は、高温はんだ層(Zn-Al系はんだ層、Bi系はんだ層)でもよい。
《Joint part》
The joint portion has a joint layer for joining an ohmic electrode of a semiconductor element and a metal body made of a conductive material. The bonding layer may be a Sn-based solder layer (Sn-Ag-Cu-based solder layer, Sn-Cu-based solder layer, etc.), but if the bonding layer is a heat-resistant bonding layer having a higher melting point, the heat resistance of the semiconductor device can be improved. It is preferable to plan. The heat-resistant bonding layer may be made of, for example, a high melting point material having a melting point of 300 ° C. or higher, further 400 ° C. or higher. Examples of such a heat-resistant bonding layer include an intermetallic compound layer and a metal sintered layer. The heat-resistant bonding layer may be a high-temperature solder layer (Zn—Al-based solder layer, Bi-based solder layer).
金属間化合物層は、例えば、低融点金属と高融点金属の固液相互拡散反応(SLID:Solid Liquid InterDiffusion)により形成される。SLID接合によれば、接合時の加熱温度よりも高融点な金属間化合物(IMC:intermetallic compound)からなる耐熱接合層が得られる。低融点金属/高融点金属の組み合わせとして、Sn/Ni、Sn/Cu、Sn/Ag、Sn/Pt、Sn/Au等がある。例えば、Sn層とNi層を接触させて約350℃で5分間程度加熱すると、Snが溶融してNi―Sn(IMC)からなる金属間化合物層(耐熱接合層)が得られる。ちなみに、Snの融点は約230℃、Niの融点は約1450℃、Ni3Sn4の融点は約795℃である。 The intermetallic compound layer is formed, for example, by a solid-liquid interdiffusion reaction (SLID) between a low melting point metal and a high melting point metal. According to the SLID bonding, a heat-resistant bonding layer made of an intermetallic compound (IMC) having a melting point higher than the heating temperature at the time of bonding can be obtained. As a combination of low melting point metal / high melting point metal, there are Sn / Ni, Sn / Cu, Sn / Ag, Sn / Pt, Sn / Au and the like. For example, when the Sn layer and the Ni layer are brought into contact with each other and heated at about 350 ° C. for about 5 minutes, Sn is melted to obtain an intermetallic compound layer (heat-resistant bonding layer) made of Ni—Sn (IMC). Incidentally, the melting point of Sn is about 230 ° C., the melting point of Ni is about 1450 ° C., and the melting point of Ni 3 Sn 4 is about 795 ° C.
金属焼結層は、例えば、被接合面間に塗布した金属ナノ粒子(Agナノ粒子、Cuナノ粒子等)のペースを加熱することにより形成され得る。金属焼結層も、金属間化合物層と同様に、接合時の加熱温度よりも高融点であり、耐熱性に優れる。 The metal sintered layer can be formed, for example, by heating the pace of metal nanoparticles (Ag nanoparticles, Cu nanoparticles, etc.) applied between the surfaces to be bonded. Like the intermetallic compound layer, the metal sintered layer also has a melting point higher than the heating temperature at the time of joining and is excellent in heat resistance.
耐熱接合層は、通常、非常に薄く(例えば、厚さが1~10μm程度)、硬質で低延性である。このため耐熱接合層は、軟質で厚いSn系はんだ層よりも、接合部における応力緩和性が低い。このような耐熱接合層を用いるときでも、上述したオーミック電極があると、接合部ひいては半導体装置の信頼性が確保され得る。 The heat-resistant bonding layer is usually very thin (for example, about 1 to 10 μm in thickness), hard and low ductility. Therefore, the heat-resistant joint layer has lower stress relaxation property at the joint than the soft and thick Sn-based solder layer. Even when such a heat-resistant joint layer is used, the reliability of the joint portion and thus the semiconductor device can be ensured if the above-mentioned ohmic electrode is present.
なお、密着性を確保するために設けられる極薄い金属層(Ti層等)は別にして、接合部は実質的に接合層のみでもよい。但し、高延性(低ヤング率)な金属(Al、Cu等)からなる応力緩和層が介在してもよい。 Aside from the ultra-thin metal layer (Ti layer, etc.) provided to ensure adhesion, the joint portion may be substantially only the joint layer. However, a stress relaxation layer made of a metal (Al, Cu, etc.) having high ductility (low Young's modulus) may intervene.
《金属体》
金属体は、半導体素子のオーミック電極と接合され、Cu(合金)、Al(合金)等の導電材からなる。金属体は、層状、箔状、シート状、ブロック状等のいずれでもよい。金属体は、例えば、配線層、実装用電極、熱伝導部材(ヒートシンク、ヒートスプレッタ等)等である。
《Metal body》
The metal body is bonded to the ohmic electrode of the semiconductor element and is made of a conductive material such as Cu (alloy) or Al (alloy). The metal body may be in the form of a layer, a foil, a sheet, a block, or the like. The metal body is, for example, a wiring layer, a mounting electrode, a heat conductive member (heat sink, heat spreader, etc.) and the like.
《半導体素子》
半導体素子は、SiCからなるトランジスタやダイオードであり、特に、大電流の制御を行うパワーデバイスである。パワートランジスタとして、例えば、MOSFET(金属酸化膜半導体電界効果トランジスタ)、IGBT(絶縁ゲートバイポーラトランジスタ)等がある。パワーダイオードとして、例えば、SBD(ショットキーバリアダイオード)、FRD(ファストリカバリーダイオード)等がある。
<< Semiconductor element >>
The semiconductor element is a transistor or diode made of SiC, and is particularly a power device that controls a large current. Examples of the power transistor include MOSFET (metal oxide semiconductor field effect transistor), IGBT (insulated gate bipolar transistor) and the like. Examples of the power diode include SBD (Schottky barrier diode), FRD (fast recovery diode) and the like.
オーミック電極は、例えば、素子部(デバイス構造)の反対面側に形成されて、裏面電極となる。裏面電極は、例えば、パワーダイオードならカソード電極、パワートランジスタならゲート電極と反対面側にあるドレイン電極やコレクタ電極等である。 The ohmic electrode is formed on the opposite surface side of the element portion (device structure), for example, and becomes a back surface electrode. The back surface electrode is, for example, a cathode electrode for a power diode, a drain electrode or a collector electrode on the opposite side of the gate electrode for a power transistor, and the like.
《半導体素子》
(1)パワーMOSFETやパワーダイオード等の半導体素子の製造工程の一例を図1Aに示した。先ず、不純物がドーピングされたn型SiCウエハ(単に「SiC基板」という。)を用意する。研磨されたSiC基板の片面(表面)に、イオン注入等により素子部(デバイス構造)を形成する(デバイス形成工程)。その反対面(裏面)側を所望の厚さに研削・研磨する(基板薄板化工程)。
<< Semiconductor element >>
(1) An example of a manufacturing process of a semiconductor element such as a power MOSFET or a power diode is shown in FIG. 1A. First, an n-type SiC wafer (simply referred to as a “SiC substrate”) doped with impurities is prepared. An element portion (device structure) is formed on one side (surface) of the polished SiC substrate by ion implantation or the like (device forming step). The opposite surface (back surface) side is ground and polished to a desired thickness (board thinning step).
研磨された裏面に、MoおよびNiを順にスパッタリングにより蒸着させる(金属層形成工程)。なお、スパッタリングは真空雰囲気中でなされる(他のスパッタリングも同様)。SiC基板の裏面に積層されたMo層とNi層へ、パルスレーザーを照射して、レーザーアニールを行う(アニール工程)。これによりSiC基板の裏面にオーミック電極(層)が形成される。金属層形成工程とアニール工程を併せて裏面電極形成工程という。その後、素子部およびオーミック電極が形成されたSiC基板を、ブレードダイシング等(図略)により分割すると、チップ(半導体素子)が得られる。 Mo and Ni are sequentially vapor-deposited on the polished back surface by sputtering (metal layer forming step). Sputtering is performed in a vacuum atmosphere (the same applies to other sputterings). The Mo layer and Ni layer laminated on the back surface of the SiC substrate are irradiated with a pulse laser to perform laser annealing (annealing step). As a result, an ohmic electrode (layer) is formed on the back surface of the SiC substrate. The metal layer forming step and the annealing step are collectively called the backside electrode forming step. After that, the SiC substrate on which the element portion and the ohmic electrode are formed is divided by blade dicing or the like (not shown) to obtain a chip (semiconductor element).
(2)本実施例では、上述した製造工程を踏まえて、パワーダイオードを想定した評価用チップ1を製作した(図1C参照)。評価用チップ1は、図1Cに示すように、研磨されたSiC基板10(□4mm×t0.28mm)の一面(裏面)に、オーミック電極12(裏面電極)と、オーミック電極12にスパッタリングにより蒸着したTi層131(厚さ0.1μm)と、Ni層132(厚さ3μm)とが順に形成されてなる。
(2) In this embodiment, an
オーミック電極12は、積層したMo層(厚さ70nm)とNi層(厚さ100nm)へ、レーザー照射(レーザーアニール)して形成した。レーザー照射は図1Bに示す2種類のビームプロフィルにより行った(試料1、試料C1)。
The
先ず、ビームプロフィルがトップハット形状(平坦域がある形状)であるパルスレーザーを照射した。このとき、レーザーの種類:YVO4、パルス幅:<60nsec、発振周波数:20kHz、1パルスあたりの有効照射エリア:7800μm2、その有効照射エリアのエネルギー密度:2.0~3.0J/cm2とした。こうして得られた評価用チップ1を試料1という。なお、有効照射エリアはビームプロフィルを用いて形状を測定して求めた。
First, the beam profile was irradiated with a pulse laser having a top hat shape (a shape with a flat region). At this time, the type of laser: YVO 4 , pulse width: <60 nsec, oscillation frequency: 20 kHz, effective irradiation area per pulse: 7800 μm 2 , energy density of the effective irradiation area: 2.0 to 3.0 J / cm 2 And said. The
次に、従来(特開2017-199807号公報参照)と同様に、ビームプロフィルがガウシアン形状(尖塔状な形状)であるパルスレーザーを照射して、レーザーアニールを行った。このときのレーザー照射条件は、レーザーの種類:YVO4、パルス幅:<60nsec、発振周波数:20kHz、有効照射エリア:31400μm2、エネルギー密度:1.0~2.0J/cm2とした。こうして得られた評価用チップ1を試料C1という。
Next, as in the prior art (see JP-A-2017-199807), laser annealing was performed by irradiating a pulse laser having a Gaussian-shaped (spier-shaped) beam profile. The laser irradiation conditions at this time were laser type: YVO 4 , pulse width: <60 nsec, oscillation frequency: 20 kHz, effective irradiation area: 31400 μm 2 , energy density: 1.0 to 2.0 J / cm 2 . The
《半導体装置》
(1)接合
図1Cに示すように、評価用チップ1と金属板2(金属体/配線体)を接合した。金属板2は、スパッタリングによりNi層232(厚さ3μm)とSn層231(厚さ5μm)が順に蒸着されたCu板20(□20mm×t3mm)からなる。
《Semiconductor device》
(1) Joining As shown in FIG. 1C, the
評価用チップ1と金属板2を、0.5MPaを印加して重ね合わせ、そのまま水素還元雰囲気の加熱炉中で、350℃×15分間加熱した。この加熱後、常温まで炉冷して、評価用チップ1と金属板2がSLID接合されたモジュールM(接合体/半導体装置)を得た。
The
評価用チップ1と金属板2の間にある接合部3は、金属間化合物層30と、その両側にあるNi層3131、3231からなる。金属間化合物層30は、厚さ約4μmのNi3Sn4からなる一様な接合層であった。Ni層3131、3231は、それぞれ、SLID反応後のNi層131、231の残存層である。
The
(2)評価
試料1と試料C1について、それぞれ8個づつモジュールMを製作した。各モジュールMを、超音波顕微鏡像で観察した様子(観察像)を、図2A、図2B(両図を併せて単に「図2」という。)に示した。観察像の白色部分は、接合部3に剥離等の接合欠陥の存在を示す。図2から明らかなように、試料1に係るモジュールMには、いずれも接合欠陥が観られなかった。一方、試料C1に係るモジュールMには、半数(4個/8個)に大きな接合欠陥が観られた。
(2) Evaluation Eight modules M were manufactured for each of
《分析》
図2に示したように、オーミック電極の相違(レーザーアニール条件の相違)が、接合欠陥の発生(単に「接合性」ともいう。)に大きく影響する要因を明らかにするため、試料1と試料C1の各オーミック電極について、以下に示す種々の分析(測定・観察)を行った。
"analysis"
As shown in FIG. 2, in order to clarify the factors that the difference between the ohmic electrodes (difference in laser annealing conditions) greatly affects the occurrence of bonding defects (also simply referred to as “bonding property”), the
(1)XRD
各試料のオーミック電極を、X線回折装置(株式会社リガク社製/使用X線:Cu―Kα線)で分析して得られたXRDプロフィルを図3にまとめて示した。
(1) XRD
The XRD profile obtained by analyzing the ohmic electrode of each sample with an X-ray diffractometer (manufactured by Rigaku Co., Ltd./X-ray used: Cu—Kα ray) is summarized in FIG.
試料1では、MoC(Moカーバイドの一例)、Ni2Si(Niシリサイドの一例)に加えて、MoSi2(Moシリサイドの一例)を示すピークだけが観察され、いずれのピークもブロード的であった。一方、試料C1では、Moシリサイド(例えばMoSi2)を示すピークが観察されず、Ni単体やMo単体を示すピークが観察された。また、MoCを示すシャープなピークも観察された。
In
これらのXRDプロフィルから、試料1に係るオーミック電極と従来の試料C1に係るオーミック電極は、組織構造や生成物が大きく異なることが明らかとなった。
From these XRD profiles, it was clarified that the ohmic electrode according to the
(2)STEM-EDX
各試料のオーミック電極付近の断面を、走査型透過電子顕微鏡(株式会社日立ハイテクノロジーズ社製TEAM EDS System)と、それに付属しているエネルギー分散型X線分析装置とで、観察および分析した。試料1に係るSTEM像(明視野像)と元素マップ像を図4Aに、拡大したSTEM像を図4Bにそれぞれ示した。また、試料C1に係るSTEM像(明視野像)と元素マップ像を図5Aに、拡大したSTEM像を図5Bにそれぞれ示した。
(2) STEM-EDX
The cross section of each sample near the ohmic electrode was observed and analyzed with a scanning transmission electron microscope (TEAM EDS System manufactured by Hitachi High-Technologies Corporation) and an energy dispersive X-ray analyzer attached to the scanning transmission electron microscope. The STEM image (bright field image) and the element map image of the
図4Aと図4B(両図を併せて単に「図4」という。)から明らかなように、試料1に係るオーミック電極では、Mo、Ni、CおよびSiが一様に分布しており、ブロック状の化合物等は観られなかった。SiCの接合界面近傍に観察されたMoC層は、均一的で、厚さが5nm未満で非常に薄かった。
As is clear from FIGS. 4A and 4B (both figures are simply referred to as "FIG. 4"), Mo, Ni, C and Si are uniformly distributed in the ohmic electrode according to the
一方、図5Aと図5B(両図を併せて単に「図5」という。)から明らかなように、試料C1に係るオーミック電極では、SiCの接合界面近傍に、一辺が16~24nm程度であるブロック状のMoカーバイドが観察された。 On the other hand, as is clear from FIGS. 5A and 5B (both figures are simply referred to as "FIG. 5"), the ohmic electrode according to the sample C1 has a side of about 16 to 24 nm in the vicinity of the junction interface of SiC. Block-shaped Mo carbide was observed.
(3)AES
試料1と試料C1に係るオーミック電極を、その表面側からオージェ電子分光分析(AES)した結果を、それぞれ図6Aと図6B(両図を併せて単に「図6」という。)に示した。
(3) AES
The results of Auger electron spectroscopy (AES) of the ohmic electrodes of
図6Aからわかるように、試料1に係るオーミック電極は、Mo、Ni、CおよびSiが一様に分布した構造をしていることが明らかとなった。この傾向は、SiCの接合界面近傍でも同様であった。
As can be seen from FIG. 6A, it was clarified that the ohmic electrode according to the
一方、図6Bからわかるように、試料C1に係るオーミック電極は、SiCの接合界面近傍において、MoおよびCが急増しており、MoCが多く存在していることが確認された。この結果は、図5に示したように、MoCがブロック状に存在していることとも整合する。 On the other hand, as can be seen from FIG. 6B, in the ohmic electrode related to the sample C1, Mo and C increased rapidly in the vicinity of the junction interface of SiC, and it was confirmed that a large amount of MoC was present. This result is also consistent with the presence of MoC in blocks, as shown in FIG.
(4)3DAP
アトムプローブ電界イオン顕微鏡(AMETEK社製 LEAP4000XSi)を用いて、試料1に係るオーミック電極を分析した3DAP像と元素マップ像を図7に示した。なお、元素マップ像は、SiCの接合界面から厚さ5nmの領域を対象としている。
(4) 3DAP
FIG. 7 shows a 3DAP image and an element map image obtained by analyzing the ohmic electrode related to the
図7からも明らかなように、試料1に係るオーミック電極は、SiCの接合界面付近でも、Mo、Ni、CおよびSiが一様に分布してなることがわかった。MoカーバイドのX―Y平面上(Z方向は厚さ方向)におけるサイズを敢えていうと、大きく見積もっても、縦方向で5nm以下、横方向で15nm以下であるといえる。従って、試料1に係るオーミック電極中におけるMoカーバイドは、高々15nm以下(未満)に過ぎないことが明らかとなった。ちなみに、試料C1に係るオーミック電極の場合、Moカーバイドのサイズは、縦方向で約25nm程度、横方向で16~30nmであった。
As is clear from FIG. 7, it was found that in the ohmic electrode according to the
《考察》
以上を踏まえて、図2に示したように、オーミック電極の相違により、接合性が異なった理由は次のように考察される。
<< Consideration >>
Based on the above, as shown in FIG. 2, the reason why the bondability is different due to the difference in the ohmic electrode is considered as follows.
SLID接合は比較的高温でなされるため、半導体素子と金属体の接合部には、それらの熱膨張係数差に応じて、大きな残留応力が作用し得る。また、SLID接合で生成した金属間化合物層は、従来のはんだ層(厚さ100μm程度)と異なり、非常に硬くて薄く、応力緩和性が乏しい。このため、接合により生じた残留応力は、オーミック電極に直接的に作用し得る。 Since the SLID junction is performed at a relatively high temperature, a large residual stress may act on the junction between the semiconductor element and the metal body according to the difference in the coefficient of thermal expansion thereof. Further, the intermetallic compound layer produced by SLID bonding is very hard and thin, and has poor stress relaxation property, unlike the conventional solder layer (thickness of about 100 μm). Therefore, the residual stress generated by the joining can act directly on the ohmic electrode.
このような状況下において、試料1に係るオーミック電極は、Moカーバイド等が一様に分布しており、破壊の起点となる部分が殆どなく、高(密着)強度であったために接合欠陥を生じなかったと考えられる。一方、試料C1に係るオーミック電極は、ブロック状のMoカーバイドが破壊の起点となり、接合欠陥を生じたと考えられる。
Under such circumstances, the ohmic electrode according to the
接合欠陥が観られた試料C1に係るオーミック電極の剥離面(破壊面)を、SEM-EDXで観察したところ、Moカーバイドが検出された事実とも整合する。 When the peeled surface (fracture surface) of the ohmic electrode related to the sample C1 in which the bonding defect was observed was observed by SEM-EDX, it is consistent with the fact that Mo carbide was detected.
ちなみに、このような事情は、接合層が金属焼結層のときでも同様であるといえる。金属焼結層は、金属ナノ粒子を含むペーストを加圧しつつ高温加熱して形成される。このため金属焼結層も、はんだ層より遙かに硬くて薄い(厚さ30~50μm)。その結果、金属焼結層の場合も、金属間化合物層の場合と同様に、接合により生じる残留応力がオーミック電極に集中的に作用し得る。従って、金属焼結層のときでも、オーミック電極の強度が接合性ひいては半導体装置の信頼性に大きく影響するといえる。
By the way, it can be said that such a situation is the same even when the bonding layer is a metal sintered layer. The metal sintered layer is formed by heating a paste containing metal nanoparticles at a high temperature while pressurizing the paste. Therefore, the metal sintered layer is also much harder and thinner than the solder layer (
なお、試料C1に係るオーミック電極でも、接合層が厚いはんだ層であれば、接合直後に破壊等しないと考えられる。但し、長期間の使用に伴うストレスの蓄積を考慮すると、接合層がはんだ層でも、試料C1に係るオーミック電極では、十分な耐久性の確保は難しいと考えられる。そこで、半導体装置の信頼性を長期にわたって確保するため、接合層の種類に限らず、オーミック電極は、Moカーバイドが一様に分布している状態であると好ましいといえる。 Even in the ohmic electrode related to the sample C1, if the bonding layer is a thick solder layer, it is considered that the ohmic electrode does not break immediately after the bonding. However, considering the accumulation of stress due to long-term use, it is considered difficult to secure sufficient durability with the ohmic electrode according to the sample C1 even if the bonding layer is a solder layer. Therefore, in order to ensure the reliability of the semiconductor device for a long period of time, it can be said that the ohmic electrode is preferably in a state in which Mo carbide is uniformly distributed, regardless of the type of the bonding layer.
M モジュール(半導体装置)
1 チップ(半導体素子)
10 SiC基板
12 オーミック電極
2 金属板
3 接合部
30 金属間化合物層(接合層)
M module (semiconductor device)
1 chip (semiconductor element)
10
Claims (3)
該半導体素子に接合される金属体と、
該オーミック電極と該金属体とを接合する接合部と、
を備える半導体装置であって、
該半導体は炭化ケイ素からなり、
該オーミック電極は、モリブデンカーバイド、モリブデンシリサイドおよびニッケルシリサイドを含み、
該モリブデンカーバイドは、該オーミック電極中で一様に分布している半導体装置。 A semiconductor device made of a semiconductor having an ohmic electrode and
A metal body bonded to the semiconductor element and
A joint that joins the ohmic electrode and the metal body,
It is a semiconductor device equipped with
The semiconductor consists of silicon carbide
The ohmic electrode comprises molybdenum carbide, molybdenum silicide and nickel silicide.
The molybdenum carbide is a semiconductor device uniformly distributed in the ohmic electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019142766A JP7101147B2 (en) | 2019-08-02 | 2019-08-02 | Semiconductor equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019142766A JP7101147B2 (en) | 2019-08-02 | 2019-08-02 | Semiconductor equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021027113A JP2021027113A (en) | 2021-02-22 |
JP7101147B2 true JP7101147B2 (en) | 2022-07-14 |
Family
ID=74664055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019142766A Active JP7101147B2 (en) | 2019-08-02 | 2019-08-02 | Semiconductor equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7101147B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT202100017060A1 (en) * | 2021-06-29 | 2022-12-29 | St Microelectronics Srl | MANUFACTURING PROCEDURE OF A VERTICALLY CONDUCTED SILICON CARBIDE ELECTRONIC DEVICE AND VERTICALLY CONDUCTED SILICON CARBIDE ELECTRONIC DEVICE |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011198780A (en) | 2010-03-17 | 2011-10-06 | Mitsubishi Electric Corp | Semiconductor device, and method of manufacturing the same |
JP2012069798A (en) | 2010-09-24 | 2012-04-05 | Toyota Motor Corp | Method of manufacturing semiconductor device |
WO2012066803A1 (en) | 2010-11-16 | 2012-05-24 | 三菱電機株式会社 | Semiconductor element, semiconductor device, and method for manufacturing semiconductor element |
JP2015035461A (en) | 2013-08-08 | 2015-02-19 | 富士電機株式会社 | Silicon carbide semiconductor device manufacturing method |
JP2016046448A (en) | 2014-08-26 | 2016-04-04 | 住友重機械工業株式会社 | Semiconductor element manufacturing method |
JP2017063145A (en) | 2015-09-25 | 2017-03-30 | 三菱電機株式会社 | Silicon carbide semiconductor device and manufacturing method for the same |
JP2017199807A (en) | 2016-04-27 | 2017-11-02 | 株式会社デンソー | Silicon carbide semiconductor device and method of manufacturing the same |
-
2019
- 2019-08-02 JP JP2019142766A patent/JP7101147B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011198780A (en) | 2010-03-17 | 2011-10-06 | Mitsubishi Electric Corp | Semiconductor device, and method of manufacturing the same |
JP2012069798A (en) | 2010-09-24 | 2012-04-05 | Toyota Motor Corp | Method of manufacturing semiconductor device |
WO2012066803A1 (en) | 2010-11-16 | 2012-05-24 | 三菱電機株式会社 | Semiconductor element, semiconductor device, and method for manufacturing semiconductor element |
JP2015035461A (en) | 2013-08-08 | 2015-02-19 | 富士電機株式会社 | Silicon carbide semiconductor device manufacturing method |
JP2016046448A (en) | 2014-08-26 | 2016-04-04 | 住友重機械工業株式会社 | Semiconductor element manufacturing method |
JP2017063145A (en) | 2015-09-25 | 2017-03-30 | 三菱電機株式会社 | Silicon carbide semiconductor device and manufacturing method for the same |
JP2017199807A (en) | 2016-04-27 | 2017-11-02 | 株式会社デンソー | Silicon carbide semiconductor device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP2021027113A (en) | 2021-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11302665B2 (en) | Power semiconductor apparatus and fabrication method for the same | |
JP5160201B2 (en) | Solder material and manufacturing method thereof, joined body and manufacturing method thereof, power semiconductor module and manufacturing method thereof | |
TWI226139B (en) | Method to manufacture a semiconductor-component | |
US8101490B2 (en) | Method for manufacturing semiconductor device and apparatus for manufacturing same | |
US8679882B2 (en) | Method of manufacturing semiconductor device, semiconductor device, and semiconductor apparatus | |
JP6540585B2 (en) | Silicon carbide semiconductor device and method of manufacturing the same | |
US9892919B2 (en) | Semiconductor device manufacturing method | |
US20170170280A1 (en) | Method and apparatus for manufacturing semiconductor element, and semiconductor element | |
US10665680B2 (en) | Method and assembly for ohmic contact in thinned silicon carbide devices | |
JP5886005B2 (en) | Manufacturing method of semiconductor device | |
JP7101147B2 (en) | Semiconductor equipment | |
JP5187771B2 (en) | Semiconductor substrate manufacturing method and laser annealing apparatus | |
JP7061747B2 (en) | Semiconductor substrates, semiconductor devices, and methods for manufacturing semiconductor substrates | |
JP6425457B2 (en) | Semiconductor device manufacturing method | |
Bajwa | New assembly and packaging technologies for high-power and high-temperature GaN and SiC devices | |
JP2023181546A (en) | Method of manufacturing silicon carbide semiconductor device | |
JP7179696B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2021064672A (en) | Silicon carbide semiconductor device and manufacturing method of the same | |
EP3131112A1 (en) | Method for forming an ohmic contact on a back-side surface of a silicon carbide substrate | |
US20220375819A1 (en) | Copper/ceramic assembly and insulated circuit board | |
US20230050165A1 (en) | Method for producing an ohmic contact on a crystallographic c-side of a silicon carbide substrate, and ohmic contact | |
JP2019145784A (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
JP6260941B2 (en) | Manufacturing method of semiconductor device | |
Hsu et al. | The fluxless soldering process without intermetallic compounds |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210726 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220614 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220628 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220704 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7101147 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |