JP7101016B2 - Power circuits and electronics - Google Patents

Power circuits and electronics Download PDF

Info

Publication number
JP7101016B2
JP7101016B2 JP2018068368A JP2018068368A JP7101016B2 JP 7101016 B2 JP7101016 B2 JP 7101016B2 JP 2018068368 A JP2018068368 A JP 2018068368A JP 2018068368 A JP2018068368 A JP 2018068368A JP 7101016 B2 JP7101016 B2 JP 7101016B2
Authority
JP
Japan
Prior art keywords
voltage
power supply
supply circuit
zener diode
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018068368A
Other languages
Japanese (ja)
Other versions
JP2019180158A (en
Inventor
輝芳 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP2018068368A priority Critical patent/JP7101016B2/en
Publication of JP2019180158A publication Critical patent/JP2019180158A/en
Application granted granted Critical
Publication of JP7101016B2 publication Critical patent/JP7101016B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

開示の実施形態は、電源回路および電子装置に関する。 The disclosed embodiments relate to power circuits and electronic devices.

従来、過電圧が入力端子に入力された場合に、ＮチャンネルＭＯＳＦＥＴのゲート電圧をツェナー電圧でクランプする電源回路が知られている（例えば、特許文献１参照）。 Conventionally, a power supply circuit that clamps the gate voltage of an N-channel MOSFET with a Zener voltage when an overvoltage is input to an input terminal is known (see, for example, Patent Document 1).

特開２０１７－１１２７３８号公報Japanese Unexamined Patent Publication No. 2017-12738

しかしながら、上記電源回路では、過電圧が入力されてからＮチャンネルＭＯＳＦＥＴのゲート電圧をツェナー電圧でクランプする際に、ツェナーダイオードにおいて降伏が始まるまでの応答遅れによって出力電圧がオーバーシュートするおそれがある。 However, in the power supply circuit, when the gate voltage of the N-channel MOSFET is clamped by the Zener voltage after the overvoltage is input, the output voltage may overshoot due to the response delay until the breakdown starts in the Zener diode.

実施形態の一態様は、上記に鑑みてなされたものであって、過電圧が入力端子に入力された場合に、出力電圧がオーバーシュートすることを抑制する電源回路および電子装置を提供することを目的とする。 One aspect of the embodiment is made in view of the above, and an object thereof is to provide a power supply circuit and an electronic device for suppressing overshoot of an output voltage when an overvoltage is input to an input terminal. And.

実施形態の一態様に係る電源回路は、ＭＯＳＦＥＴと、ツェナーダイオードと、ダイオードと、入力電圧印加部とを備える。ＭＯＳＦＥＴは、入力側にドレインが接続され、かつ電圧変換回路側にソースが接続される。ツェナーダイオードは、ＭＯＳＦＥＴのゲートと基準電位との間に設けられる。ダイオードは、ＭＯＳＦＥＴのゲートとツェナーダイオードとの間に設けられる。入力電圧印加部は、入力電圧をダイオードとツェナーダイオードとの間に印加する。 The power supply circuit according to one embodiment includes a MOSFET, a Zener diode, a diode, and an input voltage application unit. In the MOSFET, the drain is connected to the input side and the source is connected to the voltage conversion circuit side. The Zener diode is provided between the gate of the MOSFET and the reference potential. The diode is provided between the gate of the MOSFET and the Zener diode. The input voltage application unit applies an input voltage between the diode and the Zener diode.

実施形態の一態様によれば、過電圧が入力端子に入力された場合に、出力電圧がオーバーシュートすることを抑制することができる。 According to one aspect of the embodiment, it is possible to prevent the output voltage from overshooting when an overvoltage is input to the input terminal.

図１は、実施形態に係る電子装置の構成を示す図である。FIG. 1 is a diagram showing a configuration of an electronic device according to an embodiment. 図２は、実施形態に係る電源回路の構成を示す図である。FIG. 2 is a diagram showing a configuration of a power supply circuit according to an embodiment. 図３は、比較例に係る電源回路の構成を示す図である。FIG. 3 is a diagram showing a configuration of a power supply circuit according to a comparative example. 図４は、過電圧が発生した場合における比較例の電源回路の動作状態を示す図である。FIG. 4 is a diagram showing an operating state of a power supply circuit of a comparative example when an overvoltage occurs. 図５は、過電圧が発生した場合における実施形態の電源回路の動作状態を示す図である。FIG. 5 is a diagram showing an operating state of the power supply circuit of the embodiment when an overvoltage occurs.

以下、添付図面を参照して、本願の開示する電源回路および電子装置を説明する。なお、以下に示す実施形態によりこの発明が限定されるものではない。 Hereinafter, the power supply circuit and the electronic device disclosed in the present application will be described with reference to the accompanying drawings. The present invention is not limited to the embodiments shown below.

図１は、実施形態に係る電子装置１００の構成を示す図である。電子装置１００は、例えば、ドライブレコーダーや、カーナビゲーション装置である。電子装置１００は、バッテリーである直流電源１１０から電源回路１を介して電力が供給される。電源回路１は、直流電源１１０から入力された入力電圧Ｖｉｎを、電圧変換回路１０（図２参照）によって大きさが異なる出力電圧Ｖｏｕｔに変換し、変換した出力電圧Ｖｏｕｔを、例えば、電子装置１００のマイクロコンピュータ１０１などに出力する。 FIG. 1 is a diagram showing a configuration of an electronic device 100 according to an embodiment. The electronic device 100 is, for example, a drive recorder or a car navigation device. The electronic device 100 is supplied with electric power from a DC power source 110, which is a battery, via a power supply circuit 1. The power supply circuit 1 converts the input voltage Vin input from the DC power supply 110 into an output voltage Vout having a different size by the voltage conversion circuit 10 (see FIG. 2), and converts the converted output voltage Vout into, for example, an electronic device 100. Output to the microcomputer 101 or the like.

次に、実施形態に係る電源回路１について図２を参照し説明する。図２は、実施形態に係る電源回路１の構成を示す図である。電源回路１は、電圧変換回路１０と、過電圧保護回路１１とを備える。 Next, the power supply circuit 1 according to the embodiment will be described with reference to FIG. FIG. 2 is a diagram showing a configuration of a power supply circuit 1 according to an embodiment. The power supply circuit 1 includes a voltage conversion circuit 10 and an overvoltage protection circuit 11.

電圧変換回路１０は、フィルタ２０と、ＤＣ／ＤＣコンバータ３０とを備える。フィルタ２０は、コイル２１とコンデンサ２２とを有し、過電圧保護回路１１から出力される直流電圧Ｖｉｎ１に含まれるノイズ成分を除去する。なお、フィルタ２０は、図２に示すＬＣフィルタに限定されない。 The voltage conversion circuit 10 includes a filter 20 and a DC / DC converter 30. The filter 20 has a coil 21 and a capacitor 22, and removes a noise component contained in the DC voltage Vin1 output from the overvoltage protection circuit 11. The filter 20 is not limited to the LC filter shown in FIG.

ＤＣ／ＤＣコンバータ３０は、フィルタ２０を介して入力される直流電圧Ｖｉｎ１を降圧して出力電圧Ｖｏｕｔを生成する。生成された出力電圧Ｖｏｕｔは、出力端子Ｔ２から出力される。ＤＣ／ＤＣコンバータ３０は、ＭＯＳＦＥＴ３１、３２（例えば、ＮチャネルＭＯＳＦＥＴ）と、コイル３３と、コンデンサ３４と、制御部３５とを備える。 The DC / DC converter 30 steps down the DC voltage Vin1 input via the filter 20 to generate an output voltage Vout. The generated output voltage Vout is output from the output terminal T2. The DC / DC converter 30 includes MOSFETs 31 and 32 (for example, N-channel MOSFETs), a coil 33, a capacitor 34, and a control unit 35.

なお、ＤＣ／ＤＣコンバータ３０は、複数設けられ、電圧が異なる出力電圧Ｖｏｕｔを生成してもよい。また、ここでは、直流電圧Ｖｉｎ１を降圧して出力電圧Ｖｏｕｔを生成するＤＣ／ＤＣコンバータ３０を一例として説明したが、ＤＣ／ＤＣコンバータ３０は、直流電圧Ｖｉｎ１を昇圧して出力電圧Ｖｏｕｔを生成してもよい。 A plurality of DC / DC converters 30 may be provided to generate output voltages Vout having different voltages. Further, here, the DC / DC converter 30 that lowers the DC voltage Vin1 to generate the output voltage Vout has been described as an example, but the DC / DC converter 30 boosts the DC voltage Vin1 to generate the output voltage Vout. You may.

制御部３５は、ＭＯＳＦＥＴ３１とＭＯＳＦＥＴ３２とを交互にオン／オフする。ＭＯＳＦＥＴ３１がオンになると、コイル３３にエネルギーが蓄積され、ＭＯＳＦＥＴ３２がオンになると、コイル３３に蓄積されたエネルギーがコンデンサ３４に出力される。制御部３５は、出力電圧Ｖｏｕｔが設定値になるように、ＭＯＳＦＥＴ３１、３２のオン／オフ時間を調整する。 The control unit 35 alternately turns on / off the MOSFET 31 and the MOSFET 32. When the MOSFET 31 is turned on, energy is stored in the coil 33, and when the MOSFET 32 is turned on, the energy stored in the coil 33 is output to the capacitor 34. The control unit 35 adjusts the on / off time of the MOSFETs 31 and 32 so that the output voltage Vout becomes a set value.

また、制御部３５は、過電圧、例えば、正電圧サージが入力端子Ｔ１に入力され、後述するトランジスタ４８がオンになった場合に、ＤＣ／ＤＣコンバータ３０を停止させ、電圧変換を停止させる。制御部３５は、停止部を構成する。 Further, when an overvoltage, for example, a positive voltage surge is input to the input terminal T1 and the transistor 48 described later is turned on, the control unit 35 stops the DC / DC converter 30 and stops the voltage conversion. The control unit 35 constitutes a stop unit.

過電圧保護回路１１は、ＮチャンネルＭＯＳＦＥＴ（以下、ＮＭＯＳＦＥＴと称する。）４０と、ツェナーダイオード４１と、スイッチングダイオード４２、４３と、抵抗４４、４５と、コンデンサ４６と、整流用ダイオード４７と、トランジスタ４８と、第１電圧印加部４９と、第２電圧印加部５０とを備える。 The overvoltage protection circuit 11 includes an N-channel MOSFET (hereinafter referred to as N MOSFET) 40, a Zener diode 41, switching diodes 42 and 43, resistors 44 and 45, a capacitor 46, a rectifying diode 47, and a transistor 48. A first voltage application unit 49 and a second voltage application unit 50 are provided.

ＮＭＯＳＦＥＴ４０のドレインは入力端子Ｔ１に接続され、ＮＭＯＳＦＥＴ４０のソースは電圧変換回路１０の入力側に接続される。ＮＭＯＳＦＥＴ４０のゲートとグランド電位（基準電位）との間には、スイッチングダイオード４３、ツェナーダイオード４１および抵抗４５と、コンデンサ４６とが並列に配置される。スイッチングダイオード４３、ツェナーダイオード４１および抵抗４５は、直列に配置される。 The drain of the NHPLC 40 is connected to the input terminal T1, and the source of the NHPLC 40 is connected to the input side of the voltage conversion circuit 10. A switching diode 43, a Zener diode 41, a resistor 45, and a capacitor 46 are arranged in parallel between the gate of the NHPLC 40 and the ground potential (reference potential). The switching diode 43, the Zener diode 41 and the resistor 45 are arranged in series.

スイッチングダイオード４３は、アノードがＮＭＯＳＦＥＴ４０のゲートに接続され、カソードがツェナーダイオード４１のカソードに接続される。スイッチングダイオード４３は、第１電圧印加部４９から印加される電圧によってコンデンサ４６や、ＮＭＯＳＦＥＴ４０のゲートなどに電流が流れることを抑制する。スイッチングダイオード４３は、過電圧、例えば、サージ電圧が発生した場合に、コンデンサ４６とツェナーダイオード４１とを分離する機能を有する。 In the switching diode 43, the anode is connected to the gate of the NHPLC 40 and the cathode is connected to the cathode of the Zener diode 41. The switching diode 43 suppresses the flow of current through the capacitor 46, the gate of the NHPLC 40, and the like due to the voltage applied from the first voltage application unit 49. The switching diode 43 has a function of separating the capacitor 46 and the Zener diode 41 when an overvoltage, for example, a surge voltage occurs.

ツェナーダイオード４１は、アノードが抵抗４５の一端に接続される。抵抗４５の他端は、グランド電位に接続される。 The anode of the Zener diode 41 is connected to one end of the resistor 45. The other end of the resistor 45 is connected to the ground potential.

トランジスタ４８は、抵抗４５の両端電圧がトランジスタ４８の閾値電圧以上になった場合に、オンになる。そのため、例えば、正電圧サージが発生した場合にツェナーダイオード４１に流れる電流によってトランジスタ４８をオンにするように抵抗４５の値を調整することで、正電圧サージの発生を容易に検出することができる。 The transistor 48 is turned on when the voltage across the resistor 45 becomes equal to or higher than the threshold voltage of the transistor 48. Therefore, for example, when a positive voltage surge occurs, the occurrence of the positive voltage surge can be easily detected by adjusting the value of the resistance 45 so that the transistor 48 is turned on by the current flowing through the Zener diode 41. ..

例えば、入力電圧Ｖｉｎが、ツェナー電圧Ｖｚとスイッチングダイオード４２の順方向電圧Ｖｆ１との電圧Ｖｅ（＝Ｖｚ＋Ｖｆ１）よりも高い電圧である場合、入力電圧Ｖｉｎと電圧Ｖｅとの差電圧に応じた電流が、第１電圧印加部４９の抵抗４９ａと抵抗４５に流れる。したがって、例えば、抵抗４９ａと抵抗４５との比を適切に調節することで、正電圧サージの発生を適切に検出することができる。 For example, when the input voltage Vin is higher than the voltage Ve (= Vz + Vf1) between the Zener voltage Vz and the forward voltage Vf1 of the switching diode 42, the current corresponding to the difference voltage between the input voltage Vin and the voltage Ve is , Flows to the resistance 49a and the resistance 45 of the first voltage application unit 49. Therefore, for example, by appropriately adjusting the ratio of the resistance 49a to the resistance 45, the occurrence of a positive voltage surge can be appropriately detected.

このように、ツェナーダイオード４１、抵抗４５およびトランジスタ４８は、過電圧検出回路（過電圧検出部）として機能する。過電圧検出回路により、制御部３５、および電源回路１を有する電子装置１００の制御部（例えば、図１に示すマイクロコンピュータ１０１）に対して過電圧、例えば、正電圧サージの発生を容易に通知することができる。 In this way, the Zener diode 41, the resistor 45, and the transistor 48 function as an overvoltage detection circuit (overvoltage detection unit). The overvoltage detection circuit can easily notify the control unit 35 and the control unit of the electronic device 100 having the power supply circuit 1 (for example, the microcomputer 101 shown in FIG. 1) of the occurrence of an overvoltage, for example, a positive voltage surge. Can be done.

なお、過電圧検出回路は、抵抗４５およびトランジスタ４８を有するものに限定されない。例えば、過電圧検出回路は、ツェナーダイオード４１に流れる電流を検出する磁電変換素子や電流トランスを用いてもよい。磁電変換素子は、例えば、ホール素子などである。なお、過電圧検出回路を抵抗４５およびトランジスタ４８によって構成することで、過電圧検出回路を磁電変換素子や電流トランスにより構成する場合に比べ、過電圧検出回路を低コストかつ簡易に構成することができる。 The overvoltage detection circuit is not limited to the one having the resistance 45 and the transistor 48. For example, the overvoltage detection circuit may use a magnetic conversion element or a current transformer that detects the current flowing through the Zener diode 41. The magnetic-electric conversion element is, for example, a Hall element or the like. By configuring the overvoltage detection circuit with the resistor 45 and the transistor 48, the overvoltage detection circuit can be configured at low cost and easily as compared with the case where the overvoltage detection circuit is configured with a magnetic electric conversion element or a current transformer.

スイッチングダイオード４２および抵抗４４は、ＮＭＯＳＦＥＴ４０のドレインとゲートとの間に設けられる。スイッチングダイオード４２および抵抗４４は、直列に配置される。 The switching diode 42 and the resistor 44 are provided between the drain and the gate of the NHPLC 40. The switching diode 42 and the resistor 44 are arranged in series.

スイッチングダイオード４２は、アノードがＮＭＯＳＦＥＴ４０のドレインに接続され、カソードが抵抗４４の一端に接続される。抵抗４４の他端は、ＮＭＯＳＦＥＴ４０のゲートに接続される。なお、抵抗４４の他端は、スイッチングダイオード４３のアノード、およびコンデンサ４６に接続される。 In the switching diode 42, the anode is connected to the drain of the NHPLC 40 and the cathode is connected to one end of the resistor 44. The other end of the resistor 44 is connected to the gate of the NHPLC 40. The other end of the resistor 44 is connected to the anode of the switching diode 43 and the capacitor 46.

スイッチングダイオード４２は、第２電圧印加部５０から印加される電圧によって抵抗４４を介して入力端子Ｔ１側に電流が流れることを抑制する。 The switching diode 42 suppresses the flow of current to the input terminal T1 side via the resistor 44 by the voltage applied from the second voltage application unit 50.

整流用ダイオード４７は、負電圧サージに対する保護素子であり、負電圧サージが入力端子Ｔ１に印加された場合であっても電圧変換回路１０が故障することを避けることができる。 The rectifying diode 47 is a protection element against a negative voltage surge, and it is possible to prevent the voltage conversion circuit 10 from failing even when the negative voltage surge is applied to the input terminal T1.

第１電圧印加部４９は、抵抗４９ａを備える。第１電圧印加部４９は、入力電圧Ｖｉｎをツェナーダイオード４１に印加する。抵抗４９ａの一端は、スイッチングダイオード４２と抵抗４４との間に接続され、抵抗４９ａの他端は、スイッチングダイオード４３とツェナーダイオード４１との間に接続される。すなわち、抵抗４９ａの一端は、スイッチングダイオード４２のカソードに接続され、抵抗４９ａの他端は、ツェナーダイオード４１のカソード、およびスイッチングダイオード４３のカソードに接続される。第１電圧印加部４９は、入力電圧印加部を構成する。 The first voltage application unit 49 includes a resistance 49a. The first voltage application unit 49 applies the input voltage Vin to the Zener diode 41. One end of the resistor 49a is connected between the switching diode 42 and the resistor 44, and the other end of the resistor 49a is connected between the switching diode 43 and the Zener diode 41. That is, one end of the resistor 49a is connected to the cathode of the switching diode 42, and the other end of the resistor 49a is connected to the cathode of the Zener diode 41 and the cathode of the switching diode 43. The first voltage application unit 49 constitutes an input voltage application unit.

なお、過電圧、例えば、正電圧サージが発生していない場合には、入力電圧Ｖｉｎは、ツェナー電圧Ｖｚよりも低く、ツェナーダイオード４１に流れる電流は小さい。 When an overvoltage, for example, a positive voltage surge is not generated, the input voltage Vin is lower than the Zener voltage Vz, and the current flowing through the Zener diode 41 is small.

第２電圧印加部５０は、スイッチングダイオード６０、６１と、コンデンサ６２と、抵抗６３とを備える。第２電圧印加部５０は、入力電圧Ｖｉｎよりも高い電圧をＮＭＯＳＦＥＴ４０のゲートに印加する。第２電圧印加部５０は、ゲート電圧印加部を構成する。 The second voltage application unit 50 includes switching diodes 60 and 61, a capacitor 62, and a resistor 63. The second voltage application unit 50 applies a voltage higher than the input voltage Vin to the gate of the NHPLC 40. The second voltage application unit 50 constitutes a gate voltage application unit.

スイッチングダイオード６０およびコンデンサ６２は、ＤＣ／ＤＣコンバータ３０のスイッチング作用を利用して昇圧回路として機能する。 The switching diode 60 and the capacitor 62 function as a booster circuit by utilizing the switching action of the DC / DC converter 30.

昇圧回路によって昇圧された電圧は、スイッチングダイオード６１、および抵抗６３を介してＮＭＯＳＦＥＴ４０のゲートに印加される。これにより、入力電圧Ｖｉｎよりも高い電圧がＮＭＯＳＦＥＴ４０のゲートに印加される。 The voltage boosted by the booster circuit is applied to the gate of the NHPLC 40 via the switching diode 61 and the resistor 63. As a result, a voltage higher than the input voltage Vin is applied to the gate of the NHPLC 40.

ＭＯＳＦＥＴ３１がオフ、かつＭＯＳＦＥＴ３２がオンの場合には、第２電圧印加部５０では、コンデンサ６２の一端がグランド電位に接続されるため、コンデンサ６２の一端電圧Ｖｃ１は０Ｖ（グランド電位）になる。 When the MOSFET 31 is off and the MOSFET 32 is on, one end of the capacitor 62 is connected to the ground potential in the second voltage application unit 50, so that the voltage Vc1 at one end of the capacitor 62 becomes 0V (ground potential).

一方、コンデンサ６２の他端にはスイッチングダイオード６０を介して出力電圧Ｖｏｕｔが印加される。そのため、コンデンサ６２の他端電圧Ｖｃ２は、出力電圧Ｖｏｕｔとスイッチングダイオード６０の順方向電圧Ｖｆ２との差電圧Ｖｄｉｆ１（＝Ｖｏｕｔ－Ｖｆ２）と同じ電圧になる。したがって、コンデンサ６２の両端電圧Ｖｃは、差電圧Ｖｄｉｆ１と同じ電圧になる。 On the other hand, an output voltage Vout is applied to the other end of the capacitor 62 via the switching diode 60. Therefore, the other end voltage Vc2 of the capacitor 62 has the same voltage as the difference voltage Vdif1 (= Vout-Vf2) between the output voltage Vout and the forward voltage Vf2 of the switching diode 60. Therefore, the voltage Vc across the capacitor 62 is the same as the difference voltage Vdif1.

その後、ＭＯＳＦＥＴ３１がオン、かつＭＯＳＦＥＴ３２がオフになった場合には、第２電圧印加部５０では、コンデンサ６２の一端にはＭＯＳＦＥＴ３１を介して直流電圧Ｖｉｎ１が印加される。そのため、コンデンサ６２の一端電圧Ｖｃ１は、直流電圧Ｖｉｎ１と同じ電圧になる。また、コンデンサ６２の両端電圧Ｖｃは差電圧Ｖｄｉｆ１と同じ電圧であるため、コンデンサ６２の一端電圧Ｖｃ１が直流電圧Ｖｉｎ１になると、コンデンサ６２の他端電圧Ｖｃ２は、Ｖｃ２＝Ｖｉｎ１＋Ｖｏｕｔ－Ｖｆ２と表すことができる。 After that, when the MOSFET 31 is turned on and the MOSFET 32 is turned off, the DC voltage Vin1 is applied to one end of the capacitor 62 in the second voltage application unit 50 via the MOSFET 31. Therefore, the voltage Vc1 at one end of the capacitor 62 becomes the same voltage as the DC voltage Vin1. Further, since the voltage Vc across the capacitor 62 is the same as the differential voltage Vdif1, when the voltage Vc1 at one end of the capacitor 62 becomes the DC voltage Vin1, the voltage Vc2 at the other end of the capacitor 62 can be expressed as Vc2 = Vin1 + Vout-Vf2. can.

ＭＯＳＦＥＴ３１、３２のオン／オフは、制御部３５によって所定のスイッチング周期で繰り返し行われることから、コンデンサ６２の他端電圧Ｖｃ２は、電圧ＶＡ（＝Ｖｏｕｔ－Ｖｆ２）と電圧ＶＢ（＝Ｖｉｎ１＋Ｖｏｕｔ－Ｖｆ２）との間で交互に変更される。従って、ツェナーダイオード４１のカソードには、ＭＯＳＦＥＴ３１、３２のオン／オフの周期で、電圧Ｖａ（＝ＶＡ－Ｖｆ３－Ｖｆ４）と電圧Ｖｂ（＝ＶＢ－Ｖｆ３－Ｖｆ４）とが交互に印加される。なお、Ｖｆ３は、スイッチングダイオード６１の順方向電圧であり、Ｖｆ４は、スイッチングダイオード４３の順方向電圧である。 Since the on / off of the MOSFETs 31 and 32 is repeatedly performed by the control unit 35 in a predetermined switching cycle, the other end voltage Vc2 of the capacitor 62 is a voltage VA (= Vout-Vf2) and a voltage VB (= Vin1 + Vout-Vf2). Alternately changed between and. Therefore, the voltage Va (= VA-Vf3-Vf4) and the voltage Vb (= VB-Vf3-Vf4) are alternately applied to the cathode of the Zener diode 41 at the on / off cycle of the MOSFETs 31 and 32. Note that Vf3 is the forward voltage of the switching diode 61, and Vf4 is the forward voltage of the switching diode 43.

ツェナーダイオード４１のカソードには、スイッチングダイオード４３を介してコンデンサ４６が接続されており、電圧Ｖａおよび電圧Ｖｂがツェナー電圧Ｖｚよりも低い場合には、ツェナーダイオード４１に流れる電流は小さい。そのため、コンデンサ４６によってツェナーダイオード４１のカソード側電圧は、ほぼ電圧Ｖｂ（＝Ｖｉｎ１＋Ｖｏｕｔ－Ｖｆ２－Ｖｆ３－Ｖｆ４）になり、入力電圧Ｖｉｎよりも高い電圧をＮＭＯＳＦＥＴ４０のゲートへ印加することができる。なお、Ｖｉｎ＜（Ｖｉｎ１＋Ｖｏｕｔ１－Ｖｆ２－Ｖｆ３－Ｖｆ４）であるものとする。 A capacitor 46 is connected to the cathode of the Zener diode 41 via a switching diode 43, and when the voltage Va and the voltage Vb are lower than the Zener voltage Vz, the current flowing through the Zener diode 41 is small. Therefore, the cathode side voltage of the Zener diode 41 becomes substantially the voltage Vb (= Vin1 + Vout-Vf2-Vf3-Vf4) by the capacitor 46, and a voltage higher than the input voltage Vin can be applied to the gate of the NHPLC 40. It is assumed that Vin <(Vin1 + Vout1-Vf2-Vf3-Vf4).

このように、第２電圧印加部５０は、入力電圧Ｖｉｎよりも高い電圧をＮＭＯＳＦＥＴ４０のゲートに印加することで、ＮＭＯＳＦＥＴ４０を飽和状態にすることができ、ＮＭＯＳＦＥＴ４０の損失を低下させることができる。 As described above, the second voltage application unit 50 can saturate the NHPLC 40 by applying a voltage higher than the input voltage Vin to the gate of the N MOSFET 40, and can reduce the loss of the N MOSFET 40.

次に、過電圧、例えば、正電圧サージが発生した場合の電源回路１の動作について説明する。ここでは、まず、実施形態の第１電圧印加部４９およびスイッチングダイオード４３を有していない比較例の電源回路２００の動作について説明する。 Next, the operation of the power supply circuit 1 when an overvoltage, for example, a positive voltage surge occurs will be described. Here, first, the operation of the power supply circuit 200 of the comparative example which does not have the first voltage application unit 49 and the switching diode 43 of the embodiment will be described.

比較例の電源回路２００は、図３に示すように、ツェナーダイオード４１のカソードがＮＭＯＳＦＥＴ４０のゲートに接続される。図３は、比較例に係る電源回路２００の構成を示す図である。 In the power supply circuit 200 of the comparative example, as shown in FIG. 3, the cathode of the Zener diode 41 is connected to the gate of the NHPLC 40. FIG. 3 is a diagram showing a configuration of a power supply circuit 200 according to a comparative example.

比較例の電源回路２００の動作について図４を参照し説明する。図４は、過電圧が発生した場合における比較例の電源回路の動作状態を示す図である。図４では、ＮＭＯＳＦＥＴ４０のゲート電圧ＶＧを実線で示し、ＮＭＯＳＦＥＴ４０の出力電圧である直流電圧Ｔｉｎ１（以下、クランプ出力電圧と称する。）を一点鎖線で示し、ツェナーダイオード４１の電圧Ｖｄを二点鎖線で示す。 The operation of the power supply circuit 200 of the comparative example will be described with reference to FIG. FIG. 4 is a diagram showing an operating state of a power supply circuit of a comparative example when an overvoltage occurs. In FIG. 4, the gate voltage VG of the NHPLC 40 is shown by a solid line, the DC voltage Tin1 (hereinafter referred to as a clamp output voltage) which is the output voltage of the NHPLC 40 is shown by a one-dot chain line, and the voltage Vd of the Zener diode 41 is shown by a two-dot chain line. show.

比較例の電源回路２００では、時間ｔ０において、正電圧サージが発生した場合には、スイッチングダイオード４２および抵抗４４を介して入力電圧Ｖｉｎがコンデンサ４６に印加される。これにより、コンデンサ４６が充電され、ゲート電圧ＶＧ、クランプ出力電圧Ｖｉｎ１、およびツェナーダイオード４１の電圧Ｖｄが、高くなる。 In the power supply circuit 200 of the comparative example, when a positive voltage surge occurs at time t0, the input voltage Vin is applied to the capacitor 46 via the switching diode 42 and the resistor 44. As a result, the capacitor 46 is charged, and the gate voltage VG, the clamp output voltage Vin1, and the voltage Vd of the Zener diode 41 become high.

そして、時間ｔ１において、ツェナーダイオード４１の電圧Ｖｄが所定電圧Ｖｔになるとツェナーダイオード４１の降伏が開始される。所定電圧Ｖｔは、ツェナー電圧Ｖｚよりも高い電圧であり、ツェナーダイオード４１で降伏が開始される電圧である。 Then, at time t1, when the voltage Vd of the Zener diode 41 reaches a predetermined voltage Vt, the breakdown of the Zener diode 41 is started. The predetermined voltage Vt is a voltage higher than the Zener voltage Vz, and is a voltage at which breakdown is started by the Zener diode 41.

ツェナーダイオード４１は、ツェナー電圧Ｖｚよりも高い所定電圧Ｖｔが印加されないと、降伏が開始されない。すなわち、ツェナーダイオード４１が降伏を開始する際に、ツェナーダイオード４１の電圧Ｖｄは、応答遅れにより、ツェナー電圧Ｖｚに対してオーバーシュートが発生する。 The Zener diode 41 does not start yielding unless a predetermined voltage Vt higher than the Zener voltage Vz is applied. That is, when the Zener diode 41 starts to yield, the voltage Vd of the Zener diode 41 overshoots with respect to the Zener voltage Vz due to the response delay.

比較例の電源回路２００では、正電圧サージが発生した場合に、ゲート電圧ＶＧは、ＶＧ＝Ｖｂｅ＋Ｖｄと表され、ツェナーダイオード４１の電圧Ｖｄに基づいてクランプされる。なお、Ｖｂｅは、トランジスタ４８のベータとエミッタ間の電圧である。また、クランプ出力電圧Ｖｉｎ１は、Ｖｉｎ＝ＶＧ－Ｖｔｈと表すことができる。なお、Ｖｔｈは、ＮＭＯＳＦＥＴ４０における閾値電圧である。 In the power supply circuit 200 of the comparative example, when a positive voltage surge occurs, the gate voltage VG is expressed as VG = Vbe + Vd and is clamped based on the voltage Vd of the Zener diode 41. Vbe is a voltage between the beta and the emitter of the transistor 48. Further, the clamp output voltage Vin1 can be expressed as Vin = VG-Vth. Note that Vth is the threshold voltage in the NHPLC 40.

そのため、ツェナーダイオード４１の電圧Ｖｄのオーバーシュートに応じて、ゲート電圧ＶＧ、およびクランプ出力電圧Ｖｉｎ１にも、オーバーシュートが発生する。オーバーシュートが発生することで、電源回路２００が劣化するおそれがある。例えば、クランプ出力電圧Ｖｉｎ１とＤＣ／ＤＣコンバータ３０の絶対最大定格との間にマージンが無い場合には、クランプ出力電圧Ｖｉｎ１がオーバーシュートすることで、ＤＣ／ＤＣコンバータ３０に絶対最大定格よりも高い電圧が印加される。これにより、ＤＣ／ＤＣコンバータ３０が劣化するおそれがある。 Therefore, overshoot occurs in the gate voltage VG and the clamp output voltage Vin1 according to the overshoot of the voltage Vd of the Zener diode 41. The occurrence of overshoot may deteriorate the power supply circuit 200. For example, if there is no margin between the clamp output voltage Vin1 and the absolute maximum rating of the DC / DC converter 30, the clamp output voltage Vin1 overshoots and the DC / DC converter 30 is higher than the absolute maximum rating. A voltage is applied. This may deteriorate the DC / DC converter 30.

また、時間ｔ１において、トランジスタ４８がオンになり、制御部３５によってＤＣ／ＤＣコンバータ３０が停止される。そのため、ＮＭＯＳＦＥＴ４０のドレイン電流が低下する。 Further, at time t1, the transistor 48 is turned on, and the DC / DC converter 30 is stopped by the control unit 35. Therefore, the drain current of the NHPLC 40 decreases.

比較例の電源回路２００では、ＤＣ／ＤＣコンバータ３０が停止するまでの間に、ＤＣ／ＤＣコンバータ３０に流れる電流と、クランプ出力電圧Ｖｉｎ１の上昇に伴うコンデンサ２２への充電電流との合算電流がＮＭＯＳＦＥＴ４０に流れる。 In the power supply circuit 200 of the comparative example, the total current of the current flowing through the DC / DC converter 30 and the charging current to the capacitor 22 due to the rise of the clamp output voltage Vin1 is calculated until the DC / DC converter 30 is stopped. It flows to NHPLC40.

ＮＭＯＳＦＥＴ４０における損失は、ＮＭＯＳＦＥＴ４０に流れる電流にＮＭＯＳＦＥＴ４０のドレイン－ソースの間の電圧ＶＤＧを乗算した値となる。従って、比較例の電源回路２００では、正電圧サージが発生してからＤＣ／ＤＣコンバータ３０が停止するまでのＮＭＯＳＦＥＴ４０における損失が大きくなる。 The loss in the NHPLC 40 is the value obtained by multiplying the current flowing through the NHPLC 40 by the voltage VDG between the drain and the source of the NHPLC 40. Therefore, in the power supply circuit 200 of the comparative example, the loss in the N MOSFET 40 from the occurrence of the positive voltage surge to the stop of the DC / DC converter 30 becomes large.

オーバーシュートしたゲート電圧ＶＧおよびクランプ出力電圧Ｖｉｎ１は、時間が経過すると低下し、時間ｔ２においてツェナー電圧Ｖｚに基づいた電圧となる。 The overshooted gate voltage VG and clamp output voltage Vin1 decrease with time, and become a voltage based on the Zener voltage Vz at time t2.

しかしながら、ＤＣ／ＤＣコンバータ３０が停止しているため、クランプ出力電圧Ｖｉｎ１でオーバーシュートが発生すると、ツェナー電圧Ｖｚに基づいた電圧となるまでの時間が長くなる。そのため、比較例の電源回路２００は、オーバーシュートが発生した状態が長くなり、電源回路２００が劣化するおそれがある。 However, since the DC / DC converter 30 is stopped, if an overshoot occurs at the clamp output voltage Vin1, it takes a long time to reach a voltage based on the Zener voltage Vz. Therefore, in the power supply circuit 200 of the comparative example, the state in which overshoot occurs becomes long, and the power supply circuit 200 may deteriorate.

次に、実施形態の電源回路１の動作について図５を参照し説明する。図５は、過電圧が発生した場合における実施形態の電源回路１の動作状態を示す図である。図５では、図４と同様にＮＭＯＳＦＥＴ４０のゲート電圧ＶＧを実線で示し、クランプ出力電圧Ｖｉｎ１を一点鎖線で示し、ツェナーダイオード４１の電圧Ｖｄを二点鎖線で示す。 Next, the operation of the power supply circuit 1 of the embodiment will be described with reference to FIG. FIG. 5 is a diagram showing an operating state of the power supply circuit 1 of the embodiment when an overvoltage occurs. In FIG. 5, the gate voltage VG of the NHPLC 40 is shown by a solid line, the clamp output voltage Vin1 is shown by a alternate long and short dash line, and the voltage Vd of the Zener diode 41 is indicated by a alternate long and short dash line, as in FIG.

実施形態の電源回路１では、時間ｔ０において、正電圧サージが発生した場合には、正電圧サージによる入力電圧Ｖｉｎが第１電圧印加部４９によってツェナーダイオード４１に直接印加される。 In the power supply circuit 1 of the embodiment, when a positive voltage surge occurs at time t0, the input voltage Vin due to the positive voltage surge is directly applied to the Zener diode 41 by the first voltage application unit 49.

そのため、ツェナーダイオード４１は、正電圧サージによる電圧が印加され、ツェナーダイオード４１の電圧Ｖｄが所定電圧Ｖｔになると降伏を開始する。そして、その後、ツェナーダイオード４１の電圧Ｖｄは、ツェナー電圧Ｖｚに維持される。このように、実施形態の電源回路１では、正電圧サージが発生すると、ツェナーダイオード４１の電圧Ｖｄは、すぐにツェナー電圧Ｖｚに維持される。 Therefore, the Zener diode 41 starts yielding when a voltage due to a positive voltage surge is applied and the voltage Vd of the Zener diode 41 reaches a predetermined voltage Vt. After that, the voltage Vd of the Zener diode 41 is maintained at the Zener voltage Vz. As described above, in the power supply circuit 1 of the embodiment, when the positive voltage surge occurs, the voltage Vd of the Zener diode 41 is immediately maintained at the Zener voltage Vz.

また、実施形態の電源回路１では、スイッチングダイオード４２および抵抗４４を介して入力電圧Ｖｉｎがコンデンサ４６に印加され、ＮＭＯＳＦＥＴ４０のゲート電圧ＶＧ、およびクランプ出力電圧Ｖｉｎ１は、コンデンサ４６の充電に伴い高くなる。 Further, in the power supply circuit 1 of the embodiment, the input voltage Vin is applied to the capacitor 46 via the switching diode 42 and the resistor 44, and the gate voltage VG of the NHPLC 40 and the clamp output voltage Vin1 become higher as the capacitor 46 is charged. ..

また、時間ｔ０において、トランジスタ４８がオンになり、ＤＣ／ＤＣコンバータ３０が停止する。ＤＣ／ＤＣコンバータ３０が停止することで、ＤＣ／ＤＣコンバータ３０に電流が流れないため、比較例の電源回路２００に対して、ドレイン電流が低下する。なお、ＤＣ／ＤＣコンバータ３０が停止した後も、クランプ出力電圧Ｖｉｎ１の上昇に伴いコンデンサ２２への充電電流が流れるため、ドレイン電流はゼロとはならない。 Further, at time t0, the transistor 48 is turned on and the DC / DC converter 30 is stopped. When the DC / DC converter 30 is stopped, no current flows through the DC / DC converter 30, so that the drain current is lower than that of the power supply circuit 200 of the comparative example. Even after the DC / DC converter 30 is stopped, the charging current flows to the capacitor 22 as the clamp output voltage Vin1 rises, so that the drain current does not become zero.

実施形態の電源回路１は、正電圧サージが発生した場合に、ＤＣ／ＤＣコンバータ３０を早期に停止させることで、ＮＭＯＳＦＥＴ４０に流れる電流を低下させて、ＮＭＯＳＦＥＴ４０における損失を低下させることができる。 In the power supply circuit 1 of the embodiment, when a positive voltage surge occurs, the DC / DC converter 30 is stopped at an early stage, so that the current flowing through the NHPLC 40 can be reduced and the loss in the NHPLC 40 can be reduced.

そして、時間ｔ１において、ＮＭＯＳＦＥＴ４０のゲート電圧ＶＧがツェナーダイオード４１の電圧Ｖｄに基づいた電圧まで高くなると、ＮＭＯＳＦＥＴ４０のゲート電圧ＶＧは、ＶＧ＝Ｖｂｅ＋Ｖｄ＋Ｖｆ４となり、クランプ出力電圧Ｖｉｎ１（＝ＶＧ－Ｖｔｈ）は、ツェナーダイオード４１の電圧Ｖｄに基づいてクランプされる。ここではツェナーダイオード４１の電圧Ｖｄは、ツェナー電圧Ｖｚとなり、すでに安定した状態となっており、クランプ出力電圧Ｖｉｎ１は、ツェナー電圧Ｖｚに基づいてクランプされる。そのため、比較例の電源回路２００のようなオーバーシュートは発生しない。 Then, at time t1, when the gate voltage VG of the NHPLC 40 increases to a voltage based on the voltage Vd of the Zener diode 41, the gate voltage VG of the NHPLC 40 becomes VG = Vbe + Vd + Vf4, and the clamp output voltage Vin1 (= VG-Vth) becomes. It is clamped based on the voltage Vd of the Zener diode 41. Here, the voltage Vd of the Zener diode 41 becomes the Zener voltage Vz, which is already in a stable state, and the clamp output voltage Vin1 is clamped based on the Zener voltage Vz. Therefore, the overshoot unlike the power supply circuit 200 of the comparative example does not occur.

そのため、実施形態の電源回路１は、クランプ出力電圧Ｖｉｎ１のオーバーシュートを抑制し、電源回路１の劣化、例えば、ＤＣ／ＤＣコンバータ３０の劣化を抑制することができる。 Therefore, the power supply circuit 1 of the embodiment can suppress the overshoot of the clamp output voltage Vin1 and suppress the deterioration of the power supply circuit 1, for example, the deterioration of the DC / DC converter 30.

なお、実施形態の電源回路１は、図５に示すクランプ出力電圧Ｖｉｎ１の上昇速度、すなわちクランプ出力電圧Ｖｉｎ１の傾きを小さくすることで、ＮＭＯＳＦＥＴ４０における損失を小さくすることができる。これは、クランプ出力電圧の上昇速度を小さくすることで、コンデンサ２２の充電電流を小さくすることができるためである。クランプ出力電圧Ｖｉｎ１の上昇速度は、抵抗４４の抵抗値、およびコンデンサ４６の静電容量を調整することで変更することができる。 In the power supply circuit 1 of the embodiment, the loss in the N MOSFET 40 can be reduced by reducing the ascending speed of the clamp output voltage Vin1 shown in FIG. 5, that is, the inclination of the clamp output voltage Vin1. This is because the charging current of the capacitor 22 can be reduced by reducing the rate of increase of the clamp output voltage. The rising speed of the clamp output voltage Vin1 can be changed by adjusting the resistance value of the resistor 44 and the capacitance of the capacitor 46.

これに対し、比較例の電源回路２００では、クランプ出力電圧Ｖｉｎ１の上昇速度を小さくすると、トランジスタ４８がオンになるまでの時間が長くなり、ＤＣ／ＤＣコンバータ３０が停止するまでの時間が長くなる。そのため、ＮＭＯＳＦＥＴ４０における損失が大きくなる。 On the other hand, in the power supply circuit 200 of the comparative example, when the rising speed of the clamp output voltage Vin1 is reduced, the time until the transistor 48 is turned on becomes long, and the time until the DC / DC converter 30 is stopped becomes long. .. Therefore, the loss in the NHPLC 40 becomes large.

実施形態の電源回路１では、時間ｔ０においてＤＣ／ＤＣコンバータ３０が停止するため、比較例の電源回路２００のように、クランプ出力電圧Ｖｉｎ１の上昇速度を小さくすることで、ＮＭＯＳＦＥＴ４０における損失が大きくなることはない。従って、実施形態の電源回路１は、クランプ出力電圧Ｖｉｎ１の上昇速度を小さくすることで、ＮＭＯＳＦＥＴ４０における損失を低下させることができる。 In the power supply circuit 1 of the embodiment, the DC / DC converter 30 is stopped at time t0. Therefore, as in the power supply circuit 200 of the comparative example, by reducing the ascending speed of the clamp output voltage Vin1, the loss in the NHPLC 40 becomes large. There is no such thing. Therefore, in the power supply circuit 1 of the embodiment, the loss in the N MOSFET 40 can be reduced by reducing the ascending speed of the clamp output voltage Vin1.

次に、実施形態における効果について説明する。 Next, the effect in the embodiment will be described.

電源回路１は、ＮＭＯＳＦＥＴ４０のゲートとグランド電位との間にツェナーダイオード４１を設け、ツェナーダイオード４１とＮＭＯＳＦＥＴ４０のゲートとの間にスイッチングダイオード４３を設ける。また、電源回路１は、スイッチングダイオード４３とツェナーダイオード４１との間に入力電圧Ｖｉｎを印加する第１電圧印加部４９を設ける。 The power supply circuit 1 is provided with a Zener diode 41 between the gate of the NHPLC 40 and the ground potential, and a switching diode 43 is provided between the Zener diode 41 and the gate of the NPLC 40. Further, the power supply circuit 1 is provided with a first voltage application unit 49 for applying an input voltage Vin between the switching diode 43 and the Zener diode 41.

これにより、過電圧、例えば、正電圧サージが発生した場合に、電源回路１は、第１電圧印加部４９により入力電圧Ｖｉｎをツェナーダイオード４１に印加し、ツェナーダイオード４１の電圧Ｖｄをツェナー電圧Ｖｚにすぐに維持することができる。そのため、電源回路１は、ツェナーダイオード４１の電圧Ｖｄに基づいてクランプ出力電圧Ｖｉｎ１をクランプする場合に、ツェナーダイオード４１の応答遅れによるクランプ出力電圧Ｖｉｎ１のオーバーシュートを抑制することができる。従って、電源回路１は、例えば、ＤＣ／ＤＣコンバータ３０の劣化を抑制し、ＤＣ／ＤＣコンバータ３０を保護することができる。 As a result, when an overvoltage, for example, a positive voltage surge occurs, the power supply circuit 1 applies an input voltage Vin to the Zener diode 41 by the first voltage application unit 49, and changes the voltage Vd of the Zener diode 41 to the Zener voltage Vz. Can be maintained immediately. Therefore, when the power supply circuit 1 clamps the clamp output voltage Vin1 based on the voltage Vd of the Zener diode 41, the power supply circuit 1 can suppress the overshoot of the clamp output voltage Vin1 due to the response delay of the Zener diode 41. Therefore, the power supply circuit 1 can, for example, suppress the deterioration of the DC / DC converter 30 and protect the DC / DC converter 30.

また、電源回路１は、ＮＭＯＳＦＥＴ４０のゲートとグランド電位との間にコンデンサ４６を設ける。コンデンサ４６は、スイッチングダイオード４３、およびツェナーダイオード４１に対して並列に配置される。 Further, the power supply circuit 1 is provided with a capacitor 46 between the gate of the NHPLC 40 and the ground potential. The capacitor 46 is arranged in parallel with the switching diode 43 and the Zener diode 41.

これにより、電源回路１は、過電圧、例えば、正電圧サージが発生した場合に、クランプ出力電圧Ｖｉｎ１を安定させ、ＤＣ／ＤＣコンバータ３０を保護することができる。 As a result, the power supply circuit 1 can stabilize the clamp output voltage Vin1 and protect the DC / DC converter 30 when an overvoltage, for example, a positive voltage surge occurs.

また、電源回路１は、第１電圧印加部４９によって入力電圧Ｖｉｎをツェナーダイオード４１に印加し、ツェナーダイオード４１に流れる電流に基づいて過電圧を検出し、過電圧が検出された場合に、ＤＣ／ＤＣコンバータ３０を停止させる。 Further, the power supply circuit 1 applies an input voltage Vin to the Zener diode 41 by the first voltage application unit 49, detects an overvoltage based on the current flowing through the Zener diode 41, and when the overvoltage is detected, DC / DC. Stop the converter 30.

これにより、電源回路１は、過電圧が発生した場合に、ＤＣ／ＤＣコンバータ３０を素早く停止させて、ＮＭＯＳＦＥＴ４０に流れる電流を低下させて、ＮＭＯＳＦＥＴ４０における損失を低下させることができる。 As a result, when an overvoltage occurs, the power supply circuit 1 can quickly stop the DC / DC converter 30 to reduce the current flowing through the NHPLC 40, thereby reducing the loss in the NHPLC 40.

電源回路１は、第２電圧印加部５０によって入力電圧Ｖｉｎよりも高い電圧をＮＭＯＳＦＥＴ４０のゲートに印加する。 The power supply circuit 1 applies a voltage higher than the input voltage Vin to the gate of the NHPLC 40 by the second voltage application unit 50.

これにより、電源回路１は、ＮＭＯＳＦＥＴ４０を飽和状態にすることができ、ＮＭＯＳＦＥＴ４０の損失を低下させることができる。 As a result, the power supply circuit 1 can saturate the NHPLC 40 and reduce the loss of the N MOSFET 40.

変形例に係る電源回路１は、ツェナーダイオード４１の温度に対する電圧特性を補償するように、スイッチングダイオード４３を設ける。スイッチングダイオード４３は、温度が高くなるにつれて電圧が低くなる。また、ツェナーダイオード４１は、温度が高くなるにつれて電圧が高くなる。そのため、変形例に係る電源回路１は、ツェナーダイオード４１の温度に対する電圧特性をキャンセルするようなスイッチングダイオード４３を設ける。これにより、変形例に係る電源回路１は、温度変化の影響を抑制することができる。 The power supply circuit 1 according to the modification is provided with a switching diode 43 so as to compensate for the voltage characteristic of the Zener diode 41 with respect to the temperature. The voltage of the switching diode 43 decreases as the temperature increases. Further, the voltage of the Zener diode 41 increases as the temperature increases. Therefore, the power supply circuit 1 according to the modified example is provided with a switching diode 43 that cancels the voltage characteristic of the Zener diode 41 with respect to the temperature. As a result, the power supply circuit 1 according to the modified example can suppress the influence of the temperature change.

また、変形例に係る電源回路１は、複数のスイッチングダイオード４３を直列に接続する。これにより、変形例に係る電源回路１は、直列に接続するスイッチングダイオード４３の数を変更することでツェナーダイオード４１の温度に対する電圧特性を補償することができる。そのため、変形例に係る電源回路１は、例えば、汎用のスイッチングダイオードを用いて、ツェナーダイオード４１の温度に対する電圧特性を補償することができる。 Further, in the power supply circuit 1 according to the modified example, a plurality of switching diodes 43 are connected in series. Thereby, the power supply circuit 1 according to the modified example can compensate the voltage characteristic with respect to the temperature of the Zener diode 41 by changing the number of the switching diodes 43 connected in series. Therefore, the power supply circuit 1 according to the modified example can compensate the voltage characteristic with respect to the temperature of the Zener diode 41 by using, for example, a general-purpose switching diode.

さらなる効果や変形例は、当業者によって容易に導き出すことができる。このため、本発明のより広範な態様は、以上のように表しかつ記述した特定の詳細および代表的な実施形態に限定されるものではない。従って、添付の特許請求の範囲およびその均等物によって定義される総括的な発明の概念の精神または範囲から逸脱することなく、様々な変更が可能である。 Further effects and variations can be easily derived by those skilled in the art. For this reason, the broader aspects of the invention are not limited to the particular details and representative embodiments described and described above. Thus, various modifications can be made without departing from the spirit or scope of the overall concept of the invention as defined by the appended claims and their equivalents.

１ 電源回路
１０ 電圧変換回路
１１ 過電圧保護回路
３０ ＤＣ／ＤＣコンバータ
３５ 制御部
４０ ＮチャンネルＭＯＳＦＥＴ
４１ ツェナーダイオード（過電圧検出部）
４３ スイッチングダイオード
４５ 抵抗（過電圧検出部）
４６ コンデンサ
４８ トランジスタ（過電圧検出部）
４９ 第１電圧印加部（入力電圧印加部）
５０ 第２電圧印加部（ゲート電圧印加部）
１００ 電子装置 1 Power supply circuit 10 Voltage conversion circuit 11 Overvoltage protection circuit 30 DC / DC converter 35 Control unit 40 N-channel MOSFET
41 Zener diode (overvoltage detector)
43 Switching diode 45 Resistance (overvoltage detector)
46 Capacitor 48 Transistor (Overvoltage detector)
49 First voltage application section (input voltage application section)
50 Second voltage application part (gate voltage application part)
100 electronic devices

Claims (7)

入力側にドレインが接続され、かつ電圧変換回路側にソースが接続されたＭＯＳＦＥＴと、
前記ＭＯＳＦＥＴのゲートと基準電位との間に設けられたツェナーダイオードと、
前記ツェナーダイオードに対して並列に接続されるコンデンサと、
前記ＭＯＳＦＥＴのゲートと前記ツェナーダイオードとの間に設けられたダイオードと、
入力電圧を前記ダイオードと前記ツェナーダイオードとの間に印加する入力電圧印加部と
を備えることを特徴とする電源回路。 A MOSFET with a drain connected to the input side and a source connected to the voltage conversion circuit side,
A Zener diode provided between the gate of the MOSFET and the reference potential,
A capacitor connected in parallel to the Zener diode and
A diode provided between the gate of the MOSFET and the Zener diode,
A power supply circuit including an input voltage application unit that applies an input voltage between the diode and the Zener diode. 前記コンデンサは、前記ダイオードおよび前記ツェナーダイオードに対して並列であり、かつ前記ＭＯＳＦＥＴのゲートと前記基準電位との間に設けられる
ことを特徴とする請求項１に記載の電源回路。 The capacitor is parallel to the diode and the Zener diode and is provided between the gate of the MOSFET and the reference potential .
The power supply circuit according to claim 1. 前記ツェナーダイオードに流れる電流に基づいて過電圧の発生を検出する過電圧検出部と、
前記過電圧が検出された場合に、前記電圧変換回路における電圧変化を停止させる停止部と
を備えることを特徴とする請求項１または２に記載の電源回路。 An overvoltage detector that detects the occurrence of overvoltage based on the current flowing through the Zener diode, and
The power supply circuit according to claim 1 or 2, further comprising a stop portion for stopping a voltage change in the voltage conversion circuit when the overvoltage is detected. 前記ダイオードは、前記ツェナーダイオードの温度に対する電圧特性を補償するように設けられる
ことを特徴とする請求項１～３のいずれか一つに記載の電源回路。 The power supply circuit according to any one of claims 1 to 3, wherein the diode is provided so as to compensate for the voltage characteristic with respect to the temperature of the Zener diode. 前記ダイオードは、直列に複数接続される
ことを特徴とする請求項４に記載の電源回路。 The power supply circuit according to claim 4, wherein a plurality of the diodes are connected in series. 前記入力電圧よりも高い電圧を前記ＭＯＳＦＥＴのゲートに印加するゲート電圧印加部
を備えることを特徴とする請求項１～５のいずれか一つに記載の電源回路。 The power supply circuit according to any one of claims 1 to 5, further comprising a gate voltage application unit that applies a voltage higher than the input voltage to the gate of the MOSFET. 請求項１～６のいずれか一つに記載の電源回路を備える
ことを特徴とする電子装置。 An electronic device comprising the power supply circuit according to any one of claims 1 to 6.
JP2018068368A 2018-03-30 2018-03-30 Power circuits and electronics Active JP7101016B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018068368A JP7101016B2 (en) 2018-03-30 2018-03-30 Power circuits and electronics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018068368A JP7101016B2 (en) 2018-03-30 2018-03-30 Power circuits and electronics

Publications (2)

Publication Number Publication Date
JP2019180158A JP2019180158A (en) 2019-10-17
JP7101016B2 true JP7101016B2 (en) 2022-07-14

Family

ID=68279113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018068368A Active JP7101016B2 (en) 2018-03-30 2018-03-30 Power circuits and electronics

Country Status (1)

Country Link
JP (1) JP7101016B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007193458A (en) 2006-01-18 2007-08-02 Fujitsu Ten Ltd Power supply circuit
JP2007267537A (en) 2006-03-29 2007-10-11 Renesas Technology Corp Semiconductor integrated circuit and electronic system
WO2016060541A1 (en) 2014-10-15 2016-04-21 O.Y.L. Technology Sdn Bhd Overvoltage protection
JP2017112738A (en) 2015-12-16 2017-06-22 富士通テン株式会社 Power source circuit and electronic device having the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007193458A (en) 2006-01-18 2007-08-02 Fujitsu Ten Ltd Power supply circuit
JP2007267537A (en) 2006-03-29 2007-10-11 Renesas Technology Corp Semiconductor integrated circuit and electronic system
WO2016060541A1 (en) 2014-10-15 2016-04-21 O.Y.L. Technology Sdn Bhd Overvoltage protection
JP2017112738A (en) 2015-12-16 2017-06-22 富士通テン株式会社 Power source circuit and electronic device having the same

Also Published As

Publication number Publication date
JP2019180158A (en) 2019-10-17

Similar Documents

Publication Publication Date Title
US9265109B2 (en) Light source control device
CN109314510B (en) Drive control device for switching element
JP6197685B2 (en) Gate drive circuit
JP6597508B2 (en) Power converter
JP5747445B2 (en) Gate drive device
JP6323834B2 (en) Synchronous rectifier and alternator using the same
CN107888092B (en) Power supply conversion device
WO2017199949A1 (en) Switching element drive control device
WO2015008461A1 (en) Current detection apparatus for semiconductor element
US10862472B1 (en) System and method of charging a buffer capacitor
JP6610468B2 (en) Semiconductor device
JP2019062714A (en) Synchronous rectification circuit and switching power supply device
JP2018088725A (en) Rectifier and alternator using the same
CN112585854B (en) Driving circuit of switching element and switching circuit
JP6637754B2 (en) Power supply circuit and electronic device including the same
WO2017054479A1 (en) Slope compensation circuit and method
US11521960B2 (en) Terminal protection circuit of semiconductor chip
JP7101016B2 (en) Power circuits and electronics
CN110784101B (en) Solid state relay, power system and method of controlling current in power system
US9684323B2 (en) Regulator circuit that suppresses an overshoot of output voltage
WO2020021757A1 (en) Switch circuit and power conversion device
US11482933B2 (en) Switching power supply device
JP5593104B2 (en) Ripple converter
WO2021054027A1 (en) Power supply device
JP2018142763A (en) Inductive load drive circuit and control method therefor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220704

R150 Certificate of patent or registration of utility model

Ref document number: 7101016

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150