JP7095662B2 - Electronic component equipment - Google Patents
Electronic component equipment Download PDFInfo
- Publication number
- JP7095662B2 JP7095662B2 JP2019131771A JP2019131771A JP7095662B2 JP 7095662 B2 JP7095662 B2 JP 7095662B2 JP 2019131771 A JP2019131771 A JP 2019131771A JP 2019131771 A JP2019131771 A JP 2019131771A JP 7095662 B2 JP7095662 B2 JP 7095662B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- electrode
- region
- main surface
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本発明は、電子部品に関する。 The present invention relates to electronic components.
直方体形状を呈しており、実装面とされる第一主面と、第一方向で第一主面と対向している第二主面と、第二方向で互いに対向している一対の側面と、第三方向で互いに対向している一対の端面と、を有している素体と、第三方向での素体の両端部にそれぞれ配置されている外部電極と、を備えている電子部品が知られている（たとえば、特許文献１参照）。特許文献１に記載された電子部品では、外部電極は、素体の端部上に配置されている焼結金属層と、焼結金属層上に配置されている導電性樹脂層と、を有している。
It has a rectangular parallelepiped shape, with a first main surface as a mounting surface, a second main surface facing the first main surface in the first direction, and a pair of side surfaces facing each other in the second direction. An electronic component comprising a pair of end faces facing each other in a third direction, an element having the elements, and external electrodes disposed at both ends of the element in the third direction, respectively. Is known (see, for example, Patent Document 1). In the electronic component described in
本発明の一つの態様は、素体におけるクラックの発生が抑制され、かつ、耐湿信頼性がより一層向上している電子部品を提供することを目的とする。 One aspect of the present invention is to provide an electronic component in which the generation of cracks in a prime field is suppressed and the moisture resistance and reliability are further improved.
本発明の一つの態様に係る電子部品は、直方体形状を呈している素体を備えている。素体は、実装面とされる第一主面と、第一方向で第一主面と対向している第二主面と、第二方向で互いに対向している一対の側面と、第三方向で互いに対向している一対の端面と、を有している。電子部品は、第三方向での素体の両端部にそれぞれ配置されている外部電極を備えている。外部電極は、導電性樹脂層を有している。導電性樹脂層は、第一主面の一部と端面の一部と一対の側面の各一部とを連続して覆うように形成されている。導電性樹脂層の第一方向での長さは、導電性樹脂層の第三方向での長さより小さい。 The electronic component according to one aspect of the present invention includes a prime field having a rectangular parallelepiped shape. The prime field consists of a first main surface, which is a mounting surface, a second main surface facing the first main surface in the first direction, a pair of side surfaces facing each other in the second direction, and a third. It has a pair of end faces that face each other in the direction. The electronic component includes external electrodes arranged at both ends of the prime field in the third direction. The external electrode has a conductive resin layer. The conductive resin layer is formed so as to continuously cover a part of the first main surface, a part of the end face, and each part of the pair of side surfaces. The length of the conductive resin layer in the first direction is smaller than the length of the conductive resin layer in the third direction.
電子部品が電子機器（たとえば、回路基板又は電子部品）にはんだ実装されている場合、電子機器から電子部品に作用する外力が、素体に応力として作用することがある。この場合、素体にクラックが発生するおそれがある。外力は、はんだ実装の際に形成されたはんだフィレットから外部電極を通して素体に作用する。外力は、素体における、第一主面の一部と端面の一部と一対の側面の各一部とで画成される領域に作用する傾向がある。 When an electronic component is solder-mounted on an electronic device (for example, a circuit board or an electronic component), an external force acting on the electronic component from the electronic device may act as a stress on the element body. In this case, cracks may occur in the prime field. The external force acts on the prime field from the solder fillet formed during solder mounting through the external electrode. The external force tends to act on the region of the prime field that is defined by a part of the first main surface, a part of the end surface, and each part of the pair of side surfaces.
上記一つの態様に係る電子部品では、導電性樹脂層が第一主面の一部と端面の一部と一対の側面の各一部とを連続して覆うように形成されているので、電子機器から電子部品に作用する外力が素体に作用し難い。したがって、上記一つの態様では、クラックが素体に発生するのが抑制される。 In the electronic component according to the above one aspect, since the conductive resin layer is formed so as to continuously cover a part of the first main surface, a part of the end face, and each part of the pair of side surfaces, the electronic component is formed. It is difficult for the external force acting on the electronic parts from the device to act on the prime field. Therefore, in the above one aspect, the generation of cracks in the prime field is suppressed.
素体と導電性樹脂層との間の領域は、水分が浸入する経路となるおそれがある。素体と導電性樹脂層との間の領域から水分が浸入すると、電子部品の耐久性が低下する。上記一つの態様では、導電性樹脂層が、端面全体と一対の主面の各一部と一対の側面の各一部とを連続して覆うように形成されている構成に比して、水分が浸入する経路が少ない。したがって、上記一つの態様では、耐湿信頼性が向上している。 The region between the prime field and the conductive resin layer may be a path for moisture to enter. Moisture infiltration from the region between the prime field and the conductive resin layer reduces the durability of the electronic component. In one aspect described above, the moisture content is compared with a configuration in which the conductive resin layer is formed so as to continuously cover the entire end face, each part of the pair of main surfaces, and each part of the pair of side surfaces. There are few routes for infiltration. Therefore, in the above one aspect, the moisture resistance reliability is improved.
上記一つの態様では、導電性樹脂層の第一方向での長さが、導電性樹脂層の第三方向での長さより小さい。したがって、上記一つの態様では、導電性樹脂層の第一方向での長さが、導電性樹脂層の第三方向での長さ以上である構成に比して、水分が浸入する経路がより一層少ないので、耐湿信頼性がより一層向上している。 In one of the above embodiments, the length of the conductive resin layer in the first direction is smaller than the length of the conductive resin layer in the third direction. Therefore, in the above one aspect, the path through which water penetrates is more than that in the configuration in which the length of the conductive resin layer in the first direction is equal to or greater than the length of the conductive resin layer in the third direction. Since it is even less, the moisture resistance and reliability are further improved.
上記一つの態様では、外部電極は、素体と導電性樹脂層との間に位置するように素体の端部上に配置されている焼結金属層を有していてもよい。導電性樹脂層は、焼結金属層上と第一主面の一部上とに配置されていてもよい。第三方向での導電性樹脂層の第一主面上に位置する部分における最大厚み位置から導電性樹脂層の端縁までの長さは、第三方向での導電性樹脂層の最大厚み位置から焼結金属層の端縁までの長さより大きくてもよい。素体に作用する応力は、焼結金属層の端縁に集中する傾向がある。第三方向での導電性樹脂層の第一主面上に位置する部分における最大厚み位置から導電性樹脂層の端縁までの長さが、第三方向での導電性樹脂層の最大厚み位置から焼結金属層の端縁までの長さより大きい構成では、第三方向での導電性樹脂層の最大厚み位置から導電性樹脂層の端縁までの長さが、第三方向での導電性樹脂層の最大厚み位置から焼結金属層の端縁までの長さ以下である構成に比して、導電性樹脂層の主面上に位置する部分の体積が大きい。したがって、本構成では、焼結金属層の端縁に集中する応力が低減される。この結果、クラックが素体に発生するのがより一層抑制される。 In one aspect described above, the external electrode may have a sintered metal layer arranged on the end of the prime field so as to be located between the prime field and the conductive resin layer. The conductive resin layer may be arranged on the sintered metal layer and on a part of the first main surface. The length from the maximum thickness position in the portion located on the first main surface of the conductive resin layer in the third direction to the edge of the conductive resin layer is the maximum thickness position of the conductive resin layer in the third direction. It may be longer than the length from to the edge of the sintered metal layer. The stress acting on the prime field tends to be concentrated on the edge of the sintered metal layer. The length from the maximum thickness position in the portion located on the first main surface of the conductive resin layer in the third direction to the edge of the conductive resin layer is the maximum thickness position of the conductive resin layer in the third direction. In a configuration larger than the length from to the edge of the sintered metal layer, the length from the maximum thickness position of the conductive resin layer in the third direction to the edge of the conductive resin layer is conductive in the third direction. The volume of the portion located on the main surface of the conductive resin layer is larger than the length of the length from the maximum thickness position of the resin layer to the edge of the sintered metal layer or less. Therefore, in this configuration, the stress concentrated on the edge of the sintered metal layer is reduced. As a result, the generation of cracks in the prime field is further suppressed.
上記一つの態様では、導電性樹脂層の第一主面上に位置する部分の厚みは、最大厚み位置から導電性樹脂層の端縁に向けて徐々に小さくなっていてもよい。 In one of the above embodiments, the thickness of the portion of the conductive resin layer located on the first main surface may gradually decrease from the maximum thickness position toward the edge of the conductive resin layer.
導電性樹脂層の端縁に外力が作用する場合、導電性樹脂層は、端縁を起点として、素体から剥がれるおそれがある。導電性樹脂層の第一主面上に位置する部分の厚みが、最大厚み位置から導電性樹脂層の端縁に向けて徐々に小さくなっている構成では、導電性樹脂層の厚みが一定である構成に比して、導電性樹脂層の端縁に外力が作用し難い。したがって、本構成では、導電性樹脂層が素体から剥がれ難い。 When an external force acts on the edge of the conductive resin layer, the conductive resin layer may be peeled off from the prime field starting from the edge. In a configuration in which the thickness of the portion of the conductive resin layer located on the first main surface gradually decreases from the maximum thickness position toward the edge of the conductive resin layer, the thickness of the conductive resin layer is constant. Compared to a certain configuration, it is difficult for an external force to act on the edge of the conductive resin layer. Therefore, in this configuration, the conductive resin layer is not easily peeled off from the prime field.
上記一つの態様では、第三方向での焼結金属層の端縁から導電性樹脂層の端縁までの長さは、導電性樹脂層の第一方向での長さより大きくてもよい。この構成では、第三方向での焼結金属層の端縁から導電性樹脂層の端縁までの長さが、導電性樹脂層の第一方向での長さ以下である構成に比して、導電性樹脂層の主面上に位置する部分の体積が大きい。したがって、本構成では、焼結金属層の端縁に集中する応力が低減され、クラックが素体に発生するのがより一層抑制される。 In one aspect described above, the length from the edge of the sintered metal layer in the third direction to the edge of the conductive resin layer may be larger than the length in the first direction of the conductive resin layer. In this configuration, the length from the edge of the sintered metal layer in the third direction to the edge of the conductive resin layer is less than or equal to the length in the first direction of the conductive resin layer. , The volume of the portion located on the main surface of the conductive resin layer is large. Therefore, in this configuration, the stress concentrated on the edge of the sintered metal layer is reduced, and the generation of cracks in the prime field is further suppressed.
上記一つの態様では、導電性樹脂層の第一主面上に位置する部分の面積は、導電性樹脂層の端面上に位置する部分の面積より大きくてもよい。この構成では、導電性樹脂層の第一主面上に位置する部分の面積が、導電性樹脂層の端面上に位置する部分の面積以下である構成に比して、焼結金属層の端縁に集中する応力が低減される。したがって、本構成では、クラックが素体に発生するのがより一層抑制される。 In the above one aspect, the area of the portion located on the first main surface of the conductive resin layer may be larger than the area of the portion located on the end surface of the conductive resin layer. In this configuration, the edge of the sintered metal layer is smaller than the area of the portion located on the first main surface of the conductive resin layer. The stress concentrated on the edges is reduced. Therefore, in this configuration, the generation of cracks in the prime field is further suppressed.
上記一つの態様では、導電性樹脂層の第一主面上に位置する部分の最大厚みは、導電性樹脂層の端面上に位置する部分の最大厚みより大きくてもよい。この構成では、導電性樹脂層の第一主面上に位置する部分の最大厚みが、導電性樹脂層の端面上に位置する部分の最大厚み以下である構成に比して、焼結金属層の端縁に集中する応力が低減される。したがって、本構成では、クラックが素体に発生するのがより一層抑制される。 In the above aspect, the maximum thickness of the portion located on the first main surface of the conductive resin layer may be larger than the maximum thickness of the portion located on the end surface of the conductive resin layer. In this configuration, the maximum thickness of the portion located on the first main surface of the conductive resin layer is equal to or less than the maximum thickness of the portion located on the end surface of the conductive resin layer, as compared with the configuration in which the sintered metal layer is located. The stress concentrated on the edge of the plastic is reduced. Therefore, in this configuration, the generation of cracks in the prime field is further suppressed.
本発明の一つの態様によれば、素体におけるクラックの発生が抑制され、かつ、耐湿信頼性がより一層向上している電子部品が提供される。 According to one aspect of the present invention, there is provided an electronic component in which the generation of cracks in a prime field is suppressed and the moisture resistance and reliability are further improved.
以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description, the same code will be used for the same element or the element having the same function, and duplicate description will be omitted.
図１～図９を参照して、本実施形態に係る積層コンデンサＣ１の構成を説明する。図１は、本実施形態に係る積層コンデンサの斜視図である。図２は、本実施形態に係る積層コンデンサの側面図である。図３、図４、及び図５は、本実施形態に係る積層コンデンサの断面構成を示す図である。図６は、素体、第一電極層、及び第二電極層を示す平面図である。図７は、素体、第一電極層、及び第二電極層を示す側面図である。図８は、素体、第一電極層、及び第二電極層を示す端面図である。図９は、第一電極層及び第二電極層の断面構成を示す図である。本実施形態では、電子部品は、たとえば、積層コンデンサＣ１である。 The configuration of the multilayer capacitor C1 according to the present embodiment will be described with reference to FIGS. 1 to 9. FIG. 1 is a perspective view of a multilayer capacitor according to the present embodiment. FIG. 2 is a side view of the multilayer capacitor according to the present embodiment. 3, FIG. 4, and FIG. 5 are views showing a cross-sectional configuration of a multilayer capacitor according to the present embodiment. FIG. 6 is a plan view showing a prime field, a first electrode layer, and a second electrode layer. FIG. 7 is a side view showing the prime field, the first electrode layer, and the second electrode layer. FIG. 8 is an end view showing a prime field, a first electrode layer, and a second electrode layer. FIG. 9 is a diagram showing a cross-sectional structure of the first electrode layer and the second electrode layer. In this embodiment, the electronic component is, for example, a multilayer capacitor C1.
積層コンデンサＣ１は、図１に示されるように、直方体形状を呈している素体３と、一対の外部電極５と、を備えている。一対の外部電極５は、素体３の外表面に配置されている。一対の外部電極５は、互いに離間している。直方体形状は、角部及び稜線部が面取りされている直方体の形状、及び、角部及び稜線部が丸められている直方体の形状を含む。
As shown in FIG. 1, the multilayer capacitor C1 includes a
素体３は、互いに対向している一対の主面３ａ，３ｂと、互いに対向している一対の側面３ｃと、互いに対向している一対の端面３ｅと、を有している。一対の主面３ａ，３ｂ及び一対の側面３ｃは、長方形状を呈している。一対の主面３ａ，３ｂが対向している方向が、第一方向Ｄ１である。一対の側面３ｃが対向している方向が、第二方向Ｄ２である。一対の端面３ｅが対向している方向が、第三方向Ｄ３である。積層コンデンサＣ１は、電子機器（たとえば、回路基板又は電子部品）に、はんだ実装される。積層コンデンサＣ１では、主面３ａが、電子機器に対向する実装面とされる。
The
第一方向Ｄ１は、各主面３ａ，３ｂに直交する方向であり、第二方向Ｄ２と直交している。第三方向Ｄ３は、各主面３ａ，３ｂと各側面３ｃとに平行な方向であり、第一方向Ｄ１と第二方向Ｄ２とに直交している。第二方向Ｄ２は、各側面３ｃに直交する方向であり、第三方向Ｄ３は、各端面３ｅに直交する方向である。本実施形態では、素体３の第三方向Ｄ３での長さは、素体３の第一方向Ｄ１での長さより大きく、かつ、素体３の第二方向Ｄ２での長さより大きい。第三方向Ｄ３が、素体３の長手方向である。
The first direction D1 is a direction orthogonal to the
一対の側面３ｃは、一対の主面３ａ，３ｂを連結するように第一方向Ｄ１に延在している。一対の側面３ｃは、第三方向Ｄ３にも延在している。一対の端面３ｅは、一対の主面３ａ，３ｂを連結するように第一方向Ｄ１に延在している。一対の端面３ｅは、第二方向Ｄ２にも延在している。
The pair of side surfaces 3c extend in the first direction D1 so as to connect the pair of
素体３は、一対の稜線部３ｇと、一対の稜線部３ｈと、四つの稜線部３ｉと、一対の稜線部３ｊと、一対の稜線部３ｋと、を有している。稜線部３ｇは、端面３ｅと主面３ａとの間に位置している。稜線部３ｈは、端面３ｅと主面３ｂとの間に位置している。稜線部３ｉは、端面３ｅと側面３ｃとの間に位置している。稜線部３ｊは、主面３ａと側面３ｃとの間に位置している。稜線部３ｋは、主面３ｂと側面３ｃとの間に位置している。本実施形態では、各稜線部３ｇ，３ｈ，３ｉ，３ｊ，３ｋは、湾曲するように丸められており、素体３には、いわゆるＲ面取り加工が施されている。各稜線部３ｇ，３ｈ，３ｉ，３ｊ，３ｋは、所定の曲率半径を有している湾曲面である。本実施形態では、各稜線部３ｇ，３ｈ，３ｉ，３ｊ，３ｋ（各湾曲面）の曲率半径は、略同じである。各稜線部３ｇ，３ｈ，３ｉ，３ｊ，３ｋ（各湾曲面）の曲率半径は、異なっていてもよい。
The
端面３ｅと主面３ａとは、稜線部３ｇを介して、間接的に隣り合っている。端面３ｅと主面３ｂとは、稜線部３ｈを介して、間接的に隣り合っている。端面３ｅと側面３ｃとは、稜線部３ｉを介して、間接的に隣り合っている。主面３ａと側面３ｃとは、稜線部３ｊを介して、間的に隣り合っている。主面３ｂと側面３ｃとは、稜線部３ｋを介して、間接的に隣り合っている。
The
素体３は、第二方向Ｄ２に複数の誘電体層が積層されて構成されている。素体３は、積層されている複数の誘電体層を有している。素体３では、複数の誘電体層の積層方向が第二方向Ｄ２と一致する。各誘電体層は、たとえば、誘電体材料を含むセラミックグリーンシートの焼結体から構成されている。誘電体材料は、たとえば、ＢａＴｉＯ３系、Ｂａ(Ｔｉ，Ｚｒ)Ｏ３系、又は（Ｂａ，Ｃａ）ＴｉＯ３系などの誘電体セラミックを含んでいる。実際の素体３では、各誘電体層は、各誘電体層の間の境界が視認できない程度に一体化されている。素体３では、複数の誘電体層の積層方向が第一方向Ｄ１と一致していてもよい。
The
積層コンデンサＣ１は、図３～図６に示されるように、複数の内部電極７と複数の内部電極９とを備えている。各内部電極７，９は、素体３内に配置されている内部導体である。内部電極７，９は、積層型の電子部品の内部電極として通常用いられる導電性材料からなる。導電性材料は、卑金属（たとえば、Ｎｉ又はＣｕ）を含んでいる。内部電極７，９は、上記導電性材料を含む導電性ペーストの焼結体として構成されている。本実施形態では、各内部電極７，９は、Ｎｉからなる。
As shown in FIGS. 3 to 6, the multilayer capacitor C1 includes a plurality of
内部電極７と内部電極９とは、第二方向Ｄ２において異なる位置（層）に配置されている。内部電極７と内部電極９とは、素体３内において、第二方向Ｄ２に間隔を有して対向するように交互に配置されている。内部電極７と内部電極９とは、互いに極性が異なる。複数の誘電体層の積層方向が第一方向Ｄ１である場合、内部電極７と内部電極９とは、第一方向Ｄ１において異なる位置（層）に配置される。内部電極７，９は、対応する端面３ｅに露出している一端を有している。複数の内部電極７と複数の内部電極９とは、第二方向Ｄ２で交互に並んでいる。各内部電極７，９は、各主面３ａ，３ｂと略直交している面内に位置している。内部電極７と内部電極９とは、第二方向Ｄ２で互いに対向している。内部電極７と内部電極９とが対向している方向（第二方向Ｄ２）は、各主面３ａ，３ｂに直交している方向（第一方向Ｄ１）と直交している。
The
外部電極５は、図２にも示されるように、素体３の第三方向Ｄ３での両端部にそれぞれ配置されている。各外部電極５は、素体における、対応する端面３ｅ側に配置されている。外部電極５は、図３～図６に示されるように、電極部５ａ，５ｂ，５ｃ，５ｅを有している。電極部５ａは、主面３ａ上及び稜線部３ｇ上に配置されている。電極部５ｂは、稜線部３ｈ上に配置されている。電極部５ｃは、各稜線部３ｉ上に配置されている。電極部５ｅは、対応する端面３ｅ上に配置されている。外部電極５は、稜線部３ｊ上に配置されている電極部も有している。電極部５ｃは、側面３ｃ上にも配置されている。
As shown in FIG. 2, the
外部電極５は、一つの主面３ａ、一つの端面３ｅ、及び一対の側面３ｃの四つの面、並びに、稜線部３ｇ，３ｈ，３ｉ，３ｊに形成されている。互いに隣り合う電極部５ａ，５ｂ，５ｃ，５ｅ同士は、接続されており、電気的に接続されている。本実施形態では、外部電極５は、主面３ｂ上に意図的に形成されていない。電極部５ｅは、対応する内部電極７，９の端面３ｅに露出した一端をすべて覆っていると共に、対応する内部電極７，９と直接的に接続されている。各外部電極５は、対応する内部電極７，９と電気的に接続されている。
The
外部電極５は、図３～図６に示されるように、第一電極層Ｅ１、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。第四電極層Ｅ４は、外部電極５の最外層を構成している。各電極部５ａ，５ｃ，５ｅは、第一電極層Ｅ１、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。電極部５ｂは、第一電極層Ｅ１、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。
As shown in FIGS. 3 to 6, the
電極部５ａの第一電極層Ｅ１は、稜線部３ｇ上に配置されており、主面３ａ上には配置されていない。電極部５ａの第一電極層Ｅ１は、稜線部３ｇの全体と接している。主面３ａは、第一電極層Ｅ１に覆われておらず、第一電極層Ｅ１から露出している。電極部５ａの第二電極層Ｅ２は、第一電極層Ｅ１上及び主面３ａ上に配置されている。電極部５ａでは、第二電極層Ｅ２が、第一電極層Ｅ１の全体を覆っている。電極部５ａでは、第二電極層Ｅ２は、主面３ａの一部（主面３ａにおける端面３ｅ寄りの一部領域）と第一電極層Ｅ１の全体とに接している。電極部５ａは、稜線部３ｇ上では四層構造を有しており、主面３ａ上では三層構造を有している。
The first electrode layer E1 of the
電極部５ａの第二電極層Ｅ２は、稜線部３ｇの全体と主面３ａの一部（主面３ａにおける端面３ｅ寄りの一部領域）とを覆うように形成されている。電極部５ａの第二電極層Ｅ２は、第一電極層Ｅ１が第二電極層Ｅ２と稜線部３ｇとの間に位置するように、第一電極層Ｅ１と素体３とに形成されている。電極部５ａの第二電極層Ｅ２は、稜線部３ｇの全体を間接的に覆うように形成されている。電極部５ａの第二電極層Ｅ２は、稜線部３ｇに形成されている第一電極層Ｅ１の全体を直接覆うように形成されている。電極部５ａの第二電極層Ｅ２は、主面３ａの一部を直接覆うように形成されている。
The second electrode layer E2 of the
電極部５ｂの第一電極層Ｅ１は、稜線部３ｈ上に配置されており、主面３ｂ上には配置されていない。電極部５ｂの第一電極層Ｅ１は、稜線部３ｈの全体と接している。主面３ｂは、第一電極層Ｅ１に覆われておらず、第一電極層Ｅ１から露出している。電極部５ｂは、第二電極層Ｅ２を有していない。主面３ｂは、第二電極層Ｅ２に覆われておらず、第二電極層Ｅ２から露出している。第二電極層Ｅ２は、主面３ｂに形成されていない。電極部５ｂは、三層構造を有している。
The first electrode layer E1 of the
電極部５ｃの第一電極層Ｅ１は、稜線部３ｉ上に配置されており、側面３ｃ上には配置されていない。電極部５ｃの第一電極層Ｅ１は、稜線部３ｉの全体と接している。側面３ｃは、第一電極層Ｅ１に覆われておらず、第一電極層Ｅ１から露出している。電極部５ｃの第二電極層Ｅ２は、第一電極層Ｅ１上及び側面３ｃ上に配置されている。電極部５ｃでは、第二電極層Ｅ２が、第一電極層Ｅ１の一部を覆っている。電極部５ｃでは、第二電極層Ｅ２は、側面３ｃの一部と第一電極層Ｅ１の一部とに接している。電極部５ｃの第二電極層Ｅ２は、側面３ｃ上に位置している部分を有する。
The first electrode layer E1 of the
電極部５ｃの第二電極層Ｅ２は、稜線部３ｉの一部（稜線部３ｉにおける主面３ａ寄りの一部領域）と側面３ｃの一部（側面３ｃにおける主面３ａ及び端面３ｅ寄りの角領域）とを覆うように形成されている。電極部５ｃの第二電極層Ｅ２は、第一電極層Ｅ１が第二電極層Ｅ２と稜線部３ｉの一部との間に位置するように、第一電極層Ｅ１と素体３とに形成されている。電極部５ｃの第二電極層Ｅ２は、稜線部３ｉの一部を間接的に覆うように形成されている。電極部５ｃの第二電極層Ｅ２は、稜線部３ｉに形成されている第一電極層Ｅ１の一部を直接覆うように形成されている。電極部５ｃの第二電極層Ｅ２は、側面３ｃの一部を直接覆うように形成されている。
The second electrode layer E2 of the
電極部５ｃは、領域５ｃ１と領域５ｃ２とを有している。本実施形態では、電極部５ｃは、二つの領域５ｃ１，５ｃ２のみを有している。領域５ｃ２は、領域５ｃ１よりも主面３ａ寄りに位置している。領域５ｃ１は、第一電極層Ｅ１、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。領域５ｃ１は、第二電極層Ｅ２を有していない。領域５ｃ１は、三層構造を有している。領域５ｃ２は、第一電極層Ｅ１、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。領域５ｃ２は、稜線部３ｉ上では四層構造を有しており、側面３ｃ上では三層構造を有している。領域５ｃ１は、第一電極層Ｅ１が第二電極層Ｅ２から露出している領域である。領域５ｃ２は、第一電極層Ｅ１が第二電極層Ｅ２で覆われている領域である。
The
電極部５ｅの第一電極層Ｅ１は、端面３ｅ上に配置されている。電極部５ｅでは、第一電極層Ｅ１が、端面３ｅの全体を覆っている。電極部５ｅの第一電極層Ｅ１は、端面３ｅの全体と接している。電極部５ｅの第二電極層Ｅ２は、第一電極層Ｅ１上に配置されており、第一電極層Ｅ１の一部が第二電極層Ｅ２で覆われている。電極部５ｅでは、第二電極層Ｅ２は、第一電極層Ｅ１の一部と接している。電極部５ｅの第二電極層Ｅ２は、端面３ｅの一部（端面３ｅにおける主面３ａ寄りの一部領域）を覆うように形成されている。電極部５ｅの第二電極層Ｅ２は、第一電極層Ｅ１が第二電極層Ｅ２と端面３ｅの一部との間に位置するように、第一電極層Ｅ１に形成されている。電極部５ｅの第二電極層Ｅ２は、端面３ｅの一部を間接的に覆うように形成されている。電極部５ｅの第二電極層Ｅ２は、端面３ｅに形成されている第一電極層Ｅ１の一部を直接覆うように形成されている。電極部５ｅの第一電極層Ｅ１は、対応する内部電極７，９の一端と接続されるように端面３ｅに形成されている。
The first electrode layer E1 of the
電極部５ｅは、領域５ｅ１と領域５ｅ２とを有している。本実施形態では、電極部５ｅは、二つの領域５ｅ１，５ｅ２のみを有している。領域５ｅ２は、領域５ｅ１よりも主面３ａ寄りに位置している。領域５ｅ１は、第一電極層Ｅ１、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。領域５ｅ１は、第二電極層Ｅ２を有していない。領域５ｅ１は、三層構造を有している。領域５ｅ２は、第一電極層Ｅ１、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。領域５ｅ２は、四層構造を有している。領域５ｅ１は、第一電極層Ｅ１が第二電極層Ｅ２から露出している領域である。領域５ｅ２は、第一電極層Ｅ１が第二電極層Ｅ２で覆われている領域である。
The
第一電極層Ｅ１は、素体３の表面に付与された導電性ペーストを焼き付けることにより形成されている。第一電極層Ｅ１は、端面３ｅ及び稜線部３ｇ，３ｈ，３ｉを覆うように形成されている。第一電極層Ｅ１は、導電性ペーストに含まれる金属成分（金属粉末）が焼結して形成された層である。第一電極層Ｅ１は、素体３に形成された焼結金属層である。第一電極層Ｅ１は、一対の主面３ａ，３ｂ及び一対の側面３ｃに意図的に形成されていない。たとえば製造誤差などにより、第一電極層Ｅ１が意図せず主面３ａ，３ｂ及び側面３ｃに形成されていてもよい。本実施形態では、第一電極層Ｅ１は、Ｃｕからなる焼結金属層である。第一電極層Ｅ１は、Ｎｉからなる焼結金属層であってもよい。第一電極層Ｅ１は、卑金属を含んでいる。導電性ペーストは、Ｃｕ又はＮｉからなる粉末、ガラス成分、有機バインダ、及び有機溶剤を含んでいる。
The first electrode layer E1 is formed by baking a conductive paste applied to the surface of the
第二電極層Ｅ２は、第一電極層Ｅ１上、主面３ａ上、及び一対の側面３ｃ上に付与された導電性樹脂ペーストを硬化させることにより形成されている。第二電極層Ｅ２は、第一電極層Ｅ１上と素体３上とに形成されている。本実施形態では、第二電極層Ｅ２は、第一電極層Ｅ１の一部領域を覆うように形成されている。第一電極層Ｅ１の上記一部領域は、電極部５ａ、電極部５ｃの領域５ｃ２、及び電極部５ｅの領域５ｅ２に対応する領域である。第二電極層Ｅ２は、稜線部３ｊの一部領域を直接覆うように形成されている。稜線部３ｊの上記一部領域は、稜線部３ｊにおける端面３ｅ寄りの一部領域である。第二電極層Ｅ２は、稜線部３ｊの一部と接している。第一電極層Ｅ１は、第二電極層Ｅ２を形成するための下地金属層である。第二電極層Ｅ２は、第一電極層Ｅ１上に形成された導電性樹脂層である。
The second electrode layer E2 is formed by curing the conductive resin paste applied on the first electrode layer E1, the
導電性樹脂ペーストは、樹脂（たとえば、熱硬化性樹脂）、導電性材料（たとえば、金属粉末）、及び有機溶媒を含んでいる。金属粉末は、たとえば、Ａｇ粉末又はＣｕ粉末を含んでいる。熱硬化性樹脂は、たとえば、フェノール樹脂、アクリル樹脂、シリコーン樹脂、エポキシ樹脂、又はポリイミド樹脂を含んでいる。 The conductive resin paste contains a resin (eg, a thermosetting resin), a conductive material (eg, a metal powder), and an organic solvent. The metal powder contains, for example, Ag powder or Cu powder. The thermosetting resin includes, for example, a phenol resin, an acrylic resin, a silicone resin, an epoxy resin, or a polyimide resin.
第三電極層Ｅ３は、第二電極層Ｅ２上と、第一電極層Ｅ１（第二電極層Ｅ２から露出している部分）上とにめっき法により形成されている。本実施形態では、第三電極層Ｅ３は、第一電極層Ｅ１上及び第二電極層Ｅ２上にＮｉめっきにより形成されたＮｉめっき層である。第三電極層Ｅ３は、Ｓｎめっき層、Ｃｕめっき層、又はＡｕめっき層であってもよい。第三電極層Ｅ３は、Ｎｉ、Ｓｎ、Ｃｕ、又はＡｕを含んでいる。 The third electrode layer E3 is formed on the second electrode layer E2 and on the first electrode layer E1 (the portion exposed from the second electrode layer E2) by a plating method. In the present embodiment, the third electrode layer E3 is a Ni plating layer formed by Ni plating on the first electrode layer E1 and the second electrode layer E2. The third electrode layer E3 may be a Sn plating layer, a Cu plating layer, or an Au plating layer. The third electrode layer E3 contains Ni, Sn, Cu, or Au.
第四電極層Ｅ４は、第三電極層Ｅ３上にめっき法により形成されている。本実施形態では、第四電極層Ｅ４は、第三電極層Ｅ３上にＳｎめっきにより形成されたＳｎめっき層である。第四電極層Ｅ４は、Ｃｕめっき層又はＡｕめっき層であってもよい。第四電極層Ｅ４は、Ｓｎ、Ｃｕ、又はＡｕを含んでいる。第三電極層Ｅ３と第四電極層Ｅ４とは、第二電極層Ｅ２に形成されるめっき層を構成している。本実施形態では、第二電極層Ｅ２に形成されるめっき層は、二層構造を有している。 The fourth electrode layer E4 is formed on the third electrode layer E3 by a plating method. In the present embodiment, the fourth electrode layer E4 is a Sn plating layer formed by Sn plating on the third electrode layer E3. The fourth electrode layer E4 may be a Cu plating layer or an Au plating layer. The fourth electrode layer E4 contains Sn, Cu, or Au. The third electrode layer E3 and the fourth electrode layer E4 form a plating layer formed on the second electrode layer E2. In the present embodiment, the plating layer formed on the second electrode layer E2 has a two-layer structure.
各電極部５ａ，５ｂ，５ｃ，５ｅが有している第一電極層Ｅ１は、一体的に形成されている。各電極部５ａ，５ｃ，５ｅが有している第二電極層Ｅ２は、一体的に形成されている。各電極部５ａ，５ｂ，５ｃ，５ｅが有している第三電極層Ｅ３は、一体的に形成されている。各電極部５ａ，５ｂ，５ｃ，５ｅが有している第四電極層Ｅ４は、一体的に形成されている。
The first electrode layer E1 included in each of the
第一電極層Ｅ１（電極部５ｅの第一電極層Ｅ１）は、対応する内部電極７，９と接続されるように、端面３ｅに形成されている。第一電極層Ｅ１は、端面３ｅの全体、稜線部３ｇの全体、稜線部３ｈの全体、及び稜線部３ｉの全体を覆うように形成されている。第二電極層Ｅ２（電極部５ａ，５ｃ，５ｅの第二電極層Ｅ２）は、主面３ａの一部、端面３ｅの一部、及び一対の側面３ｃの各一部を連続して覆うように形成されている。第二電極層Ｅ２（電極部５ａ，５ｃ，５ｅの第二電極層Ｅ２）は、稜線部３ｇの全体、稜線部３ｉの一部、及び稜線部３ｊの一部を覆うように形成されている。第二電極層Ｅ２は、主面３ａの一部、端面３ｅの一部、一対の側面３ｃの各一部、稜線部３ｇの全体、稜線部３ｉの一部、及び稜線部３ｊの一部にそれぞれ対応する部分を有している。第一電極層Ｅ１（電極部５ｅの第一電極層Ｅ１）は、対応する内部電極７，９と直接的に接続されている。
The first electrode layer E1 (first electrode layer E1 of the
第一電極層Ｅ１（電極部５ａ，５ｂ，５ｃ，５ｅの第一電極層Ｅ１）は、第二電極層Ｅ２（電極部５ａ，５ｃ，５ｅの第二電極層Ｅ２）で覆われている領域と、第二電極層Ｅ２（電極部５ａ，５ｃ，５ｅの第二電極層Ｅ２）で覆われていない領域とを有している。第三電極層Ｅ３及び第四電極層Ｅ４は、第一電極層Ｅ１の第二電極層Ｅ２で覆われていない領域と、第二電極層Ｅ２とを覆うように形成されている。
The first electrode layer E1 (first electrode layer E1 of the
図６に示されるように、第一方向Ｄ１から見たとき、第一電極層Ｅ１（電極部５ａの第一電極層Ｅ１）の全体が第二電極層Ｅ２で覆われている。第一方向Ｄ１から見たとき、第一電極層Ｅ１（電極部５ａの第一電極層Ｅ１）は、第二電極層Ｅ２から露出していない。
As shown in FIG. 6, when viewed from the first direction D1, the entire first electrode layer E1 (first electrode layer E1 of the
図７に示されているように、第二方向Ｄ２から見たとき、第一電極層Ｅ１の主面３ａ寄りの端部領域（領域５ｃ２が有する第一電極層Ｅ１）が、第二電極層Ｅ２で覆われている。第二方向Ｄ２から見たとき、第二電極層Ｅ２の端縁Ｅ２ｅｃが、第一電極層Ｅ１の端縁Ｅ１ｅｃと交差している。第二方向Ｄ２から見たとき、第一電極層Ｅ１の主面３ｂ寄りの端部領域（領域５ｃ１が有する第一電極層Ｅ１）は、第二電極層Ｅ２から露出している。側面３ｃ上に位置している第二電極層Ｅ２は、第二電極層Ｅ２と極性が異なる内部電極７，９と第二方向Ｄ２で対向している。
As shown in FIG. 7, when viewed from the second direction D2, the end region (the first electrode layer E1 of the
図８に示されるように、第三方向Ｄ３から見たとき、第一電極層Ｅ１の主面３ａ寄りの端部領域（領域５ｅ２が有する第一電極層Ｅ１）が、第二電極層Ｅ２で覆われている。第三方向Ｄ３から見たとき、第二電極層Ｅ２の端縁が、第一電極層Ｅ１上に位置している。第三方向Ｄ３から見たとき、第一電極層Ｅ１の主面３ｂ寄りの端部領域（領域５ｅ１が有する第一電極層Ｅ１）は、第二電極層Ｅ２から露出している。第三方向Ｄ３から見たとき、端面３ｅ及び稜線部３ｇ上に位置している第二電極層Ｅ２の面積は、端面３ｅ及び稜線部３ｇ上に位置している第一電極層Ｅ１の面積よりも小さい。
As shown in FIG. 8, when viewed from the third direction D3, the end region (the first electrode layer E1 of the region 5e2) of the first electrode layer E1 near the
各内部電極７，９の一端は、図８に示されるように、第三方向Ｄ３から見たとき、第二電極層Ｅ２と重なる第一領域と、第二電極層Ｅ２と重ならない第二領域とを有している。第一領域は、第二領域よりも、第一方向Ｄ１で主面３ａ寄りに位置している。領域５ｅ２が有する第一電極層Ｅ１は、対応する第一領域と接続されている。領域５ｅ１が有する第一電極層Ｅ１は、対応する第二領域と接続されている。
As shown in FIG. 8, one end of each of the
本実施形態では、第二電極層Ｅ２は、主面３ａの一部のみ、端面３ｅの一部のみ、及び一対の側面３ｃの各一部のみを連続して覆うように形成されている。第二電極層Ｅ２は、稜線部３ｇの全体、稜線部３ｉの一部のみ、及び稜線部３ｊの一部のみを覆うように形成されている。第一電極層Ｅ１の、稜線部３ｉを覆うように形成されている部分の一部（たとえば、領域５ｃ１が有する第一電極層Ｅ１）は、第二電極層Ｅ２から露出している。第一電極層Ｅ１は、対応する内部電極７，９の第一領域と接続されるように端面３ｅに形成されている。本実施形態では、第一電極層Ｅ１は、対応する内部電極７，９の第二領域とも接続されるように端面３ｅに形成されている。
In the present embodiment, the second electrode layer E2 is formed so as to continuously cover only a part of the
第三方向Ｄ３での領域５ｃ２の幅は、図２に示されるように、主面３ａ（電極部５ａ）から離れるにしたがって小さくなっている。第一方向Ｄ１での領域５ｃ２の幅は、端面３ｅ（電極部５ｅ）から離れるにしたがって小さくなっている。本実施形態では、第二方向Ｄ２から見たとき、領域５ｃ２の端縁は、略円弧状である。第二方向Ｄ２から見たとき、領域５ｃ２は、略扇形状を呈している。本実施形態では、図７に示されるように、第二方向Ｄ２から見たときの第二電極層Ｅ２の幅が、主面３ａから離れるにしたがって小さくなっている。第二方向Ｄ２から見たとき、第一方向Ｄ１での第二電極層Ｅ２の長さは、端面３ｅから第三方向Ｄ３に離れるにしたがって小さくなっている。第二方向Ｄ２から見たとき、第二電極層Ｅ２における側面３ｃ上に位置している部分の第一方向Ｄ１での長さは、素体３の端部から第三方向Ｄ３に離れるにしたがって小さくなっている。第二電極層Ｅ２の端縁Ｅ２ｅｃは、図７に示されるように、略円弧状である。
As shown in FIG. 2, the width of the
図９に示されるように、第二電極層Ｅ２の第一方向Ｄ１での長さＬ１は、第二電極層Ｅ２の第三方向Ｄ３での長さＬ２より小さい。長さＬ１は、たとえば、以下のように規定される。長さＬ１は、電極部５ａの第二電極層Ｅ２の表面と当接し、かつ、主面３ａと平行である基準面ＰＬ１と、電極部５ｅ（領域５ｅ２）の第二電極層Ｅ２の端縁Ｅ２ｅ１との、第一方向Ｄ１での間隔の最大値である。長さＬ１は、たとえば、２００～１２００μｍである。本実施形態では、長さＬ１は、５００μｍである。長さＬ１は、基準面ＰＬ１と端縁Ｅ２ｅ１との第一方向Ｄ１での間隔の平均値であってもよい。長さＬ２は、たとえば、以下のように規定される。長さＬ２は、電極部５ｅ（領域５ｅ２）の第二電極層Ｅ２の表面と当接し、かつ、端面３ｅと平行である基準面ＰＬ２と、電極部５ａの第二電極層Ｅ２の端縁Ｅ２ｅ２との、第三方向Ｄ３での間隔の最大値である。基準面ＰＬ２は、基準面ＰＬ１と直交している。長さＬ２は、たとえば、４００～１５００μｍである。本実施形態では、長さＬ２は、８００μｍである。長さＬ２は、基準面ＰＬ２と端縁Ｅ２ｅ２との第三方向Ｄ３での間隔の平均値であってもよい。
As shown in FIG. 9, the length L1 of the second electrode layer E2 in the first direction D1 is smaller than the length L2 of the second electrode layer E2 in the third direction D3. The length L1 is defined as follows, for example. The length L1 has a reference surface PL1 that is in contact with the surface of the second electrode layer E2 of the
第三方向Ｄ３において、第一電極層Ｅ１の端縁Ｅ１ｅは、電極部５ａの第二電極層Ｅ２における最大厚み位置Ｅ２ｍａｘよりも端面３ｅ寄りに位置している。電極部５ａの第二電極層Ｅ２は、主面３ａ上に位置している第一部分と、稜線部３ｇ（第一電極層Ｅ１）上に位置している第二部分とを含んでいる。本実施形態では、最大厚み位置Ｅ２ｍａｘは、第二電極層Ｅ２の第一部分に存在している。電極部５ａの第二電極層Ｅ２の厚みは、第一部分では、主面３ａに直交する方向での厚みである。第二部分では、電極部５ａの第二電極層Ｅ２の厚みは、稜線部３ｇ（湾曲面）の法線方向での厚みである。
In the third direction D3, the edge E1e of the first electrode layer E1 is located closer to the
第二電極層Ｅ２の第一部分での厚みは、最大厚み位置Ｅ２ｍａｘから第二部分に向けて徐々に小さくなっている。第二電極層Ｅ２の第一部分での厚みは、最大厚み位置Ｅ２ｍａｘから第二電極層Ｅ２の端縁Ｅ２ｅ２に向けて徐々に小さくなっている。電極部５ａの第二電極層Ｅ２での厚みの変化に起因して、第二電極層Ｅ２の表面は湾曲している。図５に示されるように、第三方向Ｄ３から見て、第二電極層Ｅ２の第一部分の厚みは、第二方向Ｄ２での端より第二方向Ｄ２での中央で大きくなっている。本実施形態では、第二電極層Ｅ２の第一部分の厚みは、第二方向Ｄ２での中央で最も大きく、第二方向Ｄ２で端に向かうに従って徐々に小さくなっている。
The thickness of the second electrode layer E2 at the first portion gradually decreases from the maximum thickness position E2 max toward the second portion. The thickness of the first portion of the second electrode layer E2 gradually decreases from the maximum thickness position E2 max toward the edge E2e 2 of the second electrode layer E2. The surface of the second electrode layer E2 is curved due to the change in the thickness of the
第二電極層Ｅ２の、最大厚み位置Ｅ２ｍａｘでの厚み、すなわち、電極部５ａの第二電極層Ｅ２の最大厚みは、３０μｍ以上である。本実施形態では、電極部５ａの第二電極層Ｅ２の最大厚みは、１００μｍである。電極部５ａの第二電極層Ｅ２の最大厚みは、電極部５ｅ（領域５ｅ２）の第二電極層Ｅ２の最大厚みより大きい。領域５ｅ２の第二電極層Ｅ２の厚みは、端面３ｅに直交する方向（第三方向Ｄ３）での厚みである。領域５ｅ２の第二電極層Ｅ２は、第二電極層Ｅ２の端面３ｅ上に位置する部分である。領域５ｅ２の第二電極層Ｅ２の最大厚みは、１５μｍ以上である。本実施形態では、領域５ｅ２の第二電極層Ｅ２の最大厚みは、５０μｍである。電極部５ａの第二電極層Ｅ２の最大厚みは、電極部５ｃ（領域５ｃ２）の第二電極層Ｅ２の最大厚みより大きい。領域５ｃ２の第二電極層Ｅ２の厚みは、側面３ｃに直交する方向（第二方向Ｄ２）での厚みである。領域５ｃ２の第二電極層Ｅ２は、第二電極層Ｅ２の側面３ｃ上に位置する部分である。領域５ｃ２の第二電極層Ｅ２の最大厚みは、５μｍ以上である。本実施形態では、領域５ｃ２の第二電極層Ｅ２の最大厚みは、１５μｍである。
The thickness of the second electrode layer E2 at the maximum thickness position E2 max , that is, the maximum thickness of the second electrode layer E2 of the
図９に示されるように、第三方向Ｄ３での最大厚み位置Ｅ２ｍａｘから第二電極層Ｅ２の端縁Ｅ２ｅ２までの長さＬ３は、第三方向Ｄ３での最大厚み位置Ｅ２ｍａｘから第一電極層Ｅ１の端縁Ｅ１ｅまでの長さＬ４より大きい。長さＬ３は、たとえば、２００～８００μｍである。本実施形態では、長さＬ３は、３５０μｍである。長さＬ４は、たとえば、１００～４００μｍである。本実施形態では、長さＬ４は、１５０μｍである。 As shown in FIG. 9, the length L3 from the maximum thickness position E2 max in the third direction D3 to the edge E2e 2 of the second electrode layer E2 is the third from the maximum thickness position E2 max in the third direction D3. The length of the one electrode layer E1 to the edge E1e is larger than L4. The length L3 is, for example, 200 to 800 μm. In this embodiment, the length L3 is 350 μm. The length L4 is, for example, 100 to 400 μm. In this embodiment, the length L4 is 150 μm.
第三方向Ｄ３での第一電極層Ｅ１の端縁Ｅ１ｅから第二電極層Ｅ２の端縁Ｅ２ｅ２までの長さＬ５は、第二電極層Ｅ２の第一方向Ｄ１での長さＬ１より大きい。長さＬ５は、長さＬ３と長さＬ４との和である。したがって、本実施形態では、長さＬ５は、５００μｍである。 The length L5 from the edge E1e of the first electrode layer E1 to the edge E2e2 of the second electrode layer E2 in the third direction D3 is larger than the length L1 of the second electrode layer E2 in the first direction D1. .. The length L5 is the sum of the length L3 and the length L4. Therefore, in this embodiment, the length L5 is 500 μm.
第二電極層Ｅ２の第一部分の面積は、電極部５ｅ（領域５ｅ２）の第二電極層Ｅ２の面積より大きい。第二電極層Ｅ２の第一部分は、上述したように、電極部５ａの第二電極層Ｅ２の、主面３ａ上に位置している部分である。電極部５ｅ（領域５ｅ２）の第二電極層Ｅ２は、第二電極層Ｅ２の端面３ｅ上に位置している部分である。第二電極層Ｅ２の第一部分の面積は、５０００００～３７５００００μｍ２である。本実施形態では、第二電極層Ｅ２の第一部分の面積は、２００００００μｍ２である。電極部５ｅ（領域５ｅ２）の第二電極層Ｅ２の面積は、２５００００～３００００００μｍ２である。本実施形態では、電極部５ｅ（領域５ｅ２）の第二電極層Ｅ２の面積は、１２５００００μｍ２である。
The area of the first portion of the second electrode layer E2 is larger than the area of the second electrode layer E2 of the
積層コンデンサＣ１が電子機器にはんだ実装されている場合、電子機器から積層コンデンサＣ１に作用する外力が、素体３に応力として作用することがある。この場合、素体３にクラックが発生するおそれがある。外力は、はんだ実装の際に形成されたはんだフィレットから外部電極５を通して素体３に作用する。外力は、素体３における、主面３ａの一部と端面３ｅの一部と一対の側面３ｃの各一部とで画成される領域に作用する傾向がある。積層コンデンサＣ１では、第二電極層Ｅ２（電極部５ａ，５ｃ，５ｅの第二電極層Ｅ２）は、主面３ａの一部、端面３ｅの一部、及び一対の側面３ｃの各一部を連続して覆うように形成されているので、電子機器から積層コンデンサＣ１に作用する外力が素体３に作用し難い。したがって、積層コンデンサＣ１では、素体３でのクラックの発生が抑制される。
When the laminated capacitor C1 is solder-mounted on an electronic device, an external force acting on the laminated capacitor C1 from the electronic device may act as a stress on the
素体３と第二電極層Ｅ２との間の領域は、水分が浸入する経路となるおそれがある。素体３と第二電極層Ｅ２との間の領域から水分が浸入すると、積層コンデンサＣ１の耐久性が低下する。積層コンデンサＣ１では、第二電極層Ｅ２が、端面３ｅ全体と一対の主面３ａ，３ｂの各一部と一対の側面３ｃの各一部とを連続して覆うように形成されている構成に比して、水分が浸入する経路が少ない。したがって、積層コンデンサＣ１では、耐湿信頼性が向上している。積層コンデンサＣ１では、第二電極層Ｅ２の第一方向Ｄ１での長さＬ１は、第二電極層Ｅ２の第三方向Ｄ３での長さＬ２より小さい。したがって、積層コンデンサＣ１では、長さＬ１が長さＬ２以上である構成に比して、水分が浸入する経路がより一層少ないので、耐湿信頼性がより一層向上している。
The region between the
第三方向Ｄ３での最大厚み位置Ｅ２ｍａｘから第二電極層Ｅ２の端縁Ｅ２ｅ２までの長さＬ３は、第三方向Ｄ３での最大厚み位置Ｅ２ｍａｘから第一電極層Ｅ１の端縁Ｅ１ｅまでの長さＬ４より大きい。素体３に作用する応力は、第一電極層Ｅ１の端縁Ｅ１ｅに集中する傾向がある。長さＬ３が長さＬ４より大きい構成では、長さＬ３が長さＬ４以下である構成に比して、第二電極層Ｅ２の主面３ａ上に位置する部分の体積が大きい。したがって、積層コンデンサＣ１では、第一電極層Ｅ１の端縁Ｅ１ｅに集中する応力が低減される。この結果、クラックが素体３に発生するのがより一層抑制される。
The length L3 from the maximum thickness position E2 max in the third direction D3 to the edge E2e 2 of the second electrode layer E2 is the edge E1e of the first electrode layer E1 from the maximum thickness position E2 max in the third direction D3. Length up to L4. The stress acting on the
第二電極層Ｅ２の端縁Ｅ２ｅ２に外力が作用する場合、第二電極層Ｅ２は、端縁Ｅ２ｅ２を起点として、素体３（主面３ａ）から剥がれるおそれがある。積層コンデンサＣ１では、電極部５ａの第二電極層Ｅ２の厚みが、最大厚み位置Ｅ２ｍａｘから第二電極層Ｅ２の端縁Ｅ２ｅ２に向けて徐々に小さくなっている。したがって、積層コンデンサＣ１では、第二電極層Ｅ２の厚みが一定である構成に比して、第二電極層Ｅ２の端縁Ｅ２ｅ２に外力が作用し難い。この結果、積層コンデンサＣ１では、第二電極層Ｅ２が素体３（主面３ａ）から剥がれ難い。
When an external force acts on the edge E2e 2 of the second electrode layer E2, the second electrode layer E2 may be peeled off from the prime field 3 (
積層コンデンサＣ１では、第三方向Ｄ３での第一電極層Ｅ１の端縁Ｅ１ｅから第二電極層Ｅ２の端縁Ｅ２ｅ２までの長さＬ５は、第二電極層Ｅ２の第一方向Ｄ１での長さＬ１より大きい。積層コンデンサＣ１では、長さＬ５が長さＬ１以下である構成に比して、第二電極層Ｅ２の主面３ａ上に位置する部分の体積が大きい。したがって、積層コンデンサＣ１では、第一電極層Ｅ１の端縁Ｅ１ｅに集中する応力が低減される。この結果、クラックが素体３に発生するのがより一層抑制される。
In the laminated capacitor C1, the length L5 from the edge E1e of the first electrode layer E1 in the third direction D3 to the edge E2e2 of the second electrode layer E2 is the length L5 in the first direction D1 of the second electrode layer E2. Greater than length L1. In the laminated capacitor C1, the volume of the portion located on the
積層コンデンサＣ１では、第二電極層Ｅ２の第一部分の面積は、電極部５ｅの第二電極層Ｅ２の面積より大きい。積層コンデンサＣ１では、第二電極層Ｅ２の第一部分の面積が、電極部５ｅの第二電極層Ｅ２の面積以下である構成に比して、第一電極層Ｅ１の端縁Ｅ１ｅに集中する応力が低減される。したがって、積層コンデンサＣ１では、クラックが素体３に発生するのがより一層抑制される。第二電極層Ｅ２の第一部分の面積は、電極部５ｅの第二電極層Ｅ２の面積より大きい構成では、第二電極層Ｅ２の第一部分の面積が、電極部５ｅの第二電極層Ｅ２の面積以下である構成に比して、第二電極層Ｅ２と主面３ａとの接合強度が大きい。したがって、積層コンデンサＣ１では、第二電極層Ｅ２が主面３ａからより一層剥がれ難い。
In the multilayer capacitor C1, the area of the first portion of the second electrode layer E2 is larger than the area of the second electrode layer E2 of the
積層コンデンサＣ１では、電極部５ａの第二電極層Ｅ２の最大厚みが、領域５ｅ２の第二電極層Ｅ２の最大厚みより大きい。積層コンデンサＣ１では、電極部５ａの第二電極層Ｅ２の最大厚みが、領域５ｅ２の第二電極層Ｅ２の最大厚み以下である構成に比して、第一電極層Ｅ１の端縁Ｅ１ｅに集中する応力が低減される。したがって、積層コンデンサＣ１では、クラックが素体３に発生するのがより一層抑制される。
In the laminated capacitor C1, the maximum thickness of the second electrode layer E2 of the
次に、図１０を参照して、積層コンデンサＣ１の実装構造を説明する。図１０は、本実施形態に係る積層コンデンサの実装構造を示す図である。 Next, the mounting structure of the multilayer capacitor C1 will be described with reference to FIG. FIG. 10 is a diagram showing a mounting structure of a multilayer capacitor according to the present embodiment.
図１０に示されるように、電子部品装置ＥＣＤ１は、積層コンデンサＣ１と、電子機器ＥＤと、を備えている。電子機器ＥＤは、たとえば、回路基板又は電子部品である。積層コンデンサＣ１は、電子機器ＥＤにはんだ実装されている。電子機器ＥＤは、主面ＥＤａと、二つのパッド電極ＰＥ１，ＰＥ２とを有している。各パッド電極ＰＥ１，ＰＥ２は、主面ＥＤａに配置されている。二つのパッド電極ＰＥ１，ＰＥ２は、互いに離間している。積層コンデンサＣ１は、実装面である主面３ａと主面ＥＤａとが対向するように、電子機器ＥＤに配置されている。
As shown in FIG. 10, the electronic component device ECD1 includes a multilayer capacitor C1 and an electronic device ED. The electronic device ED is, for example, a circuit board or an electronic component. The multilayer capacitor C1 is solder-mounted on the electronic device ED. The electronic device ED has a main surface EDa and two pad electrodes PE1 and PE2. The pad electrodes PE1 and PE2 are arranged on the main surface EDa. The two pad electrodes PE1 and PE2 are separated from each other. The multilayer capacitor C1 is arranged on the electronic device ED so that the
積層コンデンサＣ１がはんだ実装される場合、溶融したはんだが外部電極５（第四電極層Ｅ４）を濡れ上がる。濡れ上がったはんだが固化することにより、外部電極５にはんだフィレットＳＦが形成される。対応する外部電極５とパッド電極ＰＥ１，ＰＥ２とは、はんだフィレットＳＦを介して連結されている。
When the laminated capacitor C1 is solder-mounted, the molten solder wets the external electrode 5 (fourth electrode layer E4). By solidifying the wet solder, a solder fillet SF is formed on the
はんだフィレットＳＦは、電極部５ｅの領域５ｅ１と領域５ｅ２とに形成されている。領域５ｅ２だけでなく、第二電極層Ｅ２を有していない領域５ｅ１が、はんだフィレットＳＦを介してパッド電極ＰＥ１，ＰＥ２と連結されている。第一方向Ｄ１から見たとき、はんだフィレットＳＦは、電極部５ｅの領域５ｅ１（領域５ｅ１が有する第一電極層Ｅ１）と重なっている。図示は省略するが、はんだフィレットＳＦは、電極部５ｃの領域５ｃ１と領域５ｃ２とにも形成されている。はんだフィレットＳＦの第三方向Ｄ３での高さは、第二電極層Ｅ２の第三方向Ｄ３での高さよりも高くなっている。はんだフィレットＳＦは、第三方向Ｄ３で第二電極層Ｅ２の端縁Ｅ２ｅ１よりも主面３ｂ寄りに延びている。
The solder fillet SF is formed in the
電子部品装置ＥＣＤ１では、上述したように、クラックが素体３に発生するのが抑制され、かつ、耐湿信頼性が向上している。電子部品装置ＥＣＤ１では、第一方向Ｄ１から見たとき、はんだフィレットＳＦは、電極部５ｅの領域５ｅ１と重なっているので、外部電極５が第二電極層Ｅ２を有する場合でも、ＥＳＲの増大が抑制されている。
In the electronic component device ECD1, as described above, the generation of cracks in the
以上、本発明の実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。 Although the embodiments of the present invention have been described above, the present invention is not necessarily limited to the above-described embodiments, and various modifications can be made without departing from the gist thereof.
第一電極層Ｅ１は、端面３ｅから稜線部３ｇの全体又は一部を越えるように、主面３ａ上に形成されていてもよい。第一電極層Ｅ１は、端面３ｅから稜線部３ｈの全体又は一部を越えるように、主面３ｂ上に形成されていてもよい。第一電極層Ｅ１は、端面３ｅから稜線部３ｉの全体又は一部を越えるように、側面３ｃ上に形成されていてもよい。
The first electrode layer E1 may be formed on the
積層コンデンサＣ１が備える各内部電極７，９の数は、図示されている各内部電極７，９の数に限られない。積層コンデンサＣ１では、一つの外部電極５（第一電極層Ｅ１）に接続されている内部電極の数は、一つでもよい。
The number of the
積層コンデンサＣ１では、第二電極層Ｅ２の第一方向Ｄ１での長さＬ１は、第三方向Ｄ３での第一電極層Ｅ１の端縁Ｅ１ｅから第二電極層Ｅ２の端縁Ｅ２ｅ２までの長さＬ５以上であってもよい。長さＬ５が長さＬ１より大きい場合、上述したように、第一電極層Ｅ１の端縁Ｅ１ｅに集中する応力が低減され、クラックが素体３に発生するのがより一層抑制される。
In the laminated capacitor C1, the length L1 of the second electrode layer E2 in the first direction D1 is from the edge E1e of the first electrode layer E1 in the third direction D3 to the edge E2e2 of the second electrode layer E2. The length may be L5 or more. When the length L5 is larger than the length L1, as described above, the stress concentrated on the edge E1e of the first electrode layer E1 is reduced, and the generation of cracks in the
本実施形態では、電子部品として積層コンデンサＣ１を例に説明したが、適用可能な電子部品は、積層コンデンサに限られない。適用可能な電子部品は、たとえば、積層インダクタ、積層バリスタ、積層圧電アクチュエータ、積層サーミスタ、もしくは積層複合部品などの積層電子部品、又は、積層電子部品以外の電子部品である。 In the present embodiment, the multilayer capacitor C1 has been described as an example as an electronic component, but the applicable electronic component is not limited to the multilayer capacitor. Applicable electronic components are, for example, laminated electronic components such as laminated inductors, laminated varistor, laminated piezoelectric actuators, laminated thermistors, or laminated composite components, or electronic components other than laminated electronic components.
３…素体、３ａ，３ｂ…主面、３ｃ…側面、３ｅ…端面、５…外部電極、５ａ，５ｂ，５ｃ，５ｅ…電極部、Ｃ１…積層コンデンサ、Ｄ１…第一方向、Ｄ２…第二方向、Ｄ３…第三方向、Ｅ１…第一電極層、Ｅ１ｅ…第一電極層の端縁、Ｅ２…第二電極層、Ｅ２ｅ１，Ｅ２ｅ２…第二電極層の端縁、Ｅ２ｍａｘ…第二電極層の最大厚み位置。 3 ... Prime field, 3a, 3b ... Main surface, 3c ... Side surface, 3e ... End surface, 5 ... External electrode, 5a, 5b, 5c, 5e ... Electrode part, C1 ... Multilayer capacitor, D1 ... First direction, D2 ... First Two directions, D3 ... Third direction, E1 ... First electrode layer, E1e ... Edge of first electrode layer, E2 ... Second electrode layer, E2e 1 , E2e 2 ... Edge of second electrode layer, E2 max ... Maximum thickness position of the second electrode layer.
Claims (2)
電子部品と、
前記電子機器と前記電子部品とを連結しているはんだと、を備え、
前記電子機器は、
第一主面と、
前記第一主面に配置されている二つのパッド電極と、有し、
前記電子部品は、
直方体形状を呈しており、前記第一主面と対向する第二主面と、第一方向で前記第二主面と対向している第三主面と、第二方向で互いに対向している一対の側面と、第三方向で互いに対向している一対の端面と、を有している素体と、
前記第三方向での前記素体の両端部にそれぞれ配置されている外部電極と、有し、
各前記外部電極は、前記第二主面に配置されている第一電極部と、前記一対の端面のうち対応する端面に配置されている第二電極部と、前記一対の側面にそれぞれ配置されている第三電極部と、を有し、
前記第一電極部、前記第二電極部、及び前記第三電極部は、導電性樹脂層を含み、
前記はんだは、互いに対応する前記パッド電極と前記第一電極部との間に介在しており、
前記第一電極部同士の前記第三方向での間隔は、前記パッド電極同士の前記第三方向での間隔より小さく、
前記第二電極部は、前記対応する端面に形成されている焼結金属層を更に含んでいると共に、前記焼結金属層が前記導電性樹脂層から露出している第一領域と、前記第一領域よりも前記第二主面寄りに位置し、かつ、前記焼結金属層が前記導電性樹脂層で覆われている第二領域と、を有し、
前記はんだからなるはんだフィレットは、前記第二電極部の前記第一領域と前記第二領域とに形成されている、電子部品装置。 With electronic devices
With electronic components
A solder that connects the electronic device and the electronic component is provided.
The electronic device is
The first main aspect and
With two pad electrodes arranged on the first main surface,
The electronic component is
It has a rectangular parallelepiped shape, and has a second main surface facing the first main surface, a third main surface facing the second main surface in the first direction, and facing each other in the second direction. A prime field having a pair of side surfaces and a pair of end faces facing each other in a third direction.
With external electrodes arranged at both ends of the prime field in the third direction,
Each of the external electrodes is arranged on the first electrode portion arranged on the second main surface, the second electrode portion arranged on the corresponding end face of the pair of end faces, and the pair of side surfaces. It has a third electrode part and
The first electrode portion, the second electrode portion, and the third electrode portion include a conductive resin layer.
The solder is interposed between the pad electrode and the first electrode portion corresponding to each other.
The distance between the first electrode portions in the third direction is smaller than the distance between the pad electrodes in the third direction.
The second electrode portion further includes a sintered metal layer formed on the corresponding end face, and has a first region in which the sintered metal layer is exposed from the conductive resin layer, and the first region. It has a second region located closer to the second main surface than one region and in which the sintered metal layer is covered with the conductive resin layer.
The solder fillet made of the solder is an electronic component device formed in the first region and the second region of the second electrode portion .
電子部品と、
前記電子機器と前記電子部品とを連結しているはんだと、を備え、
前記電子機器は、
第一主面と、
前記第一主面に配置されている二つのパッド電極と、有し、
前記電子部品は、
直方体形状を呈しており、前記第一主面と対向する第二主面と、第一方向で前記第二主面と対向している第三主面と、第二方向で互いに対向している一対の側面と、第三方向で互いに対向している一対の端面と、を有している素体と、
前記第三方向での前記素体の両端部にそれぞれ配置されている外部電極と、有し、
各前記外部電極は、前記第二主面に配置されている第一電極部と、前記一対の端面のうち対応する端面に配置されている第二電極部と、前記一対の側面にそれぞれ配置されている第三電極部と、を有し、
前記第一電極部、前記第二電極部、及び前記第三電極部は、導電性樹脂層を含み、
前記第二電極部は、前記対応する端面に形成されている焼結金属層を含んでいると共に、前記焼結金属層が前記導電性樹脂層から露出している第一領域と、前記第一領域よりも前記第二主面寄りに位置し、かつ、前記焼結金属層が前記導電性樹脂層で覆われている第二領域と、を有し、
前記はんだは、互いに対応する前記パッド電極と前記第一電極部との間に介在しており、
互いに対応する前記パッド電極と前記第一電極部との間に介在している前記はんだ同士の前記第三方向での間隔は、前記パッド電極側より前記第一電極部側で小さく、
前記はんだからなるはんだフィレットは、前記第二電極部の前記第一領域と前記第二領域とに形成されている、電子部品装置。 With electronic devices
With electronic components
A solder that connects the electronic device and the electronic component is provided.
The electronic device is
The first main aspect and
With two pad electrodes arranged on the first main surface,
The electronic component is
It has a rectangular parallelepiped shape, and has a second main surface facing the first main surface, a third main surface facing the second main surface in the first direction, and facing each other in the second direction. A prime field having a pair of side surfaces and a pair of end faces facing each other in a third direction.
With external electrodes arranged at both ends of the prime field in the third direction,
Each of the external electrodes is arranged on the first electrode portion arranged on the second main surface, the second electrode portion arranged on the corresponding end face of the pair of end faces, and the pair of side surfaces. It has a third electrode part and
The first electrode portion, the second electrode portion, and the third electrode portion include a conductive resin layer.
The second electrode portion includes a sintered metal layer formed on the corresponding end face, a first region in which the sintered metal layer is exposed from the conductive resin layer, and the first region. It has a second region located closer to the second main surface than the region and the sintered metal layer is covered with the conductive resin layer.
The solder is interposed between the pad electrode and the first electrode portion corresponding to each other.
The distance between the solders interposed between the pad electrodes corresponding to each other and the first electrode portion in the third direction is smaller on the first electrode portion side than on the pad electrode side.
The solder fillet made of the solder is an electronic component device formed in the first region and the second region of the second electrode portion .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019131771A JP7095662B2 (en) | 2019-07-17 | 2019-07-17 | Electronic component equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019131771A JP7095662B2 (en) | 2019-07-17 | 2019-07-17 | Electronic component equipment |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018015119A Division JP7040062B2 (en) | 2018-01-31 | 2018-01-31 | Electronic components |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019197913A JP2019197913A (en) | 2019-11-14 |
| JP7095662B2 true JP7095662B2 (en) | 2022-07-05 |
Family
ID=68538499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019131771A Active JP7095662B2 (en) | 2019-07-17 | 2019-07-17 | Electronic component equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7095662B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010226017A (en) | 2009-03-25 | 2010-10-07 | Tdk Corp | Method of manufacturing electronic component |
| JP2015097248A (en) | 2013-11-15 | 2015-05-21 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Multilayer ceramic electronic component and board having the same mounted thereon |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04294512A (en) * | 1991-03-22 | 1992-10-19 | Murata Mfg Co Ltd | Chip type ceramic electronic parts |
-
2019
- 2019-07-17 JP JP2019131771A patent/JP7095662B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010226017A (en) | 2009-03-25 | 2010-10-07 | Tdk Corp | Method of manufacturing electronic component |
| JP2015097248A (en) | 2013-11-15 | 2015-05-21 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Multilayer ceramic electronic component and board having the same mounted thereon |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019197913A (en) | 2019-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7040062B2 (en) | Electronic components | |
| JP7040061B2 (en) | Electronic components | |
| JP7040063B2 (en) | Electronic components | |
| JP7003541B2 (en) | Electronic components and electronic component equipment | |
| JP6972592B2 (en) | Electronic components and electronic component equipment | |
| JP2020107704A (en) | Electronic component | |
| JP6946876B2 (en) | Electronic components and electronic component equipment | |
| JP6926995B2 (en) | Electronic components | |
| CN109727768B (en) | Electronic component | |
| JP6943142B2 (en) | Electronic components and electronic component equipment | |
| JP6933090B2 (en) | Electronic components | |
| JP6933062B2 (en) | Electronic components and electronic component equipment | |
| JP6915324B2 (en) | Electronic components | |
| JP2021129007A (en) | Electronic component | |
| JP7095662B2 (en) | Electronic component equipment | |
| JP6958168B2 (en) | Electronic components and electronic component equipment | |
| JP6942989B2 (en) | Electronic components | |
| JP6933061B2 (en) | Electronic components and electronic component equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201016 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210804 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210817 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210915 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220419 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20220419 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20220426 |
|
| C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20220510 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220524 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220606 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7095662 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |