JP7089404B2 - セラミック電子部品およびその製造方法 - Google Patents

セラミック電子部品およびその製造方法 Download PDF

Info

Publication number
JP7089404B2
JP7089404B2 JP2018097734A JP2018097734A JP7089404B2 JP 7089404 B2 JP7089404 B2 JP 7089404B2 JP 2018097734 A JP2018097734 A JP 2018097734A JP 2018097734 A JP2018097734 A JP 2018097734A JP 7089404 B2 JP7089404 B2 JP 7089404B2
Authority
JP
Japan
Prior art keywords
metal layer
wraparound
ceramic
ceramic electronic
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018097734A
Other languages
English (en)
Other versions
JP2019204836A (ja
Inventor
智司 小林
貴久 福田
智彰 中村
幹夫 田原
直樹 斎藤
清志郎 谷田川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2018097734A priority Critical patent/JP7089404B2/ja
Priority to US16/415,592 priority patent/US10998135B2/en
Publication of JP2019204836A publication Critical patent/JP2019204836A/ja
Priority to US17/116,336 priority patent/US11557434B2/en
Application granted granted Critical
Publication of JP7089404B2 publication Critical patent/JP7089404B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Description

本発明は、直方体状のセラミック部品本体の相対する2つの端部それぞれに、導電性樹脂層を内部に有する外部電極を備えたセラミック電子部品と、当該セラミック電子部品の製造方法に関する。
前記セラミック電子部品に関連し、図1(A)に示した積層セラミックコンデンサが知られている(特許文献1の図2を参照)。この積層セラミックコンデンサは、直方体状のセラミック部品本体110の相対する2つの端部それぞれに、導電性樹脂層122を内部に有する外部電極120を備えている。セラミック部品本体110は、複数の内部電極層111(図中は計6層)が誘電体層112(図中は計5層)を介して積層された容量部(符号省略)を内蔵している。各外部電極120は、セラミック部品本体110の長さ方向(図1(A)の左右方向)の端面それぞれに存する矩形状の端面部120aと、当該端面の周囲4面の一部それぞれに存する4角筒状の回り込み部120bとを連続して有しており、下地金属層121と導電性樹脂層122と外部金属層123とによって構成されている。
各下地金属層121は、セラミック部品本体110の長さ方向の端面それぞれを覆う矩形状の端面部121aと、当該端面の周囲4面の一部それぞれを覆う4角筒状の回り込み部121bとを連続して有している。また、各導電性樹脂層122は、下地金属層121の端面部121aそれぞれを覆う矩形状の端面部122aと、下地金属層121の回り込み部121bそれぞれを覆う4角筒状の回り込み部122bとを連続して有しており、当該回り込み部122bの長さから当該端面部122aの厚さを減じた値は、下地金属層121の回り込み部121bの長さよりも大きい。さらに、各外部金属層123は、導電性樹脂層122の端面部122aそれぞれを覆う矩形状の端面部123aと、導電性樹脂層122の回り込み部122bそれぞれを覆う4角筒状の回り込み部123bとを連続して有している。
なお、導電性樹脂層122の回り込み部121bの長さから端面部122aの厚さを減じた値が、下地金属層121の回り込み部121bの長さよりも大きいものではないが、下地金属層121と導電性樹脂層122との間に別の金属層を有する外部電極を備えた積層セラミックコンデンサも知られている(特許文献2の図3を参照)。
図1(A)に示した積層セラミックコンデンサは、回路基板に実装した後、詳しくは、回路基板の外部電極対応の導体パッドそれぞれに半田等の接合材を用いて各外部電極120を接続した後において、回路基板の外力による撓みや、回路基板の熱による伸縮や、セラミック部品本体110の電歪による伸縮等に基づく応力が接続箇所にかかった場合でも、当該応力を各外部電極120の導電性樹脂層122によって緩和することができる。すなわち、前記応力がセラミック部品本体110に直接かからないようにして、当該応力によってセラミック部品本体110にクラックが発生することを抑制できる。また、各外部電極120の回り込み部122bの長さから端面部122aの厚さを減じた値が、下地金属層121の回り込み部121bの長さよりも大きいため、当該回り込み部122bによって導電性樹脂層122に高い応力緩和能力を確保できる。
ところで、図1(A)に示した積層セラミックコンデンサであっても、回路基板に実装した後に接続箇所に繰り返し応力がかかった場合や接続箇所に過度の応力がかかった場合に、図1(B)に示したようなクラックCRがセラミック部品本体110に発生することが確認されている。また、クラックCRの基点が下地金属層121の回り込み部121bの先端であること、加えて、同一サイズの積層セラミックコンデンサではセラミック部品本体110の表面を基準としたクラック角度θが近似した値となることも確認されている。
特開平11-219849号公報 特開平08-107039号公報
本発明が解決しようとする課題は、回路基板に実装した後に接続箇所に繰り返し応力がかかった場合や接続箇所に過度の応力がかかった場合でも、セラミック部品本体にクラックが発生することを極力防止できるセラミック電子部品と、当該セラミック電子部品の製造方法を提供することにある。
前記課題を解決するため、本発明に係るセラミック電子部品は、直方体状のセラミック部品本体の相対する2つの端部それぞれに、導電性樹脂層を内部に有する外部電極を備えたセラミック電子部品であって、前記セラミック部品本体の相対する2つの面の対向方向を第1方向、他の相対する2つの面の対向方向を第2方向、残りの相対する2つの面の対向方向を第3方向とし、各方向に沿う寸法をそれぞれ第1方向寸法、第2方向寸法、第3方向寸法としたとき、前記外部電極それぞれは、(1)前記セラミック部品本体の第1方向の端面それぞれを覆う端面部と、当該端面の周囲4面の一部それぞれを覆う回り込み部とを連続して有する下地金属層と、(2)前記下地金属層の端面部それぞれを覆う端面部と、前記下地電極層の回り込み部それぞれを覆う回り込み部とを連続して有する中間金属層と、(3)前記中間金属層の端面部それぞれを覆う端面部と、前記中間電極層の回り込み部それぞれを覆う回り込み部とを連続して有し、当該回り込み部の第1方向寸法から当該端面部の厚さを減じた値が、前記中間電極層の回り込み部の第1方向寸法よりも大きい導電性樹脂層と、(4)前記導電性樹脂層の端面部それぞれを覆う端面部と、前記導電性樹脂層の回り込み部それぞれを覆う回り込み部とを連続して有する外部金属層とを備えており、前記下地金属層の回り込み部の少なくとも実装側部位と前記中間金属層の回り込み部の少なくとも実装側部位において、当該下地金属層の回り込み部の先端部分の外面が前記セラミック部品本体の表面と成す先端角度αが20°以下であり、かつ、当該中間金属層の回り込み部の先端部分の外面が前記セラミック部品本体の表面と成す先端角度βが20°以下である。
また、本発明に係るセラミック電子部品の製造方法は、直方体状のセラミック部品本体の相対する2つの端部それぞれに、導電性樹脂層を内部に有する外部電極を備えたセラミック電子部品の製造方法であって、前記セラミック部品本体の相対する2つの面の対向方向を第1方向、他の相対する2つの面の対向方向を第2方向、残りの相対する2つの面の対向方向を第3方向とし、各方向に沿う寸法をそれぞれ第1方向寸法、第2方向寸法、第3方向寸法としたとき、前記外部電極それぞれは、(1)前記セラミック部品本体の第1方向の端面それぞれを覆う端面部と、当該端面の周囲4面の一部それぞれを覆う回り込み部とを連続して有する下地金属層と、(2)前記下地金属層の端面部それぞれを覆う端面部と、前記下地電極層の回り込み部それぞれを覆う回り込み部とを連続して有する中間金属層と、(3)前記中間金属層の端面部それぞれを覆う端面部と、前記中間電極層の回り込み部それぞれを覆う回り込み部とを連続して有し、当該回り込み部の第1方向寸法から当該端面部の厚さを減じた値が、前記中間電極層の回り込み部の第1方向寸法よりも大きい導電性樹脂層と、(4)前記導電性樹脂層の端面部それぞれを覆う端面部と、前記導電性樹脂層の回り込み部それぞれを覆う回り込み部とを連続して有する外部金属層とを備えており、前記下地金属層の回り込み部の少なくとも実装側部位と前記中間金属層の回り込み部の少なくとも実装側部位において、当該下地金属層の回り込み部の先端部分の外面が前記セラミック部品本体の表面と成す先端角度αを20°以下とし、かつ、当該中間金属層の回り込み部の先端部分の外面が前記セラミック部品本体の表面と成す先端角度βを20°以下とする。
本発明に係るセラミック電子部品によれば、回路基板に実装した後に接続箇所に繰り返し応力がかかった場合や接続箇所に過度の応力がかかった場合でも、セラミック部品本体にクラックが発生することを極力防止できる。また、本発明に係るセラミック電子部品の製造方法によれば、前記セラミック電子部品を的確に製造できる。
図1(A)は従来例を示す積層セラミックコンデンサの縦断面図、図1(B)は図1(A)の部分拡大図である。 図2(A)は本発明を積層セラミックコンデンサに適用した場合の基本構造を示す積層セラミックコンデンサの平面図、図2(B)は図2(A)のS-S線断面図である。 図3は図2(B)の部分拡大図である。 図4は図3に示した角度αおよびβの測定方法を説明するための図3の部分拡大図である。 図5は図2に示した積層セラミックコンデンサに対応する試作品の仕様、観察結果および総合評価を示す図である。
以下の説明では、便宜上、セラミック部品本体10の相対する2つの面の対向方向(図1(A)および図1(B)の左右方向に相当)を「第1方向d1」、他の相対する2つの面の対向方向(図1(A)の上下方向に相当)を「第2方向d2」、残りの相対する2つの面の対向方向(図1(B)の上下方向に相当)を「第3方向d3」と表記する。また、各構成要素の第1方向d1に沿う寸法を「第1方向寸法D1[構成要素の符号]」、第2方向d2に沿う寸法を「第2方向寸法D2[構成要素の符号]」、第3方向d3に沿う寸法を「第3方向寸法D3[構成要素の符号]」と表記する。
ただし、内部電極層11、誘電体層12、下地金属層21、中間金属層22、導電性樹脂層23および外部金属層24の寸法の説明にあっては、理解促進を図るために「厚さ」の用語を併用する。また、各寸法として例示した数値は設計上の基準寸法を意味するものであって、製造上の寸法公差を含むものではない。
まず、図2を用いて、本発明を積層セラミックコンデンサMLCCに適用した場合の基本構造について説明する。
積層セラミックコンデンサMLCCは、直方体状のセラミック部品本体10と、セラミック部品本体10の第1方向d1で相対する2つの端部それぞれに外部電極20とを備えており、各外部電極20は導電性樹脂層23を内部に有している。ちなみに、積層セラミックコンデンサMLCCのサイズ、すなわち、第1方向寸法D1[MLCC]の範囲としては400~3700μmを例示することができ、第2方向寸法D2[MLCC]の範囲としては200~2800μmを例示することができ、第3方向寸法D3[MLCC]の範囲としては30~2800μmを例示することができる。
セラミック部品本体10は、矩形状を成す複数の内部電極層11(図中は計20層)が誘電体層12(図中は計19層)を介して第3方向d3に積層された容量部(符号省略)を内蔵しており、当該容量部(符号省略)は、第3方向d3両側に在る誘電体マージン部13および14と、第2方向d2両側に在る誘電体マージン部15および16とによって囲まれている。複数の内部電極層11は第1方向d1に交互にずれており、図2(B)の上から奇数番目の内部電極層11の第1方向d1の一端縁(図2(B)の左側の端縁)は一方の外部電極20(図2(B)の左側の外部電極20)に接続され、図2(B)の上から偶数番目の内部電極層11の第1方向d1の他端縁(図2(B)の右側の端縁)は他方の外部電極20(図2(B)の右側の外部電極20)に接続されている。
各内部電極層11の主成分は、好ましくはニッケル、銅、パラジウム、白金、銀、金、これらの合金等から選択された金属である。誘電体層12と各誘電体マージン部13~16の主成分は、好ましくはチタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、酸化チタン等から選択された誘電体セラミックスである。ちなみに、各内部電極層11の厚さの範囲としては0.3~1.5μmを例示することができ、各誘電体層12の厚さの範囲としては0.5~4.0μmを例示することができる。
なお、図2(B)には、図示の便宜上、計20層の内部電極層11を描いているが、内部電極層11の層数と各内部電極層11の第1方向寸法D1[11]および第2方向寸法D2[11]は、積層セラミックコンデンサMLCCのサイズや目標容量値等に応じて任意に変更することができる。また、各誘電体層12の主成分と各誘電体マージン部13~16の主成分は必ずしも同じである必要はなく、例えば各誘電体層12の主成分ならびに各誘電体マージン部15および16の主成分と、各誘電体マージン部13および14の主成分とを異ならせてもよいし、各誘電体層12の主成分ならびに各誘電体マージン部15および16の主成分と、誘電体マージン部13の主成分と、誘電体マージン部14の主成分とを異ならせてもよい。
各外部電極20は、セラミック部品本体10の第1方向d1の端面それぞれに存する矩形状の端面部20aと、当該端面の周囲4面の一部それぞれに存する4角筒状の回り込み部20bとを連続して有している。すなわち、各外部電極20は5面タイプの外部電極であり、内部電極層11の積層方向が第3方向d3であることから、各々の回り込み部20bの第3方向d3で向き合う2つの部位(外面が矩形状を成す部位)の一方(図2(B)の下側の部位または上側の部位)が実装側部位(回路基板の外部電極対応の導体パッドと向き合う部位)として利用される。また、各外部電極20は、下地金属層21と中間金属層22と導電性樹脂層23と外部金属層24とによって構成されている。
各下地金属層21は、セラミック部品本体10の第1方向d1の端面それぞれを覆う矩形状の端面部21aと、当該端面の周囲4面(第2方向d2の両端面と第3方向の両端面)の一部それぞれを覆う4角筒状の回り込み部21bとを連続して有している。また、各中間金属層22は、下地金属層21の端面部21aそれぞれを覆う矩形状の端面部22aと、下地金属層21の回り込み部21aそれぞれを覆う4角筒状の回り込み部22aとを連続して有している。さらに、各導電性樹脂層23は、中間金属層22の端面部22aそれぞれを覆う矩形状の端面部23aと、中間金属層22の回り込み部22bそれぞれを覆う4角筒状の回り込み部23bとを連続して有しており、当該回り込み部23bの第1方向寸法D1[22b]から当該端面部23aの厚さを減じた値は、中間金属層22の回り込み部22bの第1方向寸法D1[22b]よりも大きい。さらに、各外部金属層24は、導電性樹脂層23の端面部23aそれぞれを覆う矩形状の端面部24aと、導電性樹脂層23の回り込み部23bそれぞれを覆う4角筒状の回り込み部24bとを連続して有している。
各下地金属層21の主成分は、好ましくはニッケル、銅、パラジウム、白金、銀、金、これらの合金等から選択された金属である。また、各下地金属層21の作製方法は、好ましくは金属ペーストをディップ法や印刷法等によって塗布し焼き付ける方法である。勿論、各下地金属層21をスパッタリングや真空蒸着等の乾式メッキ法によって作製することも可能である。ちなみに、各下地金属層21の端面部21aおよび回り込み部21bの厚さの範囲としては1~10μmを例示することができ、各下地金属層21の回り込み部21bの第1方向寸法D1[21b]の範囲としては積層セラミックコンデンサMLCCの第1方向寸法D1[MLCC]の1/50~1/10を例示することができる。
各中間金属層22の主成分は、好ましくは銅、スズ、ニッケル、金、亜鉛、これらの合金等から選択された金属であり、当該主成分は下地金属層21の主成分と異ならせること、例えば各下地金属層21の主成分がニッケルの場合に各中間金属層22の主成分を銅とすることが望ましい。また、各中間金属層22の作製方法は、好ましくは電解メッキ等の湿式メッキ法、または、スパッタリングや真空蒸着等の乾式メッキ法である。ちなみに、各中間金属層22の端面部22aおよび回り込み部22bの厚さの範囲としては1~5μmを例示することができ、各中間金属層22の回り込み部22bの第1方向寸法D1[22b]の範囲としては下地金属層21の回り込み部21bの第1方向寸法D1[21b]の範囲に端面部22aの厚さを加えた範囲を例示することができる。
各導電性樹脂層23の主成分は、好ましくはエポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂等から選択された熱硬化性樹脂と、銅、スズ、ニッケル、金、亜鉛、これらの合金等から選択された金属から成る導電性フィラーとの混合物(導電性樹脂)である。導電性フィラーの形態は、好ましくは球状、扁平状、繊維状等であるが、導電性を確保できる形態であれば特段の制限はない。各導電性樹脂層23の作製方法は、好ましくは導電性樹脂ペーストをディップ法や印刷法等によって塗布して熱硬化させる方法である。ちなみに、各導電性樹脂層23の端面部23aの厚さの範囲としては3~10μmを、回り込み部23bの肉厚部分の厚さの範囲としては5~20μmをそれぞれ例示することができ、各導電性樹脂層23の回り込み部23bの第1方向寸法D1[23b]の範囲としては後記外部金属層24の回り込み部24bの第1方向寸法D1[24b]の範囲から端面部24aの厚さを減じた範囲を例示することができる。
各外部金属層24の主成分は、好ましくはスズ、銅、ニッケル、金、亜鉛、これらの合金等から選択された金属である。また、各外部金属層24の作製方法は、好ましくは電解メッキ等の湿式メッキ法、または、スパッタリングや真空蒸着等の乾式メッキ法である。ちなみに、各外部金属層24の端面部24aおよび回り込み部24bの厚さの範囲としては1~5μmを例示することができ、各外部金属層24の回り込み部24bの第1方向寸法D1[24b]の範囲としては積層セラミックコンデンサMLCCの第1方向寸法D1[MLCC]の1/8~1/3を例示することができる。
なお、図2(B)には、1層の外部金属層24を描いているが、外部金属層24を2層の金属層から構成してもよく、この場合には、内側金属層の主成分と外側金属層の主成分とを異ならせること、例えば内側金属層の主成分をニッケルとし外側金属層の主成分をスズとすることが望ましい。
次に、図3(図2(B)の部分拡大図)を用いて、本発明を図2に示した積層セラミックコンデンサMLCCに適用した場合の特徴事項について説明する。ちなみに、この説明は、各外部電極20の回り込み部20bにおける図2(B)の下側の部位を実装側部位(回路基板の外部電極対応の導体パッドと向き合う部位)として利用する場合を想定している。
図3に示したαは、各外部電極20の回り込み部20bの実装側部位(図2(B)の下側の部位)において、下地金属層21の回り込み部21bの実装側部位(図2(B)の下側の部位)における先端部分21b1の外面が、セラミック部品本体10の表面(図2(B)の下端面)と成す先端角度である。また、図3に示したβは、各外部電極20の回り込み部20bの実装側部位(図2(B)の下側の部位)において、中間金属層22の回り込み部22bの実装側部位(図2(B)の下側の部位)における先端部分22b1の外面が、セラミック部品本体10の表面(図2(B)の下端面)と成す先端角度である。ちなみに、図3から分かるように、下地金属層21の回り込み部21bの実装側部位における先端部分21b1は、中間金属層22の回り込み部22bの実装側部位における先端部分22b1によって覆われている。
本発明を図2に示した積層セラミックコンデンサMLCCに適用した場合の特徴事項は、前掲の先端角度αおよび先端角度βの設定にある。具体的には、
F1:先端角度αを20°以下とし、かつ、先端角度βを20°以下とした点(α≦20
°&β≦20°)
が第1の特徴事項であり、
F2:先端角度αを3°以上とし、かつ、先端角度βを1°以上とした点(3°≦α&1
°≦β)
F3:先端角度αを先端角度β以下とした点(α≦β)
F4:先端角度βから先端角度αを減じた値が10°以下である点(10°≦β-α)
が第2、第3、第4の特徴事項である。
ここで、図2に示した積層セラミックコンデンサMLCCの製造方法例について説明する。ちなみに、ここで説明する製造方法はあくまでも一例であって、図2に示した積層セラミックコンデンサMLCCの製造方法を制限するものではない。
製造に際しては、第1シートしてのセラミックグリーンシートと、当該第1シートに未焼成内部電極層パターンを形成した第2シートとを用意し、第1シートと第2シートを適宜積層し熱圧着して積層シートを作製する。続いて、積層シートをセラミック部品本体10に対応するチップに分断し、当該チップをセラミックグリーンシートおよび未焼成内部電極層に応じた雰囲気および温度プロファイルにて焼成し、焼成後のチップをバレル研磨して、セラミック部品本体10を作製する。続いて、セラミック部品本体10の第1方向d1の相対する2つの端部それぞれに下地金属層21と中間金属層22と導電性樹脂層23と外部金属層24を前述の方法によって順に作製する。ちなみに、図3を用いて説明した各下地金属層21の回り込み部21bの先端部分21b1の先端角度α、ならびに、各中間金属層22の回り込み部22bの先端部分22b1の先端角度βを異ならせる方法には、後述の《試作品の仕様》の仕様相違点の補足に記載した方法が適宜採用できる。
次に、図4(図3の部分拡大図)および図5を用いて、前述の特徴事項F1~F4の裏付けとなる試作品の仕様、観察結果および総合評価について説明する。後に補足するように、ここで説明する試作品のサイズはあくまでも一例であって、当該サイズは前述の特徴事項F1~F4を制限するものではない。
《試作品の仕様》
図5の「試作品」に示した試作品TP1~TP16(図2に示した積層セラミックコンデンサMLCCに対応する積層セラミックコンデンサ)の仕様は、
・試作品TP1~TP16のサイズは、第1方向寸法D1[TP1~TP16]が100
0μmで第2方向寸法D2[TP1~TP16]および第3方向寸法D3[TP1~T
P16]が500μm
・セラミック部品本体10の内部電極層11を除く部分の主成分がチタン酸バリウム、内
部電極層11の主成分がニッケル
・各外部電極20の第1方向寸法D1[20]が200μm
・各外部電極20の下地金属層21がニッケルを主成分とする焼き付け金属層、端面部2
1aおよび回り込み部21bの厚さが3μm、回り込み部21bの第1方向寸法D1[
21b]が60μm
・各外部電極20の中間金属層22が銅を主成分とする電解メッキ金属層、端面部22a
および回り込み部22bの厚さが1μm、回り込み部22bの第1方向寸法D1[22
b]が62μm
・各外部電極20の導電性樹脂層23がエポキシ樹脂および銅製導電性フィラーを主成分
とする熱硬化の導電性樹脂、端面部23aの厚さが3μm、回り込み部22bの肉厚部
分の厚さが7μm、回り込み部23bの第1方向寸法D1[23b]が198μm
・各外部電極20の外部金属層24がスズを主成分とする電解メッキ金属層、端面部24
aおよび回り込み部24bの厚さが1μm、回り込み部22bの第1方向寸法D1[2
4b]が200μm(=各外部電極20の第1方向寸法D1[20])
において共通しているが、図5の「先端角度α」と「先端角度β」から分かるように、
・各外部電極20の下地金属層21の回り込み部21bの実装側部位における先端部分2
1b1の「先端角度α」が1~31°の範囲内で異なり、中間金属層22の回り込み部
22bの実装側部位における先端部分22b1の「先端角度β」が0.5~44°の範
囲内で異なる点
においてその仕様を相違している。
前掲の仕様相違点について補足すると、試作品TP1~TP16の各外部電極20の下地金属層21はニッケルを主成分とする焼き付け金属層であるため、ニッケルペーストの粘度や共材の割合や添加剤の割合等を変える他、焼き付け時の温度プロファイルを変えることによって「先端角度α」が異なるものを得ている。また、試作品TP1~TP16の各外部電極20の中間金属層22は銅を主成分とする電解メッキ金属層であるため、メッキ液pHやメッキ液温度やメッキ電流密度やメッキ時間等の条件を変えることによって「先端角度β」が異なるものを得ている。
なお、各外部電極20の中間金属層22を銅を主成分とするスパッタリング金属層とする場合には、作製対象(下地金属層21が作製された後のセラミック部品本体10)のターゲットに対する間隔や角度等(作製対象を回転運動させる場合を含む)を変える他、ガス圧力やスパッタ電力やスパッタ時間等の条件を変えることによって「先端角度β」が異なるものを得ることが可能である。
また、図5の「先端角度α」と「先端角度β」の基になっている角度αおよびβの測定方法について図4を用いて補足すると、当該角度αおよびβは、電子顕微鏡、例えば卓上顕微鏡(株式会社日立ハイテクノロジーズ社製、TM3030Plus)を用い、〈S11〉図4に相当する研磨後の断面において、セラミック部品本体10の表面(図2(B)の下端面)に沿って基準線RLを引いて当該基準線RL上の回り込み部21bの内側に点Aを定め、〈S12〉下地金属層21の回り込み部21bの実装側部位における先端部分21b1の先端を通り基準線RLと直交する第1直線L1を引くとともに、中間金属層22の回り込み部22bの実装側部位における先端部分22b1の先端を通り基準線RLと直交する第2直線L2を引いて、第1直線L1と基準線RLとの交点をOとし、第2直線L2と基準線RLとの交点をO’とし、〈S13〉第1直線L1と平行で当該第1直線L1から図中左側に1μm離れた第1補助線L1aを引くとともに、第2直線L2と平行で当該第2直線L2から図中左側に1μm離れた第2補助線L2aを引き、第1補助線L1aと先端部分21b1の外面との交点をBとし、第2補助線L2aと先端部分22b1の外面との交点をB’とし、〈S14〉点Aと点Oと点Bとが成す角度(=∠AOB)を測定してこれを角度αとし、点Aと点O’と点B’とが成す角度(=∠AOB)を測定してこれを角度βとする、ことによって行っている。
さらに、図5の「先端角度α」と「先端角度β」について補足すると、当該「先端角度α」と「先端角度β」は、用意した試作品TP1~TP16それぞれに対し、〈S21〉第2方向d2の位置が異なる4つの断面(図4に相当する研磨後の4つの断面)、具体的には試作品TP1~TP16の第2方向寸法D2[TP1~TP16]の30~50%に相当する中央部分で得た4つの断面(図4に相当する研磨後の4つの断面)それぞれにおいて前述の角度αおよびβの測定を行い、〈S22〉計4の角度αの測定値の平均値を「先端角度α」とし、計4の角度βの測定値の平均値を「先端角度β」とする、ことによって行っている。すなわち、試作品TP1は角度αの前記平均値が図5の「先端角度α」に記した1°に該当し、かつ、角度βの前記平均値が図5の「先端角度β」に記した0.5°に該当する試作品であり、他の試作品TP2~TP16は角度αの前記平均値が図5の「先端角度α」に記した値に該当し、かつ、角度βの前記平均値が図5の「先端角度β」に記した値に該当する試作品である。
《観察結果》
図5の「連続性」は、各試作品TP1~TP16に該当する30個それぞれに対して、各々の下地金属層21の回り込み部21bの実装側部位における先端部分21b1の連続性と、中間金属層22の回り込み部22bの実装側部位における先端部分22b1の連続性を観察した結果を示している。ちなみに、この観察には、電子顕微鏡、例えば卓上顕微鏡(株式会社日立ハイテクノロジーズ社製、TM3030Plus)を用いている。すなわち、30個のうち1個でも下地金属層21の回り込み部21bの実装側部位における先端部分21b1と中間金属層22の回り込み部22bの実装側部位における先端部分22b1の少なくとも一方に分断や切れ目等が確認された場合には、該当する試作品に連続性無し(×)と記し、30個のうちいずれにも分断や切れ目等が確認されなかった場合には、該当する試作品に連続性有り(○)を記している。
図5の「クラック発生」は、各試作品TP1~TP16に該当する30個それぞれに対して後述する撓み試験を実施した後に、各々のセラミック本体10におけるクラック有無を観察した結果を示している。ちなみに、この観察には、光学顕微鏡、例えばデジタルマイクロスコープ(keyence社製、VHX6000)を用いている。すなわち、30個のうちでセラミック部品本体10にクラックCR(図1(B)を参照)が確認された場合には該当する試作品にn/30(nは1以上の整数)を記し、30個のうちいずれにもセラミック部品本体10にクラックCRが確認されなかった場合には該当する試作品に0/30を記している。ちなみに、試作品TP1およびTP2は前掲の「連続性」において連続性無し(×)の評価が為されたため、「クラック発生」については観察していない。
前掲の撓み試験について補足すると、各30個の試作品TP1~TP16それぞれををJIS-C-6484準拠のガラスエポキシ基板の一面に半田付けした後、当該ガラスエポキシ基板の一面における試作品半田付け箇所から両側45mmのところを駒で支えた状態で、半田付けされた試作品と向き合う当該ガラスエポキシ基板の他面部位を押圧治具(押圧部が曲率半径5mmの曲面から成るもの)で0.5mm/secの一定速度で下側に押圧して変形させ、当該変形過程で試作品に12.5%以上の容量低下が生じたときに押圧を解除する、ことによって行っている。
なお、撓み試験の押圧解除方法としては、半田付けされた試作品と向き合うガラスエポキシ基板の他面部位を押圧治具で一定速度で下側に押圧して変形させ、当該ガラスエポキシ基板の変形量が所定値、例えば10mmに達したときに押圧を解除すること、によって行うようにしてもよい。
図5の「クラック角度θ」は、各試作品TP1~TP16に該当する30個それぞれに対して前述の撓み試験を実施した後に、各々のセラミック部品本体10にクラックCR(図1(B)を参照)が確認された試作品(試作品TP12~TP16)において、当該クラックCRの角度θを測定した結果を示している。ちなみに、試作品TP12~TP16の「クラック角度θ」に記した値から分かるように、これら試作品TP12~TP16はサイズが同じであるため、背景技術でも述べたように各々の「クラック角度θ」は近似した値となっている。
図5の「クラック角度θ」について補足すると、当該「クラック角度θ」は、光学顕微鏡、例えばデジタルマイクロスコープ(keyence社製、VHX6000)を用い、セラミック部品本体10にクラックCR(図1(B)を参照)が確認された試作品TP12~TP16それぞれに対し、〈S31〉図4に相当する研磨後の断面において、セラミック部品本体10の表面(図2(B)の下端面)に沿って基準線RLを引くとともに、クラックCRに沿う近似線を引いて、基準線RLと近似線とが成す角度θを測定し、〈S32〉「クラック発生」が複数個確認された試作品にあっては測定により得た複数の角度θの平均値を「クラック角度θ」とし、「クラック発生」が1個確認された試作品にあっては測定により得た角度θを「先端角度θ」とする、ことによって行っている。
《総合評価》
図5の「連続性」の観察結果からすると、試作品TP1およびTP2は下地金属層21の回り込み部21bの実装側部位における先端部分21b1と中間金属層22の回り込み部22bの実装側部位における先端部分22b1の少なくとも一方に分断や切れ目等が確認されている。しかしながら、実際の観察では、試作品TP1およびTP2の下地金属層21の回り込み部21bの実装側部位における先端部分21b1に分断や切れ目等が確認されたものの、試作品TP2の中間金属層22の回り込み部22bの実装側部位における先端部分22b1には分断や切れ目等が確認されなかったため、「先端角度α」の現実的な下限値は3°で「先端角度β」の現実的な下限値は1°となる。
図5の「クラック発生」の観察結果からすると、試作品TP3~TP11はセラミック部品本体10にクラックCR(図1(B)を参照)が確認されなかったため、「先端角度α」の現実的な上限値は20°で「先端角度β」の現実的な上限値は20°となる。すなわち、前掲の連続性に基づく下限値を交えると、「先端角度α」の好ましい範囲は3~20°、「先端角度β」の好ましい範囲は1~20°となる。
また、図5の「クラック発生」の観察結果、特に試作品TP12およびTP13の観察結果からすると、「先端角度α」が「先端角度β」よりも大きい試作品TP13の「クラック発生」の個数が「先端角度α」が「先端角度β」よりも小さい試作品TP12の「クラック発生」の個数よりも多いことから、「先端角度α」と「先端角度β」との大小関係は、試作品TP3~TP11の「先端角度α」および「先端角度β」の大小関係を考慮すると、「先端角度α」を「先端角度β」以下とすることが好ましい。
さらに、図5の「クラック発生」の観察結果、特に試作品TP15およびTP16の観察結果からすると、「先端角度α」が「先端角度β」以下であっても、両者の角度差が10°を超える試作品TP16の「クラック発生」の個数が両者の角度差が10°である試作品TP15の「クラック発生」の個数よりも顕著に多いことから、「先端角度α」が「先端角度β」以下の場合の両者の角度差は、「先端角度β」から「先端角度α」を減じた値が10°以下とすることが好ましい。
なお、図5の「クラック発生」の観察と「クラック角度θ」の測定において、セラミック部品本体10にクラックCR(図1(B)を参照)が確認されなかった試作品TP3~TP11とクラックCRが確認された試作品TP12~TP16とを比較したところ、セラミック部品本体10にクラックCRが確認されなかった試作品TP3~TP11にあっては導電性樹脂層23の回り込み部23bの実装側部位がセラミック部品本体10から剥離している傾向が確認されている。すなわち、前述の撓み試験において試作品TP3~TP11の半田付け箇所に応力がかかった場合でも、当該応力が導電性樹脂層23の回り込み部23bの実装側部位を剥離する力に変換されたために、セラミック部品本体10にクラックCRが発生しなかったと推測される。
この推測に基づくと、少なくとも前述の特徴事項F1を満足していれば、セラミック部品本体10にクラックCR(図1(B)を参照)が発生することを極力防止して所期の課題を解決できると言える。
次に、前述の特徴事項F1~F4の裏付けとなる別の試作品の仕様、観察結果および総合評価について補足する。
別の試作品TP21~TP36(図2に示した積層セラミックコンデンサMLCCに対応する積層セラミックコンデンサ)の仕様は、各々のサイズ、すなわち、第1方向寸法D1[TP21~TP36]が1600μmで第2方向寸法D2[TP21~TP36]および第3方向寸法D3[TP21~TP36]が800μmであること以外は、前記試作品TP1~TP16と同じである。
図示を省略したが、別の試作品TP21~TP36に対し、前述と同じ方法にて「連続性」と「クラック発生」と「クラック角度」を観察および測定したところ、「連続性」と「クラック発生」については同様の結果が得られること、すなわち、「総合評価」についても同様の結果が得られることが確認されている。ちなみに、「クラック角度θ」については、別の試作品TP32~TP36の「クラック角度θ」が試作品TP12~TP16の「クラック角度θ」よりも約5°小さくなっているものの、これら試作品TP32~TP36はサイズが同じであるため、背景技術でも述べたように各々の「クラック角度θ」は近似した値となっていることも確認されている。
つまり、図2に示した積層セラミックコンデンサMLCCと基本構造が同じ積層セラミックコンデンサであれば、そのサイズ、すなわち、第1方向寸法D1[積層セラミックコンデンサ]と第2方向寸法D2[積層セラミックコンデンサ]と第3方向寸法D3[積層セラミックコンデンサ]が異なっていても、少なくとも前述の特徴事項F1を満足していれば、セラミック部品本体にクラックCR(図1(B)を参照)が発生することを極力防止して所期の課題を解決できると言える。
また、前述の推測ならびに別の試作品の総合評価を踏まえると、クラック発生有無は前述の「先端角度α」と「先端角度β」に依存すると考えられるため、図2に示した積層セラミックコンデンサMLCCと類似のセラミック部品本体および各外部電極を有する他種のセラミック電子部品、例えば積層セラミックバリスタや積層セラミックインダクタや積層セラミックコンデンサアレイや積層セラミックLC複合部品や積層セラミックLCR複合部品等であっても、少なくとも前述の特徴事項F1を満足していれば、セラミック部品本体にクラックCR(図1(B)を参照)が発生することを極力防止して所期の課題を解決できると言える。
次に、各外部電極(20)の回り込み部(20b)の他の部位に対する前述の特徴事項F1~F4の適用について補足する。
図2に示した積層セラミックコンデンサMLCCにあっては、各外部電極20の回り込み部20bの第3方向d3で向き合う2つの部位の一方(図2(B)の下側の部位または上側の部位)を実装側部位(回路基板の外部電極対応の導体パッドと向き合う部位)として利用することができるため、図2(B)の下側の部位のみならず、図2(B)の上側の部位にも少なくとも前述の特徴事項F1を適用することが望ましい。
また、図2に示した積層セラミックコンデンサMLCCと類似のセラミック部品本体および各外部電極を有する他種のセラミック電子部品にあっては、各外部電極の回り込み部の第3方向d3で向き合う2つの部位と第2方向d2で向き合う2つの部位のうちの1つが実装側部位(回路基板の外部電極対応の導体パッドと向き合う部位)として利用されることもあり得るため、このような場合には、各外部電極の回り込み部の4つの部位の全てに少なくとも前述の特徴事項F1を適用することが望ましい。
MLCC…積層セラミックコンデンサ、10…セラミック部品本体、11…内部電極層、12…誘電体層、20…外部電極、20a…端面部、20b…回り込み部、21…下地金属層、21a…端面部、21b…回り込み部、21b1…先端部分、α…先端角度、22…中間金属層、22a…端面部、22b…回り込み部、22b1…先端部分、β…先端角度、23…導電性樹脂層、22a…端面部、22b…回り込み部、24…外部金属層、24a…端面部、24b…回り込み部。

Claims (22)

  1. 直方体状のセラミック部品本体の相対する2つの端部それぞれに、導電性樹脂層を内部に有する外部電極を備えたセラミック電子部品であって、
    前記セラミック部品本体の相対する2つの面の対向方向を第1方向、他の相対する2つの面の対向方向を第2方向、残りの相対する2つの面の対向方向を第3方向とし、各方向に沿う寸法をそれぞれ第1方向寸法、第2方向寸法、第3方向寸法としたとき、
    前記外部電極それぞれは、〈1〉前記セラミック部品本体の第1方向の端面それぞれを覆う端面部と、当該端面の周囲4面の一部それぞれを覆う回り込み部とを連続して有する下地金属層と、〈2〉前記下地金属層の端面部それぞれを覆う端面部と、前記下地金属層の回り込み部それぞれを覆う回り込み部とを連続して有する中間金属層と、〈3〉前記中間金属層の端面部それぞれを覆う端面部と、前記中間金属層の回り込み部それぞれを覆う回り込み部とを連続して有する導電性樹脂層と、〈4〉前記導電性樹脂層の端面部それぞれを覆う端面部と、前記導電性樹脂層の回り込み部それぞれを覆う回り込み部とを連続して有する外部金属層とを備えており、
    前記下地金属層の回り込み部の前記端面の前記周囲4面のうちの少なくとも一つの面に設けられた部分において、当該下地金属層の回り込み部の先端部分の外面が前記セラミック部品本体の表面と成す先端角度αが20°以下であり、かつ、当該中間金属層の回り込み部の先端部分の外面が前記セラミック部品本体の表面と成す先端角度βが20°以下である、
    セラミック電子部品。
  2. 前記下地金属層の回り込み部の前記先端角度α及び前記先端角度βが規定された面と対向する面に設けられた部分において、当該下地金属層の回り込み部の先端部分の外面が前記セラミック部品本体の表面と成す先端角度αが20°以下であり、かつ、当該中間金属層の回り込み部の先端部分の外面が前記セラミック部品本体の表面と成す先端角度βが20°以下である、
    請求項1のセラミック電子部品。
  3. 前記下地金属層の回り込み部の前記端面の前記周囲4面のうちの少なくとも一つの面に設けられた部分は基板へ実装する部分である、
    請求項1または2のセラミック電子部品。
  4. 前記下地金属層の回り込み部の先端部分は、前記中間金属層の回り込み部の先端部分によって覆われている、
    請求項1~3のいずれか1項に記載のセラミック電子部品。
  5. 前記先端角度αが3°以上であり、かつ、前記先端角度βが1°以上である、
    請求項1~4のいずれか1項に記載のセラミック電子部品。
  6. 前記先端角度αが前記先端角度β以下である、
    請求項1~のいずれか1項に記載のセラミック電子部品。
  7. 前記先端角度βから前記先端角度αを減じた値が10°以下である、
    請求項1~のいずれか1項に記載のセラミック電子部品。
  8. 前記下地金属層は、金属ペーストの塗布および焼き付けによって作製されたものであり、
    前記中間金属層は、湿式または乾式メッキ法によって作製されたものであり、
    前記導電性樹脂層は、導電性樹脂の塗布および熱硬化により作製されたものであり、
    前記外部金属層は、湿式または乾式メッキ法によって作製されたものである、
    請求項1~のいずれか1項に記載のセラミック電子部品。
  9. 前記セラミック電子部品は、積層セラミックコンデンサである、
    請求項1~のいずれか1項に記載のセラミック電子部品。
  10. 前記セラミック部品本体内に設けられた内部電極層の主成分は、ニッケル、銅、パラジウム、白金、銀、金、これらの合金等から選択された金属である、
    請求項1~9のいずれか1項に記載のセラミック電子部品。
  11. 前記下地金属層の主成分は、ニッケル、銅、パラジウム、白金、銀、金、これらの合金等から選択された金属である、
    請求項1~10のいずれか1項に記載のセラミック電子部品。
  12. 前記下地金属層の端面部および回り込み部の厚さの範囲は、1~10μmの範囲である、
    請求項1~11のいずれか1項に記載のセラミック電子部品。
  13. 前記中間金属層の主成分は、銅、スズ、ニッケル、金、亜鉛、これらの合金等から選択された金属である、
    請求項1~12のいずれか1項に記載のセラミック電子部品。
  14. 前記中間金属層の主成分は、前記下地金属層の主成分と異なる金属である、
    請求項1~13のいずれか1項に記載のセラミック電子部品。
  15. 前記中間金属層の主成分は、銅であり、前記下地金属層の主成分は、ニッケルである、
    請求項13に記載のセラミック電子部品。
  16. 直方体状のセラミック部品本体の相対する2つの端部それぞれに、導電性樹脂層を内部に有する外部電極を備えたセラミック電子部品の製造方法であって、
    前記セラミック部品本体の相対する2つの面の対向方向を第1方向、他の相対する2つの面の対向方向を第2方向、残りの相対する2つの面の対向方向を第3方向とし、各方向に沿う寸法をそれぞれ第1方向寸法、第2方向寸法、第3方向寸法としたとき、
    前記外部電極それぞれは、〈1〉前記セラミック部品本体の第1方向の端面それぞれを覆う端面部と、当該端面の周囲4面の一部それぞれを覆う回り込み部とを連続して有する下地金属層と、〈2〉前記下地金属層の端面部それぞれを覆う端面部と、前記下地金属層の回り込み部それぞれを覆う回り込み部とを連続して有する中間金属層と、〈3〉前記中間金属層の端面部それぞれを覆う端面部と、前記中間金属層の回り込み部それぞれを覆う回り込み部とを連続して有し、当該回り込み部の第1方向寸法から当該端面部の厚さを減じた値が、前記中間金属層の回り込み部の第1方向寸法よりも大きい導電性樹脂層と、〈4〉前記導電性樹脂層の端面部それぞれを覆う端面部と、前記導電性樹脂層の回り込み部それぞれを覆う回り込み部とを連続して有する外部金属層とを備えており、
    前記下地金属層の回り込み部の少なくとも実装側部位と前記中間金属層の回り込み部の少なくとも実装側部位において、当該下地金属層の回り込み部の先端部分の外面が前記セラミック部品本体の表面と成す先端角度αを20°以下とし、かつ、当該中間金属層の回り込み部の先端部分の外面が前記セラミック部品本体の表面と成す先端角度βを20°以下とする、
    セラミック電子部品の製造方法。
  17. 前記下地金属層の回り込み部の先端部分を、前記中間金属層の回り込み部の先端部分によって覆うようにする、
    請求項16に記載のセラミック電子部品の製造方法。
  18. 前記先端角度αを3°以上とし、かつ、前記先端角度βを1°以上とする、
    請求項16または17に記載のセラミック電子部品の製造方法。
  19. 前記先端角度αを前記先端角度β以下とする、
    請求項16~18のいずれか1項に記載のセラミック電子部品の製造方法。
  20. 前記先端角度βから前記先端角度αを減じた値を10°以下とする、
    請求項16~19のいずれか1項に記載のセラミック電子部品の製造方法。
  21. 前記下地金属層を、金属ペーストの塗布および焼き付けによって作製し、
    前記中間金属層を、湿式または乾式メッキ法によって作製し、
    前記導電性樹脂層を、導電性樹脂の塗布および熱硬化により作製し、
    前記外部金属層を、湿式または乾式メッキ法によって作製する、
    請求項16~20のいずれか1項に記載のセラミック電子部品の製造方法。
  22. 前記セラミック電子部品は、積層セラミックコンデンサである、
    請求項16~21のいずれか1項に記載のセラミック電子部品の製造方法。
JP2018097734A 2018-05-22 2018-05-22 セラミック電子部品およびその製造方法 Active JP7089404B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018097734A JP7089404B2 (ja) 2018-05-22 2018-05-22 セラミック電子部品およびその製造方法
US16/415,592 US10998135B2 (en) 2018-05-22 2019-05-17 Ceramic electronic component with crack protection and production method therefor
US17/116,336 US11557434B2 (en) 2018-05-22 2020-12-09 Ceramic electronic component and production method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018097734A JP7089404B2 (ja) 2018-05-22 2018-05-22 セラミック電子部品およびその製造方法

Publications (2)

Publication Number Publication Date
JP2019204836A JP2019204836A (ja) 2019-11-28
JP7089404B2 true JP7089404B2 (ja) 2022-06-22

Family

ID=68613987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018097734A Active JP7089404B2 (ja) 2018-05-22 2018-05-22 セラミック電子部品およびその製造方法

Country Status (2)

Country Link
US (2) US10998135B2 (ja)
JP (1) JP7089404B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7089402B2 (ja) 2018-05-18 2022-06-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7089404B2 (ja) * 2018-05-22 2022-06-22 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7145652B2 (ja) * 2018-06-01 2022-10-03 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7446705B2 (ja) * 2018-06-12 2024-03-11 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
CN114566387A (zh) * 2018-12-26 2022-05-31 株式会社村田制作所 电解电容器及其制造方法
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
JP7408975B2 (ja) * 2019-09-19 2024-01-09 Tdk株式会社 セラミック電子部品
KR20190116183A (ko) * 2019-09-20 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품
JP2022061638A (ja) * 2020-10-07 2022-04-19 株式会社村田製作所 積層セラミックコンデンサ
KR20220059824A (ko) * 2020-11-03 2022-05-10 삼성전기주식회사 적층형 전자 부품
US11901132B2 (en) 2021-05-27 2024-02-13 Taiyo Yuden Co., Ltd. Ceramic electronic device and manufacturing method of the same
JP2023048217A (ja) * 2021-09-28 2023-04-07 太陽誘電株式会社 セラミック電子部品及び回路基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012164966A (ja) 2011-01-21 2012-08-30 Murata Mfg Co Ltd セラミック電子部品
JP2015023269A (ja) 2013-07-17 2015-02-02 サムソン エレクトロ−メカニックス カンパニーリミテッド. 基板内蔵用積層セラミックキャパシタ、その製造方法及び埋め込み基板の製造方法
JP2015109410A (ja) 2013-10-25 2015-06-11 株式会社村田製作所 セラミック電子部品及びセラミック電子部品の製造方法
JP2018032788A (ja) 2016-08-25 2018-03-01 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08107039A (ja) 1994-10-06 1996-04-23 Murata Mfg Co Ltd セラミック電子部品
JP3060966B2 (ja) * 1996-10-09 2000-07-10 株式会社村田製作所 チップ型サーミスタおよびその製造方法
US5963416A (en) * 1997-10-07 1999-10-05 Taiyo Yuden Co., Ltd. Electronic device with outer electrodes and a circuit module having the electronic device
JP3363369B2 (ja) 1998-01-30 2003-01-08 京セラ株式会社 積層セラミックコンデンサ
JP5211970B2 (ja) * 2008-09-17 2013-06-12 株式会社村田製作所 セラミック電子部品の製造方法
KR101775913B1 (ko) * 2012-12-18 2017-09-07 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품
KR101565639B1 (ko) * 2013-02-20 2015-11-03 삼성전기주식회사 적층 세라믹 전자부품
JP6032212B2 (ja) * 2013-03-19 2016-11-24 株式会社村田製作所 積層電子部品およびその実装構造体
JP5920303B2 (ja) * 2013-09-25 2016-05-18 株式会社村田製作所 電子部品およびその製造方法
KR101598253B1 (ko) * 2013-10-02 2016-02-26 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR20140039016A (ko) * 2014-02-27 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP6388809B2 (ja) * 2014-09-17 2018-09-12 太陽誘電株式会社 セラミック電子部品及びその製造方法
WO2016098702A1 (ja) * 2014-12-19 2016-06-23 京セラ株式会社 積層型コンデンサおよび実装構造体
US10446320B2 (en) * 2016-04-15 2019-10-15 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor having external electrode including conductive resin layer
KR102059441B1 (ko) * 2017-01-02 2019-12-27 삼성전기주식회사 커패시터 부품
JP6986360B2 (ja) * 2017-04-05 2021-12-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP2019091813A (ja) * 2017-11-15 2019-06-13 太陽誘電株式会社 電子部品および電子部品実装回路基板
JP7148239B2 (ja) * 2017-12-08 2022-10-05 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7089404B2 (ja) * 2018-05-22 2022-06-22 太陽誘電株式会社 セラミック電子部品およびその製造方法
US11410020B2 (en) 2018-07-06 2022-08-09 Geet Garg Machine learning models for predicting time in traffic
KR102068804B1 (ko) * 2018-11-16 2020-01-22 삼성전기주식회사 적층 세라믹 전자부품
KR20190121222A (ko) * 2018-11-16 2019-10-25 삼성전기주식회사 유전체 조성물 및 이를 이용한 커패시터 부품
KR102096464B1 (ko) * 2018-11-16 2020-04-02 삼성전기주식회사 적층 세라믹 전자부품
KR20190116140A (ko) * 2019-07-24 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터
JP2022061642A (ja) * 2020-10-07 2022-04-19 株式会社村田製作所 積層セラミックコンデンサ
JP2022061643A (ja) * 2020-10-07 2022-04-19 株式会社村田製作所 積層セラミックコンデンサ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012164966A (ja) 2011-01-21 2012-08-30 Murata Mfg Co Ltd セラミック電子部品
JP2015023269A (ja) 2013-07-17 2015-02-02 サムソン エレクトロ−メカニックス カンパニーリミテッド. 基板内蔵用積層セラミックキャパシタ、その製造方法及び埋め込み基板の製造方法
JP2015109410A (ja) 2013-10-25 2015-06-11 株式会社村田製作所 セラミック電子部品及びセラミック電子部品の製造方法
JP2018032788A (ja) 2016-08-25 2018-03-01 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法

Also Published As

Publication number Publication date
US11557434B2 (en) 2023-01-17
US20210175017A1 (en) 2021-06-10
JP2019204836A (ja) 2019-11-28
US10998135B2 (en) 2021-05-04
US20190362895A1 (en) 2019-11-28

Similar Documents

Publication Publication Date Title
JP7089404B2 (ja) セラミック電子部品およびその製造方法
KR100908984B1 (ko) 적층세라믹 전자부품
US10453612B2 (en) Multilayer ceramic capacitor
US8570710B2 (en) Multilayered ceramic electronic component
KR101251022B1 (ko) 세라믹 전자부품
US6829134B2 (en) Laminated ceramic electronic component and method for manufacturing the same
US9370102B2 (en) Embedded multilayer ceramic electronic component and printed circuit board having embedded multilayer ceramic electronic component
JP5532027B2 (ja) 積層セラミック電子部品およびその製造方法
JP7136427B2 (ja) 積層セラミック電子部品及びその実装基板
US9190213B2 (en) Method of manufacturing multilayer ceramic capacitor and multilayer ceramic capacitor
CN104979096A (zh) 多层陶瓷电容器、其制造方法和具有多层陶瓷电容器的板
JP2015026837A (ja) 積層セラミック電子部品の製造方法及び積層セラミック電子部品
KR20130091270A (ko) 적층 세라믹 전자부품의 제조방법
JP2019004080A (ja) 電子部品、電子装置、及び電子部品の製造方法
JPH11251204A (ja) セラミック電子部品およびその製造方法
KR20190121175A (ko) 적층 세라믹 커패시터
US9613755B2 (en) Multi layer ceramic capacitor, embedded board using multi layer ceramic capacitor and manufacturing method thereof
JP2008109020A (ja) 多連チップ部品および多連チップ実装基板
CN103971927A (zh) 多层陶瓷电容器以及安装有该多层陶瓷电容器的安装板
JP2006128283A (ja) 積層セラミックコンデンサ
JPH07201636A (ja) 積層電子部品及びその製造方法
JP4442351B2 (ja) セラミック多層基板およびその製造方法
JP4670321B2 (ja) 積層セラミック電子部品
KR102048102B1 (ko) 적층 세라믹 전자부품
JP2017063167A (ja) 積層セラミック電子部品

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20200203

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220610

R150 Certificate of patent or registration of utility model

Ref document number: 7089404

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150