JP7081477B2 - Image processing device, control method of image processing device, and program - Google Patents

Image processing device, control method of image processing device, and program Download PDF

Info

Publication number
JP7081477B2
JP7081477B2 JP2018243354A JP2018243354A JP7081477B2 JP 7081477 B2 JP7081477 B2 JP 7081477B2 JP 2018243354 A JP2018243354 A JP 2018243354A JP 2018243354 A JP2018243354 A JP 2018243354A JP 7081477 B2 JP7081477 B2 JP 7081477B2
Authority
JP
Japan
Prior art keywords
job
retraining
image processing
executed
execution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018243354A
Other languages
Japanese (ja)
Other versions
JP2020104337A (en
Inventor
康孝 伊藤
武久 山口
武士 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP2018243354A priority Critical patent/JP7081477B2/en
Publication of JP2020104337A publication Critical patent/JP2020104337A/en
Application granted granted Critical
Publication of JP7081477B2 publication Critical patent/JP7081477B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Facsimiles In General (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)
  • Record Information Processing For Printing (AREA)
  • Control Or Security For Electrophotography (AREA)
  • Memory System (AREA)

Description

本発明は、メモリを備える画像処理装置、およびそれに関連する技術に関する。 The present invention relates to an image processing apparatus including a memory and a technique related thereto.

画像処理装置においては、高速アクセス可能なメモリ（半導体メモリ）としてＤＲＡＭ（たとえば、ＤＤＲ－ＳＤＲＡＭ（Double-Data-Rate Synchronous Dynamic Random Access Memory））等が用いられている。 In the image processing apparatus, a DRAM (for example, DDR-SDRAM (Double-Data-Rate Synchronous Dynamic Random Access Memory)) or the like is used as a memory (semiconductor memory) that can be accessed at high speed.

このようなメモリの動作周波数は非常に高く、メモリアクセスに関するタイミングマージンは非常に小さい。 The operating frequency of such a memory is very high, and the timing margin for memory access is very small.

このようなメモリアクセスにおける信号品質を確保するため、メモリアクセスに関する各種のパラメータを調整して、データストローブ信号のディレイ値（遅延値）を調整する技術が存在する（特許文献１参照）。具体的には、或る調整タイミングにおいて次のような調整動作が実行される。 In order to ensure the signal quality in such memory access, there is a technique for adjusting the delay value (delay value) of the data strobe signal by adjusting various parameters related to the memory access (see Patent Document 1). Specifically, the following adjustment operation is executed at a certain adjustment timing.

まず特定の値がメモリ内の特定アドレスに書き込まれ、各種のパラメータ変更によりディレイ値を変更しつつ当該特定アドレスからの読み出し処理が繰り返し行われる。これらの読み出し処理においては、当該特定アドレスから読み出した値が正しい値（特定アドレスに書き込まれていた値と同じ値）であることを確認できたディレイ値の範囲（読み出し可能範囲）が特定される。そして、当該読み出し可能範囲の中央値が、調整後のディレイ値として設定される。 First, a specific value is written to a specific address in the memory, and the read process from the specific address is repeatedly performed while changing the delay value by changing various parameters. In these read processes, the range of delay values (readable range) from which it was confirmed that the value read from the specific address is the correct value (the same value as the value written to the specific address) is specified. .. Then, the median value of the readable range is set as the adjusted delay value.

当該調整を行うことによれば、メモリの環境変化（温度変化等）等に適合した適切なパラメータを設定することが可能である。 By making this adjustment, it is possible to set appropriate parameters that match changes in the memory environment (temperature changes, etc.).

なお、このようなキャリブレーション（調整動作）は「トレーニング」とも称される。また、当該キャリブレーションとしてフルキャリブレーション（初期キャリブレーションとも称する）が行われた後に、微調整のために再びキャリブレーションが行われることがある。このようなキャリブレーション（再キャリブレーション）は、「リトレーニング」とも称される。 In addition, such calibration (adjustment operation) is also referred to as "training". Further, after a full calibration (also referred to as an initial calibration) is performed as the calibration, the calibration may be performed again for fine adjustment. Such calibration (recalibration) is also referred to as "retraining".

特開２０１１－５９７６２号公報Japanese Unexamined Patent Publication No. 2011-59762

しかしながら、従来、ＤＲＡＭのリトレーニングは常に固定的なタイミングで（たとえば所定の一定間隔で）行われる。そのため、適切なタイミングでリトレーニングが行われていないことも多い。 However, conventionally, DRAM retraining is always performed at a fixed timing (for example, at predetermined regular intervals). Therefore, retraining is often not performed at the right time.

たとえば、大きな温度変化が生じているにもかかわらず、比較的大きな周期でリトレーニングが行われる場合には、リトレーニングが抑制され過ぎて読み出しエラーが発生する可能性がある。逆に、温度変化がほとんど生じていないにもかかわらず、比較的小さな周期で（過度に高い頻度で）リトレーニングが行われる場合、不要なリトレーニングが発生している。 For example, if retraining is performed at a relatively large cycle even though a large temperature change has occurred, the retraining may be suppressed too much and a read error may occur. On the contrary, when the retraining is performed in a relatively small cycle (excessively frequently) even though the temperature change hardly occurs, unnecessary retraining occurs.

そこで、この発明は、画像処理装置において、より適切なタイミングでメモリのリトレーニングを実行することが可能な技術を提供することを課題とする。 Therefore, it is an object of the present invention to provide a technique capable of executing memory retraining at a more appropriate timing in an image processing apparatus.

上記課題を解決すべく、請求項１の発明は、画像処理装置であって、メモリと、前記画像処理装置におけるジョブの実行中に、前記メモリに関するリトレーニングを実行する制御手段と、を備え、前記制御手段は、前記ジョブの種類および／または前記ジョブの設定内容に基づいて前記メモリの温度変化状況を推定し、前記温度変化状況の推定結果に基づいて前記リトレーニングの実行タイミングを決定することを特徴とする。 In order to solve the above problems, the invention of claim 1 is an image processing apparatus, comprising a memory and a control means for executing retraining related to the memory during execution of a job in the image processing apparatus. The control means estimates the temperature change status of the memory based on the type of the job and / or the setting content of the job, and determines the execution timing of the retraining based on the estimation result of the temperature change status. It is characterized by.

請求項２の発明は、請求項１の発明に係る画像処理装置において、前記制御手段は、前記ジョブの設定内容に基づいて、前記ジョブの実行に伴う前記メモリの温度上昇状況を推定し、前記温度上昇状況の推定結果に基づいて前記リトレーニングの実行タイミングを決定することを特徴とする。 According to a second aspect of the present invention, in the image processing apparatus according to the first aspect, the control means estimates the temperature rise state of the memory accompanying the execution of the job based on the setting contents of the job, and the control means estimates the temperature rise state of the memory. It is characterized in that the execution timing of the retraining is determined based on the estimation result of the temperature rise situation.

請求項３の発明は、請求項２の発明に係る画像処理装置において、前記制御手段は、前記ジョブの読取解像度として第１解像度が設定されている場合に前記ジョブの実行に伴って発生する温度上昇は、前記第１解像度よりも低い第２解像度が前記読取解像度として設定されている場合に前記ジョブの実行に伴って発生する温度上昇よりも大きい旨を推定するとともに、前記第１解像度が前記読取解像度として設定されている場合、前記第２解像度が前記読取解像度として設定されている場合よりも高い頻度で前記リトレーニングが実行されるように前記リトレーニングの実行タイミングを決定することを特徴とする。 The third aspect of the present invention is the image processing apparatus according to the second aspect, wherein the control means generates a temperature associated with the execution of the job when the first resolution is set as the reading resolution of the job. It is estimated that the increase is larger than the temperature increase that occurs with the execution of the job when the second resolution lower than the first resolution is set as the reading resolution, and the first resolution is the above. When it is set as the reading resolution, it is characterized in that the execution timing of the retraining is determined so that the retraining is executed more frequently than when the second resolution is set as the reading resolution. do.

請求項４の発明は、請求項２の発明に係る画像処理装置において、前記制御手段は、前記ジョブの出力解像度として第１解像度が設定されている場合に前記ジョブの実行に伴って発生する温度上昇は、前記第１解像度よりも低い第２解像度が前記出力解像度として設定されている場合に前記ジョブの実行に伴って発生する温度上昇よりも大きい旨を推定するとともに、前記第１解像度が前記出力解像度として設定されている場合、前記第２解像度が前記出力解像度として設定されている場合よりも高い頻度で前記リトレーニングが実行されるように前記リトレーニングの実行タイミングを決定することを特徴とする。 The fourth aspect of the invention is the image processing apparatus according to the second aspect, wherein the control means generates a temperature associated with the execution of the job when the first resolution is set as the output resolution of the job. It is estimated that the increase is larger than the temperature increase that occurs with the execution of the job when the second resolution lower than the first resolution is set as the output resolution, and the first resolution is the above. When it is set as the output resolution, it is characterized in that the execution timing of the retraining is determined so that the retraining is executed more frequently than when the second resolution is set as the output resolution. do.

請求項５の発明は、請求項２の発明に係る画像処理装置において、前記制御手段は、前記ジョブの出力色設定としてフルカラーが設定されている場合に前記ジョブの実行に伴って発生する温度上昇は、グレースケールが前記出力色設定として設定されている場合に前記ジョブの実行に伴って発生する温度上昇よりも大きい旨を推定するとともに、前記フルカラーが前記出力色設定として設定されている場合、前記グレースケールが前記出力色設定として設定されている場合よりも高い頻度で前記リトレーニングが実行されるように前記リトレーニングの実行タイミングを決定することを特徴とする。 According to the invention of claim 5, in the image processing apparatus according to the invention of claim 2, when the control means is set to full color as the output color setting of the job, the temperature rise generated with the execution of the job. Estimates that the gray scale is larger than the temperature rise that occurs with the execution of the job when the gray scale is set as the output color setting, and when the full color is set as the output color setting, It is characterized in that the execution timing of the retraining is determined so that the retraining is executed more frequently than when the gray scale is set as the output color setting.

請求項６の発明は、請求項２の発明に係る画像処理装置において、前記制御手段は、前記メモリの温度上昇が所定程度よりも大きいと推定される場合、前記温度上昇が前記所定程度よりも小さいと推定される場合よりも高い頻度で前記リトレーニングが実行されるように前記リトレーニングの実行タイミングを決定することを特徴とする。 According to a sixth aspect of the present invention, in the image processing apparatus according to the second aspect, when the temperature rise of the memory is estimated to be larger than a predetermined degree, the temperature rise of the control means is larger than the predetermined degree. It is characterized in that the execution timing of the retraining is determined so that the retraining is executed more frequently than when it is estimated to be small.

請求項７の発明は、請求項１の発明に係る画像処理装置において、前記制御手段は、前記ジョブの種類に基づいて前記リトレーニングの実行タイミングを決定することを特徴とする。 The invention of claim 7 is characterized in that, in the image processing apparatus according to the invention of claim 1, the control means determines the execution timing of the retraining based on the type of the job.

請求項８の発明は、請求項７の発明に係る画像処理装置において、前記制御手段は、前記ジョブがプリントジョブである場合、前記プリントジョブの実行期間のうちＤＭＡ転送処理の実行が開始される前の初期期間においては、前記ジョブの実行に伴う温度上昇は所定程度よりも小さいと推定して前記リトレーニングを実行せず、前記ジョブがスキャンジョブである場合、前記スキャンジョブの実行期間のうち前記スキャンジョブの初期期間であってＤＭＡ転送処理を伴う初期期間においては、前記ジョブの実行に伴う温度上昇は前記所定程度よりも大きいと推定して前記リトレーニングを実行することを特徴とする。 According to a eighth aspect of the present invention, in the image processing apparatus according to the seventh aspect, when the job is a print job, the control means starts executing the DMA transfer process during the execution period of the print job. In the previous initial period, the temperature rise associated with the execution of the job is estimated to be smaller than a predetermined level, and the retraining is not executed. If the job is a scan job, the scan job is executed during the execution period. In the initial period of the scan job and the initial period accompanied by the DMA transfer process, the retraining is performed by presuming that the temperature rise associated with the execution of the job is larger than the predetermined degree.

請求項９の発明は、請求項７の発明に係る画像処理装置において、前記制御手段は、前記ジョブがプリントジョブである場合、前記プリントジョブの実行期間のうち前記プリントジョブに関するＤＭＡ転送処理が開始される第１時点よりも前の第１期間における前記メモリの温度上昇は所定程度よりも小さいと推定し且つ前記実行期間のうち前記第１時点よりも後の第２期間における前記メモリの温度上昇は前記所定程度よりも大きいと推定するとともに、前記第２期間においては、前記第１期間における実行頻度である第１の実行頻度より高い頻度で前記リトレーニングを実行し、前記ジョブがスキャンジョブである場合、前記スキャンジョブの実行期間のうち前記スキャンジョブの初期期間と前記初期期間におけるＤＭＡ転送処理処理の終了後の所定期間とのいずれにおいても、前記ジョブの実行に伴う温度上昇は前記所定程度よりも大きいと推定して前記第１の実行頻度よりも高い頻度で前記リトレーニングを実行することを特徴とする。 According to a ninth aspect of the present invention, in the image processing apparatus according to the seventh aspect, when the job is a print job, the control means starts the DMA transfer process for the print job during the execution period of the print job. It is estimated that the temperature rise of the memory in the first period before the first time point is smaller than a predetermined degree, and the temperature rise of the memory in the second period after the first time point in the execution period. Is estimated to be larger than the predetermined degree, and in the second period, the retraining is executed at a frequency higher than the first execution frequency, which is the execution frequency in the first period, and the job is a scan job. If there is, the temperature rise associated with the execution of the job is about the predetermined degree in both the initial period of the scan job and the predetermined period after the completion of the DMA transfer processing process in the initial period of the execution period of the scan job. It is characterized in that the retraining is executed at a frequency higher than that of the first execution frequency, which is presumed to be larger than the first execution frequency.

請求項１０の発明は、請求項７の発明に係る画像処理装置において、前記制御手段は、前記ジョブの実行期間を複数の期間に区分し、前記複数の期間のそれぞれにおける前記メモリの処理負荷の大きさを前記ジョブの種類に基づいて判定するとともに、前記複数の期間のそれぞれにおける前記温度変化状況を前記ジョブの種類に基づいて推定し、前記複数の期間のそれぞれにおける前記温度変化状況の推定結果に基づいて、前記リトレーニングの実行タイミングを期間ごとに決定することを特徴とする。 The invention of claim 10 is the image processing apparatus according to the invention of claim 7, wherein the control means divides the execution period of the job into a plurality of periods, and the processing load of the memory in each of the plurality of periods. The size is determined based on the type of the job, the temperature change status in each of the plurality of periods is estimated based on the type of the job, and the estimation result of the temperature change status in each of the plurality of periods is estimated. The retraining execution timing is determined for each period based on the above.

請求項１１の発明は、請求項１０の発明に係る画像処理装置において、前記制御手段は、前記ジョブがプリントジョブである場合、前記プリントジョブを、ＤＭＡ転送処理の実行を伴わない第１期間と、前記第１期間の後の第２期間であって前記ＤＭＡ転送処理の実行を伴う第２期間とを含む複数の期間に区分し、前記第２期間における処理負荷は前記第１期間における処理負荷よりも大きく且つ前記第２期間における温度上昇速度は前記第１期間における温度上昇速度よりも大きい旨を推定し、前記第２期間においては、前記第１期間における実行頻度よりも高い頻度で前記リトレーニングを実行することを特徴とする。 The invention of claim 11 is the image processing apparatus according to the invention of claim 10. When the job is a print job, the control means sets the print job as the first period without executing the DMA transfer process. The second period after the first period is divided into a plurality of periods including the second period accompanied by the execution of the DMA transfer process, and the processing load in the second period is the processing load in the first period. It is estimated that the temperature rise rate in the second period is larger than that in the first period, and the temperature rise rate in the second period is higher than the execution frequency in the first period. It is characterized by performing training.

請求項１２の発明は、請求項１の発明に係る画像処理装置において、前記制御手段は、前記ジョブとして２種類のジョブが同時並列的に実行される場合に前記ジョブの実行に伴って発生する温度上昇は、前記ジョブとして単一の種類のジョブが単独で実行される場合に前記ジョブの実行に伴って発生する温度上昇よりも大きい旨を推定するとともに、前記２種類のジョブが同時並列的に実行される場合、前記単一の種類のジョブが単独で実行される場合よりも高い頻度で前記リトレーニングが実行されるように前記リトレーニングの実行タイミングを決定することを特徴とする。 According to a twelfth aspect of the present invention, in the image processing apparatus according to the first aspect of the present invention, the control means is generated in association with the execution of the job when two types of jobs are executed in parallel as the job. It is estimated that the temperature rise is larger than the temperature rise that occurs when a single type of job is executed independently as the job, and the two types of jobs are concurrently executed in parallel. When executed in the above, it is characterized in that the execution timing of the retraining is determined so that the retraining is executed more frequently than when the single type of job is executed alone.

請求項１３の発明は、請求項１の発明に係る画像処理装置において、前記メモリに対する動作を制御するメモリコントローラ、をさらに備え、前記メモリは、前記メモリコントローラの第１チャネルで制御される第１メモリと、前記メモリコントローラの第２チャネルで制御される第２メモリとを有し、前記制御手段は、前記第１チャネルに関するリトレーニングと前記第２チャネルに関するリトレーニングとを互いに独立したタイミングで実行することを特徴とする。 The invention of claim 13 further includes a memory controller for controlling the operation of the memory in the image processing apparatus according to the invention of claim 1, and the memory is controlled by the first channel of the memory controller. It has a memory and a second memory controlled by the second channel of the memory controller, and the control means executes retraining related to the first channel and retraining related to the second channel at timings independent of each other. It is characterized by doing.

請求項１４の発明は、請求項１３の発明に係る画像処理装置において、前記制御手段は、前記第２チャネルに関する前記リトレーニングの実行タイミングにおいて前記第２チャネルにて実行すべき所定の処理が存在する場合、前記所定の処理を前記第２チャネルではなく前記第１チャネルを用いて実行させることによって前記第２チャネルを前記所定の処理から解放した上で、前記第２チャネルに関する前記リトレーニングを実行することを特徴とする。 The invention of claim 14 is the image processing apparatus according to the invention of claim 13, wherein the control means has a predetermined process to be executed in the second channel at the execution timing of the retraining with respect to the second channel. In this case, the second channel is released from the predetermined process by executing the predetermined process using the first channel instead of the second channel, and then the retraining related to the second channel is executed. It is characterized by doing.

請求項１５の発明は、請求項１の発明に係る画像処理装置において、前記制御手段は、前記メモリを用いて実行すべき所定の処理が存在する場合、前記所定の処理に関するデータを前記メモリとは別の退避用格納領域に退避するとともに前記所定の処理を前記退避用格納領域を用いて実行させることによって、前記メモリを前記所定の処理から解放した上で、前記メモリに関する前記リトレーニングを実行することを特徴とする。 The invention of claim 15 is the image processing apparatus according to the invention of claim 1. Saves to another save storage area and executes the predetermined process using the save storage area to release the memory from the predetermined process and then execute the retraining related to the memory. It is characterized by doing.

請求項１６の発明は、画像処理装置の制御方法であって、ａ）前記画像処理装置における実行対象のジョブに関する情報であって前記ジョブの種類および／または設定内容を含む情報を取得するステップと、ｂ）前記画像処理装置における前記ジョブの実行中に、前記画像処理装置内のメモリに関するリトレーニングを実行するステップと、を備え、ステップｂ）は、ｂ－１）前記ジョブに関する前記情報に基づいて前記メモリの温度変化状況を推定し、前記温度変化状況の推定結果に基づいて前記リトレーニングの実行タイミングを決定するステップ、を有することを特徴とする。 The invention of claim 16 is a control method of an image processing apparatus, and a) a step of acquiring information regarding a job to be executed in the image processing apparatus, including the type and / or setting contents of the job. , B) a step of executing retraining regarding the memory in the image processing apparatus while the job is being executed in the image processing apparatus, and step b) is based on b-1) the information regarding the job. It is characterized by having a step of estimating the temperature change state of the memory and determining the execution timing of the retraining based on the estimation result of the temperature change state.

請求項１７の発明は、画像処理装置に内蔵されたコンピュータに、ａ）前記画像処理装置における実行対象のジョブに関する情報であって前記ジョブの種類および／または設定内容を含む情報を取得するステップと、ｂ）前記画像処理装置における前記ジョブの実行中に、前記画像処理装置内のメモリに関するリトレーニングを実行するステップと、を実行させるためのプログラムであって、ステップｂ）は、ｂ－１）前記ジョブに関する前記情報に基づいて前記メモリの温度変化状況を推定し、前記温度変化状況の推定結果に基づいて前記リトレーニングの実行タイミングを決定するステップ、を有することを特徴とする。 The invention of claim 17 is a step of acquiring, a) information about a job to be executed in the image processing device, including information including the type and / or setting contents of the job, in a computer built in the image processing device. , B) A program for executing a step of retraining the memory in the image processing device while the job is being executed in the image processing device, and step b) is b-1). It is characterized by having a step of estimating a temperature change state of the memory based on the information about the job and determining an execution timing of the retraining based on the estimation result of the temperature change state.

請求項１から請求項１７に記載の発明によれば、ジョブの種類および／またはジョブの設定内容に応じてメモリの温度変化状況が推定され、当該温度変化状況の推定結果に基づいてリトレーニングの実行タイミングが決定されるので、温度変化状況を反映した適切なタイミングでメモリのリトレーニングを実行することが可能である。 According to the inventions of claims 1 to 17, the temperature change state of the memory is estimated according to the type of the job and / or the setting content of the job, and the retraining is performed based on the estimation result of the temperature change state. Since the execution timing is determined, it is possible to execute memory retraining at an appropriate timing that reflects the temperature change situation.

ＭＦＰ（画像処理装置）の機能ブロックを示す図である。It is a figure which shows the functional block of the MFP (image processing apparatus). ＭＦＰの外観を示す図である。It is a figure which shows the appearance of the MFP. コントローラの詳細なハードウエア構成を示す図である。It is a figure which shows the detailed hardware configuration of a controller. プリントジョブの実行時における各チャネルの処理負荷等を示す図である。It is a figure which shows the processing load of each channel at the time of execution of a print job. 変形例に係るリトレーニングタイミングを示す図である。It is a figure which shows the retraining timing which concerns on a modification. 温度上昇速度（レベルＬ１）を示すグラフである。It is a graph which shows the temperature rise rate (level L1). 温度上昇速度（レベルＬ２）を示すグラフである。It is a graph which shows the temperature rise rate (level L2). 温度上昇速度（レベルＬ３）を示すグラフである。It is a graph which shows the temperature rise rate (level L3). 代行付随型リトレーニングの詳細動作を示すタイミングチャートである。It is a timing chart which shows the detailed operation of the agency type retraining. 第２実施形態に係る動作を示すタイミングチャートである。It is a timing chart which shows the operation which concerns on 2nd Embodiment. 第３実施形態に係る動作を示すタイミングチャートである。It is a timing chart which shows the operation which concerns on 3rd Embodiment. 変形例に係るリトレーニングの詳細動作を示すタイミングチャートである。It is a timing chart which shows the detailed operation of the retraining which concerns on a modification. 別の変形例に係るリトレーニングの詳細動作を示すタイミングチャートである。It is a timing chart which shows the detailed operation of the retraining which concerns on another modification.

以下、本発明の実施形態を図面に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

＜１．第１実施形態＞
＜１－１．画像処理装置の構成＞
図１は、画像処理装置（より詳細にはＭＦＰ）１０の機能ブロックを示す図である。ここでは、画像処理装置としてＭＦＰ（マルチ・ファンクション・ペリフェラル（Multi-Functional Peripheral））１０を例示する。また、図２は、ＭＦＰ１０の外観等を示す図である。 <1. First Embodiment>
<1-1. Image processing device configuration>
FIG. 1 is a diagram showing a functional block of an image processing device (more specifically, an MFP) 10. Here, an MFP (Multi-Functional Peripheral) 10 is exemplified as an image processing device. Further, FIG. 2 is a diagram showing the appearance and the like of the MFP 10.

ＭＦＰ１０は、スキャン機能、コピー機能、ファクシミリ機能およびボックス格納機能などを備える装置（複合機とも称する）である。具体的には、ＭＦＰ１０は、図１の機能ブロック図に示すように、画像読取部２、印刷出力部３、通信部４、格納部５、操作部６およびコントローラ９等を備えており、これらの各部を複合的に動作させることによって、各種の機能を実現する。なお、ＭＦＰ１０は、画像形成装置などとも称される。 The MFP 10 is a device (also referred to as a multifunction device) having a scanning function, a copying function, a facsimile function, a box storage function, and the like. Specifically, as shown in the functional block diagram of FIG. 1, the MFP 10 includes an image reading unit 2, a print output unit 3, a communication unit 4, a storage unit 5, an operation unit 6, a controller 9, and the like. Various functions are realized by operating each part of the above in a complex manner. The MFP 10 is also referred to as an image forming apparatus or the like.

画像読取部２は、ＭＦＰ１０の所定の位置（ＡＤＦ（原稿自動送り装置（Auto Document Feeder））あるいはガラス面（透光性原稿台）等）に載置された原稿を光学的に読み取って（すなわちスキャンして）、当該原稿の画像データ（原稿画像あるいはスキャン画像とも称する）を生成する処理部である。この画像読取部２は、スキャン部であるとも称される。 The image reading unit 2 optically reads a document placed on a predetermined position (ADF (automatic document feeder) or glass surface (translucent document stand)) of the MFP 10 (that is,). It is a processing unit that generates image data (also referred to as an original image or a scanned image) of the original (also referred to as an original image or a scanned image) of the original (by scanning). The image reading unit 2 is also referred to as a scanning unit.

印刷出力部３は、印刷対象に関するデータに基づいて紙などの各種の媒体に画像を印刷出力する出力部である。 The print output unit 3 is an output unit that prints and outputs an image on various media such as paper based on data related to a print target.

通信部４は、公衆回線等を介したファクシミリ通信を行うことが可能な処理部である。さらに、通信部４は、各種のネットワーク通信を行うことも可能である。 The communication unit 4 is a processing unit capable of performing facsimile communication via a public line or the like. Further, the communication unit 4 can also perform various network communications.

格納部５は、ハードディスクドライブ（ＨＤＤ）等の記憶装置で構成される。 The storage unit 5 is composed of a storage device such as a hard disk drive (HDD).

操作部６は、ＭＦＰ１０に対する操作入力を受け付ける操作入力部６ａと、各種情報の表示出力を行う表示部６ｂとを備えている。 The operation unit 6 includes an operation input unit 6a for receiving an operation input to the MFP 10, and a display unit 6b for displaying and outputting various information.

このＭＦＰ１０においては、略板状の操作パネル部６ｃ（図２参照）が設けられている。また、操作パネル部６ｃは、その正面側にタッチパネル２５（図２参照）を有している。タッチパネル２５は、操作入力部６ａの一部としても機能するとともに、表示部６ｂの一部としても機能する。タッチパネル２５は、液晶表示パネルに各種センサ等が埋め込まれて構成され、各種情報を表示するとともに操作者からの各種の操作入力を受け付けることが可能である。 The MFP 10 is provided with a substantially plate-shaped operation panel portion 6c (see FIG. 2). Further, the operation panel unit 6c has a touch panel 25 (see FIG. 2) on the front side thereof. The touch panel 25 functions as a part of the operation input unit 6a and also as a part of the display unit 6b. The touch panel 25 is configured by embedding various sensors and the like in a liquid crystal display panel, and is capable of displaying various information and receiving various operation inputs from the operator.

コントローラ（制御部）９（図１参照）は、ＭＦＰ１０に内蔵され、ＭＦＰ１０を統括的に制御する制御装置である。コントローラ９は、ＣＰＵおよび各種の半導体メモリ（ＲＡＭおよびＲＯＭ）等を備えるコンピュータシステムとして構成される。コントローラ９は、ＣＰＵにおいて、ブート用のメモリ（フラッシュメモリ等）内に格納されている所定のソフトウエアプログラム（以下、単にプログラムとも称する）を実行することによって、各種の処理部を実現する。なお、当該プログラム（詳細にはプログラムモジュール群）は、ＵＳＢメモリなどの可搬性の記録媒体に記録され、当該記録媒体から読み出されてＭＦＰ１０にインストールされるようにしてもよい。あるいは、当該プログラムは、ネットワークを経由してダウンロードされてＭＦＰ１０にインストールされるようにしてもよい。 The controller (control unit) 9 (see FIG. 1) is a control device built in the MFP 10 and collectively controls the MFP 10. The controller 9 is configured as a computer system including a CPU and various semiconductor memories (RAM and ROM). The controller 9 realizes various processing units by executing a predetermined software program (hereinafter, also simply referred to as a program) stored in a boot memory (flash memory or the like) in the CPU. The program (specifically, a program module group) may be recorded on a portable recording medium such as a USB memory, read from the recording medium, and installed in the MFP 10. Alternatively, the program may be downloaded via the network and installed in the MFP 10.

具体的には、図１に示すように、コントローラ９は、上記のプログラムの実行により、通信制御部１１と入力制御部１２と表示制御部１３とジョブ制御部１４とキャリブレーション制御部１５とを含む各種の処理部を実現する。 Specifically, as shown in FIG. 1, the controller 9 causes the communication control unit 11, the input control unit 12, the display control unit 13, the job control unit 14, and the calibration control unit 15 by executing the above program. Realize various processing units including.

通信制御部１１は、他の装置との間の通信動作を通信部４等と協働して制御する処理部である。通信制御部１１は、各種データの送信動作を制御する送信制御部と各種データの受信動作を制御する受信制御部とを有する。 The communication control unit 11 is a processing unit that controls communication operations with other devices in cooperation with the communication unit 4 and the like. The communication control unit 11 has a transmission control unit that controls the transmission operation of various data and a reception control unit that controls the reception operation of various data.

入力制御部１２は、操作入力部６ａ（タッチパネル２５等）に対する操作入力動作を制御する制御部である。たとえば、入力制御部１２は、タッチパネル２５に表示された操作画面に対する操作入力を受け付ける動作を制御する。 The input control unit 12 is a control unit that controls an operation input operation for the operation input unit 6a (touch panel 25 or the like). For example, the input control unit 12 controls an operation of receiving an operation input for the operation screen displayed on the touch panel 25.

表示制御部１３は、表示部６ｂ（タッチパネル２５等）における表示動作を制御する処理部である。 The display control unit 13 is a processing unit that controls the display operation on the display unit 6b (touch panel 25 or the like).

ジョブ制御部１４は、各種のジョブに関する動作（印刷出力動作、画像読取動作等）を制御する処理部である。ジョブ制御部１４は、ジョブに関する情報（ジョブの種類および／または設定内容を含む情報）（ジョブ情報などとも称する）を取得する。 The job control unit 14 is a processing unit that controls operations related to various jobs (print output operation, image reading operation, etc.). The job control unit 14 acquires information about a job (information including a job type and / or setting contents) (also referred to as job information).

キャリブレーション制御部１５は、メモリのキャリブレーション（トレーニング）に関する動作を制御する処理部である。メモリのキャリブレーションには、メモリの再キャリブレーション（リトレーニングとも称する）も含まれる。 The calibration control unit 15 is a processing unit that controls operations related to memory calibration (training). Memory calibration also includes memory recalibration (also referred to as retraining).

キャリブレーション制御部１５は、ジョブの種類および／またはジョブの設定内容に基づいてメモリの温度変化状況（温度上昇状況等）を推定する推定部１５ａと、当該温度変化状況の推定結果に基づいてリトレーニングの実行タイミングを決定する決定部１５ｂとを有する。 The calibration control unit 15 has an estimation unit 15a that estimates a memory temperature change status (temperature rise status, etc.) based on the job type and / or job settings, and a training unit 15 based on the estimation result of the temperature change status. It has a determination unit 15b that determines the execution timing of training.

＜１－２．コントローラの詳細構成＞
図３は、コントローラ９の詳細なハードウエア構成を示す図である。 <1-2. Detailed controller configuration>
FIG. 3 is a diagram showing a detailed hardware configuration of the controller 9.

コントローラ９は、この実施形態では、ＣＰＵ３１およびＤＲＡＭコントローラ３６等をワンチップ内に収めたＳｏＣ（System-on-a-Chip：システム・オン・チップ）を備えて構成される。 In this embodiment, the controller 9 includes a SoC (System-on-a-Chip) in which a CPU 31, a DRAM controller 36, and the like are housed in one chip.

ＳｏＣは、ＣＰＵ３１とＤＲＡＭコントローラ３６とＤＭＡ（Direct Memory Access）コントローラ４１と画像処理回路４３とＳＡＴＡ（Serial ATA）コントローラ４４とメモリコントローラ４５とネットワークコントローラ４６とを備えて構成される。各部３１，３６，４１，４４，４５，４６は、ＳｏＣの内部バス３９等を介して相互に接続されており、データの送受信を相互に行うことが可能である。 The SoC includes a CPU 31, a DRAM controller 36, a DMA (Direct Memory Access) controller 41, an image processing circuit 43, a SATA (Serial ATA) controller 44, a memory controller 45, and a network controller 46. The units 31, 36, 41, 44, 45, 46 are connected to each other via the internal bus 39 of the SoC, and can transmit and receive data to and from each other.

画像処理回路４３は、ＤＭＡコントローラ４１（ＭＦＰの画像処理用のＤＭＡコントローラ）およびバス３９等を介して、各部３１，３６，４４，４５，４６との間でデータを送受信することが可能である。 The image processing circuit 43 can transmit and receive data to and from each unit 31, 36, 44, 45, 46 via the DMA controller 41 (DMA controller for image processing of the MFP), the bus 39, and the like. ..

また、コントローラ９は、高速動作可能な揮発性記憶部５１（詳細には、複数（ここでは２つ）のメモリ（ＤＲＡＭ：Dynamic Random Access Memory）（５１ａ，５１ｂ））、大容量の不揮発性記憶部５４（ＨＤＤ（hard disk drive）およびＳＳＤ（solid state drive）等）、ならびにブートメモリ５５（フラッシュメモリ等）等を備えて構成される。 Further, the controller 9 has a volatile storage unit 51 (specifically, a plurality of (here, two) memories (DRAM: Dynamic Random Access Memory) (51a, 51b)) capable of high-speed operation, and a large-capacity non-volatile storage. It is configured to include a unit 54 (HDD (hard disk drive), SSD (solid state drive), etc.), a boot memory 55 (flash memory, etc.), and the like.

複数のＤＲＡＭ５１（ここでは、２つのＤＲＡＭ５１ａ，５１ｂ）は、ＤＲＡＭコントローラ３６およびバス３９を介して、各部３１，４１，４３，４４，４５，４６等との間でデータを送受信することが可能である。ＤＲＡＭ５１に対するアクセスは、ＣＰＵ３１あるいはＤＭＡコントローラ４１によって、ＤＲＡＭコントローラ３６等を介して制御される。 The plurality of DRAMs 51 (here, the two DRAMs 51a and 51b) can transmit and receive data to and from each unit 31, 41, 43, 44, 45, 46, etc. via the DRAM controller 36 and the bus 39. be. Access to the DRAM 51 is controlled by the CPU 31 or the DMA controller 41 via the DRAM controller 36 and the like.

不揮発性記憶部５４は、ＳＡＴＡコントローラ４４およびバス３９を介して、各部３１，３６，４１，４５，４６との間でデータを送受信することが可能である。 The non-volatile storage unit 54 can transmit and receive data to and from each unit 31, 36, 41, 45, 46 via the SATA controller 44 and the bus 39.

ブートメモリ５５は、メモリコントローラ４５およびバス３９を介して、各部３１，３６，４１，４４，４５，４６との間でデータを送受信することが可能である。 The boot memory 55 can transmit and receive data to and from each unit 31, 36, 41, 44, 45, 46 via the memory controller 45 and the bus 39.

ネットワークコントローラ４６は、ネットワーク端子５６を介した外部通信を制御する処理部である。ネットワークコントローラ４６は、各部３１，３６，４１，４４，４５との間でのバス３９を介したデータの送受信をも制御する。ネットワークコントローラ４６は、外部装置からのデータの受信動作および装置内部への転送動作、および外部装置へのデータの送信動作（装置内部からの転送動作を含む）等を制御する。 The network controller 46 is a processing unit that controls external communication via the network terminal 56. The network controller 46 also controls the transmission and reception of data to and from each unit 31, 36, 41, 44, 45 via the bus 39. The network controller 46 controls a data reception operation from an external device, a transfer operation to the inside of the device, a data transmission operation to the external device (including a transfer operation from the inside of the device), and the like.

この実施形態では、ＤＲＡＭコントローラ３６は、２つのメモリチャネルＣｈ０，Ｃｈ１を有している。ＤＲＡＭコントローラ３６は、各メモリチャネル（単にチャネルとも表記する）を介して２つのＤＲＡＭ５１のそれぞれとの間でデータの送受信を行うことが可能である。具体的には、ＤＲＡＭコントローラ３６は、一方のチャネルＣｈ０を介して一方のＤＲＡＭ５１ａとの間でのデータの送受信を行うことが可能であり、他方のチャネルＣｈ１を介して他方のＤＲＡＭ５１ｂとの間でのデータの送受信を行うことが可能である。換言すれば、ＤＲＡＭ５１ａはＤＲＡＭコントローラ３６のチャネルＣｈ０によって制御され、ＤＲＡＭ５１ｂはＤＲＡＭコントローラ３６のチャネルＣｈ１によって制御される。 In this embodiment, the DRAM controller 36 has two memory channels Ch0 and Ch1. The DRAM controller 36 can transmit and receive data to and from each of the two DRAM 51s via each memory channel (also referred to simply as a channel). Specifically, the DRAM controller 36 can send and receive data to and from one DRAM 51a via one channel Ch0, and to and from the other DRAM 51b via the other channel Ch1. It is possible to send and receive data. In other words, the DRAM 51a is controlled by the channel Ch0 of the DRAM controller 36, and the DRAM 51b is controlled by the channel Ch1 of the DRAM controller 36.

２つのチャネルＣｈ０，Ｃｈ１のうち、チャネルＣｈ１は、ＤＭＡコントローラ４１（ＭＦＰの画像処理用のＤＭＡコントローラ）を用いた処理（ＤＭＡ経由の処理（ＤＭＡ転送処理等））に主に利用される。これに対して、もう一つのチャネルＣｈ０は、その他の処理（画像処理のためのＣＰＵによる準備処理等）に主に利用される。 Of the two channels Ch0 and Ch1, the channel Ch1 is mainly used for processing using the DMA controller 41 (DMA controller for image processing of the MFP) (processing via DMA (DMA transfer processing and the like)). On the other hand, the other channel Ch0 is mainly used for other processing (preparation processing by the CPU for image processing, etc.).

たとえば、ＰＣプリントジョブ（パーソナルコンピュータ（ＰＣ）等からの印刷指示に基づく印刷出力ジョブ）においては、チャネルＣｈ０（およびＤＲＡＭ５１ａ）がＣＰＵによる処理（ＰＤＬ解析処理およびＲＩＰ処理）に主に利用され、チャネルＣｈ１（およびＤＲＡＭ５１ｂ）がＤＭＡコントローラ４１よる処理（ＤＭＡ転送処理）に主に利用される。特に、リアルタイム性を要求される画像処理（ＤＭＡ転送処理等）は、一方のチャネルＣｈ１に優先的に割り当てられてリアルタイム性を確保しつつ実行される。それ以外の処理は他方のチャネルＣｈ０に割り当てられる。 For example, in a PC print job (print output job based on a print instruction from a personal computer (PC) or the like), channel Ch0 (and DRAM51a) is mainly used for processing by the CPU (PDL analysis processing and RIP processing), and is a channel. Ch1 (and DRAM 51b) is mainly used for processing (DMA transfer processing) by the DMA controller 41. In particular, image processing (DMA transfer processing or the like) that requires real-time performance is preferentially assigned to one channel Ch1 and executed while ensuring real-time performance. Other processing is assigned to the other channel Ch0.

また、コントローラ９（ＤＲＡＭコントローラ３６等）は、チャネルＣｈ０に関するリトレーニングＲ０とチャネルＣｈ１に関するリトレーニングＲ１とを互いに独立したタイミングで実行することが可能である。 Further, the controller 9 (DRAM controller 36 or the like) can execute the retraining R0 related to the channel Ch0 and the retraining R1 related to the channel Ch1 at timings independent of each other.

＜１－３．動作概要＞
後に詳述するように、この実施形態では、実行対象ジョブの種類および当該実行対象ジョブの設定内容に基づいてメモリの温度変化状況（温度上昇速度（温度上昇度合）等）が推定される。そして、当該温度変化状況の推定結果に基づいて、リトレーニングの実行タイミングが決定される。 <1-3. Operation overview>
As will be described in detail later, in this embodiment, the temperature change state (temperature rise rate (degree of temperature rise), etc.) of the memory is estimated based on the type of the job to be executed and the setting contents of the job to be executed. Then, the execution timing of the retraining is determined based on the estimation result of the temperature change state.

以下では、まず、メモリの温度変化状況の推定結果に基づいてリトレーニングの実行タイミングが変更される点について説明する。なお、メモリの温度変化状況（温度上昇速度等）の推定処理については後述する。 In the following, first, it will be described that the execution timing of the retraining is changed based on the estimation result of the temperature change state of the memory. The estimation process of the temperature change status (temperature rise rate, etc.) of the memory will be described later.

図６～図８は、温度上昇速度Ｖ（＝ΔＴ／Δｔ）を示すグラフである。横軸は時間を示しており、縦軸は温度を示している。当該グラフの傾きが温度上昇速度Ｖ（単位時間Δｔあたりの温度上昇ΔＴ）を表している。 6 to 8 are graphs showing the temperature rise rate V (= ΔT / Δt). The horizontal axis shows time, and the vertical axis shows temperature. The slope of the graph represents the temperature rise rate V (temperature rise ΔT per unit time Δt).

また、ここでは、温度上昇速度ＶがレベルＬ０～Ｌ３の４段階に分類される。 Further, here, the temperature rise rate V is classified into four stages of levels L0 to L3.

図６においては、レベルＬ１の温度上昇度合（温度上昇速度Ｖ１（値Ｖ１１以上且つ値Ｖ１２未満））（ただし、Ｖ１２＞Ｖ１１）が示されている。ここで、レベルＬ１は、３つのレベルＬ１～Ｌ３のうち最も小さな温度上昇度合いである。図６では、このような緩やかな温度上昇速度Ｖが示されている。 In FIG. 6, the degree of temperature rise of the level L1 (temperature rise rate V1 (value V11 or more and value less than V12)) (however, V12> V11) is shown. Here, the level L1 is the smallest degree of temperature rise among the three levels L1 to L3. In FIG. 6, such a gradual temperature rise rate V is shown.

図８においては、レベルＬ３の温度上昇度合（温度上昇速度Ｖ３（値Ｖ１３以上））が示されている。ここで、レベルＬ３は、３つのレベルＬ１～Ｌ３のうち最も大きな温度上昇度合い（最大レベル）である。図８では、このような急激な温度上昇速度Ｖが示されている。 In FIG. 8, the degree of temperature rise of the level L3 (temperature rise rate V3 (value V13 or more)) is shown. Here, the level L3 is the largest temperature rise degree (maximum level) among the three levels L1 to L3. FIG. 8 shows such a rapid temperature rise rate V.

図７においては、レベルＬ２の温度上昇度合（温度上昇速度Ｖ２（値Ｖ１２以上且つ値Ｖ１３未満））（ただし、Ｖ１３＞Ｖ１２）が示されている。ここで、レベルＬ２は、３つのレベルＬ１～Ｌ３のうち中位の温度上昇度合いである。図７では、このような中程度の温度上昇速度Ｖが示されている。 In FIG. 7, the degree of temperature rise of the level L2 (temperature rise rate V2 (value V12 or more and value less than V13)) (however, V13> V12) is shown. Here, the level L2 is a medium temperature rise degree among the three levels L1 to L3. FIG. 7 shows such a moderate temperature rise rate V.

また、値Ｖ１１未満の温度上昇速度Ｖは、レベルＬ０（レベルＬ１よりも低い温度上昇度合いを示す）に分類される。 Further, the temperature rise rate V having a value less than V11 is classified into level L0 (indicating a degree of temperature rise lower than level L1).

レベルＬ１の温度上昇度合い（図６参照）に対しては、最も低い頻度Ｆ１でリトレーニングが実行される。具体的には、最も長い時間間隔Δｔ１（たとえば、４００ｍｓ（ミリ秒））でリトレーニングが繰り返し実行される。 For the degree of temperature rise at level L1 (see FIG. 6), retraining is performed at the lowest frequency F1. Specifically, the retraining is repeatedly executed at the longest time interval Δt1 (for example, 400 ms (milliseconds)).

最大レベルＬ３の温度上昇度合い（図８参照）に対しては、最も高い頻度Ｆ３でリトレーニングが実行される。具体的には、最も短い時間間隔Δｔ３（たとえば、１００ｍｓ（ミリ秒））でリトレーニングが繰り返し実行される。 For the degree of temperature rise at the maximum level L3 (see FIG. 8), retraining is performed at the highest frequency F3. Specifically, the retraining is repeatedly executed at the shortest time interval Δt3 (for example, 100 ms (milliseconds)).

また、中位レベルＬ２の温度上昇度合いに対しては、中程度の頻度Ｆ２でリトレーニングが実行される。具体的には、時間間隔Δｔ２（たとえば、２００ｍｓ（ミリ秒））でリトレーニングが繰り返し実行される。 Further, for the degree of temperature rise at the medium level L2, retraining is performed at a moderate frequency F2. Specifically, the retraining is repeatedly executed at a time interval Δt2 (for example, 200 ms (milliseconds)).

また、最小レベルＬ０の温度上昇度合いに対しては、リトレーニングは実行されない。 Further, retraining is not executed for the degree of temperature rise of the minimum level L0.

なお、ここでは、温度上昇速度ＶがレベルＬ０～Ｌ３の４段階に分類されているが、これに限定されず、より少数の段階に分類されてもよく、より多数の段階に分類されてもよい。 Here, the temperature rise rate V is classified into four stages of levels L0 to L3, but the temperature rise rate V is not limited to this, and may be classified into a smaller number of stages or a larger number of stages. good.

＜１－４．動作＞
次に、ＭＦＰ１０の動作について図４のタイミングチャート等を参照しながら説明する。図４は、ＰＣプリントジョブの実行時における各チャネルＣｈ０，Ｃｈ１の処理負荷等を示す図である。図４においては、メモリの利用期間（メモリへのアクセス期間）の長さが方形波の横幅で表現されている。換言すれば、方形波の（横方向における）密度によって、単位時間当たりの利用期間の長さ（利用密度））が表現されている。 <1-4. Operation>
Next, the operation of the MFP 10 will be described with reference to the timing chart and the like of FIG. FIG. 4 is a diagram showing the processing load of each channel Ch0 and Ch1 when the PC print job is executed. In FIG. 4, the length of the memory usage period (memory access period) is represented by the width of the square wave. In other words, the density (in the horizontal direction) of the square wave expresses the length of the usage period per unit time (utilization density).

第１実施形態においては、ＰＣプリントジョブの実行中にリトレーニングが実行される態様について説明する。 In the first embodiment, a mode in which the retraining is executed during the execution of the PC print job will be described.

ＭＦＰ１０（通信部４およびＣＰＵ３１等）は、ＰＣプリントジョブを受け付けると、当該ジョブの種類を認識する。ジョブの種類が「ＰＣプリントジョブ」であることが認識（判定）されると、ＭＦＰ１０のコントローラ９（詳細にはＣＰＵ３１）は、ジョブの種類とジョブの設定内容との双方に基づいてメモリの温度変化状況を推定する。そして、ＣＰＵ３１は、温度変化状況の推定結果に基づいてリトレーニングの実行タイミングを決定する。 Upon receiving the PC print job, the MFP 10 (communication unit 4, CPU 31, etc.) recognizes the type of the job. When it is recognized (determined) that the job type is "PC print job", the controller 9 (specifically, CPU31) of the MFP 10 determines the memory temperature based on both the job type and the job setting contents. Estimate the change situation. Then, the CPU 31 determines the execution timing of the retraining based on the estimation result of the temperature change state.

具体的には、ＣＰＵ３１は、実行対象のジョブ（たとえばＰＣプリントジョブ）の実行期間（実行段階）を当該ジョブの特性（種類）に基づいて複数の期間（段階）に区分する。そして、ＣＰＵ３１は、当該複数の期間のそれぞれにおけるジョブの処理負荷（メモリの処理負荷）の大きさを当該ジョブの種類に基づいて判定するとともに、当該複数の期間のそれぞれにおける温度変化状況（温度上昇状況等）をジョブの種類に基づいて推定する。さらに、ＣＰＵ３１は、各期間の当該温度変化状況の推定結果に基づいて、リトレーニングの実行タイミングを期間ごとに決定する。 Specifically, the CPU 31 divides the execution period (execution stage) of the job to be executed (for example, a PC print job) into a plurality of periods (stages) based on the characteristics (type) of the job. Then, the CPU 31 determines the magnitude of the job processing load (memory processing load) in each of the plurality of periods based on the type of the job, and also determines the temperature change status (temperature rise) in each of the plurality of periods. Estimate the situation etc.) based on the type of job. Further, the CPU 31 determines the execution timing of the retraining for each period based on the estimation result of the temperature change state in each period.

この第１実施形態では、実行対象のジョブとしてＰＣプリントジョブが受け付けられる態様を例示する。ＰＣプリントジョブにおいては、ページ記述言語（ＰＤＬ（Page Description Language））解析処理、ラスターイメージ生成処理（ＲＩＰ（Raster Image Processor）処理）、ＤＭＡ（Direct Memory Access）転送処理等が実行される。ＰＤＬ解析処理は、ページ記述言語（ＰＤＬ）で記述された印刷データ（ＰＣからの受信データ）を解析する処理であり、ＲＩＰ処理は、ラスターイメージデータ（ＲＩＰデータ）を生成する処理である。また、ＤＭＡ転送処理は、ＣＰＵ３１を介さずにＤＭＡコントローラ４１等によってデータを転送する処理である。 In this first embodiment, an embodiment in which a PC print job is accepted as a job to be executed is illustrated. In the PC print job, a page description language (PDL (Page Description Language)) analysis process, a raster image generation process (RIP (Raster Image Processor) process), a DMA (Direct Memory Access) transfer process, and the like are executed. The PDL analysis process is a process of analyzing print data (data received from a PC) described in a page description language (PDL), and the RIP process is a process of generating raster image data (RIP data). Further, the DMA transfer process is a process of transferring data by the DMA controller 41 or the like without going through the CPU 31.

詳細には、ＣＰＵ３１による２種類の処理（ＰＤＬ解析処理およびＲＩＰ処理）は、主にチャネルＣｈ０のメモリを用いて実行される。なお、生成されたラスタライズデータはチャネルＣｈ１のメモリに展開される。その後、ＣＰＵ３１を介さないＤＭＡ転送処理が、主にチャネルＣｈ１のメモリを用いて実行される。なお、印刷対象ファイルの印刷対象ページ内の所定の処理単位（たとえば１ライン～数十ライン単位）ごとに、これらの処理（ＰＤＬ解析処理、ＲＩＰ処理、ＤＭＡ転送処理等）が順次に実行される。図４では、このような処理が簡略化されて示されている。 Specifically, the two types of processing (PDL analysis processing and RIP processing) by the CPU 31 are mainly executed using the memory of the channel Ch0. The generated rasterized data is expanded in the memory of channel Ch1. After that, the DMA transfer process without going through the CPU 31 is executed mainly using the memory of the channel Ch1. It should be noted that these processes (PDL analysis process, RIP process, DMA transfer process, etc.) are sequentially executed for each predetermined process unit (for example, one line to several tens of line units) in the print target page of the print target file. .. In FIG. 4, such a process is shown in a simplified manner.

これらの処理のうち、ＰＤＬ解析処理およびＲＩＰ処理におけるメモリ処理負荷（ＤＲＡＭ５１の負荷）は比較的小さく、ＤＭＡ転送処理におけるメモリ処理負荷は比較的大きい。 Of these processes, the memory processing load (load of the DRAM 51) in the PDL analysis process and the RIP process is relatively small, and the memory processing load in the DMA transfer process is relatively large.

このような特性に着目し、この実施形態では、ＣＰＵ３１は、ＰＣプリントジョブに関する処理期間を、ＰＤＬ解析処理およびＲＩＰ処理のみが行われる初期期間（第１期間）（たとえば２秒）ＴＭ１１と当該第１期間より後の第２期間ＴＭ１２とを含む複数の期間に区分する。第２期間ＴＭ１２では、ｉ番目の処理単位に関するＤＭＡ転送処理と（ｉ＋１）番目の処理単位に関するＰＤＬ解析処理およびＲＩＰ処理とが並列的に実行される。なお、ジョブの第１期間ＴＭ１１はジョブの第１段階（ＤＭＡ転送処理の実行を伴わない期間）とも称され、ジョブの第２期間ＴＭ１２はジョブの第２段階（ＤＭＡ転送処理の実行を伴う期間）とも称される。 Focusing on such characteristics, in this embodiment, the CPU 31 sets the processing period for the PC print job to the initial period (first period) (for example, 2 seconds) TM11 in which only the PDL analysis processing and the RIP processing are performed. It is divided into a plurality of periods including the second period TM12 after the first period. In the second period TM12, the DMA transfer process for the i-th processing unit and the PDL analysis process and the RIP process for the (i + 1) th processing unit are executed in parallel. The first period TM11 of the job is also referred to as the first stage of the job (the period without the execution of the DMA transfer process), and the second period TM12 of the job is the second stage of the job (the period with the execution of the DMA transfer process). ) Also called.

図４に示されるように、期間ＴＭ１１においては、ＰＤＬ解析処理およびＲＩＰ処理が主にチャネルＣｈ０のメモリを用いて実行される。当該期間ＴＭ１１におけるメモリの負荷は比較的小さい。図４では、期間ＴＭ１１においてメモリ負荷が小さいことが、メモリ（詳細にはチャネルＣｈ０側のメモリ）へのアクセス期間が比較的短いこと（方形波の横幅が狭いこと）によって表現されている。 As shown in FIG. 4, in the period TM11, the PDL analysis process and the RIP process are mainly executed using the memory of the channel Ch0. The memory load in the period TM11 is relatively small. In FIG. 4, the small memory load in the period TM11 is expressed by the relatively short access period to the memory (specifically, the memory on the channel Ch0 side) (the width of the square wave is narrow).

一方、期間ＴＭ１２においては、ＤＭＡ転送処理が主にチャネルＣｈ１のメモリを用いて実行される。当該期間ＴＭ１２におけるメモリの負荷は比較的大きい。図４では、期間ＴＭ１２においてメモリ負荷が大きいことが、メモリ（詳細にはチャネルＣｈ１側のメモリ）へのアクセス期間が比較的長いこと（方形波の横幅が広いこと）によって表現されている。 On the other hand, in the period TM12, the DMA transfer process is mainly executed using the memory of the channel Ch1. The memory load in the period TM12 is relatively large. In FIG. 4, the large memory load in the period TM12 is expressed by the relatively long access period to the memory (specifically, the memory on the channel Ch1 side) (the width of the square wave is wide).

そして、ＣＰＵ３１は、ジョブの種類がＰＣプリントジョブであることに基づいて、ＤＭＡ転送処理の実行を伴わない第１期間（初期期間）ＴＭ１１においては、メモリ（ＤＲＡＭ５１）の処理負荷が小さくメモリの温度上昇が少ない旨を推定する。たとえば、第１期間ＴＭ１１におけるメモリの温度上昇速度Ｖは、レベルＬ０である旨が判定される。 Then, based on the fact that the job type is a PC print job, the CPU 31 has a small processing load on the memory (DRAM51) in the first period (initial period) TM11 without executing the DMA transfer process, and the temperature of the memory is small. Estimate that the rise is small. For example, it is determined that the temperature rise rate V of the memory in the first period TM11 is the level L0.

また、第２期間ＴＭ１２（ＤＭＡ転送処理の実行を伴う期間）における処理負荷は第１期間における処理負荷よりも大きく且つ当該第２期間における温度上昇速度は第１期間ＴＭ１１における温度上昇速度よりも大きい旨、が推定される。具体的には、第２期間ＴＭ１２における温度上昇速度Ｖは、レベルＬ１～Ｌ３のいずれか（たとえばレベルＬ３）である旨が推定される。 Further, the processing load in the second period TM12 (the period accompanied by the execution of the DMA transfer process) is larger than the processing load in the first period, and the temperature rise rate in the second period is larger than the temperature rise rate in the first period TM11. It is estimated that this is the case. Specifically, it is estimated that the temperature rise rate V in the second period TM12 is any of levels L1 to L3 (for example, level L3).

これらの推定結果に基づき、ＣＰＵ３１は、第１期間ＴＭ１１においてはリトレーニングを行わない旨を決定するとともに、第２期間ＴＭ１２においては、第１期間ＴＭ１１における実行頻度よりも高い頻度でリトレーニングを実行する旨を決定する。換言すれば、ジョブの種類がＰＣプリントジョブであることに基づいて、当該ジョブの実行期間におけるリトレーニングの実行タイミングが決定される。なお、リトレーニングの実行タイミング（第２期間ＴＭ１２におけるリトレーニング頻度等）は、次述するように、ジョブの設定内容にも基づいて決定されることが好ましい。 Based on these estimation results, the CPU 31 decides not to perform retraining in the first period TM11, and executes retraining in the second period TM12 more frequently than the execution frequency in the first period TM11. Decide to do so. In other words, the execution timing of the retraining in the execution period of the job is determined based on the job type being the PC print job. The execution timing of the retraining (frequency of retraining in the second period TM12, etc.) is preferably determined based on the setting contents of the job as described below.

この実施形態では、ＣＰＵ３１は、ジョブの設定内容にも基づいてメモリの温度変化状況（詳細には温度上昇状況（より詳細には、温度上昇速度Ｖ））を推定する。そして、ＣＰＵ３１は、温度変化状況の推定結果に基づいてリトレーニングの実行タイミングを決定する。 In this embodiment, the CPU 31 estimates the temperature change state of the memory (specifically, the temperature rise state (more specifically, the temperature rise rate V)) based on the setting contents of the job. Then, the CPU 31 determines the execution timing of the retraining based on the estimation result of the temperature change state.

具体的には、ＣＰＵ３１は、ジョブの実行に伴うＤＲＡＭ５１の温度上昇速度Ｖ（＝ΔＴ／Δｔ）をジョブの設定内容に基づいて推定する。 Specifically, the CPU 31 estimates the temperature rise rate V (= ΔT / Δt) of the DRAM 51 accompanying the execution of the job based on the setting contents of the job.

たとえば、ＰＣプリントジョブの設定項目「出力色設定」の設定内容（「フルカラー」あるいは「グレースケール」等）に基づいて、ＣＰＵ３１は、温度上昇速度Ｖを推定する。詳細には、「出力色設定」の設定内容が「フルカラー」に設定されている場合には、処理負荷が大きく、ＤＲＡＭ５１の温度上昇速度ＶがレベルＬ３であると推定される。一方、「出力色設定」の設定内容が「グレースケール」に設定されている場合には、処理負荷が小さく、ＤＲＡＭ５１の温度上昇速度ＶがレベルＬ１であると推定される。 For example, the CPU 31 estimates the temperature rise rate V based on the setting content (“full color”, “gray scale”, etc.) of the setting item “output color setting” of the PC print job. Specifically, when the setting content of the "output color setting" is set to "full color", it is estimated that the processing load is large and the temperature rise speed V of the DRAM 51 is the level L3. On the other hand, when the setting content of the "output color setting" is set to "gray scale", it is estimated that the processing load is small and the temperature rise speed V of the DRAM 51 is the level L1.

換言すれば、「出力色設定」の設定内容が「フルカラー」に設定されている場合には、ＤＲＡＭ５１の温度上昇（温度上昇速度Ｖ）が所定程度（所定値Ｖｒ）よりも大きい（レベルＬ３）と推定される。一方、「出力色設定」の設定内容が「グレースケール」に設定されている場合には、ＤＲＡＭ５１の温度上昇（温度上昇速度Ｖ）が所定程度（所定値Ｖｒ）よりも小さい（レベルＬ１）と推定される。このように、ジョブの「出力色設定」として「フルカラー」が設定されている場合にジョブの実行に伴って発生する温度上昇は、「グレースケール」が出力色設定として設定されている場合にジョブの実行に伴って発生する温度上昇よりも大きい旨、をＣＰＵ３１は推定する。 In other words, when the setting content of the "output color setting" is set to "full color", the temperature rise (temperature rise speed V) of the DRAM 51 is larger than a predetermined degree (predetermined value Vr) (level L3). It is estimated to be. On the other hand, when the setting content of the "output color setting" is set to "gray scale", the temperature rise (temperature rise speed V) of the DRAM 51 is smaller than a predetermined degree (predetermined value Vr) (level L1). Presumed. In this way, the temperature rise that occurs when the job is executed when "Full color" is set as the "Output color setting" of the job is the job when "Grayscale" is set as the output color setting. The CPU 31 estimates that the temperature rise is larger than the temperature rise that occurs with the execution of.

そして、ＣＰＵ３１は、ＤＲＡＭ５１の温度上昇が所定程度よりも大きいと推定される場合、ＤＲＡＭ５１の温度上昇が所定程度よりも小さいと判定される場合よりも高い頻度でリトレーニングが実行されるように、ジョブの実行中におけるリトレーニングの実行タイミングを決定する。 Then, when the temperature rise of the DRAM 51 is estimated to be larger than the predetermined degree, the CPU 31 retrains the DRAM 51 more frequently than when it is determined that the temperature rise of the DRAM 51 is smaller than the predetermined degree. Determine when to execute retraining while the job is running.

具体的には、温度上昇速度ＶがレベルＬ１である場合には頻度Ｆ１（たとえば、４００ｍｓ（ミリ秒）ごと）でリトレーニングが実行され、温度上昇速度ＶがレベルＬ３である場合には頻度Ｆ３（たとえば、１００ｍｓ（ミリ秒）ごと）でリトレーニングが実行される。ただし、Ｆ３＞Ｆ１である。 Specifically, when the temperature rise rate V is level L1, retraining is performed at a frequency F1 (for example, every 400 ms (milliseconds)), and when the temperature rise rate V is level L3, the frequency F3. Retraining is performed (for example, every 100 ms (milliseconds)). However, F3> F1.

なお、上記実施形態においては、ＰＣプリントジョブの設定項目「出力色設定」の設定内容（「フルカラー」あるいは「グレースケール」等）に基づいて、温度上昇速度Ｖが推定されているが、これに限定されない。 In the above embodiment, the temperature rise rate V is estimated based on the setting contents (“full color”, “gray scale”, etc.) of the setting item “output color setting” of the PC print job. Not limited.

たとえば、ＰＣプリントジョブの設定項目「出力解像度」の設定内容（「３００ｄｐｉ」、「６００ｄｐｉ」あるいは「１２００ｄｐｉ」等）に基づいて、ＣＰＵ３１は、温度上昇速度Ｖを推定する。 For example, the CPU 31 estimates the temperature rise rate V based on the setting contents (“300 dpi”, “600 dpi”, “1200 dpi”, etc.) of the setting item “output resolution” of the PC print job.

詳細には、「出力解像度」の設定内容が「１２００ｄｐｉ」に設定されている場合には、ＤＲＡＭ５１の温度上昇速度ＶはレベルＬ３であると推定される。一方、「出力解像度」の設定内容が「３００ｄｐｉ」（より低い解像度）に設定されている場合には、ＤＲＡＭ５１の温度上昇速度ＶはレベルＬ１であると推定される。また、「出力解像度」の設定内容が「６００ｄｐｉ」に設定されている場合には、ＤＲＡＭ５１の温度上昇速度ＶはレベルＬ２であると推定される。なお、レベルＬ２は、レベルＬ１よりも大きく且つレベルＬ３よりも小さな温度上昇レベルである（Ｌ１＜Ｌ２＜Ｌ３）。 Specifically, when the setting content of the "output resolution" is set to "1200 dpi", the temperature rise speed V of the DRAM 51 is estimated to be the level L3. On the other hand, when the setting content of the "output resolution" is set to "300 dpi" (lower resolution), the temperature rise rate V of the DRAM 51 is estimated to be the level L1. Further, when the setting content of the "output resolution" is set to "600 dpi", the temperature rise speed V of the DRAM 51 is estimated to be the level L2. The level L2 is a temperature rise level larger than the level L1 and smaller than the level L3 (L1 <L2 <L3).

換言すれば、「出力解像度」の設定内容が「１２００ｄｐｉ」に設定されている場合には、ＤＲＡＭ５１の温度上昇（温度上昇速度Ｖ）が所定程度よりも大きい（レベルＬ３）と推定される。一方、「出力解像度」の設定内容が「３００ｄｐｉ」に設定されている場合には、ＤＲＡＭ５１の温度上昇（温度上昇速度Ｖ）が所定程度よりも小さい（レベルＬ１）と推定される。 In other words, when the setting content of the "output resolution" is set to "1200 dpi", it is estimated that the temperature rise (temperature rise speed V) of the DRAM 51 is larger than a predetermined degree (level L3). On the other hand, when the setting content of the "output resolution" is set to "300 dpi", it is estimated that the temperature rise (temperature rise speed V) of the DRAM 51 is smaller than a predetermined level (level L1).

このように、ジョブの出力解像度として「１２００ｄｐｉ」が設定されている場合にジョブの実行に伴って発生する温度上昇は、「１２００ｄｐｉ」よりも低い「３００ｄｐｉ」（あるいは「６００ｄｐｉ」）が出力解像度として設定されている場合にジョブの実行に伴って発生する温度上昇よりも大きい旨、が推定されてもよい。 In this way, when "1200 dpi" is set as the output resolution of the job, the temperature rise that occurs with the execution of the job is "300 dpi" (or "600 dpi"), which is lower than "1200 dpi", as the output resolution. If it is set, it may be estimated that the temperature rise is larger than the temperature rise that occurs with the execution of the job.

そして、温度上昇速度Ｖが複数段階（レベルＬ１，Ｌ２，Ｌ３等）のいずれであるかに応じて、リトレーニングの実行タイミングが決定されてもよい。詳細には、レベルＬ１に対しては頻度Ｆ１で（たとえば、４００ｍｓ（ミリ秒）ごとに）リトレーニングが実行されてもよい。また、レベルＬ２に対しては頻度Ｆ２で（たとえば、２００ｍｓ（ミリ秒）ごとに）リトレーニングが実行され、レベルＬ３に対しては頻度Ｆ３で（たとえば、１００ｍｓ（ミリ秒）ごとに）リトレーニングが実行されてもよい。ここで、Ｌ１＜Ｌ２＜Ｌ３，Ｆ１＜Ｆ２＜Ｆ３、である。 Then, the execution timing of the retraining may be determined according to which of the plurality of stages (levels L1, L2, L3, etc.) the temperature rise rate V is. Specifically, retraining may be performed for level L1 at frequency F1 (eg, every 400 ms (milliseconds)). Also, retraining is performed at frequency F2 (for example, every 200 ms (milliseconds)) for level L2, and retraining at frequency F3 (for example, every 100 ms (milliseconds)) for level L3. May be executed. Here, L1 <L2 <L3, F1 <F2 <F3.

また、ここでは、レベルＬ１～Ｌ３のそれぞれに応じた時間間隔でリトレーニングが実行されているが、これに限定されない。たとえば、レベルＬ１～Ｌ３のそれぞれに応じて定められた進捗単位でリトレーニングが実行されてもよい。より詳細には、図５に示されるように、温度上昇速度ＶがレベルＬ１の場合には、１／２ページ（半ページ）分の処理（プリントジョブに関する印刷出力処理等）が終了するごとに、リトレーニングが実行されてもよい。また、温度上昇速度ＶがレベルＬ２の場合には、１／４ページ分の処理が終了するごとにリトレーニングが実行されてもよく、温度上昇速度ＶがレベルＬ３の場合には、１／８ページ分の処理が終了するごとにリトレーニングが実行されてもよい。図５においては、各レベルごとに応じたリトレーニングの実行時期が黒点で示されている。 Further, here, the retraining is executed at the time intervals corresponding to each of the levels L1 to L3, but the retraining is not limited to this. For example, retraining may be performed in progress units defined for each of levels L1 to L3. More specifically, as shown in FIG. 5, when the temperature rise rate V is level L1, every time the processing for 1/2 page (half page) (print output processing related to the print job, etc.) is completed. , Retraining may be performed. Further, when the temperature rise rate V is level L2, retraining may be executed every time the processing for 1/4 page is completed, and when the temperature rise rate V is level L3, 1/8 may be executed. Retraining may be executed after each page processing is completed. In FIG. 5, black dots indicate the execution time of retraining according to each level.

＜代行付随型リトレーニング処理＞
また、この実施形態においては、リトレーニング処理として、「代行付随型リトレーニング」（次述）が実行される。代行付随型リトレーニングにおいては、２つのチャネルＣｈ０，Ｃｈ１のうちの一方のチャネル（ここではチャネルＣｈ１）のリトレーニング時のメモリ処理（ＤＭＡ転送処理等）が、他方のチャネル（ここではチャネルＣｈ０）で代行されて実行される。換言すれば、一方のチャネルＣｈ１がビジーである場合、当該一方のチャネルＣｈ１で行うべき処理が他方のチャネルＣｈ０に移管される。このような移管処理によって当該チャネルＣｈ１が空けられた（当該チャネルＣｈ１で実行すべき処理から解放された）状態で、チャネルＣｈ１のリトレーニング処理が実行される。 <Retraining processing accompanied by agency>
Further, in this embodiment, "substitute-accompanying retraining" (described below) is executed as the retraining process. In the surrogate accompanying retraining, the memory processing (DMA transfer processing, etc.) at the time of retraining of one of the two channels Ch0 and Ch1 (here, channel Ch1) is the other channel (here, channel Ch0). It is executed on behalf of. In other words, if one channel Ch1 is busy, the processing to be performed on the one channel Ch1 is transferred to the other channel Ch0. The retraining process of the channel Ch1 is executed in a state where the channel Ch1 is vacated (released from the process to be executed in the channel Ch1) by such a transfer process.

なお、チャネルＣｈ１側の当該リトレーニング処理は、代行処理（当該チャネルＣｈ１側で実行されるべきメモリ処理を他チャネルＣｈ０のリソース（メモリチャネルおよびメモリ）で代行する処理）を伴って実行されることから、「代行付随型リトレーニング」とも称される。また、チャネルＣｈ１側の当該リトレーニング処理（「代行付随型リトレーニング」）は、他チャネルＣｈ０のリソース（メモリチャネルおよびメモリ）を借り受ける処理を伴って実行されることから、「借り受け型リトレーニング」とも称される。以下では、「代行付随型リトレーニング（借り受け型リトレーニング）」について更に詳細に説明する。 The retraining process on the channel Ch1 side is executed with a proxy process (a process in which the memory process to be executed on the channel Ch1 side is substituted by the resources (memory channel and memory) of the other channel Ch0). Therefore, it is also called "substitute-accompanying retraining". Further, since the retraining process on the channel Ch1 side (“substitute attendant retraining”) is executed together with the process of borrowing the resources (memory channel and memory) of the other channel Ch0, “borrowing type retraining”. Also called. In the following, "substitute-accompanying retraining (borrowing type retraining)" will be described in more detail.

図９は、代行付随型リトレーニングの詳細動作を示すタイミングチャートである。図９においては、リトレーニング実行タイミング付近の詳細動作が拡大されて示されている。 FIG. 9 is a timing chart showing the detailed operation of the surrogate accompanying retraining. In FIG. 9, the detailed operation near the retraining execution timing is enlarged and shown.

ここでは、チャネルＣｈ０に関するリトレーニングＲ０とチャネルＣｈ１に関するリトレーニングＲ１とが互いに独立したタイミングで実行される。具体的には、第２期間ＴＭ１２（図４参照）においてチャネルＣｈ１がビジー状態であることが多いことから、第２期間ＴＭ１２におけるチャネルＣｈ１のリトレーニングが代行付随型リトレーニングによって実行される。なお、第２期間ＴＭ１２におけるチャネルＣｈ０においては、空き時間が相当程度存在するので、第２期間ＴＭ１２におけるチャネルＣｈ０のリトレーニングは、適宜の空きタイミングにて（代行付随型リトレーニングではなく通常の動作で）実行されればよい。 Here, the retraining R0 relating to the channel Ch0 and the retraining R1 relating to the channel Ch1 are executed at timings independent of each other. Specifically, since the channel Ch1 is often busy in the second period TM12 (see FIG. 4), the retraining of the channel Ch1 in the second period TM12 is performed by the surrogate accompanying retraining. Since there is a considerable amount of free time in the channel Ch0 in the second period TM12, the retraining of the channel Ch0 in the second period TM12 is performed at an appropriate free timing (normal operation, not agency-related retraining). It should be executed.

具体的には、一方のチャネルＣｈ０を利用したＣＰＵ処理（ステップＳ１）が一旦終了した後、当該一方のチャネルＣｈ０に関するリトレーニングタイミング（チャネルＣｈ０の空きタイミング）が到来すると、まず、ＣＰＵ３１は、当該一方のチャネルＣｈ０に関するリトレーニングＲ０（代行付随型リトレーニングではない通常のリトレーニング）を実行する（ステップＳ２）。 Specifically, after the CPU processing using one channel Ch0 (step S1) is once completed, when the retraining timing (free timing of channel Ch0) for the one channel Ch0 arrives, the CPU 31 first receives the said. Retraining R0 (normal retraining that is not a surrogate accompanying retraining) for one channel Ch0 is executed (step S2).

このリトレーニングＲ０が終了すると、他方のチャネルＣｈ１でのリトレーニングＲ１（代行付随型リトレーニング）のための準備処理が実行される。具体的には、当該リトレーニングＲ１中のＤＭＡ転送処理をチャネルＣｈ０側で代行するための準備処理等が実行される。 When this retraining R0 is completed, a preparatory process for retraining R1 (substitute-accompanying retraining) on the other channel Ch1 is executed. Specifically, a preparatory process or the like for substituting the DMA transfer process in the retraining R1 on the channel Ch0 side is executed.

詳細には、ＣＰＵ３１は、チャネルＣｈ０で行われていたＣＰＵ処理に関するデータを退避用格納領域（別の退避用メモリ（ＳＳＤ等）内の格納領域等）に退避（スワップ）する（ステップＳ３）。これにより、チャネルＣｈ０が空けられる（ＣＰＵ処理から解放される）。また、ＣＰＵ３１は、チャネルＣｈ１側のＤＲＡＭ５１ｂに格納されている処理対象データ（ＤＭＡ転送処理の処理対象データ）を（ＣＰＵ処理から解放された）チャネルＣｈ０側のＤＲＡＭ５１ａへとコピー（退避）する（ステップＳ４）。より具体的には、リトレーニングＲ１中にＤＭＡ転送されるべきメモリデータ（たとえば、数ライン分のメモリデータ）が特定され、当該メモリデータがＤＲＡＭ５１ｂからＤＲＡＭ５１ａへと転送（コピー）される。このようにして、チャネルＣｈ１をＤＭＡ転送処理から一旦解放するための準備が実行される。 Specifically, the CPU 31 saves (swaps) the data related to the CPU processing performed on the channel Ch0 to a save storage area (a storage area in another save memory (SSD or the like) or the like) (step S3). As a result, channel Ch0 is vacated (released from CPU processing). Further, the CPU 31 copies (saves) the processing target data (processing target data of the DMA transfer processing) stored in the DRAM 51b on the channel Ch1 side to the DRAM 51a on the channel Ch0 side (released from the CPU processing) (step). S4). More specifically, the memory data to be DMA-transferred (for example, memory data for several lines) is specified during the retraining R1, and the memory data is transferred (copied) from the DRAM 51b to the DRAM 51a. In this way, preparations for temporarily releasing channel Ch1 from the DMA transfer process are executed.

そして、チャネルＣｈ１を用いて行われるべきＤＭＡ転送処理がチャネルＣｈ０を用いて実行される。すなわち、ＤＭＡ転送処理がチャネルＣｈ０によって代行される（ステップＳ５）。具体的には、ＣＰＵ３１は、ＤＭＡコントローラ４１にＤＭＡ転送処理を実行させる。より具体的には、ＤＭＡコントローラ４１は、チャネルＣｈ０側のＤＲＡＭ５１ａにコピーされていたデータを利用したＤＭＡ転送処理を実行する。詳細には、メモリ内（チャネルＣｈ０のＤＲＡＭ５１ａ内）におけるＤＭＡ転送処理（メモリｔｏメモリ型のＤＭＡ転送処理）等が実行される。このようにしてチャネルＣｈ０による代行処理が実行される。 Then, the DMA transfer process to be performed using the channel Ch1 is executed using the channel Ch0. That is, the DMA transfer process is delegated by the channel Ch0 (step S5). Specifically, the CPU 31 causes the DMA controller 41 to execute the DMA transfer process. More specifically, the DMA controller 41 executes a DMA transfer process using the data copied to the DRAM 51a on the channel Ch0 side. Specifically, a DMA transfer process (memory-to-memory type DMA transfer process) or the like in the memory (in the DRAM 51a of the channel Ch0) is executed. In this way, the proxy processing by the channel Ch0 is executed.

このような代行処理によって、チャネルＣｈ１が空けられる（ＤＭＡ転送処理から解放される）。 By such proxy processing, channel Ch1 is vacated (released from DMA transfer processing).

さらに、このような代行処理に並行して、チャネルＣｈ１側ではリトレーニングＲ１が実行される（ステップＳ６）。 Further, in parallel with such proxy processing, retraining R1 is executed on the channel Ch1 side (step S6).

その後、当該リトレーニングＲ１が終了すると、チャネルＣｈ０側で実行されていたＤＭＡ転送処理の対象データ（ＤＭＡ転送処理を伴う画像処理後の画像データ等）がチャネルＣｈ１側へと戻される（ＤＲＡＭ５１ａからＤＲＡＭ５１ｂへとコピーされる）（ステップＳ７）。さらに、ＳＳＤ等に退避されていたデータがチャネルＣｈ０側へと戻される（ＳＳＤからＤＲＡＭ５１ａへとコピーされる）（ステップＳ８）。以後、リトレーニングＲ１の完了後においては、本来の実行担当処理部によって各処理が実行される。具体的には、第２処理（ＤＭＡ転送処理）はチャネルＣｈ１およびＤＲＡＭ５１ｂを用いて実行され（ステップＳ９）、第１処理（ＣＰＵ処理等）はチャネルＣｈ０およびＤＲＡＭ５１ａを用いて実行される。 After that, when the retraining R1 is completed, the target data of the DMA transfer processing (image data after the image processing accompanied by the DMA transfer processing, etc.) executed on the channel Ch0 side is returned to the channel Ch1 side (from DRAM 51a to DRAM 51b). Is copied to) (step S7). Further, the data saved in the SSD or the like is returned to the channel Ch0 side (copied from the SSD to the DRAM 51a) (step S8). After that, after the completion of the retraining R1, each process is executed by the original processing unit in charge of execution. Specifically, the second process (DMA transfer process) is executed using the channels Ch1 and the DRAM 51b (step S9), and the first process (CPU process and the like) is executed using the channels Ch0 and the DRAM 51a.

以上のような処理によれば、特に、第２処理に関する代行処理（チャネルＣｈ０による代行処理）（ステップＳ５）に並行して、第２処理から解放されたチャネルＣｈ１でリトレーニングＲ１が実行される（ステップＳ６）。したがって、チャネルＣｈ１の空きタイミング（チャネルＣｈ１が空いているタイミング）が比較的少ないときであっても、チャネルＣｈ１を謂わば強制的に空けることによって、チャネルＣｈ１に関するリトレーニングを比較的自由なタイミングで実行することが可能である。 According to the above processing, in particular, the retraining R1 is executed on the channel Ch1 released from the second processing in parallel with the proxy processing (substitute processing by channel Ch0) (step S5) related to the second processing. (Step S6). Therefore, even when the free timing of the channel Ch1 (the timing when the channel Ch1 is free) is relatively small, the retraining related to the channel Ch1 can be performed at a relatively free timing by forcibly freeing the channel Ch1. It is possible to do it.

特に、リトレーニングの実行タイミングにおいて２つのチャネルＣｈ０，Ｃｈ１のうちのチャネルＣｈ０にて実行すべき第１処理（ＣＰＵ処理等）が存在する場合（すなわち、リトレーニング処理の実行タイミングと第１処理の実行タイミングとが重複する場合）、第１処理に関するデータが退避用格納領域（ＳＳＤ）に退避される。そして、チャネルＣｈ０で本来行われるべき第１処理が退避用格納領域（ＳＳＤ）を用いて実行される。より具体的には、退避用格納領域に退避されたデータ（第１処理に関するデータ）を用いて第１処理が実行される。このようにして、チャネルＣｈ０が空けられる。 In particular, when there is a first process (CPU process, etc.) to be executed on the channel Ch0 of the two channels Ch0 and Ch1 at the execution timing of the retraining (that is, the execution timing of the retraining process and the first process). When the execution timing overlaps), the data related to the first process is saved in the save storage area (SSD). Then, the first process that should be originally performed on the channel Ch0 is executed using the save storage area (SSD). More specifically, the first process is executed using the data saved in the save storage area (data related to the first process). In this way, channel Ch0 is vacated.

さらに、リトレーニングの実行タイミングにおいてチャネルＣｈ１にて実行すべき第２処理（ＤＭＡ転送処理）もが存在すると判定されるときには、（空けられた）チャネルＣｈ０とＤＲＡＭ５１ａとを用いて第２処理（ＤＭＡ転送処理等）が実行される。具体的には、第２処理は、第２処理の対象データ（ＤＲＡＭ５１ｂからＤＲＡＭ５１ａに退避された対象データ）に対するチャネルＣｈ０を介したアクセスを伴って、実行される。換言すれば、チャネルＣｈ１によって実行されるべき第２処理がチャネルＣｈ０によって代行され、チャネルＣｈ１が空けられる。 Further, when it is determined that there is also a second process (DMA transfer process) to be executed on the channel Ch1 at the execution timing of the retraining, the second process (DMA) is performed using the (vacant) channel Ch0 and the DRAM 51a. Transfer processing, etc.) is executed. Specifically, the second process is executed with access via channel Ch0 to the target data of the second process (target data saved from the DRAM 51b to the DRAM 51a). In other words, the second process to be executed by the channel Ch1 is delegated by the channel Ch0, and the channel Ch1 is vacated.

このように、第１処理がＳＳＤを用いて実行されること（ＳＳＤによる代行処理）によってチャネルＣｈ０が空けられ（チャネルＣｈ０が第１処理から解放され）、さらに、チャネルＣｈ０による代行処理によって、当該チャネルＣｈ１が空けられる（第２処理から解放される）。 In this way, the channel Ch0 is vacated (channel Ch0 is released from the first process) by executing the first process using the SSD (substitute process by SSD), and further, by the surrogate process by the channel Ch0, the said Channel Ch1 is vacated (released from the second process).

そして、当該チャネルＣｈ１が空けられた状態（第２処理から解放された状態）で当該チャネルＣｈ１に関するリトレーニングＲ１が実行される。 Then, the retraining R1 related to the channel Ch1 is executed in a state where the channel Ch1 is vacant (a state in which the channel Ch1 is released from the second process).

したがって、チャネルＣｈ１にて実行すべき第２処理が存在する場合であっても、チャネルＣｈ０による代行処理によってチャネルＣｈ１が第２処理から解放され、チャネルＣｈ１に関するリトレーニングＲ１を実行することが可能である。 Therefore, even if there is a second process to be executed on the channel Ch1, the channel Ch1 is released from the second process by the proxy process by the channel Ch0, and the retraining R1 related to the channel Ch1 can be executed. be.

また、上記処理においては、チャネルＣｈ０に関するリトレーニングＲ０とチャネルＣｈ１に関するリトレーニングＲ１とが互いに独立したタイミングで実行される。したがって、２つのチャネルＣｈ０，Ｃｈ１に関するリトレーニングＲ０，Ｒ１が常に同時にのみ実行される場合に比べて、リトレーニングをより適切なタイミングで実行することが可能である。 Further, in the above processing, the retraining R0 relating to the channel Ch0 and the retraining R1 relating to the channel Ch1 are executed at timings independent of each other. Therefore, it is possible to execute the retraining at a more appropriate timing as compared with the case where the retraining R0 and R1 for the two channels Ch0 and Ch1 are always executed only at the same time.

なお、ここでは、ＤＲＡＭ５１ｂからのＤＲＡＭ５１ａへのメモリデータのコピー処理は、ステップＳ１の後（詳細にはステップＳ３の直後のステップＳ４）にて実行されているが、これに限定されず、たとえばステップＳ１よりも前に実行されてもよい。より詳細には、チャネルＣｈ１に関するリトレーニングＲ１（ステップＳ６）の実行時点から逆算した所定のタイミング（たとえば、リトレーニングの実行時点の５０ｍｓ前の時点）で（チャネルＣｈ０，Ｃｈ１の空き時間等を利用して）、当該コピー処理が実行されてもよい。特に、当該コピー処理はチャネルＣｈ０，Ｃｈ１の空き時間に分散して行われることが、さらに好ましい。これによれば、リトレーニングの実行タイミングの遅延をより適切に抑制（防止）することが可能である。 Here, the process of copying the memory data from the DRAM 51b to the DRAM 51a is executed after step S1 (specifically, step S4 immediately after step S3), but the process is not limited to this, and is not limited to this, for example, step. It may be executed before S1. More specifically, the free time of channels Ch0 and Ch1 is used at a predetermined timing (for example, 50 ms before the execution time of the retraining) calculated back from the execution time of the retraining R1 (step S6) relating to the channel Ch1. Then, the copy process may be executed. In particular, it is more preferable that the copy process is distributed in the free time of channels Ch0 and Ch1. According to this, it is possible to more appropriately suppress (prevent) the delay in the execution timing of the retraining.

また、ステップＳ７の処理についても同様である。たとえば、ＤＲＡＭ５１ａからＲＡＭ５１ｂへと戻されたデータがステップＳ９にて直ちに利用されない場合等においては、ステップＳ７の処理はステップＳ９よりも後に実行されてもよい。 The same applies to the process of step S7. For example, when the data returned from the DRAM 51a to the RAM 51b is not immediately used in step S9, the process of step S7 may be executed after step S9.

なお、上記実施形態では、第１期間ＴＭ１１においてはリトレーニングが行われない態様が例示されているが、これに限定されない。たとえば、第１期間ＴＭ１１の温度上昇速度ＶがレベルＬ０であると推定される場合にもリトレーニングが行われてもよい。より詳細には、第１期間ＴＭ１１において頻度Ｆ１（非常に低い頻度）のリトレーニングが行われ、第２期間ＴＭ１２において更に高頻度（Ｆ２，Ｆ３，...）のリトレーニングが行われてもよい。 In the above embodiment, an embodiment in which retraining is not performed in the first period TM11 is exemplified, but the present invention is not limited to this. For example, retraining may be performed even when the temperature rise rate V of the first period TM11 is estimated to be level L0. More specifically, even if the frequency F1 (very low frequency) is retrained in the first period TM11 and the frequency F2 (F2, F3, ...) Is retrained in the second period TM12. good.

＜２．第２実施形態＞
第２実施形態は、第１実施形態の変形例である。以下では、第１実施形態との相違点を中心に説明する。 <2. 2nd Embodiment>
The second embodiment is a modification of the first embodiment. Hereinafter, the differences from the first embodiment will be mainly described.

第２実施形態においては、スキャンジョブの実行中におけるリトレーニングについて説明する。 In the second embodiment, retraining during execution of the scan job will be described.

図１０は、第２実施形態に係る動作を示すタイミングチャートである。図１０においては、スキャンジョブの実行時における各チャネルの処理負荷等が示されている。 FIG. 10 is a timing chart showing the operation according to the second embodiment. FIG. 10 shows the processing load and the like of each channel when the scan job is executed.

スキャンジョブ（詳細には、所定形式ファイル（たとえばＪＰＥＧ形式ファイル）のスキャンデータ生成ジョブ）においては、画像読取処理、および所定形式ファイルへの変換処理（たとえばＪＰＥＧ圧縮処理）等が実行される。ここでは、１ページ全体の画像読取処理（光学的読取処理）が終了した後に、ＪＰＥＧ圧縮処理が開始される様子が示されている。 In a scan job (specifically, a scan data generation job of a predetermined format file (for example, a JPEG format file)), an image reading process, a conversion process to a predetermined format file (for example, a JPEG compression process), and the like are executed. Here, it is shown that the JPEG compression process is started after the image reading process (optical reading process) for the entire page is completed.

このうち、画像読取処理におけるメモリ処理負荷は比較的大きく、ＪＰＥＧ圧縮処理におけるメモリ処理負荷も比較的大きい。 Of these, the memory processing load in the image reading process is relatively large, and the memory processing load in the JPEG compression process is also relatively large.

このような特性に着目し、この実施形態では、スキャンジョブの全期間において所定程度よりも大きな温度上昇（詳細には、温度上昇速度Ｖ１１よりも大きな温度上昇速度Ｖ）が発生する旨が推定され、スキャンジョブの全期間において比較的高い頻度（たとえば、レベルＬ１～Ｌ３のいずれか）でリトレーニングが実行される。 Focusing on such characteristics, in this embodiment, it is estimated that a temperature rise larger than a predetermined level (specifically, a temperature rise rate V larger than the temperature rise rate V11) occurs during the entire period of the scan job. , Retraining is performed relatively frequently (eg, at any of levels L1 to L3) over the entire duration of the scan job.

より詳細には、ＣＰＵ３１は、スキャンジョブに関する処理期間を、光学的な画像読取処理（ＤＭＡ転送処理を含む）が実行される第１期間ＴＭ２１（初期期間とも称する）（たとえば５秒）と当該第１期間より後の第２期間ＴＭ２２とを含む複数の期間に区分する。第２期間ＴＭ２２では、ＪＰＥＧ圧縮処理等が実行される。第１期間ＴＭ２１はジョブの第１段階（ＤＭＡ転送処理の実行を伴う期間）とも称され、第２期間ＴＭ２２はジョブの第２段階（ＪＰＥＧ圧縮処理の実行を伴う期間）とも称される。なお、スキャンジョブでは、ＤＭＡ転送処理として、画像読取部２のラインセンサ（不図示）からＤＲＡＭ５１への（ＤＭＡコントローラ４１による）データ転送処理等が実行される。 More specifically, the CPU 31 sets the processing period related to the scan job to the first period TM21 (also referred to as an initial period) (for example, 5 seconds) in which the optical image reading process (including the DMA transfer process) is executed. It is divided into a plurality of periods including the second period TM22 after the first period. In the second period TM22, JPEG compression processing and the like are executed. The first period TM21 is also referred to as the first stage of the job (the period accompanied by the execution of the DMA transfer process), and the second period TM22 is also referred to as the second stage of the job (the period accompanied by the execution of the JPEG compression process). In the scan job, as the DMA transfer process, a data transfer process (by the DMA controller 41) from the line sensor (not shown) of the image reading unit 2 to the DRAM 51 is executed.

特に、ＣＰＵ３１は、ジョブの種類がスキャンジョブであることに基づいて、ＤＭＡ転送処理の実行を伴う第１期間ＴＭ２１においてはメモリの処理負荷が大きく且つメモリの温度上昇が大きい旨を推定するとともに、ＤＭＡ転送処理の実行後の期間である第２期間ＴＭ２２（ＪＰＥＧ圧縮処理の実行期間）においてもメモリの処理負荷が大きく且つメモリの温度上昇が大きい旨を推定する。また、ＣＰＵ３１は、スキャンジョブの各期間ＴＭ２１，ＴＭ２２におけるメモリ処理負荷はいずれもＰＣプリントジョブの第１期間ＴＭ１１におけるメモリの処理負荷よりも高い旨を推定する。このような推定結果に基づき、ＣＰＵ３１は、さらに、スキャンジョブの各期間ＴＭ２１，ＴＭ２２におけるメモリの温度上昇はいずれもＰＣプリントジョブの第１期間ＴＭ１１におけるメモリの温度上昇よりも大きい旨を推定する。 In particular, the CPU 31 estimates that the memory processing load is large and the memory temperature rise is large in the first period TM21 accompanied by the execution of the DMA transfer process, based on the job type being the scan job. It is estimated that the processing load of the memory is large and the temperature rise of the memory is large even in the second period TM22 (execution period of the JPEG compression process), which is the period after the execution of the DMA transfer process. Further, the CPU 31 estimates that the memory processing load in each of the scan job periods TM21 and TM22 is higher than the memory processing load in the first period TM11 of the PC print job. Based on such an estimation result, the CPU 31 further estimates that the temperature rise of the memory in each of the scan job periods TM21 and TM22 is larger than the temperature rise of the memory in the first period TM11 of the PC print job.

たとえば、第１期間ＴＭ２１，ＴＭ２２におけるメモリ温度上昇度合いは、レベルＬ１～Ｌ３のいずれか（レベルＬ０よりも大きなレベル）であると推定される。 For example, the degree of memory temperature rise in the first period TM21 and TM22 is estimated to be any of levels L1 to L3 (a level larger than level L0).

これらの推定結果に基づき、ＣＰＵ３１は、第１期間ＴＭ２１においては、リトレーニングを比較的高頻度（たとえば頻度Ｆ１～Ｆ３のいずれか）で行い、第２期間ＴＭ２２においても、比較的高頻度（たとえば頻度Ｆ１～Ｆ３のいずれか）でリトレーニングを実行する。スキャンジョブの何れの期間ＴＭ２１，ＴＭ２２においても、ＰＣプリントジョブにおける第１期間ＴＭ１１におけるリトレーニングの実行頻度（たとえば、頻度Ｆ０）よりも高い頻度でリトレーニングが実行される。なお、頻度Ｆ０は、「ゼロ」であり、リトレーニングが実行されないことを意味する。 Based on these estimation results, the CPU 31 performs retraining relatively frequently (for example, one of frequencies F1 to F3) in the first period TM21, and relatively frequently (for example, in the second period TM22). Retraining is performed with a frequency of F1 to F3). In any of the scan job periods TM21 and TM22, the retraining is executed at a frequency higher than the execution frequency (for example, frequency F0) of the retraining in the first period TM11 in the PC print job. The frequency F0 is "zero", which means that retraining is not executed.

このように、実行対象ジョブがスキャンジョブである場合、スキャンジョブの実行期間のうち当該スキャンジョブの初期期間（ＤＭＡ転送処理を伴う初期期間）ＴＭ２１と当該初期期間におけるＤＭＡ転送処理処理の終了後の所定期間ＴＭ２２とのいずれにおいても、実行対象ジョブの実行に伴う温度上昇は所定程度よりも大きいと推定されて、比較的高い頻度でリトレーニングが実行される。なお、実行対象ジョブがプリントジョブである場合には、当該プリントジョブの実行期間のうちＤＭＡ転送処理の実行が開始される前の初期期間ＴＭ１１（図４）においては、プリントジョブの実行に伴う温度上昇は所定程度よりも小さいと推定されてリトレーニングは実行されない（あるいは、非常に低い頻度でリトレーニングが実行される）。端的に言えば、実行対象ジョブがプリントジョブであるかスキャンジョブであるかに応じて、異なるタイミングでリトレーニングが実行される。 In this way, when the job to be executed is a scan job, the initial period of the scan job (initial period accompanied by the DMA transfer process) TM21 in the execution period of the scan job and after the end of the DMA transfer process in the initial period In any of the predetermined periods TM22, it is estimated that the temperature rise associated with the execution of the job to be executed is larger than a predetermined degree, and the retraining is executed at a relatively high frequency. If the job to be executed is a print job, the temperature associated with the execution of the print job in the initial period TM11 (FIG. 4) before the execution of the DMA transfer process is started in the execution period of the print job. The rise is estimated to be less than a given and no retraining is performed (or retraining is performed very infrequently). In short, retraining is executed at different timings depending on whether the job to be executed is a print job or a scan job.

また、第２実施形態においても、ＣＰＵ３１は、ジョブの設定内容にも基づいてメモリの温度変化状況を推定する。そして、ＣＰＵ３１は、温度変化状況の推定結果に基づいてリトレーニングの実行タイミングを決定する。 Further, also in the second embodiment, the CPU 31 estimates the temperature change state of the memory based on the setting contents of the job. Then, the CPU 31 determines the execution timing of the retraining based on the estimation result of the temperature change state.

具体的には、ＣＰＵ３１は、ジョブの実行に伴うＤＲＡＭ５１の温度上昇速度Ｖ（＝ΔＴ／Δｔ）をジョブの設定内容に基づいて推定する。 Specifically, the CPU 31 estimates the temperature rise rate V (= ΔT / Δt) of the DRAM 51 accompanying the execution of the job based on the setting contents of the job.

たとえば、スキャンジョブの設定項目「読取解像度」の設定内容（「３００ｄｐｉ」、「６００ｄｐｉ」あるいは「１２００ｄｐｉ」等）に基づいて、ＣＰＵ３１は、温度上昇速度Ｖを推定する。詳細には、「読取解像度」の設定内容が「１２００ｄｐｉ」に設定されている場合には、ＤＲＡＭ５１の温度上昇速度Ｖが所定程度（第１の基準値（閾値）ＴＨ２（値Ｖ１２））よりも大きいと推定される。特に、この場合、ＤＲＡＭ５１の温度上昇速度Ｖは、第２の基準値ＴＨ３（値Ｖ１３）よりも更に大きい（レベルＬ３）と推定される。 For example, the CPU 31 estimates the temperature rise rate V based on the setting contents (“300 dpi”, “600 dpi”, “1200 dpi”, etc.) of the setting item “reading resolution” of the scan job. Specifically, when the setting content of "reading resolution" is set to "1200 dpi", the temperature rise rate V of the DRAM 51 is higher than a predetermined degree (first reference value (threshold value) TH2 (value V12)). Estimated to be large. In particular, in this case, the temperature rise rate V of the DRAM 51 is estimated to be even larger (level L3) than the second reference value TH3 (value V13).

一方、「読取解像度」の設定内容が「３００ｄｐｉ」に設定されている場合には、ＤＲＡＭ５１の温度上昇速度Ｖが所定程度（閾値ＴＨ２）よりも小さい（レベルＬ１）と推定される。 On the other hand, when the setting content of the "reading resolution" is set to "300 dpi", it is estimated that the temperature rise speed V of the DRAM 51 is smaller than a predetermined degree (threshold value TH2) (level L1).

なお、ここでは、「読取解像度」の設定内容が「６００ｄｐｉ」に設定されている場合には、ＤＲＡＭ５１の温度上昇速度Ｖは所定程度（閾値ＴＨ２）よりも大きい、と推定される。より詳細には、この場合、ＤＲＡＭ５１の温度上昇速度Ｖは第２の基準値ＴＨ３よりは小さい（レベルＬ２）、と推定される。 Here, when the setting content of the "reading resolution" is set to "600 dpi", it is estimated that the temperature rise speed V of the DRAM 51 is larger than a predetermined degree (threshold value TH2). More specifically, in this case, it is estimated that the temperature rise rate V of the DRAM 51 is smaller than the second reference value TH3 (level L2).

換言すれば、レベルＬ３は、閾値ＴＨ３よりも大きな温度上昇速度を有するレベルであり、レベルＬ２は、閾値ＴＨ２よりも大きく且つ閾値ＴＨ３未満の温度上昇速度Ｖを有するレベルである。また、レベルＬ１は、閾値ＴＨ１よりも大きく且つ閾値ＴＨ２未満の温度上昇速度Ｖを有するレベルであり、レベルＬ０は、閾値ＴＨ１未満の温度上昇速度Ｖを有するレベルである。ただし、ＴＨ１＜ＴＨ２＜ＴＨ３、である。なお、温度上昇速度Ｖと閾値との比較において等号が成立するときには、互いに隣接するレベルのいずれであると判定されてもよい。たとえば、温度上昇速度Ｖが閾値ＴＨ２に等しい場合には、当該温度上昇速度ＶはレベルＬ２，Ｌ１のいずれであると判定されてもよい。 In other words, the level L3 is a level having a temperature rise rate larger than the threshold value TH3, and the level L2 is a level having a temperature rise rate V larger than the threshold value TH2 and less than the threshold value TH3. Further, the level L1 is a level having a temperature rise rate V larger than the threshold value TH1 and less than the threshold value TH2, and the level L0 is a level having a temperature rise rate V less than the threshold value TH1. However, TH1 <TH2 <TH3. When the equal sign is established in the comparison between the temperature rise rate V and the threshold value, it may be determined that the level is adjacent to each other. For example, when the temperature rise rate V is equal to the threshold value TH2, it may be determined that the temperature rise rate V is any of the levels L2 and L1.

このように、ジョブの読取解像度として「１２００ｄｐｉ」が設定されている場合にジョブの実行に伴って発生する温度上昇は、「１２００ｄｐｉ」よりも低い「６００ｄｐｉ」（あるいは「３００ｄｐｉ」）が読取解像度として設定されている場合にジョブの実行に伴って発生する温度上昇よりも大きい旨、が推定される。 In this way, when "1200 dpi" is set as the reading resolution of the job, the temperature rise that occurs with the execution of the job is "600 dpi" (or "300 dpi"), which is lower than "1200 dpi", as the reading resolution. If it is set, it is estimated that it is larger than the temperature rise that occurs with the execution of the job.

そして、温度上昇速度Ｖが複数段階（レベルＬ１，Ｌ２，Ｌ３等）のいずれであるかに応じて、リトレーニングの実行タイミングが決定される。詳細には、レベルＬ１に対しては頻度Ｆ１（たとえば、４００ｍｓ（ミリ秒）ごと）でリトレーニングが実行される。また、レベルＬ２に対しては頻度Ｆ２（たとえば、２００ｍｓ（ミリ秒）ごと）でリトレーニングが実行され、レベルＬ３に対しては頻度Ｆ３（たとえば、１００ｍｓ（ミリ秒）ごと）でリトレーニングが実行される。ここで、Ｌ１＜Ｌ２＜Ｌ３，Ｆ１＜Ｆ２＜Ｆ３、である。 Then, the execution timing of the retraining is determined according to which of the plurality of stages (levels L1, L2, L3, etc.) the temperature rise rate V is. Specifically, retraining is performed at a frequency F1 (eg, every 400 ms (milliseconds)) for level L1. Further, retraining is executed at a frequency F2 (for example, every 200 ms (milliseconds)) for level L2, and retraining is executed at a frequency F3 (for example, every 100 ms (milliseconds)) for level L3. Will be done. Here, L1 <L2 <L3, F1 <F2 <F3.

なお、リトレーニングは第１実施形態と同様の動作（図９）によって実行されればよい。ただし、上述のように、第２実施形態に係るスキャンジョブのＤＭＡ転送処理では画像読取部２のラインセンサからＤＲＡＭ５１へのデータ転送処理（ＤＲＡＭ５１への書込処理）が実行されるので、図９のステップＳ４では、退避すべきデータが未だ存在していない。したがって、ステップＳ４のデータ退避処理（ＤＲＡＭ５１ｂからＤＲＡＭ５１ａへのデータ退避処理）は不要である。 The retraining may be performed by the same operation as in the first embodiment (FIG. 9). However, as described above, in the DMA transfer process of the scan job according to the second embodiment, the data transfer process (write process to the DRAM 51) from the line sensor of the image reading unit 2 to the DRAM 51 is executed, so that FIG. In step S4 of the above, the data to be saved does not yet exist. Therefore, the data saving process (data saving process from DRAM 51b to DRAM 51a) in step S4 is unnecessary.

＜３．第３実施形態＞
第３実施形態は、第１実施形態等の変形例である。以下では、第１実施形態との相違点を中心に説明する。 <3. Third Embodiment>
The third embodiment is a modification of the first embodiment and the like. Hereinafter, the differences from the first embodiment will be mainly described.

第３実施形態においては、複数のジョブ（複数の異なる種類のジョブ）が同時並列的に実行される状況（換言すれば、マルチジョブの並列的実行中）におけるリトレーニングについて説明する。 In the third embodiment, retraining in a situation where a plurality of jobs (a plurality of different types of jobs) are executed in parallel (in other words, a multi-job is being executed in parallel) will be described.

第３実施形態においては、第１実施形態と同様にＰＣプリントジョブが実行される。ただし、第３実施形態においては、当該ＰＣプリントジョブの実行中に別の種類のジョブ（たとえば、外部端末を用いたリモート操作ジョブ）もが実行される。この結果、当該別のジョブの実行時点から暫時の期間においては、複数の種類のジョブが実行される。 In the third embodiment, the PC print job is executed in the same manner as in the first embodiment. However, in the third embodiment, another type of job (for example, a remote operation job using an external terminal) is also executed during the execution of the PC print job. As a result, a plurality of types of jobs are executed for a period of time from the time when the other job is executed.

図１１は、第３実施形態に係る動作を示すタイミングチャートである。図１１においては、互いに異なる種類の複数のジョブが同時並列的に実行される際における各チャネルの処理負荷等が示されている。 FIG. 11 is a timing chart showing the operation according to the third embodiment. FIG. 11 shows the processing load of each channel when a plurality of jobs of different types are executed in parallel at the same time.

第３実施形態においては、ＰＣプリントジョブが第１実施形態と同様に実行されている状況において、さらにリモート操作ジョブもが時刻ｔ３３において開始される。 In the third embodiment, in the situation where the PC print job is executed in the same manner as in the first embodiment, the remote operation job is also started at time t33.

リモート操作ジョブは、タブレット端末などの外部装置（リモート端末）７０（図２参照）からのリモート操作をネットワーク１０８を介してＭＦＰ１０が受け付けるためのジョブである。ＭＦＰ１０は、リモート操作用の画面（ＭＦＰ１０の操作パネル部６ｃに表示される画面と同様の画面）の表示用データ（画像データ）を生成し、当該表示用データを外部装置７０に転送する。外部装置７０は、当該表示用データに基づく画像（画面）を外部装置７０の表示部に表示し、ユーザからの操作を受け付ける。外部装置７０は、ユーザからの指示内容（操作内容）をＭＦＰ１０に転送し、ＭＦＰ１０は、当該指示内容に基づく処理（コピー設定処理およびコピー開始処理等）を実行する。 The remote operation job is a job for the MFP 10 to accept a remote operation from an external device (remote terminal) 70 (see FIG. 2) such as a tablet terminal via the network 108. The MFP 10 generates display data (image data) for a screen for remote operation (a screen similar to the screen displayed on the operation panel unit 6c of the MFP 10), and transfers the display data to the external device 70. The external device 70 displays an image (screen) based on the display data on the display unit of the external device 70, and accepts an operation from the user. The external device 70 transfers the instruction content (operation content) from the user to the MFP 10, and the MFP 10 executes processing (copy setting processing, copy start processing, etc.) based on the instruction content.

図１１の中段においては、第３実施形態に係るチャネルＣｈ０のメモリ処理負荷が示されており、図１１の下段においては、第３実施形態に係るチャネルＣｈ１のメモリ処理負荷が示されている。また、参考のため、図１１の最上段においては、リモート操作ジョブ（特にリモート操作画面生成処理）によるメモリ処理負荷（チャネルＣｈ１のメモリ処理負荷）のみが示されている。特に、図１１の中段（且つ時刻ｔ３３以降）においては、プリントジョブにおけるチャネルＣｈ０のメモリ処理負荷（図４の上段も参照）（砂地ハッチング部分等参照）に対して、リモート操作ジョブのみによるチャネルＣｈ０のメモリ処理負荷（図１１の最上段参照）（特にクロスハッチング部分参照）が重畳されて示されている。 The middle part of FIG. 11 shows the memory processing load of the channel Ch0 according to the third embodiment, and the lower part of FIG. 11 shows the memory processing load of the channel Ch1 according to the third embodiment. Further, for reference, only the memory processing load (memory processing load of channel Ch1) by the remote operation job (particularly the remote operation screen generation processing) is shown in the uppermost stage of FIG. In particular, in the middle stage of FIG. 11 (and after time t33), the channel Ch0 only by the remote operation job is applied to the memory processing load of the channel Ch0 in the print job (see also the upper part of FIG. 4) (see the sandy hatched portion, etc.). The memory processing load (see the top row of FIG. 11) (particularly, see the cross-hatched portion) is superimposed and shown.

第３実施形態の実行期間ＴＭ３１においては第１実施形態の期間ＴＭ１１（図４参照）と同様の処理負荷が生じ、第３実施形態の実行期間ＴＭ３２においては第１実施形態の期間ＴＭ１２（図４参照）と同様の処理負荷が生じる。 In the execution period TM31 of the third embodiment, the same processing load as the period TM11 of the first embodiment (see FIG. 4) occurs, and in the execution period TM32 of the third embodiment, the period TM12 of the first embodiment (FIG. 4). The same processing load as (see) occurs.

また、第３実施形態の実行期間ＴＭ３３（時刻ｔ３３～時刻ｔ３９）においては、プリントジョブ（特にチャネルＣｈ１を利用したＤＭＡ転送処理）とリモート操作ジョブとが同時並列的に実行される。 Further, in the execution period TM33 (time t33 to time t39) of the third embodiment, the print job (particularly the DMA transfer process using the channel Ch1) and the remote operation job are executed in parallel at the same time.

ここでは、ＣＰＵ３１は、複数のジョブが同時並列的に実行される場合に当該複数のジョブの実行に伴って発生する温度上昇は、単一のジョブが単独で実行される場合に当該単一のジョブの実行に伴って発生する温度上昇よりも大きい旨を推定する。 Here, in the CPU 31, when a plurality of jobs are executed in parallel, the temperature rise generated by the execution of the plurality of jobs is the single temperature rise when the single job is executed independently. Estimate that it is larger than the temperature rise that occurs with job execution.

そして、複数の種類のジョブが同時並列的に実行される場合、単一の種類のジョブが単独で実行される場合よりも高い頻度でリトレーニングが実行されるように、リトレーニングの実行タイミングが決定される。 Then, when multiple types of jobs are executed in parallel, the retraining execution timing is set so that the retraining is executed more frequently than when a single type of job is executed alone. It is determined.

具体的には、マルチジョブの実行期間ＴＭ３３（時刻ｔ３３～時刻ｔ３９）においては、シングルジョブの実行期間ＴＭ３１，ＴＭ３２よりも大きな温度上昇が発生する旨を推定する。たとえば、マルチジョブの実行期間ＴＭ３３においては、レベルＬ３の温度上昇速度Ｖ（シングルジョブの実行期間ＴＭ３１，ＴＭ３２における温度上昇レベルＬ０，Ｌ１よりも大きな温度上昇レベル）が発生する旨が推定される。また、シングルジョブの実行期間ＴＭ３１，ＴＭ３２においては、マルチジョブの実行期間ＴＭ３３よりも小さな温度上昇が発生する旨を推定する。たとえば、実行期間ＴＭ３１においては、レベルＬ０の温度上昇速度Ｖが発生する旨が推定され、実行期間ＴＭ３２においては、レベルＬ１の温度上昇速度Ｖが発生する旨が推定される。 Specifically, it is estimated that in the multi-job execution period TM33 (time t33 to time t39), a larger temperature rise occurs than in the single job execution periods TM31 and TM32. For example, it is estimated that the temperature rise rate V at the level L3 (the temperature rise level larger than the temperature rise levels L0 and L1 in the single job execution periods TM31 and TM32) occurs in the multi-job execution period TM33. Further, in the single job execution periods TM31 and TM32, it is estimated that a temperature rise smaller than that in the multi-job execution period TM33 occurs. For example, in the execution period TM31, it is estimated that the temperature rise rate V at the level L0 is generated, and in the execution period TM32, it is estimated that the temperature rise rate V at the level L1 is generated.

当該推定結果に基づき、ＣＰＵ３１は、シングルジョブの実行期間ＴＭ３１においてはリトレーニングを行わず（あるいは非常に低い頻度でリトレーニングを実行し）、シングルジョブの実行期間ＴＭ３２においては、低い頻度（たとえば頻度Ｆ１）でリトレーニングを実行する。一方、マルチジョブの実行期間ＴＭ３３においては、シングルジョブの実行期間ＴＭ３１，ＴＭ３２における実行頻度よりも高い頻度（たとえば頻度Ｆ３）でリトレーニングを実行する。 Based on the estimation result, the CPU 31 does not retrain (or retrains very infrequently) in the single job execution period TM31, and has a low frequency (for example, frequency) in the single job execution period TM32. Perform retraining in F1). On the other hand, in the execution period TM33 of the multi-job, retraining is executed at a frequency higher than the execution frequency in the execution periods TM31 and TM32 of the single job (for example, frequency F3).

たとえば、ＣＰＵ３１は、シングルジョブの第１の実行期間ＴＭ３１においてはリトレーニングを行わない。また、ＣＰＵ３１は、シングルジョブの第２の実行期間ＴＭ３２においては４００ｍｓ（ミリ秒）ごとにリトレーニングを実行する。さらに、ＣＰＵ３１は、マルチジョブの実行期間ＴＭ３３においては、１００ｍｓ（ミリ秒）ごとにリトレーニングを実行する。 For example, the CPU 31 does not perform retraining during the first execution period TM31 of the single job. Further, the CPU 31 executes retraining every 400 ms (milliseconds) in the second execution period TM32 of the single job. Further, the CPU 31 executes retraining every 100 ms (milliseconds) in the multi-job execution period TM33.

なお、第３実施形態において、さらに各ジョブの設定内容にも基づいて、リトレーニングの頻度が変更されてもよい。たとえば、プリントジョブの「出力解像度」の設定内容が「６００ｄｐｉ」に設定されている場合、実行期間ＴＭ３２の温度上昇速度ＶがレベルＬ２である旨が推定され、実行期間ＴＭ３２において２００ｍｓ（ミリ秒）ごとにリトレーニングが実行されてもよい。 In the third embodiment, the frequency of retraining may be changed based on the setting contents of each job. For example, when the setting content of the "output resolution" of the print job is set to "600 dpi", it is estimated that the temperature rise speed V of the execution period TM32 is the level L2, and the execution period TM32 is 200 ms (milliseconds). Retraining may be performed on a case-by-case basis.

＜４．変形例等＞
以上、この発明の実施の形態について説明したが、この発明は上記説明した内容のものに限定されるものではない。 <4. Modification example>
Although the embodiments of the present invention have been described above, the present invention is not limited to the contents described above.

たとえば、上記各実施形態においては、リトレーニングの実行タイミング（ステップＳ６）において、２つのチャネルのうちの双方のチャネルにてそれぞれ（本来）実行すべき処理（第１処理および第２処理）が存在する場合について例示している（図９参照）が、これに限定されない。たとえば、リトレーニングの実行タイミング（ステップＳ６）において、２つのチャネルのうちのチャネルＣｈ１にて実行すべき第２処理が存在するものの、チャネルＣｈ０にて実行すべき第１処理が存在しない場合には、図１２に示すような処理が行われても良い。図１２においては、ステップＳ３，Ｓ８の処理等（ＳＳＤへのスワップを伴うＳＳＤによる代行処理等）が実行されない。これらの点で図１２の動作は図９の動作と相違する。 For example, in each of the above embodiments, at the retraining execution timing (step S6), there are processes (first process and second process) that should be (original) executed in both channels of the two channels. (See FIG. 9), but is not limited to this. For example, at the retraining execution timing (step S6), when there is a second process to be executed on channel Ch1 of the two channels, but there is no first process to be executed on channel Ch0. , The processing as shown in FIG. 12 may be performed. In FIG. 12, the processes of steps S3 and S8 (such as proxy processing by SSD accompanied by swap to SSD) are not executed. In these respects, the operation of FIG. 12 differs from the operation of FIG.

具体的には、チャネルＣｈ１に関するリトレーニングタイミングが到来すると、当該チャネルＣｈ１でのリトレーニングＲ１のための準備処理が先ず実行される。具体的には、当該リトレーニングＲ１中のＤＭＡ転送処理をチャネルＣｈ０側で代行するための準備処理等が実行される。 Specifically, when the retraining timing for the channel Ch1 arrives, the preparatory process for the retraining R1 on the channel Ch1 is first executed. Specifically, a preparatory process or the like for substituting the DMA transfer process in the retraining R1 on the channel Ch0 side is executed.

詳細には、チャネルＣｈ１側のＤＲＡＭ５１ｂに格納されている転送対象のメモリデータがチャネルＣｈ０側のＤＲＡＭ５１ａへとコピーされる（ステップＳ４）。より具体的には、リトレーニングＲ１中に転送されるべきメモリデータ（たとえば、数ライン分のメモリデータ）が特定され、当該メモリデータがＤＲＡＭ５１ｂからＤＲＡＭ５１ａへと転送される。 Specifically, the memory data to be transferred stored in the DRAM 51b on the channel Ch1 side is copied to the DRAM 51a on the channel Ch0 side (step S4). More specifically, the memory data to be transferred during the retraining R1 (for example, memory data for several lines) is specified, and the memory data is transferred from the DRAM 51b to the DRAM 51a.

そして、チャネルＣｈ１を用いて行われるべきＤＭＡ転送処理がチャネルＣｈ０を用いて実行される。すなわち、ＤＭＡ転送処理がチャネルＣｈ０によって代行される（ステップＳ５）。 Then, the DMA transfer process to be performed using the channel Ch1 is executed using the channel Ch0. That is, the DMA transfer process is delegated by the channel Ch0 (step S5).

さらに、このような代行処理に並行して、チャネルＣｈ１側ではリトレーニングＲ１が実行される（ステップＳ６）。 Further, in parallel with such proxy processing, retraining R1 is executed on the channel Ch1 side (step S6).

当該リトレーニングＲ１が終了すると、チャネルＣｈ０側で実行されていたＤＭＡ転送処理の対象データがチャネルＣｈ１側へと戻される（再びコピーされる）（ステップＳ７）。 When the retraining R1 is completed, the target data of the DMA transfer process executed on the channel Ch0 side is returned (copied) to the channel Ch1 side (step S7).

以後、チャネルＣｈ１では通常通り、ＤＭＡ転送処理（ステップＳ９）が実行される。 After that, the DMA transfer process (step S9) is executed on the channel Ch1 as usual.

以上のような処理によれば、チャネルＣｈ１の空きタイミング（チャネルＣｈ１が空いているタイミング）が比較的少ないときであっても、チャネルＣｈ１に関するリトレーニングを比較的自由なタイミングで実行することが可能である。 According to the above processing, even when the free timing of the channel Ch1 (the timing when the channel Ch1 is free) is relatively small, the retraining related to the channel Ch1 can be executed at a relatively free timing. Is.

また、上記各実施形態では、２つのチャネルＣｈ０，Ｃｈ１を有するメモリコントローラにおいて、一方のチャネルがビジーである場合、ＣＰＵ３１は、当該一方のチャネルで行うべき処理を他方のチャネルに移管しているが、これに限定されない。たとえば、単一のチャネルのみを有するメモリコントローラにおいて当該単一のチャネル（およびＤＲＡＭ５１）がビジーである場合、ＣＰＵ３１は、当該単一のチャネルを用いて行うべき処理（たとえばＤＭＡ転送処理）を、別の記憶装置（ＳＳＤ等）内の格納領域（退避用格納領域）に移管してもよい。そして、空けられた当該単一のチャネルに関してリトレーニングが実行されればよい。 Further, in each of the above embodiments, in the memory controller having two channels Ch0 and Ch1, when one channel is busy, the CPU 31 transfers the processing to be performed in the one channel to the other channel. , Not limited to this. For example, in a memory controller having only a single channel, if the single channel (and DRAM 51) is busy, the CPU 31 separates the processing to be performed using the single channel (eg DMA transfer processing). It may be transferred to a storage area (storage area for evacuation) in the storage device (SSD or the like). Then, retraining may be performed for the single channel that has been vacated.

図１３は、このような変形例に係るリトレーニングの詳細動作を示すタイミングチャートである。 FIG. 13 is a timing chart showing a detailed operation of retraining according to such a modification.

ＤＲＡＭ５１（単一のチャネルＣｈ０のみを利用可能）に関するリトレーニングＲ１のタイミングが到来すると、当該リトレーニングＲ１のための準備処理が実行される。 When the timing of the retraining R1 regarding the DRAM 51 (only a single channel Ch0 can be used) arrives, the preparatory process for the retraining R1 is executed.

具体的には、当該リトレーニングＲ１の実行期間中のＤＭＡ転送処理を退避用格納領域（ＳＳＤ等）にて代行するための準備処理等が実行される。 Specifically, a preparatory process or the like for substituting the DMA transfer process during the execution period of the retraining R1 in the save storage area (SSD or the like) is executed.

詳細には、ＤＲＡＭ５１に格納されている転送対象のメモリデータが退避用格納領域（ＳＳＤ）へとコピーされる（ステップＳ４４）。より具体的には、リトレーニングＲ１中に転送されるべきメモリデータ（たとえば、数ライン分のメモリデータ）が特定され、当該メモリデータがＤＲＡＭ５１からＳＳＤへと転送される。 Specifically, the memory data to be transferred stored in the DRAM 51 is copied to the save storage area (SSD) (step S44). More specifically, the memory data to be transferred during the retraining R1 (for example, memory data for several lines) is specified, and the memory data is transferred from the DRAM 51 to the SSD.

そして、チャネルＣｈ１を用いて行われるべきＤＭＡ転送処理がＳＳＤを用いて実行される。すなわち、ＤＭＡ転送処理がＳＳＤによって代行される（ステップＳ４５）。具体的には、ＤＭＡコントローラ４１は、ＳＳＤにコピーされていたデータを当該ＳＳＤのＳＡＴＡコントローラ４４等を用いて転送する処理等を実行する。このようにＳＳＤを用いた代行処理が実行される。 Then, the DMA transfer process to be performed using the channel Ch1 is executed using the SSD. That is, the DMA transfer process is performed on behalf of the SSD (step S45). Specifically, the DMA controller 41 executes a process of transferring the data copied to the SSD using the SATA controller 44 or the like of the SSD. In this way, the proxy processing using the SSD is executed.

さらに、このような代行処理に並行して、ＤＲＡＭ５１側ではリトレーニングＲ１が実行される（ステップＳ４６）。 Further, in parallel with such proxy processing, retraining R1 is executed on the DRAM 51 side (step S46).

当該リトレーニングＲ１が終了すると、ＳＳＤ等によって実行されていたＤＭＡ転送処理の対象データがＤＲＡＭ５１へと戻される（再びコピーされる）（ステップＳ４７）。以後、ＤＲＡＭ５１では通常通り、ＤＭＡ転送処理等（ステップＳ４９）が実行される。 When the retraining R1 is completed, the target data of the DMA transfer process executed by the SSD or the like is returned (copied again) to the DRAM 51 (step S47). After that, the DRAM 51 executes the DMA transfer process and the like (step S49) as usual.

以上のように、ＤＲＡＭ５１に関するリトレーニングの実行タイミングにおいてＤＲＡＭ５１を用いて実行すべき処理（ＤＭＡ転送処理等）が存在する場合、ＣＰＵ３１は、代行付随型リトレーニングを実行する。具体的には、ＣＰＵ３１は、当該処理（ＤＭＡ転送処理等）に関するデータをＳＳＤ（退避用格納領域）に退避するとともに当該処理を当該ＳＳＤを用いて実行させることによって、ＤＲＡＭ５１を当該処理から解放した上で、ＤＲＡＭ５１に関するリトレーニングを実行する。このような処理によっても、ＤＲＡＭ５１に関するリトレーニングを比較的自由なタイミングで実行することが可能である。 As described above, when there is a process (DMA transfer process or the like) to be executed using the DRAM 51 at the execution timing of the retraining related to the DRAM 51, the CPU 31 executes the proxy accompanying retraining. Specifically, the CPU 31 releases the DRAM 51 from the process by saving the data related to the process (DMA transfer process, etc.) to the SSD (save storage area) and executing the process using the SSD. Above, the retraining related to the DRAM 51 is performed. Even by such processing, it is possible to execute the retraining related to the DRAM 51 at a relatively free timing.

なお、ここでは、ＤＲＡＭ５１からのＳＳＤへのメモリデータのコピー処理は、ステップＳ４４にて実行されているが、これに限定されない。たとえば、リトレーニングの実行時点から逆算した所定のタイミング（たとえば、リトレーニングの実行時点の５０ｍｓ前の時点）で（ＤＲＡＭ５１の空き時間等を利用して）、当該コピー処理が実行されてもよい。特に、当該コピー処理はＤＲＡＭ５１の空き時間に分散して行われることが、さらに好ましい。これによれば、リトレーニングの実行タイミングの遅延をより適切に抑制（防止）することが可能である。 Here, the process of copying the memory data from the DRAM 51 to the SSD is executed in step S44, but the process is not limited to this. For example, the copy process may be executed at a predetermined timing (for example, 50 ms before the execution time of the retraining) calculated back from the execution time of the retraining (using the free time of the DRAM 51 or the like). In particular, it is more preferable that the copy process is distributed in the free time of the DRAM 51. According to this, it is possible to more appropriately suppress (prevent) the delay in the execution timing of the retraining.

また、ステップＳ４７の処理についても同様である。たとえば、ステップＳ４７の処理は、ステップＳ４９よりも後に実行されてもよい。 The same applies to the process of step S47. For example, the process of step S47 may be executed after step S49.

また、上記各実施形態においては、ジョブの種類とジョブの設定内容との双方に基づいてメモリの温度変化状況が推定され、当該温度変化状況の推定結果に基づいてリトレーニングの実行タイミングが決定されているが、これに限定されない。たとえば、ジョブの種類とジョブの設定内容との一方のみに基づいて、メモリの温度変化状況が推定され、当該温度変化状況の推定結果に基づいてリトレーニングの実行タイミングが決定されてもよい。 Further, in each of the above embodiments, the temperature change status of the memory is estimated based on both the job type and the job setting content, and the retraining execution timing is determined based on the estimation result of the temperature change status. However, it is not limited to this. For example, the temperature change status of the memory may be estimated based on only one of the job type and the job setting content, and the retraining execution timing may be determined based on the estimation result of the temperature change status.

また、上記各実施形態においては、メモリの温度上昇速度Ｖが推定され、温度上昇速度Ｖの程度に応じてリトレーニングの実行タイミング（実行頻度）が決定されているが、これに限定されない。たとえば、ジョブの実行に伴って一定程度の温度上昇（ΔＴ１）が発生したことが当該ジョブの設定内容に基づき推定されるごとに、ＣＰＵ３１がリトレーニングを実行するようにしてもよい。より詳細には、温度が所定値（たとえば１℃）上昇したことが推定されるごとに、上述のような代行付随型リトレーニング処理（図９等参照）が実行されてもよい。より具体的には、メモリの温度変化が所定値ΔＴ１（たとえば１度）を越えない場合にはリトレーニングが実行されず、メモリの温度変化が所定値ΔＴ１を越える場合にはリトレーニングが実行されればよい。このようにして、メモリの温度上昇状況（温度変化状況）の推定結果に基づいて、リトレーニングの実行タイミングが決定されてもよい。 Further, in each of the above embodiments, the temperature rise rate V of the memory is estimated, and the execution timing (execution frequency) of the retraining is determined according to the degree of the temperature rise rate V, but the present invention is not limited to this. For example, the CPU 31 may execute retraining every time it is estimated based on the setting contents of the job that a certain temperature rise (ΔT1) has occurred with the execution of the job. More specifically, every time it is estimated that the temperature has risen by a predetermined value (for example, 1 ° C.), the surrogate incidental retraining process (see FIG. 9 or the like) as described above may be executed. More specifically, retraining is not executed when the temperature change of the memory does not exceed the predetermined value ΔT1 (for example, 1 degree), and retraining is executed when the temperature change of the memory exceeds the predetermined value ΔT1. Just do it. In this way, the execution timing of the retraining may be determined based on the estimation result of the temperature rise state (temperature change state) of the memory.

９ コントローラ
１０ ＭＦＰ
５１，５１ａ，５１ｂ ＤＲＡＭ
７０ 外部装置
ＴＭ１１，ＴＭ１２，ＴＭ２１，ＴＭ３１，ＴＭ３２，ＴＭ３３ 実行期間 9 Controller 10 MFP
51, 51a, 51b DRAM
70 External device TM11, TM12, TM21, TM31, TM32, TM33 Execution period

Claims (17)

画像処理装置であって、
メモリと、
前記画像処理装置におけるジョブの実行中に、前記メモリに関するリトレーニングを実行する制御手段と、
を備え、
前記制御手段は、前記ジョブの種類および／または前記ジョブの設定内容に基づいて前記メモリの温度変化状況を推定し、前記温度変化状況の推定結果に基づいて前記リトレーニングの実行タイミングを決定することを特徴とする画像処理装置。 It is an image processing device
With memory
A control means for executing retraining related to the memory while the job is being executed in the image processing device.
Equipped with
The control means estimates the temperature change status of the memory based on the type of the job and / or the setting content of the job, and determines the execution timing of the retraining based on the estimation result of the temperature change status. An image processing device characterized by. 請求項１に記載の画像処理装置において、
前記制御手段は、
前記ジョブの設定内容に基づいて、前記ジョブの実行に伴う前記メモリの温度上昇状況を推定し、
前記温度上昇状況の推定結果に基づいて前記リトレーニングの実行タイミングを決定することを特徴とする画像処理装置。 In the image processing apparatus according to claim 1,
The control means is
Based on the setting contents of the job, the temperature rise status of the memory due to the execution of the job is estimated.
An image processing apparatus characterized in that the execution timing of the retraining is determined based on the estimation result of the temperature rise situation. 請求項２に記載の画像処理装置において、
前記制御手段は、
前記ジョブの読取解像度として第１解像度が設定されている場合に前記ジョブの実行に伴って発生する温度上昇は、前記第１解像度よりも低い第２解像度が前記読取解像度として設定されている場合に前記ジョブの実行に伴って発生する温度上昇よりも大きい旨を推定するとともに、
前記第１解像度が前記読取解像度として設定されている場合、前記第２解像度が前記読取解像度として設定されている場合よりも高い頻度で前記リトレーニングが実行されるように前記リトレーニングの実行タイミングを決定することを特徴とする画像処理装置。 In the image processing apparatus according to claim 2,
The control means is
When the first resolution is set as the reading resolution of the job, the temperature rise that occurs with the execution of the job is when the second resolution lower than the first resolution is set as the reading resolution. It is estimated that the temperature rise is larger than the temperature rise that occurs with the execution of the job, and
When the first resolution is set as the reading resolution, the execution timing of the retraining is set so that the retraining is executed more frequently than when the second resolution is set as the reading resolution. An image processing device characterized by determining. 請求項２に記載の画像処理装置において、
前記制御手段は、
前記ジョブの出力解像度として第１解像度が設定されている場合に前記ジョブの実行に伴って発生する温度上昇は、前記第１解像度よりも低い第２解像度が前記出力解像度として設定されている場合に前記ジョブの実行に伴って発生する温度上昇よりも大きい旨を推定するとともに、
前記第１解像度が前記出力解像度として設定されている場合、前記第２解像度が前記出力解像度として設定されている場合よりも高い頻度で前記リトレーニングが実行されるように前記リトレーニングの実行タイミングを決定することを特徴とする画像処理装置。 In the image processing apparatus according to claim 2,
The control means is
When the first resolution is set as the output resolution of the job, the temperature rise that occurs with the execution of the job is when the second resolution lower than the first resolution is set as the output resolution. It is estimated that the temperature rise is larger than the temperature rise that occurs with the execution of the job, and
When the first resolution is set as the output resolution, the execution timing of the retraining is set so that the retraining is executed more frequently than when the second resolution is set as the output resolution. An image processing device characterized by determining. 請求項２に記載の画像処理装置において、
前記制御手段は、
前記ジョブの出力色設定としてフルカラーが設定されている場合に前記ジョブの実行に伴って発生する温度上昇は、グレースケールが前記出力色設定として設定されている場合に前記ジョブの実行に伴って発生する温度上昇よりも大きい旨を推定するとともに、
前記フルカラーが前記出力色設定として設定されている場合、前記グレースケールが前記出力色設定として設定されている場合よりも高い頻度で前記リトレーニングが実行されるように前記リトレーニングの実行タイミングを決定することを特徴とする画像処理装置。 In the image processing apparatus according to claim 2,
The control means is
The temperature rise that occurs with the execution of the job when full color is set as the output color setting of the job occurs with the execution of the job when the gray scale is set as the output color setting of the job. While presuming that it is larger than the temperature rise
When the full color is set as the output color setting, the execution timing of the retraining is determined so that the retraining is executed more frequently than when the gray scale is set as the output color setting. An image processing device characterized by 請求項２に記載の画像処理装置において、
前記制御手段は、前記メモリの温度上昇が所定程度よりも大きいと推定される場合、前記温度上昇が前記所定程度よりも小さいと推定される場合よりも高い頻度で前記リトレーニングが実行されるように前記リトレーニングの実行タイミングを決定することを特徴とする画像処理装置。 In the image processing apparatus according to claim 2,
The control means so that when the temperature rise of the memory is estimated to be larger than a predetermined degree, the retraining is performed more frequently than when the temperature rise is estimated to be smaller than the predetermined degree. An image processing apparatus characterized in that the execution timing of the retraining is determined. 請求項１に記載の画像処理装置において、
前記制御手段は、前記ジョブの種類に基づいて前記リトレーニングの実行タイミングを決定することを特徴とする画像処理装置。 In the image processing apparatus according to claim 1,
The control means is an image processing apparatus characterized in that the execution timing of the retraining is determined based on the type of the job. 請求項７に記載の画像処理装置において、
前記制御手段は、
前記ジョブがプリントジョブである場合、前記プリントジョブの実行期間のうちＤＭＡ転送処理の実行が開始される前の初期期間においては、前記ジョブの実行に伴う温度上昇は所定程度よりも小さいと推定して前記リトレーニングを実行せず、
前記ジョブがスキャンジョブである場合、前記スキャンジョブの実行期間のうち前記スキャンジョブの初期期間であってＤＭＡ転送処理を伴う初期期間においては、前記ジョブの実行に伴う温度上昇は前記所定程度よりも大きいと推定して前記リトレーニングを実行することを特徴とする画像処理装置。 In the image processing apparatus according to claim 7,
The control means is
When the job is a print job, it is estimated that the temperature rise associated with the execution of the job is smaller than a predetermined level in the initial period of the execution period of the print job before the execution of the DMA transfer process is started. Without performing the above retraining
When the job is a scan job, the temperature rise associated with the execution of the job is higher than the predetermined degree in the initial period of the scan job, which is the initial period of the scan job and is accompanied by the DMA transfer process. An image processing device characterized in that the retraining is performed by presuming that it is large. 請求項７に記載の画像処理装置において、
前記制御手段は、
前記ジョブがプリントジョブである場合、前記プリントジョブの実行期間のうち前記プリントジョブに関するＤＭＡ転送処理が開始される第１時点よりも前の第１期間における前記メモリの温度上昇は所定程度よりも小さいと推定し且つ前記実行期間のうち前記第１時点よりも後の第２期間における前記メモリの温度上昇は前記所定程度よりも大きいと推定するとともに、前記第２期間においては、前記第１期間における実行頻度である第１の実行頻度より高い頻度で前記リトレーニングを実行し、
前記ジョブがスキャンジョブである場合、前記スキャンジョブの実行期間のうち前記スキャンジョブの初期期間と前記初期期間におけるＤＭＡ転送処理処理の終了後の所定期間とのいずれにおいても、前記ジョブの実行に伴う温度上昇は前記所定程度よりも大きいと推定して前記第１の実行頻度よりも高い頻度で前記リトレーニングを実行することを特徴とする画像処理装置。 In the image processing apparatus according to claim 7,
The control means is
When the job is a print job, the temperature rise of the memory in the first period before the first time point in the execution period of the print job before the DMA transfer process for the print job is started is smaller than a predetermined degree. It is estimated that the temperature rise of the memory in the second period after the first time point in the execution period is larger than the predetermined degree, and in the second period, in the first period. The retraining is executed at a frequency higher than that of the first execution frequency, which is the execution frequency.
When the job is a scan job, the job is executed in both the initial period of the scan job and the predetermined period after the completion of the DMA transfer processing process in the initial period of the execution period of the scan job. An image processing apparatus characterized in that the retraining is executed at a frequency higher than the first execution frequency by presuming that the temperature rise is larger than the predetermined degree. 請求項７に記載の画像処理装置において、
前記制御手段は、
前記ジョブの実行期間を複数の期間に区分し、前記複数の期間のそれぞれにおける前記メモリの処理負荷の大きさを前記ジョブの種類に基づいて判定するとともに、前記複数の期間のそれぞれにおける前記温度変化状況を前記ジョブの種類に基づいて推定し、
前記複数の期間のそれぞれにおける前記温度変化状況の推定結果に基づいて、前記リトレーニングの実行タイミングを期間ごとに決定することを特徴とする画像処理装置。 In the image processing apparatus according to claim 7,
The control means is
The execution period of the job is divided into a plurality of periods, the magnitude of the processing load of the memory in each of the plurality of periods is determined based on the type of the job, and the temperature change in each of the plurality of periods. Estimate the situation based on the type of job,
An image processing apparatus characterized in that the execution timing of the retraining is determined for each period based on the estimation result of the temperature change state in each of the plurality of periods. 請求項１０に記載の画像処理装置において、
前記制御手段は、
前記ジョブがプリントジョブである場合、前記プリントジョブを、ＤＭＡ転送処理の実行を伴わない第１期間と、前記第１期間の後の第２期間であって前記ＤＭＡ転送処理の実行を伴う第２期間とを含む複数の期間に区分し、
前記第２期間における処理負荷は前記第１期間における処理負荷よりも大きく且つ前記第２期間における温度上昇速度は前記第１期間における温度上昇速度よりも大きい旨を推定し、前記第２期間においては、前記第１期間における実行頻度よりも高い頻度で前記リトレーニングを実行することを特徴とする画像処理装置。 In the image processing apparatus according to claim 10,
The control means is
When the job is a print job, the print job is divided into a first period without executing the DMA transfer process and a second period after the first period with the execution of the DMA transfer process. Divided into multiple periods including the period
It is estimated that the processing load in the second period is larger than the processing load in the first period and the temperature rise rate in the second period is larger than the temperature rise rate in the first period, and in the second period, it is estimated. , An image processing apparatus characterized in that the retraining is executed at a frequency higher than the execution frequency in the first period. 請求項１に記載の画像処理装置において、
前記制御手段は、
前記ジョブとして２種類のジョブが同時並列的に実行される場合に前記ジョブの実行に伴って発生する温度上昇は、前記ジョブとして単一の種類のジョブが単独で実行される場合に前記ジョブの実行に伴って発生する温度上昇よりも大きい旨を推定するとともに、
前記２種類のジョブが同時並列的に実行される場合、前記単一の種類のジョブが単独で実行される場合よりも高い頻度で前記リトレーニングが実行されるように前記リトレーニングの実行タイミングを決定することを特徴とする画像処理装置。 In the image processing apparatus according to claim 1,
The control means is
When two types of jobs are executed simultaneously and in parallel as the job, the temperature rise that occurs with the execution of the job is that of the job when a single type of job is executed independently as the job. It is estimated that it is larger than the temperature rise that occurs with execution, and
When the two types of jobs are executed in parallel at the same time, the execution timing of the retraining is set so that the retraining is executed more frequently than when the single type of job is executed alone. An image processing device characterized by determining. 請求項１に記載の画像処理装置において、
前記メモリに対する動作を制御するメモリコントローラ、
をさらに備え、
前記メモリは、前記メモリコントローラの第１チャネルで制御される第１メモリと、前記メモリコントローラの第２チャネルで制御される第２メモリとを有し、
前記制御手段は、前記第１チャネルに関するリトレーニングと前記第２チャネルに関するリトレーニングとを互いに独立したタイミングで実行することを特徴とする画像処理装置。 In the image processing apparatus according to claim 1,
A memory controller that controls the operation of the memory,
Further prepare
The memory has a first memory controlled by the first channel of the memory controller and a second memory controlled by the second channel of the memory controller.
The control means is an image processing apparatus characterized in that retraining related to the first channel and retraining related to the second channel are executed at timings independent of each other. 請求項１３に記載の画像処理装置において、
前記制御手段は、前記第２チャネルに関する前記リトレーニングの実行タイミングにおいて前記第２チャネルにて実行すべき所定の処理が存在する場合、前記所定の処理を前記第２チャネルではなく前記第１チャネルを用いて実行させることによって前記第２チャネルを前記所定の処理から解放した上で、前記第２チャネルに関する前記リトレーニングを実行することを特徴とする画像処理装置。 In the image processing apparatus according to claim 13,
When a predetermined process to be executed in the second channel exists at the execution timing of the retraining regarding the second channel, the control means performs the predetermined process on the first channel instead of the second channel. An image processing apparatus, characterized in that the second channel is released from the predetermined processing by being executed by using the second channel, and then the retraining related to the second channel is executed. 請求項１に記載の画像処理装置において、
前記制御手段は、前記メモリを用いて実行すべき所定の処理が存在する場合、前記所定の処理に関するデータを前記メモリとは別の退避用格納領域に退避するとともに前記所定の処理を前記退避用格納領域を用いて実行させることによって、前記メモリを前記所定の処理から解放した上で、前記メモリに関する前記リトレーニングを実行することを特徴とする画像処理装置。 In the image processing apparatus according to claim 1,
When a predetermined process to be executed using the memory exists, the control means saves the data related to the predetermined process to a storage area for saving different from the memory, and saves the predetermined process to the save. An image processing apparatus characterized in that the memory is released from the predetermined processing by executing the operation using the storage area, and then the retraining related to the memory is executed. 画像処理装置の制御方法であって、
ａ）前記画像処理装置における実行対象のジョブに関する情報であって前記ジョブの種類および／または設定内容を含む情報を取得するステップと、
ｂ）前記画像処理装置における前記ジョブの実行中に、前記画像処理装置内のメモリに関するリトレーニングを実行するステップと、
を備え、
ステップｂ）は、
ｂ－１）前記ジョブに関する前記情報に基づいて前記メモリの温度変化状況を推定し、前記温度変化状況の推定結果に基づいて前記リトレーニングの実行タイミングを決定するステップ、
を有することを特徴とする、画像処理装置の制御方法。 It is a control method for image processing equipment.
a) A step of acquiring information about a job to be executed in the image processing device including the type and / or setting contents of the job, and
b) A step of executing retraining regarding the memory in the image processing device while the job is being executed in the image processing device.
Equipped with
Step b) is
b-1) A step of estimating the temperature change status of the memory based on the information regarding the job and determining the execution timing of the retraining based on the estimation result of the temperature change status.
A method for controlling an image processing apparatus, which comprises. 画像処理装置に内蔵されたコンピュータに、
ａ）前記画像処理装置における実行対象のジョブに関する情報であって前記ジョブの種類および／または設定内容を含む情報を取得するステップと、
ｂ）前記画像処理装置における前記ジョブの実行中に、前記画像処理装置内のメモリに関するリトレーニングを実行するステップと、
を実行させるためのプログラムであって、
ステップｂ）は、
ｂ－１）前記ジョブに関する前記情報に基づいて前記メモリの温度変化状況を推定し、前記温度変化状況の推定結果に基づいて前記リトレーニングの実行タイミングを決定するステップ、
を有することを特徴とするプログラム。 For computers built into image processing equipment
a) A step of acquiring information about a job to be executed in the image processing device including the type and / or setting contents of the job, and
b) A step of executing retraining regarding the memory in the image processing device while the job is being executed in the image processing device.
It is a program to execute
Step b) is
b-1) A step of estimating the temperature change status of the memory based on the information regarding the job and determining the execution timing of the retraining based on the estimation result of the temperature change status.
A program characterized by having.
JP2018243354A 2018-12-26 2018-12-26 Image processing device, control method of image processing device, and program Active JP7081477B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018243354A JP7081477B2 (en) 2018-12-26 2018-12-26 Image processing device, control method of image processing device, and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018243354A JP7081477B2 (en) 2018-12-26 2018-12-26 Image processing device, control method of image processing device, and program

Publications (2)

Publication Number Publication Date
JP2020104337A JP2020104337A (en) 2020-07-09
JP7081477B2 true JP7081477B2 (en) 2022-06-07

Family

ID=71450357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018243354A Active JP7081477B2 (en) 2018-12-26 2018-12-26 Image processing device, control method of image processing device, and program

Country Status (1)

Country Link
JP (1) JP7081477B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012168665A (en) 2011-02-13 2012-09-06 Ricoh Co Ltd Memory control device, image processing device, memory control method, memory control program, and recording medium
JP2012234502A (en) 2011-05-09 2012-11-29 Ricoh Co Ltd Memory control device, image processing device, memory control method, memory control program and storage medium
JP2015056129A (en) 2013-09-13 2015-03-23 キヤノン株式会社 Memory controller and printer
US20170083259A1 (en) 2015-09-22 2017-03-23 Samsung Electronics Co., Ltd. Memory controller controlling training operation, memory system, and method of operating the same
JP2018173782A (en) 2017-03-31 2018-11-08 ルネサスエレクトロニクス株式会社 Semiconductor device and timing calibration method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012168665A (en) 2011-02-13 2012-09-06 Ricoh Co Ltd Memory control device, image processing device, memory control method, memory control program, and recording medium
JP2012234502A (en) 2011-05-09 2012-11-29 Ricoh Co Ltd Memory control device, image processing device, memory control method, memory control program and storage medium
JP2015056129A (en) 2013-09-13 2015-03-23 キヤノン株式会社 Memory controller and printer
US20170083259A1 (en) 2015-09-22 2017-03-23 Samsung Electronics Co., Ltd. Memory controller controlling training operation, memory system, and method of operating the same
JP2018173782A (en) 2017-03-31 2018-11-08 ルネサスエレクトロニクス株式会社 Semiconductor device and timing calibration method

Also Published As

Publication number Publication date
JP2020104337A (en) 2020-07-09

Similar Documents

Publication Publication Date Title
US8397033B2 (en) Parallel processing processor system
JP6886301B2 (en) Memory access system, its control method, program, and image forming device
US10762401B2 (en) Image processing apparatus controlling the order of storing decompressed data, and method thereof
US8578071B2 (en) Information processing apparatus and inter-processor communication control method
JP6447564B2 (en) Image forming apparatus, program, and information processing system
JP4463892B2 (en) Data transfer control method, data processing apparatus, and storage medium
JP7073634B2 (en) Electronic devices and programs
JP4928497B2 (en) Image processing apparatus, image processing method, image processing program, and storage medium
JP7081477B2 (en) Image processing device, control method of image processing device, and program
US20080106769A1 (en) Method, apparatus, and computer program product for processing image
US8582153B2 (en) Image forming apparatus and method
US9667531B2 (en) Image processing apparatus and control method
US9609173B2 (en) Memory control circuit and image forming apparatus
JP6357804B2 (en) Image processing apparatus, integrated circuit, and image forming apparatus
JP4034323B2 (en) Image data processing method, image data processing apparatus, and image forming apparatus
US10282318B2 (en) Image processing apparatus, method of controlling image processing apparatus, and recording medium
JP6283980B2 (en) Image processing apparatus and image processing method
US7145700B1 (en) Image processing system including synchronous type processing unit and asynchronous type processing unit and image processing method
JP2007306445A (en) Image data conversion device
JP7151418B2 (en) Image processing device and program
JP6757141B2 (en) Image processing device, its control method, and program
JP3912372B2 (en) Color image processing device
US20190310810A1 (en) Image processing apparatus and image processing method
JP2016055536A (en) Image formation device, program, and control method for image formation device
JP4540054B2 (en) Data processing system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220509

R150 Certificate of patent or registration of utility model

Ref document number: 7081477

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150