JP7078820B2

JP7078820B2 - Photodetector, light modulator and optical integrated circuit

Info

Publication number: JP7078820B2
Application number: JP2017205141A
Authority: JP
Inventors: 信介田中; 達哉臼杵
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2017-10-24
Filing date: 2017-10-24
Publication date: 2022-06-01
Anticipated expiration: 2037-10-24
Also published as: JP2019079910A

Description

本発明は、光検出器、光変調器及び光集積回路に関するものである。 The present invention relates to photodetectors, light modulators and optical integrated circuits.

情報通信においては、高速で大容量の通信の要求が高いことから光通信が普及しており、このような光通信においては、様々な光通信デバイスが用いられており、例えば、Ｓｉ基板の上に光集積回路を形成した光集積回路がある。 In information communication, optical communication has become widespread because of the high demand for high-speed, large-capacity communication. In such optical communication, various optical communication devices are used, for example, on a Si substrate. There is an optical integrated circuit in which an optical integrated circuit is formed.

このような光集積回路は、ＳＯＩ（Silicon on Insulator）基板を加工することにより形成されており、電気信号を光信号に変換して送信する光送信機、受信した光信号を電気信号に復号する光受信機が形成される。これら光送受信機においては、正しく機能するために必要ないくつかのバイアス信号やオフセット信号を有しており、これら制御信号値を一定の最適範囲内に常に保持し続ける必要がある。また、これら制御信号値の最適値は温度や受信光強度などの変動要因に応じて変わるため、通常は光送受信機内部に設置した光強度モニタの信号を用いたフィードバック制御を通じて設定を行っている。 Such an optical integrated circuit is formed by processing an SOI (Silicon on Insulator) substrate, and is an optical transmitter that converts an electric signal into an optical signal and transmits it, and decodes the received optical signal into an electric signal. An optical receiver is formed. These optical transceivers have some bias signals and offset signals necessary for proper functioning, and it is necessary to keep these control signal values within a certain optimum range at all times. In addition, since the optimum values of these control signal values change according to fluctuation factors such as temperature and received light intensity, they are usually set through feedback control using the signal of the light intensity monitor installed inside the optical transmitter / receiver. ..

特開２０１５－１９１０６８号公報Japanese Unexamined Patent Publication No. 2015-191068

ところで、上記のような光変調器や光集積回路は、小型で性能が良いものが求められている。このため、光変調器等において光強度モニタのために用いられる光検出器も小型で、性能が良いものが求められている。 By the way, the light modulators and optical integrated circuits as described above are required to be compact and have good performance. Therefore, a photodetector used for a light intensity monitor in an optical modulator or the like is also required to be small in size and have good performance.

１つの態様では、光検出器は、ＳＯＩ基板のＳｉ層に第１の導電型の不純物元素をドープされている電極領域と、前記電極領域に接して形成された光吸収部と、前記Ｓｉ層に第２の導電型の不純物元素をドープすることにより形成されたコレクタ領域及びエミッタ領域を有するトランジスタと、を有し、前記トランジスタのベース領域は、前記電極領域に接続されており、前記光吸収部において検出された信号を前記トランジスタにおいて増幅する。 In one embodiment, the photodetector comprises an electrode region in which the Si layer of the SOI substrate is doped with a first conductive type impurity element, a light absorbing portion formed in contact with the electrode region, and the Si layer. It has a transistor having a collector region and an emitter region formed by doping with a second conductive type impurity element, and the base region of the transistor is connected to the electrode region and has the light absorption. The signal detected in the unit is amplified in the transistor.

１つの側面として、光変調器等に用いられる光検出器であって、小型で性能の良い光検出器を得ることができる。 As one aspect, it is a photodetector used for an optical modulator or the like, and it is possible to obtain a small-sized photodetector having good performance.

光変調器の構造の説明図Explanatory drawing of structure of optical modulator 第１の実施の形態における光変調器の構造図Structural diagram of the light modulator according to the first embodiment 第１の実施の形態における光検出器の構造の説明図Explanatory drawing of structure of photodetector in 1st Embodiment 第１の実施の形態における光検出器の断面図Sectional drawing of the photodetector in 1st Embodiment 第１の実施の形態における差動増幅器の構造の説明図Explanatory drawing of structure of differential amplifier in 1st Embodiment 第１の実施の形態における差動増幅器の要部断面図Sectional sectional view of the main part of the differential amplifier in 1st Embodiment 第１の実施の形態における他の光検出器の断面図Sectional drawing of another photodetector in 1st Embodiment 第２の実施の形態における光変調器の要部の回路図Circuit diagram of the main part of the optical modulator in the second embodiment 第３の実施の形態における光集積回路の要部の回路図Circuit diagram of the main part of the optical integrated circuit in the third embodiment

実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。 The embodiment for carrying out will be described below. The same members and the like are designated by the same reference numerals and the description thereof will be omitted.

〔第１の実施の形態〕
ところで、Ｓｉ基板を用いた光集積回路では、光検出器や光変調器等の光デバイスと、これらを制御するための電子デバイスとを組み合わせることにより形成されている。 [First Embodiment]
By the way, an optical integrated circuit using a Si substrate is formed by combining an optical device such as a photodetector or an optical modulator and an electronic device for controlling the optical device.

一例として、光変調器について図１に基づき説明する。図１に示される光変調器では、Ｓｉ基板９１０の上に、マッハツェンダ（ＭＺ）変調器が形成されている。マッハツェンダ変調器は、２つのアーム９１１、９１２を有しており、一方のアーム９１１には、高速位相シフタ９１３と低速位相シフタ９１５が設けられており、他方のアーム９１２には、高速位相シフタ９１４と低速位相シフタ９１６が設けられている。 As an example, the optical modulator will be described with reference to FIG. In the optical modulator shown in FIG. 1, a Mach Zenda (MZ) modulator is formed on a Si substrate 910. The Mach Zenda modulator has two arms 911 and 912, one arm 911 is provided with a high speed phase shifter 913 and a low speed phase shifter 915, and the other arm 912 is provided with a high speed phase shifter 914. And a low speed phase shifter 916 is provided.

高速位相シフタ９１３、９１４は、Ｓｉ基板９１０の外の信号変調制御回路９５０に接続されており、高速位相シフタ９１３、９１４において、高速に光変調を行うことにより、光送信信号を生成することができる。 The high-speed phase shifters 913 and 914 are connected to a signal modulation control circuit 950 outside the Si substrate 910, and the high-speed phase shifters 913 and 914 can generate an optical transmission signal by performing optical modulation at high speed. can.

低速位相シフタ９１５、９１６は、アーム９１１、９１２間における光の位相差がπ／４となるように調整するために設けられている。即ち、出力される光信号の変調振幅が最大となるようにするためには、マッハツェンダ変調器における２つのアーム９１１、９１２間の光の位相差がπ／４となるように調整する必要がある。このため、２つの出力ポート９１０ａ、９１０ｂの光強度をモニタするための光検出器９１７、９１８を有しており、２つのアーム９１１、９１２間の光の位相差がπ／４となるように、低速位相シフタ９１５、９１６をフィードバック制御している。 The low-speed phase shifters 915 and 916 are provided to adjust the phase difference of light between the arms 911 and 912 so as to be π / 4. That is, in order to maximize the modulation amplitude of the output optical signal, it is necessary to adjust the phase difference of the light between the two arms 911 and 912 in the Machzenda modulator to be π / 4. .. Therefore, it has photodetectors 917 and 918 for monitoring the light intensity of the two output ports 910a and 910b so that the phase difference of the light between the two arms 911 and 912 is π / 4. , Low speed phase shifters 915 and 916 are feedback controlled.

具体的には、出力ポート９１０ａ、９１０ｂの近傍に設けられた光検出器９１７、９１８により、各々の出力ポート９１０ａ、９１０ｂより出力される出力光の光量を光電流として検出する。検出された光電流は、トランスインピーダンスアンプ（ＴＩＡ）９２１により電圧信号に変換され、低速位相シフタ制御回路９２２において、２つのアーム９１１、９１２間の光の位相差がπ／４となるように、低速位相シフタ９１５、９１６を制御する。 Specifically, the photodetectors 917 and 918 provided in the vicinity of the output ports 910a and 910b detect the amount of light output from the output ports 910a and 910b as the photocurrent. The detected optical current is converted into a voltage signal by the transimpedance amplifier (TIA) 921 so that the phase difference of the light between the two arms 911 and 912 in the low-speed phase shifter control circuit 922 is π / 4. The low speed phase shifters 915 and 916 are controlled.

このような光変調器では、ＴＩＡ９２１及び低速位相シフタ制御回路９２２は、Ｓｉ基板９１０とは別の回路基板９２０等に形成されている。このため、光検出器９１７、９１８とＴＩＡ９２１との接続や、低速位相シフタ制御回路９２２と低速位相シフタ９１５、９１６との接続には、金属配線、バンプ、ボンディングワイヤ等が用いられている。しかしながら、金属配線、バンプ、ボンディングワイヤ等を用いた場合には、これらに寄生抵抗Ｒ_１、Ｒ_２、寄生容量Ｃ_１、寄生インダクタンスＬ_１等の寄生成分が多く含まれるため、光検出の際の感度の低下や、フィードバック制御の応答速度の低下等が生じる。このため、図１に示す構造の光変調器では、十分なフィードバック制御ができず、所望の特性を得ることができなかったり、Ｓｉ基板９１０とは別の回路基板９２０が必要になるため、光変調器が大型となり、小型化の要求を満たすことができなかった。 In such an optical modulator, the TIA921 and the low-speed phase shifter control circuit 922 are formed on a circuit board 920 or the like different from the Si substrate 910. Therefore, metal wiring, bumps, bonding wires and the like are used for the connection between the photodetectors 917 and 918 and the TIA921 and the connection between the low-speed phase shifter control circuit 922 and the low-speed phase shifters 915 and 916. However, when metal wiring, bumps, bonding wires, etc. are used, they contain a large amount of parasitic components such as parasitic resistance R ₁ , R ₂ , parasitic capacitance C ₁ , and parasitic inductance L ₁ , and therefore, when light is detected. The sensitivity of the parasite is lowered, and the response speed of the feedback control is lowered. Therefore, in the optical modulator having the structure shown in FIG. 1, sufficient feedback control cannot be performed, desired characteristics cannot be obtained, and a circuit board 920 different from the Si substrate 910 is required. The modulator became large and could not meet the demand for miniaturization.

（光変調器）
次に、本実施の形態における光変調器及び光検出器について、図２に基づき説明する。図２に示されるように、本実施の形態における光変調器１００は、１つのＳｉ基板１０１の上に形成されたマッハツェンダ変調器１０、光検出器２０ａ、２０ｂ、差動増幅器３０等を有している。マッハツェンダ変調器１０は、２本のアーム１１、１２を有しており、入力側に１×２光カプラ１３が設けられており、出力側に２×２光カプラ１４が設けられている。一方のアーム１１には、高速位相シフタ１５と低速位相シフタ１７が設けられており、他方のアーム１２には、高速位相シフタ１６と低速位相シフタ１８が設けられている。２本のアーム１１、１２等は、ＳＯＩ基板のＳｉ層を加工することにより形成されたＳｉ光導波路により形成されている。 (Optical modulator)
Next, the light modulator and the photodetector in the present embodiment will be described with reference to FIG. As shown in FIG. 2, the optical modulator 100 in the present embodiment has a Machzenda modulator 10, photodetectors 20a, 20b, a differential amplifier 30, and the like formed on one Si substrate 101. ing. The Mach Zenda modulator 10 has two arms 11 and 12, a 1 × 2 optical coupler 13 is provided on the input side, and a 2 × 2 optical coupler 14 is provided on the output side. One arm 11 is provided with a high-speed phase shifter 15 and a low-speed phase shifter 17, and the other arm 12 is provided with a high-speed phase shifter 16 and a low-speed phase shifter 18. The two arms 11, 12 and the like are formed by a Si optical waveguide formed by processing the Si layer of the SOI substrate.

尚、ＳＯＩ基板は、Ｓｉ基板の上に、酸化シリコンによりＢＯＸ層が形成されており、ＢＯＸ層の上にＳｉ層が形成されている基板である。また、本願においては、低速位相シフタ１７、１８を第１の位相シフタと記載し、高速位相シフタ１５、１６を第２の位相シフタと記載する場合がある。 The SOI substrate is a substrate in which a BOX layer is formed by silicon oxide on a Si substrate, and a Si layer is formed on the BOX layer. Further, in the present application, the low-speed phase shifters 17 and 18 may be described as the first phase shifter, and the high-speed phase shifters 15 and 16 may be described as the second phase shifter.

高速位相シフタ１５、１６は、Ｓｉ光導波路内に形成されたｐｎ接合またはｐｉｎ接合を有しており、ｐｎ接合またはｐｉｎ接合が形成されている領域に電荷を供給することにより、キャリアプラズマ効果により屈折率を変化させて光の位相を変えることができる。高速位相シフタ１５、１６は、Ｓｉ基板１０１の外の信号変調制御回路５０に接続されており、高速位相シフタ１５、１６において、高速に光変調を行うことにより、光送信信号を生成することができる。 The high-speed phase shifters 15 and 16 have a pn junction or a pin junction formed in the Si optical waveguide, and by supplying an electric charge to a region where the pn junction or the pin junction is formed, the carrier plasma effect is applied. The phase of light can be changed by changing the refractive index. The high-speed phase shifters 15 and 16 are connected to a signal modulation control circuit 50 outside the Si substrate 101, and the high-speed phase shifters 15 and 16 can generate an optical transmission signal by performing optical modulation at high speed. can.

低速位相シフタ１７、１８は、アーム１１、１２間における光の位相差がπ／４となるように調整するために設けられている。低速位相シフタ１７、１８は、Ｓｉ光導波路内に形成されたｐｎ接合やｐｉｎ接合により形成されているものであってもよく、また、Ｓｉ光導波路の近傍に設けられた金属配線等のヒータにより形成されているものであってもよい。ヒータにより形成されている低速位相シフタ１７、１８では、低速位相シフタ１７、１８となるヒータに電流を流すことにより、Ｓｉ光導波路を加熱し、温度を変化させることにより屈折率を変化させて、位相を変えることができる。 The low-speed phase shifters 17 and 18 are provided to adjust the phase difference of light between the arms 11 and 12 so as to be π / 4. The low-speed phase shifters 17 and 18 may be formed by a pn junction or a pin junction formed in the Si optical waveguide, or may be formed by a heater such as a metal wiring provided in the vicinity of the Si optical waveguide. It may be formed. In the low-speed phase shifters 17 and 18 formed by the heater, the Si optical waveguide is heated by passing a current through the heaters of the low-speed phase shifters 17 and 18, and the refractive index is changed by changing the temperature. The phase can be changed.

本実施の形態においては、光変調器の入力ポート１０ｃに入力された光入力は、Ｓｉ光導波路内を伝播し、１×２光カプラ１３において、一方のアーム１１を伝播する光と他方のアーム１２を伝播する光に分岐される。一方のアーム１１内を伝播する光は、高速位相シフタ１５及び低速位相シフタ１７が形成されている領域を伝播し、２×２光カプラ１４の入力ポートの一方に入力する。他方のアーム１２内を伝播する光は、高速位相シフタ１６及び低速位相シフタ１８が形成されている領域を伝播し、２×２光カプラ１４の入力ポートの他方に入力する。２×２光カプラ１４の出力ポートの一方より出力された出力光は、第１の光出力として、光変調器１００の出力ポート１０ａより出力される。また、２×２光カプラ１４の出力ポートの他方より出力された出力光は、第２の光出力として、光変調器１００の出力ポート１０ｂより出力される。この出力ポート１０ａ及び出力ポート１０ｂは、マッハツェンダ変調器１０の出力ポートでもある。 In the present embodiment, the optical input input to the input port 10c of the optical modulator propagates in the Si optical waveguide, and in the 1 × 2 optical coupler 13, the light propagating through one arm 11 and the other arm. It is branched into light propagating in 12. The light propagating in one arm 11 propagates in the region where the high-speed phase shifter 15 and the low-speed phase shifter 17 are formed, and is input to one of the input ports of the 2 × 2 optical coupler 14. The light propagating in the other arm 12 propagates in the region where the high-speed phase shifter 16 and the low-speed phase shifter 18 are formed, and is input to the other of the input ports of the 2 × 2 optical coupler 14. The output light output from one of the output ports of the 2 × 2 optical coupler 14 is output from the output port 10a of the optical modulator 100 as the first optical output. Further, the output light output from the other of the output ports of the 2 × 2 optical coupler 14 is output from the output port 10b of the optical modulator 100 as the second optical output. The output port 10a and the output port 10b are also output ports of the Machzender modulator 10.

本実施の形態における光変調器においては、Ｓｉ基板１０１には、出力ポート１０ａ側の光導波路の近傍に、出力ポート１０ａより出力される光の強度を検出するための光検出器２０ａが設けられている。また、出力ポート１０ｂ側の光導波路の近傍に、出力ポート１０ｂより出力される光の強度を検出するための光検出器２０ｂが設けられている、ここで光検出器２０a、２０ｂは、出力ポート１０ａ、１０ｂに至る光導波路に対して方向性結合器等の光カプラ（図示せず）で接続され、出力光の一部が光検出器に至るよう構成されている。 In the light modulator of the present embodiment, the Si substrate 101 is provided with a photodetector 20a for detecting the intensity of light output from the output port 10a in the vicinity of the optical waveguide on the output port 10a side. ing. Further, a photodetector 20b for detecting the intensity of the light output from the output port 10b is provided in the vicinity of the optical waveguide on the output port 10b side, where the photodetectors 20a and 20b are output ports. It is connected to the optical waveguides leading to 10a and 10b by an optical coupler (not shown) such as a directional coupler, and is configured so that a part of the output light reaches the photodetector.

また、Ｓｉ基板１０１には、差動増幅器３０が設けられている。差動増幅器３０は、ＳＯＩ基板のＳｉ層を加工することにより形成されている。この差動増幅器３０は、光検出器２０ａからの出力及び光検出器２０ｂからの出力が入力しており、光検出器２０ａからの出力と、光検出器２０ｂからの出力との差を差動増幅し、低速位相シフタ１７、１８に供給される電流を制御している。 Further, the Si substrate 101 is provided with a differential amplifier 30. The differential amplifier 30 is formed by processing the Si layer of the SOI substrate. In this differential amplifier 30, the output from the photodetector 20a and the output from the photodetector 20b are input, and the difference between the output from the photodetector 20a and the output from the photodetector 20b is differential. It amplifies and controls the current supplied to the low-speed phase shifters 17 and 18.

次に、本実施の形態における光検出器２０について、図３及び図４に基づき説明する。光検出器２０は、図２に示される光検出器２０ａ、２０ｂに相当するものであり、これらを代表して光検出器２０として説明する。尚、図３は、本実施の形態における光検出器２０の上面を含む構造図であり、図４は断面図である。 Next, the photodetector 20 in the present embodiment will be described with reference to FIGS. 3 and 4. The photodetector 20 corresponds to the photodetectors 20a and 20b shown in FIG. 2, and the photodetector 20 will be described as a representative thereof. 3 is a structural view including the upper surface of the photodetector 20 in the present embodiment, and FIG. 4 is a cross-sectional view.

本実施の形態における光検出器２０は、光吸収部２１とトランジスタ２２により形成されている。光吸収部２１の一方の側は、Ｓｉ電極領域２３によりトランジスタ２２のベース領域２２ｂと接続されており、光吸収部２１の他方の側は、抵抗Ｒａ１の一方の端部、及び、キャパシタＣａ１の一方の端部が接続されている。抵抗Ｒａ１の他方の端部はバイアス電圧Ｖｂに接続されており、キャパシタＣａ１の他方の端部は接地されている。光吸収部２１の一方の側及びトランジスタ２２のベース領域２２ｂには、Ｓｉ電極領域２３を介しキャパシタＣａ２の一方の端部が接続されており、キャパシタＣａ２の他方の端部は接地されている。トランジスタ２２のエミッタ領域２２ｅは接地されており、コレクタ領域２２ｃは抵抗Ｒａ２の一方の端部が接続されており、抵抗Ｒａ２の他方の端部は電源電圧Ｖｄｄに接続されている。 The photodetector 20 in this embodiment is formed by a light absorption unit 21 and a transistor 22. One side of the light absorption unit 21 is connected to the base region 22b of the transistor 22 by the Si electrode region 23, and the other side of the light absorption unit 21 is one end of the resistor Ra1 and the capacitor Ca1. One end is connected. The other end of the resistor Ra1 is connected to the bias voltage Vb and the other end of the capacitor Ca1 is grounded. One end of the capacitor Ca2 is connected to one side of the light absorption unit 21 and the base region 22b of the transistor 22 via a Si electrode region 23, and the other end of the capacitor Ca2 is grounded. The emitter region 22e of the transistor 22 is grounded, the collector region 22c is connected to one end of the resistor Ra2, and the other end of the resistor Ra2 is connected to the power supply voltage Vdd.

図４に示されるように、光吸収部２１は、Ｇｅにより形成されたＧｅ光吸収層により形成されており、ＳＯＩ基板におけるＳｉ層１０３の上に形成されている。また、トランジスタ２２は、ｎｐｎバイポーラトランジスタであり、ＳＯＩ基板におけるＳｉ層１０３に不純物元素をドープすることにより形成されている。 As shown in FIG. 4, the light absorption unit 21 is formed of a Ge light absorption layer formed of Ge, and is formed on the Si layer 103 of the SOI substrate. Further, the transistor 22 is an npn bipolar transistor, and is formed by doping the Si layer 103 in the SOI substrate with an impurity element.

より具体的に説明すると、Ｓｉ基板１０１の上には、厚さが約３μｍの酸化シリコンにより形成された下部クラッド層となるＢＯＸ層１０２が形成されており、ＢＯＸ層１０２の上には、Ｓｉ層１０３が形成されている。Ｓｉ層１０３には、全体にｐ型となる不純物元素がドープされており、ｐ－Ｓｉとなっている。このＳｉ層１０３において、所定の領域にｎ型となる不純物元素をドープすることにより、トランジスタ２２のコレクタ領域２２ｃ及びエミッタ領域２２ｅが形成されている。このトランジスタ２２のコレクタ領域２２ｃとエミッタ領域２２ｅとの間に挟まれた領域及びこの近傍がベース領域２２ｂとなる。 More specifically, a BOX layer 102, which is a lower clad layer formed of silicon oxide having a thickness of about 3 μm, is formed on the Si substrate 101, and Si is formed on the BOX layer 102. The layer 103 is formed. The Si layer 103 is entirely doped with a p-type impurity element to form p—Si. In the Si layer 103, the collector region 22c and the emitter region 22e of the transistor 22 are formed by doping a predetermined region with an n-type impurity element. The region sandwiched between the collector region 22c and the emitter region 22e of the transistor 22 and its vicinity are the base region 22b.

Ｓｉ層１０３において、トランジスタ２２が形成されている領域とは異なる領域の上には、光吸収部２１となるＧｅ光吸収層が形成されている。Ｓｉ層１０３には、全体にｐ型となる不純物元素がドープされているため、光吸収部２１となるＧｅ光吸収層の下面側とトランジスタ２２のベース領域２２ｂとは、Ｓｉ電極領域２３により接続されている。逆に、光吸収部２１となるＧｅ光吸収層の上部はｎ型の不純物元素がドープされている。尚、本実施の形態においては、Ｓｉ電極領域２３は、Ｇｅ光吸収層が形成されている領域からトランジスタ２２のベース領域２２ｂに向かって徐々に狭くなるように形成してもよい。 In the Si layer 103, a Ge light absorption layer serving as a light absorption unit 21 is formed on a region different from the region where the transistor 22 is formed. Since the Si layer 103 is entirely doped with a p-type impurity element, the lower surface side of the Ge light absorption layer serving as the light absorption portion 21 and the base region 22b of the transistor 22 are connected by the Si electrode region 23. Has been done. On the contrary, the upper part of the Ge light absorption layer serving as the light absorption unit 21 is doped with an n-type impurity element. In the present embodiment, the Si electrode region 23 may be formed so as to gradually narrow from the region where the Ge light absorption layer is formed toward the base region 22b of the transistor 22.

Ｓｉ層１０３及び光吸収部２１となるＧｅ光吸収層の上には、酸化シリコンにより形成された上部クラッド層１０４が形成されている。また、上部クラッド層１０４の内部には、ＡｌやＴｉ等の金属材料により、下層の配線１１１ａ、１１１ｂ、１１１ｃ、１１１ｄ、及び、上層の配線１１２ａ、１１２ｂ、１１２ｃ、１１２ｄが形成されている。よって、下層の配線１１１ａ、１１１ｂ、１１１ｃ、１１１ｄと上層の配線１１２ａ、１１２ｂ、１１２ｃ、１１２ｄとの間には、上部クラッド層１０４の一部である酸化シリコンが挟まれている。酸化シリコンは、絶縁体でもあり誘電体でもあるため、酸化シリコンにより形成されている層は誘電体層でもある。 An upper clad layer 104 formed of silicon oxide is formed on the Si layer 103 and the Ge light absorption layer serving as the light absorption portion 21. Further, inside the upper clad layer 104, lower layer wirings 111a, 111b, 111c, 111d and upper layer wirings 112a, 112b, 112c, 112d are formed by a metal material such as Al or Ti. Therefore, silicon oxide that is a part of the upper clad layer 104 is sandwiched between the lower wirings 111a, 111b, 111c, 111d and the upper wirings 112a, 112b, 112c, 112d. Since silicon oxide is both an insulator and a dielectric, the layer formed of silicon oxide is also a dielectric layer.

光吸収部２１となるＧｅ光吸収層の上面と下層の配線１１１ａとは接続電極１１４ａにより接続されており、下層の配線１１１ａと上層の配線１１２ａとは接続電極１１５ａにより接続されており、上層の配線１１２ａの上には、電極端子１１３ａが設けられている。下層の配線１１１ａにおいて、接続電極１１４ａと接続電極１１５ａとの間の挟まれた部分により抵抗Ｒａ１が形成される。下層の配線１１１ａは金属材料により形成されており、抵抗値は低いが、０ではないため、配線により抵抗Ｒａ１を形成することが可能である。 The upper surface of the Ge light absorption layer serving as the light absorption unit 21 and the wiring 111a in the lower layer are connected by the connection electrode 114a, and the wiring 111a in the lower layer and the wiring 112a in the upper layer are connected by the connection electrode 115a. An electrode terminal 113a is provided on the wiring 112a. In the lower layer wiring 111a, the resistance Ra1 is formed by the sandwiched portion between the connection electrode 114a and the connection electrode 115a. The lower layer wiring 111a is made of a metal material and has a low resistance value, but is not 0, so that the resistance Ra1 can be formed by wiring.

また、Ｓｉ層１０３により形成されるＳｉ電極領域２３は、下層の配線１１１ｂと接続電極１１４ｂにより接続されている。トランジスタ２２のエミッタ領域２２ｅは下層の配線１１１ｃと接続電極１１４ｃにより接続されており、コレクタ領域２２ｃは下層の配線１１１ｄと接続電極１１４ｄにより接続されている。 Further, the Si electrode region 23 formed by the Si layer 103 is connected to the wiring 111b in the lower layer by the connection electrode 114b. The emitter region 22e of the transistor 22 is connected to the lower layer wiring 111c by the connection electrode 114c, and the collector region 22c is connected to the lower layer wiring 111d by the connection electrode 114d.

下層の配線１１１ａ、１１１ｂ、１１１ｃの上方には、これらを覆うように酸化シリコンの層を介し、上層の配線１１２ｂが形成されている。下層の配線１１１ａと上層の配線１１２ｂとの間には、酸化シリコンの層が存在しており、これによりキャパシタＣａ１が形成される。下層の配線１１１ｂと上層の配線１１２ｂとの間には、酸化シリコンが存在しており、これによりキャパシタＣａ２が形成される。また、下層の配線１１１ｃと上層の配線１１２ｂとは接続電極１１５ｂにより接続されており、上層の配線１１２ｂの上には、接地端子１１３ｂが設けられている。 Above the lower wirings 111a, 111b, 111c, the upper wiring 112b is formed via a layer of silicon oxide so as to cover them. A layer of silicon oxide exists between the lower wiring 111a and the upper wiring 112b, whereby the capacitor Ca1 is formed. Silicon oxide is present between the lower wiring 111b and the upper wiring 112b, whereby the capacitor Ca2 is formed. Further, the lower layer wiring 111c and the upper layer wiring 112b are connected by a connection electrode 115b, and a ground terminal 113b is provided on the upper layer wiring 112b.

本実施の形態においては、キャパシタＣａ１及びキャパシタＣａ２は、下層の配線と上層の配線との間に誘電体層となる酸化シリコンの層が挟まれた構造であり、ＭＩＭ（metal insulator metal）構造となっている。図４に示されるように、本実施の形態における光検出器は、光吸収部２１となるＧｅ光吸収層、トランジスタ２２、Ｓｉ電極領域２３は、金属等により形成された上層の配線１１２ｂにより大部分が覆われた構造になっている。上層の配線１１２ｂは接地されているため、光検出器２０の上方にノイズ源となるものが存在していたとしても、上層の配線１１２ｂにおいてノイズを遮断することができ、僅かな光信号であっても、高い感度で検出することができる。 In the present embodiment, the capacitor Ca1 and the capacitor Ca2 have a structure in which a layer of silicon oxide to be a dielectric layer is sandwiched between the wiring of the lower layer and the wiring of the upper layer, and has a structure of MIM (metal insulator metal). It has become. As shown in FIG. 4, in the photodetector of the present embodiment, the Ge light absorption layer serving as the light absorption unit 21, the transistor 22, and the Si electrode region 23 are largely formed by the upper wiring 112b formed of metal or the like. The structure is covered. Since the upper wiring 112b is grounded, even if there is a noise source above the photodetector 20, the noise can be blocked by the upper wiring 112b, which is a slight optical signal. However, it can be detected with high sensitivity.

下層の配線１１１ｄと上層の配線１１２ｃとは接続電極１１５ｃにより接続されており、上層の配線１１２ｃの上には、出力端子１１３ｃが設けられている。下層の配線１１１ｄと上層の配線１１２ｄとは接続電極１１５ｄにより接続されており、上層の配線１１２ｄの上には、電極端子１１３ｄが設けられている。下層の配線１１１ｄにおいて、接続電極１１５ｃと接続電極１１５ｄとの間の挟まれた部分により抵抗Ｒａ２が形成される。 The lower layer wiring 111d and the upper layer wiring 112c are connected by a connection electrode 115c, and an output terminal 113c is provided on the upper layer wiring 112c. The lower layer wiring 111d and the upper layer wiring 112d are connected by a connection electrode 115d, and an electrode terminal 113d is provided on the upper layer wiring 112d. In the lower wiring 111d, the resistance Ra2 is formed by the sandwiched portion between the connection electrode 115c and the connection electrode 115d.

本実施の形態における光検出器２０では、光吸収部２１となるＧｅ光吸収層に光が入射すると、フォトキャリアが発生する。光吸収部２１となるＧｅ光吸収層には、抵抗Ｒａ１を介しバイアス電圧Ｖｂが印加されているため、発生したフォトキャリアは、光電流としてＳｉ電極領域２３及びトランジスタ２２のベース領域２２ｂを流れ、トランジスタ２２において電流増幅される。トランジスタ２２のエミッタ領域２２ｅは接地されており、コレクタ領域２２ｃは抵抗Ｒａ２を介し電源電圧Ｖｄｄが接続されている。従って、トランジスタ２２において増幅された電流が抵抗Ｒａ２を流れることにより、出力端子１１３ｃより大振幅の出力信号となる出力電圧Ｖｏｕｔが出力される。 In the photodetector 20 of the present embodiment, when light is incident on the Ge light absorption layer serving as the light absorption unit 21, a photocarrier is generated. Since the bias voltage Vb is applied to the Ge light absorption layer serving as the light absorption unit 21 via the resistor Ra1, the generated photocarrier flows as a light current through the Si electrode region 23 and the base region 22b of the transistor 22. The current is amplified in the transistor 22. The emitter region 22e of the transistor 22 is grounded, and the collector region 22c is connected to the power supply voltage Vdd via the resistor Ra2. Therefore, the amplified current in the transistor 22 flows through the resistor Ra2, so that the output voltage Vout, which is an output signal having a large amplitude, is output from the output terminal 113c.

本実施の形態においては、光吸収部２１となるＧｅ光吸収層と接地電位との間には、キャパシタＣａ１が形成されており、Ｓｉ電極領域２３及びトランジスタ２２のベース領域２２ｂと接地電位との間には、キャパシタＣａ２が形成されている。この２つのキャパシタＣａ１、Ｃａ２はローパスフィルタとして機能し、キャパシタＣａ１、Ｃａ２により、入力光の信号に含まれていた高周波成分は除去され、入力光の信号に含まれている低周波成分及びＤＣ成分のみが出力端子１１３ｃより出力される。また、Ｓｉ電極領域２３には、光吸収部２１となるＧｅ光吸収層において検出された数μＡ程度の非常に微弱な光電流がトランジスタ２２のベース領域２２ｂに向かって流れるが、トランジスタ２２のベース領域２２ｂの電位は、外部からのノイズの影響を受けやすい。特に、光変調器を駆動するための制御回路等は電圧の振幅も大きく影響を受けやすい。このため、キャパシタＣａ２を設けることにより、キャパシタＣａ２を介し接地電位にＡＣ的に接続することにより、トランジスタ２２のベース電位を安定化させている。 In the present embodiment, a capacitor Ca1 is formed between the Ge light absorption layer serving as the light absorption unit 21 and the ground potential, and the Si electrode region 23, the base region 22b of the transistor 22 and the ground potential are formed. A capacitor Ca2 is formed between them. These two capacitors Ca1 and Ca2 function as low-pass filters, and the high-frequency components contained in the input light signal are removed by the capacitors Ca1 and Ca2, and the low-frequency component and DC component contained in the input light signal are removed. Only is output from the output terminal 113c. Further, in the Si electrode region 23, a very weak light current of about several μA detected in the Ge light absorption layer serving as the light absorption unit 21 flows toward the base region 22b of the transistor 22, but the base of the transistor 22 The potential of the region 22b is easily affected by external noise. In particular, the control circuit for driving the optical modulator and the like are greatly affected by the voltage amplitude. Therefore, by providing the capacitor Ca2, the base potential of the transistor 22 is stabilized by connecting to the ground potential via the capacitor Ca2 in an AC manner.

本実施の形態における光検出器２０は、光吸収部２１とトランジスタ２２により形成されるが、これらの形成される領域は、３０μｍ×３０μｍの微小領域にモノリシック集積することができるため、光変調器の大きさを大幅に小さくすることができる。 The photodetector 20 in the present embodiment is formed by the light absorber 21 and the transistor 22, and since these formed regions can be monolithically integrated in a minute region of 30 μm × 30 μm, the light modulator The size of the can be significantly reduced.

尚、図２に示されるように、本実施の形態における光変調器では、光検出器２０ａ及び２０ｂの出力は、差動増幅器３０に入力されている。 As shown in FIG. 2, in the optical modulator in the present embodiment, the outputs of the photodetectors 20a and 20b are input to the differential amplifier 30.

次に、図５及び図６に基づき、差動増幅器３０について説明する。差動増幅器３０では、３つのトランジスタ、第１のトランジスタ３１、第２のトランジスタ３２、第３のトランジスタ３３、抵抗Ｒｂ１、Ｒｂ２を有しており、電流モード差動増幅器である。第１のトランジスタ３１、第２のトランジスタ３２、第３のトランジスタ３３はｎｐｎバイポーラトランジスタである。 Next, the differential amplifier 30 will be described with reference to FIGS. 5 and 6. The differential amplifier 30 has three transistors, a first transistor 31, a second transistor 32, a third transistor 33, and resistors Rb1 and Rb2, and is a current mode differential amplifier. The first transistor 31, the second transistor 32, and the third transistor 33 are npn bipolar transistors.

第１のトランジスタ３１と第２のトランジスタ３２は並列に接続されており、並列に接続されている第１のトランジスタ３１及び第２のトランジスタ３２と直列に第３のトランジスタ３３が接続されている。 The first transistor 31 and the second transistor 32 are connected in parallel, and the third transistor 33 is connected in series with the first transistor 31 and the second transistor 32 connected in parallel.

第１のトランジスタ３１のベース領域３１ｂには、光検出器２０ａの出力が入力信号Ｖｉｎ１として入力している。第１のトランジスタ３１のコレクタ領域３１ｃは、抵抗Ｒｂ１の一方の端部が接続されており、抵抗Ｒｂ１の他方の端部は、電源電圧Ｖｄｄに接続されている。第１のトランジスタ３１のコレクタ領域３１ｃと抵抗Ｒｂ１の一方の端部との間より、差動増幅器３０の一方の出力信号Ｖｏｕｔ１が出力され、低速位相シフタ１７に入力している。 The output of the photodetector 20a is input as an input signal Vin1 to the base region 31b of the first transistor 31. One end of the resistor Rb1 is connected to the collector region 31c of the first transistor 31, and the other end of the resistor Rb1 is connected to the power supply voltage Vdd. One output signal Vout1 of the differential amplifier 30 is output from between the collector region 31c of the first transistor 31 and one end of the resistor Rb1 and is input to the low-speed phase shifter 17.

第２のトランジスタ３２のベース領域３２ｂには、光検出器２０ｂの出力が入力信号Ｖｉｎ２として入力している。第２のトランジスタ３２のコレクタ領域３２ｃは、抵抗Ｒｂ２の一方の端部が接続されており、抵抗Ｒｂ２の他方の端部は、電源電圧Ｖｄｄに接続されている。第２のトランジスタ３２のコレクタ領域３２ｃと抵抗Ｒｂ２の一方の端部との間より、差動増幅器３０の他方の出力信号Ｖｏｕｔ２が出力され、低速位相シフタ１８に入力している。 The output of the photodetector 20b is input as an input signal Vin2 to the base region 32b of the second transistor 32. One end of the resistor Rb2 is connected to the collector region 32c of the second transistor 32, and the other end of the resistor Rb2 is connected to the power supply voltage Vdd. The other output signal Vout2 of the differential amplifier 30 is output from between the collector region 32c of the second transistor 32 and one end of the resistor Rb2, and is input to the low-speed phase shifter 18.

第１のトランジスタ３１のエミッタ領域３１ｅ及び第２のトランジスタ３２のエミッタ領域３２ｅは、第３のトランジスタ３３のコレクタ領域３３ｃに接続されている。第３のトランジスタ３３のベース領域３３ｂには、基準電圧が印加されており、エミッタ領域３３ｅは接地されている。 The emitter region 31e of the first transistor 31 and the emitter region 32e of the second transistor 32 are connected to the collector region 33c of the third transistor 33. A reference voltage is applied to the base region 33b of the third transistor 33, and the emitter region 33e is grounded.

本実施の形態においては、低速位相シフタ１７及び低速位相シフタ１８は、差動増幅器３０からの出力により流れる電流を制御することにより、位相の制御がなされる。 In the present embodiment, the low-speed phase shifter 17 and the low-speed phase shifter 18 control the phase by controlling the current flowing by the output from the differential amplifier 30.

図６は、第１のトランジスタ３１及び第２のトランジスタ３２が形成されている領域の断面図である。第１のトランジスタ３１及び第２のトランジスタ３２は、ＳＯＩ基板のＳｉ層１０３により形成されている。Ｓｉ層１０３には、全体にｐ型となる不純物元素がドープされｐ－Ｓｉとなっており、このＳｉ層１０３の所定の領域にｎ型となる不純物元素をドープすることにより、各々のトランジスタのコレクタ領域及びエミッタ領域が形成されている。即ち、Ｓｉ層１０３の所定の領域に、ｎ型となる不純物元素をドープすることにより、第１のトランジスタ３１のコレクタ領域３１ｃ及びエミッタ領域３１ｅ、第２のトランジスタ３２のコレクタ領域３２ｃ及びエミッタ領域３２ｅ等が形成されている。尚、図６では、第１のトランジスタ３１及び第２のトランジスタ３２を図示しているが、第３のトランジスタ３３のコレクタ領域３３ｃ及びエミッタ領域３３ｅについても同様である。 FIG. 6 is a cross-sectional view of a region where the first transistor 31 and the second transistor 32 are formed. The first transistor 31 and the second transistor 32 are formed of the Si layer 103 of the SOI substrate. The entire Si layer 103 is doped with a p-type impurity element to form p-Si, and by doping a predetermined region of the Si layer 103 with an n-type impurity element, each transistor can be doped. A collector region and an emitter region are formed. That is, by doping a predetermined region of the Si layer 103 with an n-type impurity element, the collector region 31c and the emitter region 31e of the first transistor 31 and the collector region 32c and the emitter region 32e of the second transistor 32 are doped. Etc. are formed. Although FIG. 6 shows the first transistor 31 and the second transistor 32, the same applies to the collector region 33c and the emitter region 33e of the third transistor 33.

第１のトランジスタ３１においては、コレクタ領域３１ｃとエミッタ領域３１ｅとの間に挟まれた領域及びこの近傍がベース領域３１ｂとなる。第２のトランジスタ３２においては、コレクタ領域３２ｃとエミッタ領域３２ｅとの間に挟まれた領域及びこの近傍がベース領域３２ｂとなる。第３のトランジスタ３３においては、コレクタ領域３３ｃとエミッタ領域３３ｅとの間に挟まれた領域及びこの近傍がベース領域３３ｂとなる。 In the first transistor 31, the region sandwiched between the collector region 31c and the emitter region 31e and its vicinity are the base region 31b. In the second transistor 32, the region sandwiched between the collector region 32c and the emitter region 32e and its vicinity are the base region 32b. In the third transistor 33, the region sandwiched between the collector region 33c and the emitter region 33e and its vicinity are the base region 33b.

図６に示されるように、Ｓｉ層１０３の上には、酸化シリコンにより形成された上部クラッド層１０４が形成されている。また、上部クラッド層１０４の内部には、ＡｌやＴｉ等の金属材料により、下層の配線１１１ｅ、１１１ｆ、１１１ｇ、１１１ｈ、１１１ｉ、１１１ｊ、及び、上層の配線１１２ｅ、１１２ｆ、１１２ｇ、１１２ｈ、１１２ｉ、１１２ｊが形成されている。よって、下層の配線１１１ｅ、１１１ｆ、１１１ｇ、１１１ｈ、１１１ｉ、１１１ｊと上層の配線１１２ｅ、１１２ｆ、１１２ｇ、１１２ｈ、１１２ｉ、１１２ｊとの間は、上部クラッド層１０４の一部である酸化シリコンが挟まれている。 As shown in FIG. 6, an upper clad layer 104 formed of silicon oxide is formed on the Si layer 103. Further, inside the upper clad layer 104, the wirings 111e, 111f, 111g, 111h, 111i, 111j in the lower layer and the wirings 112e, 112f, 112g, 112h, 112i in the upper layer are made of a metal material such as Al or Ti. 112j is formed. Therefore, silicon oxide, which is a part of the upper clad layer 104, is sandwiched between the lower wirings 111e, 111f, 111g, 111h, 111i, 111j and the upper wirings 112e, 112f, 112g, 112h, 112i, 112j. ing.

第１のトランジスタ３１のベース領域３１ｂは、下層の配線１１１ｇと接続電極１１４ｇにより接続されており、下層の配線１１１ｇは、上層の配線１１２ｇと接続電極により接続されている。上層の配線１１２ｇには、光検出器２０ａから出力された入力信号Ｖｉｎ１が入力している。 The base region 31b of the first transistor 31 is connected to the lower layer wiring 111g by the connection electrode 114g, and the lower layer wiring 111g is connected to the upper layer wiring 112g by the connection electrode. The input signal Vin1 output from the photodetector 20a is input to the wiring 112g in the upper layer.

第１のトランジスタ３１のコレクタ領域３１ｃは下層の配線１１１ｅと接続電極１１４ｅにより接続されており、下層の配線１１１ｅと上層の配線１１２ｅとは接続電極１１５ｅにより接続されている。上層の配線１１２ｅの上には、電極端子１１３ｅが設けられており、電源電圧Ｖｄｄが印加されている。また、下層の配線１１１ｅと上層の配線１１２ｆとは接続電極１１５ｆにより接続されており、上層の配線１１２ｆより一方の出力信号Ｖｏｕｔ１が、差動増幅器３０の一方の出力として出力され、低速位相シフタ１７に入力している。下層の配線１１１ｅにおいて、接続電極１１５ｅと接続電極１１５ｆとの間の挟まれた部分により抵抗Ｒｂ１が形成されている。 The collector region 31c of the first transistor 31 is connected to the lower layer wiring 111e by the connection electrode 114e, and the lower layer wiring 111e and the upper layer wiring 112e are connected by the connection electrode 115e. An electrode terminal 113e is provided on the upper wiring 112e, and a power supply voltage Vdd is applied. Further, the lower layer wiring 111e and the upper layer wiring 112f are connected by a connection electrode 115f, and one output signal Vout1 is output from the upper layer wiring 112f as one output of the differential amplifier 30, and the low speed phase shifter 17 is used. You are typing in. In the lower layer wiring 111e, the resistance Rb1 is formed by the sandwiched portion between the connection electrode 115e and the connection electrode 115f.

第２のトランジスタ３２のベース領域３２ｂは、下層の配線１１１ｈと接続電極１１４ｈにより接続されており、下層の配線１１１ｈは、上層の配線１１２ｈと接続電極１１５ｈにより接続されている。上層の配線１１２ｈには、光検出器２０ｂから出力された入力信号Ｖｉｎ２が入力している。 The base region 32b of the second transistor 32 is connected to the lower layer wiring 111h by the connection electrode 114h, and the lower layer wiring 111h is connected to the upper layer wiring 112h by the connection electrode 115h. The input signal Vin2 output from the photodetector 20b is input to the upper wiring 112h.

第２のトランジスタ３２のコレクタ領域３２ｃは下層の配線１１１ｊと接続電極１１４ｊにより接続されており、下層の配線１１１ｊと上層の配線１１２ｊとは接続電極１１５ｊにより接続されている。上層の配線１１２ｊの上には、電極端子１１３ｆが設けられており、電源電圧Ｖｄｄが印加されている。下層の配線１１１ｊと上層の配線１１２ｉとは接続電極１１５ｉにより接続されており、上層の配線１１２ｉより他方の出力信号Ｖｏｕｔ２が、差動増幅器３０の他方の出力として出力され、低速位相シフタ１８に入力している。下層の配線１１１ｊにおいて、接続電極１１５ｉと接続電極１１５ｊとの間の挟まれた部分により抵抗Ｒｂ２が形成されている。 The collector region 32c of the second transistor 32 is connected to the lower layer wiring 111j by the connection electrode 114j, and the lower layer wiring 111j and the upper layer wiring 112j are connected by the connection electrode 115j. An electrode terminal 113f is provided on the upper wiring 112j, and a power supply voltage Vdd is applied. The lower layer wiring 111j and the upper layer wiring 112i are connected by a connection electrode 115i, and the other output signal Vout2 is output from the upper layer wiring 112i as the other output of the differential amplifier 30 and is input to the low speed phase shifter 18. is doing. In the lower layer wiring 111j, the resistance Rb2 is formed by the sandwiched portion between the connection electrode 115i and the connection electrode 115j.

第１のトランジスタ３１のエミッタ領域３１ｅは下層の配線１１１ｆと接続電極１１４ｆにより接続されている。第２のトランジスタ３２のエミッタ領域３２ｅは下層の配線１１１ｉと接続電極１１４ｉにより接続されている。下層の配線１１１ｆ及び下層の配線１１１ｉは、第３のトランジスタ３３のコレクタ領域３３ｃと接続されている。尚、第３のトランジスタ３３の配線構造については、便宜上説明を省略する。 The emitter region 31e of the first transistor 31 is connected to the lower layer wiring 111f by the connection electrode 114f. The emitter region 32e of the second transistor 32 is connected to the wiring 111i in the lower layer by the connection electrode 114i. The lower layer wiring 111f and the lower layer wiring 111i are connected to the collector region 33c of the third transistor 33. The wiring structure of the third transistor 33 will be omitted for convenience.

本実施の形態においては、差動増幅器３０により、低速位相シフタ１７及び低速位相シフタ１８を駆動することができる。差動増幅器３０における第１のトランジスタ３１、第２のトランジスタ３２、第３のトランジスタ３３は、ＳＯＩ基板のＳｉ層１０３を加工することにより形成される。従って、差動増幅器３０は、マッハツェンダ変調器１０及び光検出器２０ａ、２０ｂと同じ１つのＳｉ基板１０１の上に形成されており、集積されている。差動増幅器３０が形成される領域は、約３０μｍ×５０μｍの領域であり、Ｓｉ基板１０１の僅かな領域に形成することが可能である。 In the present embodiment, the low-speed phase shifter 17 and the low-speed phase shifter 18 can be driven by the differential amplifier 30. The first transistor 31, the second transistor 32, and the third transistor 33 in the differential amplifier 30 are formed by processing the Si layer 103 of the SOI substrate. Therefore, the differential amplifier 30 is formed and integrated on the same Si substrate 101 as the Machzenda modulator 10 and the photodetectors 20a and 20b. The region in which the differential amplifier 30 is formed is a region of about 30 μm × 50 μm, and can be formed in a small region of the Si substrate 101.

本実施の形態においては、光検出器２０ａ、２０ｂにおいて検出された信号は、差動増幅器３０に入力し、差動増幅器３０において増幅されて出力され、低速位相シフタ１７及び低速位相シフタ１８を駆動する。また、光検出器２０ａ、２０ｂ、差動増幅器３０、低速位相シフタ１７及び低速位相シフタ１８は同一のＳｉ基板１０１の上に形成されている。従って、マッハツェンダ変調器１０、光検出器２０ａ、２０ｂ、差動増幅器３０により形成される光変調器を小型にすることができ、また、低コストで製造することができる。更に、光検出器２０ａ、２０ｂと差動増幅器３０との間の配線距離、差動増幅器３０と低速位相シフタ１７及び低速位相シフタ１８との間の配線距離を短くすることができるため、寄生抵抗、寄生容量、寄生インダクタンスを大幅に減らすことができる。これにより、様々特性を向上させることができ、光変調器の性能を向上させることができる。 In the present embodiment, the signals detected by the photodetectors 20a and 20b are input to the differential amplifier 30, amplified and output by the differential amplifier 30, and drive the low-speed phase shifter 17 and the low-speed phase shifter 18. do. Further, the photodetectors 20a and 20b, the differential amplifier 30, the low-speed phase shifter 17 and the low-speed phase shifter 18 are formed on the same Si substrate 101. Therefore, the light modulator formed by the Machzenda modulator 10, the photodetectors 20a and 20b, and the differential amplifier 30 can be miniaturized and can be manufactured at low cost. Further, since the wiring distance between the optical detectors 20a and 20b and the differential amplifier 30 and the wiring distance between the differential amplifier 30 and the low-speed phase shifter 17 and the low-speed phase shifter 18 can be shortened, the parasitic resistance can be shortened. , Parasitic capacitance and parasitic inductance can be significantly reduced. As a result, various characteristics can be improved and the performance of the optical modulator can be improved.

次に、図２に基づき、本実施の形態における光変調器のバイアス制御について、具体的に説明する。本実施の形態において、マッハツェンダ変調器１０の出力ポート１０ａ、１０ｂより出力される出力光の強度が不均一である場合、出力ポート１０ａに近接された光検出器２０ａと出力ポート１０ｂに近接された光検出器２０ｂにおいて検出される電圧に差が生じる。差動増幅器３０は、光検出器２０ａと光検出器２０ｂとの電圧差を増幅して、低速位相シフタ１７及び低速位相シフタ１８に電流を供給する。これにより、マッハツェンダ変調器１０における２つのアーム１１、１２間における光の位相が所望の位相となるように、低速位相シフタ１７及び低速位相シフタ１８により調整し、出力ポート１０ａ、１０ｂより出力される出力光の強度を均一にする。 Next, the bias control of the optical modulator in the present embodiment will be specifically described with reference to FIG. In the present embodiment, when the intensity of the output light output from the output ports 10a and 10b of the Machzenda modulator 10 is non-uniform, the photodetector 20a and the output port 10b are close to the output port 10a. There is a difference in the voltage detected by the photodetector 20b. The differential amplifier 30 amplifies the voltage difference between the photodetector 20a and the photodetector 20b, and supplies a current to the low-speed phase shifter 17 and the low-speed phase shifter 18. As a result, the low-speed phase shifter 17 and the low-speed phase shifter 18 adjust the phase of the light between the two arms 11 and 12 in the Mach Zenda modulator 10 so that the phase becomes the desired phase, and the light is output from the output ports 10a and 10b. Make the output light intensity uniform.

本実施の形態における光変調器の動作に必要な電圧は、例えば、３．３Ｖの電源電圧Ｖｄｄ、バイアス電圧Ｖｂ、差動増幅器３０に供給する基準電圧の３つであり、この他には接地電位の端子が必要であるが、４つの電極端子でよい。このため、電極パッドの数や面積も少なくなるため、より一層小型化に寄与する。 The voltages required for the operation of the optical modulator in the present embodiment are, for example, a power supply voltage Vdd of 3.3 V, a bias voltage Vb, and a reference voltage supplied to the differential amplifier 30, and the other is grounded. Potential terminals are required, but four electrode terminals may be used. Therefore, the number and area of the electrode pads are reduced, which further contributes to miniaturization.

（変形例）
上記においては、抵抗を配線の一部により形成する場合について説明したが、抵抗は、ＳＯＩ基板におけるＳｉ層１０３に不純物元素をドープすることにより形成したものであってもよい。具体的には、図４に示される光検出器２０は、配線１１１ａ、１１１ｄの一部により抵抗Ｒａ１、Ｒａ２を形成したものであるが、図７に示すように、Ｓｉ層１０３の一部にｎ型となる不純物元素をドープすることにより形成してもよい。Ｓｉ層１０３の一部にｎ型となる不純物元素をドープすることによって、抵抗Ｒａ１、Ｒａ２を形成した場合、比較的高い抵抗値の抵抗を狭い領域に形成することができる。 (Modification example)
In the above, the case where the resistance is formed by a part of the wiring has been described, but the resistance may be formed by doping the Si layer 103 in the SOI substrate with an impurity element. Specifically, the photodetector 20 shown in FIG. 4 has resistors Ra1 and Ra2 formed by a part of the wirings 111a and 111d, but as shown in FIG. 7, it is formed on a part of the Si layer 103. It may be formed by doping with an impurity element of type n. When the resistors Ra1 and Ra2 are formed by doping a part of the Si layer 103 with an n-type impurity element, it is possible to form a resistor having a relatively high resistance value in a narrow region.

図７に示される光検出器では、孤立しているＳｉ層１０３を形成し、この孤立しているＳｉ層１０３に、ｎ型となる不純物をドープすることにより、抵抗Ｒａ１、Ｒａ２を形成する。抵抗Ｒａ１の一方の端部は、下層の配線１１１ａと接続電極１１４ｐにより接続されており、抵抗Ｒａ１の他方の端部は、下層の配線１１１ｍと接続電極１１４ｍにより接続されている。下層の配線１１１ｍは、上層の配線１１２ａと接続電極１１５ａにより接続されている。また、抵抗Ｒａ２の一方の端部は、下層の配線１１１ｄと接続電極１１４ｑにより接続されており、抵抗Ｒａ２の他方の端部は、下層の配線１１１ｎと接続電極１１４ｎにより接続されている。下層の配線１１１ｎは、上層の配線１１２ｄと接続電極１１５ｄにより接続されている。 In the photodetector shown in FIG. 7, an isolated Si layer 103 is formed, and the isolated Si layer 103 is doped with an impurity of type n to form resistances Ra1 and Ra2. One end of the resistor Ra1 is connected to the lower layer wiring 111a by the connection electrode 114p, and the other end of the resistor Ra1 is connected to the lower layer wiring 111m by the connection electrode 114m. The lower layer wiring 111m is connected to the upper layer wiring 112a by the connection electrode 115a. Further, one end of the resistor Ra2 is connected to the lower layer wiring 111d by the connection electrode 114q, and the other end of the resistor Ra2 is connected to the lower layer wiring 111n by the connection electrode 114n. The lower layer wiring 111n is connected to the upper layer wiring 112d by the connection electrode 115d.

上記における説明では、光変調器について説明したが、本実施の形態における光検出器は他の用途の光集積回路等にも用いることが可能である。尚、本願では、ＳＯＩ基板を用いて形成されたＳｉ光導波路、光検出器２０等、差動増幅器３０等を有するものを光集積回路と記載する場合がある。 In the above description, the optical modulator has been described, but the photodetector in the present embodiment can also be used for optical integrated circuits and the like for other purposes. In the present application, a circuit having a Si optical waveguide formed by using an SOI substrate, a photodetector 20, a differential amplifier 30, and the like may be referred to as an optical integrated circuit.

〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態における光変調器は、光検出器の光吸収部をシリコンにより形成されたＰＩＮフォトダイオードにより形成した構造のものである。 [Second Embodiment]
Next, a second embodiment will be described. The light modulator in the present embodiment has a structure in which the light absorption portion of the photodetector is formed by a PIN photodiode made of silicon.

図８は、本実施の形態における光変調器における光検出器１２０ａ、１２０ｂ、差動増幅器１３０の構成を示すものである。尚、光検出器１２０ａ、１２０ｂは、第１の実施の形態における光検出器２０ａ、２０ｂに対応するものであり、差動増幅器１３０は第１の実施の形態における差動増幅器３０と要部が同じものである。 FIG. 8 shows the configurations of the photodetectors 120a and 120b and the differential amplifier 130 in the light modulator according to the present embodiment. The photodetectors 120a and 120b correspond to the photodetectors 20a and 20b in the first embodiment, and the differential amplifier 130 includes the differential amplifier 30 and the main part in the first embodiment. It's the same.

光検出器１２０ａは、Ｓｉフォトダイオード１２１、２つのトランジスタ１２３、１２４、抵抗Ｒｃ１１、Ｒｃ１２、Ｒｃ１３、キャパシタＣｃ１等を有している。キャパシタＣｃ１とＳｉフォトダイオード１２１は並列に接続されており、並列に接続されたキャパシタＣｃ１及びＳｉフォトダイオード１２１に、直列に抵抗Ｒｃ１２、Ｒｃ１１が接続されている。具体的には、抵抗Ｒｃ１１の一方の端部は電源電位Ｖｄｄに接続されており、抵抗Ｒｃ１１の他方の端部は抵抗Ｒｃ１２の一方の端部に接続されている。抵抗Ｒｃ１２の他方の端部には、キャパシタＣｃ１の一方の端部とＳｉフォトダイオード１２１のカソードとが接続されている。また、キャパシタＣｃ１の他方の端部とＳｉフォトダイオード１２１のアノードとが接続されて接地されている。 The photodetector 120a has a Si photodiode 121, two transistors 123 and 124, resistors Rc11, Rc12, Rc13, a capacitor Cc1 and the like. The capacitor Cc1 and the Si photodiode 121 are connected in parallel, and the resistors Rc12 and Rc11 are connected in series to the capacitors Cc1 and the Si photodiode 121 connected in parallel. Specifically, one end of the resistance Rc11 is connected to the power potential Vdd, and the other end of the resistance Rc11 is connected to one end of the resistance Rc12. One end of the capacitor Cc1 and the cathode of the Si photodiode 121 are connected to the other end of the resistor Rc12. Further, the other end of the capacitor Cc1 and the anode of the Si photodiode 121 are connected and grounded.

トランジスタ１２３、１２４はｐｎｐバイポーラトランジスタである。トランジスタ１２３のベースＢは、抵抗Ｒｃ１１と抵抗Ｒｃ１２との接続部分に接続されており、トランジスタ１２３のエミッタＥは、一方の端部が電源電位に接続されている抵抗Ｒｃ１３の他方の端部と接続されている。トランジスタ１２４のベースＢは、抵抗Ｒｃ１３とトランジスタ１２３のエミッタＥとの接続部分に接続されており、トランジスタ１２４のエミッタＥは電源電位Ｖｄｄに接続されている。トランジスタ１２３のコレクタＣとトランジスタ１２４のコレクタＣはともに接続され、差動増幅器１３０の一方に入力している。即ち、差動増幅器１３０における第１のトランジスタ３１のベースＢに接続されている。 Transistors 123 and 124 are pnp bipolar transistors. The base B of the transistor 123 is connected to the connection portion between the resistor Rc11 and the resistor Rc12, and the emitter E of the transistor 123 is connected to the other end of the resistor Rc13 whose one end is connected to the power supply potential. Has been done. The base B of the transistor 124 is connected to the connection portion between the resistor Rc13 and the emitter E of the transistor 123, and the emitter E of the transistor 124 is connected to the power supply potential Vdd. The collector C of the transistor 123 and the collector C of the transistor 124 are both connected and input to one of the differential amplifiers 130. That is, it is connected to the base B of the first transistor 31 in the differential amplifier 130.

また、光検出器１２０ｂは、Ｓｉフォトダイオード１２２、２つのトランジスタ１２５、１２６、抵抗Ｒｃ２１、Ｒｃ２２、Ｒｃ２３、キャパシタＣｃ２等を有している。キャパシタＣｃ２とＳｉフォトダイオード１２２は並列に接続されており、並列に接続されたキャパシタＣｃ２及びＳｉフォトダイオード１２２に、直列に抵抗Ｒｃ２２、Ｒｃ２１が接続されている。具体的には、抵抗Ｒｃ２１の一方の端部は電源電位Ｖｄｄに接続されており、抵抗Ｒｃ２１の他方の端部は抵抗Ｒｃ２２の一方の端部に接続されている。抵抗Ｒｃ２２の他方の端部には、キャパシタＣｃ２の一方の端部及びＳｉフォトダイオード１２２のカソードとが接続されている。また、キャパシタＣｃ２の他方の端部とＳｉフォトダイオード１２２のアノードとが接続されて接地されている。 Further, the photodetector 120b has a Si photodiode 122, two transistors 125 and 126, resistors Rc21, Rc22, Rc23, a capacitor Cc2 and the like. The capacitor Cc2 and the Si photodiode 122 are connected in parallel, and the resistors Rc22 and Rc21 are connected in series to the capacitors Cc2 and the Si photodiode 122 connected in parallel. Specifically, one end of the resistance Rc21 is connected to the power potential Vdd, and the other end of the resistance Rc21 is connected to one end of the resistance Rc22. One end of the capacitor Cc2 and the cathode of the Si photodiode 122 are connected to the other end of the resistor Rc22. Further, the other end of the capacitor Cc2 and the anode of the Si photodiode 122 are connected and grounded.

トランジスタ１２５、１２６はｐｎｐバイポーラトランジスタである。トランジスタ１２５のベースＢは、抵抗Ｒｃ２１と抵抗Ｒｃ２２との接続部分に接続されており、トランジスタ１２５のエミッタＥは、一方の端部が電源電位に接続されている抵抗Ｒｃ２３の他方の端部と接続されている。トランジスタ１２６のベースＢは、抵抗Ｒｃ２３とトランジスタ１２５のエミッタＥとの接続部分に接続されており、トランジスタ１２６のエミッタＥは電源電位Ｖｄｄに接続されている。トランジスタ１２５のコレクタＣとトランジスタ１２６のコレクタＣはともに接続され、差動増幅器１３０の他方に入力している。即ち、差動増幅器１３０における第２のトランジスタ３２のベースＢに接続されている。 The transistors 125 and 126 are pnp bipolar transistors. The base B of the transistor 125 is connected to the connection portion between the resistor Rc21 and the resistor Rc22, and the emitter E of the transistor 125 is connected to the other end of the resistor Rc23 whose one end is connected to the power potential. Has been done. The base B of the transistor 126 is connected to the connection portion between the resistor Rc23 and the emitter E of the transistor 125, and the emitter E of the transistor 126 is connected to the power supply potential Vdd. The collector C of the transistor 125 and the collector C of the transistor 126 are both connected and input to the other of the differential amplifier 130. That is, it is connected to the base B of the second transistor 32 in the differential amplifier 130.

差動増幅器１３０では、第３のトランジスタ３３のベースＢには、一方の端部が電源電位Ｖｄｄに接続されている抵抗Ｒｃ３１の他方の端部が接続されている。また、低速位相シフタ１７を形成しているメタルヒータ１０７の一方の端部は電源電位Ｖｄｄに接続されており、他方の端部は第１のトランジスタ３１のコレクタＣに接続されている。低速位相シフタ１８を形成しているメタルヒータ１０８の一方の端部は電源電位Ｖｄｄに接続されており、他方の端部は第２のトランジスタ３２のコレクタＣに接続されている。 In the differential amplifier 130, the base B of the third transistor 33 is connected to the other end of the resistor Rc31 whose one end is connected to the power potential Vdd. Further, one end of the metal heater 107 forming the low-speed phase shifter 17 is connected to the power supply potential Vdd, and the other end is connected to the collector C of the first transistor 31. One end of the metal heater 108 forming the low speed phase shifter 18 is connected to the power potential Vdd, and the other end is connected to the collector C of the second transistor 32.

Ｓｉフォトダイオード１２１に並列に接続されているキャパシタＣｃ１、Ｓｉフォトダイオード１２２に並列に接続されているキャパシタＣｃ２は、静電容量が約１μＦであり、高速変調信号の平均光レベルを検出するための積分回路である。直列に接続されている抵抗Ｒｃ１１と抵抗Ｒｃ１２は、トランジスタ１２３の入力電圧のレベルを調整するために設けられており、直列に接続されている抵抗Ｒｃ２１と抵抗Ｒｃ２２は、トランジスタ１２５の入力電圧のレベルを調整するために設けられている。 The capacitor Cc1 connected in parallel to the Si photodiode 121 and the capacitor Cc2 connected in parallel to the Si photodiode 122 have a capacitance of about 1 μF and are for detecting the average optical level of the high-speed modulated signal. It is an integrating circuit. The resistance Rc11 and the resistance Rc12 connected in series are provided to adjust the level of the input voltage of the transistor 123, and the resistance Rc21 and the resistance Rc22 connected in series are the level of the input voltage of the transistor 125. It is provided to adjust.

このように、光検出器１２０ａ、１２０ｂにおいて得られた電圧信号は、差動増幅器１３０において増幅され、メタルヒータ１０７、１０８において、光の強度が均一になるように電流を流すことができる。これにより、光強度差に対応した光の位相のフィードバック制御を行うことができる。 In this way, the voltage signals obtained by the photodetectors 120a and 120b are amplified by the differential amplifier 130, and a current can be passed through the metal heaters 107 and 108 so that the light intensity becomes uniform. This makes it possible to perform feedback control of the phase of light corresponding to the difference in light intensity.

本実施の形態においては、光検出器１２０ａ、１２０ｂには、Ｓｉフォトダイオードを用いることができ、また、メタルヒータ１０７、１０８を直接駆動することができるため、より、小型化、低コスト化を図ることができる。 In the present embodiment, Si photodiodes can be used for the photodetectors 120a and 120b, and the metal heaters 107 and 108 can be directly driven, so that the size and cost can be further reduced. Can be planned.

尚、上記以外の内容については、第１の実施の形態と同様である。 The contents other than the above are the same as those in the first embodiment.

〔第３の実施の形態〕
次に、第３の実施の形態について説明する。本実施の形態は、第２の実施の形態におけるＳｉフォトダイオードを用いた光検出器を前置受信機に用いたオフセット補償回路である。オフセット補償回路では、シングルエンド出力であるＧｅフォトダイオードによる光検出器からの光電流を後段の差動増幅器に入力するために差動信号に変換する。この変換では、伝送状況によって変動する光信号のＤＣレベルを検出し、それに応じたＤＣ電圧または電流を回路内に生成して、Ｇｅフォトダイオードによる光検出器に流れるＤＣ成分とキャンセルアウトする。これにより、ＡＣ成分（高速の変調信号に相当する成分）のみを取り出すことができる。 [Third Embodiment]
Next, a third embodiment will be described. The present embodiment is an offset compensation circuit using a photodetector using a Si photodiode in the pre-receiver in the second embodiment. In the offset compensation circuit, the photocurrent from the photodetector by the Ge photodiode, which is a single-ended output, is converted into a differential signal for input to the differential amplifier in the subsequent stage. In this conversion, the DC level of the optical signal that fluctuates depending on the transmission condition is detected, and the DC voltage or current corresponding to the DC level is generated in the circuit and canceled out with the DC component flowing through the photodetector by the Ge photodiode. As a result, only the AC component (component corresponding to the high-speed modulated signal) can be extracted.

このため、従来では、Ｇｅフォトダイオードとは別の増幅器回路において、Ｇｅフォトダイオードの光電流のＤＣ成分を検出し、キャンセルアウトしていた。しかしながらこの場合、回路構成が複雑になるとともに、Ｇｅフォトダイオードと増幅器回路との接続がシングルエンドであるためにコモンノイズに弱いという課題があった。 Therefore, conventionally, in an amplifier circuit different from the Ge photodiode, the DC component of the photocurrent of the Ge photodiode is detected and canceled out. However, in this case, there is a problem that the circuit configuration becomes complicated and the connection between the Ge photodiode and the amplifier circuit is single-ended, so that it is vulnerable to common noise.

本実施の形態においては、図９に示されるように、光検出器２２０を用いて、平均光レベルに応じたＤＣ信号を生成し、それを用いて高速Ｇｅフォトダイオード２３１において得られる光電流のＤＣ成分をキャンセルする。尚、光検出器２２０には、第２の実施の形態と同様のＳｉフォトダイオード１２１を有している。 In this embodiment, as shown in FIG. 9, a photodetector 220 is used to generate a DC signal according to the average light level, which is used to generate a photocurrent obtained in the high-speed Ge photodiode 231. Cancel the DC component. The photodetector 220 has a Si photodiode 121 similar to that of the second embodiment.

ここで、高速Ｇｅフォトダイオード２３１で受信する光信号の一部は、前段で分岐され光検出器２２０のＳｉフォトダイオード１２１に入射されており、あらかじめその平均光レベルが検出されている。その信号をトランジスタ１２３、１２４、２２５により増幅した後、高速Ｇｅフォトダイオード２３１と並列に接続されているＳｉＰＩＮキャパシタ２３２を通じてＤＣバイアス電流を流す。これにより、高速Ｇｅフォトダイオード２３１で生じるＤＣ電流成分をキャンセルし、ＡＣ成分のみを１００Ω差動出力端子２３３に取り出すことができる。 Here, a part of the optical signal received by the high-speed Ge photodiode 231 is branched in the previous stage and incident on the Si photodiode 121 of the photodetector 220, and the average optical level thereof is detected in advance. After the signal is amplified by the transistors 123, 124 and 225, a DC bias current is passed through the SiPIN capacitor 232 connected in parallel with the high-speed Ge photodiode 231. As a result, the DC current component generated by the high-speed Ge photodiode 231 can be canceled, and only the AC component can be taken out to the 100Ω differential output terminal 233.

即ち、本実施の形態は、高速Ｇｅフォトダイオード２３１がメインの光受信機であって、この高速Ｇｅフォトダイオード２３１に流れるＤＣのオフセット電流をＳｉＰＩＮキャパシタ２３２の電流でキャンセルして、差動出力に持ち込む構成のものである。差動出力は破線で囲まれた１００Ω差動出力端子２３３の５０Ω終端の両脇の電圧であり、ＤＣレベルでは電位差が０Ｖとなるように動作する。メインの光信号は高速Ｇｅフォトダイオード２３１に入る前にタップされて光検出器２２０のＳｉフォトダイオード１２１に入射する。Ｓｉフォトダイオード１２１の出力は、トランジスタ１２３、１２４、２２５により増幅されて、光のＤＣレベルに相当した電圧を生成する。トランジスタ１２４、２２５は、ＳｉＰＩＮキャパシタ２３２の両端に接続されており、下側に接続されている負荷抵抗で、電位を下げている。このため、この負荷抵抗における電圧降下分（光のＤＣレベルに比例）で、ＳｉＰＩＮキャパシタ２３２に流れる電流を調整し、高速Ｇｅフォトダイオード２３１側のＤＣ電流とバランスさせることができる。 That is, in the present embodiment, the high-speed Ge photodiode 231 is the main optical receiver, and the DC offset current flowing through the high-speed Ge photodiode 231 is canceled by the current of the SiPIN capacitor 232 to obtain a differential output. It is a structure to bring in. The differential output is the voltage on both sides of the 50Ω end of the 100Ω differential output terminal 233 surrounded by a broken line, and operates so that the potential difference becomes 0V at the DC level. The main optical signal is tapped before entering the high speed Ge photodiode 231 and incident on the Si photodiode 121 of the photodetector 220. The output of the Si photodiode 121 is amplified by the transistors 123, 124, 225 to generate a voltage corresponding to the DC level of light. The transistors 124 and 225 are connected to both ends of the SiPIN capacitor 232, and the potential is lowered by the load resistance connected to the lower side. Therefore, the current flowing through the SiPIN capacitor 232 can be adjusted by the voltage drop in this load resistance (proportional to the DC level of light) and balanced with the DC current on the high-speed Ge photodiode 231 side.

本実施の形態においては、光素子内部でＤＣレベルを検出してキャンセルアウトし、差動信号に変換した後に増幅器回路に入力するため、増幅器がシンプルになるとともにコモンノイズの影響を低減することができる。即ち、従来は複雑な回路構成を必要としていた受信機のオフセット補償回路を大幅に簡素化し、光集積回路を小型化、低消費電力化することが可能となる。 In the present embodiment, since the DC level is detected inside the optical element, canceled out, converted into a differential signal, and then input to the amplifier circuit, the amplifier can be simplified and the influence of common noise can be reduced. can. That is, it is possible to greatly simplify the offset compensation circuit of the receiver, which conventionally required a complicated circuit configuration, and to reduce the size and power consumption of the optical integrated circuit.

以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。 Although the embodiments have been described in detail above, the embodiments are not limited to the specific embodiments, and various modifications and changes can be made within the scope of the claims.

上記の説明に関し、更に以下の付記を開示する。
（付記１）
ＳＯＩ基板のＳｉ層に第１の導電型の不純物元素をドープされている電極領域と、
前記電極領域に接して形成された光吸収部と、
前記Ｓｉ層に第２の導電型の不純物元素をドープすることにより形成されたコレクタ領域及びエミッタ領域を有するトランジスタと、
を有し、
前記トランジスタのベース領域は、前記電極領域に接続されており、
前記光吸収部において検出された信号を前記トランジスタにおいて増幅することを特徴とする光検出器。
（付記２）
前記光吸収部は、Ｇｅにより形成されていることを特徴とする付記１に記載の光検出器。
（付記３）
前記光吸収部にバイアス電圧を印加するための電極が設けられていることを特徴とする付記２に記載の光検出器。
（付記４）
前記光吸収部は、Ｓｉにより形成されていることを特徴とする付記１に記載の光検出器。
（付記５）
前記コレクタ領域または前記エミッタ領域に接続される抵抗を有し、
前記抵抗は、前記Ｓｉ層に不純物元素をドープすることにより形成されていることを特徴とする付記１から４のいずれかに記載の光検出器。
（付記６）
付記１から５のいずれかに記載の光検出器と、
前記光検出器の出力を増幅する前記Ｓｉ層に形成された増幅器と、
前記Ｓｉ層により形成された光導波路と、
前記光導波路を伝播する光の位相を変化させる第１の位相シフタ、及び、第２の位相シフタと、
を有し、
前記第２の位相シフタにより、前記光導波路を伝播する光の位相を変調するものであって、
前記光検出器は、前記光導波路を伝播する光の強度を測定し、
前記光検出器において得られた信号を前記増幅器により増幅し、前記第１の位相シフタに供給することにより、前記光導波路を伝播する光の位相を制御することを特徴とする光変調器。
（付記７）
前記第１の位相シフタは、ヒータであることを特徴とする付記６に記載の光変調器。
（付記８）
前記光検出器は２つ設けられており、
前記増幅器は、２つの前記光検出器の出力が各々入力している差動増幅器であることを特徴とする付記６または７に記載の光変調器。
（付記９）
前記光吸収部及び前記Ｓｉ層の上には、誘電体層が設けられており、
前記誘電体層の上には、前記光吸収部及び前記トランジスタが形成されている領域を覆う配線が形成されており、
前記配線は接地されていることを特徴とする付記６から８のいずれかに記載の光変調器。
（付記１０）
付記１から５のいずれかに記載の光検出器を２つ有し、
前記Ｓｉ層により形成された２本の光導波路のアームを有するマッハツェンダ変調器と、
各々の前記光導波路のアームを伝播する光の位相を変化させる第１の位相シフタ、及び、第２の位相シフタと、
２つの前記光検出器のからの出力を差動増幅する前記Ｓｉ層に形成された差動増幅器と、
を有し、
前記第２の位相シフタにより、前記マッハツェンダ変調器における光変調をするものであって、
各々の前記光検出器は、前記マッハツェンダ変調器の２つの出力ポートから出射される光の強度の各々を測定し、
各々の前記光検出器において測定された光の強度に基づき、前記差動増幅器により、前記第１の位相シフタを制御し、前記光導波路のアームを伝播する光の位相を調整することを特徴とする光変調器。
（付記１１）
付記１から５のいずれかに記載の光検出器と、
前記光検出器の出力を増幅する前記Ｓｉ層に形成された増幅器と、
前記Ｓｉ層により形成された光導波路と、
前記光導波路を伝播する光の位相を変化させる第１の位相シフタと、
を有し、
前記光検出器は、前記光導波路を伝播する光の強度を測定し、
前記光検出器において得られた信号を前記増幅器により増幅し、前記第１の位相シフタに供給することにより、前記光導波路を伝播する光の位相を制御することを特徴とする光集積回路。
（付記１２）
前記第１の位相シフタは、ヒータであることを特徴とする付記１１に記載の光集積回路。
（付記１３）
前記光検出器は２つ設けられており、
前記増幅器は、２つの前記光検出器の出力が各々入力している差動増幅器であることを特徴とする付記１１または１２に記載の光集積回路。
（付記１４）
前記光吸収部及び前記Ｓｉ層の上には、誘電体層が設けられており、
前記誘電体層の上には、前記光吸収部及び前記トランジスタが形成されている領域を覆う配線が形成されており、
前記配線は接地されていることを特徴とする付記１１から１３のいずれかに記載の光集積回路。 Regarding the above explanation, the following additional notes are further disclosed.
(Appendix 1)
An electrode region in which the Si layer of the SOI substrate is doped with a first conductive type impurity element,
A light absorbing portion formed in contact with the electrode region and
A transistor having a collector region and an emitter region formed by doping the Si layer with a second conductive type impurity element, and a transistor.
Have,
The base region of the transistor is connected to the electrode region and
A photodetector characterized in that a signal detected in the light absorption unit is amplified by the transistor.
(Appendix 2)
The photodetector according to Appendix 1, wherein the light absorbing portion is formed of Ge.
(Appendix 3)
The photodetector according to Appendix 2, wherein an electrode for applying a bias voltage is provided in the light absorption unit.
(Appendix 4)
The photodetector according to Appendix 1, wherein the light absorbing portion is made of Si.
(Appendix 5)
Having a resistor connected to the collector region or the emitter region
The photodetector according to any one of Supplementary note 1 to 4, wherein the resistance is formed by doping the Si layer with an impurity element.
(Appendix 6)
The photodetector according to any one of Supplementary Notes 1 to 5 and
An amplifier formed on the Si layer that amplifies the output of the photodetector, and
The optical waveguide formed by the Si layer and
A first phase shifter and a second phase shifter that change the phase of the light propagating through the optical waveguide.
Have,
The second phase shifter modulates the phase of the light propagating through the optical waveguide.
The photodetector measures the intensity of light propagating through the optical waveguide and measures it.
A light modulator characterized by controlling the phase of light propagating through the optical waveguide by amplifying a signal obtained by the photodetector by the amplifier and supplying the signal to the first phase shifter.
(Appendix 7)
The light modulator according to Appendix 6, wherein the first phase shifter is a heater.
(Appendix 8)
Two photodetectors are provided, and the photodetector is provided.
The light modulator according to Appendix 6 or 7, wherein the amplifier is a differential amplifier in which the outputs of the two photodetectors are each input.
(Appendix 9)
A dielectric layer is provided on the light absorbing portion and the Si layer.
On the dielectric layer, a wiring covering the light absorbing portion and the region where the transistor is formed is formed.
The light modulator according to any one of Supplementary note 6 to 8, wherein the wiring is grounded.
(Appendix 10)
It has two photodetectors according to any one of the appendices 1 to 5.
A Machzenda modulator having two optical waveguide arms formed by the Si layer, and
A first phase shifter and a second phase shifter that change the phase of the light propagating through the arm of each of the optical waveguides.
A differential amplifier formed in the Si layer that differentially amplifies the output from the two photodetectors, and a differential amplifier.
Have,
The second phase shifter is used for optical modulation in the Machzenda modulator.
Each photodetector measures each of the intensities of light emitted from the two output ports of the Machzenda modulator.
Based on the light intensity measured by each photodetector, the differential amplifier controls the first phase shifter and adjusts the phase of the light propagating through the arm of the optical waveguide. Optical modulator.
(Appendix 11)
The photodetector according to any one of Supplementary Notes 1 to 5 and
An amplifier formed on the Si layer that amplifies the output of the photodetector, and
The optical waveguide formed by the Si layer and
A first phase shifter that changes the phase of light propagating through the optical waveguide,
Have,
The photodetector measures the intensity of light propagating through the optical waveguide and measures it.
An optical integrated circuit characterized by controlling the phase of light propagating through the optical waveguide by amplifying a signal obtained by the photodetector by the amplifier and supplying the signal to the first phase shifter.
(Appendix 12)
The optical integrated circuit according to Appendix 11, wherein the first phase shifter is a heater.
(Appendix 13)
Two photodetectors are provided, and the photodetector is provided.
The optical integrated circuit according to Appendix 11 or 12, wherein the amplifier is a differential amplifier in which the outputs of the two photodetectors are each input.
(Appendix 14)
A dielectric layer is provided on the light absorbing portion and the Si layer.
On the dielectric layer, a wiring covering the light absorbing portion and the region where the transistor is formed is formed.
The optical integrated circuit according to any one of Supplementary note 11 to 13, wherein the wiring is grounded.

１０マッハツェンダ変調器
１０ａ、１０ｂ出力ポート
１０ｃ入力ポート
１１、１２アーム
１３１×２光カプラ
１４２×２光カプラ
１５、１６高速位相シフタ
１７、１８低速位相シフタ
２０、２０ａ、２０ｂ光検出器
２１光吸収部
２２トランジスタ
２３Ｓｉ電極領域
３０差動増幅器
５０信号変調制御回路
１００光変調器
１０１Ｓｉ基板
10 Mach Zender Modulator 10a, 10b Output Port 10c Input Port 11, 12 Arm 13 1 × 2 Optical Coupler 14 2 × 2 Optical Coupler 15, 16 High Speed Phase Shifter 17, 18 Low Speed Phase Shifter 20, 20a, 20b Photodetector 21 Optical Absorber 22 Transistor 23 Si Electrode region 30 Differential amplifier 50 Signal modulation control circuit 100 Optical modulator 101 Si substrate

Claims

ＳＯＩ基板のＳｉ層に第１の導電型の不純物元素をドープされている電極領域と、
前記電極領域に接して形成された光吸収部と、
前記Ｓｉ層に第２の導電型の不純物元素をドープすることにより形成されたコレクタ領域及びエミッタ領域を有するトランジスタと、
を有し、
前記トランジスタのベース領域は、前記第１の導電型の前記電極領域に接続されており、
前記光吸収部において検出された信号を前記トランジスタにおいて増幅し、
前記光吸収部は前記Ｓｉ層の前記第１の導電型の前記電極領域に接する側と反対側の第２の導電型の領域に接続される第１電極端子によって第１電位に接続され、前記トランジスタの前記コレクタ領域は前記第１電極端子と異なる第２電極端子によって前記第１電位と異なる第２電位に接続されることを特徴とする光検出器。 An electrode region in which the Si layer of the SOI substrate is doped with a first conductive type impurity element,
A light absorbing portion formed in contact with the electrode region and
A transistor having a collector region and an emitter region formed by doping the Si layer with a second conductive type impurity element, and a transistor.
Have,
The base region of the transistor is connected to the electrode region of the first conductive type .
The signal detected in the light absorber is amplified in the transistor, and the signal is amplified in the transistor.
The light absorbing portion is connected to the first potential by a first electrode terminal connected to a second conductive type region on the side opposite to the side in contact with the electrode region of the first conductive type of the Si layer. A photodetector characterized in that the collector region of a transistor is connected to a second potential different from the first potential by a second electrode terminal different from the first electrode terminal .

前記光吸収部は、Ｇｅにより形成されていることを特徴とする請求項１に記載の光検出器。 The photodetector according to claim 1, wherein the light absorbing portion is formed of Ge.

前記光吸収部の前記第２の導電型の電極領域にバイアス電圧が印加されることを特徴とする請求項１または２に記載の光検出器。 The photodetector according to claim 1 or 2, wherein a bias voltage is applied to the second conductive type electrode region of the light absorption unit.

前記光吸収部は、Ｓｉにより形成されていることを特徴とする請求項１に記載の光検出器。 The photodetector according to claim 1, wherein the light absorbing portion is made of Si.

前記コレクタ領域または前記エミッタ領域に接続される抵抗を有し、
前記抵抗は、前記Ｓｉ層に不純物元素をドープすることにより形成されていることを特徴とする請求項１から４のいずれかに記載の光検出器。 Having a resistor connected to the collector region or the emitter region
The photodetector according to any one of claims 1 to 4, wherein the resistance is formed by doping the Si layer with an impurity element.

請求項１から５のいずれかに記載の光検出器と、
前記光検出器の出力を増幅する前記Ｓｉ層に形成された増幅器と、
前記Ｓｉ層により形成された光導波路と、
前記光導波路を伝播する光の位相を変化させる第１の位相シフタ、及び、第２の位相シフタと、
を有し、
前記第２の位相シフタにより、前記光導波路を伝播する光の位相を変調するものであって、
前記光検出器は、前記光導波路を伝播する光の強度を測定し、
前記光検出器において得られた信号を前記増幅器により増幅し、前記第１の位相シフタに供給することにより、前記光導波路を伝播する光の位相を制御することを特徴とする光変調器。 The photodetector according to any one of claims 1 to 5.
An amplifier formed on the Si layer that amplifies the output of the photodetector, and
The optical waveguide formed by the Si layer and
A first phase shifter and a second phase shifter that change the phase of the light propagating through the optical waveguide.
Have,
The second phase shifter modulates the phase of the light propagating through the optical waveguide.
The photodetector measures the intensity of light propagating through the optical waveguide and measures it.
A light modulator characterized by controlling the phase of light propagating through the optical waveguide by amplifying a signal obtained by the photodetector by the amplifier and supplying the signal to the first phase shifter.

前記第１の位相シフタは、ヒータであることを特徴とする請求項６に記載の光変調器。 The light modulator according to claim 6, wherein the first phase shifter is a heater.

前記光検出器は２つ設けられており、
前記増幅器は、２つの前記光検出器の出力が各々入力している差動増幅器であることを特徴とする請求項６または７に記載の光変調器。 Two photodetectors are provided, and the photodetector is provided.
The light modulator according to claim 6 or 7, wherein the amplifier is a differential amplifier in which the outputs of the two photodetectors are each input.

前記光吸収部及び前記Ｓｉ層の上には、誘電体層が設けられており、
前記誘電体層の上には、前記光吸収部及び前記トランジスタが形成されている領域を覆う配線が形成されており、
前記配線は接地されていることを特徴とする請求項６から８のいずれかに記載の光変調器。 A dielectric layer is provided on the light absorbing portion and the Si layer.
On the dielectric layer, a wiring covering the light absorbing portion and the region where the transistor is formed is formed.
The light modulator according to any one of claims 6 to 8, wherein the wiring is grounded.

請求項１から５のいずれかに記載の光検出器と、
前記光検出器の出力を増幅する前記Ｓｉ層に形成された増幅器と、
前記Ｓｉ層により形成された光導波路と、
前記光導波路を伝播する光の位相を変化させる第１の位相シフタと、
を有し、
前記光検出器は、前記光導波路を伝播する光の強度を測定し、
前記光検出器において得られた信号を前記増幅器により増幅し、前記第１の位相シフタに供給することにより、前記光導波路を伝播する光の位相を制御することを特徴とする光集積回路。 The photodetector according to any one of claims 1 to 5.
An amplifier formed on the Si layer that amplifies the output of the photodetector, and
The optical waveguide formed by the Si layer and
A first phase shifter that changes the phase of light propagating through the optical waveguide,
Have,
The photodetector measures the intensity of light propagating through the optical waveguide and measures it.
An optical integrated circuit characterized by controlling the phase of light propagating through the optical waveguide by amplifying a signal obtained by the photodetector by the amplifier and supplying the signal to the first phase shifter.

前記光吸収部及び前記Ｓｉ層の上には、誘電体層が設けられており、
前記誘電体層の上には、前記光吸収部及び前記トランジスタが形成されている領域を覆う配線が形成されており、
前記配線は接地されていることを特徴とする請求項１０に記載の光集積回路。 A dielectric layer is provided on the light absorbing portion and the Si layer.
On the dielectric layer, a wiring covering the light absorbing portion and the region where the transistor is formed is formed.
The optical integrated circuit according to claim 10, wherein the wiring is grounded.