JP7075571B2 - 半導体装置の製造方法および半導体装置用基板 - Google Patents
半導体装置の製造方法および半導体装置用基板 Download PDFInfo
- Publication number
- JP7075571B2 JP7075571B2 JP2017068307A JP2017068307A JP7075571B2 JP 7075571 B2 JP7075571 B2 JP 7075571B2 JP 2017068307 A JP2017068307 A JP 2017068307A JP 2017068307 A JP2017068307 A JP 2017068307A JP 7075571 B2 JP7075571 B2 JP 7075571B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- base material
- manufacturing
- forming
- convex portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は半導体装置の製造方法および半導体装置用基板に関し、特に複数の半導体装置の集合体から各半導体装置を個片化した際、各半導体装置の金属層の端面に形成した金属めっき層が封止している樹脂の端面から露出するように形成する場合に適用して有用なものである。
従来技術に係る半導体装置IV、特に、リードレス表面実装方式の樹脂封止された半導体装置IVの中には、図２１に示すように、半導体素子０１を搭載している金属層０２と、該金属層０２の図中、Ｘ軸方向に沿う両側に配設され半導体素子０１とワイヤ０３，０３で接続される複数の電極層０４とを有し、全体を樹脂０５で封止して形成したものがある。この種の半導体装置VIでは、金属層０２および電極層０４を半田０６により回路基板０９に接合することにより実装される。かかる実装において、半田０６の濡れ性を良好に保持するため、金属層０２および電極層０４の露出面には金めっき膜０７，０８，０８が形成されている。ここで、半導体装置IVにおける電極層０４の金属層０２と反対側の端面０４Ａは露出している。
リードレス表面実装方式のうち、樹脂封止された半導体装置の電極層０４における金属層０２と反対側の端面０４Ａが露出しているものを開示する公知文献として特許文献１（図７参照）が存在する。
上述の如くＸ軸方向に関して電極層０４の金属層０２と反対側の端面０４Ａが露出しているリードレス表面実装方式の半導体装置IVにおいては、半導体装置IVを回路基板０９上に実装した場合、図２１に示すように、半田０６のフィレットが電極層０４の端面０４Ａに接する部分では凹部となってしまう場合がある。これは、端面０４Ａの材料であるニッケルに対する半田０６の濡れ性があまり良くない点に起因するものである。このように半田０６のフィレットに凹部が形成された場合、半導体装置IVの回路基板０７に対する半田０６による接合状態を半導体装置IVの上方から観察して、その接合の良否の判断をすることが困難になる。すなわち、この場合の半田０６によるフィレットは先端部から半導体装置IVの端面上部に向かって徐々に立ち上る曲線形状となるのが理想であり、この場合に半田０６による良好な接合が担保される。
本発明は、上記従来技術に鑑み、リードレス表面実装方式の半導体装置を回路基板に実装する際の半田フィレットを良好に形成することができ、半導体装置の上方から実装状況を容易に確認し得る半導体装置の製造方法および前記半導体装置を形成するための半導体装置用基板を提供することを目的とする。
上記目的を達成する本発明の第１の態様は、
平板状の母材上に複数の半導体素子を搭載するとともに、前記半導体素子を樹脂で一体化した複数の半導体装置を個片化により得る半導体装置の製造方法であって、
前記母材の表面の複数個所から一体的に突出する凸部を形成する凸部形成工程と、
前記凸部の側面に金属めっき層を形成する金属めっき層形成工程と、
前記側面に相対向する面である端面が前記金属めっき層に当接するように前
記母材の表面に電極層となる金属層を形成する金属層形成工程と、
前記半導体素子を前記母材上に配設するとともに、前記電極層となる金属層と
電気的に接続する実装工程と、
前記母材上に配設された前記半導体素子を含む配設部分の全体を樹脂で封止
して複数個が一体となった半導体装置を形成する樹脂封止工程と、
複数個が一体となった前記半導体装置から前記凸部と一体となった前記母材
を除去する母材除去工程と、
前記母材の除去により前記凸部に対応して前記樹脂の一方の面である裏面に
形成された凹部の底部を、前記凹部の幅と同等か、または小さい幅で分割して個片化する個片化工程とを有するとともに、
前記凸部形成工程は、前記母材の表面に形成した第1のレジストのパターニングにより所定の開口部を有する凸部用レジストパターンを形成する凸部用レジストパターン形成工程を経た後、前記母材の表面から一体的に突出する凸部を、前記開口部に電鋳により形成する工程であることを特徴とする。
平板状の母材上に複数の半導体素子を搭載するとともに、前記半導体素子を樹脂で一体化した複数の半導体装置を個片化により得る半導体装置の製造方法であって、
前記母材の表面の複数個所から一体的に突出する凸部を形成する凸部形成工程と、
前記凸部の側面に金属めっき層を形成する金属めっき層形成工程と、
前記側面に相対向する面である端面が前記金属めっき層に当接するように前
記母材の表面に電極層となる金属層を形成する金属層形成工程と、
前記半導体素子を前記母材上に配設するとともに、前記電極層となる金属層と
電気的に接続する実装工程と、
前記母材上に配設された前記半導体素子を含む配設部分の全体を樹脂で封止
して複数個が一体となった半導体装置を形成する樹脂封止工程と、
複数個が一体となった前記半導体装置から前記凸部と一体となった前記母材
を除去する母材除去工程と、
前記母材の除去により前記凸部に対応して前記樹脂の一方の面である裏面に
形成された凹部の底部を、前記凹部の幅と同等か、または小さい幅で分割して個片化する個片化工程とを有するとともに、
前記凸部形成工程は、前記母材の表面に形成した第1のレジストのパターニングにより所定の開口部を有する凸部用レジストパターンを形成する凸部用レジストパターン形成工程を経た後、前記母材の表面から一体的に突出する凸部を、前記開口部に電鋳により形成する工程であることを特徴とする。
本形態によれば、半導体装置の端面において、樹脂の外側に半田との濡れ性が良好な金属めっき層を露出させることができる。さらに、所望の凸部を電鋳により形成することができる。
本発明の第２の態様は、
第１の態様に記載する半導体装置の製造方法において、
前記金属めっき層形成工程は、前記凸部で区画された前記母材の表面の所定の領域に第２のレジストを形成するとともに、前記第２のレジストをパターニングして電鋳用レジストパターンを形成する電鋳用レジストパターン形成工程を経た後、前記凸部の側面に金属めっき層を形成する工程であることを特徴とする。
第１の態様に記載する半導体装置の製造方法において、
前記金属めっき層形成工程は、前記凸部で区画された前記母材の表面の所定の領域に第２のレジストを形成するとともに、前記第２のレジストをパターニングして電鋳用レジストパターンを形成する電鋳用レジストパターン形成工程を経た後、前記凸部の側面に金属めっき層を形成する工程であることを特徴とする。
本態様によれば、所望の金属層を電鋳により形成するための電鋳用レジストパターンを形成することができる。
本発明の第３の態様は、
第２の態様に記載する半導体装置の製造方法において、
前記金属層形成工程は、前記電鋳用レジストパターンで囲まれた前記母材上の表面に電鋳により金属層を形成する工程であることを特徴とする。
第２の態様に記載する半導体装置の製造方法において、
前記金属層形成工程は、前記電鋳用レジストパターンで囲まれた前記母材上の表面に電鋳により金属層を形成する工程であることを特徴とする。
本形態によれば、所望の金属層を電鋳により容易に形成することができる。
本発明の第４の態様は、
第1～第３の態様のいずれか一つに記載する半導体装置の製造方法において、
前記金属めっき層形成工程では、前記凸部の側面とともに、前記側面から連続する前記母材の表面にも金属めっき層を形成することを特徴とする。
第1～第３の態様のいずれか一つに記載する半導体装置の製造方法において、
前記金属めっき層形成工程では、前記凸部の側面とともに、前記側面から連続する前記母材の表面にも金属めっき層を形成することを特徴とする。
本形態によれば、本発明方法により得る半導体装置の回路基板等に対する実装に際し、金属めっき層を介して半導体装置を回路基板等に接触させることができる。
本発明の第５の態様は、
第３または第４の態様に記載する半導体装置の製造方法において、
前記金属層形成工程において、前記電鋳より形成された前記金属層の表面に
他の金属めっき層を形成することを特徴とする。
第３または第４の態様に記載する半導体装置の製造方法において、
前記金属層形成工程において、前記電鋳より形成された前記金属層の表面に
他の金属めっき層を形成することを特徴とする。
本態様によれば、金属層に対する半導体素子の実装の際の半田等の接合部材との濡れ性を良好に保持することができる。
本発明の第６の態様は、
第２または第３の態様に記載する半導体装置の製造方法において、
前記金属層形成工程では、前記母材の表面に接触して形成された前記電鋳用
レジストパターンの表面を超えて前記金属層を形成する金属を電着させることにより前記電鋳用レジストパターンの上面側に張り出すオーバーハング部を前記金属層の上端部周縁に形成することを特徴とする。
第２または第３の態様に記載する半導体装置の製造方法において、
前記金属層形成工程では、前記母材の表面に接触して形成された前記電鋳用
レジストパターンの表面を超えて前記金属層を形成する金属を電着させることにより前記電鋳用レジストパターンの上面側に張り出すオーバーハング部を前記金属層の上端部周縁に形成することを特徴とする。
本態様によれば、封止している樹脂にオーバーハング部を食い込ませることができる。
本発明によれば、樹脂の端面から露出している金属層の端面に金属めっき層が形成されているので、当該半導体装置を回路基板に半田接合した場合、半導体装置の端面に隣接する先端部から前記端面に向けて連続的に立ち上がる曲線状の半田のフィレットが良好に形成される。この結果、半導体装置の上方から前記フィレットの形成状態を容易に視認でき、半田接合の良否を容易かつ確実に検査することができる。
以下、本発明の実施の形態を図面に基づき詳細に説明する。なお、各実施の形態中、同一部分には同一番号を付し重複する説明は省略する。
［第１の実施の形態］
図１～図１６は第１の実施の形態の各工程を示す模式図である。これらの図に示すように、本形態に係る半導体装置は、次のような各工程を経て製造される。以下、順次詳細に説明する。
図１～図１６は第１の実施の形態の各工程を示す模式図である。これらの図に示すように、本形態に係る半導体装置は、次のような各工程を経て製造される。以下、順次詳細に説明する。
＜凸部用レジストパターン形成工程＞
図１に示すように、平板状の母材１の表面（図中のＸ軸Ｙ軸方向に沿う平面である上面；以下同じ）にレジスト（第1のレジスト）２Ａを形成する。ここで、母材１は導電性を有する材料であれば特に限定はないが、ＳＵＳが好適である。
図１に示すように、平板状の母材１の表面（図中のＸ軸Ｙ軸方向に沿う平面である上面；以下同じ）にレジスト（第1のレジスト）２Ａを形成する。ここで、母材１は導電性を有する材料であれば特に限定はないが、ＳＵＳが好適である。
次に、図２に示すように、レジスト２Ａのパターニングにより所定の開口部２Ｃを有する凸部用レジストパターン２Ｂを形成する。
＜凸部形成工程＞
図３に示すように、凸部用レジストパターン２Ｂに形成した開口部２Ｃに電鋳により凸部３を形成する。その後、図４に示すように、凸部用レジストパターン２Ｂを所定の薬剤で除去することにより母材１の表面からＺ軸に沿い図中上方に向かって一体的に突出する凸部３を形成する。ここで、凸部３を形成する材料としては、電鋳を行うことができる金属であれば特に制限はないが、後の母材除去工程（図１４参照）のことを考慮すれば、母材１との一体性を良好にする必要がある。母材１と凸部３との密着性を確保する手段として、例えば、ストライクめっきなどの密着処理が挙げられる。また、母材１上に凸部３を形成後、母材１および凸部３の表面全面を覆うようにカバーめっき層を形成しても良い。
図３に示すように、凸部用レジストパターン２Ｂに形成した開口部２Ｃに電鋳により凸部３を形成する。その後、図４に示すように、凸部用レジストパターン２Ｂを所定の薬剤で除去することにより母材１の表面からＺ軸に沿い図中上方に向かって一体的に突出する凸部３を形成する。ここで、凸部３を形成する材料としては、電鋳を行うことができる金属であれば特に制限はないが、後の母材除去工程（図１４参照）のことを考慮すれば、母材１との一体性を良好にする必要がある。母材１と凸部３との密着性を確保する手段として、例えば、ストライクめっきなどの密着処理が挙げられる。また、母材１上に凸部３を形成後、母材１および凸部３の表面全面を覆うようにカバーめっき層を形成しても良い。
＜電鋳用レジストパターン形成工程＞
図５に示すように、凸部３で区画された母材１の表面の所定の領域にレジスト（第２のレジスト）４Ａを形成する。これは所定のレジスト４Ａを塗布することによっても形成し得るが、シート状のレジスト４Ａを、凸部３を覆うように母材１の表面に貼着することで良好に形成することができる。
図５に示すように、凸部３で区画された母材１の表面の所定の領域にレジスト（第２のレジスト）４Ａを形成する。これは所定のレジスト４Ａを塗布することによっても形成し得るが、シート状のレジスト４Ａを、凸部３を覆うように母材１の表面に貼着することで良好に形成することができる。
続いて図６に示すように、レジスト４Ａをパターニングして電鋳用レジストパターン４Ｂを形成する。なお、電鋳用レジストパターン４Ｂは、凸部３上に形成しなくても良く、その場合は、凸部３上に対する電鋳用レジストパターン４Ｂの位置ズレを考慮しなくて済み、生産性を向上できる。
＜金属めっき層形成工程＞
図７に示すように、凸部３の側面および母材１の表面が露出している領域にめっきを施すことにより金属めっき層５を形成する。ここで金属めっき層５の材料としては半田との間で大きな濡れ性を有する金属であれば、特別な限定はないが、耐食性が大きく化学的に安定な金が最適である。なお、金属めっき層５は少なくとも凸部３の側面に形成されていれば良い。また、金属めっき層５の形成前には、母材１に剥離処理を施すと良い。後の母材除去工程（図１４参照）において母材１の金属めっき層5からの剥離を容易するためである。
図７に示すように、凸部３の側面および母材１の表面が露出している領域にめっきを施すことにより金属めっき層５を形成する。ここで金属めっき層５の材料としては半田との間で大きな濡れ性を有する金属であれば、特別な限定はないが、耐食性が大きく化学的に安定な金が最適である。なお、金属めっき層５は少なくとも凸部３の側面に形成されていれば良い。また、金属めっき層５の形成前には、母材１に剥離処理を施すと良い。後の母材除去工程（図１４参照）において母材１の金属めっき層5からの剥離を容易するためである。
＜金属層形成工程＞
図８に示すように、電鋳用レジストパターン４Ｂで囲まれた母材１上の表面に電鋳により金属層６を形成する。かかる電鋳においては、母材１を一方の電極とする。また、電鋳の際の材料金属として本形態ではニッケルを用いた。ただ電鋳を行うための金属としては他にもニッケル・コバルト合金や銅等を用いることもできる。なお、金属層６は、これら金属を用いて単層構造あるいは多層構造とすることができる。すなわち、金属層６がニッケル単層であれば問題はないが、金属層６に銅を用いた場合、金属めっき層５の表面に銅が拡散してしまうので、この場合にはバリア層としてニッケル層を形成しておくのが望ましい。
図８に示すように、電鋳用レジストパターン４Ｂで囲まれた母材１上の表面に電鋳により金属層６を形成する。かかる電鋳においては、母材１を一方の電極とする。また、電鋳の際の材料金属として本形態ではニッケルを用いた。ただ電鋳を行うための金属としては他にもニッケル・コバルト合金や銅等を用いることもできる。なお、金属層６は、これら金属を用いて単層構造あるいは多層構造とすることができる。すなわち、金属層６がニッケル単層であれば問題はないが、金属層６に銅を用いた場合、金属めっき層５の表面に銅が拡散してしまうので、この場合にはバリア層としてニッケル層を形成しておくのが望ましい。
さらに、本形態における電鋳の際には、母材１の表面に接触して形成された電鋳用レジストパターン４Ｂの上面を超え、かつ凸部３の上面に形成された電鋳用レジストパターン４Ｂの上面よりも低い位置まで導電性金属を電着させることにより金属層６の上端部周縁にレジストパターン４Ｂの上面側から張り出すオーバーハング部６Ａを形成している。このように、オーバーハング部６Ａを形成することは必須ではない。ただ、オーバーハング部６Ａを形成することで、金属層６が樹脂１１(図１３参照；以下同じ)から抜け落ちるのを防止することができる。すなわち、後の樹脂封止工程（図１３参照）において、樹脂１１に対し各オーバーハング部６Ａを食い込ませることができる。この結果、オーバーハング部６Ａの食い込み効果により、後の工程である母材１の剥離作業（図１４参照）等により母材１を樹脂１１による封止部側から引き剥して除去する際、金属層６が母材１側にくっついて樹脂１１から引き剥がされる心配はなく、確実に樹脂１１による封止部側に残すことができる。この結果、金属層６のズレや脱落等を効果的に防止して、半導体装置Ｉの信頼性を向上させることができる。また、金属層６の上端部周縁全周にわたって形成される特有のオーバーハング部６Ａの形状により、半導体装置Ｉの裏面側から金属層６と樹脂１１との境界部分を通して侵入する水分等の上方への侵入を阻止し、耐水性にも優れたものとすることができる。
次に、本形態では図９に示すように、金属層６の上面に金属めっき層７を形成している。金属めっき層７は必ずしも形成する必要はないが、金属めっき層７を形成することで、後の実装工程（図１１、図１２参照）におけるワイヤ等による所定部品の電気的な接合を良好に行うことができる。ここで、金属めっき層５と金属層6の材料との前述の如き関係は、金属層６の材料と金属めっき層７との関係においても同様である。すなわち、金属層６がニッケル単層であれば問題はないが、金属層６に銅を用いた場合、金属めっき層７の表面に銅が拡散してしまうので、この場合にもバリア層としてのニッケル層を形成しておくのが望ましい。
凸部３の表面に電鋳用レジストパターン４Ｂを形成すれば、後の個片化工程（図１５参照）で除去される凸部３の上面に無駄な金属めっき層７を形成することを回避し得る。特に金属めっき層７を高価な金めっき層とした場合には顕著なコストの低減効果を得る。
なお、本形態における金属めっき層７の材料としては、ワイヤ１０（図１２参照）等との良好な接着性を確保し得る金属であれば良く、金の他にも銀やパラジウムも好適に適用し得る。
所定の金属めっき層７を形成した後、図１０に示すように、電鋳用レジストパターン４Ｂを薬剤により除去する。
＜実装工程＞
図１１に示すように、半導体素子８を、金属層６を介して母材１上に配設するとともに、図１２に示すように、金属層６のうち凸部３に当接するものを電極層として半導体素子８と電気的に接続する。かかる接続はワイヤ１０を用いてワイヤボンディング法を適用することにより行う。ここで、金属層６に載置された半導体素子８はペースト等の介在層９で固定する。
図１１に示すように、半導体素子８を、金属層６を介して母材１上に配設するとともに、図１２に示すように、金属層６のうち凸部３に当接するものを電極層として半導体素子８と電気的に接続する。かかる接続はワイヤ１０を用いてワイヤボンディング法を適用することにより行う。ここで、金属層６に載置された半導体素子８はペースト等の介在層９で固定する。
＜樹脂封止工程＞
図１３に示すように、母材１上に配設された半導体素子８を含む配設部分の全体を樹脂１１で封止して複数個が一体となった半導体装置Ｉを形成する。
図１３に示すように、母材１上に配設された半導体素子８を含む配設部分の全体を樹脂１１で封止して複数個が一体となった半導体装置Ｉを形成する。
＜母材除去工程＞
図１４に示すように、複数個が一体となった半導体装置Ｉから凸部３と一体となった母材１を除去する。本形態においては、凸部３と一体となった母材を樹脂１１から剥離することで除去する。この結果、樹脂１１の一方の面である裏面には凸部３の位置に対応する凹部３Ａが形成される。なお、母材１の除去方法として、剥離除去以外に、溶解除去法、研削除去法等を適用し得る。
図１４に示すように、複数個が一体となった半導体装置Ｉから凸部３と一体となった母材１を除去する。本形態においては、凸部３と一体となった母材を樹脂１１から剥離することで除去する。この結果、樹脂１１の一方の面である裏面には凸部３の位置に対応する凹部３Ａが形成される。なお、母材１の除去方法として、剥離除去以外に、溶解除去法、研削除去法等を適用し得る。
図１５に示すように、樹脂１１の裏面に形成された凹部3Ａの底部を貫通して凹部３Ａの幅Ｗと同等か、または小さい幅で樹脂１１の他方の面である表面に向かう切断線ＣＬ（図中のＺ軸に沿い図中上方に向かう線）に沿いダイシングソー１２で樹脂１１を切断して複数個（図では３個）の半導体装置Ｉ，Ｉ，Ｉに個片化する。
図１６は、個片化した後の本形態に係る半導体装置Ｉの一個を示す模式図である。同図に示すように、半導体装置Ｉは、半導体素子８を搭載している金属層６と、電極として機能する複数の金属層６とを樹脂１１で一体的に封止してなる。ここで、電極となる金属層６は、半導体素子８が載置された金属層６のＸ軸および／またはＹ軸方向に沿う両側に配設されて半導体素子８とワイヤ１０で接続されるとともに、樹脂１１のＸ軸および／またはＹ軸方向に沿う外側の端面（ＹＺ平面および／またはＸＺ平面内の一面）が樹脂１１から露出している。したがって、回路基板１３に載置し、半田１４で接合して半導体装置Ｉを回路基板１３に実装した場合、半導体装置Ｉの端面に隣接する先端部から前記端面に向けて連続的に立ち上がる曲線状の半田１４のフィレットが良好に形成される。この結果、半導体装置Ｉの上方から前記フィレットの形成状態を容易に視認でき、半田１４による接合の良否を容易かつ確実に検査することができる。
［第２の実施の形態］
第２の実施の形態は、第１の実施の形態と異なり、半導体素子８を隣接する金属層６間に跨って配設したものである。すなわち半導体素子８の実装方法が異なる。
第２の実施の形態は、第１の実施の形態と異なり、半導体素子８を隣接する金属層６間に跨って配設したものである。すなわち半導体素子８の実装方法が異なる。
本形態における実装工程では、図１７に示すように、半導体素子８を隣接する金属層６の間に跨って配設し、介在層となるバンプ２０を介して金属層６との間の電気的な接合を確保している。かかる実装工程は、図１～図１０に示す凸部用レジストパターン形成工程、凸部形成工程、電鋳用レジストパターン形成工程および金属層形成工程を経た後の工程である。
その後、図１３～図１５に示す第１の実施の形態の樹脂封止工程、母材除去工程および個片化工程と類似の工程を経て個片化された半導体装置IIを形成する。本形態における個片化工程では、図１８に示すように、金属層６に跨って配設され、金属層６との間の電気的な接合がバンプ２０により確保された半導体素子８を切断線ＣＬに沿いダイシングソー１２により樹脂１１を切断して個片化する。したがって、本形態における半導体装置IIは、半導体装置Ｉよりもより多くの半導体素子８を含ませることができる。
本形態の半導体装置IIでも図１６に示す半導体装置Ｉの場合と同様に、半導体装置IIの端面に隣接する先端部から端面に向けて連続的に立ち上がる曲線状の半田１４のフィレットを形成することができる。なお、半導体素子８と金属層６との電気的な接続はバンプ２０（フリップチップ接続）により行っているが、ワイヤ（ワイヤボンディング接続）により行っても良い。
［第３の実施の形態］
第３の実施の形態は、第１の実施の形態と異なり、半導体素子８をＸ軸および／またはＹ軸方向で隣接する金属層６の間に配設して電極となる各金属層６との間をワイヤ１０により接続することで両者の電気的接続を確保したものである。
第３の実施の形態は、第１の実施の形態と異なり、半導体素子８をＸ軸および／またはＹ軸方向で隣接する金属層６の間に配設して電極となる各金属層６との間をワイヤ１０により接続することで両者の電気的接続を確保したものである。
本形態は、第１の実施の形態と同様の工程であり、図１～図１０に示す凸部用レジストパターン形成工程、凸部形成工程、電鋳用レジストパターン形成工程および金属層形成工程を経た後の実装工程が異なる。すなわち、本形態における実装工程では、図１９に示すように、半導体素子８をＸ軸および／またはＹ軸方向で隣接する金属層６の間で母材１の表面に介在層（図示せず）を介在させて配設するとともに、電極となる各金属層６との間をワイヤ１０により接続する。なお、本発明においては、半導体素子８が、金属層６を介して(図１１および図１７参照)、または金属層６を介することなく（図１９参照）、配設されているが、本発明では、これらのいずれの状態も含めて「母材１上に半導体素子８を搭載している」という。
その後、図１３～図１５に示す第１の実施の形態の樹脂封止工程、剥離工程および個片化工程と類似の工程を経て個片化された半導体装置IIIを形成する。本形態における個片化工程では、図２０に示すように、Ｘ軸および／またはＹ軸方向で隣接する金属層６の間に配設されて各金属層６とワイヤ１０により接続された半導体素子８を切断線ＣＬに沿いダイシングソー１２により樹脂１１を切断して個片化する。したがって、本形態における半導体装置IIIでは、半導体素子８が介在層９を介して樹脂１１の裏面に露出されたものとなる。
本形態の半導体装置IIIでも、図１６に示す半導体装置Ｉの場合と同様に、半導体装置IIIの端面に隣接する先端部から端面に向けて連続的に立ち上がる曲線状の半田のフィレットを形成することができる。
［他の実施の形態］
上記第１～第３の実施の形態においては、凸部３および金属層６を電鋳により形成しているが、これに限るものではない。１）母材１の表面の複数個所から一体的に突出する凸部３を形成することができ、２）凸部３の側面に相対向する面である端面が金属めっき層５に当接するよう電極層となる金属層６を母材１の表面に形成することができれば他の方法でも構わない。したがって、かかる他の実施の形態の場合、凸部用レジストパターン２Ｂおよび電鋳用レジストパターン４Ｂを形成する必要はない。
上記第１～第３の実施の形態においては、凸部３および金属層６を電鋳により形成しているが、これに限るものではない。１）母材１の表面の複数個所から一体的に突出する凸部３を形成することができ、２）凸部３の側面に相対向する面である端面が金属めっき層５に当接するよう電極層となる金属層６を母材１の表面に形成することができれば他の方法でも構わない。したがって、かかる他の実施の形態の場合、凸部用レジストパターン２Ｂおよび電鋳用レジストパターン４Ｂを形成する必要はない。
［半導体装置用基板に関する実施の形態］
本形態に係る半導体装置用基板は、半導体素子８の実装工程、樹脂１１による樹脂封止工程およびダイシングソー１２による個片化工程を経て半導体装置Ｉを作製するための基板である。したがって、例えば図１０に示すように、平板状の母材１と、母材１にその表面の複数個所から突出させて形成した凸部３と、凸部３の側面に形成した金属めっき層５と、凸部３の側面に相対向する面である端面が金属めっき層５に当接するように母材１の表面に形成されて電極層となる金属層６とを有している。なお、図１０に示す場合は、オーバーハング部６Ａおよび金属層６の表面の金属めっき層７を有するとともに、金属めっき層５は凸部３の側面から母材１の表面に連続させて形成してある。
本形態に係る半導体装置用基板は、半導体素子８の実装工程、樹脂１１による樹脂封止工程およびダイシングソー１２による個片化工程を経て半導体装置Ｉを作製するための基板である。したがって、例えば図１０に示すように、平板状の母材１と、母材１にその表面の複数個所から突出させて形成した凸部３と、凸部３の側面に形成した金属めっき層５と、凸部３の側面に相対向する面である端面が金属めっき層５に当接するように母材１の表面に形成されて電極層となる金属層６とを有している。なお、図１０に示す場合は、オーバーハング部６Ａおよび金属層６の表面の金属めっき層７を有するとともに、金属めっき層５は凸部３の側面から母材１の表面に連続させて形成してある。
ここで、半導体装置用基板は、上述の如き所定の後工程を経て半導体装置II,IIIを作製するための基板であるので、半導体素子８を電極層６に実装する図１７の前の状態の基板および、図１９の前の状態の基板も本形態に含まれる。
Ｉ～III 半導体装置
１ 母材
２Ａ （第１の）レジスト
２Ｂ 凸部用レジストパターン
２Ｃ 開口部
３ 凸部
４Ａ （第２の）レジスト
４Ｂ 電鋳用レジストパターン
５，７ 金属めっき層
６ 金属層
６Ａ オーバーハング部
８ 半導体素子
１０ ワイヤ
１１ 樹脂
１２ ダイシングソー
１３ 回路基板
２０ バンプ
ＣＬ 切断線
１ 母材
２Ａ （第１の）レジスト
２Ｂ 凸部用レジストパターン
２Ｃ 開口部
３ 凸部
４Ａ （第２の）レジスト
４Ｂ 電鋳用レジストパターン
５，７ 金属めっき層
６ 金属層
６Ａ オーバーハング部
８ 半導体素子
１０ ワイヤ
１１ 樹脂
１２ ダイシングソー
１３ 回路基板
２０ バンプ
ＣＬ 切断線
Claims (6)
- 平板状の母材上に複数の半導体素子を搭載するとともに、前記半導体素子を樹脂で一体化した複数の半導体装置を個片化により得る半導体装置の製造方法であって、
前記母材の表面の複数個所から一体的に突出する凸部を形成する凸部形成工程と、
前記凸部の側面に金属めっき層を形成する金属めっき層形成工程と、
前記側面に相対向する面である端面が前記金属めっき層に当接するように前
記母材の表面に電極層となる金属層を形成する金属層形成工程と、
前記半導体素子を前記母材上に配設するとともに、前記電極層となる金属層と
電気的に接続する実装工程と、
前記母材上に配設された前記半導体素子を含む配設部分の全体を樹脂で封止
して複数個が一体となった半導体装置を形成する樹脂封止工程と、
複数個が一体となった前記半導体装置から前記凸部と一体となった前記母材
を除去する母材除去工程と、
前記母材の除去により前記凸部に対応して前記樹脂の一方の面である裏面に
形成された凹部の底部を、前記凹部の幅と同等か、または小さい幅で分割して個片化する個片化工程とを有するとともに、
前記凸部形成工程は、前記母材の表面に形成した第1のレジストのパターニングにより所定の開口部を有する凸部用レジストパターンを形成する凸部用レジストパターン形成工程を経た後、前記母材の表面から一体的に突出する凸部を、前記開口部に電鋳により形成する工程であることを特徴とする半導体装置の製造方法。 - 請求項１に記載する半導体装置の製造方法において、
前記金属めっき層形成工程は、前記凸部で区画された前記母材の表面の所定の領域に第２のレジストを形成するとともに、前記第２のレジストをパターニングして電鋳用レジストパターンを形成する電鋳用レジストパターン形成工程を経た後、前記凸部の側面に金属めっき層を形成する工程であることを特徴とする半導体装置の製造方法。 - 請求項２に記載する半導体装置の製造方法において、
前記金属層形成工程は、前記電鋳用レジストパターンで囲まれた前記母材上の表面に電鋳により金属層を形成する工程であることを特徴とする半導体装置の製造方法。 - 請求項1～請求項３のいずれか一つに記載する半導体装置の製造方法において、
前記金属めっき層形成工程では、前記凸部の側面とともに、前記側面から連続する前記母材の表面にも金属めっき層を形成することを特徴とする半導体装置の製造方法。 - 請求項３または請求項４に記載する半導体装置の製造方法において、
前記金属層形成工程において、前記電鋳より形成された前記金属層の表面に
他の金属めっき層を形成することを特徴とする半導体装置の製造方法。 - 請求項２または請求項３に記載する半導体装置の製造方法において、
前記金属層形成工程では、前記母材の表面に接触して形成された前記電鋳用
レジストパターンの表面を超えて前記金属層を形成する金属を電着させることにより前記電鋳用レジストパターンの上面側に張り出すオーバーハング部を前記金属層の上端部周縁に形成することを特徴とする半導体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017068307A JP7075571B2 (ja) | 2017-03-30 | 2017-03-30 | 半導体装置の製造方法および半導体装置用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017068307A JP7075571B2 (ja) | 2017-03-30 | 2017-03-30 | 半導体装置の製造方法および半導体装置用基板 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2018170460A JP2018170460A (ja) | 2018-11-01 |
| JP2018170460A5 JP2018170460A5 (ja) | 2019-11-28 |
| JP7075571B2 true JP7075571B2 (ja) | 2022-05-26 |
Family
ID=64020424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017068307A Active JP7075571B2 (ja) | 2017-03-30 | 2017-03-30 | 半導体装置の製造方法および半導体装置用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7075571B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000021919A (ja) | 1998-06-30 | 2000-01-21 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2011216921A (ja) | 2002-12-27 | 2011-10-27 | Kyushu Hitachi Maxell Ltd | 半導体装置および半導体装置の製造方法 |
| JP2013183055A (ja) | 2012-03-02 | 2013-09-12 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
-
2017
- 2017-03-30 JP JP2017068307A patent/JP7075571B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000021919A (ja) | 1998-06-30 | 2000-01-21 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2011216921A (ja) | 2002-12-27 | 2011-10-27 | Kyushu Hitachi Maxell Ltd | 半導体装置および半導体装置の製造方法 |
| JP2013183055A (ja) | 2012-03-02 | 2013-09-12 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018170460A (ja) | 2018-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100684625B1 (ko) | 반도체장치 및 그 제조방법 | |
| US8003444B2 (en) | Semiconductor device and manufacturing method thereof | |
| TWI627721B (zh) | 半導體裝置之製造方法 | |
| CN105185752B (zh) | 半导体器件及其制造方法 | |
| JP4032063B2 (ja) | 半導体装置の製造方法 | |
| TWI479626B (zh) | 導線架基板及其製造方法以及半導體裝置 | |
| US9966326B2 (en) | Lead frames with wettable flanks | |
| US7264997B2 (en) | Semiconductor device including inclined cut surface and manufacturing method thereof | |
| JP2007317740A (ja) | 配線基板及びその製造方法ならびに半導体装置 | |
| JP6838104B2 (ja) | 半導体装置用基板および半導体装置 | |
| JP2007048978A (ja) | 半導体装置及びその製造方法 | |
| JP6752639B2 (ja) | 半導体装置の製造方法 | |
| JP7075571B2 (ja) | 半導体装置の製造方法および半導体装置用基板 | |
| JP2018085487A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2021125611A (ja) | リードフレーム、半導体装置及びリードフレームの製造方法 | |
| TW201411793A (zh) | 半導體裝置及其製造方法 | |
| JP3564311B2 (ja) | 柱状電極付き半導体ウエハの製造方法及び半導体装置の製造方法 | |
| TWI362077B (en) | Method for manufacturing wiring board | |
| JP2017163106A (ja) | リードフレーム集合基板及び半導体装置集合体 | |
| JP6867671B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2002026223A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP7382170B2 (ja) | 半導体装置 | |
| JP3664171B2 (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
| JP5011879B2 (ja) | 半導体装置及びリードフレーム組立体の製法 | |
| JP6913993B2 (ja) | 半導体装置用基板、半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170403 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191012 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191012 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200929 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20201120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210126 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210622 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210820 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20210820 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20210820 |
|
| C11 | Written invitation by the commissioner to file amendments |
Free format text: JAPANESE INTERMEDIATE CODE: C11 Effective date: 20210907 |
|
| C272 | Notice of ex officio correction |
Free format text: JAPANESE INTERMEDIATE CODE: C272 Effective date: 20210907 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210929 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20211101 |
|
| C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20211105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220111 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220308 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220427 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7075571 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |